{
  "module_name": "nbio_4_3_0_offset.h",
  "hash_id": "7a6de0ec0942d1d492eded0df5d6f274c2e480bed18827e880a23d5f3eaffc48",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/amd/include/asic_reg/nbio/nbio_4_3_0_offset.h",
  "human_readable_source": " \n#ifndef _nbio_4_3_0_OFFSET_HEADER\n#define _nbio_4_3_0_OFFSET_HEADER\n\n\n\n\n\n#define regBIF_BX0_PCIE_INDEX                                                                           0x000c\n#define regBIF_BX0_PCIE_INDEX_BASE_IDX                                                                  0\n#define regBIF_BX0_PCIE_DATA                                                                            0x000d\n#define regBIF_BX0_PCIE_DATA_BASE_IDX                                                                   0\n#define regBIF_BX0_PCIE_INDEX2                                                                          0x000e\n#define regBIF_BX0_PCIE_INDEX2_BASE_IDX                                                                 0\n#define regBIF_BX0_PCIE_DATA2                                                                           0x000f\n#define regBIF_BX0_PCIE_DATA2_BASE_IDX                                                                  0\n#define regBIF_BX0_PCIE_INDEX_HI                                                                        0x0010\n#define regBIF_BX0_PCIE_INDEX_HI_BASE_IDX                                                               0\n#define regBIF_BX0_PCIE_INDEX2_HI                                                                       0x0011\n#define regBIF_BX0_PCIE_INDEX2_HI_BASE_IDX                                                              0\n#define regBIF_BX0_SBIOS_SCRATCH_0                                                                      0x0034\n#define regBIF_BX0_SBIOS_SCRATCH_0_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_1                                                                      0x0035\n#define regBIF_BX0_SBIOS_SCRATCH_1_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_2                                                                      0x0036\n#define regBIF_BX0_SBIOS_SCRATCH_2_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_3                                                                      0x0037\n#define regBIF_BX0_SBIOS_SCRATCH_3_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_0                                                                       0x0038\n#define regBIF_BX0_BIOS_SCRATCH_0_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_1                                                                       0x0039\n#define regBIF_BX0_BIOS_SCRATCH_1_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_2                                                                       0x003a\n#define regBIF_BX0_BIOS_SCRATCH_2_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_3                                                                       0x003b\n#define regBIF_BX0_BIOS_SCRATCH_3_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_4                                                                       0x003c\n#define regBIF_BX0_BIOS_SCRATCH_4_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_5                                                                       0x003d\n#define regBIF_BX0_BIOS_SCRATCH_5_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_6                                                                       0x003e\n#define regBIF_BX0_BIOS_SCRATCH_6_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_7                                                                       0x003f\n#define regBIF_BX0_BIOS_SCRATCH_7_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_8                                                                       0x0040\n#define regBIF_BX0_BIOS_SCRATCH_8_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_9                                                                       0x0041\n#define regBIF_BX0_BIOS_SCRATCH_9_BASE_IDX                                                              1\n#define regBIF_BX0_BIOS_SCRATCH_10                                                                      0x0042\n#define regBIF_BX0_BIOS_SCRATCH_10_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_11                                                                      0x0043\n#define regBIF_BX0_BIOS_SCRATCH_11_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_12                                                                      0x0044\n#define regBIF_BX0_BIOS_SCRATCH_12_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_13                                                                      0x0045\n#define regBIF_BX0_BIOS_SCRATCH_13_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_14                                                                      0x0046\n#define regBIF_BX0_BIOS_SCRATCH_14_BASE_IDX                                                             1\n#define regBIF_BX0_BIOS_SCRATCH_15                                                                      0x0047\n#define regBIF_BX0_BIOS_SCRATCH_15_BASE_IDX                                                             1\n#define regBIF_BX0_BIF_RLC_INTR_CNTL                                                                    0x004c\n#define regBIF_BX0_BIF_RLC_INTR_CNTL_BASE_IDX                                                           1\n#define regBIF_BX0_BIF_VCE_INTR_CNTL                                                                    0x004d\n#define regBIF_BX0_BIF_VCE_INTR_CNTL_BASE_IDX                                                           1\n#define regBIF_BX0_BIF_UVD_INTR_CNTL                                                                    0x004e\n#define regBIF_BX0_BIF_UVD_INTR_CNTL_BASE_IDX                                                           1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR0                                                                0x006c\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR0_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR0                                                          0x006d\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR0_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR1                                                                0x006e\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR1_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR1                                                          0x006f\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR1_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR2                                                                0x0070\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR2_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR2                                                          0x0071\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR2_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR3                                                                0x0072\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR3_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR3                                                          0x0073\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR3_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR4                                                                0x0074\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR4_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR4                                                          0x0075\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR4_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR5                                                                0x0076\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR5_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR5                                                          0x0077\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR5_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR6                                                                0x0078\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR6_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR6                                                          0x0079\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR6_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR7                                                                0x007a\n#define regBIF_BX0_GFX_MMIOREG_CAM_ADDR7_BASE_IDX                                                       1\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR7                                                          0x007b\n#define regBIF_BX0_GFX_MMIOREG_CAM_REMAP_ADDR7_BASE_IDX                                                 1\n#define regBIF_BX0_GFX_MMIOREG_CAM_CNTL                                                                 0x007c\n#define regBIF_BX0_GFX_MMIOREG_CAM_CNTL_BASE_IDX                                                        1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ZERO_CPL                                                             0x007d\n#define regBIF_BX0_GFX_MMIOREG_CAM_ZERO_CPL_BASE_IDX                                                    1\n#define regBIF_BX0_GFX_MMIOREG_CAM_ONE_CPL                                                              0x007e\n#define regBIF_BX0_GFX_MMIOREG_CAM_ONE_CPL_BASE_IDX                                                     1\n#define regBIF_BX0_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL                                                     0x007f\n#define regBIF_BX0_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL_BASE_IDX                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_0                                                                     0x0080\n#define regBIF_BX0_DRIVER_SCRATCH_0_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_1                                                                     0x0081\n#define regBIF_BX0_DRIVER_SCRATCH_1_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_2                                                                     0x0082\n#define regBIF_BX0_DRIVER_SCRATCH_2_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_3                                                                     0x0083\n#define regBIF_BX0_DRIVER_SCRATCH_3_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_4                                                                     0x0084\n#define regBIF_BX0_DRIVER_SCRATCH_4_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_5                                                                     0x0085\n#define regBIF_BX0_DRIVER_SCRATCH_5_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_6                                                                     0x0086\n#define regBIF_BX0_DRIVER_SCRATCH_6_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_7                                                                     0x0087\n#define regBIF_BX0_DRIVER_SCRATCH_7_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_8                                                                     0x0088\n#define regBIF_BX0_DRIVER_SCRATCH_8_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_9                                                                     0x0089\n#define regBIF_BX0_DRIVER_SCRATCH_9_BASE_IDX                                                            1\n#define regBIF_BX0_DRIVER_SCRATCH_10                                                                    0x008a\n#define regBIF_BX0_DRIVER_SCRATCH_10_BASE_IDX                                                           1\n#define regBIF_BX0_DRIVER_SCRATCH_11                                                                    0x008b\n#define regBIF_BX0_DRIVER_SCRATCH_11_BASE_IDX                                                           1\n#define regBIF_BX0_DRIVER_SCRATCH_12                                                                    0x008c\n#define regBIF_BX0_DRIVER_SCRATCH_12_BASE_IDX                                                           1\n#define regBIF_BX0_DRIVER_SCRATCH_13                                                                    0x008d\n#define regBIF_BX0_DRIVER_SCRATCH_13_BASE_IDX                                                           1\n#define regBIF_BX0_DRIVER_SCRATCH_14                                                                    0x008e\n#define regBIF_BX0_DRIVER_SCRATCH_14_BASE_IDX                                                           1\n#define regBIF_BX0_DRIVER_SCRATCH_15                                                                    0x008f\n#define regBIF_BX0_DRIVER_SCRATCH_15_BASE_IDX                                                           1\n#define regBIF_BX0_FW_SCRATCH_0                                                                         0x0090\n#define regBIF_BX0_FW_SCRATCH_0_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_1                                                                         0x0091\n#define regBIF_BX0_FW_SCRATCH_1_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_2                                                                         0x0092\n#define regBIF_BX0_FW_SCRATCH_2_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_3                                                                         0x0093\n#define regBIF_BX0_FW_SCRATCH_3_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_4                                                                         0x0094\n#define regBIF_BX0_FW_SCRATCH_4_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_5                                                                         0x0095\n#define regBIF_BX0_FW_SCRATCH_5_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_6                                                                         0x0096\n#define regBIF_BX0_FW_SCRATCH_6_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_7                                                                         0x0097\n#define regBIF_BX0_FW_SCRATCH_7_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_8                                                                         0x0098\n#define regBIF_BX0_FW_SCRATCH_8_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_9                                                                         0x0099\n#define regBIF_BX0_FW_SCRATCH_9_BASE_IDX                                                                1\n#define regBIF_BX0_FW_SCRATCH_10                                                                        0x009a\n#define regBIF_BX0_FW_SCRATCH_10_BASE_IDX                                                               1\n#define regBIF_BX0_FW_SCRATCH_11                                                                        0x009b\n#define regBIF_BX0_FW_SCRATCH_11_BASE_IDX                                                               1\n#define regBIF_BX0_FW_SCRATCH_12                                                                        0x009c\n#define regBIF_BX0_FW_SCRATCH_12_BASE_IDX                                                               1\n#define regBIF_BX0_FW_SCRATCH_13                                                                        0x009d\n#define regBIF_BX0_FW_SCRATCH_13_BASE_IDX                                                               1\n#define regBIF_BX0_FW_SCRATCH_14                                                                        0x009e\n#define regBIF_BX0_FW_SCRATCH_14_BASE_IDX                                                               1\n#define regBIF_BX0_FW_SCRATCH_15                                                                        0x009f\n#define regBIF_BX0_FW_SCRATCH_15_BASE_IDX                                                               1\n#define regBIF_BX0_SBIOS_SCRATCH_4                                                                      0x00a0\n#define regBIF_BX0_SBIOS_SCRATCH_4_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_5                                                                      0x00a1\n#define regBIF_BX0_SBIOS_SCRATCH_5_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_6                                                                      0x00a2\n#define regBIF_BX0_SBIOS_SCRATCH_6_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_7                                                                      0x00a3\n#define regBIF_BX0_SBIOS_SCRATCH_7_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_8                                                                      0x00a4\n#define regBIF_BX0_SBIOS_SCRATCH_8_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_9                                                                      0x00a5\n#define regBIF_BX0_SBIOS_SCRATCH_9_BASE_IDX                                                             1\n#define regBIF_BX0_SBIOS_SCRATCH_10                                                                     0x00a6\n#define regBIF_BX0_SBIOS_SCRATCH_10_BASE_IDX                                                            1\n#define regBIF_BX0_SBIOS_SCRATCH_11                                                                     0x00a7\n#define regBIF_BX0_SBIOS_SCRATCH_11_BASE_IDX                                                            1\n#define regBIF_BX0_SBIOS_SCRATCH_12                                                                     0x00a8\n#define regBIF_BX0_SBIOS_SCRATCH_12_BASE_IDX                                                            1\n#define regBIF_BX0_SBIOS_SCRATCH_13                                                                     0x00a9\n#define regBIF_BX0_SBIOS_SCRATCH_13_BASE_IDX                                                            1\n#define regBIF_BX0_SBIOS_SCRATCH_14                                                                     0x00aa\n#define regBIF_BX0_SBIOS_SCRATCH_14_BASE_IDX                                                            1\n#define regBIF_BX0_SBIOS_SCRATCH_15                                                                     0x00ab\n#define regBIF_BX0_SBIOS_SCRATCH_15_BASE_IDX                                                            1\n\n\n\n\n#define regRCC_DWN_DEV0_0_DN_PCIE_RESERVED                                                              0x0060\n#define regRCC_DWN_DEV0_0_DN_PCIE_RESERVED_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_SCRATCH                                                               0x0061\n#define regRCC_DWN_DEV0_0_DN_PCIE_SCRATCH_BASE_IDX                                                      2\n#define regRCC_DWN_DEV0_0_DN_PCIE_CNTL                                                                  0x0063\n#define regRCC_DWN_DEV0_0_DN_PCIE_CNTL_BASE_IDX                                                         2\n#define regRCC_DWN_DEV0_0_DN_PCIE_CONFIG_CNTL                                                           0x0064\n#define regRCC_DWN_DEV0_0_DN_PCIE_CONFIG_CNTL_BASE_IDX                                                  2\n#define regRCC_DWN_DEV0_0_DN_PCIE_RX_CNTL2                                                              0x0065\n#define regRCC_DWN_DEV0_0_DN_PCIE_RX_CNTL2_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_BUS_CNTL                                                              0x0066\n#define regRCC_DWN_DEV0_0_DN_PCIE_BUS_CNTL_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_CFG_CNTL                                                              0x0067\n#define regRCC_DWN_DEV0_0_DN_PCIE_CFG_CNTL_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_F0                                                              0x0068\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_F0_BASE_IDX                                                     2\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC                                                            0x0069\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC_BASE_IDX                                                   2\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC2                                                           0x006a\n#define regRCC_DWN_DEV0_0_DN_PCIE_STRAP_MISC2_BASE_IDX                                                  2\n\n\n\n\n#define regRCC_DWNP_DEV0_0_PCIE_ERR_CNTL                                                                0x006c\n#define regRCC_DWNP_DEV0_0_PCIE_ERR_CNTL_BASE_IDX                                                       2\n#define regRCC_DWNP_DEV0_0_PCIE_RX_CNTL                                                                 0x006d\n#define regRCC_DWNP_DEV0_0_PCIE_RX_CNTL_BASE_IDX                                                        2\n#define regRCC_DWNP_DEV0_0_PCIE_LC_SPEED_CNTL                                                           0x006e\n#define regRCC_DWNP_DEV0_0_PCIE_LC_SPEED_CNTL_BASE_IDX                                                  2\n#define regRCC_DWNP_DEV0_0_PCIE_LC_CNTL2                                                                0x006f\n#define regRCC_DWNP_DEV0_0_PCIE_LC_CNTL2_BASE_IDX                                                       2\n#define regRCC_DWNP_DEV0_0_PCIEP_STRAP_MISC                                                             0x0070\n#define regRCC_DWNP_DEV0_0_PCIEP_STRAP_MISC_BASE_IDX                                                    2\n#define regRCC_DWNP_DEV0_0_LTR_MSG_INFO_FROM_EP                                                         0x0071\n#define regRCC_DWNP_DEV0_0_LTR_MSG_INFO_FROM_EP_BASE_IDX                                                2\n\n\n\n\n#define regRCC_EP_DEV0_0_EP_PCIE_SCRATCH                                                                0x0040\n#define regRCC_EP_DEV0_0_EP_PCIE_SCRATCH_BASE_IDX                                                       2\n#define regRCC_EP_DEV0_0_EP_PCIE_CNTL                                                                   0x0042\n#define regRCC_EP_DEV0_0_EP_PCIE_CNTL_BASE_IDX                                                          2\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_CNTL                                                               0x0043\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_STATUS                                                             0x0044\n#define regRCC_EP_DEV0_0_EP_PCIE_INT_STATUS_BASE_IDX                                                    2\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL2                                                               0x0045\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL2_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_BUS_CNTL                                                               0x0046\n#define regRCC_EP_DEV0_0_EP_PCIE_BUS_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_CFG_CNTL                                                               0x0047\n#define regRCC_EP_DEV0_0_EP_PCIE_CFG_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_LTR_CNTL                                                            0x0049\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_LTR_CNTL_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0                                               0x004a\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1                                               0x004a\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2                                               0x004a\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3                                               0x004a\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4                                               0x004b\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5                                               0x004b\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6                                               0x004b\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7                                               0x004b\n#define regRCC_EP_DEV0_0_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC                                                             0x004c\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC_BASE_IDX                                                    2\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC2                                                            0x004d\n#define regRCC_EP_DEV0_0_EP_PCIE_STRAP_MISC2_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CAP                                                             0x004f\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CAP_BASE_IDX                                                    2\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                               0x0050\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CNTL                                                            0x0050\n#define regRCC_EP_DEV0_0_EP_PCIE_F0_DPA_CNTL_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                               0x0050\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                               0x0051\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                               0x0051\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                               0x0051\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                               0x0051\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                               0x0052\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                               0x0052\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                               0x0052\n#define regRCC_EP_DEV0_0_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_PME_CONTROL                                                            0x0052\n#define regRCC_EP_DEV0_0_EP_PCIE_PME_CONTROL_BASE_IDX                                                   2\n#define regRCC_EP_DEV0_0_EP_PCIEP_RESERVED                                                              0x0053\n#define regRCC_EP_DEV0_0_EP_PCIEP_RESERVED_BASE_IDX                                                     2\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_CNTL                                                                0x0055\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_CNTL_BASE_IDX                                                       2\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_REQUESTER_ID                                                        0x0056\n#define regRCC_EP_DEV0_0_EP_PCIE_TX_REQUESTER_ID_BASE_IDX                                               2\n#define regRCC_EP_DEV0_0_EP_PCIE_ERR_CNTL                                                               0x0057\n#define regRCC_EP_DEV0_0_EP_PCIE_ERR_CNTL_BASE_IDX                                                      2\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL                                                                0x0058\n#define regRCC_EP_DEV0_0_EP_PCIE_RX_CNTL_BASE_IDX                                                       2\n#define regRCC_EP_DEV0_0_EP_PCIE_LC_SPEED_CNTL                                                          0x0059\n#define regRCC_EP_DEV0_0_EP_PCIE_LC_SPEED_CNTL_BASE_IDX                                                 2\n\n\n\n\n#define regBIF_BX_PF0_MM_INDEX                                                                          0x0000\n#define regBIF_BX_PF0_MM_INDEX_BASE_IDX                                                                 0\n#define regBIF_BX_PF0_MM_DATA                                                                           0x0001\n#define regBIF_BX_PF0_MM_DATA_BASE_IDX                                                                  0\n#define regBIF_BX_PF0_MM_INDEX_HI                                                                       0x0006\n#define regBIF_BX_PF0_MM_INDEX_HI_BASE_IDX                                                              0\n#define regBIF_BX_PF0_RSMU_INDEX                                                                        0x0000\n#define regBIF_BX_PF0_RSMU_INDEX_BASE_IDX                                                               1\n#define regBIF_BX_PF0_RSMU_DATA                                                                         0x0001\n#define regBIF_BX_PF0_RSMU_DATA_BASE_IDX                                                                1\n#define regBIF_BX_PF0_RSMU_INDEX_HI                                                                     0x0002\n#define regBIF_BX_PF0_RSMU_INDEX_HI_BASE_IDX                                                            1\n\n\n\n\n#define regBIF_BX0_CC_BIF_BX_STRAP0                                                                     0x00e2\n#define regBIF_BX0_CC_BIF_BX_STRAP0_BASE_IDX                                                            2\n#define regBIF_BX0_CC_BIF_BX_PINSTRAP0                                                                  0x00e4\n#define regBIF_BX0_CC_BIF_BX_PINSTRAP0_BASE_IDX                                                         2\n#define regBIF_BX0_BIF_MM_INDACCESS_CNTL                                                                0x00e6\n#define regBIF_BX0_BIF_MM_INDACCESS_CNTL_BASE_IDX                                                       2\n#define regBIF_BX0_BUS_CNTL                                                                             0x00e7\n#define regBIF_BX0_BUS_CNTL_BASE_IDX                                                                    2\n#define regBIF_BX0_BIF_SCRATCH0                                                                         0x00e8\n#define regBIF_BX0_BIF_SCRATCH0_BASE_IDX                                                                2\n#define regBIF_BX0_BIF_SCRATCH1                                                                         0x00e9\n#define regBIF_BX0_BIF_SCRATCH1_BASE_IDX                                                                2\n#define regBIF_BX0_BX_RESET_EN                                                                          0x00ed\n#define regBIF_BX0_BX_RESET_EN_BASE_IDX                                                                 2\n#define regBIF_BX0_MM_CFGREGS_CNTL                                                                      0x00ee\n#define regBIF_BX0_MM_CFGREGS_CNTL_BASE_IDX                                                             2\n#define regBIF_BX0_BX_RESET_CNTL                                                                        0x00f0\n#define regBIF_BX0_BX_RESET_CNTL_BASE_IDX                                                               2\n#define regBIF_BX0_INTERRUPT_CNTL                                                                       0x00f1\n#define regBIF_BX0_INTERRUPT_CNTL_BASE_IDX                                                              2\n#define regBIF_BX0_INTERRUPT_CNTL2                                                                      0x00f2\n#define regBIF_BX0_INTERRUPT_CNTL2_BASE_IDX                                                             2\n#define regBIF_BX0_CLKREQB_PAD_CNTL                                                                     0x00f8\n#define regBIF_BX0_CLKREQB_PAD_CNTL_BASE_IDX                                                            2\n#define regBIF_BX0_BIF_FEATURES_CONTROL_MISC                                                            0x00fb\n#define regBIF_BX0_BIF_FEATURES_CONTROL_MISC_BASE_IDX                                                   2\n#define regBIF_BX0_HDP_ATOMIC_CONTROL_MISC                                                              0x00fc\n#define regBIF_BX0_HDP_ATOMIC_CONTROL_MISC_BASE_IDX                                                     2\n#define regBIF_BX0_BIF_DOORBELL_CNTL                                                                    0x00fd\n#define regBIF_BX0_BIF_DOORBELL_CNTL_BASE_IDX                                                           2\n#define regBIF_BX0_BIF_DOORBELL_INT_CNTL                                                                0x00fe\n#define regBIF_BX0_BIF_DOORBELL_INT_CNTL_BASE_IDX                                                       2\n#define regBIF_BX0_BIF_FB_EN                                                                            0x0100\n#define regBIF_BX0_BIF_FB_EN_BASE_IDX                                                                   2\n#define regBIF_BX0_BIF_INTR_CNTL                                                                        0x0101\n#define regBIF_BX0_BIF_INTR_CNTL_BASE_IDX                                                               2\n#define regBIF_BX0_BIF_MST_TRANS_PENDING_VF                                                             0x0109\n#define regBIF_BX0_BIF_MST_TRANS_PENDING_VF_BASE_IDX                                                    2\n#define regBIF_BX0_BIF_SLV_TRANS_PENDING_VF                                                             0x010a\n#define regBIF_BX0_BIF_SLV_TRANS_PENDING_VF_BASE_IDX                                                    2\n#define regBIF_BX0_MEM_TYPE_CNTL                                                                        0x0111\n#define regBIF_BX0_MEM_TYPE_CNTL_BASE_IDX                                                               2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_CNTL                                                               0x0113\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_CNTL_BASE_IDX                                                      2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_0                                                                  0x0114\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_0_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_1                                                                  0x0115\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_1_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_2                                                                  0x0116\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_2_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_3                                                                  0x0117\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_3_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_4                                                                  0x0118\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_4_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_5                                                                  0x0119\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_5_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_6                                                                  0x011a\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_6_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_7                                                                  0x011b\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_7_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_8                                                                  0x011c\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_8_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_9                                                                  0x011d\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_9_BASE_IDX                                                         2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_10                                                                 0x011e\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_10_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_11                                                                 0x011f\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_11_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_12                                                                 0x0120\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_12_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_13                                                                 0x0121\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_13_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_14                                                                 0x0122\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_14_BASE_IDX                                                        2\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_15                                                                 0x0123\n#define regBIF_BX0_NBIF_GFX_ADDR_LUT_15_BASE_IDX                                                        2\n#define regBIF_BX0_REMAP_HDP_MEM_FLUSH_CNTL                                                             0x012d\n#define regBIF_BX0_REMAP_HDP_MEM_FLUSH_CNTL_BASE_IDX                                                    2\n#define regBIF_BX0_REMAP_HDP_REG_FLUSH_CNTL                                                             0x012e\n#define regBIF_BX0_REMAP_HDP_REG_FLUSH_CNTL_BASE_IDX                                                    2\n#define regBIF_BX0_BIF_RB_CNTL                                                                          0x012f\n#define regBIF_BX0_BIF_RB_CNTL_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_BASE                                                                          0x0130\n#define regBIF_BX0_BIF_RB_BASE_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_RPTR                                                                          0x0131\n#define regBIF_BX0_BIF_RB_RPTR_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_WPTR                                                                          0x0132\n#define regBIF_BX0_BIF_RB_WPTR_BASE_IDX                                                                 2\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_HI                                                                  0x0133\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_HI_BASE_IDX                                                         2\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_LO                                                                  0x0134\n#define regBIF_BX0_BIF_RB_WPTR_ADDR_LO_BASE_IDX                                                         2\n#define regBIF_BX0_BIF_MP1_INTR_CTRL                                                                    0x0142\n#define regBIF_BX0_BIF_MP1_INTR_CTRL_BASE_IDX                                                           2\n\n\n\n\n#define regRCC_DEV0_0_RCC_ERR_INT_CNTL                                                                  0x0086\n#define regRCC_DEV0_0_RCC_ERR_INT_CNTL_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BACO_CNTL_MISC                                                                0x0087\n#define regRCC_DEV0_0_RCC_BACO_CNTL_MISC_BASE_IDX                                                       2\n#define regRCC_DEV0_0_RCC_RESET_EN                                                                      0x0088\n#define regRCC_DEV0_0_RCC_RESET_EN_BASE_IDX                                                             2\n#define regRCC_DEV0_0_RCC_VDM_SUPPORT                                                                   0x0089\n#define regRCC_DEV0_0_RCC_VDM_SUPPORT_BASE_IDX                                                          2\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL0                                                            0x008a\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL0_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL1                                                            0x008b\n#define regRCC_DEV0_0_RCC_MARGIN_PARAM_CNTL1_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_GPUIOV_REGION                                                                 0x008c\n#define regRCC_DEV0_0_RCC_GPUIOV_REGION_BASE_IDX                                                        2\n#define regRCC_DEV0_0_RCC_GPU_HOSTVM_EN                                                                 0x008d\n#define regRCC_DEV0_0_RCC_GPU_HOSTVM_EN_BASE_IDX                                                        2\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_MODE_CNTL                                                         0x008e\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_MODE_CNTL_BASE_IDX                                                2\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_FIRST_VF_OFFSET                                                   0x008f\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_FIRST_VF_OFFSET_BASE_IDX                                          2\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_VF_STRIDE                                                         0x008f\n#define regRCC_DEV0_0_RCC_CONSOLE_IOV_VF_STRIDE_BASE_IDX                                                2\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE0                                                               0x00be\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE0_BASE_IDX                                                      2\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE1                                                               0x00bf\n#define regRCC_DEV0_0_RCC_PEER_REG_RANGE1_BASE_IDX                                                      2\n#define regRCC_DEV0_0_RCC_BUS_CNTL                                                                      0x00c1\n#define regRCC_DEV0_0_RCC_BUS_CNTL_BASE_IDX                                                             2\n#define regRCC_DEV0_0_RCC_CONFIG_CNTL                                                                   0x00c2\n#define regRCC_DEV0_0_RCC_CONFIG_CNTL_BASE_IDX                                                          2\n#define regRCC_DEV0_0_RCC_CONFIG_F0_BASE                                                                0x00c6\n#define regRCC_DEV0_0_RCC_CONFIG_F0_BASE_BASE_IDX                                                       2\n#define regRCC_DEV0_0_RCC_CONFIG_APER_SIZE                                                              0x00c7\n#define regRCC_DEV0_0_RCC_CONFIG_APER_SIZE_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_CONFIG_REG_APER_SIZE                                                          0x00c8\n#define regRCC_DEV0_0_RCC_CONFIG_REG_APER_SIZE_BASE_IDX                                                 2\n#define regRCC_DEV0_0_RCC_XDMA_LO                                                                       0x00c9\n#define regRCC_DEV0_0_RCC_XDMA_LO_BASE_IDX                                                              2\n#define regRCC_DEV0_0_RCC_XDMA_HI                                                                       0x00ca\n#define regRCC_DEV0_0_RCC_XDMA_HI_BASE_IDX                                                              2\n#define regRCC_DEV0_0_RCC_FEATURES_CONTROL_MISC                                                         0x00cb\n#define regRCC_DEV0_0_RCC_FEATURES_CONTROL_MISC_BASE_IDX                                                2\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL1                                                                  0x00cc\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL1_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST0                                                                  0x00cd\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST0_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST1                                                                  0x00ce\n#define regRCC_DEV0_0_RCC_BUSNUM_LIST1_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL2                                                                  0x00cf\n#define regRCC_DEV0_0_RCC_BUSNUM_CNTL2_BASE_IDX                                                         2\n#define regRCC_DEV0_0_RCC_CAPTURE_HOST_BUSNUM                                                           0x00d0\n#define regRCC_DEV0_0_RCC_CAPTURE_HOST_BUSNUM_BASE_IDX                                                  2\n#define regRCC_DEV0_0_RCC_HOST_BUSNUM                                                                   0x00d1\n#define regRCC_DEV0_0_RCC_HOST_BUSNUM_BASE_IDX                                                          2\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_HI                                                            0x00d2\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_LO                                                            0x00d3\n#define regRCC_DEV0_0_RCC_PEER0_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_HI                                                            0x00d4\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_LO                                                            0x00d5\n#define regRCC_DEV0_0_RCC_PEER1_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_HI                                                            0x00d6\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_LO                                                            0x00d7\n#define regRCC_DEV0_0_RCC_PEER2_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_HI                                                            0x00d8\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_HI_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_LO                                                            0x00d9\n#define regRCC_DEV0_0_RCC_PEER3_FB_OFFSET_LO_BASE_IDX                                                   2\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST0                                                              0x00da\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST0_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST1                                                              0x00db\n#define regRCC_DEV0_0_RCC_DEVFUNCNUM_LIST1_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_DEV0_LINK_CNTL                                                                0x00dd\n#define regRCC_DEV0_0_RCC_DEV0_LINK_CNTL_BASE_IDX                                                       2\n#define regRCC_DEV0_0_RCC_CMN_LINK_CNTL                                                                 0x00de\n#define regRCC_DEV0_0_RCC_CMN_LINK_CNTL_BASE_IDX                                                        2\n#define regRCC_DEV0_0_RCC_EP_REQUESTERID_RESTORE                                                        0x00df\n#define regRCC_DEV0_0_RCC_EP_REQUESTERID_RESTORE_BASE_IDX                                               2\n#define regRCC_DEV0_0_RCC_LTR_LSWITCH_CNTL                                                              0x00e0\n#define regRCC_DEV0_0_RCC_LTR_LSWITCH_CNTL_BASE_IDX                                                     2\n#define regRCC_DEV0_0_RCC_MH_ARB_CNTL                                                                   0x00e1\n#define regRCC_DEV0_0_RCC_MH_ARB_CNTL_BASE_IDX                                                          2\n\n\n\n\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_ADDR_LO                                                          0x0400\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_ADDR_HI                                                          0x0401\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_MSG_DATA                                                         0x0402\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                                3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_CONTROL                                                          0x0403\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT0_CONTROL_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_ADDR_LO                                                          0x0404\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_ADDR_HI                                                          0x0405\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_MSG_DATA                                                         0x0406\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                                3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_CONTROL                                                          0x0407\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT1_CONTROL_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_ADDR_LO                                                          0x0408\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_ADDR_HI                                                          0x0409\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_MSG_DATA                                                         0x040a\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                                3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_CONTROL                                                          0x040b\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT2_CONTROL_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_ADDR_LO                                                          0x040c\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_ADDR_HI                                                          0x040d\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_MSG_DATA                                                         0x040e\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                                3\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_CONTROL                                                          0x040f\n#define regRCC_DEV0_EPF0_GFXMSIX_VECT3_CONTROL_BASE_IDX                                                 3\n#define regRCC_DEV0_EPF0_GFXMSIX_PBA                                                                    0x0800\n#define regRCC_DEV0_EPF0_GFXMSIX_PBA_BASE_IDX                                                           3\n\n\n\n\n#define regRCC_STRAP0_RCC_BIF_STRAP0                                                                    0x0000\n#define regRCC_STRAP0_RCC_BIF_STRAP0_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP1                                                                    0x0001\n#define regRCC_STRAP0_RCC_BIF_STRAP1_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP2                                                                    0x0002\n#define regRCC_STRAP0_RCC_BIF_STRAP2_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP3                                                                    0x0003\n#define regRCC_STRAP0_RCC_BIF_STRAP3_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP4                                                                    0x0004\n#define regRCC_STRAP0_RCC_BIF_STRAP4_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP5                                                                    0x0005\n#define regRCC_STRAP0_RCC_BIF_STRAP5_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_BIF_STRAP6                                                                    0x0006\n#define regRCC_STRAP0_RCC_BIF_STRAP6_BASE_IDX                                                           2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP0                                                              0x0007\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP0_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP1                                                              0x0008\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP1_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP10                                                             0x0009\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP10_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP11                                                             0x000a\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP11_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP12                                                             0x000b\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP12_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP13                                                             0x000c\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP13_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP14                                                             0x000d\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP14_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP2                                                              0x000e\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP2_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP3                                                              0x000f\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP3_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP4                                                              0x0010\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP4_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP5                                                              0x0011\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP5_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP6                                                              0x0012\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP6_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP7                                                              0x0013\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP7_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP8                                                              0x0014\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP8_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP9                                                              0x0015\n#define regRCC_STRAP0_RCC_DEV0_PORT_STRAP9_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP0                                                              0x0016\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP0_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP1                                                              0x0017\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP1_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP13                                                             0x0018\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP13_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP14                                                             0x0019\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP14_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP15                                                             0x001a\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP15_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP16                                                             0x001b\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP16_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP17                                                             0x001c\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP17_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP18                                                             0x001d\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP18_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP2                                                              0x001e\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP2_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP26                                                             0x001f\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP26_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP3                                                              0x0020\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP3_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP4                                                              0x0021\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP4_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP5                                                              0x0022\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP5_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP8                                                              0x0023\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP8_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP9                                                              0x0024\n#define regRCC_STRAP0_RCC_DEV0_EPF0_STRAP9_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP0                                                              0x0025\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP0_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP2                                                              0x0031\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP2_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP20                                                             0x0032\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP20_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP21                                                             0x0033\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP21_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP22                                                             0x0034\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP22_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP23                                                             0x0035\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP23_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP24                                                             0x0036\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP24_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP25                                                             0x0037\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP25_BASE_IDX                                                    2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP3                                                              0x0038\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP3_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP4                                                              0x0039\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP4_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP5                                                              0x003a\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP5_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP6                                                              0x003b\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP6_BASE_IDX                                                     2\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP7                                                              0x003c\n#define regRCC_STRAP0_RCC_DEV0_EPF1_STRAP7_BASE_IDX                                                     2\n\n\n\n\n#define regBIF_BX_PF0_BIF_BME_STATUS                                                                    0x00eb\n#define regBIF_BX_PF0_BIF_BME_STATUS_BASE_IDX                                                           2\n#define regBIF_BX_PF0_BIF_ATOMIC_ERR_LOG                                                                0x00ec\n#define regBIF_BX_PF0_BIF_ATOMIC_ERR_LOG_BASE_IDX                                                       2\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                              0x00f3\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                                     2\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                               0x00f4\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                                      2\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_CNTL                                                   0x00f5\n#define regBIF_BX_PF0_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                          2\n#define regBIF_BX_PF0_HDP_REG_COHERENCY_FLUSH_CNTL                                                      0x00f6\n#define regBIF_BX_PF0_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                             2\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_CNTL                                                      0x00f7\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                             2\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                                 0x00f9\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                                        2\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                            0x00fa\n#define regBIF_BX_PF0_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                                   2\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_REQ                                                                 0x0106\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_REQ_BASE_IDX                                                        2\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_DONE                                                                0x0107\n#define regBIF_BX_PF0_GPU_HDP_FLUSH_DONE_BASE_IDX                                                       2\n#define regBIF_BX_PF0_BIF_TRANS_PENDING                                                                 0x0108\n#define regBIF_BX_PF0_BIF_TRANS_PENDING_BASE_IDX                                                        2\n#define regBIF_BX_PF0_NBIF_GFX_ADDR_LUT_BYPASS                                                          0x0112\n#define regBIF_BX_PF0_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                                 2\n\n\n\n\n#define regRCC_DEV0_EPF0_RCC_ERR_LOG                                                                    0x0085\n#define regRCC_DEV0_EPF0_RCC_ERR_LOG_BASE_IDX                                                           2\n#define regRCC_DEV0_EPF0_RCC_DOORBELL_APER_EN                                                           0x00c0\n#define regRCC_DEV0_EPF0_RCC_DOORBELL_APER_EN_BASE_IDX                                                  2\n#define regRCC_DEV0_EPF0_RCC_CONFIG_MEMSIZE                                                             0x00c3\n#define regRCC_DEV0_EPF0_RCC_CONFIG_MEMSIZE_BASE_IDX                                                    2\n#define regRCC_DEV0_EPF0_RCC_CONFIG_RESERVED                                                            0x00c4\n#define regRCC_DEV0_EPF0_RCC_CONFIG_RESERVED_BASE_IDX                                                   2\n#define regRCC_DEV0_EPF0_RCC_IOV_FUNC_IDENTIFIER                                                        0x00c5\n#define regRCC_DEV0_EPF0_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                               2\n\n\n\n\n#define regGDC0_SHUB_REGS_IF_CTL                                                                        0x01c3\n#define regGDC0_SHUB_REGS_IF_CTL_BASE_IDX                                                               2\n#define regGDC0_NBIF_GFX_DOORBELL_STATUS                                                                0x01cf\n#define regGDC0_NBIF_GFX_DOORBELL_STATUS_BASE_IDX                                                       2\n#define regGDC0_ATDMA_MISC_CNTL                                                                         0x01dd\n#define regGDC0_ATDMA_MISC_CNTL_BASE_IDX                                                                2\n#define regGDC0_S2A_MISC_CNTL                                                                           0x01df\n#define regGDC0_S2A_MISC_CNTL_BASE_IDX                                                                  2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF0_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF0_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF0_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF0_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF0_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF0_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF0_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF0_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF0_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF0_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF0_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF0_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF0_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF0_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF0_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF0_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF0_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF0_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF0_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF0_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF0_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF0_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF0_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF0_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF0_GFXMSIX_PBA_BASE_IDX                                                       3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF1_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF1_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF1_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF1_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF1_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF1_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF1_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF1_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF1_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF1_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF1_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF1_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF1_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF1_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF1_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF1_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF1_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF1_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF1_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF1_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF1_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF1_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF1_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF1_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF1_GFXMSIX_PBA_BASE_IDX                                                       3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF2_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF2_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF2_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF2_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF2_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF2_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF2_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF2_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF2_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF2_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF2_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF2_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF2_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF2_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF2_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF2_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF2_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF2_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF2_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF2_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF2_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF2_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF2_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF2_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF2_GFXMSIX_PBA_BASE_IDX                                                       3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF3_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF3_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF3_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF3_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF3_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF3_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF3_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF3_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF3_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF3_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF3_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF3_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF3_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF3_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF3_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF3_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF3_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF3_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF3_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF3_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF3_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF3_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF3_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF3_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF3_GFXMSIX_PBA_BASE_IDX                                                       3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF4_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF4_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF4_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF4_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF4_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF4_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF4_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF4_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF4_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF4_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF4_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF4_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF4_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF4_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF4_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF4_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF4_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF4_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF4_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF4_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF4_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF4_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF4_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF4_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF4_GFXMSIX_PBA_BASE_IDX                                                       3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF5_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF5_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF5_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF5_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF5_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF5_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF5_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF5_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF5_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF5_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF5_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF5_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF5_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF5_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF5_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF5_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF5_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF5_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF5_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF5_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF5_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF5_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF5_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF5_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF5_GFXMSIX_PBA_BASE_IDX                                                       3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF6_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF6_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF6_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF6_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF6_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF6_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF6_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF6_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF6_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF6_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF6_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF6_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF6_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF6_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF6_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF6_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF6_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF6_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF6_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF6_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF6_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF6_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF6_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF6_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF6_GFXMSIX_PBA_BASE_IDX                                                       3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF7_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF7_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF7_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF7_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF7_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF7_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF7_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF7_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF7_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF7_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF7_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF7_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF7_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF7_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF7_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF7_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF7_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF7_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF7_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF7_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF7_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF7_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF7_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF7_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF7_GFXMSIX_PBA_BASE_IDX                                                       3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF8_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF8_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF8_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF8_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF8_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF8_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF8_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF8_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF8_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF8_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF8_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF8_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF8_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF8_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF8_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF8_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF8_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF8_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF8_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF8_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF8_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF8_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF8_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF8_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF8_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF8_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF8_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF8_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF8_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF8_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF8_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF8_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF8_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF8_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF8_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF8_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF8_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF8_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF8_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF8_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF8_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF8_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF8_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF8_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF8_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF8_GFXMSIX_PBA_BASE_IDX                                                       3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF9_BIF_BME_STATUS                                                          0x00eb\n#define regBIF_BX_DEV0_EPF0_VF9_BIF_BME_STATUS_BASE_IDX                                                 2\n#define regBIF_BX_DEV0_EPF0_VF9_BIF_ATOMIC_ERR_LOG                                                      0x00ec\n#define regBIF_BX_DEV0_EPF0_VF9_BIF_ATOMIC_ERR_LOG_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF9_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0x00f3\n#define regBIF_BX_DEV0_EPF0_VF9_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF9_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0x00f4\n#define regBIF_BX_DEV0_EPF0_VF9_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                            2\n#define regBIF_BX_DEV0_EPF0_VF9_DOORBELL_SELFRING_GPA_APER_CNTL                                         0x00f5\n#define regBIF_BX_DEV0_EPF0_VF9_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                2\n#define regBIF_BX_DEV0_EPF0_VF9_HDP_REG_COHERENCY_FLUSH_CNTL                                            0x00f6\n#define regBIF_BX_DEV0_EPF0_VF9_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF9_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0x00f7\n#define regBIF_BX_DEV0_EPF0_VF9_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                   2\n#define regBIF_BX_DEV0_EPF0_VF9_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0x00f9\n#define regBIF_BX_DEV0_EPF0_VF9_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                              2\n#define regBIF_BX_DEV0_EPF0_VF9_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0x00fa\n#define regBIF_BX_DEV0_EPF0_VF9_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                         2\n#define regBIF_BX_DEV0_EPF0_VF9_GPU_HDP_FLUSH_REQ                                                       0x0106\n#define regBIF_BX_DEV0_EPF0_VF9_GPU_HDP_FLUSH_REQ_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF9_GPU_HDP_FLUSH_DONE                                                      0x0107\n#define regBIF_BX_DEV0_EPF0_VF9_GPU_HDP_FLUSH_DONE_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF9_BIF_TRANS_PENDING                                                       0x0108\n#define regBIF_BX_DEV0_EPF0_VF9_BIF_TRANS_PENDING_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF9_NBIF_GFX_ADDR_LUT_BYPASS                                                0x0112\n#define regBIF_BX_DEV0_EPF0_VF9_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                       2\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW0                                                  0x0136\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW1                                                  0x0137\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW2                                                  0x0138\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW3                                                  0x0139\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW0                                                  0x013a\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW1                                                  0x013b\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW2                                                  0x013c\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW3                                                  0x013d\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                         2\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_CONTROL                                                         0x013e\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_CONTROL_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_INT_CNTL                                                        0x013f\n#define regBIF_BX_DEV0_EPF0_VF9_MAILBOX_INT_CNTL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF9_BIF_VMHV_MAILBOX                                                        0x0140\n#define regBIF_BX_DEV0_EPF0_VF9_BIF_VMHV_MAILBOX_BASE_IDX                                               2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF9_MM_INDEX                                                                0x0000\n#define regBIF_BX_DEV0_EPF0_VF9_MM_INDEX_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF9_MM_DATA                                                                 0x0001\n#define regBIF_BX_DEV0_EPF0_VF9_MM_DATA_BASE_IDX                                                        0\n#define regBIF_BX_DEV0_EPF0_VF9_MM_INDEX_HI                                                             0x0006\n#define regBIF_BX_DEV0_EPF0_VF9_MM_INDEX_HI_BASE_IDX                                                    0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF9_RCC_ERR_LOG                                                                0x0085\n#define regRCC_DEV0_EPF0_VF9_RCC_ERR_LOG_BASE_IDX                                                       2\n#define regRCC_DEV0_EPF0_VF9_RCC_DOORBELL_APER_EN                                                       0x00c0\n#define regRCC_DEV0_EPF0_VF9_RCC_DOORBELL_APER_EN_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF9_RCC_CONFIG_MEMSIZE                                                         0x00c3\n#define regRCC_DEV0_EPF0_VF9_RCC_CONFIG_MEMSIZE_BASE_IDX                                                2\n#define regRCC_DEV0_EPF0_VF9_RCC_CONFIG_RESERVED                                                        0x00c4\n#define regRCC_DEV0_EPF0_VF9_RCC_CONFIG_RESERVED_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF9_RCC_IOV_FUNC_IDENTIFIER                                                    0x00c5\n#define regRCC_DEV0_EPF0_VF9_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                           2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_ADDR_LO                                                      0x0400\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_ADDR_HI                                                      0x0401\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_MSG_DATA                                                     0x0402\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_CONTROL                                                      0x0403\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_ADDR_LO                                                      0x0404\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_ADDR_HI                                                      0x0405\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_MSG_DATA                                                     0x0406\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_CONTROL                                                      0x0407\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_ADDR_LO                                                      0x0408\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_ADDR_HI                                                      0x0409\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_MSG_DATA                                                     0x040a\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_CONTROL                                                      0x040b\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_ADDR_LO                                                      0x040c\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_ADDR_HI                                                      0x040d\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_MSG_DATA                                                     0x040e\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_CONTROL                                                      0x040f\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_CONTROL_BASE_IDX                                             3\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_PBA                                                                0x0800\n#define regRCC_DEV0_EPF0_VF9_GFXMSIX_PBA_BASE_IDX                                                       3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF10_BIF_BME_STATUS                                                         0x00eb\n#define regBIF_BX_DEV0_EPF0_VF10_BIF_BME_STATUS_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF10_BIF_ATOMIC_ERR_LOG                                                     0x00ec\n#define regBIF_BX_DEV0_EPF0_VF10_BIF_ATOMIC_ERR_LOG_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF10_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0x00f3\n#define regBIF_BX_DEV0_EPF0_VF10_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                          2\n#define regBIF_BX_DEV0_EPF0_VF10_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0x00f4\n#define regBIF_BX_DEV0_EPF0_VF10_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF10_DOORBELL_SELFRING_GPA_APER_CNTL                                        0x00f5\n#define regBIF_BX_DEV0_EPF0_VF10_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                               2\n#define regBIF_BX_DEV0_EPF0_VF10_HDP_REG_COHERENCY_FLUSH_CNTL                                           0x00f6\n#define regBIF_BX_DEV0_EPF0_VF10_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF10_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0x00f7\n#define regBIF_BX_DEV0_EPF0_VF10_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF10_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0x00f9\n#define regBIF_BX_DEV0_EPF0_VF10_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                             2\n#define regBIF_BX_DEV0_EPF0_VF10_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0x00fa\n#define regBIF_BX_DEV0_EPF0_VF10_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                        2\n#define regBIF_BX_DEV0_EPF0_VF10_GPU_HDP_FLUSH_REQ                                                      0x0106\n#define regBIF_BX_DEV0_EPF0_VF10_GPU_HDP_FLUSH_REQ_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF10_GPU_HDP_FLUSH_DONE                                                     0x0107\n#define regBIF_BX_DEV0_EPF0_VF10_GPU_HDP_FLUSH_DONE_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF10_BIF_TRANS_PENDING                                                      0x0108\n#define regBIF_BX_DEV0_EPF0_VF10_BIF_TRANS_PENDING_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF10_NBIF_GFX_ADDR_LUT_BYPASS                                               0x0112\n#define regBIF_BX_DEV0_EPF0_VF10_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                      2\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW0                                                 0x0136\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW1                                                 0x0137\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW2                                                 0x0138\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW3                                                 0x0139\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW0                                                 0x013a\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW1                                                 0x013b\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW2                                                 0x013c\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW3                                                 0x013d\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_CONTROL                                                        0x013e\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_CONTROL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_INT_CNTL                                                       0x013f\n#define regBIF_BX_DEV0_EPF0_VF10_MAILBOX_INT_CNTL_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF10_BIF_VMHV_MAILBOX                                                       0x0140\n#define regBIF_BX_DEV0_EPF0_VF10_BIF_VMHV_MAILBOX_BASE_IDX                                              2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF10_MM_INDEX                                                               0x0000\n#define regBIF_BX_DEV0_EPF0_VF10_MM_INDEX_BASE_IDX                                                      0\n#define regBIF_BX_DEV0_EPF0_VF10_MM_DATA                                                                0x0001\n#define regBIF_BX_DEV0_EPF0_VF10_MM_DATA_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF10_MM_INDEX_HI                                                            0x0006\n#define regBIF_BX_DEV0_EPF0_VF10_MM_INDEX_HI_BASE_IDX                                                   0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF10_RCC_ERR_LOG                                                               0x0085\n#define regRCC_DEV0_EPF0_VF10_RCC_ERR_LOG_BASE_IDX                                                      2\n#define regRCC_DEV0_EPF0_VF10_RCC_DOORBELL_APER_EN                                                      0x00c0\n#define regRCC_DEV0_EPF0_VF10_RCC_DOORBELL_APER_EN_BASE_IDX                                             2\n#define regRCC_DEV0_EPF0_VF10_RCC_CONFIG_MEMSIZE                                                        0x00c3\n#define regRCC_DEV0_EPF0_VF10_RCC_CONFIG_MEMSIZE_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF10_RCC_CONFIG_RESERVED                                                       0x00c4\n#define regRCC_DEV0_EPF0_VF10_RCC_CONFIG_RESERVED_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF10_RCC_IOV_FUNC_IDENTIFIER                                                   0x00c5\n#define regRCC_DEV0_EPF0_VF10_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                          2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_ADDR_LO                                                     0x0400\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_ADDR_HI                                                     0x0401\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_MSG_DATA                                                    0x0402\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_CONTROL                                                     0x0403\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_ADDR_LO                                                     0x0404\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_ADDR_HI                                                     0x0405\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_MSG_DATA                                                    0x0406\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_CONTROL                                                     0x0407\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_ADDR_LO                                                     0x0408\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_ADDR_HI                                                     0x0409\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_MSG_DATA                                                    0x040a\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_CONTROL                                                     0x040b\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_ADDR_LO                                                     0x040c\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_ADDR_HI                                                     0x040d\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_MSG_DATA                                                    0x040e\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_CONTROL                                                     0x040f\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_PBA                                                               0x0800\n#define regRCC_DEV0_EPF0_VF10_GFXMSIX_PBA_BASE_IDX                                                      3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF11_BIF_BME_STATUS                                                         0x00eb\n#define regBIF_BX_DEV0_EPF0_VF11_BIF_BME_STATUS_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF11_BIF_ATOMIC_ERR_LOG                                                     0x00ec\n#define regBIF_BX_DEV0_EPF0_VF11_BIF_ATOMIC_ERR_LOG_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF11_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0x00f3\n#define regBIF_BX_DEV0_EPF0_VF11_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                          2\n#define regBIF_BX_DEV0_EPF0_VF11_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0x00f4\n#define regBIF_BX_DEV0_EPF0_VF11_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF11_DOORBELL_SELFRING_GPA_APER_CNTL                                        0x00f5\n#define regBIF_BX_DEV0_EPF0_VF11_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                               2\n#define regBIF_BX_DEV0_EPF0_VF11_HDP_REG_COHERENCY_FLUSH_CNTL                                           0x00f6\n#define regBIF_BX_DEV0_EPF0_VF11_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF11_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0x00f7\n#define regBIF_BX_DEV0_EPF0_VF11_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF11_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0x00f9\n#define regBIF_BX_DEV0_EPF0_VF11_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                             2\n#define regBIF_BX_DEV0_EPF0_VF11_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0x00fa\n#define regBIF_BX_DEV0_EPF0_VF11_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                        2\n#define regBIF_BX_DEV0_EPF0_VF11_GPU_HDP_FLUSH_REQ                                                      0x0106\n#define regBIF_BX_DEV0_EPF0_VF11_GPU_HDP_FLUSH_REQ_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF11_GPU_HDP_FLUSH_DONE                                                     0x0107\n#define regBIF_BX_DEV0_EPF0_VF11_GPU_HDP_FLUSH_DONE_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF11_BIF_TRANS_PENDING                                                      0x0108\n#define regBIF_BX_DEV0_EPF0_VF11_BIF_TRANS_PENDING_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF11_NBIF_GFX_ADDR_LUT_BYPASS                                               0x0112\n#define regBIF_BX_DEV0_EPF0_VF11_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                      2\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW0                                                 0x0136\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW1                                                 0x0137\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW2                                                 0x0138\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW3                                                 0x0139\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW0                                                 0x013a\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW1                                                 0x013b\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW2                                                 0x013c\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW3                                                 0x013d\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_CONTROL                                                        0x013e\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_CONTROL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_INT_CNTL                                                       0x013f\n#define regBIF_BX_DEV0_EPF0_VF11_MAILBOX_INT_CNTL_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF11_BIF_VMHV_MAILBOX                                                       0x0140\n#define regBIF_BX_DEV0_EPF0_VF11_BIF_VMHV_MAILBOX_BASE_IDX                                              2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF11_MM_INDEX                                                               0x0000\n#define regBIF_BX_DEV0_EPF0_VF11_MM_INDEX_BASE_IDX                                                      0\n#define regBIF_BX_DEV0_EPF0_VF11_MM_DATA                                                                0x0001\n#define regBIF_BX_DEV0_EPF0_VF11_MM_DATA_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF11_MM_INDEX_HI                                                            0x0006\n#define regBIF_BX_DEV0_EPF0_VF11_MM_INDEX_HI_BASE_IDX                                                   0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF11_RCC_ERR_LOG                                                               0x0085\n#define regRCC_DEV0_EPF0_VF11_RCC_ERR_LOG_BASE_IDX                                                      2\n#define regRCC_DEV0_EPF0_VF11_RCC_DOORBELL_APER_EN                                                      0x00c0\n#define regRCC_DEV0_EPF0_VF11_RCC_DOORBELL_APER_EN_BASE_IDX                                             2\n#define regRCC_DEV0_EPF0_VF11_RCC_CONFIG_MEMSIZE                                                        0x00c3\n#define regRCC_DEV0_EPF0_VF11_RCC_CONFIG_MEMSIZE_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF11_RCC_CONFIG_RESERVED                                                       0x00c4\n#define regRCC_DEV0_EPF0_VF11_RCC_CONFIG_RESERVED_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF11_RCC_IOV_FUNC_IDENTIFIER                                                   0x00c5\n#define regRCC_DEV0_EPF0_VF11_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                          2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_ADDR_LO                                                     0x0400\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_ADDR_HI                                                     0x0401\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_MSG_DATA                                                    0x0402\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_CONTROL                                                     0x0403\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_ADDR_LO                                                     0x0404\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_ADDR_HI                                                     0x0405\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_MSG_DATA                                                    0x0406\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_CONTROL                                                     0x0407\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_ADDR_LO                                                     0x0408\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_ADDR_HI                                                     0x0409\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_MSG_DATA                                                    0x040a\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_CONTROL                                                     0x040b\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_ADDR_LO                                                     0x040c\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_ADDR_HI                                                     0x040d\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_MSG_DATA                                                    0x040e\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_CONTROL                                                     0x040f\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_PBA                                                               0x0800\n#define regRCC_DEV0_EPF0_VF11_GFXMSIX_PBA_BASE_IDX                                                      3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF12_BIF_BME_STATUS                                                         0x00eb\n#define regBIF_BX_DEV0_EPF0_VF12_BIF_BME_STATUS_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF12_BIF_ATOMIC_ERR_LOG                                                     0x00ec\n#define regBIF_BX_DEV0_EPF0_VF12_BIF_ATOMIC_ERR_LOG_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF12_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0x00f3\n#define regBIF_BX_DEV0_EPF0_VF12_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                          2\n#define regBIF_BX_DEV0_EPF0_VF12_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0x00f4\n#define regBIF_BX_DEV0_EPF0_VF12_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF12_DOORBELL_SELFRING_GPA_APER_CNTL                                        0x00f5\n#define regBIF_BX_DEV0_EPF0_VF12_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                               2\n#define regBIF_BX_DEV0_EPF0_VF12_HDP_REG_COHERENCY_FLUSH_CNTL                                           0x00f6\n#define regBIF_BX_DEV0_EPF0_VF12_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF12_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0x00f7\n#define regBIF_BX_DEV0_EPF0_VF12_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF12_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0x00f9\n#define regBIF_BX_DEV0_EPF0_VF12_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                             2\n#define regBIF_BX_DEV0_EPF0_VF12_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0x00fa\n#define regBIF_BX_DEV0_EPF0_VF12_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                        2\n#define regBIF_BX_DEV0_EPF0_VF12_GPU_HDP_FLUSH_REQ                                                      0x0106\n#define regBIF_BX_DEV0_EPF0_VF12_GPU_HDP_FLUSH_REQ_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF12_GPU_HDP_FLUSH_DONE                                                     0x0107\n#define regBIF_BX_DEV0_EPF0_VF12_GPU_HDP_FLUSH_DONE_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF12_BIF_TRANS_PENDING                                                      0x0108\n#define regBIF_BX_DEV0_EPF0_VF12_BIF_TRANS_PENDING_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF12_NBIF_GFX_ADDR_LUT_BYPASS                                               0x0112\n#define regBIF_BX_DEV0_EPF0_VF12_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                      2\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW0                                                 0x0136\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW1                                                 0x0137\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW2                                                 0x0138\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW3                                                 0x0139\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW0                                                 0x013a\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW1                                                 0x013b\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW2                                                 0x013c\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW3                                                 0x013d\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_CONTROL                                                        0x013e\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_CONTROL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_INT_CNTL                                                       0x013f\n#define regBIF_BX_DEV0_EPF0_VF12_MAILBOX_INT_CNTL_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF12_BIF_VMHV_MAILBOX                                                       0x0140\n#define regBIF_BX_DEV0_EPF0_VF12_BIF_VMHV_MAILBOX_BASE_IDX                                              2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF12_MM_INDEX                                                               0x0000\n#define regBIF_BX_DEV0_EPF0_VF12_MM_INDEX_BASE_IDX                                                      0\n#define regBIF_BX_DEV0_EPF0_VF12_MM_DATA                                                                0x0001\n#define regBIF_BX_DEV0_EPF0_VF12_MM_DATA_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF12_MM_INDEX_HI                                                            0x0006\n#define regBIF_BX_DEV0_EPF0_VF12_MM_INDEX_HI_BASE_IDX                                                   0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF12_RCC_ERR_LOG                                                               0x0085\n#define regRCC_DEV0_EPF0_VF12_RCC_ERR_LOG_BASE_IDX                                                      2\n#define regRCC_DEV0_EPF0_VF12_RCC_DOORBELL_APER_EN                                                      0x00c0\n#define regRCC_DEV0_EPF0_VF12_RCC_DOORBELL_APER_EN_BASE_IDX                                             2\n#define regRCC_DEV0_EPF0_VF12_RCC_CONFIG_MEMSIZE                                                        0x00c3\n#define regRCC_DEV0_EPF0_VF12_RCC_CONFIG_MEMSIZE_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF12_RCC_CONFIG_RESERVED                                                       0x00c4\n#define regRCC_DEV0_EPF0_VF12_RCC_CONFIG_RESERVED_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF12_RCC_IOV_FUNC_IDENTIFIER                                                   0x00c5\n#define regRCC_DEV0_EPF0_VF12_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                          2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_ADDR_LO                                                     0x0400\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_ADDR_HI                                                     0x0401\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_MSG_DATA                                                    0x0402\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_CONTROL                                                     0x0403\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_ADDR_LO                                                     0x0404\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_ADDR_HI                                                     0x0405\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_MSG_DATA                                                    0x0406\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_CONTROL                                                     0x0407\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_ADDR_LO                                                     0x0408\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_ADDR_HI                                                     0x0409\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_MSG_DATA                                                    0x040a\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_CONTROL                                                     0x040b\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_ADDR_LO                                                     0x040c\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_ADDR_HI                                                     0x040d\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_MSG_DATA                                                    0x040e\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_CONTROL                                                     0x040f\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_PBA                                                               0x0800\n#define regRCC_DEV0_EPF0_VF12_GFXMSIX_PBA_BASE_IDX                                                      3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF13_BIF_BME_STATUS                                                         0x00eb\n#define regBIF_BX_DEV0_EPF0_VF13_BIF_BME_STATUS_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF13_BIF_ATOMIC_ERR_LOG                                                     0x00ec\n#define regBIF_BX_DEV0_EPF0_VF13_BIF_ATOMIC_ERR_LOG_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF13_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0x00f3\n#define regBIF_BX_DEV0_EPF0_VF13_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                          2\n#define regBIF_BX_DEV0_EPF0_VF13_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0x00f4\n#define regBIF_BX_DEV0_EPF0_VF13_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF13_DOORBELL_SELFRING_GPA_APER_CNTL                                        0x00f5\n#define regBIF_BX_DEV0_EPF0_VF13_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                               2\n#define regBIF_BX_DEV0_EPF0_VF13_HDP_REG_COHERENCY_FLUSH_CNTL                                           0x00f6\n#define regBIF_BX_DEV0_EPF0_VF13_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF13_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0x00f7\n#define regBIF_BX_DEV0_EPF0_VF13_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF13_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0x00f9\n#define regBIF_BX_DEV0_EPF0_VF13_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                             2\n#define regBIF_BX_DEV0_EPF0_VF13_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0x00fa\n#define regBIF_BX_DEV0_EPF0_VF13_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                        2\n#define regBIF_BX_DEV0_EPF0_VF13_GPU_HDP_FLUSH_REQ                                                      0x0106\n#define regBIF_BX_DEV0_EPF0_VF13_GPU_HDP_FLUSH_REQ_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF13_GPU_HDP_FLUSH_DONE                                                     0x0107\n#define regBIF_BX_DEV0_EPF0_VF13_GPU_HDP_FLUSH_DONE_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF13_BIF_TRANS_PENDING                                                      0x0108\n#define regBIF_BX_DEV0_EPF0_VF13_BIF_TRANS_PENDING_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF13_NBIF_GFX_ADDR_LUT_BYPASS                                               0x0112\n#define regBIF_BX_DEV0_EPF0_VF13_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                      2\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW0                                                 0x0136\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW1                                                 0x0137\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW2                                                 0x0138\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW3                                                 0x0139\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW0                                                 0x013a\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW1                                                 0x013b\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW2                                                 0x013c\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW3                                                 0x013d\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_CONTROL                                                        0x013e\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_CONTROL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_INT_CNTL                                                       0x013f\n#define regBIF_BX_DEV0_EPF0_VF13_MAILBOX_INT_CNTL_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF13_BIF_VMHV_MAILBOX                                                       0x0140\n#define regBIF_BX_DEV0_EPF0_VF13_BIF_VMHV_MAILBOX_BASE_IDX                                              2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF13_MM_INDEX                                                               0x0000\n#define regBIF_BX_DEV0_EPF0_VF13_MM_INDEX_BASE_IDX                                                      0\n#define regBIF_BX_DEV0_EPF0_VF13_MM_DATA                                                                0x0001\n#define regBIF_BX_DEV0_EPF0_VF13_MM_DATA_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF13_MM_INDEX_HI                                                            0x0006\n#define regBIF_BX_DEV0_EPF0_VF13_MM_INDEX_HI_BASE_IDX                                                   0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF13_RCC_ERR_LOG                                                               0x0085\n#define regRCC_DEV0_EPF0_VF13_RCC_ERR_LOG_BASE_IDX                                                      2\n#define regRCC_DEV0_EPF0_VF13_RCC_DOORBELL_APER_EN                                                      0x00c0\n#define regRCC_DEV0_EPF0_VF13_RCC_DOORBELL_APER_EN_BASE_IDX                                             2\n#define regRCC_DEV0_EPF0_VF13_RCC_CONFIG_MEMSIZE                                                        0x00c3\n#define regRCC_DEV0_EPF0_VF13_RCC_CONFIG_MEMSIZE_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF13_RCC_CONFIG_RESERVED                                                       0x00c4\n#define regRCC_DEV0_EPF0_VF13_RCC_CONFIG_RESERVED_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF13_RCC_IOV_FUNC_IDENTIFIER                                                   0x00c5\n#define regRCC_DEV0_EPF0_VF13_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                          2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_ADDR_LO                                                     0x0400\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_ADDR_HI                                                     0x0401\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_MSG_DATA                                                    0x0402\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_CONTROL                                                     0x0403\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_ADDR_LO                                                     0x0404\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_ADDR_HI                                                     0x0405\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_MSG_DATA                                                    0x0406\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_CONTROL                                                     0x0407\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_ADDR_LO                                                     0x0408\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_ADDR_HI                                                     0x0409\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_MSG_DATA                                                    0x040a\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_CONTROL                                                     0x040b\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_ADDR_LO                                                     0x040c\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_ADDR_HI                                                     0x040d\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_MSG_DATA                                                    0x040e\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_CONTROL                                                     0x040f\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_PBA                                                               0x0800\n#define regRCC_DEV0_EPF0_VF13_GFXMSIX_PBA_BASE_IDX                                                      3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF14_BIF_BME_STATUS                                                         0x00eb\n#define regBIF_BX_DEV0_EPF0_VF14_BIF_BME_STATUS_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF14_BIF_ATOMIC_ERR_LOG                                                     0x00ec\n#define regBIF_BX_DEV0_EPF0_VF14_BIF_ATOMIC_ERR_LOG_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF14_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0x00f3\n#define regBIF_BX_DEV0_EPF0_VF14_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                          2\n#define regBIF_BX_DEV0_EPF0_VF14_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0x00f4\n#define regBIF_BX_DEV0_EPF0_VF14_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF14_DOORBELL_SELFRING_GPA_APER_CNTL                                        0x00f5\n#define regBIF_BX_DEV0_EPF0_VF14_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                               2\n#define regBIF_BX_DEV0_EPF0_VF14_HDP_REG_COHERENCY_FLUSH_CNTL                                           0x00f6\n#define regBIF_BX_DEV0_EPF0_VF14_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF14_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0x00f7\n#define regBIF_BX_DEV0_EPF0_VF14_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF14_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0x00f9\n#define regBIF_BX_DEV0_EPF0_VF14_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                             2\n#define regBIF_BX_DEV0_EPF0_VF14_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0x00fa\n#define regBIF_BX_DEV0_EPF0_VF14_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                        2\n#define regBIF_BX_DEV0_EPF0_VF14_GPU_HDP_FLUSH_REQ                                                      0x0106\n#define regBIF_BX_DEV0_EPF0_VF14_GPU_HDP_FLUSH_REQ_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF14_GPU_HDP_FLUSH_DONE                                                     0x0107\n#define regBIF_BX_DEV0_EPF0_VF14_GPU_HDP_FLUSH_DONE_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF14_BIF_TRANS_PENDING                                                      0x0108\n#define regBIF_BX_DEV0_EPF0_VF14_BIF_TRANS_PENDING_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF14_NBIF_GFX_ADDR_LUT_BYPASS                                               0x0112\n#define regBIF_BX_DEV0_EPF0_VF14_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                      2\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW0                                                 0x0136\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW1                                                 0x0137\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW2                                                 0x0138\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW3                                                 0x0139\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW0                                                 0x013a\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW1                                                 0x013b\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW2                                                 0x013c\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW3                                                 0x013d\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_CONTROL                                                        0x013e\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_CONTROL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_INT_CNTL                                                       0x013f\n#define regBIF_BX_DEV0_EPF0_VF14_MAILBOX_INT_CNTL_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF14_BIF_VMHV_MAILBOX                                                       0x0140\n#define regBIF_BX_DEV0_EPF0_VF14_BIF_VMHV_MAILBOX_BASE_IDX                                              2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF14_MM_INDEX                                                               0x0000\n#define regBIF_BX_DEV0_EPF0_VF14_MM_INDEX_BASE_IDX                                                      0\n#define regBIF_BX_DEV0_EPF0_VF14_MM_DATA                                                                0x0001\n#define regBIF_BX_DEV0_EPF0_VF14_MM_DATA_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF14_MM_INDEX_HI                                                            0x0006\n#define regBIF_BX_DEV0_EPF0_VF14_MM_INDEX_HI_BASE_IDX                                                   0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF14_RCC_ERR_LOG                                                               0x0085\n#define regRCC_DEV0_EPF0_VF14_RCC_ERR_LOG_BASE_IDX                                                      2\n#define regRCC_DEV0_EPF0_VF14_RCC_DOORBELL_APER_EN                                                      0x00c0\n#define regRCC_DEV0_EPF0_VF14_RCC_DOORBELL_APER_EN_BASE_IDX                                             2\n#define regRCC_DEV0_EPF0_VF14_RCC_CONFIG_MEMSIZE                                                        0x00c3\n#define regRCC_DEV0_EPF0_VF14_RCC_CONFIG_MEMSIZE_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF14_RCC_CONFIG_RESERVED                                                       0x00c4\n#define regRCC_DEV0_EPF0_VF14_RCC_CONFIG_RESERVED_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF14_RCC_IOV_FUNC_IDENTIFIER                                                   0x00c5\n#define regRCC_DEV0_EPF0_VF14_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                          2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_ADDR_LO                                                     0x0400\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_ADDR_HI                                                     0x0401\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_MSG_DATA                                                    0x0402\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_CONTROL                                                     0x0403\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_ADDR_LO                                                     0x0404\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_ADDR_HI                                                     0x0405\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_MSG_DATA                                                    0x0406\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_CONTROL                                                     0x0407\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_ADDR_LO                                                     0x0408\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_ADDR_HI                                                     0x0409\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_MSG_DATA                                                    0x040a\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_CONTROL                                                     0x040b\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_ADDR_LO                                                     0x040c\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_ADDR_HI                                                     0x040d\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_MSG_DATA                                                    0x040e\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_CONTROL                                                     0x040f\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_PBA                                                               0x0800\n#define regRCC_DEV0_EPF0_VF14_GFXMSIX_PBA_BASE_IDX                                                      3\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF15_BIF_BME_STATUS                                                         0x00eb\n#define regBIF_BX_DEV0_EPF0_VF15_BIF_BME_STATUS_BASE_IDX                                                2\n#define regBIF_BX_DEV0_EPF0_VF15_BIF_ATOMIC_ERR_LOG                                                     0x00ec\n#define regBIF_BX_DEV0_EPF0_VF15_BIF_ATOMIC_ERR_LOG_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF15_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0x00f3\n#define regBIF_BX_DEV0_EPF0_VF15_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                          2\n#define regBIF_BX_DEV0_EPF0_VF15_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0x00f4\n#define regBIF_BX_DEV0_EPF0_VF15_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                           2\n#define regBIF_BX_DEV0_EPF0_VF15_DOORBELL_SELFRING_GPA_APER_CNTL                                        0x00f5\n#define regBIF_BX_DEV0_EPF0_VF15_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                               2\n#define regBIF_BX_DEV0_EPF0_VF15_HDP_REG_COHERENCY_FLUSH_CNTL                                           0x00f6\n#define regBIF_BX_DEV0_EPF0_VF15_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF15_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0x00f7\n#define regBIF_BX_DEV0_EPF0_VF15_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                  2\n#define regBIF_BX_DEV0_EPF0_VF15_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0x00f9\n#define regBIF_BX_DEV0_EPF0_VF15_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                             2\n#define regBIF_BX_DEV0_EPF0_VF15_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0x00fa\n#define regBIF_BX_DEV0_EPF0_VF15_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                        2\n#define regBIF_BX_DEV0_EPF0_VF15_GPU_HDP_FLUSH_REQ                                                      0x0106\n#define regBIF_BX_DEV0_EPF0_VF15_GPU_HDP_FLUSH_REQ_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF15_GPU_HDP_FLUSH_DONE                                                     0x0107\n#define regBIF_BX_DEV0_EPF0_VF15_GPU_HDP_FLUSH_DONE_BASE_IDX                                            2\n#define regBIF_BX_DEV0_EPF0_VF15_BIF_TRANS_PENDING                                                      0x0108\n#define regBIF_BX_DEV0_EPF0_VF15_BIF_TRANS_PENDING_BASE_IDX                                             2\n#define regBIF_BX_DEV0_EPF0_VF15_NBIF_GFX_ADDR_LUT_BYPASS                                               0x0112\n#define regBIF_BX_DEV0_EPF0_VF15_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                      2\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW0                                                 0x0136\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW1                                                 0x0137\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW2                                                 0x0138\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW3                                                 0x0139\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW0                                                 0x013a\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW1                                                 0x013b\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW2                                                 0x013c\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW3                                                 0x013d\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                        2\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_CONTROL                                                        0x013e\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_CONTROL_BASE_IDX                                               2\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_INT_CNTL                                                       0x013f\n#define regBIF_BX_DEV0_EPF0_VF15_MAILBOX_INT_CNTL_BASE_IDX                                              2\n#define regBIF_BX_DEV0_EPF0_VF15_BIF_VMHV_MAILBOX                                                       0x0140\n#define regBIF_BX_DEV0_EPF0_VF15_BIF_VMHV_MAILBOX_BASE_IDX                                              2\n\n\n\n\n#define regBIF_BX_DEV0_EPF0_VF15_MM_INDEX                                                               0x0000\n#define regBIF_BX_DEV0_EPF0_VF15_MM_INDEX_BASE_IDX                                                      0\n#define regBIF_BX_DEV0_EPF0_VF15_MM_DATA                                                                0x0001\n#define regBIF_BX_DEV0_EPF0_VF15_MM_DATA_BASE_IDX                                                       0\n#define regBIF_BX_DEV0_EPF0_VF15_MM_INDEX_HI                                                            0x0006\n#define regBIF_BX_DEV0_EPF0_VF15_MM_INDEX_HI_BASE_IDX                                                   0\n\n\n\n\n#define regRCC_DEV0_EPF0_VF15_RCC_ERR_LOG                                                               0x0085\n#define regRCC_DEV0_EPF0_VF15_RCC_ERR_LOG_BASE_IDX                                                      2\n#define regRCC_DEV0_EPF0_VF15_RCC_DOORBELL_APER_EN                                                      0x00c0\n#define regRCC_DEV0_EPF0_VF15_RCC_DOORBELL_APER_EN_BASE_IDX                                             2\n#define regRCC_DEV0_EPF0_VF15_RCC_CONFIG_MEMSIZE                                                        0x00c3\n#define regRCC_DEV0_EPF0_VF15_RCC_CONFIG_MEMSIZE_BASE_IDX                                               2\n#define regRCC_DEV0_EPF0_VF15_RCC_CONFIG_RESERVED                                                       0x00c4\n#define regRCC_DEV0_EPF0_VF15_RCC_CONFIG_RESERVED_BASE_IDX                                              2\n#define regRCC_DEV0_EPF0_VF15_RCC_IOV_FUNC_IDENTIFIER                                                   0x00c5\n#define regRCC_DEV0_EPF0_VF15_RCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                          2\n\n\n\n\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_ADDR_LO                                                     0x0400\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_ADDR_HI                                                     0x0401\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_MSG_DATA                                                    0x0402\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_CONTROL                                                     0x0403\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_ADDR_LO                                                     0x0404\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_ADDR_HI                                                     0x0405\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_MSG_DATA                                                    0x0406\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_CONTROL                                                     0x0407\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_ADDR_LO                                                     0x0408\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_ADDR_HI                                                     0x0409\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_MSG_DATA                                                    0x040a\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_CONTROL                                                     0x040b\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_ADDR_LO                                                     0x040c\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_ADDR_LO_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_ADDR_HI                                                     0x040d\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_ADDR_HI_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_MSG_DATA                                                    0x040e\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_MSG_DATA_BASE_IDX                                           3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_CONTROL                                                     0x040f\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_CONTROL_BASE_IDX                                            3\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_PBA                                                               0x0800\n#define regRCC_DEV0_EPF0_VF15_GFXMSIX_PBA_BASE_IDX                                                      3\n\n\n\n\n#define cfgPSWUSCFG0_0_VENDOR_ID                                                                        0xfffe00000000\n#define cfgPSWUSCFG0_0_DEVICE_ID                                                                        0xfffe00000002\n#define cfgPSWUSCFG0_0_COMMAND                                                                          0xfffe00000004\n#define cfgPSWUSCFG0_0_STATUS                                                                           0xfffe00000006\n#define cfgPSWUSCFG0_0_REVISION_ID                                                                      0xfffe00000008\n#define cfgPSWUSCFG0_0_PROG_INTERFACE                                                                   0xfffe00000009\n#define cfgPSWUSCFG0_0_SUB_CLASS                                                                        0xfffe0000000a\n#define cfgPSWUSCFG0_0_BASE_CLASS                                                                       0xfffe0000000b\n#define cfgPSWUSCFG0_0_CACHE_LINE                                                                       0xfffe0000000c\n#define cfgPSWUSCFG0_0_LATENCY                                                                          0xfffe0000000d\n#define cfgPSWUSCFG0_0_HEADER                                                                           0xfffe0000000e\n#define cfgPSWUSCFG0_0_BIST                                                                             0xfffe0000000f\n#define cfgPSWUSCFG0_0_SUB_BUS_NUMBER_LATENCY                                                           0xfffe00000018\n#define cfgPSWUSCFG0_0_IO_BASE_LIMIT                                                                    0xfffe0000001c\n#define cfgPSWUSCFG0_0_SECONDARY_STATUS                                                                 0xfffe0000001e\n#define cfgPSWUSCFG0_0_MEM_BASE_LIMIT                                                                   0xfffe00000020\n#define cfgPSWUSCFG0_0_PREF_BASE_LIMIT                                                                  0xfffe00000024\n#define cfgPSWUSCFG0_0_PREF_BASE_UPPER                                                                  0xfffe00000028\n#define cfgPSWUSCFG0_0_PREF_LIMIT_UPPER                                                                 0xfffe0000002c\n#define cfgPSWUSCFG0_0_IO_BASE_LIMIT_HI                                                                 0xfffe00000030\n#define cfgPSWUSCFG0_0_CAP_PTR                                                                          0xfffe00000034\n#define cfgPSWUSCFG0_0_ROM_BASE_ADDR                                                                    0xfffe00000038\n#define cfgPSWUSCFG0_0_INTERRUPT_LINE                                                                   0xfffe0000003c\n#define cfgPSWUSCFG0_0_INTERRUPT_PIN                                                                    0xfffe0000003d\n#define cfgPSWUSCFG0_0_VENDOR_CAP_LIST                                                                  0xfffe00000048\n#define cfgPSWUSCFG0_0_ADAPTER_ID_W                                                                     0xfffe0000004c\n#define cfgPSWUSCFG0_0_PMI_CAP_LIST                                                                     0xfffe00000050\n#define cfgPSWUSCFG0_0_PMI_CAP                                                                          0xfffe00000052\n#define cfgPSWUSCFG0_0_PMI_STATUS_CNTL                                                                  0xfffe00000054\n#define cfgPSWUSCFG0_0_PCIE_CAP_LIST                                                                    0xfffe00000058\n#define cfgPSWUSCFG0_0_PCIE_CAP                                                                         0xfffe0000005a\n#define cfgPSWUSCFG0_0_DEVICE_CAP                                                                       0xfffe0000005c\n#define cfgPSWUSCFG0_0_DEVICE_CNTL                                                                      0xfffe00000060\n#define cfgPSWUSCFG0_0_DEVICE_STATUS                                                                    0xfffe00000062\n#define cfgPSWUSCFG0_0_LINK_CAP                                                                         0xfffe00000064\n#define cfgPSWUSCFG0_0_LINK_CNTL                                                                        0xfffe00000068\n#define cfgPSWUSCFG0_0_LINK_STATUS                                                                      0xfffe0000006a\n#define cfgPSWUSCFG0_0_DEVICE_CAP2                                                                      0xfffe0000007c\n#define cfgPSWUSCFG0_0_DEVICE_CNTL2                                                                     0xfffe00000080\n#define cfgPSWUSCFG0_0_DEVICE_STATUS2                                                                   0xfffe00000082\n#define cfgPSWUSCFG0_0_LINK_CAP2                                                                        0xfffe00000084\n#define cfgPSWUSCFG0_0_LINK_CNTL2                                                                       0xfffe00000088\n#define cfgPSWUSCFG0_0_LINK_STATUS2                                                                     0xfffe0000008a\n#define cfgPSWUSCFG0_0_MSI_CAP_LIST                                                                     0xfffe000000a0\n#define cfgPSWUSCFG0_0_MSI_MSG_CNTL                                                                     0xfffe000000a2\n#define cfgPSWUSCFG0_0_MSI_MSG_ADDR_LO                                                                  0xfffe000000a4\n#define cfgPSWUSCFG0_0_MSI_MSG_ADDR_HI                                                                  0xfffe000000a8\n#define cfgPSWUSCFG0_0_MSI_MSG_DATA                                                                     0xfffe000000a8\n#define cfgPSWUSCFG0_0_MSI_MSG_DATA_64                                                                  0xfffe000000ac\n#define cfgPSWUSCFG0_0_SSID_CAP_LIST                                                                    0xfffe000000c0\n#define cfgPSWUSCFG0_0_SSID_CAP                                                                         0xfffe000000c4\n#define cfgPSWUSCFG0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                0xfffe00000100\n#define cfgPSWUSCFG0_0_PCIE_VENDOR_SPECIFIC_HDR                                                         0xfffe00000104\n#define cfgPSWUSCFG0_0_PCIE_VENDOR_SPECIFIC1                                                            0xfffe00000108\n#define cfgPSWUSCFG0_0_PCIE_VENDOR_SPECIFIC2                                                            0xfffe0000010c\n#define cfgPSWUSCFG0_0_PCIE_VC_ENH_CAP_LIST                                                             0xfffe00000110\n#define cfgPSWUSCFG0_0_PCIE_PORT_VC_CAP_REG1                                                            0xfffe00000114\n#define cfgPSWUSCFG0_0_PCIE_PORT_VC_CAP_REG2                                                            0xfffe00000118\n#define cfgPSWUSCFG0_0_PCIE_PORT_VC_CNTL                                                                0xfffe0000011c\n#define cfgPSWUSCFG0_0_PCIE_PORT_VC_STATUS                                                              0xfffe0000011e\n#define cfgPSWUSCFG0_0_PCIE_VC0_RESOURCE_CAP                                                            0xfffe00000120\n#define cfgPSWUSCFG0_0_PCIE_VC0_RESOURCE_CNTL                                                           0xfffe00000124\n#define cfgPSWUSCFG0_0_PCIE_VC0_RESOURCE_STATUS                                                         0xfffe0000012a\n#define cfgPSWUSCFG0_0_PCIE_VC1_RESOURCE_CAP                                                            0xfffe0000012c\n#define cfgPSWUSCFG0_0_PCIE_VC1_RESOURCE_CNTL                                                           0xfffe00000130\n#define cfgPSWUSCFG0_0_PCIE_VC1_RESOURCE_STATUS                                                         0xfffe00000136\n#define cfgPSWUSCFG0_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                 0xfffe00000140\n#define cfgPSWUSCFG0_0_PCIE_DEV_SERIAL_NUM_DW1                                                          0xfffe00000144\n#define cfgPSWUSCFG0_0_PCIE_DEV_SERIAL_NUM_DW2                                                          0xfffe00000148\n#define cfgPSWUSCFG0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                    0xfffe00000150\n#define cfgPSWUSCFG0_0_PCIE_UNCORR_ERR_STATUS                                                           0xfffe00000154\n#define cfgPSWUSCFG0_0_PCIE_UNCORR_ERR_MASK                                                             0xfffe00000158\n#define cfgPSWUSCFG0_0_PCIE_UNCORR_ERR_SEVERITY                                                         0xfffe0000015c\n#define cfgPSWUSCFG0_0_PCIE_CORR_ERR_STATUS                                                             0xfffe00000160\n#define cfgPSWUSCFG0_0_PCIE_CORR_ERR_MASK                                                               0xfffe00000164\n#define cfgPSWUSCFG0_0_PCIE_ADV_ERR_CAP_CNTL                                                            0xfffe00000168\n#define cfgPSWUSCFG0_0_PCIE_HDR_LOG0                                                                    0xfffe0000016c\n#define cfgPSWUSCFG0_0_PCIE_HDR_LOG1                                                                    0xfffe00000170\n#define cfgPSWUSCFG0_0_PCIE_HDR_LOG2                                                                    0xfffe00000174\n#define cfgPSWUSCFG0_0_PCIE_HDR_LOG3                                                                    0xfffe00000178\n#define cfgPSWUSCFG0_0_PCIE_TLP_PREFIX_LOG0                                                             0xfffe00000188\n#define cfgPSWUSCFG0_0_PCIE_TLP_PREFIX_LOG1                                                             0xfffe0000018c\n#define cfgPSWUSCFG0_0_PCIE_TLP_PREFIX_LOG2                                                             0xfffe00000190\n#define cfgPSWUSCFG0_0_PCIE_TLP_PREFIX_LOG3                                                             0xfffe00000194\n#define cfgPSWUSCFG0_0_PCIE_SECONDARY_ENH_CAP_LIST                                                      0xfffe00000270\n#define cfgPSWUSCFG0_0_PCIE_LINK_CNTL3                                                                  0xfffe00000274\n#define cfgPSWUSCFG0_0_PCIE_LANE_ERROR_STATUS                                                           0xfffe00000278\n#define cfgPSWUSCFG0_0_PCIE_LANE_0_EQUALIZATION_CNTL                                                    0xfffe0000027c\n#define cfgPSWUSCFG0_0_PCIE_LANE_1_EQUALIZATION_CNTL                                                    0xfffe0000027e\n#define cfgPSWUSCFG0_0_PCIE_LANE_2_EQUALIZATION_CNTL                                                    0xfffe00000280\n#define cfgPSWUSCFG0_0_PCIE_LANE_3_EQUALIZATION_CNTL                                                    0xfffe00000282\n#define cfgPSWUSCFG0_0_PCIE_LANE_4_EQUALIZATION_CNTL                                                    0xfffe00000284\n#define cfgPSWUSCFG0_0_PCIE_LANE_5_EQUALIZATION_CNTL                                                    0xfffe00000286\n#define cfgPSWUSCFG0_0_PCIE_LANE_6_EQUALIZATION_CNTL                                                    0xfffe00000288\n#define cfgPSWUSCFG0_0_PCIE_LANE_7_EQUALIZATION_CNTL                                                    0xfffe0000028a\n#define cfgPSWUSCFG0_0_PCIE_LANE_8_EQUALIZATION_CNTL                                                    0xfffe0000028c\n#define cfgPSWUSCFG0_0_PCIE_LANE_9_EQUALIZATION_CNTL                                                    0xfffe0000028e\n#define cfgPSWUSCFG0_0_PCIE_LANE_10_EQUALIZATION_CNTL                                                   0xfffe00000290\n#define cfgPSWUSCFG0_0_PCIE_LANE_11_EQUALIZATION_CNTL                                                   0xfffe00000292\n#define cfgPSWUSCFG0_0_PCIE_LANE_12_EQUALIZATION_CNTL                                                   0xfffe00000294\n#define cfgPSWUSCFG0_0_PCIE_LANE_13_EQUALIZATION_CNTL                                                   0xfffe00000296\n#define cfgPSWUSCFG0_0_PCIE_LANE_14_EQUALIZATION_CNTL                                                   0xfffe00000298\n#define cfgPSWUSCFG0_0_PCIE_LANE_15_EQUALIZATION_CNTL                                                   0xfffe0000029a\n#define cfgPSWUSCFG0_0_PCIE_ACS_ENH_CAP_LIST                                                            0xfffe000002a0\n#define cfgPSWUSCFG0_0_PCIE_ACS_CAP                                                                     0xfffe000002a4\n#define cfgPSWUSCFG0_0_PCIE_ACS_CNTL                                                                    0xfffe000002a6\n#define cfgPSWUSCFG0_0_PCIE_MC_ENH_CAP_LIST                                                             0xfffe000002f0\n#define cfgPSWUSCFG0_0_PCIE_MC_CAP                                                                      0xfffe000002f4\n#define cfgPSWUSCFG0_0_PCIE_MC_CNTL                                                                     0xfffe000002f6\n#define cfgPSWUSCFG0_0_PCIE_MC_ADDR0                                                                    0xfffe000002f8\n#define cfgPSWUSCFG0_0_PCIE_MC_ADDR1                                                                    0xfffe000002fc\n#define cfgPSWUSCFG0_0_PCIE_MC_RCV0                                                                     0xfffe00000300\n#define cfgPSWUSCFG0_0_PCIE_MC_RCV1                                                                     0xfffe00000304\n#define cfgPSWUSCFG0_0_PCIE_MC_BLOCK_ALL0                                                               0xfffe00000308\n#define cfgPSWUSCFG0_0_PCIE_MC_BLOCK_ALL1                                                               0xfffe0000030c\n#define cfgPSWUSCFG0_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                                     0xfffe00000310\n#define cfgPSWUSCFG0_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                                     0xfffe00000314\n#define cfgPSWUSCFG0_0_PCIE_LTR_ENH_CAP_LIST                                                            0xfffe00000320\n#define cfgPSWUSCFG0_0_PCIE_LTR_CAP                                                                     0xfffe00000324\n#define cfgPSWUSCFG0_0_PCIE_ARI_ENH_CAP_LIST                                                            0xfffe00000328\n#define cfgPSWUSCFG0_0_PCIE_ARI_CAP                                                                     0xfffe0000032c\n#define cfgPSWUSCFG0_0_PCIE_ARI_CNTL                                                                    0xfffe0000032e\n#define cfgPSWUSCFG0_0_PCIE_DLF_ENH_CAP_LIST                                                            0xfffe00000400\n#define cfgPSWUSCFG0_0_DATA_LINK_FEATURE_CAP                                                            0xfffe00000404\n#define cfgPSWUSCFG0_0_DATA_LINK_FEATURE_STATUS                                                         0xfffe00000408\n#define cfgPSWUSCFG0_0_PCIE_PHY_16GT_ENH_CAP_LIST                                                       0xfffe00000410\n#define cfgPSWUSCFG0_0_LINK_CAP_16GT                                                                    0xfffe00000414\n#define cfgPSWUSCFG0_0_LINK_CNTL_16GT                                                                   0xfffe00000418\n#define cfgPSWUSCFG0_0_LINK_STATUS_16GT                                                                 0xfffe0000041c\n#define cfgPSWUSCFG0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                0xfffe00000420\n#define cfgPSWUSCFG0_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                                 0xfffe00000424\n#define cfgPSWUSCFG0_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                                 0xfffe00000428\n#define cfgPSWUSCFG0_0_LANE_0_EQUALIZATION_CNTL_16GT                                                    0xfffe00000430\n#define cfgPSWUSCFG0_0_LANE_1_EQUALIZATION_CNTL_16GT                                                    0xfffe00000431\n#define cfgPSWUSCFG0_0_LANE_2_EQUALIZATION_CNTL_16GT                                                    0xfffe00000432\n#define cfgPSWUSCFG0_0_LANE_3_EQUALIZATION_CNTL_16GT                                                    0xfffe00000433\n#define cfgPSWUSCFG0_0_LANE_4_EQUALIZATION_CNTL_16GT                                                    0xfffe00000434\n#define cfgPSWUSCFG0_0_LANE_5_EQUALIZATION_CNTL_16GT                                                    0xfffe00000435\n#define cfgPSWUSCFG0_0_LANE_6_EQUALIZATION_CNTL_16GT                                                    0xfffe00000436\n#define cfgPSWUSCFG0_0_LANE_7_EQUALIZATION_CNTL_16GT                                                    0xfffe00000437\n#define cfgPSWUSCFG0_0_LANE_8_EQUALIZATION_CNTL_16GT                                                    0xfffe00000438\n#define cfgPSWUSCFG0_0_LANE_9_EQUALIZATION_CNTL_16GT                                                    0xfffe00000439\n#define cfgPSWUSCFG0_0_LANE_10_EQUALIZATION_CNTL_16GT                                                   0xfffe0000043a\n#define cfgPSWUSCFG0_0_LANE_11_EQUALIZATION_CNTL_16GT                                                   0xfffe0000043b\n#define cfgPSWUSCFG0_0_LANE_12_EQUALIZATION_CNTL_16GT                                                   0xfffe0000043c\n#define cfgPSWUSCFG0_0_LANE_13_EQUALIZATION_CNTL_16GT                                                   0xfffe0000043d\n#define cfgPSWUSCFG0_0_LANE_14_EQUALIZATION_CNTL_16GT                                                   0xfffe0000043e\n#define cfgPSWUSCFG0_0_LANE_15_EQUALIZATION_CNTL_16GT                                                   0xfffe0000043f\n#define cfgPSWUSCFG0_0_PCIE_MARGINING_ENH_CAP_LIST                                                      0xfffe00000440\n#define cfgPSWUSCFG0_0_MARGINING_PORT_CAP                                                               0xfffe00000444\n#define cfgPSWUSCFG0_0_MARGINING_PORT_STATUS                                                            0xfffe00000446\n#define cfgPSWUSCFG0_0_LANE_0_MARGINING_LANE_CNTL                                                       0xfffe00000448\n#define cfgPSWUSCFG0_0_LANE_0_MARGINING_LANE_STATUS                                                     0xfffe0000044a\n#define cfgPSWUSCFG0_0_LANE_1_MARGINING_LANE_CNTL                                                       0xfffe0000044c\n#define cfgPSWUSCFG0_0_LANE_1_MARGINING_LANE_STATUS                                                     0xfffe0000044e\n#define cfgPSWUSCFG0_0_LANE_2_MARGINING_LANE_CNTL                                                       0xfffe00000450\n#define cfgPSWUSCFG0_0_LANE_2_MARGINING_LANE_STATUS                                                     0xfffe00000452\n#define cfgPSWUSCFG0_0_LANE_3_MARGINING_LANE_CNTL                                                       0xfffe00000454\n#define cfgPSWUSCFG0_0_LANE_3_MARGINING_LANE_STATUS                                                     0xfffe00000456\n#define cfgPSWUSCFG0_0_LANE_4_MARGINING_LANE_CNTL                                                       0xfffe00000458\n#define cfgPSWUSCFG0_0_LANE_4_MARGINING_LANE_STATUS                                                     0xfffe0000045a\n#define cfgPSWUSCFG0_0_LANE_5_MARGINING_LANE_CNTL                                                       0xfffe0000045c\n#define cfgPSWUSCFG0_0_LANE_5_MARGINING_LANE_STATUS                                                     0xfffe0000045e\n#define cfgPSWUSCFG0_0_LANE_6_MARGINING_LANE_CNTL                                                       0xfffe00000460\n#define cfgPSWUSCFG0_0_LANE_6_MARGINING_LANE_STATUS                                                     0xfffe00000462\n#define cfgPSWUSCFG0_0_LANE_7_MARGINING_LANE_CNTL                                                       0xfffe00000464\n#define cfgPSWUSCFG0_0_LANE_7_MARGINING_LANE_STATUS                                                     0xfffe00000466\n#define cfgPSWUSCFG0_0_LANE_8_MARGINING_LANE_CNTL                                                       0xfffe00000468\n#define cfgPSWUSCFG0_0_LANE_8_MARGINING_LANE_STATUS                                                     0xfffe0000046a\n#define cfgPSWUSCFG0_0_LANE_9_MARGINING_LANE_CNTL                                                       0xfffe0000046c\n#define cfgPSWUSCFG0_0_LANE_9_MARGINING_LANE_STATUS                                                     0xfffe0000046e\n#define cfgPSWUSCFG0_0_LANE_10_MARGINING_LANE_CNTL                                                      0xfffe00000470\n#define cfgPSWUSCFG0_0_LANE_10_MARGINING_LANE_STATUS                                                    0xfffe00000472\n#define cfgPSWUSCFG0_0_LANE_11_MARGINING_LANE_CNTL                                                      0xfffe00000474\n#define cfgPSWUSCFG0_0_LANE_11_MARGINING_LANE_STATUS                                                    0xfffe00000476\n#define cfgPSWUSCFG0_0_LANE_12_MARGINING_LANE_CNTL                                                      0xfffe00000478\n#define cfgPSWUSCFG0_0_LANE_12_MARGINING_LANE_STATUS                                                    0xfffe0000047a\n#define cfgPSWUSCFG0_0_LANE_13_MARGINING_LANE_CNTL                                                      0xfffe0000047c\n#define cfgPSWUSCFG0_0_LANE_13_MARGINING_LANE_STATUS                                                    0xfffe0000047e\n#define cfgPSWUSCFG0_0_LANE_14_MARGINING_LANE_CNTL                                                      0xfffe00000480\n#define cfgPSWUSCFG0_0_LANE_14_MARGINING_LANE_STATUS                                                    0xfffe00000482\n#define cfgPSWUSCFG0_0_LANE_15_MARGINING_LANE_CNTL                                                      0xfffe00000484\n#define cfgPSWUSCFG0_0_LANE_15_MARGINING_LANE_STATUS                                                    0xfffe00000486\n#define cfgPSWUSCFG0_0_LINK_CAP_32GT                                                                    0xfffe00000504\n#define cfgPSWUSCFG0_0_LINK_CNTL_32GT                                                                   0xfffe00000508\n#define cfgPSWUSCFG0_0_LINK_STATUS_32GT                                                                 0xfffe0000050c\n\n\n\n\n#define cfgBIF_CFG_DEV0_RC0_VENDOR_ID                                                                   0xfffe10100000\n#define cfgBIF_CFG_DEV0_RC0_DEVICE_ID                                                                   0xfffe10100002\n#define cfgBIF_CFG_DEV0_RC0_COMMAND                                                                     0xfffe10100004\n#define cfgBIF_CFG_DEV0_RC0_STATUS                                                                      0xfffe10100006\n#define cfgBIF_CFG_DEV0_RC0_REVISION_ID                                                                 0xfffe10100008\n#define cfgBIF_CFG_DEV0_RC0_PROG_INTERFACE                                                              0xfffe10100009\n#define cfgBIF_CFG_DEV0_RC0_SUB_CLASS                                                                   0xfffe1010000a\n#define cfgBIF_CFG_DEV0_RC0_BASE_CLASS                                                                  0xfffe1010000b\n#define cfgBIF_CFG_DEV0_RC0_CACHE_LINE                                                                  0xfffe1010000c\n#define cfgBIF_CFG_DEV0_RC0_LATENCY                                                                     0xfffe1010000d\n#define cfgBIF_CFG_DEV0_RC0_HEADER                                                                      0xfffe1010000e\n#define cfgBIF_CFG_DEV0_RC0_BIST                                                                        0xfffe1010000f\n#define cfgBIF_CFG_DEV0_RC0_BASE_ADDR_1                                                                 0xfffe10100010\n#define cfgBIF_CFG_DEV0_RC0_BASE_ADDR_2                                                                 0xfffe10100014\n#define cfgBIF_CFG_DEV0_RC0_SUB_BUS_NUMBER_LATENCY                                                      0xfffe10100018\n#define cfgBIF_CFG_DEV0_RC0_IO_BASE_LIMIT                                                               0xfffe1010001c\n#define cfgBIF_CFG_DEV0_RC0_SECONDARY_STATUS                                                            0xfffe1010001e\n#define cfgBIF_CFG_DEV0_RC0_MEM_BASE_LIMIT                                                              0xfffe10100020\n#define cfgBIF_CFG_DEV0_RC0_PREF_BASE_LIMIT                                                             0xfffe10100024\n#define cfgBIF_CFG_DEV0_RC0_PREF_BASE_UPPER                                                             0xfffe10100028\n#define cfgBIF_CFG_DEV0_RC0_PREF_LIMIT_UPPER                                                            0xfffe1010002c\n#define cfgBIF_CFG_DEV0_RC0_IO_BASE_LIMIT_HI                                                            0xfffe10100030\n#define cfgBIF_CFG_DEV0_RC0_CAP_PTR                                                                     0xfffe10100034\n#define cfgBIF_CFG_DEV0_RC0_ROM_BASE_ADDR                                                               0xfffe10100038\n#define cfgBIF_CFG_DEV0_RC0_INTERRUPT_LINE                                                              0xfffe1010003c\n#define cfgBIF_CFG_DEV0_RC0_INTERRUPT_PIN                                                               0xfffe1010003d\n#define cfgBIF_CFG_DEV0_RC0_PMI_CAP_LIST                                                                0xfffe10100050\n#define cfgBIF_CFG_DEV0_RC0_PMI_CAP                                                                     0xfffe10100052\n#define cfgBIF_CFG_DEV0_RC0_PMI_STATUS_CNTL                                                             0xfffe10100054\n#define cfgBIF_CFG_DEV0_RC0_PCIE_CAP_LIST                                                               0xfffe10100058\n#define cfgBIF_CFG_DEV0_RC0_PCIE_CAP                                                                    0xfffe1010005a\n#define cfgBIF_CFG_DEV0_RC0_DEVICE_CAP                                                                  0xfffe1010005c\n#define cfgBIF_CFG_DEV0_RC0_DEVICE_CNTL                                                                 0xfffe10100060\n#define cfgBIF_CFG_DEV0_RC0_DEVICE_STATUS                                                               0xfffe10100062\n#define cfgBIF_CFG_DEV0_RC0_LINK_CAP                                                                    0xfffe10100064\n#define cfgBIF_CFG_DEV0_RC0_LINK_CNTL                                                                   0xfffe10100068\n#define cfgBIF_CFG_DEV0_RC0_LINK_STATUS                                                                 0xfffe1010006a\n#define cfgBIF_CFG_DEV0_RC0_SLOT_CAP                                                                    0xfffe1010006c\n#define cfgBIF_CFG_DEV0_RC0_SLOT_CNTL                                                                   0xfffe10100070\n#define cfgBIF_CFG_DEV0_RC0_SLOT_STATUS                                                                 0xfffe10100072\n#define cfgBIF_CFG_DEV0_RC0_DEVICE_CAP2                                                                 0xfffe1010007c\n#define cfgBIF_CFG_DEV0_RC0_DEVICE_CNTL2                                                                0xfffe10100080\n#define cfgBIF_CFG_DEV0_RC0_DEVICE_STATUS2                                                              0xfffe10100082\n#define cfgBIF_CFG_DEV0_RC0_LINK_CAP2                                                                   0xfffe10100084\n#define cfgBIF_CFG_DEV0_RC0_LINK_CNTL2                                                                  0xfffe10100088\n#define cfgBIF_CFG_DEV0_RC0_LINK_STATUS2                                                                0xfffe1010008a\n#define cfgBIF_CFG_DEV0_RC0_SLOT_CAP2                                                                   0xfffe1010008c\n#define cfgBIF_CFG_DEV0_RC0_SLOT_CNTL2                                                                  0xfffe10100090\n#define cfgBIF_CFG_DEV0_RC0_SLOT_STATUS2                                                                0xfffe10100092\n#define cfgBIF_CFG_DEV0_RC0_MSI_CAP_LIST                                                                0xfffe101000a0\n#define cfgBIF_CFG_DEV0_RC0_MSI_MSG_CNTL                                                                0xfffe101000a2\n#define cfgBIF_CFG_DEV0_RC0_MSI_MSG_ADDR_LO                                                             0xfffe101000a4\n#define cfgBIF_CFG_DEV0_RC0_MSI_MSG_ADDR_HI                                                             0xfffe101000a8\n#define cfgBIF_CFG_DEV0_RC0_MSI_MSG_DATA                                                                0xfffe101000a8\n#define cfgBIF_CFG_DEV0_RC0_MSI_EXT_MSG_DATA                                                            0xfffe101000aa\n#define cfgBIF_CFG_DEV0_RC0_MSI_MSG_DATA_64                                                             0xfffe101000ac\n#define cfgBIF_CFG_DEV0_RC0_MSI_EXT_MSG_DATA_64                                                         0xfffe101000ae\n#define cfgBIF_CFG_DEV0_RC0_SSID_CAP_LIST                                                               0xfffe101000c0\n#define cfgBIF_CFG_DEV0_RC0_SSID_CAP                                                                    0xfffe101000c4\n#define cfgBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                           0xfffe10100100\n#define cfgBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC_HDR                                                    0xfffe10100104\n#define cfgBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC1                                                       0xfffe10100108\n#define cfgBIF_CFG_DEV0_RC0_PCIE_VENDOR_SPECIFIC2                                                       0xfffe1010010c\n#define cfgBIF_CFG_DEV0_RC0_PCIE_VC_ENH_CAP_LIST                                                        0xfffe10100110\n#define cfgBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CAP_REG1                                                       0xfffe10100114\n#define cfgBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CAP_REG2                                                       0xfffe10100118\n#define cfgBIF_CFG_DEV0_RC0_PCIE_PORT_VC_CNTL                                                           0xfffe1010011c\n#define cfgBIF_CFG_DEV0_RC0_PCIE_PORT_VC_STATUS                                                         0xfffe1010011e\n#define cfgBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_CAP                                                       0xfffe10100120\n#define cfgBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_CNTL                                                      0xfffe10100124\n#define cfgBIF_CFG_DEV0_RC0_PCIE_VC0_RESOURCE_STATUS                                                    0xfffe1010012a\n#define cfgBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_CAP                                                       0xfffe1010012c\n#define cfgBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_CNTL                                                      0xfffe10100130\n#define cfgBIF_CFG_DEV0_RC0_PCIE_VC1_RESOURCE_STATUS                                                    0xfffe10100136\n#define cfgBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                            0xfffe10100140\n#define cfgBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_DW1                                                     0xfffe10100144\n#define cfgBIF_CFG_DEV0_RC0_PCIE_DEV_SERIAL_NUM_DW2                                                     0xfffe10100148\n#define cfgBIF_CFG_DEV0_RC0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                               0xfffe10100150\n#define cfgBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_STATUS                                                      0xfffe10100154\n#define cfgBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_MASK                                                        0xfffe10100158\n#define cfgBIF_CFG_DEV0_RC0_PCIE_UNCORR_ERR_SEVERITY                                                    0xfffe1010015c\n#define cfgBIF_CFG_DEV0_RC0_PCIE_CORR_ERR_STATUS                                                        0xfffe10100160\n#define cfgBIF_CFG_DEV0_RC0_PCIE_CORR_ERR_MASK                                                          0xfffe10100164\n#define cfgBIF_CFG_DEV0_RC0_PCIE_ADV_ERR_CAP_CNTL                                                       0xfffe10100168\n#define cfgBIF_CFG_DEV0_RC0_PCIE_HDR_LOG0                                                               0xfffe1010016c\n#define cfgBIF_CFG_DEV0_RC0_PCIE_HDR_LOG1                                                               0xfffe10100170\n#define cfgBIF_CFG_DEV0_RC0_PCIE_HDR_LOG2                                                               0xfffe10100174\n#define cfgBIF_CFG_DEV0_RC0_PCIE_HDR_LOG3                                                               0xfffe10100178\n#define cfgBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG0                                                        0xfffe10100188\n#define cfgBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG1                                                        0xfffe1010018c\n#define cfgBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG2                                                        0xfffe10100190\n#define cfgBIF_CFG_DEV0_RC0_PCIE_TLP_PREFIX_LOG3                                                        0xfffe10100194\n#define cfgBIF_CFG_DEV0_RC0_PCIE_SECONDARY_ENH_CAP_LIST                                                 0xfffe10100270\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LINK_CNTL3                                                             0xfffe10100274\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_ERROR_STATUS                                                      0xfffe10100278\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_0_EQUALIZATION_CNTL                                               0xfffe1010027c\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_1_EQUALIZATION_CNTL                                               0xfffe1010027e\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_2_EQUALIZATION_CNTL                                               0xfffe10100280\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_3_EQUALIZATION_CNTL                                               0xfffe10100282\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_4_EQUALIZATION_CNTL                                               0xfffe10100284\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_5_EQUALIZATION_CNTL                                               0xfffe10100286\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_6_EQUALIZATION_CNTL                                               0xfffe10100288\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_7_EQUALIZATION_CNTL                                               0xfffe1010028a\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_8_EQUALIZATION_CNTL                                               0xfffe1010028c\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_9_EQUALIZATION_CNTL                                               0xfffe1010028e\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_10_EQUALIZATION_CNTL                                              0xfffe10100290\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_11_EQUALIZATION_CNTL                                              0xfffe10100292\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_12_EQUALIZATION_CNTL                                              0xfffe10100294\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_13_EQUALIZATION_CNTL                                              0xfffe10100296\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_14_EQUALIZATION_CNTL                                              0xfffe10100298\n#define cfgBIF_CFG_DEV0_RC0_PCIE_LANE_15_EQUALIZATION_CNTL                                              0xfffe1010029a\n#define cfgBIF_CFG_DEV0_RC0_PCIE_ACS_ENH_CAP_LIST                                                       0xfffe101002a0\n#define cfgBIF_CFG_DEV0_RC0_PCIE_ACS_CAP                                                                0xfffe101002a4\n#define cfgBIF_CFG_DEV0_RC0_PCIE_ACS_CNTL                                                               0xfffe101002a6\n#define cfgBIF_CFG_DEV0_RC0_PCIE_DLF_ENH_CAP_LIST                                                       0xfffe10100400\n#define cfgBIF_CFG_DEV0_RC0_DATA_LINK_FEATURE_CAP                                                       0xfffe10100404\n#define cfgBIF_CFG_DEV0_RC0_DATA_LINK_FEATURE_STATUS                                                    0xfffe10100408\n#define cfgBIF_CFG_DEV0_RC0_PCIE_PHY_16GT_ENH_CAP_LIST                                                  0xfffe10100410\n#define cfgBIF_CFG_DEV0_RC0_LINK_CAP_16GT                                                               0xfffe10100414\n#define cfgBIF_CFG_DEV0_RC0_LINK_CNTL_16GT                                                              0xfffe10100418\n#define cfgBIF_CFG_DEV0_RC0_LINK_STATUS_16GT                                                            0xfffe1010041c\n#define cfgBIF_CFG_DEV0_RC0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                           0xfffe10100420\n#define cfgBIF_CFG_DEV0_RC0_RTM1_PARITY_MISMATCH_STATUS_16GT                                            0xfffe10100424\n#define cfgBIF_CFG_DEV0_RC0_RTM2_PARITY_MISMATCH_STATUS_16GT                                            0xfffe10100428\n#define cfgBIF_CFG_DEV0_RC0_LANE_0_EQUALIZATION_CNTL_16GT                                               0xfffe10100430\n#define cfgBIF_CFG_DEV0_RC0_LANE_1_EQUALIZATION_CNTL_16GT                                               0xfffe10100431\n#define cfgBIF_CFG_DEV0_RC0_LANE_2_EQUALIZATION_CNTL_16GT                                               0xfffe10100432\n#define cfgBIF_CFG_DEV0_RC0_LANE_3_EQUALIZATION_CNTL_16GT                                               0xfffe10100433\n#define cfgBIF_CFG_DEV0_RC0_LANE_4_EQUALIZATION_CNTL_16GT                                               0xfffe10100434\n#define cfgBIF_CFG_DEV0_RC0_LANE_5_EQUALIZATION_CNTL_16GT                                               0xfffe10100435\n#define cfgBIF_CFG_DEV0_RC0_LANE_6_EQUALIZATION_CNTL_16GT                                               0xfffe10100436\n#define cfgBIF_CFG_DEV0_RC0_LANE_7_EQUALIZATION_CNTL_16GT                                               0xfffe10100437\n#define cfgBIF_CFG_DEV0_RC0_LANE_8_EQUALIZATION_CNTL_16GT                                               0xfffe10100438\n#define cfgBIF_CFG_DEV0_RC0_LANE_9_EQUALIZATION_CNTL_16GT                                               0xfffe10100439\n#define cfgBIF_CFG_DEV0_RC0_LANE_10_EQUALIZATION_CNTL_16GT                                              0xfffe1010043a\n#define cfgBIF_CFG_DEV0_RC0_LANE_11_EQUALIZATION_CNTL_16GT                                              0xfffe1010043b\n#define cfgBIF_CFG_DEV0_RC0_LANE_12_EQUALIZATION_CNTL_16GT                                              0xfffe1010043c\n#define cfgBIF_CFG_DEV0_RC0_LANE_13_EQUALIZATION_CNTL_16GT                                              0xfffe1010043d\n#define cfgBIF_CFG_DEV0_RC0_LANE_14_EQUALIZATION_CNTL_16GT                                              0xfffe1010043e\n#define cfgBIF_CFG_DEV0_RC0_LANE_15_EQUALIZATION_CNTL_16GT                                              0xfffe1010043f\n#define cfgBIF_CFG_DEV0_RC0_PCIE_MARGINING_ENH_CAP_LIST                                                 0xfffe10100450\n#define cfgBIF_CFG_DEV0_RC0_MARGINING_PORT_CAP                                                          0xfffe10100454\n#define cfgBIF_CFG_DEV0_RC0_MARGINING_PORT_STATUS                                                       0xfffe10100456\n#define cfgBIF_CFG_DEV0_RC0_LANE_0_MARGINING_LANE_CNTL                                                  0xfffe10100458\n#define cfgBIF_CFG_DEV0_RC0_LANE_0_MARGINING_LANE_STATUS                                                0xfffe1010045a\n#define cfgBIF_CFG_DEV0_RC0_LANE_1_MARGINING_LANE_CNTL                                                  0xfffe1010045c\n#define cfgBIF_CFG_DEV0_RC0_LANE_1_MARGINING_LANE_STATUS                                                0xfffe1010045e\n#define cfgBIF_CFG_DEV0_RC0_LANE_2_MARGINING_LANE_CNTL                                                  0xfffe10100460\n#define cfgBIF_CFG_DEV0_RC0_LANE_2_MARGINING_LANE_STATUS                                                0xfffe10100462\n#define cfgBIF_CFG_DEV0_RC0_LANE_3_MARGINING_LANE_CNTL                                                  0xfffe10100464\n#define cfgBIF_CFG_DEV0_RC0_LANE_3_MARGINING_LANE_STATUS                                                0xfffe10100466\n#define cfgBIF_CFG_DEV0_RC0_LANE_4_MARGINING_LANE_CNTL                                                  0xfffe10100468\n#define cfgBIF_CFG_DEV0_RC0_LANE_4_MARGINING_LANE_STATUS                                                0xfffe1010046a\n#define cfgBIF_CFG_DEV0_RC0_LANE_5_MARGINING_LANE_CNTL                                                  0xfffe1010046c\n#define cfgBIF_CFG_DEV0_RC0_LANE_5_MARGINING_LANE_STATUS                                                0xfffe1010046e\n#define cfgBIF_CFG_DEV0_RC0_LANE_6_MARGINING_LANE_CNTL                                                  0xfffe10100470\n#define cfgBIF_CFG_DEV0_RC0_LANE_6_MARGINING_LANE_STATUS                                                0xfffe10100472\n#define cfgBIF_CFG_DEV0_RC0_LANE_7_MARGINING_LANE_CNTL                                                  0xfffe10100474\n#define cfgBIF_CFG_DEV0_RC0_LANE_7_MARGINING_LANE_STATUS                                                0xfffe10100476\n#define cfgBIF_CFG_DEV0_RC0_LANE_8_MARGINING_LANE_CNTL                                                  0xfffe10100478\n#define cfgBIF_CFG_DEV0_RC0_LANE_8_MARGINING_LANE_STATUS                                                0xfffe1010047a\n#define cfgBIF_CFG_DEV0_RC0_LANE_9_MARGINING_LANE_CNTL                                                  0xfffe1010047c\n#define cfgBIF_CFG_DEV0_RC0_LANE_9_MARGINING_LANE_STATUS                                                0xfffe1010047e\n#define cfgBIF_CFG_DEV0_RC0_LANE_10_MARGINING_LANE_CNTL                                                 0xfffe10100480\n#define cfgBIF_CFG_DEV0_RC0_LANE_10_MARGINING_LANE_STATUS                                               0xfffe10100482\n#define cfgBIF_CFG_DEV0_RC0_LANE_11_MARGINING_LANE_CNTL                                                 0xfffe10100484\n#define cfgBIF_CFG_DEV0_RC0_LANE_11_MARGINING_LANE_STATUS                                               0xfffe10100486\n#define cfgBIF_CFG_DEV0_RC0_LANE_12_MARGINING_LANE_CNTL                                                 0xfffe10100488\n#define cfgBIF_CFG_DEV0_RC0_LANE_12_MARGINING_LANE_STATUS                                               0xfffe1010048a\n#define cfgBIF_CFG_DEV0_RC0_LANE_13_MARGINING_LANE_CNTL                                                 0xfffe1010048c\n#define cfgBIF_CFG_DEV0_RC0_LANE_13_MARGINING_LANE_STATUS                                               0xfffe1010048e\n#define cfgBIF_CFG_DEV0_RC0_LANE_14_MARGINING_LANE_CNTL                                                 0xfffe10100490\n#define cfgBIF_CFG_DEV0_RC0_LANE_14_MARGINING_LANE_STATUS                                               0xfffe10100492\n#define cfgBIF_CFG_DEV0_RC0_LANE_15_MARGINING_LANE_CNTL                                                 0xfffe10100494\n#define cfgBIF_CFG_DEV0_RC0_LANE_15_MARGINING_LANE_STATUS                                               0xfffe10100496\n#define cfgBIF_CFG_DEV0_RC0_LINK_CAP_32GT                                                               0xfffe10100504\n#define cfgBIF_CFG_DEV0_RC0_LINK_CNTL_32GT                                                              0xfffe10100508\n#define cfgBIF_CFG_DEV0_RC0_LINK_STATUS_32GT                                                            0xfffe1010050c\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_0_VENDOR_ID                                                                0xfffe10200000\n#define cfgBIF_CFG_DEV0_EPF0_0_DEVICE_ID                                                                0xfffe10200002\n#define cfgBIF_CFG_DEV0_EPF0_0_COMMAND                                                                  0xfffe10200004\n#define cfgBIF_CFG_DEV0_EPF0_0_STATUS                                                                   0xfffe10200006\n#define cfgBIF_CFG_DEV0_EPF0_0_REVISION_ID                                                              0xfffe10200008\n#define cfgBIF_CFG_DEV0_EPF0_0_PROG_INTERFACE                                                           0xfffe10200009\n#define cfgBIF_CFG_DEV0_EPF0_0_SUB_CLASS                                                                0xfffe1020000a\n#define cfgBIF_CFG_DEV0_EPF0_0_BASE_CLASS                                                               0xfffe1020000b\n#define cfgBIF_CFG_DEV0_EPF0_0_CACHE_LINE                                                               0xfffe1020000c\n#define cfgBIF_CFG_DEV0_EPF0_0_LATENCY                                                                  0xfffe1020000d\n#define cfgBIF_CFG_DEV0_EPF0_0_HEADER                                                                   0xfffe1020000e\n#define cfgBIF_CFG_DEV0_EPF0_0_BIST                                                                     0xfffe1020000f\n#define cfgBIF_CFG_DEV0_EPF0_0_BASE_ADDR_1                                                              0xfffe10200010\n#define cfgBIF_CFG_DEV0_EPF0_0_BASE_ADDR_2                                                              0xfffe10200014\n#define cfgBIF_CFG_DEV0_EPF0_0_BASE_ADDR_3                                                              0xfffe10200018\n#define cfgBIF_CFG_DEV0_EPF0_0_BASE_ADDR_4                                                              0xfffe1020001c\n#define cfgBIF_CFG_DEV0_EPF0_0_BASE_ADDR_5                                                              0xfffe10200020\n#define cfgBIF_CFG_DEV0_EPF0_0_BASE_ADDR_6                                                              0xfffe10200024\n#define cfgBIF_CFG_DEV0_EPF0_0_CARDBUS_CIS_PTR                                                          0xfffe10200028\n#define cfgBIF_CFG_DEV0_EPF0_0_ADAPTER_ID                                                               0xfffe1020002c\n#define cfgBIF_CFG_DEV0_EPF0_0_ROM_BASE_ADDR                                                            0xfffe10200030\n#define cfgBIF_CFG_DEV0_EPF0_0_CAP_PTR                                                                  0xfffe10200034\n#define cfgBIF_CFG_DEV0_EPF0_0_INTERRUPT_LINE                                                           0xfffe1020003c\n#define cfgBIF_CFG_DEV0_EPF0_0_INTERRUPT_PIN                                                            0xfffe1020003d\n#define cfgBIF_CFG_DEV0_EPF0_0_MIN_GRANT                                                                0xfffe1020003e\n#define cfgBIF_CFG_DEV0_EPF0_0_MAX_LATENCY                                                              0xfffe1020003f\n#define cfgBIF_CFG_DEV0_EPF0_0_VENDOR_CAP_LIST                                                          0xfffe10200048\n#define cfgBIF_CFG_DEV0_EPF0_0_ADAPTER_ID_W                                                             0xfffe1020004c\n#define cfgBIF_CFG_DEV0_EPF0_0_PMI_CAP_LIST                                                             0xfffe10200050\n#define cfgBIF_CFG_DEV0_EPF0_0_PMI_CAP                                                                  0xfffe10200052\n#define cfgBIF_CFG_DEV0_EPF0_0_PMI_STATUS_CNTL                                                          0xfffe10200054\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_CAP_LIST                                                            0xfffe10200064\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_CAP                                                                 0xfffe10200066\n#define cfgBIF_CFG_DEV0_EPF0_0_DEVICE_CAP                                                               0xfffe10200068\n#define cfgBIF_CFG_DEV0_EPF0_0_DEVICE_CNTL                                                              0xfffe1020006c\n#define cfgBIF_CFG_DEV0_EPF0_0_DEVICE_STATUS                                                            0xfffe1020006e\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_CAP                                                                 0xfffe10200070\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_CNTL                                                                0xfffe10200074\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_STATUS                                                              0xfffe10200076\n#define cfgBIF_CFG_DEV0_EPF0_0_DEVICE_CAP2                                                              0xfffe10200088\n#define cfgBIF_CFG_DEV0_EPF0_0_DEVICE_CNTL2                                                             0xfffe1020008c\n#define cfgBIF_CFG_DEV0_EPF0_0_DEVICE_STATUS2                                                           0xfffe1020008e\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_CAP2                                                                0xfffe10200090\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_CNTL2                                                               0xfffe10200094\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_STATUS2                                                             0xfffe10200096\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_CAP_LIST                                                             0xfffe102000a0\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_MSG_CNTL                                                             0xfffe102000a2\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_MSG_ADDR_LO                                                          0xfffe102000a4\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_MSG_ADDR_HI                                                          0xfffe102000a8\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_MSG_DATA                                                             0xfffe102000a8\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_EXT_MSG_DATA                                                         0xfffe102000aa\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_MASK                                                                 0xfffe102000ac\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_MSG_DATA_64                                                          0xfffe102000ac\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_EXT_MSG_DATA_64                                                      0xfffe102000ae\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_MASK_64                                                              0xfffe102000b0\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_PENDING                                                              0xfffe102000b0\n#define cfgBIF_CFG_DEV0_EPF0_0_MSI_PENDING_64                                                           0xfffe102000b4\n#define cfgBIF_CFG_DEV0_EPF0_0_MSIX_CAP_LIST                                                            0xfffe102000c0\n#define cfgBIF_CFG_DEV0_EPF0_0_MSIX_MSG_CNTL                                                            0xfffe102000c2\n#define cfgBIF_CFG_DEV0_EPF0_0_MSIX_TABLE                                                               0xfffe102000c4\n#define cfgBIF_CFG_DEV0_EPF0_0_MSIX_PBA                                                                 0xfffe102000c8\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0xfffe10200100\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0xfffe10200104\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC1                                                    0xfffe10200108\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VENDOR_SPECIFIC2                                                    0xfffe1020010c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VC_ENH_CAP_LIST                                                     0xfffe10200110\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CAP_REG1                                                    0xfffe10200114\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CAP_REG2                                                    0xfffe10200118\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_CNTL                                                        0xfffe1020011c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PORT_VC_STATUS                                                      0xfffe1020011e\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_CAP                                                    0xfffe10200120\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_CNTL                                                   0xfffe10200124\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VC0_RESOURCE_STATUS                                                 0xfffe1020012a\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_CAP                                                    0xfffe1020012c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_CNTL                                                   0xfffe10200130\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VC1_RESOURCE_STATUS                                                 0xfffe10200136\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                         0xfffe10200140\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_DW1                                                  0xfffe10200144\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DEV_SERIAL_NUM_DW2                                                  0xfffe10200148\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0xfffe10200150\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_STATUS                                                   0xfffe10200154\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_MASK                                                     0xfffe10200158\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_UNCORR_ERR_SEVERITY                                                 0xfffe1020015c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_CORR_ERR_STATUS                                                     0xfffe10200160\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_CORR_ERR_MASK                                                       0xfffe10200164\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_ADV_ERR_CAP_CNTL                                                    0xfffe10200168\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG0                                                            0xfffe1020016c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG1                                                            0xfffe10200170\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG2                                                            0xfffe10200174\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_HDR_LOG3                                                            0xfffe10200178\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG0                                                     0xfffe10200188\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG1                                                     0xfffe1020018c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG2                                                     0xfffe10200190\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_TLP_PREFIX_LOG3                                                     0xfffe10200194\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR_ENH_CAP_LIST                                                    0xfffe10200200\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR1_CAP                                                            0xfffe10200204\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR1_CNTL                                                           0xfffe10200208\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR2_CAP                                                            0xfffe1020020c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR2_CNTL                                                           0xfffe10200210\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR3_CAP                                                            0xfffe10200214\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR3_CNTL                                                           0xfffe10200218\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR4_CAP                                                            0xfffe1020021c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR4_CNTL                                                           0xfffe10200220\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR5_CAP                                                            0xfffe10200224\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR5_CNTL                                                           0xfffe10200228\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR6_CAP                                                            0xfffe1020022c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_BAR6_CNTL                                                           0xfffe10200230\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0xfffe10200240\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0xfffe10200244\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_DATA                                                     0xfffe10200248\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PWR_BUDGET_CAP                                                      0xfffe1020024c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_ENH_CAP_LIST                                                    0xfffe10200250\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_CAP                                                             0xfffe10200254\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_LATENCY_INDICATOR                                               0xfffe10200258\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_STATUS                                                          0xfffe1020025c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_CNTL                                                            0xfffe1020025e\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0xfffe10200260\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0xfffe10200261\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0xfffe10200262\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0xfffe10200263\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0xfffe10200264\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0xfffe10200265\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0xfffe10200266\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0xfffe10200267\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SECONDARY_ENH_CAP_LIST                                              0xfffe10200270\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LINK_CNTL3                                                          0xfffe10200274\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_ERROR_STATUS                                                   0xfffe10200278\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_0_EQUALIZATION_CNTL                                            0xfffe1020027c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_1_EQUALIZATION_CNTL                                            0xfffe1020027e\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_2_EQUALIZATION_CNTL                                            0xfffe10200280\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_3_EQUALIZATION_CNTL                                            0xfffe10200282\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_4_EQUALIZATION_CNTL                                            0xfffe10200284\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_5_EQUALIZATION_CNTL                                            0xfffe10200286\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_6_EQUALIZATION_CNTL                                            0xfffe10200288\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_7_EQUALIZATION_CNTL                                            0xfffe1020028a\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_8_EQUALIZATION_CNTL                                            0xfffe1020028c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_9_EQUALIZATION_CNTL                                            0xfffe1020028e\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_10_EQUALIZATION_CNTL                                           0xfffe10200290\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_11_EQUALIZATION_CNTL                                           0xfffe10200292\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_12_EQUALIZATION_CNTL                                           0xfffe10200294\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_13_EQUALIZATION_CNTL                                           0xfffe10200296\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_14_EQUALIZATION_CNTL                                           0xfffe10200298\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LANE_15_EQUALIZATION_CNTL                                           0xfffe1020029a\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_ACS_ENH_CAP_LIST                                                    0xfffe102002a0\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_ACS_CAP                                                             0xfffe102002a4\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_ACS_CNTL                                                            0xfffe102002a6\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PASID_ENH_CAP_LIST                                                  0xfffe102002d0\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PASID_CAP                                                           0xfffe102002d4\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PASID_CNTL                                                          0xfffe102002d6\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MC_ENH_CAP_LIST                                                     0xfffe102002f0\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MC_CAP                                                              0xfffe102002f4\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MC_CNTL                                                             0xfffe102002f6\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MC_ADDR0                                                            0xfffe102002f8\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MC_ADDR1                                                            0xfffe102002fc\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MC_RCV0                                                             0xfffe10200300\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MC_RCV1                                                             0xfffe10200304\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_ALL0                                                       0xfffe10200308\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_ALL1                                                       0xfffe1020030c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                             0xfffe10200310\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                             0xfffe10200314\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LTR_ENH_CAP_LIST                                                    0xfffe10200320\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_LTR_CAP                                                             0xfffe10200324\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_ARI_ENH_CAP_LIST                                                    0xfffe10200328\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_ARI_CAP                                                             0xfffe1020032c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_ARI_CNTL                                                            0xfffe1020032e\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_ENH_CAP_LIST                                                  0xfffe10200330\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_CAP                                                           0xfffe10200334\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_CONTROL                                                       0xfffe10200338\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_STATUS                                                        0xfffe1020033a\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_INITIAL_VFS                                                   0xfffe1020033c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_TOTAL_VFS                                                     0xfffe1020033e\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_NUM_VFS                                                       0xfffe10200340\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_FUNC_DEP_LINK                                                 0xfffe10200342\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_FIRST_VF_OFFSET                                               0xfffe10200344\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_STRIDE                                                     0xfffe10200346\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_DEVICE_ID                                                  0xfffe1020034a\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                           0xfffe1020034c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                              0xfffe10200350\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_0                                                0xfffe10200354\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_1                                                0xfffe10200358\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_2                                                0xfffe1020035c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_3                                                0xfffe10200360\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_4                                                0xfffe10200364\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_BASE_ADDR_5                                                0xfffe10200368\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                               0xfffe1020036c\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_DLF_ENH_CAP_LIST                                                    0xfffe10200400\n#define cfgBIF_CFG_DEV0_EPF0_0_DATA_LINK_FEATURE_CAP                                                    0xfffe10200404\n#define cfgBIF_CFG_DEV0_EPF0_0_DATA_LINK_FEATURE_STATUS                                                 0xfffe10200408\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_PHY_16GT_ENH_CAP_LIST                                               0xfffe10200410\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_CAP_16GT                                                            0xfffe10200414\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_CNTL_16GT                                                           0xfffe10200418\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_STATUS_16GT                                                         0xfffe1020041c\n#define cfgBIF_CFG_DEV0_EPF0_0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                        0xfffe10200420\n#define cfgBIF_CFG_DEV0_EPF0_0_RTM1_PARITY_MISMATCH_STATUS_16GT                                         0xfffe10200424\n#define cfgBIF_CFG_DEV0_EPF0_0_RTM2_PARITY_MISMATCH_STATUS_16GT                                         0xfffe10200428\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_0_EQUALIZATION_CNTL_16GT                                            0xfffe10200430\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_1_EQUALIZATION_CNTL_16GT                                            0xfffe10200431\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_2_EQUALIZATION_CNTL_16GT                                            0xfffe10200432\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_3_EQUALIZATION_CNTL_16GT                                            0xfffe10200433\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_4_EQUALIZATION_CNTL_16GT                                            0xfffe10200434\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_5_EQUALIZATION_CNTL_16GT                                            0xfffe10200435\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_6_EQUALIZATION_CNTL_16GT                                            0xfffe10200436\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_7_EQUALIZATION_CNTL_16GT                                            0xfffe10200437\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_8_EQUALIZATION_CNTL_16GT                                            0xfffe10200438\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_9_EQUALIZATION_CNTL_16GT                                            0xfffe10200439\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_10_EQUALIZATION_CNTL_16GT                                           0xfffe1020043a\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_11_EQUALIZATION_CNTL_16GT                                           0xfffe1020043b\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_12_EQUALIZATION_CNTL_16GT                                           0xfffe1020043c\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_13_EQUALIZATION_CNTL_16GT                                           0xfffe1020043d\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_14_EQUALIZATION_CNTL_16GT                                           0xfffe1020043e\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_15_EQUALIZATION_CNTL_16GT                                           0xfffe1020043f\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_MARGINING_ENH_CAP_LIST                                              0xfffe10200450\n#define cfgBIF_CFG_DEV0_EPF0_0_MARGINING_PORT_CAP                                                       0xfffe10200454\n#define cfgBIF_CFG_DEV0_EPF0_0_MARGINING_PORT_STATUS                                                    0xfffe10200456\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_0_MARGINING_LANE_CNTL                                               0xfffe10200458\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_0_MARGINING_LANE_STATUS                                             0xfffe1020045a\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_1_MARGINING_LANE_CNTL                                               0xfffe1020045c\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_1_MARGINING_LANE_STATUS                                             0xfffe1020045e\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_2_MARGINING_LANE_CNTL                                               0xfffe10200460\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_2_MARGINING_LANE_STATUS                                             0xfffe10200462\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_3_MARGINING_LANE_CNTL                                               0xfffe10200464\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_3_MARGINING_LANE_STATUS                                             0xfffe10200466\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_4_MARGINING_LANE_CNTL                                               0xfffe10200468\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_4_MARGINING_LANE_STATUS                                             0xfffe1020046a\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_5_MARGINING_LANE_CNTL                                               0xfffe1020046c\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_5_MARGINING_LANE_STATUS                                             0xfffe1020046e\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_6_MARGINING_LANE_CNTL                                               0xfffe10200470\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_6_MARGINING_LANE_STATUS                                             0xfffe10200472\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_7_MARGINING_LANE_CNTL                                               0xfffe10200474\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_7_MARGINING_LANE_STATUS                                             0xfffe10200476\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_8_MARGINING_LANE_CNTL                                               0xfffe10200478\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_8_MARGINING_LANE_STATUS                                             0xfffe1020047a\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_9_MARGINING_LANE_CNTL                                               0xfffe1020047c\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_9_MARGINING_LANE_STATUS                                             0xfffe1020047e\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_10_MARGINING_LANE_CNTL                                              0xfffe10200480\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_10_MARGINING_LANE_STATUS                                            0xfffe10200482\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_11_MARGINING_LANE_CNTL                                              0xfffe10200484\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_11_MARGINING_LANE_STATUS                                            0xfffe10200486\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_12_MARGINING_LANE_CNTL                                              0xfffe10200488\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_12_MARGINING_LANE_STATUS                                            0xfffe1020048a\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_13_MARGINING_LANE_CNTL                                              0xfffe1020048c\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_13_MARGINING_LANE_STATUS                                            0xfffe1020048e\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_14_MARGINING_LANE_CNTL                                              0xfffe10200490\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_14_MARGINING_LANE_STATUS                                            0xfffe10200492\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_15_MARGINING_LANE_CNTL                                              0xfffe10200494\n#define cfgBIF_CFG_DEV0_EPF0_0_LANE_15_MARGINING_LANE_STATUS                                            0xfffe10200496\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                          0xfffe102004c0\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR1_CAP                                                  0xfffe102004c4\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR1_CNTL                                                 0xfffe102004c8\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR2_CAP                                                  0xfffe102004cc\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR2_CNTL                                                 0xfffe102004d0\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR3_CAP                                                  0xfffe102004d4\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR3_CNTL                                                 0xfffe102004d8\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR4_CAP                                                  0xfffe102004dc\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR4_CNTL                                                 0xfffe102004e0\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR5_CAP                                                  0xfffe102004e4\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR5_CNTL                                                 0xfffe102004e8\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR6_CAP                                                  0xfffe102004ec\n#define cfgBIF_CFG_DEV0_EPF0_0_PCIE_VF_RESIZE_BAR6_CNTL                                                 0xfffe102004f0\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_CAP_32GT                                                            0xfffe10200504\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_CNTL_32GT                                                           0xfffe10200508\n#define cfgBIF_CFG_DEV0_EPF0_0_LINK_STATUS_32GT                                                         0xfffe1020050c\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF1_0_VENDOR_ID                                                                0xfffe10201000\n#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_ID                                                                0xfffe10201002\n#define cfgBIF_CFG_DEV0_EPF1_0_COMMAND                                                                  0xfffe10201004\n#define cfgBIF_CFG_DEV0_EPF1_0_STATUS                                                                   0xfffe10201006\n#define cfgBIF_CFG_DEV0_EPF1_0_REVISION_ID                                                              0xfffe10201008\n#define cfgBIF_CFG_DEV0_EPF1_0_PROG_INTERFACE                                                           0xfffe10201009\n#define cfgBIF_CFG_DEV0_EPF1_0_SUB_CLASS                                                                0xfffe1020100a\n#define cfgBIF_CFG_DEV0_EPF1_0_BASE_CLASS                                                               0xfffe1020100b\n#define cfgBIF_CFG_DEV0_EPF1_0_CACHE_LINE                                                               0xfffe1020100c\n#define cfgBIF_CFG_DEV0_EPF1_0_LATENCY                                                                  0xfffe1020100d\n#define cfgBIF_CFG_DEV0_EPF1_0_HEADER                                                                   0xfffe1020100e\n#define cfgBIF_CFG_DEV0_EPF1_0_BIST                                                                     0xfffe1020100f\n#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDR_1                                                              0xfffe10201010\n#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDR_2                                                              0xfffe10201014\n#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDR_3                                                              0xfffe10201018\n#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDR_4                                                              0xfffe1020101c\n#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDR_5                                                              0xfffe10201020\n#define cfgBIF_CFG_DEV0_EPF1_0_BASE_ADDR_6                                                              0xfffe10201024\n#define cfgBIF_CFG_DEV0_EPF1_0_CARDBUS_CIS_PTR                                                          0xfffe10201028\n#define cfgBIF_CFG_DEV0_EPF1_0_ADAPTER_ID                                                               0xfffe1020102c\n#define cfgBIF_CFG_DEV0_EPF1_0_ROM_BASE_ADDR                                                            0xfffe10201030\n#define cfgBIF_CFG_DEV0_EPF1_0_CAP_PTR                                                                  0xfffe10201034\n#define cfgBIF_CFG_DEV0_EPF1_0_INTERRUPT_LINE                                                           0xfffe1020103c\n#define cfgBIF_CFG_DEV0_EPF1_0_INTERRUPT_PIN                                                            0xfffe1020103d\n#define cfgBIF_CFG_DEV0_EPF1_0_MIN_GRANT                                                                0xfffe1020103e\n#define cfgBIF_CFG_DEV0_EPF1_0_MAX_LATENCY                                                              0xfffe1020103f\n#define cfgBIF_CFG_DEV0_EPF1_0_VENDOR_CAP_LIST                                                          0xfffe10201048\n#define cfgBIF_CFG_DEV0_EPF1_0_ADAPTER_ID_W                                                             0xfffe1020104c\n#define cfgBIF_CFG_DEV0_EPF1_0_PMI_CAP_LIST                                                             0xfffe10201050\n#define cfgBIF_CFG_DEV0_EPF1_0_PMI_CAP                                                                  0xfffe10201052\n#define cfgBIF_CFG_DEV0_EPF1_0_PMI_STATUS_CNTL                                                          0xfffe10201054\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_CAP_LIST                                                            0xfffe10201064\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_CAP                                                                 0xfffe10201066\n#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_CAP                                                               0xfffe10201068\n#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_CNTL                                                              0xfffe1020106c\n#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS                                                            0xfffe1020106e\n#define cfgBIF_CFG_DEV0_EPF1_0_LINK_CAP                                                                 0xfffe10201070\n#define cfgBIF_CFG_DEV0_EPF1_0_LINK_CNTL                                                                0xfffe10201074\n#define cfgBIF_CFG_DEV0_EPF1_0_LINK_STATUS                                                              0xfffe10201076\n#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_CAP2                                                              0xfffe10201088\n#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_CNTL2                                                             0xfffe1020108c\n#define cfgBIF_CFG_DEV0_EPF1_0_DEVICE_STATUS2                                                           0xfffe1020108e\n#define cfgBIF_CFG_DEV0_EPF1_0_LINK_CAP2                                                                0xfffe10201090\n#define cfgBIF_CFG_DEV0_EPF1_0_LINK_CNTL2                                                               0xfffe10201094\n#define cfgBIF_CFG_DEV0_EPF1_0_LINK_STATUS2                                                             0xfffe10201096\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_CAP_LIST                                                             0xfffe102010a0\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MSG_CNTL                                                             0xfffe102010a2\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDR_LO                                                          0xfffe102010a4\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MSG_ADDR_HI                                                          0xfffe102010a8\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA                                                             0xfffe102010a8\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_EXT_MSG_DATA                                                         0xfffe102010aa\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MASK                                                                 0xfffe102010ac\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MSG_DATA_64                                                          0xfffe102010ac\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_EXT_MSG_DATA_64                                                      0xfffe102010ae\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_MASK_64                                                              0xfffe102010b0\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_PENDING                                                              0xfffe102010b0\n#define cfgBIF_CFG_DEV0_EPF1_0_MSI_PENDING_64                                                           0xfffe102010b4\n#define cfgBIF_CFG_DEV0_EPF1_0_MSIX_CAP_LIST                                                            0xfffe102010c0\n#define cfgBIF_CFG_DEV0_EPF1_0_MSIX_MSG_CNTL                                                            0xfffe102010c2\n#define cfgBIF_CFG_DEV0_EPF1_0_MSIX_TABLE                                                               0xfffe102010c4\n#define cfgBIF_CFG_DEV0_EPF1_0_MSIX_PBA                                                                 0xfffe102010c8\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0xfffe10201100\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0xfffe10201104\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC1                                                    0xfffe10201108\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VENDOR_SPECIFIC2                                                    0xfffe1020110c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                         0xfffe10201140\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SERIAL_NUM_DW1                                                  0xfffe10201144\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DEV_SERIAL_NUM_DW2                                                  0xfffe10201148\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0xfffe10201150\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_STATUS                                                   0xfffe10201154\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_MASK                                                     0xfffe10201158\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_UNCORR_ERR_SEVERITY                                                 0xfffe1020115c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_CORR_ERR_STATUS                                                     0xfffe10201160\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_CORR_ERR_MASK                                                       0xfffe10201164\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ADV_ERR_CAP_CNTL                                                    0xfffe10201168\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG0                                                            0xfffe1020116c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG1                                                            0xfffe10201170\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG2                                                            0xfffe10201174\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_HDR_LOG3                                                            0xfffe10201178\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG0                                                     0xfffe10201188\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG1                                                     0xfffe1020118c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG2                                                     0xfffe10201190\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_TLP_PREFIX_LOG3                                                     0xfffe10201194\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR_ENH_CAP_LIST                                                    0xfffe10201200\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR1_CAP                                                            0xfffe10201204\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR1_CNTL                                                           0xfffe10201208\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR2_CAP                                                            0xfffe1020120c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR2_CNTL                                                           0xfffe10201210\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR3_CAP                                                            0xfffe10201214\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR3_CNTL                                                           0xfffe10201218\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR4_CAP                                                            0xfffe1020121c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR4_CNTL                                                           0xfffe10201220\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR5_CAP                                                            0xfffe10201224\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR5_CNTL                                                           0xfffe10201228\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR6_CAP                                                            0xfffe1020122c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_BAR6_CNTL                                                           0xfffe10201230\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0xfffe10201240\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0xfffe10201244\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_DATA                                                     0xfffe10201248\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PWR_BUDGET_CAP                                                      0xfffe1020124c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_ENH_CAP_LIST                                                    0xfffe10201250\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CAP                                                             0xfffe10201254\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_LATENCY_INDICATOR                                               0xfffe10201258\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_STATUS                                                          0xfffe1020125c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_CNTL                                                            0xfffe1020125e\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0xfffe10201260\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0xfffe10201261\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0xfffe10201262\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0xfffe10201263\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0xfffe10201264\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0xfffe10201265\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0xfffe10201266\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0xfffe10201267\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SECONDARY_ENH_CAP_LIST                                              0xfffe10201270\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LINK_CNTL3                                                          0xfffe10201274\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_ERROR_STATUS                                                   0xfffe10201278\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_0_EQUALIZATION_CNTL                                            0xfffe1020127c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_1_EQUALIZATION_CNTL                                            0xfffe1020127e\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_2_EQUALIZATION_CNTL                                            0xfffe10201280\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_3_EQUALIZATION_CNTL                                            0xfffe10201282\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_4_EQUALIZATION_CNTL                                            0xfffe10201284\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_5_EQUALIZATION_CNTL                                            0xfffe10201286\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_6_EQUALIZATION_CNTL                                            0xfffe10201288\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_7_EQUALIZATION_CNTL                                            0xfffe1020128a\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_8_EQUALIZATION_CNTL                                            0xfffe1020128c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_9_EQUALIZATION_CNTL                                            0xfffe1020128e\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_10_EQUALIZATION_CNTL                                           0xfffe10201290\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_11_EQUALIZATION_CNTL                                           0xfffe10201292\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_12_EQUALIZATION_CNTL                                           0xfffe10201294\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_13_EQUALIZATION_CNTL                                           0xfffe10201296\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_14_EQUALIZATION_CNTL                                           0xfffe10201298\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LANE_15_EQUALIZATION_CNTL                                           0xfffe1020129a\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ACS_ENH_CAP_LIST                                                    0xfffe102012a0\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CAP                                                             0xfffe102012a4\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ACS_CNTL                                                            0xfffe102012a6\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PASID_ENH_CAP_LIST                                                  0xfffe102012d0\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CAP                                                           0xfffe102012d4\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_PASID_CNTL                                                          0xfffe102012d6\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_ENH_CAP_LIST                                                     0xfffe102012f0\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_CAP                                                              0xfffe102012f4\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_CNTL                                                             0xfffe102012f6\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_ADDR0                                                            0xfffe102012f8\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_ADDR1                                                            0xfffe102012fc\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_RCV0                                                             0xfffe10201300\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_RCV1                                                             0xfffe10201304\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_ALL0                                                       0xfffe10201308\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_ALL1                                                       0xfffe1020130c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_UNTRANSLATED_0                                             0xfffe10201310\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_MC_BLOCK_UNTRANSLATED_1                                             0xfffe10201314\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LTR_ENH_CAP_LIST                                                    0xfffe10201320\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_LTR_CAP                                                             0xfffe10201324\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ARI_ENH_CAP_LIST                                                    0xfffe10201328\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ARI_CAP                                                             0xfffe1020132c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_ARI_CNTL                                                            0xfffe1020132e\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_ENH_CAP_LIST                                                  0xfffe10201330\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_CAP                                                           0xfffe10201334\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_CONTROL                                                       0xfffe10201338\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_STATUS                                                        0xfffe1020133a\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_INITIAL_VFS                                                   0xfffe1020133c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_TOTAL_VFS                                                     0xfffe1020133e\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_NUM_VFS                                                       0xfffe10201340\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_FUNC_DEP_LINK                                                 0xfffe10201342\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_FIRST_VF_OFFSET                                               0xfffe10201344\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_STRIDE                                                     0xfffe10201346\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_DEVICE_ID                                                  0xfffe1020134a\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                           0xfffe1020134c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                              0xfffe10201350\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_0                                                0xfffe10201354\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_1                                                0xfffe10201358\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_2                                                0xfffe1020135c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_3                                                0xfffe10201360\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_4                                                0xfffe10201364\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_BASE_ADDR_5                                                0xfffe10201368\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                               0xfffe1020136c\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                          0xfffe102014c0\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR1_CAP                                                  0xfffe102014c4\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR1_CNTL                                                 0xfffe102014c8\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR2_CAP                                                  0xfffe102014cc\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR2_CNTL                                                 0xfffe102014d0\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR3_CAP                                                  0xfffe102014d4\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR3_CNTL                                                 0xfffe102014d8\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR4_CAP                                                  0xfffe102014dc\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR4_CNTL                                                 0xfffe102014e0\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR5_CAP                                                  0xfffe102014e4\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR5_CNTL                                                 0xfffe102014e8\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR6_CAP                                                  0xfffe102014ec\n#define cfgBIF_CFG_DEV0_EPF1_0_PCIE_VF_RESIZE_BAR6_CNTL                                                 0xfffe102014f0\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF2_0_VENDOR_ID                                                                0xfffe10202000\n#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_ID                                                                0xfffe10202002\n#define cfgBIF_CFG_DEV0_EPF2_0_COMMAND                                                                  0xfffe10202004\n#define cfgBIF_CFG_DEV0_EPF2_0_STATUS                                                                   0xfffe10202006\n#define cfgBIF_CFG_DEV0_EPF2_0_REVISION_ID                                                              0xfffe10202008\n#define cfgBIF_CFG_DEV0_EPF2_0_PROG_INTERFACE                                                           0xfffe10202009\n#define cfgBIF_CFG_DEV0_EPF2_0_SUB_CLASS                                                                0xfffe1020200a\n#define cfgBIF_CFG_DEV0_EPF2_0_BASE_CLASS                                                               0xfffe1020200b\n#define cfgBIF_CFG_DEV0_EPF2_0_CACHE_LINE                                                               0xfffe1020200c\n#define cfgBIF_CFG_DEV0_EPF2_0_LATENCY                                                                  0xfffe1020200d\n#define cfgBIF_CFG_DEV0_EPF2_0_HEADER                                                                   0xfffe1020200e\n#define cfgBIF_CFG_DEV0_EPF2_0_BIST                                                                     0xfffe1020200f\n#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDR_1                                                              0xfffe10202010\n#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDR_2                                                              0xfffe10202014\n#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDR_3                                                              0xfffe10202018\n#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDR_4                                                              0xfffe1020201c\n#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDR_5                                                              0xfffe10202020\n#define cfgBIF_CFG_DEV0_EPF2_0_BASE_ADDR_6                                                              0xfffe10202024\n#define cfgBIF_CFG_DEV0_EPF2_0_CARDBUS_CIS_PTR                                                          0xfffe10202028\n#define cfgBIF_CFG_DEV0_EPF2_0_ADAPTER_ID                                                               0xfffe1020202c\n#define cfgBIF_CFG_DEV0_EPF2_0_ROM_BASE_ADDR                                                            0xfffe10202030\n#define cfgBIF_CFG_DEV0_EPF2_0_CAP_PTR                                                                  0xfffe10202034\n#define cfgBIF_CFG_DEV0_EPF2_0_INTERRUPT_LINE                                                           0xfffe1020203c\n#define cfgBIF_CFG_DEV0_EPF2_0_INTERRUPT_PIN                                                            0xfffe1020203d\n#define cfgBIF_CFG_DEV0_EPF2_0_MIN_GRANT                                                                0xfffe1020203e\n#define cfgBIF_CFG_DEV0_EPF2_0_MAX_LATENCY                                                              0xfffe1020203f\n#define cfgBIF_CFG_DEV0_EPF2_0_VENDOR_CAP_LIST                                                          0xfffe10202048\n#define cfgBIF_CFG_DEV0_EPF2_0_ADAPTER_ID_W                                                             0xfffe1020204c\n#define cfgBIF_CFG_DEV0_EPF2_0_PMI_CAP_LIST                                                             0xfffe10202050\n#define cfgBIF_CFG_DEV0_EPF2_0_PMI_CAP                                                                  0xfffe10202052\n#define cfgBIF_CFG_DEV0_EPF2_0_PMI_STATUS_CNTL                                                          0xfffe10202054\n#define cfgBIF_CFG_DEV0_EPF2_0_SBRN                                                                     0xfffe10202060\n#define cfgBIF_CFG_DEV0_EPF2_0_FLADJ                                                                    0xfffe10202061\n#define cfgBIF_CFG_DEV0_EPF2_0_DBESL_DBESLD                                                             0xfffe10202062\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_CAP_LIST                                                            0xfffe10202064\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_CAP                                                                 0xfffe10202066\n#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_CAP                                                               0xfffe10202068\n#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_CNTL                                                              0xfffe1020206c\n#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_STATUS                                                            0xfffe1020206e\n#define cfgBIF_CFG_DEV0_EPF2_0_LINK_CAP                                                                 0xfffe10202070\n#define cfgBIF_CFG_DEV0_EPF2_0_LINK_CNTL                                                                0xfffe10202074\n#define cfgBIF_CFG_DEV0_EPF2_0_LINK_STATUS                                                              0xfffe10202076\n#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_CAP2                                                              0xfffe10202088\n#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_CNTL2                                                             0xfffe1020208c\n#define cfgBIF_CFG_DEV0_EPF2_0_DEVICE_STATUS2                                                           0xfffe1020208e\n#define cfgBIF_CFG_DEV0_EPF2_0_LINK_CAP2                                                                0xfffe10202090\n#define cfgBIF_CFG_DEV0_EPF2_0_LINK_CNTL2                                                               0xfffe10202094\n#define cfgBIF_CFG_DEV0_EPF2_0_LINK_STATUS2                                                             0xfffe10202096\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_CAP_LIST                                                             0xfffe102020a0\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MSG_CNTL                                                             0xfffe102020a2\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MSG_ADDR_LO                                                          0xfffe102020a4\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MSG_ADDR_HI                                                          0xfffe102020a8\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MSG_DATA                                                             0xfffe102020a8\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_EXT_MSG_DATA                                                         0xfffe102020aa\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MASK                                                                 0xfffe102020ac\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MSG_DATA_64                                                          0xfffe102020ac\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_EXT_MSG_DATA_64                                                      0xfffe102020ae\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_MASK_64                                                              0xfffe102020b0\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_PENDING                                                              0xfffe102020b0\n#define cfgBIF_CFG_DEV0_EPF2_0_MSI_PENDING_64                                                           0xfffe102020b4\n#define cfgBIF_CFG_DEV0_EPF2_0_MSIX_CAP_LIST                                                            0xfffe102020c0\n#define cfgBIF_CFG_DEV0_EPF2_0_MSIX_MSG_CNTL                                                            0xfffe102020c2\n#define cfgBIF_CFG_DEV0_EPF2_0_MSIX_TABLE                                                               0xfffe102020c4\n#define cfgBIF_CFG_DEV0_EPF2_0_MSIX_PBA                                                                 0xfffe102020c8\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0xfffe10202100\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0xfffe10202104\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC1                                                    0xfffe10202108\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_VENDOR_SPECIFIC2                                                    0xfffe1020210c\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0xfffe10202150\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_UNCORR_ERR_STATUS                                                   0xfffe10202154\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_UNCORR_ERR_MASK                                                     0xfffe10202158\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_UNCORR_ERR_SEVERITY                                                 0xfffe1020215c\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_CORR_ERR_STATUS                                                     0xfffe10202160\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_CORR_ERR_MASK                                                       0xfffe10202164\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ADV_ERR_CAP_CNTL                                                    0xfffe10202168\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG0                                                            0xfffe1020216c\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG1                                                            0xfffe10202170\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG2                                                            0xfffe10202174\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_HDR_LOG3                                                            0xfffe10202178\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG0                                                     0xfffe10202188\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG1                                                     0xfffe1020218c\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG2                                                     0xfffe10202190\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_TLP_PREFIX_LOG3                                                     0xfffe10202194\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR_ENH_CAP_LIST                                                    0xfffe10202200\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR1_CAP                                                            0xfffe10202204\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR1_CNTL                                                           0xfffe10202208\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR2_CAP                                                            0xfffe1020220c\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR2_CNTL                                                           0xfffe10202210\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR3_CAP                                                            0xfffe10202214\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR3_CNTL                                                           0xfffe10202218\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR4_CAP                                                            0xfffe1020221c\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR4_CNTL                                                           0xfffe10202220\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR5_CAP                                                            0xfffe10202224\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR5_CNTL                                                           0xfffe10202228\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR6_CAP                                                            0xfffe1020222c\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_BAR6_CNTL                                                           0xfffe10202230\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0xfffe10202240\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0xfffe10202244\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_DATA                                                     0xfffe10202248\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_PWR_BUDGET_CAP                                                      0xfffe1020224c\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_ENH_CAP_LIST                                                    0xfffe10202250\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_CAP                                                             0xfffe10202254\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_LATENCY_INDICATOR                                               0xfffe10202258\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_STATUS                                                          0xfffe1020225c\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_CNTL                                                            0xfffe1020225e\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0xfffe10202260\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0xfffe10202261\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0xfffe10202262\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0xfffe10202263\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0xfffe10202264\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0xfffe10202265\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0xfffe10202266\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0xfffe10202267\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ACS_ENH_CAP_LIST                                                    0xfffe102022a0\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ACS_CAP                                                             0xfffe102022a4\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ACS_CNTL                                                            0xfffe102022a6\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_PASID_ENH_CAP_LIST                                                  0xfffe102022d0\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_PASID_CAP                                                           0xfffe102022d4\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_PASID_CNTL                                                          0xfffe102022d6\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ARI_ENH_CAP_LIST                                                    0xfffe10202328\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ARI_CAP                                                             0xfffe1020232c\n#define cfgBIF_CFG_DEV0_EPF2_0_PCIE_ARI_CNTL                                                            0xfffe1020232e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF3_0_VENDOR_ID                                                                0xfffe10203000\n#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_ID                                                                0xfffe10203002\n#define cfgBIF_CFG_DEV0_EPF3_0_COMMAND                                                                  0xfffe10203004\n#define cfgBIF_CFG_DEV0_EPF3_0_STATUS                                                                   0xfffe10203006\n#define cfgBIF_CFG_DEV0_EPF3_0_REVISION_ID                                                              0xfffe10203008\n#define cfgBIF_CFG_DEV0_EPF3_0_PROG_INTERFACE                                                           0xfffe10203009\n#define cfgBIF_CFG_DEV0_EPF3_0_SUB_CLASS                                                                0xfffe1020300a\n#define cfgBIF_CFG_DEV0_EPF3_0_BASE_CLASS                                                               0xfffe1020300b\n#define cfgBIF_CFG_DEV0_EPF3_0_CACHE_LINE                                                               0xfffe1020300c\n#define cfgBIF_CFG_DEV0_EPF3_0_LATENCY                                                                  0xfffe1020300d\n#define cfgBIF_CFG_DEV0_EPF3_0_HEADER                                                                   0xfffe1020300e\n#define cfgBIF_CFG_DEV0_EPF3_0_BIST                                                                     0xfffe1020300f\n#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDR_1                                                              0xfffe10203010\n#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDR_2                                                              0xfffe10203014\n#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDR_3                                                              0xfffe10203018\n#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDR_4                                                              0xfffe1020301c\n#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDR_5                                                              0xfffe10203020\n#define cfgBIF_CFG_DEV0_EPF3_0_BASE_ADDR_6                                                              0xfffe10203024\n#define cfgBIF_CFG_DEV0_EPF3_0_CARDBUS_CIS_PTR                                                          0xfffe10203028\n#define cfgBIF_CFG_DEV0_EPF3_0_ADAPTER_ID                                                               0xfffe1020302c\n#define cfgBIF_CFG_DEV0_EPF3_0_ROM_BASE_ADDR                                                            0xfffe10203030\n#define cfgBIF_CFG_DEV0_EPF3_0_CAP_PTR                                                                  0xfffe10203034\n#define cfgBIF_CFG_DEV0_EPF3_0_INTERRUPT_LINE                                                           0xfffe1020303c\n#define cfgBIF_CFG_DEV0_EPF3_0_INTERRUPT_PIN                                                            0xfffe1020303d\n#define cfgBIF_CFG_DEV0_EPF3_0_MIN_GRANT                                                                0xfffe1020303e\n#define cfgBIF_CFG_DEV0_EPF3_0_MAX_LATENCY                                                              0xfffe1020303f\n#define cfgBIF_CFG_DEV0_EPF3_0_VENDOR_CAP_LIST                                                          0xfffe10203048\n#define cfgBIF_CFG_DEV0_EPF3_0_ADAPTER_ID_W                                                             0xfffe1020304c\n#define cfgBIF_CFG_DEV0_EPF3_0_PMI_CAP_LIST                                                             0xfffe10203050\n#define cfgBIF_CFG_DEV0_EPF3_0_PMI_CAP                                                                  0xfffe10203052\n#define cfgBIF_CFG_DEV0_EPF3_0_PMI_STATUS_CNTL                                                          0xfffe10203054\n#define cfgBIF_CFG_DEV0_EPF3_0_SBRN                                                                     0xfffe10203060\n#define cfgBIF_CFG_DEV0_EPF3_0_FLADJ                                                                    0xfffe10203061\n#define cfgBIF_CFG_DEV0_EPF3_0_DBESL_DBESLD                                                             0xfffe10203062\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_CAP_LIST                                                            0xfffe10203064\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_CAP                                                                 0xfffe10203066\n#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_CAP                                                               0xfffe10203068\n#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_CNTL                                                              0xfffe1020306c\n#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_STATUS                                                            0xfffe1020306e\n#define cfgBIF_CFG_DEV0_EPF3_0_LINK_CAP                                                                 0xfffe10203070\n#define cfgBIF_CFG_DEV0_EPF3_0_LINK_CNTL                                                                0xfffe10203074\n#define cfgBIF_CFG_DEV0_EPF3_0_LINK_STATUS                                                              0xfffe10203076\n#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_CAP2                                                              0xfffe10203088\n#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_CNTL2                                                             0xfffe1020308c\n#define cfgBIF_CFG_DEV0_EPF3_0_DEVICE_STATUS2                                                           0xfffe1020308e\n#define cfgBIF_CFG_DEV0_EPF3_0_LINK_CAP2                                                                0xfffe10203090\n#define cfgBIF_CFG_DEV0_EPF3_0_LINK_CNTL2                                                               0xfffe10203094\n#define cfgBIF_CFG_DEV0_EPF3_0_LINK_STATUS2                                                             0xfffe10203096\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_CAP_LIST                                                             0xfffe102030a0\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MSG_CNTL                                                             0xfffe102030a2\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MSG_ADDR_LO                                                          0xfffe102030a4\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MSG_ADDR_HI                                                          0xfffe102030a8\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MSG_DATA                                                             0xfffe102030a8\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_EXT_MSG_DATA                                                         0xfffe102030aa\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MASK                                                                 0xfffe102030ac\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MSG_DATA_64                                                          0xfffe102030ac\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_EXT_MSG_DATA_64                                                      0xfffe102030ae\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_MASK_64                                                              0xfffe102030b0\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_PENDING                                                              0xfffe102030b0\n#define cfgBIF_CFG_DEV0_EPF3_0_MSI_PENDING_64                                                           0xfffe102030b4\n#define cfgBIF_CFG_DEV0_EPF3_0_MSIX_CAP_LIST                                                            0xfffe102030c0\n#define cfgBIF_CFG_DEV0_EPF3_0_MSIX_MSG_CNTL                                                            0xfffe102030c2\n#define cfgBIF_CFG_DEV0_EPF3_0_MSIX_TABLE                                                               0xfffe102030c4\n#define cfgBIF_CFG_DEV0_EPF3_0_MSIX_PBA                                                                 0xfffe102030c8\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0xfffe10203100\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC_HDR                                                 0xfffe10203104\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC1                                                    0xfffe10203108\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_VENDOR_SPECIFIC2                                                    0xfffe1020310c\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0xfffe10203150\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_UNCORR_ERR_STATUS                                                   0xfffe10203154\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_UNCORR_ERR_MASK                                                     0xfffe10203158\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_UNCORR_ERR_SEVERITY                                                 0xfffe1020315c\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_CORR_ERR_STATUS                                                     0xfffe10203160\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_CORR_ERR_MASK                                                       0xfffe10203164\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ADV_ERR_CAP_CNTL                                                    0xfffe10203168\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG0                                                            0xfffe1020316c\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG1                                                            0xfffe10203170\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG2                                                            0xfffe10203174\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_HDR_LOG3                                                            0xfffe10203178\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG0                                                     0xfffe10203188\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG1                                                     0xfffe1020318c\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG2                                                     0xfffe10203190\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_TLP_PREFIX_LOG3                                                     0xfffe10203194\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR_ENH_CAP_LIST                                                    0xfffe10203200\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR1_CAP                                                            0xfffe10203204\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR1_CNTL                                                           0xfffe10203208\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR2_CAP                                                            0xfffe1020320c\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR2_CNTL                                                           0xfffe10203210\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR3_CAP                                                            0xfffe10203214\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR3_CNTL                                                           0xfffe10203218\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR4_CAP                                                            0xfffe1020321c\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR4_CNTL                                                           0xfffe10203220\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR5_CAP                                                            0xfffe10203224\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR5_CNTL                                                           0xfffe10203228\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR6_CAP                                                            0xfffe1020322c\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_BAR6_CNTL                                                           0xfffe10203230\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0xfffe10203240\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_DATA_SELECT                                              0xfffe10203244\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_DATA                                                     0xfffe10203248\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_PWR_BUDGET_CAP                                                      0xfffe1020324c\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_ENH_CAP_LIST                                                    0xfffe10203250\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_CAP                                                             0xfffe10203254\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_LATENCY_INDICATOR                                               0xfffe10203258\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_STATUS                                                          0xfffe1020325c\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_CNTL                                                            0xfffe1020325e\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0xfffe10203260\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0xfffe10203261\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0xfffe10203262\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0xfffe10203263\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0xfffe10203264\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0xfffe10203265\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0xfffe10203266\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0xfffe10203267\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ACS_ENH_CAP_LIST                                                    0xfffe102032a0\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ACS_CAP                                                             0xfffe102032a4\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ACS_CNTL                                                            0xfffe102032a6\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_PASID_ENH_CAP_LIST                                                  0xfffe102032d0\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_PASID_CAP                                                           0xfffe102032d4\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_PASID_CNTL                                                          0xfffe102032d6\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ARI_ENH_CAP_LIST                                                    0xfffe10203328\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ARI_CAP                                                             0xfffe1020332c\n#define cfgBIF_CFG_DEV0_EPF3_0_PCIE_ARI_CNTL                                                            0xfffe1020332e\n\n\n\n\n#define cfgPCIE_INDEX                                                                                   0x30200030\n#define cfgPCIE_DATA                                                                                    0x30200034\n#define cfgPCIE_INDEX2                                                                                  0x30200038\n#define cfgPCIE_DATA2                                                                                   0x3020003c\n#define cfgPCIE_INDEX_HI                                                                                0x30200040\n#define cfgPCIE_INDEX2_HI                                                                               0x30200044\n#define cfgSBIOS_SCRATCH_0                                                                              0x30200120\n#define cfgSBIOS_SCRATCH_1                                                                              0x30200124\n#define cfgSBIOS_SCRATCH_2                                                                              0x30200128\n#define cfgSBIOS_SCRATCH_3                                                                              0x3020012c\n#define cfgBIOS_SCRATCH_0                                                                               0x30200130\n#define cfgBIOS_SCRATCH_1                                                                               0x30200134\n#define cfgBIOS_SCRATCH_2                                                                               0x30200138\n#define cfgBIOS_SCRATCH_3                                                                               0x3020013c\n#define cfgBIOS_SCRATCH_4                                                                               0x30200140\n#define cfgBIOS_SCRATCH_5                                                                               0x30200144\n#define cfgBIOS_SCRATCH_6                                                                               0x30200148\n#define cfgBIOS_SCRATCH_7                                                                               0x3020014c\n#define cfgBIOS_SCRATCH_8                                                                               0x30200150\n#define cfgBIOS_SCRATCH_9                                                                               0x30200154\n#define cfgBIOS_SCRATCH_10                                                                              0x30200158\n#define cfgBIOS_SCRATCH_11                                                                              0x3020015c\n#define cfgBIOS_SCRATCH_12                                                                              0x30200160\n#define cfgBIOS_SCRATCH_13                                                                              0x30200164\n#define cfgBIOS_SCRATCH_14                                                                              0x30200168\n#define cfgBIOS_SCRATCH_15                                                                              0x3020016c\n#define cfgBIF_RLC_INTR_CNTL                                                                            0x30200180\n#define cfgBIF_VCE_INTR_CNTL                                                                            0x30200184\n#define cfgBIF_UVD_INTR_CNTL                                                                            0x30200188\n#define cfgGFX_MMIOREG_CAM_ADDR0                                                                        0x30200200\n#define cfgGFX_MMIOREG_CAM_REMAP_ADDR0                                                                  0x30200204\n#define cfgGFX_MMIOREG_CAM_ADDR1                                                                        0x30200208\n#define cfgGFX_MMIOREG_CAM_REMAP_ADDR1                                                                  0x3020020c\n#define cfgGFX_MMIOREG_CAM_ADDR2                                                                        0x30200210\n#define cfgGFX_MMIOREG_CAM_REMAP_ADDR2                                                                  0x30200214\n#define cfgGFX_MMIOREG_CAM_ADDR3                                                                        0x30200218\n#define cfgGFX_MMIOREG_CAM_REMAP_ADDR3                                                                  0x3020021c\n#define cfgGFX_MMIOREG_CAM_ADDR4                                                                        0x30200220\n#define cfgGFX_MMIOREG_CAM_REMAP_ADDR4                                                                  0x30200224\n#define cfgGFX_MMIOREG_CAM_ADDR5                                                                        0x30200228\n#define cfgGFX_MMIOREG_CAM_REMAP_ADDR5                                                                  0x3020022c\n#define cfgGFX_MMIOREG_CAM_ADDR6                                                                        0x30200230\n#define cfgGFX_MMIOREG_CAM_REMAP_ADDR6                                                                  0x30200234\n#define cfgGFX_MMIOREG_CAM_ADDR7                                                                        0x30200238\n#define cfgGFX_MMIOREG_CAM_REMAP_ADDR7                                                                  0x3020023c\n#define cfgGFX_MMIOREG_CAM_CNTL                                                                         0x30200240\n#define cfgGFX_MMIOREG_CAM_ZERO_CPL                                                                     0x30200244\n#define cfgGFX_MMIOREG_CAM_ONE_CPL                                                                      0x30200248\n#define cfgGFX_MMIOREG_CAM_PROGRAMMABLE_CPL                                                             0x3020024c\n#define cfgDRIVER_SCRATCH_0                                                                             0x30200250\n#define cfgDRIVER_SCRATCH_1                                                                             0x30200254\n#define cfgDRIVER_SCRATCH_2                                                                             0x30200258\n#define cfgDRIVER_SCRATCH_3                                                                             0x3020025c\n#define cfgDRIVER_SCRATCH_4                                                                             0x30200260\n#define cfgDRIVER_SCRATCH_5                                                                             0x30200264\n#define cfgDRIVER_SCRATCH_6                                                                             0x30200268\n#define cfgDRIVER_SCRATCH_7                                                                             0x3020026c\n#define cfgDRIVER_SCRATCH_8                                                                             0x30200270\n#define cfgDRIVER_SCRATCH_9                                                                             0x30200274\n#define cfgDRIVER_SCRATCH_10                                                                            0x30200278\n#define cfgDRIVER_SCRATCH_11                                                                            0x3020027c\n#define cfgDRIVER_SCRATCH_12                                                                            0x30200280\n#define cfgDRIVER_SCRATCH_13                                                                            0x30200284\n#define cfgDRIVER_SCRATCH_14                                                                            0x30200288\n#define cfgDRIVER_SCRATCH_15                                                                            0x3020028c\n#define cfgFW_SCRATCH_0                                                                                 0x30200290\n#define cfgFW_SCRATCH_1                                                                                 0x30200294\n#define cfgFW_SCRATCH_2                                                                                 0x30200298\n#define cfgFW_SCRATCH_3                                                                                 0x3020029c\n#define cfgFW_SCRATCH_4                                                                                 0x302002a0\n#define cfgFW_SCRATCH_5                                                                                 0x302002a4\n#define cfgFW_SCRATCH_6                                                                                 0x302002a8\n#define cfgFW_SCRATCH_7                                                                                 0x302002ac\n#define cfgFW_SCRATCH_8                                                                                 0x302002b0\n#define cfgFW_SCRATCH_9                                                                                 0x302002b4\n#define cfgFW_SCRATCH_10                                                                                0x302002b8\n#define cfgFW_SCRATCH_11                                                                                0x302002bc\n#define cfgFW_SCRATCH_12                                                                                0x302002c0\n#define cfgFW_SCRATCH_13                                                                                0x302002c4\n#define cfgFW_SCRATCH_14                                                                                0x302002c8\n#define cfgFW_SCRATCH_15                                                                                0x302002cc\n#define cfgSBIOS_SCRATCH_4                                                                              0x302002d0\n#define cfgSBIOS_SCRATCH_5                                                                              0x302002d4\n#define cfgSBIOS_SCRATCH_6                                                                              0x302002d8\n#define cfgSBIOS_SCRATCH_7                                                                              0x302002dc\n#define cfgSBIOS_SCRATCH_8                                                                              0x302002e0\n#define cfgSBIOS_SCRATCH_9                                                                              0x302002e4\n#define cfgSBIOS_SCRATCH_10                                                                             0x302002e8\n#define cfgSBIOS_SCRATCH_11                                                                             0x302002ec\n#define cfgSBIOS_SCRATCH_12                                                                             0x302002f0\n#define cfgSBIOS_SCRATCH_13                                                                             0x302002f4\n#define cfgSBIOS_SCRATCH_14                                                                             0x302002f8\n#define cfgSBIOS_SCRATCH_15                                                                             0x302002fc\n\n\n\n\n#define cfgDN_PCIE_RESERVED                                                                             0x30203600\n#define cfgDN_PCIE_SCRATCH                                                                              0x30203604\n#define cfgDN_PCIE_CNTL                                                                                 0x3020360c\n#define cfgDN_PCIE_CONFIG_CNTL                                                                          0x30203610\n#define cfgDN_PCIE_RX_CNTL2                                                                             0x30203614\n#define cfgDN_PCIE_BUS_CNTL                                                                             0x30203618\n#define cfgDN_PCIE_CFG_CNTL                                                                             0x3020361c\n#define cfgDN_PCIE_STRAP_F0                                                                             0x30203620\n#define cfgDN_PCIE_STRAP_MISC                                                                           0x30203624\n#define cfgDN_PCIE_STRAP_MISC2                                                                          0x30203628\n\n\n\n\n#define cfgPCIE_ERR_CNTL                                                                                0x30203630\n#define cfgPCIE_RX_CNTL                                                                                 0x30203634\n#define cfgPCIE_LC_SPEED_CNTL                                                                           0x30203638\n#define cfgPCIE_LC_CNTL2                                                                                0x3020363c\n#define cfgPCIEP_STRAP_MISC                                                                             0x30203640\n#define cfgLTR_MSG_INFO_FROM_EP                                                                         0x30203644\n\n\n\n\n#define cfgEP_PCIE_SCRATCH                                                                              0x30203580\n#define cfgEP_PCIE_CNTL                                                                                 0x30203588\n#define cfgEP_PCIE_INT_CNTL                                                                             0x3020358c\n#define cfgEP_PCIE_INT_STATUS                                                                           0x30203590\n#define cfgEP_PCIE_RX_CNTL2                                                                             0x30203594\n#define cfgEP_PCIE_BUS_CNTL                                                                             0x30203598\n#define cfgEP_PCIE_CFG_CNTL                                                                             0x3020359c\n#define cfgEP_PCIE_TX_LTR_CNTL                                                                          0x302035a4\n#define cfgPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0                                                             0x302035a8\n#define cfgPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1                                                             0x302035a9\n#define cfgPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2                                                             0x302035aa\n#define cfgPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3                                                             0x302035ab\n#define cfgPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4                                                             0x302035ac\n#define cfgPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5                                                             0x302035ad\n#define cfgPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6                                                             0x302035ae\n#define cfgPCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7                                                             0x302035af\n#define cfgEP_PCIE_STRAP_MISC                                                                           0x302035b0\n#define cfgEP_PCIE_STRAP_MISC2                                                                          0x302035b4\n#define cfgEP_PCIE_F0_DPA_CAP                                                                           0x302035bc\n#define cfgEP_PCIE_F0_DPA_LATENCY_INDICATOR                                                             0x302035c0\n#define cfgEP_PCIE_F0_DPA_CNTL                                                                          0x302035c1\n#define cfgPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                                             0x302035c3\n#define cfgPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                                             0x302035c4\n#define cfgPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                                             0x302035c5\n#define cfgPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                                             0x302035c6\n#define cfgPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                                             0x302035c7\n#define cfgPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                                             0x302035c8\n#define cfgPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                                             0x302035c9\n#define cfgPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                                             0x302035ca\n#define cfgEP_PCIE_PME_CONTROL                                                                          0x302035cb\n#define cfgEP_PCIEP_RESERVED                                                                            0x302035cc\n#define cfgEP_PCIE_TX_CNTL                                                                              0x302035d4\n#define cfgEP_PCIE_TX_REQUESTER_ID                                                                      0x302035d8\n#define cfgEP_PCIE_ERR_CNTL                                                                             0x302035dc\n#define cfgEP_PCIE_RX_CNTL                                                                              0x302035e0\n#define cfgEP_PCIE_LC_SPEED_CNTL                                                                        0x302035e4\n\n\n\n\n#define cfgBIF_BX_PF0_MM_INDEX                                                                          0x30200000\n#define cfgBIF_BX_PF0_MM_DATA                                                                           0x30200004\n#define cfgBIF_BX_PF0_MM_INDEX_HI                                                                       0x30200018\n\n\n\n\n#define cfgCC_BIF_BX_STRAP0                                                                             0x30203808\n#define cfgCC_BIF_BX_PINSTRAP0                                                                          0x30203810\n#define cfgBIF_MM_INDACCESS_CNTL                                                                        0x30203818\n#define cfgBUS_CNTL                                                                                     0x3020381c\n#define cfgBIF_SCRATCH0                                                                                 0x30203820\n#define cfgBIF_SCRATCH1                                                                                 0x30203824\n#define cfgBX_RESET_EN                                                                                  0x30203834\n#define cfgMM_CFGREGS_CNTL                                                                              0x30203838\n#define cfgBX_RESET_CNTL                                                                                0x30203840\n#define cfgINTERRUPT_CNTL                                                                               0x30203844\n#define cfgINTERRUPT_CNTL2                                                                              0x30203848\n#define cfgCLKREQB_PAD_CNTL                                                                             0x30203860\n#define cfgBIF_FEATURES_CONTROL_MISC                                                                    0x3020386c\n#define cfgHDP_ATOMIC_CONTROL_MISC                                                                      0x30203870\n#define cfgBIF_DOORBELL_CNTL                                                                            0x30203874\n#define cfgBIF_DOORBELL_INT_CNTL                                                                        0x30203878\n#define cfgBIF_FB_EN                                                                                    0x30203880\n#define cfgBIF_INTR_CNTL                                                                                0x30203884\n#define cfgBIF_MST_TRANS_PENDING_VF                                                                     0x302038a4\n#define cfgBIF_SLV_TRANS_PENDING_VF                                                                     0x302038a8\n#define cfgBACO_CNTL                                                                                    0x302038ac\n#define cfgBIF_BACO_EXIT_TIME0                                                                          0x302038b0\n#define cfgBIF_BACO_EXIT_TIMER1                                                                         0x302038b4\n#define cfgBIF_BACO_EXIT_TIMER2                                                                         0x302038b8\n#define cfgBIF_BACO_EXIT_TIMER3                                                                         0x302038bc\n#define cfgBIF_BACO_EXIT_TIMER4                                                                         0x302038c0\n#define cfgMEM_TYPE_CNTL                                                                                0x302038c4\n#define cfgNBIF_GFX_ADDR_LUT_CNTL                                                                       0x302038cc\n#define cfgNBIF_GFX_ADDR_LUT_0                                                                          0x302038d0\n#define cfgNBIF_GFX_ADDR_LUT_1                                                                          0x302038d4\n#define cfgNBIF_GFX_ADDR_LUT_2                                                                          0x302038d8\n#define cfgNBIF_GFX_ADDR_LUT_3                                                                          0x302038dc\n#define cfgNBIF_GFX_ADDR_LUT_4                                                                          0x302038e0\n#define cfgNBIF_GFX_ADDR_LUT_5                                                                          0x302038e4\n#define cfgNBIF_GFX_ADDR_LUT_6                                                                          0x302038e8\n#define cfgNBIF_GFX_ADDR_LUT_7                                                                          0x302038ec\n#define cfgNBIF_GFX_ADDR_LUT_8                                                                          0x302038f0\n#define cfgNBIF_GFX_ADDR_LUT_9                                                                          0x302038f4\n#define cfgNBIF_GFX_ADDR_LUT_10                                                                         0x302038f8\n#define cfgNBIF_GFX_ADDR_LUT_11                                                                         0x302038fc\n#define cfgNBIF_GFX_ADDR_LUT_12                                                                         0x30203900\n#define cfgNBIF_GFX_ADDR_LUT_13                                                                         0x30203904\n#define cfgNBIF_GFX_ADDR_LUT_14                                                                         0x30203908\n#define cfgNBIF_GFX_ADDR_LUT_15                                                                         0x3020390c\n#define cfgREMAP_HDP_MEM_FLUSH_CNTL                                                                     0x30203934\n#define cfgREMAP_HDP_REG_FLUSH_CNTL                                                                     0x30203938\n#define cfgBIF_RB_CNTL                                                                                  0x3020393c\n#define cfgBIF_RB_BASE                                                                                  0x30203940\n#define cfgBIF_RB_RPTR                                                                                  0x30203944\n#define cfgBIF_RB_WPTR                                                                                  0x30203948\n#define cfgBIF_RB_WPTR_ADDR_HI                                                                          0x3020394c\n#define cfgBIF_RB_WPTR_ADDR_LO                                                                          0x30203950\n#define cfgMAILBOX_INDEX                                                                                0x30203954\n#define cfgBIF_MP1_INTR_CTRL                                                                            0x30203988\n#define cfgBIF_GFX_SDMA_GPUIOV_CFG_SIZE                                                                 0x30203994\n#define cfgBIF_PERSTB_PAD_CNTL                                                                          0x302039a0\n#define cfgBIF_PX_EN_PAD_CNTL                                                                           0x302039a4\n#define cfgBIF_REFPADKIN_PAD_CNTL                                                                       0x302039a8\n#define cfgBIF_CLKREQB_PAD_CNTL                                                                         0x302039ac\n#define cfgBIF_PWRBRK_PAD_CNTL                                                                          0x302039b0\n#define cfgBIF_WAKEB_PAD_CNTL                                                                           0x302039b4\n#define cfgBIF_VAUX_PRESENT_PAD_CNTL                                                                    0x302039b8\n\n\n\n\n#define cfgRCC_ERR_INT_CNTL                                                                             0x30203698\n#define cfgRCC_BACO_CNTL_MISC                                                                           0x3020369c\n#define cfgRCC_RESET_EN                                                                                 0x302036a0\n#define cfgRCC_VDM_SUPPORT                                                                              0x302036a4\n#define cfgRCC_MARGIN_PARAM_CNTL0                                                                       0x302036a8\n#define cfgRCC_MARGIN_PARAM_CNTL1                                                                       0x302036ac\n#define cfgRCC_GPUIOV_REGION                                                                            0x302036b0\n#define cfgRCC_PEER_REG_RANGE0                                                                          0x30203778\n#define cfgRCC_PEER_REG_RANGE1                                                                          0x3020377c\n#define cfgRCC_BUS_CNTL                                                                                 0x30203784\n#define cfgRCC_CONFIG_CNTL                                                                              0x30203788\n#define cfgRCC_CONFIG_F0_BASE                                                                           0x30203798\n#define cfgRCC_CONFIG_APER_SIZE                                                                         0x3020379c\n#define cfgRCC_CONFIG_REG_APER_SIZE                                                                     0x302037a0\n#define cfgRCC_XDMA_LO                                                                                  0x302037a4\n#define cfgRCC_XDMA_HI                                                                                  0x302037a8\n#define cfgRCC_FEATURES_CONTROL_MISC                                                                    0x302037ac\n#define cfgRCC_BUSNUM_CNTL1                                                                             0x302037b0\n#define cfgRCC_BUSNUM_LIST0                                                                             0x302037b4\n#define cfgRCC_BUSNUM_LIST1                                                                             0x302037b8\n#define cfgRCC_BUSNUM_CNTL2                                                                             0x302037bc\n#define cfgRCC_CAPTURE_HOST_BUSNUM                                                                      0x302037c0\n#define cfgRCC_HOST_BUSNUM                                                                              0x302037c4\n#define cfgRCC_PEER0_FB_OFFSET_HI                                                                       0x302037c8\n#define cfgRCC_PEER0_FB_OFFSET_LO                                                                       0x302037cc\n#define cfgRCC_PEER1_FB_OFFSET_HI                                                                       0x302037d0\n#define cfgRCC_PEER1_FB_OFFSET_LO                                                                       0x302037d4\n#define cfgRCC_PEER2_FB_OFFSET_HI                                                                       0x302037d8\n#define cfgRCC_PEER2_FB_OFFSET_LO                                                                       0x302037dc\n#define cfgRCC_PEER3_FB_OFFSET_HI                                                                       0x302037e0\n#define cfgRCC_PEER3_FB_OFFSET_LO                                                                       0x302037e4\n#define cfgRCC_DEVFUNCNUM_LIST0                                                                         0x302037e8\n#define cfgRCC_DEVFUNCNUM_LIST1                                                                         0x302037ec\n#define cfgRCC_DEV0_LINK_CNTL                                                                           0x302037f4\n#define cfgRCC_CMN_LINK_CNTL                                                                            0x302037f8\n#define cfgRCC_EP_REQUESTERID_RESTORE                                                                   0x302037fc\n#define cfgRCC_LTR_LSWITCH_CNTL                                                                         0x30203800\n#define cfgRCC_MH_ARB_CNTL                                                                              0x30203804\n\n\n\n\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT0_ADDR_LO                                                          0x30242000\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT0_ADDR_HI                                                          0x30242004\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT0_MSG_DATA                                                         0x30242008\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT0_CONTROL                                                          0x3024200c\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT1_ADDR_LO                                                          0x30242010\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT1_ADDR_HI                                                          0x30242014\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT1_MSG_DATA                                                         0x30242018\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT1_CONTROL                                                          0x3024201c\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT2_ADDR_LO                                                          0x30242020\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT2_ADDR_HI                                                          0x30242024\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT2_MSG_DATA                                                         0x30242028\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT2_CONTROL                                                          0x3024202c\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT3_ADDR_LO                                                          0x30242030\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT3_ADDR_HI                                                          0x30242034\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT3_MSG_DATA                                                         0x30242038\n#define cfgRCC_DEV0_EPF0_GFXMSIX_VECT3_CONTROL                                                          0x3024203c\n#define cfgRCC_DEV0_EPF0_GFXMSIX_PBA                                                                    0x30243000\n\n\n\n\n#define cfgRCC_BIF_STRAP0                                                                               0x30203480\n#define cfgRCC_BIF_STRAP1                                                                               0x30203484\n#define cfgRCC_BIF_STRAP2                                                                               0x30203488\n#define cfgRCC_BIF_STRAP3                                                                               0x3020348c\n#define cfgRCC_BIF_STRAP4                                                                               0x30203490\n#define cfgRCC_BIF_STRAP5                                                                               0x30203494\n#define cfgRCC_BIF_STRAP6                                                                               0x30203498\n#define cfgRCC_DEV0_PORT_STRAP0                                                                         0x3020349c\n#define cfgRCC_DEV0_PORT_STRAP1                                                                         0x302034a0\n#define cfgRCC_DEV0_PORT_STRAP10                                                                        0x302034a4\n#define cfgRCC_DEV0_PORT_STRAP11                                                                        0x302034a8\n#define cfgRCC_DEV0_PORT_STRAP12                                                                        0x302034ac\n#define cfgRCC_DEV0_PORT_STRAP13                                                                        0x302034b0\n#define cfgRCC_DEV0_PORT_STRAP14                                                                        0x302034b4\n#define cfgRCC_DEV0_PORT_STRAP2                                                                         0x302034b8\n#define cfgRCC_DEV0_PORT_STRAP3                                                                         0x302034bc\n#define cfgRCC_DEV0_PORT_STRAP4                                                                         0x302034c0\n#define cfgRCC_DEV0_PORT_STRAP5                                                                         0x302034c4\n#define cfgRCC_DEV0_PORT_STRAP6                                                                         0x302034c8\n#define cfgRCC_DEV0_PORT_STRAP7                                                                         0x302034cc\n#define cfgRCC_DEV0_PORT_STRAP8                                                                         0x302034d0\n#define cfgRCC_DEV0_PORT_STRAP9                                                                         0x302034d4\n#define cfgRCC_DEV0_EPF0_STRAP0                                                                         0x302034d8\n#define cfgRCC_DEV0_EPF0_STRAP1                                                                         0x302034dc\n#define cfgRCC_DEV0_EPF0_STRAP13                                                                        0x302034e0\n#define cfgRCC_DEV0_EPF0_STRAP14                                                                        0x302034e4\n#define cfgRCC_DEV0_EPF0_STRAP15                                                                        0x302034e8\n#define cfgRCC_DEV0_EPF0_STRAP16                                                                        0x302034ec\n#define cfgRCC_DEV0_EPF0_STRAP17                                                                        0x302034f0\n#define cfgRCC_DEV0_EPF0_STRAP18                                                                        0x302034f4\n#define cfgRCC_DEV0_EPF0_STRAP2                                                                         0x302034f8\n#define cfgRCC_DEV0_EPF0_STRAP26                                                                        0x302034fc\n#define cfgRCC_DEV0_EPF0_STRAP3                                                                         0x30203500\n#define cfgRCC_DEV0_EPF0_STRAP4                                                                         0x30203504\n#define cfgRCC_DEV0_EPF0_STRAP5                                                                         0x30203508\n#define cfgRCC_DEV0_EPF0_STRAP8                                                                         0x3020350c\n#define cfgRCC_DEV0_EPF0_STRAP9                                                                         0x30203510\n#define cfgRCC_DEV0_EPF1_STRAP0                                                                         0x30203514\n#define cfgRCC_DEV0_EPF1_STRAP2                                                                         0x30203544\n#define cfgRCC_DEV0_EPF1_STRAP20                                                                        0x30203548\n#define cfgRCC_DEV0_EPF1_STRAP21                                                                        0x3020354c\n#define cfgRCC_DEV0_EPF1_STRAP22                                                                        0x30203550\n#define cfgRCC_DEV0_EPF1_STRAP23                                                                        0x30203554\n#define cfgRCC_DEV0_EPF1_STRAP24                                                                        0x30203558\n#define cfgRCC_DEV0_EPF1_STRAP25                                                                        0x3020355c\n#define cfgRCC_DEV0_EPF1_STRAP3                                                                         0x30203560\n#define cfgRCC_DEV0_EPF1_STRAP4                                                                         0x30203564\n#define cfgRCC_DEV0_EPF1_STRAP5                                                                         0x30203568\n#define cfgRCC_DEV0_EPF1_STRAP6                                                                         0x3020356c\n#define cfgRCC_DEV0_EPF1_STRAP7                                                                         0x30203570\n\n\n\n\n#define cfgBIF_BX_PF_BIF_BME_STATUS                                                                     0x3020382c\n#define cfgBIF_BX_PF_BIF_ATOMIC_ERR_LOG                                                                 0x30203830\n#define cfgBIF_BX_PF_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                               0x3020384c\n#define cfgBIF_BX_PF_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                                0x30203850\n#define cfgBIF_BX_PF_DOORBELL_SELFRING_GPA_APER_CNTL                                                    0x30203854\n#define cfgBIF_BX_PF_HDP_REG_COHERENCY_FLUSH_CNTL                                                       0x30203858\n#define cfgBIF_BX_PF_HDP_MEM_COHERENCY_FLUSH_CNTL                                                       0x3020385c\n#define cfgBIF_BX_PF_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                                  0x30203864\n#define cfgBIF_BX_PF_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                             0x30203868\n#define cfgBIF_BX_PF_GPU_HDP_FLUSH_REQ                                                                  0x30203898\n#define cfgBIF_BX_PF_GPU_HDP_FLUSH_DONE                                                                 0x3020389c\n#define cfgBIF_BX_PF_BIF_TRANS_PENDING                                                                  0x302038a0\n#define cfgBIF_BX_PF_NBIF_GFX_ADDR_LUT_BYPASS                                                           0x302038c8\n#define cfgBIF_BX_PF_MAILBOX_MSGBUF_TRN_DW0                                                             0x30203958\n#define cfgBIF_BX_PF_MAILBOX_MSGBUF_TRN_DW1                                                             0x3020395c\n#define cfgBIF_BX_PF_MAILBOX_MSGBUF_TRN_DW2                                                             0x30203960\n#define cfgBIF_BX_PF_MAILBOX_MSGBUF_TRN_DW3                                                             0x30203964\n#define cfgBIF_BX_PF_MAILBOX_MSGBUF_RCV_DW0                                                             0x30203968\n#define cfgBIF_BX_PF_MAILBOX_MSGBUF_RCV_DW1                                                             0x3020396c\n#define cfgBIF_BX_PF_MAILBOX_MSGBUF_RCV_DW2                                                             0x30203970\n#define cfgBIF_BX_PF_MAILBOX_MSGBUF_RCV_DW3                                                             0x30203974\n#define cfgBIF_BX_PF_MAILBOX_CONTROL                                                                    0x30203978\n#define cfgBIF_BX_PF_MAILBOX_INT_CNTL                                                                   0x3020397c\n#define cfgBIF_BX_PF_BIF_VMHV_MAILBOX                                                                   0x30203980\n\n\n\n\n#define cfgRCC_DEV0_EPF0_RCC_ERR_LOG                                                                    0x30203694\n#define cfgRCC_DEV0_EPF0_RCC_DOORBELL_APER_EN                                                           0x30203780\n#define cfgRCC_DEV0_EPF0_RCC_CONFIG_MEMSIZE                                                             0x3020378c\n#define cfgRCC_DEV0_EPF0_RCC_CONFIG_RESERVED                                                            0x30203790\n#define cfgRCC_DEV0_EPF0_RCC_IOV_FUNC_IDENTIFIER                                                        0x30203794\n\n\n\n\n#define cfgSHUB_REGS_IF_CTL                                                                             0x30203b8c\n#define cfgNGDC_MGCG_CTRL                                                                               0x30203ba8\n#define cfgNGDC_RESERVED_0                                                                              0x30203bac\n#define cfgNGDC_RESERVED_1                                                                              0x30203bb0\n#define cfgATDMA_MISC_CNTL                                                                              0x30203bf4\n#define cfgS2A_MISC_CNTL                                                                                0x30203bfc\n#define cfgNGDC_PG_MISC_CTRL                                                                            0x30203c60\n#define cfgNGDC_PGMST_CTRL                                                                              0x30203c64\n#define cfgNGDC_PGSLV_CTRL                                                                              0x30203c68\n\n\n\n\n#define cfgSUM_INDEX                                                                                    0x1000e0\n#define cfgSUM_DATA                                                                                     0x1000e4\n#define cfgSUM_INDEX_HI                                                                                 0x1000ec\n\n\n\n\n#define cfgSHADOW_COMMAND                                                                               0xfffe30000004\n#define cfgSHADOW_BASE_ADDR_1                                                                           0xfffe30000010\n#define cfgSHADOW_BASE_ADDR_2                                                                           0xfffe30000014\n#define cfgSHADOW_SUB_BUS_NUMBER_LATENCY                                                                0xfffe30000018\n#define cfgSHADOW_IO_BASE_LIMIT                                                                         0xfffe3000001c\n#define cfgSHADOW_MEM_BASE_LIMIT                                                                        0xfffe30000020\n#define cfgSHADOW_PREF_BASE_LIMIT                                                                       0xfffe30000024\n#define cfgSHADOW_PREF_BASE_UPPER                                                                       0xfffe30000028\n#define cfgSHADOW_PREF_LIMIT_UPPER                                                                      0xfffe3000002c\n#define cfgSHADOW_IO_BASE_LIMIT_HI                                                                      0xfffe30000030\n#define cfgSUC_INDEX                                                                                    0xfffe300000e0\n#define cfgSUC_DATA                                                                                     0xfffe300000e4\n\n\n\n\n#define cfgBIF_BX_PF1_MM_INDEX                                                                          0x0000\n#define cfgBIF_BX_PF1_MM_DATA                                                                           0x0004\n#define cfgBIF_BX_PF1_MM_INDEX_HI                                                                       0x0018\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_VENDOR_ID                                                            0xfffe10300000\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_DEVICE_ID                                                            0xfffe10300002\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_COMMAND                                                              0xfffe10300004\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_STATUS                                                               0xfffe10300006\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_REVISION_ID                                                          0xfffe10300008\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PROG_INTERFACE                                                       0xfffe10300009\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_SUB_CLASS                                                            0xfffe1030000a\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_BASE_CLASS                                                           0xfffe1030000b\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_CACHE_LINE                                                           0xfffe1030000c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_LATENCY                                                              0xfffe1030000d\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_HEADER                                                               0xfffe1030000e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_BIST                                                                 0xfffe1030000f\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_BASE_ADDR_1                                                          0xfffe10300010\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_BASE_ADDR_2                                                          0xfffe10300014\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_BASE_ADDR_3                                                          0xfffe10300018\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_BASE_ADDR_4                                                          0xfffe1030001c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_BASE_ADDR_5                                                          0xfffe10300020\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_BASE_ADDR_6                                                          0xfffe10300024\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_CARDBUS_CIS_PTR                                                      0xfffe10300028\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_ADAPTER_ID                                                           0xfffe1030002c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_ROM_BASE_ADDR                                                        0xfffe10300030\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_CAP_PTR                                                              0xfffe10300034\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_INTERRUPT_LINE                                                       0xfffe1030003c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_INTERRUPT_PIN                                                        0xfffe1030003d\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MIN_GRANT                                                            0xfffe1030003e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MAX_LATENCY                                                          0xfffe1030003f\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_CAP_LIST                                                        0xfffe10300064\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_CAP                                                             0xfffe10300066\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_DEVICE_CAP                                                           0xfffe10300068\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_DEVICE_CNTL                                                          0xfffe1030006c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_DEVICE_STATUS                                                        0xfffe1030006e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_LINK_CAP                                                             0xfffe10300070\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_LINK_CNTL                                                            0xfffe10300074\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_LINK_STATUS                                                          0xfffe10300076\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_DEVICE_CAP2                                                          0xfffe10300088\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_DEVICE_CNTL2                                                         0xfffe1030008c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_DEVICE_STATUS2                                                       0xfffe1030008e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_LINK_CAP2                                                            0xfffe10300090\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_LINK_CNTL2                                                           0xfffe10300094\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_LINK_STATUS2                                                         0xfffe10300096\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_CAP_LIST                                                         0xfffe103000a0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_MSG_CNTL                                                         0xfffe103000a2\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_MSG_ADDR_LO                                                      0xfffe103000a4\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_MSG_ADDR_HI                                                      0xfffe103000a8\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_MSG_DATA                                                         0xfffe103000a8\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_EXT_MSG_DATA                                                     0xfffe103000aa\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_MASK                                                             0xfffe103000ac\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_MSG_DATA_64                                                      0xfffe103000ac\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_EXT_MSG_DATA_64                                                  0xfffe103000ae\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_MASK_64                                                          0xfffe103000b0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_PENDING                                                          0xfffe103000b0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSI_PENDING_64                                                       0xfffe103000b4\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSIX_CAP_LIST                                                        0xfffe103000c0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSIX_MSG_CNTL                                                        0xfffe103000c2\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSIX_TABLE                                                           0xfffe103000c4\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_MSIX_PBA                                                             0xfffe103000c8\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0xfffe10300100\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_VENDOR_SPECIFIC_HDR                                             0xfffe10300104\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_VENDOR_SPECIFIC1                                                0xfffe10300108\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_VENDOR_SPECIFIC2                                                0xfffe1030010c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0xfffe10300150\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_UNCORR_ERR_STATUS                                               0xfffe10300154\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_UNCORR_ERR_MASK                                                 0xfffe10300158\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_UNCORR_ERR_SEVERITY                                             0xfffe1030015c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_CORR_ERR_STATUS                                                 0xfffe10300160\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_CORR_ERR_MASK                                                   0xfffe10300164\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_ADV_ERR_CAP_CNTL                                                0xfffe10300168\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_HDR_LOG0                                                        0xfffe1030016c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_HDR_LOG1                                                        0xfffe10300170\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_HDR_LOG2                                                        0xfffe10300174\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_HDR_LOG3                                                        0xfffe10300178\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_TLP_PREFIX_LOG0                                                 0xfffe10300188\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_TLP_PREFIX_LOG1                                                 0xfffe1030018c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_TLP_PREFIX_LOG2                                                 0xfffe10300190\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_TLP_PREFIX_LOG3                                                 0xfffe10300194\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_ARI_ENH_CAP_LIST                                                0xfffe10300328\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_ARI_CAP                                                         0xfffe1030032c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_0_PCIE_ARI_CNTL                                                        0xfffe1030032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_VENDOR_ID                                                            0xfffe10301000\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_DEVICE_ID                                                            0xfffe10301002\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_COMMAND                                                              0xfffe10301004\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_STATUS                                                               0xfffe10301006\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_REVISION_ID                                                          0xfffe10301008\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PROG_INTERFACE                                                       0xfffe10301009\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_SUB_CLASS                                                            0xfffe1030100a\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_BASE_CLASS                                                           0xfffe1030100b\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_CACHE_LINE                                                           0xfffe1030100c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_LATENCY                                                              0xfffe1030100d\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_HEADER                                                               0xfffe1030100e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_BIST                                                                 0xfffe1030100f\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_BASE_ADDR_1                                                          0xfffe10301010\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_BASE_ADDR_2                                                          0xfffe10301014\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_BASE_ADDR_3                                                          0xfffe10301018\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_BASE_ADDR_4                                                          0xfffe1030101c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_BASE_ADDR_5                                                          0xfffe10301020\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_BASE_ADDR_6                                                          0xfffe10301024\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_CARDBUS_CIS_PTR                                                      0xfffe10301028\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_ADAPTER_ID                                                           0xfffe1030102c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_ROM_BASE_ADDR                                                        0xfffe10301030\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_CAP_PTR                                                              0xfffe10301034\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_INTERRUPT_LINE                                                       0xfffe1030103c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_INTERRUPT_PIN                                                        0xfffe1030103d\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MIN_GRANT                                                            0xfffe1030103e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MAX_LATENCY                                                          0xfffe1030103f\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_CAP_LIST                                                        0xfffe10301064\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_CAP                                                             0xfffe10301066\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_DEVICE_CAP                                                           0xfffe10301068\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_DEVICE_CNTL                                                          0xfffe1030106c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_DEVICE_STATUS                                                        0xfffe1030106e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_LINK_CAP                                                             0xfffe10301070\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_LINK_CNTL                                                            0xfffe10301074\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_LINK_STATUS                                                          0xfffe10301076\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_DEVICE_CAP2                                                          0xfffe10301088\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_DEVICE_CNTL2                                                         0xfffe1030108c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_DEVICE_STATUS2                                                       0xfffe1030108e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_LINK_CAP2                                                            0xfffe10301090\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_LINK_CNTL2                                                           0xfffe10301094\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_LINK_STATUS2                                                         0xfffe10301096\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_CAP_LIST                                                         0xfffe103010a0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_MSG_CNTL                                                         0xfffe103010a2\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_MSG_ADDR_LO                                                      0xfffe103010a4\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_MSG_ADDR_HI                                                      0xfffe103010a8\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_MSG_DATA                                                         0xfffe103010a8\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_EXT_MSG_DATA                                                     0xfffe103010aa\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_MASK                                                             0xfffe103010ac\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_MSG_DATA_64                                                      0xfffe103010ac\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_EXT_MSG_DATA_64                                                  0xfffe103010ae\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_MASK_64                                                          0xfffe103010b0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_PENDING                                                          0xfffe103010b0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSI_PENDING_64                                                       0xfffe103010b4\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSIX_CAP_LIST                                                        0xfffe103010c0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSIX_MSG_CNTL                                                        0xfffe103010c2\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSIX_TABLE                                                           0xfffe103010c4\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_MSIX_PBA                                                             0xfffe103010c8\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0xfffe10301100\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_VENDOR_SPECIFIC_HDR                                             0xfffe10301104\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_VENDOR_SPECIFIC1                                                0xfffe10301108\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_VENDOR_SPECIFIC2                                                0xfffe1030110c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0xfffe10301150\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_UNCORR_ERR_STATUS                                               0xfffe10301154\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_UNCORR_ERR_MASK                                                 0xfffe10301158\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_UNCORR_ERR_SEVERITY                                             0xfffe1030115c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_CORR_ERR_STATUS                                                 0xfffe10301160\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_CORR_ERR_MASK                                                   0xfffe10301164\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_ADV_ERR_CAP_CNTL                                                0xfffe10301168\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_HDR_LOG0                                                        0xfffe1030116c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_HDR_LOG1                                                        0xfffe10301170\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_HDR_LOG2                                                        0xfffe10301174\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_HDR_LOG3                                                        0xfffe10301178\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_TLP_PREFIX_LOG0                                                 0xfffe10301188\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_TLP_PREFIX_LOG1                                                 0xfffe1030118c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_TLP_PREFIX_LOG2                                                 0xfffe10301190\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_TLP_PREFIX_LOG3                                                 0xfffe10301194\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_ARI_ENH_CAP_LIST                                                0xfffe10301328\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_ARI_CAP                                                         0xfffe1030132c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_0_PCIE_ARI_CNTL                                                        0xfffe1030132e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_VENDOR_ID                                                            0xfffe10302000\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_DEVICE_ID                                                            0xfffe10302002\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_COMMAND                                                              0xfffe10302004\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_STATUS                                                               0xfffe10302006\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_REVISION_ID                                                          0xfffe10302008\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PROG_INTERFACE                                                       0xfffe10302009\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_SUB_CLASS                                                            0xfffe1030200a\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_BASE_CLASS                                                           0xfffe1030200b\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_CACHE_LINE                                                           0xfffe1030200c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_LATENCY                                                              0xfffe1030200d\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_HEADER                                                               0xfffe1030200e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_BIST                                                                 0xfffe1030200f\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_BASE_ADDR_1                                                          0xfffe10302010\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_BASE_ADDR_2                                                          0xfffe10302014\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_BASE_ADDR_3                                                          0xfffe10302018\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_BASE_ADDR_4                                                          0xfffe1030201c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_BASE_ADDR_5                                                          0xfffe10302020\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_BASE_ADDR_6                                                          0xfffe10302024\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_CARDBUS_CIS_PTR                                                      0xfffe10302028\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_ADAPTER_ID                                                           0xfffe1030202c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_ROM_BASE_ADDR                                                        0xfffe10302030\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_CAP_PTR                                                              0xfffe10302034\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_INTERRUPT_LINE                                                       0xfffe1030203c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_INTERRUPT_PIN                                                        0xfffe1030203d\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MIN_GRANT                                                            0xfffe1030203e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MAX_LATENCY                                                          0xfffe1030203f\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_CAP_LIST                                                        0xfffe10302064\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_CAP                                                             0xfffe10302066\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_DEVICE_CAP                                                           0xfffe10302068\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_DEVICE_CNTL                                                          0xfffe1030206c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_DEVICE_STATUS                                                        0xfffe1030206e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_LINK_CAP                                                             0xfffe10302070\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_LINK_CNTL                                                            0xfffe10302074\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_LINK_STATUS                                                          0xfffe10302076\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_DEVICE_CAP2                                                          0xfffe10302088\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_DEVICE_CNTL2                                                         0xfffe1030208c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_DEVICE_STATUS2                                                       0xfffe1030208e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_LINK_CAP2                                                            0xfffe10302090\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_LINK_CNTL2                                                           0xfffe10302094\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_LINK_STATUS2                                                         0xfffe10302096\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_CAP_LIST                                                         0xfffe103020a0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_MSG_CNTL                                                         0xfffe103020a2\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_MSG_ADDR_LO                                                      0xfffe103020a4\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_MSG_ADDR_HI                                                      0xfffe103020a8\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_MSG_DATA                                                         0xfffe103020a8\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_EXT_MSG_DATA                                                     0xfffe103020aa\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_MASK                                                             0xfffe103020ac\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_MSG_DATA_64                                                      0xfffe103020ac\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_EXT_MSG_DATA_64                                                  0xfffe103020ae\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_MASK_64                                                          0xfffe103020b0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_PENDING                                                          0xfffe103020b0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSI_PENDING_64                                                       0xfffe103020b4\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSIX_CAP_LIST                                                        0xfffe103020c0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSIX_MSG_CNTL                                                        0xfffe103020c2\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSIX_TABLE                                                           0xfffe103020c4\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_MSIX_PBA                                                             0xfffe103020c8\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0xfffe10302100\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_VENDOR_SPECIFIC_HDR                                             0xfffe10302104\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_VENDOR_SPECIFIC1                                                0xfffe10302108\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_VENDOR_SPECIFIC2                                                0xfffe1030210c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0xfffe10302150\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_UNCORR_ERR_STATUS                                               0xfffe10302154\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_UNCORR_ERR_MASK                                                 0xfffe10302158\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_UNCORR_ERR_SEVERITY                                             0xfffe1030215c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_CORR_ERR_STATUS                                                 0xfffe10302160\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_CORR_ERR_MASK                                                   0xfffe10302164\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_ADV_ERR_CAP_CNTL                                                0xfffe10302168\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_HDR_LOG0                                                        0xfffe1030216c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_HDR_LOG1                                                        0xfffe10302170\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_HDR_LOG2                                                        0xfffe10302174\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_HDR_LOG3                                                        0xfffe10302178\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_TLP_PREFIX_LOG0                                                 0xfffe10302188\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_TLP_PREFIX_LOG1                                                 0xfffe1030218c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_TLP_PREFIX_LOG2                                                 0xfffe10302190\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_TLP_PREFIX_LOG3                                                 0xfffe10302194\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_ARI_ENH_CAP_LIST                                                0xfffe10302328\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_ARI_CAP                                                         0xfffe1030232c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_0_PCIE_ARI_CNTL                                                        0xfffe1030232e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_VENDOR_ID                                                            0xfffe10303000\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_DEVICE_ID                                                            0xfffe10303002\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_COMMAND                                                              0xfffe10303004\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_STATUS                                                               0xfffe10303006\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_REVISION_ID                                                          0xfffe10303008\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PROG_INTERFACE                                                       0xfffe10303009\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_SUB_CLASS                                                            0xfffe1030300a\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_BASE_CLASS                                                           0xfffe1030300b\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_CACHE_LINE                                                           0xfffe1030300c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_LATENCY                                                              0xfffe1030300d\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_HEADER                                                               0xfffe1030300e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_BIST                                                                 0xfffe1030300f\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_BASE_ADDR_1                                                          0xfffe10303010\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_BASE_ADDR_2                                                          0xfffe10303014\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_BASE_ADDR_3                                                          0xfffe10303018\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_BASE_ADDR_4                                                          0xfffe1030301c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_BASE_ADDR_5                                                          0xfffe10303020\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_BASE_ADDR_6                                                          0xfffe10303024\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_CARDBUS_CIS_PTR                                                      0xfffe10303028\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_ADAPTER_ID                                                           0xfffe1030302c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_ROM_BASE_ADDR                                                        0xfffe10303030\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_CAP_PTR                                                              0xfffe10303034\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_INTERRUPT_LINE                                                       0xfffe1030303c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_INTERRUPT_PIN                                                        0xfffe1030303d\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MIN_GRANT                                                            0xfffe1030303e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MAX_LATENCY                                                          0xfffe1030303f\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_CAP_LIST                                                        0xfffe10303064\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_CAP                                                             0xfffe10303066\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_DEVICE_CAP                                                           0xfffe10303068\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_DEVICE_CNTL                                                          0xfffe1030306c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_DEVICE_STATUS                                                        0xfffe1030306e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_LINK_CAP                                                             0xfffe10303070\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_LINK_CNTL                                                            0xfffe10303074\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_LINK_STATUS                                                          0xfffe10303076\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_DEVICE_CAP2                                                          0xfffe10303088\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_DEVICE_CNTL2                                                         0xfffe1030308c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_DEVICE_STATUS2                                                       0xfffe1030308e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_LINK_CAP2                                                            0xfffe10303090\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_LINK_CNTL2                                                           0xfffe10303094\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_LINK_STATUS2                                                         0xfffe10303096\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_CAP_LIST                                                         0xfffe103030a0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_MSG_CNTL                                                         0xfffe103030a2\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_MSG_ADDR_LO                                                      0xfffe103030a4\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_MSG_ADDR_HI                                                      0xfffe103030a8\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_MSG_DATA                                                         0xfffe103030a8\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_EXT_MSG_DATA                                                     0xfffe103030aa\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_MASK                                                             0xfffe103030ac\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_MSG_DATA_64                                                      0xfffe103030ac\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_EXT_MSG_DATA_64                                                  0xfffe103030ae\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_MASK_64                                                          0xfffe103030b0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_PENDING                                                          0xfffe103030b0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSI_PENDING_64                                                       0xfffe103030b4\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSIX_CAP_LIST                                                        0xfffe103030c0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSIX_MSG_CNTL                                                        0xfffe103030c2\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSIX_TABLE                                                           0xfffe103030c4\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_MSIX_PBA                                                             0xfffe103030c8\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0xfffe10303100\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_VENDOR_SPECIFIC_HDR                                             0xfffe10303104\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_VENDOR_SPECIFIC1                                                0xfffe10303108\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_VENDOR_SPECIFIC2                                                0xfffe1030310c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0xfffe10303150\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_UNCORR_ERR_STATUS                                               0xfffe10303154\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_UNCORR_ERR_MASK                                                 0xfffe10303158\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_UNCORR_ERR_SEVERITY                                             0xfffe1030315c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_CORR_ERR_STATUS                                                 0xfffe10303160\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_CORR_ERR_MASK                                                   0xfffe10303164\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_ADV_ERR_CAP_CNTL                                                0xfffe10303168\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_HDR_LOG0                                                        0xfffe1030316c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_HDR_LOG1                                                        0xfffe10303170\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_HDR_LOG2                                                        0xfffe10303174\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_HDR_LOG3                                                        0xfffe10303178\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_TLP_PREFIX_LOG0                                                 0xfffe10303188\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_TLP_PREFIX_LOG1                                                 0xfffe1030318c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_TLP_PREFIX_LOG2                                                 0xfffe10303190\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_TLP_PREFIX_LOG3                                                 0xfffe10303194\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_ARI_ENH_CAP_LIST                                                0xfffe10303328\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_ARI_CAP                                                         0xfffe1030332c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_0_PCIE_ARI_CNTL                                                        0xfffe1030332e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_VENDOR_ID                                                            0xfffe10304000\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_DEVICE_ID                                                            0xfffe10304002\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_COMMAND                                                              0xfffe10304004\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_STATUS                                                               0xfffe10304006\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_REVISION_ID                                                          0xfffe10304008\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PROG_INTERFACE                                                       0xfffe10304009\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_SUB_CLASS                                                            0xfffe1030400a\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_BASE_CLASS                                                           0xfffe1030400b\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_CACHE_LINE                                                           0xfffe1030400c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_LATENCY                                                              0xfffe1030400d\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_HEADER                                                               0xfffe1030400e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_BIST                                                                 0xfffe1030400f\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_BASE_ADDR_1                                                          0xfffe10304010\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_BASE_ADDR_2                                                          0xfffe10304014\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_BASE_ADDR_3                                                          0xfffe10304018\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_BASE_ADDR_4                                                          0xfffe1030401c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_BASE_ADDR_5                                                          0xfffe10304020\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_BASE_ADDR_6                                                          0xfffe10304024\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_CARDBUS_CIS_PTR                                                      0xfffe10304028\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_ADAPTER_ID                                                           0xfffe1030402c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_ROM_BASE_ADDR                                                        0xfffe10304030\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_CAP_PTR                                                              0xfffe10304034\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_INTERRUPT_LINE                                                       0xfffe1030403c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_INTERRUPT_PIN                                                        0xfffe1030403d\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MIN_GRANT                                                            0xfffe1030403e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MAX_LATENCY                                                          0xfffe1030403f\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_CAP_LIST                                                        0xfffe10304064\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_CAP                                                             0xfffe10304066\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_DEVICE_CAP                                                           0xfffe10304068\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_DEVICE_CNTL                                                          0xfffe1030406c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_DEVICE_STATUS                                                        0xfffe1030406e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_LINK_CAP                                                             0xfffe10304070\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_LINK_CNTL                                                            0xfffe10304074\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_LINK_STATUS                                                          0xfffe10304076\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_DEVICE_CAP2                                                          0xfffe10304088\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_DEVICE_CNTL2                                                         0xfffe1030408c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_DEVICE_STATUS2                                                       0xfffe1030408e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_LINK_CAP2                                                            0xfffe10304090\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_LINK_CNTL2                                                           0xfffe10304094\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_LINK_STATUS2                                                         0xfffe10304096\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_CAP_LIST                                                         0xfffe103040a0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_MSG_CNTL                                                         0xfffe103040a2\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_MSG_ADDR_LO                                                      0xfffe103040a4\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_MSG_ADDR_HI                                                      0xfffe103040a8\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_MSG_DATA                                                         0xfffe103040a8\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_EXT_MSG_DATA                                                     0xfffe103040aa\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_MASK                                                             0xfffe103040ac\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_MSG_DATA_64                                                      0xfffe103040ac\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_EXT_MSG_DATA_64                                                  0xfffe103040ae\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_MASK_64                                                          0xfffe103040b0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_PENDING                                                          0xfffe103040b0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSI_PENDING_64                                                       0xfffe103040b4\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSIX_CAP_LIST                                                        0xfffe103040c0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSIX_MSG_CNTL                                                        0xfffe103040c2\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSIX_TABLE                                                           0xfffe103040c4\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_MSIX_PBA                                                             0xfffe103040c8\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0xfffe10304100\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_VENDOR_SPECIFIC_HDR                                             0xfffe10304104\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_VENDOR_SPECIFIC1                                                0xfffe10304108\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_VENDOR_SPECIFIC2                                                0xfffe1030410c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0xfffe10304150\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_UNCORR_ERR_STATUS                                               0xfffe10304154\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_UNCORR_ERR_MASK                                                 0xfffe10304158\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_UNCORR_ERR_SEVERITY                                             0xfffe1030415c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_CORR_ERR_STATUS                                                 0xfffe10304160\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_CORR_ERR_MASK                                                   0xfffe10304164\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_ADV_ERR_CAP_CNTL                                                0xfffe10304168\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_HDR_LOG0                                                        0xfffe1030416c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_HDR_LOG1                                                        0xfffe10304170\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_HDR_LOG2                                                        0xfffe10304174\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_HDR_LOG3                                                        0xfffe10304178\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_TLP_PREFIX_LOG0                                                 0xfffe10304188\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_TLP_PREFIX_LOG1                                                 0xfffe1030418c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_TLP_PREFIX_LOG2                                                 0xfffe10304190\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_TLP_PREFIX_LOG3                                                 0xfffe10304194\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_ARI_ENH_CAP_LIST                                                0xfffe10304328\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_ARI_CAP                                                         0xfffe1030432c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_0_PCIE_ARI_CNTL                                                        0xfffe1030432e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_VENDOR_ID                                                            0xfffe10305000\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_DEVICE_ID                                                            0xfffe10305002\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_COMMAND                                                              0xfffe10305004\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_STATUS                                                               0xfffe10305006\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_REVISION_ID                                                          0xfffe10305008\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PROG_INTERFACE                                                       0xfffe10305009\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_SUB_CLASS                                                            0xfffe1030500a\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_BASE_CLASS                                                           0xfffe1030500b\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_CACHE_LINE                                                           0xfffe1030500c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_LATENCY                                                              0xfffe1030500d\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_HEADER                                                               0xfffe1030500e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_BIST                                                                 0xfffe1030500f\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_BASE_ADDR_1                                                          0xfffe10305010\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_BASE_ADDR_2                                                          0xfffe10305014\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_BASE_ADDR_3                                                          0xfffe10305018\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_BASE_ADDR_4                                                          0xfffe1030501c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_BASE_ADDR_5                                                          0xfffe10305020\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_BASE_ADDR_6                                                          0xfffe10305024\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_CARDBUS_CIS_PTR                                                      0xfffe10305028\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_ADAPTER_ID                                                           0xfffe1030502c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_ROM_BASE_ADDR                                                        0xfffe10305030\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_CAP_PTR                                                              0xfffe10305034\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_INTERRUPT_LINE                                                       0xfffe1030503c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_INTERRUPT_PIN                                                        0xfffe1030503d\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MIN_GRANT                                                            0xfffe1030503e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MAX_LATENCY                                                          0xfffe1030503f\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_CAP_LIST                                                        0xfffe10305064\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_CAP                                                             0xfffe10305066\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_DEVICE_CAP                                                           0xfffe10305068\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_DEVICE_CNTL                                                          0xfffe1030506c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_DEVICE_STATUS                                                        0xfffe1030506e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_LINK_CAP                                                             0xfffe10305070\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_LINK_CNTL                                                            0xfffe10305074\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_LINK_STATUS                                                          0xfffe10305076\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_DEVICE_CAP2                                                          0xfffe10305088\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_DEVICE_CNTL2                                                         0xfffe1030508c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_DEVICE_STATUS2                                                       0xfffe1030508e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_LINK_CAP2                                                            0xfffe10305090\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_LINK_CNTL2                                                           0xfffe10305094\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_LINK_STATUS2                                                         0xfffe10305096\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_CAP_LIST                                                         0xfffe103050a0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_MSG_CNTL                                                         0xfffe103050a2\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_MSG_ADDR_LO                                                      0xfffe103050a4\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_MSG_ADDR_HI                                                      0xfffe103050a8\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_MSG_DATA                                                         0xfffe103050a8\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_EXT_MSG_DATA                                                     0xfffe103050aa\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_MASK                                                             0xfffe103050ac\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_MSG_DATA_64                                                      0xfffe103050ac\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_EXT_MSG_DATA_64                                                  0xfffe103050ae\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_MASK_64                                                          0xfffe103050b0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_PENDING                                                          0xfffe103050b0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSI_PENDING_64                                                       0xfffe103050b4\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSIX_CAP_LIST                                                        0xfffe103050c0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSIX_MSG_CNTL                                                        0xfffe103050c2\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSIX_TABLE                                                           0xfffe103050c4\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_MSIX_PBA                                                             0xfffe103050c8\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0xfffe10305100\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_VENDOR_SPECIFIC_HDR                                             0xfffe10305104\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_VENDOR_SPECIFIC1                                                0xfffe10305108\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_VENDOR_SPECIFIC2                                                0xfffe1030510c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0xfffe10305150\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_UNCORR_ERR_STATUS                                               0xfffe10305154\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_UNCORR_ERR_MASK                                                 0xfffe10305158\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_UNCORR_ERR_SEVERITY                                             0xfffe1030515c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_CORR_ERR_STATUS                                                 0xfffe10305160\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_CORR_ERR_MASK                                                   0xfffe10305164\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_ADV_ERR_CAP_CNTL                                                0xfffe10305168\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_HDR_LOG0                                                        0xfffe1030516c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_HDR_LOG1                                                        0xfffe10305170\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_HDR_LOG2                                                        0xfffe10305174\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_HDR_LOG3                                                        0xfffe10305178\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_TLP_PREFIX_LOG0                                                 0xfffe10305188\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_TLP_PREFIX_LOG1                                                 0xfffe1030518c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_TLP_PREFIX_LOG2                                                 0xfffe10305190\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_TLP_PREFIX_LOG3                                                 0xfffe10305194\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_ARI_ENH_CAP_LIST                                                0xfffe10305328\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_ARI_CAP                                                         0xfffe1030532c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_0_PCIE_ARI_CNTL                                                        0xfffe1030532e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_VENDOR_ID                                                            0xfffe10306000\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_DEVICE_ID                                                            0xfffe10306002\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_COMMAND                                                              0xfffe10306004\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_STATUS                                                               0xfffe10306006\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_REVISION_ID                                                          0xfffe10306008\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PROG_INTERFACE                                                       0xfffe10306009\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_SUB_CLASS                                                            0xfffe1030600a\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_BASE_CLASS                                                           0xfffe1030600b\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_CACHE_LINE                                                           0xfffe1030600c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_LATENCY                                                              0xfffe1030600d\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_HEADER                                                               0xfffe1030600e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_BIST                                                                 0xfffe1030600f\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_BASE_ADDR_1                                                          0xfffe10306010\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_BASE_ADDR_2                                                          0xfffe10306014\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_BASE_ADDR_3                                                          0xfffe10306018\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_BASE_ADDR_4                                                          0xfffe1030601c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_BASE_ADDR_5                                                          0xfffe10306020\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_BASE_ADDR_6                                                          0xfffe10306024\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_CARDBUS_CIS_PTR                                                      0xfffe10306028\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_ADAPTER_ID                                                           0xfffe1030602c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_ROM_BASE_ADDR                                                        0xfffe10306030\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_CAP_PTR                                                              0xfffe10306034\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_INTERRUPT_LINE                                                       0xfffe1030603c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_INTERRUPT_PIN                                                        0xfffe1030603d\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MIN_GRANT                                                            0xfffe1030603e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MAX_LATENCY                                                          0xfffe1030603f\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_CAP_LIST                                                        0xfffe10306064\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_CAP                                                             0xfffe10306066\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_DEVICE_CAP                                                           0xfffe10306068\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_DEVICE_CNTL                                                          0xfffe1030606c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_DEVICE_STATUS                                                        0xfffe1030606e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_LINK_CAP                                                             0xfffe10306070\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_LINK_CNTL                                                            0xfffe10306074\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_LINK_STATUS                                                          0xfffe10306076\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_DEVICE_CAP2                                                          0xfffe10306088\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_DEVICE_CNTL2                                                         0xfffe1030608c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_DEVICE_STATUS2                                                       0xfffe1030608e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_LINK_CAP2                                                            0xfffe10306090\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_LINK_CNTL2                                                           0xfffe10306094\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_LINK_STATUS2                                                         0xfffe10306096\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_CAP_LIST                                                         0xfffe103060a0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_MSG_CNTL                                                         0xfffe103060a2\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_MSG_ADDR_LO                                                      0xfffe103060a4\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_MSG_ADDR_HI                                                      0xfffe103060a8\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_MSG_DATA                                                         0xfffe103060a8\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_EXT_MSG_DATA                                                     0xfffe103060aa\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_MASK                                                             0xfffe103060ac\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_MSG_DATA_64                                                      0xfffe103060ac\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_EXT_MSG_DATA_64                                                  0xfffe103060ae\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_MASK_64                                                          0xfffe103060b0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_PENDING                                                          0xfffe103060b0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSI_PENDING_64                                                       0xfffe103060b4\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSIX_CAP_LIST                                                        0xfffe103060c0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSIX_MSG_CNTL                                                        0xfffe103060c2\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSIX_TABLE                                                           0xfffe103060c4\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_MSIX_PBA                                                             0xfffe103060c8\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0xfffe10306100\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_VENDOR_SPECIFIC_HDR                                             0xfffe10306104\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_VENDOR_SPECIFIC1                                                0xfffe10306108\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_VENDOR_SPECIFIC2                                                0xfffe1030610c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0xfffe10306150\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_UNCORR_ERR_STATUS                                               0xfffe10306154\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_UNCORR_ERR_MASK                                                 0xfffe10306158\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_UNCORR_ERR_SEVERITY                                             0xfffe1030615c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_CORR_ERR_STATUS                                                 0xfffe10306160\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_CORR_ERR_MASK                                                   0xfffe10306164\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_ADV_ERR_CAP_CNTL                                                0xfffe10306168\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_HDR_LOG0                                                        0xfffe1030616c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_HDR_LOG1                                                        0xfffe10306170\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_HDR_LOG2                                                        0xfffe10306174\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_HDR_LOG3                                                        0xfffe10306178\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_TLP_PREFIX_LOG0                                                 0xfffe10306188\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_TLP_PREFIX_LOG1                                                 0xfffe1030618c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_TLP_PREFIX_LOG2                                                 0xfffe10306190\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_TLP_PREFIX_LOG3                                                 0xfffe10306194\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_ARI_ENH_CAP_LIST                                                0xfffe10306328\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_ARI_CAP                                                         0xfffe1030632c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_0_PCIE_ARI_CNTL                                                        0xfffe1030632e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_VENDOR_ID                                                            0xfffe10307000\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_DEVICE_ID                                                            0xfffe10307002\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_COMMAND                                                              0xfffe10307004\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_STATUS                                                               0xfffe10307006\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_REVISION_ID                                                          0xfffe10307008\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PROG_INTERFACE                                                       0xfffe10307009\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_SUB_CLASS                                                            0xfffe1030700a\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_BASE_CLASS                                                           0xfffe1030700b\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_CACHE_LINE                                                           0xfffe1030700c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_LATENCY                                                              0xfffe1030700d\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_HEADER                                                               0xfffe1030700e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_BIST                                                                 0xfffe1030700f\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_BASE_ADDR_1                                                          0xfffe10307010\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_BASE_ADDR_2                                                          0xfffe10307014\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_BASE_ADDR_3                                                          0xfffe10307018\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_BASE_ADDR_4                                                          0xfffe1030701c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_BASE_ADDR_5                                                          0xfffe10307020\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_BASE_ADDR_6                                                          0xfffe10307024\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_CARDBUS_CIS_PTR                                                      0xfffe10307028\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_ADAPTER_ID                                                           0xfffe1030702c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_ROM_BASE_ADDR                                                        0xfffe10307030\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_CAP_PTR                                                              0xfffe10307034\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_INTERRUPT_LINE                                                       0xfffe1030703c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_INTERRUPT_PIN                                                        0xfffe1030703d\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MIN_GRANT                                                            0xfffe1030703e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MAX_LATENCY                                                          0xfffe1030703f\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_CAP_LIST                                                        0xfffe10307064\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_CAP                                                             0xfffe10307066\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_DEVICE_CAP                                                           0xfffe10307068\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_DEVICE_CNTL                                                          0xfffe1030706c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_DEVICE_STATUS                                                        0xfffe1030706e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_LINK_CAP                                                             0xfffe10307070\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_LINK_CNTL                                                            0xfffe10307074\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_LINK_STATUS                                                          0xfffe10307076\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_DEVICE_CAP2                                                          0xfffe10307088\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_DEVICE_CNTL2                                                         0xfffe1030708c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_DEVICE_STATUS2                                                       0xfffe1030708e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_LINK_CAP2                                                            0xfffe10307090\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_LINK_CNTL2                                                           0xfffe10307094\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_LINK_STATUS2                                                         0xfffe10307096\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_CAP_LIST                                                         0xfffe103070a0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_MSG_CNTL                                                         0xfffe103070a2\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_MSG_ADDR_LO                                                      0xfffe103070a4\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_MSG_ADDR_HI                                                      0xfffe103070a8\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_MSG_DATA                                                         0xfffe103070a8\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_EXT_MSG_DATA                                                     0xfffe103070aa\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_MASK                                                             0xfffe103070ac\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_MSG_DATA_64                                                      0xfffe103070ac\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_EXT_MSG_DATA_64                                                  0xfffe103070ae\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_MASK_64                                                          0xfffe103070b0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_PENDING                                                          0xfffe103070b0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSI_PENDING_64                                                       0xfffe103070b4\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSIX_CAP_LIST                                                        0xfffe103070c0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSIX_MSG_CNTL                                                        0xfffe103070c2\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSIX_TABLE                                                           0xfffe103070c4\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_MSIX_PBA                                                             0xfffe103070c8\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0xfffe10307100\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_VENDOR_SPECIFIC_HDR                                             0xfffe10307104\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_VENDOR_SPECIFIC1                                                0xfffe10307108\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_VENDOR_SPECIFIC2                                                0xfffe1030710c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0xfffe10307150\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_UNCORR_ERR_STATUS                                               0xfffe10307154\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_UNCORR_ERR_MASK                                                 0xfffe10307158\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_UNCORR_ERR_SEVERITY                                             0xfffe1030715c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_CORR_ERR_STATUS                                                 0xfffe10307160\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_CORR_ERR_MASK                                                   0xfffe10307164\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_ADV_ERR_CAP_CNTL                                                0xfffe10307168\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_HDR_LOG0                                                        0xfffe1030716c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_HDR_LOG1                                                        0xfffe10307170\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_HDR_LOG2                                                        0xfffe10307174\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_HDR_LOG3                                                        0xfffe10307178\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_TLP_PREFIX_LOG0                                                 0xfffe10307188\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_TLP_PREFIX_LOG1                                                 0xfffe1030718c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_TLP_PREFIX_LOG2                                                 0xfffe10307190\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_TLP_PREFIX_LOG3                                                 0xfffe10307194\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_ARI_ENH_CAP_LIST                                                0xfffe10307328\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_ARI_CAP                                                         0xfffe1030732c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_0_PCIE_ARI_CNTL                                                        0xfffe1030732e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_VENDOR_ID                                                            0xfffe10308000\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_DEVICE_ID                                                            0xfffe10308002\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_COMMAND                                                              0xfffe10308004\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_STATUS                                                               0xfffe10308006\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_REVISION_ID                                                          0xfffe10308008\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PROG_INTERFACE                                                       0xfffe10308009\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_SUB_CLASS                                                            0xfffe1030800a\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_BASE_CLASS                                                           0xfffe1030800b\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_CACHE_LINE                                                           0xfffe1030800c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_LATENCY                                                              0xfffe1030800d\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_HEADER                                                               0xfffe1030800e\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_BIST                                                                 0xfffe1030800f\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_BASE_ADDR_1                                                          0xfffe10308010\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_BASE_ADDR_2                                                          0xfffe10308014\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_BASE_ADDR_3                                                          0xfffe10308018\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_BASE_ADDR_4                                                          0xfffe1030801c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_BASE_ADDR_5                                                          0xfffe10308020\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_BASE_ADDR_6                                                          0xfffe10308024\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_CARDBUS_CIS_PTR                                                      0xfffe10308028\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_ADAPTER_ID                                                           0xfffe1030802c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_ROM_BASE_ADDR                                                        0xfffe10308030\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_CAP_PTR                                                              0xfffe10308034\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_INTERRUPT_LINE                                                       0xfffe1030803c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_INTERRUPT_PIN                                                        0xfffe1030803d\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MIN_GRANT                                                            0xfffe1030803e\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MAX_LATENCY                                                          0xfffe1030803f\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_CAP_LIST                                                        0xfffe10308064\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_CAP                                                             0xfffe10308066\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_DEVICE_CAP                                                           0xfffe10308068\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_DEVICE_CNTL                                                          0xfffe1030806c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_DEVICE_STATUS                                                        0xfffe1030806e\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_LINK_CAP                                                             0xfffe10308070\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_LINK_CNTL                                                            0xfffe10308074\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_LINK_STATUS                                                          0xfffe10308076\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_DEVICE_CAP2                                                          0xfffe10308088\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_DEVICE_CNTL2                                                         0xfffe1030808c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_DEVICE_STATUS2                                                       0xfffe1030808e\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_LINK_CAP2                                                            0xfffe10308090\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_LINK_CNTL2                                                           0xfffe10308094\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_LINK_STATUS2                                                         0xfffe10308096\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_CAP_LIST                                                         0xfffe103080a0\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_MSG_CNTL                                                         0xfffe103080a2\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_MSG_ADDR_LO                                                      0xfffe103080a4\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_MSG_ADDR_HI                                                      0xfffe103080a8\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_MSG_DATA                                                         0xfffe103080a8\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_EXT_MSG_DATA                                                     0xfffe103080aa\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_MASK                                                             0xfffe103080ac\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_MSG_DATA_64                                                      0xfffe103080ac\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_EXT_MSG_DATA_64                                                  0xfffe103080ae\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_MASK_64                                                          0xfffe103080b0\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_PENDING                                                          0xfffe103080b0\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSI_PENDING_64                                                       0xfffe103080b4\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSIX_CAP_LIST                                                        0xfffe103080c0\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSIX_MSG_CNTL                                                        0xfffe103080c2\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSIX_TABLE                                                           0xfffe103080c4\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_MSIX_PBA                                                             0xfffe103080c8\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0xfffe10308100\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_VENDOR_SPECIFIC_HDR                                             0xfffe10308104\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_VENDOR_SPECIFIC1                                                0xfffe10308108\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_VENDOR_SPECIFIC2                                                0xfffe1030810c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0xfffe10308150\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_UNCORR_ERR_STATUS                                               0xfffe10308154\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_UNCORR_ERR_MASK                                                 0xfffe10308158\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_UNCORR_ERR_SEVERITY                                             0xfffe1030815c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_CORR_ERR_STATUS                                                 0xfffe10308160\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_CORR_ERR_MASK                                                   0xfffe10308164\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_ADV_ERR_CAP_CNTL                                                0xfffe10308168\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_HDR_LOG0                                                        0xfffe1030816c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_HDR_LOG1                                                        0xfffe10308170\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_HDR_LOG2                                                        0xfffe10308174\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_HDR_LOG3                                                        0xfffe10308178\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_TLP_PREFIX_LOG0                                                 0xfffe10308188\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_TLP_PREFIX_LOG1                                                 0xfffe1030818c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_TLP_PREFIX_LOG2                                                 0xfffe10308190\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_TLP_PREFIX_LOG3                                                 0xfffe10308194\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_ARI_ENH_CAP_LIST                                                0xfffe10308328\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_ARI_CAP                                                         0xfffe1030832c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_0_PCIE_ARI_CNTL                                                        0xfffe1030832e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_VENDOR_ID                                                            0xfffe10309000\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_DEVICE_ID                                                            0xfffe10309002\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_COMMAND                                                              0xfffe10309004\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_STATUS                                                               0xfffe10309006\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_REVISION_ID                                                          0xfffe10309008\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PROG_INTERFACE                                                       0xfffe10309009\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_SUB_CLASS                                                            0xfffe1030900a\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_BASE_CLASS                                                           0xfffe1030900b\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_CACHE_LINE                                                           0xfffe1030900c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_LATENCY                                                              0xfffe1030900d\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_HEADER                                                               0xfffe1030900e\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_BIST                                                                 0xfffe1030900f\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_BASE_ADDR_1                                                          0xfffe10309010\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_BASE_ADDR_2                                                          0xfffe10309014\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_BASE_ADDR_3                                                          0xfffe10309018\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_BASE_ADDR_4                                                          0xfffe1030901c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_BASE_ADDR_5                                                          0xfffe10309020\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_BASE_ADDR_6                                                          0xfffe10309024\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_CARDBUS_CIS_PTR                                                      0xfffe10309028\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_ADAPTER_ID                                                           0xfffe1030902c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_ROM_BASE_ADDR                                                        0xfffe10309030\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_CAP_PTR                                                              0xfffe10309034\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_INTERRUPT_LINE                                                       0xfffe1030903c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_INTERRUPT_PIN                                                        0xfffe1030903d\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MIN_GRANT                                                            0xfffe1030903e\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MAX_LATENCY                                                          0xfffe1030903f\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_CAP_LIST                                                        0xfffe10309064\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_CAP                                                             0xfffe10309066\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_DEVICE_CAP                                                           0xfffe10309068\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_DEVICE_CNTL                                                          0xfffe1030906c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_DEVICE_STATUS                                                        0xfffe1030906e\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_LINK_CAP                                                             0xfffe10309070\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_LINK_CNTL                                                            0xfffe10309074\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_LINK_STATUS                                                          0xfffe10309076\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_DEVICE_CAP2                                                          0xfffe10309088\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_DEVICE_CNTL2                                                         0xfffe1030908c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_DEVICE_STATUS2                                                       0xfffe1030908e\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_LINK_CAP2                                                            0xfffe10309090\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_LINK_CNTL2                                                           0xfffe10309094\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_LINK_STATUS2                                                         0xfffe10309096\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_CAP_LIST                                                         0xfffe103090a0\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_MSG_CNTL                                                         0xfffe103090a2\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_MSG_ADDR_LO                                                      0xfffe103090a4\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_MSG_ADDR_HI                                                      0xfffe103090a8\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_MSG_DATA                                                         0xfffe103090a8\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_EXT_MSG_DATA                                                     0xfffe103090aa\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_MASK                                                             0xfffe103090ac\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_MSG_DATA_64                                                      0xfffe103090ac\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_EXT_MSG_DATA_64                                                  0xfffe103090ae\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_MASK_64                                                          0xfffe103090b0\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_PENDING                                                          0xfffe103090b0\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSI_PENDING_64                                                       0xfffe103090b4\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSIX_CAP_LIST                                                        0xfffe103090c0\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSIX_MSG_CNTL                                                        0xfffe103090c2\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSIX_TABLE                                                           0xfffe103090c4\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_MSIX_PBA                                                             0xfffe103090c8\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0xfffe10309100\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_VENDOR_SPECIFIC_HDR                                             0xfffe10309104\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_VENDOR_SPECIFIC1                                                0xfffe10309108\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_VENDOR_SPECIFIC2                                                0xfffe1030910c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0xfffe10309150\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_UNCORR_ERR_STATUS                                               0xfffe10309154\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_UNCORR_ERR_MASK                                                 0xfffe10309158\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_UNCORR_ERR_SEVERITY                                             0xfffe1030915c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_CORR_ERR_STATUS                                                 0xfffe10309160\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_CORR_ERR_MASK                                                   0xfffe10309164\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_ADV_ERR_CAP_CNTL                                                0xfffe10309168\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_HDR_LOG0                                                        0xfffe1030916c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_HDR_LOG1                                                        0xfffe10309170\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_HDR_LOG2                                                        0xfffe10309174\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_HDR_LOG3                                                        0xfffe10309178\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_TLP_PREFIX_LOG0                                                 0xfffe10309188\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_TLP_PREFIX_LOG1                                                 0xfffe1030918c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_TLP_PREFIX_LOG2                                                 0xfffe10309190\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_TLP_PREFIX_LOG3                                                 0xfffe10309194\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_ARI_ENH_CAP_LIST                                                0xfffe10309328\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_ARI_CAP                                                         0xfffe1030932c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_0_PCIE_ARI_CNTL                                                        0xfffe1030932e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_VENDOR_ID                                                           0xfffe1030a000\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_DEVICE_ID                                                           0xfffe1030a002\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_COMMAND                                                             0xfffe1030a004\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_STATUS                                                              0xfffe1030a006\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_REVISION_ID                                                         0xfffe1030a008\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PROG_INTERFACE                                                      0xfffe1030a009\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_SUB_CLASS                                                           0xfffe1030a00a\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_BASE_CLASS                                                          0xfffe1030a00b\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_CACHE_LINE                                                          0xfffe1030a00c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_LATENCY                                                             0xfffe1030a00d\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_HEADER                                                              0xfffe1030a00e\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_BIST                                                                0xfffe1030a00f\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_BASE_ADDR_1                                                         0xfffe1030a010\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_BASE_ADDR_2                                                         0xfffe1030a014\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_BASE_ADDR_3                                                         0xfffe1030a018\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_BASE_ADDR_4                                                         0xfffe1030a01c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_BASE_ADDR_5                                                         0xfffe1030a020\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_BASE_ADDR_6                                                         0xfffe1030a024\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_CARDBUS_CIS_PTR                                                     0xfffe1030a028\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_ADAPTER_ID                                                          0xfffe1030a02c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_ROM_BASE_ADDR                                                       0xfffe1030a030\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_CAP_PTR                                                             0xfffe1030a034\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_INTERRUPT_LINE                                                      0xfffe1030a03c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_INTERRUPT_PIN                                                       0xfffe1030a03d\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MIN_GRANT                                                           0xfffe1030a03e\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MAX_LATENCY                                                         0xfffe1030a03f\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_CAP_LIST                                                       0xfffe1030a064\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_CAP                                                            0xfffe1030a066\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_DEVICE_CAP                                                          0xfffe1030a068\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_DEVICE_CNTL                                                         0xfffe1030a06c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_DEVICE_STATUS                                                       0xfffe1030a06e\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_LINK_CAP                                                            0xfffe1030a070\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_LINK_CNTL                                                           0xfffe1030a074\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_LINK_STATUS                                                         0xfffe1030a076\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_DEVICE_CAP2                                                         0xfffe1030a088\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_DEVICE_CNTL2                                                        0xfffe1030a08c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_DEVICE_STATUS2                                                      0xfffe1030a08e\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_LINK_CAP2                                                           0xfffe1030a090\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_LINK_CNTL2                                                          0xfffe1030a094\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_LINK_STATUS2                                                        0xfffe1030a096\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_CAP_LIST                                                        0xfffe1030a0a0\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_MSG_CNTL                                                        0xfffe1030a0a2\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_MSG_ADDR_LO                                                     0xfffe1030a0a4\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_MSG_ADDR_HI                                                     0xfffe1030a0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_MSG_DATA                                                        0xfffe1030a0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_EXT_MSG_DATA                                                    0xfffe1030a0aa\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_MASK                                                            0xfffe1030a0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_MSG_DATA_64                                                     0xfffe1030a0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_EXT_MSG_DATA_64                                                 0xfffe1030a0ae\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_MASK_64                                                         0xfffe1030a0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_PENDING                                                         0xfffe1030a0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSI_PENDING_64                                                      0xfffe1030a0b4\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSIX_CAP_LIST                                                       0xfffe1030a0c0\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSIX_MSG_CNTL                                                       0xfffe1030a0c2\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSIX_TABLE                                                          0xfffe1030a0c4\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_MSIX_PBA                                                            0xfffe1030a0c8\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0xfffe1030a100\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_VENDOR_SPECIFIC_HDR                                            0xfffe1030a104\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_VENDOR_SPECIFIC1                                               0xfffe1030a108\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_VENDOR_SPECIFIC2                                               0xfffe1030a10c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0xfffe1030a150\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_UNCORR_ERR_STATUS                                              0xfffe1030a154\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_UNCORR_ERR_MASK                                                0xfffe1030a158\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_UNCORR_ERR_SEVERITY                                            0xfffe1030a15c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_CORR_ERR_STATUS                                                0xfffe1030a160\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_CORR_ERR_MASK                                                  0xfffe1030a164\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_ADV_ERR_CAP_CNTL                                               0xfffe1030a168\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_HDR_LOG0                                                       0xfffe1030a16c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_HDR_LOG1                                                       0xfffe1030a170\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_HDR_LOG2                                                       0xfffe1030a174\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_HDR_LOG3                                                       0xfffe1030a178\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_TLP_PREFIX_LOG0                                                0xfffe1030a188\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_TLP_PREFIX_LOG1                                                0xfffe1030a18c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_TLP_PREFIX_LOG2                                                0xfffe1030a190\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_TLP_PREFIX_LOG3                                                0xfffe1030a194\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_ARI_ENH_CAP_LIST                                               0xfffe1030a328\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_ARI_CAP                                                        0xfffe1030a32c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_0_PCIE_ARI_CNTL                                                       0xfffe1030a32e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_VENDOR_ID                                                           0xfffe1030b000\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_DEVICE_ID                                                           0xfffe1030b002\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_COMMAND                                                             0xfffe1030b004\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_STATUS                                                              0xfffe1030b006\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_REVISION_ID                                                         0xfffe1030b008\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PROG_INTERFACE                                                      0xfffe1030b009\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_SUB_CLASS                                                           0xfffe1030b00a\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_BASE_CLASS                                                          0xfffe1030b00b\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_CACHE_LINE                                                          0xfffe1030b00c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_LATENCY                                                             0xfffe1030b00d\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_HEADER                                                              0xfffe1030b00e\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_BIST                                                                0xfffe1030b00f\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_BASE_ADDR_1                                                         0xfffe1030b010\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_BASE_ADDR_2                                                         0xfffe1030b014\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_BASE_ADDR_3                                                         0xfffe1030b018\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_BASE_ADDR_4                                                         0xfffe1030b01c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_BASE_ADDR_5                                                         0xfffe1030b020\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_BASE_ADDR_6                                                         0xfffe1030b024\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_CARDBUS_CIS_PTR                                                     0xfffe1030b028\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_ADAPTER_ID                                                          0xfffe1030b02c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_ROM_BASE_ADDR                                                       0xfffe1030b030\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_CAP_PTR                                                             0xfffe1030b034\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_INTERRUPT_LINE                                                      0xfffe1030b03c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_INTERRUPT_PIN                                                       0xfffe1030b03d\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MIN_GRANT                                                           0xfffe1030b03e\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MAX_LATENCY                                                         0xfffe1030b03f\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_CAP_LIST                                                       0xfffe1030b064\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_CAP                                                            0xfffe1030b066\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_DEVICE_CAP                                                          0xfffe1030b068\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_DEVICE_CNTL                                                         0xfffe1030b06c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_DEVICE_STATUS                                                       0xfffe1030b06e\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_LINK_CAP                                                            0xfffe1030b070\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_LINK_CNTL                                                           0xfffe1030b074\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_LINK_STATUS                                                         0xfffe1030b076\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_DEVICE_CAP2                                                         0xfffe1030b088\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_DEVICE_CNTL2                                                        0xfffe1030b08c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_DEVICE_STATUS2                                                      0xfffe1030b08e\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_LINK_CAP2                                                           0xfffe1030b090\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_LINK_CNTL2                                                          0xfffe1030b094\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_LINK_STATUS2                                                        0xfffe1030b096\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_CAP_LIST                                                        0xfffe1030b0a0\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_MSG_CNTL                                                        0xfffe1030b0a2\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_MSG_ADDR_LO                                                     0xfffe1030b0a4\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_MSG_ADDR_HI                                                     0xfffe1030b0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_MSG_DATA                                                        0xfffe1030b0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_EXT_MSG_DATA                                                    0xfffe1030b0aa\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_MASK                                                            0xfffe1030b0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_MSG_DATA_64                                                     0xfffe1030b0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_EXT_MSG_DATA_64                                                 0xfffe1030b0ae\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_MASK_64                                                         0xfffe1030b0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_PENDING                                                         0xfffe1030b0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSI_PENDING_64                                                      0xfffe1030b0b4\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSIX_CAP_LIST                                                       0xfffe1030b0c0\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSIX_MSG_CNTL                                                       0xfffe1030b0c2\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSIX_TABLE                                                          0xfffe1030b0c4\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_MSIX_PBA                                                            0xfffe1030b0c8\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0xfffe1030b100\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_VENDOR_SPECIFIC_HDR                                            0xfffe1030b104\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_VENDOR_SPECIFIC1                                               0xfffe1030b108\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_VENDOR_SPECIFIC2                                               0xfffe1030b10c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0xfffe1030b150\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_UNCORR_ERR_STATUS                                              0xfffe1030b154\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_UNCORR_ERR_MASK                                                0xfffe1030b158\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_UNCORR_ERR_SEVERITY                                            0xfffe1030b15c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_CORR_ERR_STATUS                                                0xfffe1030b160\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_CORR_ERR_MASK                                                  0xfffe1030b164\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_ADV_ERR_CAP_CNTL                                               0xfffe1030b168\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_HDR_LOG0                                                       0xfffe1030b16c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_HDR_LOG1                                                       0xfffe1030b170\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_HDR_LOG2                                                       0xfffe1030b174\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_HDR_LOG3                                                       0xfffe1030b178\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_TLP_PREFIX_LOG0                                                0xfffe1030b188\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_TLP_PREFIX_LOG1                                                0xfffe1030b18c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_TLP_PREFIX_LOG2                                                0xfffe1030b190\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_TLP_PREFIX_LOG3                                                0xfffe1030b194\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_ARI_ENH_CAP_LIST                                               0xfffe1030b328\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_ARI_CAP                                                        0xfffe1030b32c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_0_PCIE_ARI_CNTL                                                       0xfffe1030b32e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_VENDOR_ID                                                           0xfffe1030c000\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_DEVICE_ID                                                           0xfffe1030c002\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_COMMAND                                                             0xfffe1030c004\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_STATUS                                                              0xfffe1030c006\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_REVISION_ID                                                         0xfffe1030c008\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PROG_INTERFACE                                                      0xfffe1030c009\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_SUB_CLASS                                                           0xfffe1030c00a\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_BASE_CLASS                                                          0xfffe1030c00b\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_CACHE_LINE                                                          0xfffe1030c00c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_LATENCY                                                             0xfffe1030c00d\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_HEADER                                                              0xfffe1030c00e\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_BIST                                                                0xfffe1030c00f\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_BASE_ADDR_1                                                         0xfffe1030c010\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_BASE_ADDR_2                                                         0xfffe1030c014\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_BASE_ADDR_3                                                         0xfffe1030c018\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_BASE_ADDR_4                                                         0xfffe1030c01c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_BASE_ADDR_5                                                         0xfffe1030c020\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_BASE_ADDR_6                                                         0xfffe1030c024\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_CARDBUS_CIS_PTR                                                     0xfffe1030c028\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_ADAPTER_ID                                                          0xfffe1030c02c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_ROM_BASE_ADDR                                                       0xfffe1030c030\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_CAP_PTR                                                             0xfffe1030c034\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_INTERRUPT_LINE                                                      0xfffe1030c03c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_INTERRUPT_PIN                                                       0xfffe1030c03d\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MIN_GRANT                                                           0xfffe1030c03e\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MAX_LATENCY                                                         0xfffe1030c03f\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_CAP_LIST                                                       0xfffe1030c064\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_CAP                                                            0xfffe1030c066\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_DEVICE_CAP                                                          0xfffe1030c068\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_DEVICE_CNTL                                                         0xfffe1030c06c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_DEVICE_STATUS                                                       0xfffe1030c06e\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_LINK_CAP                                                            0xfffe1030c070\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_LINK_CNTL                                                           0xfffe1030c074\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_LINK_STATUS                                                         0xfffe1030c076\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_DEVICE_CAP2                                                         0xfffe1030c088\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_DEVICE_CNTL2                                                        0xfffe1030c08c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_DEVICE_STATUS2                                                      0xfffe1030c08e\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_LINK_CAP2                                                           0xfffe1030c090\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_LINK_CNTL2                                                          0xfffe1030c094\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_LINK_STATUS2                                                        0xfffe1030c096\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_CAP_LIST                                                        0xfffe1030c0a0\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_MSG_CNTL                                                        0xfffe1030c0a2\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_MSG_ADDR_LO                                                     0xfffe1030c0a4\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_MSG_ADDR_HI                                                     0xfffe1030c0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_MSG_DATA                                                        0xfffe1030c0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_EXT_MSG_DATA                                                    0xfffe1030c0aa\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_MASK                                                            0xfffe1030c0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_MSG_DATA_64                                                     0xfffe1030c0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_EXT_MSG_DATA_64                                                 0xfffe1030c0ae\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_MASK_64                                                         0xfffe1030c0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_PENDING                                                         0xfffe1030c0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSI_PENDING_64                                                      0xfffe1030c0b4\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSIX_CAP_LIST                                                       0xfffe1030c0c0\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSIX_MSG_CNTL                                                       0xfffe1030c0c2\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSIX_TABLE                                                          0xfffe1030c0c4\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_MSIX_PBA                                                            0xfffe1030c0c8\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0xfffe1030c100\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_VENDOR_SPECIFIC_HDR                                            0xfffe1030c104\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_VENDOR_SPECIFIC1                                               0xfffe1030c108\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_VENDOR_SPECIFIC2                                               0xfffe1030c10c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0xfffe1030c150\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_UNCORR_ERR_STATUS                                              0xfffe1030c154\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_UNCORR_ERR_MASK                                                0xfffe1030c158\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_UNCORR_ERR_SEVERITY                                            0xfffe1030c15c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_CORR_ERR_STATUS                                                0xfffe1030c160\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_CORR_ERR_MASK                                                  0xfffe1030c164\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_ADV_ERR_CAP_CNTL                                               0xfffe1030c168\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_HDR_LOG0                                                       0xfffe1030c16c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_HDR_LOG1                                                       0xfffe1030c170\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_HDR_LOG2                                                       0xfffe1030c174\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_HDR_LOG3                                                       0xfffe1030c178\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_TLP_PREFIX_LOG0                                                0xfffe1030c188\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_TLP_PREFIX_LOG1                                                0xfffe1030c18c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_TLP_PREFIX_LOG2                                                0xfffe1030c190\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_TLP_PREFIX_LOG3                                                0xfffe1030c194\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_ARI_ENH_CAP_LIST                                               0xfffe1030c328\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_ARI_CAP                                                        0xfffe1030c32c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_0_PCIE_ARI_CNTL                                                       0xfffe1030c32e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_VENDOR_ID                                                           0xfffe1030d000\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_DEVICE_ID                                                           0xfffe1030d002\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_COMMAND                                                             0xfffe1030d004\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_STATUS                                                              0xfffe1030d006\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_REVISION_ID                                                         0xfffe1030d008\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PROG_INTERFACE                                                      0xfffe1030d009\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_SUB_CLASS                                                           0xfffe1030d00a\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_BASE_CLASS                                                          0xfffe1030d00b\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_CACHE_LINE                                                          0xfffe1030d00c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_LATENCY                                                             0xfffe1030d00d\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_HEADER                                                              0xfffe1030d00e\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_BIST                                                                0xfffe1030d00f\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_BASE_ADDR_1                                                         0xfffe1030d010\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_BASE_ADDR_2                                                         0xfffe1030d014\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_BASE_ADDR_3                                                         0xfffe1030d018\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_BASE_ADDR_4                                                         0xfffe1030d01c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_BASE_ADDR_5                                                         0xfffe1030d020\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_BASE_ADDR_6                                                         0xfffe1030d024\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_CARDBUS_CIS_PTR                                                     0xfffe1030d028\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_ADAPTER_ID                                                          0xfffe1030d02c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_ROM_BASE_ADDR                                                       0xfffe1030d030\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_CAP_PTR                                                             0xfffe1030d034\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_INTERRUPT_LINE                                                      0xfffe1030d03c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_INTERRUPT_PIN                                                       0xfffe1030d03d\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MIN_GRANT                                                           0xfffe1030d03e\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MAX_LATENCY                                                         0xfffe1030d03f\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_CAP_LIST                                                       0xfffe1030d064\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_CAP                                                            0xfffe1030d066\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_DEVICE_CAP                                                          0xfffe1030d068\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_DEVICE_CNTL                                                         0xfffe1030d06c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_DEVICE_STATUS                                                       0xfffe1030d06e\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_LINK_CAP                                                            0xfffe1030d070\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_LINK_CNTL                                                           0xfffe1030d074\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_LINK_STATUS                                                         0xfffe1030d076\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_DEVICE_CAP2                                                         0xfffe1030d088\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_DEVICE_CNTL2                                                        0xfffe1030d08c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_DEVICE_STATUS2                                                      0xfffe1030d08e\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_LINK_CAP2                                                           0xfffe1030d090\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_LINK_CNTL2                                                          0xfffe1030d094\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_LINK_STATUS2                                                        0xfffe1030d096\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_CAP_LIST                                                        0xfffe1030d0a0\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_MSG_CNTL                                                        0xfffe1030d0a2\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_MSG_ADDR_LO                                                     0xfffe1030d0a4\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_MSG_ADDR_HI                                                     0xfffe1030d0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_MSG_DATA                                                        0xfffe1030d0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_EXT_MSG_DATA                                                    0xfffe1030d0aa\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_MASK                                                            0xfffe1030d0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_MSG_DATA_64                                                     0xfffe1030d0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_EXT_MSG_DATA_64                                                 0xfffe1030d0ae\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_MASK_64                                                         0xfffe1030d0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_PENDING                                                         0xfffe1030d0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSI_PENDING_64                                                      0xfffe1030d0b4\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSIX_CAP_LIST                                                       0xfffe1030d0c0\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSIX_MSG_CNTL                                                       0xfffe1030d0c2\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSIX_TABLE                                                          0xfffe1030d0c4\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_MSIX_PBA                                                            0xfffe1030d0c8\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0xfffe1030d100\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_VENDOR_SPECIFIC_HDR                                            0xfffe1030d104\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_VENDOR_SPECIFIC1                                               0xfffe1030d108\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_VENDOR_SPECIFIC2                                               0xfffe1030d10c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0xfffe1030d150\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_UNCORR_ERR_STATUS                                              0xfffe1030d154\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_UNCORR_ERR_MASK                                                0xfffe1030d158\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_UNCORR_ERR_SEVERITY                                            0xfffe1030d15c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_CORR_ERR_STATUS                                                0xfffe1030d160\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_CORR_ERR_MASK                                                  0xfffe1030d164\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_ADV_ERR_CAP_CNTL                                               0xfffe1030d168\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_HDR_LOG0                                                       0xfffe1030d16c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_HDR_LOG1                                                       0xfffe1030d170\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_HDR_LOG2                                                       0xfffe1030d174\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_HDR_LOG3                                                       0xfffe1030d178\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_TLP_PREFIX_LOG0                                                0xfffe1030d188\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_TLP_PREFIX_LOG1                                                0xfffe1030d18c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_TLP_PREFIX_LOG2                                                0xfffe1030d190\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_TLP_PREFIX_LOG3                                                0xfffe1030d194\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_ARI_ENH_CAP_LIST                                               0xfffe1030d328\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_ARI_CAP                                                        0xfffe1030d32c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_0_PCIE_ARI_CNTL                                                       0xfffe1030d32e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_VENDOR_ID                                                           0xfffe1030e000\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_DEVICE_ID                                                           0xfffe1030e002\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_COMMAND                                                             0xfffe1030e004\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_STATUS                                                              0xfffe1030e006\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_REVISION_ID                                                         0xfffe1030e008\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PROG_INTERFACE                                                      0xfffe1030e009\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_SUB_CLASS                                                           0xfffe1030e00a\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_BASE_CLASS                                                          0xfffe1030e00b\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_CACHE_LINE                                                          0xfffe1030e00c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_LATENCY                                                             0xfffe1030e00d\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_HEADER                                                              0xfffe1030e00e\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_BIST                                                                0xfffe1030e00f\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_BASE_ADDR_1                                                         0xfffe1030e010\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_BASE_ADDR_2                                                         0xfffe1030e014\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_BASE_ADDR_3                                                         0xfffe1030e018\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_BASE_ADDR_4                                                         0xfffe1030e01c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_BASE_ADDR_5                                                         0xfffe1030e020\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_BASE_ADDR_6                                                         0xfffe1030e024\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_CARDBUS_CIS_PTR                                                     0xfffe1030e028\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_ADAPTER_ID                                                          0xfffe1030e02c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_ROM_BASE_ADDR                                                       0xfffe1030e030\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_CAP_PTR                                                             0xfffe1030e034\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_INTERRUPT_LINE                                                      0xfffe1030e03c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_INTERRUPT_PIN                                                       0xfffe1030e03d\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MIN_GRANT                                                           0xfffe1030e03e\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MAX_LATENCY                                                         0xfffe1030e03f\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_CAP_LIST                                                       0xfffe1030e064\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_CAP                                                            0xfffe1030e066\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_DEVICE_CAP                                                          0xfffe1030e068\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_DEVICE_CNTL                                                         0xfffe1030e06c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_DEVICE_STATUS                                                       0xfffe1030e06e\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_LINK_CAP                                                            0xfffe1030e070\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_LINK_CNTL                                                           0xfffe1030e074\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_LINK_STATUS                                                         0xfffe1030e076\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_DEVICE_CAP2                                                         0xfffe1030e088\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_DEVICE_CNTL2                                                        0xfffe1030e08c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_DEVICE_STATUS2                                                      0xfffe1030e08e\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_LINK_CAP2                                                           0xfffe1030e090\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_LINK_CNTL2                                                          0xfffe1030e094\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_LINK_STATUS2                                                        0xfffe1030e096\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_CAP_LIST                                                        0xfffe1030e0a0\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_MSG_CNTL                                                        0xfffe1030e0a2\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_MSG_ADDR_LO                                                     0xfffe1030e0a4\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_MSG_ADDR_HI                                                     0xfffe1030e0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_MSG_DATA                                                        0xfffe1030e0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_EXT_MSG_DATA                                                    0xfffe1030e0aa\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_MASK                                                            0xfffe1030e0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_MSG_DATA_64                                                     0xfffe1030e0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_EXT_MSG_DATA_64                                                 0xfffe1030e0ae\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_MASK_64                                                         0xfffe1030e0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_PENDING                                                         0xfffe1030e0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSI_PENDING_64                                                      0xfffe1030e0b4\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSIX_CAP_LIST                                                       0xfffe1030e0c0\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSIX_MSG_CNTL                                                       0xfffe1030e0c2\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSIX_TABLE                                                          0xfffe1030e0c4\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_MSIX_PBA                                                            0xfffe1030e0c8\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0xfffe1030e100\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_VENDOR_SPECIFIC_HDR                                            0xfffe1030e104\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_VENDOR_SPECIFIC1                                               0xfffe1030e108\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_VENDOR_SPECIFIC2                                               0xfffe1030e10c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0xfffe1030e150\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_UNCORR_ERR_STATUS                                              0xfffe1030e154\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_UNCORR_ERR_MASK                                                0xfffe1030e158\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_UNCORR_ERR_SEVERITY                                            0xfffe1030e15c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_CORR_ERR_STATUS                                                0xfffe1030e160\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_CORR_ERR_MASK                                                  0xfffe1030e164\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_ADV_ERR_CAP_CNTL                                               0xfffe1030e168\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_HDR_LOG0                                                       0xfffe1030e16c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_HDR_LOG1                                                       0xfffe1030e170\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_HDR_LOG2                                                       0xfffe1030e174\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_HDR_LOG3                                                       0xfffe1030e178\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_TLP_PREFIX_LOG0                                                0xfffe1030e188\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_TLP_PREFIX_LOG1                                                0xfffe1030e18c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_TLP_PREFIX_LOG2                                                0xfffe1030e190\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_TLP_PREFIX_LOG3                                                0xfffe1030e194\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_ARI_ENH_CAP_LIST                                               0xfffe1030e328\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_ARI_CAP                                                        0xfffe1030e32c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_0_PCIE_ARI_CNTL                                                       0xfffe1030e32e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_VENDOR_ID                                                           0xfffe1030f000\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_DEVICE_ID                                                           0xfffe1030f002\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_COMMAND                                                             0xfffe1030f004\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_STATUS                                                              0xfffe1030f006\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_REVISION_ID                                                         0xfffe1030f008\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PROG_INTERFACE                                                      0xfffe1030f009\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_SUB_CLASS                                                           0xfffe1030f00a\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_BASE_CLASS                                                          0xfffe1030f00b\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_CACHE_LINE                                                          0xfffe1030f00c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_LATENCY                                                             0xfffe1030f00d\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_HEADER                                                              0xfffe1030f00e\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_BIST                                                                0xfffe1030f00f\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_BASE_ADDR_1                                                         0xfffe1030f010\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_BASE_ADDR_2                                                         0xfffe1030f014\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_BASE_ADDR_3                                                         0xfffe1030f018\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_BASE_ADDR_4                                                         0xfffe1030f01c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_BASE_ADDR_5                                                         0xfffe1030f020\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_BASE_ADDR_6                                                         0xfffe1030f024\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_CARDBUS_CIS_PTR                                                     0xfffe1030f028\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_ADAPTER_ID                                                          0xfffe1030f02c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_ROM_BASE_ADDR                                                       0xfffe1030f030\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_CAP_PTR                                                             0xfffe1030f034\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_INTERRUPT_LINE                                                      0xfffe1030f03c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_INTERRUPT_PIN                                                       0xfffe1030f03d\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MIN_GRANT                                                           0xfffe1030f03e\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MAX_LATENCY                                                         0xfffe1030f03f\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_CAP_LIST                                                       0xfffe1030f064\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_CAP                                                            0xfffe1030f066\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_DEVICE_CAP                                                          0xfffe1030f068\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_DEVICE_CNTL                                                         0xfffe1030f06c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_DEVICE_STATUS                                                       0xfffe1030f06e\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_LINK_CAP                                                            0xfffe1030f070\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_LINK_CNTL                                                           0xfffe1030f074\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_LINK_STATUS                                                         0xfffe1030f076\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_DEVICE_CAP2                                                         0xfffe1030f088\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_DEVICE_CNTL2                                                        0xfffe1030f08c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_DEVICE_STATUS2                                                      0xfffe1030f08e\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_LINK_CAP2                                                           0xfffe1030f090\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_LINK_CNTL2                                                          0xfffe1030f094\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_LINK_STATUS2                                                        0xfffe1030f096\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_CAP_LIST                                                        0xfffe1030f0a0\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_MSG_CNTL                                                        0xfffe1030f0a2\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_MSG_ADDR_LO                                                     0xfffe1030f0a4\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_MSG_ADDR_HI                                                     0xfffe1030f0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_MSG_DATA                                                        0xfffe1030f0a8\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_EXT_MSG_DATA                                                    0xfffe1030f0aa\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_MASK                                                            0xfffe1030f0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_MSG_DATA_64                                                     0xfffe1030f0ac\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_EXT_MSG_DATA_64                                                 0xfffe1030f0ae\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_MASK_64                                                         0xfffe1030f0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_PENDING                                                         0xfffe1030f0b0\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSI_PENDING_64                                                      0xfffe1030f0b4\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSIX_CAP_LIST                                                       0xfffe1030f0c0\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSIX_MSG_CNTL                                                       0xfffe1030f0c2\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSIX_TABLE                                                          0xfffe1030f0c4\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_MSIX_PBA                                                            0xfffe1030f0c8\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0xfffe1030f100\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_VENDOR_SPECIFIC_HDR                                            0xfffe1030f104\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_VENDOR_SPECIFIC1                                               0xfffe1030f108\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_VENDOR_SPECIFIC2                                               0xfffe1030f10c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0xfffe1030f150\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_UNCORR_ERR_STATUS                                              0xfffe1030f154\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_UNCORR_ERR_MASK                                                0xfffe1030f158\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_UNCORR_ERR_SEVERITY                                            0xfffe1030f15c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_CORR_ERR_STATUS                                                0xfffe1030f160\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_CORR_ERR_MASK                                                  0xfffe1030f164\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_ADV_ERR_CAP_CNTL                                               0xfffe1030f168\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_HDR_LOG0                                                       0xfffe1030f16c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_HDR_LOG1                                                       0xfffe1030f170\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_HDR_LOG2                                                       0xfffe1030f174\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_HDR_LOG3                                                       0xfffe1030f178\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_TLP_PREFIX_LOG0                                                0xfffe1030f188\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_TLP_PREFIX_LOG1                                                0xfffe1030f18c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_TLP_PREFIX_LOG2                                                0xfffe1030f190\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_TLP_PREFIX_LOG3                                                0xfffe1030f194\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_ARI_ENH_CAP_LIST                                               0xfffe1030f328\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_ARI_CAP                                                        0xfffe1030f32c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_0_PCIE_ARI_CNTL                                                       0xfffe1030f32e\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF0_BIF_BME_STATUS                                                          0xd000382c\n#define cfgBIF_BX_DEV0_EPF0_VF0_BIF_ATOMIC_ERR_LOG                                                      0xd0003830\n#define cfgBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0xd000384c\n#define cfgBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0xd0003850\n#define cfgBIF_BX_DEV0_EPF0_VF0_DOORBELL_SELFRING_GPA_APER_CNTL                                         0xd0003854\n#define cfgBIF_BX_DEV0_EPF0_VF0_HDP_REG_COHERENCY_FLUSH_CNTL                                            0xd0003858\n#define cfgBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0xd000385c\n#define cfgBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0xd0003864\n#define cfgBIF_BX_DEV0_EPF0_VF0_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0xd0003868\n#define cfgBIF_BX_DEV0_EPF0_VF0_GPU_HDP_FLUSH_REQ                                                       0xd0003898\n#define cfgBIF_BX_DEV0_EPF0_VF0_GPU_HDP_FLUSH_DONE                                                      0xd000389c\n#define cfgBIF_BX_DEV0_EPF0_VF0_BIF_TRANS_PENDING                                                       0xd00038a0\n#define cfgBIF_BX_DEV0_EPF0_VF0_NBIF_GFX_ADDR_LUT_BYPASS                                                0xd00038c8\n#define cfgBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW0                                                  0xd0003958\n#define cfgBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW1                                                  0xd000395c\n#define cfgBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW2                                                  0xd0003960\n#define cfgBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_TRN_DW3                                                  0xd0003964\n#define cfgBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW0                                                  0xd0003968\n#define cfgBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW1                                                  0xd000396c\n#define cfgBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW2                                                  0xd0003970\n#define cfgBIF_BX_DEV0_EPF0_VF0_MAILBOX_MSGBUF_RCV_DW3                                                  0xd0003974\n#define cfgBIF_BX_DEV0_EPF0_VF0_MAILBOX_CONTROL                                                         0xd0003978\n#define cfgBIF_BX_DEV0_EPF0_VF0_MAILBOX_INT_CNTL                                                        0xd000397c\n#define cfgBIF_BX_DEV0_EPF0_VF0_BIF_VMHV_MAILBOX                                                        0xd0003980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF0_MM_INDEX                                                                0xd0000000\n#define cfgBIF_BX_DEV0_EPF0_VF0_MM_DATA                                                                 0xd0000004\n#define cfgBIF_BX_DEV0_EPF0_VF0_MM_INDEX_HI                                                             0xd0000018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF0_RCC_ERR_LOG                                                                0xd0003694\n#define cfgRCC_DEV0_EPF0_VF0_RCC_DOORBELL_APER_EN                                                       0xd0003780\n#define cfgRCC_DEV0_EPF0_VF0_RCC_CONFIG_MEMSIZE                                                         0xd000378c\n#define cfgRCC_DEV0_EPF0_VF0_RCC_CONFIG_RESERVED                                                        0xd0003790\n#define cfgRCC_DEV0_EPF0_VF0_RCC_IOV_FUNC_IDENTIFIER                                                    0xd0003794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_ADDR_LO                                                      0xd0042000\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_ADDR_HI                                                      0xd0042004\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_MSG_DATA                                                     0xd0042008\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT0_CONTROL                                                      0xd004200c\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_ADDR_LO                                                      0xd0042010\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_ADDR_HI                                                      0xd0042014\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_MSG_DATA                                                     0xd0042018\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT1_CONTROL                                                      0xd004201c\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_ADDR_LO                                                      0xd0042020\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_ADDR_HI                                                      0xd0042024\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_MSG_DATA                                                     0xd0042028\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT2_CONTROL                                                      0xd004202c\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_ADDR_LO                                                      0xd0042030\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_ADDR_HI                                                      0xd0042034\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_MSG_DATA                                                     0xd0042038\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_VECT3_CONTROL                                                      0xd004203c\n#define cfgRCC_DEV0_EPF0_VF0_GFXMSIX_PBA                                                                0xd0043000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF1_BIF_BME_STATUS                                                          0xd008382c\n#define cfgBIF_BX_DEV0_EPF0_VF1_BIF_ATOMIC_ERR_LOG                                                      0xd0083830\n#define cfgBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0xd008384c\n#define cfgBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0xd0083850\n#define cfgBIF_BX_DEV0_EPF0_VF1_DOORBELL_SELFRING_GPA_APER_CNTL                                         0xd0083854\n#define cfgBIF_BX_DEV0_EPF0_VF1_HDP_REG_COHERENCY_FLUSH_CNTL                                            0xd0083858\n#define cfgBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0xd008385c\n#define cfgBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0xd0083864\n#define cfgBIF_BX_DEV0_EPF0_VF1_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0xd0083868\n#define cfgBIF_BX_DEV0_EPF0_VF1_GPU_HDP_FLUSH_REQ                                                       0xd0083898\n#define cfgBIF_BX_DEV0_EPF0_VF1_GPU_HDP_FLUSH_DONE                                                      0xd008389c\n#define cfgBIF_BX_DEV0_EPF0_VF1_BIF_TRANS_PENDING                                                       0xd00838a0\n#define cfgBIF_BX_DEV0_EPF0_VF1_NBIF_GFX_ADDR_LUT_BYPASS                                                0xd00838c8\n#define cfgBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW0                                                  0xd0083958\n#define cfgBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW1                                                  0xd008395c\n#define cfgBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW2                                                  0xd0083960\n#define cfgBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_TRN_DW3                                                  0xd0083964\n#define cfgBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW0                                                  0xd0083968\n#define cfgBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW1                                                  0xd008396c\n#define cfgBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW2                                                  0xd0083970\n#define cfgBIF_BX_DEV0_EPF0_VF1_MAILBOX_MSGBUF_RCV_DW3                                                  0xd0083974\n#define cfgBIF_BX_DEV0_EPF0_VF1_MAILBOX_CONTROL                                                         0xd0083978\n#define cfgBIF_BX_DEV0_EPF0_VF1_MAILBOX_INT_CNTL                                                        0xd008397c\n#define cfgBIF_BX_DEV0_EPF0_VF1_BIF_VMHV_MAILBOX                                                        0xd0083980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF1_MM_INDEX                                                                0xd0080000\n#define cfgBIF_BX_DEV0_EPF0_VF1_MM_DATA                                                                 0xd0080004\n#define cfgBIF_BX_DEV0_EPF0_VF1_MM_INDEX_HI                                                             0xd0080018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF1_RCC_ERR_LOG                                                                0xd0083694\n#define cfgRCC_DEV0_EPF0_VF1_RCC_DOORBELL_APER_EN                                                       0xd0083780\n#define cfgRCC_DEV0_EPF0_VF1_RCC_CONFIG_MEMSIZE                                                         0xd008378c\n#define cfgRCC_DEV0_EPF0_VF1_RCC_CONFIG_RESERVED                                                        0xd0083790\n#define cfgRCC_DEV0_EPF0_VF1_RCC_IOV_FUNC_IDENTIFIER                                                    0xd0083794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_ADDR_LO                                                      0xd00c2000\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_ADDR_HI                                                      0xd00c2004\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_MSG_DATA                                                     0xd00c2008\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT0_CONTROL                                                      0xd00c200c\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_ADDR_LO                                                      0xd00c2010\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_ADDR_HI                                                      0xd00c2014\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_MSG_DATA                                                     0xd00c2018\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT1_CONTROL                                                      0xd00c201c\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_ADDR_LO                                                      0xd00c2020\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_ADDR_HI                                                      0xd00c2024\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_MSG_DATA                                                     0xd00c2028\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT2_CONTROL                                                      0xd00c202c\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_ADDR_LO                                                      0xd00c2030\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_ADDR_HI                                                      0xd00c2034\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_MSG_DATA                                                     0xd00c2038\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_VECT3_CONTROL                                                      0xd00c203c\n#define cfgRCC_DEV0_EPF0_VF1_GFXMSIX_PBA                                                                0xd00c3000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF2_BIF_BME_STATUS                                                          0xd010382c\n#define cfgBIF_BX_DEV0_EPF0_VF2_BIF_ATOMIC_ERR_LOG                                                      0xd0103830\n#define cfgBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0xd010384c\n#define cfgBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0xd0103850\n#define cfgBIF_BX_DEV0_EPF0_VF2_DOORBELL_SELFRING_GPA_APER_CNTL                                         0xd0103854\n#define cfgBIF_BX_DEV0_EPF0_VF2_HDP_REG_COHERENCY_FLUSH_CNTL                                            0xd0103858\n#define cfgBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0xd010385c\n#define cfgBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0xd0103864\n#define cfgBIF_BX_DEV0_EPF0_VF2_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0xd0103868\n#define cfgBIF_BX_DEV0_EPF0_VF2_GPU_HDP_FLUSH_REQ                                                       0xd0103898\n#define cfgBIF_BX_DEV0_EPF0_VF2_GPU_HDP_FLUSH_DONE                                                      0xd010389c\n#define cfgBIF_BX_DEV0_EPF0_VF2_BIF_TRANS_PENDING                                                       0xd01038a0\n#define cfgBIF_BX_DEV0_EPF0_VF2_NBIF_GFX_ADDR_LUT_BYPASS                                                0xd01038c8\n#define cfgBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW0                                                  0xd0103958\n#define cfgBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW1                                                  0xd010395c\n#define cfgBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW2                                                  0xd0103960\n#define cfgBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_TRN_DW3                                                  0xd0103964\n#define cfgBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW0                                                  0xd0103968\n#define cfgBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW1                                                  0xd010396c\n#define cfgBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW2                                                  0xd0103970\n#define cfgBIF_BX_DEV0_EPF0_VF2_MAILBOX_MSGBUF_RCV_DW3                                                  0xd0103974\n#define cfgBIF_BX_DEV0_EPF0_VF2_MAILBOX_CONTROL                                                         0xd0103978\n#define cfgBIF_BX_DEV0_EPF0_VF2_MAILBOX_INT_CNTL                                                        0xd010397c\n#define cfgBIF_BX_DEV0_EPF0_VF2_BIF_VMHV_MAILBOX                                                        0xd0103980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF2_MM_INDEX                                                                0xd0100000\n#define cfgBIF_BX_DEV0_EPF0_VF2_MM_DATA                                                                 0xd0100004\n#define cfgBIF_BX_DEV0_EPF0_VF2_MM_INDEX_HI                                                             0xd0100018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF2_RCC_ERR_LOG                                                                0xd0103694\n#define cfgRCC_DEV0_EPF0_VF2_RCC_DOORBELL_APER_EN                                                       0xd0103780\n#define cfgRCC_DEV0_EPF0_VF2_RCC_CONFIG_MEMSIZE                                                         0xd010378c\n#define cfgRCC_DEV0_EPF0_VF2_RCC_CONFIG_RESERVED                                                        0xd0103790\n#define cfgRCC_DEV0_EPF0_VF2_RCC_IOV_FUNC_IDENTIFIER                                                    0xd0103794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_ADDR_LO                                                      0xd0142000\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_ADDR_HI                                                      0xd0142004\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_MSG_DATA                                                     0xd0142008\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT0_CONTROL                                                      0xd014200c\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_ADDR_LO                                                      0xd0142010\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_ADDR_HI                                                      0xd0142014\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_MSG_DATA                                                     0xd0142018\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT1_CONTROL                                                      0xd014201c\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_ADDR_LO                                                      0xd0142020\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_ADDR_HI                                                      0xd0142024\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_MSG_DATA                                                     0xd0142028\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT2_CONTROL                                                      0xd014202c\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_ADDR_LO                                                      0xd0142030\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_ADDR_HI                                                      0xd0142034\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_MSG_DATA                                                     0xd0142038\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_VECT3_CONTROL                                                      0xd014203c\n#define cfgRCC_DEV0_EPF0_VF2_GFXMSIX_PBA                                                                0xd0143000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF3_BIF_BME_STATUS                                                          0xd018382c\n#define cfgBIF_BX_DEV0_EPF0_VF3_BIF_ATOMIC_ERR_LOG                                                      0xd0183830\n#define cfgBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0xd018384c\n#define cfgBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0xd0183850\n#define cfgBIF_BX_DEV0_EPF0_VF3_DOORBELL_SELFRING_GPA_APER_CNTL                                         0xd0183854\n#define cfgBIF_BX_DEV0_EPF0_VF3_HDP_REG_COHERENCY_FLUSH_CNTL                                            0xd0183858\n#define cfgBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0xd018385c\n#define cfgBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0xd0183864\n#define cfgBIF_BX_DEV0_EPF0_VF3_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0xd0183868\n#define cfgBIF_BX_DEV0_EPF0_VF3_GPU_HDP_FLUSH_REQ                                                       0xd0183898\n#define cfgBIF_BX_DEV0_EPF0_VF3_GPU_HDP_FLUSH_DONE                                                      0xd018389c\n#define cfgBIF_BX_DEV0_EPF0_VF3_BIF_TRANS_PENDING                                                       0xd01838a0\n#define cfgBIF_BX_DEV0_EPF0_VF3_NBIF_GFX_ADDR_LUT_BYPASS                                                0xd01838c8\n#define cfgBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW0                                                  0xd0183958\n#define cfgBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW1                                                  0xd018395c\n#define cfgBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW2                                                  0xd0183960\n#define cfgBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_TRN_DW3                                                  0xd0183964\n#define cfgBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW0                                                  0xd0183968\n#define cfgBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW1                                                  0xd018396c\n#define cfgBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW2                                                  0xd0183970\n#define cfgBIF_BX_DEV0_EPF0_VF3_MAILBOX_MSGBUF_RCV_DW3                                                  0xd0183974\n#define cfgBIF_BX_DEV0_EPF0_VF3_MAILBOX_CONTROL                                                         0xd0183978\n#define cfgBIF_BX_DEV0_EPF0_VF3_MAILBOX_INT_CNTL                                                        0xd018397c\n#define cfgBIF_BX_DEV0_EPF0_VF3_BIF_VMHV_MAILBOX                                                        0xd0183980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF3_MM_INDEX                                                                0xd0180000\n#define cfgBIF_BX_DEV0_EPF0_VF3_MM_DATA                                                                 0xd0180004\n#define cfgBIF_BX_DEV0_EPF0_VF3_MM_INDEX_HI                                                             0xd0180018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF3_RCC_ERR_LOG                                                                0xd0183694\n#define cfgRCC_DEV0_EPF0_VF3_RCC_DOORBELL_APER_EN                                                       0xd0183780\n#define cfgRCC_DEV0_EPF0_VF3_RCC_CONFIG_MEMSIZE                                                         0xd018378c\n#define cfgRCC_DEV0_EPF0_VF3_RCC_CONFIG_RESERVED                                                        0xd0183790\n#define cfgRCC_DEV0_EPF0_VF3_RCC_IOV_FUNC_IDENTIFIER                                                    0xd0183794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_ADDR_LO                                                      0xd01c2000\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_ADDR_HI                                                      0xd01c2004\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_MSG_DATA                                                     0xd01c2008\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT0_CONTROL                                                      0xd01c200c\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_ADDR_LO                                                      0xd01c2010\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_ADDR_HI                                                      0xd01c2014\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_MSG_DATA                                                     0xd01c2018\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT1_CONTROL                                                      0xd01c201c\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_ADDR_LO                                                      0xd01c2020\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_ADDR_HI                                                      0xd01c2024\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_MSG_DATA                                                     0xd01c2028\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT2_CONTROL                                                      0xd01c202c\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_ADDR_LO                                                      0xd01c2030\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_ADDR_HI                                                      0xd01c2034\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_MSG_DATA                                                     0xd01c2038\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_VECT3_CONTROL                                                      0xd01c203c\n#define cfgRCC_DEV0_EPF0_VF3_GFXMSIX_PBA                                                                0xd01c3000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF4_BIF_BME_STATUS                                                          0xd020382c\n#define cfgBIF_BX_DEV0_EPF0_VF4_BIF_ATOMIC_ERR_LOG                                                      0xd0203830\n#define cfgBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0xd020384c\n#define cfgBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0xd0203850\n#define cfgBIF_BX_DEV0_EPF0_VF4_DOORBELL_SELFRING_GPA_APER_CNTL                                         0xd0203854\n#define cfgBIF_BX_DEV0_EPF0_VF4_HDP_REG_COHERENCY_FLUSH_CNTL                                            0xd0203858\n#define cfgBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0xd020385c\n#define cfgBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0xd0203864\n#define cfgBIF_BX_DEV0_EPF0_VF4_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0xd0203868\n#define cfgBIF_BX_DEV0_EPF0_VF4_GPU_HDP_FLUSH_REQ                                                       0xd0203898\n#define cfgBIF_BX_DEV0_EPF0_VF4_GPU_HDP_FLUSH_DONE                                                      0xd020389c\n#define cfgBIF_BX_DEV0_EPF0_VF4_BIF_TRANS_PENDING                                                       0xd02038a0\n#define cfgBIF_BX_DEV0_EPF0_VF4_NBIF_GFX_ADDR_LUT_BYPASS                                                0xd02038c8\n#define cfgBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW0                                                  0xd0203958\n#define cfgBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW1                                                  0xd020395c\n#define cfgBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW2                                                  0xd0203960\n#define cfgBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_TRN_DW3                                                  0xd0203964\n#define cfgBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW0                                                  0xd0203968\n#define cfgBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW1                                                  0xd020396c\n#define cfgBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW2                                                  0xd0203970\n#define cfgBIF_BX_DEV0_EPF0_VF4_MAILBOX_MSGBUF_RCV_DW3                                                  0xd0203974\n#define cfgBIF_BX_DEV0_EPF0_VF4_MAILBOX_CONTROL                                                         0xd0203978\n#define cfgBIF_BX_DEV0_EPF0_VF4_MAILBOX_INT_CNTL                                                        0xd020397c\n#define cfgBIF_BX_DEV0_EPF0_VF4_BIF_VMHV_MAILBOX                                                        0xd0203980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF4_MM_INDEX                                                                0xd0200000\n#define cfgBIF_BX_DEV0_EPF0_VF4_MM_DATA                                                                 0xd0200004\n#define cfgBIF_BX_DEV0_EPF0_VF4_MM_INDEX_HI                                                             0xd0200018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF4_RCC_ERR_LOG                                                                0xd0203694\n#define cfgRCC_DEV0_EPF0_VF4_RCC_DOORBELL_APER_EN                                                       0xd0203780\n#define cfgRCC_DEV0_EPF0_VF4_RCC_CONFIG_MEMSIZE                                                         0xd020378c\n#define cfgRCC_DEV0_EPF0_VF4_RCC_CONFIG_RESERVED                                                        0xd0203790\n#define cfgRCC_DEV0_EPF0_VF4_RCC_IOV_FUNC_IDENTIFIER                                                    0xd0203794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_ADDR_LO                                                      0xd0242000\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_ADDR_HI                                                      0xd0242004\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_MSG_DATA                                                     0xd0242008\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT0_CONTROL                                                      0xd024200c\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_ADDR_LO                                                      0xd0242010\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_ADDR_HI                                                      0xd0242014\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_MSG_DATA                                                     0xd0242018\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT1_CONTROL                                                      0xd024201c\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_ADDR_LO                                                      0xd0242020\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_ADDR_HI                                                      0xd0242024\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_MSG_DATA                                                     0xd0242028\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT2_CONTROL                                                      0xd024202c\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_ADDR_LO                                                      0xd0242030\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_ADDR_HI                                                      0xd0242034\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_MSG_DATA                                                     0xd0242038\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_VECT3_CONTROL                                                      0xd024203c\n#define cfgRCC_DEV0_EPF0_VF4_GFXMSIX_PBA                                                                0xd0243000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF5_BIF_BME_STATUS                                                          0xd028382c\n#define cfgBIF_BX_DEV0_EPF0_VF5_BIF_ATOMIC_ERR_LOG                                                      0xd0283830\n#define cfgBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0xd028384c\n#define cfgBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0xd0283850\n#define cfgBIF_BX_DEV0_EPF0_VF5_DOORBELL_SELFRING_GPA_APER_CNTL                                         0xd0283854\n#define cfgBIF_BX_DEV0_EPF0_VF5_HDP_REG_COHERENCY_FLUSH_CNTL                                            0xd0283858\n#define cfgBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0xd028385c\n#define cfgBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0xd0283864\n#define cfgBIF_BX_DEV0_EPF0_VF5_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0xd0283868\n#define cfgBIF_BX_DEV0_EPF0_VF5_GPU_HDP_FLUSH_REQ                                                       0xd0283898\n#define cfgBIF_BX_DEV0_EPF0_VF5_GPU_HDP_FLUSH_DONE                                                      0xd028389c\n#define cfgBIF_BX_DEV0_EPF0_VF5_BIF_TRANS_PENDING                                                       0xd02838a0\n#define cfgBIF_BX_DEV0_EPF0_VF5_NBIF_GFX_ADDR_LUT_BYPASS                                                0xd02838c8\n#define cfgBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW0                                                  0xd0283958\n#define cfgBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW1                                                  0xd028395c\n#define cfgBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW2                                                  0xd0283960\n#define cfgBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_TRN_DW3                                                  0xd0283964\n#define cfgBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW0                                                  0xd0283968\n#define cfgBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW1                                                  0xd028396c\n#define cfgBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW2                                                  0xd0283970\n#define cfgBIF_BX_DEV0_EPF0_VF5_MAILBOX_MSGBUF_RCV_DW3                                                  0xd0283974\n#define cfgBIF_BX_DEV0_EPF0_VF5_MAILBOX_CONTROL                                                         0xd0283978\n#define cfgBIF_BX_DEV0_EPF0_VF5_MAILBOX_INT_CNTL                                                        0xd028397c\n#define cfgBIF_BX_DEV0_EPF0_VF5_BIF_VMHV_MAILBOX                                                        0xd0283980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF5_MM_INDEX                                                                0xd0280000\n#define cfgBIF_BX_DEV0_EPF0_VF5_MM_DATA                                                                 0xd0280004\n#define cfgBIF_BX_DEV0_EPF0_VF5_MM_INDEX_HI                                                             0xd0280018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF5_RCC_ERR_LOG                                                                0xd0283694\n#define cfgRCC_DEV0_EPF0_VF5_RCC_DOORBELL_APER_EN                                                       0xd0283780\n#define cfgRCC_DEV0_EPF0_VF5_RCC_CONFIG_MEMSIZE                                                         0xd028378c\n#define cfgRCC_DEV0_EPF0_VF5_RCC_CONFIG_RESERVED                                                        0xd0283790\n#define cfgRCC_DEV0_EPF0_VF5_RCC_IOV_FUNC_IDENTIFIER                                                    0xd0283794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_ADDR_LO                                                      0xd02c2000\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_ADDR_HI                                                      0xd02c2004\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_MSG_DATA                                                     0xd02c2008\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT0_CONTROL                                                      0xd02c200c\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_ADDR_LO                                                      0xd02c2010\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_ADDR_HI                                                      0xd02c2014\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_MSG_DATA                                                     0xd02c2018\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT1_CONTROL                                                      0xd02c201c\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_ADDR_LO                                                      0xd02c2020\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_ADDR_HI                                                      0xd02c2024\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_MSG_DATA                                                     0xd02c2028\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT2_CONTROL                                                      0xd02c202c\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_ADDR_LO                                                      0xd02c2030\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_ADDR_HI                                                      0xd02c2034\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_MSG_DATA                                                     0xd02c2038\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_VECT3_CONTROL                                                      0xd02c203c\n#define cfgRCC_DEV0_EPF0_VF5_GFXMSIX_PBA                                                                0xd02c3000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF6_BIF_BME_STATUS                                                          0xd030382c\n#define cfgBIF_BX_DEV0_EPF0_VF6_BIF_ATOMIC_ERR_LOG                                                      0xd0303830\n#define cfgBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0xd030384c\n#define cfgBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0xd0303850\n#define cfgBIF_BX_DEV0_EPF0_VF6_DOORBELL_SELFRING_GPA_APER_CNTL                                         0xd0303854\n#define cfgBIF_BX_DEV0_EPF0_VF6_HDP_REG_COHERENCY_FLUSH_CNTL                                            0xd0303858\n#define cfgBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0xd030385c\n#define cfgBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0xd0303864\n#define cfgBIF_BX_DEV0_EPF0_VF6_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0xd0303868\n#define cfgBIF_BX_DEV0_EPF0_VF6_GPU_HDP_FLUSH_REQ                                                       0xd0303898\n#define cfgBIF_BX_DEV0_EPF0_VF6_GPU_HDP_FLUSH_DONE                                                      0xd030389c\n#define cfgBIF_BX_DEV0_EPF0_VF6_BIF_TRANS_PENDING                                                       0xd03038a0\n#define cfgBIF_BX_DEV0_EPF0_VF6_NBIF_GFX_ADDR_LUT_BYPASS                                                0xd03038c8\n#define cfgBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW0                                                  0xd0303958\n#define cfgBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW1                                                  0xd030395c\n#define cfgBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW2                                                  0xd0303960\n#define cfgBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_TRN_DW3                                                  0xd0303964\n#define cfgBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW0                                                  0xd0303968\n#define cfgBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW1                                                  0xd030396c\n#define cfgBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW2                                                  0xd0303970\n#define cfgBIF_BX_DEV0_EPF0_VF6_MAILBOX_MSGBUF_RCV_DW3                                                  0xd0303974\n#define cfgBIF_BX_DEV0_EPF0_VF6_MAILBOX_CONTROL                                                         0xd0303978\n#define cfgBIF_BX_DEV0_EPF0_VF6_MAILBOX_INT_CNTL                                                        0xd030397c\n#define cfgBIF_BX_DEV0_EPF0_VF6_BIF_VMHV_MAILBOX                                                        0xd0303980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF6_MM_INDEX                                                                0xd0300000\n#define cfgBIF_BX_DEV0_EPF0_VF6_MM_DATA                                                                 0xd0300004\n#define cfgBIF_BX_DEV0_EPF0_VF6_MM_INDEX_HI                                                             0xd0300018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF6_RCC_ERR_LOG                                                                0xd0303694\n#define cfgRCC_DEV0_EPF0_VF6_RCC_DOORBELL_APER_EN                                                       0xd0303780\n#define cfgRCC_DEV0_EPF0_VF6_RCC_CONFIG_MEMSIZE                                                         0xd030378c\n#define cfgRCC_DEV0_EPF0_VF6_RCC_CONFIG_RESERVED                                                        0xd0303790\n#define cfgRCC_DEV0_EPF0_VF6_RCC_IOV_FUNC_IDENTIFIER                                                    0xd0303794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_ADDR_LO                                                      0xd0342000\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_ADDR_HI                                                      0xd0342004\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_MSG_DATA                                                     0xd0342008\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT0_CONTROL                                                      0xd034200c\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_ADDR_LO                                                      0xd0342010\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_ADDR_HI                                                      0xd0342014\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_MSG_DATA                                                     0xd0342018\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT1_CONTROL                                                      0xd034201c\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_ADDR_LO                                                      0xd0342020\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_ADDR_HI                                                      0xd0342024\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_MSG_DATA                                                     0xd0342028\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT2_CONTROL                                                      0xd034202c\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_ADDR_LO                                                      0xd0342030\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_ADDR_HI                                                      0xd0342034\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_MSG_DATA                                                     0xd0342038\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_VECT3_CONTROL                                                      0xd034203c\n#define cfgRCC_DEV0_EPF0_VF6_GFXMSIX_PBA                                                                0xd0343000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF7_BIF_BME_STATUS                                                          0xd038382c\n#define cfgBIF_BX_DEV0_EPF0_VF7_BIF_ATOMIC_ERR_LOG                                                      0xd0383830\n#define cfgBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0xd038384c\n#define cfgBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0xd0383850\n#define cfgBIF_BX_DEV0_EPF0_VF7_DOORBELL_SELFRING_GPA_APER_CNTL                                         0xd0383854\n#define cfgBIF_BX_DEV0_EPF0_VF7_HDP_REG_COHERENCY_FLUSH_CNTL                                            0xd0383858\n#define cfgBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0xd038385c\n#define cfgBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0xd0383864\n#define cfgBIF_BX_DEV0_EPF0_VF7_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0xd0383868\n#define cfgBIF_BX_DEV0_EPF0_VF7_GPU_HDP_FLUSH_REQ                                                       0xd0383898\n#define cfgBIF_BX_DEV0_EPF0_VF7_GPU_HDP_FLUSH_DONE                                                      0xd038389c\n#define cfgBIF_BX_DEV0_EPF0_VF7_BIF_TRANS_PENDING                                                       0xd03838a0\n#define cfgBIF_BX_DEV0_EPF0_VF7_NBIF_GFX_ADDR_LUT_BYPASS                                                0xd03838c8\n#define cfgBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW0                                                  0xd0383958\n#define cfgBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW1                                                  0xd038395c\n#define cfgBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW2                                                  0xd0383960\n#define cfgBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_TRN_DW3                                                  0xd0383964\n#define cfgBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW0                                                  0xd0383968\n#define cfgBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW1                                                  0xd038396c\n#define cfgBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW2                                                  0xd0383970\n#define cfgBIF_BX_DEV0_EPF0_VF7_MAILBOX_MSGBUF_RCV_DW3                                                  0xd0383974\n#define cfgBIF_BX_DEV0_EPF0_VF7_MAILBOX_CONTROL                                                         0xd0383978\n#define cfgBIF_BX_DEV0_EPF0_VF7_MAILBOX_INT_CNTL                                                        0xd038397c\n#define cfgBIF_BX_DEV0_EPF0_VF7_BIF_VMHV_MAILBOX                                                        0xd0383980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF7_MM_INDEX                                                                0xd0380000\n#define cfgBIF_BX_DEV0_EPF0_VF7_MM_DATA                                                                 0xd0380004\n#define cfgBIF_BX_DEV0_EPF0_VF7_MM_INDEX_HI                                                             0xd0380018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF7_RCC_ERR_LOG                                                                0xd0383694\n#define cfgRCC_DEV0_EPF0_VF7_RCC_DOORBELL_APER_EN                                                       0xd0383780\n#define cfgRCC_DEV0_EPF0_VF7_RCC_CONFIG_MEMSIZE                                                         0xd038378c\n#define cfgRCC_DEV0_EPF0_VF7_RCC_CONFIG_RESERVED                                                        0xd0383790\n#define cfgRCC_DEV0_EPF0_VF7_RCC_IOV_FUNC_IDENTIFIER                                                    0xd0383794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_ADDR_LO                                                      0xd03c2000\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_ADDR_HI                                                      0xd03c2004\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_MSG_DATA                                                     0xd03c2008\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT0_CONTROL                                                      0xd03c200c\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_ADDR_LO                                                      0xd03c2010\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_ADDR_HI                                                      0xd03c2014\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_MSG_DATA                                                     0xd03c2018\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT1_CONTROL                                                      0xd03c201c\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_ADDR_LO                                                      0xd03c2020\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_ADDR_HI                                                      0xd03c2024\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_MSG_DATA                                                     0xd03c2028\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT2_CONTROL                                                      0xd03c202c\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_ADDR_LO                                                      0xd03c2030\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_ADDR_HI                                                      0xd03c2034\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_MSG_DATA                                                     0xd03c2038\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_VECT3_CONTROL                                                      0xd03c203c\n#define cfgRCC_DEV0_EPF0_VF7_GFXMSIX_PBA                                                                0xd03c3000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF8_BIF_BME_STATUS                                                          0xd040382c\n#define cfgBIF_BX_DEV0_EPF0_VF8_BIF_ATOMIC_ERR_LOG                                                      0xd0403830\n#define cfgBIF_BX_DEV0_EPF0_VF8_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0xd040384c\n#define cfgBIF_BX_DEV0_EPF0_VF8_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0xd0403850\n#define cfgBIF_BX_DEV0_EPF0_VF8_DOORBELL_SELFRING_GPA_APER_CNTL                                         0xd0403854\n#define cfgBIF_BX_DEV0_EPF0_VF8_HDP_REG_COHERENCY_FLUSH_CNTL                                            0xd0403858\n#define cfgBIF_BX_DEV0_EPF0_VF8_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0xd040385c\n#define cfgBIF_BX_DEV0_EPF0_VF8_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0xd0403864\n#define cfgBIF_BX_DEV0_EPF0_VF8_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0xd0403868\n#define cfgBIF_BX_DEV0_EPF0_VF8_GPU_HDP_FLUSH_REQ                                                       0xd0403898\n#define cfgBIF_BX_DEV0_EPF0_VF8_GPU_HDP_FLUSH_DONE                                                      0xd040389c\n#define cfgBIF_BX_DEV0_EPF0_VF8_BIF_TRANS_PENDING                                                       0xd04038a0\n#define cfgBIF_BX_DEV0_EPF0_VF8_NBIF_GFX_ADDR_LUT_BYPASS                                                0xd04038c8\n#define cfgBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW0                                                  0xd0403958\n#define cfgBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW1                                                  0xd040395c\n#define cfgBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW2                                                  0xd0403960\n#define cfgBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_TRN_DW3                                                  0xd0403964\n#define cfgBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW0                                                  0xd0403968\n#define cfgBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW1                                                  0xd040396c\n#define cfgBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW2                                                  0xd0403970\n#define cfgBIF_BX_DEV0_EPF0_VF8_MAILBOX_MSGBUF_RCV_DW3                                                  0xd0403974\n#define cfgBIF_BX_DEV0_EPF0_VF8_MAILBOX_CONTROL                                                         0xd0403978\n#define cfgBIF_BX_DEV0_EPF0_VF8_MAILBOX_INT_CNTL                                                        0xd040397c\n#define cfgBIF_BX_DEV0_EPF0_VF8_BIF_VMHV_MAILBOX                                                        0xd0403980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF8_MM_INDEX                                                                0xd0400000\n#define cfgBIF_BX_DEV0_EPF0_VF8_MM_DATA                                                                 0xd0400004\n#define cfgBIF_BX_DEV0_EPF0_VF8_MM_INDEX_HI                                                             0xd0400018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF8_RCC_ERR_LOG                                                                0xd0403694\n#define cfgRCC_DEV0_EPF0_VF8_RCC_DOORBELL_APER_EN                                                       0xd0403780\n#define cfgRCC_DEV0_EPF0_VF8_RCC_CONFIG_MEMSIZE                                                         0xd040378c\n#define cfgRCC_DEV0_EPF0_VF8_RCC_CONFIG_RESERVED                                                        0xd0403790\n#define cfgRCC_DEV0_EPF0_VF8_RCC_IOV_FUNC_IDENTIFIER                                                    0xd0403794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_ADDR_LO                                                      0xd0442000\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_ADDR_HI                                                      0xd0442004\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_MSG_DATA                                                     0xd0442008\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT0_CONTROL                                                      0xd044200c\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_ADDR_LO                                                      0xd0442010\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_ADDR_HI                                                      0xd0442014\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_MSG_DATA                                                     0xd0442018\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT1_CONTROL                                                      0xd044201c\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_ADDR_LO                                                      0xd0442020\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_ADDR_HI                                                      0xd0442024\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_MSG_DATA                                                     0xd0442028\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT2_CONTROL                                                      0xd044202c\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_ADDR_LO                                                      0xd0442030\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_ADDR_HI                                                      0xd0442034\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_MSG_DATA                                                     0xd0442038\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_VECT3_CONTROL                                                      0xd044203c\n#define cfgRCC_DEV0_EPF0_VF8_GFXMSIX_PBA                                                                0xd0443000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF9_BIF_BME_STATUS                                                          0xd048382c\n#define cfgBIF_BX_DEV0_EPF0_VF9_BIF_ATOMIC_ERR_LOG                                                      0xd0483830\n#define cfgBIF_BX_DEV0_EPF0_VF9_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                    0xd048384c\n#define cfgBIF_BX_DEV0_EPF0_VF9_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                     0xd0483850\n#define cfgBIF_BX_DEV0_EPF0_VF9_DOORBELL_SELFRING_GPA_APER_CNTL                                         0xd0483854\n#define cfgBIF_BX_DEV0_EPF0_VF9_HDP_REG_COHERENCY_FLUSH_CNTL                                            0xd0483858\n#define cfgBIF_BX_DEV0_EPF0_VF9_HDP_MEM_COHERENCY_FLUSH_CNTL                                            0xd048385c\n#define cfgBIF_BX_DEV0_EPF0_VF9_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                       0xd0483864\n#define cfgBIF_BX_DEV0_EPF0_VF9_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                  0xd0483868\n#define cfgBIF_BX_DEV0_EPF0_VF9_GPU_HDP_FLUSH_REQ                                                       0xd0483898\n#define cfgBIF_BX_DEV0_EPF0_VF9_GPU_HDP_FLUSH_DONE                                                      0xd048389c\n#define cfgBIF_BX_DEV0_EPF0_VF9_BIF_TRANS_PENDING                                                       0xd04838a0\n#define cfgBIF_BX_DEV0_EPF0_VF9_NBIF_GFX_ADDR_LUT_BYPASS                                                0xd04838c8\n#define cfgBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW0                                                  0xd0483958\n#define cfgBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW1                                                  0xd048395c\n#define cfgBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW2                                                  0xd0483960\n#define cfgBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_TRN_DW3                                                  0xd0483964\n#define cfgBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW0                                                  0xd0483968\n#define cfgBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW1                                                  0xd048396c\n#define cfgBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW2                                                  0xd0483970\n#define cfgBIF_BX_DEV0_EPF0_VF9_MAILBOX_MSGBUF_RCV_DW3                                                  0xd0483974\n#define cfgBIF_BX_DEV0_EPF0_VF9_MAILBOX_CONTROL                                                         0xd0483978\n#define cfgBIF_BX_DEV0_EPF0_VF9_MAILBOX_INT_CNTL                                                        0xd048397c\n#define cfgBIF_BX_DEV0_EPF0_VF9_BIF_VMHV_MAILBOX                                                        0xd0483980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF9_MM_INDEX                                                                0xd0480000\n#define cfgBIF_BX_DEV0_EPF0_VF9_MM_DATA                                                                 0xd0480004\n#define cfgBIF_BX_DEV0_EPF0_VF9_MM_INDEX_HI                                                             0xd0480018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF9_RCC_ERR_LOG                                                                0xd0483694\n#define cfgRCC_DEV0_EPF0_VF9_RCC_DOORBELL_APER_EN                                                       0xd0483780\n#define cfgRCC_DEV0_EPF0_VF9_RCC_CONFIG_MEMSIZE                                                         0xd048378c\n#define cfgRCC_DEV0_EPF0_VF9_RCC_CONFIG_RESERVED                                                        0xd0483790\n#define cfgRCC_DEV0_EPF0_VF9_RCC_IOV_FUNC_IDENTIFIER                                                    0xd0483794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_ADDR_LO                                                      0xd04c2000\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_ADDR_HI                                                      0xd04c2004\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_MSG_DATA                                                     0xd04c2008\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT0_CONTROL                                                      0xd04c200c\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_ADDR_LO                                                      0xd04c2010\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_ADDR_HI                                                      0xd04c2014\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_MSG_DATA                                                     0xd04c2018\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT1_CONTROL                                                      0xd04c201c\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_ADDR_LO                                                      0xd04c2020\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_ADDR_HI                                                      0xd04c2024\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_MSG_DATA                                                     0xd04c2028\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT2_CONTROL                                                      0xd04c202c\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_ADDR_LO                                                      0xd04c2030\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_ADDR_HI                                                      0xd04c2034\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_MSG_DATA                                                     0xd04c2038\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_VECT3_CONTROL                                                      0xd04c203c\n#define cfgRCC_DEV0_EPF0_VF9_GFXMSIX_PBA                                                                0xd04c3000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF10_BIF_BME_STATUS                                                         0xd050382c\n#define cfgBIF_BX_DEV0_EPF0_VF10_BIF_ATOMIC_ERR_LOG                                                     0xd0503830\n#define cfgBIF_BX_DEV0_EPF0_VF10_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0xd050384c\n#define cfgBIF_BX_DEV0_EPF0_VF10_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0xd0503850\n#define cfgBIF_BX_DEV0_EPF0_VF10_DOORBELL_SELFRING_GPA_APER_CNTL                                        0xd0503854\n#define cfgBIF_BX_DEV0_EPF0_VF10_HDP_REG_COHERENCY_FLUSH_CNTL                                           0xd0503858\n#define cfgBIF_BX_DEV0_EPF0_VF10_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0xd050385c\n#define cfgBIF_BX_DEV0_EPF0_VF10_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0xd0503864\n#define cfgBIF_BX_DEV0_EPF0_VF10_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0xd0503868\n#define cfgBIF_BX_DEV0_EPF0_VF10_GPU_HDP_FLUSH_REQ                                                      0xd0503898\n#define cfgBIF_BX_DEV0_EPF0_VF10_GPU_HDP_FLUSH_DONE                                                     0xd050389c\n#define cfgBIF_BX_DEV0_EPF0_VF10_BIF_TRANS_PENDING                                                      0xd05038a0\n#define cfgBIF_BX_DEV0_EPF0_VF10_NBIF_GFX_ADDR_LUT_BYPASS                                               0xd05038c8\n#define cfgBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW0                                                 0xd0503958\n#define cfgBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW1                                                 0xd050395c\n#define cfgBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW2                                                 0xd0503960\n#define cfgBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_TRN_DW3                                                 0xd0503964\n#define cfgBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW0                                                 0xd0503968\n#define cfgBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW1                                                 0xd050396c\n#define cfgBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW2                                                 0xd0503970\n#define cfgBIF_BX_DEV0_EPF0_VF10_MAILBOX_MSGBUF_RCV_DW3                                                 0xd0503974\n#define cfgBIF_BX_DEV0_EPF0_VF10_MAILBOX_CONTROL                                                        0xd0503978\n#define cfgBIF_BX_DEV0_EPF0_VF10_MAILBOX_INT_CNTL                                                       0xd050397c\n#define cfgBIF_BX_DEV0_EPF0_VF10_BIF_VMHV_MAILBOX                                                       0xd0503980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF10_MM_INDEX                                                               0xd0500000\n#define cfgBIF_BX_DEV0_EPF0_VF10_MM_DATA                                                                0xd0500004\n#define cfgBIF_BX_DEV0_EPF0_VF10_MM_INDEX_HI                                                            0xd0500018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF10_RCC_ERR_LOG                                                               0xd0503694\n#define cfgRCC_DEV0_EPF0_VF10_RCC_DOORBELL_APER_EN                                                      0xd0503780\n#define cfgRCC_DEV0_EPF0_VF10_RCC_CONFIG_MEMSIZE                                                        0xd050378c\n#define cfgRCC_DEV0_EPF0_VF10_RCC_CONFIG_RESERVED                                                       0xd0503790\n#define cfgRCC_DEV0_EPF0_VF10_RCC_IOV_FUNC_IDENTIFIER                                                   0xd0503794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_ADDR_LO                                                     0xd0542000\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_ADDR_HI                                                     0xd0542004\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_MSG_DATA                                                    0xd0542008\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT0_CONTROL                                                     0xd054200c\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_ADDR_LO                                                     0xd0542010\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_ADDR_HI                                                     0xd0542014\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_MSG_DATA                                                    0xd0542018\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT1_CONTROL                                                     0xd054201c\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_ADDR_LO                                                     0xd0542020\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_ADDR_HI                                                     0xd0542024\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_MSG_DATA                                                    0xd0542028\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT2_CONTROL                                                     0xd054202c\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_ADDR_LO                                                     0xd0542030\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_ADDR_HI                                                     0xd0542034\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_MSG_DATA                                                    0xd0542038\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_VECT3_CONTROL                                                     0xd054203c\n#define cfgRCC_DEV0_EPF0_VF10_GFXMSIX_PBA                                                               0xd0543000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF11_BIF_BME_STATUS                                                         0xd058382c\n#define cfgBIF_BX_DEV0_EPF0_VF11_BIF_ATOMIC_ERR_LOG                                                     0xd0583830\n#define cfgBIF_BX_DEV0_EPF0_VF11_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0xd058384c\n#define cfgBIF_BX_DEV0_EPF0_VF11_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0xd0583850\n#define cfgBIF_BX_DEV0_EPF0_VF11_DOORBELL_SELFRING_GPA_APER_CNTL                                        0xd0583854\n#define cfgBIF_BX_DEV0_EPF0_VF11_HDP_REG_COHERENCY_FLUSH_CNTL                                           0xd0583858\n#define cfgBIF_BX_DEV0_EPF0_VF11_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0xd058385c\n#define cfgBIF_BX_DEV0_EPF0_VF11_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0xd0583864\n#define cfgBIF_BX_DEV0_EPF0_VF11_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0xd0583868\n#define cfgBIF_BX_DEV0_EPF0_VF11_GPU_HDP_FLUSH_REQ                                                      0xd0583898\n#define cfgBIF_BX_DEV0_EPF0_VF11_GPU_HDP_FLUSH_DONE                                                     0xd058389c\n#define cfgBIF_BX_DEV0_EPF0_VF11_BIF_TRANS_PENDING                                                      0xd05838a0\n#define cfgBIF_BX_DEV0_EPF0_VF11_NBIF_GFX_ADDR_LUT_BYPASS                                               0xd05838c8\n#define cfgBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW0                                                 0xd0583958\n#define cfgBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW1                                                 0xd058395c\n#define cfgBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW2                                                 0xd0583960\n#define cfgBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_TRN_DW3                                                 0xd0583964\n#define cfgBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW0                                                 0xd0583968\n#define cfgBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW1                                                 0xd058396c\n#define cfgBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW2                                                 0xd0583970\n#define cfgBIF_BX_DEV0_EPF0_VF11_MAILBOX_MSGBUF_RCV_DW3                                                 0xd0583974\n#define cfgBIF_BX_DEV0_EPF0_VF11_MAILBOX_CONTROL                                                        0xd0583978\n#define cfgBIF_BX_DEV0_EPF0_VF11_MAILBOX_INT_CNTL                                                       0xd058397c\n#define cfgBIF_BX_DEV0_EPF0_VF11_BIF_VMHV_MAILBOX                                                       0xd0583980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF11_MM_INDEX                                                               0xd0580000\n#define cfgBIF_BX_DEV0_EPF0_VF11_MM_DATA                                                                0xd0580004\n#define cfgBIF_BX_DEV0_EPF0_VF11_MM_INDEX_HI                                                            0xd0580018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF11_RCC_ERR_LOG                                                               0xd0583694\n#define cfgRCC_DEV0_EPF0_VF11_RCC_DOORBELL_APER_EN                                                      0xd0583780\n#define cfgRCC_DEV0_EPF0_VF11_RCC_CONFIG_MEMSIZE                                                        0xd058378c\n#define cfgRCC_DEV0_EPF0_VF11_RCC_CONFIG_RESERVED                                                       0xd0583790\n#define cfgRCC_DEV0_EPF0_VF11_RCC_IOV_FUNC_IDENTIFIER                                                   0xd0583794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_ADDR_LO                                                     0xd05c2000\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_ADDR_HI                                                     0xd05c2004\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_MSG_DATA                                                    0xd05c2008\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT0_CONTROL                                                     0xd05c200c\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_ADDR_LO                                                     0xd05c2010\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_ADDR_HI                                                     0xd05c2014\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_MSG_DATA                                                    0xd05c2018\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT1_CONTROL                                                     0xd05c201c\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_ADDR_LO                                                     0xd05c2020\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_ADDR_HI                                                     0xd05c2024\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_MSG_DATA                                                    0xd05c2028\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT2_CONTROL                                                     0xd05c202c\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_ADDR_LO                                                     0xd05c2030\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_ADDR_HI                                                     0xd05c2034\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_MSG_DATA                                                    0xd05c2038\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_VECT3_CONTROL                                                     0xd05c203c\n#define cfgRCC_DEV0_EPF0_VF11_GFXMSIX_PBA                                                               0xd05c3000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF12_BIF_BME_STATUS                                                         0xd060382c\n#define cfgBIF_BX_DEV0_EPF0_VF12_BIF_ATOMIC_ERR_LOG                                                     0xd0603830\n#define cfgBIF_BX_DEV0_EPF0_VF12_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0xd060384c\n#define cfgBIF_BX_DEV0_EPF0_VF12_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0xd0603850\n#define cfgBIF_BX_DEV0_EPF0_VF12_DOORBELL_SELFRING_GPA_APER_CNTL                                        0xd0603854\n#define cfgBIF_BX_DEV0_EPF0_VF12_HDP_REG_COHERENCY_FLUSH_CNTL                                           0xd0603858\n#define cfgBIF_BX_DEV0_EPF0_VF12_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0xd060385c\n#define cfgBIF_BX_DEV0_EPF0_VF12_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0xd0603864\n#define cfgBIF_BX_DEV0_EPF0_VF12_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0xd0603868\n#define cfgBIF_BX_DEV0_EPF0_VF12_GPU_HDP_FLUSH_REQ                                                      0xd0603898\n#define cfgBIF_BX_DEV0_EPF0_VF12_GPU_HDP_FLUSH_DONE                                                     0xd060389c\n#define cfgBIF_BX_DEV0_EPF0_VF12_BIF_TRANS_PENDING                                                      0xd06038a0\n#define cfgBIF_BX_DEV0_EPF0_VF12_NBIF_GFX_ADDR_LUT_BYPASS                                               0xd06038c8\n#define cfgBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW0                                                 0xd0603958\n#define cfgBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW1                                                 0xd060395c\n#define cfgBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW2                                                 0xd0603960\n#define cfgBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_TRN_DW3                                                 0xd0603964\n#define cfgBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW0                                                 0xd0603968\n#define cfgBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW1                                                 0xd060396c\n#define cfgBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW2                                                 0xd0603970\n#define cfgBIF_BX_DEV0_EPF0_VF12_MAILBOX_MSGBUF_RCV_DW3                                                 0xd0603974\n#define cfgBIF_BX_DEV0_EPF0_VF12_MAILBOX_CONTROL                                                        0xd0603978\n#define cfgBIF_BX_DEV0_EPF0_VF12_MAILBOX_INT_CNTL                                                       0xd060397c\n#define cfgBIF_BX_DEV0_EPF0_VF12_BIF_VMHV_MAILBOX                                                       0xd0603980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF12_MM_INDEX                                                               0xd0600000\n#define cfgBIF_BX_DEV0_EPF0_VF12_MM_DATA                                                                0xd0600004\n#define cfgBIF_BX_DEV0_EPF0_VF12_MM_INDEX_HI                                                            0xd0600018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF12_RCC_ERR_LOG                                                               0xd0603694\n#define cfgRCC_DEV0_EPF0_VF12_RCC_DOORBELL_APER_EN                                                      0xd0603780\n#define cfgRCC_DEV0_EPF0_VF12_RCC_CONFIG_MEMSIZE                                                        0xd060378c\n#define cfgRCC_DEV0_EPF0_VF12_RCC_CONFIG_RESERVED                                                       0xd0603790\n#define cfgRCC_DEV0_EPF0_VF12_RCC_IOV_FUNC_IDENTIFIER                                                   0xd0603794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_ADDR_LO                                                     0xd0642000\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_ADDR_HI                                                     0xd0642004\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_MSG_DATA                                                    0xd0642008\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT0_CONTROL                                                     0xd064200c\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_ADDR_LO                                                     0xd0642010\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_ADDR_HI                                                     0xd0642014\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_MSG_DATA                                                    0xd0642018\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT1_CONTROL                                                     0xd064201c\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_ADDR_LO                                                     0xd0642020\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_ADDR_HI                                                     0xd0642024\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_MSG_DATA                                                    0xd0642028\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT2_CONTROL                                                     0xd064202c\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_ADDR_LO                                                     0xd0642030\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_ADDR_HI                                                     0xd0642034\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_MSG_DATA                                                    0xd0642038\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_VECT3_CONTROL                                                     0xd064203c\n#define cfgRCC_DEV0_EPF0_VF12_GFXMSIX_PBA                                                               0xd0643000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF13_BIF_BME_STATUS                                                         0xd068382c\n#define cfgBIF_BX_DEV0_EPF0_VF13_BIF_ATOMIC_ERR_LOG                                                     0xd0683830\n#define cfgBIF_BX_DEV0_EPF0_VF13_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0xd068384c\n#define cfgBIF_BX_DEV0_EPF0_VF13_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0xd0683850\n#define cfgBIF_BX_DEV0_EPF0_VF13_DOORBELL_SELFRING_GPA_APER_CNTL                                        0xd0683854\n#define cfgBIF_BX_DEV0_EPF0_VF13_HDP_REG_COHERENCY_FLUSH_CNTL                                           0xd0683858\n#define cfgBIF_BX_DEV0_EPF0_VF13_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0xd068385c\n#define cfgBIF_BX_DEV0_EPF0_VF13_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0xd0683864\n#define cfgBIF_BX_DEV0_EPF0_VF13_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0xd0683868\n#define cfgBIF_BX_DEV0_EPF0_VF13_GPU_HDP_FLUSH_REQ                                                      0xd0683898\n#define cfgBIF_BX_DEV0_EPF0_VF13_GPU_HDP_FLUSH_DONE                                                     0xd068389c\n#define cfgBIF_BX_DEV0_EPF0_VF13_BIF_TRANS_PENDING                                                      0xd06838a0\n#define cfgBIF_BX_DEV0_EPF0_VF13_NBIF_GFX_ADDR_LUT_BYPASS                                               0xd06838c8\n#define cfgBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW0                                                 0xd0683958\n#define cfgBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW1                                                 0xd068395c\n#define cfgBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW2                                                 0xd0683960\n#define cfgBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_TRN_DW3                                                 0xd0683964\n#define cfgBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW0                                                 0xd0683968\n#define cfgBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW1                                                 0xd068396c\n#define cfgBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW2                                                 0xd0683970\n#define cfgBIF_BX_DEV0_EPF0_VF13_MAILBOX_MSGBUF_RCV_DW3                                                 0xd0683974\n#define cfgBIF_BX_DEV0_EPF0_VF13_MAILBOX_CONTROL                                                        0xd0683978\n#define cfgBIF_BX_DEV0_EPF0_VF13_MAILBOX_INT_CNTL                                                       0xd068397c\n#define cfgBIF_BX_DEV0_EPF0_VF13_BIF_VMHV_MAILBOX                                                       0xd0683980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF13_MM_INDEX                                                               0xd0680000\n#define cfgBIF_BX_DEV0_EPF0_VF13_MM_DATA                                                                0xd0680004\n#define cfgBIF_BX_DEV0_EPF0_VF13_MM_INDEX_HI                                                            0xd0680018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF13_RCC_ERR_LOG                                                               0xd0683694\n#define cfgRCC_DEV0_EPF0_VF13_RCC_DOORBELL_APER_EN                                                      0xd0683780\n#define cfgRCC_DEV0_EPF0_VF13_RCC_CONFIG_MEMSIZE                                                        0xd068378c\n#define cfgRCC_DEV0_EPF0_VF13_RCC_CONFIG_RESERVED                                                       0xd0683790\n#define cfgRCC_DEV0_EPF0_VF13_RCC_IOV_FUNC_IDENTIFIER                                                   0xd0683794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_ADDR_LO                                                     0xd06c2000\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_ADDR_HI                                                     0xd06c2004\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_MSG_DATA                                                    0xd06c2008\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT0_CONTROL                                                     0xd06c200c\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_ADDR_LO                                                     0xd06c2010\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_ADDR_HI                                                     0xd06c2014\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_MSG_DATA                                                    0xd06c2018\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT1_CONTROL                                                     0xd06c201c\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_ADDR_LO                                                     0xd06c2020\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_ADDR_HI                                                     0xd06c2024\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_MSG_DATA                                                    0xd06c2028\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT2_CONTROL                                                     0xd06c202c\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_ADDR_LO                                                     0xd06c2030\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_ADDR_HI                                                     0xd06c2034\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_MSG_DATA                                                    0xd06c2038\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_VECT3_CONTROL                                                     0xd06c203c\n#define cfgRCC_DEV0_EPF0_VF13_GFXMSIX_PBA                                                               0xd06c3000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF14_BIF_BME_STATUS                                                         0xd070382c\n#define cfgBIF_BX_DEV0_EPF0_VF14_BIF_ATOMIC_ERR_LOG                                                     0xd0703830\n#define cfgBIF_BX_DEV0_EPF0_VF14_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0xd070384c\n#define cfgBIF_BX_DEV0_EPF0_VF14_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0xd0703850\n#define cfgBIF_BX_DEV0_EPF0_VF14_DOORBELL_SELFRING_GPA_APER_CNTL                                        0xd0703854\n#define cfgBIF_BX_DEV0_EPF0_VF14_HDP_REG_COHERENCY_FLUSH_CNTL                                           0xd0703858\n#define cfgBIF_BX_DEV0_EPF0_VF14_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0xd070385c\n#define cfgBIF_BX_DEV0_EPF0_VF14_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0xd0703864\n#define cfgBIF_BX_DEV0_EPF0_VF14_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0xd0703868\n#define cfgBIF_BX_DEV0_EPF0_VF14_GPU_HDP_FLUSH_REQ                                                      0xd0703898\n#define cfgBIF_BX_DEV0_EPF0_VF14_GPU_HDP_FLUSH_DONE                                                     0xd070389c\n#define cfgBIF_BX_DEV0_EPF0_VF14_BIF_TRANS_PENDING                                                      0xd07038a0\n#define cfgBIF_BX_DEV0_EPF0_VF14_NBIF_GFX_ADDR_LUT_BYPASS                                               0xd07038c8\n#define cfgBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW0                                                 0xd0703958\n#define cfgBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW1                                                 0xd070395c\n#define cfgBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW2                                                 0xd0703960\n#define cfgBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_TRN_DW3                                                 0xd0703964\n#define cfgBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW0                                                 0xd0703968\n#define cfgBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW1                                                 0xd070396c\n#define cfgBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW2                                                 0xd0703970\n#define cfgBIF_BX_DEV0_EPF0_VF14_MAILBOX_MSGBUF_RCV_DW3                                                 0xd0703974\n#define cfgBIF_BX_DEV0_EPF0_VF14_MAILBOX_CONTROL                                                        0xd0703978\n#define cfgBIF_BX_DEV0_EPF0_VF14_MAILBOX_INT_CNTL                                                       0xd070397c\n#define cfgBIF_BX_DEV0_EPF0_VF14_BIF_VMHV_MAILBOX                                                       0xd0703980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF14_MM_INDEX                                                               0xd0700000\n#define cfgBIF_BX_DEV0_EPF0_VF14_MM_DATA                                                                0xd0700004\n#define cfgBIF_BX_DEV0_EPF0_VF14_MM_INDEX_HI                                                            0xd0700018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF14_RCC_ERR_LOG                                                               0xd0703694\n#define cfgRCC_DEV0_EPF0_VF14_RCC_DOORBELL_APER_EN                                                      0xd0703780\n#define cfgRCC_DEV0_EPF0_VF14_RCC_CONFIG_MEMSIZE                                                        0xd070378c\n#define cfgRCC_DEV0_EPF0_VF14_RCC_CONFIG_RESERVED                                                       0xd0703790\n#define cfgRCC_DEV0_EPF0_VF14_RCC_IOV_FUNC_IDENTIFIER                                                   0xd0703794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_ADDR_LO                                                     0xd0742000\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_ADDR_HI                                                     0xd0742004\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_MSG_DATA                                                    0xd0742008\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT0_CONTROL                                                     0xd074200c\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_ADDR_LO                                                     0xd0742010\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_ADDR_HI                                                     0xd0742014\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_MSG_DATA                                                    0xd0742018\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT1_CONTROL                                                     0xd074201c\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_ADDR_LO                                                     0xd0742020\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_ADDR_HI                                                     0xd0742024\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_MSG_DATA                                                    0xd0742028\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT2_CONTROL                                                     0xd074202c\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_ADDR_LO                                                     0xd0742030\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_ADDR_HI                                                     0xd0742034\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_MSG_DATA                                                    0xd0742038\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_VECT3_CONTROL                                                     0xd074203c\n#define cfgRCC_DEV0_EPF0_VF14_GFXMSIX_PBA                                                               0xd0743000\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF15_BIF_BME_STATUS                                                         0xd078382c\n#define cfgBIF_BX_DEV0_EPF0_VF15_BIF_ATOMIC_ERR_LOG                                                     0xd0783830\n#define cfgBIF_BX_DEV0_EPF0_VF15_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                   0xd078384c\n#define cfgBIF_BX_DEV0_EPF0_VF15_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                    0xd0783850\n#define cfgBIF_BX_DEV0_EPF0_VF15_DOORBELL_SELFRING_GPA_APER_CNTL                                        0xd0783854\n#define cfgBIF_BX_DEV0_EPF0_VF15_HDP_REG_COHERENCY_FLUSH_CNTL                                           0xd0783858\n#define cfgBIF_BX_DEV0_EPF0_VF15_HDP_MEM_COHERENCY_FLUSH_CNTL                                           0xd078385c\n#define cfgBIF_BX_DEV0_EPF0_VF15_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                      0xd0783864\n#define cfgBIF_BX_DEV0_EPF0_VF15_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                 0xd0783868\n#define cfgBIF_BX_DEV0_EPF0_VF15_GPU_HDP_FLUSH_REQ                                                      0xd0783898\n#define cfgBIF_BX_DEV0_EPF0_VF15_GPU_HDP_FLUSH_DONE                                                     0xd078389c\n#define cfgBIF_BX_DEV0_EPF0_VF15_BIF_TRANS_PENDING                                                      0xd07838a0\n#define cfgBIF_BX_DEV0_EPF0_VF15_NBIF_GFX_ADDR_LUT_BYPASS                                               0xd07838c8\n#define cfgBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW0                                                 0xd0783958\n#define cfgBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW1                                                 0xd078395c\n#define cfgBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW2                                                 0xd0783960\n#define cfgBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_TRN_DW3                                                 0xd0783964\n#define cfgBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW0                                                 0xd0783968\n#define cfgBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW1                                                 0xd078396c\n#define cfgBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW2                                                 0xd0783970\n#define cfgBIF_BX_DEV0_EPF0_VF15_MAILBOX_MSGBUF_RCV_DW3                                                 0xd0783974\n#define cfgBIF_BX_DEV0_EPF0_VF15_MAILBOX_CONTROL                                                        0xd0783978\n#define cfgBIF_BX_DEV0_EPF0_VF15_MAILBOX_INT_CNTL                                                       0xd078397c\n#define cfgBIF_BX_DEV0_EPF0_VF15_BIF_VMHV_MAILBOX                                                       0xd0783980\n\n\n\n\n#define cfgBIF_BX_DEV0_EPF0_VF15_MM_INDEX                                                               0xd0780000\n#define cfgBIF_BX_DEV0_EPF0_VF15_MM_DATA                                                                0xd0780004\n#define cfgBIF_BX_DEV0_EPF0_VF15_MM_INDEX_HI                                                            0xd0780018\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF15_RCC_ERR_LOG                                                               0xd0783694\n#define cfgRCC_DEV0_EPF0_VF15_RCC_DOORBELL_APER_EN                                                      0xd0783780\n#define cfgRCC_DEV0_EPF0_VF15_RCC_CONFIG_MEMSIZE                                                        0xd078378c\n#define cfgRCC_DEV0_EPF0_VF15_RCC_CONFIG_RESERVED                                                       0xd0783790\n#define cfgRCC_DEV0_EPF0_VF15_RCC_IOV_FUNC_IDENTIFIER                                                   0xd0783794\n\n\n\n\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_ADDR_LO                                                     0xd07c2000\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_ADDR_HI                                                     0xd07c2004\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_MSG_DATA                                                    0xd07c2008\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT0_CONTROL                                                     0xd07c200c\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_ADDR_LO                                                     0xd07c2010\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_ADDR_HI                                                     0xd07c2014\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_MSG_DATA                                                    0xd07c2018\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT1_CONTROL                                                     0xd07c201c\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_ADDR_LO                                                     0xd07c2020\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_ADDR_HI                                                     0xd07c2024\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_MSG_DATA                                                    0xd07c2028\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT2_CONTROL                                                     0xd07c202c\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_ADDR_LO                                                     0xd07c2030\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_ADDR_HI                                                     0xd07c2034\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_MSG_DATA                                                    0xd07c2038\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_VECT3_CONTROL                                                     0xd07c203c\n#define cfgRCC_DEV0_EPF0_VF15_GFXMSIX_PBA                                                               0xd07c3000\n\n\n\n\n#define regPCIEP_RESERVED                                                                               0x2890000\n#define regPCIEP_RESERVED_BASE_IDX                                                                      5\n#define regPCIEP_SCRATCH                                                                                0x2890001\n#define regPCIEP_SCRATCH_BASE_IDX                                                                       5\n#define regPCIEP_PORT_CNTL                                                                              0x2890010\n#define regPCIEP_PORT_CNTL_BASE_IDX                                                                     5\n#define regPCIE_TX_REQUESTER_ID                                                                         0x2890021\n#define regPCIE_TX_REQUESTER_ID_BASE_IDX                                                                5\n#define regPCIE_P_PORT_LANE_STATUS                                                                      0x2890050\n#define regPCIE_P_PORT_LANE_STATUS_BASE_IDX                                                             5\n#define regPSWUSP0_PCIE_ERR_CNTL                                                                        0x289006a\n#define regPSWUSP0_PCIE_ERR_CNTL_BASE_IDX                                                               5\n#define regPSWUSP0_PCIE_RX_CNTL                                                                         0x2890070\n#define regPSWUSP0_PCIE_RX_CNTL_BASE_IDX                                                                5\n#define regPCIE_RX_EXPECTED_SEQNUM                                                                      0x2890071\n#define regPCIE_RX_EXPECTED_SEQNUM_BASE_IDX                                                             5\n#define regPCIE_RX_VENDOR_SPECIFIC                                                                      0x2890072\n#define regPCIE_RX_VENDOR_SPECIFIC_BASE_IDX                                                             5\n#define regPCIE_RX_CNTL3                                                                                0x2890074\n#define regPCIE_RX_CNTL3_BASE_IDX                                                                       5\n#define regPCIE_RX_CREDITS_ALLOCATED_P                                                                  0x2890080\n#define regPCIE_RX_CREDITS_ALLOCATED_P_BASE_IDX                                                         5\n#define regPCIE_RX_CREDITS_ALLOCATED_NP                                                                 0x2890081\n#define regPCIE_RX_CREDITS_ALLOCATED_NP_BASE_IDX                                                        5\n#define regPCIE_RX_CREDITS_ALLOCATED_CPL                                                                0x2890082\n#define regPCIE_RX_CREDITS_ALLOCATED_CPL_BASE_IDX                                                       5\n#define regPCIEP_ERROR_INJECT_PHYSICAL                                                                  0x2890083\n#define regPCIEP_ERROR_INJECT_PHYSICAL_BASE_IDX                                                         5\n#define regPCIEP_ERROR_INJECT_TRANSACTION                                                               0x2890084\n#define regPCIEP_ERROR_INJECT_TRANSACTION_BASE_IDX                                                      5\n#define regPCIEP_NAK_COUNTER                                                                            0x2890086\n#define regPCIEP_NAK_COUNTER_BASE_IDX                                                                   5\n#define regPCIE_LC_CNTL                                                                                 0x28900a0\n#define regPCIE_LC_CNTL_BASE_IDX                                                                        5\n#define regPCIE_LC_TRAINING_CNTL                                                                        0x28900a1\n#define regPCIE_LC_TRAINING_CNTL_BASE_IDX                                                               5\n#define regPCIE_LC_LINK_WIDTH_CNTL                                                                      0x28900a2\n#define regPCIE_LC_LINK_WIDTH_CNTL_BASE_IDX                                                             5\n#define regPCIE_LC_N_FTS_CNTL                                                                           0x28900a3\n#define regPCIE_LC_N_FTS_CNTL_BASE_IDX                                                                  5\n#define regPSWUSP0_PCIE_LC_SPEED_CNTL                                                                   0x28900a4\n#define regPSWUSP0_PCIE_LC_SPEED_CNTL_BASE_IDX                                                          5\n#define regPCIE_LC_STATE0                                                                               0x28900a5\n#define regPCIE_LC_STATE0_BASE_IDX                                                                      5\n#define regPCIE_LC_STATE1                                                                               0x28900a6\n#define regPCIE_LC_STATE1_BASE_IDX                                                                      5\n#define regPCIE_LC_STATE2                                                                               0x28900a7\n#define regPCIE_LC_STATE2_BASE_IDX                                                                      5\n#define regPCIE_LC_STATE3                                                                               0x28900a8\n#define regPCIE_LC_STATE3_BASE_IDX                                                                      5\n#define regPCIE_LC_STATE4                                                                               0x28900a9\n#define regPCIE_LC_STATE4_BASE_IDX                                                                      5\n#define regPCIE_LC_STATE5                                                                               0x28900aa\n#define regPCIE_LC_STATE5_BASE_IDX                                                                      5\n#define regPSWUSP0_PCIE_LC_CNTL2                                                                        0x28900b1\n#define regPSWUSP0_PCIE_LC_CNTL2_BASE_IDX                                                               5\n#define regPCIE_LC_BW_CHANGE_CNTL                                                                       0x28900b2\n#define regPCIE_LC_BW_CHANGE_CNTL_BASE_IDX                                                              5\n#define regPCIE_LC_CDR_CNTL                                                                             0x28900b3\n#define regPCIE_LC_CDR_CNTL_BASE_IDX                                                                    5\n#define regPCIE_LC_LANE_CNTL                                                                            0x28900b4\n#define regPCIE_LC_LANE_CNTL_BASE_IDX                                                                   5\n#define regPCIE_LC_CNTL3                                                                                0x28900b5\n#define regPCIE_LC_CNTL3_BASE_IDX                                                                       5\n#define regPCIE_LC_CNTL4                                                                                0x28900b6\n#define regPCIE_LC_CNTL4_BASE_IDX                                                                       5\n#define regPCIE_LC_CNTL5                                                                                0x28900b7\n#define regPCIE_LC_CNTL5_BASE_IDX                                                                       5\n#define regPCIE_LC_FORCE_COEFF                                                                          0x28900b8\n#define regPCIE_LC_FORCE_COEFF_BASE_IDX                                                                 5\n#define regPCIE_LC_BEST_EQ_SETTINGS                                                                     0x28900b9\n#define regPCIE_LC_BEST_EQ_SETTINGS_BASE_IDX                                                            5\n#define regPCIE_LC_FORCE_EQ_REQ_COEFF                                                                   0x28900ba\n#define regPCIE_LC_FORCE_EQ_REQ_COEFF_BASE_IDX                                                          5\n#define regPCIE_LC_CNTL6                                                                                0x28900bb\n#define regPCIE_LC_CNTL6_BASE_IDX                                                                       5\n#define regPCIE_LC_CNTL7                                                                                0x28900bc\n#define regPCIE_LC_CNTL7_BASE_IDX                                                                       5\n#define regPCIEP_STRAP_LC                                                                               0x28900c0\n#define regPCIEP_STRAP_LC_BASE_IDX                                                                      5\n#define regPSWUSP0_PCIEP_STRAP_MISC                                                                     0x28900c1\n#define regPSWUSP0_PCIEP_STRAP_MISC_BASE_IDX                                                            5\n#define regPCIEP_STRAP_LC2                                                                              0x28900c2\n#define regPCIEP_STRAP_LC2_BASE_IDX                                                                     5\n#define regPCIE_LC_L1_PM_SUBSTATE                                                                       0x28900c6\n#define regPCIE_LC_L1_PM_SUBSTATE_BASE_IDX                                                              5\n#define regPCIE_LC_L1_PM_SUBSTATE2                                                                      0x28900c7\n#define regPCIE_LC_L1_PM_SUBSTATE2_BASE_IDX                                                             5\n#define regPCIE_LC_L1_PM_SUBSTATE3                                                                      0x28900c8\n#define regPCIE_LC_L1_PM_SUBSTATE3_BASE_IDX                                                             5\n#define regPCIE_LC_L1_PM_SUBSTATE4                                                                      0x28900c9\n#define regPCIE_LC_L1_PM_SUBSTATE4_BASE_IDX                                                             5\n#define regPCIE_LC_L1_PM_SUBSTATE5                                                                      0x28900ca\n#define regPCIE_LC_L1_PM_SUBSTATE5_BASE_IDX                                                             5\n#define regPCIEP_BCH_ECC_CNTL                                                                           0x28900d0\n#define regPCIEP_BCH_ECC_CNTL_BASE_IDX                                                                  5\n#define regPCIE_LC_CNTL8                                                                                0x28900dd\n#define regPCIE_LC_CNTL8_BASE_IDX                                                                       5\n#define regPCIE_LC_CNTL9                                                                                0x28900de\n#define regPCIE_LC_CNTL9_BASE_IDX                                                                       5\n#define regPCIE_LC_FORCE_COEFF2                                                                         0x28900df\n#define regPCIE_LC_FORCE_COEFF2_BASE_IDX                                                                5\n#define regPCIE_LC_FORCE_EQ_REQ_COEFF2                                                                  0x28900e0\n#define regPCIE_LC_FORCE_EQ_REQ_COEFF2_BASE_IDX                                                         5\n#define regPCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES                                                        0x28900e2\n#define regPCIE_LC_FINE_GRAIN_CLK_GATE_OVERRIDES_BASE_IDX                                               5\n#define regPCIE_LC_CNTL10                                                                               0x28900e3\n#define regPCIE_LC_CNTL10_BASE_IDX                                                                      5\n#define regPCIE_LC_SAVE_RESTORE_1                                                                       0x28900e6\n#define regPCIE_LC_SAVE_RESTORE_1_BASE_IDX                                                              5\n#define regPCIE_LC_SAVE_RESTORE_2                                                                       0x28900e7\n#define regPCIE_LC_SAVE_RESTORE_2_BASE_IDX                                                              5\n#define regPCIE_LC_CNTL11                                                                               0x2890103\n#define regPCIE_LC_CNTL11_BASE_IDX                                                                      5\n#define regPCIE_LC_CNTL12                                                                               0x2890104\n#define regPCIE_LC_CNTL12_BASE_IDX                                                                      5\n#define regPCIE_LC_SPEED_CNTL2                                                                          0x2890105\n#define regPCIE_LC_SPEED_CNTL2_BASE_IDX                                                                 5\n#define regPCIE_LC_FORCE_COEFF3                                                                         0x2890106\n#define regPCIE_LC_FORCE_COEFF3_BASE_IDX                                                                5\n#define regPCIE_LC_FORCE_EQ_REQ_COEFF3                                                                  0x2890107\n#define regPCIE_LC_FORCE_EQ_REQ_COEFF3_BASE_IDX                                                         5\n#define regPCIE_TX_SEQ                                                                                  0x2890188\n#define regPCIE_TX_SEQ_BASE_IDX                                                                         5\n#define regPCIE_TX_REPLAY                                                                               0x2890189\n#define regPCIE_TX_REPLAY_BASE_IDX                                                                      5\n#define regPCIE_TX_ACK_LATENCY_LIMIT                                                                    0x289018c\n#define regPCIE_TX_ACK_LATENCY_LIMIT_BASE_IDX                                                           5\n#define regPCIE_TX_CREDITS_FCU_THRESHOLD                                                                0x2890190\n#define regPCIE_TX_CREDITS_FCU_THRESHOLD_BASE_IDX                                                       5\n#define regPCIE_TX_VENDOR_SPECIFIC                                                                      0x2890194\n#define regPCIE_TX_VENDOR_SPECIFIC_BASE_IDX                                                             5\n#define regPCIE_TX_NOP_DLLP                                                                             0x2890195\n#define regPCIE_TX_NOP_DLLP_BASE_IDX                                                                    5\n#define regPCIE_TX_REQUEST_NUM_CNTL                                                                     0x2890198\n#define regPCIE_TX_REQUEST_NUM_CNTL_BASE_IDX                                                            5\n#define regPCIE_TX_CREDITS_ADVT_P                                                                       0x28901a0\n#define regPCIE_TX_CREDITS_ADVT_P_BASE_IDX                                                              5\n#define regPCIE_TX_CREDITS_ADVT_NP                                                                      0x28901a1\n#define regPCIE_TX_CREDITS_ADVT_NP_BASE_IDX                                                             5\n#define regPCIE_TX_CREDITS_ADVT_CPL                                                                     0x28901a2\n#define regPCIE_TX_CREDITS_ADVT_CPL_BASE_IDX                                                            5\n#define regPCIE_TX_CREDITS_INIT_P                                                                       0x28901a3\n#define regPCIE_TX_CREDITS_INIT_P_BASE_IDX                                                              5\n#define regPCIE_TX_CREDITS_INIT_NP                                                                      0x28901a4\n#define regPCIE_TX_CREDITS_INIT_NP_BASE_IDX                                                             5\n#define regPCIE_TX_CREDITS_INIT_CPL                                                                     0x28901a5\n#define regPCIE_TX_CREDITS_INIT_CPL_BASE_IDX                                                            5\n#define regPCIE_TX_CREDITS_STATUS                                                                       0x28901a6\n#define regPCIE_TX_CREDITS_STATUS_BASE_IDX                                                              5\n#define regPCIE_FC_P                                                                                    0x28901a8\n#define regPCIE_FC_P_BASE_IDX                                                                           5\n#define regPCIE_FC_NP                                                                                   0x28901a9\n#define regPCIE_FC_NP_BASE_IDX                                                                          5\n#define regPCIE_FC_CPL                                                                                  0x28901aa\n#define regPCIE_FC_CPL_BASE_IDX                                                                         5\n#define regPCIE_FC_P_VC1                                                                                0x28901ab\n#define regPCIE_FC_P_VC1_BASE_IDX                                                                       5\n#define regPCIE_FC_NP_VC1                                                                               0x28901ac\n#define regPCIE_FC_NP_VC1_BASE_IDX                                                                      5\n#define regPCIE_FC_CPL_VC1                                                                              0x28901ad\n#define regPCIE_FC_CPL_VC1_BASE_IDX                                                                     5\n\n\n\n\n#define regPCIE_RESERVED                                                                                0x28a0000\n#define regPCIE_RESERVED_BASE_IDX                                                                       5\n#define regPCIE_SCRATCH                                                                                 0x28a0001\n#define regPCIE_SCRATCH_BASE_IDX                                                                        5\n#define regPCIE_RX_NUM_NAK                                                                              0x28a000e\n#define regPCIE_RX_NUM_NAK_BASE_IDX                                                                     5\n#define regPCIE_RX_NUM_NAK_GENERATED                                                                    0x28a000f\n#define regPCIE_RX_NUM_NAK_GENERATED_BASE_IDX                                                           5\n#define regPCIE_CNTL                                                                                    0x28a0010\n#define regPCIE_CNTL_BASE_IDX                                                                           5\n#define regPCIE_CONFIG_CNTL                                                                             0x28a0011\n#define regPCIE_CONFIG_CNTL_BASE_IDX                                                                    5\n#define regPCIE_RX_CNTL5                                                                                0x28a0018\n#define regPCIE_RX_CNTL5_BASE_IDX                                                                       5\n#define regPCIE_RX_CNTL4                                                                                0x28a0019\n#define regPCIE_RX_CNTL4_BASE_IDX                                                                       5\n#define regPCIE_COMMON_AER_MASK                                                                         0x28a001a\n#define regPCIE_COMMON_AER_MASK_BASE_IDX                                                                5\n#define regPCIE_CNTL2                                                                                   0x28a001c\n#define regPCIE_CNTL2_BASE_IDX                                                                          5\n#define regPCIE_RX_CNTL2                                                                                0x28a001d\n#define regPCIE_RX_CNTL2_BASE_IDX                                                                       5\n#define regPCIE_CI_CNTL                                                                                 0x28a0020\n#define regPCIE_CI_CNTL_BASE_IDX                                                                        5\n#define regPCIE_BUS_CNTL                                                                                0x28a0021\n#define regPCIE_BUS_CNTL_BASE_IDX                                                                       5\n#define regPCIE_LC_STATE6                                                                               0x28a0022\n#define regPCIE_LC_STATE6_BASE_IDX                                                                      5\n#define regPCIE_LC_STATE7                                                                               0x28a0023\n#define regPCIE_LC_STATE7_BASE_IDX                                                                      5\n#define regPCIE_LC_STATE8                                                                               0x28a0024\n#define regPCIE_LC_STATE8_BASE_IDX                                                                      5\n#define regPCIE_LC_STATE9                                                                               0x28a0025\n#define regPCIE_LC_STATE9_BASE_IDX                                                                      5\n#define regPCIE_LC_STATE10                                                                              0x28a0026\n#define regPCIE_LC_STATE10_BASE_IDX                                                                     5\n#define regPCIE_LC_STATE11                                                                              0x28a0027\n#define regPCIE_LC_STATE11_BASE_IDX                                                                     5\n#define regPCIE_LC_STATUS1                                                                              0x28a0028\n#define regPCIE_LC_STATUS1_BASE_IDX                                                                     5\n#define regPCIE_LC_STATUS2                                                                              0x28a0029\n#define regPCIE_LC_STATUS2_BASE_IDX                                                                     5\n#define regPCIE_WPR_CNTL                                                                                0x28a0030\n#define regPCIE_WPR_CNTL_BASE_IDX                                                                       5\n#define regPCIE_RX_LAST_TLP0                                                                            0x28a0031\n#define regPCIE_RX_LAST_TLP0_BASE_IDX                                                                   5\n#define regPCIE_RX_LAST_TLP1                                                                            0x28a0032\n#define regPCIE_RX_LAST_TLP1_BASE_IDX                                                                   5\n#define regPCIE_RX_LAST_TLP2                                                                            0x28a0033\n#define regPCIE_RX_LAST_TLP2_BASE_IDX                                                                   5\n#define regPCIE_RX_LAST_TLP3                                                                            0x28a0034\n#define regPCIE_RX_LAST_TLP3_BASE_IDX                                                                   5\n#define regPCIE_I2C_REG_ADDR_EXPAND                                                                     0x28a003a\n#define regPCIE_I2C_REG_ADDR_EXPAND_BASE_IDX                                                            5\n#define regPCIE_I2C_REG_DATA                                                                            0x28a003b\n#define regPCIE_I2C_REG_DATA_BASE_IDX                                                                   5\n#define regPCIE_CFG_CNTL                                                                                0x28a003c\n#define regPCIE_CFG_CNTL_BASE_IDX                                                                       5\n#define regPCIE_LC_PM_CNTL                                                                              0x28a003d\n#define regPCIE_LC_PM_CNTL_BASE_IDX                                                                     5\n#define regPCIE_LC_PM_CNTL2                                                                             0x28a003e\n#define regPCIE_LC_PM_CNTL2_BASE_IDX                                                                    5\n#define regPCIE_P_CNTL                                                                                  0x28a0040\n#define regPCIE_P_CNTL_BASE_IDX                                                                         5\n#define regPCIE_P_BUF_STATUS                                                                            0x28a0041\n#define regPCIE_P_BUF_STATUS_BASE_IDX                                                                   5\n#define regPCIE_P_DECODER_STATUS                                                                        0x28a0042\n#define regPCIE_P_DECODER_STATUS_BASE_IDX                                                               5\n#define regPCIE_P_MISC_STATUS                                                                           0x28a0043\n#define regPCIE_P_MISC_STATUS_BASE_IDX                                                                  5\n#define regPCIE_P_RCV_L0S_FTS_DET                                                                       0x28a0050\n#define regPCIE_P_RCV_L0S_FTS_DET_BASE_IDX                                                              5\n#define regPCIE_RX_AD                                                                                   0x28a0062\n#define regPCIE_RX_AD_BASE_IDX                                                                          5\n#define regPCIE_SDP_CTRL                                                                                0x28a0063\n#define regPCIE_SDP_CTRL_BASE_IDX                                                                       5\n#define regPCIE_SDP_SWUS_SLV_ATTR_CTRL                                                                  0x28a0065\n#define regPCIE_SDP_SWUS_SLV_ATTR_CTRL_BASE_IDX                                                         5\n#define regPCIE_SDP_CTRL2                                                                               0x28a0068\n#define regPCIE_SDP_CTRL2_BASE_IDX                                                                      5\n#define regPCIE_PERF_COUNT_CNTL                                                                         0x28a0080\n#define regPCIE_PERF_COUNT_CNTL_BASE_IDX                                                                5\n#define regPCIE_PERF_CNTL_TXCLK1                                                                        0x28a0081\n#define regPCIE_PERF_CNTL_TXCLK1_BASE_IDX                                                               5\n#define regPCIE_PERF_COUNT0_TXCLK1                                                                      0x28a0082\n#define regPCIE_PERF_COUNT0_TXCLK1_BASE_IDX                                                             5\n#define regPCIE_PERF_COUNT1_TXCLK1                                                                      0x28a0083\n#define regPCIE_PERF_COUNT1_TXCLK1_BASE_IDX                                                             5\n#define regPCIE_PERF_CNTL_TXCLK2                                                                        0x28a0084\n#define regPCIE_PERF_CNTL_TXCLK2_BASE_IDX                                                               5\n#define regPCIE_PERF_COUNT0_TXCLK2                                                                      0x28a0085\n#define regPCIE_PERF_COUNT0_TXCLK2_BASE_IDX                                                             5\n#define regPCIE_PERF_COUNT1_TXCLK2                                                                      0x28a0086\n#define regPCIE_PERF_COUNT1_TXCLK2_BASE_IDX                                                             5\n#define regPCIE_PERF_CNTL_TXCLK3                                                                        0x28a0087\n#define regPCIE_PERF_CNTL_TXCLK3_BASE_IDX                                                               5\n#define regPCIE_PERF_COUNT0_TXCLK3                                                                      0x28a0088\n#define regPCIE_PERF_COUNT0_TXCLK3_BASE_IDX                                                             5\n#define regPCIE_PERF_COUNT1_TXCLK3                                                                      0x28a0089\n#define regPCIE_PERF_COUNT1_TXCLK3_BASE_IDX                                                             5\n#define regPCIE_PERF_CNTL_TXCLK4                                                                        0x28a008a\n#define regPCIE_PERF_CNTL_TXCLK4_BASE_IDX                                                               5\n#define regPCIE_PERF_COUNT0_TXCLK4                                                                      0x28a008b\n#define regPCIE_PERF_COUNT0_TXCLK4_BASE_IDX                                                             5\n#define regPCIE_PERF_COUNT1_TXCLK4                                                                      0x28a008c\n#define regPCIE_PERF_COUNT1_TXCLK4_BASE_IDX                                                             5\n#define regPCIE_PERF_CNTL_EVENT_LC_PORT_SEL                                                             0x28a0093\n#define regPCIE_PERF_CNTL_EVENT_LC_PORT_SEL_BASE_IDX                                                    5\n#define regPCIE_PERF_CNTL_EVENT_CI_PORT_SEL                                                             0x28a0094\n#define regPCIE_PERF_CNTL_EVENT_CI_PORT_SEL_BASE_IDX                                                    5\n#define regPCIE_PERF_CNTL_TXCLK5                                                                        0x28a0096\n#define regPCIE_PERF_CNTL_TXCLK5_BASE_IDX                                                               5\n#define regPCIE_PERF_COUNT0_TXCLK5                                                                      0x28a0097\n#define regPCIE_PERF_COUNT0_TXCLK5_BASE_IDX                                                             5\n#define regPCIE_PERF_COUNT1_TXCLK5                                                                      0x28a0098\n#define regPCIE_PERF_COUNT1_TXCLK5_BASE_IDX                                                             5\n#define regPCIE_PERF_CNTL_TXCLK6                                                                        0x28a0099\n#define regPCIE_PERF_CNTL_TXCLK6_BASE_IDX                                                               5\n#define regPCIE_PERF_COUNT0_TXCLK6                                                                      0x28a009a\n#define regPCIE_PERF_COUNT0_TXCLK6_BASE_IDX                                                             5\n#define regPCIE_PERF_COUNT1_TXCLK6                                                                      0x28a009b\n#define regPCIE_PERF_COUNT1_TXCLK6_BASE_IDX                                                             5\n#define regPCIE_STRAP_F0                                                                                0x28a00b0\n#define regPCIE_STRAP_F0_BASE_IDX                                                                       5\n#define regPCIE_STRAP_MISC                                                                              0x28a00c0\n#define regPCIE_STRAP_MISC_BASE_IDX                                                                     5\n#define regPCIE_STRAP_MISC2                                                                             0x28a00c1\n#define regPCIE_STRAP_MISC2_BASE_IDX                                                                    5\n#define regPCIE_STRAP_PI                                                                                0x28a00c2\n#define regPCIE_STRAP_PI_BASE_IDX                                                                       5\n#define regPCIE_STRAP_I2C_BD                                                                            0x28a00c4\n#define regPCIE_STRAP_I2C_BD_BASE_IDX                                                                   5\n#define regPCIE_PRBS_CLR                                                                                0x28a00c8\n#define regPCIE_PRBS_CLR_BASE_IDX                                                                       5\n#define regPCIE_PRBS_STATUS1                                                                            0x28a00c9\n#define regPCIE_PRBS_STATUS1_BASE_IDX                                                                   5\n#define regPCIE_PRBS_STATUS2                                                                            0x28a00ca\n#define regPCIE_PRBS_STATUS2_BASE_IDX                                                                   5\n#define regPCIE_PRBS_FREERUN                                                                            0x28a00cb\n#define regPCIE_PRBS_FREERUN_BASE_IDX                                                                   5\n#define regPCIE_PRBS_MISC                                                                               0x28a00cc\n#define regPCIE_PRBS_MISC_BASE_IDX                                                                      5\n#define regPCIE_PRBS_USER_PATTERN                                                                       0x28a00cd\n#define regPCIE_PRBS_USER_PATTERN_BASE_IDX                                                              5\n#define regPCIE_PRBS_LO_BITCNT                                                                          0x28a00ce\n#define regPCIE_PRBS_LO_BITCNT_BASE_IDX                                                                 5\n#define regPCIE_PRBS_HI_BITCNT                                                                          0x28a00cf\n#define regPCIE_PRBS_HI_BITCNT_BASE_IDX                                                                 5\n#define regPCIE_PRBS_ERRCNT_0                                                                           0x28a00d0\n#define regPCIE_PRBS_ERRCNT_0_BASE_IDX                                                                  5\n#define regPCIE_PRBS_ERRCNT_1                                                                           0x28a00d1\n#define regPCIE_PRBS_ERRCNT_1_BASE_IDX                                                                  5\n#define regPCIE_PRBS_ERRCNT_2                                                                           0x28a00d2\n#define regPCIE_PRBS_ERRCNT_2_BASE_IDX                                                                  5\n#define regPCIE_PRBS_ERRCNT_3                                                                           0x28a00d3\n#define regPCIE_PRBS_ERRCNT_3_BASE_IDX                                                                  5\n#define regPCIE_PRBS_ERRCNT_4                                                                           0x28a00d4\n#define regPCIE_PRBS_ERRCNT_4_BASE_IDX                                                                  5\n#define regPCIE_PRBS_ERRCNT_5                                                                           0x28a00d5\n#define regPCIE_PRBS_ERRCNT_5_BASE_IDX                                                                  5\n#define regPCIE_PRBS_ERRCNT_6                                                                           0x28a00d6\n#define regPCIE_PRBS_ERRCNT_6_BASE_IDX                                                                  5\n#define regPCIE_PRBS_ERRCNT_7                                                                           0x28a00d7\n#define regPCIE_PRBS_ERRCNT_7_BASE_IDX                                                                  5\n#define regPCIE_PRBS_ERRCNT_8                                                                           0x28a00d8\n#define regPCIE_PRBS_ERRCNT_8_BASE_IDX                                                                  5\n#define regPCIE_PRBS_ERRCNT_9                                                                           0x28a00d9\n#define regPCIE_PRBS_ERRCNT_9_BASE_IDX                                                                  5\n#define regPCIE_PRBS_ERRCNT_10                                                                          0x28a00da\n#define regPCIE_PRBS_ERRCNT_10_BASE_IDX                                                                 5\n#define regPCIE_PRBS_ERRCNT_11                                                                          0x28a00db\n#define regPCIE_PRBS_ERRCNT_11_BASE_IDX                                                                 5\n#define regPCIE_PRBS_ERRCNT_12                                                                          0x28a00dc\n#define regPCIE_PRBS_ERRCNT_12_BASE_IDX                                                                 5\n#define regPCIE_PRBS_ERRCNT_13                                                                          0x28a00dd\n#define regPCIE_PRBS_ERRCNT_13_BASE_IDX                                                                 5\n#define regPCIE_PRBS_ERRCNT_14                                                                          0x28a00de\n#define regPCIE_PRBS_ERRCNT_14_BASE_IDX                                                                 5\n#define regPCIE_PRBS_ERRCNT_15                                                                          0x28a00df\n#define regPCIE_PRBS_ERRCNT_15_BASE_IDX                                                                 5\n#define regSWRST_COMMAND_STATUS                                                                         0x28a0100\n#define regSWRST_COMMAND_STATUS_BASE_IDX                                                                5\n#define regSWRST_GENERAL_CONTROL                                                                        0x28a0101\n#define regSWRST_GENERAL_CONTROL_BASE_IDX                                                               5\n#define regSWRST_COMMAND_0                                                                              0x28a0102\n#define regSWRST_COMMAND_0_BASE_IDX                                                                     5\n#define regSWRST_COMMAND_1                                                                              0x28a0103\n#define regSWRST_COMMAND_1_BASE_IDX                                                                     5\n#define regSWRST_CONTROL_0                                                                              0x28a0104\n#define regSWRST_CONTROL_0_BASE_IDX                                                                     5\n#define regSWRST_CONTROL_1                                                                              0x28a0105\n#define regSWRST_CONTROL_1_BASE_IDX                                                                     5\n#define regSWRST_CONTROL_2                                                                              0x28a0106\n#define regSWRST_CONTROL_2_BASE_IDX                                                                     5\n#define regSWRST_CONTROL_3                                                                              0x28a0107\n#define regSWRST_CONTROL_3_BASE_IDX                                                                     5\n#define regSWRST_CONTROL_4                                                                              0x28a0108\n#define regSWRST_CONTROL_4_BASE_IDX                                                                     5\n#define regSWRST_CONTROL_5                                                                              0x28a0109\n#define regSWRST_CONTROL_5_BASE_IDX                                                                     5\n#define regSWRST_CONTROL_6                                                                              0x28a010a\n#define regSWRST_CONTROL_6_BASE_IDX                                                                     5\n#define regSWRST_EP_COMMAND_0                                                                           0x28a010b\n#define regSWRST_EP_COMMAND_0_BASE_IDX                                                                  5\n#define regSWRST_EP_CONTROL_0                                                                           0x28a010c\n#define regSWRST_EP_CONTROL_0_BASE_IDX                                                                  5\n#define regCPM_CONTROL                                                                                  0x28a0118\n#define regCPM_CONTROL_BASE_IDX                                                                         5\n#define regCPM_SPLIT_CONTROL                                                                            0x28a0119\n#define regCPM_SPLIT_CONTROL_BASE_IDX                                                                   5\n#define regCPM_CONTROL_EXT                                                                              0x28a011a\n#define regCPM_CONTROL_EXT_BASE_IDX                                                                     5\n#define regSMN_APERTURE_ID_A                                                                            0x28a011d\n#define regSMN_APERTURE_ID_A_BASE_IDX                                                                   5\n#define regSMN_APERTURE_ID_B                                                                            0x28a011e\n#define regSMN_APERTURE_ID_B_BASE_IDX                                                                   5\n#define regLNCNT_CONTROL                                                                                0x28a0125\n#define regLNCNT_CONTROL_BASE_IDX                                                                       5\n#define regSMU_INT_PIN_SHARING_PORT_INDICATOR                                                           0x28a012f\n#define regSMU_INT_PIN_SHARING_PORT_INDICATOR_BASE_IDX                                                  5\n#define regPCIE_PGMST_CNTL                                                                              0x28a0130\n#define regPCIE_PGMST_CNTL_BASE_IDX                                                                     5\n#define regPCIE_PGSLV_CNTL                                                                              0x28a0131\n#define regPCIE_PGSLV_CNTL_BASE_IDX                                                                     5\n#define regLC_CPM_CONTROL_0                                                                             0x28a0133\n#define regLC_CPM_CONTROL_0_BASE_IDX                                                                    5\n#define regLC_CPM_CONTROL_1                                                                             0x28a0134\n#define regLC_CPM_CONTROL_1_BASE_IDX                                                                    5\n#define regPCIE_RXMARGIN_CONTROL_CAPABILITIES                                                           0x28a0135\n#define regPCIE_RXMARGIN_CONTROL_CAPABILITIES_BASE_IDX                                                  5\n#define regPCIE_RXMARGIN_1_SETTINGS                                                                     0x28a0136\n#define regPCIE_RXMARGIN_1_SETTINGS_BASE_IDX                                                            5\n#define regPCIE_RXMARGIN_2_SETTINGS                                                                     0x28a0137\n#define regPCIE_RXMARGIN_2_SETTINGS_BASE_IDX                                                            5\n#define regSMU_INT_PIN_SHARING_PORT_INDICATOR_TWO                                                       0x28a013a\n#define regSMU_INT_PIN_SHARING_PORT_INDICATOR_TWO_BASE_IDX                                              5\n#define regPCIE_TX_LAST_TLP0                                                                            0x28a0180\n#define regPCIE_TX_LAST_TLP0_BASE_IDX                                                                   5\n#define regPCIE_TX_LAST_TLP1                                                                            0x28a0181\n#define regPCIE_TX_LAST_TLP1_BASE_IDX                                                                   5\n#define regPCIE_TX_LAST_TLP2                                                                            0x28a0182\n#define regPCIE_TX_LAST_TLP2_BASE_IDX                                                                   5\n#define regPCIE_TX_LAST_TLP3                                                                            0x28a0183\n#define regPCIE_TX_LAST_TLP3_BASE_IDX                                                                   5\n#define regPCIE_TX_TRACKING_ADDR_LO                                                                     0x28a0184\n#define regPCIE_TX_TRACKING_ADDR_LO_BASE_IDX                                                            5\n#define regPCIE_TX_TRACKING_ADDR_HI                                                                     0x28a0185\n#define regPCIE_TX_TRACKING_ADDR_HI_BASE_IDX                                                            5\n#define regPCIE_TX_TRACKING_CTRL_STATUS                                                                 0x28a0186\n#define regPCIE_TX_TRACKING_CTRL_STATUS_BASE_IDX                                                        5\n#define regPCIE_TX_CTRL_4                                                                               0x28a018b\n#define regPCIE_TX_CTRL_4_BASE_IDX                                                                      5\n#define regPCIE_TX_STATUS                                                                               0x28a0194\n#define regPCIE_TX_STATUS_BASE_IDX                                                                      5\n#define regPCIE_TX_F0_ATTR_CNTL                                                                         0x28a019c\n#define regPCIE_TX_F0_ATTR_CNTL_BASE_IDX                                                                5\n#define regPCIE_TX_SWUS_ATTR_CNTL                                                                       0x28a019d\n#define regPCIE_TX_SWUS_ATTR_CNTL_BASE_IDX                                                              5\n#define regPCIE_MST_CTRL_1                                                                              0x28a01c4\n#define regPCIE_MST_CTRL_1_BASE_IDX                                                                     5\n#define regPCIE_HIP_REG0                                                                                0x28a01e0\n#define regPCIE_HIP_REG0_BASE_IDX                                                                       5\n#define regPCIE_HIP_REG1                                                                                0x28a01e1\n#define regPCIE_HIP_REG1_BASE_IDX                                                                       5\n#define regPCIE_HIP_REG2                                                                                0x28a01e2\n#define regPCIE_HIP_REG2_BASE_IDX                                                                       5\n#define regPCIE_HIP_REG3                                                                                0x28a01e3\n#define regPCIE_HIP_REG3_BASE_IDX                                                                       5\n#define regPCIE_HIP_REG4                                                                                0x28a01e4\n#define regPCIE_HIP_REG4_BASE_IDX                                                                       5\n#define regPCIE_HIP_REG5                                                                                0x28a01e5\n#define regPCIE_HIP_REG5_BASE_IDX                                                                       5\n#define regPCIE_HIP_REG6                                                                                0x28a01e6\n#define regPCIE_HIP_REG6_BASE_IDX                                                                       5\n#define regPCIE_HIP_REG7                                                                                0x28a01e7\n#define regPCIE_HIP_REG7_BASE_IDX                                                                       5\n#define regPCIE_HIP_REG8                                                                                0x28a01e8\n#define regPCIE_HIP_REG8_BASE_IDX                                                                       5\n#define regSMU_PCIE_FENCED1_REG                                                                         0x28a0200\n#define regSMU_PCIE_FENCED1_REG_BASE_IDX                                                                5\n#define regSMU_PCIE_FENCED2_REG                                                                         0x28a0201\n#define regSMU_PCIE_FENCED2_REG_BASE_IDX                                                                5\n#define regPCIE_PERF_CNTL_TXCLK7                                                                        0x28a0222\n#define regPCIE_PERF_CNTL_TXCLK7_BASE_IDX                                                               5\n#define regPCIE_PERF_COUNT0_TXCLK7                                                                      0x28a0223\n#define regPCIE_PERF_COUNT0_TXCLK7_BASE_IDX                                                             5\n#define regPCIE_PERF_COUNT1_TXCLK7                                                                      0x28a0224\n#define regPCIE_PERF_COUNT1_TXCLK7_BASE_IDX                                                             5\n#define regPCIE_PERF_CNTL_TXCLK8                                                                        0x28a0225\n#define regPCIE_PERF_CNTL_TXCLK8_BASE_IDX                                                               5\n#define regPCIE_PERF_COUNT0_TXCLK8                                                                      0x28a0226\n#define regPCIE_PERF_COUNT0_TXCLK8_BASE_IDX                                                             5\n#define regPCIE_PERF_COUNT1_TXCLK8                                                                      0x28a0227\n#define regPCIE_PERF_COUNT1_TXCLK8_BASE_IDX                                                             5\n#define regPCIE_PERF_CNTL_TXCLK9                                                                        0x28a0228\n#define regPCIE_PERF_CNTL_TXCLK9_BASE_IDX                                                               5\n#define regPCIE_PERF_COUNT0_TXCLK9                                                                      0x28a0229\n#define regPCIE_PERF_COUNT0_TXCLK9_BASE_IDX                                                             5\n#define regPCIE_PERF_COUNT1_TXCLK9                                                                      0x28a022a\n#define regPCIE_PERF_COUNT1_TXCLK9_BASE_IDX                                                             5\n#define regPCIE_PERF_CNTL_TXCLK10                                                                       0x28a022b\n#define regPCIE_PERF_CNTL_TXCLK10_BASE_IDX                                                              5\n#define regPCIE_PERF_COUNT0_TXCLK10                                                                     0x28a022c\n#define regPCIE_PERF_COUNT0_TXCLK10_BASE_IDX                                                            5\n#define regPCIE_PERF_COUNT1_TXCLK10                                                                     0x28a022d\n#define regPCIE_PERF_COUNT1_TXCLK10_BASE_IDX                                                            5\n\n\n\n\n#define regPSWUSCFG0_SUB_BUS_NUMBER_LATENCY                                                             0x2880006\n#define regPSWUSCFG0_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                    5\n#define regPSWUSCFG0_IO_BASE_LIMIT                                                                      0x2880007\n#define regPSWUSCFG0_IO_BASE_LIMIT_BASE_IDX                                                             5\n#define regPSWUSCFG0_SECONDARY_STATUS                                                                   0x2880007\n#define regPSWUSCFG0_SECONDARY_STATUS_BASE_IDX                                                          5\n#define regPSWUSCFG0_MEM_BASE_LIMIT                                                                     0x2880008\n#define regPSWUSCFG0_MEM_BASE_LIMIT_BASE_IDX                                                            5\n#define regPSWUSCFG0_PREF_BASE_LIMIT                                                                    0x2880009\n#define regPSWUSCFG0_PREF_BASE_LIMIT_BASE_IDX                                                           5\n#define regPSWUSCFG0_PREF_BASE_UPPER                                                                    0x288000a\n#define regPSWUSCFG0_PREF_BASE_UPPER_BASE_IDX                                                           5\n#define regPSWUSCFG0_PREF_LIMIT_UPPER                                                                   0x288000b\n#define regPSWUSCFG0_PREF_LIMIT_UPPER_BASE_IDX                                                          5\n#define regPSWUSCFG0_IO_BASE_LIMIT_HI                                                                   0x288000c\n#define regPSWUSCFG0_IO_BASE_LIMIT_HI_BASE_IDX                                                          5\n#define regPSWUSCFG0_SSID_CAP_LIST                                                                      0x2880030\n#define regPSWUSCFG0_SSID_CAP_LIST_BASE_IDX                                                             5\n#define regPSWUSCFG0_SSID_CAP                                                                           0x2880031\n#define regPSWUSCFG0_SSID_CAP_BASE_IDX                                                                  5\n\n#define regPCIE_LC_RXRECOVER_RXSTANDBY_CNTL                                                             0x2890102\n#define regPCIE_LC_RXRECOVER_RXSTANDBY_CNTL_BASE_IDX                                                    5\n\n\n\n#define regBIF_CFG_DEV0_RC_SUB_BUS_NUMBER_LATENCY                                                       0x0006\n#define regBIF_CFG_DEV0_RC_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_RC_IO_BASE_LIMIT                                                                0x0007\n#define regBIF_CFG_DEV0_RC_IO_BASE_LIMIT_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC_SECONDARY_STATUS                                                             0x0007\n#define regBIF_CFG_DEV0_RC_SECONDARY_STATUS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC_MEM_BASE_LIMIT                                                               0x0008\n#define regBIF_CFG_DEV0_RC_MEM_BASE_LIMIT_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_RC_PREF_BASE_LIMIT                                                              0x0009\n#define regBIF_CFG_DEV0_RC_PREF_BASE_LIMIT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC_PREF_BASE_UPPER                                                              0x000a\n#define regBIF_CFG_DEV0_RC_PREF_BASE_UPPER_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_RC_PREF_LIMIT_UPPER                                                             0x000b\n#define regBIF_CFG_DEV0_RC_PREF_LIMIT_UPPER_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_RC_IO_BASE_LIMIT_HI                                                             0x000c\n#define regBIF_CFG_DEV0_RC_IO_BASE_LIMIT_HI_BASE_IDX                                                    5\n#define regSLOT_CAP                                                                                     0x001b\n#define regSLOT_CAP_BASE_IDX                                                                            5\n#define regSLOT_CNTL                                                                                    0x001c\n#define regSLOT_CNTL_BASE_IDX                                                                           5\n#define regSLOT_STATUS                                                                                  0x001c\n#define regSLOT_STATUS_BASE_IDX                                                                         5\n#define regSLOT_CAP2                                                                                    0x0023\n#define regSLOT_CAP2_BASE_IDX                                                                           5\n#define regSLOT_CNTL2                                                                                   0x0024\n#define regSLOT_CNTL2_BASE_IDX                                                                          5\n#define regSLOT_STATUS2                                                                                 0x0024\n#define regSLOT_STATUS2_BASE_IDX                                                                        5\n#define regBIF_CFG_DEV0_RC_SSID_CAP_LIST                                                                0x0030\n#define regBIF_CFG_DEV0_RC_SSID_CAP_LIST_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_RC_SSID_CAP                                                                     0x0031\n#define regBIF_CFG_DEV0_RC_SSID_CAP_BASE_IDX                                                            5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VENDOR_ID                                                                  0x10000\n#define regBIF_CFG_DEV0_EPF0_VENDOR_ID_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_DEVICE_ID                                                                  0x10000\n#define regBIF_CFG_DEV0_EPF0_DEVICE_ID_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_COMMAND                                                                    0x10001\n#define regBIF_CFG_DEV0_EPF0_COMMAND_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF0_STATUS                                                                     0x10001\n#define regBIF_CFG_DEV0_EPF0_STATUS_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF0_REVISION_ID                                                                0x10002\n#define regBIF_CFG_DEV0_EPF0_REVISION_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_PROG_INTERFACE                                                             0x10002\n#define regBIF_CFG_DEV0_EPF0_PROG_INTERFACE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_SUB_CLASS                                                                  0x10002\n#define regBIF_CFG_DEV0_EPF0_SUB_CLASS_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_BASE_CLASS                                                                 0x10002\n#define regBIF_CFG_DEV0_EPF0_BASE_CLASS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_CACHE_LINE                                                                 0x10003\n#define regBIF_CFG_DEV0_EPF0_CACHE_LINE_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_LATENCY                                                                    0x10003\n#define regBIF_CFG_DEV0_EPF0_LATENCY_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF0_HEADER                                                                     0x10003\n#define regBIF_CFG_DEV0_EPF0_HEADER_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF0_BIST                                                                       0x10003\n#define regBIF_CFG_DEV0_EPF0_BIST_BASE_IDX                                                              5\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_1                                                                0x10004\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_1_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_2                                                                0x10005\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_3                                                                0x10006\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_3_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_4                                                                0x10007\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_4_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_5                                                                0x10008\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_5_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_6                                                                0x10009\n#define regBIF_CFG_DEV0_EPF0_BASE_ADDR_6_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_CARDBUS_CIS_PTR                                                            0x1000a\n#define regBIF_CFG_DEV0_EPF0_CARDBUS_CIS_PTR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_ADAPTER_ID                                                                 0x1000b\n#define regBIF_CFG_DEV0_EPF0_ADAPTER_ID_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_ROM_BASE_ADDR                                                              0x1000c\n#define regBIF_CFG_DEV0_EPF0_ROM_BASE_ADDR_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_CAP_PTR                                                                    0x1000d\n#define regBIF_CFG_DEV0_EPF0_CAP_PTR_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF0_INTERRUPT_LINE                                                             0x1000f\n#define regBIF_CFG_DEV0_EPF0_INTERRUPT_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_INTERRUPT_PIN                                                              0x1000f\n#define regBIF_CFG_DEV0_EPF0_INTERRUPT_PIN_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_MIN_GRANT                                                                  0x1000f\n#define regBIF_CFG_DEV0_EPF0_MIN_GRANT_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_MAX_LATENCY                                                                0x1000f\n#define regBIF_CFG_DEV0_EPF0_MAX_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VENDOR_CAP_LIST                                                            0x10012\n#define regBIF_CFG_DEV0_EPF0_VENDOR_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_ADAPTER_ID_W                                                               0x10013\n#define regBIF_CFG_DEV0_EPF0_ADAPTER_ID_W_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_PMI_CAP_LIST                                                               0x10014\n#define regBIF_CFG_DEV0_EPF0_PMI_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_PMI_CAP                                                                    0x10014\n#define regBIF_CFG_DEV0_EPF0_PMI_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF0_PMI_STATUS_CNTL                                                            0x10015\n#define regBIF_CFG_DEV0_EPF0_PMI_STATUS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_PCIE_CAP_LIST                                                              0x10019\n#define regBIF_CFG_DEV0_EPF0_PCIE_CAP_LIST_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_CAP                                                                   0x10019\n#define regBIF_CFG_DEV0_EPF0_PCIE_CAP_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_DEVICE_CAP                                                                 0x1001a\n#define regBIF_CFG_DEV0_EPF0_DEVICE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_DEVICE_CNTL                                                                0x1001b\n#define regBIF_CFG_DEV0_EPF0_DEVICE_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_DEVICE_STATUS                                                              0x1001b\n#define regBIF_CFG_DEV0_EPF0_DEVICE_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_LINK_CAP                                                                   0x1001c\n#define regBIF_CFG_DEV0_EPF0_LINK_CAP_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_LINK_CNTL                                                                  0x1001d\n#define regBIF_CFG_DEV0_EPF0_LINK_CNTL_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_LINK_STATUS                                                                0x1001d\n#define regBIF_CFG_DEV0_EPF0_LINK_STATUS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_DEVICE_CAP2                                                                0x10022\n#define regBIF_CFG_DEV0_EPF0_DEVICE_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_DEVICE_CNTL2                                                               0x10023\n#define regBIF_CFG_DEV0_EPF0_DEVICE_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_DEVICE_STATUS2                                                             0x10023\n#define regBIF_CFG_DEV0_EPF0_DEVICE_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_LINK_CAP2                                                                  0x10024\n#define regBIF_CFG_DEV0_EPF0_LINK_CAP2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_LINK_CNTL2                                                                 0x10025\n#define regBIF_CFG_DEV0_EPF0_LINK_CNTL2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_LINK_STATUS2                                                               0x10025\n#define regBIF_CFG_DEV0_EPF0_LINK_STATUS2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_MSI_CAP_LIST                                                               0x10028\n#define regBIF_CFG_DEV0_EPF0_MSI_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_MSI_MSG_CNTL                                                               0x10028\n#define regBIF_CFG_DEV0_EPF0_MSI_MSG_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_MSI_MSG_ADDR_LO                                                            0x10029\n#define regBIF_CFG_DEV0_EPF0_MSI_MSG_ADDR_LO_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_MSI_MSG_ADDR_HI                                                            0x1002a\n#define regBIF_CFG_DEV0_EPF0_MSI_MSG_ADDR_HI_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_MSI_MSG_DATA                                                               0x1002a\n#define regBIF_CFG_DEV0_EPF0_MSI_MSG_DATA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_MSI_EXT_MSG_DATA                                                           0x1002a\n#define regBIF_CFG_DEV0_EPF0_MSI_EXT_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_MSI_MASK                                                                   0x1002b\n#define regBIF_CFG_DEV0_EPF0_MSI_MASK_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_MSI_MSG_DATA_64                                                            0x1002b\n#define regBIF_CFG_DEV0_EPF0_MSI_MSG_DATA_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_MSI_EXT_MSG_DATA_64                                                        0x1002b\n#define regBIF_CFG_DEV0_EPF0_MSI_EXT_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_MSI_MASK_64                                                                0x1002c\n#define regBIF_CFG_DEV0_EPF0_MSI_MASK_64_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_MSI_PENDING                                                                0x1002c\n#define regBIF_CFG_DEV0_EPF0_MSI_PENDING_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_MSI_PENDING_64                                                             0x1002d\n#define regBIF_CFG_DEV0_EPF0_MSI_PENDING_64_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_MSIX_CAP_LIST                                                              0x10030\n#define regBIF_CFG_DEV0_EPF0_MSIX_CAP_LIST_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_MSIX_MSG_CNTL                                                              0x10030\n#define regBIF_CFG_DEV0_EPF0_MSIX_MSG_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_MSIX_TABLE                                                                 0x10031\n#define regBIF_CFG_DEV0_EPF0_MSIX_TABLE_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_MSIX_PBA                                                                   0x10032\n#define regBIF_CFG_DEV0_EPF0_MSIX_PBA_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x10040\n#define regBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR                                                   0x10041\n#define regBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC1                                                      0x10042\n#define regBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC2                                                      0x10043\n#define regBIF_CFG_DEV0_EPF0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC_ENH_CAP_LIST                                                       0x10044\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CAP_REG1                                                      0x10045\n#define regBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CAP_REG1_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CAP_REG2                                                      0x10046\n#define regBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CAP_REG2_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CNTL                                                          0x10047\n#define regBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_STATUS                                                        0x10047\n#define regBIF_CFG_DEV0_EPF0_PCIE_PORT_VC_STATUS_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_CAP                                                      0x10048\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_CNTL                                                     0x10049\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_CNTL_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_STATUS                                                   0x1004a\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC0_RESOURCE_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_CAP                                                      0x1004b\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_CNTL                                                     0x1004c\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_CNTL_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_STATUS                                                   0x1004d\n#define regBIF_CFG_DEV0_EPF0_PCIE_VC1_RESOURCE_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                           0x10050\n#define regBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_DW1                                                    0x10051\n#define regBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_DW2                                                    0x10052\n#define regBIF_CFG_DEV0_EPF0_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x10054\n#define regBIF_CFG_DEV0_EPF0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_STATUS                                                     0x10055\n#define regBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_MASK                                                       0x10056\n#define regBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_SEVERITY                                                   0x10057\n#define regBIF_CFG_DEV0_EPF0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_CORR_ERR_STATUS                                                       0x10058\n#define regBIF_CFG_DEV0_EPF0_PCIE_CORR_ERR_STATUS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_PCIE_CORR_ERR_MASK                                                         0x10059\n#define regBIF_CFG_DEV0_EPF0_PCIE_CORR_ERR_MASK_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_PCIE_ADV_ERR_CAP_CNTL                                                      0x1005a\n#define regBIF_CFG_DEV0_EPF0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG0                                                              0x1005b\n#define regBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG0_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG1                                                              0x1005c\n#define regBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG2                                                              0x1005d\n#define regBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG3                                                              0x1005e\n#define regBIF_CFG_DEV0_EPF0_PCIE_HDR_LOG3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG0                                                       0x10062\n#define regBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG1                                                       0x10063\n#define regBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG2                                                       0x10064\n#define regBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG3                                                       0x10065\n#define regBIF_CFG_DEV0_EPF0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR_ENH_CAP_LIST                                                      0x10080\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR1_CAP                                                              0x10081\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR1_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR1_CNTL                                                             0x10082\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR1_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR2_CAP                                                              0x10083\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR2_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR2_CNTL                                                             0x10084\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR2_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR3_CAP                                                              0x10085\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR3_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR3_CNTL                                                             0x10086\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR3_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR4_CAP                                                              0x10087\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR4_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR4_CNTL                                                             0x10088\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR4_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR5_CAP                                                              0x10089\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR5_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR5_CNTL                                                             0x1008a\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR5_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR6_CAP                                                              0x1008b\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR6_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR6_CNTL                                                             0x1008c\n#define regBIF_CFG_DEV0_EPF0_PCIE_BAR6_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x10090\n#define regBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_DATA_SELECT                                                0x10091\n#define regBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_DATA                                                       0x10092\n#define regBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_CAP                                                        0x10093\n#define regBIF_CFG_DEV0_EPF0_PCIE_PWR_BUDGET_CAP_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_ENH_CAP_LIST                                                      0x10094\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_CAP                                                               0x10095\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_LATENCY_INDICATOR                                                 0x10096\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_STATUS                                                            0x10097\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_CNTL                                                              0x10097\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x10098\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x10098\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x10098\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x10098\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x10099\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x10099\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x10099\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x10099\n#define regBIF_CFG_DEV0_EPF0_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SECONDARY_ENH_CAP_LIST                                                0x1009c\n#define regBIF_CFG_DEV0_EPF0_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LINK_CNTL3                                                            0x1009d\n#define regBIF_CFG_DEV0_EPF0_PCIE_LINK_CNTL3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_ERROR_STATUS                                                     0x1009e\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_ERROR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_0_EQUALIZATION_CNTL                                              0x1009f\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_1_EQUALIZATION_CNTL                                              0x1009f\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_2_EQUALIZATION_CNTL                                              0x100a0\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_3_EQUALIZATION_CNTL                                              0x100a0\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_4_EQUALIZATION_CNTL                                              0x100a1\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_5_EQUALIZATION_CNTL                                              0x100a1\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_6_EQUALIZATION_CNTL                                              0x100a2\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_7_EQUALIZATION_CNTL                                              0x100a2\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_8_EQUALIZATION_CNTL                                              0x100a3\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_9_EQUALIZATION_CNTL                                              0x100a3\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_10_EQUALIZATION_CNTL                                             0x100a4\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_11_EQUALIZATION_CNTL                                             0x100a4\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_12_EQUALIZATION_CNTL                                             0x100a5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_13_EQUALIZATION_CNTL                                             0x100a5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_14_EQUALIZATION_CNTL                                             0x100a6\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_15_EQUALIZATION_CNTL                                             0x100a6\n#define regBIF_CFG_DEV0_EPF0_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_ACS_ENH_CAP_LIST                                                      0x100a8\n#define regBIF_CFG_DEV0_EPF0_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_ACS_CAP                                                               0x100a9\n#define regBIF_CFG_DEV0_EPF0_PCIE_ACS_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_PCIE_ACS_CNTL                                                              0x100a9\n#define regBIF_CFG_DEV0_EPF0_PCIE_ACS_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PASID_ENH_CAP_LIST                                                    0x100b4\n#define regBIF_CFG_DEV0_EPF0_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PASID_CAP                                                             0x100b5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PASID_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PASID_CNTL                                                            0x100b5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PASID_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_ENH_CAP_LIST                                                       0x100bc\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_CAP                                                                0x100bd\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_CAP_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_CNTL                                                               0x100bd\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_ADDR0                                                              0x100be\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_ADDR0_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_ADDR1                                                              0x100bf\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_ADDR1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_RCV0                                                               0x100c0\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_RCV0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_RCV1                                                               0x100c1\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_RCV1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_ALL0                                                         0x100c2\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_ALL1                                                         0x100c3\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_UNTRANSLATED_0                                               0x100c4\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_UNTRANSLATED_1                                               0x100c5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LTR_ENH_CAP_LIST                                                      0x100c8\n#define regBIF_CFG_DEV0_EPF0_PCIE_LTR_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_LTR_CAP                                                               0x100c9\n#define regBIF_CFG_DEV0_EPF0_PCIE_LTR_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_PCIE_ARI_ENH_CAP_LIST                                                      0x100ca\n#define regBIF_CFG_DEV0_EPF0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_PCIE_ARI_CAP                                                               0x100cb\n#define regBIF_CFG_DEV0_EPF0_PCIE_ARI_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_PCIE_ARI_CNTL                                                              0x100cb\n#define regBIF_CFG_DEV0_EPF0_PCIE_ARI_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_ENH_CAP_LIST                                                    0x100cc\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_CAP                                                             0x100cd\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_CONTROL                                                         0x100ce\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_CONTROL_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_STATUS                                                          0x100ce\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_INITIAL_VFS                                                     0x100cf\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_INITIAL_VFS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_TOTAL_VFS                                                       0x100cf\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_TOTAL_VFS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_NUM_VFS                                                         0x100d0\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_NUM_VFS_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_FUNC_DEP_LINK                                                   0x100d0\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_FUNC_DEP_LINK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_FIRST_VF_OFFSET                                                 0x100d1\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_FIRST_VF_OFFSET_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_STRIDE                                                       0x100d1\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_STRIDE_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_DEVICE_ID                                                    0x100d2\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_DEVICE_ID_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                             0x100d3\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_SUPPORTED_PAGE_SIZE_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                                0x100d4\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_SYSTEM_PAGE_SIZE_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_0                                                  0x100d5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_0_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_1                                                  0x100d6\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_2                                                  0x100d7\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_3                                                  0x100d8\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_3_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_4                                                  0x100d9\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_4_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_5                                                  0x100da\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_BASE_ADDR_5_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                                 0x100db\n#define regBIF_CFG_DEV0_EPF0_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET_BASE_IDX                        5\n#define regBIF_CFG_DEV0_EPF0_PCIE_DLF_ENH_CAP_LIST                                                      0x10100\n#define regBIF_CFG_DEV0_EPF0_PCIE_DLF_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_DATA_LINK_FEATURE_CAP                                                      0x10101\n#define regBIF_CFG_DEV0_EPF0_DATA_LINK_FEATURE_CAP_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_DATA_LINK_FEATURE_STATUS                                                   0x10102\n#define regBIF_CFG_DEV0_EPF0_DATA_LINK_FEATURE_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_PHY_16GT_ENH_CAP_LIST                                                 0x10104\n#define regBIF_CFG_DEV0_EPF0_PCIE_PHY_16GT_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_LINK_CAP_16GT                                                              0x10105\n#define regBIF_CFG_DEV0_EPF0_LINK_CAP_16GT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_LINK_CNTL_16GT                                                             0x10106\n#define regBIF_CFG_DEV0_EPF0_LINK_CNTL_16GT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_LINK_STATUS_16GT                                                           0x10107\n#define regBIF_CFG_DEV0_EPF0_LINK_STATUS_16GT_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_LOCAL_PARITY_MISMATCH_STATUS_16GT                                          0x10108\n#define regBIF_CFG_DEV0_EPF0_LOCAL_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_RTM1_PARITY_MISMATCH_STATUS_16GT                                           0x10109\n#define regBIF_CFG_DEV0_EPF0_RTM1_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_RTM2_PARITY_MISMATCH_STATUS_16GT                                           0x1010a\n#define regBIF_CFG_DEV0_EPF0_RTM2_PARITY_MISMATCH_STATUS_16GT_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF0_LANE_0_EQUALIZATION_CNTL_16GT                                              0x1010c\n#define regBIF_CFG_DEV0_EPF0_LANE_0_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_1_EQUALIZATION_CNTL_16GT                                              0x1010c\n#define regBIF_CFG_DEV0_EPF0_LANE_1_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_2_EQUALIZATION_CNTL_16GT                                              0x1010c\n#define regBIF_CFG_DEV0_EPF0_LANE_2_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_3_EQUALIZATION_CNTL_16GT                                              0x1010c\n#define regBIF_CFG_DEV0_EPF0_LANE_3_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_4_EQUALIZATION_CNTL_16GT                                              0x1010d\n#define regBIF_CFG_DEV0_EPF0_LANE_4_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_5_EQUALIZATION_CNTL_16GT                                              0x1010d\n#define regBIF_CFG_DEV0_EPF0_LANE_5_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_6_EQUALIZATION_CNTL_16GT                                              0x1010d\n#define regBIF_CFG_DEV0_EPF0_LANE_6_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_7_EQUALIZATION_CNTL_16GT                                              0x1010d\n#define regBIF_CFG_DEV0_EPF0_LANE_7_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_8_EQUALIZATION_CNTL_16GT                                              0x1010e\n#define regBIF_CFG_DEV0_EPF0_LANE_8_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_9_EQUALIZATION_CNTL_16GT                                              0x1010e\n#define regBIF_CFG_DEV0_EPF0_LANE_9_EQUALIZATION_CNTL_16GT_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_10_EQUALIZATION_CNTL_16GT                                             0x1010e\n#define regBIF_CFG_DEV0_EPF0_LANE_10_EQUALIZATION_CNTL_16GT_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_LANE_11_EQUALIZATION_CNTL_16GT                                             0x1010e\n#define regBIF_CFG_DEV0_EPF0_LANE_11_EQUALIZATION_CNTL_16GT_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_LANE_12_EQUALIZATION_CNTL_16GT                                             0x1010f\n#define regBIF_CFG_DEV0_EPF0_LANE_12_EQUALIZATION_CNTL_16GT_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_LANE_13_EQUALIZATION_CNTL_16GT                                             0x1010f\n#define regBIF_CFG_DEV0_EPF0_LANE_13_EQUALIZATION_CNTL_16GT_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_LANE_14_EQUALIZATION_CNTL_16GT                                             0x1010f\n#define regBIF_CFG_DEV0_EPF0_LANE_14_EQUALIZATION_CNTL_16GT_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_LANE_15_EQUALIZATION_CNTL_16GT                                             0x1010f\n#define regBIF_CFG_DEV0_EPF0_LANE_15_EQUALIZATION_CNTL_16GT_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF0_PCIE_MARGINING_ENH_CAP_LIST                                                0x10114\n#define regBIF_CFG_DEV0_EPF0_PCIE_MARGINING_ENH_CAP_LIST_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_MARGINING_PORT_CAP                                                         0x10115\n#define regBIF_CFG_DEV0_EPF0_MARGINING_PORT_CAP_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_MARGINING_PORT_STATUS                                                      0x10115\n#define regBIF_CFG_DEV0_EPF0_MARGINING_PORT_STATUS_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_LANE_0_MARGINING_LANE_CNTL                                                 0x10116\n#define regBIF_CFG_DEV0_EPF0_LANE_0_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_LANE_0_MARGINING_LANE_STATUS                                               0x10116\n#define regBIF_CFG_DEV0_EPF0_LANE_0_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_LANE_1_MARGINING_LANE_CNTL                                                 0x10117\n#define regBIF_CFG_DEV0_EPF0_LANE_1_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_LANE_1_MARGINING_LANE_STATUS                                               0x10117\n#define regBIF_CFG_DEV0_EPF0_LANE_1_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_LANE_2_MARGINING_LANE_CNTL                                                 0x10118\n#define regBIF_CFG_DEV0_EPF0_LANE_2_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_LANE_2_MARGINING_LANE_STATUS                                               0x10118\n#define regBIF_CFG_DEV0_EPF0_LANE_2_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_LANE_3_MARGINING_LANE_CNTL                                                 0x10119\n#define regBIF_CFG_DEV0_EPF0_LANE_3_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_LANE_3_MARGINING_LANE_STATUS                                               0x10119\n#define regBIF_CFG_DEV0_EPF0_LANE_3_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_LANE_4_MARGINING_LANE_CNTL                                                 0x1011a\n#define regBIF_CFG_DEV0_EPF0_LANE_4_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_LANE_4_MARGINING_LANE_STATUS                                               0x1011a\n#define regBIF_CFG_DEV0_EPF0_LANE_4_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_LANE_5_MARGINING_LANE_CNTL                                                 0x1011b\n#define regBIF_CFG_DEV0_EPF0_LANE_5_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_LANE_5_MARGINING_LANE_STATUS                                               0x1011b\n#define regBIF_CFG_DEV0_EPF0_LANE_5_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_LANE_6_MARGINING_LANE_CNTL                                                 0x1011c\n#define regBIF_CFG_DEV0_EPF0_LANE_6_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_LANE_6_MARGINING_LANE_STATUS                                               0x1011c\n#define regBIF_CFG_DEV0_EPF0_LANE_6_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_LANE_7_MARGINING_LANE_CNTL                                                 0x1011d\n#define regBIF_CFG_DEV0_EPF0_LANE_7_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_LANE_7_MARGINING_LANE_STATUS                                               0x1011d\n#define regBIF_CFG_DEV0_EPF0_LANE_7_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_LANE_8_MARGINING_LANE_CNTL                                                 0x1011e\n#define regBIF_CFG_DEV0_EPF0_LANE_8_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_LANE_8_MARGINING_LANE_STATUS                                               0x1011e\n#define regBIF_CFG_DEV0_EPF0_LANE_8_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_LANE_9_MARGINING_LANE_CNTL                                                 0x1011f\n#define regBIF_CFG_DEV0_EPF0_LANE_9_MARGINING_LANE_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_LANE_9_MARGINING_LANE_STATUS                                               0x1011f\n#define regBIF_CFG_DEV0_EPF0_LANE_9_MARGINING_LANE_STATUS_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_LANE_10_MARGINING_LANE_CNTL                                                0x10120\n#define regBIF_CFG_DEV0_EPF0_LANE_10_MARGINING_LANE_CNTL_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_LANE_10_MARGINING_LANE_STATUS                                              0x10120\n#define regBIF_CFG_DEV0_EPF0_LANE_10_MARGINING_LANE_STATUS_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_11_MARGINING_LANE_CNTL                                                0x10121\n#define regBIF_CFG_DEV0_EPF0_LANE_11_MARGINING_LANE_CNTL_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_LANE_11_MARGINING_LANE_STATUS                                              0x10121\n#define regBIF_CFG_DEV0_EPF0_LANE_11_MARGINING_LANE_STATUS_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_12_MARGINING_LANE_CNTL                                                0x10122\n#define regBIF_CFG_DEV0_EPF0_LANE_12_MARGINING_LANE_CNTL_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_LANE_12_MARGINING_LANE_STATUS                                              0x10122\n#define regBIF_CFG_DEV0_EPF0_LANE_12_MARGINING_LANE_STATUS_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_13_MARGINING_LANE_CNTL                                                0x10123\n#define regBIF_CFG_DEV0_EPF0_LANE_13_MARGINING_LANE_CNTL_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_LANE_13_MARGINING_LANE_STATUS                                              0x10123\n#define regBIF_CFG_DEV0_EPF0_LANE_13_MARGINING_LANE_STATUS_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_14_MARGINING_LANE_CNTL                                                0x10124\n#define regBIF_CFG_DEV0_EPF0_LANE_14_MARGINING_LANE_CNTL_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_LANE_14_MARGINING_LANE_STATUS                                              0x10124\n#define regBIF_CFG_DEV0_EPF0_LANE_14_MARGINING_LANE_STATUS_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_LANE_15_MARGINING_LANE_CNTL                                                0x10125\n#define regBIF_CFG_DEV0_EPF0_LANE_15_MARGINING_LANE_CNTL_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_LANE_15_MARGINING_LANE_STATUS                                              0x10125\n#define regBIF_CFG_DEV0_EPF0_LANE_15_MARGINING_LANE_STATUS_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                            0x10130\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR1_CAP                                                    0x10131\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR1_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR1_CNTL                                                   0x10132\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR1_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR2_CAP                                                    0x10133\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR2_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR2_CNTL                                                   0x10134\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR2_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR3_CAP                                                    0x10135\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR3_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR3_CNTL                                                   0x10136\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR3_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR4_CAP                                                    0x10137\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR4_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR4_CNTL                                                   0x10138\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR4_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR5_CAP                                                    0x10139\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR5_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR5_CNTL                                                   0x1013a\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR5_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR6_CAP                                                    0x1013b\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR6_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR6_CNTL                                                   0x1013c\n#define regBIF_CFG_DEV0_EPF0_PCIE_VF_RESIZE_BAR6_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_LINK_CAP_32GT                                                              0x10141\n#define regBIF_CFG_DEV0_EPF0_LINK_CAP_32GT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_LINK_CNTL_32GT                                                             0x10142\n#define regBIF_CFG_DEV0_EPF0_LINK_CNTL_32GT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_LINK_STATUS_32GT                                                           0x10143\n#define regBIF_CFG_DEV0_EPF0_LINK_STATUS_32GT_BASE_IDX                                                  5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF0_VENDOR_ID                                                              0x18000\n#define regBIF_CFG_DEV0_EPF0_VF0_VENDOR_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_ID                                                              0x18000\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF0_COMMAND                                                                0x18001\n#define regBIF_CFG_DEV0_EPF0_VF0_COMMAND_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF0_STATUS                                                                 0x18001\n#define regBIF_CFG_DEV0_EPF0_VF0_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF0_REVISION_ID                                                            0x18002\n#define regBIF_CFG_DEV0_EPF0_VF0_REVISION_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_PROG_INTERFACE                                                         0x18002\n#define regBIF_CFG_DEV0_EPF0_VF0_PROG_INTERFACE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF0_SUB_CLASS                                                              0x18002\n#define regBIF_CFG_DEV0_EPF0_VF0_SUB_CLASS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_CLASS                                                             0x18002\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF0_CACHE_LINE                                                             0x18003\n#define regBIF_CFG_DEV0_EPF0_VF0_CACHE_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF0_LATENCY                                                                0x18003\n#define regBIF_CFG_DEV0_EPF0_VF0_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF0_HEADER                                                                 0x18003\n#define regBIF_CFG_DEV0_EPF0_VF0_HEADER_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF0_BIST                                                                   0x18003\n#define regBIF_CFG_DEV0_EPF0_VF0_BIST_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_1                                                            0x18004\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_2                                                            0x18005\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_3                                                            0x18006\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_4                                                            0x18007\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_4_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_5                                                            0x18008\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_5_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_6                                                            0x18009\n#define regBIF_CFG_DEV0_EPF0_VF0_BASE_ADDR_6_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_CARDBUS_CIS_PTR                                                        0x1800a\n#define regBIF_CFG_DEV0_EPF0_VF0_CARDBUS_CIS_PTR_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF0_ADAPTER_ID                                                             0x1800b\n#define regBIF_CFG_DEV0_EPF0_VF0_ADAPTER_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF0_ROM_BASE_ADDR                                                          0x1800c\n#define regBIF_CFG_DEV0_EPF0_VF0_ROM_BASE_ADDR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF0_CAP_PTR                                                                0x1800d\n#define regBIF_CFG_DEV0_EPF0_VF0_CAP_PTR_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF0_INTERRUPT_LINE                                                         0x1800f\n#define regBIF_CFG_DEV0_EPF0_VF0_INTERRUPT_LINE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF0_INTERRUPT_PIN                                                          0x1800f\n#define regBIF_CFG_DEV0_EPF0_VF0_INTERRUPT_PIN_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF0_MIN_GRANT                                                              0x1800f\n#define regBIF_CFG_DEV0_EPF0_VF0_MIN_GRANT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF0_MAX_LATENCY                                                            0x1800f\n#define regBIF_CFG_DEV0_EPF0_VF0_MAX_LATENCY_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_CAP_LIST                                                          0x18019\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_CAP                                                               0x18019\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_CAP                                                             0x1801a\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_CNTL                                                            0x1801b\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_STATUS                                                          0x1801b\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_CAP                                                               0x1801c\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_CNTL                                                              0x1801d\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_STATUS                                                            0x1801d\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_CAP2                                                            0x18022\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_CAP2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_CNTL2                                                           0x18023\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_CNTL2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_STATUS2                                                         0x18023\n#define regBIF_CFG_DEV0_EPF0_VF0_DEVICE_STATUS2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_CAP2                                                              0x18024\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_CNTL2                                                             0x18025\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_STATUS2                                                           0x18025\n#define regBIF_CFG_DEV0_EPF0_VF0_LINK_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_CAP_LIST                                                           0x18028\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_CAP_LIST_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_CNTL                                                           0x18028\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_ADDR_LO                                                        0x18029\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_ADDR_LO_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_ADDR_HI                                                        0x1802a\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_ADDR_HI_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_DATA                                                           0x1802a\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_EXT_MSG_DATA                                                       0x1802a\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_EXT_MSG_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MASK                                                               0x1802b\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MASK_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_DATA_64                                                        0x1802b\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_EXT_MSG_DATA_64                                                    0x1802b\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_EXT_MSG_DATA_64_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MASK_64                                                            0x1802c\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_MASK_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_PENDING                                                            0x1802c\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_PENDING_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_PENDING_64                                                         0x1802d\n#define regBIF_CFG_DEV0_EPF0_VF0_MSI_PENDING_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSIX_CAP_LIST                                                          0x18030\n#define regBIF_CFG_DEV0_EPF0_VF0_MSIX_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSIX_MSG_CNTL                                                          0x18030\n#define regBIF_CFG_DEV0_EPF0_VF0_MSIX_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSIX_TABLE                                                             0x18031\n#define regBIF_CFG_DEV0_EPF0_VF0_MSIX_TABLE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF0_MSIX_PBA                                                               0x18032\n#define regBIF_CFG_DEV0_EPF0_VF0_MSIX_PBA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x18040\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                             5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC_HDR                                               0x18041\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC1                                                  0x18042\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC2                                                  0x18043\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x18054\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_UNCORR_ERR_STATUS                                                 0x18055\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_UNCORR_ERR_MASK                                                   0x18056\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_UNCORR_ERR_MASK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_UNCORR_ERR_SEVERITY                                               0x18057\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_CORR_ERR_STATUS                                                   0x18058\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_CORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_CORR_ERR_MASK                                                     0x18059\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_CORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_ADV_ERR_CAP_CNTL                                                  0x1805a\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG0                                                          0x1805b\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG0_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG1                                                          0x1805c\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG1_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG2                                                          0x1805d\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG3                                                          0x1805e\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_HDR_LOG3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG0                                                   0x18062\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG1                                                   0x18063\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG2                                                   0x18064\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG3                                                   0x18065\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_ARI_ENH_CAP_LIST                                                  0x180ca\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_ARI_CAP                                                           0x180cb\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_ARI_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_ARI_CNTL                                                          0x180cb\n#define regBIF_CFG_DEV0_EPF0_VF0_PCIE_ARI_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF1_VENDOR_ID                                                              0x18400\n#define regBIF_CFG_DEV0_EPF0_VF1_VENDOR_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_ID                                                              0x18400\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF1_COMMAND                                                                0x18401\n#define regBIF_CFG_DEV0_EPF0_VF1_COMMAND_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF1_STATUS                                                                 0x18401\n#define regBIF_CFG_DEV0_EPF0_VF1_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF1_REVISION_ID                                                            0x18402\n#define regBIF_CFG_DEV0_EPF0_VF1_REVISION_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_PROG_INTERFACE                                                         0x18402\n#define regBIF_CFG_DEV0_EPF0_VF1_PROG_INTERFACE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF1_SUB_CLASS                                                              0x18402\n#define regBIF_CFG_DEV0_EPF0_VF1_SUB_CLASS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_CLASS                                                             0x18402\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF1_CACHE_LINE                                                             0x18403\n#define regBIF_CFG_DEV0_EPF0_VF1_CACHE_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF1_LATENCY                                                                0x18403\n#define regBIF_CFG_DEV0_EPF0_VF1_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF1_HEADER                                                                 0x18403\n#define regBIF_CFG_DEV0_EPF0_VF1_HEADER_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF1_BIST                                                                   0x18403\n#define regBIF_CFG_DEV0_EPF0_VF1_BIST_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_1                                                            0x18404\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_2                                                            0x18405\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_3                                                            0x18406\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_4                                                            0x18407\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_4_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_5                                                            0x18408\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_5_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_6                                                            0x18409\n#define regBIF_CFG_DEV0_EPF0_VF1_BASE_ADDR_6_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_CARDBUS_CIS_PTR                                                        0x1840a\n#define regBIF_CFG_DEV0_EPF0_VF1_CARDBUS_CIS_PTR_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF1_ADAPTER_ID                                                             0x1840b\n#define regBIF_CFG_DEV0_EPF0_VF1_ADAPTER_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF1_ROM_BASE_ADDR                                                          0x1840c\n#define regBIF_CFG_DEV0_EPF0_VF1_ROM_BASE_ADDR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF1_CAP_PTR                                                                0x1840d\n#define regBIF_CFG_DEV0_EPF0_VF1_CAP_PTR_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF1_INTERRUPT_LINE                                                         0x1840f\n#define regBIF_CFG_DEV0_EPF0_VF1_INTERRUPT_LINE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF1_INTERRUPT_PIN                                                          0x1840f\n#define regBIF_CFG_DEV0_EPF0_VF1_INTERRUPT_PIN_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF1_MIN_GRANT                                                              0x1840f\n#define regBIF_CFG_DEV0_EPF0_VF1_MIN_GRANT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF1_MAX_LATENCY                                                            0x1840f\n#define regBIF_CFG_DEV0_EPF0_VF1_MAX_LATENCY_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_CAP_LIST                                                          0x18419\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_CAP                                                               0x18419\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_CAP                                                             0x1841a\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_CNTL                                                            0x1841b\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_STATUS                                                          0x1841b\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_CAP                                                               0x1841c\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_CNTL                                                              0x1841d\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_STATUS                                                            0x1841d\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_CAP2                                                            0x18422\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_CAP2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_CNTL2                                                           0x18423\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_CNTL2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_STATUS2                                                         0x18423\n#define regBIF_CFG_DEV0_EPF0_VF1_DEVICE_STATUS2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_CAP2                                                              0x18424\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_CNTL2                                                             0x18425\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_STATUS2                                                           0x18425\n#define regBIF_CFG_DEV0_EPF0_VF1_LINK_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_CAP_LIST                                                           0x18428\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_CAP_LIST_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_CNTL                                                           0x18428\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_ADDR_LO                                                        0x18429\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_ADDR_LO_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_ADDR_HI                                                        0x1842a\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_ADDR_HI_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_DATA                                                           0x1842a\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_EXT_MSG_DATA                                                       0x1842a\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_EXT_MSG_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MASK                                                               0x1842b\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MASK_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_DATA_64                                                        0x1842b\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_EXT_MSG_DATA_64                                                    0x1842b\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_EXT_MSG_DATA_64_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MASK_64                                                            0x1842c\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_MASK_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_PENDING                                                            0x1842c\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_PENDING_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_PENDING_64                                                         0x1842d\n#define regBIF_CFG_DEV0_EPF0_VF1_MSI_PENDING_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSIX_CAP_LIST                                                          0x18430\n#define regBIF_CFG_DEV0_EPF0_VF1_MSIX_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSIX_MSG_CNTL                                                          0x18430\n#define regBIF_CFG_DEV0_EPF0_VF1_MSIX_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSIX_TABLE                                                             0x18431\n#define regBIF_CFG_DEV0_EPF0_VF1_MSIX_TABLE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF1_MSIX_PBA                                                               0x18432\n#define regBIF_CFG_DEV0_EPF0_VF1_MSIX_PBA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x18440\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                             5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC_HDR                                               0x18441\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC1                                                  0x18442\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC2                                                  0x18443\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x18454\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_UNCORR_ERR_STATUS                                                 0x18455\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_UNCORR_ERR_MASK                                                   0x18456\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_UNCORR_ERR_SEVERITY                                               0x18457\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_CORR_ERR_STATUS                                                   0x18458\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_CORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_CORR_ERR_MASK                                                     0x18459\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_CORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_ADV_ERR_CAP_CNTL                                                  0x1845a\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG0                                                          0x1845b\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG0_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG1                                                          0x1845c\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG1_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG2                                                          0x1845d\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG3                                                          0x1845e\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_HDR_LOG3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG0                                                   0x18462\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG1                                                   0x18463\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG2                                                   0x18464\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG3                                                   0x18465\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_ARI_ENH_CAP_LIST                                                  0x184ca\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_ARI_CAP                                                           0x184cb\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_ARI_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_ARI_CNTL                                                          0x184cb\n#define regBIF_CFG_DEV0_EPF0_VF1_PCIE_ARI_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF2_VENDOR_ID                                                              0x18800\n#define regBIF_CFG_DEV0_EPF0_VF2_VENDOR_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_ID                                                              0x18800\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF2_COMMAND                                                                0x18801\n#define regBIF_CFG_DEV0_EPF0_VF2_COMMAND_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF2_STATUS                                                                 0x18801\n#define regBIF_CFG_DEV0_EPF0_VF2_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF2_REVISION_ID                                                            0x18802\n#define regBIF_CFG_DEV0_EPF0_VF2_REVISION_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_PROG_INTERFACE                                                         0x18802\n#define regBIF_CFG_DEV0_EPF0_VF2_PROG_INTERFACE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF2_SUB_CLASS                                                              0x18802\n#define regBIF_CFG_DEV0_EPF0_VF2_SUB_CLASS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_CLASS                                                             0x18802\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF2_CACHE_LINE                                                             0x18803\n#define regBIF_CFG_DEV0_EPF0_VF2_CACHE_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF2_LATENCY                                                                0x18803\n#define regBIF_CFG_DEV0_EPF0_VF2_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF2_HEADER                                                                 0x18803\n#define regBIF_CFG_DEV0_EPF0_VF2_HEADER_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF2_BIST                                                                   0x18803\n#define regBIF_CFG_DEV0_EPF0_VF2_BIST_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_1                                                            0x18804\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_2                                                            0x18805\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_3                                                            0x18806\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_4                                                            0x18807\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_4_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_5                                                            0x18808\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_5_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_6                                                            0x18809\n#define regBIF_CFG_DEV0_EPF0_VF2_BASE_ADDR_6_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_CARDBUS_CIS_PTR                                                        0x1880a\n#define regBIF_CFG_DEV0_EPF0_VF2_CARDBUS_CIS_PTR_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF2_ADAPTER_ID                                                             0x1880b\n#define regBIF_CFG_DEV0_EPF0_VF2_ADAPTER_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF2_ROM_BASE_ADDR                                                          0x1880c\n#define regBIF_CFG_DEV0_EPF0_VF2_ROM_BASE_ADDR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF2_CAP_PTR                                                                0x1880d\n#define regBIF_CFG_DEV0_EPF0_VF2_CAP_PTR_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF2_INTERRUPT_LINE                                                         0x1880f\n#define regBIF_CFG_DEV0_EPF0_VF2_INTERRUPT_LINE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF2_INTERRUPT_PIN                                                          0x1880f\n#define regBIF_CFG_DEV0_EPF0_VF2_INTERRUPT_PIN_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF2_MIN_GRANT                                                              0x1880f\n#define regBIF_CFG_DEV0_EPF0_VF2_MIN_GRANT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF2_MAX_LATENCY                                                            0x1880f\n#define regBIF_CFG_DEV0_EPF0_VF2_MAX_LATENCY_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_CAP_LIST                                                          0x18819\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_CAP                                                               0x18819\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_CAP                                                             0x1881a\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_CNTL                                                            0x1881b\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_STATUS                                                          0x1881b\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_CAP                                                               0x1881c\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_CNTL                                                              0x1881d\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_STATUS                                                            0x1881d\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_CAP2                                                            0x18822\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_CAP2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_CNTL2                                                           0x18823\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_CNTL2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_STATUS2                                                         0x18823\n#define regBIF_CFG_DEV0_EPF0_VF2_DEVICE_STATUS2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_CAP2                                                              0x18824\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_CNTL2                                                             0x18825\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_STATUS2                                                           0x18825\n#define regBIF_CFG_DEV0_EPF0_VF2_LINK_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_CAP_LIST                                                           0x18828\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_CAP_LIST_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_CNTL                                                           0x18828\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_ADDR_LO                                                        0x18829\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_ADDR_LO_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_ADDR_HI                                                        0x1882a\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_ADDR_HI_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_DATA                                                           0x1882a\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_EXT_MSG_DATA                                                       0x1882a\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_EXT_MSG_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MASK                                                               0x1882b\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MASK_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_DATA_64                                                        0x1882b\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_EXT_MSG_DATA_64                                                    0x1882b\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_EXT_MSG_DATA_64_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MASK_64                                                            0x1882c\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_MASK_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_PENDING                                                            0x1882c\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_PENDING_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_PENDING_64                                                         0x1882d\n#define regBIF_CFG_DEV0_EPF0_VF2_MSI_PENDING_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSIX_CAP_LIST                                                          0x18830\n#define regBIF_CFG_DEV0_EPF0_VF2_MSIX_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSIX_MSG_CNTL                                                          0x18830\n#define regBIF_CFG_DEV0_EPF0_VF2_MSIX_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSIX_TABLE                                                             0x18831\n#define regBIF_CFG_DEV0_EPF0_VF2_MSIX_TABLE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF2_MSIX_PBA                                                               0x18832\n#define regBIF_CFG_DEV0_EPF0_VF2_MSIX_PBA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x18840\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                             5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC_HDR                                               0x18841\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC1                                                  0x18842\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC2                                                  0x18843\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x18854\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_UNCORR_ERR_STATUS                                                 0x18855\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_UNCORR_ERR_MASK                                                   0x18856\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_UNCORR_ERR_MASK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_UNCORR_ERR_SEVERITY                                               0x18857\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_CORR_ERR_STATUS                                                   0x18858\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_CORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_CORR_ERR_MASK                                                     0x18859\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_CORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_ADV_ERR_CAP_CNTL                                                  0x1885a\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG0                                                          0x1885b\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG0_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG1                                                          0x1885c\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG1_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG2                                                          0x1885d\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG3                                                          0x1885e\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_HDR_LOG3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG0                                                   0x18862\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG1                                                   0x18863\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG2                                                   0x18864\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG3                                                   0x18865\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_ARI_ENH_CAP_LIST                                                  0x188ca\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_ARI_CAP                                                           0x188cb\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_ARI_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_ARI_CNTL                                                          0x188cb\n#define regBIF_CFG_DEV0_EPF0_VF2_PCIE_ARI_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF3_VENDOR_ID                                                              0x18c00\n#define regBIF_CFG_DEV0_EPF0_VF3_VENDOR_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_ID                                                              0x18c00\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF3_COMMAND                                                                0x18c01\n#define regBIF_CFG_DEV0_EPF0_VF3_COMMAND_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF3_STATUS                                                                 0x18c01\n#define regBIF_CFG_DEV0_EPF0_VF3_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF3_REVISION_ID                                                            0x18c02\n#define regBIF_CFG_DEV0_EPF0_VF3_REVISION_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_PROG_INTERFACE                                                         0x18c02\n#define regBIF_CFG_DEV0_EPF0_VF3_PROG_INTERFACE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF3_SUB_CLASS                                                              0x18c02\n#define regBIF_CFG_DEV0_EPF0_VF3_SUB_CLASS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_CLASS                                                             0x18c02\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF3_CACHE_LINE                                                             0x18c03\n#define regBIF_CFG_DEV0_EPF0_VF3_CACHE_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF3_LATENCY                                                                0x18c03\n#define regBIF_CFG_DEV0_EPF0_VF3_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF3_HEADER                                                                 0x18c03\n#define regBIF_CFG_DEV0_EPF0_VF3_HEADER_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF3_BIST                                                                   0x18c03\n#define regBIF_CFG_DEV0_EPF0_VF3_BIST_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_1                                                            0x18c04\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_2                                                            0x18c05\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_3                                                            0x18c06\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_4                                                            0x18c07\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_4_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_5                                                            0x18c08\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_5_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_6                                                            0x18c09\n#define regBIF_CFG_DEV0_EPF0_VF3_BASE_ADDR_6_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_CARDBUS_CIS_PTR                                                        0x18c0a\n#define regBIF_CFG_DEV0_EPF0_VF3_CARDBUS_CIS_PTR_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF3_ADAPTER_ID                                                             0x18c0b\n#define regBIF_CFG_DEV0_EPF0_VF3_ADAPTER_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF3_ROM_BASE_ADDR                                                          0x18c0c\n#define regBIF_CFG_DEV0_EPF0_VF3_ROM_BASE_ADDR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF3_CAP_PTR                                                                0x18c0d\n#define regBIF_CFG_DEV0_EPF0_VF3_CAP_PTR_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF3_INTERRUPT_LINE                                                         0x18c0f\n#define regBIF_CFG_DEV0_EPF0_VF3_INTERRUPT_LINE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF3_INTERRUPT_PIN                                                          0x18c0f\n#define regBIF_CFG_DEV0_EPF0_VF3_INTERRUPT_PIN_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF3_MIN_GRANT                                                              0x18c0f\n#define regBIF_CFG_DEV0_EPF0_VF3_MIN_GRANT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF3_MAX_LATENCY                                                            0x18c0f\n#define regBIF_CFG_DEV0_EPF0_VF3_MAX_LATENCY_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_CAP_LIST                                                          0x18c19\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_CAP                                                               0x18c19\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_CAP                                                             0x18c1a\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_CNTL                                                            0x18c1b\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_STATUS                                                          0x18c1b\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_CAP                                                               0x18c1c\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_CNTL                                                              0x18c1d\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_STATUS                                                            0x18c1d\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_CAP2                                                            0x18c22\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_CAP2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_CNTL2                                                           0x18c23\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_CNTL2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_STATUS2                                                         0x18c23\n#define regBIF_CFG_DEV0_EPF0_VF3_DEVICE_STATUS2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_CAP2                                                              0x18c24\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_CNTL2                                                             0x18c25\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_STATUS2                                                           0x18c25\n#define regBIF_CFG_DEV0_EPF0_VF3_LINK_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_CAP_LIST                                                           0x18c28\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_CAP_LIST_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_CNTL                                                           0x18c28\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_ADDR_LO                                                        0x18c29\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_ADDR_LO_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_ADDR_HI                                                        0x18c2a\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_ADDR_HI_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_DATA                                                           0x18c2a\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_EXT_MSG_DATA                                                       0x18c2a\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_EXT_MSG_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MASK                                                               0x18c2b\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MASK_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_DATA_64                                                        0x18c2b\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_EXT_MSG_DATA_64                                                    0x18c2b\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_EXT_MSG_DATA_64_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MASK_64                                                            0x18c2c\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_MASK_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_PENDING                                                            0x18c2c\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_PENDING_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_PENDING_64                                                         0x18c2d\n#define regBIF_CFG_DEV0_EPF0_VF3_MSI_PENDING_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSIX_CAP_LIST                                                          0x18c30\n#define regBIF_CFG_DEV0_EPF0_VF3_MSIX_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSIX_MSG_CNTL                                                          0x18c30\n#define regBIF_CFG_DEV0_EPF0_VF3_MSIX_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSIX_TABLE                                                             0x18c31\n#define regBIF_CFG_DEV0_EPF0_VF3_MSIX_TABLE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF3_MSIX_PBA                                                               0x18c32\n#define regBIF_CFG_DEV0_EPF0_VF3_MSIX_PBA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x18c40\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                             5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC_HDR                                               0x18c41\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC1                                                  0x18c42\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC2                                                  0x18c43\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x18c54\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_UNCORR_ERR_STATUS                                                 0x18c55\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_UNCORR_ERR_MASK                                                   0x18c56\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_UNCORR_ERR_MASK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_UNCORR_ERR_SEVERITY                                               0x18c57\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_CORR_ERR_STATUS                                                   0x18c58\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_CORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_CORR_ERR_MASK                                                     0x18c59\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_CORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_ADV_ERR_CAP_CNTL                                                  0x18c5a\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG0                                                          0x18c5b\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG0_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG1                                                          0x18c5c\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG1_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG2                                                          0x18c5d\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG3                                                          0x18c5e\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_HDR_LOG3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG0                                                   0x18c62\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG1                                                   0x18c63\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG2                                                   0x18c64\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG3                                                   0x18c65\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_ARI_ENH_CAP_LIST                                                  0x18cca\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_ARI_CAP                                                           0x18ccb\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_ARI_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_ARI_CNTL                                                          0x18ccb\n#define regBIF_CFG_DEV0_EPF0_VF3_PCIE_ARI_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF4_VENDOR_ID                                                              0x19000\n#define regBIF_CFG_DEV0_EPF0_VF4_VENDOR_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_ID                                                              0x19000\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF4_COMMAND                                                                0x19001\n#define regBIF_CFG_DEV0_EPF0_VF4_COMMAND_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF4_STATUS                                                                 0x19001\n#define regBIF_CFG_DEV0_EPF0_VF4_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF4_REVISION_ID                                                            0x19002\n#define regBIF_CFG_DEV0_EPF0_VF4_REVISION_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_PROG_INTERFACE                                                         0x19002\n#define regBIF_CFG_DEV0_EPF0_VF4_PROG_INTERFACE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF4_SUB_CLASS                                                              0x19002\n#define regBIF_CFG_DEV0_EPF0_VF4_SUB_CLASS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_CLASS                                                             0x19002\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF4_CACHE_LINE                                                             0x19003\n#define regBIF_CFG_DEV0_EPF0_VF4_CACHE_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF4_LATENCY                                                                0x19003\n#define regBIF_CFG_DEV0_EPF0_VF4_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF4_HEADER                                                                 0x19003\n#define regBIF_CFG_DEV0_EPF0_VF4_HEADER_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF4_BIST                                                                   0x19003\n#define regBIF_CFG_DEV0_EPF0_VF4_BIST_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_1                                                            0x19004\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_2                                                            0x19005\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_3                                                            0x19006\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_4                                                            0x19007\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_4_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_5                                                            0x19008\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_5_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_6                                                            0x19009\n#define regBIF_CFG_DEV0_EPF0_VF4_BASE_ADDR_6_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_CARDBUS_CIS_PTR                                                        0x1900a\n#define regBIF_CFG_DEV0_EPF0_VF4_CARDBUS_CIS_PTR_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF4_ADAPTER_ID                                                             0x1900b\n#define regBIF_CFG_DEV0_EPF0_VF4_ADAPTER_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF4_ROM_BASE_ADDR                                                          0x1900c\n#define regBIF_CFG_DEV0_EPF0_VF4_ROM_BASE_ADDR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF4_CAP_PTR                                                                0x1900d\n#define regBIF_CFG_DEV0_EPF0_VF4_CAP_PTR_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF4_INTERRUPT_LINE                                                         0x1900f\n#define regBIF_CFG_DEV0_EPF0_VF4_INTERRUPT_LINE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF4_INTERRUPT_PIN                                                          0x1900f\n#define regBIF_CFG_DEV0_EPF0_VF4_INTERRUPT_PIN_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF4_MIN_GRANT                                                              0x1900f\n#define regBIF_CFG_DEV0_EPF0_VF4_MIN_GRANT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF4_MAX_LATENCY                                                            0x1900f\n#define regBIF_CFG_DEV0_EPF0_VF4_MAX_LATENCY_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_CAP_LIST                                                          0x19019\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_CAP                                                               0x19019\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_CAP                                                             0x1901a\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_CNTL                                                            0x1901b\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_STATUS                                                          0x1901b\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_CAP                                                               0x1901c\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_CNTL                                                              0x1901d\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_STATUS                                                            0x1901d\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_CAP2                                                            0x19022\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_CAP2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_CNTL2                                                           0x19023\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_CNTL2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_STATUS2                                                         0x19023\n#define regBIF_CFG_DEV0_EPF0_VF4_DEVICE_STATUS2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_CAP2                                                              0x19024\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_CNTL2                                                             0x19025\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_STATUS2                                                           0x19025\n#define regBIF_CFG_DEV0_EPF0_VF4_LINK_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_CAP_LIST                                                           0x19028\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_CAP_LIST_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_CNTL                                                           0x19028\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_ADDR_LO                                                        0x19029\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_ADDR_LO_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_ADDR_HI                                                        0x1902a\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_ADDR_HI_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_DATA                                                           0x1902a\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_EXT_MSG_DATA                                                       0x1902a\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_EXT_MSG_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MASK                                                               0x1902b\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MASK_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_DATA_64                                                        0x1902b\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_EXT_MSG_DATA_64                                                    0x1902b\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_EXT_MSG_DATA_64_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MASK_64                                                            0x1902c\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_MASK_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_PENDING                                                            0x1902c\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_PENDING_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_PENDING_64                                                         0x1902d\n#define regBIF_CFG_DEV0_EPF0_VF4_MSI_PENDING_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSIX_CAP_LIST                                                          0x19030\n#define regBIF_CFG_DEV0_EPF0_VF4_MSIX_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSIX_MSG_CNTL                                                          0x19030\n#define regBIF_CFG_DEV0_EPF0_VF4_MSIX_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSIX_TABLE                                                             0x19031\n#define regBIF_CFG_DEV0_EPF0_VF4_MSIX_TABLE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF4_MSIX_PBA                                                               0x19032\n#define regBIF_CFG_DEV0_EPF0_VF4_MSIX_PBA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x19040\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                             5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC_HDR                                               0x19041\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC1                                                  0x19042\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC2                                                  0x19043\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x19054\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_UNCORR_ERR_STATUS                                                 0x19055\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_UNCORR_ERR_MASK                                                   0x19056\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_UNCORR_ERR_MASK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_UNCORR_ERR_SEVERITY                                               0x19057\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_CORR_ERR_STATUS                                                   0x19058\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_CORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_CORR_ERR_MASK                                                     0x19059\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_CORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_ADV_ERR_CAP_CNTL                                                  0x1905a\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG0                                                          0x1905b\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG0_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG1                                                          0x1905c\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG1_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG2                                                          0x1905d\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG3                                                          0x1905e\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_HDR_LOG3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG0                                                   0x19062\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG1                                                   0x19063\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG2                                                   0x19064\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG3                                                   0x19065\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_ARI_ENH_CAP_LIST                                                  0x190ca\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_ARI_CAP                                                           0x190cb\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_ARI_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_ARI_CNTL                                                          0x190cb\n#define regBIF_CFG_DEV0_EPF0_VF4_PCIE_ARI_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF5_VENDOR_ID                                                              0x19400\n#define regBIF_CFG_DEV0_EPF0_VF5_VENDOR_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_ID                                                              0x19400\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF5_COMMAND                                                                0x19401\n#define regBIF_CFG_DEV0_EPF0_VF5_COMMAND_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF5_STATUS                                                                 0x19401\n#define regBIF_CFG_DEV0_EPF0_VF5_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF5_REVISION_ID                                                            0x19402\n#define regBIF_CFG_DEV0_EPF0_VF5_REVISION_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_PROG_INTERFACE                                                         0x19402\n#define regBIF_CFG_DEV0_EPF0_VF5_PROG_INTERFACE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF5_SUB_CLASS                                                              0x19402\n#define regBIF_CFG_DEV0_EPF0_VF5_SUB_CLASS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_CLASS                                                             0x19402\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF5_CACHE_LINE                                                             0x19403\n#define regBIF_CFG_DEV0_EPF0_VF5_CACHE_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF5_LATENCY                                                                0x19403\n#define regBIF_CFG_DEV0_EPF0_VF5_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF5_HEADER                                                                 0x19403\n#define regBIF_CFG_DEV0_EPF0_VF5_HEADER_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF5_BIST                                                                   0x19403\n#define regBIF_CFG_DEV0_EPF0_VF5_BIST_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_1                                                            0x19404\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_2                                                            0x19405\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_3                                                            0x19406\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_4                                                            0x19407\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_4_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_5                                                            0x19408\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_5_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_6                                                            0x19409\n#define regBIF_CFG_DEV0_EPF0_VF5_BASE_ADDR_6_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_CARDBUS_CIS_PTR                                                        0x1940a\n#define regBIF_CFG_DEV0_EPF0_VF5_CARDBUS_CIS_PTR_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF5_ADAPTER_ID                                                             0x1940b\n#define regBIF_CFG_DEV0_EPF0_VF5_ADAPTER_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF5_ROM_BASE_ADDR                                                          0x1940c\n#define regBIF_CFG_DEV0_EPF0_VF5_ROM_BASE_ADDR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF5_CAP_PTR                                                                0x1940d\n#define regBIF_CFG_DEV0_EPF0_VF5_CAP_PTR_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF5_INTERRUPT_LINE                                                         0x1940f\n#define regBIF_CFG_DEV0_EPF0_VF5_INTERRUPT_LINE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF5_INTERRUPT_PIN                                                          0x1940f\n#define regBIF_CFG_DEV0_EPF0_VF5_INTERRUPT_PIN_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF5_MIN_GRANT                                                              0x1940f\n#define regBIF_CFG_DEV0_EPF0_VF5_MIN_GRANT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF5_MAX_LATENCY                                                            0x1940f\n#define regBIF_CFG_DEV0_EPF0_VF5_MAX_LATENCY_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_CAP_LIST                                                          0x19419\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_CAP                                                               0x19419\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_CAP                                                             0x1941a\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_CNTL                                                            0x1941b\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_STATUS                                                          0x1941b\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_CAP                                                               0x1941c\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_CNTL                                                              0x1941d\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_STATUS                                                            0x1941d\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_CAP2                                                            0x19422\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_CAP2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_CNTL2                                                           0x19423\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_CNTL2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_STATUS2                                                         0x19423\n#define regBIF_CFG_DEV0_EPF0_VF5_DEVICE_STATUS2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_CAP2                                                              0x19424\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_CNTL2                                                             0x19425\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_STATUS2                                                           0x19425\n#define regBIF_CFG_DEV0_EPF0_VF5_LINK_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_CAP_LIST                                                           0x19428\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_CAP_LIST_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_CNTL                                                           0x19428\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_ADDR_LO                                                        0x19429\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_ADDR_LO_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_ADDR_HI                                                        0x1942a\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_ADDR_HI_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_DATA                                                           0x1942a\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_EXT_MSG_DATA                                                       0x1942a\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_EXT_MSG_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MASK                                                               0x1942b\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MASK_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_DATA_64                                                        0x1942b\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_EXT_MSG_DATA_64                                                    0x1942b\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_EXT_MSG_DATA_64_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MASK_64                                                            0x1942c\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_MASK_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_PENDING                                                            0x1942c\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_PENDING_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_PENDING_64                                                         0x1942d\n#define regBIF_CFG_DEV0_EPF0_VF5_MSI_PENDING_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSIX_CAP_LIST                                                          0x19430\n#define regBIF_CFG_DEV0_EPF0_VF5_MSIX_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSIX_MSG_CNTL                                                          0x19430\n#define regBIF_CFG_DEV0_EPF0_VF5_MSIX_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSIX_TABLE                                                             0x19431\n#define regBIF_CFG_DEV0_EPF0_VF5_MSIX_TABLE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF5_MSIX_PBA                                                               0x19432\n#define regBIF_CFG_DEV0_EPF0_VF5_MSIX_PBA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x19440\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                             5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC_HDR                                               0x19441\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC1                                                  0x19442\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC2                                                  0x19443\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x19454\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_UNCORR_ERR_STATUS                                                 0x19455\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_UNCORR_ERR_MASK                                                   0x19456\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_UNCORR_ERR_MASK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_UNCORR_ERR_SEVERITY                                               0x19457\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_CORR_ERR_STATUS                                                   0x19458\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_CORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_CORR_ERR_MASK                                                     0x19459\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_CORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_ADV_ERR_CAP_CNTL                                                  0x1945a\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG0                                                          0x1945b\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG0_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG1                                                          0x1945c\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG1_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG2                                                          0x1945d\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG3                                                          0x1945e\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_HDR_LOG3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG0                                                   0x19462\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG1                                                   0x19463\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG2                                                   0x19464\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG3                                                   0x19465\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_ARI_ENH_CAP_LIST                                                  0x194ca\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_ARI_CAP                                                           0x194cb\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_ARI_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_ARI_CNTL                                                          0x194cb\n#define regBIF_CFG_DEV0_EPF0_VF5_PCIE_ARI_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF6_VENDOR_ID                                                              0x19800\n#define regBIF_CFG_DEV0_EPF0_VF6_VENDOR_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_ID                                                              0x19800\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF6_COMMAND                                                                0x19801\n#define regBIF_CFG_DEV0_EPF0_VF6_COMMAND_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF6_STATUS                                                                 0x19801\n#define regBIF_CFG_DEV0_EPF0_VF6_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF6_REVISION_ID                                                            0x19802\n#define regBIF_CFG_DEV0_EPF0_VF6_REVISION_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_PROG_INTERFACE                                                         0x19802\n#define regBIF_CFG_DEV0_EPF0_VF6_PROG_INTERFACE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF6_SUB_CLASS                                                              0x19802\n#define regBIF_CFG_DEV0_EPF0_VF6_SUB_CLASS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_CLASS                                                             0x19802\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF6_CACHE_LINE                                                             0x19803\n#define regBIF_CFG_DEV0_EPF0_VF6_CACHE_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF6_LATENCY                                                                0x19803\n#define regBIF_CFG_DEV0_EPF0_VF6_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF6_HEADER                                                                 0x19803\n#define regBIF_CFG_DEV0_EPF0_VF6_HEADER_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF6_BIST                                                                   0x19803\n#define regBIF_CFG_DEV0_EPF0_VF6_BIST_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_1                                                            0x19804\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_2                                                            0x19805\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_3                                                            0x19806\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_4                                                            0x19807\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_4_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_5                                                            0x19808\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_5_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_6                                                            0x19809\n#define regBIF_CFG_DEV0_EPF0_VF6_BASE_ADDR_6_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_CARDBUS_CIS_PTR                                                        0x1980a\n#define regBIF_CFG_DEV0_EPF0_VF6_CARDBUS_CIS_PTR_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF6_ADAPTER_ID                                                             0x1980b\n#define regBIF_CFG_DEV0_EPF0_VF6_ADAPTER_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF6_ROM_BASE_ADDR                                                          0x1980c\n#define regBIF_CFG_DEV0_EPF0_VF6_ROM_BASE_ADDR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF6_CAP_PTR                                                                0x1980d\n#define regBIF_CFG_DEV0_EPF0_VF6_CAP_PTR_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF6_INTERRUPT_LINE                                                         0x1980f\n#define regBIF_CFG_DEV0_EPF0_VF6_INTERRUPT_LINE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF6_INTERRUPT_PIN                                                          0x1980f\n#define regBIF_CFG_DEV0_EPF0_VF6_INTERRUPT_PIN_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF6_MIN_GRANT                                                              0x1980f\n#define regBIF_CFG_DEV0_EPF0_VF6_MIN_GRANT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF6_MAX_LATENCY                                                            0x1980f\n#define regBIF_CFG_DEV0_EPF0_VF6_MAX_LATENCY_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_CAP_LIST                                                          0x19819\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_CAP                                                               0x19819\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_CAP                                                             0x1981a\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_CNTL                                                            0x1981b\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_STATUS                                                          0x1981b\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_CAP                                                               0x1981c\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_CNTL                                                              0x1981d\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_STATUS                                                            0x1981d\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_CAP2                                                            0x19822\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_CAP2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_CNTL2                                                           0x19823\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_CNTL2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_STATUS2                                                         0x19823\n#define regBIF_CFG_DEV0_EPF0_VF6_DEVICE_STATUS2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_CAP2                                                              0x19824\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_CNTL2                                                             0x19825\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_STATUS2                                                           0x19825\n#define regBIF_CFG_DEV0_EPF0_VF6_LINK_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_CAP_LIST                                                           0x19828\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_CAP_LIST_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_CNTL                                                           0x19828\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_ADDR_LO                                                        0x19829\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_ADDR_LO_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_ADDR_HI                                                        0x1982a\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_ADDR_HI_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_DATA                                                           0x1982a\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_EXT_MSG_DATA                                                       0x1982a\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_EXT_MSG_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MASK                                                               0x1982b\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MASK_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_DATA_64                                                        0x1982b\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_EXT_MSG_DATA_64                                                    0x1982b\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_EXT_MSG_DATA_64_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MASK_64                                                            0x1982c\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_MASK_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_PENDING                                                            0x1982c\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_PENDING_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_PENDING_64                                                         0x1982d\n#define regBIF_CFG_DEV0_EPF0_VF6_MSI_PENDING_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSIX_CAP_LIST                                                          0x19830\n#define regBIF_CFG_DEV0_EPF0_VF6_MSIX_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSIX_MSG_CNTL                                                          0x19830\n#define regBIF_CFG_DEV0_EPF0_VF6_MSIX_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSIX_TABLE                                                             0x19831\n#define regBIF_CFG_DEV0_EPF0_VF6_MSIX_TABLE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF6_MSIX_PBA                                                               0x19832\n#define regBIF_CFG_DEV0_EPF0_VF6_MSIX_PBA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x19840\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                             5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC_HDR                                               0x19841\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC1                                                  0x19842\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC2                                                  0x19843\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x19854\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_UNCORR_ERR_STATUS                                                 0x19855\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_UNCORR_ERR_MASK                                                   0x19856\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_UNCORR_ERR_MASK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_UNCORR_ERR_SEVERITY                                               0x19857\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_CORR_ERR_STATUS                                                   0x19858\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_CORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_CORR_ERR_MASK                                                     0x19859\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_CORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_ADV_ERR_CAP_CNTL                                                  0x1985a\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG0                                                          0x1985b\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG0_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG1                                                          0x1985c\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG1_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG2                                                          0x1985d\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG3                                                          0x1985e\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_HDR_LOG3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG0                                                   0x19862\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG1                                                   0x19863\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG2                                                   0x19864\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG3                                                   0x19865\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_ARI_ENH_CAP_LIST                                                  0x198ca\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_ARI_CAP                                                           0x198cb\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_ARI_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_ARI_CNTL                                                          0x198cb\n#define regBIF_CFG_DEV0_EPF0_VF6_PCIE_ARI_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF7_VENDOR_ID                                                              0x19c00\n#define regBIF_CFG_DEV0_EPF0_VF7_VENDOR_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_ID                                                              0x19c00\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF7_COMMAND                                                                0x19c01\n#define regBIF_CFG_DEV0_EPF0_VF7_COMMAND_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF7_STATUS                                                                 0x19c01\n#define regBIF_CFG_DEV0_EPF0_VF7_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF7_REVISION_ID                                                            0x19c02\n#define regBIF_CFG_DEV0_EPF0_VF7_REVISION_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_PROG_INTERFACE                                                         0x19c02\n#define regBIF_CFG_DEV0_EPF0_VF7_PROG_INTERFACE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF7_SUB_CLASS                                                              0x19c02\n#define regBIF_CFG_DEV0_EPF0_VF7_SUB_CLASS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_CLASS                                                             0x19c02\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF7_CACHE_LINE                                                             0x19c03\n#define regBIF_CFG_DEV0_EPF0_VF7_CACHE_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF7_LATENCY                                                                0x19c03\n#define regBIF_CFG_DEV0_EPF0_VF7_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF7_HEADER                                                                 0x19c03\n#define regBIF_CFG_DEV0_EPF0_VF7_HEADER_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF7_BIST                                                                   0x19c03\n#define regBIF_CFG_DEV0_EPF0_VF7_BIST_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_1                                                            0x19c04\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_2                                                            0x19c05\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_3                                                            0x19c06\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_4                                                            0x19c07\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_4_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_5                                                            0x19c08\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_5_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_6                                                            0x19c09\n#define regBIF_CFG_DEV0_EPF0_VF7_BASE_ADDR_6_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_CARDBUS_CIS_PTR                                                        0x19c0a\n#define regBIF_CFG_DEV0_EPF0_VF7_CARDBUS_CIS_PTR_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF7_ADAPTER_ID                                                             0x19c0b\n#define regBIF_CFG_DEV0_EPF0_VF7_ADAPTER_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF7_ROM_BASE_ADDR                                                          0x19c0c\n#define regBIF_CFG_DEV0_EPF0_VF7_ROM_BASE_ADDR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF7_CAP_PTR                                                                0x19c0d\n#define regBIF_CFG_DEV0_EPF0_VF7_CAP_PTR_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF7_INTERRUPT_LINE                                                         0x19c0f\n#define regBIF_CFG_DEV0_EPF0_VF7_INTERRUPT_LINE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF7_INTERRUPT_PIN                                                          0x19c0f\n#define regBIF_CFG_DEV0_EPF0_VF7_INTERRUPT_PIN_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF7_MIN_GRANT                                                              0x19c0f\n#define regBIF_CFG_DEV0_EPF0_VF7_MIN_GRANT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF7_MAX_LATENCY                                                            0x19c0f\n#define regBIF_CFG_DEV0_EPF0_VF7_MAX_LATENCY_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_CAP_LIST                                                          0x19c19\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_CAP                                                               0x19c19\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_CAP                                                             0x19c1a\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_CNTL                                                            0x19c1b\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_STATUS                                                          0x19c1b\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_CAP                                                               0x19c1c\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_CNTL                                                              0x19c1d\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_STATUS                                                            0x19c1d\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_CAP2                                                            0x19c22\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_CAP2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_CNTL2                                                           0x19c23\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_CNTL2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_STATUS2                                                         0x19c23\n#define regBIF_CFG_DEV0_EPF0_VF7_DEVICE_STATUS2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_CAP2                                                              0x19c24\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_CNTL2                                                             0x19c25\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_STATUS2                                                           0x19c25\n#define regBIF_CFG_DEV0_EPF0_VF7_LINK_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_CAP_LIST                                                           0x19c28\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_CAP_LIST_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_CNTL                                                           0x19c28\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_ADDR_LO                                                        0x19c29\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_ADDR_LO_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_ADDR_HI                                                        0x19c2a\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_ADDR_HI_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_DATA                                                           0x19c2a\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_EXT_MSG_DATA                                                       0x19c2a\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_EXT_MSG_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MASK                                                               0x19c2b\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MASK_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_DATA_64                                                        0x19c2b\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_EXT_MSG_DATA_64                                                    0x19c2b\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_EXT_MSG_DATA_64_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MASK_64                                                            0x19c2c\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_MASK_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_PENDING                                                            0x19c2c\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_PENDING_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_PENDING_64                                                         0x19c2d\n#define regBIF_CFG_DEV0_EPF0_VF7_MSI_PENDING_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSIX_CAP_LIST                                                          0x19c30\n#define regBIF_CFG_DEV0_EPF0_VF7_MSIX_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSIX_MSG_CNTL                                                          0x19c30\n#define regBIF_CFG_DEV0_EPF0_VF7_MSIX_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSIX_TABLE                                                             0x19c31\n#define regBIF_CFG_DEV0_EPF0_VF7_MSIX_TABLE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF7_MSIX_PBA                                                               0x19c32\n#define regBIF_CFG_DEV0_EPF0_VF7_MSIX_PBA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x19c40\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                             5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC_HDR                                               0x19c41\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC1                                                  0x19c42\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC2                                                  0x19c43\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x19c54\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_UNCORR_ERR_STATUS                                                 0x19c55\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_UNCORR_ERR_MASK                                                   0x19c56\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_UNCORR_ERR_MASK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_UNCORR_ERR_SEVERITY                                               0x19c57\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_CORR_ERR_STATUS                                                   0x19c58\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_CORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_CORR_ERR_MASK                                                     0x19c59\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_CORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_ADV_ERR_CAP_CNTL                                                  0x19c5a\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG0                                                          0x19c5b\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG0_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG1                                                          0x19c5c\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG1_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG2                                                          0x19c5d\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG3                                                          0x19c5e\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_HDR_LOG3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG0                                                   0x19c62\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG1                                                   0x19c63\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG2                                                   0x19c64\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG3                                                   0x19c65\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_ARI_ENH_CAP_LIST                                                  0x19cca\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_ARI_CAP                                                           0x19ccb\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_ARI_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_ARI_CNTL                                                          0x19ccb\n#define regBIF_CFG_DEV0_EPF0_VF7_PCIE_ARI_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF8_VENDOR_ID                                                              0x1a000\n#define regBIF_CFG_DEV0_EPF0_VF8_VENDOR_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_ID                                                              0x1a000\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF8_COMMAND                                                                0x1a001\n#define regBIF_CFG_DEV0_EPF0_VF8_COMMAND_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF8_STATUS                                                                 0x1a001\n#define regBIF_CFG_DEV0_EPF0_VF8_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF8_REVISION_ID                                                            0x1a002\n#define regBIF_CFG_DEV0_EPF0_VF8_REVISION_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_PROG_INTERFACE                                                         0x1a002\n#define regBIF_CFG_DEV0_EPF0_VF8_PROG_INTERFACE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF8_SUB_CLASS                                                              0x1a002\n#define regBIF_CFG_DEV0_EPF0_VF8_SUB_CLASS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_CLASS                                                             0x1a002\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF8_CACHE_LINE                                                             0x1a003\n#define regBIF_CFG_DEV0_EPF0_VF8_CACHE_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF8_LATENCY                                                                0x1a003\n#define regBIF_CFG_DEV0_EPF0_VF8_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF8_HEADER                                                                 0x1a003\n#define regBIF_CFG_DEV0_EPF0_VF8_HEADER_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF8_BIST                                                                   0x1a003\n#define regBIF_CFG_DEV0_EPF0_VF8_BIST_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_1                                                            0x1a004\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_2                                                            0x1a005\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_3                                                            0x1a006\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_4                                                            0x1a007\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_4_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_5                                                            0x1a008\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_5_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_6                                                            0x1a009\n#define regBIF_CFG_DEV0_EPF0_VF8_BASE_ADDR_6_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_CARDBUS_CIS_PTR                                                        0x1a00a\n#define regBIF_CFG_DEV0_EPF0_VF8_CARDBUS_CIS_PTR_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF8_ADAPTER_ID                                                             0x1a00b\n#define regBIF_CFG_DEV0_EPF0_VF8_ADAPTER_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF8_ROM_BASE_ADDR                                                          0x1a00c\n#define regBIF_CFG_DEV0_EPF0_VF8_ROM_BASE_ADDR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF8_CAP_PTR                                                                0x1a00d\n#define regBIF_CFG_DEV0_EPF0_VF8_CAP_PTR_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF8_INTERRUPT_LINE                                                         0x1a00f\n#define regBIF_CFG_DEV0_EPF0_VF8_INTERRUPT_LINE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF8_INTERRUPT_PIN                                                          0x1a00f\n#define regBIF_CFG_DEV0_EPF0_VF8_INTERRUPT_PIN_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF8_MIN_GRANT                                                              0x1a00f\n#define regBIF_CFG_DEV0_EPF0_VF8_MIN_GRANT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF8_MAX_LATENCY                                                            0x1a00f\n#define regBIF_CFG_DEV0_EPF0_VF8_MAX_LATENCY_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_CAP_LIST                                                          0x1a019\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_CAP                                                               0x1a019\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_CAP                                                             0x1a01a\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_CNTL                                                            0x1a01b\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_STATUS                                                          0x1a01b\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_CAP                                                               0x1a01c\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_CNTL                                                              0x1a01d\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_STATUS                                                            0x1a01d\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_CAP2                                                            0x1a022\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_CAP2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_CNTL2                                                           0x1a023\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_CNTL2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_STATUS2                                                         0x1a023\n#define regBIF_CFG_DEV0_EPF0_VF8_DEVICE_STATUS2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_CAP2                                                              0x1a024\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_CNTL2                                                             0x1a025\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_STATUS2                                                           0x1a025\n#define regBIF_CFG_DEV0_EPF0_VF8_LINK_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_CAP_LIST                                                           0x1a028\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_CAP_LIST_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MSG_CNTL                                                           0x1a028\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MSG_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MSG_ADDR_LO                                                        0x1a029\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MSG_ADDR_LO_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MSG_ADDR_HI                                                        0x1a02a\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MSG_ADDR_HI_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MSG_DATA                                                           0x1a02a\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_EXT_MSG_DATA                                                       0x1a02a\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_EXT_MSG_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MASK                                                               0x1a02b\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MASK_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MSG_DATA_64                                                        0x1a02b\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_EXT_MSG_DATA_64                                                    0x1a02b\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_EXT_MSG_DATA_64_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MASK_64                                                            0x1a02c\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_MASK_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_PENDING                                                            0x1a02c\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_PENDING_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_PENDING_64                                                         0x1a02d\n#define regBIF_CFG_DEV0_EPF0_VF8_MSI_PENDING_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSIX_CAP_LIST                                                          0x1a030\n#define regBIF_CFG_DEV0_EPF0_VF8_MSIX_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSIX_MSG_CNTL                                                          0x1a030\n#define regBIF_CFG_DEV0_EPF0_VF8_MSIX_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSIX_TABLE                                                             0x1a031\n#define regBIF_CFG_DEV0_EPF0_VF8_MSIX_TABLE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF8_MSIX_PBA                                                               0x1a032\n#define regBIF_CFG_DEV0_EPF0_VF8_MSIX_PBA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x1a040\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                             5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_VENDOR_SPECIFIC_HDR                                               0x1a041\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_VENDOR_SPECIFIC1                                                  0x1a042\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_VENDOR_SPECIFIC2                                                  0x1a043\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x1a054\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_UNCORR_ERR_STATUS                                                 0x1a055\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_UNCORR_ERR_MASK                                                   0x1a056\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_UNCORR_ERR_MASK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_UNCORR_ERR_SEVERITY                                               0x1a057\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_CORR_ERR_STATUS                                                   0x1a058\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_CORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_CORR_ERR_MASK                                                     0x1a059\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_CORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_ADV_ERR_CAP_CNTL                                                  0x1a05a\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_HDR_LOG0                                                          0x1a05b\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_HDR_LOG0_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_HDR_LOG1                                                          0x1a05c\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_HDR_LOG1_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_HDR_LOG2                                                          0x1a05d\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_HDR_LOG2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_HDR_LOG3                                                          0x1a05e\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_HDR_LOG3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_TLP_PREFIX_LOG0                                                   0x1a062\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_TLP_PREFIX_LOG1                                                   0x1a063\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_TLP_PREFIX_LOG2                                                   0x1a064\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_TLP_PREFIX_LOG3                                                   0x1a065\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_ARI_ENH_CAP_LIST                                                  0x1a0ca\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_ARI_CAP                                                           0x1a0cb\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_ARI_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_ARI_CNTL                                                          0x1a0cb\n#define regBIF_CFG_DEV0_EPF0_VF8_PCIE_ARI_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF9_VENDOR_ID                                                              0x1a400\n#define regBIF_CFG_DEV0_EPF0_VF9_VENDOR_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_ID                                                              0x1a400\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_ID_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF9_COMMAND                                                                0x1a401\n#define regBIF_CFG_DEV0_EPF0_VF9_COMMAND_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF9_STATUS                                                                 0x1a401\n#define regBIF_CFG_DEV0_EPF0_VF9_STATUS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF9_REVISION_ID                                                            0x1a402\n#define regBIF_CFG_DEV0_EPF0_VF9_REVISION_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_PROG_INTERFACE                                                         0x1a402\n#define regBIF_CFG_DEV0_EPF0_VF9_PROG_INTERFACE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF9_SUB_CLASS                                                              0x1a402\n#define regBIF_CFG_DEV0_EPF0_VF9_SUB_CLASS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_CLASS                                                             0x1a402\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF9_CACHE_LINE                                                             0x1a403\n#define regBIF_CFG_DEV0_EPF0_VF9_CACHE_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF9_LATENCY                                                                0x1a403\n#define regBIF_CFG_DEV0_EPF0_VF9_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF9_HEADER                                                                 0x1a403\n#define regBIF_CFG_DEV0_EPF0_VF9_HEADER_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF0_VF9_BIST                                                                   0x1a403\n#define regBIF_CFG_DEV0_EPF0_VF9_BIST_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_1                                                            0x1a404\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_1_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_2                                                            0x1a405\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_3                                                            0x1a406\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_4                                                            0x1a407\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_4_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_5                                                            0x1a408\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_5_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_6                                                            0x1a409\n#define regBIF_CFG_DEV0_EPF0_VF9_BASE_ADDR_6_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_CARDBUS_CIS_PTR                                                        0x1a40a\n#define regBIF_CFG_DEV0_EPF0_VF9_CARDBUS_CIS_PTR_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF9_ADAPTER_ID                                                             0x1a40b\n#define regBIF_CFG_DEV0_EPF0_VF9_ADAPTER_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF9_ROM_BASE_ADDR                                                          0x1a40c\n#define regBIF_CFG_DEV0_EPF0_VF9_ROM_BASE_ADDR_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF9_CAP_PTR                                                                0x1a40d\n#define regBIF_CFG_DEV0_EPF0_VF9_CAP_PTR_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF9_INTERRUPT_LINE                                                         0x1a40f\n#define regBIF_CFG_DEV0_EPF0_VF9_INTERRUPT_LINE_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF9_INTERRUPT_PIN                                                          0x1a40f\n#define regBIF_CFG_DEV0_EPF0_VF9_INTERRUPT_PIN_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF9_MIN_GRANT                                                              0x1a40f\n#define regBIF_CFG_DEV0_EPF0_VF9_MIN_GRANT_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF9_MAX_LATENCY                                                            0x1a40f\n#define regBIF_CFG_DEV0_EPF0_VF9_MAX_LATENCY_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_CAP_LIST                                                          0x1a419\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_CAP                                                               0x1a419\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_CAP                                                             0x1a41a\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_CNTL                                                            0x1a41b\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_STATUS                                                          0x1a41b\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_CAP                                                               0x1a41c\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_CNTL                                                              0x1a41d\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_STATUS                                                            0x1a41d\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_CAP2                                                            0x1a422\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_CAP2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_CNTL2                                                           0x1a423\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_CNTL2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_STATUS2                                                         0x1a423\n#define regBIF_CFG_DEV0_EPF0_VF9_DEVICE_STATUS2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_CAP2                                                              0x1a424\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_CAP2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_CNTL2                                                             0x1a425\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_CNTL2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_STATUS2                                                           0x1a425\n#define regBIF_CFG_DEV0_EPF0_VF9_LINK_STATUS2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_CAP_LIST                                                           0x1a428\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_CAP_LIST_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MSG_CNTL                                                           0x1a428\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MSG_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MSG_ADDR_LO                                                        0x1a429\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MSG_ADDR_LO_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MSG_ADDR_HI                                                        0x1a42a\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MSG_ADDR_HI_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MSG_DATA                                                           0x1a42a\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_EXT_MSG_DATA                                                       0x1a42a\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_EXT_MSG_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MASK                                                               0x1a42b\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MASK_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MSG_DATA_64                                                        0x1a42b\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_EXT_MSG_DATA_64                                                    0x1a42b\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_EXT_MSG_DATA_64_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MASK_64                                                            0x1a42c\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_MASK_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_PENDING                                                            0x1a42c\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_PENDING_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_PENDING_64                                                         0x1a42d\n#define regBIF_CFG_DEV0_EPF0_VF9_MSI_PENDING_64_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSIX_CAP_LIST                                                          0x1a430\n#define regBIF_CFG_DEV0_EPF0_VF9_MSIX_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSIX_MSG_CNTL                                                          0x1a430\n#define regBIF_CFG_DEV0_EPF0_VF9_MSIX_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSIX_TABLE                                                             0x1a431\n#define regBIF_CFG_DEV0_EPF0_VF9_MSIX_TABLE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF9_MSIX_PBA                                                               0x1a432\n#define regBIF_CFG_DEV0_EPF0_VF9_MSIX_PBA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                      0x1a440\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                             5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_VENDOR_SPECIFIC_HDR                                               0x1a441\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_VENDOR_SPECIFIC1                                                  0x1a442\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_VENDOR_SPECIFIC2                                                  0x1a443\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                          0x1a454\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_UNCORR_ERR_STATUS                                                 0x1a455\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_UNCORR_ERR_MASK                                                   0x1a456\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_UNCORR_ERR_MASK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_UNCORR_ERR_SEVERITY                                               0x1a457\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_CORR_ERR_STATUS                                                   0x1a458\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_CORR_ERR_STATUS_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_CORR_ERR_MASK                                                     0x1a459\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_CORR_ERR_MASK_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_ADV_ERR_CAP_CNTL                                                  0x1a45a\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_HDR_LOG0                                                          0x1a45b\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_HDR_LOG0_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_HDR_LOG1                                                          0x1a45c\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_HDR_LOG1_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_HDR_LOG2                                                          0x1a45d\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_HDR_LOG2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_HDR_LOG3                                                          0x1a45e\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_HDR_LOG3_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_TLP_PREFIX_LOG0                                                   0x1a462\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_TLP_PREFIX_LOG1                                                   0x1a463\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_TLP_PREFIX_LOG2                                                   0x1a464\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_TLP_PREFIX_LOG3                                                   0x1a465\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_ARI_ENH_CAP_LIST                                                  0x1a4ca\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_ARI_CAP                                                           0x1a4cb\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_ARI_CAP_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_ARI_CNTL                                                          0x1a4cb\n#define regBIF_CFG_DEV0_EPF0_VF9_PCIE_ARI_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF10_VENDOR_ID                                                             0x1a800\n#define regBIF_CFG_DEV0_EPF0_VF10_VENDOR_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_ID                                                             0x1a800\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF10_COMMAND                                                               0x1a801\n#define regBIF_CFG_DEV0_EPF0_VF10_COMMAND_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF10_STATUS                                                                0x1a801\n#define regBIF_CFG_DEV0_EPF0_VF10_STATUS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF10_REVISION_ID                                                           0x1a802\n#define regBIF_CFG_DEV0_EPF0_VF10_REVISION_ID_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_PROG_INTERFACE                                                        0x1a802\n#define regBIF_CFG_DEV0_EPF0_VF10_PROG_INTERFACE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF10_SUB_CLASS                                                             0x1a802\n#define regBIF_CFG_DEV0_EPF0_VF10_SUB_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_CLASS                                                            0x1a802\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_CLASS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF10_CACHE_LINE                                                            0x1a803\n#define regBIF_CFG_DEV0_EPF0_VF10_CACHE_LINE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF10_LATENCY                                                               0x1a803\n#define regBIF_CFG_DEV0_EPF0_VF10_LATENCY_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF10_HEADER                                                                0x1a803\n#define regBIF_CFG_DEV0_EPF0_VF10_HEADER_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF10_BIST                                                                  0x1a803\n#define regBIF_CFG_DEV0_EPF0_VF10_BIST_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_1                                                           0x1a804\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_1_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_2                                                           0x1a805\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_3                                                           0x1a806\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_3_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_4                                                           0x1a807\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_4_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_5                                                           0x1a808\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_5_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_6                                                           0x1a809\n#define regBIF_CFG_DEV0_EPF0_VF10_BASE_ADDR_6_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_CARDBUS_CIS_PTR                                                       0x1a80a\n#define regBIF_CFG_DEV0_EPF0_VF10_CARDBUS_CIS_PTR_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF10_ADAPTER_ID                                                            0x1a80b\n#define regBIF_CFG_DEV0_EPF0_VF10_ADAPTER_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF10_ROM_BASE_ADDR                                                         0x1a80c\n#define regBIF_CFG_DEV0_EPF0_VF10_ROM_BASE_ADDR_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF10_CAP_PTR                                                               0x1a80d\n#define regBIF_CFG_DEV0_EPF0_VF10_CAP_PTR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF10_INTERRUPT_LINE                                                        0x1a80f\n#define regBIF_CFG_DEV0_EPF0_VF10_INTERRUPT_LINE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF10_INTERRUPT_PIN                                                         0x1a80f\n#define regBIF_CFG_DEV0_EPF0_VF10_INTERRUPT_PIN_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF10_MIN_GRANT                                                             0x1a80f\n#define regBIF_CFG_DEV0_EPF0_VF10_MIN_GRANT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF10_MAX_LATENCY                                                           0x1a80f\n#define regBIF_CFG_DEV0_EPF0_VF10_MAX_LATENCY_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_CAP_LIST                                                         0x1a819\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_CAP                                                              0x1a819\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_CAP                                                            0x1a81a\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_CNTL                                                           0x1a81b\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_STATUS                                                         0x1a81b\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_CAP                                                              0x1a81c\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_CNTL                                                             0x1a81d\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_STATUS                                                           0x1a81d\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_STATUS_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_CAP2                                                           0x1a822\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_CAP2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_CNTL2                                                          0x1a823\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_CNTL2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_STATUS2                                                        0x1a823\n#define regBIF_CFG_DEV0_EPF0_VF10_DEVICE_STATUS2_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_CAP2                                                             0x1a824\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_CAP2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_CNTL2                                                            0x1a825\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_CNTL2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_STATUS2                                                          0x1a825\n#define regBIF_CFG_DEV0_EPF0_VF10_LINK_STATUS2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_CAP_LIST                                                          0x1a828\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MSG_CNTL                                                          0x1a828\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MSG_ADDR_LO                                                       0x1a829\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MSG_ADDR_LO_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MSG_ADDR_HI                                                       0x1a82a\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MSG_ADDR_HI_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MSG_DATA                                                          0x1a82a\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MSG_DATA_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_EXT_MSG_DATA                                                      0x1a82a\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_EXT_MSG_DATA_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MASK                                                              0x1a82b\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MASK_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MSG_DATA_64                                                       0x1a82b\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MSG_DATA_64_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_EXT_MSG_DATA_64                                                   0x1a82b\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_EXT_MSG_DATA_64_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MASK_64                                                           0x1a82c\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_MASK_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_PENDING                                                           0x1a82c\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_PENDING_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_PENDING_64                                                        0x1a82d\n#define regBIF_CFG_DEV0_EPF0_VF10_MSI_PENDING_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSIX_CAP_LIST                                                         0x1a830\n#define regBIF_CFG_DEV0_EPF0_VF10_MSIX_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSIX_MSG_CNTL                                                         0x1a830\n#define regBIF_CFG_DEV0_EPF0_VF10_MSIX_MSG_CNTL_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSIX_TABLE                                                            0x1a831\n#define regBIF_CFG_DEV0_EPF0_VF10_MSIX_TABLE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF10_MSIX_PBA                                                              0x1a832\n#define regBIF_CFG_DEV0_EPF0_VF10_MSIX_PBA_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                     0x1a840\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                            5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_VENDOR_SPECIFIC_HDR                                              0x1a841\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_VENDOR_SPECIFIC1                                                 0x1a842\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_VENDOR_SPECIFIC2                                                 0x1a843\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                         0x1a854\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_UNCORR_ERR_STATUS                                                0x1a855\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_UNCORR_ERR_MASK                                                  0x1a856\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_UNCORR_ERR_MASK_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_UNCORR_ERR_SEVERITY                                              0x1a857\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_CORR_ERR_STATUS                                                  0x1a858\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_CORR_ERR_STATUS_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_CORR_ERR_MASK                                                    0x1a859\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_CORR_ERR_MASK_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_ADV_ERR_CAP_CNTL                                                 0x1a85a\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_HDR_LOG0                                                         0x1a85b\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_HDR_LOG0_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_HDR_LOG1                                                         0x1a85c\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_HDR_LOG1_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_HDR_LOG2                                                         0x1a85d\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_HDR_LOG2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_HDR_LOG3                                                         0x1a85e\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_HDR_LOG3_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_TLP_PREFIX_LOG0                                                  0x1a862\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_TLP_PREFIX_LOG1                                                  0x1a863\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_TLP_PREFIX_LOG2                                                  0x1a864\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_TLP_PREFIX_LOG3                                                  0x1a865\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_ARI_ENH_CAP_LIST                                                 0x1a8ca\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_ARI_CAP                                                          0x1a8cb\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_ARI_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_ARI_CNTL                                                         0x1a8cb\n#define regBIF_CFG_DEV0_EPF0_VF10_PCIE_ARI_CNTL_BASE_IDX                                                5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF11_VENDOR_ID                                                             0x1ac00\n#define regBIF_CFG_DEV0_EPF0_VF11_VENDOR_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_ID                                                             0x1ac00\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF11_COMMAND                                                               0x1ac01\n#define regBIF_CFG_DEV0_EPF0_VF11_COMMAND_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF11_STATUS                                                                0x1ac01\n#define regBIF_CFG_DEV0_EPF0_VF11_STATUS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF11_REVISION_ID                                                           0x1ac02\n#define regBIF_CFG_DEV0_EPF0_VF11_REVISION_ID_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_PROG_INTERFACE                                                        0x1ac02\n#define regBIF_CFG_DEV0_EPF0_VF11_PROG_INTERFACE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF11_SUB_CLASS                                                             0x1ac02\n#define regBIF_CFG_DEV0_EPF0_VF11_SUB_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_CLASS                                                            0x1ac02\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_CLASS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF11_CACHE_LINE                                                            0x1ac03\n#define regBIF_CFG_DEV0_EPF0_VF11_CACHE_LINE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF11_LATENCY                                                               0x1ac03\n#define regBIF_CFG_DEV0_EPF0_VF11_LATENCY_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF11_HEADER                                                                0x1ac03\n#define regBIF_CFG_DEV0_EPF0_VF11_HEADER_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF11_BIST                                                                  0x1ac03\n#define regBIF_CFG_DEV0_EPF0_VF11_BIST_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_1                                                           0x1ac04\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_1_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_2                                                           0x1ac05\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_3                                                           0x1ac06\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_3_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_4                                                           0x1ac07\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_4_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_5                                                           0x1ac08\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_5_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_6                                                           0x1ac09\n#define regBIF_CFG_DEV0_EPF0_VF11_BASE_ADDR_6_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_CARDBUS_CIS_PTR                                                       0x1ac0a\n#define regBIF_CFG_DEV0_EPF0_VF11_CARDBUS_CIS_PTR_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF11_ADAPTER_ID                                                            0x1ac0b\n#define regBIF_CFG_DEV0_EPF0_VF11_ADAPTER_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF11_ROM_BASE_ADDR                                                         0x1ac0c\n#define regBIF_CFG_DEV0_EPF0_VF11_ROM_BASE_ADDR_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF11_CAP_PTR                                                               0x1ac0d\n#define regBIF_CFG_DEV0_EPF0_VF11_CAP_PTR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF11_INTERRUPT_LINE                                                        0x1ac0f\n#define regBIF_CFG_DEV0_EPF0_VF11_INTERRUPT_LINE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF11_INTERRUPT_PIN                                                         0x1ac0f\n#define regBIF_CFG_DEV0_EPF0_VF11_INTERRUPT_PIN_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF11_MIN_GRANT                                                             0x1ac0f\n#define regBIF_CFG_DEV0_EPF0_VF11_MIN_GRANT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF11_MAX_LATENCY                                                           0x1ac0f\n#define regBIF_CFG_DEV0_EPF0_VF11_MAX_LATENCY_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_CAP_LIST                                                         0x1ac19\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_CAP                                                              0x1ac19\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_CAP                                                            0x1ac1a\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_CNTL                                                           0x1ac1b\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_STATUS                                                         0x1ac1b\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_CAP                                                              0x1ac1c\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_CNTL                                                             0x1ac1d\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_STATUS                                                           0x1ac1d\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_STATUS_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_CAP2                                                           0x1ac22\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_CAP2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_CNTL2                                                          0x1ac23\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_CNTL2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_STATUS2                                                        0x1ac23\n#define regBIF_CFG_DEV0_EPF0_VF11_DEVICE_STATUS2_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_CAP2                                                             0x1ac24\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_CAP2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_CNTL2                                                            0x1ac25\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_CNTL2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_STATUS2                                                          0x1ac25\n#define regBIF_CFG_DEV0_EPF0_VF11_LINK_STATUS2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_CAP_LIST                                                          0x1ac28\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MSG_CNTL                                                          0x1ac28\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MSG_ADDR_LO                                                       0x1ac29\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MSG_ADDR_LO_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MSG_ADDR_HI                                                       0x1ac2a\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MSG_ADDR_HI_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MSG_DATA                                                          0x1ac2a\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MSG_DATA_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_EXT_MSG_DATA                                                      0x1ac2a\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_EXT_MSG_DATA_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MASK                                                              0x1ac2b\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MASK_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MSG_DATA_64                                                       0x1ac2b\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MSG_DATA_64_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_EXT_MSG_DATA_64                                                   0x1ac2b\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_EXT_MSG_DATA_64_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MASK_64                                                           0x1ac2c\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_MASK_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_PENDING                                                           0x1ac2c\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_PENDING_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_PENDING_64                                                        0x1ac2d\n#define regBIF_CFG_DEV0_EPF0_VF11_MSI_PENDING_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSIX_CAP_LIST                                                         0x1ac30\n#define regBIF_CFG_DEV0_EPF0_VF11_MSIX_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSIX_MSG_CNTL                                                         0x1ac30\n#define regBIF_CFG_DEV0_EPF0_VF11_MSIX_MSG_CNTL_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSIX_TABLE                                                            0x1ac31\n#define regBIF_CFG_DEV0_EPF0_VF11_MSIX_TABLE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF11_MSIX_PBA                                                              0x1ac32\n#define regBIF_CFG_DEV0_EPF0_VF11_MSIX_PBA_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                     0x1ac40\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                            5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_VENDOR_SPECIFIC_HDR                                              0x1ac41\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_VENDOR_SPECIFIC1                                                 0x1ac42\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_VENDOR_SPECIFIC2                                                 0x1ac43\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                         0x1ac54\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_UNCORR_ERR_STATUS                                                0x1ac55\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_UNCORR_ERR_MASK                                                  0x1ac56\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_UNCORR_ERR_MASK_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_UNCORR_ERR_SEVERITY                                              0x1ac57\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_CORR_ERR_STATUS                                                  0x1ac58\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_CORR_ERR_STATUS_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_CORR_ERR_MASK                                                    0x1ac59\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_CORR_ERR_MASK_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_ADV_ERR_CAP_CNTL                                                 0x1ac5a\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_HDR_LOG0                                                         0x1ac5b\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_HDR_LOG0_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_HDR_LOG1                                                         0x1ac5c\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_HDR_LOG1_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_HDR_LOG2                                                         0x1ac5d\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_HDR_LOG2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_HDR_LOG3                                                         0x1ac5e\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_HDR_LOG3_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_TLP_PREFIX_LOG0                                                  0x1ac62\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_TLP_PREFIX_LOG1                                                  0x1ac63\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_TLP_PREFIX_LOG2                                                  0x1ac64\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_TLP_PREFIX_LOG3                                                  0x1ac65\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_ARI_ENH_CAP_LIST                                                 0x1acca\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_ARI_CAP                                                          0x1accb\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_ARI_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_ARI_CNTL                                                         0x1accb\n#define regBIF_CFG_DEV0_EPF0_VF11_PCIE_ARI_CNTL_BASE_IDX                                                5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF12_VENDOR_ID                                                             0x1b000\n#define regBIF_CFG_DEV0_EPF0_VF12_VENDOR_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_ID                                                             0x1b000\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF12_COMMAND                                                               0x1b001\n#define regBIF_CFG_DEV0_EPF0_VF12_COMMAND_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF12_STATUS                                                                0x1b001\n#define regBIF_CFG_DEV0_EPF0_VF12_STATUS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF12_REVISION_ID                                                           0x1b002\n#define regBIF_CFG_DEV0_EPF0_VF12_REVISION_ID_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_PROG_INTERFACE                                                        0x1b002\n#define regBIF_CFG_DEV0_EPF0_VF12_PROG_INTERFACE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF12_SUB_CLASS                                                             0x1b002\n#define regBIF_CFG_DEV0_EPF0_VF12_SUB_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_CLASS                                                            0x1b002\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_CLASS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF12_CACHE_LINE                                                            0x1b003\n#define regBIF_CFG_DEV0_EPF0_VF12_CACHE_LINE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF12_LATENCY                                                               0x1b003\n#define regBIF_CFG_DEV0_EPF0_VF12_LATENCY_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF12_HEADER                                                                0x1b003\n#define regBIF_CFG_DEV0_EPF0_VF12_HEADER_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF12_BIST                                                                  0x1b003\n#define regBIF_CFG_DEV0_EPF0_VF12_BIST_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_1                                                           0x1b004\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_1_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_2                                                           0x1b005\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_3                                                           0x1b006\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_3_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_4                                                           0x1b007\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_4_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_5                                                           0x1b008\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_5_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_6                                                           0x1b009\n#define regBIF_CFG_DEV0_EPF0_VF12_BASE_ADDR_6_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_CARDBUS_CIS_PTR                                                       0x1b00a\n#define regBIF_CFG_DEV0_EPF0_VF12_CARDBUS_CIS_PTR_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF12_ADAPTER_ID                                                            0x1b00b\n#define regBIF_CFG_DEV0_EPF0_VF12_ADAPTER_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF12_ROM_BASE_ADDR                                                         0x1b00c\n#define regBIF_CFG_DEV0_EPF0_VF12_ROM_BASE_ADDR_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF12_CAP_PTR                                                               0x1b00d\n#define regBIF_CFG_DEV0_EPF0_VF12_CAP_PTR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF12_INTERRUPT_LINE                                                        0x1b00f\n#define regBIF_CFG_DEV0_EPF0_VF12_INTERRUPT_LINE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF12_INTERRUPT_PIN                                                         0x1b00f\n#define regBIF_CFG_DEV0_EPF0_VF12_INTERRUPT_PIN_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF12_MIN_GRANT                                                             0x1b00f\n#define regBIF_CFG_DEV0_EPF0_VF12_MIN_GRANT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF12_MAX_LATENCY                                                           0x1b00f\n#define regBIF_CFG_DEV0_EPF0_VF12_MAX_LATENCY_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_CAP_LIST                                                         0x1b019\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_CAP                                                              0x1b019\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_CAP                                                            0x1b01a\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_CNTL                                                           0x1b01b\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_STATUS                                                         0x1b01b\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_CAP                                                              0x1b01c\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_CNTL                                                             0x1b01d\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_STATUS                                                           0x1b01d\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_STATUS_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_CAP2                                                           0x1b022\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_CAP2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_CNTL2                                                          0x1b023\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_CNTL2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_STATUS2                                                        0x1b023\n#define regBIF_CFG_DEV0_EPF0_VF12_DEVICE_STATUS2_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_CAP2                                                             0x1b024\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_CAP2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_CNTL2                                                            0x1b025\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_CNTL2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_STATUS2                                                          0x1b025\n#define regBIF_CFG_DEV0_EPF0_VF12_LINK_STATUS2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_CAP_LIST                                                          0x1b028\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MSG_CNTL                                                          0x1b028\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MSG_ADDR_LO                                                       0x1b029\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MSG_ADDR_LO_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MSG_ADDR_HI                                                       0x1b02a\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MSG_ADDR_HI_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MSG_DATA                                                          0x1b02a\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MSG_DATA_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_EXT_MSG_DATA                                                      0x1b02a\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_EXT_MSG_DATA_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MASK                                                              0x1b02b\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MASK_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MSG_DATA_64                                                       0x1b02b\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MSG_DATA_64_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_EXT_MSG_DATA_64                                                   0x1b02b\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_EXT_MSG_DATA_64_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MASK_64                                                           0x1b02c\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_MASK_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_PENDING                                                           0x1b02c\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_PENDING_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_PENDING_64                                                        0x1b02d\n#define regBIF_CFG_DEV0_EPF0_VF12_MSI_PENDING_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSIX_CAP_LIST                                                         0x1b030\n#define regBIF_CFG_DEV0_EPF0_VF12_MSIX_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSIX_MSG_CNTL                                                         0x1b030\n#define regBIF_CFG_DEV0_EPF0_VF12_MSIX_MSG_CNTL_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSIX_TABLE                                                            0x1b031\n#define regBIF_CFG_DEV0_EPF0_VF12_MSIX_TABLE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF12_MSIX_PBA                                                              0x1b032\n#define regBIF_CFG_DEV0_EPF0_VF12_MSIX_PBA_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                     0x1b040\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                            5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_VENDOR_SPECIFIC_HDR                                              0x1b041\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_VENDOR_SPECIFIC1                                                 0x1b042\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_VENDOR_SPECIFIC2                                                 0x1b043\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                         0x1b054\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_UNCORR_ERR_STATUS                                                0x1b055\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_UNCORR_ERR_MASK                                                  0x1b056\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_UNCORR_ERR_MASK_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_UNCORR_ERR_SEVERITY                                              0x1b057\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_CORR_ERR_STATUS                                                  0x1b058\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_CORR_ERR_STATUS_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_CORR_ERR_MASK                                                    0x1b059\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_CORR_ERR_MASK_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_ADV_ERR_CAP_CNTL                                                 0x1b05a\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_HDR_LOG0                                                         0x1b05b\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_HDR_LOG0_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_HDR_LOG1                                                         0x1b05c\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_HDR_LOG1_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_HDR_LOG2                                                         0x1b05d\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_HDR_LOG2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_HDR_LOG3                                                         0x1b05e\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_HDR_LOG3_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_TLP_PREFIX_LOG0                                                  0x1b062\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_TLP_PREFIX_LOG1                                                  0x1b063\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_TLP_PREFIX_LOG2                                                  0x1b064\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_TLP_PREFIX_LOG3                                                  0x1b065\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_ARI_ENH_CAP_LIST                                                 0x1b0ca\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_ARI_CAP                                                          0x1b0cb\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_ARI_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_ARI_CNTL                                                         0x1b0cb\n#define regBIF_CFG_DEV0_EPF0_VF12_PCIE_ARI_CNTL_BASE_IDX                                                5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF13_VENDOR_ID                                                             0x1b400\n#define regBIF_CFG_DEV0_EPF0_VF13_VENDOR_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_ID                                                             0x1b400\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF13_COMMAND                                                               0x1b401\n#define regBIF_CFG_DEV0_EPF0_VF13_COMMAND_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF13_STATUS                                                                0x1b401\n#define regBIF_CFG_DEV0_EPF0_VF13_STATUS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF13_REVISION_ID                                                           0x1b402\n#define regBIF_CFG_DEV0_EPF0_VF13_REVISION_ID_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_PROG_INTERFACE                                                        0x1b402\n#define regBIF_CFG_DEV0_EPF0_VF13_PROG_INTERFACE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF13_SUB_CLASS                                                             0x1b402\n#define regBIF_CFG_DEV0_EPF0_VF13_SUB_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_CLASS                                                            0x1b402\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_CLASS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF13_CACHE_LINE                                                            0x1b403\n#define regBIF_CFG_DEV0_EPF0_VF13_CACHE_LINE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF13_LATENCY                                                               0x1b403\n#define regBIF_CFG_DEV0_EPF0_VF13_LATENCY_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF13_HEADER                                                                0x1b403\n#define regBIF_CFG_DEV0_EPF0_VF13_HEADER_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF13_BIST                                                                  0x1b403\n#define regBIF_CFG_DEV0_EPF0_VF13_BIST_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_1                                                           0x1b404\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_1_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_2                                                           0x1b405\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_3                                                           0x1b406\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_3_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_4                                                           0x1b407\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_4_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_5                                                           0x1b408\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_5_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_6                                                           0x1b409\n#define regBIF_CFG_DEV0_EPF0_VF13_BASE_ADDR_6_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_CARDBUS_CIS_PTR                                                       0x1b40a\n#define regBIF_CFG_DEV0_EPF0_VF13_CARDBUS_CIS_PTR_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF13_ADAPTER_ID                                                            0x1b40b\n#define regBIF_CFG_DEV0_EPF0_VF13_ADAPTER_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF13_ROM_BASE_ADDR                                                         0x1b40c\n#define regBIF_CFG_DEV0_EPF0_VF13_ROM_BASE_ADDR_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF13_CAP_PTR                                                               0x1b40d\n#define regBIF_CFG_DEV0_EPF0_VF13_CAP_PTR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF13_INTERRUPT_LINE                                                        0x1b40f\n#define regBIF_CFG_DEV0_EPF0_VF13_INTERRUPT_LINE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF13_INTERRUPT_PIN                                                         0x1b40f\n#define regBIF_CFG_DEV0_EPF0_VF13_INTERRUPT_PIN_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF13_MIN_GRANT                                                             0x1b40f\n#define regBIF_CFG_DEV0_EPF0_VF13_MIN_GRANT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF13_MAX_LATENCY                                                           0x1b40f\n#define regBIF_CFG_DEV0_EPF0_VF13_MAX_LATENCY_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_CAP_LIST                                                         0x1b419\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_CAP                                                              0x1b419\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_CAP                                                            0x1b41a\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_CNTL                                                           0x1b41b\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_STATUS                                                         0x1b41b\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_CAP                                                              0x1b41c\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_CNTL                                                             0x1b41d\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_STATUS                                                           0x1b41d\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_STATUS_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_CAP2                                                           0x1b422\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_CAP2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_CNTL2                                                          0x1b423\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_CNTL2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_STATUS2                                                        0x1b423\n#define regBIF_CFG_DEV0_EPF0_VF13_DEVICE_STATUS2_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_CAP2                                                             0x1b424\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_CAP2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_CNTL2                                                            0x1b425\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_CNTL2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_STATUS2                                                          0x1b425\n#define regBIF_CFG_DEV0_EPF0_VF13_LINK_STATUS2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_CAP_LIST                                                          0x1b428\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MSG_CNTL                                                          0x1b428\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MSG_ADDR_LO                                                       0x1b429\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MSG_ADDR_LO_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MSG_ADDR_HI                                                       0x1b42a\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MSG_ADDR_HI_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MSG_DATA                                                          0x1b42a\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MSG_DATA_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_EXT_MSG_DATA                                                      0x1b42a\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_EXT_MSG_DATA_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MASK                                                              0x1b42b\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MASK_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MSG_DATA_64                                                       0x1b42b\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MSG_DATA_64_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_EXT_MSG_DATA_64                                                   0x1b42b\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_EXT_MSG_DATA_64_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MASK_64                                                           0x1b42c\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_MASK_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_PENDING                                                           0x1b42c\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_PENDING_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_PENDING_64                                                        0x1b42d\n#define regBIF_CFG_DEV0_EPF0_VF13_MSI_PENDING_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSIX_CAP_LIST                                                         0x1b430\n#define regBIF_CFG_DEV0_EPF0_VF13_MSIX_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSIX_MSG_CNTL                                                         0x1b430\n#define regBIF_CFG_DEV0_EPF0_VF13_MSIX_MSG_CNTL_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSIX_TABLE                                                            0x1b431\n#define regBIF_CFG_DEV0_EPF0_VF13_MSIX_TABLE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF13_MSIX_PBA                                                              0x1b432\n#define regBIF_CFG_DEV0_EPF0_VF13_MSIX_PBA_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                     0x1b440\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                            5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_VENDOR_SPECIFIC_HDR                                              0x1b441\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_VENDOR_SPECIFIC1                                                 0x1b442\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_VENDOR_SPECIFIC2                                                 0x1b443\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                         0x1b454\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_UNCORR_ERR_STATUS                                                0x1b455\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_UNCORR_ERR_MASK                                                  0x1b456\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_UNCORR_ERR_MASK_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_UNCORR_ERR_SEVERITY                                              0x1b457\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_CORR_ERR_STATUS                                                  0x1b458\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_CORR_ERR_STATUS_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_CORR_ERR_MASK                                                    0x1b459\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_CORR_ERR_MASK_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_ADV_ERR_CAP_CNTL                                                 0x1b45a\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_HDR_LOG0                                                         0x1b45b\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_HDR_LOG0_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_HDR_LOG1                                                         0x1b45c\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_HDR_LOG1_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_HDR_LOG2                                                         0x1b45d\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_HDR_LOG2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_HDR_LOG3                                                         0x1b45e\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_HDR_LOG3_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_TLP_PREFIX_LOG0                                                  0x1b462\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_TLP_PREFIX_LOG1                                                  0x1b463\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_TLP_PREFIX_LOG2                                                  0x1b464\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_TLP_PREFIX_LOG3                                                  0x1b465\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_ARI_ENH_CAP_LIST                                                 0x1b4ca\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_ARI_CAP                                                          0x1b4cb\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_ARI_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_ARI_CNTL                                                         0x1b4cb\n#define regBIF_CFG_DEV0_EPF0_VF13_PCIE_ARI_CNTL_BASE_IDX                                                5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF14_VENDOR_ID                                                             0x1b800\n#define regBIF_CFG_DEV0_EPF0_VF14_VENDOR_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_ID                                                             0x1b800\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF14_COMMAND                                                               0x1b801\n#define regBIF_CFG_DEV0_EPF0_VF14_COMMAND_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF14_STATUS                                                                0x1b801\n#define regBIF_CFG_DEV0_EPF0_VF14_STATUS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF14_REVISION_ID                                                           0x1b802\n#define regBIF_CFG_DEV0_EPF0_VF14_REVISION_ID_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_PROG_INTERFACE                                                        0x1b802\n#define regBIF_CFG_DEV0_EPF0_VF14_PROG_INTERFACE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF14_SUB_CLASS                                                             0x1b802\n#define regBIF_CFG_DEV0_EPF0_VF14_SUB_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_CLASS                                                            0x1b802\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_CLASS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF14_CACHE_LINE                                                            0x1b803\n#define regBIF_CFG_DEV0_EPF0_VF14_CACHE_LINE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF14_LATENCY                                                               0x1b803\n#define regBIF_CFG_DEV0_EPF0_VF14_LATENCY_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF14_HEADER                                                                0x1b803\n#define regBIF_CFG_DEV0_EPF0_VF14_HEADER_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF14_BIST                                                                  0x1b803\n#define regBIF_CFG_DEV0_EPF0_VF14_BIST_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_1                                                           0x1b804\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_1_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_2                                                           0x1b805\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_3                                                           0x1b806\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_3_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_4                                                           0x1b807\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_4_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_5                                                           0x1b808\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_5_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_6                                                           0x1b809\n#define regBIF_CFG_DEV0_EPF0_VF14_BASE_ADDR_6_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_CARDBUS_CIS_PTR                                                       0x1b80a\n#define regBIF_CFG_DEV0_EPF0_VF14_CARDBUS_CIS_PTR_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF14_ADAPTER_ID                                                            0x1b80b\n#define regBIF_CFG_DEV0_EPF0_VF14_ADAPTER_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF14_ROM_BASE_ADDR                                                         0x1b80c\n#define regBIF_CFG_DEV0_EPF0_VF14_ROM_BASE_ADDR_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF14_CAP_PTR                                                               0x1b80d\n#define regBIF_CFG_DEV0_EPF0_VF14_CAP_PTR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF14_INTERRUPT_LINE                                                        0x1b80f\n#define regBIF_CFG_DEV0_EPF0_VF14_INTERRUPT_LINE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF14_INTERRUPT_PIN                                                         0x1b80f\n#define regBIF_CFG_DEV0_EPF0_VF14_INTERRUPT_PIN_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF14_MIN_GRANT                                                             0x1b80f\n#define regBIF_CFG_DEV0_EPF0_VF14_MIN_GRANT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF14_MAX_LATENCY                                                           0x1b80f\n#define regBIF_CFG_DEV0_EPF0_VF14_MAX_LATENCY_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_CAP_LIST                                                         0x1b819\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_CAP                                                              0x1b819\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_CAP                                                            0x1b81a\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_CNTL                                                           0x1b81b\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_STATUS                                                         0x1b81b\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_CAP                                                              0x1b81c\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_CNTL                                                             0x1b81d\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_STATUS                                                           0x1b81d\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_STATUS_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_CAP2                                                           0x1b822\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_CAP2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_CNTL2                                                          0x1b823\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_CNTL2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_STATUS2                                                        0x1b823\n#define regBIF_CFG_DEV0_EPF0_VF14_DEVICE_STATUS2_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_CAP2                                                             0x1b824\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_CAP2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_CNTL2                                                            0x1b825\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_CNTL2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_STATUS2                                                          0x1b825\n#define regBIF_CFG_DEV0_EPF0_VF14_LINK_STATUS2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_CAP_LIST                                                          0x1b828\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MSG_CNTL                                                          0x1b828\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MSG_ADDR_LO                                                       0x1b829\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MSG_ADDR_LO_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MSG_ADDR_HI                                                       0x1b82a\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MSG_ADDR_HI_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MSG_DATA                                                          0x1b82a\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MSG_DATA_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_EXT_MSG_DATA                                                      0x1b82a\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_EXT_MSG_DATA_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MASK                                                              0x1b82b\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MASK_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MSG_DATA_64                                                       0x1b82b\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MSG_DATA_64_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_EXT_MSG_DATA_64                                                   0x1b82b\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_EXT_MSG_DATA_64_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MASK_64                                                           0x1b82c\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_MASK_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_PENDING                                                           0x1b82c\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_PENDING_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_PENDING_64                                                        0x1b82d\n#define regBIF_CFG_DEV0_EPF0_VF14_MSI_PENDING_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSIX_CAP_LIST                                                         0x1b830\n#define regBIF_CFG_DEV0_EPF0_VF14_MSIX_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSIX_MSG_CNTL                                                         0x1b830\n#define regBIF_CFG_DEV0_EPF0_VF14_MSIX_MSG_CNTL_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSIX_TABLE                                                            0x1b831\n#define regBIF_CFG_DEV0_EPF0_VF14_MSIX_TABLE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF14_MSIX_PBA                                                              0x1b832\n#define regBIF_CFG_DEV0_EPF0_VF14_MSIX_PBA_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                     0x1b840\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                            5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_VENDOR_SPECIFIC_HDR                                              0x1b841\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_VENDOR_SPECIFIC1                                                 0x1b842\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_VENDOR_SPECIFIC2                                                 0x1b843\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                         0x1b854\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_UNCORR_ERR_STATUS                                                0x1b855\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_UNCORR_ERR_MASK                                                  0x1b856\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_UNCORR_ERR_MASK_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_UNCORR_ERR_SEVERITY                                              0x1b857\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_CORR_ERR_STATUS                                                  0x1b858\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_CORR_ERR_STATUS_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_CORR_ERR_MASK                                                    0x1b859\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_CORR_ERR_MASK_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_ADV_ERR_CAP_CNTL                                                 0x1b85a\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_HDR_LOG0                                                         0x1b85b\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_HDR_LOG0_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_HDR_LOG1                                                         0x1b85c\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_HDR_LOG1_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_HDR_LOG2                                                         0x1b85d\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_HDR_LOG2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_HDR_LOG3                                                         0x1b85e\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_HDR_LOG3_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_TLP_PREFIX_LOG0                                                  0x1b862\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_TLP_PREFIX_LOG1                                                  0x1b863\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_TLP_PREFIX_LOG2                                                  0x1b864\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_TLP_PREFIX_LOG3                                                  0x1b865\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_ARI_ENH_CAP_LIST                                                 0x1b8ca\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_ARI_CAP                                                          0x1b8cb\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_ARI_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_ARI_CNTL                                                         0x1b8cb\n#define regBIF_CFG_DEV0_EPF0_VF14_PCIE_ARI_CNTL_BASE_IDX                                                5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF0_VF15_VENDOR_ID                                                             0x1bc00\n#define regBIF_CFG_DEV0_EPF0_VF15_VENDOR_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_ID                                                             0x1bc00\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_ID_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF15_COMMAND                                                               0x1bc01\n#define regBIF_CFG_DEV0_EPF0_VF15_COMMAND_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF15_STATUS                                                                0x1bc01\n#define regBIF_CFG_DEV0_EPF0_VF15_STATUS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF15_REVISION_ID                                                           0x1bc02\n#define regBIF_CFG_DEV0_EPF0_VF15_REVISION_ID_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_PROG_INTERFACE                                                        0x1bc02\n#define regBIF_CFG_DEV0_EPF0_VF15_PROG_INTERFACE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF15_SUB_CLASS                                                             0x1bc02\n#define regBIF_CFG_DEV0_EPF0_VF15_SUB_CLASS_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_CLASS                                                            0x1bc02\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_CLASS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF15_CACHE_LINE                                                            0x1bc03\n#define regBIF_CFG_DEV0_EPF0_VF15_CACHE_LINE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF15_LATENCY                                                               0x1bc03\n#define regBIF_CFG_DEV0_EPF0_VF15_LATENCY_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF15_HEADER                                                                0x1bc03\n#define regBIF_CFG_DEV0_EPF0_VF15_HEADER_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF0_VF15_BIST                                                                  0x1bc03\n#define regBIF_CFG_DEV0_EPF0_VF15_BIST_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_1                                                           0x1bc04\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_1_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_2                                                           0x1bc05\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_3                                                           0x1bc06\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_3_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_4                                                           0x1bc07\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_4_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_5                                                           0x1bc08\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_5_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_6                                                           0x1bc09\n#define regBIF_CFG_DEV0_EPF0_VF15_BASE_ADDR_6_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_CARDBUS_CIS_PTR                                                       0x1bc0a\n#define regBIF_CFG_DEV0_EPF0_VF15_CARDBUS_CIS_PTR_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF15_ADAPTER_ID                                                            0x1bc0b\n#define regBIF_CFG_DEV0_EPF0_VF15_ADAPTER_ID_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF15_ROM_BASE_ADDR                                                         0x1bc0c\n#define regBIF_CFG_DEV0_EPF0_VF15_ROM_BASE_ADDR_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF15_CAP_PTR                                                               0x1bc0d\n#define regBIF_CFG_DEV0_EPF0_VF15_CAP_PTR_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF0_VF15_INTERRUPT_LINE                                                        0x1bc0f\n#define regBIF_CFG_DEV0_EPF0_VF15_INTERRUPT_LINE_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF15_INTERRUPT_PIN                                                         0x1bc0f\n#define regBIF_CFG_DEV0_EPF0_VF15_INTERRUPT_PIN_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF15_MIN_GRANT                                                             0x1bc0f\n#define regBIF_CFG_DEV0_EPF0_VF15_MIN_GRANT_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF15_MAX_LATENCY                                                           0x1bc0f\n#define regBIF_CFG_DEV0_EPF0_VF15_MAX_LATENCY_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_CAP_LIST                                                         0x1bc19\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_CAP                                                              0x1bc19\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_CAP                                                            0x1bc1a\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_CAP_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_CNTL                                                           0x1bc1b\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_CNTL_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_STATUS                                                         0x1bc1b\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_STATUS_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_CAP                                                              0x1bc1c\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_CNTL                                                             0x1bc1d\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_STATUS                                                           0x1bc1d\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_STATUS_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_CAP2                                                           0x1bc22\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_CAP2_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_CNTL2                                                          0x1bc23\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_CNTL2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_STATUS2                                                        0x1bc23\n#define regBIF_CFG_DEV0_EPF0_VF15_DEVICE_STATUS2_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_CAP2                                                             0x1bc24\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_CAP2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_CNTL2                                                            0x1bc25\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_CNTL2_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_STATUS2                                                          0x1bc25\n#define regBIF_CFG_DEV0_EPF0_VF15_LINK_STATUS2_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_CAP_LIST                                                          0x1bc28\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_CAP_LIST_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MSG_CNTL                                                          0x1bc28\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MSG_CNTL_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MSG_ADDR_LO                                                       0x1bc29\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MSG_ADDR_LO_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MSG_ADDR_HI                                                       0x1bc2a\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MSG_ADDR_HI_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MSG_DATA                                                          0x1bc2a\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MSG_DATA_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_EXT_MSG_DATA                                                      0x1bc2a\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_EXT_MSG_DATA_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MASK                                                              0x1bc2b\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MASK_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MSG_DATA_64                                                       0x1bc2b\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MSG_DATA_64_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_EXT_MSG_DATA_64                                                   0x1bc2b\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_EXT_MSG_DATA_64_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MASK_64                                                           0x1bc2c\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_MASK_64_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_PENDING                                                           0x1bc2c\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_PENDING_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_PENDING_64                                                        0x1bc2d\n#define regBIF_CFG_DEV0_EPF0_VF15_MSI_PENDING_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSIX_CAP_LIST                                                         0x1bc30\n#define regBIF_CFG_DEV0_EPF0_VF15_MSIX_CAP_LIST_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSIX_MSG_CNTL                                                         0x1bc30\n#define regBIF_CFG_DEV0_EPF0_VF15_MSIX_MSG_CNTL_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSIX_TABLE                                                            0x1bc31\n#define regBIF_CFG_DEV0_EPF0_VF15_MSIX_TABLE_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF0_VF15_MSIX_PBA                                                              0x1bc32\n#define regBIF_CFG_DEV0_EPF0_VF15_MSIX_PBA_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                     0x1bc40\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                            5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_VENDOR_SPECIFIC_HDR                                              0x1bc41\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_VENDOR_SPECIFIC1                                                 0x1bc42\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_VENDOR_SPECIFIC2                                                 0x1bc43\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                         0x1bc54\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_UNCORR_ERR_STATUS                                                0x1bc55\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_UNCORR_ERR_MASK                                                  0x1bc56\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_UNCORR_ERR_MASK_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_UNCORR_ERR_SEVERITY                                              0x1bc57\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_CORR_ERR_STATUS                                                  0x1bc58\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_CORR_ERR_STATUS_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_CORR_ERR_MASK                                                    0x1bc59\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_CORR_ERR_MASK_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_ADV_ERR_CAP_CNTL                                                 0x1bc5a\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_HDR_LOG0                                                         0x1bc5b\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_HDR_LOG0_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_HDR_LOG1                                                         0x1bc5c\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_HDR_LOG1_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_HDR_LOG2                                                         0x1bc5d\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_HDR_LOG2_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_HDR_LOG3                                                         0x1bc5e\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_HDR_LOG3_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_TLP_PREFIX_LOG0                                                  0x1bc62\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_TLP_PREFIX_LOG1                                                  0x1bc63\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_TLP_PREFIX_LOG2                                                  0x1bc64\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_TLP_PREFIX_LOG3                                                  0x1bc65\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_ARI_ENH_CAP_LIST                                                 0x1bcca\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_ARI_CAP                                                          0x1bccb\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_ARI_CAP_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_ARI_CNTL                                                         0x1bccb\n#define regBIF_CFG_DEV0_EPF0_VF15_PCIE_ARI_CNTL_BASE_IDX                                                5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF1_VENDOR_ID                                                                  0x10400\n#define regBIF_CFG_DEV0_EPF1_VENDOR_ID_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_DEVICE_ID                                                                  0x10400\n#define regBIF_CFG_DEV0_EPF1_DEVICE_ID_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_COMMAND                                                                    0x10401\n#define regBIF_CFG_DEV0_EPF1_COMMAND_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF1_STATUS                                                                     0x10401\n#define regBIF_CFG_DEV0_EPF1_STATUS_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF1_REVISION_ID                                                                0x10402\n#define regBIF_CFG_DEV0_EPF1_REVISION_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_PROG_INTERFACE                                                             0x10402\n#define regBIF_CFG_DEV0_EPF1_PROG_INTERFACE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_SUB_CLASS                                                                  0x10402\n#define regBIF_CFG_DEV0_EPF1_SUB_CLASS_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_BASE_CLASS                                                                 0x10402\n#define regBIF_CFG_DEV0_EPF1_BASE_CLASS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_CACHE_LINE                                                                 0x10403\n#define regBIF_CFG_DEV0_EPF1_CACHE_LINE_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_LATENCY                                                                    0x10403\n#define regBIF_CFG_DEV0_EPF1_LATENCY_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF1_HEADER                                                                     0x10403\n#define regBIF_CFG_DEV0_EPF1_HEADER_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF1_BIST                                                                       0x10403\n#define regBIF_CFG_DEV0_EPF1_BIST_BASE_IDX                                                              5\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_1                                                                0x10404\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_1_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_2                                                                0x10405\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_3                                                                0x10406\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_3_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_4                                                                0x10407\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_4_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_5                                                                0x10408\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_5_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_6                                                                0x10409\n#define regBIF_CFG_DEV0_EPF1_BASE_ADDR_6_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_CARDBUS_CIS_PTR                                                            0x1040a\n#define regBIF_CFG_DEV0_EPF1_CARDBUS_CIS_PTR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_ADAPTER_ID                                                                 0x1040b\n#define regBIF_CFG_DEV0_EPF1_ADAPTER_ID_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_ROM_BASE_ADDR                                                              0x1040c\n#define regBIF_CFG_DEV0_EPF1_ROM_BASE_ADDR_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_CAP_PTR                                                                    0x1040d\n#define regBIF_CFG_DEV0_EPF1_CAP_PTR_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF1_INTERRUPT_LINE                                                             0x1040f\n#define regBIF_CFG_DEV0_EPF1_INTERRUPT_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_INTERRUPT_PIN                                                              0x1040f\n#define regBIF_CFG_DEV0_EPF1_INTERRUPT_PIN_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_MIN_GRANT                                                                  0x1040f\n#define regBIF_CFG_DEV0_EPF1_MIN_GRANT_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_MAX_LATENCY                                                                0x1040f\n#define regBIF_CFG_DEV0_EPF1_MAX_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_VENDOR_CAP_LIST                                                            0x10412\n#define regBIF_CFG_DEV0_EPF1_VENDOR_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_ADAPTER_ID_W                                                               0x10413\n#define regBIF_CFG_DEV0_EPF1_ADAPTER_ID_W_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_PMI_CAP_LIST                                                               0x10414\n#define regBIF_CFG_DEV0_EPF1_PMI_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_PMI_CAP                                                                    0x10414\n#define regBIF_CFG_DEV0_EPF1_PMI_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF1_PMI_STATUS_CNTL                                                            0x10415\n#define regBIF_CFG_DEV0_EPF1_PMI_STATUS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_PCIE_CAP_LIST                                                              0x10419\n#define regBIF_CFG_DEV0_EPF1_PCIE_CAP_LIST_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_CAP                                                                   0x10419\n#define regBIF_CFG_DEV0_EPF1_PCIE_CAP_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF1_DEVICE_CAP                                                                 0x1041a\n#define regBIF_CFG_DEV0_EPF1_DEVICE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_DEVICE_CNTL                                                                0x1041b\n#define regBIF_CFG_DEV0_EPF1_DEVICE_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_DEVICE_STATUS                                                              0x1041b\n#define regBIF_CFG_DEV0_EPF1_DEVICE_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_LINK_CAP                                                                   0x1041c\n#define regBIF_CFG_DEV0_EPF1_LINK_CAP_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF1_LINK_CNTL                                                                  0x1041d\n#define regBIF_CFG_DEV0_EPF1_LINK_CNTL_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_LINK_STATUS                                                                0x1041d\n#define regBIF_CFG_DEV0_EPF1_LINK_STATUS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_DEVICE_CAP2                                                                0x10422\n#define regBIF_CFG_DEV0_EPF1_DEVICE_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_DEVICE_CNTL2                                                               0x10423\n#define regBIF_CFG_DEV0_EPF1_DEVICE_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_DEVICE_STATUS2                                                             0x10423\n#define regBIF_CFG_DEV0_EPF1_DEVICE_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_LINK_CAP2                                                                  0x10424\n#define regBIF_CFG_DEV0_EPF1_LINK_CAP2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF1_LINK_CNTL2                                                                 0x10425\n#define regBIF_CFG_DEV0_EPF1_LINK_CNTL2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_LINK_STATUS2                                                               0x10425\n#define regBIF_CFG_DEV0_EPF1_LINK_STATUS2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_MSI_CAP_LIST                                                               0x10428\n#define regBIF_CFG_DEV0_EPF1_MSI_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_MSI_MSG_CNTL                                                               0x10428\n#define regBIF_CFG_DEV0_EPF1_MSI_MSG_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_MSI_MSG_ADDR_LO                                                            0x10429\n#define regBIF_CFG_DEV0_EPF1_MSI_MSG_ADDR_LO_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_MSI_MSG_ADDR_HI                                                            0x1042a\n#define regBIF_CFG_DEV0_EPF1_MSI_MSG_ADDR_HI_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_MSI_MSG_DATA                                                               0x1042a\n#define regBIF_CFG_DEV0_EPF1_MSI_MSG_DATA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_MSI_EXT_MSG_DATA                                                           0x1042a\n#define regBIF_CFG_DEV0_EPF1_MSI_EXT_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF1_MSI_MASK                                                                   0x1042b\n#define regBIF_CFG_DEV0_EPF1_MSI_MASK_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF1_MSI_MSG_DATA_64                                                            0x1042b\n#define regBIF_CFG_DEV0_EPF1_MSI_MSG_DATA_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_MSI_EXT_MSG_DATA_64                                                        0x1042b\n#define regBIF_CFG_DEV0_EPF1_MSI_EXT_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF1_MSI_MASK_64                                                                0x1042c\n#define regBIF_CFG_DEV0_EPF1_MSI_MASK_64_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_MSI_PENDING                                                                0x1042c\n#define regBIF_CFG_DEV0_EPF1_MSI_PENDING_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_MSI_PENDING_64                                                             0x1042d\n#define regBIF_CFG_DEV0_EPF1_MSI_PENDING_64_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_MSIX_CAP_LIST                                                              0x10430\n#define regBIF_CFG_DEV0_EPF1_MSIX_CAP_LIST_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_MSIX_MSG_CNTL                                                              0x10430\n#define regBIF_CFG_DEV0_EPF1_MSIX_MSG_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_MSIX_TABLE                                                                 0x10431\n#define regBIF_CFG_DEV0_EPF1_MSIX_TABLE_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF1_MSIX_PBA                                                                   0x10432\n#define regBIF_CFG_DEV0_EPF1_MSIX_PBA_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x10440\n#define regBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR                                                   0x10441\n#define regBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC1                                                      0x10442\n#define regBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC2                                                      0x10443\n#define regBIF_CFG_DEV0_EPF1_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                           0x10450\n#define regBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST_BASE_IDX                                  5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_DW1                                                    0x10451\n#define regBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_DW1_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_DW2                                                    0x10452\n#define regBIF_CFG_DEV0_EPF1_PCIE_DEV_SERIAL_NUM_DW2_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x10454\n#define regBIF_CFG_DEV0_EPF1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_STATUS                                                     0x10455\n#define regBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_MASK                                                       0x10456\n#define regBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_SEVERITY                                                   0x10457\n#define regBIF_CFG_DEV0_EPF1_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_PCIE_CORR_ERR_STATUS                                                       0x10458\n#define regBIF_CFG_DEV0_EPF1_PCIE_CORR_ERR_STATUS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_PCIE_CORR_ERR_MASK                                                         0x10459\n#define regBIF_CFG_DEV0_EPF1_PCIE_CORR_ERR_MASK_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF1_PCIE_ADV_ERR_CAP_CNTL                                                      0x1045a\n#define regBIF_CFG_DEV0_EPF1_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG0                                                              0x1045b\n#define regBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG0_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG1                                                              0x1045c\n#define regBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG2                                                              0x1045d\n#define regBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG3                                                              0x1045e\n#define regBIF_CFG_DEV0_EPF1_PCIE_HDR_LOG3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG0                                                       0x10462\n#define regBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG1                                                       0x10463\n#define regBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG2                                                       0x10464\n#define regBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG3                                                       0x10465\n#define regBIF_CFG_DEV0_EPF1_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR_ENH_CAP_LIST                                                      0x10480\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR1_CAP                                                              0x10481\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR1_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR1_CNTL                                                             0x10482\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR1_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR2_CAP                                                              0x10483\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR2_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR2_CNTL                                                             0x10484\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR2_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR3_CAP                                                              0x10485\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR3_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR3_CNTL                                                             0x10486\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR3_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR4_CAP                                                              0x10487\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR4_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR4_CNTL                                                             0x10488\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR4_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR5_CAP                                                              0x10489\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR5_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR5_CNTL                                                             0x1048a\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR5_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR6_CAP                                                              0x1048b\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR6_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR6_CNTL                                                             0x1048c\n#define regBIF_CFG_DEV0_EPF1_PCIE_BAR6_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x10490\n#define regBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_DATA_SELECT                                                0x10491\n#define regBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_DATA                                                       0x10492\n#define regBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_CAP                                                        0x10493\n#define regBIF_CFG_DEV0_EPF1_PCIE_PWR_BUDGET_CAP_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_ENH_CAP_LIST                                                      0x10494\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_CAP                                                               0x10495\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_LATENCY_INDICATOR                                                 0x10496\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_STATUS                                                            0x10497\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_CNTL                                                              0x10497\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x10498\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x10498\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x10498\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x10498\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x10499\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x10499\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x10499\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x10499\n#define regBIF_CFG_DEV0_EPF1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SECONDARY_ENH_CAP_LIST                                                0x1049c\n#define regBIF_CFG_DEV0_EPF1_PCIE_SECONDARY_ENH_CAP_LIST_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LINK_CNTL3                                                            0x1049d\n#define regBIF_CFG_DEV0_EPF1_PCIE_LINK_CNTL3_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_ERROR_STATUS                                                     0x1049e\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_ERROR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_0_EQUALIZATION_CNTL                                              0x1049f\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_0_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_1_EQUALIZATION_CNTL                                              0x1049f\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_1_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_2_EQUALIZATION_CNTL                                              0x104a0\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_2_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_3_EQUALIZATION_CNTL                                              0x104a0\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_3_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_4_EQUALIZATION_CNTL                                              0x104a1\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_4_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_5_EQUALIZATION_CNTL                                              0x104a1\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_5_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_6_EQUALIZATION_CNTL                                              0x104a2\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_6_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_7_EQUALIZATION_CNTL                                              0x104a2\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_7_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_8_EQUALIZATION_CNTL                                              0x104a3\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_8_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_9_EQUALIZATION_CNTL                                              0x104a3\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_9_EQUALIZATION_CNTL_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_10_EQUALIZATION_CNTL                                             0x104a4\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_10_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_11_EQUALIZATION_CNTL                                             0x104a4\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_11_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_12_EQUALIZATION_CNTL                                             0x104a5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_12_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_13_EQUALIZATION_CNTL                                             0x104a5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_13_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_14_EQUALIZATION_CNTL                                             0x104a6\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_14_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_15_EQUALIZATION_CNTL                                             0x104a6\n#define regBIF_CFG_DEV0_EPF1_PCIE_LANE_15_EQUALIZATION_CNTL_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_ACS_ENH_CAP_LIST                                                      0x104a8\n#define regBIF_CFG_DEV0_EPF1_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_PCIE_ACS_CAP                                                               0x104a9\n#define regBIF_CFG_DEV0_EPF1_PCIE_ACS_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_PCIE_ACS_CNTL                                                              0x104a9\n#define regBIF_CFG_DEV0_EPF1_PCIE_ACS_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_PASID_ENH_CAP_LIST                                                    0x104b4\n#define regBIF_CFG_DEV0_EPF1_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_PCIE_PASID_CAP                                                             0x104b5\n#define regBIF_CFG_DEV0_EPF1_PCIE_PASID_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_PASID_CNTL                                                            0x104b5\n#define regBIF_CFG_DEV0_EPF1_PCIE_PASID_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_ENH_CAP_LIST                                                       0x104bc\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_ENH_CAP_LIST_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_CAP                                                                0x104bd\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_CAP_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_CNTL                                                               0x104bd\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_ADDR0                                                              0x104be\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_ADDR0_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_ADDR1                                                              0x104bf\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_ADDR1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_RCV0                                                               0x104c0\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_RCV0_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_RCV1                                                               0x104c1\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_RCV1_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_ALL0                                                         0x104c2\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_ALL0_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_ALL1                                                         0x104c3\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_ALL1_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_UNTRANSLATED_0                                               0x104c4\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_UNTRANSLATED_0_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_UNTRANSLATED_1                                               0x104c5\n#define regBIF_CFG_DEV0_EPF1_PCIE_MC_BLOCK_UNTRANSLATED_1_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LTR_ENH_CAP_LIST                                                      0x104c8\n#define regBIF_CFG_DEV0_EPF1_PCIE_LTR_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_PCIE_LTR_CAP                                                               0x104c9\n#define regBIF_CFG_DEV0_EPF1_PCIE_LTR_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_PCIE_ARI_ENH_CAP_LIST                                                      0x104ca\n#define regBIF_CFG_DEV0_EPF1_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF1_PCIE_ARI_CAP                                                               0x104cb\n#define regBIF_CFG_DEV0_EPF1_PCIE_ARI_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF1_PCIE_ARI_CNTL                                                              0x104cb\n#define regBIF_CFG_DEV0_EPF1_PCIE_ARI_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_ENH_CAP_LIST                                                    0x104cc\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_CAP                                                             0x104cd\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_CONTROL                                                         0x104ce\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_CONTROL_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_STATUS                                                          0x104ce\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_STATUS_BASE_IDX                                                 5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_INITIAL_VFS                                                     0x104cf\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_INITIAL_VFS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_TOTAL_VFS                                                       0x104cf\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_TOTAL_VFS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_NUM_VFS                                                         0x104d0\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_NUM_VFS_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_FUNC_DEP_LINK                                                   0x104d0\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_FUNC_DEP_LINK_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_FIRST_VF_OFFSET                                                 0x104d1\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_FIRST_VF_OFFSET_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_STRIDE                                                       0x104d1\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_STRIDE_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_DEVICE_ID                                                    0x104d2\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_DEVICE_ID_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                             0x104d3\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_SUPPORTED_PAGE_SIZE_BASE_IDX                                    5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                                0x104d4\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_SYSTEM_PAGE_SIZE_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_0                                                  0x104d5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_0_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_1                                                  0x104d6\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_1_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_2                                                  0x104d7\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_2_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_3                                                  0x104d8\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_3_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_4                                                  0x104d9\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_4_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_5                                                  0x104da\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_BASE_ADDR_5_BASE_IDX                                         5\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                                 0x104db\n#define regBIF_CFG_DEV0_EPF1_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET_BASE_IDX                        5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                            0x10530\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST_BASE_IDX                                   5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR1_CAP                                                    0x10531\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR1_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR1_CNTL                                                   0x10532\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR1_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR2_CAP                                                    0x10533\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR2_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR2_CNTL                                                   0x10534\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR2_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR3_CAP                                                    0x10535\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR3_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR3_CNTL                                                   0x10536\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR3_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR4_CAP                                                    0x10537\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR4_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR4_CNTL                                                   0x10538\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR4_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR5_CAP                                                    0x10539\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR5_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR5_CNTL                                                   0x1053a\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR5_CNTL_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR6_CAP                                                    0x1053b\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR6_CAP_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR6_CNTL                                                   0x1053c\n#define regBIF_CFG_DEV0_EPF1_PCIE_VF_RESIZE_BAR6_CNTL_BASE_IDX                                          5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF2_VENDOR_ID                                                                  0x10800\n#define regBIF_CFG_DEV0_EPF2_VENDOR_ID_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_DEVICE_ID                                                                  0x10800\n#define regBIF_CFG_DEV0_EPF2_DEVICE_ID_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_COMMAND                                                                    0x10801\n#define regBIF_CFG_DEV0_EPF2_COMMAND_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF2_STATUS                                                                     0x10801\n#define regBIF_CFG_DEV0_EPF2_STATUS_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF2_REVISION_ID                                                                0x10802\n#define regBIF_CFG_DEV0_EPF2_REVISION_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_PROG_INTERFACE                                                             0x10802\n#define regBIF_CFG_DEV0_EPF2_PROG_INTERFACE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_SUB_CLASS                                                                  0x10802\n#define regBIF_CFG_DEV0_EPF2_SUB_CLASS_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_BASE_CLASS                                                                 0x10802\n#define regBIF_CFG_DEV0_EPF2_BASE_CLASS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_CACHE_LINE                                                                 0x10803\n#define regBIF_CFG_DEV0_EPF2_CACHE_LINE_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_LATENCY                                                                    0x10803\n#define regBIF_CFG_DEV0_EPF2_LATENCY_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF2_HEADER                                                                     0x10803\n#define regBIF_CFG_DEV0_EPF2_HEADER_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF2_BIST                                                                       0x10803\n#define regBIF_CFG_DEV0_EPF2_BIST_BASE_IDX                                                              5\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_1                                                                0x10804\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_1_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_2                                                                0x10805\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_3                                                                0x10806\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_3_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_4                                                                0x10807\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_4_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_5                                                                0x10808\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_5_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_6                                                                0x10809\n#define regBIF_CFG_DEV0_EPF2_BASE_ADDR_6_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_CARDBUS_CIS_PTR                                                            0x1080a\n#define regBIF_CFG_DEV0_EPF2_CARDBUS_CIS_PTR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_ADAPTER_ID                                                                 0x1080b\n#define regBIF_CFG_DEV0_EPF2_ADAPTER_ID_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_ROM_BASE_ADDR                                                              0x1080c\n#define regBIF_CFG_DEV0_EPF2_ROM_BASE_ADDR_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_CAP_PTR                                                                    0x1080d\n#define regBIF_CFG_DEV0_EPF2_CAP_PTR_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF2_INTERRUPT_LINE                                                             0x1080f\n#define regBIF_CFG_DEV0_EPF2_INTERRUPT_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_INTERRUPT_PIN                                                              0x1080f\n#define regBIF_CFG_DEV0_EPF2_INTERRUPT_PIN_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_MIN_GRANT                                                                  0x1080f\n#define regBIF_CFG_DEV0_EPF2_MIN_GRANT_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_MAX_LATENCY                                                                0x1080f\n#define regBIF_CFG_DEV0_EPF2_MAX_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_VENDOR_CAP_LIST                                                            0x10812\n#define regBIF_CFG_DEV0_EPF2_VENDOR_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_ADAPTER_ID_W                                                               0x10813\n#define regBIF_CFG_DEV0_EPF2_ADAPTER_ID_W_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_PMI_CAP_LIST                                                               0x10814\n#define regBIF_CFG_DEV0_EPF2_PMI_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_PMI_CAP                                                                    0x10814\n#define regBIF_CFG_DEV0_EPF2_PMI_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF2_PMI_STATUS_CNTL                                                            0x10815\n#define regBIF_CFG_DEV0_EPF2_PMI_STATUS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_SBRN                                                                       0x10818\n#define regBIF_CFG_DEV0_EPF2_SBRN_BASE_IDX                                                              5\n#define regBIF_CFG_DEV0_EPF2_FLADJ                                                                      0x10818\n#define regBIF_CFG_DEV0_EPF2_FLADJ_BASE_IDX                                                             5\n#define regBIF_CFG_DEV0_EPF2_DBESL_DBESLD                                                               0x10818\n#define regBIF_CFG_DEV0_EPF2_DBESL_DBESLD_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_PCIE_CAP_LIST                                                              0x10819\n#define regBIF_CFG_DEV0_EPF2_PCIE_CAP_LIST_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_CAP                                                                   0x10819\n#define regBIF_CFG_DEV0_EPF2_PCIE_CAP_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF2_DEVICE_CAP                                                                 0x1081a\n#define regBIF_CFG_DEV0_EPF2_DEVICE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_DEVICE_CNTL                                                                0x1081b\n#define regBIF_CFG_DEV0_EPF2_DEVICE_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_DEVICE_STATUS                                                              0x1081b\n#define regBIF_CFG_DEV0_EPF2_DEVICE_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_LINK_CAP                                                                   0x1081c\n#define regBIF_CFG_DEV0_EPF2_LINK_CAP_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF2_LINK_CNTL                                                                  0x1081d\n#define regBIF_CFG_DEV0_EPF2_LINK_CNTL_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_LINK_STATUS                                                                0x1081d\n#define regBIF_CFG_DEV0_EPF2_LINK_STATUS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_DEVICE_CAP2                                                                0x10822\n#define regBIF_CFG_DEV0_EPF2_DEVICE_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_DEVICE_CNTL2                                                               0x10823\n#define regBIF_CFG_DEV0_EPF2_DEVICE_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_DEVICE_STATUS2                                                             0x10823\n#define regBIF_CFG_DEV0_EPF2_DEVICE_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_LINK_CAP2                                                                  0x10824\n#define regBIF_CFG_DEV0_EPF2_LINK_CAP2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF2_LINK_CNTL2                                                                 0x10825\n#define regBIF_CFG_DEV0_EPF2_LINK_CNTL2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_LINK_STATUS2                                                               0x10825\n#define regBIF_CFG_DEV0_EPF2_LINK_STATUS2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_MSI_CAP_LIST                                                               0x10828\n#define regBIF_CFG_DEV0_EPF2_MSI_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_MSI_MSG_CNTL                                                               0x10828\n#define regBIF_CFG_DEV0_EPF2_MSI_MSG_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_MSI_MSG_ADDR_LO                                                            0x10829\n#define regBIF_CFG_DEV0_EPF2_MSI_MSG_ADDR_LO_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_MSI_MSG_ADDR_HI                                                            0x1082a\n#define regBIF_CFG_DEV0_EPF2_MSI_MSG_ADDR_HI_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_MSI_MSG_DATA                                                               0x1082a\n#define regBIF_CFG_DEV0_EPF2_MSI_MSG_DATA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_MSI_EXT_MSG_DATA                                                           0x1082a\n#define regBIF_CFG_DEV0_EPF2_MSI_EXT_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF2_MSI_MASK                                                                   0x1082b\n#define regBIF_CFG_DEV0_EPF2_MSI_MASK_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF2_MSI_MSG_DATA_64                                                            0x1082b\n#define regBIF_CFG_DEV0_EPF2_MSI_MSG_DATA_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_MSI_EXT_MSG_DATA_64                                                        0x1082b\n#define regBIF_CFG_DEV0_EPF2_MSI_EXT_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF2_MSI_MASK_64                                                                0x1082c\n#define regBIF_CFG_DEV0_EPF2_MSI_MASK_64_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_MSI_PENDING                                                                0x1082c\n#define regBIF_CFG_DEV0_EPF2_MSI_PENDING_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF2_MSI_PENDING_64                                                             0x1082d\n#define regBIF_CFG_DEV0_EPF2_MSI_PENDING_64_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_MSIX_CAP_LIST                                                              0x10830\n#define regBIF_CFG_DEV0_EPF2_MSIX_CAP_LIST_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_MSIX_MSG_CNTL                                                              0x10830\n#define regBIF_CFG_DEV0_EPF2_MSIX_MSG_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_MSIX_TABLE                                                                 0x10831\n#define regBIF_CFG_DEV0_EPF2_MSIX_TABLE_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF2_MSIX_PBA                                                                   0x10832\n#define regBIF_CFG_DEV0_EPF2_MSIX_PBA_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x10840\n#define regBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC_HDR                                                   0x10841\n#define regBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC1                                                      0x10842\n#define regBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC2                                                      0x10843\n#define regBIF_CFG_DEV0_EPF2_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x10854\n#define regBIF_CFG_DEV0_EPF2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_STATUS                                                     0x10855\n#define regBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_MASK                                                       0x10856\n#define regBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_SEVERITY                                                   0x10857\n#define regBIF_CFG_DEV0_EPF2_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF2_PCIE_CORR_ERR_STATUS                                                       0x10858\n#define regBIF_CFG_DEV0_EPF2_PCIE_CORR_ERR_STATUS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF2_PCIE_CORR_ERR_MASK                                                         0x10859\n#define regBIF_CFG_DEV0_EPF2_PCIE_CORR_ERR_MASK_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF2_PCIE_ADV_ERR_CAP_CNTL                                                      0x1085a\n#define regBIF_CFG_DEV0_EPF2_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG0                                                              0x1085b\n#define regBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG0_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG1                                                              0x1085c\n#define regBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG2                                                              0x1085d\n#define regBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG3                                                              0x1085e\n#define regBIF_CFG_DEV0_EPF2_PCIE_HDR_LOG3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG0                                                       0x10862\n#define regBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG1                                                       0x10863\n#define regBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG2                                                       0x10864\n#define regBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG3                                                       0x10865\n#define regBIF_CFG_DEV0_EPF2_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR_ENH_CAP_LIST                                                      0x10880\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR1_CAP                                                              0x10881\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR1_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR1_CNTL                                                             0x10882\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR1_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR2_CAP                                                              0x10883\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR2_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR2_CNTL                                                             0x10884\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR2_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR3_CAP                                                              0x10885\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR3_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR3_CNTL                                                             0x10886\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR3_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR4_CAP                                                              0x10887\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR4_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR4_CNTL                                                             0x10888\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR4_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR5_CAP                                                              0x10889\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR5_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR5_CNTL                                                             0x1088a\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR5_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR6_CAP                                                              0x1088b\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR6_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR6_CNTL                                                             0x1088c\n#define regBIF_CFG_DEV0_EPF2_PCIE_BAR6_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x10890\n#define regBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_DATA_SELECT                                                0x10891\n#define regBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_DATA                                                       0x10892\n#define regBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_CAP                                                        0x10893\n#define regBIF_CFG_DEV0_EPF2_PCIE_PWR_BUDGET_CAP_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_ENH_CAP_LIST                                                      0x10894\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_CAP                                                               0x10895\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_LATENCY_INDICATOR                                                 0x10896\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_STATUS                                                            0x10897\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_CNTL                                                              0x10897\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x10898\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x10898\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x10898\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x10898\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x10899\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x10899\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x10899\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x10899\n#define regBIF_CFG_DEV0_EPF2_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_ACS_ENH_CAP_LIST                                                      0x108a8\n#define regBIF_CFG_DEV0_EPF2_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF2_PCIE_ACS_CAP                                                               0x108a9\n#define regBIF_CFG_DEV0_EPF2_PCIE_ACS_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_PCIE_ACS_CNTL                                                              0x108a9\n#define regBIF_CFG_DEV0_EPF2_PCIE_ACS_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF2_PCIE_PASID_ENH_CAP_LIST                                                    0x108b4\n#define regBIF_CFG_DEV0_EPF2_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF2_PCIE_PASID_CAP                                                             0x108b5\n#define regBIF_CFG_DEV0_EPF2_PCIE_PASID_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF2_PCIE_PASID_CNTL                                                            0x108b5\n#define regBIF_CFG_DEV0_EPF2_PCIE_PASID_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF2_PCIE_ARI_ENH_CAP_LIST                                                      0x108ca\n#define regBIF_CFG_DEV0_EPF2_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF2_PCIE_ARI_CAP                                                               0x108cb\n#define regBIF_CFG_DEV0_EPF2_PCIE_ARI_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF2_PCIE_ARI_CNTL                                                              0x108cb\n#define regBIF_CFG_DEV0_EPF2_PCIE_ARI_CNTL_BASE_IDX                                                     5\n\n\n\n\n#define regBIF_CFG_DEV0_EPF3_VENDOR_ID                                                                  0x10c00\n#define regBIF_CFG_DEV0_EPF3_VENDOR_ID_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_DEVICE_ID                                                                  0x10c00\n#define regBIF_CFG_DEV0_EPF3_DEVICE_ID_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_COMMAND                                                                    0x10c01\n#define regBIF_CFG_DEV0_EPF3_COMMAND_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF3_STATUS                                                                     0x10c01\n#define regBIF_CFG_DEV0_EPF3_STATUS_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF3_REVISION_ID                                                                0x10c02\n#define regBIF_CFG_DEV0_EPF3_REVISION_ID_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_PROG_INTERFACE                                                             0x10c02\n#define regBIF_CFG_DEV0_EPF3_PROG_INTERFACE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_SUB_CLASS                                                                  0x10c02\n#define regBIF_CFG_DEV0_EPF3_SUB_CLASS_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_BASE_CLASS                                                                 0x10c02\n#define regBIF_CFG_DEV0_EPF3_BASE_CLASS_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_CACHE_LINE                                                                 0x10c03\n#define regBIF_CFG_DEV0_EPF3_CACHE_LINE_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_LATENCY                                                                    0x10c03\n#define regBIF_CFG_DEV0_EPF3_LATENCY_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF3_HEADER                                                                     0x10c03\n#define regBIF_CFG_DEV0_EPF3_HEADER_BASE_IDX                                                            5\n#define regBIF_CFG_DEV0_EPF3_BIST                                                                       0x10c03\n#define regBIF_CFG_DEV0_EPF3_BIST_BASE_IDX                                                              5\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_1                                                                0x10c04\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_1_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_2                                                                0x10c05\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_3                                                                0x10c06\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_3_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_4                                                                0x10c07\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_4_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_5                                                                0x10c08\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_5_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_6                                                                0x10c09\n#define regBIF_CFG_DEV0_EPF3_BASE_ADDR_6_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_CARDBUS_CIS_PTR                                                            0x10c0a\n#define regBIF_CFG_DEV0_EPF3_CARDBUS_CIS_PTR_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_ADAPTER_ID                                                                 0x10c0b\n#define regBIF_CFG_DEV0_EPF3_ADAPTER_ID_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_ROM_BASE_ADDR                                                              0x10c0c\n#define regBIF_CFG_DEV0_EPF3_ROM_BASE_ADDR_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_CAP_PTR                                                                    0x10c0d\n#define regBIF_CFG_DEV0_EPF3_CAP_PTR_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF3_INTERRUPT_LINE                                                             0x10c0f\n#define regBIF_CFG_DEV0_EPF3_INTERRUPT_LINE_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_INTERRUPT_PIN                                                              0x10c0f\n#define regBIF_CFG_DEV0_EPF3_INTERRUPT_PIN_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_MIN_GRANT                                                                  0x10c0f\n#define regBIF_CFG_DEV0_EPF3_MIN_GRANT_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_MAX_LATENCY                                                                0x10c0f\n#define regBIF_CFG_DEV0_EPF3_MAX_LATENCY_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_VENDOR_CAP_LIST                                                            0x10c12\n#define regBIF_CFG_DEV0_EPF3_VENDOR_CAP_LIST_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_ADAPTER_ID_W                                                               0x10c13\n#define regBIF_CFG_DEV0_EPF3_ADAPTER_ID_W_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_PMI_CAP_LIST                                                               0x10c14\n#define regBIF_CFG_DEV0_EPF3_PMI_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_PMI_CAP                                                                    0x10c14\n#define regBIF_CFG_DEV0_EPF3_PMI_CAP_BASE_IDX                                                           5\n#define regBIF_CFG_DEV0_EPF3_PMI_STATUS_CNTL                                                            0x10c15\n#define regBIF_CFG_DEV0_EPF3_PMI_STATUS_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_SBRN                                                                       0x10c18\n#define regBIF_CFG_DEV0_EPF3_SBRN_BASE_IDX                                                              5\n#define regBIF_CFG_DEV0_EPF3_FLADJ                                                                      0x10c18\n#define regBIF_CFG_DEV0_EPF3_FLADJ_BASE_IDX                                                             5\n#define regBIF_CFG_DEV0_EPF3_DBESL_DBESLD                                                               0x10c18\n#define regBIF_CFG_DEV0_EPF3_DBESL_DBESLD_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_PCIE_CAP_LIST                                                              0x10c19\n#define regBIF_CFG_DEV0_EPF3_PCIE_CAP_LIST_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_CAP                                                                   0x10c19\n#define regBIF_CFG_DEV0_EPF3_PCIE_CAP_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF3_DEVICE_CAP                                                                 0x10c1a\n#define regBIF_CFG_DEV0_EPF3_DEVICE_CAP_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_DEVICE_CNTL                                                                0x10c1b\n#define regBIF_CFG_DEV0_EPF3_DEVICE_CNTL_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_DEVICE_STATUS                                                              0x10c1b\n#define regBIF_CFG_DEV0_EPF3_DEVICE_STATUS_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_LINK_CAP                                                                   0x10c1c\n#define regBIF_CFG_DEV0_EPF3_LINK_CAP_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF3_LINK_CNTL                                                                  0x10c1d\n#define regBIF_CFG_DEV0_EPF3_LINK_CNTL_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_LINK_STATUS                                                                0x10c1d\n#define regBIF_CFG_DEV0_EPF3_LINK_STATUS_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_DEVICE_CAP2                                                                0x10c22\n#define regBIF_CFG_DEV0_EPF3_DEVICE_CAP2_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_DEVICE_CNTL2                                                               0x10c23\n#define regBIF_CFG_DEV0_EPF3_DEVICE_CNTL2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_DEVICE_STATUS2                                                             0x10c23\n#define regBIF_CFG_DEV0_EPF3_DEVICE_STATUS2_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_LINK_CAP2                                                                  0x10c24\n#define regBIF_CFG_DEV0_EPF3_LINK_CAP2_BASE_IDX                                                         5\n#define regBIF_CFG_DEV0_EPF3_LINK_CNTL2                                                                 0x10c25\n#define regBIF_CFG_DEV0_EPF3_LINK_CNTL2_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_LINK_STATUS2                                                               0x10c25\n#define regBIF_CFG_DEV0_EPF3_LINK_STATUS2_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_MSI_CAP_LIST                                                               0x10c28\n#define regBIF_CFG_DEV0_EPF3_MSI_CAP_LIST_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_MSI_MSG_CNTL                                                               0x10c28\n#define regBIF_CFG_DEV0_EPF3_MSI_MSG_CNTL_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_MSI_MSG_ADDR_LO                                                            0x10c29\n#define regBIF_CFG_DEV0_EPF3_MSI_MSG_ADDR_LO_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_MSI_MSG_ADDR_HI                                                            0x10c2a\n#define regBIF_CFG_DEV0_EPF3_MSI_MSG_ADDR_HI_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_MSI_MSG_DATA                                                               0x10c2a\n#define regBIF_CFG_DEV0_EPF3_MSI_MSG_DATA_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_MSI_EXT_MSG_DATA                                                           0x10c2a\n#define regBIF_CFG_DEV0_EPF3_MSI_EXT_MSG_DATA_BASE_IDX                                                  5\n#define regBIF_CFG_DEV0_EPF3_MSI_MASK                                                                   0x10c2b\n#define regBIF_CFG_DEV0_EPF3_MSI_MASK_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF3_MSI_MSG_DATA_64                                                            0x10c2b\n#define regBIF_CFG_DEV0_EPF3_MSI_MSG_DATA_64_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_MSI_EXT_MSG_DATA_64                                                        0x10c2b\n#define regBIF_CFG_DEV0_EPF3_MSI_EXT_MSG_DATA_64_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF3_MSI_MASK_64                                                                0x10c2c\n#define regBIF_CFG_DEV0_EPF3_MSI_MASK_64_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_MSI_PENDING                                                                0x10c2c\n#define regBIF_CFG_DEV0_EPF3_MSI_PENDING_BASE_IDX                                                       5\n#define regBIF_CFG_DEV0_EPF3_MSI_PENDING_64                                                             0x10c2d\n#define regBIF_CFG_DEV0_EPF3_MSI_PENDING_64_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_MSIX_CAP_LIST                                                              0x10c30\n#define regBIF_CFG_DEV0_EPF3_MSIX_CAP_LIST_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_MSIX_MSG_CNTL                                                              0x10c30\n#define regBIF_CFG_DEV0_EPF3_MSIX_MSG_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_MSIX_TABLE                                                                 0x10c31\n#define regBIF_CFG_DEV0_EPF3_MSIX_TABLE_BASE_IDX                                                        5\n#define regBIF_CFG_DEV0_EPF3_MSIX_PBA                                                                   0x10c32\n#define regBIF_CFG_DEV0_EPF3_MSIX_PBA_BASE_IDX                                                          5\n#define regBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                          0x10c40\n#define regBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_BASE_IDX                                 5\n#define regBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC_HDR                                                   0x10c41\n#define regBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC_HDR_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC1                                                      0x10c42\n#define regBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC1_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC2                                                      0x10c43\n#define regBIF_CFG_DEV0_EPF3_PCIE_VENDOR_SPECIFIC2_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                              0x10c54\n#define regBIF_CFG_DEV0_EPF3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_STATUS                                                     0x10c55\n#define regBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_STATUS_BASE_IDX                                            5\n#define regBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_MASK                                                       0x10c56\n#define regBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_MASK_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_SEVERITY                                                   0x10c57\n#define regBIF_CFG_DEV0_EPF3_PCIE_UNCORR_ERR_SEVERITY_BASE_IDX                                          5\n#define regBIF_CFG_DEV0_EPF3_PCIE_CORR_ERR_STATUS                                                       0x10c58\n#define regBIF_CFG_DEV0_EPF3_PCIE_CORR_ERR_STATUS_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF3_PCIE_CORR_ERR_MASK                                                         0x10c59\n#define regBIF_CFG_DEV0_EPF3_PCIE_CORR_ERR_MASK_BASE_IDX                                                5\n#define regBIF_CFG_DEV0_EPF3_PCIE_ADV_ERR_CAP_CNTL                                                      0x10c5a\n#define regBIF_CFG_DEV0_EPF3_PCIE_ADV_ERR_CAP_CNTL_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG0                                                              0x10c5b\n#define regBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG0_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG1                                                              0x10c5c\n#define regBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG1_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG2                                                              0x10c5d\n#define regBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG2_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG3                                                              0x10c5e\n#define regBIF_CFG_DEV0_EPF3_PCIE_HDR_LOG3_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG0                                                       0x10c62\n#define regBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG0_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG1                                                       0x10c63\n#define regBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG1_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG2                                                       0x10c64\n#define regBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG2_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG3                                                       0x10c65\n#define regBIF_CFG_DEV0_EPF3_PCIE_TLP_PREFIX_LOG3_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR_ENH_CAP_LIST                                                      0x10c80\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR1_CAP                                                              0x10c81\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR1_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR1_CNTL                                                             0x10c82\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR1_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR2_CAP                                                              0x10c83\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR2_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR2_CNTL                                                             0x10c84\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR2_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR3_CAP                                                              0x10c85\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR3_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR3_CNTL                                                             0x10c86\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR3_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR4_CAP                                                              0x10c87\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR4_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR4_CNTL                                                             0x10c88\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR4_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR5_CAP                                                              0x10c89\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR5_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR5_CNTL                                                             0x10c8a\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR5_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR6_CAP                                                              0x10c8b\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR6_CAP_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR6_CNTL                                                             0x10c8c\n#define regBIF_CFG_DEV0_EPF3_PCIE_BAR6_CNTL_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_ENH_CAP_LIST                                               0x10c90\n#define regBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_ENH_CAP_LIST_BASE_IDX                                      5\n#define regBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_DATA_SELECT                                                0x10c91\n#define regBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_DATA_SELECT_BASE_IDX                                       5\n#define regBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_DATA                                                       0x10c92\n#define regBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_DATA_BASE_IDX                                              5\n#define regBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_CAP                                                        0x10c93\n#define regBIF_CFG_DEV0_EPF3_PCIE_PWR_BUDGET_CAP_BASE_IDX                                               5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_ENH_CAP_LIST                                                      0x10c94\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_CAP                                                               0x10c95\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_LATENCY_INDICATOR                                                 0x10c96\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_LATENCY_INDICATOR_BASE_IDX                                        5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_STATUS                                                            0x10c97\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_STATUS_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_CNTL                                                              0x10c97\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                              0x10c98\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                              0x10c98\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                              0x10c98\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                              0x10c98\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                              0x10c99\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                              0x10c99\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                              0x10c99\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                              0x10c99\n#define regBIF_CFG_DEV0_EPF3_PCIE_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_ACS_ENH_CAP_LIST                                                      0x10ca8\n#define regBIF_CFG_DEV0_EPF3_PCIE_ACS_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF3_PCIE_ACS_CAP                                                               0x10ca9\n#define regBIF_CFG_DEV0_EPF3_PCIE_ACS_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_PCIE_ACS_CNTL                                                              0x10ca9\n#define regBIF_CFG_DEV0_EPF3_PCIE_ACS_CNTL_BASE_IDX                                                     5\n#define regBIF_CFG_DEV0_EPF3_PCIE_PASID_ENH_CAP_LIST                                                    0x10cb4\n#define regBIF_CFG_DEV0_EPF3_PCIE_PASID_ENH_CAP_LIST_BASE_IDX                                           5\n#define regBIF_CFG_DEV0_EPF3_PCIE_PASID_CAP                                                             0x10cb5\n#define regBIF_CFG_DEV0_EPF3_PCIE_PASID_CAP_BASE_IDX                                                    5\n#define regBIF_CFG_DEV0_EPF3_PCIE_PASID_CNTL                                                            0x10cb5\n#define regBIF_CFG_DEV0_EPF3_PCIE_PASID_CNTL_BASE_IDX                                                   5\n#define regBIF_CFG_DEV0_EPF3_PCIE_ARI_ENH_CAP_LIST                                                      0x10cca\n#define regBIF_CFG_DEV0_EPF3_PCIE_ARI_ENH_CAP_LIST_BASE_IDX                                             5\n#define regBIF_CFG_DEV0_EPF3_PCIE_ARI_CAP                                                               0x10ccb\n#define regBIF_CFG_DEV0_EPF3_PCIE_ARI_CAP_BASE_IDX                                                      5\n#define regBIF_CFG_DEV0_EPF3_PCIE_ARI_CNTL                                                              0x10ccb\n#define regBIF_CFG_DEV0_EPF3_PCIE_ARI_CNTL_BASE_IDX                                                     5\n\n\n\n\n#define regRCC_DEV0_1_RCC_VDM_SUPPORT                                                                   0xc440\n#define regRCC_DEV0_1_RCC_VDM_SUPPORT_BASE_IDX                                                          5\n#define regRCC_DEV0_1_RCC_BUS_CNTL                                                                      0xc441\n#define regRCC_DEV0_1_RCC_BUS_CNTL_BASE_IDX                                                             5\n#define regRCC_DEV0_1_RCC_FEATURES_CONTROL_MISC                                                         0xc442\n#define regRCC_DEV0_1_RCC_FEATURES_CONTROL_MISC_BASE_IDX                                                5\n#define regRCC_DEV0_1_RCC_DEV0_LINK_CNTL                                                                0xc443\n#define regRCC_DEV0_1_RCC_DEV0_LINK_CNTL_BASE_IDX                                                       5\n#define regRCC_DEV0_1_RCC_CMN_LINK_CNTL                                                                 0xc444\n#define regRCC_DEV0_1_RCC_CMN_LINK_CNTL_BASE_IDX                                                        5\n#define regRCC_DEV0_1_RCC_EP_REQUESTERID_RESTORE                                                        0xc445\n#define regRCC_DEV0_1_RCC_EP_REQUESTERID_RESTORE_BASE_IDX                                               5\n#define regRCC_DEV0_1_RCC_LTR_LSWITCH_CNTL                                                              0xc446\n#define regRCC_DEV0_1_RCC_LTR_LSWITCH_CNTL_BASE_IDX                                                     5\n#define regRCC_DEV0_1_RCC_MH_ARB_CNTL                                                                   0xc447\n#define regRCC_DEV0_1_RCC_MH_ARB_CNTL_BASE_IDX                                                          5\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL0                                                            0xc448\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL0_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL1                                                            0xc449\n#define regRCC_DEV0_1_RCC_MARGIN_PARAM_CNTL1_BASE_IDX                                                   5\n\n\n\n\n#define regRCC_EP_DEV0_1_EP_PCIE_SCRATCH                                                                0xc44c\n#define regRCC_EP_DEV0_1_EP_PCIE_SCRATCH_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_1_EP_PCIE_CNTL                                                                   0xc44e\n#define regRCC_EP_DEV0_1_EP_PCIE_CNTL_BASE_IDX                                                          5\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_CNTL                                                               0xc44f\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_STATUS                                                             0xc450\n#define regRCC_EP_DEV0_1_EP_PCIE_INT_STATUS_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL2                                                               0xc451\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL2_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_BUS_CNTL                                                               0xc452\n#define regRCC_EP_DEV0_1_EP_PCIE_BUS_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_CFG_CNTL                                                               0xc453\n#define regRCC_EP_DEV0_1_EP_PCIE_CFG_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_LTR_CNTL                                                            0xc454\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_LTR_CNTL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC                                                             0xc455\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC2                                                            0xc456\n#define regRCC_EP_DEV0_1_EP_PCIE_STRAP_MISC2_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CAP                                                             0xc457\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CAP_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                               0xc458\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CNTL                                                            0xc458\n#define regRCC_EP_DEV0_1_EP_PCIE_F0_DPA_CNTL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                               0xc458\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                               0xc459\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                               0xc459\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                               0xc459\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                               0xc459\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                               0xc45a\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                               0xc45a\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                               0xc45a\n#define regRCC_EP_DEV0_1_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_PME_CONTROL                                                            0xc45c\n#define regRCC_EP_DEV0_1_EP_PCIE_PME_CONTROL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_1_EP_PCIEP_RESERVED                                                              0xc45d\n#define regRCC_EP_DEV0_1_EP_PCIEP_RESERVED_BASE_IDX                                                     5\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_CNTL                                                                0xc45f\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_CNTL_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_REQUESTER_ID                                                        0xc460\n#define regRCC_EP_DEV0_1_EP_PCIE_TX_REQUESTER_ID_BASE_IDX                                               5\n#define regRCC_EP_DEV0_1_EP_PCIE_ERR_CNTL                                                               0xc461\n#define regRCC_EP_DEV0_1_EP_PCIE_ERR_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL                                                                0xc462\n#define regRCC_EP_DEV0_1_EP_PCIE_RX_CNTL_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_1_EP_PCIE_LC_SPEED_CNTL                                                          0xc463\n#define regRCC_EP_DEV0_1_EP_PCIE_LC_SPEED_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regRCC_DWN_DEV0_1_DN_PCIE_RESERVED                                                              0xc468\n#define regRCC_DWN_DEV0_1_DN_PCIE_RESERVED_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_1_DN_PCIE_SCRATCH                                                               0xc469\n#define regRCC_DWN_DEV0_1_DN_PCIE_SCRATCH_BASE_IDX                                                      5\n#define regRCC_DWN_DEV0_1_DN_PCIE_CNTL                                                                  0xc46b\n#define regRCC_DWN_DEV0_1_DN_PCIE_CNTL_BASE_IDX                                                         5\n#define regRCC_DWN_DEV0_1_DN_PCIE_CONFIG_CNTL                                                           0xc46c\n#define regRCC_DWN_DEV0_1_DN_PCIE_CONFIG_CNTL_BASE_IDX                                                  5\n#define regRCC_DWN_DEV0_1_DN_PCIE_RX_CNTL2                                                              0xc46d\n#define regRCC_DWN_DEV0_1_DN_PCIE_RX_CNTL2_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_1_DN_PCIE_BUS_CNTL                                                              0xc46e\n#define regRCC_DWN_DEV0_1_DN_PCIE_BUS_CNTL_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_1_DN_PCIE_CFG_CNTL                                                              0xc46f\n#define regRCC_DWN_DEV0_1_DN_PCIE_CFG_CNTL_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_F0                                                              0xc470\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_F0_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC                                                            0xc471\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC_BASE_IDX                                                   5\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC2                                                           0xc472\n#define regRCC_DWN_DEV0_1_DN_PCIE_STRAP_MISC2_BASE_IDX                                                  5\n\n\n\n\n#define regRCC_DWNP_DEV0_1_PCIE_ERR_CNTL                                                                0xc475\n#define regRCC_DWNP_DEV0_1_PCIE_ERR_CNTL_BASE_IDX                                                       5\n#define regRCC_DWNP_DEV0_1_PCIE_RX_CNTL                                                                 0xc476\n#define regRCC_DWNP_DEV0_1_PCIE_RX_CNTL_BASE_IDX                                                        5\n#define regRCC_DWNP_DEV0_1_PCIE_LC_SPEED_CNTL                                                           0xc477\n#define regRCC_DWNP_DEV0_1_PCIE_LC_SPEED_CNTL_BASE_IDX                                                  5\n#define regRCC_DWNP_DEV0_1_PCIE_LC_CNTL2                                                                0xc478\n#define regRCC_DWNP_DEV0_1_PCIE_LC_CNTL2_BASE_IDX                                                       5\n#define regRCC_DWNP_DEV0_1_PCIEP_STRAP_MISC                                                             0xc479\n#define regRCC_DWNP_DEV0_1_PCIEP_STRAP_MISC_BASE_IDX                                                    5\n#define regRCC_DWNP_DEV0_1_LTR_MSG_INFO_FROM_EP                                                         0xc47a\n#define regRCC_DWNP_DEV0_1_LTR_MSG_INFO_FROM_EP_BASE_IDX                                                5\n\n\n\n#define regPCIEMSIX_VECT0_ADDR_LO                                                                       0x1c000\n#define regPCIEMSIX_VECT0_ADDR_LO_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT0_ADDR_HI                                                                       0x1c001\n#define regPCIEMSIX_VECT0_ADDR_HI_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT0_MSG_DATA                                                                      0x1c002\n#define regPCIEMSIX_VECT0_MSG_DATA_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT0_CONTROL                                                                       0x1c003\n#define regPCIEMSIX_VECT0_CONTROL_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT1_ADDR_LO                                                                       0x1c004\n#define regPCIEMSIX_VECT1_ADDR_LO_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT1_ADDR_HI                                                                       0x1c005\n#define regPCIEMSIX_VECT1_ADDR_HI_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT1_MSG_DATA                                                                      0x1c006\n#define regPCIEMSIX_VECT1_MSG_DATA_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT1_CONTROL                                                                       0x1c007\n#define regPCIEMSIX_VECT1_CONTROL_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT2_ADDR_LO                                                                       0x1c008\n#define regPCIEMSIX_VECT2_ADDR_LO_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT2_ADDR_HI                                                                       0x1c009\n#define regPCIEMSIX_VECT2_ADDR_HI_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT2_MSG_DATA                                                                      0x1c00a\n#define regPCIEMSIX_VECT2_MSG_DATA_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT2_CONTROL                                                                       0x1c00b\n#define regPCIEMSIX_VECT2_CONTROL_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT3_ADDR_LO                                                                       0x1c00c\n#define regPCIEMSIX_VECT3_ADDR_LO_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT3_ADDR_HI                                                                       0x1c00d\n#define regPCIEMSIX_VECT3_ADDR_HI_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT3_MSG_DATA                                                                      0x1c00e\n#define regPCIEMSIX_VECT3_MSG_DATA_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT3_CONTROL                                                                       0x1c00f\n#define regPCIEMSIX_VECT3_CONTROL_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT4_ADDR_LO                                                                       0x1c010\n#define regPCIEMSIX_VECT4_ADDR_LO_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT4_ADDR_HI                                                                       0x1c011\n#define regPCIEMSIX_VECT4_ADDR_HI_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT4_MSG_DATA                                                                      0x1c012\n#define regPCIEMSIX_VECT4_MSG_DATA_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT4_CONTROL                                                                       0x1c013\n#define regPCIEMSIX_VECT4_CONTROL_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT5_ADDR_LO                                                                       0x1c014\n#define regPCIEMSIX_VECT5_ADDR_LO_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT5_ADDR_HI                                                                       0x1c015\n#define regPCIEMSIX_VECT5_ADDR_HI_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT5_MSG_DATA                                                                      0x1c016\n#define regPCIEMSIX_VECT5_MSG_DATA_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT5_CONTROL                                                                       0x1c017\n#define regPCIEMSIX_VECT5_CONTROL_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT6_ADDR_LO                                                                       0x1c018\n#define regPCIEMSIX_VECT6_ADDR_LO_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT6_ADDR_HI                                                                       0x1c019\n#define regPCIEMSIX_VECT6_ADDR_HI_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT6_MSG_DATA                                                                      0x1c01a\n#define regPCIEMSIX_VECT6_MSG_DATA_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT6_CONTROL                                                                       0x1c01b\n#define regPCIEMSIX_VECT6_CONTROL_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT7_ADDR_LO                                                                       0x1c01c\n#define regPCIEMSIX_VECT7_ADDR_LO_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT7_ADDR_HI                                                                       0x1c01d\n#define regPCIEMSIX_VECT7_ADDR_HI_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT7_MSG_DATA                                                                      0x1c01e\n#define regPCIEMSIX_VECT7_MSG_DATA_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT7_CONTROL                                                                       0x1c01f\n#define regPCIEMSIX_VECT7_CONTROL_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT8_ADDR_LO                                                                       0x1c020\n#define regPCIEMSIX_VECT8_ADDR_LO_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT8_ADDR_HI                                                                       0x1c021\n#define regPCIEMSIX_VECT8_ADDR_HI_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT8_MSG_DATA                                                                      0x1c022\n#define regPCIEMSIX_VECT8_MSG_DATA_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT8_CONTROL                                                                       0x1c023\n#define regPCIEMSIX_VECT8_CONTROL_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT9_ADDR_LO                                                                       0x1c024\n#define regPCIEMSIX_VECT9_ADDR_LO_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT9_ADDR_HI                                                                       0x1c025\n#define regPCIEMSIX_VECT9_ADDR_HI_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT9_MSG_DATA                                                                      0x1c026\n#define regPCIEMSIX_VECT9_MSG_DATA_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT9_CONTROL                                                                       0x1c027\n#define regPCIEMSIX_VECT9_CONTROL_BASE_IDX                                                              5\n#define regPCIEMSIX_VECT10_ADDR_LO                                                                      0x1c028\n#define regPCIEMSIX_VECT10_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT10_ADDR_HI                                                                      0x1c029\n#define regPCIEMSIX_VECT10_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT10_MSG_DATA                                                                     0x1c02a\n#define regPCIEMSIX_VECT10_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT10_CONTROL                                                                      0x1c02b\n#define regPCIEMSIX_VECT10_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT11_ADDR_LO                                                                      0x1c02c\n#define regPCIEMSIX_VECT11_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT11_ADDR_HI                                                                      0x1c02d\n#define regPCIEMSIX_VECT11_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT11_MSG_DATA                                                                     0x1c02e\n#define regPCIEMSIX_VECT11_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT11_CONTROL                                                                      0x1c02f\n#define regPCIEMSIX_VECT11_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT12_ADDR_LO                                                                      0x1c030\n#define regPCIEMSIX_VECT12_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT12_ADDR_HI                                                                      0x1c031\n#define regPCIEMSIX_VECT12_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT12_MSG_DATA                                                                     0x1c032\n#define regPCIEMSIX_VECT12_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT12_CONTROL                                                                      0x1c033\n#define regPCIEMSIX_VECT12_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT13_ADDR_LO                                                                      0x1c034\n#define regPCIEMSIX_VECT13_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT13_ADDR_HI                                                                      0x1c035\n#define regPCIEMSIX_VECT13_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT13_MSG_DATA                                                                     0x1c036\n#define regPCIEMSIX_VECT13_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT13_CONTROL                                                                      0x1c037\n#define regPCIEMSIX_VECT13_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT14_ADDR_LO                                                                      0x1c038\n#define regPCIEMSIX_VECT14_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT14_ADDR_HI                                                                      0x1c039\n#define regPCIEMSIX_VECT14_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT14_MSG_DATA                                                                     0x1c03a\n#define regPCIEMSIX_VECT14_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT14_CONTROL                                                                      0x1c03b\n#define regPCIEMSIX_VECT14_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT15_ADDR_LO                                                                      0x1c03c\n#define regPCIEMSIX_VECT15_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT15_ADDR_HI                                                                      0x1c03d\n#define regPCIEMSIX_VECT15_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT15_MSG_DATA                                                                     0x1c03e\n#define regPCIEMSIX_VECT15_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT15_CONTROL                                                                      0x1c03f\n#define regPCIEMSIX_VECT15_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT16_ADDR_LO                                                                      0x1c040\n#define regPCIEMSIX_VECT16_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT16_ADDR_HI                                                                      0x1c041\n#define regPCIEMSIX_VECT16_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT16_MSG_DATA                                                                     0x1c042\n#define regPCIEMSIX_VECT16_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT16_CONTROL                                                                      0x1c043\n#define regPCIEMSIX_VECT16_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT17_ADDR_LO                                                                      0x1c044\n#define regPCIEMSIX_VECT17_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT17_ADDR_HI                                                                      0x1c045\n#define regPCIEMSIX_VECT17_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT17_MSG_DATA                                                                     0x1c046\n#define regPCIEMSIX_VECT17_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT17_CONTROL                                                                      0x1c047\n#define regPCIEMSIX_VECT17_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT18_ADDR_LO                                                                      0x1c048\n#define regPCIEMSIX_VECT18_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT18_ADDR_HI                                                                      0x1c049\n#define regPCIEMSIX_VECT18_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT18_MSG_DATA                                                                     0x1c04a\n#define regPCIEMSIX_VECT18_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT18_CONTROL                                                                      0x1c04b\n#define regPCIEMSIX_VECT18_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT19_ADDR_LO                                                                      0x1c04c\n#define regPCIEMSIX_VECT19_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT19_ADDR_HI                                                                      0x1c04d\n#define regPCIEMSIX_VECT19_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT19_MSG_DATA                                                                     0x1c04e\n#define regPCIEMSIX_VECT19_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT19_CONTROL                                                                      0x1c04f\n#define regPCIEMSIX_VECT19_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT20_ADDR_LO                                                                      0x1c050\n#define regPCIEMSIX_VECT20_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT20_ADDR_HI                                                                      0x1c051\n#define regPCIEMSIX_VECT20_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT20_MSG_DATA                                                                     0x1c052\n#define regPCIEMSIX_VECT20_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT20_CONTROL                                                                      0x1c053\n#define regPCIEMSIX_VECT20_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT21_ADDR_LO                                                                      0x1c054\n#define regPCIEMSIX_VECT21_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT21_ADDR_HI                                                                      0x1c055\n#define regPCIEMSIX_VECT21_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT21_MSG_DATA                                                                     0x1c056\n#define regPCIEMSIX_VECT21_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT21_CONTROL                                                                      0x1c057\n#define regPCIEMSIX_VECT21_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT22_ADDR_LO                                                                      0x1c058\n#define regPCIEMSIX_VECT22_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT22_ADDR_HI                                                                      0x1c059\n#define regPCIEMSIX_VECT22_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT22_MSG_DATA                                                                     0x1c05a\n#define regPCIEMSIX_VECT22_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT22_CONTROL                                                                      0x1c05b\n#define regPCIEMSIX_VECT22_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT23_ADDR_LO                                                                      0x1c05c\n#define regPCIEMSIX_VECT23_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT23_ADDR_HI                                                                      0x1c05d\n#define regPCIEMSIX_VECT23_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT23_MSG_DATA                                                                     0x1c05e\n#define regPCIEMSIX_VECT23_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT23_CONTROL                                                                      0x1c05f\n#define regPCIEMSIX_VECT23_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT24_ADDR_LO                                                                      0x1c060\n#define regPCIEMSIX_VECT24_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT24_ADDR_HI                                                                      0x1c061\n#define regPCIEMSIX_VECT24_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT24_MSG_DATA                                                                     0x1c062\n#define regPCIEMSIX_VECT24_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT24_CONTROL                                                                      0x1c063\n#define regPCIEMSIX_VECT24_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT25_ADDR_LO                                                                      0x1c064\n#define regPCIEMSIX_VECT25_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT25_ADDR_HI                                                                      0x1c065\n#define regPCIEMSIX_VECT25_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT25_MSG_DATA                                                                     0x1c066\n#define regPCIEMSIX_VECT25_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT25_CONTROL                                                                      0x1c067\n#define regPCIEMSIX_VECT25_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT26_ADDR_LO                                                                      0x1c068\n#define regPCIEMSIX_VECT26_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT26_ADDR_HI                                                                      0x1c069\n#define regPCIEMSIX_VECT26_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT26_MSG_DATA                                                                     0x1c06a\n#define regPCIEMSIX_VECT26_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT26_CONTROL                                                                      0x1c06b\n#define regPCIEMSIX_VECT26_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT27_ADDR_LO                                                                      0x1c06c\n#define regPCIEMSIX_VECT27_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT27_ADDR_HI                                                                      0x1c06d\n#define regPCIEMSIX_VECT27_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT27_MSG_DATA                                                                     0x1c06e\n#define regPCIEMSIX_VECT27_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT27_CONTROL                                                                      0x1c06f\n#define regPCIEMSIX_VECT27_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT28_ADDR_LO                                                                      0x1c070\n#define regPCIEMSIX_VECT28_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT28_ADDR_HI                                                                      0x1c071\n#define regPCIEMSIX_VECT28_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT28_MSG_DATA                                                                     0x1c072\n#define regPCIEMSIX_VECT28_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT28_CONTROL                                                                      0x1c073\n#define regPCIEMSIX_VECT28_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT29_ADDR_LO                                                                      0x1c074\n#define regPCIEMSIX_VECT29_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT29_ADDR_HI                                                                      0x1c075\n#define regPCIEMSIX_VECT29_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT29_MSG_DATA                                                                     0x1c076\n#define regPCIEMSIX_VECT29_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT29_CONTROL                                                                      0x1c077\n#define regPCIEMSIX_VECT29_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT30_ADDR_LO                                                                      0x1c078\n#define regPCIEMSIX_VECT30_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT30_ADDR_HI                                                                      0x1c079\n#define regPCIEMSIX_VECT30_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT30_MSG_DATA                                                                     0x1c07a\n#define regPCIEMSIX_VECT30_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT30_CONTROL                                                                      0x1c07b\n#define regPCIEMSIX_VECT30_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT31_ADDR_LO                                                                      0x1c07c\n#define regPCIEMSIX_VECT31_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT31_ADDR_HI                                                                      0x1c07d\n#define regPCIEMSIX_VECT31_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT31_MSG_DATA                                                                     0x1c07e\n#define regPCIEMSIX_VECT31_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT31_CONTROL                                                                      0x1c07f\n#define regPCIEMSIX_VECT31_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT32_ADDR_LO                                                                      0x1c080\n#define regPCIEMSIX_VECT32_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT32_ADDR_HI                                                                      0x1c081\n#define regPCIEMSIX_VECT32_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT32_MSG_DATA                                                                     0x1c082\n#define regPCIEMSIX_VECT32_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT32_CONTROL                                                                      0x1c083\n#define regPCIEMSIX_VECT32_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT33_ADDR_LO                                                                      0x1c084\n#define regPCIEMSIX_VECT33_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT33_ADDR_HI                                                                      0x1c085\n#define regPCIEMSIX_VECT33_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT33_MSG_DATA                                                                     0x1c086\n#define regPCIEMSIX_VECT33_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT33_CONTROL                                                                      0x1c087\n#define regPCIEMSIX_VECT33_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT34_ADDR_LO                                                                      0x1c088\n#define regPCIEMSIX_VECT34_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT34_ADDR_HI                                                                      0x1c089\n#define regPCIEMSIX_VECT34_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT34_MSG_DATA                                                                     0x1c08a\n#define regPCIEMSIX_VECT34_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT34_CONTROL                                                                      0x1c08b\n#define regPCIEMSIX_VECT34_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT35_ADDR_LO                                                                      0x1c08c\n#define regPCIEMSIX_VECT35_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT35_ADDR_HI                                                                      0x1c08d\n#define regPCIEMSIX_VECT35_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT35_MSG_DATA                                                                     0x1c08e\n#define regPCIEMSIX_VECT35_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT35_CONTROL                                                                      0x1c08f\n#define regPCIEMSIX_VECT35_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT36_ADDR_LO                                                                      0x1c090\n#define regPCIEMSIX_VECT36_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT36_ADDR_HI                                                                      0x1c091\n#define regPCIEMSIX_VECT36_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT36_MSG_DATA                                                                     0x1c092\n#define regPCIEMSIX_VECT36_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT36_CONTROL                                                                      0x1c093\n#define regPCIEMSIX_VECT36_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT37_ADDR_LO                                                                      0x1c094\n#define regPCIEMSIX_VECT37_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT37_ADDR_HI                                                                      0x1c095\n#define regPCIEMSIX_VECT37_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT37_MSG_DATA                                                                     0x1c096\n#define regPCIEMSIX_VECT37_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT37_CONTROL                                                                      0x1c097\n#define regPCIEMSIX_VECT37_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT38_ADDR_LO                                                                      0x1c098\n#define regPCIEMSIX_VECT38_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT38_ADDR_HI                                                                      0x1c099\n#define regPCIEMSIX_VECT38_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT38_MSG_DATA                                                                     0x1c09a\n#define regPCIEMSIX_VECT38_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT38_CONTROL                                                                      0x1c09b\n#define regPCIEMSIX_VECT38_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT39_ADDR_LO                                                                      0x1c09c\n#define regPCIEMSIX_VECT39_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT39_ADDR_HI                                                                      0x1c09d\n#define regPCIEMSIX_VECT39_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT39_MSG_DATA                                                                     0x1c09e\n#define regPCIEMSIX_VECT39_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT39_CONTROL                                                                      0x1c09f\n#define regPCIEMSIX_VECT39_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT40_ADDR_LO                                                                      0x1c0a0\n#define regPCIEMSIX_VECT40_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT40_ADDR_HI                                                                      0x1c0a1\n#define regPCIEMSIX_VECT40_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT40_MSG_DATA                                                                     0x1c0a2\n#define regPCIEMSIX_VECT40_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT40_CONTROL                                                                      0x1c0a3\n#define regPCIEMSIX_VECT40_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT41_ADDR_LO                                                                      0x1c0a4\n#define regPCIEMSIX_VECT41_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT41_ADDR_HI                                                                      0x1c0a5\n#define regPCIEMSIX_VECT41_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT41_MSG_DATA                                                                     0x1c0a6\n#define regPCIEMSIX_VECT41_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT41_CONTROL                                                                      0x1c0a7\n#define regPCIEMSIX_VECT41_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT42_ADDR_LO                                                                      0x1c0a8\n#define regPCIEMSIX_VECT42_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT42_ADDR_HI                                                                      0x1c0a9\n#define regPCIEMSIX_VECT42_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT42_MSG_DATA                                                                     0x1c0aa\n#define regPCIEMSIX_VECT42_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT42_CONTROL                                                                      0x1c0ab\n#define regPCIEMSIX_VECT42_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT43_ADDR_LO                                                                      0x1c0ac\n#define regPCIEMSIX_VECT43_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT43_ADDR_HI                                                                      0x1c0ad\n#define regPCIEMSIX_VECT43_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT43_MSG_DATA                                                                     0x1c0ae\n#define regPCIEMSIX_VECT43_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT43_CONTROL                                                                      0x1c0af\n#define regPCIEMSIX_VECT43_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT44_ADDR_LO                                                                      0x1c0b0\n#define regPCIEMSIX_VECT44_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT44_ADDR_HI                                                                      0x1c0b1\n#define regPCIEMSIX_VECT44_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT44_MSG_DATA                                                                     0x1c0b2\n#define regPCIEMSIX_VECT44_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT44_CONTROL                                                                      0x1c0b3\n#define regPCIEMSIX_VECT44_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT45_ADDR_LO                                                                      0x1c0b4\n#define regPCIEMSIX_VECT45_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT45_ADDR_HI                                                                      0x1c0b5\n#define regPCIEMSIX_VECT45_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT45_MSG_DATA                                                                     0x1c0b6\n#define regPCIEMSIX_VECT45_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT45_CONTROL                                                                      0x1c0b7\n#define regPCIEMSIX_VECT45_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT46_ADDR_LO                                                                      0x1c0b8\n#define regPCIEMSIX_VECT46_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT46_ADDR_HI                                                                      0x1c0b9\n#define regPCIEMSIX_VECT46_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT46_MSG_DATA                                                                     0x1c0ba\n#define regPCIEMSIX_VECT46_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT46_CONTROL                                                                      0x1c0bb\n#define regPCIEMSIX_VECT46_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT47_ADDR_LO                                                                      0x1c0bc\n#define regPCIEMSIX_VECT47_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT47_ADDR_HI                                                                      0x1c0bd\n#define regPCIEMSIX_VECT47_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT47_MSG_DATA                                                                     0x1c0be\n#define regPCIEMSIX_VECT47_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT47_CONTROL                                                                      0x1c0bf\n#define regPCIEMSIX_VECT47_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT48_ADDR_LO                                                                      0x1c0c0\n#define regPCIEMSIX_VECT48_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT48_ADDR_HI                                                                      0x1c0c1\n#define regPCIEMSIX_VECT48_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT48_MSG_DATA                                                                     0x1c0c2\n#define regPCIEMSIX_VECT48_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT48_CONTROL                                                                      0x1c0c3\n#define regPCIEMSIX_VECT48_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT49_ADDR_LO                                                                      0x1c0c4\n#define regPCIEMSIX_VECT49_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT49_ADDR_HI                                                                      0x1c0c5\n#define regPCIEMSIX_VECT49_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT49_MSG_DATA                                                                     0x1c0c6\n#define regPCIEMSIX_VECT49_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT49_CONTROL                                                                      0x1c0c7\n#define regPCIEMSIX_VECT49_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT50_ADDR_LO                                                                      0x1c0c8\n#define regPCIEMSIX_VECT50_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT50_ADDR_HI                                                                      0x1c0c9\n#define regPCIEMSIX_VECT50_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT50_MSG_DATA                                                                     0x1c0ca\n#define regPCIEMSIX_VECT50_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT50_CONTROL                                                                      0x1c0cb\n#define regPCIEMSIX_VECT50_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT51_ADDR_LO                                                                      0x1c0cc\n#define regPCIEMSIX_VECT51_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT51_ADDR_HI                                                                      0x1c0cd\n#define regPCIEMSIX_VECT51_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT51_MSG_DATA                                                                     0x1c0ce\n#define regPCIEMSIX_VECT51_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT51_CONTROL                                                                      0x1c0cf\n#define regPCIEMSIX_VECT51_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT52_ADDR_LO                                                                      0x1c0d0\n#define regPCIEMSIX_VECT52_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT52_ADDR_HI                                                                      0x1c0d1\n#define regPCIEMSIX_VECT52_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT52_MSG_DATA                                                                     0x1c0d2\n#define regPCIEMSIX_VECT52_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT52_CONTROL                                                                      0x1c0d3\n#define regPCIEMSIX_VECT52_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT53_ADDR_LO                                                                      0x1c0d4\n#define regPCIEMSIX_VECT53_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT53_ADDR_HI                                                                      0x1c0d5\n#define regPCIEMSIX_VECT53_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT53_MSG_DATA                                                                     0x1c0d6\n#define regPCIEMSIX_VECT53_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT53_CONTROL                                                                      0x1c0d7\n#define regPCIEMSIX_VECT53_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT54_ADDR_LO                                                                      0x1c0d8\n#define regPCIEMSIX_VECT54_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT54_ADDR_HI                                                                      0x1c0d9\n#define regPCIEMSIX_VECT54_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT54_MSG_DATA                                                                     0x1c0da\n#define regPCIEMSIX_VECT54_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT54_CONTROL                                                                      0x1c0db\n#define regPCIEMSIX_VECT54_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT55_ADDR_LO                                                                      0x1c0dc\n#define regPCIEMSIX_VECT55_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT55_ADDR_HI                                                                      0x1c0dd\n#define regPCIEMSIX_VECT55_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT55_MSG_DATA                                                                     0x1c0de\n#define regPCIEMSIX_VECT55_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT55_CONTROL                                                                      0x1c0df\n#define regPCIEMSIX_VECT55_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT56_ADDR_LO                                                                      0x1c0e0\n#define regPCIEMSIX_VECT56_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT56_ADDR_HI                                                                      0x1c0e1\n#define regPCIEMSIX_VECT56_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT56_MSG_DATA                                                                     0x1c0e2\n#define regPCIEMSIX_VECT56_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT56_CONTROL                                                                      0x1c0e3\n#define regPCIEMSIX_VECT56_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT57_ADDR_LO                                                                      0x1c0e4\n#define regPCIEMSIX_VECT57_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT57_ADDR_HI                                                                      0x1c0e5\n#define regPCIEMSIX_VECT57_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT57_MSG_DATA                                                                     0x1c0e6\n#define regPCIEMSIX_VECT57_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT57_CONTROL                                                                      0x1c0e7\n#define regPCIEMSIX_VECT57_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT58_ADDR_LO                                                                      0x1c0e8\n#define regPCIEMSIX_VECT58_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT58_ADDR_HI                                                                      0x1c0e9\n#define regPCIEMSIX_VECT58_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT58_MSG_DATA                                                                     0x1c0ea\n#define regPCIEMSIX_VECT58_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT58_CONTROL                                                                      0x1c0eb\n#define regPCIEMSIX_VECT58_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT59_ADDR_LO                                                                      0x1c0ec\n#define regPCIEMSIX_VECT59_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT59_ADDR_HI                                                                      0x1c0ed\n#define regPCIEMSIX_VECT59_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT59_MSG_DATA                                                                     0x1c0ee\n#define regPCIEMSIX_VECT59_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT59_CONTROL                                                                      0x1c0ef\n#define regPCIEMSIX_VECT59_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT60_ADDR_LO                                                                      0x1c0f0\n#define regPCIEMSIX_VECT60_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT60_ADDR_HI                                                                      0x1c0f1\n#define regPCIEMSIX_VECT60_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT60_MSG_DATA                                                                     0x1c0f2\n#define regPCIEMSIX_VECT60_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT60_CONTROL                                                                      0x1c0f3\n#define regPCIEMSIX_VECT60_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT61_ADDR_LO                                                                      0x1c0f4\n#define regPCIEMSIX_VECT61_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT61_ADDR_HI                                                                      0x1c0f5\n#define regPCIEMSIX_VECT61_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT61_MSG_DATA                                                                     0x1c0f6\n#define regPCIEMSIX_VECT61_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT61_CONTROL                                                                      0x1c0f7\n#define regPCIEMSIX_VECT61_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT62_ADDR_LO                                                                      0x1c0f8\n#define regPCIEMSIX_VECT62_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT62_ADDR_HI                                                                      0x1c0f9\n#define regPCIEMSIX_VECT62_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT62_MSG_DATA                                                                     0x1c0fa\n#define regPCIEMSIX_VECT62_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT62_CONTROL                                                                      0x1c0fb\n#define regPCIEMSIX_VECT62_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT63_ADDR_LO                                                                      0x1c0fc\n#define regPCIEMSIX_VECT63_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT63_ADDR_HI                                                                      0x1c0fd\n#define regPCIEMSIX_VECT63_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT63_MSG_DATA                                                                     0x1c0fe\n#define regPCIEMSIX_VECT63_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT63_CONTROL                                                                      0x1c0ff\n#define regPCIEMSIX_VECT63_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT64_ADDR_LO                                                                      0x1c100\n#define regPCIEMSIX_VECT64_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT64_ADDR_HI                                                                      0x1c101\n#define regPCIEMSIX_VECT64_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT64_MSG_DATA                                                                     0x1c102\n#define regPCIEMSIX_VECT64_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT64_CONTROL                                                                      0x1c103\n#define regPCIEMSIX_VECT64_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT65_ADDR_LO                                                                      0x1c104\n#define regPCIEMSIX_VECT65_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT65_ADDR_HI                                                                      0x1c105\n#define regPCIEMSIX_VECT65_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT65_MSG_DATA                                                                     0x1c106\n#define regPCIEMSIX_VECT65_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT65_CONTROL                                                                      0x1c107\n#define regPCIEMSIX_VECT65_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT66_ADDR_LO                                                                      0x1c108\n#define regPCIEMSIX_VECT66_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT66_ADDR_HI                                                                      0x1c109\n#define regPCIEMSIX_VECT66_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT66_MSG_DATA                                                                     0x1c10a\n#define regPCIEMSIX_VECT66_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT66_CONTROL                                                                      0x1c10b\n#define regPCIEMSIX_VECT66_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT67_ADDR_LO                                                                      0x1c10c\n#define regPCIEMSIX_VECT67_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT67_ADDR_HI                                                                      0x1c10d\n#define regPCIEMSIX_VECT67_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT67_MSG_DATA                                                                     0x1c10e\n#define regPCIEMSIX_VECT67_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT67_CONTROL                                                                      0x1c10f\n#define regPCIEMSIX_VECT67_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT68_ADDR_LO                                                                      0x1c110\n#define regPCIEMSIX_VECT68_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT68_ADDR_HI                                                                      0x1c111\n#define regPCIEMSIX_VECT68_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT68_MSG_DATA                                                                     0x1c112\n#define regPCIEMSIX_VECT68_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT68_CONTROL                                                                      0x1c113\n#define regPCIEMSIX_VECT68_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT69_ADDR_LO                                                                      0x1c114\n#define regPCIEMSIX_VECT69_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT69_ADDR_HI                                                                      0x1c115\n#define regPCIEMSIX_VECT69_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT69_MSG_DATA                                                                     0x1c116\n#define regPCIEMSIX_VECT69_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT69_CONTROL                                                                      0x1c117\n#define regPCIEMSIX_VECT69_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT70_ADDR_LO                                                                      0x1c118\n#define regPCIEMSIX_VECT70_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT70_ADDR_HI                                                                      0x1c119\n#define regPCIEMSIX_VECT70_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT70_MSG_DATA                                                                     0x1c11a\n#define regPCIEMSIX_VECT70_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT70_CONTROL                                                                      0x1c11b\n#define regPCIEMSIX_VECT70_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT71_ADDR_LO                                                                      0x1c11c\n#define regPCIEMSIX_VECT71_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT71_ADDR_HI                                                                      0x1c11d\n#define regPCIEMSIX_VECT71_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT71_MSG_DATA                                                                     0x1c11e\n#define regPCIEMSIX_VECT71_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT71_CONTROL                                                                      0x1c11f\n#define regPCIEMSIX_VECT71_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT72_ADDR_LO                                                                      0x1c120\n#define regPCIEMSIX_VECT72_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT72_ADDR_HI                                                                      0x1c121\n#define regPCIEMSIX_VECT72_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT72_MSG_DATA                                                                     0x1c122\n#define regPCIEMSIX_VECT72_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT72_CONTROL                                                                      0x1c123\n#define regPCIEMSIX_VECT72_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT73_ADDR_LO                                                                      0x1c124\n#define regPCIEMSIX_VECT73_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT73_ADDR_HI                                                                      0x1c125\n#define regPCIEMSIX_VECT73_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT73_MSG_DATA                                                                     0x1c126\n#define regPCIEMSIX_VECT73_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT73_CONTROL                                                                      0x1c127\n#define regPCIEMSIX_VECT73_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT74_ADDR_LO                                                                      0x1c128\n#define regPCIEMSIX_VECT74_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT74_ADDR_HI                                                                      0x1c129\n#define regPCIEMSIX_VECT74_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT74_MSG_DATA                                                                     0x1c12a\n#define regPCIEMSIX_VECT74_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT74_CONTROL                                                                      0x1c12b\n#define regPCIEMSIX_VECT74_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT75_ADDR_LO                                                                      0x1c12c\n#define regPCIEMSIX_VECT75_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT75_ADDR_HI                                                                      0x1c12d\n#define regPCIEMSIX_VECT75_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT75_MSG_DATA                                                                     0x1c12e\n#define regPCIEMSIX_VECT75_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT75_CONTROL                                                                      0x1c12f\n#define regPCIEMSIX_VECT75_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT76_ADDR_LO                                                                      0x1c130\n#define regPCIEMSIX_VECT76_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT76_ADDR_HI                                                                      0x1c131\n#define regPCIEMSIX_VECT76_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT76_MSG_DATA                                                                     0x1c132\n#define regPCIEMSIX_VECT76_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT76_CONTROL                                                                      0x1c133\n#define regPCIEMSIX_VECT76_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT77_ADDR_LO                                                                      0x1c134\n#define regPCIEMSIX_VECT77_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT77_ADDR_HI                                                                      0x1c135\n#define regPCIEMSIX_VECT77_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT77_MSG_DATA                                                                     0x1c136\n#define regPCIEMSIX_VECT77_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT77_CONTROL                                                                      0x1c137\n#define regPCIEMSIX_VECT77_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT78_ADDR_LO                                                                      0x1c138\n#define regPCIEMSIX_VECT78_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT78_ADDR_HI                                                                      0x1c139\n#define regPCIEMSIX_VECT78_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT78_MSG_DATA                                                                     0x1c13a\n#define regPCIEMSIX_VECT78_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT78_CONTROL                                                                      0x1c13b\n#define regPCIEMSIX_VECT78_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT79_ADDR_LO                                                                      0x1c13c\n#define regPCIEMSIX_VECT79_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT79_ADDR_HI                                                                      0x1c13d\n#define regPCIEMSIX_VECT79_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT79_MSG_DATA                                                                     0x1c13e\n#define regPCIEMSIX_VECT79_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT79_CONTROL                                                                      0x1c13f\n#define regPCIEMSIX_VECT79_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT80_ADDR_LO                                                                      0x1c140\n#define regPCIEMSIX_VECT80_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT80_ADDR_HI                                                                      0x1c141\n#define regPCIEMSIX_VECT80_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT80_MSG_DATA                                                                     0x1c142\n#define regPCIEMSIX_VECT80_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT80_CONTROL                                                                      0x1c143\n#define regPCIEMSIX_VECT80_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT81_ADDR_LO                                                                      0x1c144\n#define regPCIEMSIX_VECT81_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT81_ADDR_HI                                                                      0x1c145\n#define regPCIEMSIX_VECT81_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT81_MSG_DATA                                                                     0x1c146\n#define regPCIEMSIX_VECT81_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT81_CONTROL                                                                      0x1c147\n#define regPCIEMSIX_VECT81_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT82_ADDR_LO                                                                      0x1c148\n#define regPCIEMSIX_VECT82_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT82_ADDR_HI                                                                      0x1c149\n#define regPCIEMSIX_VECT82_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT82_MSG_DATA                                                                     0x1c14a\n#define regPCIEMSIX_VECT82_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT82_CONTROL                                                                      0x1c14b\n#define regPCIEMSIX_VECT82_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT83_ADDR_LO                                                                      0x1c14c\n#define regPCIEMSIX_VECT83_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT83_ADDR_HI                                                                      0x1c14d\n#define regPCIEMSIX_VECT83_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT83_MSG_DATA                                                                     0x1c14e\n#define regPCIEMSIX_VECT83_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT83_CONTROL                                                                      0x1c14f\n#define regPCIEMSIX_VECT83_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT84_ADDR_LO                                                                      0x1c150\n#define regPCIEMSIX_VECT84_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT84_ADDR_HI                                                                      0x1c151\n#define regPCIEMSIX_VECT84_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT84_MSG_DATA                                                                     0x1c152\n#define regPCIEMSIX_VECT84_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT84_CONTROL                                                                      0x1c153\n#define regPCIEMSIX_VECT84_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT85_ADDR_LO                                                                      0x1c154\n#define regPCIEMSIX_VECT85_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT85_ADDR_HI                                                                      0x1c155\n#define regPCIEMSIX_VECT85_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT85_MSG_DATA                                                                     0x1c156\n#define regPCIEMSIX_VECT85_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT85_CONTROL                                                                      0x1c157\n#define regPCIEMSIX_VECT85_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT86_ADDR_LO                                                                      0x1c158\n#define regPCIEMSIX_VECT86_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT86_ADDR_HI                                                                      0x1c159\n#define regPCIEMSIX_VECT86_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT86_MSG_DATA                                                                     0x1c15a\n#define regPCIEMSIX_VECT86_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT86_CONTROL                                                                      0x1c15b\n#define regPCIEMSIX_VECT86_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT87_ADDR_LO                                                                      0x1c15c\n#define regPCIEMSIX_VECT87_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT87_ADDR_HI                                                                      0x1c15d\n#define regPCIEMSIX_VECT87_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT87_MSG_DATA                                                                     0x1c15e\n#define regPCIEMSIX_VECT87_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT87_CONTROL                                                                      0x1c15f\n#define regPCIEMSIX_VECT87_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT88_ADDR_LO                                                                      0x1c160\n#define regPCIEMSIX_VECT88_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT88_ADDR_HI                                                                      0x1c161\n#define regPCIEMSIX_VECT88_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT88_MSG_DATA                                                                     0x1c162\n#define regPCIEMSIX_VECT88_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT88_CONTROL                                                                      0x1c163\n#define regPCIEMSIX_VECT88_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT89_ADDR_LO                                                                      0x1c164\n#define regPCIEMSIX_VECT89_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT89_ADDR_HI                                                                      0x1c165\n#define regPCIEMSIX_VECT89_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT89_MSG_DATA                                                                     0x1c166\n#define regPCIEMSIX_VECT89_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT89_CONTROL                                                                      0x1c167\n#define regPCIEMSIX_VECT89_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT90_ADDR_LO                                                                      0x1c168\n#define regPCIEMSIX_VECT90_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT90_ADDR_HI                                                                      0x1c169\n#define regPCIEMSIX_VECT90_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT90_MSG_DATA                                                                     0x1c16a\n#define regPCIEMSIX_VECT90_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT90_CONTROL                                                                      0x1c16b\n#define regPCIEMSIX_VECT90_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT91_ADDR_LO                                                                      0x1c16c\n#define regPCIEMSIX_VECT91_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT91_ADDR_HI                                                                      0x1c16d\n#define regPCIEMSIX_VECT91_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT91_MSG_DATA                                                                     0x1c16e\n#define regPCIEMSIX_VECT91_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT91_CONTROL                                                                      0x1c16f\n#define regPCIEMSIX_VECT91_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT92_ADDR_LO                                                                      0x1c170\n#define regPCIEMSIX_VECT92_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT92_ADDR_HI                                                                      0x1c171\n#define regPCIEMSIX_VECT92_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT92_MSG_DATA                                                                     0x1c172\n#define regPCIEMSIX_VECT92_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT92_CONTROL                                                                      0x1c173\n#define regPCIEMSIX_VECT92_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT93_ADDR_LO                                                                      0x1c174\n#define regPCIEMSIX_VECT93_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT93_ADDR_HI                                                                      0x1c175\n#define regPCIEMSIX_VECT93_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT93_MSG_DATA                                                                     0x1c176\n#define regPCIEMSIX_VECT93_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT93_CONTROL                                                                      0x1c177\n#define regPCIEMSIX_VECT93_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT94_ADDR_LO                                                                      0x1c178\n#define regPCIEMSIX_VECT94_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT94_ADDR_HI                                                                      0x1c179\n#define regPCIEMSIX_VECT94_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT94_MSG_DATA                                                                     0x1c17a\n#define regPCIEMSIX_VECT94_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT94_CONTROL                                                                      0x1c17b\n#define regPCIEMSIX_VECT94_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT95_ADDR_LO                                                                      0x1c17c\n#define regPCIEMSIX_VECT95_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT95_ADDR_HI                                                                      0x1c17d\n#define regPCIEMSIX_VECT95_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT95_MSG_DATA                                                                     0x1c17e\n#define regPCIEMSIX_VECT95_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT95_CONTROL                                                                      0x1c17f\n#define regPCIEMSIX_VECT95_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT96_ADDR_LO                                                                      0x1c180\n#define regPCIEMSIX_VECT96_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT96_ADDR_HI                                                                      0x1c181\n#define regPCIEMSIX_VECT96_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT96_MSG_DATA                                                                     0x1c182\n#define regPCIEMSIX_VECT96_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT96_CONTROL                                                                      0x1c183\n#define regPCIEMSIX_VECT96_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT97_ADDR_LO                                                                      0x1c184\n#define regPCIEMSIX_VECT97_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT97_ADDR_HI                                                                      0x1c185\n#define regPCIEMSIX_VECT97_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT97_MSG_DATA                                                                     0x1c186\n#define regPCIEMSIX_VECT97_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT97_CONTROL                                                                      0x1c187\n#define regPCIEMSIX_VECT97_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT98_ADDR_LO                                                                      0x1c188\n#define regPCIEMSIX_VECT98_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT98_ADDR_HI                                                                      0x1c189\n#define regPCIEMSIX_VECT98_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT98_MSG_DATA                                                                     0x1c18a\n#define regPCIEMSIX_VECT98_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT98_CONTROL                                                                      0x1c18b\n#define regPCIEMSIX_VECT98_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT99_ADDR_LO                                                                      0x1c18c\n#define regPCIEMSIX_VECT99_ADDR_LO_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT99_ADDR_HI                                                                      0x1c18d\n#define regPCIEMSIX_VECT99_ADDR_HI_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT99_MSG_DATA                                                                     0x1c18e\n#define regPCIEMSIX_VECT99_MSG_DATA_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT99_CONTROL                                                                      0x1c18f\n#define regPCIEMSIX_VECT99_CONTROL_BASE_IDX                                                             5\n#define regPCIEMSIX_VECT100_ADDR_LO                                                                     0x1c190\n#define regPCIEMSIX_VECT100_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT100_ADDR_HI                                                                     0x1c191\n#define regPCIEMSIX_VECT100_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT100_MSG_DATA                                                                    0x1c192\n#define regPCIEMSIX_VECT100_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT100_CONTROL                                                                     0x1c193\n#define regPCIEMSIX_VECT100_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT101_ADDR_LO                                                                     0x1c194\n#define regPCIEMSIX_VECT101_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT101_ADDR_HI                                                                     0x1c195\n#define regPCIEMSIX_VECT101_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT101_MSG_DATA                                                                    0x1c196\n#define regPCIEMSIX_VECT101_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT101_CONTROL                                                                     0x1c197\n#define regPCIEMSIX_VECT101_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT102_ADDR_LO                                                                     0x1c198\n#define regPCIEMSIX_VECT102_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT102_ADDR_HI                                                                     0x1c199\n#define regPCIEMSIX_VECT102_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT102_MSG_DATA                                                                    0x1c19a\n#define regPCIEMSIX_VECT102_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT102_CONTROL                                                                     0x1c19b\n#define regPCIEMSIX_VECT102_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT103_ADDR_LO                                                                     0x1c19c\n#define regPCIEMSIX_VECT103_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT103_ADDR_HI                                                                     0x1c19d\n#define regPCIEMSIX_VECT103_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT103_MSG_DATA                                                                    0x1c19e\n#define regPCIEMSIX_VECT103_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT103_CONTROL                                                                     0x1c19f\n#define regPCIEMSIX_VECT103_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT104_ADDR_LO                                                                     0x1c1a0\n#define regPCIEMSIX_VECT104_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT104_ADDR_HI                                                                     0x1c1a1\n#define regPCIEMSIX_VECT104_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT104_MSG_DATA                                                                    0x1c1a2\n#define regPCIEMSIX_VECT104_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT104_CONTROL                                                                     0x1c1a3\n#define regPCIEMSIX_VECT104_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT105_ADDR_LO                                                                     0x1c1a4\n#define regPCIEMSIX_VECT105_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT105_ADDR_HI                                                                     0x1c1a5\n#define regPCIEMSIX_VECT105_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT105_MSG_DATA                                                                    0x1c1a6\n#define regPCIEMSIX_VECT105_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT105_CONTROL                                                                     0x1c1a7\n#define regPCIEMSIX_VECT105_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT106_ADDR_LO                                                                     0x1c1a8\n#define regPCIEMSIX_VECT106_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT106_ADDR_HI                                                                     0x1c1a9\n#define regPCIEMSIX_VECT106_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT106_MSG_DATA                                                                    0x1c1aa\n#define regPCIEMSIX_VECT106_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT106_CONTROL                                                                     0x1c1ab\n#define regPCIEMSIX_VECT106_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT107_ADDR_LO                                                                     0x1c1ac\n#define regPCIEMSIX_VECT107_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT107_ADDR_HI                                                                     0x1c1ad\n#define regPCIEMSIX_VECT107_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT107_MSG_DATA                                                                    0x1c1ae\n#define regPCIEMSIX_VECT107_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT107_CONTROL                                                                     0x1c1af\n#define regPCIEMSIX_VECT107_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT108_ADDR_LO                                                                     0x1c1b0\n#define regPCIEMSIX_VECT108_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT108_ADDR_HI                                                                     0x1c1b1\n#define regPCIEMSIX_VECT108_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT108_MSG_DATA                                                                    0x1c1b2\n#define regPCIEMSIX_VECT108_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT108_CONTROL                                                                     0x1c1b3\n#define regPCIEMSIX_VECT108_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT109_ADDR_LO                                                                     0x1c1b4\n#define regPCIEMSIX_VECT109_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT109_ADDR_HI                                                                     0x1c1b5\n#define regPCIEMSIX_VECT109_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT109_MSG_DATA                                                                    0x1c1b6\n#define regPCIEMSIX_VECT109_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT109_CONTROL                                                                     0x1c1b7\n#define regPCIEMSIX_VECT109_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT110_ADDR_LO                                                                     0x1c1b8\n#define regPCIEMSIX_VECT110_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT110_ADDR_HI                                                                     0x1c1b9\n#define regPCIEMSIX_VECT110_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT110_MSG_DATA                                                                    0x1c1ba\n#define regPCIEMSIX_VECT110_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT110_CONTROL                                                                     0x1c1bb\n#define regPCIEMSIX_VECT110_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT111_ADDR_LO                                                                     0x1c1bc\n#define regPCIEMSIX_VECT111_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT111_ADDR_HI                                                                     0x1c1bd\n#define regPCIEMSIX_VECT111_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT111_MSG_DATA                                                                    0x1c1be\n#define regPCIEMSIX_VECT111_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT111_CONTROL                                                                     0x1c1bf\n#define regPCIEMSIX_VECT111_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT112_ADDR_LO                                                                     0x1c1c0\n#define regPCIEMSIX_VECT112_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT112_ADDR_HI                                                                     0x1c1c1\n#define regPCIEMSIX_VECT112_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT112_MSG_DATA                                                                    0x1c1c2\n#define regPCIEMSIX_VECT112_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT112_CONTROL                                                                     0x1c1c3\n#define regPCIEMSIX_VECT112_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT113_ADDR_LO                                                                     0x1c1c4\n#define regPCIEMSIX_VECT113_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT113_ADDR_HI                                                                     0x1c1c5\n#define regPCIEMSIX_VECT113_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT113_MSG_DATA                                                                    0x1c1c6\n#define regPCIEMSIX_VECT113_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT113_CONTROL                                                                     0x1c1c7\n#define regPCIEMSIX_VECT113_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT114_ADDR_LO                                                                     0x1c1c8\n#define regPCIEMSIX_VECT114_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT114_ADDR_HI                                                                     0x1c1c9\n#define regPCIEMSIX_VECT114_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT114_MSG_DATA                                                                    0x1c1ca\n#define regPCIEMSIX_VECT114_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT114_CONTROL                                                                     0x1c1cb\n#define regPCIEMSIX_VECT114_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT115_ADDR_LO                                                                     0x1c1cc\n#define regPCIEMSIX_VECT115_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT115_ADDR_HI                                                                     0x1c1cd\n#define regPCIEMSIX_VECT115_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT115_MSG_DATA                                                                    0x1c1ce\n#define regPCIEMSIX_VECT115_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT115_CONTROL                                                                     0x1c1cf\n#define regPCIEMSIX_VECT115_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT116_ADDR_LO                                                                     0x1c1d0\n#define regPCIEMSIX_VECT116_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT116_ADDR_HI                                                                     0x1c1d1\n#define regPCIEMSIX_VECT116_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT116_MSG_DATA                                                                    0x1c1d2\n#define regPCIEMSIX_VECT116_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT116_CONTROL                                                                     0x1c1d3\n#define regPCIEMSIX_VECT116_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT117_ADDR_LO                                                                     0x1c1d4\n#define regPCIEMSIX_VECT117_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT117_ADDR_HI                                                                     0x1c1d5\n#define regPCIEMSIX_VECT117_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT117_MSG_DATA                                                                    0x1c1d6\n#define regPCIEMSIX_VECT117_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT117_CONTROL                                                                     0x1c1d7\n#define regPCIEMSIX_VECT117_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT118_ADDR_LO                                                                     0x1c1d8\n#define regPCIEMSIX_VECT118_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT118_ADDR_HI                                                                     0x1c1d9\n#define regPCIEMSIX_VECT118_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT118_MSG_DATA                                                                    0x1c1da\n#define regPCIEMSIX_VECT118_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT118_CONTROL                                                                     0x1c1db\n#define regPCIEMSIX_VECT118_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT119_ADDR_LO                                                                     0x1c1dc\n#define regPCIEMSIX_VECT119_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT119_ADDR_HI                                                                     0x1c1dd\n#define regPCIEMSIX_VECT119_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT119_MSG_DATA                                                                    0x1c1de\n#define regPCIEMSIX_VECT119_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT119_CONTROL                                                                     0x1c1df\n#define regPCIEMSIX_VECT119_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT120_ADDR_LO                                                                     0x1c1e0\n#define regPCIEMSIX_VECT120_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT120_ADDR_HI                                                                     0x1c1e1\n#define regPCIEMSIX_VECT120_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT120_MSG_DATA                                                                    0x1c1e2\n#define regPCIEMSIX_VECT120_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT120_CONTROL                                                                     0x1c1e3\n#define regPCIEMSIX_VECT120_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT121_ADDR_LO                                                                     0x1c1e4\n#define regPCIEMSIX_VECT121_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT121_ADDR_HI                                                                     0x1c1e5\n#define regPCIEMSIX_VECT121_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT121_MSG_DATA                                                                    0x1c1e6\n#define regPCIEMSIX_VECT121_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT121_CONTROL                                                                     0x1c1e7\n#define regPCIEMSIX_VECT121_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT122_ADDR_LO                                                                     0x1c1e8\n#define regPCIEMSIX_VECT122_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT122_ADDR_HI                                                                     0x1c1e9\n#define regPCIEMSIX_VECT122_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT122_MSG_DATA                                                                    0x1c1ea\n#define regPCIEMSIX_VECT122_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT122_CONTROL                                                                     0x1c1eb\n#define regPCIEMSIX_VECT122_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT123_ADDR_LO                                                                     0x1c1ec\n#define regPCIEMSIX_VECT123_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT123_ADDR_HI                                                                     0x1c1ed\n#define regPCIEMSIX_VECT123_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT123_MSG_DATA                                                                    0x1c1ee\n#define regPCIEMSIX_VECT123_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT123_CONTROL                                                                     0x1c1ef\n#define regPCIEMSIX_VECT123_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT124_ADDR_LO                                                                     0x1c1f0\n#define regPCIEMSIX_VECT124_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT124_ADDR_HI                                                                     0x1c1f1\n#define regPCIEMSIX_VECT124_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT124_MSG_DATA                                                                    0x1c1f2\n#define regPCIEMSIX_VECT124_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT124_CONTROL                                                                     0x1c1f3\n#define regPCIEMSIX_VECT124_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT125_ADDR_LO                                                                     0x1c1f4\n#define regPCIEMSIX_VECT125_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT125_ADDR_HI                                                                     0x1c1f5\n#define regPCIEMSIX_VECT125_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT125_MSG_DATA                                                                    0x1c1f6\n#define regPCIEMSIX_VECT125_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT125_CONTROL                                                                     0x1c1f7\n#define regPCIEMSIX_VECT125_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT126_ADDR_LO                                                                     0x1c1f8\n#define regPCIEMSIX_VECT126_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT126_ADDR_HI                                                                     0x1c1f9\n#define regPCIEMSIX_VECT126_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT126_MSG_DATA                                                                    0x1c1fa\n#define regPCIEMSIX_VECT126_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT126_CONTROL                                                                     0x1c1fb\n#define regPCIEMSIX_VECT126_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT127_ADDR_LO                                                                     0x1c1fc\n#define regPCIEMSIX_VECT127_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT127_ADDR_HI                                                                     0x1c1fd\n#define regPCIEMSIX_VECT127_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT127_MSG_DATA                                                                    0x1c1fe\n#define regPCIEMSIX_VECT127_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT127_CONTROL                                                                     0x1c1ff\n#define regPCIEMSIX_VECT127_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT128_ADDR_LO                                                                     0x1c200\n#define regPCIEMSIX_VECT128_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT128_ADDR_HI                                                                     0x1c201\n#define regPCIEMSIX_VECT128_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT128_MSG_DATA                                                                    0x1c202\n#define regPCIEMSIX_VECT128_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT128_CONTROL                                                                     0x1c203\n#define regPCIEMSIX_VECT128_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT129_ADDR_LO                                                                     0x1c204\n#define regPCIEMSIX_VECT129_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT129_ADDR_HI                                                                     0x1c205\n#define regPCIEMSIX_VECT129_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT129_MSG_DATA                                                                    0x1c206\n#define regPCIEMSIX_VECT129_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT129_CONTROL                                                                     0x1c207\n#define regPCIEMSIX_VECT129_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT130_ADDR_LO                                                                     0x1c208\n#define regPCIEMSIX_VECT130_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT130_ADDR_HI                                                                     0x1c209\n#define regPCIEMSIX_VECT130_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT130_MSG_DATA                                                                    0x1c20a\n#define regPCIEMSIX_VECT130_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT130_CONTROL                                                                     0x1c20b\n#define regPCIEMSIX_VECT130_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT131_ADDR_LO                                                                     0x1c20c\n#define regPCIEMSIX_VECT131_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT131_ADDR_HI                                                                     0x1c20d\n#define regPCIEMSIX_VECT131_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT131_MSG_DATA                                                                    0x1c20e\n#define regPCIEMSIX_VECT131_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT131_CONTROL                                                                     0x1c20f\n#define regPCIEMSIX_VECT131_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT132_ADDR_LO                                                                     0x1c210\n#define regPCIEMSIX_VECT132_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT132_ADDR_HI                                                                     0x1c211\n#define regPCIEMSIX_VECT132_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT132_MSG_DATA                                                                    0x1c212\n#define regPCIEMSIX_VECT132_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT132_CONTROL                                                                     0x1c213\n#define regPCIEMSIX_VECT132_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT133_ADDR_LO                                                                     0x1c214\n#define regPCIEMSIX_VECT133_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT133_ADDR_HI                                                                     0x1c215\n#define regPCIEMSIX_VECT133_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT133_MSG_DATA                                                                    0x1c216\n#define regPCIEMSIX_VECT133_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT133_CONTROL                                                                     0x1c217\n#define regPCIEMSIX_VECT133_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT134_ADDR_LO                                                                     0x1c218\n#define regPCIEMSIX_VECT134_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT134_ADDR_HI                                                                     0x1c219\n#define regPCIEMSIX_VECT134_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT134_MSG_DATA                                                                    0x1c21a\n#define regPCIEMSIX_VECT134_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT134_CONTROL                                                                     0x1c21b\n#define regPCIEMSIX_VECT134_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT135_ADDR_LO                                                                     0x1c21c\n#define regPCIEMSIX_VECT135_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT135_ADDR_HI                                                                     0x1c21d\n#define regPCIEMSIX_VECT135_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT135_MSG_DATA                                                                    0x1c21e\n#define regPCIEMSIX_VECT135_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT135_CONTROL                                                                     0x1c21f\n#define regPCIEMSIX_VECT135_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT136_ADDR_LO                                                                     0x1c220\n#define regPCIEMSIX_VECT136_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT136_ADDR_HI                                                                     0x1c221\n#define regPCIEMSIX_VECT136_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT136_MSG_DATA                                                                    0x1c222\n#define regPCIEMSIX_VECT136_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT136_CONTROL                                                                     0x1c223\n#define regPCIEMSIX_VECT136_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT137_ADDR_LO                                                                     0x1c224\n#define regPCIEMSIX_VECT137_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT137_ADDR_HI                                                                     0x1c225\n#define regPCIEMSIX_VECT137_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT137_MSG_DATA                                                                    0x1c226\n#define regPCIEMSIX_VECT137_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT137_CONTROL                                                                     0x1c227\n#define regPCIEMSIX_VECT137_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT138_ADDR_LO                                                                     0x1c228\n#define regPCIEMSIX_VECT138_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT138_ADDR_HI                                                                     0x1c229\n#define regPCIEMSIX_VECT138_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT138_MSG_DATA                                                                    0x1c22a\n#define regPCIEMSIX_VECT138_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT138_CONTROL                                                                     0x1c22b\n#define regPCIEMSIX_VECT138_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT139_ADDR_LO                                                                     0x1c22c\n#define regPCIEMSIX_VECT139_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT139_ADDR_HI                                                                     0x1c22d\n#define regPCIEMSIX_VECT139_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT139_MSG_DATA                                                                    0x1c22e\n#define regPCIEMSIX_VECT139_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT139_CONTROL                                                                     0x1c22f\n#define regPCIEMSIX_VECT139_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT140_ADDR_LO                                                                     0x1c230\n#define regPCIEMSIX_VECT140_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT140_ADDR_HI                                                                     0x1c231\n#define regPCIEMSIX_VECT140_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT140_MSG_DATA                                                                    0x1c232\n#define regPCIEMSIX_VECT140_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT140_CONTROL                                                                     0x1c233\n#define regPCIEMSIX_VECT140_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT141_ADDR_LO                                                                     0x1c234\n#define regPCIEMSIX_VECT141_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT141_ADDR_HI                                                                     0x1c235\n#define regPCIEMSIX_VECT141_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT141_MSG_DATA                                                                    0x1c236\n#define regPCIEMSIX_VECT141_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT141_CONTROL                                                                     0x1c237\n#define regPCIEMSIX_VECT141_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT142_ADDR_LO                                                                     0x1c238\n#define regPCIEMSIX_VECT142_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT142_ADDR_HI                                                                     0x1c239\n#define regPCIEMSIX_VECT142_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT142_MSG_DATA                                                                    0x1c23a\n#define regPCIEMSIX_VECT142_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT142_CONTROL                                                                     0x1c23b\n#define regPCIEMSIX_VECT142_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT143_ADDR_LO                                                                     0x1c23c\n#define regPCIEMSIX_VECT143_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT143_ADDR_HI                                                                     0x1c23d\n#define regPCIEMSIX_VECT143_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT143_MSG_DATA                                                                    0x1c23e\n#define regPCIEMSIX_VECT143_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT143_CONTROL                                                                     0x1c23f\n#define regPCIEMSIX_VECT143_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT144_ADDR_LO                                                                     0x1c240\n#define regPCIEMSIX_VECT144_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT144_ADDR_HI                                                                     0x1c241\n#define regPCIEMSIX_VECT144_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT144_MSG_DATA                                                                    0x1c242\n#define regPCIEMSIX_VECT144_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT144_CONTROL                                                                     0x1c243\n#define regPCIEMSIX_VECT144_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT145_ADDR_LO                                                                     0x1c244\n#define regPCIEMSIX_VECT145_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT145_ADDR_HI                                                                     0x1c245\n#define regPCIEMSIX_VECT145_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT145_MSG_DATA                                                                    0x1c246\n#define regPCIEMSIX_VECT145_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT145_CONTROL                                                                     0x1c247\n#define regPCIEMSIX_VECT145_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT146_ADDR_LO                                                                     0x1c248\n#define regPCIEMSIX_VECT146_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT146_ADDR_HI                                                                     0x1c249\n#define regPCIEMSIX_VECT146_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT146_MSG_DATA                                                                    0x1c24a\n#define regPCIEMSIX_VECT146_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT146_CONTROL                                                                     0x1c24b\n#define regPCIEMSIX_VECT146_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT147_ADDR_LO                                                                     0x1c24c\n#define regPCIEMSIX_VECT147_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT147_ADDR_HI                                                                     0x1c24d\n#define regPCIEMSIX_VECT147_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT147_MSG_DATA                                                                    0x1c24e\n#define regPCIEMSIX_VECT147_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT147_CONTROL                                                                     0x1c24f\n#define regPCIEMSIX_VECT147_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT148_ADDR_LO                                                                     0x1c250\n#define regPCIEMSIX_VECT148_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT148_ADDR_HI                                                                     0x1c251\n#define regPCIEMSIX_VECT148_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT148_MSG_DATA                                                                    0x1c252\n#define regPCIEMSIX_VECT148_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT148_CONTROL                                                                     0x1c253\n#define regPCIEMSIX_VECT148_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT149_ADDR_LO                                                                     0x1c254\n#define regPCIEMSIX_VECT149_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT149_ADDR_HI                                                                     0x1c255\n#define regPCIEMSIX_VECT149_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT149_MSG_DATA                                                                    0x1c256\n#define regPCIEMSIX_VECT149_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT149_CONTROL                                                                     0x1c257\n#define regPCIEMSIX_VECT149_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT150_ADDR_LO                                                                     0x1c258\n#define regPCIEMSIX_VECT150_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT150_ADDR_HI                                                                     0x1c259\n#define regPCIEMSIX_VECT150_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT150_MSG_DATA                                                                    0x1c25a\n#define regPCIEMSIX_VECT150_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT150_CONTROL                                                                     0x1c25b\n#define regPCIEMSIX_VECT150_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT151_ADDR_LO                                                                     0x1c25c\n#define regPCIEMSIX_VECT151_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT151_ADDR_HI                                                                     0x1c25d\n#define regPCIEMSIX_VECT151_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT151_MSG_DATA                                                                    0x1c25e\n#define regPCIEMSIX_VECT151_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT151_CONTROL                                                                     0x1c25f\n#define regPCIEMSIX_VECT151_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT152_ADDR_LO                                                                     0x1c260\n#define regPCIEMSIX_VECT152_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT152_ADDR_HI                                                                     0x1c261\n#define regPCIEMSIX_VECT152_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT152_MSG_DATA                                                                    0x1c262\n#define regPCIEMSIX_VECT152_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT152_CONTROL                                                                     0x1c263\n#define regPCIEMSIX_VECT152_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT153_ADDR_LO                                                                     0x1c264\n#define regPCIEMSIX_VECT153_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT153_ADDR_HI                                                                     0x1c265\n#define regPCIEMSIX_VECT153_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT153_MSG_DATA                                                                    0x1c266\n#define regPCIEMSIX_VECT153_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT153_CONTROL                                                                     0x1c267\n#define regPCIEMSIX_VECT153_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT154_ADDR_LO                                                                     0x1c268\n#define regPCIEMSIX_VECT154_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT154_ADDR_HI                                                                     0x1c269\n#define regPCIEMSIX_VECT154_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT154_MSG_DATA                                                                    0x1c26a\n#define regPCIEMSIX_VECT154_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT154_CONTROL                                                                     0x1c26b\n#define regPCIEMSIX_VECT154_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT155_ADDR_LO                                                                     0x1c26c\n#define regPCIEMSIX_VECT155_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT155_ADDR_HI                                                                     0x1c26d\n#define regPCIEMSIX_VECT155_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT155_MSG_DATA                                                                    0x1c26e\n#define regPCIEMSIX_VECT155_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT155_CONTROL                                                                     0x1c26f\n#define regPCIEMSIX_VECT155_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT156_ADDR_LO                                                                     0x1c270\n#define regPCIEMSIX_VECT156_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT156_ADDR_HI                                                                     0x1c271\n#define regPCIEMSIX_VECT156_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT156_MSG_DATA                                                                    0x1c272\n#define regPCIEMSIX_VECT156_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT156_CONTROL                                                                     0x1c273\n#define regPCIEMSIX_VECT156_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT157_ADDR_LO                                                                     0x1c274\n#define regPCIEMSIX_VECT157_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT157_ADDR_HI                                                                     0x1c275\n#define regPCIEMSIX_VECT157_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT157_MSG_DATA                                                                    0x1c276\n#define regPCIEMSIX_VECT157_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT157_CONTROL                                                                     0x1c277\n#define regPCIEMSIX_VECT157_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT158_ADDR_LO                                                                     0x1c278\n#define regPCIEMSIX_VECT158_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT158_ADDR_HI                                                                     0x1c279\n#define regPCIEMSIX_VECT158_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT158_MSG_DATA                                                                    0x1c27a\n#define regPCIEMSIX_VECT158_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT158_CONTROL                                                                     0x1c27b\n#define regPCIEMSIX_VECT158_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT159_ADDR_LO                                                                     0x1c27c\n#define regPCIEMSIX_VECT159_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT159_ADDR_HI                                                                     0x1c27d\n#define regPCIEMSIX_VECT159_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT159_MSG_DATA                                                                    0x1c27e\n#define regPCIEMSIX_VECT159_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT159_CONTROL                                                                     0x1c27f\n#define regPCIEMSIX_VECT159_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT160_ADDR_LO                                                                     0x1c280\n#define regPCIEMSIX_VECT160_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT160_ADDR_HI                                                                     0x1c281\n#define regPCIEMSIX_VECT160_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT160_MSG_DATA                                                                    0x1c282\n#define regPCIEMSIX_VECT160_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT160_CONTROL                                                                     0x1c283\n#define regPCIEMSIX_VECT160_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT161_ADDR_LO                                                                     0x1c284\n#define regPCIEMSIX_VECT161_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT161_ADDR_HI                                                                     0x1c285\n#define regPCIEMSIX_VECT161_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT161_MSG_DATA                                                                    0x1c286\n#define regPCIEMSIX_VECT161_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT161_CONTROL                                                                     0x1c287\n#define regPCIEMSIX_VECT161_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT162_ADDR_LO                                                                     0x1c288\n#define regPCIEMSIX_VECT162_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT162_ADDR_HI                                                                     0x1c289\n#define regPCIEMSIX_VECT162_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT162_MSG_DATA                                                                    0x1c28a\n#define regPCIEMSIX_VECT162_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT162_CONTROL                                                                     0x1c28b\n#define regPCIEMSIX_VECT162_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT163_ADDR_LO                                                                     0x1c28c\n#define regPCIEMSIX_VECT163_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT163_ADDR_HI                                                                     0x1c28d\n#define regPCIEMSIX_VECT163_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT163_MSG_DATA                                                                    0x1c28e\n#define regPCIEMSIX_VECT163_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT163_CONTROL                                                                     0x1c28f\n#define regPCIEMSIX_VECT163_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT164_ADDR_LO                                                                     0x1c290\n#define regPCIEMSIX_VECT164_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT164_ADDR_HI                                                                     0x1c291\n#define regPCIEMSIX_VECT164_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT164_MSG_DATA                                                                    0x1c292\n#define regPCIEMSIX_VECT164_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT164_CONTROL                                                                     0x1c293\n#define regPCIEMSIX_VECT164_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT165_ADDR_LO                                                                     0x1c294\n#define regPCIEMSIX_VECT165_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT165_ADDR_HI                                                                     0x1c295\n#define regPCIEMSIX_VECT165_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT165_MSG_DATA                                                                    0x1c296\n#define regPCIEMSIX_VECT165_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT165_CONTROL                                                                     0x1c297\n#define regPCIEMSIX_VECT165_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT166_ADDR_LO                                                                     0x1c298\n#define regPCIEMSIX_VECT166_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT166_ADDR_HI                                                                     0x1c299\n#define regPCIEMSIX_VECT166_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT166_MSG_DATA                                                                    0x1c29a\n#define regPCIEMSIX_VECT166_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT166_CONTROL                                                                     0x1c29b\n#define regPCIEMSIX_VECT166_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT167_ADDR_LO                                                                     0x1c29c\n#define regPCIEMSIX_VECT167_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT167_ADDR_HI                                                                     0x1c29d\n#define regPCIEMSIX_VECT167_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT167_MSG_DATA                                                                    0x1c29e\n#define regPCIEMSIX_VECT167_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT167_CONTROL                                                                     0x1c29f\n#define regPCIEMSIX_VECT167_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT168_ADDR_LO                                                                     0x1c2a0\n#define regPCIEMSIX_VECT168_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT168_ADDR_HI                                                                     0x1c2a1\n#define regPCIEMSIX_VECT168_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT168_MSG_DATA                                                                    0x1c2a2\n#define regPCIEMSIX_VECT168_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT168_CONTROL                                                                     0x1c2a3\n#define regPCIEMSIX_VECT168_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT169_ADDR_LO                                                                     0x1c2a4\n#define regPCIEMSIX_VECT169_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT169_ADDR_HI                                                                     0x1c2a5\n#define regPCIEMSIX_VECT169_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT169_MSG_DATA                                                                    0x1c2a6\n#define regPCIEMSIX_VECT169_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT169_CONTROL                                                                     0x1c2a7\n#define regPCIEMSIX_VECT169_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT170_ADDR_LO                                                                     0x1c2a8\n#define regPCIEMSIX_VECT170_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT170_ADDR_HI                                                                     0x1c2a9\n#define regPCIEMSIX_VECT170_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT170_MSG_DATA                                                                    0x1c2aa\n#define regPCIEMSIX_VECT170_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT170_CONTROL                                                                     0x1c2ab\n#define regPCIEMSIX_VECT170_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT171_ADDR_LO                                                                     0x1c2ac\n#define regPCIEMSIX_VECT171_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT171_ADDR_HI                                                                     0x1c2ad\n#define regPCIEMSIX_VECT171_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT171_MSG_DATA                                                                    0x1c2ae\n#define regPCIEMSIX_VECT171_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT171_CONTROL                                                                     0x1c2af\n#define regPCIEMSIX_VECT171_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT172_ADDR_LO                                                                     0x1c2b0\n#define regPCIEMSIX_VECT172_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT172_ADDR_HI                                                                     0x1c2b1\n#define regPCIEMSIX_VECT172_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT172_MSG_DATA                                                                    0x1c2b2\n#define regPCIEMSIX_VECT172_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT172_CONTROL                                                                     0x1c2b3\n#define regPCIEMSIX_VECT172_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT173_ADDR_LO                                                                     0x1c2b4\n#define regPCIEMSIX_VECT173_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT173_ADDR_HI                                                                     0x1c2b5\n#define regPCIEMSIX_VECT173_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT173_MSG_DATA                                                                    0x1c2b6\n#define regPCIEMSIX_VECT173_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT173_CONTROL                                                                     0x1c2b7\n#define regPCIEMSIX_VECT173_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT174_ADDR_LO                                                                     0x1c2b8\n#define regPCIEMSIX_VECT174_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT174_ADDR_HI                                                                     0x1c2b9\n#define regPCIEMSIX_VECT174_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT174_MSG_DATA                                                                    0x1c2ba\n#define regPCIEMSIX_VECT174_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT174_CONTROL                                                                     0x1c2bb\n#define regPCIEMSIX_VECT174_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT175_ADDR_LO                                                                     0x1c2bc\n#define regPCIEMSIX_VECT175_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT175_ADDR_HI                                                                     0x1c2bd\n#define regPCIEMSIX_VECT175_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT175_MSG_DATA                                                                    0x1c2be\n#define regPCIEMSIX_VECT175_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT175_CONTROL                                                                     0x1c2bf\n#define regPCIEMSIX_VECT175_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT176_ADDR_LO                                                                     0x1c2c0\n#define regPCIEMSIX_VECT176_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT176_ADDR_HI                                                                     0x1c2c1\n#define regPCIEMSIX_VECT176_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT176_MSG_DATA                                                                    0x1c2c2\n#define regPCIEMSIX_VECT176_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT176_CONTROL                                                                     0x1c2c3\n#define regPCIEMSIX_VECT176_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT177_ADDR_LO                                                                     0x1c2c4\n#define regPCIEMSIX_VECT177_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT177_ADDR_HI                                                                     0x1c2c5\n#define regPCIEMSIX_VECT177_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT177_MSG_DATA                                                                    0x1c2c6\n#define regPCIEMSIX_VECT177_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT177_CONTROL                                                                     0x1c2c7\n#define regPCIEMSIX_VECT177_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT178_ADDR_LO                                                                     0x1c2c8\n#define regPCIEMSIX_VECT178_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT178_ADDR_HI                                                                     0x1c2c9\n#define regPCIEMSIX_VECT178_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT178_MSG_DATA                                                                    0x1c2ca\n#define regPCIEMSIX_VECT178_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT178_CONTROL                                                                     0x1c2cb\n#define regPCIEMSIX_VECT178_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT179_ADDR_LO                                                                     0x1c2cc\n#define regPCIEMSIX_VECT179_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT179_ADDR_HI                                                                     0x1c2cd\n#define regPCIEMSIX_VECT179_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT179_MSG_DATA                                                                    0x1c2ce\n#define regPCIEMSIX_VECT179_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT179_CONTROL                                                                     0x1c2cf\n#define regPCIEMSIX_VECT179_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT180_ADDR_LO                                                                     0x1c2d0\n#define regPCIEMSIX_VECT180_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT180_ADDR_HI                                                                     0x1c2d1\n#define regPCIEMSIX_VECT180_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT180_MSG_DATA                                                                    0x1c2d2\n#define regPCIEMSIX_VECT180_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT180_CONTROL                                                                     0x1c2d3\n#define regPCIEMSIX_VECT180_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT181_ADDR_LO                                                                     0x1c2d4\n#define regPCIEMSIX_VECT181_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT181_ADDR_HI                                                                     0x1c2d5\n#define regPCIEMSIX_VECT181_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT181_MSG_DATA                                                                    0x1c2d6\n#define regPCIEMSIX_VECT181_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT181_CONTROL                                                                     0x1c2d7\n#define regPCIEMSIX_VECT181_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT182_ADDR_LO                                                                     0x1c2d8\n#define regPCIEMSIX_VECT182_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT182_ADDR_HI                                                                     0x1c2d9\n#define regPCIEMSIX_VECT182_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT182_MSG_DATA                                                                    0x1c2da\n#define regPCIEMSIX_VECT182_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT182_CONTROL                                                                     0x1c2db\n#define regPCIEMSIX_VECT182_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT183_ADDR_LO                                                                     0x1c2dc\n#define regPCIEMSIX_VECT183_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT183_ADDR_HI                                                                     0x1c2dd\n#define regPCIEMSIX_VECT183_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT183_MSG_DATA                                                                    0x1c2de\n#define regPCIEMSIX_VECT183_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT183_CONTROL                                                                     0x1c2df\n#define regPCIEMSIX_VECT183_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT184_ADDR_LO                                                                     0x1c2e0\n#define regPCIEMSIX_VECT184_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT184_ADDR_HI                                                                     0x1c2e1\n#define regPCIEMSIX_VECT184_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT184_MSG_DATA                                                                    0x1c2e2\n#define regPCIEMSIX_VECT184_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT184_CONTROL                                                                     0x1c2e3\n#define regPCIEMSIX_VECT184_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT185_ADDR_LO                                                                     0x1c2e4\n#define regPCIEMSIX_VECT185_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT185_ADDR_HI                                                                     0x1c2e5\n#define regPCIEMSIX_VECT185_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT185_MSG_DATA                                                                    0x1c2e6\n#define regPCIEMSIX_VECT185_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT185_CONTROL                                                                     0x1c2e7\n#define regPCIEMSIX_VECT185_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT186_ADDR_LO                                                                     0x1c2e8\n#define regPCIEMSIX_VECT186_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT186_ADDR_HI                                                                     0x1c2e9\n#define regPCIEMSIX_VECT186_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT186_MSG_DATA                                                                    0x1c2ea\n#define regPCIEMSIX_VECT186_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT186_CONTROL                                                                     0x1c2eb\n#define regPCIEMSIX_VECT186_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT187_ADDR_LO                                                                     0x1c2ec\n#define regPCIEMSIX_VECT187_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT187_ADDR_HI                                                                     0x1c2ed\n#define regPCIEMSIX_VECT187_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT187_MSG_DATA                                                                    0x1c2ee\n#define regPCIEMSIX_VECT187_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT187_CONTROL                                                                     0x1c2ef\n#define regPCIEMSIX_VECT187_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT188_ADDR_LO                                                                     0x1c2f0\n#define regPCIEMSIX_VECT188_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT188_ADDR_HI                                                                     0x1c2f1\n#define regPCIEMSIX_VECT188_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT188_MSG_DATA                                                                    0x1c2f2\n#define regPCIEMSIX_VECT188_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT188_CONTROL                                                                     0x1c2f3\n#define regPCIEMSIX_VECT188_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT189_ADDR_LO                                                                     0x1c2f4\n#define regPCIEMSIX_VECT189_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT189_ADDR_HI                                                                     0x1c2f5\n#define regPCIEMSIX_VECT189_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT189_MSG_DATA                                                                    0x1c2f6\n#define regPCIEMSIX_VECT189_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT189_CONTROL                                                                     0x1c2f7\n#define regPCIEMSIX_VECT189_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT190_ADDR_LO                                                                     0x1c2f8\n#define regPCIEMSIX_VECT190_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT190_ADDR_HI                                                                     0x1c2f9\n#define regPCIEMSIX_VECT190_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT190_MSG_DATA                                                                    0x1c2fa\n#define regPCIEMSIX_VECT190_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT190_CONTROL                                                                     0x1c2fb\n#define regPCIEMSIX_VECT190_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT191_ADDR_LO                                                                     0x1c2fc\n#define regPCIEMSIX_VECT191_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT191_ADDR_HI                                                                     0x1c2fd\n#define regPCIEMSIX_VECT191_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT191_MSG_DATA                                                                    0x1c2fe\n#define regPCIEMSIX_VECT191_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT191_CONTROL                                                                     0x1c2ff\n#define regPCIEMSIX_VECT191_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT192_ADDR_LO                                                                     0x1c300\n#define regPCIEMSIX_VECT192_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT192_ADDR_HI                                                                     0x1c301\n#define regPCIEMSIX_VECT192_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT192_MSG_DATA                                                                    0x1c302\n#define regPCIEMSIX_VECT192_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT192_CONTROL                                                                     0x1c303\n#define regPCIEMSIX_VECT192_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT193_ADDR_LO                                                                     0x1c304\n#define regPCIEMSIX_VECT193_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT193_ADDR_HI                                                                     0x1c305\n#define regPCIEMSIX_VECT193_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT193_MSG_DATA                                                                    0x1c306\n#define regPCIEMSIX_VECT193_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT193_CONTROL                                                                     0x1c307\n#define regPCIEMSIX_VECT193_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT194_ADDR_LO                                                                     0x1c308\n#define regPCIEMSIX_VECT194_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT194_ADDR_HI                                                                     0x1c309\n#define regPCIEMSIX_VECT194_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT194_MSG_DATA                                                                    0x1c30a\n#define regPCIEMSIX_VECT194_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT194_CONTROL                                                                     0x1c30b\n#define regPCIEMSIX_VECT194_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT195_ADDR_LO                                                                     0x1c30c\n#define regPCIEMSIX_VECT195_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT195_ADDR_HI                                                                     0x1c30d\n#define regPCIEMSIX_VECT195_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT195_MSG_DATA                                                                    0x1c30e\n#define regPCIEMSIX_VECT195_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT195_CONTROL                                                                     0x1c30f\n#define regPCIEMSIX_VECT195_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT196_ADDR_LO                                                                     0x1c310\n#define regPCIEMSIX_VECT196_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT196_ADDR_HI                                                                     0x1c311\n#define regPCIEMSIX_VECT196_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT196_MSG_DATA                                                                    0x1c312\n#define regPCIEMSIX_VECT196_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT196_CONTROL                                                                     0x1c313\n#define regPCIEMSIX_VECT196_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT197_ADDR_LO                                                                     0x1c314\n#define regPCIEMSIX_VECT197_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT197_ADDR_HI                                                                     0x1c315\n#define regPCIEMSIX_VECT197_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT197_MSG_DATA                                                                    0x1c316\n#define regPCIEMSIX_VECT197_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT197_CONTROL                                                                     0x1c317\n#define regPCIEMSIX_VECT197_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT198_ADDR_LO                                                                     0x1c318\n#define regPCIEMSIX_VECT198_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT198_ADDR_HI                                                                     0x1c319\n#define regPCIEMSIX_VECT198_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT198_MSG_DATA                                                                    0x1c31a\n#define regPCIEMSIX_VECT198_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT198_CONTROL                                                                     0x1c31b\n#define regPCIEMSIX_VECT198_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT199_ADDR_LO                                                                     0x1c31c\n#define regPCIEMSIX_VECT199_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT199_ADDR_HI                                                                     0x1c31d\n#define regPCIEMSIX_VECT199_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT199_MSG_DATA                                                                    0x1c31e\n#define regPCIEMSIX_VECT199_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT199_CONTROL                                                                     0x1c31f\n#define regPCIEMSIX_VECT199_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT200_ADDR_LO                                                                     0x1c320\n#define regPCIEMSIX_VECT200_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT200_ADDR_HI                                                                     0x1c321\n#define regPCIEMSIX_VECT200_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT200_MSG_DATA                                                                    0x1c322\n#define regPCIEMSIX_VECT200_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT200_CONTROL                                                                     0x1c323\n#define regPCIEMSIX_VECT200_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT201_ADDR_LO                                                                     0x1c324\n#define regPCIEMSIX_VECT201_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT201_ADDR_HI                                                                     0x1c325\n#define regPCIEMSIX_VECT201_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT201_MSG_DATA                                                                    0x1c326\n#define regPCIEMSIX_VECT201_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT201_CONTROL                                                                     0x1c327\n#define regPCIEMSIX_VECT201_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT202_ADDR_LO                                                                     0x1c328\n#define regPCIEMSIX_VECT202_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT202_ADDR_HI                                                                     0x1c329\n#define regPCIEMSIX_VECT202_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT202_MSG_DATA                                                                    0x1c32a\n#define regPCIEMSIX_VECT202_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT202_CONTROL                                                                     0x1c32b\n#define regPCIEMSIX_VECT202_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT203_ADDR_LO                                                                     0x1c32c\n#define regPCIEMSIX_VECT203_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT203_ADDR_HI                                                                     0x1c32d\n#define regPCIEMSIX_VECT203_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT203_MSG_DATA                                                                    0x1c32e\n#define regPCIEMSIX_VECT203_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT203_CONTROL                                                                     0x1c32f\n#define regPCIEMSIX_VECT203_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT204_ADDR_LO                                                                     0x1c330\n#define regPCIEMSIX_VECT204_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT204_ADDR_HI                                                                     0x1c331\n#define regPCIEMSIX_VECT204_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT204_MSG_DATA                                                                    0x1c332\n#define regPCIEMSIX_VECT204_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT204_CONTROL                                                                     0x1c333\n#define regPCIEMSIX_VECT204_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT205_ADDR_LO                                                                     0x1c334\n#define regPCIEMSIX_VECT205_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT205_ADDR_HI                                                                     0x1c335\n#define regPCIEMSIX_VECT205_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT205_MSG_DATA                                                                    0x1c336\n#define regPCIEMSIX_VECT205_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT205_CONTROL                                                                     0x1c337\n#define regPCIEMSIX_VECT205_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT206_ADDR_LO                                                                     0x1c338\n#define regPCIEMSIX_VECT206_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT206_ADDR_HI                                                                     0x1c339\n#define regPCIEMSIX_VECT206_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT206_MSG_DATA                                                                    0x1c33a\n#define regPCIEMSIX_VECT206_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT206_CONTROL                                                                     0x1c33b\n#define regPCIEMSIX_VECT206_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT207_ADDR_LO                                                                     0x1c33c\n#define regPCIEMSIX_VECT207_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT207_ADDR_HI                                                                     0x1c33d\n#define regPCIEMSIX_VECT207_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT207_MSG_DATA                                                                    0x1c33e\n#define regPCIEMSIX_VECT207_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT207_CONTROL                                                                     0x1c33f\n#define regPCIEMSIX_VECT207_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT208_ADDR_LO                                                                     0x1c340\n#define regPCIEMSIX_VECT208_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT208_ADDR_HI                                                                     0x1c341\n#define regPCIEMSIX_VECT208_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT208_MSG_DATA                                                                    0x1c342\n#define regPCIEMSIX_VECT208_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT208_CONTROL                                                                     0x1c343\n#define regPCIEMSIX_VECT208_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT209_ADDR_LO                                                                     0x1c344\n#define regPCIEMSIX_VECT209_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT209_ADDR_HI                                                                     0x1c345\n#define regPCIEMSIX_VECT209_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT209_MSG_DATA                                                                    0x1c346\n#define regPCIEMSIX_VECT209_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT209_CONTROL                                                                     0x1c347\n#define regPCIEMSIX_VECT209_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT210_ADDR_LO                                                                     0x1c348\n#define regPCIEMSIX_VECT210_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT210_ADDR_HI                                                                     0x1c349\n#define regPCIEMSIX_VECT210_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT210_MSG_DATA                                                                    0x1c34a\n#define regPCIEMSIX_VECT210_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT210_CONTROL                                                                     0x1c34b\n#define regPCIEMSIX_VECT210_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT211_ADDR_LO                                                                     0x1c34c\n#define regPCIEMSIX_VECT211_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT211_ADDR_HI                                                                     0x1c34d\n#define regPCIEMSIX_VECT211_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT211_MSG_DATA                                                                    0x1c34e\n#define regPCIEMSIX_VECT211_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT211_CONTROL                                                                     0x1c34f\n#define regPCIEMSIX_VECT211_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT212_ADDR_LO                                                                     0x1c350\n#define regPCIEMSIX_VECT212_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT212_ADDR_HI                                                                     0x1c351\n#define regPCIEMSIX_VECT212_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT212_MSG_DATA                                                                    0x1c352\n#define regPCIEMSIX_VECT212_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT212_CONTROL                                                                     0x1c353\n#define regPCIEMSIX_VECT212_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT213_ADDR_LO                                                                     0x1c354\n#define regPCIEMSIX_VECT213_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT213_ADDR_HI                                                                     0x1c355\n#define regPCIEMSIX_VECT213_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT213_MSG_DATA                                                                    0x1c356\n#define regPCIEMSIX_VECT213_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT213_CONTROL                                                                     0x1c357\n#define regPCIEMSIX_VECT213_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT214_ADDR_LO                                                                     0x1c358\n#define regPCIEMSIX_VECT214_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT214_ADDR_HI                                                                     0x1c359\n#define regPCIEMSIX_VECT214_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT214_MSG_DATA                                                                    0x1c35a\n#define regPCIEMSIX_VECT214_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT214_CONTROL                                                                     0x1c35b\n#define regPCIEMSIX_VECT214_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT215_ADDR_LO                                                                     0x1c35c\n#define regPCIEMSIX_VECT215_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT215_ADDR_HI                                                                     0x1c35d\n#define regPCIEMSIX_VECT215_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT215_MSG_DATA                                                                    0x1c35e\n#define regPCIEMSIX_VECT215_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT215_CONTROL                                                                     0x1c35f\n#define regPCIEMSIX_VECT215_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT216_ADDR_LO                                                                     0x1c360\n#define regPCIEMSIX_VECT216_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT216_ADDR_HI                                                                     0x1c361\n#define regPCIEMSIX_VECT216_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT216_MSG_DATA                                                                    0x1c362\n#define regPCIEMSIX_VECT216_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT216_CONTROL                                                                     0x1c363\n#define regPCIEMSIX_VECT216_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT217_ADDR_LO                                                                     0x1c364\n#define regPCIEMSIX_VECT217_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT217_ADDR_HI                                                                     0x1c365\n#define regPCIEMSIX_VECT217_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT217_MSG_DATA                                                                    0x1c366\n#define regPCIEMSIX_VECT217_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT217_CONTROL                                                                     0x1c367\n#define regPCIEMSIX_VECT217_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT218_ADDR_LO                                                                     0x1c368\n#define regPCIEMSIX_VECT218_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT218_ADDR_HI                                                                     0x1c369\n#define regPCIEMSIX_VECT218_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT218_MSG_DATA                                                                    0x1c36a\n#define regPCIEMSIX_VECT218_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT218_CONTROL                                                                     0x1c36b\n#define regPCIEMSIX_VECT218_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT219_ADDR_LO                                                                     0x1c36c\n#define regPCIEMSIX_VECT219_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT219_ADDR_HI                                                                     0x1c36d\n#define regPCIEMSIX_VECT219_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT219_MSG_DATA                                                                    0x1c36e\n#define regPCIEMSIX_VECT219_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT219_CONTROL                                                                     0x1c36f\n#define regPCIEMSIX_VECT219_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT220_ADDR_LO                                                                     0x1c370\n#define regPCIEMSIX_VECT220_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT220_ADDR_HI                                                                     0x1c371\n#define regPCIEMSIX_VECT220_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT220_MSG_DATA                                                                    0x1c372\n#define regPCIEMSIX_VECT220_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT220_CONTROL                                                                     0x1c373\n#define regPCIEMSIX_VECT220_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT221_ADDR_LO                                                                     0x1c374\n#define regPCIEMSIX_VECT221_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT221_ADDR_HI                                                                     0x1c375\n#define regPCIEMSIX_VECT221_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT221_MSG_DATA                                                                    0x1c376\n#define regPCIEMSIX_VECT221_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT221_CONTROL                                                                     0x1c377\n#define regPCIEMSIX_VECT221_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT222_ADDR_LO                                                                     0x1c378\n#define regPCIEMSIX_VECT222_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT222_ADDR_HI                                                                     0x1c379\n#define regPCIEMSIX_VECT222_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT222_MSG_DATA                                                                    0x1c37a\n#define regPCIEMSIX_VECT222_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT222_CONTROL                                                                     0x1c37b\n#define regPCIEMSIX_VECT222_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT223_ADDR_LO                                                                     0x1c37c\n#define regPCIEMSIX_VECT223_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT223_ADDR_HI                                                                     0x1c37d\n#define regPCIEMSIX_VECT223_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT223_MSG_DATA                                                                    0x1c37e\n#define regPCIEMSIX_VECT223_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT223_CONTROL                                                                     0x1c37f\n#define regPCIEMSIX_VECT223_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT224_ADDR_LO                                                                     0x1c380\n#define regPCIEMSIX_VECT224_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT224_ADDR_HI                                                                     0x1c381\n#define regPCIEMSIX_VECT224_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT224_MSG_DATA                                                                    0x1c382\n#define regPCIEMSIX_VECT224_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT224_CONTROL                                                                     0x1c383\n#define regPCIEMSIX_VECT224_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT225_ADDR_LO                                                                     0x1c384\n#define regPCIEMSIX_VECT225_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT225_ADDR_HI                                                                     0x1c385\n#define regPCIEMSIX_VECT225_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT225_MSG_DATA                                                                    0x1c386\n#define regPCIEMSIX_VECT225_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT225_CONTROL                                                                     0x1c387\n#define regPCIEMSIX_VECT225_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT226_ADDR_LO                                                                     0x1c388\n#define regPCIEMSIX_VECT226_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT226_ADDR_HI                                                                     0x1c389\n#define regPCIEMSIX_VECT226_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT226_MSG_DATA                                                                    0x1c38a\n#define regPCIEMSIX_VECT226_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT226_CONTROL                                                                     0x1c38b\n#define regPCIEMSIX_VECT226_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT227_ADDR_LO                                                                     0x1c38c\n#define regPCIEMSIX_VECT227_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT227_ADDR_HI                                                                     0x1c38d\n#define regPCIEMSIX_VECT227_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT227_MSG_DATA                                                                    0x1c38e\n#define regPCIEMSIX_VECT227_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT227_CONTROL                                                                     0x1c38f\n#define regPCIEMSIX_VECT227_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT228_ADDR_LO                                                                     0x1c390\n#define regPCIEMSIX_VECT228_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT228_ADDR_HI                                                                     0x1c391\n#define regPCIEMSIX_VECT228_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT228_MSG_DATA                                                                    0x1c392\n#define regPCIEMSIX_VECT228_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT228_CONTROL                                                                     0x1c393\n#define regPCIEMSIX_VECT228_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT229_ADDR_LO                                                                     0x1c394\n#define regPCIEMSIX_VECT229_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT229_ADDR_HI                                                                     0x1c395\n#define regPCIEMSIX_VECT229_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT229_MSG_DATA                                                                    0x1c396\n#define regPCIEMSIX_VECT229_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT229_CONTROL                                                                     0x1c397\n#define regPCIEMSIX_VECT229_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT230_ADDR_LO                                                                     0x1c398\n#define regPCIEMSIX_VECT230_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT230_ADDR_HI                                                                     0x1c399\n#define regPCIEMSIX_VECT230_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT230_MSG_DATA                                                                    0x1c39a\n#define regPCIEMSIX_VECT230_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT230_CONTROL                                                                     0x1c39b\n#define regPCIEMSIX_VECT230_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT231_ADDR_LO                                                                     0x1c39c\n#define regPCIEMSIX_VECT231_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT231_ADDR_HI                                                                     0x1c39d\n#define regPCIEMSIX_VECT231_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT231_MSG_DATA                                                                    0x1c39e\n#define regPCIEMSIX_VECT231_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT231_CONTROL                                                                     0x1c39f\n#define regPCIEMSIX_VECT231_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT232_ADDR_LO                                                                     0x1c3a0\n#define regPCIEMSIX_VECT232_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT232_ADDR_HI                                                                     0x1c3a1\n#define regPCIEMSIX_VECT232_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT232_MSG_DATA                                                                    0x1c3a2\n#define regPCIEMSIX_VECT232_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT232_CONTROL                                                                     0x1c3a3\n#define regPCIEMSIX_VECT232_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT233_ADDR_LO                                                                     0x1c3a4\n#define regPCIEMSIX_VECT233_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT233_ADDR_HI                                                                     0x1c3a5\n#define regPCIEMSIX_VECT233_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT233_MSG_DATA                                                                    0x1c3a6\n#define regPCIEMSIX_VECT233_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT233_CONTROL                                                                     0x1c3a7\n#define regPCIEMSIX_VECT233_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT234_ADDR_LO                                                                     0x1c3a8\n#define regPCIEMSIX_VECT234_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT234_ADDR_HI                                                                     0x1c3a9\n#define regPCIEMSIX_VECT234_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT234_MSG_DATA                                                                    0x1c3aa\n#define regPCIEMSIX_VECT234_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT234_CONTROL                                                                     0x1c3ab\n#define regPCIEMSIX_VECT234_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT235_ADDR_LO                                                                     0x1c3ac\n#define regPCIEMSIX_VECT235_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT235_ADDR_HI                                                                     0x1c3ad\n#define regPCIEMSIX_VECT235_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT235_MSG_DATA                                                                    0x1c3ae\n#define regPCIEMSIX_VECT235_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT235_CONTROL                                                                     0x1c3af\n#define regPCIEMSIX_VECT235_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT236_ADDR_LO                                                                     0x1c3b0\n#define regPCIEMSIX_VECT236_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT236_ADDR_HI                                                                     0x1c3b1\n#define regPCIEMSIX_VECT236_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT236_MSG_DATA                                                                    0x1c3b2\n#define regPCIEMSIX_VECT236_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT236_CONTROL                                                                     0x1c3b3\n#define regPCIEMSIX_VECT236_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT237_ADDR_LO                                                                     0x1c3b4\n#define regPCIEMSIX_VECT237_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT237_ADDR_HI                                                                     0x1c3b5\n#define regPCIEMSIX_VECT237_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT237_MSG_DATA                                                                    0x1c3b6\n#define regPCIEMSIX_VECT237_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT237_CONTROL                                                                     0x1c3b7\n#define regPCIEMSIX_VECT237_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT238_ADDR_LO                                                                     0x1c3b8\n#define regPCIEMSIX_VECT238_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT238_ADDR_HI                                                                     0x1c3b9\n#define regPCIEMSIX_VECT238_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT238_MSG_DATA                                                                    0x1c3ba\n#define regPCIEMSIX_VECT238_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT238_CONTROL                                                                     0x1c3bb\n#define regPCIEMSIX_VECT238_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT239_ADDR_LO                                                                     0x1c3bc\n#define regPCIEMSIX_VECT239_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT239_ADDR_HI                                                                     0x1c3bd\n#define regPCIEMSIX_VECT239_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT239_MSG_DATA                                                                    0x1c3be\n#define regPCIEMSIX_VECT239_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT239_CONTROL                                                                     0x1c3bf\n#define regPCIEMSIX_VECT239_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT240_ADDR_LO                                                                     0x1c3c0\n#define regPCIEMSIX_VECT240_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT240_ADDR_HI                                                                     0x1c3c1\n#define regPCIEMSIX_VECT240_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT240_MSG_DATA                                                                    0x1c3c2\n#define regPCIEMSIX_VECT240_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT240_CONTROL                                                                     0x1c3c3\n#define regPCIEMSIX_VECT240_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT241_ADDR_LO                                                                     0x1c3c4\n#define regPCIEMSIX_VECT241_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT241_ADDR_HI                                                                     0x1c3c5\n#define regPCIEMSIX_VECT241_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT241_MSG_DATA                                                                    0x1c3c6\n#define regPCIEMSIX_VECT241_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT241_CONTROL                                                                     0x1c3c7\n#define regPCIEMSIX_VECT241_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT242_ADDR_LO                                                                     0x1c3c8\n#define regPCIEMSIX_VECT242_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT242_ADDR_HI                                                                     0x1c3c9\n#define regPCIEMSIX_VECT242_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT242_MSG_DATA                                                                    0x1c3ca\n#define regPCIEMSIX_VECT242_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT242_CONTROL                                                                     0x1c3cb\n#define regPCIEMSIX_VECT242_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT243_ADDR_LO                                                                     0x1c3cc\n#define regPCIEMSIX_VECT243_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT243_ADDR_HI                                                                     0x1c3cd\n#define regPCIEMSIX_VECT243_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT243_MSG_DATA                                                                    0x1c3ce\n#define regPCIEMSIX_VECT243_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT243_CONTROL                                                                     0x1c3cf\n#define regPCIEMSIX_VECT243_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT244_ADDR_LO                                                                     0x1c3d0\n#define regPCIEMSIX_VECT244_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT244_ADDR_HI                                                                     0x1c3d1\n#define regPCIEMSIX_VECT244_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT244_MSG_DATA                                                                    0x1c3d2\n#define regPCIEMSIX_VECT244_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT244_CONTROL                                                                     0x1c3d3\n#define regPCIEMSIX_VECT244_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT245_ADDR_LO                                                                     0x1c3d4\n#define regPCIEMSIX_VECT245_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT245_ADDR_HI                                                                     0x1c3d5\n#define regPCIEMSIX_VECT245_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT245_MSG_DATA                                                                    0x1c3d6\n#define regPCIEMSIX_VECT245_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT245_CONTROL                                                                     0x1c3d7\n#define regPCIEMSIX_VECT245_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT246_ADDR_LO                                                                     0x1c3d8\n#define regPCIEMSIX_VECT246_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT246_ADDR_HI                                                                     0x1c3d9\n#define regPCIEMSIX_VECT246_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT246_MSG_DATA                                                                    0x1c3da\n#define regPCIEMSIX_VECT246_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT246_CONTROL                                                                     0x1c3db\n#define regPCIEMSIX_VECT246_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT247_ADDR_LO                                                                     0x1c3dc\n#define regPCIEMSIX_VECT247_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT247_ADDR_HI                                                                     0x1c3dd\n#define regPCIEMSIX_VECT247_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT247_MSG_DATA                                                                    0x1c3de\n#define regPCIEMSIX_VECT247_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT247_CONTROL                                                                     0x1c3df\n#define regPCIEMSIX_VECT247_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT248_ADDR_LO                                                                     0x1c3e0\n#define regPCIEMSIX_VECT248_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT248_ADDR_HI                                                                     0x1c3e1\n#define regPCIEMSIX_VECT248_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT248_MSG_DATA                                                                    0x1c3e2\n#define regPCIEMSIX_VECT248_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT248_CONTROL                                                                     0x1c3e3\n#define regPCIEMSIX_VECT248_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT249_ADDR_LO                                                                     0x1c3e4\n#define regPCIEMSIX_VECT249_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT249_ADDR_HI                                                                     0x1c3e5\n#define regPCIEMSIX_VECT249_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT249_MSG_DATA                                                                    0x1c3e6\n#define regPCIEMSIX_VECT249_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT249_CONTROL                                                                     0x1c3e7\n#define regPCIEMSIX_VECT249_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT250_ADDR_LO                                                                     0x1c3e8\n#define regPCIEMSIX_VECT250_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT250_ADDR_HI                                                                     0x1c3e9\n#define regPCIEMSIX_VECT250_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT250_MSG_DATA                                                                    0x1c3ea\n#define regPCIEMSIX_VECT250_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT250_CONTROL                                                                     0x1c3eb\n#define regPCIEMSIX_VECT250_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT251_ADDR_LO                                                                     0x1c3ec\n#define regPCIEMSIX_VECT251_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT251_ADDR_HI                                                                     0x1c3ed\n#define regPCIEMSIX_VECT251_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT251_MSG_DATA                                                                    0x1c3ee\n#define regPCIEMSIX_VECT251_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT251_CONTROL                                                                     0x1c3ef\n#define regPCIEMSIX_VECT251_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT252_ADDR_LO                                                                     0x1c3f0\n#define regPCIEMSIX_VECT252_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT252_ADDR_HI                                                                     0x1c3f1\n#define regPCIEMSIX_VECT252_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT252_MSG_DATA                                                                    0x1c3f2\n#define regPCIEMSIX_VECT252_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT252_CONTROL                                                                     0x1c3f3\n#define regPCIEMSIX_VECT252_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT253_ADDR_LO                                                                     0x1c3f4\n#define regPCIEMSIX_VECT253_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT253_ADDR_HI                                                                     0x1c3f5\n#define regPCIEMSIX_VECT253_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT253_MSG_DATA                                                                    0x1c3f6\n#define regPCIEMSIX_VECT253_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT253_CONTROL                                                                     0x1c3f7\n#define regPCIEMSIX_VECT253_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT254_ADDR_LO                                                                     0x1c3f8\n#define regPCIEMSIX_VECT254_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT254_ADDR_HI                                                                     0x1c3f9\n#define regPCIEMSIX_VECT254_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT254_MSG_DATA                                                                    0x1c3fa\n#define regPCIEMSIX_VECT254_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT254_CONTROL                                                                     0x1c3fb\n#define regPCIEMSIX_VECT254_CONTROL_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT255_ADDR_LO                                                                     0x1c3fc\n#define regPCIEMSIX_VECT255_ADDR_LO_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT255_ADDR_HI                                                                     0x1c3fd\n#define regPCIEMSIX_VECT255_ADDR_HI_BASE_IDX                                                            5\n#define regPCIEMSIX_VECT255_MSG_DATA                                                                    0x1c3fe\n#define regPCIEMSIX_VECT255_MSG_DATA_BASE_IDX                                                           5\n#define regPCIEMSIX_VECT255_CONTROL                                                                     0x1c3ff\n#define regPCIEMSIX_VECT255_CONTROL_BASE_IDX                                                            5\n\n\n\n#define regPCIEMSIX_PBA_0                                                                               0x1c400\n#define regPCIEMSIX_PBA_0_BASE_IDX                                                                      5\n#define regPCIEMSIX_PBA_1                                                                               0x1c401\n#define regPCIEMSIX_PBA_1_BASE_IDX                                                                      5\n#define regPCIEMSIX_PBA_2                                                                               0x1c402\n#define regPCIEMSIX_PBA_2_BASE_IDX                                                                      5\n#define regPCIEMSIX_PBA_3                                                                               0x1c403\n#define regPCIEMSIX_PBA_3_BASE_IDX                                                                      5\n#define regPCIEMSIX_PBA_4                                                                               0x1c404\n#define regPCIEMSIX_PBA_4_BASE_IDX                                                                      5\n#define regPCIEMSIX_PBA_5                                                                               0x1c405\n#define regPCIEMSIX_PBA_5_BASE_IDX                                                                      5\n#define regPCIEMSIX_PBA_6                                                                               0x1c406\n#define regPCIEMSIX_PBA_6_BASE_IDX                                                                      5\n#define regPCIEMSIX_PBA_7                                                                               0x1c407\n#define regPCIEMSIX_PBA_7_BASE_IDX                                                                      5\n\n\n\n\n#define regSHADOW_COMMAND                                                                               0xc001\n#define regSHADOW_COMMAND_BASE_IDX                                                                      5\n#define regSHADOW_BASE_ADDR_1                                                                           0xc004\n#define regSHADOW_BASE_ADDR_1_BASE_IDX                                                                  5\n#define regSHADOW_BASE_ADDR_2                                                                           0xc005\n#define regSHADOW_BASE_ADDR_2_BASE_IDX                                                                  5\n#define regSHADOW_SUB_BUS_NUMBER_LATENCY                                                                0xc006\n#define regSHADOW_SUB_BUS_NUMBER_LATENCY_BASE_IDX                                                       5\n#define regSHADOW_IO_BASE_LIMIT                                                                         0xc007\n#define regSHADOW_IO_BASE_LIMIT_BASE_IDX                                                                5\n#define regSHADOW_MEM_BASE_LIMIT                                                                        0xc008\n#define regSHADOW_MEM_BASE_LIMIT_BASE_IDX                                                               5\n#define regSHADOW_PREF_BASE_LIMIT                                                                       0xc009\n#define regSHADOW_PREF_BASE_LIMIT_BASE_IDX                                                              5\n#define regSHADOW_PREF_BASE_UPPER                                                                       0xc00a\n#define regSHADOW_PREF_BASE_UPPER_BASE_IDX                                                              5\n#define regSHADOW_PREF_LIMIT_UPPER                                                                      0xc00b\n#define regSHADOW_PREF_LIMIT_UPPER_BASE_IDX                                                             5\n#define regSHADOW_IO_BASE_LIMIT_HI                                                                      0xc00c\n#define regSHADOW_IO_BASE_LIMIT_HI_BASE_IDX                                                             5\n#define regSUC_INDEX                                                                                    0xc038\n#define regSUC_INDEX_BASE_IDX                                                                           5\n#define regSUC_DATA                                                                                     0xc039\n#define regSUC_DATA_BASE_IDX                                                                            5\n\n\n\n\n#define regSUM_INDEX                                                                                    0xec38\n#define regSUM_INDEX_BASE_IDX                                                                           5\n#define regSUM_DATA                                                                                     0xec39\n#define regSUM_DATA_BASE_IDX                                                                            5\n#define regSUM_INDEX_HI                                                                                 0xec3b\n#define regSUM_INDEX_HI_BASE_IDX                                                                        5\n\n\n\n\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP0                                                              0xc400\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP1                                                              0xc401\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP1_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP2                                                              0xc402\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP3                                                              0xc403\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP4                                                              0xc404\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP5                                                              0xc405\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP6                                                              0xc406\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP6_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP7                                                              0xc407\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP7_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP8                                                              0xc408\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP8_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP9                                                              0xc409\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP9_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP10                                                             0xc40a\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP10_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP11                                                             0xc40b\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP11_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP12                                                             0xc40c\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP12_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP13                                                             0xc40d\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP13_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP14                                                             0xc40e\n#define regRCC_STRAP1_RCC_DEV0_PORT_STRAP14_BASE_IDX                                                    5\n#define regRCC_DEV1_PORT_STRAP0                                                                         0xc480\n#define regRCC_DEV1_PORT_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP1                                                                         0xc481\n#define regRCC_DEV1_PORT_STRAP1_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP2                                                                         0xc482\n#define regRCC_DEV1_PORT_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP3                                                                         0xc483\n#define regRCC_DEV1_PORT_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP4                                                                         0xc484\n#define regRCC_DEV1_PORT_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP5                                                                         0xc485\n#define regRCC_DEV1_PORT_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP6                                                                         0xc486\n#define regRCC_DEV1_PORT_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP7                                                                         0xc487\n#define regRCC_DEV1_PORT_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP8                                                                         0xc488\n#define regRCC_DEV1_PORT_STRAP8_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP9                                                                         0xc489\n#define regRCC_DEV1_PORT_STRAP9_BASE_IDX                                                                5\n#define regRCC_DEV1_PORT_STRAP10                                                                        0xc48a\n#define regRCC_DEV1_PORT_STRAP10_BASE_IDX                                                               5\n#define regRCC_DEV1_PORT_STRAP11                                                                        0xc48b\n#define regRCC_DEV1_PORT_STRAP11_BASE_IDX                                                               5\n#define regRCC_DEV1_PORT_STRAP12                                                                        0xc48c\n#define regRCC_DEV1_PORT_STRAP12_BASE_IDX                                                               5\n#define regRCC_DEV1_PORT_STRAP13                                                                        0xc48d\n#define regRCC_DEV1_PORT_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_PORT_STRAP14                                                                        0xc48e\n#define regRCC_DEV1_PORT_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV2_PORT_STRAP0                                                                         0xc500\n#define regRCC_DEV2_PORT_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP1                                                                         0xc501\n#define regRCC_DEV2_PORT_STRAP1_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP2                                                                         0xc502\n#define regRCC_DEV2_PORT_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP3                                                                         0xc503\n#define regRCC_DEV2_PORT_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP4                                                                         0xc504\n#define regRCC_DEV2_PORT_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP5                                                                         0xc505\n#define regRCC_DEV2_PORT_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP6                                                                         0xc506\n#define regRCC_DEV2_PORT_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP7                                                                         0xc507\n#define regRCC_DEV2_PORT_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP8                                                                         0xc508\n#define regRCC_DEV2_PORT_STRAP8_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP9                                                                         0xc509\n#define regRCC_DEV2_PORT_STRAP9_BASE_IDX                                                                5\n#define regRCC_DEV2_PORT_STRAP10                                                                        0xc50a\n#define regRCC_DEV2_PORT_STRAP10_BASE_IDX                                                               5\n#define regRCC_DEV2_PORT_STRAP11                                                                        0xc50b\n#define regRCC_DEV2_PORT_STRAP11_BASE_IDX                                                               5\n#define regRCC_DEV2_PORT_STRAP12                                                                        0xc50c\n#define regRCC_DEV2_PORT_STRAP12_BASE_IDX                                                               5\n#define regRCC_DEV2_PORT_STRAP13                                                                        0xc50d\n#define regRCC_DEV2_PORT_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV2_PORT_STRAP14                                                                        0xc50e\n#define regRCC_DEV2_PORT_STRAP14_BASE_IDX                                                               5\n#define regRCC_STRAP1_RCC_BIF_STRAP0                                                                    0xc600\n#define regRCC_STRAP1_RCC_BIF_STRAP0_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP1                                                                    0xc601\n#define regRCC_STRAP1_RCC_BIF_STRAP1_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP2                                                                    0xc602\n#define regRCC_STRAP1_RCC_BIF_STRAP2_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP3                                                                    0xc603\n#define regRCC_STRAP1_RCC_BIF_STRAP3_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP4                                                                    0xc604\n#define regRCC_STRAP1_RCC_BIF_STRAP4_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP5                                                                    0xc605\n#define regRCC_STRAP1_RCC_BIF_STRAP5_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_BIF_STRAP6                                                                    0xc606\n#define regRCC_STRAP1_RCC_BIF_STRAP6_BASE_IDX                                                           5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP0                                                              0xd000\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP1                                                              0xd001\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP1_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP2                                                              0xd002\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP3                                                              0xd003\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP4                                                              0xd004\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP5                                                              0xd005\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP8                                                              0xd008\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP8_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP9                                                              0xd009\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP9_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP13                                                             0xd00d\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP13_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP14                                                             0xd00e\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP14_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP15                                                             0xd00f\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP15_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP16                                                             0xd010\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP16_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP17                                                             0xd011\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP17_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP18                                                             0xd012\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP18_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP26                                                             0xd01a\n#define regRCC_STRAP1_RCC_DEV0_EPF0_STRAP26_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP0                                                              0xd080\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP2                                                              0xd082\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP3                                                              0xd083\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP4                                                              0xd084\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP5                                                              0xd085\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP6                                                              0xd086\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP6_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP7                                                              0xd087\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP7_BASE_IDX                                                     5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP20                                                             0xd094\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP20_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP21                                                             0xd095\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP21_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP22                                                             0xd096\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP22_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP23                                                             0xd097\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP23_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP24                                                             0xd098\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP24_BASE_IDX                                                    5\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP25                                                             0xd099\n#define regRCC_STRAP1_RCC_DEV0_EPF1_STRAP25_BASE_IDX                                                    5\n#define regRCC_DEV0_EPF2_STRAP0                                                                         0xd100\n#define regRCC_DEV0_EPF2_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP2                                                                         0xd102\n#define regRCC_DEV0_EPF2_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP3                                                                         0xd103\n#define regRCC_DEV0_EPF2_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP4                                                                         0xd104\n#define regRCC_DEV0_EPF2_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP5                                                                         0xd105\n#define regRCC_DEV0_EPF2_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP6                                                                         0xd106\n#define regRCC_DEV0_EPF2_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP7                                                                         0xd107\n#define regRCC_DEV0_EPF2_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF2_STRAP10                                                                        0xd10a\n#define regRCC_DEV0_EPF2_STRAP10_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF2_STRAP11                                                                        0xd10b\n#define regRCC_DEV0_EPF2_STRAP11_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF2_STRAP12                                                                        0xd10c\n#define regRCC_DEV0_EPF2_STRAP12_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF2_STRAP13                                                                        0xd10d\n#define regRCC_DEV0_EPF2_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF2_STRAP14                                                                        0xd10e\n#define regRCC_DEV0_EPF2_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF2_STRAP20                                                                        0xd114\n#define regRCC_DEV0_EPF2_STRAP20_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF3_STRAP0                                                                         0xd180\n#define regRCC_DEV0_EPF3_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP2                                                                         0xd182\n#define regRCC_DEV0_EPF3_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP3                                                                         0xd183\n#define regRCC_DEV0_EPF3_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP4                                                                         0xd184\n#define regRCC_DEV0_EPF3_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP5                                                                         0xd185\n#define regRCC_DEV0_EPF3_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP6                                                                         0xd186\n#define regRCC_DEV0_EPF3_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP7                                                                         0xd187\n#define regRCC_DEV0_EPF3_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF3_STRAP10                                                                        0xd18a\n#define regRCC_DEV0_EPF3_STRAP10_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF3_STRAP11                                                                        0xd18b\n#define regRCC_DEV0_EPF3_STRAP11_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF3_STRAP12                                                                        0xd18c\n#define regRCC_DEV0_EPF3_STRAP12_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF3_STRAP13                                                                        0xd18d\n#define regRCC_DEV0_EPF3_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF3_STRAP14                                                                        0xd18e\n#define regRCC_DEV0_EPF3_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF3_STRAP20                                                                        0xd194\n#define regRCC_DEV0_EPF3_STRAP20_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF4_STRAP0                                                                         0xd200\n#define regRCC_DEV0_EPF4_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP2                                                                         0xd202\n#define regRCC_DEV0_EPF4_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP3                                                                         0xd203\n#define regRCC_DEV0_EPF4_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP4                                                                         0xd204\n#define regRCC_DEV0_EPF4_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP5                                                                         0xd205\n#define regRCC_DEV0_EPF4_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP6                                                                         0xd206\n#define regRCC_DEV0_EPF4_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP7                                                                         0xd207\n#define regRCC_DEV0_EPF4_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF4_STRAP13                                                                        0xd20d\n#define regRCC_DEV0_EPF4_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF4_STRAP14                                                                        0xd20e\n#define regRCC_DEV0_EPF4_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF5_STRAP0                                                                         0xd280\n#define regRCC_DEV0_EPF5_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP2                                                                         0xd282\n#define regRCC_DEV0_EPF5_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP3                                                                         0xd283\n#define regRCC_DEV0_EPF5_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP4                                                                         0xd284\n#define regRCC_DEV0_EPF5_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP5                                                                         0xd285\n#define regRCC_DEV0_EPF5_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP6                                                                         0xd286\n#define regRCC_DEV0_EPF5_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP7                                                                         0xd287\n#define regRCC_DEV0_EPF5_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF5_STRAP13                                                                        0xd28d\n#define regRCC_DEV0_EPF5_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF5_STRAP14                                                                        0xd28e\n#define regRCC_DEV0_EPF5_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF6_STRAP0                                                                         0xd300\n#define regRCC_DEV0_EPF6_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP2                                                                         0xd302\n#define regRCC_DEV0_EPF6_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP3                                                                         0xd303\n#define regRCC_DEV0_EPF6_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP4                                                                         0xd304\n#define regRCC_DEV0_EPF6_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP5                                                                         0xd305\n#define regRCC_DEV0_EPF6_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP6                                                                         0xd306\n#define regRCC_DEV0_EPF6_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF6_STRAP13                                                                        0xd30d\n#define regRCC_DEV0_EPF6_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF6_STRAP14                                                                        0xd30e\n#define regRCC_DEV0_EPF6_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF7_STRAP0                                                                         0xd380\n#define regRCC_DEV0_EPF7_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP2                                                                         0xd382\n#define regRCC_DEV0_EPF7_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP3                                                                         0xd383\n#define regRCC_DEV0_EPF7_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP4                                                                         0xd384\n#define regRCC_DEV0_EPF7_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP5                                                                         0xd385\n#define regRCC_DEV0_EPF7_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP6                                                                         0xd386\n#define regRCC_DEV0_EPF7_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP7                                                                         0xd387\n#define regRCC_DEV0_EPF7_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV0_EPF7_STRAP13                                                                        0xd38d\n#define regRCC_DEV0_EPF7_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV0_EPF7_STRAP14                                                                        0xd38e\n#define regRCC_DEV0_EPF7_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF0_STRAP0                                                                         0xd400\n#define regRCC_DEV1_EPF0_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP2                                                                         0xd402\n#define regRCC_DEV1_EPF0_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP3                                                                         0xd403\n#define regRCC_DEV1_EPF0_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP4                                                                         0xd404\n#define regRCC_DEV1_EPF0_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP5                                                                         0xd405\n#define regRCC_DEV1_EPF0_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP6                                                                         0xd406\n#define regRCC_DEV1_EPF0_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP7                                                                         0xd407\n#define regRCC_DEV1_EPF0_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF0_STRAP13                                                                        0xd40d\n#define regRCC_DEV1_EPF0_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF0_STRAP14                                                                        0xd40e\n#define regRCC_DEV1_EPF0_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF1_STRAP0                                                                         0xd480\n#define regRCC_DEV1_EPF1_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP2                                                                         0xd482\n#define regRCC_DEV1_EPF1_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP3                                                                         0xd483\n#define regRCC_DEV1_EPF1_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP4                                                                         0xd484\n#define regRCC_DEV1_EPF1_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP5                                                                         0xd485\n#define regRCC_DEV1_EPF1_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP6                                                                         0xd486\n#define regRCC_DEV1_EPF1_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP7                                                                         0xd487\n#define regRCC_DEV1_EPF1_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF1_STRAP13                                                                        0xd48d\n#define regRCC_DEV1_EPF1_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF1_STRAP14                                                                        0xd48e\n#define regRCC_DEV1_EPF1_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF2_STRAP0                                                                         0xd500\n#define regRCC_DEV1_EPF2_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP2                                                                         0xd502\n#define regRCC_DEV1_EPF2_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP3                                                                         0xd503\n#define regRCC_DEV1_EPF2_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP4                                                                         0xd504\n#define regRCC_DEV1_EPF2_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP5                                                                         0xd505\n#define regRCC_DEV1_EPF2_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP6                                                                         0xd506\n#define regRCC_DEV1_EPF2_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF2_STRAP13                                                                        0xd50d\n#define regRCC_DEV1_EPF2_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF2_STRAP14                                                                        0xd50e\n#define regRCC_DEV1_EPF2_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF3_STRAP0                                                                         0xd580\n#define regRCC_DEV1_EPF3_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP2                                                                         0xd582\n#define regRCC_DEV1_EPF3_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP3                                                                         0xd583\n#define regRCC_DEV1_EPF3_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP4                                                                         0xd584\n#define regRCC_DEV1_EPF3_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP5                                                                         0xd585\n#define regRCC_DEV1_EPF3_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP6                                                                         0xd586\n#define regRCC_DEV1_EPF3_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF3_STRAP13                                                                        0xd58d\n#define regRCC_DEV1_EPF3_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF3_STRAP14                                                                        0xd58e\n#define regRCC_DEV1_EPF3_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF4_STRAP0                                                                         0xd600\n#define regRCC_DEV1_EPF4_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP2                                                                         0xd602\n#define regRCC_DEV1_EPF4_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP3                                                                         0xd603\n#define regRCC_DEV1_EPF4_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP4                                                                         0xd604\n#define regRCC_DEV1_EPF4_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP5                                                                         0xd605\n#define regRCC_DEV1_EPF4_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP6                                                                         0xd606\n#define regRCC_DEV1_EPF4_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF4_STRAP13                                                                        0xd60d\n#define regRCC_DEV1_EPF4_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF4_STRAP14                                                                        0xd60e\n#define regRCC_DEV1_EPF4_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF5_STRAP0                                                                         0xd680\n#define regRCC_DEV1_EPF5_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP2                                                                         0xd682\n#define regRCC_DEV1_EPF5_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP3                                                                         0xd683\n#define regRCC_DEV1_EPF5_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP4                                                                         0xd684\n#define regRCC_DEV1_EPF5_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP5                                                                         0xd685\n#define regRCC_DEV1_EPF5_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP6                                                                         0xd686\n#define regRCC_DEV1_EPF5_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV1_EPF5_STRAP13                                                                        0xd68d\n#define regRCC_DEV1_EPF5_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV1_EPF5_STRAP14                                                                        0xd68e\n#define regRCC_DEV1_EPF5_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF0_STRAP0                                                                         0xd800\n#define regRCC_DEV2_EPF0_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP2                                                                         0xd802\n#define regRCC_DEV2_EPF0_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP3                                                                         0xd803\n#define regRCC_DEV2_EPF0_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP4                                                                         0xd804\n#define regRCC_DEV2_EPF0_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP5                                                                         0xd805\n#define regRCC_DEV2_EPF0_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP6                                                                         0xd806\n#define regRCC_DEV2_EPF0_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP7                                                                         0xd807\n#define regRCC_DEV2_EPF0_STRAP7_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF0_STRAP13                                                                        0xd80d\n#define regRCC_DEV2_EPF0_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF0_STRAP14                                                                        0xd80e\n#define regRCC_DEV2_EPF0_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF1_STRAP0                                                                         0xd880\n#define regRCC_DEV2_EPF1_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP2                                                                         0xd882\n#define regRCC_DEV2_EPF1_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP3                                                                         0xd883\n#define regRCC_DEV2_EPF1_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP4                                                                         0xd884\n#define regRCC_DEV2_EPF1_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP5                                                                         0xd885\n#define regRCC_DEV2_EPF1_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP6                                                                         0xd886\n#define regRCC_DEV2_EPF1_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF1_STRAP13                                                                        0xd88d\n#define regRCC_DEV2_EPF1_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF1_STRAP14                                                                        0xd88e\n#define regRCC_DEV2_EPF1_STRAP14_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF2_STRAP0                                                                         0xd900\n#define regRCC_DEV2_EPF2_STRAP0_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP2                                                                         0xd902\n#define regRCC_DEV2_EPF2_STRAP2_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP3                                                                         0xd903\n#define regRCC_DEV2_EPF2_STRAP3_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP4                                                                         0xd904\n#define regRCC_DEV2_EPF2_STRAP4_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP5                                                                         0xd905\n#define regRCC_DEV2_EPF2_STRAP5_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP6                                                                         0xd906\n#define regRCC_DEV2_EPF2_STRAP6_BASE_IDX                                                                5\n#define regRCC_DEV2_EPF2_STRAP13                                                                        0xd90d\n#define regRCC_DEV2_EPF2_STRAP13_BASE_IDX                                                               5\n#define regRCC_DEV2_EPF2_STRAP14                                                                        0xd90e\n#define regRCC_DEV2_EPF2_STRAP14_BASE_IDX                                                               5\n\n\n\n\n#define regHARD_RST_CTRL                                                                                0xe000\n#define regHARD_RST_CTRL_BASE_IDX                                                                       5\n#define regSELF_SOFT_RST                                                                                0xe002\n#define regSELF_SOFT_RST_BASE_IDX                                                                       5\n#define regBIF_GFX_DRV_VPU_RST                                                                          0xe003\n#define regBIF_GFX_DRV_VPU_RST_BASE_IDX                                                                 5\n#define regBIF_RST_MISC_CTRL                                                                            0xe004\n#define regBIF_RST_MISC_CTRL_BASE_IDX                                                                   5\n#define regBIF_RST_MISC_CTRL2                                                                           0xe005\n#define regBIF_RST_MISC_CTRL2_BASE_IDX                                                                  5\n#define regBIF_RST_MISC_CTRL3                                                                           0xe006\n#define regBIF_RST_MISC_CTRL3_BASE_IDX                                                                  5\n#define regDEV0_PF0_FLR_RST_CTRL                                                                        0xe008\n#define regDEV0_PF0_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV0_PF1_FLR_RST_CTRL                                                                        0xe009\n#define regDEV0_PF1_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV0_PF2_FLR_RST_CTRL                                                                        0xe00a\n#define regDEV0_PF2_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regDEV0_PF3_FLR_RST_CTRL                                                                        0xe00b\n#define regDEV0_PF3_FLR_RST_CTRL_BASE_IDX                                                               5\n#define regBIF_INST_RESET_INTR_STS                                                                      0xe010\n#define regBIF_INST_RESET_INTR_STS_BASE_IDX                                                             5\n#define regBIF_PF_FLR_INTR_STS                                                                          0xe011\n#define regBIF_PF_FLR_INTR_STS_BASE_IDX                                                                 5\n#define regBIF_D3HOTD0_INTR_STS                                                                         0xe012\n#define regBIF_D3HOTD0_INTR_STS_BASE_IDX                                                                5\n#define regBIF_POWER_INTR_STS                                                                           0xe014\n#define regBIF_POWER_INTR_STS_BASE_IDX                                                                  5\n#define regBIF_PF_DSTATE_INTR_STS                                                                       0xe015\n#define regBIF_PF_DSTATE_INTR_STS_BASE_IDX                                                              5\n#define regSELF_SOFT_RST_2                                                                              0xe016\n#define regSELF_SOFT_RST_2_BASE_IDX                                                                     5\n#define regBIF_INST_RESET_INTR_MASK                                                                     0xe020\n#define regBIF_INST_RESET_INTR_MASK_BASE_IDX                                                            5\n#define regBIF_PF_FLR_INTR_MASK                                                                         0xe021\n#define regBIF_PF_FLR_INTR_MASK_BASE_IDX                                                                5\n#define regBIF_D3HOTD0_INTR_MASK                                                                        0xe022\n#define regBIF_D3HOTD0_INTR_MASK_BASE_IDX                                                               5\n#define regBIF_POWER_INTR_MASK                                                                          0xe024\n#define regBIF_POWER_INTR_MASK_BASE_IDX                                                                 5\n#define regBIF_PF_DSTATE_INTR_MASK                                                                      0xe025\n#define regBIF_PF_DSTATE_INTR_MASK_BASE_IDX                                                             5\n#define regBIF_PF_FLR_RST                                                                               0xe040\n#define regBIF_PF_FLR_RST_BASE_IDX                                                                      5\n#define regBIF_DEV0_PF0_DSTATE_VALUE                                                                    0xe050\n#define regBIF_DEV0_PF0_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV0_PF1_DSTATE_VALUE                                                                    0xe051\n#define regBIF_DEV0_PF1_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV0_PF2_DSTATE_VALUE                                                                    0xe052\n#define regBIF_DEV0_PF2_DSTATE_VALUE_BASE_IDX                                                           5\n#define regBIF_DEV0_PF3_DSTATE_VALUE                                                                    0xe053\n#define regBIF_DEV0_PF3_DSTATE_VALUE_BASE_IDX                                                           5\n#define regDEV0_PF0_D3HOTD0_RST_CTRL                                                                    0xe078\n#define regDEV0_PF0_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV0_PF1_D3HOTD0_RST_CTRL                                                                    0xe079\n#define regDEV0_PF1_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV0_PF2_D3HOTD0_RST_CTRL                                                                    0xe07a\n#define regDEV0_PF2_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regDEV0_PF3_D3HOTD0_RST_CTRL                                                                    0xe07b\n#define regDEV0_PF3_D3HOTD0_RST_CTRL_BASE_IDX                                                           5\n#define regBIF_PORT0_DSTATE_VALUE                                                                       0xe230\n#define regBIF_PORT0_DSTATE_VALUE_BASE_IDX                                                              5\n\n\n\n\n#define regREGS_ROM_OFFSET_CTRL                                                                         0xcc23\n#define regREGS_ROM_OFFSET_CTRL_BASE_IDX                                                                5\n#define regNBIF_STRAP_BIOS_CNTL                                                                         0xcc81\n#define regNBIF_STRAP_BIOS_CNTL_BASE_IDX                                                                5\n#define regMISC_SCRATCH                                                                                 0xe800\n#define regMISC_SCRATCH_BASE_IDX                                                                        5\n#define regINTR_LINE_POLARITY                                                                           0xe801\n#define regINTR_LINE_POLARITY_BASE_IDX                                                                  5\n#define regINTR_LINE_ENABLE                                                                             0xe802\n#define regINTR_LINE_ENABLE_BASE_IDX                                                                    5\n#define regOUTSTANDING_VC_ALLOC                                                                         0xe803\n#define regOUTSTANDING_VC_ALLOC_BASE_IDX                                                                5\n#define regBIFC_MISC_CTRL0                                                                              0xe804\n#define regBIFC_MISC_CTRL0_BASE_IDX                                                                     5\n#define regBIFC_MISC_CTRL1                                                                              0xe805\n#define regBIFC_MISC_CTRL1_BASE_IDX                                                                     5\n#define regBIFC_BME_ERR_LOG_LB                                                                          0xe806\n#define regBIFC_BME_ERR_LOG_LB_BASE_IDX                                                                 5\n#define regBIFC_LC_TIMER_CTRL                                                                           0xe807\n#define regBIFC_LC_TIMER_CTRL_BASE_IDX                                                                  5\n#define regBIFC_RCCBIH_BME_ERR_LOG0                                                                     0xe808\n#define regBIFC_RCCBIH_BME_ERR_LOG0_BASE_IDX                                                            5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F0_F1                                                            0xe80a\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F0_F1_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F2_F3                                                            0xe80b\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F2_F3_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F4_F5                                                            0xe80c\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F4_F5_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F6_F7                                                            0xe80d\n#define regBIFC_DMA_ATTR_OVERRIDE_DEV0_F6_F7_BASE_IDX                                                   5\n#define regBIFC_DMA_ATTR_CNTL2_DEV0                                                                     0xe81a\n#define regBIFC_DMA_ATTR_CNTL2_DEV0_BASE_IDX                                                            5\n#define regBME_DUMMY_CNTL_0                                                                             0xe825\n#define regBME_DUMMY_CNTL_0_BASE_IDX                                                                    5\n#define regBIFC_HSTARB_CNTL                                                                             0xe828\n#define regBIFC_HSTARB_CNTL_BASE_IDX                                                                    5\n#define regBIFC_GSI_CNTL                                                                                0xe829\n#define regBIFC_GSI_CNTL_BASE_IDX                                                                       5\n#define regBIFC_PCIEFUNC_CNTL                                                                           0xe82a\n#define regBIFC_PCIEFUNC_CNTL_BASE_IDX                                                                  5\n#define regBIFC_PASID_CHECK_DIS                                                                         0xe82b\n#define regBIFC_PASID_CHECK_DIS_BASE_IDX                                                                5\n#define regBIFC_SDP_CNTL_0                                                                              0xe82c\n#define regBIFC_SDP_CNTL_0_BASE_IDX                                                                     5\n#define regBIFC_SDP_CNTL_1                                                                              0xe82d\n#define regBIFC_SDP_CNTL_1_BASE_IDX                                                                     5\n#define regBIFC_PASID_STS                                                                               0xe82e\n#define regBIFC_PASID_STS_BASE_IDX                                                                      5\n#define regBIFC_ATHUB_ACT_CNTL                                                                          0xe82f\n#define regBIFC_ATHUB_ACT_CNTL_BASE_IDX                                                                 5\n#define regBIFC_PERF_CNTL_0                                                                             0xe830\n#define regBIFC_PERF_CNTL_0_BASE_IDX                                                                    5\n#define regBIFC_PERF_CNTL_1                                                                             0xe831\n#define regBIFC_PERF_CNTL_1_BASE_IDX                                                                    5\n#define regBIFC_PERF_CNT_MMIO_RD_L32BIT                                                                 0xe832\n#define regBIFC_PERF_CNT_MMIO_RD_L32BIT_BASE_IDX                                                        5\n#define regBIFC_PERF_CNT_MMIO_WR_L32BIT                                                                 0xe833\n#define regBIFC_PERF_CNT_MMIO_WR_L32BIT_BASE_IDX                                                        5\n#define regBIFC_PERF_CNT_DMA_RD_L32BIT                                                                  0xe834\n#define regBIFC_PERF_CNT_DMA_RD_L32BIT_BASE_IDX                                                         5\n#define regBIFC_PERF_CNT_DMA_WR_L32BIT                                                                  0xe835\n#define regBIFC_PERF_CNT_DMA_WR_L32BIT_BASE_IDX                                                         5\n#define regNBIF_REGIF_ERRSET_CTRL                                                                       0xe836\n#define regNBIF_REGIF_ERRSET_CTRL_BASE_IDX                                                              5\n#define regBIFC_SDP_CNTL_2                                                                              0xe837\n#define regBIFC_SDP_CNTL_2_BASE_IDX                                                                     5\n#define regNBIF_PGMST_CTRL                                                                              0xe838\n#define regNBIF_PGMST_CTRL_BASE_IDX                                                                     5\n#define regNBIF_PGSLV_CTRL                                                                              0xe839\n#define regNBIF_PGSLV_CTRL_BASE_IDX                                                                     5\n#define regNBIF_PG_MISC_CTRL                                                                            0xe83a\n#define regNBIF_PG_MISC_CTRL_BASE_IDX                                                                   5\n#define regSMN_MST_EP_CNTL3                                                                             0xe83c\n#define regSMN_MST_EP_CNTL3_BASE_IDX                                                                    5\n#define regSMN_MST_EP_CNTL4                                                                             0xe83d\n#define regSMN_MST_EP_CNTL4_BASE_IDX                                                                    5\n#define regSMN_MST_CNTL1                                                                                0xe83e\n#define regSMN_MST_CNTL1_BASE_IDX                                                                       5\n#define regSMN_MST_EP_CNTL5                                                                             0xe83f\n#define regSMN_MST_EP_CNTL5_BASE_IDX                                                                    5\n#define regBIF_SELFRING_BUFFER_VID                                                                      0xe840\n#define regBIF_SELFRING_BUFFER_VID_BASE_IDX                                                             5\n#define regBIF_SELFRING_VECTOR_CNTL                                                                     0xe841\n#define regBIF_SELFRING_VECTOR_CNTL_BASE_IDX                                                            5\n#define regNBIF_STRAP_WRITE_CTRL                                                                        0xe845\n#define regNBIF_STRAP_WRITE_CTRL_BASE_IDX                                                               5\n#define regNBIF_INTX_DSTATE_MISC_CNTL                                                                   0xe846\n#define regNBIF_INTX_DSTATE_MISC_CNTL_BASE_IDX                                                          5\n#define regNBIF_PENDING_MISC_CNTL                                                                       0xe847\n#define regNBIF_PENDING_MISC_CNTL_BASE_IDX                                                              5\n#define regBIF_GMI_WRR_WEIGHT                                                                           0xe848\n#define regBIF_GMI_WRR_WEIGHT_BASE_IDX                                                                  5\n#define regBIF_GMI_WRR_WEIGHT2                                                                          0xe849\n#define regBIF_GMI_WRR_WEIGHT2_BASE_IDX                                                                 5\n#define regBIF_GMI_WRR_WEIGHT3                                                                          0xe84a\n#define regBIF_GMI_WRR_WEIGHT3_BASE_IDX                                                                 5\n#define regNBIF_PWRBRK_REQUEST                                                                          0xe84c\n#define regNBIF_PWRBRK_REQUEST_BASE_IDX                                                                 5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F0                                                                   0xe850\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F0_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F1                                                                   0xe851\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F1_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F2                                                                   0xe852\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F2_BASE_IDX                                                          5\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F3                                                                   0xe853\n#define regBIF_ATOMIC_ERR_LOG_DEV0_F3_BASE_IDX                                                          5\n#define regBIF_DMA_MP4_ERR_LOG                                                                          0xe870\n#define regBIF_DMA_MP4_ERR_LOG_BASE_IDX                                                                 5\n#define regBIF_PASID_ERR_LOG                                                                            0xe871\n#define regBIF_PASID_ERR_LOG_BASE_IDX                                                                   5\n#define regBIF_PASID_ERR_CLR                                                                            0xe872\n#define regBIF_PASID_ERR_CLR_BASE_IDX                                                                   5\n#define regNBIF_VWIRE_CTRL                                                                              0xe880\n#define regNBIF_VWIRE_CTRL_BASE_IDX                                                                     5\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL                                                                   0xe881\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_BASE_IDX                                                          5\n#define regNBIF_SMN_VWR_VCHG_RST_CTRL0                                                                  0xe882\n#define regNBIF_SMN_VWR_VCHG_RST_CTRL0_BASE_IDX                                                         5\n#define regNBIF_SMN_VWR_VCHG_TRIG                                                                       0xe884\n#define regNBIF_SMN_VWR_VCHG_TRIG_BASE_IDX                                                              5\n#define regNBIF_SMN_VWR_WTRIG_CNTL                                                                      0xe885\n#define regNBIF_SMN_VWR_WTRIG_CNTL_BASE_IDX                                                             5\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_1                                                                 0xe886\n#define regNBIF_SMN_VWR_VCHG_DIS_CTRL_1_BASE_IDX                                                        5\n#define regNBIF_MGCG_CTRL_LCLK                                                                          0xe887\n#define regNBIF_MGCG_CTRL_LCLK_BASE_IDX                                                                 5\n#define regNBIF_DS_CTRL_LCLK                                                                            0xe888\n#define regNBIF_DS_CTRL_LCLK_BASE_IDX                                                                   5\n#define regSMN_MST_CNTL0                                                                                0xe889\n#define regSMN_MST_CNTL0_BASE_IDX                                                                       5\n#define regSMN_MST_EP_CNTL1                                                                             0xe88a\n#define regSMN_MST_EP_CNTL1_BASE_IDX                                                                    5\n#define regSMN_MST_EP_CNTL2                                                                             0xe88b\n#define regSMN_MST_EP_CNTL2_BASE_IDX                                                                    5\n#define regNBIF_SDP_VWR_VCHG_DIS_CTRL                                                                   0xe88c\n#define regNBIF_SDP_VWR_VCHG_DIS_CTRL_BASE_IDX                                                          5\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL0                                                                  0xe88d\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL0_BASE_IDX                                                         5\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL1                                                                  0xe88e\n#define regNBIF_SDP_VWR_VCHG_RST_CTRL1_BASE_IDX                                                         5\n#define regNBIF_SDP_VWR_VCHG_TRIG                                                                       0xe88f\n#define regNBIF_SDP_VWR_VCHG_TRIG_BASE_IDX                                                              5\n#define regNBIF_SHUB_TODET_CTRL                                                                         0xe898\n#define regNBIF_SHUB_TODET_CTRL_BASE_IDX                                                                5\n#define regNBIF_SHUB_TODET_CLIENT_CTRL                                                                  0xe899\n#define regNBIF_SHUB_TODET_CLIENT_CTRL_BASE_IDX                                                         5\n#define regNBIF_SHUB_TODET_CLIENT_STATUS                                                                0xe89a\n#define regNBIF_SHUB_TODET_CLIENT_STATUS_BASE_IDX                                                       5\n#define regNBIF_SHUB_TODET_SYNCFLOOD_CTRL                                                               0xe89b\n#define regNBIF_SHUB_TODET_SYNCFLOOD_CTRL_BASE_IDX                                                      5\n#define regNBIF_SHUB_TODET_CLIENT_CTRL2                                                                 0xe89c\n#define regNBIF_SHUB_TODET_CLIENT_CTRL2_BASE_IDX                                                        5\n#define regNBIF_SHUB_TODET_CLIENT_STATUS2                                                               0xe89d\n#define regNBIF_SHUB_TODET_CLIENT_STATUS2_BASE_IDX                                                      5\n#define regNBIF_SHUB_TODET_SYNCFLOOD_CTRL2                                                              0xe89e\n#define regNBIF_SHUB_TODET_SYNCFLOOD_CTRL2_BASE_IDX                                                     5\n#define regBIFC_BME_ERR_LOG_HB                                                                          0xe8ab\n#define regBIFC_BME_ERR_LOG_HB_BASE_IDX                                                                 5\n#define regBIFC_HRP_SDP_WRRSP_POOLCRED_ALLOC                                                            0xe8c0\n#define regBIFC_HRP_SDP_WRRSP_POOLCRED_ALLOC_BASE_IDX                                                   5\n#define regBIFC_HRP_SDP_RDRSP_POOLCRED_ALLOC                                                            0xe8c1\n#define regBIFC_HRP_SDP_RDRSP_POOLCRED_ALLOC_BASE_IDX                                                   5\n#define regBIFC_GMI_SDP_REQ_POOLCRED_ALLOC                                                              0xe8c2\n#define regBIFC_GMI_SDP_REQ_POOLCRED_ALLOC_BASE_IDX                                                     5\n#define regBIFC_GMI_SDP_DAT_POOLCRED_ALLOC                                                              0xe8c3\n#define regBIFC_GMI_SDP_DAT_POOLCRED_ALLOC_BASE_IDX                                                     5\n#define regBIFC_GMI_SST_RDRSP_POOLCRED_ALLOC                                                            0xe8c4\n#define regBIFC_GMI_SST_RDRSP_POOLCRED_ALLOC_BASE_IDX                                                   5\n#define regBIFC_GMI_SST_WRRSP_POOLCRED_ALLOC                                                            0xe8c5\n#define regBIFC_GMI_SST_WRRSP_POOLCRED_ALLOC_BASE_IDX                                                   5\n#define regDISCON_HYSTERESIS_HEAD_CTRL                                                                  0xe8c6\n#define regDISCON_HYSTERESIS_HEAD_CTRL_BASE_IDX                                                         5\n#define regBIFC_EARLY_WAKEUP_CNTL                                                                       0xe8d2\n#define regBIFC_EARLY_WAKEUP_CNTL_BASE_IDX                                                              5\n#define regBIFC_PERF_CNT_MMIO_RD_H16BIT                                                                 0xe8f0\n#define regBIFC_PERF_CNT_MMIO_RD_H16BIT_BASE_IDX                                                        5\n#define regBIFC_PERF_CNT_MMIO_WR_H16BIT                                                                 0xe8f1\n#define regBIFC_PERF_CNT_MMIO_WR_H16BIT_BASE_IDX                                                        5\n#define regBIFC_PERF_CNT_DMA_RD_H16BIT                                                                  0xe8f2\n#define regBIFC_PERF_CNT_DMA_RD_H16BIT_BASE_IDX                                                         5\n#define regBIFC_PERF_CNT_DMA_WR_H16BIT                                                                  0xe8f3\n#define regBIFC_PERF_CNT_DMA_WR_H16BIT_BASE_IDX                                                         5\n\n\n\n\n\n\n\n\n#define regBIFL_RAS_CENTRAL_CNTL                                                                        0xe400\n#define regBIFL_RAS_CENTRAL_CNTL_BASE_IDX                                                               5\n#define regBIFL_RAS_CENTRAL_STATUS                                                                      0xe410\n#define regBIFL_RAS_CENTRAL_STATUS_BASE_IDX                                                             5\n#define regBIFL_RAS_LEAF0_CTRL                                                                          0xe420\n#define regBIFL_RAS_LEAF0_CTRL_BASE_IDX                                                                 5\n#define regBIFL_RAS_LEAF1_CTRL                                                                          0xe421\n#define regBIFL_RAS_LEAF1_CTRL_BASE_IDX                                                                 5\n#define regBIFL_RAS_LEAF2_CTRL                                                                          0xe422\n#define regBIFL_RAS_LEAF2_CTRL_BASE_IDX                                                                 5\n#define regBIFL_RAS_LEAF3_CTRL                                                                          0xe423\n#define regBIFL_RAS_LEAF3_CTRL_BASE_IDX                                                                 5\n#define regBIFL_RAS_LEAF0_STATUS                                                                        0xe430\n#define regBIFL_RAS_LEAF0_STATUS_BASE_IDX                                                               5\n#define regBIFL_RAS_LEAF1_STATUS                                                                        0xe431\n#define regBIFL_RAS_LEAF1_STATUS_BASE_IDX                                                               5\n#define regBIFL_RAS_LEAF2_STATUS                                                                        0xe432\n#define regBIFL_RAS_LEAF2_STATUS_BASE_IDX                                                               5\n#define regBIFL_RAS_LEAF3_STATUS                                                                        0xe433\n#define regBIFL_RAS_LEAF3_STATUS_BASE_IDX                                                               5\n#define regBIFL_IOHUB_RAS_IH_CNTL                                                                       0xe7fe\n#define regBIFL_IOHUB_RAS_IH_CNTL_BASE_IDX                                                              5\n#define regBIFL_RAS_VWR_FROM_IOHUB                                                                      0xe7ff\n#define regBIFL_RAS_VWR_FROM_IOHUB_BASE_IDX                                                             5\n\n\n\n\n#define regRCC_DWN_DEV0_2_DN_PCIE_RESERVED                                                              0x8d80\n#define regRCC_DWN_DEV0_2_DN_PCIE_RESERVED_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_2_DN_PCIE_SCRATCH                                                               0x8d81\n#define regRCC_DWN_DEV0_2_DN_PCIE_SCRATCH_BASE_IDX                                                      5\n#define regRCC_DWN_DEV0_2_DN_PCIE_CNTL                                                                  0x8d83\n#define regRCC_DWN_DEV0_2_DN_PCIE_CNTL_BASE_IDX                                                         5\n#define regRCC_DWN_DEV0_2_DN_PCIE_CONFIG_CNTL                                                           0x8d84\n#define regRCC_DWN_DEV0_2_DN_PCIE_CONFIG_CNTL_BASE_IDX                                                  5\n#define regRCC_DWN_DEV0_2_DN_PCIE_RX_CNTL2                                                              0x8d85\n#define regRCC_DWN_DEV0_2_DN_PCIE_RX_CNTL2_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_2_DN_PCIE_BUS_CNTL                                                              0x8d86\n#define regRCC_DWN_DEV0_2_DN_PCIE_BUS_CNTL_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_2_DN_PCIE_CFG_CNTL                                                              0x8d87\n#define regRCC_DWN_DEV0_2_DN_PCIE_CFG_CNTL_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_F0                                                              0x8d88\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_F0_BASE_IDX                                                     5\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC                                                            0x8d89\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC_BASE_IDX                                                   5\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC2                                                           0x8d8a\n#define regRCC_DWN_DEV0_2_DN_PCIE_STRAP_MISC2_BASE_IDX                                                  5\n\n\n\n\n#define regRCC_DWNP_DEV0_2_PCIE_ERR_CNTL                                                                0x8d8c\n#define regRCC_DWNP_DEV0_2_PCIE_ERR_CNTL_BASE_IDX                                                       5\n#define regRCC_DWNP_DEV0_2_PCIE_RX_CNTL                                                                 0x8d8d\n#define regRCC_DWNP_DEV0_2_PCIE_RX_CNTL_BASE_IDX                                                        5\n#define regRCC_DWNP_DEV0_2_PCIE_LC_SPEED_CNTL                                                           0x8d8e\n#define regRCC_DWNP_DEV0_2_PCIE_LC_SPEED_CNTL_BASE_IDX                                                  5\n#define regRCC_DWNP_DEV0_2_PCIE_LC_CNTL2                                                                0x8d8f\n#define regRCC_DWNP_DEV0_2_PCIE_LC_CNTL2_BASE_IDX                                                       5\n#define regRCC_DWNP_DEV0_2_PCIEP_STRAP_MISC                                                             0x8d90\n#define regRCC_DWNP_DEV0_2_PCIEP_STRAP_MISC_BASE_IDX                                                    5\n#define regRCC_DWNP_DEV0_2_LTR_MSG_INFO_FROM_EP                                                         0x8d91\n#define regRCC_DWNP_DEV0_2_LTR_MSG_INFO_FROM_EP_BASE_IDX                                                5\n\n\n\n\n#define regRCC_EP_DEV0_2_EP_PCIE_SCRATCH                                                                0x8d60\n#define regRCC_EP_DEV0_2_EP_PCIE_SCRATCH_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_2_EP_PCIE_CNTL                                                                   0x8d62\n#define regRCC_EP_DEV0_2_EP_PCIE_CNTL_BASE_IDX                                                          5\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_CNTL                                                               0x8d63\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_STATUS                                                             0x8d64\n#define regRCC_EP_DEV0_2_EP_PCIE_INT_STATUS_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL2                                                               0x8d65\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL2_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_BUS_CNTL                                                               0x8d66\n#define regRCC_EP_DEV0_2_EP_PCIE_BUS_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_CFG_CNTL                                                               0x8d67\n#define regRCC_EP_DEV0_2_EP_PCIE_CFG_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_LTR_CNTL                                                            0x8d69\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_LTR_CNTL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0                                               0x8d6a\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1                                               0x8d6a\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2                                               0x8d6a\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3                                               0x8d6a\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4                                               0x8d6b\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5                                               0x8d6b\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6                                               0x8d6b\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      5\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7                                               0x8d6b\n#define regRCC_EP_DEV0_1_PCIE_F1_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC                                                             0x8d6c\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC2                                                            0x8d6d\n#define regRCC_EP_DEV0_2_EP_PCIE_STRAP_MISC2_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CAP                                                             0x8d6f\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CAP_BASE_IDX                                                    5\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_LATENCY_INDICATOR                                               0x8d70\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CNTL                                                            0x8d70\n#define regRCC_EP_DEV0_2_EP_PCIE_F0_DPA_CNTL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                               0x8d70\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                               0x8d71\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                               0x8d71\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                               0x8d71\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                               0x8d71\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                               0x8d72\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                               0x8d72\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                               0x8d72\n#define regRCC_EP_DEV0_2_PCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_PME_CONTROL                                                            0x8d72\n#define regRCC_EP_DEV0_2_EP_PCIE_PME_CONTROL_BASE_IDX                                                   5\n#define regRCC_EP_DEV0_2_EP_PCIEP_RESERVED                                                              0x8d73\n#define regRCC_EP_DEV0_2_EP_PCIEP_RESERVED_BASE_IDX                                                     5\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_CNTL                                                                0x8d75\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_CNTL_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_REQUESTER_ID                                                        0x8d76\n#define regRCC_EP_DEV0_2_EP_PCIE_TX_REQUESTER_ID_BASE_IDX                                               5\n#define regRCC_EP_DEV0_2_EP_PCIE_ERR_CNTL                                                               0x8d77\n#define regRCC_EP_DEV0_2_EP_PCIE_ERR_CNTL_BASE_IDX                                                      5\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL                                                                0x8d78\n#define regRCC_EP_DEV0_2_EP_PCIE_RX_CNTL_BASE_IDX                                                       5\n#define regRCC_EP_DEV0_2_EP_PCIE_LC_SPEED_CNTL                                                          0x8d79\n#define regRCC_EP_DEV0_2_EP_PCIE_LC_SPEED_CNTL_BASE_IDX                                                 5\n\n\n\n\n#define regRCC_DEV0_1_RCC_ERR_INT_CNTL                                                                  0x8da6\n#define regRCC_DEV0_1_RCC_ERR_INT_CNTL_BASE_IDX                                                         5\n#define regRCC_DEV0_1_RCC_BACO_CNTL_MISC                                                                0x8da7\n#define regRCC_DEV0_1_RCC_BACO_CNTL_MISC_BASE_IDX                                                       5\n#define regRCC_DEV0_1_RCC_RESET_EN                                                                      0x8da8\n#define regRCC_DEV0_1_RCC_RESET_EN_BASE_IDX                                                             5\n#define regRCC_DEV0_2_RCC_VDM_SUPPORT                                                                   0x8da9\n#define regRCC_DEV0_2_RCC_VDM_SUPPORT_BASE_IDX                                                          5\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL0                                                            0x8daa\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL0_BASE_IDX                                                   5\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL1                                                            0x8dab\n#define regRCC_DEV0_2_RCC_MARGIN_PARAM_CNTL1_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_GPUIOV_REGION                                                                 0x8dac\n#define regRCC_DEV0_1_RCC_GPUIOV_REGION_BASE_IDX                                                        5\n#define regRCC_DEV0_1_RCC_GPU_HOSTVM_EN                                                                 0x8dad\n#define regRCC_DEV0_1_RCC_GPU_HOSTVM_EN_BASE_IDX                                                        5\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_MODE_CNTL                                                         0x8dae\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_MODE_CNTL_BASE_IDX                                                5\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_FIRST_VF_OFFSET                                                   0x8daf\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_FIRST_VF_OFFSET_BASE_IDX                                          5\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_VF_STRIDE                                                         0x8daf\n#define regRCC_DEV0_1_RCC_CONSOLE_IOV_VF_STRIDE_BASE_IDX                                                5\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE0                                                               0x8dde\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE0_BASE_IDX                                                      5\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE1                                                               0x8ddf\n#define regRCC_DEV0_1_RCC_PEER_REG_RANGE1_BASE_IDX                                                      5\n#define regRCC_DEV0_2_RCC_BUS_CNTL                                                                      0x8de1\n#define regRCC_DEV0_2_RCC_BUS_CNTL_BASE_IDX                                                             5\n#define regRCC_DEV0_1_RCC_CONFIG_CNTL                                                                   0x8de2\n#define regRCC_DEV0_1_RCC_CONFIG_CNTL_BASE_IDX                                                          5\n#define regRCC_DEV0_1_RCC_CONFIG_F0_BASE                                                                0x8de6\n#define regRCC_DEV0_1_RCC_CONFIG_F0_BASE_BASE_IDX                                                       5\n#define regRCC_DEV0_1_RCC_CONFIG_APER_SIZE                                                              0x8de7\n#define regRCC_DEV0_1_RCC_CONFIG_APER_SIZE_BASE_IDX                                                     5\n#define regRCC_DEV0_1_RCC_CONFIG_REG_APER_SIZE                                                          0x8de8\n#define regRCC_DEV0_1_RCC_CONFIG_REG_APER_SIZE_BASE_IDX                                                 5\n#define regRCC_DEV0_1_RCC_XDMA_LO                                                                       0x8de9\n#define regRCC_DEV0_1_RCC_XDMA_LO_BASE_IDX                                                              5\n#define regRCC_DEV0_1_RCC_XDMA_HI                                                                       0x8dea\n#define regRCC_DEV0_1_RCC_XDMA_HI_BASE_IDX                                                              5\n#define regRCC_DEV0_2_RCC_FEATURES_CONTROL_MISC                                                         0x8deb\n#define regRCC_DEV0_2_RCC_FEATURES_CONTROL_MISC_BASE_IDX                                                5\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL1                                                                  0x8dec\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL1_BASE_IDX                                                         5\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST0                                                                  0x8ded\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST0_BASE_IDX                                                         5\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST1                                                                  0x8dee\n#define regRCC_DEV0_1_RCC_BUSNUM_LIST1_BASE_IDX                                                         5\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL2                                                                  0x8def\n#define regRCC_DEV0_1_RCC_BUSNUM_CNTL2_BASE_IDX                                                         5\n#define regRCC_DEV0_1_RCC_CAPTURE_HOST_BUSNUM                                                           0x8df0\n#define regRCC_DEV0_1_RCC_CAPTURE_HOST_BUSNUM_BASE_IDX                                                  5\n#define regRCC_DEV0_1_RCC_HOST_BUSNUM                                                                   0x8df1\n#define regRCC_DEV0_1_RCC_HOST_BUSNUM_BASE_IDX                                                          5\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_HI                                                            0x8df2\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_LO                                                            0x8df3\n#define regRCC_DEV0_1_RCC_PEER0_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_HI                                                            0x8df4\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_LO                                                            0x8df5\n#define regRCC_DEV0_1_RCC_PEER1_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_HI                                                            0x8df6\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_LO                                                            0x8df7\n#define regRCC_DEV0_1_RCC_PEER2_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_HI                                                            0x8df8\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_HI_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_LO                                                            0x8df9\n#define regRCC_DEV0_1_RCC_PEER3_FB_OFFSET_LO_BASE_IDX                                                   5\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST0                                                              0x8dfa\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST0_BASE_IDX                                                     5\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST1                                                              0x8dfb\n#define regRCC_DEV0_1_RCC_DEVFUNCNUM_LIST1_BASE_IDX                                                     5\n#define regRCC_DEV0_2_RCC_DEV0_LINK_CNTL                                                                0x8dfd\n#define regRCC_DEV0_2_RCC_DEV0_LINK_CNTL_BASE_IDX                                                       5\n#define regRCC_DEV0_2_RCC_CMN_LINK_CNTL                                                                 0x8dfe\n#define regRCC_DEV0_2_RCC_CMN_LINK_CNTL_BASE_IDX                                                        5\n#define regRCC_DEV0_2_RCC_EP_REQUESTERID_RESTORE                                                        0x8dff\n#define regRCC_DEV0_2_RCC_EP_REQUESTERID_RESTORE_BASE_IDX                                               5\n#define regRCC_DEV0_2_RCC_LTR_LSWITCH_CNTL                                                              0x8e00\n#define regRCC_DEV0_2_RCC_LTR_LSWITCH_CNTL_BASE_IDX                                                     5\n#define regRCC_DEV0_2_RCC_MH_ARB_CNTL                                                                   0x8e01\n#define regRCC_DEV0_2_RCC_MH_ARB_CNTL_BASE_IDX                                                          5\n\n\n\n\n#define regBIF_BX1_PCIE_INDEX                                                                           0x800c\n#define regBIF_BX1_PCIE_INDEX_BASE_IDX                                                                  5\n#define regBIF_BX1_PCIE_DATA                                                                            0x800d\n#define regBIF_BX1_PCIE_DATA_BASE_IDX                                                                   5\n#define regBIF_BX1_PCIE_INDEX2                                                                          0x800e\n#define regBIF_BX1_PCIE_INDEX2_BASE_IDX                                                                 5\n#define regBIF_BX1_PCIE_DATA2                                                                           0x800f\n#define regBIF_BX1_PCIE_DATA2_BASE_IDX                                                                  5\n#define regBIF_BX1_PCIE_INDEX_HI                                                                        0x8010\n#define regBIF_BX1_PCIE_INDEX_HI_BASE_IDX                                                               5\n#define regBIF_BX1_PCIE_INDEX2_HI                                                                       0x8011\n#define regBIF_BX1_PCIE_INDEX2_HI_BASE_IDX                                                              5\n#define regBIF_BX1_SBIOS_SCRATCH_0                                                                      0x8048\n#define regBIF_BX1_SBIOS_SCRATCH_0_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_1                                                                      0x8049\n#define regBIF_BX1_SBIOS_SCRATCH_1_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_2                                                                      0x804a\n#define regBIF_BX1_SBIOS_SCRATCH_2_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_3                                                                      0x804b\n#define regBIF_BX1_SBIOS_SCRATCH_3_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_0                                                                       0x804c\n#define regBIF_BX1_BIOS_SCRATCH_0_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_1                                                                       0x804d\n#define regBIF_BX1_BIOS_SCRATCH_1_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_2                                                                       0x804e\n#define regBIF_BX1_BIOS_SCRATCH_2_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_3                                                                       0x804f\n#define regBIF_BX1_BIOS_SCRATCH_3_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_4                                                                       0x8050\n#define regBIF_BX1_BIOS_SCRATCH_4_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_5                                                                       0x8051\n#define regBIF_BX1_BIOS_SCRATCH_5_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_6                                                                       0x8052\n#define regBIF_BX1_BIOS_SCRATCH_6_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_7                                                                       0x8053\n#define regBIF_BX1_BIOS_SCRATCH_7_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_8                                                                       0x8054\n#define regBIF_BX1_BIOS_SCRATCH_8_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_9                                                                       0x8055\n#define regBIF_BX1_BIOS_SCRATCH_9_BASE_IDX                                                              5\n#define regBIF_BX1_BIOS_SCRATCH_10                                                                      0x8056\n#define regBIF_BX1_BIOS_SCRATCH_10_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_11                                                                      0x8057\n#define regBIF_BX1_BIOS_SCRATCH_11_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_12                                                                      0x8058\n#define regBIF_BX1_BIOS_SCRATCH_12_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_13                                                                      0x8059\n#define regBIF_BX1_BIOS_SCRATCH_13_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_14                                                                      0x805a\n#define regBIF_BX1_BIOS_SCRATCH_14_BASE_IDX                                                             5\n#define regBIF_BX1_BIOS_SCRATCH_15                                                                      0x805b\n#define regBIF_BX1_BIOS_SCRATCH_15_BASE_IDX                                                             5\n#define regBIF_BX1_BIF_RLC_INTR_CNTL                                                                    0x8060\n#define regBIF_BX1_BIF_RLC_INTR_CNTL_BASE_IDX                                                           5\n#define regBIF_BX1_BIF_VCE_INTR_CNTL                                                                    0x8061\n#define regBIF_BX1_BIF_VCE_INTR_CNTL_BASE_IDX                                                           5\n#define regBIF_BX1_BIF_UVD_INTR_CNTL                                                                    0x8062\n#define regBIF_BX1_BIF_UVD_INTR_CNTL_BASE_IDX                                                           5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR0                                                                0x8080\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR0_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR0                                                          0x8081\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR0_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR1                                                                0x8082\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR1_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR1                                                          0x8083\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR1_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR2                                                                0x8084\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR2_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR2                                                          0x8085\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR2_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR3                                                                0x8086\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR3_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR3                                                          0x8087\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR3_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR4                                                                0x8088\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR4_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR4                                                          0x8089\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR4_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR5                                                                0x808a\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR5_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR5                                                          0x808b\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR5_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR6                                                                0x808c\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR6_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR6                                                          0x808d\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR6_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR7                                                                0x808e\n#define regBIF_BX1_GFX_MMIOREG_CAM_ADDR7_BASE_IDX                                                       5\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR7                                                          0x808f\n#define regBIF_BX1_GFX_MMIOREG_CAM_REMAP_ADDR7_BASE_IDX                                                 5\n#define regBIF_BX1_GFX_MMIOREG_CAM_CNTL                                                                 0x8090\n#define regBIF_BX1_GFX_MMIOREG_CAM_CNTL_BASE_IDX                                                        5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ZERO_CPL                                                             0x8091\n#define regBIF_BX1_GFX_MMIOREG_CAM_ZERO_CPL_BASE_IDX                                                    5\n#define regBIF_BX1_GFX_MMIOREG_CAM_ONE_CPL                                                              0x8092\n#define regBIF_BX1_GFX_MMIOREG_CAM_ONE_CPL_BASE_IDX                                                     5\n#define regBIF_BX1_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL                                                     0x8093\n#define regBIF_BX1_GFX_MMIOREG_CAM_PROGRAMMABLE_CPL_BASE_IDX                                            5\n#define regBIF_BX1_DRIVER_SCRATCH_0                                                                     0x8094\n#define regBIF_BX1_DRIVER_SCRATCH_0_BASE_IDX                                                            5\n#define regBIF_BX1_DRIVER_SCRATCH_1                                                                     0x8095\n#define regBIF_BX1_DRIVER_SCRATCH_1_BASE_IDX                                                            5\n#define regBIF_BX1_DRIVER_SCRATCH_2                                                                     0x8096\n#define regBIF_BX1_DRIVER_SCRATCH_2_BASE_IDX                                                            5\n#define regBIF_BX1_DRIVER_SCRATCH_3                                                                     0x8097\n#define regBIF_BX1_DRIVER_SCRATCH_3_BASE_IDX                                                            5\n#define regBIF_BX1_DRIVER_SCRATCH_4                                                                     0x8098\n#define regBIF_BX1_DRIVER_SCRATCH_4_BASE_IDX                                                            5\n#define regBIF_BX1_DRIVER_SCRATCH_5                                                                     0x8099\n#define regBIF_BX1_DRIVER_SCRATCH_5_BASE_IDX                                                            5\n#define regBIF_BX1_DRIVER_SCRATCH_6                                                                     0x809a\n#define regBIF_BX1_DRIVER_SCRATCH_6_BASE_IDX                                                            5\n#define regBIF_BX1_DRIVER_SCRATCH_7                                                                     0x809b\n#define regBIF_BX1_DRIVER_SCRATCH_7_BASE_IDX                                                            5\n#define regBIF_BX1_DRIVER_SCRATCH_8                                                                     0x809c\n#define regBIF_BX1_DRIVER_SCRATCH_8_BASE_IDX                                                            5\n#define regBIF_BX1_DRIVER_SCRATCH_9                                                                     0x809d\n#define regBIF_BX1_DRIVER_SCRATCH_9_BASE_IDX                                                            5\n#define regBIF_BX1_DRIVER_SCRATCH_10                                                                    0x809e\n#define regBIF_BX1_DRIVER_SCRATCH_10_BASE_IDX                                                           5\n#define regBIF_BX1_DRIVER_SCRATCH_11                                                                    0x809f\n#define regBIF_BX1_DRIVER_SCRATCH_11_BASE_IDX                                                           5\n#define regBIF_BX1_DRIVER_SCRATCH_12                                                                    0x80a0\n#define regBIF_BX1_DRIVER_SCRATCH_12_BASE_IDX                                                           5\n#define regBIF_BX1_DRIVER_SCRATCH_13                                                                    0x80a1\n#define regBIF_BX1_DRIVER_SCRATCH_13_BASE_IDX                                                           5\n#define regBIF_BX1_DRIVER_SCRATCH_14                                                                    0x80a2\n#define regBIF_BX1_DRIVER_SCRATCH_14_BASE_IDX                                                           5\n#define regBIF_BX1_DRIVER_SCRATCH_15                                                                    0x80a3\n#define regBIF_BX1_DRIVER_SCRATCH_15_BASE_IDX                                                           5\n#define regBIF_BX1_FW_SCRATCH_0                                                                         0x80a4\n#define regBIF_BX1_FW_SCRATCH_0_BASE_IDX                                                                5\n#define regBIF_BX1_FW_SCRATCH_1                                                                         0x80a5\n#define regBIF_BX1_FW_SCRATCH_1_BASE_IDX                                                                5\n#define regBIF_BX1_FW_SCRATCH_2                                                                         0x80a6\n#define regBIF_BX1_FW_SCRATCH_2_BASE_IDX                                                                5\n#define regBIF_BX1_FW_SCRATCH_3                                                                         0x80a7\n#define regBIF_BX1_FW_SCRATCH_3_BASE_IDX                                                                5\n#define regBIF_BX1_FW_SCRATCH_4                                                                         0x80a8\n#define regBIF_BX1_FW_SCRATCH_4_BASE_IDX                                                                5\n#define regBIF_BX1_FW_SCRATCH_5                                                                         0x80a9\n#define regBIF_BX1_FW_SCRATCH_5_BASE_IDX                                                                5\n#define regBIF_BX1_FW_SCRATCH_6                                                                         0x80aa\n#define regBIF_BX1_FW_SCRATCH_6_BASE_IDX                                                                5\n#define regBIF_BX1_FW_SCRATCH_7                                                                         0x80ab\n#define regBIF_BX1_FW_SCRATCH_7_BASE_IDX                                                                5\n#define regBIF_BX1_FW_SCRATCH_8                                                                         0x80ac\n#define regBIF_BX1_FW_SCRATCH_8_BASE_IDX                                                                5\n#define regBIF_BX1_FW_SCRATCH_9                                                                         0x80ad\n#define regBIF_BX1_FW_SCRATCH_9_BASE_IDX                                                                5\n#define regBIF_BX1_FW_SCRATCH_10                                                                        0x80ae\n#define regBIF_BX1_FW_SCRATCH_10_BASE_IDX                                                               5\n#define regBIF_BX1_FW_SCRATCH_11                                                                        0x80af\n#define regBIF_BX1_FW_SCRATCH_11_BASE_IDX                                                               5\n#define regBIF_BX1_FW_SCRATCH_12                                                                        0x80b0\n#define regBIF_BX1_FW_SCRATCH_12_BASE_IDX                                                               5\n#define regBIF_BX1_FW_SCRATCH_13                                                                        0x80b1\n#define regBIF_BX1_FW_SCRATCH_13_BASE_IDX                                                               5\n#define regBIF_BX1_FW_SCRATCH_14                                                                        0x80b2\n#define regBIF_BX1_FW_SCRATCH_14_BASE_IDX                                                               5\n#define regBIF_BX1_FW_SCRATCH_15                                                                        0x80b3\n#define regBIF_BX1_FW_SCRATCH_15_BASE_IDX                                                               5\n#define regBIF_BX1_SBIOS_SCRATCH_4                                                                      0x80b4\n#define regBIF_BX1_SBIOS_SCRATCH_4_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_5                                                                      0x80b5\n#define regBIF_BX1_SBIOS_SCRATCH_5_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_6                                                                      0x80b6\n#define regBIF_BX1_SBIOS_SCRATCH_6_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_7                                                                      0x80b7\n#define regBIF_BX1_SBIOS_SCRATCH_7_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_8                                                                      0x80b8\n#define regBIF_BX1_SBIOS_SCRATCH_8_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_9                                                                      0x80b9\n#define regBIF_BX1_SBIOS_SCRATCH_9_BASE_IDX                                                             5\n#define regBIF_BX1_SBIOS_SCRATCH_10                                                                     0x80ba\n#define regBIF_BX1_SBIOS_SCRATCH_10_BASE_IDX                                                            5\n#define regBIF_BX1_SBIOS_SCRATCH_11                                                                     0x80bb\n#define regBIF_BX1_SBIOS_SCRATCH_11_BASE_IDX                                                            5\n#define regBIF_BX1_SBIOS_SCRATCH_12                                                                     0x80bc\n#define regBIF_BX1_SBIOS_SCRATCH_12_BASE_IDX                                                            5\n#define regBIF_BX1_SBIOS_SCRATCH_13                                                                     0x80bd\n#define regBIF_BX1_SBIOS_SCRATCH_13_BASE_IDX                                                            5\n#define regBIF_BX1_SBIOS_SCRATCH_14                                                                     0x80be\n#define regBIF_BX1_SBIOS_SCRATCH_14_BASE_IDX                                                            5\n#define regBIF_BX1_SBIOS_SCRATCH_15                                                                     0x80bf\n#define regBIF_BX1_SBIOS_SCRATCH_15_BASE_IDX                                                            5\n\n\n\n\n#define regBIF_BX_PF1_MM_INDEX                                                                          0x8000\n#define regBIF_BX_PF1_MM_INDEX_BASE_IDX                                                                 5\n#define regBIF_BX_PF1_MM_DATA                                                                           0x8001\n#define regBIF_BX_PF1_MM_DATA_BASE_IDX                                                                  5\n#define regBIF_BX_PF1_MM_INDEX_HI                                                                       0x8006\n#define regBIF_BX_PF1_MM_INDEX_HI_BASE_IDX                                                              5\n\n\n\n\n#define regBIF_BX1_CC_BIF_BX_STRAP0                                                                     0x8e02\n#define regBIF_BX1_CC_BIF_BX_STRAP0_BASE_IDX                                                            5\n#define regBIF_BX1_CC_BIF_BX_PINSTRAP0                                                                  0x8e04\n#define regBIF_BX1_CC_BIF_BX_PINSTRAP0_BASE_IDX                                                         5\n#define regBIF_BX1_BIF_MM_INDACCESS_CNTL                                                                0x8e06\n#define regBIF_BX1_BIF_MM_INDACCESS_CNTL_BASE_IDX                                                       5\n#define regBIF_BX1_BUS_CNTL                                                                             0x8e07\n#define regBIF_BX1_BUS_CNTL_BASE_IDX                                                                    5\n#define regBIF_BX1_BIF_SCRATCH0                                                                         0x8e08\n#define regBIF_BX1_BIF_SCRATCH0_BASE_IDX                                                                5\n#define regBIF_BX1_BIF_SCRATCH1                                                                         0x8e09\n#define regBIF_BX1_BIF_SCRATCH1_BASE_IDX                                                                5\n#define regBIF_BX1_BX_RESET_EN                                                                          0x8e0d\n#define regBIF_BX1_BX_RESET_EN_BASE_IDX                                                                 5\n#define regBIF_BX1_MM_CFGREGS_CNTL                                                                      0x8e0e\n#define regBIF_BX1_MM_CFGREGS_CNTL_BASE_IDX                                                             5\n#define regBIF_BX1_BX_RESET_CNTL                                                                        0x8e10\n#define regBIF_BX1_BX_RESET_CNTL_BASE_IDX                                                               5\n#define regBIF_BX1_INTERRUPT_CNTL                                                                       0x8e11\n#define regBIF_BX1_INTERRUPT_CNTL_BASE_IDX                                                              5\n#define regBIF_BX1_INTERRUPT_CNTL2                                                                      0x8e12\n#define regBIF_BX1_INTERRUPT_CNTL2_BASE_IDX                                                             5\n#define regBIF_BX1_CLKREQB_PAD_CNTL                                                                     0x8e18\n#define regBIF_BX1_CLKREQB_PAD_CNTL_BASE_IDX                                                            5\n#define regBIF_BX1_BIF_FEATURES_CONTROL_MISC                                                            0x8e1b\n#define regBIF_BX1_BIF_FEATURES_CONTROL_MISC_BASE_IDX                                                   5\n#define regBIF_BX1_HDP_ATOMIC_CONTROL_MISC                                                              0x8e1c\n#define regBIF_BX1_HDP_ATOMIC_CONTROL_MISC_BASE_IDX                                                     5\n#define regBIF_BX1_BIF_DOORBELL_CNTL                                                                    0x8e1d\n#define regBIF_BX1_BIF_DOORBELL_CNTL_BASE_IDX                                                           5\n#define regBIF_BX1_BIF_DOORBELL_INT_CNTL                                                                0x8e1e\n#define regBIF_BX1_BIF_DOORBELL_INT_CNTL_BASE_IDX                                                       5\n#define regBIF_BX1_BIF_FB_EN                                                                            0x8e20\n#define regBIF_BX1_BIF_FB_EN_BASE_IDX                                                                   5\n#define regBIF_BX1_BIF_INTR_CNTL                                                                        0x8e21\n#define regBIF_BX1_BIF_INTR_CNTL_BASE_IDX                                                               5\n#define regBIF_BX1_BIF_MST_TRANS_PENDING_VF                                                             0x8e29\n#define regBIF_BX1_BIF_MST_TRANS_PENDING_VF_BASE_IDX                                                    5\n#define regBIF_BX1_BIF_SLV_TRANS_PENDING_VF                                                             0x8e2a\n#define regBIF_BX1_BIF_SLV_TRANS_PENDING_VF_BASE_IDX                                                    5\n#define regBIF_BX1_MEM_TYPE_CNTL                                                                        0x8e31\n#define regBIF_BX1_MEM_TYPE_CNTL_BASE_IDX                                                               5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_CNTL                                                               0x8e33\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_CNTL_BASE_IDX                                                      5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_0                                                                  0x8e34\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_0_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_1                                                                  0x8e35\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_1_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_2                                                                  0x8e36\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_2_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_3                                                                  0x8e37\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_3_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_4                                                                  0x8e38\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_4_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_5                                                                  0x8e39\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_5_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_6                                                                  0x8e3a\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_6_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_7                                                                  0x8e3b\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_7_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_8                                                                  0x8e3c\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_8_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_9                                                                  0x8e3d\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_9_BASE_IDX                                                         5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_10                                                                 0x8e3e\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_10_BASE_IDX                                                        5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_11                                                                 0x8e3f\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_11_BASE_IDX                                                        5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_12                                                                 0x8e40\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_12_BASE_IDX                                                        5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_13                                                                 0x8e41\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_13_BASE_IDX                                                        5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_14                                                                 0x8e42\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_14_BASE_IDX                                                        5\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_15                                                                 0x8e43\n#define regBIF_BX1_NBIF_GFX_ADDR_LUT_15_BASE_IDX                                                        5\n#define regBIF_BX1_VF_REGWR_EN                                                                          0x8e44\n#define regBIF_BX1_VF_REGWR_EN_BASE_IDX                                                                 5\n#define regBIF_BX1_VF_DOORBELL_EN                                                                       0x8e45\n#define regBIF_BX1_VF_DOORBELL_EN_BASE_IDX                                                              5\n#define regBIF_BX1_VF_FB_EN                                                                             0x8e46\n#define regBIF_BX1_VF_FB_EN_BASE_IDX                                                                    5\n#define regBIF_BX1_VF_REGWR_STATUS                                                                      0x8e47\n#define regBIF_BX1_VF_REGWR_STATUS_BASE_IDX                                                             5\n#define regBIF_BX1_VF_DOORBELL_STATUS                                                                   0x8e48\n#define regBIF_BX1_VF_DOORBELL_STATUS_BASE_IDX                                                          5\n#define regBIF_BX1_VF_FB_STATUS                                                                         0x8e49\n#define regBIF_BX1_VF_FB_STATUS_BASE_IDX                                                                5\n#define regBIF_BX1_REMAP_HDP_MEM_FLUSH_CNTL                                                             0x8e4d\n#define regBIF_BX1_REMAP_HDP_MEM_FLUSH_CNTL_BASE_IDX                                                    5\n#define regBIF_BX1_REMAP_HDP_REG_FLUSH_CNTL                                                             0x8e4e\n#define regBIF_BX1_REMAP_HDP_REG_FLUSH_CNTL_BASE_IDX                                                    5\n#define regBIF_BX1_BIF_RB_CNTL                                                                          0x8e4f\n#define regBIF_BX1_BIF_RB_CNTL_BASE_IDX                                                                 5\n#define regBIF_BX1_BIF_RB_BASE                                                                          0x8e50\n#define regBIF_BX1_BIF_RB_BASE_BASE_IDX                                                                 5\n#define regBIF_BX1_BIF_RB_RPTR                                                                          0x8e51\n#define regBIF_BX1_BIF_RB_RPTR_BASE_IDX                                                                 5\n#define regBIF_BX1_BIF_RB_WPTR                                                                          0x8e52\n#define regBIF_BX1_BIF_RB_WPTR_BASE_IDX                                                                 5\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_HI                                                                  0x8e53\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_HI_BASE_IDX                                                         5\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_LO                                                                  0x8e54\n#define regBIF_BX1_BIF_RB_WPTR_ADDR_LO_BASE_IDX                                                         5\n#define regBIF_BX1_MAILBOX_INDEX                                                                        0x8e55\n#define regBIF_BX1_MAILBOX_INDEX_BASE_IDX                                                               5\n#define regBIF_BX1_BIF_MP1_INTR_CTRL                                                                    0x8e62\n#define regBIF_BX1_BIF_MP1_INTR_CTRL_BASE_IDX                                                           5\n#define regBIF_BX1_BIF_VCN0_GPUIOV_CFG_SIZE                                                             0x8e63\n#define regBIF_BX1_BIF_VCN0_GPUIOV_CFG_SIZE_BASE_IDX                                                    5\n#define regBIF_BX1_BIF_VCN1_GPUIOV_CFG_SIZE                                                             0x8e64\n#define regBIF_BX1_BIF_VCN1_GPUIOV_CFG_SIZE_BASE_IDX                                                    5\n#define regBIF_BX1_BIF_GFX_SDMA_GPUIOV_CFG_SIZE                                                         0x8e65\n#define regBIF_BX1_BIF_GFX_SDMA_GPUIOV_CFG_SIZE_BASE_IDX                                                5\n#define regBIF_BX1_BIF_PERSTB_PAD_CNTL                                                                  0x8e68\n#define regBIF_BX1_BIF_PERSTB_PAD_CNTL_BASE_IDX                                                         5\n#define regBIF_BX1_BIF_PX_EN_PAD_CNTL                                                                   0x8e69\n#define regBIF_BX1_BIF_PX_EN_PAD_CNTL_BASE_IDX                                                          5\n#define regBIF_BX1_BIF_REFPADKIN_PAD_CNTL                                                               0x8e6a\n#define regBIF_BX1_BIF_REFPADKIN_PAD_CNTL_BASE_IDX                                                      5\n#define regBIF_BX1_BIF_CLKREQB_PAD_CNTL                                                                 0x8e6b\n#define regBIF_BX1_BIF_CLKREQB_PAD_CNTL_BASE_IDX                                                        5\n#define regBIF_BX1_BIF_PWRBRK_PAD_CNTL                                                                  0x8e6c\n#define regBIF_BX1_BIF_PWRBRK_PAD_CNTL_BASE_IDX                                                         5\n#define regBIF_BX1_BIF_WAKEB_PAD_CNTL                                                                   0x8e6d\n#define regBIF_BX1_BIF_WAKEB_PAD_CNTL_BASE_IDX                                                          5\n#define regBIF_BX1_BIF_VAUX_PRESENT_PAD_CNTL                                                            0x8e6e\n#define regBIF_BX1_BIF_VAUX_PRESENT_PAD_CNTL_BASE_IDX                                                   5\n#define regBIF_BX1_PCIE_PAR_SAVE_RESTORE_CNTL                                                           0x8e70\n#define regBIF_BX1_PCIE_PAR_SAVE_RESTORE_CNTL_BASE_IDX                                                  5\n#define regBIF_BX1_BIF_S5_MEM_POWER_CTRL0                                                               0x8e71\n#define regBIF_BX1_BIF_S5_MEM_POWER_CTRL0_BASE_IDX                                                      5\n#define regBIF_BX1_BIF_S5_MEM_POWER_CTRL1                                                               0x8e72\n#define regBIF_BX1_BIF_S5_MEM_POWER_CTRL1_BASE_IDX                                                      5\n#define regBIF_BX1_BIF_S5_DUMMY_REGS                                                                    0x8e73\n#define regBIF_BX1_BIF_S5_DUMMY_REGS_BASE_IDX                                                           5\n\n\n\n\n#define regBIF_BX_PF1_BIF_BME_STATUS                                                                    0x8e0b\n#define regBIF_BX_PF1_BIF_BME_STATUS_BASE_IDX                                                           5\n#define regBIF_BX_PF1_BIF_ATOMIC_ERR_LOG                                                                0x8e0c\n#define regBIF_BX_PF1_BIF_ATOMIC_ERR_LOG_BASE_IDX                                                       5\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_HIGH                                              0x8e13\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                                     5\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_LOW                                               0x8e14\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                                      5\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_CNTL                                                   0x8e15\n#define regBIF_BX_PF1_DOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                          5\n#define regBIF_BX_PF1_HDP_REG_COHERENCY_FLUSH_CNTL                                                      0x8e16\n#define regBIF_BX_PF1_HDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                             5\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_CNTL                                                      0x8e17\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                             5\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL                                                 0x8e19\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_FLUSH_ONLY_CNTL_BASE_IDX                                        5\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL                                            0x8e1a\n#define regBIF_BX_PF1_HDP_MEM_COHERENCY_INVALIDATE_ONLY_CNTL_BASE_IDX                                   5\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_REQ                                                                 0x8e26\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_REQ_BASE_IDX                                                        5\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_DONE                                                                0x8e27\n#define regBIF_BX_PF1_GPU_HDP_FLUSH_DONE_BASE_IDX                                                       5\n#define regBIF_BX_PF1_BIF_TRANS_PENDING                                                                 0x8e28\n#define regBIF_BX_PF1_BIF_TRANS_PENDING_BASE_IDX                                                        5\n#define regBIF_BX_PF1_NBIF_GFX_ADDR_LUT_BYPASS                                                          0x8e32\n#define regBIF_BX_PF1_NBIF_GFX_ADDR_LUT_BYPASS_BASE_IDX                                                 5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW0                                                            0x8e56\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW1                                                            0x8e57\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW2                                                            0x8e58\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW3                                                            0x8e59\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW0                                                            0x8e5a\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW1                                                            0x8e5b\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW2                                                            0x8e5c\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW3                                                            0x8e5d\n#define regBIF_BX_PF1_MAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                                   5\n#define regBIF_BX_PF1_MAILBOX_CONTROL                                                                   0x8e5e\n#define regBIF_BX_PF1_MAILBOX_CONTROL_BASE_IDX                                                          5\n#define regBIF_BX_PF1_MAILBOX_INT_CNTL                                                                  0x8e5f\n#define regBIF_BX_PF1_MAILBOX_INT_CNTL_BASE_IDX                                                         5\n#define regBIF_BX_PF1_BIF_VMHV_MAILBOX                                                                  0x8e60\n#define regBIF_BX_PF1_BIF_VMHV_MAILBOX_BASE_IDX                                                         5\n\n\n\n\n#define regRCC_STRAP2_RCC_BIF_STRAP0                                                                    0x8d20\n#define regRCC_STRAP2_RCC_BIF_STRAP0_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP1                                                                    0x8d21\n#define regRCC_STRAP2_RCC_BIF_STRAP1_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP2                                                                    0x8d22\n#define regRCC_STRAP2_RCC_BIF_STRAP2_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP3                                                                    0x8d23\n#define regRCC_STRAP2_RCC_BIF_STRAP3_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP4                                                                    0x8d24\n#define regRCC_STRAP2_RCC_BIF_STRAP4_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP5                                                                    0x8d25\n#define regRCC_STRAP2_RCC_BIF_STRAP5_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_BIF_STRAP6                                                                    0x8d26\n#define regRCC_STRAP2_RCC_BIF_STRAP6_BASE_IDX                                                           5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP0                                                              0x8d27\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP1                                                              0x8d28\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP1_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP10                                                             0x8d29\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP10_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP11                                                             0x8d2a\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP11_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP12                                                             0x8d2b\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP12_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP13                                                             0x8d2c\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP13_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP14                                                             0x8d2d\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP14_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP2                                                              0x8d2e\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP3                                                              0x8d2f\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP4                                                              0x8d30\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP5                                                              0x8d31\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP6                                                              0x8d32\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP6_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP7                                                              0x8d33\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP7_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP8                                                              0x8d34\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP8_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP9                                                              0x8d35\n#define regRCC_STRAP2_RCC_DEV0_PORT_STRAP9_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP0                                                              0x8d36\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP1                                                              0x8d37\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP1_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP13                                                             0x8d38\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP13_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP14                                                             0x8d39\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP14_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP15                                                             0x8d3a\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP15_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP16                                                             0x8d3b\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP16_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP17                                                             0x8d3c\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP17_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP18                                                             0x8d3d\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP18_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP2                                                              0x8d3e\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP26                                                             0x8d3f\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP26_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP3                                                              0x8d40\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP4                                                              0x8d41\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP5                                                              0x8d42\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP8                                                              0x8d43\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP8_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP9                                                              0x8d44\n#define regRCC_STRAP2_RCC_DEV0_EPF0_STRAP9_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP0                                                              0x8d45\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP0_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP2                                                              0x8d51\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP2_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP20                                                             0x8d52\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP20_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP21                                                             0x8d53\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP21_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP22                                                             0x8d54\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP22_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP23                                                             0x8d55\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP23_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP24                                                             0x8d56\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP24_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP25                                                             0x8d57\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP25_BASE_IDX                                                    5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP3                                                              0x8d58\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP3_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP4                                                              0x8d59\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP4_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP5                                                              0x8d5a\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP5_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP6                                                              0x8d5b\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP6_BASE_IDX                                                     5\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP7                                                              0x8d5c\n#define regRCC_STRAP2_RCC_DEV0_EPF1_STRAP7_BASE_IDX                                                     5\n\n\n\n\n#define regGDC_DMA_SION_CL0_RdRsp_BurstTarget_REG0                                                      0x4f7400\n#define regGDC_DMA_SION_CL0_RdRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL0_RdRsp_BurstTarget_REG1                                                      0x4f7401\n#define regGDC_DMA_SION_CL0_RdRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL0_RdRsp_TimeSlot_REG0                                                         0x4f7402\n#define regGDC_DMA_SION_CL0_RdRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL0_RdRsp_TimeSlot_REG1                                                         0x4f7403\n#define regGDC_DMA_SION_CL0_RdRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL0_WrRsp_BurstTarget_REG0                                                      0x4f7404\n#define regGDC_DMA_SION_CL0_WrRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL0_WrRsp_BurstTarget_REG1                                                      0x4f7405\n#define regGDC_DMA_SION_CL0_WrRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL0_WrRsp_TimeSlot_REG0                                                         0x4f7406\n#define regGDC_DMA_SION_CL0_WrRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL0_WrRsp_TimeSlot_REG1                                                         0x4f7407\n#define regGDC_DMA_SION_CL0_WrRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL0_Req_BurstTarget_REG0                                                        0x4f7408\n#define regGDC_DMA_SION_CL0_Req_BurstTarget_REG0_BASE_IDX                                               3\n#define regGDC_DMA_SION_CL0_Req_BurstTarget_REG1                                                        0x4f7409\n#define regGDC_DMA_SION_CL0_Req_BurstTarget_REG1_BASE_IDX                                               3\n#define regGDC_DMA_SION_CL0_Req_TimeSlot_REG0                                                           0x4f740a\n#define regGDC_DMA_SION_CL0_Req_TimeSlot_REG0_BASE_IDX                                                  3\n#define regGDC_DMA_SION_CL0_Req_TimeSlot_REG1                                                           0x4f740b\n#define regGDC_DMA_SION_CL0_Req_TimeSlot_REG1_BASE_IDX                                                  3\n#define regGDC_DMA_SION_CL0_ReqPoolCredit_Alloc_REG0                                                    0x4f740c\n#define regGDC_DMA_SION_CL0_ReqPoolCredit_Alloc_REG0_BASE_IDX                                           3\n#define regGDC_DMA_SION_CL0_ReqPoolCredit_Alloc_REG1                                                    0x4f740d\n#define regGDC_DMA_SION_CL0_ReqPoolCredit_Alloc_REG1_BASE_IDX                                           3\n#define regGDC_DMA_SION_CL0_DataPoolCredit_Alloc_REG0                                                   0x4f740e\n#define regGDC_DMA_SION_CL0_DataPoolCredit_Alloc_REG0_BASE_IDX                                          3\n#define regGDC_DMA_SION_CL0_DataPoolCredit_Alloc_REG1                                                   0x4f740f\n#define regGDC_DMA_SION_CL0_DataPoolCredit_Alloc_REG1_BASE_IDX                                          3\n#define regGDC_DMA_SION_CL0_RdRspPoolCredit_Alloc_REG0                                                  0x4f7410\n#define regGDC_DMA_SION_CL0_RdRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL0_RdRspPoolCredit_Alloc_REG1                                                  0x4f7411\n#define regGDC_DMA_SION_CL0_RdRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL0_WrRspPoolCredit_Alloc_REG0                                                  0x4f7412\n#define regGDC_DMA_SION_CL0_WrRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL0_WrRspPoolCredit_Alloc_REG1                                                  0x4f7413\n#define regGDC_DMA_SION_CL0_WrRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL1_RdRsp_BurstTarget_REG0                                                      0x4f7414\n#define regGDC_DMA_SION_CL1_RdRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL1_RdRsp_BurstTarget_REG1                                                      0x4f7415\n#define regGDC_DMA_SION_CL1_RdRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL1_RdRsp_TimeSlot_REG0                                                         0x4f7416\n#define regGDC_DMA_SION_CL1_RdRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL1_RdRsp_TimeSlot_REG1                                                         0x4f7417\n#define regGDC_DMA_SION_CL1_RdRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL1_WrRsp_BurstTarget_REG0                                                      0x4f7418\n#define regGDC_DMA_SION_CL1_WrRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL1_WrRsp_BurstTarget_REG1                                                      0x4f7419\n#define regGDC_DMA_SION_CL1_WrRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL1_WrRsp_TimeSlot_REG0                                                         0x4f741a\n#define regGDC_DMA_SION_CL1_WrRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL1_WrRsp_TimeSlot_REG1                                                         0x4f741b\n#define regGDC_DMA_SION_CL1_WrRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL1_Req_BurstTarget_REG0                                                        0x4f741c\n#define regGDC_DMA_SION_CL1_Req_BurstTarget_REG0_BASE_IDX                                               3\n#define regGDC_DMA_SION_CL1_Req_BurstTarget_REG1                                                        0x4f741d\n#define regGDC_DMA_SION_CL1_Req_BurstTarget_REG1_BASE_IDX                                               3\n#define regGDC_DMA_SION_CL1_Req_TimeSlot_REG0                                                           0x4f741e\n#define regGDC_DMA_SION_CL1_Req_TimeSlot_REG0_BASE_IDX                                                  3\n#define regGDC_DMA_SION_CL1_Req_TimeSlot_REG1                                                           0x4f741f\n#define regGDC_DMA_SION_CL1_Req_TimeSlot_REG1_BASE_IDX                                                  3\n#define regGDC_DMA_SION_CL1_ReqPoolCredit_Alloc_REG0                                                    0x4f7420\n#define regGDC_DMA_SION_CL1_ReqPoolCredit_Alloc_REG0_BASE_IDX                                           3\n#define regGDC_DMA_SION_CL1_ReqPoolCredit_Alloc_REG1                                                    0x4f7421\n#define regGDC_DMA_SION_CL1_ReqPoolCredit_Alloc_REG1_BASE_IDX                                           3\n#define regGDC_DMA_SION_CL1_DataPoolCredit_Alloc_REG0                                                   0x4f7422\n#define regGDC_DMA_SION_CL1_DataPoolCredit_Alloc_REG0_BASE_IDX                                          3\n#define regGDC_DMA_SION_CL1_DataPoolCredit_Alloc_REG1                                                   0x4f7423\n#define regGDC_DMA_SION_CL1_DataPoolCredit_Alloc_REG1_BASE_IDX                                          3\n#define regGDC_DMA_SION_CL1_RdRspPoolCredit_Alloc_REG0                                                  0x4f7424\n#define regGDC_DMA_SION_CL1_RdRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL1_RdRspPoolCredit_Alloc_REG1                                                  0x4f7425\n#define regGDC_DMA_SION_CL1_RdRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL1_WrRspPoolCredit_Alloc_REG0                                                  0x4f7426\n#define regGDC_DMA_SION_CL1_WrRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL1_WrRspPoolCredit_Alloc_REG1                                                  0x4f7427\n#define regGDC_DMA_SION_CL1_WrRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL2_RdRsp_BurstTarget_REG0                                                      0x4f7428\n#define regGDC_DMA_SION_CL2_RdRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL2_RdRsp_BurstTarget_REG1                                                      0x4f7429\n#define regGDC_DMA_SION_CL2_RdRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL2_RdRsp_TimeSlot_REG0                                                         0x4f742a\n#define regGDC_DMA_SION_CL2_RdRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL2_RdRsp_TimeSlot_REG1                                                         0x4f742b\n#define regGDC_DMA_SION_CL2_RdRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL2_WrRsp_BurstTarget_REG0                                                      0x4f742c\n#define regGDC_DMA_SION_CL2_WrRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL2_WrRsp_BurstTarget_REG1                                                      0x4f742d\n#define regGDC_DMA_SION_CL2_WrRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL2_WrRsp_TimeSlot_REG0                                                         0x4f742e\n#define regGDC_DMA_SION_CL2_WrRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL2_WrRsp_TimeSlot_REG1                                                         0x4f742f\n#define regGDC_DMA_SION_CL2_WrRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL2_Req_BurstTarget_REG0                                                        0x4f7430\n#define regGDC_DMA_SION_CL2_Req_BurstTarget_REG0_BASE_IDX                                               3\n#define regGDC_DMA_SION_CL2_Req_BurstTarget_REG1                                                        0x4f7431\n#define regGDC_DMA_SION_CL2_Req_BurstTarget_REG1_BASE_IDX                                               3\n#define regGDC_DMA_SION_CL2_Req_TimeSlot_REG0                                                           0x4f7432\n#define regGDC_DMA_SION_CL2_Req_TimeSlot_REG0_BASE_IDX                                                  3\n#define regGDC_DMA_SION_CL2_Req_TimeSlot_REG1                                                           0x4f7433\n#define regGDC_DMA_SION_CL2_Req_TimeSlot_REG1_BASE_IDX                                                  3\n#define regGDC_DMA_SION_CL2_ReqPoolCredit_Alloc_REG0                                                    0x4f7434\n#define regGDC_DMA_SION_CL2_ReqPoolCredit_Alloc_REG0_BASE_IDX                                           3\n#define regGDC_DMA_SION_CL2_ReqPoolCredit_Alloc_REG1                                                    0x4f7435\n#define regGDC_DMA_SION_CL2_ReqPoolCredit_Alloc_REG1_BASE_IDX                                           3\n#define regGDC_DMA_SION_CL2_DataPoolCredit_Alloc_REG0                                                   0x4f7436\n#define regGDC_DMA_SION_CL2_DataPoolCredit_Alloc_REG0_BASE_IDX                                          3\n#define regGDC_DMA_SION_CL2_DataPoolCredit_Alloc_REG1                                                   0x4f7437\n#define regGDC_DMA_SION_CL2_DataPoolCredit_Alloc_REG1_BASE_IDX                                          3\n#define regGDC_DMA_SION_CL2_RdRspPoolCredit_Alloc_REG0                                                  0x4f7438\n#define regGDC_DMA_SION_CL2_RdRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL2_RdRspPoolCredit_Alloc_REG1                                                  0x4f7439\n#define regGDC_DMA_SION_CL2_RdRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL2_WrRspPoolCredit_Alloc_REG0                                                  0x4f743a\n#define regGDC_DMA_SION_CL2_WrRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL2_WrRspPoolCredit_Alloc_REG1                                                  0x4f743b\n#define regGDC_DMA_SION_CL2_WrRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL3_RdRsp_BurstTarget_REG0                                                      0x4f743c\n#define regGDC_DMA_SION_CL3_RdRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL3_RdRsp_BurstTarget_REG1                                                      0x4f743d\n#define regGDC_DMA_SION_CL3_RdRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL3_RdRsp_TimeSlot_REG0                                                         0x4f743e\n#define regGDC_DMA_SION_CL3_RdRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL3_RdRsp_TimeSlot_REG1                                                         0x4f743f\n#define regGDC_DMA_SION_CL3_RdRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL3_WrRsp_BurstTarget_REG0                                                      0x4f7440\n#define regGDC_DMA_SION_CL3_WrRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL3_WrRsp_BurstTarget_REG1                                                      0x4f7441\n#define regGDC_DMA_SION_CL3_WrRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_DMA_SION_CL3_WrRsp_TimeSlot_REG0                                                         0x4f7442\n#define regGDC_DMA_SION_CL3_WrRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL3_WrRsp_TimeSlot_REG1                                                         0x4f7443\n#define regGDC_DMA_SION_CL3_WrRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_DMA_SION_CL3_Req_BurstTarget_REG0                                                        0x4f7444\n#define regGDC_DMA_SION_CL3_Req_BurstTarget_REG0_BASE_IDX                                               3\n#define regGDC_DMA_SION_CL3_Req_BurstTarget_REG1                                                        0x4f7445\n#define regGDC_DMA_SION_CL3_Req_BurstTarget_REG1_BASE_IDX                                               3\n#define regGDC_DMA_SION_CL3_Req_TimeSlot_REG0                                                           0x4f7446\n#define regGDC_DMA_SION_CL3_Req_TimeSlot_REG0_BASE_IDX                                                  3\n#define regGDC_DMA_SION_CL3_Req_TimeSlot_REG1                                                           0x4f7447\n#define regGDC_DMA_SION_CL3_Req_TimeSlot_REG1_BASE_IDX                                                  3\n#define regGDC_DMA_SION_CL3_ReqPoolCredit_Alloc_REG0                                                    0x4f7448\n#define regGDC_DMA_SION_CL3_ReqPoolCredit_Alloc_REG0_BASE_IDX                                           3\n#define regGDC_DMA_SION_CL3_ReqPoolCredit_Alloc_REG1                                                    0x4f7449\n#define regGDC_DMA_SION_CL3_ReqPoolCredit_Alloc_REG1_BASE_IDX                                           3\n#define regGDC_DMA_SION_CL3_DataPoolCredit_Alloc_REG0                                                   0x4f744a\n#define regGDC_DMA_SION_CL3_DataPoolCredit_Alloc_REG0_BASE_IDX                                          3\n#define regGDC_DMA_SION_CL3_DataPoolCredit_Alloc_REG1                                                   0x4f744b\n#define regGDC_DMA_SION_CL3_DataPoolCredit_Alloc_REG1_BASE_IDX                                          3\n#define regGDC_DMA_SION_CL3_RdRspPoolCredit_Alloc_REG0                                                  0x4f744c\n#define regGDC_DMA_SION_CL3_RdRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL3_RdRspPoolCredit_Alloc_REG1                                                  0x4f744d\n#define regGDC_DMA_SION_CL3_RdRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL3_WrRspPoolCredit_Alloc_REG0                                                  0x4f744e\n#define regGDC_DMA_SION_CL3_WrRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_DMA_SION_CL3_WrRspPoolCredit_Alloc_REG1                                                  0x4f744f\n#define regGDC_DMA_SION_CL3_WrRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_DMA_SION_CNTL_REG0                                                                       0x4f7450\n#define regGDC_DMA_SION_CNTL_REG0_BASE_IDX                                                              3\n#define regGDC_DMA_SION_CNTL_REG1                                                                       0x4f7451\n#define regGDC_DMA_SION_CNTL_REG1_BASE_IDX                                                              3\n\n\n\n\n#define regGDC_HST_SION_CL0_RdRsp_BurstTarget_REG0                                                      0x4f7600\n#define regGDC_HST_SION_CL0_RdRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_HST_SION_CL0_RdRsp_BurstTarget_REG1                                                      0x4f7601\n#define regGDC_HST_SION_CL0_RdRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_HST_SION_CL0_RdRsp_TimeSlot_REG0                                                         0x4f7602\n#define regGDC_HST_SION_CL0_RdRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_HST_SION_CL0_RdRsp_TimeSlot_REG1                                                         0x4f7603\n#define regGDC_HST_SION_CL0_RdRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_HST_SION_CL0_WrRsp_BurstTarget_REG0                                                      0x4f7604\n#define regGDC_HST_SION_CL0_WrRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_HST_SION_CL0_WrRsp_BurstTarget_REG1                                                      0x4f7605\n#define regGDC_HST_SION_CL0_WrRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_HST_SION_CL0_WrRsp_TimeSlot_REG0                                                         0x4f7606\n#define regGDC_HST_SION_CL0_WrRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_HST_SION_CL0_WrRsp_TimeSlot_REG1                                                         0x4f7607\n#define regGDC_HST_SION_CL0_WrRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_HST_SION_CL0_Req_BurstTarget_REG0                                                        0x4f7608\n#define regGDC_HST_SION_CL0_Req_BurstTarget_REG0_BASE_IDX                                               3\n#define regGDC_HST_SION_CL0_Req_BurstTarget_REG1                                                        0x4f7609\n#define regGDC_HST_SION_CL0_Req_BurstTarget_REG1_BASE_IDX                                               3\n#define regGDC_HST_SION_CL0_Req_TimeSlot_REG0                                                           0x4f760a\n#define regGDC_HST_SION_CL0_Req_TimeSlot_REG0_BASE_IDX                                                  3\n#define regGDC_HST_SION_CL0_Req_TimeSlot_REG1                                                           0x4f760b\n#define regGDC_HST_SION_CL0_Req_TimeSlot_REG1_BASE_IDX                                                  3\n#define regGDC_HST_SION_CL0_ReqPoolCredit_Alloc_REG0                                                    0x4f760c\n#define regGDC_HST_SION_CL0_ReqPoolCredit_Alloc_REG0_BASE_IDX                                           3\n#define regGDC_HST_SION_CL0_ReqPoolCredit_Alloc_REG1                                                    0x4f760d\n#define regGDC_HST_SION_CL0_ReqPoolCredit_Alloc_REG1_BASE_IDX                                           3\n#define regGDC_HST_SION_CL0_DataPoolCredit_Alloc_REG0                                                   0x4f760e\n#define regGDC_HST_SION_CL0_DataPoolCredit_Alloc_REG0_BASE_IDX                                          3\n#define regGDC_HST_SION_CL0_DataPoolCredit_Alloc_REG1                                                   0x4f760f\n#define regGDC_HST_SION_CL0_DataPoolCredit_Alloc_REG1_BASE_IDX                                          3\n#define regGDC_HST_SION_CL0_RdRspPoolCredit_Alloc_REG0                                                  0x4f7610\n#define regGDC_HST_SION_CL0_RdRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_HST_SION_CL0_RdRspPoolCredit_Alloc_REG1                                                  0x4f7611\n#define regGDC_HST_SION_CL0_RdRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_HST_SION_CL0_WrRspPoolCredit_Alloc_REG0                                                  0x4f7612\n#define regGDC_HST_SION_CL0_WrRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_HST_SION_CL0_WrRspPoolCredit_Alloc_REG1                                                  0x4f7613\n#define regGDC_HST_SION_CL0_WrRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_HST_SION_CL1_RdRsp_BurstTarget_REG0                                                      0x4f7614\n#define regGDC_HST_SION_CL1_RdRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_HST_SION_CL1_RdRsp_BurstTarget_REG1                                                      0x4f7615\n#define regGDC_HST_SION_CL1_RdRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_HST_SION_CL1_RdRsp_TimeSlot_REG0                                                         0x4f7616\n#define regGDC_HST_SION_CL1_RdRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_HST_SION_CL1_RdRsp_TimeSlot_REG1                                                         0x4f7617\n#define regGDC_HST_SION_CL1_RdRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_HST_SION_CL1_WrRsp_BurstTarget_REG0                                                      0x4f7618\n#define regGDC_HST_SION_CL1_WrRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_HST_SION_CL1_WrRsp_BurstTarget_REG1                                                      0x4f7619\n#define regGDC_HST_SION_CL1_WrRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_HST_SION_CL1_WrRsp_TimeSlot_REG0                                                         0x4f761a\n#define regGDC_HST_SION_CL1_WrRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_HST_SION_CL1_WrRsp_TimeSlot_REG1                                                         0x4f761b\n#define regGDC_HST_SION_CL1_WrRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_HST_SION_CL1_Req_BurstTarget_REG0                                                        0x4f761c\n#define regGDC_HST_SION_CL1_Req_BurstTarget_REG0_BASE_IDX                                               3\n#define regGDC_HST_SION_CL1_Req_BurstTarget_REG1                                                        0x4f761d\n#define regGDC_HST_SION_CL1_Req_BurstTarget_REG1_BASE_IDX                                               3\n#define regGDC_HST_SION_CL1_Req_TimeSlot_REG0                                                           0x4f761e\n#define regGDC_HST_SION_CL1_Req_TimeSlot_REG0_BASE_IDX                                                  3\n#define regGDC_HST_SION_CL1_Req_TimeSlot_REG1                                                           0x4f761f\n#define regGDC_HST_SION_CL1_Req_TimeSlot_REG1_BASE_IDX                                                  3\n#define regGDC_HST_SION_CL1_ReqPoolCredit_Alloc_REG0                                                    0x4f7620\n#define regGDC_HST_SION_CL1_ReqPoolCredit_Alloc_REG0_BASE_IDX                                           3\n#define regGDC_HST_SION_CL1_ReqPoolCredit_Alloc_REG1                                                    0x4f7621\n#define regGDC_HST_SION_CL1_ReqPoolCredit_Alloc_REG1_BASE_IDX                                           3\n#define regGDC_HST_SION_CL1_DataPoolCredit_Alloc_REG0                                                   0x4f7622\n#define regGDC_HST_SION_CL1_DataPoolCredit_Alloc_REG0_BASE_IDX                                          3\n#define regGDC_HST_SION_CL1_DataPoolCredit_Alloc_REG1                                                   0x4f7623\n#define regGDC_HST_SION_CL1_DataPoolCredit_Alloc_REG1_BASE_IDX                                          3\n#define regGDC_HST_SION_CL1_RdRspPoolCredit_Alloc_REG0                                                  0x4f7624\n#define regGDC_HST_SION_CL1_RdRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_HST_SION_CL1_RdRspPoolCredit_Alloc_REG1                                                  0x4f7625\n#define regGDC_HST_SION_CL1_RdRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_HST_SION_CL1_WrRspPoolCredit_Alloc_REG0                                                  0x4f7626\n#define regGDC_HST_SION_CL1_WrRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_HST_SION_CL1_WrRspPoolCredit_Alloc_REG1                                                  0x4f7627\n#define regGDC_HST_SION_CL1_WrRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_HST_SION_CL2_RdRsp_BurstTarget_REG0                                                      0x4f7628\n#define regGDC_HST_SION_CL2_RdRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_HST_SION_CL2_RdRsp_BurstTarget_REG1                                                      0x4f7629\n#define regGDC_HST_SION_CL2_RdRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_HST_SION_CL2_RdRsp_TimeSlot_REG0                                                         0x4f762a\n#define regGDC_HST_SION_CL2_RdRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_HST_SION_CL2_RdRsp_TimeSlot_REG1                                                         0x4f762b\n#define regGDC_HST_SION_CL2_RdRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_HST_SION_CL2_WrRsp_BurstTarget_REG0                                                      0x4f762c\n#define regGDC_HST_SION_CL2_WrRsp_BurstTarget_REG0_BASE_IDX                                             3\n#define regGDC_HST_SION_CL2_WrRsp_BurstTarget_REG1                                                      0x4f762d\n#define regGDC_HST_SION_CL2_WrRsp_BurstTarget_REG1_BASE_IDX                                             3\n#define regGDC_HST_SION_CL2_WrRsp_TimeSlot_REG0                                                         0x4f762e\n#define regGDC_HST_SION_CL2_WrRsp_TimeSlot_REG0_BASE_IDX                                                3\n#define regGDC_HST_SION_CL2_WrRsp_TimeSlot_REG1                                                         0x4f762f\n#define regGDC_HST_SION_CL2_WrRsp_TimeSlot_REG1_BASE_IDX                                                3\n#define regGDC_HST_SION_CL2_Req_BurstTarget_REG0                                                        0x4f7630\n#define regGDC_HST_SION_CL2_Req_BurstTarget_REG0_BASE_IDX                                               3\n#define regGDC_HST_SION_CL2_Req_BurstTarget_REG1                                                        0x4f7631\n#define regGDC_HST_SION_CL2_Req_BurstTarget_REG1_BASE_IDX                                               3\n#define regGDC_HST_SION_CL2_Req_TimeSlot_REG0                                                           0x4f7632\n#define regGDC_HST_SION_CL2_Req_TimeSlot_REG0_BASE_IDX                                                  3\n#define regGDC_HST_SION_CL2_Req_TimeSlot_REG1                                                           0x4f7633\n#define regGDC_HST_SION_CL2_Req_TimeSlot_REG1_BASE_IDX                                                  3\n#define regGDC_HST_SION_CL2_ReqPoolCredit_Alloc_REG0                                                    0x4f7634\n#define regGDC_HST_SION_CL2_ReqPoolCredit_Alloc_REG0_BASE_IDX                                           3\n#define regGDC_HST_SION_CL2_ReqPoolCredit_Alloc_REG1                                                    0x4f7635\n#define regGDC_HST_SION_CL2_ReqPoolCredit_Alloc_REG1_BASE_IDX                                           3\n#define regGDC_HST_SION_CL2_DataPoolCredit_Alloc_REG0                                                   0x4f7636\n#define regGDC_HST_SION_CL2_DataPoolCredit_Alloc_REG0_BASE_IDX                                          3\n#define regGDC_HST_SION_CL2_DataPoolCredit_Alloc_REG1                                                   0x4f7637\n#define regGDC_HST_SION_CL2_DataPoolCredit_Alloc_REG1_BASE_IDX                                          3\n#define regGDC_HST_SION_CL2_RdRspPoolCredit_Alloc_REG0                                                  0x4f7638\n#define regGDC_HST_SION_CL2_RdRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_HST_SION_CL2_RdRspPoolCredit_Alloc_REG1                                                  0x4f7639\n#define regGDC_HST_SION_CL2_RdRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_HST_SION_CL2_WrRspPoolCredit_Alloc_REG0                                                  0x4f763a\n#define regGDC_HST_SION_CL2_WrRspPoolCredit_Alloc_REG0_BASE_IDX                                         3\n#define regGDC_HST_SION_CL2_WrRspPoolCredit_Alloc_REG1                                                  0x4f763b\n#define regGDC_HST_SION_CL2_WrRspPoolCredit_Alloc_REG1_BASE_IDX                                         3\n#define regGDC_HST_SION_CNTL_REG0                                                                       0x4f763c\n#define regGDC_HST_SION_CNTL_REG0_BASE_IDX                                                              3\n#define regGDC_HST_SION_CNTL_REG1                                                                       0x4f763d\n#define regGDC_HST_SION_CNTL_REG1_BASE_IDX                                                              3\n#define regS2A_DOORBELL_ENTRY_0_CTRL                                                                    0x4f7640\n#define regS2A_DOORBELL_ENTRY_0_CTRL_BASE_IDX                                                           3\n#define regS2A_DOORBELL_ENTRY_1_CTRL                                                                    0x4f7641\n#define regS2A_DOORBELL_ENTRY_1_CTRL_BASE_IDX                                                           3\n#define regS2A_DOORBELL_ENTRY_2_CTRL                                                                    0x4f7642\n#define regS2A_DOORBELL_ENTRY_2_CTRL_BASE_IDX                                                           3\n#define regS2A_DOORBELL_ENTRY_3_CTRL                                                                    0x4f7643\n#define regS2A_DOORBELL_ENTRY_3_CTRL_BASE_IDX                                                           3\n#define regS2A_DOORBELL_ENTRY_4_CTRL                                                                    0x4f7644\n#define regS2A_DOORBELL_ENTRY_4_CTRL_BASE_IDX                                                           3\n#define regS2A_DOORBELL_ENTRY_5_CTRL                                                                    0x4f7645\n#define regS2A_DOORBELL_ENTRY_5_CTRL_BASE_IDX                                                           3\n#define regS2A_DOORBELL_ENTRY_6_CTRL                                                                    0x4f7646\n#define regS2A_DOORBELL_ENTRY_6_CTRL_BASE_IDX                                                           3\n#define regS2A_DOORBELL_ENTRY_7_CTRL                                                                    0x4f7647\n#define regS2A_DOORBELL_ENTRY_7_CTRL_BASE_IDX                                                           3\n#define regS2A_DOORBELL_ENTRY_8_CTRL                                                                    0x4f7648\n#define regS2A_DOORBELL_ENTRY_8_CTRL_BASE_IDX                                                           3\n#define regS2A_DOORBELL_ENTRY_9_CTRL                                                                    0x4f7649\n#define regS2A_DOORBELL_ENTRY_9_CTRL_BASE_IDX                                                           3\n#define regS2A_DOORBELL_ENTRY_10_CTRL                                                                   0x4f764a\n#define regS2A_DOORBELL_ENTRY_10_CTRL_BASE_IDX                                                          3\n#define regS2A_DOORBELL_ENTRY_11_CTRL                                                                   0x4f764b\n#define regS2A_DOORBELL_ENTRY_11_CTRL_BASE_IDX                                                          3\n#define regS2A_DOORBELL_ENTRY_12_CTRL                                                                   0x4f764c\n#define regS2A_DOORBELL_ENTRY_12_CTRL_BASE_IDX                                                          3\n#define regS2A_DOORBELL_ENTRY_13_CTRL                                                                   0x4f764d\n#define regS2A_DOORBELL_ENTRY_13_CTRL_BASE_IDX                                                          3\n#define regS2A_DOORBELL_ENTRY_14_CTRL                                                                   0x4f764e\n#define regS2A_DOORBELL_ENTRY_14_CTRL_BASE_IDX                                                          3\n#define regS2A_DOORBELL_ENTRY_15_CTRL                                                                   0x4f764f\n#define regS2A_DOORBELL_ENTRY_15_CTRL_BASE_IDX                                                          3\n#define regS2A_DOORBELL_COMMON_CTRL_REG                                                                 0x4f7650\n#define regS2A_DOORBELL_COMMON_CTRL_REG_BASE_IDX                                                        3\n\n\n\n\n#define regGDC1_SHUB_REGS_IF_CTL                                                                        0x4f0ae3\n#define regGDC1_SHUB_REGS_IF_CTL_BASE_IDX                                                               3\n#define regGDC1_NGDC_MGCG_CTRL                                                                          0x4f0aea\n#define regGDC1_NGDC_MGCG_CTRL_BASE_IDX                                                                 3\n#define regGDC1_NGDC_RESERVED_0                                                                         0x4f0aeb\n#define regGDC1_NGDC_RESERVED_0_BASE_IDX                                                                3\n#define regGDC1_NGDC_RESERVED_1                                                                         0x4f0aec\n#define regGDC1_NGDC_RESERVED_1_BASE_IDX                                                                3\n#define regGDC1_NBIF_GFX_DOORBELL_STATUS                                                                0x4f0aef\n#define regGDC1_NBIF_GFX_DOORBELL_STATUS_BASE_IDX                                                       3\n#define regGDC1_ATDMA_MISC_CNTL                                                                         0x4f0afd\n#define regGDC1_ATDMA_MISC_CNTL_BASE_IDX                                                                3\n#define regGDC1_S2A_MISC_CNTL                                                                           0x4f0aff\n#define regGDC1_S2A_MISC_CNTL_BASE_IDX                                                                  3\n#define regGDC1_NGDC_EARLY_WAKEUP_CTRL                                                                  0x4f0b01\n#define regGDC1_NGDC_EARLY_WAKEUP_CTRL_BASE_IDX                                                         3\n#define regGDC1_NGDC_PG_MISC_CTRL                                                                       0x4f0b18\n#define regGDC1_NGDC_PG_MISC_CTRL_BASE_IDX                                                              3\n#define regGDC1_NGDC_PGMST_CTRL                                                                         0x4f0b19\n#define regGDC1_NGDC_PGMST_CTRL_BASE_IDX                                                                3\n#define regGDC1_NGDC_PGSLV_CTRL                                                                         0x4f0b1a\n#define regGDC1_NGDC_PGSLV_CTRL_BASE_IDX                                                                3\n\n\n\n\n#define regGDCSOC_ERR_RSP_CNTL                                                                          0x4f5c00\n#define regGDCSOC_ERR_RSP_CNTL_BASE_IDX                                                                 3\n#define regGDCSOC_RAS_CENTRAL_STATUS                                                                    0x4f5c10\n#define regGDCSOC_RAS_CENTRAL_STATUS_BASE_IDX                                                           3\n#define regGDCSOC_RAS_LEAF0_CTRL                                                                        0x4f5c20\n#define regGDCSOC_RAS_LEAF0_CTRL_BASE_IDX                                                               3\n#define regGDCSOC_RAS_LEAF1_CTRL                                                                        0x4f5c21\n#define regGDCSOC_RAS_LEAF1_CTRL_BASE_IDX                                                               3\n#define regGDCSOC_RAS_LEAF2_CTRL                                                                        0x4f5c22\n#define regGDCSOC_RAS_LEAF2_CTRL_BASE_IDX                                                               3\n#define regGDCSOC_RAS_LEAF3_CTRL                                                                        0x4f5c23\n#define regGDCSOC_RAS_LEAF3_CTRL_BASE_IDX                                                               3\n#define regGDCSOC_RAS_LEAF4_CTRL                                                                        0x4f5c24\n#define regGDCSOC_RAS_LEAF4_CTRL_BASE_IDX                                                               3\n#define regGDCSOC_RAS_LEAF2_MISC_CTRL                                                                   0x4f5c2e\n#define regGDCSOC_RAS_LEAF2_MISC_CTRL_BASE_IDX                                                          3\n#define regGDCSOC_RAS_LEAF2_MISC_CTRL2                                                                  0x4f5c2f\n#define regGDCSOC_RAS_LEAF2_MISC_CTRL2_BASE_IDX                                                         3\n#define regGDCSOC_RAS_LEAF0_STATUS                                                                      0x4f5c30\n#define regGDCSOC_RAS_LEAF0_STATUS_BASE_IDX                                                             3\n#define regGDCSOC_RAS_LEAF1_STATUS                                                                      0x4f5c31\n#define regGDCSOC_RAS_LEAF1_STATUS_BASE_IDX                                                             3\n#define regGDCSOC_RAS_LEAF2_STATUS                                                                      0x4f5c32\n#define regGDCSOC_RAS_LEAF2_STATUS_BASE_IDX                                                             3\n#define regGDCSOC_RAS_LEAF3_STATUS                                                                      0x4f5c33\n#define regGDCSOC_RAS_LEAF3_STATUS_BASE_IDX                                                             3\n#define regGDCSOC_RAS_LEAF4_STATUS                                                                      0x4f5c34\n#define regGDCSOC_RAS_LEAF4_STATUS_BASE_IDX                                                             3\n\n\n\n\n#define regSHUB_PF_FLR_RST                                                                              0x4f7800\n#define regSHUB_PF_FLR_RST_BASE_IDX                                                                     3\n#define regSHUB_GFX_DRV_VPU_RST                                                                         0x4f7801\n#define regSHUB_GFX_DRV_VPU_RST_BASE_IDX                                                                3\n#define regSHUB_LINK_RESET                                                                              0x4f7802\n#define regSHUB_LINK_RESET_BASE_IDX                                                                     3\n#define regSHUB_HARD_RST_CTRL                                                                           0x4f7810\n#define regSHUB_HARD_RST_CTRL_BASE_IDX                                                                  3\n#define regSHUB_SOFT_RST_CTRL                                                                           0x4f7811\n#define regSHUB_SOFT_RST_CTRL_BASE_IDX                                                                  3\n#define regSHUB_SDP_PORT_RST                                                                            0x4f7812\n#define regSHUB_SDP_PORT_RST_BASE_IDX                                                                   3\n#define regSHUB_RST_MISC_TRL                                                                            0x4f7813\n#define regSHUB_RST_MISC_TRL_BASE_IDX                                                                   3\n\n\n\n\n#define regHST_CLK0_SW0_CL0_CNTL                                                                        0x4f3d40\n#define regHST_CLK0_SW0_CL0_CNTL_BASE_IDX                                                               3\n#define regHST_CLK0_SW1_CL0_CNTL                                                                        0x4f3d60\n#define regHST_CLK0_SW1_CL0_CNTL_BASE_IDX                                                               3\n\n\n\n\n#define cfgPSWUSCFG0_1_VENDOR_ID                                                                        0x0000\n#define cfgPSWUSCFG0_1_DEVICE_ID                                                                        0x0002\n#define cfgPSWUSCFG0_1_COMMAND                                                                          0x0004\n#define cfgPSWUSCFG0_1_STATUS                                                                           0x0006\n#define cfgPSWUSCFG0_1_REVISION_ID                                                                      0x0008\n#define cfgPSWUSCFG0_1_PROG_INTERFACE                                                                   0x0009\n#define cfgPSWUSCFG0_1_SUB_CLASS                                                                        0x000a\n#define cfgPSWUSCFG0_1_BASE_CLASS                                                                       0x000b\n#define cfgPSWUSCFG0_1_CACHE_LINE                                                                       0x000c\n#define cfgPSWUSCFG0_1_LATENCY                                                                          0x000d\n#define cfgPSWUSCFG0_1_HEADER                                                                           0x000e\n#define cfgPSWUSCFG0_1_BIST                                                                             0x000f\n#define cfgPSWUSCFG0_1_SUB_BUS_NUMBER_LATENCY                                                           0x0018\n#define cfgPSWUSCFG0_1_IO_BASE_LIMIT                                                                    0x001c\n#define cfgPSWUSCFG0_1_SECONDARY_STATUS                                                                 0x001e\n#define cfgPSWUSCFG0_1_MEM_BASE_LIMIT                                                                   0x0020\n#define cfgPSWUSCFG0_1_PREF_BASE_LIMIT                                                                  0x0024\n#define cfgPSWUSCFG0_1_PREF_BASE_UPPER                                                                  0x0028\n#define cfgPSWUSCFG0_1_PREF_LIMIT_UPPER                                                                 0x002c\n#define cfgPSWUSCFG0_1_IO_BASE_LIMIT_HI                                                                 0x0030\n#define cfgPSWUSCFG0_1_CAP_PTR                                                                          0x0034\n#define cfgPSWUSCFG0_1_ROM_BASE_ADDR                                                                    0x0038\n#define cfgPSWUSCFG0_1_INTERRUPT_LINE                                                                   0x003c\n#define cfgPSWUSCFG0_1_INTERRUPT_PIN                                                                    0x003d\n#define cfgPSWUSCFG0_1_VENDOR_CAP_LIST                                                                  0x0048\n#define cfgPSWUSCFG0_1_ADAPTER_ID_W                                                                     0x004c\n#define cfgPSWUSCFG0_1_PMI_CAP_LIST                                                                     0x0050\n#define cfgPSWUSCFG0_1_PMI_CAP                                                                          0x0052\n#define cfgPSWUSCFG0_1_PMI_STATUS_CNTL                                                                  0x0054\n#define cfgPSWUSCFG0_1_PCIE_CAP_LIST                                                                    0x0058\n#define cfgPSWUSCFG0_1_PCIE_CAP                                                                         0x005a\n#define cfgPSWUSCFG0_1_DEVICE_CAP                                                                       0x005c\n#define cfgPSWUSCFG0_1_DEVICE_CNTL                                                                      0x0060\n#define cfgPSWUSCFG0_1_DEVICE_STATUS                                                                    0x0062\n#define cfgPSWUSCFG0_1_LINK_CAP                                                                         0x0064\n#define cfgPSWUSCFG0_1_LINK_CNTL                                                                        0x0068\n#define cfgPSWUSCFG0_1_LINK_STATUS                                                                      0x006a\n#define cfgPSWUSCFG0_1_DEVICE_CAP2                                                                      0x007c\n#define cfgPSWUSCFG0_1_DEVICE_CNTL2                                                                     0x0080\n#define cfgPSWUSCFG0_1_DEVICE_STATUS2                                                                   0x0082\n#define cfgPSWUSCFG0_1_LINK_CAP2                                                                        0x0084\n#define cfgPSWUSCFG0_1_LINK_CNTL2                                                                       0x0088\n#define cfgPSWUSCFG0_1_LINK_STATUS2                                                                     0x008a\n#define cfgPSWUSCFG0_1_MSI_CAP_LIST                                                                     0x00a0\n#define cfgPSWUSCFG0_1_MSI_MSG_CNTL                                                                     0x00a2\n#define cfgPSWUSCFG0_1_MSI_MSG_ADDR_LO                                                                  0x00a4\n#define cfgPSWUSCFG0_1_MSI_MSG_ADDR_HI                                                                  0x00a8\n#define cfgPSWUSCFG0_1_MSI_MSG_DATA                                                                     0x00a8\n#define cfgPSWUSCFG0_1_MSI_MSG_DATA_64                                                                  0x00ac\n#define cfgPSWUSCFG0_1_SSID_CAP_LIST                                                                    0x00c0\n#define cfgPSWUSCFG0_1_SSID_CAP                                                                         0x00c4\n#define cfgPSWUSCFG0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                0x0100\n#define cfgPSWUSCFG0_1_PCIE_VENDOR_SPECIFIC_HDR                                                         0x0104\n#define cfgPSWUSCFG0_1_PCIE_VENDOR_SPECIFIC1                                                            0x0108\n#define cfgPSWUSCFG0_1_PCIE_VENDOR_SPECIFIC2                                                            0x010c\n#define cfgPSWUSCFG0_1_PCIE_VC_ENH_CAP_LIST                                                             0x0110\n#define cfgPSWUSCFG0_1_PCIE_PORT_VC_CAP_REG1                                                            0x0114\n#define cfgPSWUSCFG0_1_PCIE_PORT_VC_CAP_REG2                                                            0x0118\n#define cfgPSWUSCFG0_1_PCIE_PORT_VC_CNTL                                                                0x011c\n#define cfgPSWUSCFG0_1_PCIE_PORT_VC_STATUS                                                              0x011e\n#define cfgPSWUSCFG0_1_PCIE_VC0_RESOURCE_CAP                                                            0x0120\n#define cfgPSWUSCFG0_1_PCIE_VC0_RESOURCE_CNTL                                                           0x0124\n#define cfgPSWUSCFG0_1_PCIE_VC0_RESOURCE_STATUS                                                         0x012a\n#define cfgPSWUSCFG0_1_PCIE_VC1_RESOURCE_CAP                                                            0x012c\n#define cfgPSWUSCFG0_1_PCIE_VC1_RESOURCE_CNTL                                                           0x0130\n#define cfgPSWUSCFG0_1_PCIE_VC1_RESOURCE_STATUS                                                         0x0136\n#define cfgPSWUSCFG0_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                 0x0140\n#define cfgPSWUSCFG0_1_PCIE_DEV_SERIAL_NUM_DW1                                                          0x0144\n#define cfgPSWUSCFG0_1_PCIE_DEV_SERIAL_NUM_DW2                                                          0x0148\n#define cfgPSWUSCFG0_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                    0x0150\n#define cfgPSWUSCFG0_1_PCIE_UNCORR_ERR_STATUS                                                           0x0154\n#define cfgPSWUSCFG0_1_PCIE_UNCORR_ERR_MASK                                                             0x0158\n#define cfgPSWUSCFG0_1_PCIE_UNCORR_ERR_SEVERITY                                                         0x015c\n#define cfgPSWUSCFG0_1_PCIE_CORR_ERR_STATUS                                                             0x0160\n#define cfgPSWUSCFG0_1_PCIE_CORR_ERR_MASK                                                               0x0164\n#define cfgPSWUSCFG0_1_PCIE_ADV_ERR_CAP_CNTL                                                            0x0168\n#define cfgPSWUSCFG0_1_PCIE_HDR_LOG0                                                                    0x016c\n#define cfgPSWUSCFG0_1_PCIE_HDR_LOG1                                                                    0x0170\n#define cfgPSWUSCFG0_1_PCIE_HDR_LOG2                                                                    0x0174\n#define cfgPSWUSCFG0_1_PCIE_HDR_LOG3                                                                    0x0178\n#define cfgPSWUSCFG0_1_PCIE_TLP_PREFIX_LOG0                                                             0x0188\n#define cfgPSWUSCFG0_1_PCIE_TLP_PREFIX_LOG1                                                             0x018c\n#define cfgPSWUSCFG0_1_PCIE_TLP_PREFIX_LOG2                                                             0x0190\n#define cfgPSWUSCFG0_1_PCIE_TLP_PREFIX_LOG3                                                             0x0194\n#define cfgPSWUSCFG0_1_PCIE_SECONDARY_ENH_CAP_LIST                                                      0x0270\n#define cfgPSWUSCFG0_1_PCIE_LINK_CNTL3                                                                  0x0274\n#define cfgPSWUSCFG0_1_PCIE_LANE_ERROR_STATUS                                                           0x0278\n#define cfgPSWUSCFG0_1_PCIE_LANE_0_EQUALIZATION_CNTL                                                    0x027c\n#define cfgPSWUSCFG0_1_PCIE_LANE_1_EQUALIZATION_CNTL                                                    0x027e\n#define cfgPSWUSCFG0_1_PCIE_LANE_2_EQUALIZATION_CNTL                                                    0x0280\n#define cfgPSWUSCFG0_1_PCIE_LANE_3_EQUALIZATION_CNTL                                                    0x0282\n#define cfgPSWUSCFG0_1_PCIE_LANE_4_EQUALIZATION_CNTL                                                    0x0284\n#define cfgPSWUSCFG0_1_PCIE_LANE_5_EQUALIZATION_CNTL                                                    0x0286\n#define cfgPSWUSCFG0_1_PCIE_LANE_6_EQUALIZATION_CNTL                                                    0x0288\n#define cfgPSWUSCFG0_1_PCIE_LANE_7_EQUALIZATION_CNTL                                                    0x028a\n#define cfgPSWUSCFG0_1_PCIE_LANE_8_EQUALIZATION_CNTL                                                    0x028c\n#define cfgPSWUSCFG0_1_PCIE_LANE_9_EQUALIZATION_CNTL                                                    0x028e\n#define cfgPSWUSCFG0_1_PCIE_LANE_10_EQUALIZATION_CNTL                                                   0x0290\n#define cfgPSWUSCFG0_1_PCIE_LANE_11_EQUALIZATION_CNTL                                                   0x0292\n#define cfgPSWUSCFG0_1_PCIE_LANE_12_EQUALIZATION_CNTL                                                   0x0294\n#define cfgPSWUSCFG0_1_PCIE_LANE_13_EQUALIZATION_CNTL                                                   0x0296\n#define cfgPSWUSCFG0_1_PCIE_LANE_14_EQUALIZATION_CNTL                                                   0x0298\n#define cfgPSWUSCFG0_1_PCIE_LANE_15_EQUALIZATION_CNTL                                                   0x029a\n#define cfgPSWUSCFG0_1_PCIE_ACS_ENH_CAP_LIST                                                            0x02a0\n#define cfgPSWUSCFG0_1_PCIE_ACS_CAP                                                                     0x02a4\n#define cfgPSWUSCFG0_1_PCIE_ACS_CNTL                                                                    0x02a6\n#define cfgPSWUSCFG0_1_PCIE_MC_ENH_CAP_LIST                                                             0x02f0\n#define cfgPSWUSCFG0_1_PCIE_MC_CAP                                                                      0x02f4\n#define cfgPSWUSCFG0_1_PCIE_MC_CNTL                                                                     0x02f6\n#define cfgPSWUSCFG0_1_PCIE_MC_ADDR0                                                                    0x02f8\n#define cfgPSWUSCFG0_1_PCIE_MC_ADDR1                                                                    0x02fc\n#define cfgPSWUSCFG0_1_PCIE_MC_RCV0                                                                     0x0300\n#define cfgPSWUSCFG0_1_PCIE_MC_RCV1                                                                     0x0304\n#define cfgPSWUSCFG0_1_PCIE_MC_BLOCK_ALL0                                                               0x0308\n#define cfgPSWUSCFG0_1_PCIE_MC_BLOCK_ALL1                                                               0x030c\n#define cfgPSWUSCFG0_1_PCIE_MC_BLOCK_UNTRANSLATED_0                                                     0x0310\n#define cfgPSWUSCFG0_1_PCIE_MC_BLOCK_UNTRANSLATED_1                                                     0x0314\n#define cfgPSWUSCFG0_1_PCIE_LTR_ENH_CAP_LIST                                                            0x0320\n#define cfgPSWUSCFG0_1_PCIE_LTR_CAP                                                                     0x0324\n#define cfgPSWUSCFG0_1_PCIE_ARI_ENH_CAP_LIST                                                            0x0328\n#define cfgPSWUSCFG0_1_PCIE_ARI_CAP                                                                     0x032c\n#define cfgPSWUSCFG0_1_PCIE_ARI_CNTL                                                                    0x032e\n#define cfgPSWUSCFG0_1_PCIE_DLF_ENH_CAP_LIST                                                            0x0400\n#define cfgPSWUSCFG0_1_DATA_LINK_FEATURE_CAP                                                            0x0404\n#define cfgPSWUSCFG0_1_DATA_LINK_FEATURE_STATUS                                                         0x0408\n#define cfgPSWUSCFG0_1_PCIE_PHY_16GT_ENH_CAP_LIST                                                       0x0410\n#define cfgPSWUSCFG0_1_LINK_CAP_16GT                                                                    0x0414\n#define cfgPSWUSCFG0_1_LINK_CNTL_16GT                                                                   0x0418\n#define cfgPSWUSCFG0_1_LINK_STATUS_16GT                                                                 0x041c\n#define cfgPSWUSCFG0_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                                0x0420\n#define cfgPSWUSCFG0_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                                 0x0424\n#define cfgPSWUSCFG0_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                                 0x0428\n#define cfgPSWUSCFG0_1_LANE_0_EQUALIZATION_CNTL_16GT                                                    0x0430\n#define cfgPSWUSCFG0_1_LANE_1_EQUALIZATION_CNTL_16GT                                                    0x0431\n#define cfgPSWUSCFG0_1_LANE_2_EQUALIZATION_CNTL_16GT                                                    0x0432\n#define cfgPSWUSCFG0_1_LANE_3_EQUALIZATION_CNTL_16GT                                                    0x0433\n#define cfgPSWUSCFG0_1_LANE_4_EQUALIZATION_CNTL_16GT                                                    0x0434\n#define cfgPSWUSCFG0_1_LANE_5_EQUALIZATION_CNTL_16GT                                                    0x0435\n#define cfgPSWUSCFG0_1_LANE_6_EQUALIZATION_CNTL_16GT                                                    0x0436\n#define cfgPSWUSCFG0_1_LANE_7_EQUALIZATION_CNTL_16GT                                                    0x0437\n#define cfgPSWUSCFG0_1_LANE_8_EQUALIZATION_CNTL_16GT                                                    0x0438\n#define cfgPSWUSCFG0_1_LANE_9_EQUALIZATION_CNTL_16GT                                                    0x0439\n#define cfgPSWUSCFG0_1_LANE_10_EQUALIZATION_CNTL_16GT                                                   0x043a\n#define cfgPSWUSCFG0_1_LANE_11_EQUALIZATION_CNTL_16GT                                                   0x043b\n#define cfgPSWUSCFG0_1_LANE_12_EQUALIZATION_CNTL_16GT                                                   0x043c\n#define cfgPSWUSCFG0_1_LANE_13_EQUALIZATION_CNTL_16GT                                                   0x043d\n#define cfgPSWUSCFG0_1_LANE_14_EQUALIZATION_CNTL_16GT                                                   0x043e\n#define cfgPSWUSCFG0_1_LANE_15_EQUALIZATION_CNTL_16GT                                                   0x043f\n#define cfgPSWUSCFG0_1_PCIE_MARGINING_ENH_CAP_LIST                                                      0x0440\n#define cfgPSWUSCFG0_1_MARGINING_PORT_CAP                                                               0x0444\n#define cfgPSWUSCFG0_1_MARGINING_PORT_STATUS                                                            0x0446\n#define cfgPSWUSCFG0_1_LANE_0_MARGINING_LANE_CNTL                                                       0x0448\n#define cfgPSWUSCFG0_1_LANE_0_MARGINING_LANE_STATUS                                                     0x044a\n#define cfgPSWUSCFG0_1_LANE_1_MARGINING_LANE_CNTL                                                       0x044c\n#define cfgPSWUSCFG0_1_LANE_1_MARGINING_LANE_STATUS                                                     0x044e\n#define cfgPSWUSCFG0_1_LANE_2_MARGINING_LANE_CNTL                                                       0x0450\n#define cfgPSWUSCFG0_1_LANE_2_MARGINING_LANE_STATUS                                                     0x0452\n#define cfgPSWUSCFG0_1_LANE_3_MARGINING_LANE_CNTL                                                       0x0454\n#define cfgPSWUSCFG0_1_LANE_3_MARGINING_LANE_STATUS                                                     0x0456\n#define cfgPSWUSCFG0_1_LANE_4_MARGINING_LANE_CNTL                                                       0x0458\n#define cfgPSWUSCFG0_1_LANE_4_MARGINING_LANE_STATUS                                                     0x045a\n#define cfgPSWUSCFG0_1_LANE_5_MARGINING_LANE_CNTL                                                       0x045c\n#define cfgPSWUSCFG0_1_LANE_5_MARGINING_LANE_STATUS                                                     0x045e\n#define cfgPSWUSCFG0_1_LANE_6_MARGINING_LANE_CNTL                                                       0x0460\n#define cfgPSWUSCFG0_1_LANE_6_MARGINING_LANE_STATUS                                                     0x0462\n#define cfgPSWUSCFG0_1_LANE_7_MARGINING_LANE_CNTL                                                       0x0464\n#define cfgPSWUSCFG0_1_LANE_7_MARGINING_LANE_STATUS                                                     0x0466\n#define cfgPSWUSCFG0_1_LANE_8_MARGINING_LANE_CNTL                                                       0x0468\n#define cfgPSWUSCFG0_1_LANE_8_MARGINING_LANE_STATUS                                                     0x046a\n#define cfgPSWUSCFG0_1_LANE_9_MARGINING_LANE_CNTL                                                       0x046c\n#define cfgPSWUSCFG0_1_LANE_9_MARGINING_LANE_STATUS                                                     0x046e\n#define cfgPSWUSCFG0_1_LANE_10_MARGINING_LANE_CNTL                                                      0x0470\n#define cfgPSWUSCFG0_1_LANE_10_MARGINING_LANE_STATUS                                                    0x0472\n#define cfgPSWUSCFG0_1_LANE_11_MARGINING_LANE_CNTL                                                      0x0474\n#define cfgPSWUSCFG0_1_LANE_11_MARGINING_LANE_STATUS                                                    0x0476\n#define cfgPSWUSCFG0_1_LANE_12_MARGINING_LANE_CNTL                                                      0x0478\n#define cfgPSWUSCFG0_1_LANE_12_MARGINING_LANE_STATUS                                                    0x047a\n#define cfgPSWUSCFG0_1_LANE_13_MARGINING_LANE_CNTL                                                      0x047c\n#define cfgPSWUSCFG0_1_LANE_13_MARGINING_LANE_STATUS                                                    0x047e\n#define cfgPSWUSCFG0_1_LANE_14_MARGINING_LANE_CNTL                                                      0x0480\n#define cfgPSWUSCFG0_1_LANE_14_MARGINING_LANE_STATUS                                                    0x0482\n#define cfgPSWUSCFG0_1_LANE_15_MARGINING_LANE_CNTL                                                      0x0484\n#define cfgPSWUSCFG0_1_LANE_15_MARGINING_LANE_STATUS                                                    0x0486\n#define cfgPSWUSCFG0_1_LINK_CAP_32GT                                                                    0x0504\n#define cfgPSWUSCFG0_1_LINK_CNTL_32GT                                                                   0x0508\n#define cfgPSWUSCFG0_1_LINK_STATUS_32GT                                                                 0x050c\n\n\n\n\n#define cfgBIF_CFG_DEV0_RC1_VENDOR_ID                                                                   0x0000\n#define cfgBIF_CFG_DEV0_RC1_DEVICE_ID                                                                   0x0002\n#define cfgBIF_CFG_DEV0_RC1_COMMAND                                                                     0x0004\n#define cfgBIF_CFG_DEV0_RC1_STATUS                                                                      0x0006\n#define cfgBIF_CFG_DEV0_RC1_REVISION_ID                                                                 0x0008\n#define cfgBIF_CFG_DEV0_RC1_PROG_INTERFACE                                                              0x0009\n#define cfgBIF_CFG_DEV0_RC1_SUB_CLASS                                                                   0x000a\n#define cfgBIF_CFG_DEV0_RC1_BASE_CLASS                                                                  0x000b\n#define cfgBIF_CFG_DEV0_RC1_CACHE_LINE                                                                  0x000c\n#define cfgBIF_CFG_DEV0_RC1_LATENCY                                                                     0x000d\n#define cfgBIF_CFG_DEV0_RC1_HEADER                                                                      0x000e\n#define cfgBIF_CFG_DEV0_RC1_BIST                                                                        0x000f\n#define cfgBIF_CFG_DEV0_RC1_BASE_ADDR_1                                                                 0x0010\n#define cfgBIF_CFG_DEV0_RC1_BASE_ADDR_2                                                                 0x0014\n#define cfgBIF_CFG_DEV0_RC1_SUB_BUS_NUMBER_LATENCY                                                      0x0018\n#define cfgBIF_CFG_DEV0_RC1_IO_BASE_LIMIT                                                               0x001c\n#define cfgBIF_CFG_DEV0_RC1_SECONDARY_STATUS                                                            0x001e\n#define cfgBIF_CFG_DEV0_RC1_MEM_BASE_LIMIT                                                              0x0020\n#define cfgBIF_CFG_DEV0_RC1_PREF_BASE_LIMIT                                                             0x0024\n#define cfgBIF_CFG_DEV0_RC1_PREF_BASE_UPPER                                                             0x0028\n#define cfgBIF_CFG_DEV0_RC1_PREF_LIMIT_UPPER                                                            0x002c\n#define cfgBIF_CFG_DEV0_RC1_IO_BASE_LIMIT_HI                                                            0x0030\n#define cfgBIF_CFG_DEV0_RC1_CAP_PTR                                                                     0x0034\n#define cfgBIF_CFG_DEV0_RC1_ROM_BASE_ADDR                                                               0x0038\n#define cfgBIF_CFG_DEV0_RC1_INTERRUPT_LINE                                                              0x003c\n#define cfgBIF_CFG_DEV0_RC1_INTERRUPT_PIN                                                               0x003d\n#define cfgBIF_CFG_DEV0_RC1_PMI_CAP_LIST                                                                0x0050\n#define cfgBIF_CFG_DEV0_RC1_PMI_CAP                                                                     0x0052\n#define cfgBIF_CFG_DEV0_RC1_PMI_STATUS_CNTL                                                             0x0054\n#define cfgBIF_CFG_DEV0_RC1_PCIE_CAP_LIST                                                               0x0058\n#define cfgBIF_CFG_DEV0_RC1_PCIE_CAP                                                                    0x005a\n#define cfgBIF_CFG_DEV0_RC1_DEVICE_CAP                                                                  0x005c\n#define cfgBIF_CFG_DEV0_RC1_DEVICE_CNTL                                                                 0x0060\n#define cfgBIF_CFG_DEV0_RC1_DEVICE_STATUS                                                               0x0062\n#define cfgBIF_CFG_DEV0_RC1_LINK_CAP                                                                    0x0064\n#define cfgBIF_CFG_DEV0_RC1_LINK_CNTL                                                                   0x0068\n#define cfgBIF_CFG_DEV0_RC1_LINK_STATUS                                                                 0x006a\n#define cfgBIF_CFG_DEV0_RC1_SLOT_CAP                                                                    0x006c\n#define cfgBIF_CFG_DEV0_RC1_SLOT_CNTL                                                                   0x0070\n#define cfgBIF_CFG_DEV0_RC1_SLOT_STATUS                                                                 0x0072\n#define cfgBIF_CFG_DEV0_RC1_DEVICE_CAP2                                                                 0x007c\n#define cfgBIF_CFG_DEV0_RC1_DEVICE_CNTL2                                                                0x0080\n#define cfgBIF_CFG_DEV0_RC1_DEVICE_STATUS2                                                              0x0082\n#define cfgBIF_CFG_DEV0_RC1_LINK_CAP2                                                                   0x0084\n#define cfgBIF_CFG_DEV0_RC1_LINK_CNTL2                                                                  0x0088\n#define cfgBIF_CFG_DEV0_RC1_LINK_STATUS2                                                                0x008a\n#define cfgBIF_CFG_DEV0_RC1_SLOT_CAP2                                                                   0x008c\n#define cfgBIF_CFG_DEV0_RC1_SLOT_CNTL2                                                                  0x0090\n#define cfgBIF_CFG_DEV0_RC1_SLOT_STATUS2                                                                0x0092\n#define cfgBIF_CFG_DEV0_RC1_MSI_CAP_LIST                                                                0x00a0\n#define cfgBIF_CFG_DEV0_RC1_MSI_MSG_CNTL                                                                0x00a2\n#define cfgBIF_CFG_DEV0_RC1_MSI_MSG_ADDR_LO                                                             0x00a4\n#define cfgBIF_CFG_DEV0_RC1_MSI_MSG_ADDR_HI                                                             0x00a8\n#define cfgBIF_CFG_DEV0_RC1_MSI_MSG_DATA                                                                0x00a8\n#define cfgBIF_CFG_DEV0_RC1_MSI_EXT_MSG_DATA                                                            0x00aa\n#define cfgBIF_CFG_DEV0_RC1_MSI_MSG_DATA_64                                                             0x00ac\n#define cfgBIF_CFG_DEV0_RC1_MSI_EXT_MSG_DATA_64                                                         0x00ae\n#define cfgBIF_CFG_DEV0_RC1_SSID_CAP_LIST                                                               0x00c0\n#define cfgBIF_CFG_DEV0_RC1_SSID_CAP                                                                    0x00c4\n#define cfgBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                           0x0100\n#define cfgBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC_HDR                                                    0x0104\n#define cfgBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC1                                                       0x0108\n#define cfgBIF_CFG_DEV0_RC1_PCIE_VENDOR_SPECIFIC2                                                       0x010c\n#define cfgBIF_CFG_DEV0_RC1_PCIE_VC_ENH_CAP_LIST                                                        0x0110\n#define cfgBIF_CFG_DEV0_RC1_PCIE_PORT_VC_CAP_REG1                                                       0x0114\n#define cfgBIF_CFG_DEV0_RC1_PCIE_PORT_VC_CAP_REG2                                                       0x0118\n#define cfgBIF_CFG_DEV0_RC1_PCIE_PORT_VC_CNTL                                                           0x011c\n#define cfgBIF_CFG_DEV0_RC1_PCIE_PORT_VC_STATUS                                                         0x011e\n#define cfgBIF_CFG_DEV0_RC1_PCIE_VC0_RESOURCE_CAP                                                       0x0120\n#define cfgBIF_CFG_DEV0_RC1_PCIE_VC0_RESOURCE_CNTL                                                      0x0124\n#define cfgBIF_CFG_DEV0_RC1_PCIE_VC0_RESOURCE_STATUS                                                    0x012a\n#define cfgBIF_CFG_DEV0_RC1_PCIE_VC1_RESOURCE_CAP                                                       0x012c\n#define cfgBIF_CFG_DEV0_RC1_PCIE_VC1_RESOURCE_CNTL                                                      0x0130\n#define cfgBIF_CFG_DEV0_RC1_PCIE_VC1_RESOURCE_STATUS                                                    0x0136\n#define cfgBIF_CFG_DEV0_RC1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                            0x0140\n#define cfgBIF_CFG_DEV0_RC1_PCIE_DEV_SERIAL_NUM_DW1                                                     0x0144\n#define cfgBIF_CFG_DEV0_RC1_PCIE_DEV_SERIAL_NUM_DW2                                                     0x0148\n#define cfgBIF_CFG_DEV0_RC1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                               0x0150\n#define cfgBIF_CFG_DEV0_RC1_PCIE_UNCORR_ERR_STATUS                                                      0x0154\n#define cfgBIF_CFG_DEV0_RC1_PCIE_UNCORR_ERR_MASK                                                        0x0158\n#define cfgBIF_CFG_DEV0_RC1_PCIE_UNCORR_ERR_SEVERITY                                                    0x015c\n#define cfgBIF_CFG_DEV0_RC1_PCIE_CORR_ERR_STATUS                                                        0x0160\n#define cfgBIF_CFG_DEV0_RC1_PCIE_CORR_ERR_MASK                                                          0x0164\n#define cfgBIF_CFG_DEV0_RC1_PCIE_ADV_ERR_CAP_CNTL                                                       0x0168\n#define cfgBIF_CFG_DEV0_RC1_PCIE_HDR_LOG0                                                               0x016c\n#define cfgBIF_CFG_DEV0_RC1_PCIE_HDR_LOG1                                                               0x0170\n#define cfgBIF_CFG_DEV0_RC1_PCIE_HDR_LOG2                                                               0x0174\n#define cfgBIF_CFG_DEV0_RC1_PCIE_HDR_LOG3                                                               0x0178\n#define cfgBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG0                                                        0x0188\n#define cfgBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG1                                                        0x018c\n#define cfgBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG2                                                        0x0190\n#define cfgBIF_CFG_DEV0_RC1_PCIE_TLP_PREFIX_LOG3                                                        0x0194\n#define cfgBIF_CFG_DEV0_RC1_PCIE_SECONDARY_ENH_CAP_LIST                                                 0x0270\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LINK_CNTL3                                                             0x0274\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_ERROR_STATUS                                                      0x0278\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_0_EQUALIZATION_CNTL                                               0x027c\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_1_EQUALIZATION_CNTL                                               0x027e\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_2_EQUALIZATION_CNTL                                               0x0280\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_3_EQUALIZATION_CNTL                                               0x0282\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_4_EQUALIZATION_CNTL                                               0x0284\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_5_EQUALIZATION_CNTL                                               0x0286\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_6_EQUALIZATION_CNTL                                               0x0288\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_7_EQUALIZATION_CNTL                                               0x028a\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_8_EQUALIZATION_CNTL                                               0x028c\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_9_EQUALIZATION_CNTL                                               0x028e\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_10_EQUALIZATION_CNTL                                              0x0290\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_11_EQUALIZATION_CNTL                                              0x0292\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_12_EQUALIZATION_CNTL                                              0x0294\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_13_EQUALIZATION_CNTL                                              0x0296\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_14_EQUALIZATION_CNTL                                              0x0298\n#define cfgBIF_CFG_DEV0_RC1_PCIE_LANE_15_EQUALIZATION_CNTL                                              0x029a\n#define cfgBIF_CFG_DEV0_RC1_PCIE_ACS_ENH_CAP_LIST                                                       0x02a0\n#define cfgBIF_CFG_DEV0_RC1_PCIE_ACS_CAP                                                                0x02a4\n#define cfgBIF_CFG_DEV0_RC1_PCIE_ACS_CNTL                                                               0x02a6\n#define cfgBIF_CFG_DEV0_RC1_PCIE_DLF_ENH_CAP_LIST                                                       0x0400\n#define cfgBIF_CFG_DEV0_RC1_DATA_LINK_FEATURE_CAP                                                       0x0404\n#define cfgBIF_CFG_DEV0_RC1_DATA_LINK_FEATURE_STATUS                                                    0x0408\n#define cfgBIF_CFG_DEV0_RC1_PCIE_PHY_16GT_ENH_CAP_LIST                                                  0x0410\n#define cfgBIF_CFG_DEV0_RC1_LINK_CAP_16GT                                                               0x0414\n#define cfgBIF_CFG_DEV0_RC1_LINK_CNTL_16GT                                                              0x0418\n#define cfgBIF_CFG_DEV0_RC1_LINK_STATUS_16GT                                                            0x041c\n#define cfgBIF_CFG_DEV0_RC1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                           0x0420\n#define cfgBIF_CFG_DEV0_RC1_RTM1_PARITY_MISMATCH_STATUS_16GT                                            0x0424\n#define cfgBIF_CFG_DEV0_RC1_RTM2_PARITY_MISMATCH_STATUS_16GT                                            0x0428\n#define cfgBIF_CFG_DEV0_RC1_LANE_0_EQUALIZATION_CNTL_16GT                                               0x0430\n#define cfgBIF_CFG_DEV0_RC1_LANE_1_EQUALIZATION_CNTL_16GT                                               0x0431\n#define cfgBIF_CFG_DEV0_RC1_LANE_2_EQUALIZATION_CNTL_16GT                                               0x0432\n#define cfgBIF_CFG_DEV0_RC1_LANE_3_EQUALIZATION_CNTL_16GT                                               0x0433\n#define cfgBIF_CFG_DEV0_RC1_LANE_4_EQUALIZATION_CNTL_16GT                                               0x0434\n#define cfgBIF_CFG_DEV0_RC1_LANE_5_EQUALIZATION_CNTL_16GT                                               0x0435\n#define cfgBIF_CFG_DEV0_RC1_LANE_6_EQUALIZATION_CNTL_16GT                                               0x0436\n#define cfgBIF_CFG_DEV0_RC1_LANE_7_EQUALIZATION_CNTL_16GT                                               0x0437\n#define cfgBIF_CFG_DEV0_RC1_LANE_8_EQUALIZATION_CNTL_16GT                                               0x0438\n#define cfgBIF_CFG_DEV0_RC1_LANE_9_EQUALIZATION_CNTL_16GT                                               0x0439\n#define cfgBIF_CFG_DEV0_RC1_LANE_10_EQUALIZATION_CNTL_16GT                                              0x043a\n#define cfgBIF_CFG_DEV0_RC1_LANE_11_EQUALIZATION_CNTL_16GT                                              0x043b\n#define cfgBIF_CFG_DEV0_RC1_LANE_12_EQUALIZATION_CNTL_16GT                                              0x043c\n#define cfgBIF_CFG_DEV0_RC1_LANE_13_EQUALIZATION_CNTL_16GT                                              0x043d\n#define cfgBIF_CFG_DEV0_RC1_LANE_14_EQUALIZATION_CNTL_16GT                                              0x043e\n#define cfgBIF_CFG_DEV0_RC1_LANE_15_EQUALIZATION_CNTL_16GT                                              0x043f\n#define cfgBIF_CFG_DEV0_RC1_PCIE_MARGINING_ENH_CAP_LIST                                                 0x0450\n#define cfgBIF_CFG_DEV0_RC1_MARGINING_PORT_CAP                                                          0x0454\n#define cfgBIF_CFG_DEV0_RC1_MARGINING_PORT_STATUS                                                       0x0456\n#define cfgBIF_CFG_DEV0_RC1_LANE_0_MARGINING_LANE_CNTL                                                  0x0458\n#define cfgBIF_CFG_DEV0_RC1_LANE_0_MARGINING_LANE_STATUS                                                0x045a\n#define cfgBIF_CFG_DEV0_RC1_LANE_1_MARGINING_LANE_CNTL                                                  0x045c\n#define cfgBIF_CFG_DEV0_RC1_LANE_1_MARGINING_LANE_STATUS                                                0x045e\n#define cfgBIF_CFG_DEV0_RC1_LANE_2_MARGINING_LANE_CNTL                                                  0x0460\n#define cfgBIF_CFG_DEV0_RC1_LANE_2_MARGINING_LANE_STATUS                                                0x0462\n#define cfgBIF_CFG_DEV0_RC1_LANE_3_MARGINING_LANE_CNTL                                                  0x0464\n#define cfgBIF_CFG_DEV0_RC1_LANE_3_MARGINING_LANE_STATUS                                                0x0466\n#define cfgBIF_CFG_DEV0_RC1_LANE_4_MARGINING_LANE_CNTL                                                  0x0468\n#define cfgBIF_CFG_DEV0_RC1_LANE_4_MARGINING_LANE_STATUS                                                0x046a\n#define cfgBIF_CFG_DEV0_RC1_LANE_5_MARGINING_LANE_CNTL                                                  0x046c\n#define cfgBIF_CFG_DEV0_RC1_LANE_5_MARGINING_LANE_STATUS                                                0x046e\n#define cfgBIF_CFG_DEV0_RC1_LANE_6_MARGINING_LANE_CNTL                                                  0x0470\n#define cfgBIF_CFG_DEV0_RC1_LANE_6_MARGINING_LANE_STATUS                                                0x0472\n#define cfgBIF_CFG_DEV0_RC1_LANE_7_MARGINING_LANE_CNTL                                                  0x0474\n#define cfgBIF_CFG_DEV0_RC1_LANE_7_MARGINING_LANE_STATUS                                                0x0476\n#define cfgBIF_CFG_DEV0_RC1_LANE_8_MARGINING_LANE_CNTL                                                  0x0478\n#define cfgBIF_CFG_DEV0_RC1_LANE_8_MARGINING_LANE_STATUS                                                0x047a\n#define cfgBIF_CFG_DEV0_RC1_LANE_9_MARGINING_LANE_CNTL                                                  0x047c\n#define cfgBIF_CFG_DEV0_RC1_LANE_9_MARGINING_LANE_STATUS                                                0x047e\n#define cfgBIF_CFG_DEV0_RC1_LANE_10_MARGINING_LANE_CNTL                                                 0x0480\n#define cfgBIF_CFG_DEV0_RC1_LANE_10_MARGINING_LANE_STATUS                                               0x0482\n#define cfgBIF_CFG_DEV0_RC1_LANE_11_MARGINING_LANE_CNTL                                                 0x0484\n#define cfgBIF_CFG_DEV0_RC1_LANE_11_MARGINING_LANE_STATUS                                               0x0486\n#define cfgBIF_CFG_DEV0_RC1_LANE_12_MARGINING_LANE_CNTL                                                 0x0488\n#define cfgBIF_CFG_DEV0_RC1_LANE_12_MARGINING_LANE_STATUS                                               0x048a\n#define cfgBIF_CFG_DEV0_RC1_LANE_13_MARGINING_LANE_CNTL                                                 0x048c\n#define cfgBIF_CFG_DEV0_RC1_LANE_13_MARGINING_LANE_STATUS                                               0x048e\n#define cfgBIF_CFG_DEV0_RC1_LANE_14_MARGINING_LANE_CNTL                                                 0x0490\n#define cfgBIF_CFG_DEV0_RC1_LANE_14_MARGINING_LANE_STATUS                                               0x0492\n#define cfgBIF_CFG_DEV0_RC1_LANE_15_MARGINING_LANE_CNTL                                                 0x0494\n#define cfgBIF_CFG_DEV0_RC1_LANE_15_MARGINING_LANE_STATUS                                               0x0496\n#define cfgBIF_CFG_DEV0_RC1_LINK_CAP_32GT                                                               0x0504\n#define cfgBIF_CFG_DEV0_RC1_LINK_CNTL_32GT                                                              0x0508\n#define cfgBIF_CFG_DEV0_RC1_LINK_STATUS_32GT                                                            0x050c\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_1_VENDOR_ID                                                                0x0000\n#define cfgBIF_CFG_DEV0_EPF0_1_DEVICE_ID                                                                0x0002\n#define cfgBIF_CFG_DEV0_EPF0_1_COMMAND                                                                  0x0004\n#define cfgBIF_CFG_DEV0_EPF0_1_STATUS                                                                   0x0006\n#define cfgBIF_CFG_DEV0_EPF0_1_REVISION_ID                                                              0x0008\n#define cfgBIF_CFG_DEV0_EPF0_1_PROG_INTERFACE                                                           0x0009\n#define cfgBIF_CFG_DEV0_EPF0_1_SUB_CLASS                                                                0x000a\n#define cfgBIF_CFG_DEV0_EPF0_1_BASE_CLASS                                                               0x000b\n#define cfgBIF_CFG_DEV0_EPF0_1_CACHE_LINE                                                               0x000c\n#define cfgBIF_CFG_DEV0_EPF0_1_LATENCY                                                                  0x000d\n#define cfgBIF_CFG_DEV0_EPF0_1_HEADER                                                                   0x000e\n#define cfgBIF_CFG_DEV0_EPF0_1_BIST                                                                     0x000f\n#define cfgBIF_CFG_DEV0_EPF0_1_BASE_ADDR_1                                                              0x0010\n#define cfgBIF_CFG_DEV0_EPF0_1_BASE_ADDR_2                                                              0x0014\n#define cfgBIF_CFG_DEV0_EPF0_1_BASE_ADDR_3                                                              0x0018\n#define cfgBIF_CFG_DEV0_EPF0_1_BASE_ADDR_4                                                              0x001c\n#define cfgBIF_CFG_DEV0_EPF0_1_BASE_ADDR_5                                                              0x0020\n#define cfgBIF_CFG_DEV0_EPF0_1_BASE_ADDR_6                                                              0x0024\n#define cfgBIF_CFG_DEV0_EPF0_1_CARDBUS_CIS_PTR                                                          0x0028\n#define cfgBIF_CFG_DEV0_EPF0_1_ADAPTER_ID                                                               0x002c\n#define cfgBIF_CFG_DEV0_EPF0_1_ROM_BASE_ADDR                                                            0x0030\n#define cfgBIF_CFG_DEV0_EPF0_1_CAP_PTR                                                                  0x0034\n#define cfgBIF_CFG_DEV0_EPF0_1_INTERRUPT_LINE                                                           0x003c\n#define cfgBIF_CFG_DEV0_EPF0_1_INTERRUPT_PIN                                                            0x003d\n#define cfgBIF_CFG_DEV0_EPF0_1_MIN_GRANT                                                                0x003e\n#define cfgBIF_CFG_DEV0_EPF0_1_MAX_LATENCY                                                              0x003f\n#define cfgBIF_CFG_DEV0_EPF0_1_VENDOR_CAP_LIST                                                          0x0048\n#define cfgBIF_CFG_DEV0_EPF0_1_ADAPTER_ID_W                                                             0x004c\n#define cfgBIF_CFG_DEV0_EPF0_1_PMI_CAP_LIST                                                             0x0050\n#define cfgBIF_CFG_DEV0_EPF0_1_PMI_CAP                                                                  0x0052\n#define cfgBIF_CFG_DEV0_EPF0_1_PMI_STATUS_CNTL                                                          0x0054\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_CAP_LIST                                                            0x0064\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_CAP                                                                 0x0066\n#define cfgBIF_CFG_DEV0_EPF0_1_DEVICE_CAP                                                               0x0068\n#define cfgBIF_CFG_DEV0_EPF0_1_DEVICE_CNTL                                                              0x006c\n#define cfgBIF_CFG_DEV0_EPF0_1_DEVICE_STATUS                                                            0x006e\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_CAP                                                                 0x0070\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_CNTL                                                                0x0074\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_STATUS                                                              0x0076\n#define cfgBIF_CFG_DEV0_EPF0_1_DEVICE_CAP2                                                              0x0088\n#define cfgBIF_CFG_DEV0_EPF0_1_DEVICE_CNTL2                                                             0x008c\n#define cfgBIF_CFG_DEV0_EPF0_1_DEVICE_STATUS2                                                           0x008e\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_CAP2                                                                0x0090\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_CNTL2                                                               0x0094\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_STATUS2                                                             0x0096\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_CAP_LIST                                                             0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_MSG_CNTL                                                             0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_MSG_ADDR_LO                                                          0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_MSG_ADDR_HI                                                          0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_MSG_DATA                                                             0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_EXT_MSG_DATA                                                         0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_MASK                                                                 0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_MSG_DATA_64                                                          0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_EXT_MSG_DATA_64                                                      0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_MASK_64                                                              0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_PENDING                                                              0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_1_MSI_PENDING_64                                                           0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_1_MSIX_CAP_LIST                                                            0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_1_MSIX_MSG_CNTL                                                            0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_1_MSIX_TABLE                                                               0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_1_MSIX_PBA                                                                 0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x0100\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x0104\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC1                                                    0x0108\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VENDOR_SPECIFIC2                                                    0x010c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VC_ENH_CAP_LIST                                                     0x0110\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_CAP_REG1                                                    0x0114\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_CAP_REG2                                                    0x0118\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_CNTL                                                        0x011c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PORT_VC_STATUS                                                      0x011e\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VC0_RESOURCE_CAP                                                    0x0120\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VC0_RESOURCE_CNTL                                                   0x0124\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VC0_RESOURCE_STATUS                                                 0x012a\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VC1_RESOURCE_CAP                                                    0x012c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VC1_RESOURCE_CNTL                                                   0x0130\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VC1_RESOURCE_STATUS                                                 0x0136\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                         0x0140\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DEV_SERIAL_NUM_DW1                                                  0x0144\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DEV_SERIAL_NUM_DW2                                                  0x0148\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x0150\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_UNCORR_ERR_STATUS                                                   0x0154\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_UNCORR_ERR_MASK                                                     0x0158\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x015c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_CORR_ERR_STATUS                                                     0x0160\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_CORR_ERR_MASK                                                       0x0164\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x0168\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG0                                                            0x016c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG1                                                            0x0170\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG2                                                            0x0174\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_HDR_LOG3                                                            0x0178\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG0                                                     0x0188\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG1                                                     0x018c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG2                                                     0x0190\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_TLP_PREFIX_LOG3                                                     0x0194\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR_ENH_CAP_LIST                                                    0x0200\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR1_CAP                                                            0x0204\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR1_CNTL                                                           0x0208\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR2_CAP                                                            0x020c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR2_CNTL                                                           0x0210\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR3_CAP                                                            0x0214\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR3_CNTL                                                           0x0218\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR4_CAP                                                            0x021c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR4_CNTL                                                           0x0220\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR5_CAP                                                            0x0224\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR5_CNTL                                                           0x0228\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR6_CAP                                                            0x022c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_BAR6_CNTL                                                           0x0230\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x0240\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x0244\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_DATA                                                     0x0248\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PWR_BUDGET_CAP                                                      0x024c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_ENH_CAP_LIST                                                    0x0250\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_CAP                                                             0x0254\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_LATENCY_INDICATOR                                               0x0258\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_STATUS                                                          0x025c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_CNTL                                                            0x025e\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x0260\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x0261\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x0262\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x0263\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x0264\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x0265\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x0266\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x0267\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SECONDARY_ENH_CAP_LIST                                              0x0270\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LINK_CNTL3                                                          0x0274\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_ERROR_STATUS                                                   0x0278\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_0_EQUALIZATION_CNTL                                            0x027c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_1_EQUALIZATION_CNTL                                            0x027e\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_2_EQUALIZATION_CNTL                                            0x0280\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_3_EQUALIZATION_CNTL                                            0x0282\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_4_EQUALIZATION_CNTL                                            0x0284\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_5_EQUALIZATION_CNTL                                            0x0286\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_6_EQUALIZATION_CNTL                                            0x0288\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_7_EQUALIZATION_CNTL                                            0x028a\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_8_EQUALIZATION_CNTL                                            0x028c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_9_EQUALIZATION_CNTL                                            0x028e\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_10_EQUALIZATION_CNTL                                           0x0290\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_11_EQUALIZATION_CNTL                                           0x0292\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_12_EQUALIZATION_CNTL                                           0x0294\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_13_EQUALIZATION_CNTL                                           0x0296\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_14_EQUALIZATION_CNTL                                           0x0298\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LANE_15_EQUALIZATION_CNTL                                           0x029a\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_ACS_ENH_CAP_LIST                                                    0x02a0\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_ACS_CAP                                                             0x02a4\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_ACS_CNTL                                                            0x02a6\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PASID_ENH_CAP_LIST                                                  0x02d0\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PASID_CAP                                                           0x02d4\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PASID_CNTL                                                          0x02d6\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MC_ENH_CAP_LIST                                                     0x02f0\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MC_CAP                                                              0x02f4\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MC_CNTL                                                             0x02f6\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MC_ADDR0                                                            0x02f8\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MC_ADDR1                                                            0x02fc\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MC_RCV0                                                             0x0300\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MC_RCV1                                                             0x0304\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_ALL0                                                       0x0308\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_ALL1                                                       0x030c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_UNTRANSLATED_0                                             0x0310\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MC_BLOCK_UNTRANSLATED_1                                             0x0314\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LTR_ENH_CAP_LIST                                                    0x0320\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_LTR_CAP                                                             0x0324\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_ARI_ENH_CAP_LIST                                                    0x0328\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_ARI_CAP                                                             0x032c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_ARI_CNTL                                                            0x032e\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_ENH_CAP_LIST                                                  0x0330\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_CAP                                                           0x0334\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_CONTROL                                                       0x0338\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_STATUS                                                        0x033a\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_INITIAL_VFS                                                   0x033c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_TOTAL_VFS                                                     0x033e\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_NUM_VFS                                                       0x0340\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_FUNC_DEP_LINK                                                 0x0342\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_FIRST_VF_OFFSET                                               0x0344\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_STRIDE                                                     0x0346\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_DEVICE_ID                                                  0x034a\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                           0x034c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                              0x0350\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_0                                                0x0354\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_1                                                0x0358\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_2                                                0x035c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_3                                                0x0360\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_4                                                0x0364\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_BASE_ADDR_5                                                0x0368\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                               0x036c\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_DLF_ENH_CAP_LIST                                                    0x0400\n#define cfgBIF_CFG_DEV0_EPF0_1_DATA_LINK_FEATURE_CAP                                                    0x0404\n#define cfgBIF_CFG_DEV0_EPF0_1_DATA_LINK_FEATURE_STATUS                                                 0x0408\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_PHY_16GT_ENH_CAP_LIST                                               0x0410\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_CAP_16GT                                                            0x0414\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_CNTL_16GT                                                           0x0418\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_STATUS_16GT                                                         0x041c\n#define cfgBIF_CFG_DEV0_EPF0_1_LOCAL_PARITY_MISMATCH_STATUS_16GT                                        0x0420\n#define cfgBIF_CFG_DEV0_EPF0_1_RTM1_PARITY_MISMATCH_STATUS_16GT                                         0x0424\n#define cfgBIF_CFG_DEV0_EPF0_1_RTM2_PARITY_MISMATCH_STATUS_16GT                                         0x0428\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_0_EQUALIZATION_CNTL_16GT                                            0x0430\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_1_EQUALIZATION_CNTL_16GT                                            0x0431\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_2_EQUALIZATION_CNTL_16GT                                            0x0432\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_3_EQUALIZATION_CNTL_16GT                                            0x0433\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_4_EQUALIZATION_CNTL_16GT                                            0x0434\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_5_EQUALIZATION_CNTL_16GT                                            0x0435\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_6_EQUALIZATION_CNTL_16GT                                            0x0436\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_7_EQUALIZATION_CNTL_16GT                                            0x0437\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_8_EQUALIZATION_CNTL_16GT                                            0x0438\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_9_EQUALIZATION_CNTL_16GT                                            0x0439\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_10_EQUALIZATION_CNTL_16GT                                           0x043a\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_11_EQUALIZATION_CNTL_16GT                                           0x043b\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_12_EQUALIZATION_CNTL_16GT                                           0x043c\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_13_EQUALIZATION_CNTL_16GT                                           0x043d\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_14_EQUALIZATION_CNTL_16GT                                           0x043e\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_15_EQUALIZATION_CNTL_16GT                                           0x043f\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_MARGINING_ENH_CAP_LIST                                              0x0450\n#define cfgBIF_CFG_DEV0_EPF0_1_MARGINING_PORT_CAP                                                       0x0454\n#define cfgBIF_CFG_DEV0_EPF0_1_MARGINING_PORT_STATUS                                                    0x0456\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_0_MARGINING_LANE_CNTL                                               0x0458\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_0_MARGINING_LANE_STATUS                                             0x045a\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_1_MARGINING_LANE_CNTL                                               0x045c\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_1_MARGINING_LANE_STATUS                                             0x045e\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_2_MARGINING_LANE_CNTL                                               0x0460\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_2_MARGINING_LANE_STATUS                                             0x0462\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_3_MARGINING_LANE_CNTL                                               0x0464\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_3_MARGINING_LANE_STATUS                                             0x0466\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_4_MARGINING_LANE_CNTL                                               0x0468\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_4_MARGINING_LANE_STATUS                                             0x046a\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_5_MARGINING_LANE_CNTL                                               0x046c\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_5_MARGINING_LANE_STATUS                                             0x046e\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_6_MARGINING_LANE_CNTL                                               0x0470\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_6_MARGINING_LANE_STATUS                                             0x0472\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_7_MARGINING_LANE_CNTL                                               0x0474\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_7_MARGINING_LANE_STATUS                                             0x0476\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_8_MARGINING_LANE_CNTL                                               0x0478\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_8_MARGINING_LANE_STATUS                                             0x047a\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_9_MARGINING_LANE_CNTL                                               0x047c\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_9_MARGINING_LANE_STATUS                                             0x047e\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_10_MARGINING_LANE_CNTL                                              0x0480\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_10_MARGINING_LANE_STATUS                                            0x0482\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_11_MARGINING_LANE_CNTL                                              0x0484\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_11_MARGINING_LANE_STATUS                                            0x0486\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_12_MARGINING_LANE_CNTL                                              0x0488\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_12_MARGINING_LANE_STATUS                                            0x048a\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_13_MARGINING_LANE_CNTL                                              0x048c\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_13_MARGINING_LANE_STATUS                                            0x048e\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_14_MARGINING_LANE_CNTL                                              0x0490\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_14_MARGINING_LANE_STATUS                                            0x0492\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_15_MARGINING_LANE_CNTL                                              0x0494\n#define cfgBIF_CFG_DEV0_EPF0_1_LANE_15_MARGINING_LANE_STATUS                                            0x0496\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                          0x04c0\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR1_CAP                                                  0x04c4\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR1_CNTL                                                 0x04c8\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR2_CAP                                                  0x04cc\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR2_CNTL                                                 0x04d0\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR3_CAP                                                  0x04d4\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR3_CNTL                                                 0x04d8\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR4_CAP                                                  0x04dc\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR4_CNTL                                                 0x04e0\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR5_CAP                                                  0x04e4\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR5_CNTL                                                 0x04e8\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR6_CAP                                                  0x04ec\n#define cfgBIF_CFG_DEV0_EPF0_1_PCIE_VF_RESIZE_BAR6_CNTL                                                 0x04f0\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_CAP_32GT                                                            0x0504\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_CNTL_32GT                                                           0x0508\n#define cfgBIF_CFG_DEV0_EPF0_1_LINK_STATUS_32GT                                                         0x050c\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_VENDOR_ID                                                            0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_DEVICE_ID                                                            0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_COMMAND                                                              0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_STATUS                                                               0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_REVISION_ID                                                          0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PROG_INTERFACE                                                       0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_SUB_CLASS                                                            0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_BASE_CLASS                                                           0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_CACHE_LINE                                                           0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_LATENCY                                                              0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_HEADER                                                               0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_BIST                                                                 0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_BASE_ADDR_1                                                          0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_BASE_ADDR_2                                                          0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_BASE_ADDR_3                                                          0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_BASE_ADDR_4                                                          0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_BASE_ADDR_5                                                          0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_BASE_ADDR_6                                                          0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_CARDBUS_CIS_PTR                                                      0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_ADAPTER_ID                                                           0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_ROM_BASE_ADDR                                                        0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_CAP_PTR                                                              0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_INTERRUPT_LINE                                                       0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_INTERRUPT_PIN                                                        0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MIN_GRANT                                                            0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MAX_LATENCY                                                          0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_CAP_LIST                                                        0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_CAP                                                             0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_DEVICE_CAP                                                           0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_DEVICE_CNTL                                                          0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_DEVICE_STATUS                                                        0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_LINK_CAP                                                             0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_LINK_CNTL                                                            0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_LINK_STATUS                                                          0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_DEVICE_CAP2                                                          0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_DEVICE_CNTL2                                                         0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_DEVICE_STATUS2                                                       0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_LINK_CAP2                                                            0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_LINK_CNTL2                                                           0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_LINK_STATUS2                                                         0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_CAP_LIST                                                         0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_MSG_CNTL                                                         0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_MSG_ADDR_LO                                                      0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_MSG_ADDR_HI                                                      0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_MSG_DATA                                                         0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_EXT_MSG_DATA                                                     0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_MASK                                                             0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_MSG_DATA_64                                                      0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_EXT_MSG_DATA_64                                                  0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_MASK_64                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_PENDING                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSI_PENDING_64                                                       0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSIX_CAP_LIST                                                        0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSIX_MSG_CNTL                                                        0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSIX_TABLE                                                           0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_MSIX_PBA                                                             0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_VENDOR_SPECIFIC_HDR                                             0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_VENDOR_SPECIFIC1                                                0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_VENDOR_SPECIFIC2                                                0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_UNCORR_ERR_STATUS                                               0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_UNCORR_ERR_MASK                                                 0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_UNCORR_ERR_SEVERITY                                             0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_CORR_ERR_STATUS                                                 0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_CORR_ERR_MASK                                                   0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_ADV_ERR_CAP_CNTL                                                0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_HDR_LOG0                                                        0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_HDR_LOG1                                                        0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_HDR_LOG2                                                        0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_HDR_LOG3                                                        0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_TLP_PREFIX_LOG0                                                 0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_TLP_PREFIX_LOG1                                                 0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_TLP_PREFIX_LOG2                                                 0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_TLP_PREFIX_LOG3                                                 0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_ARI_ENH_CAP_LIST                                                0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_ARI_CAP                                                         0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF0_1_PCIE_ARI_CNTL                                                        0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_VENDOR_ID                                                            0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_DEVICE_ID                                                            0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_COMMAND                                                              0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_STATUS                                                               0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_REVISION_ID                                                          0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PROG_INTERFACE                                                       0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_SUB_CLASS                                                            0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_BASE_CLASS                                                           0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_CACHE_LINE                                                           0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_LATENCY                                                              0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_HEADER                                                               0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_BIST                                                                 0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_BASE_ADDR_1                                                          0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_BASE_ADDR_2                                                          0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_BASE_ADDR_3                                                          0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_BASE_ADDR_4                                                          0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_BASE_ADDR_5                                                          0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_BASE_ADDR_6                                                          0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_CARDBUS_CIS_PTR                                                      0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_ADAPTER_ID                                                           0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_ROM_BASE_ADDR                                                        0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_CAP_PTR                                                              0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_INTERRUPT_LINE                                                       0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_INTERRUPT_PIN                                                        0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MIN_GRANT                                                            0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MAX_LATENCY                                                          0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_CAP_LIST                                                        0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_CAP                                                             0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_DEVICE_CAP                                                           0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_DEVICE_CNTL                                                          0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_DEVICE_STATUS                                                        0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_LINK_CAP                                                             0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_LINK_CNTL                                                            0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_LINK_STATUS                                                          0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_DEVICE_CAP2                                                          0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_DEVICE_CNTL2                                                         0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_DEVICE_STATUS2                                                       0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_LINK_CAP2                                                            0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_LINK_CNTL2                                                           0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_LINK_STATUS2                                                         0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_CAP_LIST                                                         0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_MSG_CNTL                                                         0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_MSG_ADDR_LO                                                      0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_MSG_ADDR_HI                                                      0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_MSG_DATA                                                         0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_EXT_MSG_DATA                                                     0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_MASK                                                             0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_MSG_DATA_64                                                      0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_EXT_MSG_DATA_64                                                  0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_MASK_64                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_PENDING                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSI_PENDING_64                                                       0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSIX_CAP_LIST                                                        0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSIX_MSG_CNTL                                                        0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSIX_TABLE                                                           0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_MSIX_PBA                                                             0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_VENDOR_SPECIFIC_HDR                                             0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_VENDOR_SPECIFIC1                                                0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_VENDOR_SPECIFIC2                                                0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_UNCORR_ERR_STATUS                                               0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_UNCORR_ERR_MASK                                                 0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_UNCORR_ERR_SEVERITY                                             0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_CORR_ERR_STATUS                                                 0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_CORR_ERR_MASK                                                   0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_ADV_ERR_CAP_CNTL                                                0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_HDR_LOG0                                                        0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_HDR_LOG1                                                        0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_HDR_LOG2                                                        0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_HDR_LOG3                                                        0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_TLP_PREFIX_LOG0                                                 0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_TLP_PREFIX_LOG1                                                 0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_TLP_PREFIX_LOG2                                                 0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_TLP_PREFIX_LOG3                                                 0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_ARI_ENH_CAP_LIST                                                0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_ARI_CAP                                                         0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF1_1_PCIE_ARI_CNTL                                                        0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_VENDOR_ID                                                            0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_DEVICE_ID                                                            0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_COMMAND                                                              0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_STATUS                                                               0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_REVISION_ID                                                          0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PROG_INTERFACE                                                       0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_SUB_CLASS                                                            0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_BASE_CLASS                                                           0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_CACHE_LINE                                                           0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_LATENCY                                                              0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_HEADER                                                               0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_BIST                                                                 0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_BASE_ADDR_1                                                          0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_BASE_ADDR_2                                                          0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_BASE_ADDR_3                                                          0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_BASE_ADDR_4                                                          0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_BASE_ADDR_5                                                          0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_BASE_ADDR_6                                                          0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_CARDBUS_CIS_PTR                                                      0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_ADAPTER_ID                                                           0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_ROM_BASE_ADDR                                                        0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_CAP_PTR                                                              0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_INTERRUPT_LINE                                                       0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_INTERRUPT_PIN                                                        0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MIN_GRANT                                                            0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MAX_LATENCY                                                          0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_CAP_LIST                                                        0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_CAP                                                             0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_DEVICE_CAP                                                           0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_DEVICE_CNTL                                                          0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_DEVICE_STATUS                                                        0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_LINK_CAP                                                             0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_LINK_CNTL                                                            0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_LINK_STATUS                                                          0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_DEVICE_CAP2                                                          0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_DEVICE_CNTL2                                                         0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_DEVICE_STATUS2                                                       0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_LINK_CAP2                                                            0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_LINK_CNTL2                                                           0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_LINK_STATUS2                                                         0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_CAP_LIST                                                         0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_MSG_CNTL                                                         0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_MSG_ADDR_LO                                                      0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_MSG_ADDR_HI                                                      0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_MSG_DATA                                                         0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_EXT_MSG_DATA                                                     0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_MASK                                                             0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_MSG_DATA_64                                                      0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_EXT_MSG_DATA_64                                                  0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_MASK_64                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_PENDING                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSI_PENDING_64                                                       0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSIX_CAP_LIST                                                        0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSIX_MSG_CNTL                                                        0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSIX_TABLE                                                           0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_MSIX_PBA                                                             0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_VENDOR_SPECIFIC_HDR                                             0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_VENDOR_SPECIFIC1                                                0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_VENDOR_SPECIFIC2                                                0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_UNCORR_ERR_STATUS                                               0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_UNCORR_ERR_MASK                                                 0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_UNCORR_ERR_SEVERITY                                             0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_CORR_ERR_STATUS                                                 0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_CORR_ERR_MASK                                                   0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_ADV_ERR_CAP_CNTL                                                0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_HDR_LOG0                                                        0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_HDR_LOG1                                                        0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_HDR_LOG2                                                        0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_HDR_LOG3                                                        0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_TLP_PREFIX_LOG0                                                 0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_TLP_PREFIX_LOG1                                                 0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_TLP_PREFIX_LOG2                                                 0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_TLP_PREFIX_LOG3                                                 0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_ARI_ENH_CAP_LIST                                                0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_ARI_CAP                                                         0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF2_1_PCIE_ARI_CNTL                                                        0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_VENDOR_ID                                                            0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_DEVICE_ID                                                            0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_COMMAND                                                              0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_STATUS                                                               0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_REVISION_ID                                                          0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PROG_INTERFACE                                                       0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_SUB_CLASS                                                            0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_BASE_CLASS                                                           0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_CACHE_LINE                                                           0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_LATENCY                                                              0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_HEADER                                                               0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_BIST                                                                 0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_BASE_ADDR_1                                                          0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_BASE_ADDR_2                                                          0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_BASE_ADDR_3                                                          0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_BASE_ADDR_4                                                          0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_BASE_ADDR_5                                                          0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_BASE_ADDR_6                                                          0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_CARDBUS_CIS_PTR                                                      0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_ADAPTER_ID                                                           0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_ROM_BASE_ADDR                                                        0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_CAP_PTR                                                              0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_INTERRUPT_LINE                                                       0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_INTERRUPT_PIN                                                        0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MIN_GRANT                                                            0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MAX_LATENCY                                                          0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_CAP_LIST                                                        0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_CAP                                                             0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_DEVICE_CAP                                                           0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_DEVICE_CNTL                                                          0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_DEVICE_STATUS                                                        0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_LINK_CAP                                                             0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_LINK_CNTL                                                            0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_LINK_STATUS                                                          0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_DEVICE_CAP2                                                          0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_DEVICE_CNTL2                                                         0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_DEVICE_STATUS2                                                       0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_LINK_CAP2                                                            0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_LINK_CNTL2                                                           0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_LINK_STATUS2                                                         0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_CAP_LIST                                                         0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_MSG_CNTL                                                         0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_MSG_ADDR_LO                                                      0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_MSG_ADDR_HI                                                      0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_MSG_DATA                                                         0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_EXT_MSG_DATA                                                     0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_MASK                                                             0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_MSG_DATA_64                                                      0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_EXT_MSG_DATA_64                                                  0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_MASK_64                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_PENDING                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSI_PENDING_64                                                       0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSIX_CAP_LIST                                                        0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSIX_MSG_CNTL                                                        0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSIX_TABLE                                                           0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_MSIX_PBA                                                             0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_VENDOR_SPECIFIC_HDR                                             0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_VENDOR_SPECIFIC1                                                0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_VENDOR_SPECIFIC2                                                0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_UNCORR_ERR_STATUS                                               0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_UNCORR_ERR_MASK                                                 0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_UNCORR_ERR_SEVERITY                                             0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_CORR_ERR_STATUS                                                 0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_CORR_ERR_MASK                                                   0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_ADV_ERR_CAP_CNTL                                                0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_HDR_LOG0                                                        0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_HDR_LOG1                                                        0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_HDR_LOG2                                                        0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_HDR_LOG3                                                        0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_TLP_PREFIX_LOG0                                                 0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_TLP_PREFIX_LOG1                                                 0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_TLP_PREFIX_LOG2                                                 0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_TLP_PREFIX_LOG3                                                 0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_ARI_ENH_CAP_LIST                                                0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_ARI_CAP                                                         0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF3_1_PCIE_ARI_CNTL                                                        0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_VENDOR_ID                                                            0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_DEVICE_ID                                                            0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_COMMAND                                                              0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_STATUS                                                               0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_REVISION_ID                                                          0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PROG_INTERFACE                                                       0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_SUB_CLASS                                                            0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_BASE_CLASS                                                           0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_CACHE_LINE                                                           0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_LATENCY                                                              0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_HEADER                                                               0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_BIST                                                                 0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_BASE_ADDR_1                                                          0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_BASE_ADDR_2                                                          0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_BASE_ADDR_3                                                          0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_BASE_ADDR_4                                                          0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_BASE_ADDR_5                                                          0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_BASE_ADDR_6                                                          0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_CARDBUS_CIS_PTR                                                      0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_ADAPTER_ID                                                           0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_ROM_BASE_ADDR                                                        0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_CAP_PTR                                                              0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_INTERRUPT_LINE                                                       0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_INTERRUPT_PIN                                                        0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MIN_GRANT                                                            0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MAX_LATENCY                                                          0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_CAP_LIST                                                        0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_CAP                                                             0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_DEVICE_CAP                                                           0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_DEVICE_CNTL                                                          0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_DEVICE_STATUS                                                        0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_LINK_CAP                                                             0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_LINK_CNTL                                                            0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_LINK_STATUS                                                          0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_DEVICE_CAP2                                                          0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_DEVICE_CNTL2                                                         0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_DEVICE_STATUS2                                                       0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_LINK_CAP2                                                            0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_LINK_CNTL2                                                           0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_LINK_STATUS2                                                         0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_CAP_LIST                                                         0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_MSG_CNTL                                                         0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_MSG_ADDR_LO                                                      0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_MSG_ADDR_HI                                                      0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_MSG_DATA                                                         0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_EXT_MSG_DATA                                                     0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_MASK                                                             0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_MSG_DATA_64                                                      0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_EXT_MSG_DATA_64                                                  0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_MASK_64                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_PENDING                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSI_PENDING_64                                                       0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSIX_CAP_LIST                                                        0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSIX_MSG_CNTL                                                        0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSIX_TABLE                                                           0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_MSIX_PBA                                                             0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_VENDOR_SPECIFIC_HDR                                             0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_VENDOR_SPECIFIC1                                                0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_VENDOR_SPECIFIC2                                                0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_UNCORR_ERR_STATUS                                               0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_UNCORR_ERR_MASK                                                 0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_UNCORR_ERR_SEVERITY                                             0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_CORR_ERR_STATUS                                                 0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_CORR_ERR_MASK                                                   0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_ADV_ERR_CAP_CNTL                                                0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_HDR_LOG0                                                        0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_HDR_LOG1                                                        0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_HDR_LOG2                                                        0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_HDR_LOG3                                                        0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_TLP_PREFIX_LOG0                                                 0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_TLP_PREFIX_LOG1                                                 0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_TLP_PREFIX_LOG2                                                 0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_TLP_PREFIX_LOG3                                                 0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_ARI_ENH_CAP_LIST                                                0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_ARI_CAP                                                         0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF4_1_PCIE_ARI_CNTL                                                        0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_VENDOR_ID                                                            0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_DEVICE_ID                                                            0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_COMMAND                                                              0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_STATUS                                                               0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_REVISION_ID                                                          0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PROG_INTERFACE                                                       0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_SUB_CLASS                                                            0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_BASE_CLASS                                                           0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_CACHE_LINE                                                           0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_LATENCY                                                              0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_HEADER                                                               0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_BIST                                                                 0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_BASE_ADDR_1                                                          0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_BASE_ADDR_2                                                          0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_BASE_ADDR_3                                                          0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_BASE_ADDR_4                                                          0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_BASE_ADDR_5                                                          0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_BASE_ADDR_6                                                          0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_CARDBUS_CIS_PTR                                                      0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_ADAPTER_ID                                                           0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_ROM_BASE_ADDR                                                        0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_CAP_PTR                                                              0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_INTERRUPT_LINE                                                       0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_INTERRUPT_PIN                                                        0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MIN_GRANT                                                            0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MAX_LATENCY                                                          0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_CAP_LIST                                                        0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_CAP                                                             0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_DEVICE_CAP                                                           0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_DEVICE_CNTL                                                          0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_DEVICE_STATUS                                                        0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_LINK_CAP                                                             0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_LINK_CNTL                                                            0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_LINK_STATUS                                                          0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_DEVICE_CAP2                                                          0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_DEVICE_CNTL2                                                         0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_DEVICE_STATUS2                                                       0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_LINK_CAP2                                                            0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_LINK_CNTL2                                                           0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_LINK_STATUS2                                                         0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_CAP_LIST                                                         0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_MSG_CNTL                                                         0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_MSG_ADDR_LO                                                      0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_MSG_ADDR_HI                                                      0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_MSG_DATA                                                         0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_EXT_MSG_DATA                                                     0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_MASK                                                             0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_MSG_DATA_64                                                      0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_EXT_MSG_DATA_64                                                  0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_MASK_64                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_PENDING                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSI_PENDING_64                                                       0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSIX_CAP_LIST                                                        0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSIX_MSG_CNTL                                                        0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSIX_TABLE                                                           0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_MSIX_PBA                                                             0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_VENDOR_SPECIFIC_HDR                                             0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_VENDOR_SPECIFIC1                                                0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_VENDOR_SPECIFIC2                                                0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_UNCORR_ERR_STATUS                                               0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_UNCORR_ERR_MASK                                                 0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_UNCORR_ERR_SEVERITY                                             0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_CORR_ERR_STATUS                                                 0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_CORR_ERR_MASK                                                   0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_ADV_ERR_CAP_CNTL                                                0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_HDR_LOG0                                                        0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_HDR_LOG1                                                        0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_HDR_LOG2                                                        0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_HDR_LOG3                                                        0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_TLP_PREFIX_LOG0                                                 0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_TLP_PREFIX_LOG1                                                 0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_TLP_PREFIX_LOG2                                                 0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_TLP_PREFIX_LOG3                                                 0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_ARI_ENH_CAP_LIST                                                0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_ARI_CAP                                                         0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF5_1_PCIE_ARI_CNTL                                                        0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_VENDOR_ID                                                            0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_DEVICE_ID                                                            0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_COMMAND                                                              0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_STATUS                                                               0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_REVISION_ID                                                          0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PROG_INTERFACE                                                       0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_SUB_CLASS                                                            0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_BASE_CLASS                                                           0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_CACHE_LINE                                                           0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_LATENCY                                                              0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_HEADER                                                               0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_BIST                                                                 0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_BASE_ADDR_1                                                          0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_BASE_ADDR_2                                                          0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_BASE_ADDR_3                                                          0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_BASE_ADDR_4                                                          0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_BASE_ADDR_5                                                          0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_BASE_ADDR_6                                                          0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_CARDBUS_CIS_PTR                                                      0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_ADAPTER_ID                                                           0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_ROM_BASE_ADDR                                                        0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_CAP_PTR                                                              0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_INTERRUPT_LINE                                                       0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_INTERRUPT_PIN                                                        0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MIN_GRANT                                                            0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MAX_LATENCY                                                          0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_CAP_LIST                                                        0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_CAP                                                             0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_DEVICE_CAP                                                           0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_DEVICE_CNTL                                                          0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_DEVICE_STATUS                                                        0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_LINK_CAP                                                             0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_LINK_CNTL                                                            0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_LINK_STATUS                                                          0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_DEVICE_CAP2                                                          0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_DEVICE_CNTL2                                                         0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_DEVICE_STATUS2                                                       0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_LINK_CAP2                                                            0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_LINK_CNTL2                                                           0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_LINK_STATUS2                                                         0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_CAP_LIST                                                         0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_MSG_CNTL                                                         0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_MSG_ADDR_LO                                                      0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_MSG_ADDR_HI                                                      0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_MSG_DATA                                                         0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_EXT_MSG_DATA                                                     0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_MASK                                                             0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_MSG_DATA_64                                                      0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_EXT_MSG_DATA_64                                                  0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_MASK_64                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_PENDING                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSI_PENDING_64                                                       0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSIX_CAP_LIST                                                        0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSIX_MSG_CNTL                                                        0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSIX_TABLE                                                           0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_MSIX_PBA                                                             0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_VENDOR_SPECIFIC_HDR                                             0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_VENDOR_SPECIFIC1                                                0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_VENDOR_SPECIFIC2                                                0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_UNCORR_ERR_STATUS                                               0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_UNCORR_ERR_MASK                                                 0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_UNCORR_ERR_SEVERITY                                             0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_CORR_ERR_STATUS                                                 0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_CORR_ERR_MASK                                                   0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_ADV_ERR_CAP_CNTL                                                0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_HDR_LOG0                                                        0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_HDR_LOG1                                                        0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_HDR_LOG2                                                        0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_HDR_LOG3                                                        0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_TLP_PREFIX_LOG0                                                 0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_TLP_PREFIX_LOG1                                                 0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_TLP_PREFIX_LOG2                                                 0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_TLP_PREFIX_LOG3                                                 0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_ARI_ENH_CAP_LIST                                                0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_ARI_CAP                                                         0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF6_1_PCIE_ARI_CNTL                                                        0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_VENDOR_ID                                                            0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_DEVICE_ID                                                            0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_COMMAND                                                              0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_STATUS                                                               0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_REVISION_ID                                                          0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PROG_INTERFACE                                                       0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_SUB_CLASS                                                            0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_BASE_CLASS                                                           0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_CACHE_LINE                                                           0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_LATENCY                                                              0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_HEADER                                                               0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_BIST                                                                 0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_BASE_ADDR_1                                                          0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_BASE_ADDR_2                                                          0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_BASE_ADDR_3                                                          0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_BASE_ADDR_4                                                          0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_BASE_ADDR_5                                                          0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_BASE_ADDR_6                                                          0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_CARDBUS_CIS_PTR                                                      0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_ADAPTER_ID                                                           0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_ROM_BASE_ADDR                                                        0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_CAP_PTR                                                              0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_INTERRUPT_LINE                                                       0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_INTERRUPT_PIN                                                        0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MIN_GRANT                                                            0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MAX_LATENCY                                                          0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_CAP_LIST                                                        0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_CAP                                                             0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_DEVICE_CAP                                                           0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_DEVICE_CNTL                                                          0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_DEVICE_STATUS                                                        0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_LINK_CAP                                                             0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_LINK_CNTL                                                            0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_LINK_STATUS                                                          0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_DEVICE_CAP2                                                          0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_DEVICE_CNTL2                                                         0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_DEVICE_STATUS2                                                       0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_LINK_CAP2                                                            0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_LINK_CNTL2                                                           0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_LINK_STATUS2                                                         0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_CAP_LIST                                                         0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_MSG_CNTL                                                         0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_MSG_ADDR_LO                                                      0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_MSG_ADDR_HI                                                      0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_MSG_DATA                                                         0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_EXT_MSG_DATA                                                     0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_MASK                                                             0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_MSG_DATA_64                                                      0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_EXT_MSG_DATA_64                                                  0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_MASK_64                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_PENDING                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSI_PENDING_64                                                       0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSIX_CAP_LIST                                                        0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSIX_MSG_CNTL                                                        0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSIX_TABLE                                                           0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_MSIX_PBA                                                             0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_VENDOR_SPECIFIC_HDR                                             0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_VENDOR_SPECIFIC1                                                0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_VENDOR_SPECIFIC2                                                0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_UNCORR_ERR_STATUS                                               0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_UNCORR_ERR_MASK                                                 0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_UNCORR_ERR_SEVERITY                                             0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_CORR_ERR_STATUS                                                 0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_CORR_ERR_MASK                                                   0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_ADV_ERR_CAP_CNTL                                                0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_HDR_LOG0                                                        0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_HDR_LOG1                                                        0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_HDR_LOG2                                                        0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_HDR_LOG3                                                        0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_TLP_PREFIX_LOG0                                                 0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_TLP_PREFIX_LOG1                                                 0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_TLP_PREFIX_LOG2                                                 0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_TLP_PREFIX_LOG3                                                 0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_ARI_ENH_CAP_LIST                                                0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_ARI_CAP                                                         0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF7_1_PCIE_ARI_CNTL                                                        0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_VENDOR_ID                                                            0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_DEVICE_ID                                                            0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_COMMAND                                                              0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_STATUS                                                               0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_REVISION_ID                                                          0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PROG_INTERFACE                                                       0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_SUB_CLASS                                                            0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_BASE_CLASS                                                           0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_CACHE_LINE                                                           0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_LATENCY                                                              0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_HEADER                                                               0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_BIST                                                                 0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_BASE_ADDR_1                                                          0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_BASE_ADDR_2                                                          0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_BASE_ADDR_3                                                          0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_BASE_ADDR_4                                                          0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_BASE_ADDR_5                                                          0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_BASE_ADDR_6                                                          0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_CARDBUS_CIS_PTR                                                      0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_ADAPTER_ID                                                           0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_ROM_BASE_ADDR                                                        0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_CAP_PTR                                                              0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_INTERRUPT_LINE                                                       0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_INTERRUPT_PIN                                                        0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MIN_GRANT                                                            0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MAX_LATENCY                                                          0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_CAP_LIST                                                        0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_CAP                                                             0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_DEVICE_CAP                                                           0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_DEVICE_CNTL                                                          0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_DEVICE_STATUS                                                        0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_LINK_CAP                                                             0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_LINK_CNTL                                                            0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_LINK_STATUS                                                          0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_DEVICE_CAP2                                                          0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_DEVICE_CNTL2                                                         0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_DEVICE_STATUS2                                                       0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_LINK_CAP2                                                            0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_LINK_CNTL2                                                           0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_LINK_STATUS2                                                         0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_CAP_LIST                                                         0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_MSG_CNTL                                                         0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_MSG_ADDR_LO                                                      0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_MSG_ADDR_HI                                                      0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_MSG_DATA                                                         0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_EXT_MSG_DATA                                                     0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_MASK                                                             0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_MSG_DATA_64                                                      0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_EXT_MSG_DATA_64                                                  0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_MASK_64                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_PENDING                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSI_PENDING_64                                                       0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSIX_CAP_LIST                                                        0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSIX_MSG_CNTL                                                        0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSIX_TABLE                                                           0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_MSIX_PBA                                                             0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_VENDOR_SPECIFIC_HDR                                             0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_VENDOR_SPECIFIC1                                                0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_VENDOR_SPECIFIC2                                                0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_UNCORR_ERR_STATUS                                               0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_UNCORR_ERR_MASK                                                 0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_UNCORR_ERR_SEVERITY                                             0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_CORR_ERR_STATUS                                                 0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_CORR_ERR_MASK                                                   0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_ADV_ERR_CAP_CNTL                                                0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_HDR_LOG0                                                        0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_HDR_LOG1                                                        0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_HDR_LOG2                                                        0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_HDR_LOG3                                                        0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_TLP_PREFIX_LOG0                                                 0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_TLP_PREFIX_LOG1                                                 0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_TLP_PREFIX_LOG2                                                 0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_TLP_PREFIX_LOG3                                                 0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_ARI_ENH_CAP_LIST                                                0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_ARI_CAP                                                         0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF8_1_PCIE_ARI_CNTL                                                        0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_VENDOR_ID                                                            0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_DEVICE_ID                                                            0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_COMMAND                                                              0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_STATUS                                                               0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_REVISION_ID                                                          0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PROG_INTERFACE                                                       0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_SUB_CLASS                                                            0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_BASE_CLASS                                                           0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_CACHE_LINE                                                           0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_LATENCY                                                              0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_HEADER                                                               0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_BIST                                                                 0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_BASE_ADDR_1                                                          0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_BASE_ADDR_2                                                          0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_BASE_ADDR_3                                                          0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_BASE_ADDR_4                                                          0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_BASE_ADDR_5                                                          0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_BASE_ADDR_6                                                          0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_CARDBUS_CIS_PTR                                                      0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_ADAPTER_ID                                                           0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_ROM_BASE_ADDR                                                        0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_CAP_PTR                                                              0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_INTERRUPT_LINE                                                       0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_INTERRUPT_PIN                                                        0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MIN_GRANT                                                            0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MAX_LATENCY                                                          0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_CAP_LIST                                                        0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_CAP                                                             0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_DEVICE_CAP                                                           0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_DEVICE_CNTL                                                          0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_DEVICE_STATUS                                                        0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_LINK_CAP                                                             0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_LINK_CNTL                                                            0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_LINK_STATUS                                                          0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_DEVICE_CAP2                                                          0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_DEVICE_CNTL2                                                         0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_DEVICE_STATUS2                                                       0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_LINK_CAP2                                                            0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_LINK_CNTL2                                                           0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_LINK_STATUS2                                                         0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_CAP_LIST                                                         0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_MSG_CNTL                                                         0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_MSG_ADDR_LO                                                      0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_MSG_ADDR_HI                                                      0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_MSG_DATA                                                         0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_EXT_MSG_DATA                                                     0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_MASK                                                             0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_MSG_DATA_64                                                      0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_EXT_MSG_DATA_64                                                  0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_MASK_64                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_PENDING                                                          0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSI_PENDING_64                                                       0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSIX_CAP_LIST                                                        0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSIX_MSG_CNTL                                                        0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSIX_TABLE                                                           0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_MSIX_PBA                                                             0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                    0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_VENDOR_SPECIFIC_HDR                                             0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_VENDOR_SPECIFIC1                                                0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_VENDOR_SPECIFIC2                                                0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                        0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_UNCORR_ERR_STATUS                                               0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_UNCORR_ERR_MASK                                                 0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_UNCORR_ERR_SEVERITY                                             0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_CORR_ERR_STATUS                                                 0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_CORR_ERR_MASK                                                   0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_ADV_ERR_CAP_CNTL                                                0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_HDR_LOG0                                                        0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_HDR_LOG1                                                        0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_HDR_LOG2                                                        0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_HDR_LOG3                                                        0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_TLP_PREFIX_LOG0                                                 0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_TLP_PREFIX_LOG1                                                 0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_TLP_PREFIX_LOG2                                                 0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_TLP_PREFIX_LOG3                                                 0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_ARI_ENH_CAP_LIST                                                0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_ARI_CAP                                                         0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF9_1_PCIE_ARI_CNTL                                                        0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_VENDOR_ID                                                           0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_DEVICE_ID                                                           0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_COMMAND                                                             0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_STATUS                                                              0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_REVISION_ID                                                         0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PROG_INTERFACE                                                      0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_SUB_CLASS                                                           0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_BASE_CLASS                                                          0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_CACHE_LINE                                                          0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_LATENCY                                                             0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_HEADER                                                              0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_BIST                                                                0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_BASE_ADDR_1                                                         0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_BASE_ADDR_2                                                         0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_BASE_ADDR_3                                                         0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_BASE_ADDR_4                                                         0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_BASE_ADDR_5                                                         0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_BASE_ADDR_6                                                         0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_CARDBUS_CIS_PTR                                                     0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_ADAPTER_ID                                                          0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_ROM_BASE_ADDR                                                       0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_CAP_PTR                                                             0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_INTERRUPT_LINE                                                      0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_INTERRUPT_PIN                                                       0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MIN_GRANT                                                           0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MAX_LATENCY                                                         0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_CAP_LIST                                                       0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_CAP                                                            0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_DEVICE_CAP                                                          0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_DEVICE_CNTL                                                         0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_DEVICE_STATUS                                                       0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_LINK_CAP                                                            0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_LINK_CNTL                                                           0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_LINK_STATUS                                                         0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_DEVICE_CAP2                                                         0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_DEVICE_CNTL2                                                        0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_DEVICE_STATUS2                                                      0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_LINK_CAP2                                                           0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_LINK_CNTL2                                                          0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_LINK_STATUS2                                                        0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_CAP_LIST                                                        0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_MSG_CNTL                                                        0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_MSG_ADDR_LO                                                     0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_MSG_ADDR_HI                                                     0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_MSG_DATA                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_EXT_MSG_DATA                                                    0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_MASK                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_MSG_DATA_64                                                     0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_EXT_MSG_DATA_64                                                 0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_MASK_64                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_PENDING                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSI_PENDING_64                                                      0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSIX_CAP_LIST                                                       0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSIX_MSG_CNTL                                                       0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSIX_TABLE                                                          0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_MSIX_PBA                                                            0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_VENDOR_SPECIFIC_HDR                                            0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_VENDOR_SPECIFIC1                                               0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_VENDOR_SPECIFIC2                                               0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_UNCORR_ERR_STATUS                                              0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_UNCORR_ERR_MASK                                                0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_UNCORR_ERR_SEVERITY                                            0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_CORR_ERR_STATUS                                                0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_CORR_ERR_MASK                                                  0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_ADV_ERR_CAP_CNTL                                               0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_HDR_LOG0                                                       0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_HDR_LOG1                                                       0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_HDR_LOG2                                                       0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_HDR_LOG3                                                       0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_TLP_PREFIX_LOG0                                                0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_TLP_PREFIX_LOG1                                                0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_TLP_PREFIX_LOG2                                                0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_TLP_PREFIX_LOG3                                                0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_ARI_ENH_CAP_LIST                                               0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_ARI_CAP                                                        0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF10_1_PCIE_ARI_CNTL                                                       0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_VENDOR_ID                                                           0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_DEVICE_ID                                                           0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_COMMAND                                                             0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_STATUS                                                              0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_REVISION_ID                                                         0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PROG_INTERFACE                                                      0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_SUB_CLASS                                                           0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_BASE_CLASS                                                          0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_CACHE_LINE                                                          0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_LATENCY                                                             0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_HEADER                                                              0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_BIST                                                                0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_BASE_ADDR_1                                                         0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_BASE_ADDR_2                                                         0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_BASE_ADDR_3                                                         0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_BASE_ADDR_4                                                         0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_BASE_ADDR_5                                                         0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_BASE_ADDR_6                                                         0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_CARDBUS_CIS_PTR                                                     0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_ADAPTER_ID                                                          0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_ROM_BASE_ADDR                                                       0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_CAP_PTR                                                             0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_INTERRUPT_LINE                                                      0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_INTERRUPT_PIN                                                       0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MIN_GRANT                                                           0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MAX_LATENCY                                                         0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_CAP_LIST                                                       0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_CAP                                                            0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_DEVICE_CAP                                                          0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_DEVICE_CNTL                                                         0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_DEVICE_STATUS                                                       0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_LINK_CAP                                                            0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_LINK_CNTL                                                           0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_LINK_STATUS                                                         0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_DEVICE_CAP2                                                         0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_DEVICE_CNTL2                                                        0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_DEVICE_STATUS2                                                      0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_LINK_CAP2                                                           0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_LINK_CNTL2                                                          0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_LINK_STATUS2                                                        0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_CAP_LIST                                                        0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_MSG_CNTL                                                        0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_MSG_ADDR_LO                                                     0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_MSG_ADDR_HI                                                     0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_MSG_DATA                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_EXT_MSG_DATA                                                    0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_MASK                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_MSG_DATA_64                                                     0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_EXT_MSG_DATA_64                                                 0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_MASK_64                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_PENDING                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSI_PENDING_64                                                      0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSIX_CAP_LIST                                                       0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSIX_MSG_CNTL                                                       0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSIX_TABLE                                                          0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_MSIX_PBA                                                            0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_VENDOR_SPECIFIC_HDR                                            0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_VENDOR_SPECIFIC1                                               0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_VENDOR_SPECIFIC2                                               0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_UNCORR_ERR_STATUS                                              0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_UNCORR_ERR_MASK                                                0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_UNCORR_ERR_SEVERITY                                            0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_CORR_ERR_STATUS                                                0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_CORR_ERR_MASK                                                  0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_ADV_ERR_CAP_CNTL                                               0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_HDR_LOG0                                                       0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_HDR_LOG1                                                       0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_HDR_LOG2                                                       0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_HDR_LOG3                                                       0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_TLP_PREFIX_LOG0                                                0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_TLP_PREFIX_LOG1                                                0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_TLP_PREFIX_LOG2                                                0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_TLP_PREFIX_LOG3                                                0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_ARI_ENH_CAP_LIST                                               0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_ARI_CAP                                                        0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF11_1_PCIE_ARI_CNTL                                                       0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_VENDOR_ID                                                           0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_DEVICE_ID                                                           0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_COMMAND                                                             0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_STATUS                                                              0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_REVISION_ID                                                         0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PROG_INTERFACE                                                      0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_SUB_CLASS                                                           0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_BASE_CLASS                                                          0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_CACHE_LINE                                                          0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_LATENCY                                                             0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_HEADER                                                              0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_BIST                                                                0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_BASE_ADDR_1                                                         0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_BASE_ADDR_2                                                         0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_BASE_ADDR_3                                                         0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_BASE_ADDR_4                                                         0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_BASE_ADDR_5                                                         0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_BASE_ADDR_6                                                         0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_CARDBUS_CIS_PTR                                                     0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_ADAPTER_ID                                                          0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_ROM_BASE_ADDR                                                       0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_CAP_PTR                                                             0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_INTERRUPT_LINE                                                      0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_INTERRUPT_PIN                                                       0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MIN_GRANT                                                           0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MAX_LATENCY                                                         0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_CAP_LIST                                                       0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_CAP                                                            0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_DEVICE_CAP                                                          0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_DEVICE_CNTL                                                         0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_DEVICE_STATUS                                                       0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_LINK_CAP                                                            0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_LINK_CNTL                                                           0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_LINK_STATUS                                                         0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_DEVICE_CAP2                                                         0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_DEVICE_CNTL2                                                        0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_DEVICE_STATUS2                                                      0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_LINK_CAP2                                                           0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_LINK_CNTL2                                                          0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_LINK_STATUS2                                                        0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_CAP_LIST                                                        0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_MSG_CNTL                                                        0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_MSG_ADDR_LO                                                     0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_MSG_ADDR_HI                                                     0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_MSG_DATA                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_EXT_MSG_DATA                                                    0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_MASK                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_MSG_DATA_64                                                     0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_EXT_MSG_DATA_64                                                 0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_MASK_64                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_PENDING                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSI_PENDING_64                                                      0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSIX_CAP_LIST                                                       0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSIX_MSG_CNTL                                                       0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSIX_TABLE                                                          0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_MSIX_PBA                                                            0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_VENDOR_SPECIFIC_HDR                                            0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_VENDOR_SPECIFIC1                                               0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_VENDOR_SPECIFIC2                                               0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_UNCORR_ERR_STATUS                                              0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_UNCORR_ERR_MASK                                                0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_UNCORR_ERR_SEVERITY                                            0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_CORR_ERR_STATUS                                                0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_CORR_ERR_MASK                                                  0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_ADV_ERR_CAP_CNTL                                               0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_HDR_LOG0                                                       0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_HDR_LOG1                                                       0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_HDR_LOG2                                                       0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_HDR_LOG3                                                       0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_TLP_PREFIX_LOG0                                                0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_TLP_PREFIX_LOG1                                                0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_TLP_PREFIX_LOG2                                                0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_TLP_PREFIX_LOG3                                                0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_ARI_ENH_CAP_LIST                                               0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_ARI_CAP                                                        0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF12_1_PCIE_ARI_CNTL                                                       0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_VENDOR_ID                                                           0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_DEVICE_ID                                                           0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_COMMAND                                                             0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_STATUS                                                              0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_REVISION_ID                                                         0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PROG_INTERFACE                                                      0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_SUB_CLASS                                                           0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_BASE_CLASS                                                          0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_CACHE_LINE                                                          0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_LATENCY                                                             0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_HEADER                                                              0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_BIST                                                                0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_BASE_ADDR_1                                                         0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_BASE_ADDR_2                                                         0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_BASE_ADDR_3                                                         0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_BASE_ADDR_4                                                         0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_BASE_ADDR_5                                                         0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_BASE_ADDR_6                                                         0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_CARDBUS_CIS_PTR                                                     0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_ADAPTER_ID                                                          0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_ROM_BASE_ADDR                                                       0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_CAP_PTR                                                             0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_INTERRUPT_LINE                                                      0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_INTERRUPT_PIN                                                       0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MIN_GRANT                                                           0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MAX_LATENCY                                                         0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_CAP_LIST                                                       0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_CAP                                                            0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_DEVICE_CAP                                                          0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_DEVICE_CNTL                                                         0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_DEVICE_STATUS                                                       0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_LINK_CAP                                                            0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_LINK_CNTL                                                           0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_LINK_STATUS                                                         0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_DEVICE_CAP2                                                         0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_DEVICE_CNTL2                                                        0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_DEVICE_STATUS2                                                      0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_LINK_CAP2                                                           0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_LINK_CNTL2                                                          0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_LINK_STATUS2                                                        0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_CAP_LIST                                                        0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_MSG_CNTL                                                        0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_MSG_ADDR_LO                                                     0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_MSG_ADDR_HI                                                     0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_MSG_DATA                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_EXT_MSG_DATA                                                    0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_MASK                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_MSG_DATA_64                                                     0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_EXT_MSG_DATA_64                                                 0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_MASK_64                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_PENDING                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSI_PENDING_64                                                      0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSIX_CAP_LIST                                                       0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSIX_MSG_CNTL                                                       0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSIX_TABLE                                                          0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_MSIX_PBA                                                            0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_VENDOR_SPECIFIC_HDR                                            0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_VENDOR_SPECIFIC1                                               0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_VENDOR_SPECIFIC2                                               0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_UNCORR_ERR_STATUS                                              0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_UNCORR_ERR_MASK                                                0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_UNCORR_ERR_SEVERITY                                            0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_CORR_ERR_STATUS                                                0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_CORR_ERR_MASK                                                  0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_ADV_ERR_CAP_CNTL                                               0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_HDR_LOG0                                                       0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_HDR_LOG1                                                       0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_HDR_LOG2                                                       0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_HDR_LOG3                                                       0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_TLP_PREFIX_LOG0                                                0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_TLP_PREFIX_LOG1                                                0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_TLP_PREFIX_LOG2                                                0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_TLP_PREFIX_LOG3                                                0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_ARI_ENH_CAP_LIST                                               0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_ARI_CAP                                                        0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF13_1_PCIE_ARI_CNTL                                                       0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_VENDOR_ID                                                           0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_DEVICE_ID                                                           0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_COMMAND                                                             0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_STATUS                                                              0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_REVISION_ID                                                         0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PROG_INTERFACE                                                      0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_SUB_CLASS                                                           0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_BASE_CLASS                                                          0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_CACHE_LINE                                                          0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_LATENCY                                                             0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_HEADER                                                              0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_BIST                                                                0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_BASE_ADDR_1                                                         0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_BASE_ADDR_2                                                         0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_BASE_ADDR_3                                                         0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_BASE_ADDR_4                                                         0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_BASE_ADDR_5                                                         0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_BASE_ADDR_6                                                         0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_CARDBUS_CIS_PTR                                                     0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_ADAPTER_ID                                                          0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_ROM_BASE_ADDR                                                       0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_CAP_PTR                                                             0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_INTERRUPT_LINE                                                      0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_INTERRUPT_PIN                                                       0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MIN_GRANT                                                           0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MAX_LATENCY                                                         0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_CAP_LIST                                                       0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_CAP                                                            0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_DEVICE_CAP                                                          0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_DEVICE_CNTL                                                         0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_DEVICE_STATUS                                                       0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_LINK_CAP                                                            0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_LINK_CNTL                                                           0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_LINK_STATUS                                                         0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_DEVICE_CAP2                                                         0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_DEVICE_CNTL2                                                        0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_DEVICE_STATUS2                                                      0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_LINK_CAP2                                                           0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_LINK_CNTL2                                                          0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_LINK_STATUS2                                                        0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_CAP_LIST                                                        0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_MSG_CNTL                                                        0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_MSG_ADDR_LO                                                     0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_MSG_ADDR_HI                                                     0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_MSG_DATA                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_EXT_MSG_DATA                                                    0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_MASK                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_MSG_DATA_64                                                     0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_EXT_MSG_DATA_64                                                 0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_MASK_64                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_PENDING                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSI_PENDING_64                                                      0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSIX_CAP_LIST                                                       0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSIX_MSG_CNTL                                                       0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSIX_TABLE                                                          0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_MSIX_PBA                                                            0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_VENDOR_SPECIFIC_HDR                                            0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_VENDOR_SPECIFIC1                                               0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_VENDOR_SPECIFIC2                                               0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_UNCORR_ERR_STATUS                                              0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_UNCORR_ERR_MASK                                                0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_UNCORR_ERR_SEVERITY                                            0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_CORR_ERR_STATUS                                                0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_CORR_ERR_MASK                                                  0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_ADV_ERR_CAP_CNTL                                               0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_HDR_LOG0                                                       0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_HDR_LOG1                                                       0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_HDR_LOG2                                                       0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_HDR_LOG3                                                       0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_TLP_PREFIX_LOG0                                                0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_TLP_PREFIX_LOG1                                                0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_TLP_PREFIX_LOG2                                                0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_TLP_PREFIX_LOG3                                                0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_ARI_ENH_CAP_LIST                                               0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_ARI_CAP                                                        0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF14_1_PCIE_ARI_CNTL                                                       0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_VENDOR_ID                                                           0x0000\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_DEVICE_ID                                                           0x0002\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_COMMAND                                                             0x0004\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_STATUS                                                              0x0006\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_REVISION_ID                                                         0x0008\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PROG_INTERFACE                                                      0x0009\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_SUB_CLASS                                                           0x000a\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_BASE_CLASS                                                          0x000b\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_CACHE_LINE                                                          0x000c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_LATENCY                                                             0x000d\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_HEADER                                                              0x000e\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_BIST                                                                0x000f\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_BASE_ADDR_1                                                         0x0010\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_BASE_ADDR_2                                                         0x0014\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_BASE_ADDR_3                                                         0x0018\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_BASE_ADDR_4                                                         0x001c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_BASE_ADDR_5                                                         0x0020\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_BASE_ADDR_6                                                         0x0024\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_CARDBUS_CIS_PTR                                                     0x0028\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_ADAPTER_ID                                                          0x002c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_ROM_BASE_ADDR                                                       0x0030\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_CAP_PTR                                                             0x0034\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_INTERRUPT_LINE                                                      0x003c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_INTERRUPT_PIN                                                       0x003d\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MIN_GRANT                                                           0x003e\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MAX_LATENCY                                                         0x003f\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_CAP_LIST                                                       0x0064\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_CAP                                                            0x0066\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_DEVICE_CAP                                                          0x0068\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_DEVICE_CNTL                                                         0x006c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_DEVICE_STATUS                                                       0x006e\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_LINK_CAP                                                            0x0070\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_LINK_CNTL                                                           0x0074\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_LINK_STATUS                                                         0x0076\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_DEVICE_CAP2                                                         0x0088\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_DEVICE_CNTL2                                                        0x008c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_DEVICE_STATUS2                                                      0x008e\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_LINK_CAP2                                                           0x0090\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_LINK_CNTL2                                                          0x0094\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_LINK_STATUS2                                                        0x0096\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_CAP_LIST                                                        0x00a0\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_MSG_CNTL                                                        0x00a2\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_MSG_ADDR_LO                                                     0x00a4\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_MSG_ADDR_HI                                                     0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_MSG_DATA                                                        0x00a8\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_EXT_MSG_DATA                                                    0x00aa\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_MASK                                                            0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_MSG_DATA_64                                                     0x00ac\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_EXT_MSG_DATA_64                                                 0x00ae\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_MASK_64                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_PENDING                                                         0x00b0\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSI_PENDING_64                                                      0x00b4\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSIX_CAP_LIST                                                       0x00c0\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSIX_MSG_CNTL                                                       0x00c2\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSIX_TABLE                                                          0x00c4\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_MSIX_PBA                                                            0x00c8\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                   0x0100\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_VENDOR_SPECIFIC_HDR                                            0x0104\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_VENDOR_SPECIFIC1                                               0x0108\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_VENDOR_SPECIFIC2                                               0x010c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                       0x0150\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_UNCORR_ERR_STATUS                                              0x0154\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_UNCORR_ERR_MASK                                                0x0158\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_UNCORR_ERR_SEVERITY                                            0x015c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_CORR_ERR_STATUS                                                0x0160\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_CORR_ERR_MASK                                                  0x0164\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_ADV_ERR_CAP_CNTL                                               0x0168\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_HDR_LOG0                                                       0x016c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_HDR_LOG1                                                       0x0170\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_HDR_LOG2                                                       0x0174\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_HDR_LOG3                                                       0x0178\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_TLP_PREFIX_LOG0                                                0x0188\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_TLP_PREFIX_LOG1                                                0x018c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_TLP_PREFIX_LOG2                                                0x0190\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_TLP_PREFIX_LOG3                                                0x0194\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_ARI_ENH_CAP_LIST                                               0x0328\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_ARI_CAP                                                        0x032c\n#define cfgBIF_CFG_DEV0_EPF0_VF15_1_PCIE_ARI_CNTL                                                       0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF1_1_VENDOR_ID                                                                0x0000\n#define cfgBIF_CFG_DEV0_EPF1_1_DEVICE_ID                                                                0x0002\n#define cfgBIF_CFG_DEV0_EPF1_1_COMMAND                                                                  0x0004\n#define cfgBIF_CFG_DEV0_EPF1_1_STATUS                                                                   0x0006\n#define cfgBIF_CFG_DEV0_EPF1_1_REVISION_ID                                                              0x0008\n#define cfgBIF_CFG_DEV0_EPF1_1_PROG_INTERFACE                                                           0x0009\n#define cfgBIF_CFG_DEV0_EPF1_1_SUB_CLASS                                                                0x000a\n#define cfgBIF_CFG_DEV0_EPF1_1_BASE_CLASS                                                               0x000b\n#define cfgBIF_CFG_DEV0_EPF1_1_CACHE_LINE                                                               0x000c\n#define cfgBIF_CFG_DEV0_EPF1_1_LATENCY                                                                  0x000d\n#define cfgBIF_CFG_DEV0_EPF1_1_HEADER                                                                   0x000e\n#define cfgBIF_CFG_DEV0_EPF1_1_BIST                                                                     0x000f\n#define cfgBIF_CFG_DEV0_EPF1_1_BASE_ADDR_1                                                              0x0010\n#define cfgBIF_CFG_DEV0_EPF1_1_BASE_ADDR_2                                                              0x0014\n#define cfgBIF_CFG_DEV0_EPF1_1_BASE_ADDR_3                                                              0x0018\n#define cfgBIF_CFG_DEV0_EPF1_1_BASE_ADDR_4                                                              0x001c\n#define cfgBIF_CFG_DEV0_EPF1_1_BASE_ADDR_5                                                              0x0020\n#define cfgBIF_CFG_DEV0_EPF1_1_BASE_ADDR_6                                                              0x0024\n#define cfgBIF_CFG_DEV0_EPF1_1_CARDBUS_CIS_PTR                                                          0x0028\n#define cfgBIF_CFG_DEV0_EPF1_1_ADAPTER_ID                                                               0x002c\n#define cfgBIF_CFG_DEV0_EPF1_1_ROM_BASE_ADDR                                                            0x0030\n#define cfgBIF_CFG_DEV0_EPF1_1_CAP_PTR                                                                  0x0034\n#define cfgBIF_CFG_DEV0_EPF1_1_INTERRUPT_LINE                                                           0x003c\n#define cfgBIF_CFG_DEV0_EPF1_1_INTERRUPT_PIN                                                            0x003d\n#define cfgBIF_CFG_DEV0_EPF1_1_MIN_GRANT                                                                0x003e\n#define cfgBIF_CFG_DEV0_EPF1_1_MAX_LATENCY                                                              0x003f\n#define cfgBIF_CFG_DEV0_EPF1_1_VENDOR_CAP_LIST                                                          0x0048\n#define cfgBIF_CFG_DEV0_EPF1_1_ADAPTER_ID_W                                                             0x004c\n#define cfgBIF_CFG_DEV0_EPF1_1_PMI_CAP_LIST                                                             0x0050\n#define cfgBIF_CFG_DEV0_EPF1_1_PMI_CAP                                                                  0x0052\n#define cfgBIF_CFG_DEV0_EPF1_1_PMI_STATUS_CNTL                                                          0x0054\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_CAP_LIST                                                            0x0064\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_CAP                                                                 0x0066\n#define cfgBIF_CFG_DEV0_EPF1_1_DEVICE_CAP                                                               0x0068\n#define cfgBIF_CFG_DEV0_EPF1_1_DEVICE_CNTL                                                              0x006c\n#define cfgBIF_CFG_DEV0_EPF1_1_DEVICE_STATUS                                                            0x006e\n#define cfgBIF_CFG_DEV0_EPF1_1_LINK_CAP                                                                 0x0070\n#define cfgBIF_CFG_DEV0_EPF1_1_LINK_CNTL                                                                0x0074\n#define cfgBIF_CFG_DEV0_EPF1_1_LINK_STATUS                                                              0x0076\n#define cfgBIF_CFG_DEV0_EPF1_1_DEVICE_CAP2                                                              0x0088\n#define cfgBIF_CFG_DEV0_EPF1_1_DEVICE_CNTL2                                                             0x008c\n#define cfgBIF_CFG_DEV0_EPF1_1_DEVICE_STATUS2                                                           0x008e\n#define cfgBIF_CFG_DEV0_EPF1_1_LINK_CAP2                                                                0x0090\n#define cfgBIF_CFG_DEV0_EPF1_1_LINK_CNTL2                                                               0x0094\n#define cfgBIF_CFG_DEV0_EPF1_1_LINK_STATUS2                                                             0x0096\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_CAP_LIST                                                             0x00a0\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_MSG_CNTL                                                             0x00a2\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_MSG_ADDR_LO                                                          0x00a4\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_MSG_ADDR_HI                                                          0x00a8\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_MSG_DATA                                                             0x00a8\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_EXT_MSG_DATA                                                         0x00aa\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_MASK                                                                 0x00ac\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_MSG_DATA_64                                                          0x00ac\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_EXT_MSG_DATA_64                                                      0x00ae\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_MASK_64                                                              0x00b0\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_PENDING                                                              0x00b0\n#define cfgBIF_CFG_DEV0_EPF1_1_MSI_PENDING_64                                                           0x00b4\n#define cfgBIF_CFG_DEV0_EPF1_1_MSIX_CAP_LIST                                                            0x00c0\n#define cfgBIF_CFG_DEV0_EPF1_1_MSIX_MSG_CNTL                                                            0x00c2\n#define cfgBIF_CFG_DEV0_EPF1_1_MSIX_TABLE                                                               0x00c4\n#define cfgBIF_CFG_DEV0_EPF1_1_MSIX_PBA                                                                 0x00c8\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x0100\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x0104\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC1                                                    0x0108\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VENDOR_SPECIFIC2                                                    0x010c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                         0x0140\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DEV_SERIAL_NUM_DW1                                                  0x0144\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DEV_SERIAL_NUM_DW2                                                  0x0148\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x0150\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_UNCORR_ERR_STATUS                                                   0x0154\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_UNCORR_ERR_MASK                                                     0x0158\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x015c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_CORR_ERR_STATUS                                                     0x0160\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_CORR_ERR_MASK                                                       0x0164\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x0168\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG0                                                            0x016c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG1                                                            0x0170\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG2                                                            0x0174\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_HDR_LOG3                                                            0x0178\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG0                                                     0x0188\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG1                                                     0x018c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG2                                                     0x0190\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_TLP_PREFIX_LOG3                                                     0x0194\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR_ENH_CAP_LIST                                                    0x0200\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR1_CAP                                                            0x0204\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR1_CNTL                                                           0x0208\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR2_CAP                                                            0x020c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR2_CNTL                                                           0x0210\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR3_CAP                                                            0x0214\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR3_CNTL                                                           0x0218\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR4_CAP                                                            0x021c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR4_CNTL                                                           0x0220\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR5_CAP                                                            0x0224\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR5_CNTL                                                           0x0228\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR6_CAP                                                            0x022c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_BAR6_CNTL                                                           0x0230\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x0240\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x0244\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_DATA                                                     0x0248\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_PWR_BUDGET_CAP                                                      0x024c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_ENH_CAP_LIST                                                    0x0250\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_CAP                                                             0x0254\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_LATENCY_INDICATOR                                               0x0258\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_STATUS                                                          0x025c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_CNTL                                                            0x025e\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x0260\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x0261\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x0262\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x0263\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x0264\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x0265\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x0266\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x0267\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SECONDARY_ENH_CAP_LIST                                              0x0270\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LINK_CNTL3                                                          0x0274\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_ERROR_STATUS                                                   0x0278\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_0_EQUALIZATION_CNTL                                            0x027c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_1_EQUALIZATION_CNTL                                            0x027e\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_2_EQUALIZATION_CNTL                                            0x0280\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_3_EQUALIZATION_CNTL                                            0x0282\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_4_EQUALIZATION_CNTL                                            0x0284\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_5_EQUALIZATION_CNTL                                            0x0286\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_6_EQUALIZATION_CNTL                                            0x0288\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_7_EQUALIZATION_CNTL                                            0x028a\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_8_EQUALIZATION_CNTL                                            0x028c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_9_EQUALIZATION_CNTL                                            0x028e\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_10_EQUALIZATION_CNTL                                           0x0290\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_11_EQUALIZATION_CNTL                                           0x0292\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_12_EQUALIZATION_CNTL                                           0x0294\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_13_EQUALIZATION_CNTL                                           0x0296\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_14_EQUALIZATION_CNTL                                           0x0298\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LANE_15_EQUALIZATION_CNTL                                           0x029a\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_ACS_ENH_CAP_LIST                                                    0x02a0\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_ACS_CAP                                                             0x02a4\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_ACS_CNTL                                                            0x02a6\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_PASID_ENH_CAP_LIST                                                  0x02d0\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_PASID_CAP                                                           0x02d4\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_PASID_CNTL                                                          0x02d6\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_MC_ENH_CAP_LIST                                                     0x02f0\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_MC_CAP                                                              0x02f4\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_MC_CNTL                                                             0x02f6\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_MC_ADDR0                                                            0x02f8\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_MC_ADDR1                                                            0x02fc\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_MC_RCV0                                                             0x0300\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_MC_RCV1                                                             0x0304\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_ALL0                                                       0x0308\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_ALL1                                                       0x030c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_UNTRANSLATED_0                                             0x0310\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_MC_BLOCK_UNTRANSLATED_1                                             0x0314\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LTR_ENH_CAP_LIST                                                    0x0320\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_LTR_CAP                                                             0x0324\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_ARI_ENH_CAP_LIST                                                    0x0328\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_ARI_CAP                                                             0x032c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_ARI_CNTL                                                            0x032e\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_ENH_CAP_LIST                                                  0x0330\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_CAP                                                           0x0334\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_CONTROL                                                       0x0338\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_STATUS                                                        0x033a\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_INITIAL_VFS                                                   0x033c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_TOTAL_VFS                                                     0x033e\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_NUM_VFS                                                       0x0340\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_FUNC_DEP_LINK                                                 0x0342\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_FIRST_VF_OFFSET                                               0x0344\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_STRIDE                                                     0x0346\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_DEVICE_ID                                                  0x034a\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_SUPPORTED_PAGE_SIZE                                           0x034c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_SYSTEM_PAGE_SIZE                                              0x0350\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_0                                                0x0354\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_1                                                0x0358\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_2                                                0x035c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_3                                                0x0360\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_4                                                0x0364\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_BASE_ADDR_5                                                0x0368\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                               0x036c\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR_ENH_CAP_LIST                                          0x04c0\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR1_CAP                                                  0x04c4\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR1_CNTL                                                 0x04c8\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR2_CAP                                                  0x04cc\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR2_CNTL                                                 0x04d0\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR3_CAP                                                  0x04d4\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR3_CNTL                                                 0x04d8\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR4_CAP                                                  0x04dc\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR4_CNTL                                                 0x04e0\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR5_CAP                                                  0x04e4\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR5_CNTL                                                 0x04e8\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR6_CAP                                                  0x04ec\n#define cfgBIF_CFG_DEV0_EPF1_1_PCIE_VF_RESIZE_BAR6_CNTL                                                 0x04f0\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF2_1_VENDOR_ID                                                                0x0000\n#define cfgBIF_CFG_DEV0_EPF2_1_DEVICE_ID                                                                0x0002\n#define cfgBIF_CFG_DEV0_EPF2_1_COMMAND                                                                  0x0004\n#define cfgBIF_CFG_DEV0_EPF2_1_STATUS                                                                   0x0006\n#define cfgBIF_CFG_DEV0_EPF2_1_REVISION_ID                                                              0x0008\n#define cfgBIF_CFG_DEV0_EPF2_1_PROG_INTERFACE                                                           0x0009\n#define cfgBIF_CFG_DEV0_EPF2_1_SUB_CLASS                                                                0x000a\n#define cfgBIF_CFG_DEV0_EPF2_1_BASE_CLASS                                                               0x000b\n#define cfgBIF_CFG_DEV0_EPF2_1_CACHE_LINE                                                               0x000c\n#define cfgBIF_CFG_DEV0_EPF2_1_LATENCY                                                                  0x000d\n#define cfgBIF_CFG_DEV0_EPF2_1_HEADER                                                                   0x000e\n#define cfgBIF_CFG_DEV0_EPF2_1_BIST                                                                     0x000f\n#define cfgBIF_CFG_DEV0_EPF2_1_BASE_ADDR_1                                                              0x0010\n#define cfgBIF_CFG_DEV0_EPF2_1_BASE_ADDR_2                                                              0x0014\n#define cfgBIF_CFG_DEV0_EPF2_1_BASE_ADDR_3                                                              0x0018\n#define cfgBIF_CFG_DEV0_EPF2_1_BASE_ADDR_4                                                              0x001c\n#define cfgBIF_CFG_DEV0_EPF2_1_BASE_ADDR_5                                                              0x0020\n#define cfgBIF_CFG_DEV0_EPF2_1_BASE_ADDR_6                                                              0x0024\n#define cfgBIF_CFG_DEV0_EPF2_1_CARDBUS_CIS_PTR                                                          0x0028\n#define cfgBIF_CFG_DEV0_EPF2_1_ADAPTER_ID                                                               0x002c\n#define cfgBIF_CFG_DEV0_EPF2_1_ROM_BASE_ADDR                                                            0x0030\n#define cfgBIF_CFG_DEV0_EPF2_1_CAP_PTR                                                                  0x0034\n#define cfgBIF_CFG_DEV0_EPF2_1_INTERRUPT_LINE                                                           0x003c\n#define cfgBIF_CFG_DEV0_EPF2_1_INTERRUPT_PIN                                                            0x003d\n#define cfgBIF_CFG_DEV0_EPF2_1_MIN_GRANT                                                                0x003e\n#define cfgBIF_CFG_DEV0_EPF2_1_MAX_LATENCY                                                              0x003f\n#define cfgBIF_CFG_DEV0_EPF2_1_VENDOR_CAP_LIST                                                          0x0048\n#define cfgBIF_CFG_DEV0_EPF2_1_ADAPTER_ID_W                                                             0x004c\n#define cfgBIF_CFG_DEV0_EPF2_1_PMI_CAP_LIST                                                             0x0050\n#define cfgBIF_CFG_DEV0_EPF2_1_PMI_CAP                                                                  0x0052\n#define cfgBIF_CFG_DEV0_EPF2_1_PMI_STATUS_CNTL                                                          0x0054\n#define cfgBIF_CFG_DEV0_EPF2_1_SBRN                                                                     0x0060\n#define cfgBIF_CFG_DEV0_EPF2_1_FLADJ                                                                    0x0061\n#define cfgBIF_CFG_DEV0_EPF2_1_DBESL_DBESLD                                                             0x0062\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_CAP_LIST                                                            0x0064\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_CAP                                                                 0x0066\n#define cfgBIF_CFG_DEV0_EPF2_1_DEVICE_CAP                                                               0x0068\n#define cfgBIF_CFG_DEV0_EPF2_1_DEVICE_CNTL                                                              0x006c\n#define cfgBIF_CFG_DEV0_EPF2_1_DEVICE_STATUS                                                            0x006e\n#define cfgBIF_CFG_DEV0_EPF2_1_LINK_CAP                                                                 0x0070\n#define cfgBIF_CFG_DEV0_EPF2_1_LINK_CNTL                                                                0x0074\n#define cfgBIF_CFG_DEV0_EPF2_1_LINK_STATUS                                                              0x0076\n#define cfgBIF_CFG_DEV0_EPF2_1_DEVICE_CAP2                                                              0x0088\n#define cfgBIF_CFG_DEV0_EPF2_1_DEVICE_CNTL2                                                             0x008c\n#define cfgBIF_CFG_DEV0_EPF2_1_DEVICE_STATUS2                                                           0x008e\n#define cfgBIF_CFG_DEV0_EPF2_1_LINK_CAP2                                                                0x0090\n#define cfgBIF_CFG_DEV0_EPF2_1_LINK_CNTL2                                                               0x0094\n#define cfgBIF_CFG_DEV0_EPF2_1_LINK_STATUS2                                                             0x0096\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_CAP_LIST                                                             0x00a0\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_MSG_CNTL                                                             0x00a2\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_MSG_ADDR_LO                                                          0x00a4\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_MSG_ADDR_HI                                                          0x00a8\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_MSG_DATA                                                             0x00a8\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_EXT_MSG_DATA                                                         0x00aa\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_MASK                                                                 0x00ac\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_MSG_DATA_64                                                          0x00ac\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_EXT_MSG_DATA_64                                                      0x00ae\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_MASK_64                                                              0x00b0\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_PENDING                                                              0x00b0\n#define cfgBIF_CFG_DEV0_EPF2_1_MSI_PENDING_64                                                           0x00b4\n#define cfgBIF_CFG_DEV0_EPF2_1_MSIX_CAP_LIST                                                            0x00c0\n#define cfgBIF_CFG_DEV0_EPF2_1_MSIX_MSG_CNTL                                                            0x00c2\n#define cfgBIF_CFG_DEV0_EPF2_1_MSIX_TABLE                                                               0x00c4\n#define cfgBIF_CFG_DEV0_EPF2_1_MSIX_PBA                                                                 0x00c8\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x0100\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x0104\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC1                                                    0x0108\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_VENDOR_SPECIFIC2                                                    0x010c\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x0150\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_UNCORR_ERR_STATUS                                                   0x0154\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_UNCORR_ERR_MASK                                                     0x0158\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x015c\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_CORR_ERR_STATUS                                                     0x0160\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_CORR_ERR_MASK                                                       0x0164\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x0168\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG0                                                            0x016c\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG1                                                            0x0170\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG2                                                            0x0174\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_HDR_LOG3                                                            0x0178\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG0                                                     0x0188\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG1                                                     0x018c\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG2                                                     0x0190\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_TLP_PREFIX_LOG3                                                     0x0194\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR_ENH_CAP_LIST                                                    0x0200\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR1_CAP                                                            0x0204\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR1_CNTL                                                           0x0208\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR2_CAP                                                            0x020c\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR2_CNTL                                                           0x0210\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR3_CAP                                                            0x0214\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR3_CNTL                                                           0x0218\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR4_CAP                                                            0x021c\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR4_CNTL                                                           0x0220\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR5_CAP                                                            0x0224\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR5_CNTL                                                           0x0228\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR6_CAP                                                            0x022c\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_BAR6_CNTL                                                           0x0230\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x0240\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x0244\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_DATA                                                     0x0248\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_PWR_BUDGET_CAP                                                      0x024c\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_ENH_CAP_LIST                                                    0x0250\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_CAP                                                             0x0254\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_LATENCY_INDICATOR                                               0x0258\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_STATUS                                                          0x025c\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_CNTL                                                            0x025e\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x0260\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x0261\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x0262\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x0263\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x0264\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x0265\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x0266\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x0267\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_ACS_ENH_CAP_LIST                                                    0x02a0\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_ACS_CAP                                                             0x02a4\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_ACS_CNTL                                                            0x02a6\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_PASID_ENH_CAP_LIST                                                  0x02d0\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_PASID_CAP                                                           0x02d4\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_PASID_CNTL                                                          0x02d6\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_ARI_ENH_CAP_LIST                                                    0x0328\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_ARI_CAP                                                             0x032c\n#define cfgBIF_CFG_DEV0_EPF2_1_PCIE_ARI_CNTL                                                            0x032e\n\n\n\n\n#define cfgBIF_CFG_DEV0_EPF3_1_VENDOR_ID                                                                0x0000\n#define cfgBIF_CFG_DEV0_EPF3_1_DEVICE_ID                                                                0x0002\n#define cfgBIF_CFG_DEV0_EPF3_1_COMMAND                                                                  0x0004\n#define cfgBIF_CFG_DEV0_EPF3_1_STATUS                                                                   0x0006\n#define cfgBIF_CFG_DEV0_EPF3_1_REVISION_ID                                                              0x0008\n#define cfgBIF_CFG_DEV0_EPF3_1_PROG_INTERFACE                                                           0x0009\n#define cfgBIF_CFG_DEV0_EPF3_1_SUB_CLASS                                                                0x000a\n#define cfgBIF_CFG_DEV0_EPF3_1_BASE_CLASS                                                               0x000b\n#define cfgBIF_CFG_DEV0_EPF3_1_CACHE_LINE                                                               0x000c\n#define cfgBIF_CFG_DEV0_EPF3_1_LATENCY                                                                  0x000d\n#define cfgBIF_CFG_DEV0_EPF3_1_HEADER                                                                   0x000e\n#define cfgBIF_CFG_DEV0_EPF3_1_BIST                                                                     0x000f\n#define cfgBIF_CFG_DEV0_EPF3_1_BASE_ADDR_1                                                              0x0010\n#define cfgBIF_CFG_DEV0_EPF3_1_BASE_ADDR_2                                                              0x0014\n#define cfgBIF_CFG_DEV0_EPF3_1_BASE_ADDR_3                                                              0x0018\n#define cfgBIF_CFG_DEV0_EPF3_1_BASE_ADDR_4                                                              0x001c\n#define cfgBIF_CFG_DEV0_EPF3_1_BASE_ADDR_5                                                              0x0020\n#define cfgBIF_CFG_DEV0_EPF3_1_BASE_ADDR_6                                                              0x0024\n#define cfgBIF_CFG_DEV0_EPF3_1_CARDBUS_CIS_PTR                                                          0x0028\n#define cfgBIF_CFG_DEV0_EPF3_1_ADAPTER_ID                                                               0x002c\n#define cfgBIF_CFG_DEV0_EPF3_1_ROM_BASE_ADDR                                                            0x0030\n#define cfgBIF_CFG_DEV0_EPF3_1_CAP_PTR                                                                  0x0034\n#define cfgBIF_CFG_DEV0_EPF3_1_INTERRUPT_LINE                                                           0x003c\n#define cfgBIF_CFG_DEV0_EPF3_1_INTERRUPT_PIN                                                            0x003d\n#define cfgBIF_CFG_DEV0_EPF3_1_MIN_GRANT                                                                0x003e\n#define cfgBIF_CFG_DEV0_EPF3_1_MAX_LATENCY                                                              0x003f\n#define cfgBIF_CFG_DEV0_EPF3_1_VENDOR_CAP_LIST                                                          0x0048\n#define cfgBIF_CFG_DEV0_EPF3_1_ADAPTER_ID_W                                                             0x004c\n#define cfgBIF_CFG_DEV0_EPF3_1_PMI_CAP_LIST                                                             0x0050\n#define cfgBIF_CFG_DEV0_EPF3_1_PMI_CAP                                                                  0x0052\n#define cfgBIF_CFG_DEV0_EPF3_1_PMI_STATUS_CNTL                                                          0x0054\n#define cfgBIF_CFG_DEV0_EPF3_1_SBRN                                                                     0x0060\n#define cfgBIF_CFG_DEV0_EPF3_1_FLADJ                                                                    0x0061\n#define cfgBIF_CFG_DEV0_EPF3_1_DBESL_DBESLD                                                             0x0062\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_CAP_LIST                                                            0x0064\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_CAP                                                                 0x0066\n#define cfgBIF_CFG_DEV0_EPF3_1_DEVICE_CAP                                                               0x0068\n#define cfgBIF_CFG_DEV0_EPF3_1_DEVICE_CNTL                                                              0x006c\n#define cfgBIF_CFG_DEV0_EPF3_1_DEVICE_STATUS                                                            0x006e\n#define cfgBIF_CFG_DEV0_EPF3_1_LINK_CAP                                                                 0x0070\n#define cfgBIF_CFG_DEV0_EPF3_1_LINK_CNTL                                                                0x0074\n#define cfgBIF_CFG_DEV0_EPF3_1_LINK_STATUS                                                              0x0076\n#define cfgBIF_CFG_DEV0_EPF3_1_DEVICE_CAP2                                                              0x0088\n#define cfgBIF_CFG_DEV0_EPF3_1_DEVICE_CNTL2                                                             0x008c\n#define cfgBIF_CFG_DEV0_EPF3_1_DEVICE_STATUS2                                                           0x008e\n#define cfgBIF_CFG_DEV0_EPF3_1_LINK_CAP2                                                                0x0090\n#define cfgBIF_CFG_DEV0_EPF3_1_LINK_CNTL2                                                               0x0094\n#define cfgBIF_CFG_DEV0_EPF3_1_LINK_STATUS2                                                             0x0096\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_CAP_LIST                                                             0x00a0\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_MSG_CNTL                                                             0x00a2\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_MSG_ADDR_LO                                                          0x00a4\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_MSG_ADDR_HI                                                          0x00a8\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_MSG_DATA                                                             0x00a8\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_EXT_MSG_DATA                                                         0x00aa\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_MASK                                                                 0x00ac\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_MSG_DATA_64                                                          0x00ac\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_EXT_MSG_DATA_64                                                      0x00ae\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_MASK_64                                                              0x00b0\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_PENDING                                                              0x00b0\n#define cfgBIF_CFG_DEV0_EPF3_1_MSI_PENDING_64                                                           0x00b4\n#define cfgBIF_CFG_DEV0_EPF3_1_MSIX_CAP_LIST                                                            0x00c0\n#define cfgBIF_CFG_DEV0_EPF3_1_MSIX_MSG_CNTL                                                            0x00c2\n#define cfgBIF_CFG_DEV0_EPF3_1_MSIX_TABLE                                                               0x00c4\n#define cfgBIF_CFG_DEV0_EPF3_1_MSIX_PBA                                                                 0x00c8\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                        0x0100\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC_HDR                                                 0x0104\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC1                                                    0x0108\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_VENDOR_SPECIFIC2                                                    0x010c\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                            0x0150\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_UNCORR_ERR_STATUS                                                   0x0154\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_UNCORR_ERR_MASK                                                     0x0158\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_UNCORR_ERR_SEVERITY                                                 0x015c\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_CORR_ERR_STATUS                                                     0x0160\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_CORR_ERR_MASK                                                       0x0164\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_ADV_ERR_CAP_CNTL                                                    0x0168\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG0                                                            0x016c\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG1                                                            0x0170\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG2                                                            0x0174\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_HDR_LOG3                                                            0x0178\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG0                                                     0x0188\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG1                                                     0x018c\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG2                                                     0x0190\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_TLP_PREFIX_LOG3                                                     0x0194\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR_ENH_CAP_LIST                                                    0x0200\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR1_CAP                                                            0x0204\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR1_CNTL                                                           0x0208\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR2_CAP                                                            0x020c\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR2_CNTL                                                           0x0210\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR3_CAP                                                            0x0214\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR3_CNTL                                                           0x0218\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR4_CAP                                                            0x021c\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR4_CNTL                                                           0x0220\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR5_CAP                                                            0x0224\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR5_CNTL                                                           0x0228\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR6_CAP                                                            0x022c\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_BAR6_CNTL                                                           0x0230\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_ENH_CAP_LIST                                             0x0240\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_DATA_SELECT                                              0x0244\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_DATA                                                     0x0248\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_PWR_BUDGET_CAP                                                      0x024c\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_ENH_CAP_LIST                                                    0x0250\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_CAP                                                             0x0254\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_LATENCY_INDICATOR                                               0x0258\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_STATUS                                                          0x025c\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_CNTL                                                            0x025e\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_0                                            0x0260\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_1                                            0x0261\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_2                                            0x0262\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_3                                            0x0263\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_4                                            0x0264\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_5                                            0x0265\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_6                                            0x0266\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_DPA_SUBSTATE_PWR_ALLOC_7                                            0x0267\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_ACS_ENH_CAP_LIST                                                    0x02a0\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_ACS_CAP                                                             0x02a4\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_ACS_CNTL                                                            0x02a6\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_PASID_ENH_CAP_LIST                                                  0x02d0\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_PASID_CAP                                                           0x02d4\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_PASID_CNTL                                                          0x02d6\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_ARI_ENH_CAP_LIST                                                    0x0328\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_ARI_CAP                                                             0x032c\n#define cfgBIF_CFG_DEV0_EPF3_1_PCIE_ARI_CNTL                                                            0x032e\n\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}