Fitter report for SeaQuestTrig1
Wed May 28 07:55:25 2014
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Bidir Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Estimated Delay Added for Hold Timing
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Wed May 28 07:55:25 2014   ;
; Quartus II Version    ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name         ; SeaQuestTrig1                           ;
; Top-level Entity Name ; SeaQuestTrig1                           ;
; Family                ; Cyclone                                 ;
; Device                ; EP1C20F400C6                            ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 9,892 / 20,060 ( 49 % )                 ;
; Total pins            ; 275 / 301 ( 91 % )                      ;
; Total virtual pins    ; 0                                       ;
; Total memory bits     ; 118,784 / 294,912 ( 40 % )              ;
; Total PLLs            ; 1 / 2 ( 50 % )                          ;
+-----------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C20F400C6                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                      ;
+-------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                            ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Out32ch:inst4|ODF1[1]                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[1]             ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[2]                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[2]             ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[3]                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[3]             ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[4]                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[4]             ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[5]                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[5]             ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[6]                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[6]             ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[7]                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[7]             ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[13]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[13]            ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[14]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[14]            ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[15]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[15]            ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[16]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[16]            ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[17]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[17]            ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[18]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[18]            ; DATAIN           ;                       ;
; Out32ch:inst4|ODF1[19]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; F[19]            ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[1]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[1]             ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[2]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[2]             ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[3]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[3]             ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[4]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[4]             ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[5]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[5]             ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[6]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[6]             ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[7]                          ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[7]             ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[13]                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[13]            ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[14]                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[14]            ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[15]                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[15]            ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[16]                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[16]            ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[17]                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[17]            ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[18]                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[18]            ; DATAIN           ;                       ;
; Out32ch:inst17|ODF1[19]                         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; C[19]            ; DATAIN           ;                       ;
; coin_reference:inst2|GATEWIDTH[3]               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[3]           ; COMBOUT          ;                       ;
; coin_reference:inst2|GATEWIDTH[4]               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[4]           ; COMBOUT          ;                       ;
; coin_reference:inst2|GATEWIDTH[6]               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[6]           ; COMBOUT          ;                       ;
; coin_reference:inst2|GATEWIDTH[7]               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[7]           ; COMBOUT          ;                       ;
; coin_reference:inst2|GATEWIDTH[8]               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[8]           ; COMBOUT          ;                       ;
; coin_reference:inst2|GATEWIDTH[9]               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[9]           ; COMBOUT          ;                       ;
; coin_reference:inst2|GATEWIDTH[10]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[10]          ; COMBOUT          ;                       ;
; coin_reference:inst2|GATEWIDTH[11]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[11]          ; COMBOUT          ;                       ;
; coin_reference:inst2|GATEWIDTH[12]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[12]          ; COMBOUT          ;                       ;
; coin_reference:inst2|GATEWIDTH[13]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[13]          ; COMBOUT          ;                       ;
; coin_reference:inst2|GATEWIDTH[14]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[14]          ; COMBOUT          ;                       ;
; coin_reference:inst2|GATEWIDTH[15]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[15]          ; COMBOUT          ;                       ;
; coin_reference:inst2|MODE[5]                    ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[5]           ; COMBOUT          ;                       ;
; coin_reference:inst2|PDL_CONTROL[0]             ; Inverted        ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ;                  ;                  ;                       ;
; coin_reference:inst2|PDL_CONTROL[0]             ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[0]           ; COMBOUT          ;                       ;
; coin_reference:inst2|PDL_CONTROL[1]             ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[1]           ; COMBOUT          ;                       ;
; coin_reference:inst2|PDL_CONTROL[2]             ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; LAD[2]           ; COMBOUT          ;                       ;
; v1495usr_hal:inst3|SELD                         ; Deleted         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:inst3|SELE                         ; Deleted         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:inst3|SELF                         ; Deleted         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:inst3|SELG                         ; Deleted         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:inst3|localbusif:I1|nREADY_s_i_i_x ; Deleted         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:inst3|nOEDDLY1                     ; Deleted         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:inst3|nSTART[2]                    ; Deleted         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                  ;                  ;                       ;
; v1495usr_hal:inst3|nSTART[3]                    ; Deleted         ; Register Packing ; Timing optimization             ; COMBOUT   ;                ;                  ;                  ;                       ;
+-------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Name                 ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Fast Output Register ; SeaQuestTrig1  ;              ; LAD        ; ON            ; QSF Assignment ;
; Current Strength     ; SeaQuestTrig1  ;              ; GOUT       ; STRENGTH 4MA  ; QSF Assignment ;
; Current Strength     ; SeaQuestTrig1  ;              ; START      ; STRENGTH 4MA  ; QSF Assignment ;
; Current Strength     ; SeaQuestTrig1  ;              ; nSTART     ; STRENGTH 4MA  ; QSF Assignment ;
+----------------------+----------------+--------------+------------+---------------+----------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/E906/Desktop/quartusRF/460/V1495_USER_DEMO/FIT/SeaQuestTrig1.pin.


+----------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                    ;
+---------------------------------------------+------------------------------------+
; Resource                                    ; Usage                              ;
+---------------------------------------------+------------------------------------+
; Total logic elements                        ; 9,892 / 20,060 ( 49 % )            ;
;     -- Combinational with no register       ; 1253                               ;
;     -- Register only                        ; 2688                               ;
;     -- Combinational with a register        ; 5951                               ;
;                                             ;                                    ;
; Logic element usage by number of LUT inputs ;                                    ;
;     -- 4 input functions                    ; 3394                               ;
;     -- 3 input functions                    ; 2448                               ;
;     -- 2 input functions                    ; 1040                               ;
;     -- 1 input functions                    ; 319                                ;
;     -- 0 input functions                    ; 3                                  ;
;                                             ;                                    ;
; Logic elements by mode                      ;                                    ;
;     -- normal mode                          ; 9163                               ;
;     -- arithmetic mode                      ; 729                                ;
;     -- qfbk mode                            ; 897                                ;
;     -- register cascade mode                ; 0                                  ;
;     -- synchronous clear/load mode          ; 3091                               ;
;     -- asynchronous clear/load mode         ; 400                                ;
;                                             ;                                    ;
; Total registers                             ; 8,683 / 20,951 ( 41 % )            ;
; Total LABs                                  ; 1,196 / 2,006 ( 60 % )             ;
; Logic elements in carry chains              ; 880                                ;
; User inserted logic elements                ; 0                                  ;
; Virtual pins                                ; 0                                  ;
; I/O pins                                    ; 275 / 301 ( 91 % )                 ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                    ;
; Number of I/O registers                     ; 44                                 ;
; Global signals                              ; 8                                  ;
; M4Ks                                        ; 26 / 64 ( 41 % )                   ;
; Total memory bits                           ; 118,784 / 294,912 ( 40 % )         ;
; Total RAM block bits                        ; 119,808 / 294,912 ( 41 % )         ;
; PLLs                                        ; 1 / 2 ( 50 % )                     ;
; Global clocks                               ; 8 / 8 ( 100 % )                    ;
; JTAGs                                       ; 0 / 1 ( 0 % )                      ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )                      ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                      ;
; Average interconnect usage (total/H/V)      ; 22% / 26% / 18%                    ;
; Peak interconnect usage (total/H/V)         ; 44% / 52% / 35%                    ;
; Maximum fan-out node                        ; GLB1                               ;
; Maximum fan-out                             ; 4212                               ;
; Highest non-global fan-out signal           ; GRP32ch:L1_1|GRP4ch:L2_6|RLCLK6[1] ;
; Highest non-global fan-out                  ; 323                                ;
; Total fan-out                               ; 39010                              ;
; Average fan-out                             ; 3.83                               ;
+---------------------------------------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A[0]     ; G3    ; 1        ; 0            ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[10]    ; C8    ; 2        ; 24           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[11]    ; H1    ; 1        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[12]    ; H2    ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[13]    ; H3    ; 1        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[14]    ; G5    ; 1        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[15]    ; C5    ; 2        ; 8            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[16]    ; D5    ; 2        ; 6            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[17]    ; F7    ; 2        ; 12           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[18]    ; H6    ; 1        ; 0            ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[19]    ; C9    ; 2        ; 28           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[1]     ; F2    ; 1        ; 0            ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[20]    ; D6    ; 2        ; 6            ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[21]    ; D9    ; 2        ; 28           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[22]    ; E5    ; 1        ; 0            ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[23]    ; A12   ; 2        ; 40           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[24]    ; A9    ; 2        ; 26           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[25]    ; C14   ; 2        ; 48           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[26]    ; F5    ; 1        ; 0            ; 28           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[27]    ; B12   ; 2        ; 40           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[28]    ; B6    ; 2        ; 10           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[29]    ; J3    ; 1        ; 0            ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[2]     ; C2    ; 1        ; 0            ; 32           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[30]    ; C12   ; 2        ; 38           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[31]    ; A13   ; 2        ; 46           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[3]     ; F6    ; 1        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[4]     ; D8    ; 2        ; 24           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[5]     ; C4    ; 2        ; 2            ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[6]     ; A8    ; 2        ; 22           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[7]     ; B11   ; 2        ; 36           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[8]     ; J5    ; 1        ; 0            ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[9]     ; D1    ; 1        ; 0            ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[0]     ; P5    ; 1        ; 0            ; 7            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[10]    ; G6    ; 1        ; 0            ; 26           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[11]    ; B4    ; 2        ; 4            ; 33           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[12]    ; C11   ; 2        ; 34           ; 33           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[13]    ; D11   ; 2        ; 36           ; 33           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[14]    ; C10   ; 2        ; 34           ; 33           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[15]    ; D10   ; 2        ; 34           ; 33           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[16]    ; P3    ; 1        ; 0            ; 6            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[17]    ; V3    ; 1        ; 0            ; 1            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[18]    ; W8    ; 4        ; 24           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[19]    ; W9    ; 4        ; 30           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[1]     ; P2    ; 1        ; 0            ; 8            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[20]    ; P6    ; 1        ; 0            ; 7            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[21]    ; M7    ; 1        ; 0            ; 11           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[22]    ; N3    ; 1        ; 0            ; 10           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[23]    ; M1    ; 1        ; 0            ; 13           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[24]    ; H4    ; 1        ; 0            ; 23           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[25]    ; G4    ; 1        ; 0            ; 25           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[26]    ; F4    ; 1        ; 0            ; 28           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[27]    ; G2    ; 1        ; 0            ; 26           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[28]    ; F8    ; 2        ; 18           ; 33           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[29]    ; E7    ; 2        ; 14           ; 33           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[2]     ; W6    ; 4        ; 10           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[30]    ; D7    ; 2        ; 16           ; 33           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[31]    ; C7    ; 2        ; 16           ; 33           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[3]     ; Y8    ; 4        ; 24           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[4]     ; U8    ; 4        ; 22           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[5]     ; U6    ; 4        ; 12           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[6]     ; M4    ; 1        ; 0            ; 12           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[7]     ; M2    ; 1        ; 0            ; 13           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[8]     ; J14   ; 3        ; 69           ; 21           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; B[9]     ; H5    ; 1        ; 0            ; 22           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GIN[0]   ; L14   ; 3        ; 69           ; 18           ; 1           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GIN[1]   ; F18   ; 3        ; 69           ; 29           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[0]   ; E16   ; 2        ; 62           ; 33           ; 1           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[1]   ; J6    ; 1        ; 0            ; 20           ; 1           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDD[2]   ; C17   ; 2        ; 68           ; 33           ; 0           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[0]   ; H16   ; 3        ; 69           ; 24           ; 0           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[1]   ; J13   ; 3        ; 69           ; 19           ; 1           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDE[2]   ; M14   ; 3        ; 69           ; 14           ; 0           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[0]   ; W12   ; 4        ; 38           ; 0            ; 0           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[1]   ; R18   ; 3        ; 69           ; 6            ; 2           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; IDF[2]   ; V12   ; 4        ; 42           ; 0            ; 0           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; LCLK     ; K5    ; 1        ; 0            ; 18           ; 2           ; 481                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[0] ; F3    ; 1        ; 0            ; 29           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[1] ; C6    ; 2        ; 10           ; 33           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[2] ; T4    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PULSE[3] ; C15   ; 2        ; 60           ; 33           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; WnR      ; A4    ; 2        ; 4            ; 33           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nADS     ; A10   ; 2        ; 32           ; 33           ; 1           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nBLAST   ; A15   ; 2        ; 58           ; 33           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nLRESET  ; A14   ; 2        ; 54           ; 33           ; 0           ; 398                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; C[0]      ; U13   ; 4        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[10]     ; R1    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[11]     ; V2    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[12]     ; T5    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[13]     ; U5    ; 4        ; 6            ; 0            ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[14]     ; R5    ; 1        ; 0            ; 5            ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[15]     ; Y7    ; 4        ; 14           ; 0            ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[16]     ; V5    ; 4        ; 8            ; 0            ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[17]     ; R4    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[18]     ; N4    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[19]     ; Y6    ; 4        ; 12           ; 0            ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[1]      ; Y4    ; 4        ; 2            ; 0            ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[20]     ; V6    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[21]     ; Y9    ; 4        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[22]     ; U3    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[23]     ; R3    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[24]     ; U9    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[25]     ; W10   ; 4        ; 34           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[26]     ; P4    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[27]     ; W3    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[28]     ; U7    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[29]     ; V7    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[2]      ; V8    ; 4        ; 22           ; 0            ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[30]     ; Y10   ; 4        ; 34           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[31]     ; M5    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[3]      ; W7    ; 4        ; 14           ; 0            ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[4]      ; M3    ; 1        ; 0            ; 12           ; 2           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[5]      ; U2    ; 1        ; 0            ; 2            ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[6]      ; R6    ; 1        ; 0            ; 5            ; 1           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[7]      ; R2    ; 1        ; 0            ; 5            ; 0           ; yes             ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[8]      ; R7    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; C[9]      ; T16   ; 4        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; DIRDDLY   ; W14   ; 4        ; 54           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; GOUT[0]   ; P20   ; 3        ; 69           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; GOUT[1]   ; L13   ; 3        ; 69           ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELD      ; F15   ; 3        ; 69           ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELE      ; T18   ; 3        ; 69           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELF      ; W5    ; 4        ; 8            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; SELG      ; P16   ; 3        ; 69           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; START[0]  ; V17   ; 4        ; 66           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; START[1]  ; V16   ; 4        ; 64           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; WR_DLY0   ; Y17   ; 4        ; 68           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; WR_DLY1   ; W17   ; 4        ; 68           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nINT      ; A7    ; 2        ; 14           ; 33           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nLEDG     ; K19   ; 3        ; 69           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nLEDR     ; D17   ; 3        ; 69           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOED      ; J2    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEDDLY0  ; P17   ; 3        ; 69           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEDDLY1  ; R15   ; 3        ; 69           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEE      ; N14   ; 3        ; 69           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEF      ; Y13   ; 4        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nOEG      ; P15   ; 3        ; 69           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nREADY    ; A6    ; 2        ; 12           ; 33           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nSTART[2] ; R20   ; 3        ; 69           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; nSTART[3] ; R19   ; 3        ; 69           ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------------------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source                                 ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------------------------------+---------------------+
; DDLY[0]   ; U15   ; 4        ; 58           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:inst2|PDL_CONTROL[1]                  ; -                   ;
; DDLY[1]   ; M16   ; 3        ; 69           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:inst2|PDL_CONTROL[1]                  ; -                   ;
; DDLY[2]   ; N17   ; 3        ; 69           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:inst2|PDL_CONTROL[1]                  ; -                   ;
; DDLY[3]   ; W16   ; 4        ; 64           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:inst2|PDL_CONTROL[1]                  ; -                   ;
; DDLY[4]   ; D18   ; 3        ; 69           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:inst2|PDL_CONTROL[1]                  ; -                   ;
; DDLY[5]   ; N16   ; 3        ; 69           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:inst2|PDL_CONTROL[1]                  ; -                   ;
; DDLY[6]   ; U16   ; 4        ; 66           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:inst2|PDL_CONTROL[1]                  ; -                   ;
; DDLY[7]   ; V15   ; 4        ; 58           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; coin_reference:inst2|PDL_CONTROL[1]                  ; -                   ;
; D[0]      ; E14   ; 2        ; 52           ; 33           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[10]     ; D16   ; 2        ; 62           ; 33           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[11]     ; E10   ; 2        ; 30           ; 33           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[12]     ; C19   ; 3        ; 69           ; 32           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[13]     ; C18   ; 3        ; 69           ; 32           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[14]     ; E15   ; 2        ; 56           ; 33           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|mask_i8_x             ; -                   ;
; D[15]     ; D14   ; 2        ; 48           ; 33           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|mask_i8_x             ; -                   ;
; D[16]     ; G14   ; 3        ; 69           ; 26           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[17]     ; G17   ; 3        ; 69           ; 25           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[18]     ; G16   ; 3        ; 69           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|mask_i8_x             ; -                   ;
; D[19]     ; F17   ; 3        ; 69           ; 30           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|mask_i8_x             ; -                   ;
; D[1]      ; E13   ; 2        ; 52           ; 33           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[20]     ; D19   ; 3        ; 69           ; 31           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[21]     ; E17   ; 3        ; 69           ; 30           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[22]     ; D20   ; 3        ; 69           ; 30           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[23]     ; F20   ; 3        ; 69           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[24]     ; E18   ; 3        ; 69           ; 29           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[25]     ; E19   ; 3        ; 69           ; 29           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[26]     ; J18   ; 3        ; 69           ; 20           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[27]     ; K15   ; 3        ; 69           ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[28]     ; J16   ; 3        ; 69           ; 22           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[29]     ; M15   ; 3        ; 69           ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[2]      ; D12   ; 2        ; 38           ; 33           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|mask_i8_x             ; -                   ;
; D[30]     ; K16   ; 3        ; 69           ; 19           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|mask_i8_x             ; -                   ;
; D[31]     ; J17   ; 3        ; 69           ; 20           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|mask_i8_x             ; -                   ;
; D[3]      ; F12   ; 2        ; 42           ; 33           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|mask_i8_x             ; -                   ;
; D[4]      ; E9    ; 2        ; 30           ; 33           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[5]      ; C13   ; 2        ; 44           ; 33           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[6]      ; F14   ; 2        ; 56           ; 33           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[7]      ; F16   ; 3        ; 69           ; 28           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[8]      ; F19   ; 3        ; 69           ; 28           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; D[9]      ; H15   ; 3        ; 69           ; 25           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if:I2|DIR_i                 ; -                   ;
; E[0]      ; V10   ; 4        ; 32           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[10]     ; H18   ; 3        ; 69           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[11]     ; G19   ; 3        ; 69           ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[12]     ; H17   ; 3        ; 69           ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[13]     ; G20   ; 3        ; 69           ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[14]     ; J4    ; 1        ; 0            ; 21           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x           ; -                   ;
; E[15]     ; G18   ; 3        ; 69           ; 25           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x           ; -                   ;
; E[16]     ; V4    ; 4        ; 4            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[17]     ; P7    ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[18]     ; U10   ; 4        ; 32           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x           ; -                   ;
; E[19]     ; W4    ; 4        ; 4            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x           ; -                   ;
; E[1]      ; Y15   ; 4        ; 60           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[20]     ; V13   ; 4        ; 48           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[21]     ; T3    ; 1        ; 0            ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[22]     ; N2    ; 1        ; 0            ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[23]     ; N1    ; 1        ; 0            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[24]     ; F1    ; 1        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[25]     ; G1    ; 1        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[26]     ; E2    ; 1        ; 0            ; 29           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[27]     ; A17   ; 2        ; 66           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[28]     ; J15   ; 3        ; 69           ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[29]     ; D13   ; 2        ; 44           ; 33           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[2]      ; T6    ; 4        ; 10           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x           ; -                   ;
; E[30]     ; C16   ; 2        ; 64           ; 33           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x           ; -                   ;
; E[31]     ; E12   ; 2        ; 42           ; 33           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x           ; -                   ;
; E[3]      ; W15   ; 4        ; 60           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x           ; -                   ;
; E[4]      ; R11   ; 4        ; 38           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[5]      ; U12   ; 4        ; 42           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[6]      ; R13   ; 4        ; 44           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[7]      ; P1    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[8]      ; G15   ; 3        ; 69           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; E[9]      ; H19   ; 3        ; 69           ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i               ; -                   ;
; FPGA[0]   ; E4    ; 1        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; FPGA[1]   ; E3    ; 1        ; 0            ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; FPGA[2]   ; B3    ; 2        ; 2            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; FPGA[3]   ; B8    ; 2        ; 22           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; F[0]      ; T13   ; 4        ; 44           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[10]     ; N7    ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[11]     ; N6    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[12]     ; V18   ; 3        ; 69           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[13]     ; U18   ; 3        ; 69           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[14]     ; N15   ; 3        ; 69           ; 11           ; 0           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x           ; -                   ;
; F[15]     ; T2    ; 1        ; 0            ; 3            ; 0           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x           ; -                   ;
; F[16]     ; U14   ; 4        ; 56           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[17]     ; T15   ; 4        ; 62           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[18]     ; V14   ; 4        ; 56           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x           ; -                   ;
; F[19]     ; R14   ; 4        ; 52           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x           ; -                   ;
; F[1]      ; Y12   ; 4        ; 38           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[20]     ; T11   ; 4        ; 40           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[21]     ; U11   ; 4        ; 36           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[22]     ; V11   ; 4        ; 34           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[23]     ; R9    ; 4        ; 28           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[24]     ; T14   ; 4        ; 52           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[25]     ; Y14   ; 4        ; 54           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[26]     ; W11   ; 4        ; 36           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[27]     ; Y11   ; 4        ; 36           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[28]     ; T9    ; 4        ; 28           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[29]     ; T12   ; 4        ; 40           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[2]      ; M6    ; 1        ; 0            ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x           ; -                   ;
; F[30]     ; V9    ; 4        ; 26           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x           ; -                   ;
; F[31]     ; T8    ; 4        ; 16           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x           ; -                   ;
; F[3]      ; W13   ; 4        ; 46           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x           ; -                   ;
; F[4]      ; T17   ; 3        ; 69           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[5]      ; R16   ; 3        ; 69           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[6]      ; T10   ; 4        ; 32           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[7]      ; P14   ; 3        ; 69           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no             ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[8]      ; P18   ; 3        ; 69           ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; F[9]      ; R17   ; 3        ; 69           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i               ; -                   ;
; LAD[0]    ; B17   ; 2        ; 66           ; 33           ; 0           ; 25                    ; 3                  ; no     ; yes            ; no              ; no                     ; yes           ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[10]   ; B7    ; 2        ; 14           ; 33           ; 1           ; 22                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[11]   ; E8    ; 2        ; 18           ; 33           ; 0           ; 22                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[12]   ; E11   ; 2        ; 38           ; 33           ; 2           ; 22                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[13]   ; H14   ; 3        ; 69           ; 21           ; 1           ; 22                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[14]   ; B9    ; 2        ; 26           ; 33           ; 1           ; 22                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[15]   ; B16   ; 2        ; 64           ; 33           ; 1           ; 22                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[1]    ; B15   ; 2        ; 58           ; 33           ; 0           ; 24                    ; 18                 ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[2]    ; B18   ; 2        ; 68           ; 33           ; 1           ; 23                    ; 3                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[3]    ; J1    ; 1        ; 0            ; 22           ; 0           ; 24                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[4]    ; B5    ; 2        ; 8            ; 33           ; 0           ; 24                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[5]    ; A11   ; 2        ; 36           ; 33           ; 0           ; 24                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[6]    ; B14   ; 2        ; 54           ; 33           ; 1           ; 23                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[7]    ; B10   ; 2        ; 32           ; 33           ; 2           ; 23                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[8]    ; B13   ; 2        ; 46           ; 33           ; 1           ; 22                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; LAD[9]    ; G7    ; 1        ; 0            ; 25           ; 0           ; 22                    ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x ; -                   ;
; SPARE[0]  ; U19   ; 3        ; 69           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; SPARE[10] ; J7    ; 1        ; 0            ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; SPARE[11] ; H7    ; 1        ; 0            ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; SPARE[1]  ; W18   ; 3        ; 69           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; SPARE[2]  ; U20   ; 3        ; 69           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; SPARE[3]  ; V19   ; 3        ; 69           ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; SPARE[4]  ; P19   ; 3        ; 69           ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; SPARE[5]  ; N20   ; 3        ; 69           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; SPARE[6]  ; D3    ; 1        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; SPARE[7]  ; D2    ; 1        ; 0            ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; SPARE[8]  ; U4    ; 1        ; 0            ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
; SPARE[9]  ; N5    ; 1        ; 0            ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 10 pF ; -                                                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 71 / 80 ( 89 % ) ; 3.3V          ; --           ;
; 2        ; 67 / 70 ( 96 % ) ; 3.3V          ; --           ;
; 3        ; 68 / 81 ( 84 % ) ; 3.3V          ; --           ;
; 4        ; 69 / 70 ( 99 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; WnR            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 302        ; 2        ; nREADY         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 298        ; 2        ; nINT           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 292        ; 2        ; A[6]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 288        ; 2        ; A[24]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 282        ; 2        ; nADS           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 275        ; 2        ; LAD[5]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 270        ; 2        ; A[23]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 264        ; 2        ; A[31]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 258        ; 2        ; nLRESET        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 255        ; 2        ; nBLAST         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 247        ; 2        ; E[27]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; A18      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; FPGA[2]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 311        ; 2        ; B[11]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 2        ; LAD[4]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 303        ; 2        ; A[28]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 2        ; LAD[10]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 293        ; 2        ; FPGA[3]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 289        ; 2        ; LAD[14]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 283        ; 2        ; LAD[7]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 276        ; 2        ; A[7]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 271        ; 2        ; A[27]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 265        ; 2        ; LAD[8]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 259        ; 2        ; LAD[6]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 254        ; 2        ; LAD[1]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 249        ; 2        ; LAD[15]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 246        ; 2        ; LAD[0]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 245        ; 2        ; LAD[2]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; A[2]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 0          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 313        ; 2        ; A[5]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 307        ; 2        ; A[15]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 305        ; 2        ; PULSE[1]       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 296        ; 2        ; B[31]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 290        ; 2        ; A[10]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 286        ; 2        ; A[19]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 280        ; 2        ; B[14]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 278        ; 2        ; B[12]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 273        ; 2        ; A[30]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 266        ; 2        ; D[5]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; C14      ; 262        ; 2        ; A[25]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 252        ; 2        ; PULSE[3]       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 248        ; 2        ; E[30]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; C17      ; 244        ; 2        ; IDD[2]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; C18      ; 243        ; 3        ; D[13]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C19      ; 242        ; 3        ; D[12]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; A[9]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 3          ; 1        ; SPARE[7]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 1        ; SPARE[6]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 4          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 309        ; 2        ; A[16]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 308        ; 2        ; A[20]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 297        ; 2        ; B[30]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 291        ; 2        ; A[4]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 287        ; 2        ; A[21]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 279        ; 2        ; B[15]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 277        ; 2        ; B[13]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 272        ; 2        ; D[2]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; D13      ; 267        ; 2        ; E[29]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; D14      ; 263        ; 2        ; D[15]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; D15      ; 253        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 250        ; 2        ; D[10]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; D17      ; 239        ; 3        ; nLEDR          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D18      ; 241        ; 3        ; DDLY[4]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 240        ; 3        ; D[20]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D20      ; 238        ; 3        ; D[22]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; 1        ; E[26]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ; 9          ; 1        ; FPGA[1]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 6          ; 1        ; FPGA[0]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 7          ; 1        ; A[22]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 304        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 300        ; 2        ; B[29]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 294        ; 2        ; LAD[11]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 285        ; 2        ; D[4]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E10      ; 284        ; 2        ; D[11]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E11      ; 274        ; 2        ; LAD[12]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 268        ; 2        ; E[31]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E13      ; 261        ; 2        ; D[1]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E14      ; 260        ; 2        ; D[0]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E15      ; 256        ; 2        ; D[14]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E16      ; 251        ; 2        ; IDD[0]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; E17      ; 237        ; 3        ; D[21]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E18      ; 234        ; 3        ; D[24]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E19      ; 233        ; 3        ; D[25]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; E20      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; E[24]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F2       ; 13         ; 1        ; A[1]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; PULSE[0]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; B[26]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ; 12         ; 1        ; A[26]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 15         ; 1        ; A[3]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 301        ; 2        ; A[17]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 295        ; 2        ; B[28]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ; 281        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ; 269        ; 2        ; D[3]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; F13      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F14      ; 257        ; 2        ; D[6]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; F15      ; 231        ; 3        ; SELD           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 232        ; 3        ; D[7]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F17      ; 236        ; 3        ; D[19]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F18      ; 235        ; 3        ; GIN[1]         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 230        ; 3        ; D[8]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F20      ; 229        ; 3        ; D[23]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G1       ; 17         ; 1        ; E[25]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G2       ; 18         ; 1        ; B[27]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 21         ; 1        ; A[0]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 22         ; 1        ; B[25]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 16         ; 1        ; A[14]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 19         ; 1        ; B[10]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 20         ; 1        ; LAD[9]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ; 224        ; 3        ; D[16]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G15      ; 227        ; 3        ; E[8]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G16      ; 228        ; 3        ; D[18]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G17      ; 221        ; 3        ; D[17]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G18      ; 222        ; 3        ; E[15]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G19      ; 225        ; 3        ; E[11]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; G20      ; 226        ; 3        ; E[13]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H1       ; 24         ; 1        ; A[11]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; A[12]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 26         ; 1        ; A[13]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 27         ; 1        ; B[24]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 30         ; 1        ; B[9]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 31         ; 1        ; A[18]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 23         ; 1        ; SPARE[11]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 211        ; 3        ; LAD[13]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H15      ; 223        ; 3        ; D[9]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H16      ; 220        ; 3        ; IDE[0]         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H17      ; 218        ; 3        ; E[12]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H18      ; 219        ; 3        ; E[10]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H19      ; 217        ; 3        ; E[9]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H20      ; 216        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 28         ; 1        ; LAD[3]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 1        ; nOED           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 32         ; 1        ; A[29]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 33         ; 1        ; E[14]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J5       ; 34         ; 1        ; A[8]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 35         ; 1        ; IDD[1]         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J7       ; 36         ; 1        ; SPARE[10]      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 37         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 205        ; 3        ; IDE[1]         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J14      ; 210        ; 3        ; B[8]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 214        ; 3        ; E[28]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J16      ; 215        ; 3        ; D[28]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J17      ; 209        ; 3        ; D[31]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J18      ; 208        ; 3        ; D[26]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; J19      ; 213        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 212        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 40         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 38         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 39         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 41         ; 1        ; LCLK           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 42         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K7       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K13      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K15      ; 207        ; 3        ; D[27]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; K16      ; 206        ; 3        ; D[30]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; K17      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 203        ; 3        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 204        ; 3        ; nLEDG          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 45         ; 1        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 43         ; 1        ; ^nCEO          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 47         ; 1        ; ^DCLK          ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 48         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 44         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 46         ; 1        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GNDG_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 49         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 195        ; 3        ; GOUT[1]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 202        ; 3        ; GIN[0]         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ;            ;          ; GNDG_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ; 199        ; 3        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 197        ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 196        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 198        ; 3        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 200        ; 3        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 52         ; 1        ; B[23]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 51         ; 1        ; B[7]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 56         ; 1        ; C[4]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 55         ; 1        ; B[6]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 1        ; C[31]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 54         ; 1        ; F[2]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; M7       ; 57         ; 1        ; B[21]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 50         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; M13      ; 194        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 193        ; 3        ; IDE[2]         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; M15      ; 189        ; 3        ; D[29]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; M16      ; 190        ; 3        ; DDLY[1]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M17      ; 188        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M18      ; 187        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 192        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 191        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 59         ; 1        ; E[23]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; N2       ; 60         ; 1        ; E[22]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; N3       ; 62         ; 1        ; B[22]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 61         ; 1        ; C[18]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ; 63         ; 1        ; SPARE[9]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 58         ; 1        ; F[11]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; N7       ; 64         ; 1        ; F[10]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; N8       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N14      ; 180        ; 3        ; nOEE           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 186        ; 3        ; F[14]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; N16      ; 185        ; 3        ; DDLY[5]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N17      ; 182        ; 3        ; DDLY[2]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 181        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 183        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 184        ; 3        ; SPARE[5]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 67         ; 1        ; E[7]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; P2       ; 66         ; 1        ; B[1]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 70         ; 1        ; B[16]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 71         ; 1        ; C[26]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 69         ; 1        ; B[0]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 68         ; 1        ; B[20]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 65         ; 1        ; E[17]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; P8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ; 173        ; 3        ; F[7]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; P15      ; 177        ; 3        ; nOEG           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 176        ; 3        ; SELG           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P17      ; 175        ; 3        ; nOEDDLY0       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 174        ; 3        ; F[8]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; P19      ; 178        ; 3        ; SPARE[4]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 179        ; 3        ; GOUT[0]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 72         ; 1        ; C[10]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 73         ; 1        ; C[7]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 76         ; 1        ; C[23]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 77         ; 1        ; C[17]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 75         ; 1        ; C[14]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 74         ; 1        ; C[6]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 103        ; 4        ; C[8]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R9       ; 114        ; 4        ; F[23]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; R10      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ; 126        ; 4        ; E[4]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; R12      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R13      ; 134        ; 4        ; E[6]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; R14      ; 139        ; 4        ; F[19]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; R15      ; 172        ; 3        ; nOEDDLY1       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R16      ; 167        ; 3        ; F[5]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; R17      ; 170        ; 3        ; F[9]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; R18      ; 171        ; 3        ; IDF[1]         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; R19      ; 168        ; 3        ; nSTART[3]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 169        ; 3        ; nSTART[2]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; F[15]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; T3       ; 80         ; 1        ; E[21]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; T4       ; 78         ; 1        ; PULSE[2]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 91         ; 4        ; C[12]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 95         ; 4        ; E[2]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T7       ; 96         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 104        ; 4        ; F[31]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T9       ; 113        ; 4        ; F[28]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T10      ; 117        ; 4        ; F[6]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T11      ; 129        ; 4        ; F[20]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T12      ; 130        ; 4        ; F[29]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T13      ; 133        ; 4        ; F[0]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T14      ; 140        ; 4        ; F[24]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T15      ; 149        ; 4        ; F[17]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; T16      ; 150        ; 4        ; C[9]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 166        ; 3        ; F[4]           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; T18      ; 164        ; 3        ; SELE           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 165        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 81         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 83         ; 1        ; C[5]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 84         ; 1        ; C[22]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 82         ; 1        ; SPARE[8]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 92         ; 4        ; C[13]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U6       ; 99         ; 4        ; B[5]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U7       ; 106        ; 4        ; C[28]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 108        ; 4        ; B[4]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 111        ; 4        ; C[24]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 118        ; 4        ; E[18]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; U11      ; 123        ; 4        ; F[21]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; U12      ; 131        ; 4        ; E[5]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; U13      ; 137        ; 4        ; C[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 143        ; 4        ; F[16]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; U15      ; 146        ; 4        ; DDLY[0]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ; 154        ; 4        ; DDLY[6]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U17      ; 163        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 161        ; 3        ; F[13]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; U19      ; 162        ; 3        ; SPARE[0]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 160        ; 3        ; SPARE[2]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 85         ; 1        ; C[11]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 86         ; 1        ; B[17]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 89         ; 4        ; E[16]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V5       ; 93         ; 4        ; C[16]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 100        ; 4        ; C[20]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 105        ; 4        ; C[29]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 107        ; 4        ; C[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 112        ; 4        ; F[30]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V10      ; 119        ; 4        ; E[0]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V11      ; 122        ; 4        ; F[22]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V12      ; 132        ; 4        ; IDF[2]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V13      ; 138        ; 4        ; E[20]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V14      ; 144        ; 4        ; F[18]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; V15      ; 145        ; 4        ; DDLY[7]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 152        ; 4        ; START[1]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 153        ; 4        ; START[0]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 158        ; 3        ; F[12]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; V19      ; 159        ; 3        ; SPARE[3]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; W2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ; 87         ; 4        ; C[27]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W4       ; 90         ; 4        ; E[19]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W5       ; 94         ; 4        ; SELF           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 97         ; 4        ; B[2]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 101        ; 4        ; C[3]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 109        ; 4        ; B[18]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 116        ; 4        ; B[19]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 120        ; 4        ; C[25]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 124        ; 4        ; F[26]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W12      ; 128        ; 4        ; IDF[0]         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W13      ; 136        ; 4        ; F[3]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W14      ; 141        ; 4        ; DIRDDLY        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 148        ; 4        ; E[3]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; W16      ; 151        ; 4        ; DDLY[3]        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 156        ; 4        ; WR_DLY1        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ; 157        ; 3        ; SPARE[1]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 88         ; 4        ; C[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y6       ; 98         ; 4        ; C[19]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 102        ; 4        ; C[15]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 110        ; 4        ; B[3]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ; 115        ; 4        ; C[21]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 121        ; 4        ; C[30]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 125        ; 4        ; F[27]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; Y12      ; 127        ; 4        ; F[1]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; Y13      ; 135        ; 4        ; nOEF           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 142        ; 4        ; F[25]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; Y15      ; 147        ; 4        ; E[1]           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; Y16      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y17      ; 155        ; 4        ; WR_DLY0        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------+
; PLL Summary                                                               ;
+-------------------------------+-------------------------------------------+
; Name                          ; altpll0:inst7|altpll:altpll_component|pll ;
+-------------------------------+-------------------------------------------+
; SDC pin name                  ; inst7|altpll_component|pll                ;
; PLL type                      ; -                                         ;
; Scan chain                    ; None                                      ;
; PLL mode                      ; Normal                                    ;
; Feedback source               ; --                                        ;
; Compensate clock              ; clock0                                    ;
; Compensated input/output pins ; --                                        ;
; Switchover on loss of clock   ; --                                        ;
; Switchover counter            ; --                                        ;
; Primary clock                 ; --                                        ;
; Input frequency 0             ; 53.1 MHz                                  ;
; Input frequency 1             ; --                                        ;
; Nominal PFD frequency         ; 53.1 MHz                                  ;
; Nominal VCO frequency         ; 849.6 MHz                                 ;
; Freq min lock                 ; 30.68 MHz                                 ;
; Freq max lock                 ; 62.5 MHz                                  ;
; Clock Offset                  ; 0 ps                                      ;
; M VCO Tap                     ; 0                                         ;
; M Initial                     ; 1                                         ;
; M value                       ; 16                                        ;
; N value                       ; 1                                         ;
; M counter delay               ; --                                        ;
; N counter delay               ; --                                        ;
; M2 value                      ; --                                        ;
; N2 value                      ; --                                        ;
; SS counter                    ; --                                        ;
; Downspread                    ; --                                        ;
; Spread frequency              ; --                                        ;
; enable0 counter               ; --                                        ;
; enable1 counter               ; --                                        ;
; Real time reconfigurable      ; --                                        ;
; Scan chain MIF file           ; --                                        ;
; Preserve PLL counter order    ; Off                                       ;
; PLL location                  ; PLL_2                                     ;
; Inclk0 signal                 ; GIN[0]                                    ;
; Inclk1 signal                 ; --                                        ;
; Inclk0 signal type            ; Dedicated Pin                             ;
; Inclk1 signal type            ; --                                        ;
+-------------------------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                     ;
+---------------------------------------------+--------------+------+-----+------------------+--------------+-------+------------+---------+---------------+---------------+------------+---------+---------+-----------------------------------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift  ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+---------------------------------------------+--------------+------+-----+------------------+--------------+-------+------------+---------+---------------+---------------+------------+---------+---------+-----------------------------------+
; altpll0:inst7|altpll:altpll_component|_clk0 ; clock0       ; 4    ; 1   ; 212.4 MHz        ; 0 (0 ps)     ; 0 ps  ; 50/50      ; G1      ; --            ; 4             ; 2/2 Even   ; 1       ; 0       ; inst7|altpll_component|pll|clk[0] ;
; altpll0:inst7|altpll:altpll_component|_clk1 ; clock1       ; 4    ; 1   ; 212.4 MHz        ; 90 (1177 ps) ; 0 ps  ; 50/50      ; G0      ; --            ; 4             ; 2/2 Even   ; 2       ; 0       ; inst7|altpll_component|pll|clk[1] ;
+---------------------------------------------+--------------+------+-----+------------------+--------------+-------+------------+---------+---------------+---------------+------------+---------+---------+-----------------------------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                   ; Library Name ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |SeaQuestTrig1                                     ; 9892 (47)   ; 8639         ; 118784      ; 26   ; 275  ; 0            ; 1253 (2)     ; 2688 (37)         ; 5951 (8)         ; 880 (0)         ; 895 (0)    ; |SeaQuestTrig1                                                                                                                        ; work         ;
;    |DLYPW_IO3:inst30|                              ; 119 (103)   ; 118          ; 4096        ; 1    ; 0    ; 0            ; 1 (1)        ; 26 (20)           ; 92 (82)          ; 7 (0)           ; 2 (2)      ; |SeaQuestTrig1|DLYPW_IO3:inst30                                                                                                       ; work         ;
;       |Pulser1:inst44|                             ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|DLYPW_IO3:inst30|Pulser1:inst44                                                                                        ; work         ;
;       |Pulser1:inst45|                             ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|DLYPW_IO3:inst30|Pulser1:inst45                                                                                        ; work         ;
;       |Pulser1:inst46|                             ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|DLYPW_IO3:inst30|Pulser1:inst46                                                                                        ; work         ;
;       |lpm_counter7:inst18|                        ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|DLYPW_IO3:inst30|lpm_counter7:inst18                                                                                   ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|DLYPW_IO3:inst30|lpm_counter7:inst18|lpm_counter:lpm_counter_component                                                 ; work         ;
;             |cntr_9dh:auto_generated|              ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |SeaQuestTrig1|DLYPW_IO3:inst30|lpm_counter7:inst18|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated                         ; work         ;
;       |lpm_ram_dp4:inst17|                         ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|DLYPW_IO3:inst30|lpm_ram_dp4:inst17                                                                                    ; work         ;
;          |altsyncram:altsyncram_component|         ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|DLYPW_IO3:inst30|lpm_ram_dp4:inst17|altsyncram:altsyncram_component                                                    ; work         ;
;             |altsyncram_oi72:auto_generated|       ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|DLYPW_IO3:inst30|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated                     ; work         ;
;    |GRP32ch:L1_0|                                  ; 2531 (20)   ; 2273         ; 36864       ; 8    ; 0    ; 0            ; 258 (0)      ; 819 (9)           ; 1454 (11)        ; 235 (0)         ; 260 (0)    ; |SeaQuestTrig1|GRP32ch:L1_0                                                                                                           ; work         ;
;       |GRP4ch:L2_0|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_0|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_1|                                ; 308 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 29 (4)       ; 102 (9)           ; 177 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 22 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 3 (2)        ; 8 (8)             ; 11 (11)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_1|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_2|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_2|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_3|                                ; 312 (35)    ; 284          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 183 (22)         ; 32 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 26 (26)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 17 (17)          ; 5 (5)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_3|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_4|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_4|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_5|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 33 (0)     ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 22 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 3 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_5|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_6|                                ; 306 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 27 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 33 (0)     ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_6|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_7|                                ; 314 (37)    ; 286          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 102 (10)          ; 184 (23)         ; 32 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 26 (26)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 17 (17)          ; 5 (5)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|GRP4ch:L2_7|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |lpm_counter4:inst39|                        ; 9 (0)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|lpm_counter4:inst39                                                                                       ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 9 (0)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|lpm_counter4:inst39|lpm_counter:lpm_counter_component                                                     ; work         ;
;             |cntr_6nj:auto_generated|              ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|lpm_counter4:inst39|lpm_counter:lpm_counter_component|cntr_6nj:auto_generated                             ; work         ;
;       |lpm_mux4:inst12|                            ; 34 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|lpm_mux4:inst12                                                                                           ; work         ;
;          |lpm_mux:lpm_mux_component|               ; 34 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (0)      ; |SeaQuestTrig1|GRP32ch:L1_0|lpm_mux4:inst12|lpm_mux:lpm_mux_component                                                                 ; work         ;
;             |mux_efc:auto_generated|               ; 34 (34)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |SeaQuestTrig1|GRP32ch:L1_0|lpm_mux4:inst12|lpm_mux:lpm_mux_component|mux_efc:auto_generated                                          ; work         ;
;    |GRP32ch:L1_1|                                  ; 2548 (20)   ; 2287         ; 36864       ; 8    ; 0    ; 0            ; 261 (0)      ; 826 (11)          ; 1461 (9)         ; 235 (0)         ; 257 (0)    ; |SeaQuestTrig1|GRP32ch:L1_1                                                                                                           ; work         ;
;       |GRP4ch:L2_0|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_0|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_1|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_1|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_2|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_2|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_3|                                ; 313 (35)    ; 284          ; 4608        ; 1    ; 0    ; 0            ; 29 (4)       ; 101 (9)           ; 183 (22)         ; 32 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 26 (26)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 17 (17)          ; 5 (5)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 22 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 3 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_3|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_4|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_4|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_5|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_5|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_6|                                ; 309 (37)    ; 281          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 180 (24)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_6|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_7|                                ; 326 (39)    ; 298          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 108 (12)          ; 190 (23)         ; 32 (7)          ; 33 (0)     ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 22 (22)     ; 20           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 13 (13)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 35 (35)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 9 (9)             ; 24 (24)          ; 5 (5)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (20)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (1)        ; 9 (9)             ; 10 (10)          ; 0 (0)           ; 9 (7)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|GRP4ch:L2_7|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |lpm_counter4:inst39|                        ; 9 (0)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|lpm_counter4:inst39                                                                                       ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 9 (0)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|lpm_counter4:inst39|lpm_counter:lpm_counter_component                                                     ; work         ;
;             |cntr_6nj:auto_generated|              ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|lpm_counter4:inst39|lpm_counter:lpm_counter_component|cntr_6nj:auto_generated                             ; work         ;
;       |lpm_mux4:inst12|                            ; 36 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|lpm_mux4:inst12                                                                                           ; work         ;
;          |lpm_mux:lpm_mux_component|               ; 36 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|lpm_mux4:inst12|lpm_mux:lpm_mux_component                                                                 ; work         ;
;             |mux_efc:auto_generated|               ; 36 (36)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_1|lpm_mux4:inst12|lpm_mux:lpm_mux_component|mux_efc:auto_generated                                          ; work         ;
;    |GRP32ch:L1_2|                                  ; 2365 (39)   ; 2121         ; 36864       ; 8    ; 0    ; 0            ; 244 (0)      ; 772 (26)          ; 1349 (13)        ; 235 (0)         ; 184 (0)    ; |SeaQuestTrig1|GRP32ch:L1_2                                                                                                           ; work         ;
;       |GRP4ch:L2_0|                                ; 265 (35)    ; 241          ; 4608        ; 1    ; 0    ; 0            ; 24 (4)       ; 87 (9)            ; 154 (22)         ; 27 (7)          ; 16 (0)     ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_0|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_1|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_1|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_2|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_2|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_3|                                ; 271 (35)    ; 246          ; 4608        ; 1    ; 0    ; 0            ; 25 (4)       ; 87 (9)            ; 159 (22)         ; 32 (7)          ; 16 (0)     ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3                                                                                               ; work         ;
;          |ChTK16nsB:inst30|                        ; 22 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 3 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 26 (26)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 17 (17)          ; 5 (5)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_3|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_4|                                ; 265 (35)    ; 241          ; 4608        ; 1    ; 0    ; 0            ; 24 (4)       ; 87 (9)            ; 154 (22)         ; 27 (7)          ; 16 (0)     ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_4|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_5|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_5|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_6|                                ; 307 (35)    ; 279          ; 4608        ; 1    ; 0    ; 0            ; 28 (4)       ; 101 (9)           ; 178 (22)         ; 27 (7)          ; 32 (0)     ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6                                                                                               ; work         ;
;          |ChTK16nsB:inst20|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst20                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst20|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst30|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst30                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst30|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst31|                        ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |ChTK16nsB:inst8|                         ; 21 (21)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 12 (12)          ; 0 (0)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst8                                                                               ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst1                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;             |lpm_compare1:inst2|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst2                                                            ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component                          ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|ChTK16nsB:inst8|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated  ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_6|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |GRP4ch:L2_7|                                ; 252 (37)    ; 229          ; 4608        ; 1    ; 0    ; 0            ; 23 (4)       ; 81 (10)           ; 148 (23)         ; 32 (7)          ; 8 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7                                                                                               ; work         ;
;          |ChTK16nsB:inst31|                        ; 27 (26)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 3 (2)        ; 7 (7)             ; 17 (17)          ; 5 (5)           ; 8 (6)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|ChTK16nsB:inst31                                                                              ; work         ;
;             |lpm_compare1:inst1|                   ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst1                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst1|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;             |lpm_compare1:inst2|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst2                                                           ; work         ;
;                |lpm_compare:lpm_compare_component| ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component                         ; work         ;
;                   |cmpr_jqg:auto_generated|        ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|ChTK16nsB:inst31|lpm_compare1:inst2|lpm_compare:lpm_compare_component|cmpr_jqg:auto_generated ; work         ;
;          |OutPipe1a:inst1|                         ; 14 (14)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|OutPipe1a:inst1                                                                               ; work         ;
;          |OutPipe1a:inst3|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|OutPipe1a:inst3                                                                               ; work         ;
;          |OutPipe1a:inst5|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|OutPipe1a:inst5                                                                               ; work         ;
;          |OutPipe1a:inst7|                         ; 15 (15)     ; 14           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|OutPipe1a:inst7                                                                               ; work         ;
;          |Smaple4sh16a:L3_0|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_0                                                                             ; work         ;
;          |Smaple4sh16a:L3_1|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_1                                                                             ; work         ;
;          |Smaple4sh16a:L3_2|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_2                                                                             ; work         ;
;          |Smaple4sh16a:L3_3|                       ; 30 (30)     ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 13 (13)          ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_3                                                                             ; work         ;
;          |lpm_mux4:inst19|                         ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|lpm_mux4:inst19                                                                               ; work         ;
;             |lpm_mux:lpm_mux_component|            ; 9 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|lpm_mux4:inst19|lpm_mux:lpm_mux_component                                                     ; work         ;
;                |mux_efc:auto_generated|            ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|lpm_mux4:inst19|lpm_mux:lpm_mux_component|mux_efc:auto_generated                              ; work         ;
;          |lpm_ram_dp2:inst6|                       ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|lpm_ram_dp2:inst6                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|lpm_ram_dp2:inst6|altsyncram:altsyncram_component                                             ; work         ;
;                |altsyncram_5gi1:auto_generated|    ; 0 (0)       ; 0            ; 4608        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|GRP4ch:L2_7|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated              ; work         ;
;       |lpm_counter4:inst39|                        ; 9 (0)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|lpm_counter4:inst39                                                                                       ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 9 (0)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|lpm_counter4:inst39|lpm_counter:lpm_counter_component                                                     ; work         ;
;             |cntr_6nj:auto_generated|              ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|lpm_counter4:inst39|lpm_counter:lpm_counter_component|cntr_6nj:auto_generated                             ; work         ;
;       |lpm_mux4:inst12|                            ; 36 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|lpm_mux4:inst12                                                                                           ; work         ;
;          |lpm_mux:lpm_mux_component|               ; 36 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|lpm_mux4:inst12|lpm_mux:lpm_mux_component                                                                 ; work         ;
;             |mux_efc:auto_generated|               ; 36 (36)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|GRP32ch:L1_2|lpm_mux4:inst12|lpm_mux:lpm_mux_component|mux_efc:auto_generated                                          ; work         ;
;    |Out32ch:inst17|                                ; 33 (33)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 18 (18)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|Out32ch:inst17                                                                                                         ; work         ;
;    |Out32ch:inst4|                                 ; 19 (19)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 18 (18)          ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|Out32ch:inst4                                                                                                          ; work         ;
;    |PipeTime3:inst29|                              ; 99 (38)     ; 79           ; 0           ; 0    ; 0    ; 0            ; 20 (7)       ; 8 (6)             ; 71 (25)          ; 56 (7)          ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29                                                                                                       ; work         ;
;       |ChTSCount3:inst5|                           ; 17 (3)      ; 14           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst5                                                                                      ; work         ;
;          |lpm_counter10:inst1|                     ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst5|lpm_counter10:inst1                                                                  ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst5|lpm_counter10:inst1|lpm_counter:lpm_counter_component                                ; work         ;
;                |cntr_08j:auto_generated|           ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst5|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated        ; work         ;
;          |lpm_counter8:inst5|                      ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst5|lpm_counter8:inst5                                                                   ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst5|lpm_counter8:inst5|lpm_counter:lpm_counter_component                                 ; work         ;
;                |cntr_1gj:auto_generated|           ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst5|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated         ; work         ;
;       |ChTSCount3:inst7|                           ; 22 (3)      ; 19           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (0)           ; 19 (0)          ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst7                                                                                      ; work         ;
;          |lpm_counter10:inst1|                     ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst7|lpm_counter10:inst1                                                                  ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst7|lpm_counter10:inst1|lpm_counter:lpm_counter_component                                ; work         ;
;                |cntr_08j:auto_generated|           ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst7|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated        ; work         ;
;          |lpm_counter8:inst5|                      ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst7|lpm_counter8:inst5                                                                   ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst7|lpm_counter8:inst5|lpm_counter:lpm_counter_component                                 ; work         ;
;                |cntr_1gj:auto_generated|           ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst7|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated         ; work         ;
;          |lpm_counter9:inst6|                      ; 5 (0)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst7|lpm_counter9:inst6                                                                   ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 5 (0)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst7|lpm_counter9:inst6|lpm_counter:lpm_counter_component                                 ; work         ;
;                |cntr_9vj:auto_generated|           ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|ChTSCount3:inst7|lpm_counter9:inst6|lpm_counter:lpm_counter_component|cntr_9vj:auto_generated         ; work         ;
;       |Pulser1:inst52|                             ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|Pulser1:inst52                                                                                        ; work         ;
;       |Pulser1:inst57|                             ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|Pulser1:inst57                                                                                        ; work         ;
;       |lpm_add_sub6:inst12|                        ; 7 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|lpm_add_sub6:inst12                                                                                   ; work         ;
;          |lpm_add_sub:lpm_add_sub_component|       ; 7 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|lpm_add_sub6:inst12|lpm_add_sub:lpm_add_sub_component                                                 ; work         ;
;             |addcore:adder|                        ; 7 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|lpm_add_sub6:inst12|lpm_add_sub:lpm_add_sub_component|addcore:adder                                   ; work         ;
;                |a_csnbuffer:result_node|           ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|lpm_add_sub6:inst12|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node           ; work         ;
;       |lpm_counter6:inst54|                        ; 2 (0)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 2 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|lpm_counter6:inst54                                                                                   ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 2 (0)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 2 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|lpm_counter6:inst54|lpm_counter:lpm_counter_component                                                 ; work         ;
;             |cntr_orh:auto_generated|              ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 2 (2)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|lpm_counter6:inst54|lpm_counter:lpm_counter_component|cntr_orh:auto_generated                         ; work         ;
;       |lpm_counter7:inst2|                         ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|lpm_counter7:inst2                                                                                    ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|lpm_counter7:inst2|lpm_counter:lpm_counter_component                                                  ; work         ;
;             |cntr_9dh:auto_generated|              ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |SeaQuestTrig1|PipeTime3:inst29|lpm_counter7:inst2|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated                          ; work         ;
;    |TrigSeq3:inst32|                               ; 30 (8)      ; 29           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 9 (4)             ; 20 (3)           ; 10 (0)          ; 0 (0)      ; |SeaQuestTrig1|TrigSeq3:inst32                                                                                                        ; work         ;
;       |Pulser1:inst41|                             ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|TrigSeq3:inst32|Pulser1:inst41                                                                                         ; work         ;
;       |Pulser1:inst46|                             ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|TrigSeq3:inst32|Pulser1:inst46                                                                                         ; work         ;
;       |Pulser1:inst49|                             ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|TrigSeq3:inst32|Pulser1:inst49                                                                                         ; work         ;
;       |Pulser1:inst50|                             ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|TrigSeq3:inst32|Pulser1:inst50                                                                                         ; work         ;
;       |lpm_counter3:inst42|                        ; 10 (0)      ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; 0 (0)      ; |SeaQuestTrig1|TrigSeq3:inst32|lpm_counter3:inst42                                                                                    ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 10 (0)      ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; 0 (0)      ; |SeaQuestTrig1|TrigSeq3:inst32|lpm_counter3:inst42|lpm_counter:lpm_counter_component                                                  ; work         ;
;             |cntr_nak:auto_generated|              ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |SeaQuestTrig1|TrigSeq3:inst32|lpm_counter3:inst42|lpm_counter:lpm_counter_component|cntr_nak:auto_generated                          ; work         ;
;    |ZeroSuppr3:inst31|                             ; 62 (12)     ; 39           ; 4096        ; 1    ; 0    ; 0            ; 23 (3)       ; 0 (0)             ; 39 (9)           ; 30 (0)          ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31                                                                                                      ; work         ;
;       |ChTSCount3:inst21|                          ; 15 (3)      ; 12           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|ChTSCount3:inst21                                                                                    ; work         ;
;          |lpm_counter8:inst5|                      ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter8:inst5                                                                 ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 7 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter8:inst5|lpm_counter:lpm_counter_component                               ; work         ;
;                |cntr_1gj:auto_generated|           ; 7 (7)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated       ; work         ;
;          |lpm_counter9:inst6|                      ; 5 (0)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter9:inst6                                                                 ; work         ;
;             |lpm_counter:lpm_counter_component|    ; 5 (0)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter9:inst6|lpm_counter:lpm_counter_component                               ; work         ;
;                |cntr_9vj:auto_generated|           ; 5 (5)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter9:inst6|lpm_counter:lpm_counter_component|cntr_9vj:auto_generated       ; work         ;
;       |lpm_counter11:inst3|                        ; 9 (0)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_counter11:inst3                                                                                  ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 9 (0)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_counter11:inst3|lpm_counter:lpm_counter_component                                                ; work         ;
;             |cntr_jqj:auto_generated|              ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_counter11:inst3|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated                        ; work         ;
;       |lpm_counter11:inst|                         ; 9 (0)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_counter11:inst                                                                                   ; work         ;
;          |lpm_counter:lpm_counter_component|       ; 9 (0)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_counter11:inst|lpm_counter:lpm_counter_component                                                 ; work         ;
;             |cntr_jqj:auto_generated|              ; 9 (9)       ; 9            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated                         ; work         ;
;       |lpm_mux5:inst4|                             ; 15 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_mux5:inst4                                                                                       ; work         ;
;          |lpm_mux:lpm_mux_component|               ; 15 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_mux5:inst4|lpm_mux:lpm_mux_component                                                             ; work         ;
;             |mux_pgc:auto_generated|               ; 15 (15)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_mux5:inst4|lpm_mux:lpm_mux_component|mux_pgc:auto_generated                                      ; work         ;
;       |lpm_mux7:inst2|                             ; 2 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_mux7:inst2                                                                                       ; work         ;
;          |lpm_mux:lpm_mux_component|               ; 2 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_mux7:inst2|lpm_mux:lpm_mux_component                                                             ; work         ;
;             |mux_6fc:auto_generated|               ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_mux7:inst2|lpm_mux:lpm_mux_component|mux_6fc:auto_generated                                      ; work         ;
;       |lpm_ram_dp4:inst17|                         ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_ram_dp4:inst17                                                                                   ; work         ;
;          |altsyncram:altsyncram_component|         ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component                                                   ; work         ;
;             |altsyncram_oi72:auto_generated|       ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated                    ; work         ;
;    |altpll0:inst7|                                 ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|altpll0:inst7                                                                                                          ; work         ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|altpll0:inst7|altpll:altpll_component                                                                                  ; work         ;
;    |code_460:inst33|                               ; 1141 (1141) ; 1141         ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 116 (116)         ; 1025 (1025)      ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|code_460:inst33                                                                                                        ; work         ;
;    |coin_reference:inst2|                          ; 677 (677)   ; 377          ; 0           ; 0    ; 0    ; 0            ; 300 (300)    ; 59 (59)           ; 318 (318)        ; 20 (20)         ; 103 (103)  ; |SeaQuestTrig1|coin_reference:inst2                                                                                                   ; work         ;
;    |lpm_counter2:inst11|                           ; 28 (0)      ; 28           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (0)           ; 28 (0)          ; 0 (0)      ; |SeaQuestTrig1|lpm_counter2:inst11                                                                                                    ; work         ;
;       |lpm_counter:lpm_counter_component|          ; 28 (0)      ; 28           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (0)           ; 28 (0)          ; 0 (0)      ; |SeaQuestTrig1|lpm_counter2:inst11|lpm_counter:lpm_counter_component                                                                  ; work         ;
;          |cntr_neh:auto_generated|                 ; 28 (28)     ; 28           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 28 (28)          ; 28 (28)         ; 0 (0)      ; |SeaQuestTrig1|lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated                                          ; work         ;
;    |lpm_counter5:inst6|                            ; 2 (0)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 2 (0)           ; 0 (0)      ; |SeaQuestTrig1|lpm_counter5:inst6                                                                                                     ; work         ;
;       |lpm_counter:lpm_counter_component|          ; 2 (0)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 2 (0)           ; 0 (0)      ; |SeaQuestTrig1|lpm_counter5:inst6|lpm_counter:lpm_counter_component                                                                   ; work         ;
;          |cntr_4dh:auto_generated|                 ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 2 (2)           ; 0 (0)      ; |SeaQuestTrig1|lpm_counter5:inst6|lpm_counter:lpm_counter_component|cntr_4dh:auto_generated                                           ; work         ;
;    |lpm_mux5:inst25|                               ; 16 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|lpm_mux5:inst25                                                                                                        ; work         ;
;       |lpm_mux:lpm_mux_component|                  ; 16 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|lpm_mux5:inst25|lpm_mux:lpm_mux_component                                                                              ; work         ;
;          |mux_pgc:auto_generated|                  ; 16 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SeaQuestTrig1|lpm_mux5:inst25|lpm_mux:lpm_mux_component|mux_pgc:auto_generated                                                       ; work         ;
;    |v1495usr_hal:inst3|                            ; 175 (3)     ; 48           ; 0           ; 0    ; 0    ; 0            ; 127 (3)      ; 0 (0)             ; 48 (0)           ; 22 (0)          ; 89 (0)     ; |SeaQuestTrig1|v1495usr_hal:inst3                                                                                                     ; work         ;
;       |a395x_if:I2|                                ; 34 (34)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 32 (32)    ; |SeaQuestTrig1|v1495usr_hal:inst3|a395x_if:I2                                                                                         ; work         ;
;       |a395x_if_1:I3|                              ; 34 (34)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 32 (32)    ; |SeaQuestTrig1|v1495usr_hal:inst3|a395x_if_1:I3                                                                                       ; work         ;
;       |a395x_if_2:I4|                              ; 34 (34)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SeaQuestTrig1|v1495usr_hal:inst3|a395x_if_2:I4                                                                                       ; work         ;
;       |led_if:I8|                                  ; 29 (29)     ; 27           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 27 (27)          ; 22 (22)         ; 0 (0)      ; |SeaQuestTrig1|v1495usr_hal:inst3|led_if:I8                                                                                           ; work         ;
;       |localbusif:I1|                              ; 41 (41)     ; 21           ; 0           ; 0    ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 21 (21)          ; 0 (0)           ; 16 (16)    ; |SeaQuestTrig1|v1495usr_hal:inst3|localbusif:I1                                                                                       ; work         ;
;       |pdl_if:I5|                                  ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 8 (8)      ; |SeaQuestTrig1|v1495usr_hal:inst3|pdl_if:I5                                                                                           ; work         ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; A[1]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; A[0]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; LCLK      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; nLRESET   ; Input    ; OFF           ; ON            ; --                    ; --  ;
; PULSE[0]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PULSE[1]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; WnR       ; Input    ; ON            ; ON            ; --                    ; --  ;
; nADS      ; Input    ; ON            ; ON            ; --                    ; --  ;
; GIN[0]    ; Input    ; --            ; --            ; --                    ; --  ;
; B[0]      ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[1]      ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[2]      ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[3]      ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[4]      ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[5]      ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[6]      ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[7]      ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[8]      ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[9]      ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[10]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[11]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[12]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[13]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[14]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[15]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[16]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[17]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[18]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[19]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[20]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[21]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[22]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[23]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[24]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[25]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[26]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[27]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[28]     ; Input    ; ON            ; OFF           ; --                    ; --  ;
; B[29]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[30]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[31]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; PULSE[2]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; PULSE[3]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; nBLAST    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDD[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDE[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDE[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDE[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[0]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; IDF[2]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; GIN[1]    ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[24]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[20]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[16]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[28]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[12]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[25]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[21]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[17]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[29]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[13]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[26]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[22]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[18]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[30]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[14]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[27]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[23]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[19]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[31]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[15]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIRDDLY   ; Output   ; --            ; --            ; --                    ; --  ;
; SELD      ; Output   ; --            ; --            ; --                    ; --  ;
; SELE      ; Output   ; --            ; --            ; --                    ; --  ;
; SELF      ; Output   ; --            ; --            ; --                    ; --  ;
; SELG      ; Output   ; --            ; --            ; --                    ; --  ;
; WR_DLY0   ; Output   ; --            ; --            ; --                    ; --  ;
; WR_DLY1   ; Output   ; --            ; --            ; --                    ; --  ;
; nINT      ; Output   ; --            ; --            ; --                    ; --  ;
; nLEDG     ; Output   ; --            ; --            ; --                    ; --  ;
; nLEDR     ; Output   ; --            ; --            ; --                    ; --  ;
; nOED      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEDDLY0  ; Output   ; --            ; --            ; --                    ; --  ;
; nOEDDLY1  ; Output   ; --            ; --            ; --                    ; --  ;
; nOEE      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEF      ; Output   ; --            ; --            ; --                    ; --  ;
; nOEG      ; Output   ; --            ; --            ; --                    ; --  ;
; nREADY    ; Output   ; --            ; --            ; --                    ; --  ;
; C[31]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[30]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[29]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[28]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[27]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[26]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[25]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[24]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[23]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[22]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[21]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[20]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[19]     ; Output   ; --            ; --            ; --                    ; OFF ;
; C[18]     ; Output   ; --            ; --            ; --                    ; OFF ;
; C[17]     ; Output   ; --            ; --            ; --                    ; OFF ;
; C[16]     ; Output   ; --            ; --            ; --                    ; OFF ;
; C[15]     ; Output   ; --            ; --            ; --                    ; OFF ;
; C[14]     ; Output   ; --            ; --            ; --                    ; OFF ;
; C[13]     ; Output   ; --            ; --            ; --                    ; OFF ;
; C[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; C[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; C[7]      ; Output   ; --            ; --            ; --                    ; OFF ;
; C[6]      ; Output   ; --            ; --            ; --                    ; OFF ;
; C[5]      ; Output   ; --            ; --            ; --                    ; OFF ;
; C[4]      ; Output   ; --            ; --            ; --                    ; OFF ;
; C[3]      ; Output   ; --            ; --            ; --                    ; OFF ;
; C[2]      ; Output   ; --            ; --            ; --                    ; OFF ;
; C[1]      ; Output   ; --            ; --            ; --                    ; OFF ;
; C[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; GOUT[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; GOUT[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; nSTART[3] ; Output   ; --            ; --            ; --                    ; --  ;
; nSTART[2] ; Output   ; --            ; --            ; --                    ; --  ;
; START[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; START[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; D[31]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[30]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[29]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[28]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[27]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[26]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[25]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[24]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[23]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[22]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[21]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[20]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[19]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[18]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[17]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[16]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[15]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[14]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[13]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[12]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[11]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[10]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[9]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[8]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[7]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[6]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[5]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[4]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[3]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[2]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[1]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; D[0]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[7]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[6]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[5]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[4]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[3]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[2]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[1]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; DDLY[0]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[31]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[30]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[29]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[28]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[27]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[26]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[25]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[24]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[23]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[22]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[21]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[20]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[19]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[18]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[17]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[16]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[15]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[14]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[13]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[12]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[11]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[10]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[9]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[8]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[7]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[6]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[5]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[4]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[3]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[2]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[1]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; E[0]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[31]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[30]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[29]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[28]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[27]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[26]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[25]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[24]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[23]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[22]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[21]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[20]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[19]     ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[18]     ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[17]     ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[16]     ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[15]     ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[14]     ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[13]     ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[12]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[11]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[10]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[9]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[8]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; F[7]      ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[6]      ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[5]      ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[4]      ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[3]      ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[2]      ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[1]      ; Bidir    ; ON            ; ON            ; --                    ; OFF ;
; F[0]      ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; FPGA[3]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; FPGA[2]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; FPGA[1]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; FPGA[0]   ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; LAD[15]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[14]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[13]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[12]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[11]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[10]   ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[9]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[8]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[7]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[6]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[5]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[4]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[3]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[2]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[1]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; LAD[0]    ; Bidir    ; OFF           ; ON            ; ON                    ; --  ;
; SPARE[11] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[10] ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[9]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[8]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[7]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[6]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[5]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[4]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[3]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[2]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[1]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; SPARE[0]  ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; A[1]                                                                                                                     ;                   ;         ;
; A[0]                                                                                                                     ;                   ;         ;
; LCLK                                                                                                                     ;                   ;         ;
; nLRESET                                                                                                                  ;                   ;         ;
;      - coin_reference:inst2|PDL_IN_i                                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|WREN_s_Z                                                                         ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_4__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_3__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_5__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_0__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_7__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_8__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_9__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_12__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_10__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_11__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_13__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_14__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_15__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_6__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_1__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_2__Z                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|G_CONTROL[0]                                                                                 ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|nREADY_s_i_Z                                                                     ; 0                 ; OFF     ;
;      - coin_reference:inst2|P_COINC~0                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|GATEWIDTH[0]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|GATEWIDTH[2]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|P_DLO_DELAY~0                                                                                ; 1                 ; ON      ;
;      - coin_reference:inst2|WVF_CNT[0]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|WVF_CNT[1]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|WVF_CNT[2]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|WVF_CNT[3]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|WVF_CNT[4]                                                                                   ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|LBSTATE_0__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|LBSTATE_1__Z                                                                     ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[0]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[0]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[1]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[1]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[2]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[2]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[3]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[3]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[4]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[4]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[5]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[5]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[6]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[6]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[7]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[7]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[8]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[8]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[9]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[9]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[10]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[10]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[11]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[11]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[12]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[12]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[13]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[13]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[14]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[14]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[15]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[15]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[16]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[16]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[17]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[17]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[18]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[18]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[19]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[19]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[20]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[20]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[21]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[21]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[22]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[22]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[23]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[23]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[24]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[24]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[25]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[25]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[26]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[26]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[27]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[27]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[28]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[28]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[29]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[29]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[30]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[30]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[31]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[31]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|ENABLE_CNT                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[0]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[0]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[15]                                                                                 ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|RDEN_s_Z                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[14]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[13]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[12]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[11]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[10]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[9]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[8]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[7]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[6]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[5]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[4]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[3]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[2]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[1]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|REG_DOUT[0]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[14]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[14]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|MODE[3]                                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[31]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[15]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[30]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[14]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[29]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[13]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[28]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[12]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[27]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[11]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[26]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[10]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[25]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[9]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[24]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[8]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[23]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[22]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[21]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[20]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[19]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[18]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[17]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[16]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[16]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[16]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[0]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[0]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[1]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[1]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[2]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[2]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[3]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[3]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[4]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[4]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[5]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[5]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[6]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[6]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[7]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[7]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[17]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[17]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[18]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[18]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[19]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[19]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[20]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[20]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[21]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[21]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[22]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[22]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[23]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[23]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[24]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[24]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[25]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[25]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[26]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[26]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[27]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[27]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[28]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[28]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[29]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[29]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[30]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[30]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[31]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[31]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[13]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[13]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[15]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[15]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[9]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[9]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[11]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[11]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[10]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[10]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[12]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[12]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[8]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[8]                                                                                 ; 0                 ; OFF     ;
;      - LAD[15]                                                                                                           ; 0                 ; OFF     ;
;      - LAD[14]                                                                                                           ; 0                 ; OFF     ;
;      - LAD[13]                                                                                                           ; 0                 ; OFF     ;
;      - LAD[12]                                                                                                           ; 0                 ; OFF     ;
;      - LAD[11]                                                                                                           ; 0                 ; OFF     ;
;      - LAD[10]                                                                                                           ; 0                 ; OFF     ;
;      - LAD[9]                                                                                                            ; 0                 ; OFF     ;
;      - LAD[8]                                                                                                            ; 0                 ; OFF     ;
;      - LAD[7]                                                                                                            ; 0                 ; OFF     ;
;      - LAD[6]                                                                                                            ; 0                 ; OFF     ;
;      - LAD[5]                                                                                                            ; 0                 ; OFF     ;
;      - LAD[4]                                                                                                            ; 0                 ; OFF     ;
;      - LAD[3]                                                                                                            ; 0                 ; OFF     ;
;      - LAD[2]                                                                                                            ; 0                 ; OFF     ;
;      - LAD[1]                                                                                                            ; 0                 ; OFF     ;
;      - LAD[0]                                                                                                            ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|led_if:I8|nLEDR_Z                                                                              ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|led_if:I8|TMONOSR_Z                                                                            ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[10]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[6]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[5]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[31]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[30]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[29]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[28]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[27]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[26]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[25]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[24]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[23]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[22]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[21]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[20]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[19]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[18]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[17]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[16]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[15]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[14]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[13]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[12]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[11]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[9]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[8]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[7]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[4]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[3]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[2]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[14]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[15]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[14]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[13]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[12]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[11]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[10]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[9]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[8]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[7]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[6]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[5]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[4]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[3]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[23]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[22]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[21]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[20]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[19]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[31]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[2]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[15]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[13]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[12]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[11]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[10]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[9]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[8]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[7]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[6]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[5]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[4]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[3]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[30]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[29]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[28]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[27]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[26]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[25]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[24]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[2]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[7]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[6]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[5]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[4]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[3]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[18]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[17]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[16]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|GATEWIDTH[1]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|GATEWIDTH[5]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[7]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[15]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[14]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[13]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[11]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[10]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[31]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[30]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[29]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[28]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[27]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[26]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[25]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[24]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[23]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[22]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[21]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[20]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[19]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[18]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[17]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[16]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[15]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[14]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[13]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[12]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[11]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[10]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[9]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[8]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[7]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[6]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[5]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[4]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[3]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[2]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[1]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[0]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[31]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[30]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[29]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[28]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[27]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[26]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[25]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[24]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[23]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[22]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[21]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[20]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[19]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[18]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[17]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[16]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[15]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[14]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[13]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[12]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[11]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[10]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[9]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[8]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[0]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|MODE[4]                                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[0]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[0]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[1]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[1]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[1]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[6]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[5]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[4]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[3]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[0]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[2]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[1]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[9]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[8]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[12]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|MODE[1]                                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|MODE[0]                                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[7]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[5]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[3]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[1]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[6]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[4]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[2]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[7]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[5]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[3]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[1]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[6]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[4]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[2]                                                                                    ; 0                 ; OFF     ;
; PULSE[0]                                                                                                                 ;                   ;         ;
;      - coin_reference:inst2|PDL_PULSEOUT~0                                                                               ; 0                 ; OFF     ;
; PULSE[1]                                                                                                                 ;                   ;         ;
;      - coin_reference:inst2|PDL_PULSEOUT~1                                                                               ; 0                 ; OFF     ;
; WnR                                                                                                                      ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|WREN_s_Z                                                                         ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|m5_0_a_x_cZ                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|m9_0_a_x_cZ                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|RDEN_s_Z                                                                         ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|REG_RDEN_i_x_cZ                                                                  ; 0                 ; ON      ;
; nADS                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_0__Z                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_1__Z                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_2__Z                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_3__Z                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_4__Z                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_5__Z                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_6__Z                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_7__Z                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_8__Z                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_9__Z                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_10__Z                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_11__Z                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_12__Z                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_13__Z                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_14__Z                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_15__Z                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|nREADY_s_i_Z                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x_cZ                                                           ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|m5_0_a_x_cZ                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|m9_0_a_x_cZ                                                                      ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|REG_RDEN_i_x_cZ                                                                  ; 0                 ; ON      ;
; GIN[0]                                                                                                                   ;                   ;         ;
; B[0]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|C~0                                                                                          ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~1                                                                                          ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector15~4                                                                                 ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_0|BC0                                                                    ; 1                 ; ON      ;
; B[1]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|C~2                                                                                          ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~3                                                                                          ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector14~4                                                                                 ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; B[2]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|C~4                                                                                          ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~5                                                                                          ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector13~4                                                                                 ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; B[3]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|C~6                                                                                          ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~7                                                                                          ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector12~4                                                                                 ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; B[4]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|C~8                                                                                          ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~9                                                                                          ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector11~4                                                                                 ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; B[5]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|C~10                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~11                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector10~5                                                                                 ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; B[6]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|C~12                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~13                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector9~5                                                                                  ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_2|BC0                                                                    ; 1                 ; ON      ;
; B[7]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|C~14                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~15                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector8~4                                                                                  ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; B[8]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|C~16                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~17                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector7~4                                                                                  ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; B[9]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|C~18                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~19                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector6~4                                                                                  ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; B[10]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~20                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~21                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector5~5                                                                                  ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; B[11]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~22                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~23                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector4~4                                                                                  ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; B[12]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~24                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~25                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector3~4                                                                                  ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_0|BC0                                                                    ; 1                 ; ON      ;
; B[13]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~26                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~27                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector2~4                                                                                  ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; B[14]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~28                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~29                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector1~4                                                                                  ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_2|BC0                                                                    ; 1                 ; ON      ;
; B[15]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~30                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~31                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector0~4                                                                                  ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; B[16]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~32                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~33                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector15~8                                                                                 ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_0|BC0                                                                    ; 1                 ; ON      ;
; B[17]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~34                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~35                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector14~8                                                                                 ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; B[18]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~36                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~37                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector13~8                                                                                 ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; B[19]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~38                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~39                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[3]                                                                                 ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; B[20]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~40                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~41                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[4]                                                                                 ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; B[21]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~42                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~43                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[5]                                                                                 ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; B[22]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~44                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~45                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[6]                                                                                 ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; B[23]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~46                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~47                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[7]                                                                                 ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; B[24]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~48                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~49                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector7~10                                                                                 ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_0|BC0                                                                    ; 1                 ; ON      ;
; B[25]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~50                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~51                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector6~8                                                                                  ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; B[26]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~52                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~53                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector5~9                                                                                  ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; B[27]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~54                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~55                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector4~8                                                                                  ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; B[28]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~56                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|C~57                                                                                         ; 1                 ; OFF     ;
;      - coin_reference:inst2|Selector3~10                                                                                 ; 0                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; B[29]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~58                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~59                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector2~8                                                                                  ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_1|BC0                                                                    ; 1                 ; ON      ;
; B[30]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~60                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~61                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector1~8                                                                                  ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_2|BC0                                                                    ; 1                 ; ON      ;
; B[31]                                                                                                                    ;                   ;         ;
;      - coin_reference:inst2|C~62                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|C~63                                                                                         ; 0                 ; OFF     ;
;      - coin_reference:inst2|Selector0~8                                                                                  ; 1                 ; ON      ;
;      - GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; PULSE[2]                                                                                                                 ;                   ;         ;
;      - coin_reference:inst2|Mux4~0                                                                                       ; 0                 ; OFF     ;
; PULSE[3]                                                                                                                 ;                   ;         ;
;      - coin_reference:inst2|Mux4~0                                                                                       ; 0                 ; OFF     ;
; nBLAST                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|LBSTATE_1__Z                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|localbusif:I1|LBSTATE_0__Z                                                                     ; 0                 ; ON      ;
; IDD[0]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|mask_i8_x_cZ                                                                       ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIR_i_cZ                                                                           ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[2]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[3]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[4]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[5]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[6]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[7]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[8]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[9]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[10]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[11]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[14]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[15]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[18]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[19]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[20]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[21]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[22]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[23]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[24]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[25]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[26]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[27]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[30]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[31]                                                                                   ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|mask_i9_x_cZ                                                                       ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_31_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_15_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_30_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_14_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_29_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_13_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_28_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_12_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_27_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_11_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_26_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_10_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_25_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_9_                                                                             ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_24_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_8_                                                                             ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_23_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_22_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_21_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_20_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_19_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_18_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_17_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_16_                                                                            ; 0                 ; ON      ;
;      - coin_reference:inst2|Selector15~9                                                                                 ; 0                 ; ON      ;
; IDD[1]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|mask_i8_x_cZ                                                                       ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIR_i_cZ                                                                           ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[2]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[3]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[4]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[5]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[6]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[7]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[8]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[9]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[10]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[11]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[14]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[15]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[18]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[19]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[20]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[21]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[22]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[23]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[24]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[25]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[26]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[27]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[30]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|D_DATA[31]                                                                                   ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|mask_i9_x_cZ                                                                       ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_31_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_15_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_30_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_14_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_29_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_13_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_28_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_12_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_27_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_11_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_26_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_10_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_25_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_9_                                                                             ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_24_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_8_                                                                             ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_23_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_22_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_21_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_20_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_19_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_18_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_17_                                                                            ; 1                 ; ON      ;
;      - coin_reference:inst2|Selector14~9                                                                                 ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_16_                                                                            ; 1                 ; ON      ;
; IDD[2]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|mask_i8_x_cZ                                                                       ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIR_i_cZ                                                                           ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[2]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[3]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[4]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[5]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[6]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[7]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[8]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[9]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[10]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[11]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[14]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[15]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[18]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[19]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[20]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[21]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[22]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[23]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[24]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[25]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[26]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[27]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[30]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|D_DATA[31]                                                                                   ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|mask_i9_x_cZ                                                                       ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_31_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_15_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_30_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_14_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_29_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_13_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_28_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_12_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_27_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_11_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_26_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_10_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_25_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_9_                                                                             ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_24_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_8_                                                                             ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_23_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_22_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_21_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_20_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_19_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_18_                                                                            ; 0                 ; ON      ;
;      - coin_reference:inst2|Selector13~9                                                                                 ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_17_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_16_                                                                            ; 0                 ; ON      ;
; IDE[0]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x_cZ                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIR_i_cZ                                                                         ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[2]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[3]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[4]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[5]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[6]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[7]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[8]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[9]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[10]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[11]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[14]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[15]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[18]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[19]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[20]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[21]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[22]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[23]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[24]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[25]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[26]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[27]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[30]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[31]                                                                                   ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|mask_i9_x_cZ                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_15_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_31_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_14_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_30_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_13_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_29_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_12_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_28_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_11_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_27_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_10_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_26_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_9_                                                                           ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_25_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_8_                                                                           ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_24_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_23_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_22_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_21_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_20_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_19_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_18_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_17_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_16_                                                                          ; 0                 ; ON      ;
;      - coin_reference:inst2|Selector15~6                                                                                 ; 0                 ; ON      ;
; IDE[1]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x_cZ                                                                     ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIR_i_cZ                                                                         ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[2]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[3]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[4]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[5]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[6]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[7]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[8]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[9]                                                                                    ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[10]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[11]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[14]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[15]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[18]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[19]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[20]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[21]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[22]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[23]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[24]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[25]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[26]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[27]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[30]                                                                                   ; 1                 ; ON      ;
;      - coin_reference:inst2|E_DATA[31]                                                                                   ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|mask_i9_x_cZ                                                                     ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_15_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_31_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_14_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_30_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_13_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_29_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_12_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_28_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_11_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_27_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_10_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_26_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_9_                                                                           ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_25_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_8_                                                                           ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_24_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_23_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_22_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_21_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_20_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_19_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_18_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_17_                                                                          ; 1                 ; ON      ;
;      - coin_reference:inst2|Selector14~6                                                                                 ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_16_                                                                          ; 1                 ; ON      ;
; IDE[2]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x_cZ                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIR_i_cZ                                                                         ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[2]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[3]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[4]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[5]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[6]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[7]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[8]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[9]                                                                                    ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[10]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[11]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[14]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[15]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[18]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[19]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[20]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[21]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[22]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[23]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[24]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[25]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[26]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[27]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[30]                                                                                   ; 0                 ; ON      ;
;      - coin_reference:inst2|E_DATA[31]                                                                                   ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|mask_i9_x_cZ                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_15_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_31_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_14_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_30_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_13_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_29_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_12_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_28_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_11_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_27_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_10_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_26_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_9_                                                                           ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_25_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_8_                                                                           ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_24_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_23_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_22_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_21_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_20_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_19_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_18_                                                                          ; 0                 ; ON      ;
;      - coin_reference:inst2|Selector13~6                                                                                 ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_17_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_16_                                                                          ; 0                 ; ON      ;
; IDF[1]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x_cZ                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIR_i_cZ                                                                         ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_31_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_15_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_30_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_14_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_29_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_13_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_28_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_12_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_27_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_11_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_26_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_10_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_25_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_9_                                                                           ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_24_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_8_                                                                           ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_23_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_22_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_21_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_20_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_19_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_18_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_17_                                                                          ; 0                 ; ON      ;
;      - coin_reference:inst2|E_CONTROL[1]                                                                                 ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_16_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|mask_i9_x_cZ                                                                     ; 0                 ; ON      ;
; IDF[0]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x_cZ                                                                     ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIR_i_cZ                                                                         ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_31_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_15_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_30_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_14_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_29_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_13_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_28_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_12_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_27_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_11_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_26_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_10_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_25_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_9_                                                                           ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_24_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_8_                                                                           ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_23_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_22_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_21_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_20_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_19_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_18_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_17_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_16_                                                                          ; 0                 ; ON      ;
;      - coin_reference:inst2|Selector15~5                                                                                 ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|mask_i9_x_cZ                                                                     ; 0                 ; ON      ;
; IDF[2]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x_cZ                                                                     ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIR_i_cZ                                                                         ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_31_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_15_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_30_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_14_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_29_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_13_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_28_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_12_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_27_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_11_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_26_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_10_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_25_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_9_                                                                           ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_24_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_8_                                                                           ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_23_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_22_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_21_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_20_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_19_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_18_                                                                          ; 1                 ; ON      ;
;      - coin_reference:inst2|E_CONTROL[2]                                                                                 ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_17_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_16_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|mask_i9_x_cZ                                                                     ; 1                 ; ON      ;
; GIN[1]                                                                                                                   ;                   ;         ;
;      - TrigSeq3:inst32|Pulser1:inst50|inst58                                                                             ; 0                 ; ON      ;
;      - GRP32ch:L1_2|GRP4ch:L2_0|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; A[24]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_0|BC0                                                                    ; 1                 ; ON      ;
; A[20]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; A[16]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; A[28]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; A[4]                                                                                                                     ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_0|BC0                                                                    ; 1                 ; ON      ;
; A[8]                                                                                                                     ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_0|BC0                                                                    ; 1                 ; ON      ;
; A[12]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; A[25]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; A[21]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_1|BC0                                                                    ; 1                 ; ON      ;
; A[17]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; A[29]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_1|BC0                                                                    ; 1                 ; ON      ;
; A[5]                                                                                                                     ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; A[9]                                                                                                                     ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_1|BC0                                                                    ; 1                 ; ON      ;
; A[13]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_1|BC0                                                                    ; 1                 ; ON      ;
; A[26]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_2|BC0                                                                    ; 1                 ; ON      ;
; A[22]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; A[18]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; A[30]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; A[6]                                                                                                                     ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; A[10]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_2|BC0                                                                    ; 1                 ; ON      ;
; A[2]                                                                                                                     ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_0|Smaple4sh16a:L3_2|BC0                                                                    ; 1                 ; ON      ;
; A[14]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; A[27]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; A[23]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; A[19]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; A[31]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; A[7]                                                                                                                     ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; A[11]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; A[3]                                                                                                                     ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_0|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; A[15]                                                                                                                    ;                   ;         ;
;      - GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; D[31]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_31_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_7_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; D[30]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_30_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_5_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; D[29]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_29_                                                                            ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; D[28]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_28_                                                                            ; 1                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_0|BC0                                                                    ; 1                 ; ON      ;
; D[27]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_27_                                                                            ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; D[26]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_26_                                                                            ; 1                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_2|BC0                                                                    ; 1                 ; ON      ;
; D[25]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_25_                                                                            ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; D[24]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_24_                                                                            ; 1                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_0|BC0                                                                    ; 1                 ; ON      ;
; D[23]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_23_                                                                            ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; D[22]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_22_                                                                            ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; D[21]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_21_                                                                            ; 1                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_1|BC0                                                                    ; 1                 ; ON      ;
; D[20]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_20_                                                                            ; 1                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_0|BC0                                                                    ; 1                 ; ON      ;
; D[19]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_19_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_3_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; D[18]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_18_                                                                            ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_1_                                                                           ; 1                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_2|BC0                                                                    ; 1                 ; ON      ;
; D[17]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_17_                                                                            ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; D[16]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_16_                                                                            ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; D[15]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_15_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_6_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; D[14]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_14_                                                                            ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_4_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; D[13]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_13_                                                                            ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; D[12]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_12_                                                                            ; 1                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_0|BC0                                                                    ; 1                 ; ON      ;
; D[11]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_11_                                                                            ; 1                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; D[10]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_10_                                                                            ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; D[9]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_9_                                                                             ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; D[8]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_8_                                                                             ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; D[7]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_7_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_3|BC0                                                                    ; 0                 ; ON      ;
; D[6]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_6_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; D[5]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_5_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; D[4]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_4_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; D[3]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_3_                                                                           ; 1                 ; ON      ;
;      - coin_reference:inst2|D_CONTROL[0]                                                                                 ; 1                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_3|BC0                                                                    ; 1                 ; ON      ;
; D[2]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|D_CONTROL[0]                                                                                 ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_0_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_2|BC0                                                                    ; 0                 ; ON      ;
; D[1]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_1_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_1|BC0                                                                    ; 0                 ; ON      ;
; D[0]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if:I2|DIN_2_0_                                                                           ; 0                 ; ON      ;
;      - GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_0|BC0                                                                    ; 0                 ; ON      ;
; DDLY[7]                                                                                                                  ;                   ;         ;
;      - coin_reference:inst2|E_CONTROL[7]                                                                                 ; 1                 ; ON      ;
; DDLY[6]                                                                                                                  ;                   ;         ;
;      - coin_reference:inst2|E_CONTROL[6]                                                                                 ; 1                 ; ON      ;
; DDLY[5]                                                                                                                  ;                   ;         ;
;      - coin_reference:inst2|E_CONTROL[5]                                                                                 ; 1                 ; ON      ;
; DDLY[4]                                                                                                                  ;                   ;         ;
;      - coin_reference:inst2|E_CONTROL[4]                                                                                 ; 0                 ; ON      ;
; DDLY[3]                                                                                                                  ;                   ;         ;
;      - coin_reference:inst2|E_CONTROL[3]                                                                                 ; 1                 ; ON      ;
; DDLY[2]                                                                                                                  ;                   ;         ;
;      - coin_reference:inst2|D_CONTROL[2]                                                                                 ; 1                 ; ON      ;
; DDLY[1]                                                                                                                  ;                   ;         ;
;      - coin_reference:inst2|D_CONTROL[1]                                                                                 ; 1                 ; ON      ;
; DDLY[0]                                                                                                                  ;                   ;         ;
;      - coin_reference:inst2|Selector15~10                                                                                ; 0                 ; ON      ;
; E[31]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_31_                                                                          ; 0                 ; ON      ;
;      - coin_reference:inst2|E_CONTROL[0]                                                                                 ; 0                 ; ON      ;
; E[30]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_30_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_5_                                                                         ; 1                 ; ON      ;
; E[29]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_29_                                                                          ; 0                 ; ON      ;
; E[28]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_28_                                                                          ; 1                 ; ON      ;
; E[27]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_27_                                                                          ; 0                 ; ON      ;
; E[26]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_26_                                                                          ; 0                 ; ON      ;
; E[25]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_25_                                                                          ; 1                 ; ON      ;
; E[24]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_24_                                                                          ; 1                 ; ON      ;
; E[23]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_23_                                                                          ; 0                 ; ON      ;
; E[22]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_22_                                                                          ; 0                 ; ON      ;
; E[21]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_21_                                                                          ; 1                 ; ON      ;
; E[20]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_20_                                                                          ; 0                 ; ON      ;
; E[19]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_3_                                                                         ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_19_                                                                          ; 0                 ; ON      ;
; E[18]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_18_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_1_                                                                         ; 1                 ; ON      ;
; E[17]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_17_                                                                          ; 0                 ; ON      ;
; E[16]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_16_                                                                          ; 0                 ; ON      ;
; E[15]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_15_                                                                          ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_6_                                                                         ; 1                 ; ON      ;
; E[14]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_14_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_4_                                                                         ; 0                 ; ON      ;
; E[13]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_13_                                                                          ; 0                 ; ON      ;
; E[12]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_12_                                                                          ; 0                 ; ON      ;
; E[11]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_11_                                                                          ; 1                 ; ON      ;
; E[10]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_10_                                                                          ; 1                 ; ON      ;
; E[9]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_9_                                                                           ; 0                 ; ON      ;
; E[8]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_8_                                                                           ; 0                 ; ON      ;
; E[7]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|E_CONTROL[0]                                                                                 ; 1                 ; ON      ;
; E[6]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_6_                                                                         ; 0                 ; ON      ;
; E[5]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_5_                                                                         ; 1                 ; ON      ;
; E[4]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_4_                                                                         ; 1                 ; ON      ;
; E[3]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_3_                                                                         ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_2_                                                                         ; 1                 ; ON      ;
; E[2]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_2_                                                                         ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_0_                                                                         ; 0                 ; ON      ;
; E[1]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_1_                                                                         ; 1                 ; ON      ;
; E[0]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_1:I3|DIN_2_0_                                                                         ; 1                 ; ON      ;
; F[31]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_31_                                                                          ; 0                 ; ON      ;
;      - coin_reference:inst2|F_CONTROL[0]                                                                                 ; 0                 ; ON      ;
; F[30]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_30_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_5_                                                                         ; 0                 ; ON      ;
; F[29]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_29_                                                                          ; 0                 ; ON      ;
; F[28]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_28_                                                                          ; 0                 ; ON      ;
; F[27]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_27_                                                                          ; 0                 ; ON      ;
; F[26]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_26_                                                                          ; 0                 ; ON      ;
; F[25]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_25_                                                                          ; 1                 ; ON      ;
; F[24]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_24_                                                                          ; 0                 ; ON      ;
; F[23]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_23_                                                                          ; 0                 ; ON      ;
; F[22]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_22_                                                                          ; 0                 ; ON      ;
; F[21]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_21_                                                                          ; 1                 ; ON      ;
; F[20]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_20_                                                                          ; 0                 ; ON      ;
; F[19]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_19_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_3_                                                                         ; 0                 ; ON      ;
; F[18]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_18_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_1_                                                                         ; 0                 ; ON      ;
; F[17]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_17_                                                                          ; 1                 ; ON      ;
; F[16]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_16_                                                                          ; 1                 ; ON      ;
; F[15]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_15_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_6_                                                                         ; 0                 ; ON      ;
; F[14]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_14_                                                                          ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_4_                                                                         ; 0                 ; ON      ;
; F[13]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_13_                                                                          ; 1                 ; ON      ;
; F[12]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_12_                                                                          ; 0                 ; ON      ;
; F[11]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_11_                                                                          ; 1                 ; ON      ;
; F[10]                                                                                                                    ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_10_                                                                          ; 1                 ; ON      ;
; F[9]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_9_                                                                           ; 0                 ; ON      ;
; F[8]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_8_                                                                           ; 1                 ; ON      ;
; F[7]                                                                                                                     ;                   ;         ;
;      - coin_reference:inst2|F_CONTROL[0]                                                                                 ; 0                 ; ON      ;
; F[6]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_6_                                                                         ; 0                 ; ON      ;
; F[5]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_5_                                                                         ; 0                 ; ON      ;
; F[4]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_4_                                                                         ; 1                 ; ON      ;
; F[3]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_3_                                                                         ; 0                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_2_                                                                         ; 0                 ; ON      ;
; F[2]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_2_                                                                         ; 1                 ; ON      ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_0_                                                                         ; 1                 ; ON      ;
; F[1]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_1_                                                                         ; 1                 ; ON      ;
; F[0]                                                                                                                     ;                   ;         ;
;      - v1495usr_hal:inst3|a395x_if_2:I4|DIN_2_0_                                                                         ; 0                 ; ON      ;
; FPGA[3]                                                                                                                  ;                   ;         ;
; FPGA[2]                                                                                                                  ;                   ;         ;
; FPGA[1]                                                                                                                  ;                   ;         ;
; FPGA[0]                                                                                                                  ;                   ;         ;
; LAD[15]                                                                                                                  ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_15__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_15__Z                                                                     ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[15]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[15]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[31]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[31]                                                                                   ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[31]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[15]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[31]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[31]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[15]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[15]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[31]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[15]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[15]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[31]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[15]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[15]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[31]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[15]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[31]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[15]                                                                                   ; 0                 ; OFF     ;
; LAD[14]                                                                                                                  ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_14__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_14__Z                                                                     ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[14]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[14]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[30]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[30]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[14]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[14]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[30]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[14]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[30]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[30]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[30]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[14]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[14]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[14]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[30]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[14]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[30]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[14]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[30]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[14]                                                                                   ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[13]                                                                                                                  ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_13__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_13__Z                                                                     ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[13]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[13]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[29]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[29]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[29]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[13]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[29]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[29]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[13]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[13]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[29]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[13]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[13]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[13]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[29]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[13]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[29]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[13]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[29]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[13]                                                                                   ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[12]                                                                                                                  ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_12__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_12__Z                                                                     ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[12]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[12]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[28]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[28]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[28]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[12]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[28]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[28]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[12]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[12]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[28]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[12]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[12]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[12]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[28]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[28]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[12]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[28]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[12]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[12]                                                                                  ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[11]                                                                                                                  ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_11__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_11__Z                                                                     ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[11]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[11]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[27]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[27]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[27]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[11]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[27]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[27]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[11]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[11]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[27]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[11]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[11]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[11]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[27]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[11]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[27]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[11]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[27]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[11]                                                                                   ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[10]                                                                                                                  ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_10__Z                                                                     ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_10__Z                                                                     ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[10]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[10]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[26]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[26]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[26]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[10]                                                                              ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[26]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[26]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[10]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[10]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[10]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[26]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[10]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[10]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[26]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[10]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[26]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[10]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[26]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[10]                                                                                   ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[9]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_9__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_9__Z                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[9]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[9]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[25]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[25]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[25]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[9]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[25]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[25]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[9]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[9]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[25]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[9]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[9]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[9]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[25]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[25]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[9]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[25]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[9]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[9]                                                                                   ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[8]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_8__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_8__Z                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[8]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[8]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[24]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[24]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[24]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[8]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[24]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[24]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[8]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[8]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[24]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[8]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[8]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[8]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[24]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[24]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[8]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[24]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[8]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[8]                                                                                   ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[7]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_7__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_7__Z                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[7]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[7]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[23]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[23]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[23]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[7]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[7]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[23]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[23]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[23]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[7]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[7]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[23]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[7]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[7]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[7]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[23]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[7]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[23]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[7]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[7]                                                                                    ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[6]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_6__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_6__Z                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[6]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[6]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[22]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[22]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[22]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[6]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[6]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[22]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[22]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[6]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[22]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[6]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[22]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[6]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[6]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[22]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[6]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[22]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[6]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[6]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[6]                                                                                    ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[5]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_5__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_5__Z                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[5]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[5]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[21]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[21]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[21]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[5]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[5]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[21]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[21]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[5]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[21]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[5]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[21]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[5]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[5]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|GATEWIDTH[5]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[21]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[5]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[21]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[5]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[5]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[5]                                                                                    ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[4]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_4__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_4__Z                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[4]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[4]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[20]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[20]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[20]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[4]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[4]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[20]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[20]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[20]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[4]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[4]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[20]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[4]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[4]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[20]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[4]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[20]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|MODE[4]                                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[4]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[4]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[4]                                                                                    ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[3]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_3__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_3__Z                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[3]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[3]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[19]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[19]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|MODE[3]                                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[19]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[3]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[3]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[19]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[19]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[19]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[3]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[3]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[19]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[3]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_CONTROL[3]                                                                               ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[19]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[3]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[19]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[3]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[3]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[3]                                                                                    ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[2]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_2__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_2__Z                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|GATEWIDTH[2]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[2]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[2]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[18]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[18]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[18]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[2]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[2]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[18]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[18]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[18]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[2]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[2]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[2]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[18]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[18]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[2]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[18]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[2]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[2]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[2]                                                                                    ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[1]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_1__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_1__Z                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[1]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[1]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[17]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[17]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[17]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[1]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[1]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[17]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[17]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[17]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[17]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|GATEWIDTH[1]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[17]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[1]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[17]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[1]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[1]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[1]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[1]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|MODE[1]                                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[1]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[1]                                                                                    ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; LAD[0]                                                                                                                   ;                   ;         ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_0__Z                                                                      ; 0                 ; OFF     ;
;      - v1495usr_hal:inst3|localbusif:I1|ADDR_s_0__Z                                                                      ; 0                 ; OFF     ;
;      - coin_reference:inst2|G_CONTROL[0]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|GATEWIDTH[0]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[0]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[0]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|A_MASK[16]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|B_MASK[16]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[0]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[0]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[16]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[16]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[16]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_MASK[0]                                                                                    ; 0                 ; OFF     ;
;      - coin_reference:inst2|C_CONTROL[0]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[16]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[16]                                                                                ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_DATA[16]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|PDL_DATA[0]                                                                                  ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_DATA[16]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|F_CONTROL[0]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|E_CONTROL[0]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|D_CONTROL[0]                                                                                 ; 0                 ; OFF     ;
;      - coin_reference:inst2|SCRATCH[0]                                                                                   ; 0                 ; OFF     ;
;      - coin_reference:inst2|MODE[0]                                                                                      ; 0                 ; OFF     ;
;      - ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ram_block1a15 ; 0                 ; OFF     ;
; SPARE[11]                                                                                                                ;                   ;         ;
; SPARE[10]                                                                                                                ;                   ;         ;
; SPARE[9]                                                                                                                 ;                   ;         ;
; SPARE[8]                                                                                                                 ;                   ;         ;
; SPARE[7]                                                                                                                 ;                   ;         ;
; SPARE[6]                                                                                                                 ;                   ;         ;
; SPARE[5]                                                                                                                 ;                   ;         ;
; SPARE[4]                                                                                                                 ;                   ;         ;
; SPARE[3]                                                                                                                 ;                   ;         ;
; SPARE[2]                                                                                                                 ;                   ;         ;
; SPARE[1]                                                                                                                 ;                   ;         ;
; SPARE[0]                                                                                                                 ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                   ;
+--------------------------------------------------------------+---------------+---------+---------------------------------------+--------+----------------------+------------------+
; Name                                                         ; Location      ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------+---------------+---------+---------------------------------------+--------+----------------------+------------------+
; DLYPW_IO3:inst30|Pulser1:inst45|inst70                       ; LC_X26_Y22_N1 ; 14      ; Sync. load                            ; no     ; --                   ; --               ;
; DLYPW_IO3:inst30|inst31                                      ; LC_X25_Y21_N1 ; 1       ; Write enable                          ; no     ; --                   ; --               ;
; GIN[0]                                                       ; PIN_L14       ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ;
; GLB1                                                         ; LC_X8_Y16_N6  ; 4212    ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ;
; GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_0|inst16            ; LC_X31_Y27_N1 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_1|inst16            ; LC_X22_Y28_N2 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_2|inst16            ; LC_X28_Y28_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_0|Smaple4sh16a:L3_3|inst16            ; LC_X27_Y28_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_0|inst21                              ; LC_X33_Y20_N0 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_0|inst24[0]                           ; LC_X35_Y24_N3 ; 12      ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_0|inst24[1]                           ; LC_X35_Y24_N2 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_0|inst24[2]                           ; LC_X34_Y26_N2 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_0|inst24[3]                           ; LC_X34_Y26_N9 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_0|inst27                              ; LC_X32_Y21_N7 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_0|inst16            ; LC_X22_Y20_N1 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_1|inst16            ; LC_X15_Y18_N2 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_2|inst16            ; LC_X12_Y26_N9 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_1|Smaple4sh16a:L3_3|inst16            ; LC_X24_Y20_N0 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_1|inst21                              ; LC_X26_Y14_N8 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_1|inst24[0]                           ; LC_X29_Y17_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_1|inst24[1]                           ; LC_X29_Y16_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_1|inst24[2]                           ; LC_X29_Y16_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_1|inst24[3]                           ; LC_X29_Y16_N0 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_1|inst27                              ; LC_X26_Y14_N1 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_0|inst16            ; LC_X31_Y24_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_1|inst16            ; LC_X31_Y26_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_2|inst16            ; LC_X29_Y25_N1 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_2|Smaple4sh16a:L3_3|inst16            ; LC_X30_Y26_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_2|inst21                              ; LC_X33_Y20_N7 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_2|inst24[0]                           ; LC_X35_Y24_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_2|inst24[1]                           ; LC_X33_Y24_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_2|inst24[2]                           ; LC_X33_Y24_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_2|inst24[3]                           ; LC_X33_Y24_N0 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_2|inst27                              ; LC_X32_Y21_N8 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_0|inst16            ; LC_X22_Y14_N3 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_1|inst16            ; LC_X22_Y14_N7 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_2|inst16            ; LC_X24_Y18_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_3|Smaple4sh16a:L3_3|inst16            ; LC_X23_Y15_N1 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_3|inst21                              ; LC_X28_Y12_N1 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_3|inst24[0]                           ; LC_X28_Y13_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_3|inst24[1]                           ; LC_X28_Y13_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_3|inst24[2]                           ; LC_X28_Y13_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_3|inst24[3]                           ; LC_X28_Y13_N0 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_3|inst27                              ; LC_X28_Y12_N3 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_0|inst16            ; LC_X17_Y18_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_1|inst16            ; LC_X21_Y19_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_2|inst16            ; LC_X22_Y18_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_4|Smaple4sh16a:L3_3|inst16            ; LC_X24_Y19_N1 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_4|inst21                              ; LC_X26_Y14_N2 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_4|inst24[0]                           ; LC_X27_Y15_N5 ; 12      ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_4|inst24[1]                           ; LC_X27_Y18_N3 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_4|inst24[2]                           ; LC_X27_Y18_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_4|inst24[3]                           ; LC_X28_Y18_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_4|inst27                              ; LC_X26_Y18_N6 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_0|inst16            ; LC_X16_Y14_N1 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_1|inst16            ; LC_X22_Y15_N9 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_2|inst16            ; LC_X18_Y16_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_5|Smaple4sh16a:L3_3|inst16            ; LC_X16_Y15_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_5|inst21                              ; LC_X18_Y14_N5 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_5|inst24[0]                           ; LC_X27_Y15_N7 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_5|inst24[1]                           ; LC_X28_Y15_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_5|inst24[2]                           ; LC_X28_Y15_N3 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_5|inst24[3]                           ; LC_X28_Y15_N7 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_5|inst27                              ; LC_X18_Y15_N4 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_0|inst16            ; LC_X16_Y13_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_1|inst16            ; LC_X22_Y13_N1 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_2|inst16            ; LC_X24_Y13_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_6|Smaple4sh16a:L3_3|inst16            ; LC_X25_Y12_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_6|inst21                              ; LC_X28_Y12_N7 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_6|inst24[0]                           ; LC_X27_Y10_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_6|inst24[1]                           ; LC_X28_Y10_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_6|inst24[2]                           ; LC_X27_Y12_N2 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_6|inst24[3]                           ; LC_X28_Y10_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_6|inst27                              ; LC_X27_Y12_N8 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_0|inst16            ; LC_X23_Y9_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_1|inst16            ; LC_X21_Y9_N6  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_2|inst16            ; LC_X25_Y10_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_7|Smaple4sh16a:L3_3|inst16            ; LC_X23_Y10_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_7|inst21                              ; LC_X28_Y12_N5 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_7|inst24[0]                           ; LC_X27_Y10_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_7|inst24[1]                           ; LC_X27_Y10_N7 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_7|inst24[2]                           ; LC_X28_Y9_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_7|inst24[3]                           ; LC_X28_Y9_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_0|GRP4ch:L2_7|inst27                              ; LC_X27_Y12_N4 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_0|inst16            ; LC_X43_Y28_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_1|inst16            ; LC_X42_Y28_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_2|inst16            ; LC_X41_Y27_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_0|Smaple4sh16a:L3_3|inst16            ; LC_X40_Y28_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_0|inst21                              ; LC_X43_Y22_N9 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_0|inst24[0]                           ; LC_X44_Y24_N1 ; 12      ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_0|inst24[1]                           ; LC_X43_Y25_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_0|inst24[2]                           ; LC_X43_Y25_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_0|inst24[3]                           ; LC_X43_Y25_N0 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_0|inst27                              ; LC_X42_Y23_N4 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_0|inst16            ; LC_X37_Y23_N5 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_1|inst16            ; LC_X38_Y21_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_2|inst16            ; LC_X37_Y21_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_1|Smaple4sh16a:L3_3|inst16            ; LC_X38_Y19_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_1|inst21                              ; LC_X42_Y17_N4 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_1|inst24[0]                           ; LC_X41_Y18_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_1|inst24[1]                           ; LC_X40_Y18_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_1|inst24[2]                           ; LC_X39_Y18_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_1|inst24[3]                           ; LC_X40_Y18_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_1|inst27                              ; LC_X42_Y17_N7 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_0|inst16            ; LC_X39_Y25_N1 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_1|inst16            ; LC_X36_Y25_N3 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_2|inst16            ; LC_X38_Y26_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_2|Smaple4sh16a:L3_3|inst16            ; LC_X38_Y26_N5 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_2|inst21                              ; LC_X42_Y18_N9 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_2|inst24[0]                           ; LC_X41_Y25_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_2|inst24[1]                           ; LC_X43_Y25_N3 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_2|inst24[2]                           ; LC_X41_Y25_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_2|inst24[3]                           ; LC_X43_Y25_N2 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_2|inst27                              ; LC_X42_Y23_N1 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_0|inst16            ; LC_X41_Y22_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_1|inst16            ; LC_X40_Y22_N9 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_2|inst16            ; LC_X39_Y22_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_3|Smaple4sh16a:L3_3|inst16            ; LC_X38_Y22_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_3|inst21                              ; LC_X42_Y17_N6 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_3|inst24[0]                           ; LC_X42_Y22_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_3|inst24[1]                           ; LC_X40_Y21_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_3|inst24[2]                           ; LC_X40_Y21_N2 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_3|inst24[3]                           ; LC_X40_Y21_N9 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_3|inst27                              ; LC_X42_Y20_N4 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_0|inst16            ; LC_X43_Y10_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_1|inst16            ; LC_X38_Y10_N3 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_2|inst16            ; LC_X41_Y11_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_4|Smaple4sh16a:L3_3|inst16            ; LC_X40_Y11_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_4|inst21                              ; LC_X45_Y10_N6 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_4|inst24[0]                           ; LC_X44_Y10_N8 ; 12      ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_4|inst24[1]                           ; LC_X44_Y9_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_4|inst24[2]                           ; LC_X44_Y10_N1 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_4|inst24[3]                           ; LC_X44_Y10_N9 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_4|inst27                              ; LC_X45_Y10_N7 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_0|inst16            ; LC_X40_Y13_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_1|inst16            ; LC_X39_Y16_N2 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_2|inst16            ; LC_X38_Y15_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_5|Smaple4sh16a:L3_3|inst16            ; LC_X39_Y17_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_5|inst21                              ; LC_X43_Y15_N4 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_5|inst24[0]                           ; LC_X41_Y13_N1 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_5|inst24[1]                           ; LC_X41_Y14_N2 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_5|inst24[2]                           ; LC_X41_Y14_N0 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_5|inst24[3]                           ; LC_X41_Y15_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_5|inst27                              ; LC_X42_Y17_N3 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_0|inst16            ; LC_X32_Y13_N1 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_1|inst16            ; LC_X32_Y10_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_2|inst16            ; LC_X32_Y12_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_6|Smaple4sh16a:L3_3|inst16            ; LC_X33_Y14_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_6|inst21                              ; LC_X31_Y11_N9 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_6|inst24[0]                           ; LC_X32_Y8_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_6|inst24[1]                           ; LC_X32_Y8_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_6|inst24[2]                           ; LC_X32_Y14_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_6|inst24[3]                           ; LC_X32_Y14_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_6|inst27                              ; LC_X31_Y11_N7 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_0|inst16            ; LC_X39_Y10_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_1|inst16            ; LC_X38_Y8_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_2|inst16            ; LC_X38_Y9_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_7|Smaple4sh16a:L3_3|inst16            ; LC_X37_Y8_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_7|inst21                              ; LC_X45_Y10_N9 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_7|inst24[0]                           ; LC_X44_Y10_N3 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_7|inst24[1]                           ; LC_X42_Y8_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_7|inst24[2]                           ; LC_X42_Y8_N7  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_7|inst24[3]                           ; LC_X42_Y8_N5  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_1|GRP4ch:L2_7|inst27                              ; LC_X42_Y11_N9 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_0|Smaple4sh16a:L3_0|inst16            ; LC_X52_Y29_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_0|Smaple4sh16a:L3_1|inst16            ; LC_X55_Y29_N2 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_0|Smaple4sh16a:L3_2|inst16            ; LC_X53_Y30_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_0|Smaple4sh16a:L3_3|inst16            ; LC_X55_Y30_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_0|inst21                              ; LC_X48_Y24_N9 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_0|inst24[0]                           ; LC_X46_Y26_N8 ; 12      ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_0|inst24[1]                           ; LC_X47_Y26_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_0|inst24[2]                           ; LC_X47_Y26_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_0|inst24[3]                           ; LC_X47_Y26_N1 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_0|inst27                              ; LC_X48_Y24_N6 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_0|inst16            ; LC_X54_Y28_N5 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_1|inst16            ; LC_X48_Y28_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_2|inst16            ; LC_X52_Y30_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_1|Smaple4sh16a:L3_3|inst16            ; LC_X51_Y28_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_1|inst21                              ; LC_X48_Y24_N1 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_1|inst24[0]                           ; LC_X46_Y26_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_1|inst24[1]                           ; LC_X46_Y26_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_1|inst24[2]                           ; LC_X47_Y26_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_1|inst24[3]                           ; LC_X47_Y26_N7 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_1|inst27                              ; LC_X48_Y24_N8 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_0|inst16            ; LC_X54_Y25_N7 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_1|inst16            ; LC_X56_Y24_N9 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_2|inst16            ; LC_X55_Y23_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_2|Smaple4sh16a:L3_3|inst16            ; LC_X54_Y23_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_2|inst21                              ; LC_X47_Y23_N8 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_2|inst24[0]                           ; LC_X46_Y24_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_2|inst24[1]                           ; LC_X46_Y24_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_2|inst24[2]                           ; LC_X46_Y24_N9 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_2|inst24[3]                           ; LC_X46_Y24_N7 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_2|inst27                              ; LC_X47_Y23_N3 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_0|inst16            ; LC_X47_Y22_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_1|inst16            ; LC_X48_Y20_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_2|inst16            ; LC_X46_Y19_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_3|Smaple4sh16a:L3_3|inst16            ; LC_X45_Y21_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_3|inst21                              ; LC_X47_Y23_N2 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_3|inst24[0]                           ; LC_X45_Y18_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_3|inst24[1]                           ; LC_X45_Y18_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_3|inst24[2]                           ; LC_X45_Y18_N3 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_3|inst24[3]                           ; LC_X31_Y18_N2 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_3|inst27                              ; LC_X47_Y23_N9 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_0|inst16            ; LC_X46_Y14_N9 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_1|inst16            ; LC_X48_Y18_N9 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_2|inst16            ; LC_X44_Y13_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_4|Smaple4sh16a:L3_3|inst16            ; LC_X47_Y11_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_4|inst21                              ; LC_X48_Y14_N1 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_4|inst24[0]                           ; LC_X44_Y14_N4 ; 12      ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_4|inst24[1]                           ; LC_X44_Y14_N9 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_4|inst24[2]                           ; LC_X44_Y15_N2 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_4|inst24[3]                           ; LC_X44_Y15_N7 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_4|inst27                              ; LC_X48_Y14_N7 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_0|inst16            ; LC_X56_Y16_N1 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_1|inst16            ; LC_X47_Y17_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_2|inst16            ; LC_X45_Y16_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_5|Smaple4sh16a:L3_3|inst16            ; LC_X54_Y16_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_5|inst21                              ; LC_X48_Y14_N2 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_5|inst24[0]                           ; LC_X47_Y18_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_5|inst24[1]                           ; LC_X47_Y18_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_5|inst24[2]                           ; LC_X44_Y15_N4 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_5|inst24[3]                           ; LC_X44_Y15_N6 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_5|inst27                              ; LC_X48_Y14_N4 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_0|inst16            ; LC_X54_Y12_N4 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_1|inst16            ; LC_X56_Y14_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_2|inst16            ; LC_X55_Y14_N2 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_6|Smaple4sh16a:L3_3|inst16            ; LC_X53_Y11_N6 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_6|inst21                              ; LC_X48_Y11_N8 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_6|inst24[0]                           ; LC_X47_Y13_N2 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_6|inst24[1]                           ; LC_X47_Y13_N3 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_6|inst24[2]                           ; LC_X47_Y13_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_6|inst24[3]                           ; LC_X47_Y13_N1 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_6|inst27                              ; LC_X48_Y11_N3 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_0|inst16            ; LC_X55_Y9_N7  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_1|inst16            ; LC_X53_Y10_N8 ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_2|inst16            ; LC_X52_Y9_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_7|Smaple4sh16a:L3_3|inst16            ; LC_X54_Y9_N1  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_7|inst21                              ; LC_X48_Y11_N5 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_7|inst24[0]                           ; LC_X47_Y10_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_7|inst24[1]                           ; LC_X47_Y8_N3  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_7|inst24[2]                           ; LC_X47_Y8_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_7|inst24[3]                           ; LC_X47_Y8_N5  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; GRP32ch:L1_2|GRP4ch:L2_7|inst27                              ; LC_X48_Y11_N9 ; 60      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; GRP32ch:L1_2|inst5[1]                                        ; LC_X41_Y17_N6 ; 9       ; Sync. load                            ; no     ; --                   ; --               ;
; LCLK                                                         ; PIN_K5        ; 481     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ;
; PipeTime3:inst29|ChTSCount3:inst5|inst                       ; LC_X26_Y21_N8 ; 14      ; Sync. clear                           ; no     ; --                   ; --               ;
; PipeTime3:inst29|ChTSCount3:inst7|inst                       ; LC_X29_Y20_N8 ; 19      ; Sync. clear                           ; no     ; --                   ; --               ;
; PipeTime3:inst29|inst23[0]                                   ; LC_X30_Y18_N2 ; 9       ; Sync. load                            ; no     ; --                   ; --               ;
; PipeTime3:inst29|inst23[1]                                   ; LC_X30_Y18_N5 ; 9       ; Sync. load                            ; no     ; --                   ; --               ;
; PipeTime3:inst29|inst23[2]                                   ; LC_X45_Y18_N0 ; 9       ; Sync. load                            ; no     ; --                   ; --               ;
; PipeTime3:inst29|inst28                                      ; LC_X43_Y12_N5 ; 2       ; Sync. clear                           ; no     ; --                   ; --               ;
; PipeTime3:inst29|inst30                                      ; LC_X28_Y20_N0 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; PipeTime3:inst29|inst31                                      ; LC_X28_Y19_N8 ; 20      ; Sync. load                            ; no     ; --                   ; --               ;
; PipeTime3:inst29|inst55                                      ; LC_X43_Y5_N7  ; 22      ; Clock enable                          ; no     ; --                   ; --               ;
; PipeTime3:inst29|inst64                                      ; LC_X22_Y26_N9 ; 30      ; Sync. load                            ; no     ; --                   ; --               ;
; TrigSeq3:inst32|Pulser1:inst46|inst70                        ; LC_X25_Y21_N4 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ;
; TrigSeq3:inst32|inst45~0                                     ; LC_X39_Y24_N2 ; 10      ; Sync. load                            ; no     ; --                   ; --               ;
; ZeroSuppr3:inst31|ChTSCount3:inst21|inst                     ; LC_X21_Y27_N8 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ;
; ZeroSuppr3:inst31|inst19                                     ; LC_X23_Y25_N3 ; 1       ; Write enable                          ; no     ; --                   ; --               ;
; ZeroSuppr3:inst31|inst24~0                                   ; LC_X22_Y25_N1 ; 10      ; Write enable                          ; no     ; --                   ; --               ;
; altpll0:inst7|altpll:altpll_component|_clk0                  ; PLL_2         ; 3734    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ;
; altpll0:inst7|altpll:altpll_component|_clk1                  ; PLL_2         ; 288     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ;
; coin_reference:inst2|A_MASK[0]~0                             ; LC_X25_Y23_N6 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|A_MASK[16]~1                            ; LC_X25_Y23_N3 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|B_MASK[0]~1                             ; LC_X22_Y21_N6 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|B_MASK[16]~2                            ; LC_X22_Y21_N7 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|C_CONTROL[14]~0                         ; LC_X25_Y23_N1 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|C_CONTROL[16]~1                         ; LC_X22_Y21_N5 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|C_MASK[14]~0                            ; LC_X22_Y21_N8 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|C_MASK[16]~1                            ; LC_X22_Y21_N4 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|D_CONTROL[1]~3                          ; LC_X27_Y24_N4 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|D_CONTROL[31]~2                         ; LC_X26_Y23_N6 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|D_DATA[0]~0                             ; LC_X28_Y27_N4 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|D_DATA[31]~1                            ; LC_X30_Y24_N2 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|ENABLE_CNT~0                            ; LC_X9_Y21_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|E_CONTROL[1]~0                          ; LC_X29_Y21_N3 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|E_CONTROL[31]~1                         ; LC_X26_Y23_N4 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|E_DATA[0]~0                             ; LC_X30_Y21_N6 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|E_DATA[31]~1                            ; LC_X30_Y22_N1 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|Equal0~1                                ; LC_X9_Y20_N1  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ;
; coin_reference:inst2|F_CONTROL[1]~0                          ; LC_X29_Y21_N4 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|F_CONTROL[31]~1                         ; LC_X27_Y27_N4 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|GATEWIDTH[15]~0                         ; LC_X22_Y21_N1 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|MODE[3]                                 ; LC_X25_Y20_N5 ; 32      ; Sync. load                            ; no     ; --                   ; --               ;
; coin_reference:inst2|MODE[5]~0                               ; LC_X22_Y21_N9 ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|Mux1                                    ; LC_X8_Y20_N7  ; 2       ; Clock                                 ; no     ; --                   ; --               ;
; coin_reference:inst2|Mux4                                    ; LC_X8_Y16_N2  ; 18      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ;
; coin_reference:inst2|PDL_CONTROL[1]                          ; PIN_B15       ; 18      ; Output enable                         ; no     ; --                   ; --               ;
; coin_reference:inst2|PDL_CONTROL[1]~0                        ; LC_X28_Y23_N4 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|PDL_DATA[7]~0                           ; LC_X29_Y22_N5 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|P_COINC~0                               ; LC_X17_Y23_N6 ; 1       ; Async. clear                          ; no     ; --                   ; --               ;
; coin_reference:inst2|P_DLO_DELAY~0                           ; LC_X17_Y23_N5 ; 19      ; Async. clear                          ; yes    ; Global Clock         ; GCLK3            ;
; coin_reference:inst2|SCRATCH[15]~0                           ; LC_X23_Y25_N1 ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; coin_reference:inst2|WideOr0                                 ; LC_X17_Y23_N4 ; 1       ; Clock                                 ; no     ; --                   ; --               ;
; nLRESET                                                      ; PIN_A14       ; 398     ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK7            ;
; v1495usr_hal:inst3|a395x_if:I2|DIR_i                         ; LC_X28_Y26_N8 ; 24      ; Output enable                         ; no     ; --                   ; --               ;
; v1495usr_hal:inst3|a395x_if:I2|mask_i8_x                     ; LC_X36_Y29_N5 ; 8       ; Output enable                         ; no     ; --                   ; --               ;
; v1495usr_hal:inst3|a395x_if_1:I3|DIR_i                       ; LC_X36_Y21_N9 ; 24      ; Output enable                         ; no     ; --                   ; --               ;
; v1495usr_hal:inst3|a395x_if_1:I3|mask_i8_x                   ; LC_X33_Y21_N3 ; 8       ; Output enable                         ; no     ; --                   ; --               ;
; v1495usr_hal:inst3|a395x_if_2:I4|DIR_i                       ; LC_X30_Y11_N3 ; 24      ; Output enable                         ; no     ; --                   ; --               ;
; v1495usr_hal:inst3|a395x_if_2:I4|mask_i8_x                   ; LC_X30_Y11_N8 ; 8       ; Output enable                         ; no     ; --                   ; --               ;
; v1495usr_hal:inst3|led_if:I8|TICK[0]                         ; LC_X67_Y29_N7 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; v1495usr_hal:inst3|led_if:I8|TICK[1]                         ; LC_X67_Y29_N8 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; v1495usr_hal:inst3|localbusif:I1|ADDR_s_0_sqmuxa_0_a2_0_a2_x ; LC_X26_Y27_N5 ; 18      ; Clock enable                          ; no     ; --                   ; --               ;
; v1495usr_hal:inst3|localbusif:I1|REG_RDEN_i_x                ; LC_X26_Y27_N8 ; 17      ; Clock enable                          ; no     ; --                   ; --               ;
; v1495usr_hal:inst3|localbusif:I1|un2_lad_oe_i_0_a2_x         ; LC_X26_Y27_N9 ; 32      ; Output enable                         ; no     ; --                   ; --               ;
+--------------------------------------------------------------+---------------+---------+---------------------------------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                     ;
+---------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                        ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------+---------------+---------+----------------------+------------------+
; GIN[0]                                      ; PIN_L14       ; 2       ; Global Clock         ; GCLK6            ;
; GLB1                                        ; LC_X8_Y16_N6  ; 4212    ; Global Clock         ; GCLK0            ;
; LCLK                                        ; PIN_K5        ; 481     ; Global Clock         ; GCLK2            ;
; altpll0:inst7|altpll:altpll_component|_clk0 ; PLL_2         ; 3734    ; Global Clock         ; GCLK4            ;
; altpll0:inst7|altpll:altpll_component|_clk1 ; PLL_2         ; 288     ; Global Clock         ; GCLK5            ;
; coin_reference:inst2|Mux4                   ; LC_X8_Y16_N2  ; 18      ; Global Clock         ; GCLK1            ;
; coin_reference:inst2|P_DLO_DELAY~0          ; LC_X17_Y23_N5 ; 19      ; Global Clock         ; GCLK3            ;
; nLRESET                                     ; PIN_A14       ; 398     ; Global Clock         ; GCLK7            ;
+---------------------------------------------+---------------+---------+----------------------+------------------+


+----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                ;
+------------------------------------------------------+---------+
; Name                                                 ; Fan-Out ;
+------------------------------------------------------+---------+
; GRP32ch:L1_1|GRP4ch:L2_6|RLCLK6[0]                   ; 323     ;
; GRP32ch:L1_1|GRP4ch:L2_6|RLCLK6[1]                   ; 323     ;
; GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst30|inst105[4] ; 261     ;
; DLYPW_IO3:inst30|inst50[3]                           ; 96      ;
; DLYPW_IO3:inst30|inst50[2]                           ; 96      ;
; DLYPW_IO3:inst30|inst50[1]                           ; 96      ;
; DLYPW_IO3:inst30|inst50[0]                           ; 96      ;
; DLYPW_IO3:inst30|inst50[7]                           ; 96      ;
; DLYPW_IO3:inst30|inst50[6]                           ; 96      ;
; DLYPW_IO3:inst30|inst50[5]                           ; 96      ;
; DLYPW_IO3:inst30|inst50[4]                           ; 96      ;
; GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|inst105[3] ; 87      ;
; GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|inst105[0] ; 86      ;
; GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|inst105[2] ; 86      ;
; GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|inst105[1] ; 86      ;
; ~GND                                                 ; 82      ;
; GRP32ch:L1_0|RLCLK8[0]                               ; 80      ;
; GRP32ch:L1_0|RLCLK8[1]                               ; 80      ;
; code_460:inst33|B[6]                                 ; 79      ;
; code_460:inst33|B[7]                                 ; 78      ;
; code_460:inst33|B[8]                                 ; 78      ;
; code_460:inst33|B[9]                                 ; 72      ;
; TrigSeq3:inst32|MCL2                                 ; 72      ;
; code_460:inst33|B[5]                                 ; 71      ;
; GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[4] ; 65      ;
; GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[4] ; 65      ;
; GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[4] ; 65      ;
; GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[4] ; 65      ;
; code_460:inst33|B[10]                                ; 65      ;
; code_460:inst33|E[6]                                 ; 62      ;
; code_460:inst33|E[9]                                 ; 62      ;
; code_460:inst33|E[10]                                ; 61      ;
; code_460:inst33|E[4]                                 ; 60      ;
; code_460:inst33|E[5]                                 ; 60      ;
; GRP32ch:L1_2|GRP4ch:L2_3|inst27                      ; 60      ;
; GRP32ch:L1_2|GRP4ch:L2_0|inst27                      ; 60      ;
; GRP32ch:L1_2|GRP4ch:L2_2|inst27                      ; 60      ;
; GRP32ch:L1_2|GRP4ch:L2_1|inst27                      ; 60      ;
; GRP32ch:L1_2|GRP4ch:L2_7|inst27                      ; 60      ;
; GRP32ch:L1_2|GRP4ch:L2_4|inst27                      ; 60      ;
; GRP32ch:L1_2|GRP4ch:L2_5|inst27                      ; 60      ;
; GRP32ch:L1_2|GRP4ch:L2_6|inst27                      ; 60      ;
; GRP32ch:L1_1|GRP4ch:L2_3|inst27                      ; 60      ;
; GRP32ch:L1_1|GRP4ch:L2_0|inst27                      ; 60      ;
; GRP32ch:L1_1|GRP4ch:L2_2|inst27                      ; 60      ;
; GRP32ch:L1_1|GRP4ch:L2_1|inst27                      ; 60      ;
; GRP32ch:L1_1|GRP4ch:L2_7|inst27                      ; 60      ;
; GRP32ch:L1_1|GRP4ch:L2_4|inst27                      ; 60      ;
; GRP32ch:L1_1|GRP4ch:L2_5|inst27                      ; 60      ;
; GRP32ch:L1_1|GRP4ch:L2_6|inst27                      ; 60      ;
+------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+-------------+
; Name                                                                                                                 ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF           ; Location    ;
+----------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+-------------+
; DLYPW_IO3:inst30|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ALTSYNCRAM        ; M4K  ; True Dual Port   ; Dual Clocks ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; DelayMem1.mif ; M4K_X19_Y22 ;
; GRP32ch:L1_0|GRP4ch:L2_0|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y21 ;
; GRP32ch:L1_0|GRP4ch:L2_1|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X19_Y6  ;
; GRP32ch:L1_0|GRP4ch:L2_2|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y20 ;
; GRP32ch:L1_0|GRP4ch:L2_3|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X19_Y10 ;
; GRP32ch:L1_0|GRP4ch:L2_4|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X19_Y15 ;
; GRP32ch:L1_0|GRP4ch:L2_5|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X19_Y14 ;
; GRP32ch:L1_0|GRP4ch:L2_6|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X19_Y11 ;
; GRP32ch:L1_0|GRP4ch:L2_7|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X19_Y8  ;
; GRP32ch:L1_1|GRP4ch:L2_0|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y22 ;
; GRP32ch:L1_1|GRP4ch:L2_1|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y17 ;
; GRP32ch:L1_1|GRP4ch:L2_2|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y18 ;
; GRP32ch:L1_1|GRP4ch:L2_3|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y19 ;
; GRP32ch:L1_1|GRP4ch:L2_4|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y7  ;
; GRP32ch:L1_1|GRP4ch:L2_5|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y11 ;
; GRP32ch:L1_1|GRP4ch:L2_6|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X19_Y7  ;
; GRP32ch:L1_1|GRP4ch:L2_7|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y6  ;
; GRP32ch:L1_2|GRP4ch:L2_0|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y24 ;
; GRP32ch:L1_2|GRP4ch:L2_1|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y26 ;
; GRP32ch:L1_2|GRP4ch:L2_2|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y25 ;
; GRP32ch:L1_2|GRP4ch:L2_3|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y23 ;
; GRP32ch:L1_2|GRP4ch:L2_4|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y14 ;
; GRP32ch:L1_2|GRP4ch:L2_5|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y15 ;
; GRP32ch:L1_2|GRP4ch:L2_6|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y12 ;
; GRP32ch:L1_2|GRP4ch:L2_7|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 512          ; 9            ; 128          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4608 ; 512                         ; 9                           ; 128                         ; 36                          ; 4608                ; 1    ; None          ; M4K_X49_Y9  ;
; ZeroSuppr3:inst31|lpm_ram_dp4:inst17|altsyncram:altsyncram_component|altsyncram_oi72:auto_generated|ALTSYNCRAM       ; M4K  ; True Dual Port   ; Dual Clocks ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; DelayMem1.mif ; M4K_X19_Y26 ;
+----------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; C4s                        ; 8,285 / 48,240 ( 17 % )  ;
; Direct links               ; 1,630 / 69,520 ( 2 % )   ;
; Global clocks              ; 8 / 8 ( 100 % )          ;
; LAB clocks                 ; 168 / 384 ( 44 % )       ;
; LUT chains                 ; 305 / 18,054 ( 2 % )     ;
; Local interconnects        ; 13,458 / 69,520 ( 19 % ) ;
; M4K buffers                ; 908 / 2,304 ( 39 % )     ;
; R4s                        ; 11,627 / 45,520 ( 26 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 8.27) ; Number of LABs  (Total = 1196) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 47                             ;
; 2                                          ; 19                             ;
; 3                                          ; 27                             ;
; 4                                          ; 23                             ;
; 5                                          ; 71                             ;
; 6                                          ; 53                             ;
; 7                                          ; 81                             ;
; 8                                          ; 103                            ;
; 9                                          ; 150                            ;
; 10                                         ; 622                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.40) ; Number of LABs  (Total = 1196) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 87                             ;
; 1 Async. load                      ; 1                              ;
; 1 Clock                            ; 1031                           ;
; 1 Clock enable                     ; 155                            ;
; 1 Sync. clear                      ; 26                             ;
; 1 Sync. load                       ; 125                            ;
; 2 Async. clears                    ; 3                              ;
; 2 Clock enables                    ; 95                             ;
; 2 Clocks                           ; 150                            ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 8.67) ; Number of LABs  (Total = 1196) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 0                              ;
; 1                                           ; 47                             ;
; 2                                           ; 19                             ;
; 3                                           ; 27                             ;
; 4                                           ; 22                             ;
; 5                                           ; 71                             ;
; 6                                           ; 47                             ;
; 7                                           ; 77                             ;
; 8                                           ; 75                             ;
; 9                                           ; 116                            ;
; 10                                          ; 551                            ;
; 11                                          ; 42                             ;
; 12                                          ; 44                             ;
; 13                                          ; 21                             ;
; 14                                          ; 31                             ;
; 15                                          ; 5                              ;
; 16                                          ; 1                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 5.08) ; Number of LABs  (Total = 1196) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 113                            ;
; 2                                               ; 129                            ;
; 3                                               ; 170                            ;
; 4                                               ; 120                            ;
; 5                                               ; 170                            ;
; 6                                               ; 130                            ;
; 7                                               ; 97                             ;
; 8                                               ; 96                             ;
; 9                                               ; 53                             ;
; 10                                              ; 113                            ;
; 11                                              ; 2                              ;
; 12                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 11.03) ; Number of LABs  (Total = 1196) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 50                             ;
; 3                                            ; 7                              ;
; 4                                            ; 31                             ;
; 5                                            ; 97                             ;
; 6                                            ; 28                             ;
; 7                                            ; 69                             ;
; 8                                            ; 71                             ;
; 9                                            ; 62                             ;
; 10                                           ; 78                             ;
; 11                                           ; 107                            ;
; 12                                           ; 189                            ;
; 13                                           ; 72                             ;
; 14                                           ; 98                             ;
; 15                                           ; 58                             ;
; 16                                           ; 42                             ;
; 17                                           ; 28                             ;
; 18                                           ; 20                             ;
; 19                                           ; 25                             ;
; 20                                           ; 16                             ;
; 21                                           ; 36                             ;
; 22                                           ; 9                              ;
; 23                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                  ;
+---------------------------------------------+----------------------+-------------------+
; Source Clock(s)                             ; Destination Clock(s) ; Delay Added in ns ;
+---------------------------------------------+----------------------+-------------------+
; altpll0:inst7|altpll:altpll_component|_clk0 ; GLB1                 ; 3.52116           ;
+---------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Wed May 28 07:53:59 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off SeaQuestTrig1 -c SeaQuestTrig1
Info: Selected device EP1C20F400C6 for design "SeaQuestTrig1"
Info: Implementing parameter values for PLL "altpll0:inst7|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll0:inst7|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 90 degrees (1177 ps) for altpll0:inst7|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C4F400C6 is compatible
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella24~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella23~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella26~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella22~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella25~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella21~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella20~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node DLYPW_IO3:inst30|lpm_counter7:inst18|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node DLYPW_IO3:inst30|lpm_counter7:inst18|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node DLYPW_IO3:inst30|lpm_counter7:inst18|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node DLYPW_IO3:inst30|lpm_counter7:inst18|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node DLYPW_IO3:inst30|lpm_counter7:inst18|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella4~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node DLYPW_IO3:inst30|lpm_counter7:inst18|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella5~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter9:inst6|lpm_counter:lpm_counter_component|cntr_9vj:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter9:inst6|lpm_counter:lpm_counter_component|cntr_9vj:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter9:inst6|lpm_counter:lpm_counter_component|cntr_9vj:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella4~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella5~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella6~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella7~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella5~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella4~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst3|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella7~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst3|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella6~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst3|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella5~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst3|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella4~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|ChTSCount3:inst21|lpm_counter9:inst6|lpm_counter:lpm_counter_component|cntr_9vj:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst3|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst3|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst3|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node ZeroSuppr3:inst31|lpm_counter11:inst3|lpm_counter:lpm_counter_component|cntr_jqj:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella19~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella18~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node TrigSeq3:inst32|lpm_counter3:inst42|lpm_counter:lpm_counter_component|cntr_nak:auto_generated|counter_cella8~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella17~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node TrigSeq3:inst32|lpm_counter3:inst42|lpm_counter:lpm_counter_component|cntr_nak:auto_generated|counter_cella7~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella16~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node TrigSeq3:inst32|lpm_counter3:inst42|lpm_counter:lpm_counter_component|cntr_nak:auto_generated|counter_cella6~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella4~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella4~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella5~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter10:inst1|lpm_counter:lpm_counter_component|cntr_08j:auto_generated|counter_cella5~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella15~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node TrigSeq3:inst32|lpm_counter3:inst42|lpm_counter:lpm_counter_component|cntr_nak:auto_generated|counter_cella5~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|lpm_counter7:inst2|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella5~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella4~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst5|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella5~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella4~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter8:inst5|lpm_counter:lpm_counter_component|cntr_1gj:auto_generated|counter_cella5~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|inst4[0]~1 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|inst4[1]~3 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|inst4[2]~5 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|inst4[3]~7 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|inst4[4]~9 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|inst4[5]~11 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella14~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node TrigSeq3:inst32|lpm_counter3:inst42|lpm_counter:lpm_counter_component|cntr_nak:auto_generated|counter_cella4~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|lpm_counter7:inst2|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella4~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|lpm_counter7:inst2|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter9:inst6|lpm_counter:lpm_counter_component|cntr_9vj:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|lpm_counter7:inst2|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|lpm_counter7:inst2|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|lpm_counter7:inst2|lpm_counter:lpm_counter_component|cntr_9dh:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella13~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node TrigSeq3:inst32|lpm_counter3:inst42|lpm_counter:lpm_counter_component|cntr_nak:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter9:inst6|lpm_counter:lpm_counter_component|cntr_9vj:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella12~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node TrigSeq3:inst32|lpm_counter3:inst42|lpm_counter:lpm_counter_component|cntr_nak:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter9:inst6|lpm_counter:lpm_counter_component|cntr_9vj:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella11~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node TrigSeq3:inst32|lpm_counter3:inst42|lpm_counter:lpm_counter_component|cntr_nak:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node PipeTime3:inst29|ChTSCount3:inst7|lpm_counter9:inst6|lpm_counter:lpm_counter_component|cntr_9vj:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella10~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node TrigSeq3:inst32|lpm_counter3:inst42|lpm_counter:lpm_counter_component|cntr_nak:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[3]~3 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[2]~5 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[1]~7 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_1|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[0]~9 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[3]~3 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[2]~5 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[1]~7 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_0|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[0]~9 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_2|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[3]~3 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_2|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[2]~5 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_2|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[1]~7 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_2|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[0]~9 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[3]~3 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[2]~5 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[1]~7 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_1|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[0]~9 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[3]~3 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[2]~5 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[1]~7 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_0|GRP4ch:L2_7|ChTK16nsB:inst31|inst119[0]~9 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[3]~3 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[2]~5 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[1]~7 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node GRP32ch:L1_2|GRP4ch:L2_3|ChTK16nsB:inst31|inst119[0]~9 -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella9~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella8~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella7~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella6~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella5~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella4~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella3~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella2~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella1~COUT -- source does not feed directly to destination
Warning: Ignored Global Signal option from source node GLB1 to destination node lpm_counter2:inst11|lpm_counter:lpm_counter_component|cntr_neh:auto_generated|counter_cella0~COUT -- source does not feed directly to destination
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "GIN[0]" to use global clock
    Info: Promoted signal "altpll0:inst7|altpll:altpll_component|_clk0" to use global clock (user assigned)
    Info: Promoted signal "altpll0:inst7|altpll:altpll_component|_clk1" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Promoted logic cell "GLB1" with Global Signal logic option assignment
    Info: Fan-outs that use the Global signal logic option setting Global clock are assigned to the entire device
Info: Automatically promoted signal "LCLK" to use Global clock in PIN K5
Info: Automatically promoted signal "coin_reference:inst2|Mux4" to use Global clock
Info: Automatically promoted some destinations of signal "nLRESET" to use Global clock
    Info: Destination "coin_reference:inst2|P_COINC~0" may be non-global or may not use global clock
    Info: Destination "coin_reference:inst2|P_DLO_DELAY~0" may be non-global or may not use global clock
Info: Pin "nLRESET" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "coin_reference:inst2|P_DLO_DELAY~0" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter preparation operations ending: elapsed time is 00:00:08
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:24
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:41
Info: Estimated most critical path is memory to memory delay of 3.323 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X19_Y11; Fanout = 1; MEM Node = 'GRP32ch:L1_0|GRP4ch:L2_6|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ram_block1a0~porta_datain_reg0'
    Info: 2: + IC(0.000 ns) + CELL(3.323 ns) = 3.323 ns; Loc. = M4K_X19_Y11; Fanout = 0; MEM Node = 'GRP32ch:L1_0|GRP4ch:L2_6|lpm_ram_dp2:inst6|altsyncram:altsyncram_component|altsyncram_5gi1:auto_generated|ram_block1a0~porta_memory_reg0'
    Info: Total cell delay = 3.323 ns ( 100.00 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 21% of the available device resources
    Info: Peak interconnect usage is 42% of the available device resources in the region that extends from location X46_Y11 to location X57_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:07
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin FPGA[3] has a permanently disabled output enable
    Info: Pin FPGA[2] has a permanently disabled output enable
    Info: Pin FPGA[1] has a permanently disabled output enable
    Info: Pin FPGA[0] has a permanently disabled output enable
    Info: Pin SPARE[11] has a permanently disabled output enable
    Info: Pin SPARE[10] has a permanently disabled output enable
    Info: Pin SPARE[9] has a permanently disabled output enable
    Info: Pin SPARE[8] has a permanently disabled output enable
    Info: Pin SPARE[7] has a permanently disabled output enable
    Info: Pin SPARE[6] has a permanently disabled output enable
    Info: Pin SPARE[5] has a permanently disabled output enable
    Info: Pin SPARE[4] has a permanently disabled output enable
    Info: Pin SPARE[3] has a permanently disabled output enable
    Info: Pin SPARE[2] has a permanently disabled output enable
    Info: Pin SPARE[1] has a permanently disabled output enable
    Info: Pin SPARE[0] has a permanently disabled output enable
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 137 warnings
    Info: Peak virtual memory: 327 megabytes
    Info: Processing ended: Wed May 28 07:55:25 2014
    Info: Elapsed time: 00:01:26
    Info: Total CPU time (on all processors): 00:01:27


