CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,0),(ra,0),(rin,0),(rout,0),(sp,4092),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,4),(ra,0),(rin,0),(rout,0),(sp,4092),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,8),(ra,0),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,12),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,28),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,32),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,36),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,40),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,44),(ra,8),(rin,0),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,48),(ra,8),(rin,0),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,52),(ra,8),(rin,0),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,56),(ra,8),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,60),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,152),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,5),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,156),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,160),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,164),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,168),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,172),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,0),(pc,176),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,4),(pc,180),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,4),(pc,184),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,4),(pc,188),(ra,56),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,4),(pc,192),(ra,56),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,4),(pc,168),(ra,56),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,4),(pc,172),(ra,56),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,4),(pc,176),(ra,56),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,8),(pc,180),(ra,56),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,8),(pc,184),(ra,56),(rin,4),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,8),(pc,188),(ra,56),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,8),(pc,192),(ra,56),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,8),(pc,168),(ra,56),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,8),(pc,172),(ra,56),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,8),(pc,176),(ra,56),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,12),(pc,180),(ra,56),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,12),(pc,184),(ra,56),(rin,8),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,12),(pc,188),(ra,56),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,12),(pc,192),(ra,56),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,12),(pc,168),(ra,56),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,12),(pc,172),(ra,56),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,12),(pc,176),(ra,56),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,16),(pc,180),(ra,56),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,16),(pc,184),(ra,56),(rin,12),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,16),(pc,188),(ra,56),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,16),(pc,192),(ra,56),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,16),(pc,168),(ra,56),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,16),(pc,172),(ra,56),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,16),(pc,176),(ra,56),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,20),(pc,180),(ra,56),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,20),(pc,184),(ra,56),(rin,16),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,20),(pc,188),(ra,56),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,20),(pc,192),(ra,56),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,20),(pc,168),(ra,56),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,20),(pc,172),(ra,56),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,20),(pc,196),(ra,56),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,20),(pc,200),(ra,56),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,20),(pc,204),(ra,56),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,208),(ra,56),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,64),(ra,56),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,68),(ra,56),(rin,20),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,72),(ra,8),(rin,20),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,76),(ra,8),(rin,20),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,80),(ra,8),(rin,20),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,84),(ra,8),(rin,20),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,88),(ra,8),(rin,20),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,92),(ra,8),(rin,20),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,96),(ra,8),(rin,20),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,100),(ra,8),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,104),(ra,8),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,108),(ra,8),(rin,20),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,112),(ra,8),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,116),(ra,112),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,212),(ra,112),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,5),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,216),(ra,112),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,220),(ra,112),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,224),(ra,112),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,228),(ra,112),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,232),(ra,112),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,236),(ra,112),(rin,20),(rout,0),(sp,4076),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,240),(ra,112),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,244),(ra,112),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,220),(ra,112),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,224),(ra,112),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,228),(ra,112),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,232),(ra,112),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,236),(ra,112),(rin,20),(rout,4),(sp,4076),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,240),(ra,112),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,244),(ra,112),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,220),(ra,112),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,224),(ra,112),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,228),(ra,112),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,232),(ra,112),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,236),(ra,112),(rin,20),(rout,8),(sp,4076),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,240),(ra,112),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,244),(ra,112),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,220),(ra,112),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,224),(ra,112),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,228),(ra,112),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,232),(ra,112),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,236),(ra,112),(rin,20),(rout,12),(sp,4076),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,240),(ra,112),(rin,20),(rout,16),(sp,4076),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,244),(ra,112),(rin,20),(rout,16),(sp,4076),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,220),(ra,112),(rin,20),(rout,16),(sp,4076),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,224),(ra,112),(rin,20),(rout,16),(sp,4076),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,228),(ra,112),(rin,20),(rout,16),(sp,4076),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,232),(ra,112),(rin,20),(rout,16),(sp,4076),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,236),(ra,112),(rin,20),(rout,16),(sp,4076),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,240),(ra,112),(rin,20),(rout,20),(sp,4076),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,244),(ra,112),(rin,20),(rout,20),(sp,4076),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,220),(ra,112),(rin,20),(rout,20),(sp,4076),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,224),(ra,112),(rin,20),(rout,20),(sp,4076),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,248),(ra,112),(rin,20),(rout,20),(sp,4076),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,24),(pc,252),(ra,112),(rin,20),(rout,20),(sp,4076),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,256),(ra,112),(rin,20),(rout,20),(sp,4076),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,120),(ra,112),(rin,20),(rout,20),(sp,4076),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,124),(ra,112),(rin,20),(rout,20),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,128),(ra,8),(rin,20),(rout,20),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,132),(ra,8),(rin,20),(rout,20),(sp,4084),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,136),(ra,8),(rin,20),(rout,20),(sp,4084),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,140),(ra,8),(rin,20),(rout,20),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,5),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,144),(ra,8),(rin,20),(rout,20),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,5),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,148),(ra,8),(rin,20),(rout,20),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,5),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,16),(ra,8),(rin,20),(rout,20),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,5),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,20),(ra,8),(rin,20),(rout,20),(sp,4092),(tr,0)]}
CPU{regs: [(t0,0),(t1,5),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,28),(pc,24),(ra,0),(rin,20),(rout,20),(sp,4092),(tr,0)]}
Halt: stopping execution
Output: Hello
