<title>Post-PAR&nbsp;Static&nbsp;Timing&nbsp;Report</title><PRE><FONT&nbsp;FACE="Courier&nbsp;New",&nbsp;monotype><p&nbsp;align=left><b>Post-PAR&nbsp;Static&nbsp;Timing&nbsp;Report</b></p><b><center>Fri&nbsp;Nov&nbsp;11&nbsp;06:35:40&nbsp;2016</center></b><br><hr><br>--------------------------------------------------------------------------------<br>Release&nbsp;14.7&nbsp;Trace&nbsp;&nbsp;(lin64)<br>Copyright&nbsp;(c)&nbsp;1995-2013&nbsp;Xilinx,&nbsp;Inc.&nbsp;&nbsp;All&nbsp;rights&nbsp;reserved.<br><br>/opt/Xilinx/14.7/ISE_DS/ISE/bin/lin64/unwrapped/trce&nbsp;-intstyle&nbsp;ise&nbsp;-v&nbsp;3&nbsp;-s&nbsp;4&nbsp;-n<br>3&nbsp;-fastpaths&nbsp;-xml&nbsp;pcb.twx&nbsp;pcb.ncd&nbsp;-o&nbsp;pcb.twr&nbsp;pcb.pcf<br><br>Design&nbsp;file:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pcb.ncd<br>Physical&nbsp;constraint&nbsp;file:&nbsp;pcb.pcf<br>Device,package,speed:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;xc3s700an,fgg484,-4&nbsp;(PRODUCTION&nbsp;1.42&nbsp;2013-10-13)<br>Report&nbsp;level:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verbose&nbsp;report<br><br>Environment&nbsp;Variable&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Effect&nbsp;<br>--------------------&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;------&nbsp;<br>NONE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;No&nbsp;environment&nbsp;variables&nbsp;were&nbsp;set<br>--------------------------------------------------------------------------------<br><br>INFO:Timing:3412&nbsp;-&nbsp;To&nbsp;improve&nbsp;timing,&nbsp;see&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br>INFO:Timing:2752&nbsp;-&nbsp;To&nbsp;get&nbsp;complete&nbsp;path&nbsp;coverage,&nbsp;use&nbsp;the&nbsp;unconstrained&nbsp;paths&nbsp;<br>&nbsp;&nbsp;&nbsp;option.&nbsp;All&nbsp;paths&nbsp;that&nbsp;are&nbsp;not&nbsp;constrained&nbsp;will&nbsp;be&nbsp;reported&nbsp;in&nbsp;the&nbsp;<br>&nbsp;&nbsp;&nbsp;unconstrained&nbsp;paths&nbsp;section(s)&nbsp;of&nbsp;the&nbsp;report.<br>INFO:Timing:3339&nbsp;-&nbsp;The&nbsp;clock-to-out&nbsp;numbers&nbsp;in&nbsp;this&nbsp;timing&nbsp;report&nbsp;are&nbsp;based&nbsp;on&nbsp;<br>&nbsp;&nbsp;&nbsp;a&nbsp;50&nbsp;Ohm&nbsp;transmission&nbsp;line&nbsp;loading&nbsp;model.&nbsp;&nbsp;For&nbsp;the&nbsp;details&nbsp;of&nbsp;this&nbsp;model,&nbsp;<br>&nbsp;&nbsp;&nbsp;and&nbsp;for&nbsp;more&nbsp;information&nbsp;on&nbsp;accounting&nbsp;for&nbsp;different&nbsp;loading&nbsp;conditions,&nbsp;<br>&nbsp;&nbsp;&nbsp;please&nbsp;see&nbsp;the&nbsp;device&nbsp;datasheet.<br>INFO:Timing:3390&nbsp;-&nbsp;This&nbsp;architecture&nbsp;does&nbsp;not&nbsp;support&nbsp;a&nbsp;default&nbsp;System&nbsp;Jitter&nbsp;<br>&nbsp;&nbsp;&nbsp;value,&nbsp;please&nbsp;add&nbsp;SYSTEM_JITTER&nbsp;constraint&nbsp;to&nbsp;the&nbsp;UCF&nbsp;to&nbsp;modify&nbsp;the&nbsp;Clock&nbsp;<br>&nbsp;&nbsp;&nbsp;Uncertainty&nbsp;calculation.<br>INFO:Timing:3389&nbsp;-&nbsp;This&nbsp;architecture&nbsp;does&nbsp;not&nbsp;support&nbsp;'Discrete&nbsp;Jitter'&nbsp;and&nbsp;<br>&nbsp;&nbsp;&nbsp;'Phase&nbsp;Error'&nbsp;calculations,&nbsp;these&nbsp;terms&nbsp;will&nbsp;be&nbsp;zero&nbsp;in&nbsp;the&nbsp;Clock&nbsp;<br>&nbsp;&nbsp;&nbsp;Uncertainty&nbsp;calculation.&nbsp;&nbsp;Please&nbsp;make&nbsp;appropriate&nbsp;modification&nbsp;to&nbsp;<br>&nbsp;&nbsp;&nbsp;SYSTEM_JITTER&nbsp;to&nbsp;account&nbsp;for&nbsp;the&nbsp;unsupported&nbsp;Discrete&nbsp;Jitter&nbsp;and&nbsp;Phase&nbsp;<br>&nbsp;&nbsp;&nbsp;Error.<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;0&nbsp;paths&nbsp;analyzed,&nbsp;0&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;&nbsp;6.000ns.<br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;14.000ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;20.000ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;10.000ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;3.000ns&nbsp;(Tdcmpw_CLKIN_50_100)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;clock_inter_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;clock_inter_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y3.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clk_50m_in<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;14.000ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;high&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(high&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;20.000ns<br>&nbsp;&nbsp;High&nbsp;pulse:&nbsp;10.000ns<br>&nbsp;&nbsp;High&nbsp;pulse&nbsp;limit:&nbsp;3.000ns&nbsp;(Tdcmpw_CLKIN_50_100)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;clock_inter_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;clock_inter_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X2Y3.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clk_50m_in<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;14.000ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;20.000ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;10.000ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;3.000ns&nbsp;(Tdcmpw_CLKIN_50_100)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y0.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clk_50m_in<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;<br>from&nbsp;&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;&nbsp;divided&nbsp;by&nbsp;1.50&nbsp;to&nbsp;13.333&nbsp;nS&nbsp;<br>and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;6.666&nbsp;nS&nbsp;&nbsp;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;13019&nbsp;paths&nbsp;analyzed,&nbsp;1283&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors,&nbsp;0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;13.168ns.<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_11&nbsp;(SLICE_X23Y41.CE),&nbsp;57&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.165ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_11&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.062ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.106ns&nbsp;(0.577&nbsp;-&nbsp;0.683)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_11<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X0Y6.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y68.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.517&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y68.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<6><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_6.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X7Y67.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<6><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X7Y67.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<6><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_6<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.995&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<6><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.457&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.376&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.173&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg<11><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_11<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.062ns&nbsp;(6.137ns&nbsp;logic,&nbsp;6.925ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(47.0%&nbsp;logic,&nbsp;53.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.412ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_11&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.815ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.106ns&nbsp;(0.577&nbsp;-&nbsp;0.683)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_11<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X0Y6.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y62.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.791&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y62.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_5.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y66.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.589&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=12)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.233&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.457&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.376&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.173&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg<11><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_11<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.815ns&nbsp;(6.196ns&nbsp;logic,&nbsp;6.619ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.3%&nbsp;logic,&nbsp;51.7%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.424ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_11&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.803ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.106ns&nbsp;(0.577&nbsp;-&nbsp;0.683)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_11<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X0Y6.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y63.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.791&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y63.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_4.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y67.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.576&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y67.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=20)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.234&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.457&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.376&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.173&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg<11><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_11<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.803ns&nbsp;(6.196ns&nbsp;logic,&nbsp;6.607ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.4%&nbsp;logic,&nbsp;51.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_10&nbsp;(SLICE_X23Y41.CE),&nbsp;57&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.165ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_10&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.062ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.106ns&nbsp;(0.577&nbsp;-&nbsp;0.683)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X0Y6.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y68.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.517&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y68.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<6><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_6.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X7Y67.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<6><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X7Y67.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<6><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_6<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.995&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<6><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.457&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.376&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.173&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg<11><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.062ns&nbsp;(6.137ns&nbsp;logic,&nbsp;6.925ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(47.0%&nbsp;logic,&nbsp;53.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.412ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_10&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.815ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.106ns&nbsp;(0.577&nbsp;-&nbsp;0.683)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X0Y6.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y62.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.791&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y62.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_5.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y66.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.589&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=12)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.233&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.457&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.376&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.173&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg<11><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.815ns&nbsp;(6.196ns&nbsp;logic,&nbsp;6.619ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.3%&nbsp;logic,&nbsp;51.7%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.424ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_10&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.803ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.106ns&nbsp;(0.577&nbsp;-&nbsp;0.683)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X0Y6.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y63.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.791&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y63.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_4.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y67.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.576&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y67.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=20)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.234&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.457&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.376&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.173&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y41.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg<11><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_10<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.803ns&nbsp;(6.196ns&nbsp;logic,&nbsp;6.607ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.4%&nbsp;logic,&nbsp;51.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12&nbsp;(SLICE_X21Y41.CE),&nbsp;57&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.167ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.056ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.110ns&nbsp;(0.573&nbsp;-&nbsp;0.683)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X0Y6.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y68.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.517&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y68.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<6><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_6.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X7Y67.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<6><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X7Y67.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<6><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_6<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.995&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<6><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.457&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.376&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y41.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.167&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y41.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg<12><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.056ns&nbsp;(6.137ns&nbsp;logic,&nbsp;6.919ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(47.0%&nbsp;logic,&nbsp;53.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.414ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.809ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.110ns&nbsp;(0.573&nbsp;-&nbsp;0.683)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X0Y6.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y62.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.791&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y62.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_5.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y66.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.589&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=12)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.233&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.457&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.376&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y41.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.167&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y41.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg<12><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.809ns&nbsp;(6.196ns&nbsp;logic,&nbsp;6.613ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.4%&nbsp;logic,&nbsp;51.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.426ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.797ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.110ns&nbsp;(0.573&nbsp;-&nbsp;0.683)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_X0Y6.DOA5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Trcko_DOWA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.498&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y63.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.791&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/instruction<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y63.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/reg_loop_register_bit_4.SLICEM_F<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y67.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.576&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/sy<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X8Y67.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/operand_select_mux_4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=20)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.234&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/port_id<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X9Y66.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N4<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel_1_cmp_eq00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.457&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/pi_blk_sel<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y52.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_bank_reg_not000111<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.376&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X23Y40.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_7_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y41.CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.167&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y41.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tceck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.311&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg<12><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12.797ns&nbsp;(6.196ns&nbsp;logic,&nbsp;6.601ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.4%&nbsp;logic,&nbsp;51.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Hold&nbsp;Paths:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;divided&nbsp;by&nbsp;1.50&nbsp;to&nbsp;13.333&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;6.666&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_1/F&nbsp;(SLICE_X4Y53.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.740ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_1&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_1/F&nbsp;(RAM)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.751ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.011ns&nbsp;(0.099&nbsp;-&nbsp;0.088)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_1&nbsp;to&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_1/F<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X5Y51.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y53.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.413&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y53.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.126&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_pop_data<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_1/F<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.751ns&nbsp;(0.338ns&nbsp;logic,&nbsp;0.413ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(45.0%&nbsp;logic,&nbsp;55.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_1/G&nbsp;(SLICE_X4Y53.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.740ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_1&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_1/G&nbsp;(RAM)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.751ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.011ns&nbsp;(0.099&nbsp;-&nbsp;0.088)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_1&nbsp;to&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_1/G<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X5Y51.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y53.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.413&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y53.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.126&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_pop_data<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_1/G<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.751ns&nbsp;(0.338ns&nbsp;logic,&nbsp;0.413ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(45.0%&nbsp;logic,&nbsp;55.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_5/F&nbsp;(SLICE_X4Y55.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.747ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_5&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_5/F&nbsp;(RAM)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.751ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.004ns&nbsp;(0.088&nbsp;-&nbsp;0.084)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;13.333ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_5&nbsp;to&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_5/F<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X5Y53.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/pc_loop_register_bit_5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y55.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.413&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/address<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y55.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.126&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_pop_data<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/stack_bit_5/F<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.751ns&nbsp;(0.338ns&nbsp;logic,&nbsp;0.413ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(45.0%&nbsp;logic,&nbsp;55.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;divided&nbsp;by&nbsp;1.50&nbsp;to&nbsp;13.333&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;6.666&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br>Slack:&nbsp;10.157ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;13.333ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.176ns&nbsp;(314.861MHz)&nbsp;(Trper_CLKA)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18/CLKA<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/picoblaze_inst/picocode_inst/ram_1024_x_18/CLKA<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;RAMB16_X0Y6.CLKA<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clk_75m<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;10.331ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;13.333ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.002ns&nbsp;(333.111MHz)&nbsp;()<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKFX<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;clock_gen_inst/DCM_SP_INST/CLKFX<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y0.CLKFX<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clock_gen_inst/CLKFX_BUF<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;11.731ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;13.333ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;6.666ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;0.801ns&nbsp;(Tcl)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_result<2>/CLK<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/picoblaze_inst/kcpsm3_inst/logical_flop_2/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;SLICE_X8Y68.CLK<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;clk_75m<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_inter_gen_inst/CLKFX_BUF"&nbsp;<br>derived&nbsp;from&nbsp;&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;&nbsp;divided&nbsp;by&nbsp;2.40&nbsp;to&nbsp;<br>8.333&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;&nbsp;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;0&nbsp;paths&nbsp;analyzed,&nbsp;0&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;&nbsp;4.800ns.<br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_inter_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;divided&nbsp;by&nbsp;2.40&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br>Slack:&nbsp;3.532ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;8.333ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;4.166ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;2.400ns&nbsp;(Tdcmpw_CLKIN_100_150)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y3.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;mem_clk_s<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;3.532ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;high&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(high&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;8.333ns<br>&nbsp;&nbsp;High&nbsp;pulse:&nbsp;4.166ns<br>&nbsp;&nbsp;High&nbsp;pulse&nbsp;limit:&nbsp;2.400ns&nbsp;(Tdcmpw_CLKIN_100_150)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y3.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;mem_clk_s<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;4.334ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;8.333ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.999ns&nbsp;(250.063MHz)&nbsp;(Tdcmpc)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y3.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;mem_clk_s<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm"&nbsp;<br>derived&nbsp;from&nbsp;&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_inter_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;<br>from&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;divided&nbsp;by&nbsp;2.40&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;and&nbsp;<br>duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;&nbsp;&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;<br>4.166&nbsp;nS&nbsp;&nbsp;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;52&nbsp;paths&nbsp;analyzed,&nbsp;52&nbsp;endpoints&nbsp;analyzed,&nbsp;52&nbsp;failing&nbsp;endpoints<br>&nbsp;52&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(52&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors,&nbsp;0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;54.189ns.<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180&nbsp;(SLICE_X32Y31.SR),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-4.584ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.833ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.847ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)(Component&nbsp;delays&nbsp;alone&nbsp;exceeds&nbsp;constraint)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.570ns&nbsp;(1.849&nbsp;-&nbsp;2.419)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;53.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;54.166ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X33Y25.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/fpga_rst<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;mem_rst_s_n1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y28.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.668&nbsp;&nbsp;&nbsp;mem_rst_s_n<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y28.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_o_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_1_or00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.911&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_1_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y31.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_rst180<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.847ns&nbsp;(2.861ns&nbsp;logic,&nbsp;1.986ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(59.0%&nbsp;logic,&nbsp;41.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_1&nbsp;(SLICE_X32Y32.SR),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-4.583ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_1&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.833ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.843ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)(Component&nbsp;delays&nbsp;alone&nbsp;exceeds&nbsp;constraint)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.573ns&nbsp;(1.846&nbsp;-&nbsp;2.419)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;53.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;54.166ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_1<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X33Y25.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/fpga_rst<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;mem_rst_s_n1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y28.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.668&nbsp;&nbsp;&nbsp;mem_rst_s_n<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y28.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_o_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_1_or00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y32.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.907&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_1_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y32.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_1<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.843ns&nbsp;(2.861ns&nbsp;logic,&nbsp;1.982ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(59.1%&nbsp;logic,&nbsp;40.9%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_o&nbsp;(SLICE_X35Y30.SR),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-4.222ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_o&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.833ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.480ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)(Component&nbsp;delays&nbsp;alone&nbsp;exceeds&nbsp;constraint)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.575ns&nbsp;(1.844&nbsp;-&nbsp;2.419)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;53.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;54.166ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_o<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X33Y25.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/fpga_rst<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;mem_rst_s_n1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y28.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.622&nbsp;&nbsp;&nbsp;mem_rst_s_n<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y28.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_o_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_o_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X35Y30.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.605&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_o_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X35Y30.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_o<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst180_o<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.480ns&nbsp;(2.846ns&nbsp;logic,&nbsp;1.634ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(63.5%&nbsp;logic,&nbsp;36.5%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Hold&nbsp;Paths:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm"&nbsp;derived&nbsp;from<br>&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_inter_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;from&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;divided&nbsp;by&nbsp;2.40&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/synchro_buffer_init_done/use_fdc.fda&nbsp;(SLICE_X27Y59.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.721ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/cw_cs_1&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/synchro_buffer_init_done/use_fdc.fda&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.500ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.965ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.744ns&nbsp;(3.498&nbsp;-&nbsp;0.754)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;53.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;45.833ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/cw_cs_1&nbsp;to&nbsp;ddr_mgr_main_inst/synchro_buffer_init_done/use_fdc.fda<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X27Y58.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/cw_cs<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/cw_cs_1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X27Y59.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.361&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/cw_cs<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X27Y59.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckdi&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.140&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/synchro_buffer_init_done/temp<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/synchro_buffer_init_done/use_fdc.fda<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.965ns&nbsp;(0.604ns&nbsp;logic,&nbsp;0.361ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(62.6%&nbsp;logic,&nbsp;37.4%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/synchro_wr_req/use_fdc.fda&nbsp;(SLICE_X14Y46.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.754ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_mem_req&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/synchro_wr_req/use_fdc.fda&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.500ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.998ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.744ns&nbsp;(3.475&nbsp;-&nbsp;0.731)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;53.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;45.833ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_mem_req&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/synchro_wr_req/use_fdc.fda<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X15Y46.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_mem_req<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_mem_req<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X14Y46.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.361&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_mem_req<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X14Y46.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckdi&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.173&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/synchro_wr_req/temp<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/synchro_wr_req/use_fdc.fda<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.998ns&nbsp;(0.637ns&nbsp;logic,&nbsp;0.361ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(63.8%&nbsp;logic,&nbsp;36.2%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_24&nbsp;(SLICE_X20Y41.G3),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.010ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_24&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.500ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.272ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.762ns&nbsp;(3.511&nbsp;-&nbsp;0.749)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;53.333ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;45.833ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_24<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y41.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg<12><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg_12<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X20Y41.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.291&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/ddr_row_reg<12><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X20Y41.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckg&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.517&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<24><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<24>201<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_24<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.272ns&nbsp;(0.981ns&nbsp;logic,&nbsp;0.291ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(77.1%&nbsp;logic,&nbsp;22.9%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm"&nbsp;derived&nbsp;from<br>&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_inter_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;from&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;divided&nbsp;by&nbsp;2.40&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br>Slack:&nbsp;4.334ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;8.333ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.999ns&nbsp;(250.063MHz)&nbsp;(Tdcmpco)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK0<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK0<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y3.CLK0<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;6.731ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;8.333ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;4.166ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;0.801ns&nbsp;(Tcl)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<1>/CLK<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_1/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;SLICE_X2Y4.CLK<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/mig_clk0<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;6.731ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;high&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(high&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;8.333ns<br>&nbsp;&nbsp;High&nbsp;pulse:&nbsp;4.166ns<br>&nbsp;&nbsp;High&nbsp;pulse&nbsp;limit:&nbsp;0.801ns&nbsp;(Tch)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<1>/CLK<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_1/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;SLICE_X2Y4.CLK<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/mig_clk0<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm"&nbsp;<br>derived&nbsp;from&nbsp;&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_inter_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;<br>from&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;divided&nbsp;by&nbsp;2.40&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;and&nbsp;<br>duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;&nbsp;&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;<br>4.166&nbsp;nS&nbsp;&nbsp;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;68&nbsp;paths&nbsp;analyzed,&nbsp;68&nbsp;endpoints&nbsp;analyzed,&nbsp;68&nbsp;failing&nbsp;endpoints<br>&nbsp;68&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(68&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors,&nbsp;0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;100.915ns.<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90&nbsp;(SLICE_X34Y26.SR),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-4.633ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.417ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.510ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)(Component&nbsp;delays&nbsp;alone&nbsp;exceeds&nbsp;constraint)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.540ns&nbsp;(1.879&nbsp;-&nbsp;2.419)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;26.666ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;27.083ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X33Y25.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/fpga_rst<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;mem_rst_s_n1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y24.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.589&nbsp;&nbsp;&nbsp;mem_rst_s_n<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y24.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_o_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_1_or00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y26.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.653&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_1_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y26.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_rst90<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.510ns&nbsp;(2.861ns&nbsp;logic,&nbsp;1.649ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(63.4%&nbsp;logic,&nbsp;36.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_o&nbsp;(SLICE_X33Y24.SR),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-4.611ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_o&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.417ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.497ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)(Component&nbsp;delays&nbsp;alone&nbsp;exceeds&nbsp;constraint)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.531ns&nbsp;(1.888&nbsp;-&nbsp;2.419)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;26.666ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;27.083ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_o<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X33Y25.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/fpga_rst<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;mem_rst_s_n1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y24.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.588&nbsp;&nbsp;&nbsp;mem_rst_s_n<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y24.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_o_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_o_not00011<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X33Y24.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.656&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_o_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X33Y24.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_o<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_o<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.497ns&nbsp;(2.846ns&nbsp;logic,&nbsp;1.651ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(63.3%&nbsp;logic,&nbsp;36.7%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_1&nbsp;(SLICE_X32Y25.SR),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-4.302ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_1&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.417ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.188ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)(Component&nbsp;delays&nbsp;alone&nbsp;exceeds&nbsp;constraint)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.531ns&nbsp;(1.888&nbsp;-&nbsp;2.419)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;26.666ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;27.083ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_1<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X33Y25.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;top_btn_filter_inst/io_sync_db[1].btn_db_inst/DataClean<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.407&nbsp;&nbsp;&nbsp;btn_south_io_filter<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y26.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/fpga_rst<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;mem_rst_s_n1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y24.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.589&nbsp;&nbsp;&nbsp;mem_rst_s_n<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y24.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_o_not0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_1_or00001<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y25.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.331&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_1_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X32Y25.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/sys_rst90_1<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.188ns&nbsp;(2.861ns&nbsp;logic,&nbsp;1.327ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(68.3%&nbsp;logic,&nbsp;31.7%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Hold&nbsp;Paths:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm"&nbsp;derived&nbsp;from<br>&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_inter_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;from&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;divided&nbsp;by&nbsp;2.40&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_1&nbsp;(SLICE_X1Y51.F3),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.295ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_1&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_1&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.916ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.201ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.822ns&nbsp;(3.608&nbsp;-&nbsp;0.786)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;26.666ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;18.750ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_1&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_1<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y52.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.473&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y51.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.262&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y51.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckf&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.466&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_data<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_mux0000<1>1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_1<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.201ns&nbsp;(0.939ns&nbsp;logic,&nbsp;0.262ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(78.2%&nbsp;logic,&nbsp;21.8%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_1&nbsp;(SLICE_X1Y51.F4),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.308ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_0_1&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_1&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.916ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.210ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.818ns&nbsp;(3.608&nbsp;-&nbsp;0.790)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;26.666ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;18.750ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_0_1&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_1<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y48.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.473&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_0<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_0_1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y51.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.271&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_0<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y51.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckf&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.466&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_data<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_mux0000<1>1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_1<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.210ns&nbsp;(0.939ns&nbsp;logic,&nbsp;0.271ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(77.6%&nbsp;logic,&nbsp;22.4%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_0&nbsp;(SLICE_X1Y51.G4),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.309ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_0&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.916ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.215ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.822ns&nbsp;(3.608&nbsp;-&nbsp;0.786)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_75m&nbsp;rising&nbsp;at&nbsp;26.666ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;18.750ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_0&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_0<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y52.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1_0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y51.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.281&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/write_data_1<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y51.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckg&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.470&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_data<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_mux0000<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_0<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.215ns&nbsp;(0.934ns&nbsp;logic,&nbsp;0.281ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(76.9%&nbsp;logic,&nbsp;23.1%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm"&nbsp;derived&nbsp;from<br>&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"clock_inter_gen_inst/CLKFX_BUF"&nbsp;derived&nbsp;from&nbsp;NET&nbsp;"clk_50m_in"&nbsp;PERIOD&nbsp;=&nbsp;20&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;divided&nbsp;by&nbsp;2.40&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;and&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;8.333&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;4.166&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br>Slack:&nbsp;4.334ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;8.333ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.999ns&nbsp;(250.063MHz)&nbsp;(Tdcmpco)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK90<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK90<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y3.CLK90<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;5.157ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;8.333ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.176ns&nbsp;(314.861MHz)&nbsp;(Trper_CLKB)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[7].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[7].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;RAMB16_X1Y8.CLKB<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ila0_clk<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;5.157ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;8.333ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.176ns&nbsp;(314.861MHz)&nbsp;(Trper_CLKB)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[6].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[6].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;RAMB16_X1Y5.CLKB<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ila0_clk<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;"CLK_AUX_IBUFG"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;0&nbsp;paths&nbsp;analyzed,&nbsp;0&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;&nbsp;4.800ns.<br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;NET&nbsp;"CLK_AUX_IBUFG"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;2.718ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;2.400ns&nbsp;(Tdcmpw_CLKIN_100_150)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y3.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;mem_clk_s<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;2.718ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;high&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(high&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;High&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;High&nbsp;pulse&nbsp;limit:&nbsp;2.400ns&nbsp;(Tdcmpw_CLKIN_100_150)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y3.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;mem_clk_s<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;3.519ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.999ns&nbsp;(250.063MHz)&nbsp;(Tdcmpc)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLKIN<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y3.CLKIN<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;mem_clk_s<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm"&nbsp;<br>derived&nbsp;from&nbsp;&nbsp;NET&nbsp;"CLK_AUX_IBUFG"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;&nbsp;duty&nbsp;cycle&nbsp;<br>corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;&nbsp;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;3746&nbsp;paths&nbsp;analyzed,&nbsp;1370&nbsp;endpoints&nbsp;analyzed,&nbsp;1&nbsp;failing&nbsp;endpoint<br>&nbsp;1&nbsp;timing&nbsp;error&nbsp;detected.&nbsp;(1&nbsp;setup&nbsp;error,&nbsp;0&nbsp;hold&nbsp;errors,&nbsp;0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;&nbsp;7.797ns.<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/synchro_rd_data_valid/use_fdc.fda&nbsp;(SLICE_X34Y47.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.070ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/read_fifo_rden_90r6&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/synchro_rd_data_valid/use_fdc.fda&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.880ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.691ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.259ns&nbsp;(1.356&nbsp;-&nbsp;1.615)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/read_fifo_rden_90r6&nbsp;to&nbsp;ddr_mgr_main_inst/synchro_rd_data_valid/use_fdc.fda<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X35Y53.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;ila0_trig0<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_read0/read_fifo_rden_90r6<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y47.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.725&nbsp;&nbsp;&nbsp;ila0_trig0<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X34Y47.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdick&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.386&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/synchro_rd_data_valid/temp<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/synchro_rd_data_valid/use_fdc.fda<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.691ns&nbsp;(0.966ns&nbsp;logic,&nbsp;0.725ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(57.1%&nbsp;logic,&nbsp;42.9%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_9&nbsp;(SLICE_X17Y35.BY),&nbsp;13&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.102ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_9&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.351ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.065ns&nbsp;(0.211&nbsp;-&nbsp;0.276)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_9<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y34.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.591&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y34.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.413&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/refresh_active<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y34.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/auto_ref_wait_and0000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/cmd_nxt<2>11<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X12Y34.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=15)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.516&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N9<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X12Y34.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<10>21<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y38.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=13)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.062&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N6<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y38.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N8<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<9>_SW0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y35.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.924&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N8<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y35.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.788&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<9><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_9<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.351ns&nbsp;(3.436ns&nbsp;logic,&nbsp;3.915ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(46.7%&nbsp;logic,&nbsp;53.3%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.484ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/state_r_FSM_FFd8&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_9&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.954ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.080ns&nbsp;(0.211&nbsp;-&nbsp;0.291)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/state_r_FSM_FFd8&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_9<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X20Y38.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/state_r_FSM_FFd8<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/state_r_FSM_FFd8<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y34.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=6)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.931&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/state_r_FSM_FFd8<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y34.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/auto_ref_wait_and0000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/cmd_nxt<2>11<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X12Y34.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=15)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.516&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N9<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X12Y34.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<10>21<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y38.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=13)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.062&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N6<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y38.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N8<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<9>_SW0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y35.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.924&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N8<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y35.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.788&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<9><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_9<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.954ns&nbsp;(3.521ns&nbsp;logic,&nbsp;3.433ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(50.6%&nbsp;logic,&nbsp;49.4%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.530ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/auto_ref_wait&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_9&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.946ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.042ns&nbsp;(0.211&nbsp;-&nbsp;0.253)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/auto_ref_wait&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_9<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y27.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.591&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_auto_ref_req<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/auto_ref_wait<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y34.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=8)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.008&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_auto_ref_req<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X16Y34.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/auto_ref_wait_and0000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/cmd_nxt<2>11<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X12Y34.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=15)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.516&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N9<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X12Y34.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<10>21<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y38.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=13)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.062&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N6<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X21Y38.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N8<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_nxt<9>_SW0<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y35.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.924&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/N8<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X17Y35.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.788&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_addr<9><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/addr_r_9<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.946ns&nbsp;(3.436ns&nbsp;logic,&nbsp;3.510ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(49.5%&nbsp;logic,&nbsp;50.5%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_6&nbsp;(SLICE_X3Y8.SR),&nbsp;11&nbsp;paths<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.167ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_4&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_6&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.312ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.039ns&nbsp;(0.250&nbsp;-&nbsp;0.289)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_4&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_6<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y7.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.591&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<4><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_4<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y6.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.045&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<4><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y6.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_or0000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/init_current_state_FSM_FFd2-In212<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y7.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.114&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/init_current_state_FSM_FFd2-In212<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y7.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N16<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/init_current_state_FSM_FFd2-In226<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X5Y15.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.071&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N16<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X5Y15.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_web_cntrl<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/Mcount_count6_val1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y8.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.577&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/Mcount_count6_val<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y8.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<6><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_6<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.312ns&nbsp;(3.505ns&nbsp;logic,&nbsp;3.807ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(47.9%&nbsp;logic,&nbsp;52.1%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.254ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_3&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_6&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.225ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.039ns&nbsp;(0.250&nbsp;-&nbsp;0.289)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_3&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_6<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y6.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<2><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_3<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y7.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.986&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<3><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y7.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N16<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/init_current_state_FSM_FFd2-In225<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y7.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.097&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/init_current_state_FSM_FFd2-In225<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y7.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N16<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/init_current_state_FSM_FFd2-In226<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X5Y15.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.071&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N16<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X5Y15.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_web_cntrl<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/Mcount_count6_val1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y8.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.577&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/Mcount_count6_val<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y8.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<6><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_6<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.225ns&nbsp;(3.494ns&nbsp;logic,&nbsp;3.731ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(48.4%&nbsp;logic,&nbsp;51.6%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.659ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_1&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_6&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.518ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.814ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.045ns&nbsp;(0.250&nbsp;-&nbsp;0.295)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;11.277ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_1&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_6<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y4.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y7.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.479&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<1><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y7.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.707&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N16<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/init_current_state_FSM_FFd2-In225<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y7.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.097&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/init_current_state_FSM_FFd2-In225<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y7.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N16<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/init_current_state_FSM_FFd2-In226<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X5Y15.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.071&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/N16<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X5Y15.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/ddr_web_cntrl<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/Mcount_count6_val1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y8.SR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=3)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.577&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/Mcount_count6_val<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y8.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tsrck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.867&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<6><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_6<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.814ns&nbsp;(3.590ns&nbsp;logic,&nbsp;3.224ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(52.7%&nbsp;logic,&nbsp;47.3%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Hold&nbsp;Paths:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"CLK_AUX_IBUFG"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_11&nbsp;(SLICE_X27Y16.BX),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.941ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/gen_tap2[11].u&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_11&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.943ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.002ns&nbsp;(0.098&nbsp;-&nbsp;0.096)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/gen_tap2[11].u&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_11<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X26Y18.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.505&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/flop2_val<11><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/gen_tap2[11].u<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X27Y16.BX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.349&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/flop2_val<11><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X27Y16.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckdi&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.089&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg<11><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_11<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.943ns&nbsp;(0.594ns&nbsp;logic,&nbsp;0.349ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(63.0%&nbsp;logic,&nbsp;37.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_31&nbsp;(SLICE_X26Y14.BX),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.943ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/u31&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_31&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.954ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.011ns&nbsp;(0.077&nbsp;-&nbsp;0.066)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/u31&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_31<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X27Y14.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.473&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/flop2_val<31><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/u31<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X26Y14.BX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.343&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/flop2_val<31><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X26Y14.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckdi&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.138&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg<31><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_31<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.954ns&nbsp;(0.611ns&nbsp;logic,&nbsp;0.343ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(64.0%&nbsp;logic,&nbsp;36.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_15&nbsp;(SLICE_X30Y18.BX),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.961ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/gen_tap2[15].u&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_15&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.973ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.012ns&nbsp;(0.080&nbsp;-&nbsp;0.068)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;rising&nbsp;at&nbsp;0.000ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/gen_tap2[15].u&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_15<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X31Y19.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.473&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/flop2_val<15><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/gen_tap2[15].u<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X30Y18.BX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.362&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/flop2_val<15><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X30Y18.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckdi&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.138&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg<15><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/cal_ctl0/tap_dly_reg_15<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.973ns&nbsp;(0.611ns&nbsp;logic,&nbsp;0.362ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(62.8%&nbsp;logic,&nbsp;37.2%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"CLK_AUX_IBUFG"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br>Slack:&nbsp;3.519ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.999ns&nbsp;(250.063MHz)&nbsp;(Tdcmpco)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK0<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK0<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y3.CLK0<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk0dcm<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;5.916ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;low&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(low&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Low&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;Low&nbsp;pulse&nbsp;limit:&nbsp;0.801ns&nbsp;(Tcl)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<1>/CLK<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_1/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;SLICE_X2Y4.CLK<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/mig_clk0<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;5.916ns&nbsp;(period&nbsp;-&nbsp;(min&nbsp;high&nbsp;pulse&nbsp;limit&nbsp;/&nbsp;(high&nbsp;pulse&nbsp;/&nbsp;period)))<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;High&nbsp;pulse:&nbsp;3.759ns<br>&nbsp;&nbsp;High&nbsp;pulse&nbsp;limit:&nbsp;0.801ns&nbsp;(Tch)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6<1>/CLK<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/controller0/count6_1/CK<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;SLICE_X2Y4.CLK<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/mig_clk0<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm"&nbsp;<br>derived&nbsp;from&nbsp;&nbsp;NET&nbsp;"CLK_AUX_IBUFG"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;&nbsp;&nbsp;duty&nbsp;cycle&nbsp;<br>corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;&nbsp;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;Period&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;2743&nbsp;paths&nbsp;analyzed,&nbsp;1281&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors,&nbsp;0&nbsp;component&nbsp;switching&nbsp;limit&nbsp;errors)<br>&nbsp;Minimum&nbsp;period&nbsp;is&nbsp;&nbsp;&nbsp;7.339ns.<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_8&nbsp;(SLICE_X4Y94.G2),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.134ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_8&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.638ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.329ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.175ns&nbsp;(1.353&nbsp;-&nbsp;1.528)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;9.397ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_8<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y49.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_data_0_en<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y94.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=36)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.836&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X4Y94.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tgck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.817&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_data<9><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_mux0000<8>1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_8<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.329ns&nbsp;(1.493ns&nbsp;logic,&nbsp;3.836ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(28.0%&nbsp;logic,&nbsp;72.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_3&nbsp;(SLICE_X2Y44.F3),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.492ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_3&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.638ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.015ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.131ns&nbsp;(1.397&nbsp;-&nbsp;1.528)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;9.397ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_3<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y49.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_data_0_en<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y44.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=36)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.537&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X2Y44.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tfck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.802&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_data<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_mux0000<3>1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_3<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.015ns&nbsp;(1.478ns&nbsp;logic,&nbsp;3.537ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(29.5%&nbsp;logic,&nbsp;70.5%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_4&nbsp;(SLICE_X3Y45.G2),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.505ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_4&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.638ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.002ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;-0.131ns&nbsp;(1.397&nbsp;-&nbsp;1.528)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_clk0&nbsp;falling&nbsp;at&nbsp;3.759ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;9.397ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r&nbsp;to&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_4<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X10Y49.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_data_0_en<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y45.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=36)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.599&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/wr_grant_r<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y45.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tgck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.727&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_data<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_mux0000<4>1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_4<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.002ns&nbsp;(1.403ns&nbsp;logic,&nbsp;3.599ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(28.0%&nbsp;logic,&nbsp;72.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Hold&nbsp;Paths:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"CLK_AUX_IBUFG"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[6].s3_dq_iob_inst/DQ_T&nbsp;(K5.T1),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.620ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[6].s3_dq_iob_inst/DQ_T&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.694ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.074ns&nbsp;(0.343&nbsp;-&nbsp;0.269)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;falling&nbsp;at&nbsp;5.638ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;falling&nbsp;at&nbsp;5.638ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[6].s3_dq_iob_inst/DQ_T<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y58.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;K5.T1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=16)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.395&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;K5.OTCLK1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tiockt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.165&nbsp;&nbsp;&nbsp;SD_DQ<6><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[6].s3_dq_iob_inst/DQ_T<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.694ns&nbsp;(0.299ns&nbsp;logic,&nbsp;0.395ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(43.1%&nbsp;logic,&nbsp;56.9%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[1].s3_dq_iob_inst/DQ_T&nbsp;(K4.T1),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.628ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[1].s3_dq_iob_inst/DQ_T&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.702ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.074ns&nbsp;(0.343&nbsp;-&nbsp;0.269)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;falling&nbsp;at&nbsp;5.638ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;falling&nbsp;at&nbsp;5.638ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[1].s3_dq_iob_inst/DQ_T<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X1Y58.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.464&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;K4.T1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=16)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.403&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/write_en_val<br>&nbsp;&nbsp;&nbsp;&nbsp;K4.OTCLK1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tiockt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.165&nbsp;&nbsp;&nbsp;SD_DQ<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/iobs0/datapath_iobs0/gen_dq[1].s3_dq_iob_inst/DQ_T<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.702ns&nbsp;(0.299ns&nbsp;logic,&nbsp;0.403ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(42.6%&nbsp;logic,&nbsp;57.4%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/Mshreg_write_data90_2_5/SRL16E&nbsp;(SLICE_X0Y47.BX),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_5&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/Mshreg_write_data90_2_5/SRL16E&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.684ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.036ns&nbsp;(0.309&nbsp;-&nbsp;0.273)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;ila0_clk&nbsp;rising&nbsp;at&nbsp;1.879ns<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_5&nbsp;to&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/Mshreg_write_data90_2_5/SRL16E<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X3Y45.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.473&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_data<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/ddr2_mgr_inst/data_output_r_5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X0Y47.BX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.357&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/mig_user_input_data<5><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X0Y47.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.146&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/write_data_falling<5><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_controller/top_00/data_path0/data_write0/Mshreg_write_data90_2_5/SRL16E<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.684ns&nbsp;(0.327ns&nbsp;logic,&nbsp;0.357ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(47.8%&nbsp;logic,&nbsp;52.2%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Component&nbsp;Switching&nbsp;Limit&nbsp;Checks:&nbsp;PERIOD&nbsp;analysis&nbsp;for&nbsp;net&nbsp;"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm"&nbsp;derived&nbsp;from<br>&nbsp;NET&nbsp;"CLK_AUX_IBUFG"&nbsp;PERIOD&nbsp;=&nbsp;7.5187&nbsp;ns&nbsp;HIGH&nbsp;50%;<br>&nbsp;duty&nbsp;cycle&nbsp;corrected&nbsp;to&nbsp;7.519&nbsp;nS&nbsp;&nbsp;HIGH&nbsp;3.759&nbsp;nS&nbsp;<br><br>--------------------------------------------------------------------------------<br>Slack:&nbsp;3.519ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.999ns&nbsp;(250.063MHz)&nbsp;(Tdcmpco)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK90<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/DCM_INST1/DCM_SP/CLK90<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;DCM_X1Y3.CLK90<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/clk_dcm0/clk90dcm<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;4.342ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.176ns&nbsp;(314.861MHz)&nbsp;(Trper_CLKB)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[7].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[7].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;RAMB16_X1Y8.CLKB<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ila0_clk<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;4.342ns&nbsp;(period&nbsp;-&nbsp;min&nbsp;period&nbsp;limit)<br>&nbsp;&nbsp;Period:&nbsp;7.518ns<br>&nbsp;&nbsp;Min&nbsp;period&nbsp;limit:&nbsp;3.176ns&nbsp;(314.861MHz)&nbsp;(Trper_CLKB)<br>&nbsp;&nbsp;Physical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[6].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Logical&nbsp;resource:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_NO_TB.I_RT1.U_RAM/G_BRAM[6].U_BRAM/ram_rt1_s1_s4_if.ram_rt1_s1_s4_i/CLKB<br>&nbsp;&nbsp;Location&nbsp;pin:&nbsp;RAMB16_X1Y5.CLKB<br>&nbsp;&nbsp;Clock&nbsp;network:&nbsp;ila0_clk<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/<br>tap<7>"&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MAXDELAY&nbsp;=&nbsp;0.4&nbsp;ns;<br><br>&nbsp;1&nbsp;net&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;nets&nbsp;detected.<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.<br>&nbsp;Maximum&nbsp;net&nbsp;delay&nbsp;is&nbsp;&nbsp;&nbsp;0.398ns.<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.002ns&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/tap<7><br>Report:&nbsp;&nbsp;&nbsp;&nbsp;0.398ns&nbsp;delay&nbsp;meets&nbsp;&nbsp;&nbsp;0.400ns&nbsp;timing&nbsp;constraint&nbsp;by&nbsp;0.002ns<br>From&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;To&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)<br>SLICE_X29Y23.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X28Y20.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.398&nbsp;&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/<br>tap<15>"&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MAXDELAY&nbsp;=&nbsp;0.4&nbsp;ns;<br><br>&nbsp;1&nbsp;net&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;nets&nbsp;detected.<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.<br>&nbsp;Maximum&nbsp;net&nbsp;delay&nbsp;is&nbsp;&nbsp;&nbsp;0.398ns.<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.002ns&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/tap<15><br>Report:&nbsp;&nbsp;&nbsp;&nbsp;0.398ns&nbsp;delay&nbsp;meets&nbsp;&nbsp;&nbsp;0.400ns&nbsp;timing&nbsp;constraint&nbsp;by&nbsp;0.002ns<br>From&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;To&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)<br>SLICE_X29Y21.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X28Y18.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.398&nbsp;&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;NET&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br>"ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/<br>tap<23>"&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MAXDELAY&nbsp;=&nbsp;0.4&nbsp;ns;<br><br>&nbsp;1&nbsp;net&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;nets&nbsp;detected.<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.<br>&nbsp;Maximum&nbsp;net&nbsp;delay&nbsp;is&nbsp;&nbsp;&nbsp;0.398ns.<br>--------------------------------------------------------------------------------<br>Slack:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.002ns&nbsp;ddr_mgr_main_inst/u_mem_controller/infrastructure_top0/cal_top0/tap_dly0/tap<23><br>Report:&nbsp;&nbsp;&nbsp;&nbsp;0.398ns&nbsp;delay&nbsp;meets&nbsp;&nbsp;&nbsp;0.400ns&nbsp;timing&nbsp;constraint&nbsp;by&nbsp;0.002ns<br>From&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;To&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)<br>SLICE_X29Y19.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X28Y16.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.398&nbsp;&nbsp;<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PATH&nbsp;"TS_D2_TO_T2_ila_pro_0_path"&nbsp;TIG;<br><br>&nbsp;3&nbsp;paths&nbsp;analyzed,&nbsp;3&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors)<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO&nbsp;(SLICE_X52Y68.F3),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.854ns&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.854ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;4)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.730&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y71.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.722&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y71.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91_SW2<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y71.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.044&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91_SW2/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y71.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X47Y66.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.705&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X47Y66.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tif5x&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.924&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/TDO_mux_in<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_2_f5_F<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_2_f5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y68.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.636&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/TDO_mux_in<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y68.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tfck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.802&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/iSTAT_DOUT<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_MUX/U_CS_MUX/I1.U_MUX2/O56<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.854ns&nbsp;(3.747ns&nbsp;logic,&nbsp;2.107ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(64.0%&nbsp;logic,&nbsp;36.0%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE&nbsp;(SLICE_X53Y74.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.700ns&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.700ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.730&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y74.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.534&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y74.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X53Y74.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.474&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X53Y74.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdick&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.314&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.700ns&nbsp;(1.692ns&nbsp;logic,&nbsp;1.008ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(62.7%&nbsp;logic,&nbsp;37.3%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE&nbsp;(SLICE_X51Y74.G1),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.991ns&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.991ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.730&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y74.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.534&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y74.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tgck&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.727&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.991ns&nbsp;(1.457ns&nbsp;logic,&nbsp;0.534ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(73.2%&nbsp;logic,&nbsp;26.8%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Hold&nbsp;Paths:&nbsp;PATH&nbsp;"TS_D2_TO_T2_ila_pro_0_path"&nbsp;TIG;<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE&nbsp;(SLICE_X51Y74.G1),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.481ns&nbsp;(datapath&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;-&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.481ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.584&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y74.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.427&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y74.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckg&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.470&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.481ns&nbsp;(1.054ns&nbsp;logic,&nbsp;0.427ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(71.2%&nbsp;logic,&nbsp;28.8%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE&nbsp;(SLICE_X53Y74.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.048ns&nbsp;(datapath&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;-&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.048ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.584&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y74.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.427&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y74.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.518&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X53Y74.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.379&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_dstat<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X53Y74.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckdi&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.140&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_D1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.048ns&nbsp;(1.242ns&nbsp;logic,&nbsp;0.806ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(60.6%&nbsp;logic,&nbsp;39.4%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO&nbsp;(SLICE_X52Y68.F3),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.545ns&nbsp;(datapath&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;-&nbsp;uncertainty)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO&nbsp;(FF)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.545ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;4)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<13>&nbsp;falling<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y74.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcklo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.584&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y71.G2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=2)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.577&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/DIRTY_SEL<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y71.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.518&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91_SW2<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y71.F4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.035&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91_SW2/O<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X51Y71.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.514&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X47Y66.G1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.564&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_91<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X47Y66.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tif5x&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.739&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/TDO_mux_in<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_2_f5_F<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DMUX/U_CS_MUX/I3.U_MUX8/Mmux_O_2_f5<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y68.F3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.509&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/TDO_mux_in<0>1<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y68.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckf&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.505&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/iSTAT_DOUT<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_MUX/U_CS_MUX/I1.U_MUX2/O56<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_TDO<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.545ns&nbsp;(2.860ns&nbsp;logic,&nbsp;1.685ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(62.9%&nbsp;logic,&nbsp;37.1%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PATH&nbsp;"TS_J2_TO_D2_ila_pro_0_path"&nbsp;TIG;<br><br>&nbsp;0&nbsp;paths&nbsp;analyzed,&nbsp;0&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PATH&nbsp;"TS_J3_TO_D2_ila_pro_0_path"&nbsp;TIG;<br><br>&nbsp;0&nbsp;paths&nbsp;analyzed,&nbsp;0&nbsp;endpoints&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.<br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;PATH&nbsp;"TS_J4_TO_D2_ila_pro_0_path"&nbsp;TIG;<br><br>&nbsp;11&nbsp;paths&nbsp;analyzed,&nbsp;1&nbsp;endpoint&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors)<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(SLICE_X52Y74.CLK),&nbsp;11&nbsp;paths<br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.959ns&nbsp;(data&nbsp;path)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[15].I_EQ0.U_TARGET&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.959ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[15].I_EQ0.U_TARGET&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X61Y84.XQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.591&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCORE_ID<3><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[15].I_EQ0.U_TARGET<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X60Y87.F2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.862&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCORE_ID<3><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X60Y87.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCORE_ID_SEL<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/U_CORE_ID_SEL/I4.FI[0].U_LUT<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X53Y78.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.623&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCORE_ID_SEL<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X53Y78.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/din_latched<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CTRL_OUT/F_NCP[0].F_CMD[9].U_LCE<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y74.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.543&nbsp;&nbsp;&nbsp;icon_control0<13><br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.959ns&nbsp;(1.931ns&nbsp;logic,&nbsp;3.028ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(38.9%&nbsp;logic,&nbsp;61.1%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.903ns&nbsp;(data&nbsp;path)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[10].I_NE0.U_TARGET&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.903ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[10].I_NE0.U_TARGET&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X59Y82.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/iTARGET<11><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[10].I_NE0.U_TARGET<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y74.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.772&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/iTARGET<10><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X58Y74.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCOMMAND_SEL<9><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/U_COMMAND_SEL/I4.FI[9].U_LUT<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X53Y78.G4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.668&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCOMMAND_SEL<9><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X53Y78.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/din_latched<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CTRL_OUT/F_NCP[0].F_CMD[9].U_LCE<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y74.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.543&nbsp;&nbsp;&nbsp;icon_control0<13><br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.903ns&nbsp;(1.920ns&nbsp;logic,&nbsp;2.983ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(39.2%&nbsp;logic,&nbsp;60.8%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Delay&nbsp;(setup&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.811ns&nbsp;(data&nbsp;path)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[12].I_NE0.U_TARGET&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC&nbsp;(LATCH)<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.811ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;2)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;icon_control0<0>&nbsp;rising<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[12].I_NE0.U_TARGET&nbsp;to&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X60Y86.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCORE_ID<1><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/G_TARGET[12].I_NE0.U_TARGET<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X60Y87.F1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=5)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.629&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCORE_ID<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X60Y87.X&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.692&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCORE_ID_SEL<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CMD/U_CORE_ID_SEL/I4.FI[0].U_LUT<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X53Y78.G3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=10)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.623&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iCORE_ID_SEL<0><br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X53Y78.Y&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tilo&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;U_ila_pro_0/U0/I_NO_D.U_ILA/U_RST/U_HALT_XFER/din_latched<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_CTRL_OUT/F_NCP[0].F_CMD[9].U_LCE<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X52Y74.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=4)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.543&nbsp;&nbsp;&nbsp;icon_control0<13><br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.811ns&nbsp;(2.016ns&nbsp;logic,&nbsp;2.795ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(41.9%&nbsp;logic,&nbsp;58.1%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br><br>================================================================================<br>Timing&nbsp;constraint:&nbsp;TS_U_TO_U&nbsp;=&nbsp;MAXDELAY&nbsp;FROM&nbsp;TIMEGRP&nbsp;"U_CLK"&nbsp;TO&nbsp;TIMEGRP&nbsp;"U_CLK"&nbsp;<br>15&nbsp;ns;<br>For&nbsp;more&nbsp;information,&nbsp;see&nbsp;From:To&nbsp;(Multicycle)&nbsp;Analysis&nbsp;in&nbsp;the&nbsp;Timing&nbsp;Closure&nbsp;User&nbsp;Guide&nbsp;(UG612).<br><br>&nbsp;1&nbsp;path&nbsp;analyzed,&nbsp;1&nbsp;endpoint&nbsp;analyzed,&nbsp;0&nbsp;failing&nbsp;endpoints<br>&nbsp;0&nbsp;timing&nbsp;errors&nbsp;detected.&nbsp;(0&nbsp;setup&nbsp;errors,&nbsp;0&nbsp;hold&nbsp;errors)<br>&nbsp;Maximum&nbsp;delay&nbsp;is&nbsp;&nbsp;&nbsp;1.872ns.<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(SLICE_X62Y93.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(setup&nbsp;paths):&nbsp;&nbsp;&nbsp;&nbsp;13.128ns&nbsp;(requirement&nbsp;-&nbsp;(data&nbsp;path&nbsp;-&nbsp;clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;15.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.872ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/iUPDATE_OUT&nbsp;rising<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/iUPDATE_OUT&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Maximum&nbsp;Data&nbsp;Path:&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;to&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X62Y93.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.676&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X62Y93.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=7)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.810&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X62Y93.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tdick&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.386&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.872ns&nbsp;(1.062ns&nbsp;logic,&nbsp;0.810ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(56.7%&nbsp;logic,&nbsp;43.3%&nbsp;route)<br><br>--------------------------------------------------------------------------------<br>Hold&nbsp;Paths:&nbsp;TS_U_TO_U&nbsp;=&nbsp;MAXDELAY&nbsp;FROM&nbsp;TIMEGRP&nbsp;"U_CLK"&nbsp;TO&nbsp;TIMEGRP&nbsp;"U_CLK"&nbsp;15&nbsp;ns;<br>--------------------------------------------------------------------------------<br><br>Paths&nbsp;for&nbsp;end&nbsp;point&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(SLICE_X62Y93.BY),&nbsp;1&nbsp;path<br>--------------------------------------------------------------------------------<br>Slack&nbsp;(hold&nbsp;path):&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.362ns&nbsp;(requirement&nbsp;-&nbsp;(clock&nbsp;path&nbsp;skew&nbsp;+&nbsp;uncertainty&nbsp;-&nbsp;data&nbsp;path))<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;(FF)<br>&nbsp;&nbsp;Requirement:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br>&nbsp;&nbsp;Data&nbsp;Path&nbsp;Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.362ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;0)<br>&nbsp;&nbsp;Positive&nbsp;Clock&nbsp;Path&nbsp;Skew:&nbsp;0.000ns<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/iUPDATE_OUT&nbsp;rising<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/iUPDATE_OUT&nbsp;rising<br>&nbsp;&nbsp;Clock&nbsp;Uncertainty:&nbsp;&nbsp;&nbsp;&nbsp;0.000ns<br><br>&nbsp;&nbsp;Minimum&nbsp;Data&nbsp;Path:&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD&nbsp;to&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;Location&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Delay(ns)&nbsp;&nbsp;Physical&nbsp;Resource<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Logical&nbsp;Resource(s)<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;-------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X62Y93.YQ&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tcko&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.541&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X62Y93.BY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;net&nbsp;(fanout=7)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.648&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;SLICE_X62Y93.CLK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Tckdi&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(-Th)&nbsp;&nbsp;&nbsp;&nbsp;-0.173&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;U_icon_pro/U0/U_ICON/U_iDATA_CMD<br>&nbsp;&nbsp;&nbsp;&nbsp;-------------------------------------------------&nbsp;&nbsp;---------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.362ns&nbsp;(0.714ns&nbsp;logic,&nbsp;0.648ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(52.4%&nbsp;logic,&nbsp;47.6%&nbsp;route)<br>--------------------------------------------------------------------------------<br><br><br>Derived&nbsp;Constraint&nbsp;Report<br>Derived&nbsp;Constraints&nbsp;for&nbsp;clk_50m_in<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Actual&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Timing&nbsp;Errors&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Paths&nbsp;Analyzed&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Constraint&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Requirement&nbsp;|-------------+-------------|-------------+-------------|-------------+-------------|<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br>|clk_50m_in&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;20.000ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.000ns|&nbsp;&nbsp;&nbsp;&nbsp;242.196ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;120|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13139|<br>|&nbsp;clock_gen_inst/CLKFX_BUF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.333ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.168ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13019|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|<br>|&nbsp;clock_inter_gen_inst/CLKFX_BUF|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.333ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.800ns|&nbsp;&nbsp;&nbsp;&nbsp;100.915ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;120|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;120|<br>|&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_contr|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.333ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;54.189ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;52|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;52|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|<br>|&nbsp;&nbsp;oller/infrastructure_top0/clk|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;&nbsp;_dcm0/clk0dcm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;&nbsp;ddr_mgr_main_inst/u_mem_contr|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.333ns|&nbsp;&nbsp;&nbsp;&nbsp;100.915ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;68|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;68|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|<br>|&nbsp;&nbsp;oller/infrastructure_top0/clk|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;&nbsp;_dcm0/clk90dcm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br><br>Derived&nbsp;Constraints&nbsp;for&nbsp;CLK_AUX_IBUFG<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Actual&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Timing&nbsp;Errors&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Paths&nbsp;Analyzed&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Constraint&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Requirement&nbsp;|-------------+-------------|-------------+-------------|-------------+-------------|<br>|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;Direct&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Derivative&nbsp;&nbsp;|<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br>|CLK_AUX_IBUFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.519ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.800ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.797ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6489|<br>|&nbsp;ddr_mgr_main_inst/u_mem_contro|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.519ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.797ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3746|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|<br>|&nbsp;ller/infrastructure_top0/clk_d|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;cm0/clk0dcm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;ddr_mgr_main_inst/u_mem_contro|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.519ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.339ns|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2743|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0|<br>|&nbsp;ller/infrastructure_top0/clk_d|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>|&nbsp;cm0/clk90dcm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>+-------------------------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+<br><br>3&nbsp;constraints&nbsp;not&nbsp;met.<br><br><br>Data&nbsp;Sheet&nbsp;report:<br>-----------------<br>All&nbsp;values&nbsp;displayed&nbsp;in&nbsp;nanoseconds&nbsp;(ns)<br><br>Clock&nbsp;to&nbsp;Setup&nbsp;on&nbsp;destination&nbsp;clock&nbsp;CLK_50M<br>---------------+---------+---------+---------+---------+<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Src:Rise|&nbsp;Src:Fall|&nbsp;Src:Rise|&nbsp;Src:Fall|<br>Source&nbsp;Clock&nbsp;&nbsp;&nbsp;|Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|<br>---------------+---------+---------+---------+---------+<br>CLK_50M&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;13.168|&nbsp;&nbsp;&nbsp;&nbsp;5.504|&nbsp;&nbsp;&nbsp;&nbsp;5.417|&nbsp;&nbsp;&nbsp;&nbsp;7.416|<br>CLK_AUX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;7.242|&nbsp;&nbsp;&nbsp;&nbsp;5.504|&nbsp;&nbsp;&nbsp;&nbsp;2.689|&nbsp;&nbsp;&nbsp;&nbsp;7.416|<br>---------------+---------+---------+---------+---------+<br><br>Clock&nbsp;to&nbsp;Setup&nbsp;on&nbsp;destination&nbsp;clock&nbsp;CLK_AUX<br>---------------+---------+---------+---------+---------+<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Src:Rise|&nbsp;Src:Fall|&nbsp;Src:Rise|&nbsp;Src:Fall|<br>Source&nbsp;Clock&nbsp;&nbsp;&nbsp;|Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|<br>---------------+---------+---------+---------+---------+<br>CLK_50M&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;7.242|&nbsp;&nbsp;&nbsp;&nbsp;5.504|&nbsp;&nbsp;&nbsp;&nbsp;5.417|&nbsp;&nbsp;&nbsp;&nbsp;7.416|<br>CLK_AUX&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;7.242|&nbsp;&nbsp;&nbsp;&nbsp;5.504|&nbsp;&nbsp;&nbsp;&nbsp;2.689|&nbsp;&nbsp;&nbsp;&nbsp;7.416|<br>---------------+---------+---------+---------+---------+<br><br><br>Timing&nbsp;summary:<br>---------------<br><br>Timing&nbsp;errors:&nbsp;121&nbsp;&nbsp;Score:&nbsp;274520&nbsp;&nbsp;(Setup/Max:&nbsp;274520,&nbsp;Hold:&nbsp;0)<br><br>Constraints&nbsp;cover&nbsp;19643&nbsp;paths,&nbsp;3&nbsp;nets,&nbsp;and&nbsp;5730&nbsp;connections<br><br>Design&nbsp;statistics:<br>&nbsp;&nbsp;&nbsp;Minimum&nbsp;period:&nbsp;100.915ns{1}&nbsp;&nbsp;&nbsp;(Maximum&nbsp;frequency:&nbsp;&nbsp;&nbsp;9.909MHz)<br>&nbsp;&nbsp;&nbsp;Maximum&nbsp;path&nbsp;delay&nbsp;from/to&nbsp;any&nbsp;node:&nbsp;&nbsp;&nbsp;1.872ns<br>&nbsp;&nbsp;&nbsp;Maximum&nbsp;net&nbsp;delay:&nbsp;&nbsp;&nbsp;0.398ns<br><br><br>------------------------------------Footnotes-----------------------------------<br>1)&nbsp;&nbsp;The&nbsp;minimum&nbsp;period&nbsp;statistic&nbsp;assumes&nbsp;all&nbsp;single&nbsp;cycle&nbsp;delays.<br><br>Analysis&nbsp;completed&nbsp;Thu&nbsp;Nov&nbsp;10&nbsp;09:34:07&nbsp;2016&nbsp;<br>--------------------------------------------------------------------------------<br><br>Trace&nbsp;Settings:<br>-------------------------<br>Trace&nbsp;Settings&nbsp;<br><br>Peak&nbsp;Memory&nbsp;Usage:&nbsp;425&nbsp;MB<br><br><br><br></PRE></FONT>