[Inputs]
[Outputs]
CLK
[BiDir]
[ATTRIBUTES]
VeriModel CLOCK

