`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 02/20/2025 10:00:03 AM
// Design Name: 
// Module Name: Sim1
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


/*module Sim1();
    parameter NUM_INP = 5;
    reg A, B, C, D, E;
    reg[NUM_INP-1:0] cnt; 
    wire F;
    integer i;
    Part_1 UUT(.A(A), .B(B), .C(C), .D(D), .E(E), .F(F));
    initial begin
        cnt = 0;
        for(i = 0; i < 2**NUM_INP; i = i + 1) begin
            A = cnt[4];
            B = cnt[3];
            C = cnt[2];
            D = cnt[1];
            E = cnt[0];
            cnt = cnt + 1;
            #10;
        end
    end
endmodule*/
