---
title: "FPGA 原理速成"
---


## 编译过程

### Synthesis 综合

> **动机**: FPGA 不懂 “行为”, 它需要的是 “你想用哪些门, 怎么连线”. 所以 Synthesis 是将你写的 `.v` 逻辑翻译成各种 Logic gates 应该如何连接 (门级网表) 的过程 (以 `.json` 格式输出). 

