

================================================================
== Vivado HLS Report for 'conv_1'
================================================================
* Date:           Sun Aug  4 15:41:36 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        cnn
* Solution:       conv_1_fp3_u3
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    16.781|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  6802|  6802|  6802|  6802|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |                                  |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |             Loop Name            |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |- Row_Loop_Col_Loop_Filter1_Loop  |  6800|  6800|        46|          5|          1|  1352|    yes   |
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      1|       -|      -|    -|
|Expression       |        -|      -|       0|    960|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     30|    2196|   4577|    -|
|Memory           |        6|      -|      32|      3|    -|
|Multiplexer      |        -|      -|       -|    875|    -|
|Register         |        0|      -|    4029|    960|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        6|     31|    6257|   7375|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        2|     14|       5|     13|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |cnn_fadd_32ns_32ncud_U1   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U2   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U3   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U4   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U5   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U6   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fcmp_32ns_32neOg_U13  |cnn_fcmp_32ns_32neOg  |        0|      0|   66|  239|    0|
    |cnn_fmul_32ns_32ndEe_U7   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U8   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U9   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U10  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U11  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U12  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                     |                      |        0|     30| 2196| 4577|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |cnn_mac_muladd_6nfYi_U14  |cnn_mac_muladd_6nfYi  | i0 * i1 + i2 |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |      Memory      |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |conv_1_bias_U     |conv_1_conv_1_bias    |        0|  32|   3|    0|     6|   32|     1|          192|
    |conv_1_weights_U  |conv_1_conv_1_weibkb  |        6|   0|   0|    0|    54|   32|     1|         1728|
    +------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total             |                      |        6|  32|   3|    0|    60|   64|     2|         1920|
    +------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |add_ln11_fu_1097_p2       |     +    |      0|  0|  15|           1|           7|
    |add_ln14_1_fu_918_p2      |     +    |      0|  0|  12|           2|           3|
    |add_ln14_2_fu_1326_p2     |     +    |      0|  0|  12|           2|           3|
    |add_ln14_fu_892_p2        |     +    |      0|  0|  12|           1|           3|
    |add_ln23_10_fu_1145_p2    |     +    |      0|  0|  13|          11|          11|
    |add_ln23_11_fu_858_p2     |     +    |      0|  0|  15|           2|           5|
    |add_ln23_12_fu_1012_p2    |     +    |      0|  0|  13|          11|          11|
    |add_ln23_13_fu_1150_p2    |     +    |      0|  0|  13|          11|          11|
    |add_ln23_14_fu_1159_p2    |     +    |      0|  0|  13|          11|          11|
    |add_ln23_15_fu_881_p2     |     +    |      0|  0|  13|           3|           4|
    |add_ln23_16_fu_1025_p2    |     +    |      0|  0|  15|           4|           5|
    |add_ln23_17_fu_1036_p2    |     +    |      0|  0|  15|           5|           5|
    |add_ln23_18_fu_1175_p2    |     +    |      0|  0|  15|           5|           6|
    |add_ln23_19_fu_1238_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_1_fu_682_p2      |     +    |      0|  0|  15|           5|           2|
    |add_ln23_20_fu_1248_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_21_fu_907_p2     |     +    |      0|  0|  13|           3|           4|
    |add_ln23_22_fu_1050_p2    |     +    |      0|  0|  15|           4|           5|
    |add_ln23_23_fu_1061_p2    |     +    |      0|  0|  15|           5|           5|
    |add_ln23_24_fu_1197_p2    |     +    |      0|  0|  15|           5|           6|
    |add_ln23_25_fu_1258_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_26_fu_1268_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_27_fu_933_p2     |     +    |      0|  0|  13|           3|           4|
    |add_ln23_28_fu_1075_p2    |     +    |      0|  0|  15|           4|           5|
    |add_ln23_29_fu_1086_p2    |     +    |      0|  0|  15|           5|           5|
    |add_ln23_30_fu_1219_p2    |     +    |      0|  0|  15|           5|           6|
    |add_ln23_31_fu_1278_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_32_fu_1288_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_3_fu_786_p2      |     +    |      0|  0|  15|           1|           5|
    |add_ln23_4_fu_818_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_5_fu_999_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_6_fu_1131_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln23_7_fu_829_p2      |     +    |      0|  0|  15|           2|           5|
    |add_ln23_8_fu_847_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_9_fu_1136_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln23_fu_944_p2        |     +    |      0|  0|  15|           2|           5|
    |add_ln30_2_fu_1370_p2     |     +    |      0|  0|  17|          13|          13|
    |add_ln30_3_fu_1435_p2     |     +    |      0|  0|  17|          13|          13|
    |add_ln30_4_fu_1497_p2     |     +    |      0|  0|  17|          13|          13|
    |add_ln30_fu_993_p2        |     +    |      0|  0|  15|           5|           5|
    |add_ln8_fu_694_p2         |     +    |      0|  0|  13|          11|           1|
    |c_fu_676_p2               |     +    |      0|  0|  15|           5|           1|
    |r_fu_670_p2               |     +    |      0|  0|  15|           5|           1|
    |sub_ln23_1_fu_980_p2      |     -    |      0|  0|  13|          11|          11|
    |sub_ln23_2_fu_1125_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln23_fu_746_p2        |     -    |      0|  0|  13|          11|          11|
    |sub_ln30_fu_1361_p2       |     -    |      0|  0|  17|          13|          13|
    |and_ln29_3_fu_1480_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_4_fu_1541_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_fu_1417_p2       |    and   |      0|  0|   2|           1|           1|
    |and_ln30_fu_780_p2        |    and   |      0|  0|   2|           1|           1|
    |icmp_ln11_fu_700_p2       |   icmp   |      0|  0|  11|           7|           6|
    |icmp_ln14_fu_774_p2       |   icmp   |      0|  0|   9|           3|           3|
    |icmp_ln29_10_fu_1523_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_11_fu_1529_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_7_fu_1405_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_8_fu_1462_p2    |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_9_fu_1468_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_fu_1399_p2      |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln8_fu_688_p2        |   icmp   |      0|  0|  13|          11|          11|
    |or_ln29_3_fu_1474_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_4_fu_1535_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_fu_1411_p2        |    or    |      0|  0|   2|           1|           1|
    |or_ln30_fu_792_p2         |    or    |      0|  0|   2|           1|           1|
    |select_ln11_fu_1331_p3    |  select  |      0|  0|   7|           1|           1|
    |select_ln29_1_fu_1486_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_2_fu_1547_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_fu_1423_p3    |  select  |      0|  0|  32|           1|          32|
    |select_ln30_1_fu_714_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_2_fu_950_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_3_fu_986_p3   |  select  |      0|  0|   2|           1|           2|
    |select_ln30_4_fu_752_p3   |  select  |      0|  0|   5|           1|           1|
    |select_ln30_5_fu_760_p3   |  select  |      0|  0|   5|           1|           2|
    |select_ln30_6_fu_798_p3   |  select  |      0|  0|   3|           1|           1|
    |select_ln30_7_fu_806_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_8_fu_835_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_9_fu_864_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_fu_706_p3     |  select  |      0|  0|   5|           1|           1|
    |ap_enable_pp0             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln30_fu_768_p2        |    xor   |      0|  0|   2|           1|           2|
    +--------------------------+----------+-------+---+----+------------+------------+
    |Total                     |          |      0|  0| 960|         453|         496|
    +--------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------------+----+-----------+-----+-----------+
    |                    Name                   | LUT| Input Size| Bits| Total Bits|
    +-------------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                  |  41|          8|    1|          8|
    |ap_enable_reg_pp0_iter9                    |   9|          2|    1|          2|
    |ap_phi_mux_c_0_phi_fu_531_p4               |   9|          2|    5|         10|
    |ap_phi_mux_f_0_0_phi_fu_542_p4             |   9|          2|    3|          6|
    |ap_phi_mux_indvar_flatten30_phi_fu_496_p4  |   9|          2|   11|         22|
    |ap_phi_mux_indvar_flatten_phi_fu_519_p4    |   9|          2|    7|         14|
    |ap_phi_mux_r_0_phi_fu_507_p4               |   9|          2|    5|         10|
    |c_0_reg_527                                |   9|          2|    5|         10|
    |conv_1_bias_address0                       |  21|          4|    3|         12|
    |conv_1_weights_address0                    |  33|          6|    6|         36|
    |conv_1_weights_address1                    |  33|          6|    6|         36|
    |conv_1_weights_address2                    |  33|          6|    6|         36|
    |conv_1_weights_address3                    |  27|          5|    6|         30|
    |conv_1_weights_address4                    |  27|          5|    6|         30|
    |conv_1_weights_address5                    |  27|          5|    6|         30|
    |conv_out_address0                          |  21|          4|   12|         48|
    |conv_out_d0                                |  21|          4|   32|        128|
    |f_0_0_reg_538                              |   9|          2|    3|          6|
    |grp_fu_549_p0                              |  33|          6|   32|        192|
    |grp_fu_549_p1                              |  33|          6|   32|        192|
    |grp_fu_554_p0                              |  33|          6|   32|        192|
    |grp_fu_554_p1                              |  33|          6|   32|        192|
    |grp_fu_559_p0                              |  33|          6|   32|        192|
    |grp_fu_559_p1                              |  33|          6|   32|        192|
    |grp_fu_564_p0                              |  33|          6|   32|        192|
    |grp_fu_564_p1                              |  33|          6|   32|        192|
    |grp_fu_568_p0                              |  33|          6|   32|        192|
    |grp_fu_568_p1                              |  33|          6|   32|        192|
    |grp_fu_572_p0                              |  33|          6|   32|        192|
    |grp_fu_572_p1                              |  33|          6|   32|        192|
    |grp_fu_582_p1                              |  15|          3|   32|         96|
    |grp_fu_613_p0                              |  21|          4|   32|        128|
    |indvar_flatten30_reg_492                   |   9|          2|   11|         22|
    |indvar_flatten_reg_515                     |   9|          2|    7|         14|
    |input_r_address0                           |  33|          6|   10|         60|
    |input_r_address1                           |  27|          5|   10|         50|
    |r_0_reg_503                                |   9|          2|    5|         10|
    +-------------------------------------------+----+-----------+-----+-----------+
    |Total                                      | 875|        165|  615|       3158|
    +-------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------+----+----+-----+-----------+
    |             Name            | FF | LUT| Bits| Const Bits|
    +-----------------------------+----+----+-----+-----------+
    |add_ln11_reg_1761            |   7|   0|    7|          0|
    |add_ln14_1_reg_1679          |   3|   0|    3|          0|
    |add_ln14_2_reg_1989          |   3|   0|    3|          0|
    |add_ln14_reg_1655            |   3|   0|    3|          0|
    |add_ln23_10_reg_1776         |  11|   0|   11|          0|
    |add_ln23_14_reg_1786         |  11|   0|   11|          0|
    |add_ln23_6_reg_1766          |  11|   0|   11|          0|
    |add_ln30_4_reg_2224          |  13|   0|   13|          0|
    |add_ln30_reg_1709            |   5|   0|    5|          0|
    |add_ln8_reg_1574             |  11|   0|   11|          0|
    |ap_CS_fsm                    |   7|   0|    7|          0|
    |ap_enable_reg_pp0_iter0      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9      |   1|   0|    1|          0|
    |c_0_reg_527                  |   5|   0|    5|          0|
    |conv_1_bias_load_1_reg_2179  |  32|   0|   32|          0|
    |conv_1_bias_load_2_reg_2199  |  32|   0|   32|          0|
    |conv_1_bias_load_reg_2169    |  32|   0|   32|          0|
    |f_0_0_reg_538                |   3|   0|    3|          0|
    |icmp_ln11_reg_1579           |   1|   0|    1|          0|
    |icmp_ln8_reg_1570            |   1|   0|    1|          0|
    |indvar_flatten30_reg_492     |  11|   0|   11|          0|
    |indvar_flatten_reg_515       |   7|   0|    7|          0|
    |r_0_reg_503                  |   5|   0|    5|          0|
    |r_reg_1565                   |   5|   0|    5|          0|
    |reg_664                      |  32|   0|   32|          0|
    |select_ln11_reg_1994         |   7|   0|    7|          0|
    |select_ln30_1_reg_1586       |   5|   0|    5|          0|
    |select_ln30_6_reg_1597       |   3|   0|    3|          0|
    |select_ln30_7_reg_1607       |   5|   0|    5|          0|
    |select_ln30_9_reg_1635       |   5|   0|    5|          0|
    |sub_ln23_1_reg_1703          |   9|   0|   11|          2|
    |sub_ln23_reg_1592            |   9|   0|   11|          2|
    |sub_ln30_reg_2218            |  12|   0|   13|          1|
    |tmp_0_0_1_reg_1812           |  32|   0|   32|          0|
    |tmp_0_0_2_reg_1889           |  32|   0|   32|          0|
    |tmp_0_1_1_reg_1949           |  32|   0|   32|          0|
    |tmp_0_1_2_reg_1954           |  32|   0|   32|          0|
    |tmp_0_1_reg_1894             |  32|   0|   32|          0|
    |tmp_0_2_1_reg_2004           |  32|   0|   32|          0|
    |tmp_0_2_2_reg_2034           |  32|   0|   32|          0|
    |tmp_0_2_reg_1999             |  32|   0|   32|          0|
    |tmp_1_0_1_reg_1838           |  32|   0|   32|          0|
    |tmp_1_0_2_reg_1909           |  32|   0|   32|          0|
    |tmp_1_1_1_reg_1964           |  32|   0|   32|          0|
    |tmp_1_1_2_reg_1969           |  32|   0|   32|          0|
    |tmp_1_1_reg_1914             |  32|   0|   32|          0|
    |tmp_1_2_1_reg_2014           |  32|   0|   32|          0|
    |tmp_1_2_2_reg_2044           |  32|   0|   32|          0|
    |tmp_1_2_reg_2009             |  32|   0|   32|          0|
    |tmp_1_39_reg_1833            |  32|   0|   32|          0|
    |tmp_1_reg_1807               |  32|   0|   32|          0|
    |tmp_2_0_1_reg_1864           |  32|   0|   32|          0|
    |tmp_2_0_2_reg_1929           |  32|   0|   32|          0|
    |tmp_2_1_1_reg_1979           |  32|   0|   32|          0|
    |tmp_2_1_2_reg_1984           |  32|   0|   32|          0|
    |tmp_2_1_reg_1934             |  32|   0|   32|          0|
    |tmp_2_2_1_reg_2024           |  32|   0|   32|          0|
    |tmp_2_2_2_reg_2054           |  32|   0|   32|          0|
    |tmp_2_2_reg_2019             |  32|   0|   32|          0|
    |tmp_2_reg_1859               |  32|   0|   32|          0|
    |w_sum_1_reg_2204             |  32|   0|   32|          0|
    |w_sum_2_reg_2211             |  32|   0|   32|          0|
    |w_sum_4_0_0_1_reg_2059       |  32|   0|   32|          0|
    |w_sum_4_0_0_2_reg_2074       |  32|   0|   32|          0|
    |w_sum_4_0_1_1_reg_2104       |  32|   0|   32|          0|
    |w_sum_4_0_1_2_reg_2119       |  32|   0|   32|          0|
    |w_sum_4_0_1_reg_2089         |  32|   0|   32|          0|
    |w_sum_4_0_2_1_reg_2149       |  32|   0|   32|          0|
    |w_sum_4_0_2_reg_2134         |  32|   0|   32|          0|
    |w_sum_4_1_0_1_reg_2064       |  32|   0|   32|          0|
    |w_sum_4_1_0_2_reg_2079       |  32|   0|   32|          0|
    |w_sum_4_1_1_1_reg_2109       |  32|   0|   32|          0|
    |w_sum_4_1_1_2_reg_2124       |  32|   0|   32|          0|
    |w_sum_4_1_1_reg_2094         |  32|   0|   32|          0|
    |w_sum_4_1_2_1_reg_2154       |  32|   0|   32|          0|
    |w_sum_4_1_2_2_reg_2189       |  32|   0|   32|          0|
    |w_sum_4_1_2_reg_2139         |  32|   0|   32|          0|
    |w_sum_4_1_reg_2039           |  32|   0|   32|          0|
    |w_sum_4_2_0_1_reg_2069       |  32|   0|   32|          0|
    |w_sum_4_2_0_2_reg_2084       |  32|   0|   32|          0|
    |w_sum_4_2_1_1_reg_2114       |  32|   0|   32|          0|
    |w_sum_4_2_1_2_reg_2129       |  32|   0|   32|          0|
    |w_sum_4_2_1_reg_2099         |  32|   0|   32|          0|
    |w_sum_4_2_2_1_reg_2159       |  32|   0|   32|          0|
    |w_sum_4_2_2_2_reg_2194       |  32|   0|   32|          0|
    |w_sum_4_2_2_reg_2144         |  32|   0|   32|          0|
    |w_sum_4_2_reg_2049           |  32|   0|   32|          0|
    |w_sum_4_reg_2029             |  32|   0|   32|          0|
    |zext_ln23_17_reg_1791        |   3|   0|    6|          3|
    |zext_ln23_27_reg_1817        |   3|   0|    6|          3|
    |zext_ln23_37_reg_1843        |   3|   0|    6|          3|
    |zext_ln23_5_reg_1664         |   3|   0|   64|         61|
    |zext_ln23_6_reg_1688         |   3|   0|   64|         61|
    |zext_ln23_reg_1640           |   3|   0|   64|         61|
    |zext_ln30_2_reg_1613         |   5|   0|   11|          6|
    |zext_ln30_4_reg_1624         |   5|   0|   11|          6|
    |zext_ln30_5_reg_1720         |   5|   0|   11|          6|
    |add_ln14_1_reg_1679          |  64|  32|    3|          0|
    |add_ln14_reg_1655            |  64|  32|    3|          0|
    |icmp_ln8_reg_1570            |  64|  32|    1|          0|
    |select_ln30_1_reg_1586       |  64|  32|    5|          0|
    |select_ln30_6_reg_1597       |  64|  32|    3|          0|
    |select_ln30_7_reg_1607       |  64|  32|    5|          0|
    |tmp_0_0_2_reg_1889           |  64|  32|   32|          0|
    |tmp_0_1_1_reg_1949           |  64|  32|   32|          0|
    |tmp_0_1_2_reg_1954           |  64|  32|   32|          0|
    |tmp_0_1_reg_1894             |  64|  32|   32|          0|
    |tmp_0_2_1_reg_2004           |  64|  32|   32|          0|
    |tmp_0_2_2_reg_2034           |  64|  32|   32|          0|
    |tmp_0_2_reg_1999             |  64|  32|   32|          0|
    |tmp_1_0_2_reg_1909           |  64|  32|   32|          0|
    |tmp_1_1_1_reg_1964           |  64|  32|   32|          0|
    |tmp_1_1_2_reg_1969           |  64|  32|   32|          0|
    |tmp_1_1_reg_1914             |  64|  32|   32|          0|
    |tmp_1_2_1_reg_2014           |  64|  32|   32|          0|
    |tmp_1_2_2_reg_2044           |  64|  32|   32|          0|
    |tmp_1_2_reg_2009             |  64|  32|   32|          0|
    |tmp_2_0_2_reg_1929           |  64|  32|   32|          0|
    |tmp_2_1_1_reg_1979           |  64|  32|   32|          0|
    |tmp_2_1_2_reg_1984           |  64|  32|   32|          0|
    |tmp_2_1_reg_1934             |  64|  32|   32|          0|
    |tmp_2_2_1_reg_2024           |  64|  32|   32|          0|
    |tmp_2_2_2_reg_2054           |  64|  32|   32|          0|
    |tmp_2_2_reg_2019             |  64|  32|   32|          0|
    |zext_ln23_5_reg_1664         |  64|  32|   64|         61|
    |zext_ln23_6_reg_1688         |  64|  32|   64|         61|
    |zext_ln23_reg_1640           |  64|  32|   64|         61|
    +-----------------------------+----+----+-----+-----------+
    |Total                        |4029| 960| 3208|        398|
    +-----------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+--------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------+-----+-----+------------+--------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_rst             |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_start           |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_done            | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_idle            | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_ready           | out |    1| ap_ctrl_hs |    conv_1    | return value |
|input_r_address0   | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce0        | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q0         |  in |   32|  ap_memory |    input_r   |     array    |
|input_r_address1   | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce1        | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q1         |  in |   32|  ap_memory |    input_r   |     array    |
|conv_out_address0  | out |   12|  ap_memory |   conv_out   |     array    |
|conv_out_ce0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_we0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_d0        | out |   32|  ap_memory |   conv_out   |     array    |
+-------------------+-----+-----+------------+--------------+--------------+

