TimeQuest Timing Analyzer report for D_Controller
Fri Jun 14 09:29:33 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; D_Controller                                        ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX15BF14C6                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ; < 0.1%      ;
;     Processors 13-20       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 408.16 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.450 ; -15.173            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.412 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -15.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                         ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.450 ; prev_N_in[1] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.381      ;
; -1.450 ; prev_N_in[1] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.381      ;
; -1.450 ; prev_N_in[1] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.381      ;
; -1.427 ; prev_N_in[0] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.358      ;
; -1.427 ; prev_N_in[0] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.358      ;
; -1.427 ; prev_N_in[0] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.358      ;
; -1.392 ; digit1[3]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.323      ;
; -1.392 ; digit1[3]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.323      ;
; -1.392 ; digit1[3]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.323      ;
; -1.380 ; digit1[0]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.311      ;
; -1.380 ; digit1[0]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.311      ;
; -1.380 ; digit1[0]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.311      ;
; -1.361 ; prev_N_in[1] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.292      ;
; -1.361 ; prev_N_in[1] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.292      ;
; -1.361 ; prev_N_in[1] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.292      ;
; -1.361 ; prev_N_in[1] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.292      ;
; -1.338 ; prev_N_in[0] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.269      ;
; -1.338 ; prev_N_in[0] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.269      ;
; -1.338 ; prev_N_in[0] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.269      ;
; -1.338 ; prev_N_in[0] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.269      ;
; -1.312 ; prev_N_in[3] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.243      ;
; -1.312 ; prev_N_in[3] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.243      ;
; -1.312 ; prev_N_in[3] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.243      ;
; -1.288 ; digit2[2]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.418     ; 1.865      ;
; -1.288 ; digit2[2]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.418     ; 1.865      ;
; -1.288 ; digit2[2]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.418     ; 1.865      ;
; -1.288 ; digit2[2]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.418     ; 1.865      ;
; -1.288 ; prev_N_in[2] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.219      ;
; -1.288 ; prev_N_in[2] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.219      ;
; -1.288 ; prev_N_in[2] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.219      ;
; -1.284 ; digit1[3]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.215      ;
; -1.284 ; digit1[3]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.215      ;
; -1.284 ; digit1[3]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.215      ;
; -1.284 ; digit1[3]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.215      ;
; -1.272 ; digit1[0]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.203      ;
; -1.272 ; digit1[0]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.203      ;
; -1.272 ; digit1[0]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.203      ;
; -1.272 ; digit1[0]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.203      ;
; -1.224 ; digit1[1]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.155      ;
; -1.224 ; digit1[1]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.155      ;
; -1.224 ; digit1[1]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.155      ;
; -1.223 ; prev_N_in[3] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.154      ;
; -1.223 ; prev_N_in[3] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.154      ;
; -1.223 ; prev_N_in[3] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.154      ;
; -1.223 ; prev_N_in[3] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.154      ;
; -1.216 ; digit2[3]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.147      ;
; -1.216 ; digit2[3]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.147      ;
; -1.216 ; digit2[3]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.147      ;
; -1.216 ; digit2[3]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.147      ;
; -1.211 ; digit2[0]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.142      ;
; -1.211 ; digit2[0]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.142      ;
; -1.211 ; digit2[0]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.142      ;
; -1.211 ; digit2[0]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.142      ;
; -1.199 ; prev_N_in[2] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.130      ;
; -1.199 ; prev_N_in[2] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.130      ;
; -1.199 ; prev_N_in[2] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.130      ;
; -1.199 ; prev_N_in[2] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.130      ;
; -1.124 ; digit1[2]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.055      ;
; -1.124 ; digit1[2]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.055      ;
; -1.124 ; digit1[2]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.055      ;
; -1.116 ; digit1[1]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.047      ;
; -1.116 ; digit1[1]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.047      ;
; -1.116 ; digit1[1]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.047      ;
; -1.116 ; digit1[1]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.047      ;
; -1.083 ; prev_N_in[1] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.275      ; 2.353      ;
; -1.074 ; prev_N_in[3] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.005      ;
; -1.074 ; prev_N_in[3] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.005      ;
; -1.074 ; prev_N_in[3] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.005      ;
; -1.074 ; prev_N_in[3] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 2.005      ;
; -1.069 ; digit2[1]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.000      ;
; -1.069 ; digit2[1]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.000      ;
; -1.069 ; digit2[1]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.000      ;
; -1.069 ; digit2[1]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 2.000      ;
; -1.060 ; prev_N_in[0] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.275      ; 2.330      ;
; -1.021 ; prev_N_in[2] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.952      ;
; -1.021 ; prev_N_in[2] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.952      ;
; -1.021 ; prev_N_in[2] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.952      ;
; -1.021 ; prev_N_in[2] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.952      ;
; -1.016 ; digit1[2]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.064     ; 1.947      ;
; -1.016 ; digit1[2]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.064     ; 1.947      ;
; -1.016 ; digit1[2]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.064     ; 1.947      ;
; -1.016 ; digit1[2]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 1.947      ;
; -1.012 ; digit1[3]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.275      ; 2.282      ;
; -1.000 ; digit1[0]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.275      ; 2.270      ;
; -0.955 ; prev_N_in[1] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.886      ;
; -0.955 ; prev_N_in[1] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.886      ;
; -0.955 ; prev_N_in[1] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.886      ;
; -0.955 ; prev_N_in[1] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.886      ;
; -0.945 ; prev_N_in[3] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.275      ; 2.215      ;
; -0.921 ; prev_N_in[2] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.275      ; 2.191      ;
; -0.916 ; prev_N_in[0] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.847      ;
; -0.916 ; prev_N_in[0] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.847      ;
; -0.916 ; prev_N_in[0] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.847      ;
; -0.916 ; prev_N_in[0] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 1.847      ;
; -0.844 ; digit1[1]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.275      ; 2.114      ;
; -0.744 ; digit1[2]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.275      ; 2.014      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                         ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.412 ; digit1[2]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.418      ; 0.987      ;
; 0.548 ; digit1[1]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.769      ;
; 0.661 ; digit1[3]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 0.882      ;
; 0.857 ; digit1[0]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.078      ;
; 1.532 ; digit1[1]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.418      ; 2.107      ;
; 1.574 ; prev_N_in[2] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.418      ; 2.149      ;
; 1.588 ; prev_N_in[3] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.418      ; 2.163      ;
; 1.629 ; prev_N_in[0] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.850      ;
; 1.629 ; prev_N_in[0] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.850      ;
; 1.629 ; prev_N_in[0] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.850      ;
; 1.629 ; prev_N_in[0] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.850      ;
; 1.638 ; prev_N_in[1] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.859      ;
; 1.638 ; prev_N_in[1] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.859      ;
; 1.638 ; prev_N_in[1] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.859      ;
; 1.638 ; prev_N_in[1] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.859      ;
; 1.683 ; prev_N_in[0] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.418      ; 2.258      ;
; 1.690 ; digit1[0]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.418      ; 2.265      ;
; 1.696 ; digit1[3]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.418      ; 2.271      ;
; 1.696 ; prev_N_in[1] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.418      ; 2.271      ;
; 1.719 ; digit2[1]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.940      ;
; 1.719 ; digit2[1]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.940      ;
; 1.719 ; digit2[1]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.940      ;
; 1.719 ; digit2[1]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.940      ;
; 1.724 ; digit1[2]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.945      ;
; 1.724 ; digit1[2]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.945      ;
; 1.724 ; digit1[2]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.945      ;
; 1.724 ; digit1[2]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.945      ;
; 1.729 ; prev_N_in[2] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.950      ;
; 1.729 ; prev_N_in[2] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.950      ;
; 1.729 ; prev_N_in[2] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.950      ;
; 1.729 ; prev_N_in[2] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.950      ;
; 1.739 ; prev_N_in[3] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.960      ;
; 1.739 ; prev_N_in[3] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.960      ;
; 1.739 ; prev_N_in[3] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.960      ;
; 1.739 ; prev_N_in[3] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.960      ;
; 1.804 ; digit1[2]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.025      ;
; 1.804 ; digit1[2]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.025      ;
; 1.804 ; digit1[2]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.025      ;
; 1.832 ; digit1[1]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.053      ;
; 1.832 ; digit1[1]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.053      ;
; 1.832 ; digit1[1]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.053      ;
; 1.832 ; digit1[1]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.053      ;
; 1.855 ; digit2[0]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.076      ;
; 1.855 ; digit2[0]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.076      ;
; 1.855 ; digit2[0]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.076      ;
; 1.855 ; digit2[0]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.076      ;
; 1.856 ; digit2[3]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.077      ;
; 1.856 ; digit2[3]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.077      ;
; 1.856 ; digit2[3]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.077      ;
; 1.856 ; digit2[3]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.077      ;
; 1.873 ; prev_N_in[2] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.094      ;
; 1.873 ; prev_N_in[2] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.094      ;
; 1.873 ; prev_N_in[2] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.094      ;
; 1.873 ; prev_N_in[2] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.094      ;
; 1.887 ; prev_N_in[3] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.108      ;
; 1.887 ; prev_N_in[3] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.108      ;
; 1.887 ; prev_N_in[3] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.108      ;
; 1.887 ; prev_N_in[3] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.108      ;
; 1.912 ; digit1[1]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.133      ;
; 1.912 ; digit1[1]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.133      ;
; 1.949 ; digit2[2]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; -0.275     ; 1.831      ;
; 1.949 ; digit2[2]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; -0.275     ; 1.831      ;
; 1.949 ; digit2[2]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; -0.275     ; 1.831      ;
; 1.949 ; digit2[2]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; -0.275     ; 1.831      ;
; 1.967 ; prev_N_in[2] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.188      ;
; 1.967 ; prev_N_in[2] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.188      ;
; 1.967 ; prev_N_in[2] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.188      ;
; 1.981 ; prev_N_in[3] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.202      ;
; 1.981 ; prev_N_in[3] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.202      ;
; 1.981 ; prev_N_in[3] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.202      ;
; 1.982 ; prev_N_in[0] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.203      ;
; 1.982 ; prev_N_in[0] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.203      ;
; 1.982 ; prev_N_in[0] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.203      ;
; 1.982 ; prev_N_in[0] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.203      ;
; 1.990 ; digit1[0]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.211      ;
; 1.990 ; digit1[0]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.211      ;
; 1.990 ; digit1[0]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.211      ;
; 1.990 ; digit1[0]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.211      ;
; 1.995 ; prev_N_in[1] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.216      ;
; 1.995 ; prev_N_in[1] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.216      ;
; 1.995 ; prev_N_in[1] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.216      ;
; 1.995 ; prev_N_in[1] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.216      ;
; 1.996 ; digit1[3]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.217      ;
; 1.996 ; digit1[3]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.217      ;
; 1.996 ; digit1[3]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.217      ;
; 1.996 ; digit1[3]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.217      ;
; 2.070 ; digit1[0]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.291      ;
; 2.070 ; digit1[0]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.291      ;
; 2.076 ; digit1[3]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.297      ;
; 2.076 ; digit1[3]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.297      ;
; 2.076 ; prev_N_in[0] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.297      ;
; 2.076 ; prev_N_in[0] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.297      ;
; 2.076 ; prev_N_in[0] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.297      ;
; 2.089 ; prev_N_in[1] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.310      ;
; 2.089 ; prev_N_in[1] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.310      ;
; 2.089 ; prev_N_in[1] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.310      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[3]              ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[2]                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[0]                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[1]                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[2]                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[3]                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[0]                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[1]                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[3]                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[0]              ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[1]              ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[2]              ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[3]              ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[2]|clk             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[0]|clk             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[1]|clk             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[2]|clk             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[3]|clk             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[0]|clk             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[1]|clk             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[3]|clk             ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[0]|clk          ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[1]|clk          ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[2]|clk          ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[3]|clk          ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[0]                 ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[1]                 ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[2]                 ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[3]                 ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[0]                 ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[1]                 ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[3]                 ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[0]              ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[1]              ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[2]              ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[3]              ;
; 0.420  ; 0.636        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[2]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[0]|clk             ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[1]|clk             ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[2]|clk             ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[3]|clk             ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[0]|clk             ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[1]|clk             ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[3]|clk             ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[0]|clk          ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[1]|clk          ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[2]|clk          ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[3]|clk          ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[2]|clk             ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; N_in[*]   ; clk        ; 4.058 ; 4.426 ; Rise       ; clk             ;
;  N_in[0]  ; clk        ; 3.771 ; 4.161 ; Rise       ; clk             ;
;  N_in[1]  ; clk        ; 3.617 ; 3.982 ; Rise       ; clk             ;
;  N_in[2]  ; clk        ; 4.058 ; 4.426 ; Rise       ; clk             ;
;  N_in[3]  ; clk        ; 4.005 ; 4.374 ; Rise       ; clk             ;
; Reset     ; clk        ; 2.583 ; 3.054 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; N_in[*]   ; clk        ; -1.245 ; -1.663 ; Rise       ; clk             ;
;  N_in[0]  ; clk        ; -1.975 ; -2.384 ; Rise       ; clk             ;
;  N_in[1]  ; clk        ; -1.245 ; -1.663 ; Rise       ; clk             ;
;  N_in[2]  ; clk        ; -2.091 ; -2.516 ; Rise       ; clk             ;
;  N_in[3]  ; clk        ; -1.890 ; -2.308 ; Rise       ; clk             ;
; Reset     ; clk        ; -0.954 ; -1.369 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_1[*]    ; clk        ; 6.156 ; 6.122 ; Rise       ; clk             ;
;  D_1[0]   ; clk        ; 5.820 ; 5.774 ; Rise       ; clk             ;
;  D_1[1]   ; clk        ; 5.831 ; 5.790 ; Rise       ; clk             ;
;  D_1[2]   ; clk        ; 6.073 ; 6.035 ; Rise       ; clk             ;
;  D_1[3]   ; clk        ; 6.156 ; 6.122 ; Rise       ; clk             ;
; D_2[*]    ; clk        ; 6.181 ; 6.118 ; Rise       ; clk             ;
;  D_2[0]   ; clk        ; 5.832 ; 5.768 ; Rise       ; clk             ;
;  D_2[1]   ; clk        ; 6.134 ; 6.083 ; Rise       ; clk             ;
;  D_2[2]   ; clk        ; 6.181 ; 6.118 ; Rise       ; clk             ;
;  D_2[3]   ; clk        ; 6.130 ; 6.075 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_1[*]    ; clk        ; 5.634 ; 5.587 ; Rise       ; clk             ;
;  D_1[0]   ; clk        ; 5.634 ; 5.587 ; Rise       ; clk             ;
;  D_1[1]   ; clk        ; 5.644 ; 5.602 ; Rise       ; clk             ;
;  D_1[2]   ; clk        ; 5.876 ; 5.837 ; Rise       ; clk             ;
;  D_1[3]   ; clk        ; 5.956 ; 5.920 ; Rise       ; clk             ;
; D_2[*]    ; clk        ; 5.649 ; 5.583 ; Rise       ; clk             ;
;  D_2[0]   ; clk        ; 5.649 ; 5.583 ; Rise       ; clk             ;
;  D_2[1]   ; clk        ; 5.939 ; 5.886 ; Rise       ; clk             ;
;  D_2[2]   ; clk        ; 5.983 ; 5.919 ; Rise       ; clk             ;
;  D_2[3]   ; clk        ; 5.934 ; 5.878 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 454.34 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.201 ; -12.502           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.201 ; prev_N_in[1] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.139      ;
; -1.201 ; prev_N_in[1] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.139      ;
; -1.201 ; prev_N_in[1] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.139      ;
; -1.180 ; prev_N_in[0] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.118      ;
; -1.180 ; prev_N_in[0] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.118      ;
; -1.180 ; prev_N_in[0] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.118      ;
; -1.162 ; digit1[3]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.100      ;
; -1.162 ; digit1[3]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.100      ;
; -1.162 ; digit1[3]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.100      ;
; -1.150 ; digit1[0]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.088      ;
; -1.150 ; digit1[0]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.088      ;
; -1.150 ; digit1[0]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.088      ;
; -1.128 ; prev_N_in[1] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.066      ;
; -1.128 ; prev_N_in[1] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.066      ;
; -1.128 ; prev_N_in[1] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.066      ;
; -1.128 ; prev_N_in[1] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.066      ;
; -1.107 ; prev_N_in[0] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.045      ;
; -1.107 ; prev_N_in[0] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.045      ;
; -1.107 ; prev_N_in[0] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.045      ;
; -1.107 ; prev_N_in[0] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.045      ;
; -1.095 ; prev_N_in[3] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.033      ;
; -1.095 ; prev_N_in[3] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.033      ;
; -1.095 ; prev_N_in[3] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.033      ;
; -1.064 ; digit2[2]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.382     ; 1.677      ;
; -1.064 ; digit2[2]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.382     ; 1.677      ;
; -1.064 ; digit2[2]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.382     ; 1.677      ;
; -1.064 ; digit2[2]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.382     ; 1.677      ;
; -1.056 ; digit1[3]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.994      ;
; -1.056 ; digit1[3]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.994      ;
; -1.056 ; digit1[3]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.994      ;
; -1.056 ; digit1[3]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.994      ;
; -1.051 ; prev_N_in[2] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.989      ;
; -1.051 ; prev_N_in[2] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.989      ;
; -1.051 ; prev_N_in[2] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.989      ;
; -1.044 ; digit1[0]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.982      ;
; -1.044 ; digit1[0]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.982      ;
; -1.044 ; digit1[0]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.982      ;
; -1.044 ; digit1[0]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.982      ;
; -1.020 ; digit1[1]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.958      ;
; -1.020 ; digit1[1]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.958      ;
; -1.020 ; digit1[1]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.958      ;
; -0.999 ; prev_N_in[3] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.937      ;
; -0.999 ; prev_N_in[3] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.937      ;
; -0.999 ; prev_N_in[3] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.937      ;
; -0.999 ; prev_N_in[3] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.937      ;
; -0.990 ; digit2[3]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.928      ;
; -0.990 ; digit2[3]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.928      ;
; -0.990 ; digit2[3]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.928      ;
; -0.990 ; digit2[3]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.928      ;
; -0.985 ; digit2[0]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.923      ;
; -0.985 ; digit2[0]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.923      ;
; -0.985 ; digit2[0]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.923      ;
; -0.985 ; digit2[0]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.923      ;
; -0.978 ; prev_N_in[2] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.916      ;
; -0.978 ; prev_N_in[2] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.916      ;
; -0.978 ; prev_N_in[2] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.916      ;
; -0.978 ; prev_N_in[2] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.916      ;
; -0.926 ; digit1[2]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.864      ;
; -0.926 ; digit1[2]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.864      ;
; -0.926 ; digit1[2]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.864      ;
; -0.914 ; digit1[1]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.852      ;
; -0.914 ; digit1[1]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.852      ;
; -0.914 ; digit1[1]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.852      ;
; -0.914 ; digit1[1]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.852      ;
; -0.881 ; prev_N_in[3] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.819      ;
; -0.881 ; prev_N_in[3] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.819      ;
; -0.881 ; prev_N_in[3] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.819      ;
; -0.881 ; prev_N_in[3] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.819      ;
; -0.864 ; digit2[1]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.802      ;
; -0.864 ; digit2[1]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.802      ;
; -0.864 ; digit2[1]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.802      ;
; -0.864 ; digit2[1]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.802      ;
; -0.863 ; prev_N_in[1] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.255      ; 2.113      ;
; -0.842 ; prev_N_in[0] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.255      ; 2.092      ;
; -0.826 ; prev_N_in[2] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.764      ;
; -0.826 ; prev_N_in[2] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.764      ;
; -0.826 ; prev_N_in[2] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.764      ;
; -0.826 ; prev_N_in[2] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.764      ;
; -0.820 ; digit1[2]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.758      ;
; -0.820 ; digit1[2]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.758      ;
; -0.820 ; digit1[2]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.758      ;
; -0.820 ; digit1[2]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 1.758      ;
; -0.814 ; digit1[3]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.255      ; 2.064      ;
; -0.802 ; digit1[0]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.255      ; 2.052      ;
; -0.774 ; prev_N_in[1] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.712      ;
; -0.774 ; prev_N_in[1] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.712      ;
; -0.774 ; prev_N_in[1] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.712      ;
; -0.774 ; prev_N_in[1] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.712      ;
; -0.747 ; prev_N_in[3] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.255      ; 1.997      ;
; -0.723 ; prev_N_in[0] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.661      ;
; -0.723 ; prev_N_in[0] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.661      ;
; -0.723 ; prev_N_in[0] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.661      ;
; -0.723 ; prev_N_in[0] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.661      ;
; -0.713 ; prev_N_in[2] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.255      ; 1.963      ;
; -0.672 ; digit1[1]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.255      ; 1.922      ;
; -0.578 ; digit1[2]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.255      ; 1.828      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                          ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; digit1[2]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.382      ; 0.908      ;
; 0.505 ; digit1[1]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.706      ;
; 0.607 ; digit1[3]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.808      ;
; 0.783 ; digit1[0]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.984      ;
; 1.373 ; digit1[1]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.382      ; 1.899      ;
; 1.424 ; prev_N_in[2] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.382      ; 1.950      ;
; 1.439 ; prev_N_in[3] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.382      ; 1.965      ;
; 1.459 ; prev_N_in[0] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.660      ;
; 1.459 ; prev_N_in[0] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.660      ;
; 1.459 ; prev_N_in[0] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.660      ;
; 1.459 ; prev_N_in[0] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.660      ;
; 1.474 ; prev_N_in[1] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.675      ;
; 1.474 ; prev_N_in[1] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.675      ;
; 1.474 ; prev_N_in[1] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.675      ;
; 1.474 ; prev_N_in[1] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.675      ;
; 1.517 ; digit1[0]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.382      ; 2.043      ;
; 1.523 ; digit1[3]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.382      ; 2.049      ;
; 1.525 ; prev_N_in[0] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.382      ; 2.051      ;
; 1.542 ; prev_N_in[1] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.382      ; 2.068      ;
; 1.546 ; digit1[2]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.747      ;
; 1.546 ; digit1[2]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.747      ;
; 1.546 ; digit1[2]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.747      ;
; 1.546 ; digit1[2]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.747      ;
; 1.555 ; prev_N_in[2] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.756      ;
; 1.555 ; prev_N_in[2] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.756      ;
; 1.555 ; prev_N_in[2] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.756      ;
; 1.555 ; prev_N_in[2] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.756      ;
; 1.564 ; digit2[1]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.765      ;
; 1.564 ; digit2[1]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.765      ;
; 1.564 ; digit2[1]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.765      ;
; 1.564 ; digit2[1]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.765      ;
; 1.570 ; prev_N_in[3] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.771      ;
; 1.570 ; prev_N_in[3] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.771      ;
; 1.570 ; prev_N_in[3] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.771      ;
; 1.570 ; prev_N_in[3] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.771      ;
; 1.626 ; digit1[2]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.827      ;
; 1.626 ; digit1[2]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.827      ;
; 1.626 ; digit1[2]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.827      ;
; 1.643 ; digit1[1]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.844      ;
; 1.643 ; digit1[1]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.844      ;
; 1.643 ; digit1[1]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.844      ;
; 1.643 ; digit1[1]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.844      ;
; 1.686 ; digit2[0]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.887      ;
; 1.686 ; digit2[0]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.887      ;
; 1.686 ; digit2[0]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.887      ;
; 1.686 ; digit2[0]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.887      ;
; 1.688 ; digit2[3]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.889      ;
; 1.688 ; digit2[3]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.889      ;
; 1.688 ; digit2[3]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.889      ;
; 1.688 ; digit2[3]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.889      ;
; 1.691 ; prev_N_in[2] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.892      ;
; 1.691 ; prev_N_in[2] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.892      ;
; 1.691 ; prev_N_in[2] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.892      ;
; 1.691 ; prev_N_in[2] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.892      ;
; 1.708 ; prev_N_in[3] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.909      ;
; 1.708 ; prev_N_in[3] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.909      ;
; 1.708 ; prev_N_in[3] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.909      ;
; 1.708 ; prev_N_in[3] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.909      ;
; 1.723 ; digit1[1]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.924      ;
; 1.723 ; digit1[1]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.924      ;
; 1.774 ; prev_N_in[2] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.975      ;
; 1.774 ; prev_N_in[2] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.975      ;
; 1.774 ; prev_N_in[2] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.975      ;
; 1.777 ; digit2[2]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; -0.255     ; 1.666      ;
; 1.777 ; digit2[2]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; -0.255     ; 1.666      ;
; 1.777 ; digit2[2]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; -0.255     ; 1.666      ;
; 1.777 ; digit2[2]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; -0.255     ; 1.666      ;
; 1.787 ; digit1[0]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.988      ;
; 1.787 ; digit1[0]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.988      ;
; 1.787 ; digit1[0]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.988      ;
; 1.787 ; digit1[0]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.988      ;
; 1.789 ; prev_N_in[3] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.990      ;
; 1.789 ; prev_N_in[3] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.990      ;
; 1.789 ; prev_N_in[3] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.990      ;
; 1.791 ; prev_N_in[0] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.992      ;
; 1.791 ; prev_N_in[0] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.992      ;
; 1.791 ; prev_N_in[0] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.992      ;
; 1.791 ; prev_N_in[0] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.992      ;
; 1.793 ; digit1[3]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.994      ;
; 1.793 ; digit1[3]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.994      ;
; 1.793 ; digit1[3]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.994      ;
; 1.793 ; digit1[3]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.994      ;
; 1.808 ; prev_N_in[1] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.009      ;
; 1.808 ; prev_N_in[1] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.009      ;
; 1.808 ; prev_N_in[1] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.009      ;
; 1.808 ; prev_N_in[1] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.009      ;
; 1.867 ; digit1[0]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.068      ;
; 1.867 ; digit1[0]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.068      ;
; 1.873 ; digit1[3]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.074      ;
; 1.873 ; digit1[3]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.074      ;
; 1.885 ; prev_N_in[0] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.086      ;
; 1.885 ; prev_N_in[0] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.086      ;
; 1.885 ; prev_N_in[0] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.086      ;
; 1.902 ; prev_N_in[1] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.103      ;
; 1.902 ; prev_N_in[1] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.103      ;
; 1.902 ; prev_N_in[1] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.057      ; 2.103      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[3]              ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[2]                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[0]                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[1]                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[2]                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[3]                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[0]                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[1]                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[3]                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[0]              ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[1]              ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[2]              ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[3]              ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[2]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[0]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[1]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[2]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[3]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[0]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[1]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[3]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[0]|clk          ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[1]|clk          ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[2]|clk          ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[3]|clk          ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[0]                 ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[1]                 ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[2]                 ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[3]                 ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[0]                 ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[1]                 ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[3]                 ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[0]              ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[1]              ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[2]              ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[3]              ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[2]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[0]|clk             ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[1]|clk             ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[2]|clk             ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[3]|clk             ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[0]|clk             ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[1]|clk             ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[3]|clk             ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[0]|clk          ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[1]|clk          ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[2]|clk          ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[3]|clk          ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[2]|clk             ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; N_in[*]   ; clk        ; 3.560 ; 3.872 ; Rise       ; clk             ;
;  N_in[0]  ; clk        ; 3.309 ; 3.642 ; Rise       ; clk             ;
;  N_in[1]  ; clk        ; 3.144 ; 3.486 ; Rise       ; clk             ;
;  N_in[2]  ; clk        ; 3.560 ; 3.872 ; Rise       ; clk             ;
;  N_in[3]  ; clk        ; 3.513 ; 3.827 ; Rise       ; clk             ;
; Reset     ; clk        ; 2.237 ; 2.617 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; N_in[*]   ; clk        ; -1.028 ; -1.371 ; Rise       ; clk             ;
;  N_in[0]  ; clk        ; -1.711 ; -2.015 ; Rise       ; clk             ;
;  N_in[1]  ; clk        ; -1.028 ; -1.371 ; Rise       ; clk             ;
;  N_in[2]  ; clk        ; -1.813 ; -2.133 ; Rise       ; clk             ;
;  N_in[3]  ; clk        ; -1.633 ; -1.945 ; Rise       ; clk             ;
; Reset     ; clk        ; -0.755 ; -1.107 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_1[*]    ; clk        ; 5.528 ; 5.444 ; Rise       ; clk             ;
;  D_1[0]   ; clk        ; 5.219 ; 5.135 ; Rise       ; clk             ;
;  D_1[1]   ; clk        ; 5.228 ; 5.149 ; Rise       ; clk             ;
;  D_1[2]   ; clk        ; 5.450 ; 5.367 ; Rise       ; clk             ;
;  D_1[3]   ; clk        ; 5.528 ; 5.444 ; Rise       ; clk             ;
; D_2[*]    ; clk        ; 5.554 ; 5.467 ; Rise       ; clk             ;
;  D_2[0]   ; clk        ; 5.233 ; 5.147 ; Rise       ; clk             ;
;  D_2[1]   ; clk        ; 5.514 ; 5.430 ; Rise       ; clk             ;
;  D_2[2]   ; clk        ; 5.554 ; 5.467 ; Rise       ; clk             ;
;  D_2[3]   ; clk        ; 5.512 ; 5.424 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_1[*]    ; clk        ; 5.053 ; 4.969 ; Rise       ; clk             ;
;  D_1[0]   ; clk        ; 5.053 ; 4.969 ; Rise       ; clk             ;
;  D_1[1]   ; clk        ; 5.062 ; 4.982 ; Rise       ; clk             ;
;  D_1[2]   ; clk        ; 5.275 ; 5.191 ; Rise       ; clk             ;
;  D_1[3]   ; clk        ; 5.350 ; 5.266 ; Rise       ; clk             ;
; D_2[*]    ; clk        ; 5.067 ; 4.980 ; Rise       ; clk             ;
;  D_2[0]   ; clk        ; 5.067 ; 4.980 ; Rise       ; clk             ;
;  D_2[1]   ; clk        ; 5.337 ; 5.252 ; Rise       ; clk             ;
;  D_2[2]   ; clk        ; 5.375 ; 5.288 ; Rise       ; clk             ;
;  D_2[3]   ; clk        ; 5.334 ; 5.245 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.356 ; -2.972            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.205 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.400                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.356 ; prev_N_in[1] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; prev_N_in[1] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.356 ; prev_N_in[1] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.343 ; prev_N_in[0] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.293      ;
; -0.343 ; prev_N_in[0] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.293      ;
; -0.343 ; prev_N_in[0] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.293      ;
; -0.320 ; digit1[3]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.270      ;
; -0.320 ; digit1[3]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.270      ;
; -0.320 ; digit1[3]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.270      ;
; -0.309 ; digit1[0]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.259      ;
; -0.309 ; digit1[0]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.259      ;
; -0.309 ; digit1[0]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.259      ;
; -0.301 ; prev_N_in[1] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.251      ;
; -0.301 ; prev_N_in[1] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.251      ;
; -0.301 ; prev_N_in[1] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.251      ;
; -0.301 ; prev_N_in[1] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.251      ;
; -0.288 ; prev_N_in[0] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.238      ;
; -0.288 ; prev_N_in[0] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.238      ;
; -0.288 ; prev_N_in[0] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.238      ;
; -0.288 ; prev_N_in[0] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.238      ;
; -0.281 ; prev_N_in[3] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.231      ;
; -0.281 ; prev_N_in[3] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.231      ;
; -0.281 ; prev_N_in[3] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.231      ;
; -0.268 ; prev_N_in[2] ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.218      ;
; -0.268 ; prev_N_in[2] ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.218      ;
; -0.268 ; prev_N_in[2] ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.218      ;
; -0.265 ; digit1[3]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.265 ; digit1[3]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.265 ; digit1[3]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.265 ; digit1[3]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.215      ;
; -0.264 ; digit2[2]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.230     ; 1.021      ;
; -0.264 ; digit2[2]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.230     ; 1.021      ;
; -0.264 ; digit2[2]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.230     ; 1.021      ;
; -0.264 ; digit2[2]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.230     ; 1.021      ;
; -0.254 ; digit1[0]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.204      ;
; -0.254 ; digit1[0]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.204      ;
; -0.254 ; digit1[0]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.204      ;
; -0.254 ; digit1[0]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.204      ;
; -0.226 ; prev_N_in[3] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.176      ;
; -0.226 ; prev_N_in[3] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.176      ;
; -0.226 ; prev_N_in[3] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.176      ;
; -0.226 ; prev_N_in[3] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.176      ;
; -0.226 ; digit2[3]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.176      ;
; -0.226 ; digit2[3]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.176      ;
; -0.226 ; digit2[3]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.176      ;
; -0.226 ; digit2[3]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.176      ;
; -0.222 ; digit2[0]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.172      ;
; -0.222 ; digit2[0]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.172      ;
; -0.222 ; digit2[0]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.172      ;
; -0.222 ; digit2[0]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.172      ;
; -0.218 ; digit1[1]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; digit1[1]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; digit1[1]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.213 ; prev_N_in[2] ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; prev_N_in[2] ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; prev_N_in[2] ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; prev_N_in[2] ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.163      ;
; -0.165 ; digit1[2]    ; digit2[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.115      ;
; -0.165 ; digit1[2]    ; digit2[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.115      ;
; -0.165 ; digit1[2]    ; digit2[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.115      ;
; -0.163 ; digit1[1]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.113      ;
; -0.163 ; digit1[1]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.113      ;
; -0.163 ; digit1[1]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.113      ;
; -0.163 ; digit1[1]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.113      ;
; -0.156 ; prev_N_in[1] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.149      ; 1.292      ;
; -0.143 ; digit2[1]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; digit2[1]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; digit2[1]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; digit2[1]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.093      ;
; -0.143 ; prev_N_in[0] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.149      ; 1.279      ;
; -0.136 ; prev_N_in[3] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; prev_N_in[3] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; prev_N_in[3] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; prev_N_in[3] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.116 ; prev_N_in[2] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.066      ;
; -0.116 ; prev_N_in[2] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.066      ;
; -0.116 ; prev_N_in[2] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.066      ;
; -0.116 ; prev_N_in[2] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.066      ;
; -0.110 ; digit1[2]    ; digit1[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.060      ;
; -0.110 ; digit1[2]    ; digit1[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.060      ;
; -0.110 ; digit1[2]    ; digit1[3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.060      ;
; -0.110 ; digit1[2]    ; digit1[0]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.060      ;
; -0.109 ; digit1[3]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.149      ; 1.245      ;
; -0.098 ; digit1[0]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.149      ; 1.234      ;
; -0.081 ; prev_N_in[3] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.149      ; 1.217      ;
; -0.073 ; prev_N_in[1] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.023      ;
; -0.073 ; prev_N_in[1] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.023      ;
; -0.073 ; prev_N_in[1] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.023      ;
; -0.073 ; prev_N_in[1] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.023      ;
; -0.068 ; prev_N_in[2] ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.149      ; 1.204      ;
; -0.060 ; prev_N_in[0] ; prev_N_in[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.010      ;
; -0.060 ; prev_N_in[0] ; prev_N_in[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.010      ;
; -0.060 ; prev_N_in[0] ; prev_N_in[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.010      ;
; -0.060 ; prev_N_in[0] ; prev_N_in[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.010      ;
; -0.007 ; digit1[1]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.149      ; 1.143      ;
; 0.046  ; digit1[2]    ; digit2[2]    ; clk          ; clk         ; 1.000        ; 0.149      ; 1.090      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                          ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.205 ; digit1[2]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.230      ; 0.519      ;
; 0.282 ; digit1[1]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.403      ;
; 0.344 ; digit1[3]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.465      ;
; 0.450 ; digit1[0]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.571      ;
; 0.836 ; digit1[1]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.230      ; 1.150      ;
; 0.840 ; prev_N_in[2] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.230      ; 1.154      ;
; 0.847 ; prev_N_in[3] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.230      ; 1.161      ;
; 0.878 ; prev_N_in[0] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.999      ;
; 0.878 ; prev_N_in[0] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.999      ;
; 0.878 ; prev_N_in[0] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.999      ;
; 0.878 ; prev_N_in[0] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.999      ;
; 0.884 ; prev_N_in[1] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.005      ;
; 0.884 ; prev_N_in[1] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.005      ;
; 0.884 ; prev_N_in[1] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.005      ;
; 0.884 ; prev_N_in[1] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.005      ;
; 0.903 ; prev_N_in[0] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.230      ; 1.217      ;
; 0.909 ; prev_N_in[1] ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.230      ; 1.223      ;
; 0.918 ; digit1[0]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.230      ; 1.232      ;
; 0.923 ; digit1[3]    ; digit2[2]    ; clk          ; clk         ; 0.000        ; 0.230      ; 1.237      ;
; 0.925 ; digit2[1]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.046      ;
; 0.925 ; digit2[1]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.046      ;
; 0.925 ; digit2[1]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.046      ;
; 0.925 ; digit2[1]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.046      ;
; 0.939 ; prev_N_in[2] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.060      ;
; 0.939 ; prev_N_in[2] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.060      ;
; 0.939 ; prev_N_in[2] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.060      ;
; 0.939 ; prev_N_in[2] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.060      ;
; 0.941 ; digit1[2]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.062      ;
; 0.941 ; digit1[2]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.062      ;
; 0.941 ; digit1[2]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.062      ;
; 0.941 ; digit1[2]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.062      ;
; 0.946 ; prev_N_in[3] ; prev_N_in[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.067      ;
; 0.946 ; prev_N_in[3] ; prev_N_in[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.067      ;
; 0.946 ; prev_N_in[3] ; prev_N_in[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.067      ;
; 0.946 ; prev_N_in[3] ; prev_N_in[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.067      ;
; 0.986 ; digit1[2]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.107      ;
; 0.986 ; digit1[2]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.107      ;
; 0.986 ; digit1[2]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.107      ;
; 0.998 ; digit1[1]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.119      ;
; 0.998 ; digit1[1]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.119      ;
; 0.998 ; digit1[1]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.119      ;
; 0.998 ; digit1[1]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.119      ;
; 1.003 ; digit2[3]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.124      ;
; 1.003 ; digit2[0]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.124      ;
; 1.003 ; digit2[3]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.124      ;
; 1.003 ; digit2[0]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.124      ;
; 1.003 ; digit2[3]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.124      ;
; 1.003 ; digit2[0]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.124      ;
; 1.003 ; digit2[3]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.124      ;
; 1.003 ; digit2[0]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.124      ;
; 1.009 ; prev_N_in[2] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.130      ;
; 1.009 ; prev_N_in[2] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.130      ;
; 1.009 ; prev_N_in[2] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.130      ;
; 1.009 ; prev_N_in[2] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.130      ;
; 1.016 ; prev_N_in[3] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.137      ;
; 1.016 ; prev_N_in[3] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.137      ;
; 1.016 ; prev_N_in[3] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.137      ;
; 1.016 ; prev_N_in[3] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.137      ;
; 1.043 ; digit1[1]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.164      ;
; 1.043 ; digit1[1]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.164      ;
; 1.050 ; digit2[2]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; -0.149     ; 0.985      ;
; 1.050 ; digit2[2]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; -0.149     ; 0.985      ;
; 1.050 ; digit2[2]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; -0.149     ; 0.985      ;
; 1.050 ; digit2[2]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; -0.149     ; 0.985      ;
; 1.057 ; prev_N_in[2] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; prev_N_in[2] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.178      ;
; 1.057 ; prev_N_in[2] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.178      ;
; 1.064 ; prev_N_in[3] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.185      ;
; 1.064 ; prev_N_in[3] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.185      ;
; 1.064 ; prev_N_in[3] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.185      ;
; 1.072 ; prev_N_in[0] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.193      ;
; 1.072 ; prev_N_in[0] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.193      ;
; 1.072 ; prev_N_in[0] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.193      ;
; 1.072 ; prev_N_in[0] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.193      ;
; 1.078 ; prev_N_in[1] ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.199      ;
; 1.078 ; prev_N_in[1] ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.199      ;
; 1.078 ; prev_N_in[1] ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.199      ;
; 1.078 ; prev_N_in[1] ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.199      ;
; 1.080 ; digit1[0]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.201      ;
; 1.080 ; digit1[0]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.201      ;
; 1.080 ; digit1[0]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.201      ;
; 1.080 ; digit1[0]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.201      ;
; 1.085 ; digit1[3]    ; digit1[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.206      ;
; 1.085 ; digit1[3]    ; digit1[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.206      ;
; 1.085 ; digit1[3]    ; digit1[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.206      ;
; 1.085 ; digit1[3]    ; digit1[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.206      ;
; 1.120 ; prev_N_in[0] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.241      ;
; 1.120 ; prev_N_in[0] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.241      ;
; 1.120 ; prev_N_in[0] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.241      ;
; 1.125 ; digit1[0]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.246      ;
; 1.125 ; digit1[0]    ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.246      ;
; 1.126 ; prev_N_in[1] ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.247      ;
; 1.126 ; prev_N_in[1] ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.247      ;
; 1.126 ; prev_N_in[1] ; digit2[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.247      ;
; 1.130 ; digit1[3]    ; digit2[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.251      ;
; 1.130 ; digit1[3]    ; digit2[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.251      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit1[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit2[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; prev_N_in[3]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[2]                 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[0]                 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[1]                 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[2]                 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit1[3]                 ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[0]              ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[1]              ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[2]              ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[3]              ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[0]                 ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[1]                 ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit2[3]                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[2]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[0]|clk             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[1]|clk             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[2]|clk             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit1[3]|clk             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[0]|clk             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[1]|clk             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit2[3]|clk             ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[0]|clk          ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[1]|clk          ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[2]|clk          ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; prev_N_in[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[0]                 ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[1]                 ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[2]                 ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit1[3]                 ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[0]                 ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[1]                 ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[3]                 ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[0]              ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[1]              ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[2]              ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[3]              ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit2[2]                 ;
; 0.850  ; 0.850        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[0]|clk             ;
; 0.850  ; 0.850        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[1]|clk             ;
; 0.850  ; 0.850        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[3]|clk             ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[0]|clk             ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[1]|clk             ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[2]|clk             ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit1[3]|clk             ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[0]|clk          ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[1]|clk          ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[2]|clk          ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; prev_N_in[3]|clk          ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; digit2[2]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; N_in[*]   ; clk        ; 2.245 ; 2.767 ; Rise       ; clk             ;
;  N_in[0]  ; clk        ; 2.088 ; 2.635 ; Rise       ; clk             ;
;  N_in[1]  ; clk        ; 2.020 ; 2.508 ; Rise       ; clk             ;
;  N_in[2]  ; clk        ; 2.245 ; 2.767 ; Rise       ; clk             ;
;  N_in[3]  ; clk        ; 2.217 ; 2.735 ; Rise       ; clk             ;
; Reset     ; clk        ; 1.442 ; 2.036 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; N_in[*]   ; clk        ; -0.698 ; -1.248 ; Rise       ; clk             ;
;  N_in[0]  ; clk        ; -1.059 ; -1.645 ; Rise       ; clk             ;
;  N_in[1]  ; clk        ; -0.698 ; -1.248 ; Rise       ; clk             ;
;  N_in[2]  ; clk        ; -1.132 ; -1.717 ; Rise       ; clk             ;
;  N_in[3]  ; clk        ; -1.024 ; -1.613 ; Rise       ; clk             ;
; Reset     ; clk        ; -0.547 ; -1.093 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_1[*]    ; clk        ; 3.643 ; 3.662 ; Rise       ; clk             ;
;  D_1[0]   ; clk        ; 3.462 ; 3.452 ; Rise       ; clk             ;
;  D_1[1]   ; clk        ; 3.471 ; 3.463 ; Rise       ; clk             ;
;  D_1[2]   ; clk        ; 3.597 ; 3.609 ; Rise       ; clk             ;
;  D_1[3]   ; clk        ; 3.643 ; 3.662 ; Rise       ; clk             ;
; D_2[*]    ; clk        ; 3.618 ; 3.674 ; Rise       ; clk             ;
;  D_2[0]   ; clk        ; 3.427 ; 3.468 ; Rise       ; clk             ;
;  D_2[1]   ; clk        ; 3.609 ; 3.674 ; Rise       ; clk             ;
;  D_2[2]   ; clk        ; 3.618 ; 3.659 ; Rise       ; clk             ;
;  D_2[3]   ; clk        ; 3.601 ; 3.666 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_1[*]    ; clk        ; 3.351 ; 3.339 ; Rise       ; clk             ;
;  D_1[0]   ; clk        ; 3.351 ; 3.339 ; Rise       ; clk             ;
;  D_1[1]   ; clk        ; 3.359 ; 3.350 ; Rise       ; clk             ;
;  D_1[2]   ; clk        ; 3.480 ; 3.490 ; Rise       ; clk             ;
;  D_1[3]   ; clk        ; 3.525 ; 3.541 ; Rise       ; clk             ;
; D_2[*]    ; clk        ; 3.317 ; 3.356 ; Rise       ; clk             ;
;  D_2[0]   ; clk        ; 3.317 ; 3.356 ; Rise       ; clk             ;
;  D_2[1]   ; clk        ; 3.491 ; 3.553 ; Rise       ; clk             ;
;  D_2[2]   ; clk        ; 3.500 ; 3.539 ; Rise       ; clk             ;
;  D_2[3]   ; clk        ; 3.483 ; 3.545 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.450  ; 0.205 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.450  ; 0.205 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -15.173 ; 0.0   ; 0.0      ; 0.0     ; -15.4               ;
;  clk             ; -15.173 ; 0.000 ; N/A      ; N/A     ; -15.400             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; N_in[*]   ; clk        ; 4.058 ; 4.426 ; Rise       ; clk             ;
;  N_in[0]  ; clk        ; 3.771 ; 4.161 ; Rise       ; clk             ;
;  N_in[1]  ; clk        ; 3.617 ; 3.982 ; Rise       ; clk             ;
;  N_in[2]  ; clk        ; 4.058 ; 4.426 ; Rise       ; clk             ;
;  N_in[3]  ; clk        ; 4.005 ; 4.374 ; Rise       ; clk             ;
; Reset     ; clk        ; 2.583 ; 3.054 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; N_in[*]   ; clk        ; -0.698 ; -1.248 ; Rise       ; clk             ;
;  N_in[0]  ; clk        ; -1.059 ; -1.645 ; Rise       ; clk             ;
;  N_in[1]  ; clk        ; -0.698 ; -1.248 ; Rise       ; clk             ;
;  N_in[2]  ; clk        ; -1.132 ; -1.717 ; Rise       ; clk             ;
;  N_in[3]  ; clk        ; -1.024 ; -1.613 ; Rise       ; clk             ;
; Reset     ; clk        ; -0.547 ; -1.093 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_1[*]    ; clk        ; 6.156 ; 6.122 ; Rise       ; clk             ;
;  D_1[0]   ; clk        ; 5.820 ; 5.774 ; Rise       ; clk             ;
;  D_1[1]   ; clk        ; 5.831 ; 5.790 ; Rise       ; clk             ;
;  D_1[2]   ; clk        ; 6.073 ; 6.035 ; Rise       ; clk             ;
;  D_1[3]   ; clk        ; 6.156 ; 6.122 ; Rise       ; clk             ;
; D_2[*]    ; clk        ; 6.181 ; 6.118 ; Rise       ; clk             ;
;  D_2[0]   ; clk        ; 5.832 ; 5.768 ; Rise       ; clk             ;
;  D_2[1]   ; clk        ; 6.134 ; 6.083 ; Rise       ; clk             ;
;  D_2[2]   ; clk        ; 6.181 ; 6.118 ; Rise       ; clk             ;
;  D_2[3]   ; clk        ; 6.130 ; 6.075 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_1[*]    ; clk        ; 3.351 ; 3.339 ; Rise       ; clk             ;
;  D_1[0]   ; clk        ; 3.351 ; 3.339 ; Rise       ; clk             ;
;  D_1[1]   ; clk        ; 3.359 ; 3.350 ; Rise       ; clk             ;
;  D_1[2]   ; clk        ; 3.480 ; 3.490 ; Rise       ; clk             ;
;  D_1[3]   ; clk        ; 3.525 ; 3.541 ; Rise       ; clk             ;
; D_2[*]    ; clk        ; 3.317 ; 3.356 ; Rise       ; clk             ;
;  D_2[0]   ; clk        ; 3.317 ; 3.356 ; Rise       ; clk             ;
;  D_2[1]   ; clk        ; 3.491 ; 3.553 ; Rise       ; clk             ;
;  D_2[2]   ; clk        ; 3.500 ; 3.539 ; Rise       ; clk             ;
;  D_2[3]   ; clk        ; 3.483 ; 3.545 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; D_1[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_1[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_1[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_1[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; N_in[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N_in[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N_in[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N_in[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; D_1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; D_1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; D_1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; D_2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; D_2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; D_2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; D_2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; D_1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; D_1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; D_1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; D_2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; D_2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; D_2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; D_2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; D_1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; D_1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; D_1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; D_2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; D_2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; D_2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; D_2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 100      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 100      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 60    ; 60   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Fri Jun 14 09:29:32 2024
Info: Command: quartus_sta D_Controller -c D_Controller
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 12 of the 12 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'D_Controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.450       -15.173 clk 
Info (332146): Worst-case hold slack is 0.412
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.412         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.201       -12.502 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.382         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.356        -2.972 clk 
Info (332146): Worst-case hold slack is 0.205
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.205         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.400 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4673 megabytes
    Info: Processing ended: Fri Jun 14 09:29:33 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


