<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:52:36.5236</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.03.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7036088</applicationNumber><claimCount>29</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>커패시턴스 감소 및 바이어스 독립성을 위한 통합 회로 층들 내의 수직 정렬 및 전도성 더미들 및 제조 방법</inventionTitle><inventionTitleEng>VERTICALLY-ALIGNED CONDUCTIVE DUMMIES IN INTEGRATED CIRCUIT LAYERS FOR CAPACITANCE REDUCTION AND BIAS INDEPENDENCE AND METHODS OF MANUFACTURE</inventionTitleEng><openDate>2023.01.05</openDate><openNumber>10-2023-0002430</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.03.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.10.17</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/66</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> IC(integrated circuit) 층들 내의 수직 정렬 및 전도성 더미들은 커패시턴스 및 바이어스 독립성을 감소시킨다. 더미들은 불균일한 연마(&quot;디싱&quot;)를 회피하기 위한 회로 피처들이 없는 금속 및 반도체 IC 층들의 영역들 내의 재료 섬들이다. 확산층 내의 전도성 확산층 더미들 및 확산층 위의 폴리실리콘층 내의 전도성 폴리실리콘 더미들은 인가된 다양한 전압이 존재할 시에 바이어스 의존성 및 비선형 회로 동작을 감소시킨다. 폴리실리콘 더미들 및 확산 더미들 위의 적어도 하나의 금속층에 수직으로 정렬된 금속 더미들이 있는 IC들은, 더미들이 파운드리 레이아웃 도구에 의해 오버랩되지 않는 레이아웃에 분산되는 IC들과 비교하여 측방향 커플링 커패시턴스를 감소시킨다. 분산된 더미들에 의해 생성된 측방향 RC(resistance-capacitance) 사다리형 회로망들을 회피하는 것은 RF(radio-frequency) IC들에서의 신호 지연들 및 전력 소비를 개선한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.10.28</internationOpenDate><internationOpenNumber>WO2021216250</internationOpenNumber><internationalApplicationDate>2021.03.25</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/024105</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. IC(integrated circuit)로서,확산층 내의 복수의 확산 더미(dummy)들 — 각각의 확산 더미는 수평면에서 확장되는 반도체 재료를 포함함 — ;상기 수평면에 직교하는 수직 방향으로의 상기 확산층 위의 폴리실리콘층 내의 복수의 폴리실리콘 더미들; 및상기 수직 방향으로의 상기 폴리실리콘층 위의 금속층 내의 복수의 금속 더미들을 포함하며,상기 복수의 금속 더미들 중 제1 금속 더미의 제1 부분은 상기 수직 방향으로 상기 복수의 폴리실리콘 더미들 중 제1 폴리실리콘 더미의 제1 부분 위에 있고; 그리고상기 복수의 확산 더미들 중 제1 확산 더미의 제1 부분은 상기 수직 방향으로 제1 폴리실리콘 더미의 제1 부분 아래에 있는, IC.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 복수의 확산 더미들 중 제1 확산 더미는 제1 수평 방향으로 제1 길이로 연장되고;상기 복수의 폴리실리콘 더미들 중 제1 폴리실리콘 더미는 상기 제1 수평 방향으로 제2 길이로 연장되고;상기 복수의 금속 더미들 중 제1 금속 더미는 상기 제1 수평 방향으로 제3 길이로 연장되고;상기 제1 길이의 중심은 상기 제2 길이의 중심 바로 위에 있고; 그리고상기 제3 길이의 중심은 상기 제2 길이의 중심 바로 아래에 있는, IC.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 복수의 폴리실리콘 더미들 각각은 다결정 실리콘을 포함하고; 그리고상기 복수의 금속 더미들 각각은 전도성 금속을 포함하는, IC.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 IC는 상기 수직 방향으로 상기 금속층 위에 복수의 상부 금속층들을 더 포함하고 — 상기 복수의 상부 금속층들 각각은 복수의 상부 금속 더미들을 포함함 — ; 그리고상기 복수의 상부 금속층들 각각 내의 상기 복수의 상부 금속 더미들 중 하나의 상부 금속 더미의 부분은 상기 수직 방향으로 상기 제1 금속 더미의 제1 부분 위에 있는, IC.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 복수의 금속 더미들 중 제2 금속 더미의 제1 부분은 상기 수직 방향으로 제2 폴리실리콘 더미의 제1 부분 위에 있고; 그리고상기 복수의 확산 더미들 중 제2 확산 더미의 제1 부분은 상기 수직 방향으로 제2 폴리실리콘 더미의 제1 부분 아래에 있는, IC.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 IC는 상기 수직 방향으로 상기 확산층 아래에 하부 금속층을 더 포함하고 — 상기 하부 금속층은 복수의 하부 금속 더미들을 포함함 — ; 그리고상기 복수의 하부 금속 더미들 중 제1 하부 금속 더미의 제1 부분은 상기 수직 방향으로 제1 확산 더미의 제1 부분 아래에 있는, IC.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 복수의 확산 더미들 중 제2 확산 더미의 제1 부분은 상기 수직 방향으로 상기 제1 하부 금속 더미의 제2 부분 위에 있고;상기 복수의 폴리실리콘 더미들 중 제2 폴리실리콘 더미의 제1 부분은 상기 수직 방향으로 상기 제2 확산 더미의 제1 부분 위에 있고; 그리고상기 복수의 금속 더미들 중 제2 금속 더미의 제1 부분은 상기 수직 방향으로 제2 폴리실리콘 더미의 제1 부분 위에 있는, IC.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 IC는, 상기 확산층 내의 채널 지역, 상기 폴리실리콘층 내의 게이트 지역, 상기 금속층 내의 소스 컨택(contact), 및 상기 금속층 내의 드레인 컨택을 각각 포함하는 복수의 SOI(silicon-on-insulator) MOS(metal-oxide-semiconductor) 트랜지스터들을 더 포함하는, IC.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 확산층은 P형 도펀트 및 N형 도펀트 중 적어도 하나로 도핑된 실리콘을 포함하는, IC.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,셋탑 박스; 엔터테인먼트 유닛; 네비게이션 디바이스; 통신 디바이스; 고정 로케이션 데이터 유닛; 모바일 로케이션 데이터 유닛; GPS(global positioning system) 디바이스; 모바일 폰; 셀룰러 폰; 스마트폰; SIP(session initiation protocol) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크탑 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; DVD(digital video disc) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공 전자 공학 시스템들; 드론; 및 멀티콥터로 구성된 그룹으로부터 선택된 디바이스에 통합되는, IC.</claim></claimInfo><claimInfo><claim>11. IC(integrated circuit)로서,폴리실리콘층 내의 복수의 폴리실리콘 더미들 — 각각의 폴리실리콘 더미는 다결정 실리콘의 섬(island)을 포함함 — ; 및확산층의 수평면 내의 복수의 확산 더미들 — 각각의 확산 더미는 반도체 재료의 반도체 섬을 포함함 — ;각각의 반도체 섬은 상기 수평면에서 상기 반도체 섬의 중앙 지역 주위로 확장되는 폭을 갖는 주변 지역을 포함하고;상기 중앙 지역은 제1 저항률을 포함하고; 그리고상기 주변 지역은 상기 중앙 지역을 둘러싸는 제2 저항률을 포함하는 상기 반도체 재료를 포함하는, IC.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 복수의 폴리실리콘 더미들 중 하나의 폴리실리콘 더미의 부분은 수직 방향으로 상기 복수의 확산 더미들 중 하나의 확산 더미의 중앙 지역의 부분 위에 있는, IC.</claim></claimInfo><claimInfo><claim>13. 제11 항에 있어서,상기 제2 저항률을 포함하는 상기 반도체 재료를 포함하는 상기 주변 지역은 상기 반도체 섬의 전체 주변 주위로 확장되는, IC.</claim></claimInfo><claimInfo><claim>14. 제11 항에 있어서,상기 제2 저항률을 포함하는 상기 반도체 재료를 포함하는 상기 주변 지역은 상기 반도체 섬의 주변 주위로 연속적으로 확장되는, IC.</claim></claimInfo><claimInfo><claim>15. 제11 항에 있어서,상기 제2 저항률은 상기 제1 저항률 미만인, IC.</claim></claimInfo><claimInfo><claim>16. 제11 항에 있어서,상기 제1 저항률과 상기 제2 저항률 사이의 저항률의 차이는 상기 반도체 섬의 상기 중앙 지역과 상기 주변 지역 사이의 도펀트 농도의 차이로 인한 것인, IC.</claim></claimInfo><claimInfo><claim>17. 제11 항에 있어서,상기 제1 저항률과 상기 제2 저항률 사이의 저항률의 차이는 상기 반도체 섬의 상기 주변 지역 상의 살리사이드(salicide)로 인한 것인, IC.</claim></claimInfo><claimInfo><claim>18. IC(integrated circuit)를 제조하는 방법으로서,복수의 확산 더미들을 포함하는 확산층을 형성하는 단계 — 각각의 확산 더미는 수평면에서 확장되는 반도체 재료를 포함함 — ;상기 수평면에 직교하는 수직 방향으로 상기 확산층 위에 폴리실리콘층을 형성하는 단계 — 상기 폴리실리콘층은 복수의 폴리실리콘 더미들을 포함하고, 상기 복수의 폴리실리콘 더미들 중 제1 폴리실리콘 더미의 부분은 상기 수직 방향으로 상기 복수의 확산 더미들 중 제1 확산 더미의 부분 위에 있음 — ; 및상기 수직 방향으로 상기 폴리실리콘층 위에, 제1 금속층 내의 복수의 제1 금속 더미들을 형성하는 단계를 포함하며,상기 복수의 제1 금속 더미들 중 제1의 제1 금속 더미의 부분은 상기 수직 방향으로 상기 복수의 폴리실리콘 더미들 중 제1 폴리실리콘 더미의 부분 위에 있는, IC를 제조하는 방법.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 수직 방향으로 상기 제1 금속층 위에, 복수의 상부 금속 더미들을 포함하는 상부 금속층을 형성하는 단계를 더 포함하며, 상기 제1 금속층 위에, 복수의 상부 금속 더미들을 포함하는 상부 금속층을 형성하는 단계는, 상기 수직 방향으로 상기 복수의 제1 금속 더미들 중 제1의 제1 금속 더미의 부분 위에 상기 복수의 상부 금속 더미들 중 제1 상부 금속 더미의 부분을 형성하는 단계를 포함하는, IC를 제조하는 방법.</claim></claimInfo><claimInfo><claim>20. 제18 항에 있어서,상기 수직 방향으로 상기 확산층 아래에 복수의 하부 금속층들을 형성하는 단계를 더 포함하며, 상기 확산층 아래에 복수의 하부 금속층들을 형성하는 단계는, 상기 수직 방향으로 상기 복수의 확산 더미들 중 제1 확산 더미의 부분 아래에, 상기 복수의 하부 금속층들 각각 내의 하나의 하부 금속 더미의 부분을 형성하는 단계를 포함하는, IC를 제조하는 방법.</claim></claimInfo><claimInfo><claim>21. 제18 항에 있어서,상기 수직 방향으로 상기 복수의 확산 더미들 중 제2 확산 더미의 부분 위에 상기 복수의 폴리실리콘 더미들 중 제2 폴리실리콘 더미의 부분을 형성하는 단계; 및상기 수직 방향으로 상기 복수의 폴리실리콘 더미들 중 제2 폴리실리콘 더미의 부분 위에 상기 복수의 제1 금속 더미들 중 제2의 제1 금속 더미의 부분을 형성하는 단계를 더 포함하는, IC를 제조하는 방법.</claim></claimInfo><claimInfo><claim>22. 제18 항에 있어서,복수의 SOI(silicon-on-insulator) MOS(metal-oxide-semiconductor) 트랜지스터들을 형성하는 단계를 더 포함하며, 상기 복수의 SOI MOS 트랜지스터들을 형성하는 단계는, 상기 확산층 내에 채널 지역을 형성하는 단계; 상기 폴리실리콘층 내에 게이트 지역을 형성하는 단계; 및 상기 제1 금속층 내에 소스 컨택 및 드레인 컨택을 형성하는 단계를 포함하는, IC를 제조하는 방법.</claim></claimInfo><claimInfo><claim>23. 제18 항에 있어서,상기 확산층을 형성하는 단계는 P형 도펀트 및 N형 도펀트 중 적어도 하나로 도핑된 실리콘층을 형성하는 단계를 포함하는, IC를 제조하는 방법.</claim></claimInfo><claimInfo><claim>24. 제18 항에 있어서,상기 복수의 확산 더미들 및 상기 복수의 폴리실리콘 더미들의 도펀트 농도들을 증가시키기 위해 N형 도펀트 또는 P형 도펀트로 상기 복수의 확산 더미들 및 상기 복수의 폴리실리콘 더미들을 도핑하는 단계를 더 포함하는, IC를 제조하는 방법.</claim></claimInfo><claimInfo><claim>25. 제18 항에 있어서,전도층을 형성하기 위해 살리사이드 프로세스로 상기 복수의 확산 더미들 및 상기 복수의 폴리실리콘 더미들을 처리하는 단계를 더 포함하는, IC를 제조하는 방법.</claim></claimInfo><claimInfo><claim>26. IC(integrated circuit)를 제조하는 방법으로서,복수의 확산 더미들을 포함하는 확산층을 형성하는 단계;복수의 폴리실리콘 더미들을 포함하는 폴리실리콘층을 형성하는 단계;상기 복수의 확산 더미들 각각 및 상기 복수의 폴리실리콘 더미들 각각의 저항률을 감소시키도록 상기 확산층 및 상기 폴리실리콘층을 처리하는 단계; 및복수의 금속 더미들을 포함하는 금속층을 형성하는 단계를 포함하는, IC를 제조하는 방법.</claim></claimInfo><claimInfo><claim>27. 제26 항에 있어서,상기 확산층 및 상기 폴리실리콘층을 처리하는 단계는, 상기 복수의 확산 더미들 및 상기 복수의 폴리실리콘 더미들의 도펀트 농도들을 증가시키기 위해 N형 도펀트 또는 P형 도펀트로 상기 복수의 확산 더미들 및 상기 복수의 폴리실리콘 더미들을 도핑하는 단계를 포함하는, IC를 제조하는 방법.</claim></claimInfo><claimInfo><claim>28. 제26 항에 있어서,상기 확산층 및 상기 폴리실리콘층을 처리하는 단계는, 상기 복수의 확산 더미들 및 상기 복수의 폴리실리콘 더미들에 살리사이드를 도포하는 단계를 포함하는, IC를 제조하는 방법.</claim></claimInfo><claimInfo><claim>29. 제26 항에 있어서,상기 확산층을 형성하는 단계는 복수의 채널 지역들을 형성하는 단계를 더 포함하고;상기 폴리실리콘층을 형성하는 단계는 복수의 게이트 지역들을 형성하는 단계를 더 포함하고;상기 금속층을 형성하는 단계는 복수의 소스 컨택들 및 복수의 드레인 컨택들을 형성하는 단계를 더 포함하고; 그리고상기 방법은, 상기 복수의 채널 지역들 중 하나, 상기 복수의 게이트 지역들 중 하나, 상기 복수의 소스 컨택들 중 하나, 및 상기 복수의 드레인 컨택들 중 하나를 각각 포함하는 복수의 SOI(silicon-on-insulator) MOS(metal-oxide-semiconductor) 트랜지스터들을 형성하는 단계를 더 포함하는, IC를 제조하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>KOLEV, Plamen Vassilev</engName><name>콜레프, 플라멘 바실레프</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>VEMULAPALLI, Anil Kumar</engName><name>베뮬라팔리, 아닐 쿠마르</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>DEIG, Matthew</engName><name>데이그, 매튜</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 서소문로**(서소문동, 정안빌딩*층)</address><code>920121001826</code><country>대한민국</country><engName>NAM &amp; NAM</engName><name>특허법인 남앤남</name></agentInfo><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.04.23</priorityApplicationDate><priorityApplicationNumber>16/856,805</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.10.17</receiptDate><receiptNumber>1-1-2022-1092031-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.11.24</receiptDate><receiptNumber>1-5-2022-0176853-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.03.08</receiptDate><receiptNumber>1-1-2024-0266079-88</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2024.03.22</receiptDate><receiptNumber>1-1-2024-0326871-18</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227036088.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9344e0af9c35e3847fbc317381a1d9eafb16fb9b19b527402dd0456d59cbd488f445d3e83a512fdd11e34c05867305e62a1d4cfe903e0a3549</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfeb756e20e96b923e29cde483ebf7aec4fc1a8efd24535c6814e45c89ff7acad191ebfe38cf7474cb1767f77c09609340a4096a9cc7906d23</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>