// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2013.2
// Copyright (C) 2013 Xilinx Inc. All rights reserved.
// 
// ===========================================================

#ifndef _top_HH_
#define _top_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "combine.h"
#include "input_transfer.h"
#include "interp1.h"
#include "output_transfer.h"
#include "top_input_array_V.h"
#include "top_transfer_array_V.h"
#include "top_index_output_V.h"

namespace ap_rtl {

struct top : public sc_module {
    // Port declarations 9
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_out< sc_logic > ap_idle;
    sc_out< sc_logic > ap_ready;
    sc_in< sc_lv<16> > input_r;
    sc_out< sc_lv<16> > output_r;
    sc_out< sc_logic > output_r_ap_vld;


    // Module declarations
    top(sc_module_name name);
    SC_HAS_PROCESS(top);

    ~top();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    top_input_array_V* input_array_V_U;
    top_input_array_V* output_array_V_U;
    top_transfer_array_V* transfer_array_V_U;
    top_transfer_array_V* index_input_V_U;
    top_index_output_V* index_output_V_U;
    top_index_output_V* output_realtime_V_U;
    combine* grp_combine_fu_221;
    input_transfer* grp_input_transfer_fu_237;
    interp1* grp_interp1_fu_252;
    output_transfer* grp_output_transfer_fu_264;
    sc_signal< sc_lv<4> > ap_CS_fsm;
    sc_signal< sc_lv<32> > input_buffer_pointer;
    sc_signal< sc_lv<32> > initialize;
    sc_signal< sc_lv<10> > input_array_V_address0;
    sc_signal< sc_logic > input_array_V_ce0;
    sc_signal< sc_logic > input_array_V_we0;
    sc_signal< sc_lv<32> > input_array_V_d0;
    sc_signal< sc_lv<32> > input_array_V_q0;
    sc_signal< sc_lv<10> > output_array_V_address0;
    sc_signal< sc_logic > output_array_V_ce0;
    sc_signal< sc_logic > output_array_V_we0;
    sc_signal< sc_lv<32> > output_array_V_d0;
    sc_signal< sc_lv<32> > output_array_V_q0;
    sc_signal< sc_lv<9> > transfer_array_V_address0;
    sc_signal< sc_logic > transfer_array_V_ce0;
    sc_signal< sc_logic > transfer_array_V_we0;
    sc_signal< sc_lv<32> > transfer_array_V_d0;
    sc_signal< sc_lv<32> > transfer_array_V_q0;
    sc_signal< sc_lv<9> > transfer_array_V_address1;
    sc_signal< sc_logic > transfer_array_V_ce1;
    sc_signal< sc_lv<32> > transfer_array_V_q1;
    sc_signal< sc_lv<9> > index_input_V_address0;
    sc_signal< sc_logic > index_input_V_ce0;
    sc_signal< sc_logic > index_input_V_we0;
    sc_signal< sc_lv<32> > index_input_V_d0;
    sc_signal< sc_lv<32> > index_input_V_q0;
    sc_signal< sc_lv<9> > index_input_V_address1;
    sc_signal< sc_logic > index_input_V_ce1;
    sc_signal< sc_lv<32> > index_input_V_q1;
    sc_signal< sc_lv<8> > index_output_V_address0;
    sc_signal< sc_logic > index_output_V_ce0;
    sc_signal< sc_logic > index_output_V_we0;
    sc_signal< sc_lv<32> > index_output_V_d0;
    sc_signal< sc_lv<32> > index_output_V_q0;
    sc_signal< sc_lv<8> > output_realtime_V_address0;
    sc_signal< sc_logic > output_realtime_V_ce0;
    sc_signal< sc_logic > output_realtime_V_we0;
    sc_signal< sc_lv<32> > output_realtime_V_d0;
    sc_signal< sc_lv<32> > output_realtime_V_q0;
    sc_signal< sc_lv<32> > output_count;
    sc_signal< sc_lv<9> > jj_reg_197;
    sc_signal< sc_lv<17> > phi_mul_reg_209;
    sc_signal< sc_lv<22> > input0_V_fu_276_p3;
    sc_signal< sc_lv<22> > input0_V_reg_569;
    sc_signal< sc_lv<1> > tmp_s_fu_285_p2;
    sc_signal< sc_lv<1> > tmp_s_reg_574;
    sc_signal< sc_lv<1> > tmp_36_fu_291_p2;
    sc_signal< sc_lv<1> > tmp_36_reg_578;
    sc_signal< sc_lv<1> > tmp_37_fu_297_p2;
    sc_signal< sc_lv<1> > tmp_37_reg_582;
    sc_signal< sc_lv<1> > tmp_39_fu_359_p2;
    sc_signal< sc_lv<1> > tmp_39_reg_586;
    sc_signal< sc_lv<9> > ii_fu_371_p2;
    sc_signal< sc_lv<1> > exitcond8_fu_395_p2;
    sc_signal< sc_lv<1> > exitcond8_reg_598;
    sc_signal< sc_logic > ap_reg_ppiten_pp1_it0;
    sc_signal< sc_logic > ap_reg_ppiten_pp1_it1;
    sc_signal< sc_lv<9> > jj_2_fu_401_p2;
    sc_signal< sc_lv<9> > jj_2_reg_602;
    sc_signal< sc_lv<17> > next_mul_fu_407_p2;
    sc_signal< sc_lv<9> > tmp_44_reg_612;
    sc_signal< sc_lv<1> > exitcond_fu_365_p2;
    sc_signal< sc_logic > grp_combine_fu_221_ap_start;
    sc_signal< sc_logic > grp_combine_fu_221_ap_done;
    sc_signal< sc_logic > grp_combine_fu_221_ap_idle;
    sc_signal< sc_logic > grp_combine_fu_221_ap_ready;
    sc_signal< sc_lv<10> > grp_combine_fu_221_input_array_V_address0;
    sc_signal< sc_logic > grp_combine_fu_221_input_array_V_ce0;
    sc_signal< sc_lv<32> > grp_combine_fu_221_input_array_V_q0;
    sc_signal< sc_lv<10> > grp_combine_fu_221_output_array_V_address0;
    sc_signal< sc_logic > grp_combine_fu_221_output_array_V_ce0;
    sc_signal< sc_logic > grp_combine_fu_221_output_array_V_we0;
    sc_signal< sc_lv<32> > grp_combine_fu_221_output_array_V_d0;
    sc_signal< sc_logic > grp_input_transfer_fu_237_ap_start;
    sc_signal< sc_logic > grp_input_transfer_fu_237_ap_done;
    sc_signal< sc_logic > grp_input_transfer_fu_237_ap_idle;
    sc_signal< sc_logic > grp_input_transfer_fu_237_ap_ready;
    sc_signal< sc_lv<22> > grp_input_transfer_fu_237_input_V;
    sc_signal< sc_lv<32> > grp_input_transfer_fu_237_input_buffer_pointer_i;
    sc_signal< sc_lv<32> > grp_input_transfer_fu_237_input_buffer_pointer_o;
    sc_signal< sc_logic > grp_input_transfer_fu_237_input_buffer_pointer_o_ap_vld;
    sc_signal< sc_lv<32> > grp_input_transfer_fu_237_initialize_i;
    sc_signal< sc_lv<32> > grp_input_transfer_fu_237_initialize_o;
    sc_signal< sc_logic > grp_input_transfer_fu_237_initialize_o_ap_vld;
    sc_signal< sc_lv<10> > grp_input_transfer_fu_237_input_array_V_address0;
    sc_signal< sc_logic > grp_input_transfer_fu_237_input_array_V_ce0;
    sc_signal< sc_logic > grp_input_transfer_fu_237_input_array_V_we0;
    sc_signal< sc_lv<32> > grp_input_transfer_fu_237_input_array_V_d0;
    sc_signal< sc_logic > grp_interp1_fu_252_ap_start;
    sc_signal< sc_logic > grp_interp1_fu_252_ap_done;
    sc_signal< sc_logic > grp_interp1_fu_252_ap_idle;
    sc_signal< sc_logic > grp_interp1_fu_252_ap_ready;
    sc_signal< sc_lv<9> > grp_interp1_fu_252_index_input_V_address0;
    sc_signal< sc_logic > grp_interp1_fu_252_index_input_V_ce0;
    sc_signal< sc_lv<32> > grp_interp1_fu_252_index_input_V_q0;
    sc_signal< sc_lv<9> > grp_interp1_fu_252_index_input_V_address1;
    sc_signal< sc_logic > grp_interp1_fu_252_index_input_V_ce1;
    sc_signal< sc_lv<32> > grp_interp1_fu_252_index_input_V_q1;
    sc_signal< sc_lv<9> > grp_interp1_fu_252_transfer_array_V_address0;
    sc_signal< sc_logic > grp_interp1_fu_252_transfer_array_V_ce0;
    sc_signal< sc_lv<32> > grp_interp1_fu_252_transfer_array_V_q0;
    sc_signal< sc_lv<9> > grp_interp1_fu_252_transfer_array_V_address1;
    sc_signal< sc_logic > grp_interp1_fu_252_transfer_array_V_ce1;
    sc_signal< sc_lv<32> > grp_interp1_fu_252_transfer_array_V_q1;
    sc_signal< sc_lv<8> > grp_interp1_fu_252_index_output_V_address0;
    sc_signal< sc_logic > grp_interp1_fu_252_index_output_V_ce0;
    sc_signal< sc_lv<32> > grp_interp1_fu_252_index_output_V_q0;
    sc_signal< sc_lv<8> > grp_interp1_fu_252_output_realtime_V_address0;
    sc_signal< sc_logic > grp_interp1_fu_252_output_realtime_V_ce0;
    sc_signal< sc_logic > grp_interp1_fu_252_output_realtime_V_we0;
    sc_signal< sc_lv<32> > grp_interp1_fu_252_output_realtime_V_d0;
    sc_signal< sc_logic > grp_output_transfer_fu_264_ap_start;
    sc_signal< sc_logic > grp_output_transfer_fu_264_ap_done;
    sc_signal< sc_logic > grp_output_transfer_fu_264_ap_idle;
    sc_signal< sc_logic > grp_output_transfer_fu_264_ap_ready;
    sc_signal< sc_lv<10> > grp_output_transfer_fu_264_output_array_V_address0;
    sc_signal< sc_logic > grp_output_transfer_fu_264_output_array_V_ce0;
    sc_signal< sc_lv<32> > grp_output_transfer_fu_264_output_array_V_q0;
    sc_signal< sc_lv<9> > grp_output_transfer_fu_264_transfer_array_V_address0;
    sc_signal< sc_logic > grp_output_transfer_fu_264_transfer_array_V_ce0;
    sc_signal< sc_logic > grp_output_transfer_fu_264_transfer_array_V_we0;
    sc_signal< sc_lv<32> > grp_output_transfer_fu_264_transfer_array_V_d0;
    sc_signal< sc_lv<9> > ii_2_reg_186;
    sc_signal< sc_lv<9> > jj_phi_fu_201_p4;
    sc_signal< sc_logic > grp_combine_fu_221_ap_start_ap_start_reg;
    sc_signal< sc_logic > grp_input_transfer_fu_237_ap_start_ap_start_reg;
    sc_signal< sc_logic > grp_interp1_fu_252_ap_start_ap_start_reg;
    sc_signal< sc_logic > grp_output_transfer_fu_264_ap_start_ap_start_reg;
    sc_signal< sc_lv<64> > tmp_42_fu_390_p1;
    sc_signal< sc_lv<64> > tmp_46_fu_445_p1;
    sc_signal< sc_lv<64> > tmp_47_fu_450_p1;
    sc_signal< sc_lv<32> > tmp_50_fu_505_p3;
    sc_signal< sc_lv<8> > tmp_102_fu_311_p1;
    sc_signal< sc_lv<32> > p_neg_fu_323_p2;
    sc_signal< sc_lv<8> > tmp_103_fu_329_p1;
    sc_signal< sc_lv<32> > p_and_t_fu_333_p3;
    sc_signal< sc_lv<1> > tmp_101_fu_303_p3;
    sc_signal< sc_lv<32> > p_neg_t_fu_341_p2;
    sc_signal< sc_lv<32> > p_and_f_fu_315_p3;
    sc_signal< sc_lv<32> > tmp_38_fu_347_p3;
    sc_signal< sc_lv<9> > tmp_104_fu_355_p1;
    sc_signal< sc_lv<15> > tmp_41_fu_377_p3;
    sc_signal< sc_lv<17> > mul_cast5_fu_417_p0;
    sc_signal< sc_lv<36> > mul_cast5_fu_417_p2;
    sc_signal< sc_lv<15> > tmp_45_fu_433_p3;
    sc_signal< sc_lv<32> > tmp_49_fu_455_p2;
    sc_signal< sc_lv<8> > tmp_109_fu_469_p1;
    sc_signal< sc_lv<32> > p_neg5_fu_481_p2;
    sc_signal< sc_lv<8> > tmp_110_fu_487_p1;
    sc_signal< sc_lv<32> > p_and_t6_fu_491_p3;
    sc_signal< sc_lv<1> > tmp_108_fu_461_p3;
    sc_signal< sc_lv<32> > p_neg_t7_fu_499_p2;
    sc_signal< sc_lv<32> > p_and_f4_fu_473_p3;
    sc_signal< sc_lv<26> > ret_V_fu_514_p4;
    sc_signal< sc_lv<6> > tmp_106_fu_532_p1;
    sc_signal< sc_lv<1> > tmp_48_fu_542_p2;
    sc_signal< sc_lv<26> > ret_V_3_fu_536_p2;
    sc_signal< sc_lv<1> > tmp_105_fu_524_p3;
    sc_signal< sc_lv<26> > p_s_fu_548_p3;
    sc_signal< sc_lv<26> > ret_V_4_fu_556_p3;
    sc_signal< sc_lv<4> > ap_NS_fsm;
    sc_signal< sc_lv<36> > mul_cast5_fu_417_p00;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<4> ap_ST_st1_fsm_0;
    static const sc_lv<4> ap_ST_st2_fsm_1;
    static const sc_lv<4> ap_ST_st3_fsm_2;
    static const sc_lv<4> ap_ST_st4_fsm_3;
    static const sc_lv<4> ap_ST_st5_fsm_4;
    static const sc_lv<4> ap_ST_st6_fsm_5;
    static const sc_lv<4> ap_ST_st7_fsm_6;
    static const sc_lv<4> ap_ST_pp1_stg0_fsm_7;
    static const sc_lv<4> ap_ST_st10_fsm_8;
    static const sc_lv<4> ap_ST_st11_fsm_9;
    static const sc_lv<4> ap_ST_st12_fsm_10;
    static const sc_lv<4> ap_ST_st13_fsm_11;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_lv<1> ap_const_lv1_0;
    static const sc_lv<9> ap_const_lv9_0;
    static const sc_lv<17> ap_const_lv17_0;
    static const sc_lv<6> ap_const_lv6_0;
    static const sc_lv<32> ap_const_lv32_3FF;
    static const sc_lv<32> ap_const_lv32_1;
    static const sc_lv<32> ap_const_lv32_1F;
    static const sc_lv<24> ap_const_lv24_0;
    static const sc_lv<9> ap_const_lv9_FF;
    static const sc_lv<9> ap_const_lv9_143;
    static const sc_lv<9> ap_const_lv9_1;
    static const sc_lv<9> ap_const_lv9_100;
    static const sc_lv<17> ap_const_lv17_142;
    static const sc_lv<36> ap_const_lv36_80809;
    static const sc_lv<32> ap_const_lv32_1B;
    static const sc_lv<32> ap_const_lv32_23;
    static const sc_lv<32> ap_const_lv32_FFFFFFFF;
    static const sc_lv<32> ap_const_lv32_6;
    static const sc_lv<26> ap_const_lv26_1;
    // Thread declarations
    void thread_ap_clk_no_reset_();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_exitcond8_fu_395_p2();
    void thread_exitcond_fu_365_p2();
    void thread_grp_combine_fu_221_ap_start();
    void thread_grp_combine_fu_221_input_array_V_q0();
    void thread_grp_input_transfer_fu_237_ap_start();
    void thread_grp_input_transfer_fu_237_initialize_i();
    void thread_grp_input_transfer_fu_237_input_V();
    void thread_grp_input_transfer_fu_237_input_buffer_pointer_i();
    void thread_grp_interp1_fu_252_ap_start();
    void thread_grp_interp1_fu_252_index_input_V_q0();
    void thread_grp_interp1_fu_252_index_input_V_q1();
    void thread_grp_interp1_fu_252_index_output_V_q0();
    void thread_grp_interp1_fu_252_transfer_array_V_q0();
    void thread_grp_interp1_fu_252_transfer_array_V_q1();
    void thread_grp_output_transfer_fu_264_ap_start();
    void thread_grp_output_transfer_fu_264_output_array_V_q0();
    void thread_ii_fu_371_p2();
    void thread_index_input_V_address0();
    void thread_index_input_V_address1();
    void thread_index_input_V_ce0();
    void thread_index_input_V_ce1();
    void thread_index_input_V_d0();
    void thread_index_input_V_we0();
    void thread_index_output_V_address0();
    void thread_index_output_V_ce0();
    void thread_index_output_V_d0();
    void thread_index_output_V_we0();
    void thread_input0_V_fu_276_p3();
    void thread_input_array_V_address0();
    void thread_input_array_V_ce0();
    void thread_input_array_V_d0();
    void thread_input_array_V_we0();
    void thread_jj_2_fu_401_p2();
    void thread_jj_phi_fu_201_p4();
    void thread_mul_cast5_fu_417_p0();
    void thread_mul_cast5_fu_417_p00();
    void thread_mul_cast5_fu_417_p2();
    void thread_next_mul_fu_407_p2();
    void thread_output_array_V_address0();
    void thread_output_array_V_ce0();
    void thread_output_array_V_d0();
    void thread_output_array_V_we0();
    void thread_output_r();
    void thread_output_r_ap_vld();
    void thread_output_realtime_V_address0();
    void thread_output_realtime_V_ce0();
    void thread_output_realtime_V_d0();
    void thread_output_realtime_V_we0();
    void thread_p_and_f4_fu_473_p3();
    void thread_p_and_f_fu_315_p3();
    void thread_p_and_t6_fu_491_p3();
    void thread_p_and_t_fu_333_p3();
    void thread_p_neg5_fu_481_p2();
    void thread_p_neg_fu_323_p2();
    void thread_p_neg_t7_fu_499_p2();
    void thread_p_neg_t_fu_341_p2();
    void thread_p_s_fu_548_p3();
    void thread_ret_V_3_fu_536_p2();
    void thread_ret_V_4_fu_556_p3();
    void thread_ret_V_fu_514_p4();
    void thread_tmp_101_fu_303_p3();
    void thread_tmp_102_fu_311_p1();
    void thread_tmp_103_fu_329_p1();
    void thread_tmp_104_fu_355_p1();
    void thread_tmp_105_fu_524_p3();
    void thread_tmp_106_fu_532_p1();
    void thread_tmp_108_fu_461_p3();
    void thread_tmp_109_fu_469_p1();
    void thread_tmp_110_fu_487_p1();
    void thread_tmp_36_fu_291_p2();
    void thread_tmp_37_fu_297_p2();
    void thread_tmp_38_fu_347_p3();
    void thread_tmp_39_fu_359_p2();
    void thread_tmp_41_fu_377_p3();
    void thread_tmp_42_fu_390_p1();
    void thread_tmp_45_fu_433_p3();
    void thread_tmp_46_fu_445_p1();
    void thread_tmp_47_fu_450_p1();
    void thread_tmp_48_fu_542_p2();
    void thread_tmp_49_fu_455_p2();
    void thread_tmp_50_fu_505_p3();
    void thread_tmp_s_fu_285_p2();
    void thread_transfer_array_V_address0();
    void thread_transfer_array_V_address1();
    void thread_transfer_array_V_ce0();
    void thread_transfer_array_V_ce1();
    void thread_transfer_array_V_d0();
    void thread_transfer_array_V_we0();
    void thread_ap_NS_fsm();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
