Fitter report for brick_breaker
Mon Dec 07 12:04:30 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 07 12:04:29 2020       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; brick_breaker                               ;
; Top-level Entity Name              ; brick_breaker                               ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 27,105 / 49,760 ( 54 % )                    ;
;     Total combinational functions  ; 27,033 / 49,760 ( 54 % )                    ;
;     Dedicated logic registers      ; 1,928 / 49,760 ( 4 % )                      ;
; Total registers                    ; 1928                                        ;
; Total pins                         ; 56 / 360 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 768 / 1,677,312 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.36        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.2%      ;
;     Processor 3            ;  12.1%      ;
;     Processor 4            ;  12.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; HEX0[0]    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[1]    ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[2]    ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[3]    ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[4]    ; PIN_E16       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[5]    ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[6]    ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[7]    ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[0]    ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[1]    ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[2]    ; PIN_E18       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[3]    ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[4]    ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[5]    ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[6]    ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[7]    ; PIN_A16       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[0]    ; PIN_B20       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[1]    ; PIN_A20       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[2]    ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[3]    ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[4]    ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[5]    ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[6]    ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[7]    ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[0]    ; PIN_F21       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[1]    ; PIN_E22       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[2]    ; PIN_E21       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[3]    ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[4]    ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[5]    ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[6]    ; PIN_E17       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[7]    ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[0]    ; PIN_F18       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[1]    ; PIN_E20       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[2]    ; PIN_E19       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[3]    ; PIN_J18       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[4]    ; PIN_H19       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[5]    ; PIN_F19       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[6]    ; PIN_F20       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[7]    ; PIN_F17       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[0]    ; PIN_J20       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[1]    ; PIN_K20       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[2]    ; PIN_L18       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[3]    ; PIN_N18       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[4]    ; PIN_M20       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[5]    ; PIN_N19       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[6]    ; PIN_N20       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[7]    ; PIN_L19       ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX0[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX0[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX0[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX0[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX0[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX0[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX0[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX0[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX1[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX1[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX1[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX1[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX1[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX1[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX1[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX1[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX2[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX2[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX2[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX2[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX2[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX2[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX2[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX2[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX3[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX3[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX3[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX3[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX3[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX3[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX3[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX3[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX4[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX4[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX4[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX4[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX4[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX4[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX4[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX4[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX5[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX5[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX5[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX5[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX5[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX5[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX5[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; brick_breaker  ;              ; HEX5[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 29142 ) ; 0.00 % ( 0 / 29142 )       ; 0.00 % ( 0 / 29142 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 29142 ) ; 0.00 % ( 0 / 29142 )       ; 0.00 % ( 0 / 29142 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 29091 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 51 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 27,105 / 49,760 ( 54 % )    ;
;     -- Combinational with no register       ; 25177                       ;
;     -- Register only                        ; 72                          ;
;     -- Combinational with a register        ; 1856                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 20903                       ;
;     -- 3 input functions                    ; 3921                        ;
;     -- <=2 input functions                  ; 2209                        ;
;     -- Register only                        ; 72                          ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 25106                       ;
;     -- arithmetic mode                      ; 1927                        ;
;                                             ;                             ;
; Total registers*                            ; 1,928 / 51,509 ( 4 % )      ;
;     -- Dedicated logic registers            ; 1,928 / 49,760 ( 4 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 1,899 / 3,110 ( 61 % )      ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 56 / 360 ( 16 % )           ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 182 ( < 1 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 1 / 2 ( 50 % )              ;
; Total block memory bits                     ; 768 / 1,677,312 ( < 1 % )   ;
; Total block memory implementation bits      ; 9,216 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 2 / 4 ( 50 % )              ;
; Global signals                              ; 4                           ;
;     -- Global clocks                        ; 4 / 20 ( 20 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 21.6% / 19.9% / 24.2%       ;
; Peak interconnect usage (total/H/V)         ; 57.9% / 53.0% / 64.9%       ;
; Maximum fan-out                             ; 2113                        ;
; Highest non-global fan-out                  ; 2113                        ;
; Total fan-out                               ; 104335                      ;
; Average fan-out                             ; 3.57                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 27105 / 49760 ( 54 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 25177                  ; 0                              ;
;     -- Register only                        ; 72                     ; 0                              ;
;     -- Combinational with a register        ; 1856                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 20903                  ; 0                              ;
;     -- 3 input functions                    ; 3921                   ; 0                              ;
;     -- <=2 input functions                  ; 2209                   ; 0                              ;
;     -- Register only                        ; 72                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 25106                  ; 0                              ;
;     -- arithmetic mode                      ; 1927                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 1928                   ; 0                              ;
;     -- Dedicated logic registers            ; 1928 / 49760 ( 4 % )   ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1899 / 3110 ( 61 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 56                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )        ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 768                    ; 0                              ;
; Total RAM block bits                        ; 9216                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 1 / 182 ( < 1 % )      ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 1774                   ; 2                              ;
;     -- Registered Input Connections         ; 1770                   ; 0                              ;
;     -- Output Connections                   ; 3                      ; 1773                           ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 104317                 ; 1802                           ;
;     -- Registered Connections               ; 16995                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 2                      ; 1775                           ;
;     -- hard_block:auto_generated_inst       ; 1775                   ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 15                     ; 2                              ;
;     -- Output Ports                         ; 40                     ; 3                              ;
;     -- Bidir Ports                          ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; ADC_CLK_10    ; N5    ; 2        ; 0            ; 23           ; 21           ; 123                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; KEY[0]        ; B8    ; 7        ; 46           ; 54           ; 28           ; 1259                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[1]        ; A7    ; 7        ; 49           ; 54           ; 28           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50 ; P11   ; 3        ; 34           ; 0            ; 28           ; 38                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50 ; N14   ; 6        ; 78           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[0]         ; C10   ; 7        ; 51           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[1]         ; C11   ; 7        ; 51           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[2]         ; D12   ; 7        ; 51           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[3]         ; C12   ; 7        ; 54           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[4]         ; A12   ; 7        ; 54           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[5]         ; B12   ; 7        ; 49           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[6]         ; A13   ; 7        ; 54           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[7]         ; A14   ; 7        ; 58           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[8]         ; B14   ; 7        ; 56           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[9]         ; F15   ; 7        ; 69           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ARDUINO_IO[0]  ; AB5   ; 3        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[10] ; AB19  ; 4        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[11] ; AA19  ; 4        ; 58           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[12] ; Y19   ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[13] ; AB20  ; 4        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[14] ; AB21  ; 4        ; 62           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[15] ; AA20  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[1]  ; AB6   ; 3        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[2]  ; AB7   ; 3        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[3]  ; AB8   ; 3        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[4]  ; AB9   ; 3        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[5]  ; Y10   ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[6]  ; AA11  ; 4        ; 40           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[7]  ; AA12  ; 4        ; 40           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[8]  ; AB17  ; 4        ; 69           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ARDUINO_IO[9]  ; AA17  ; 4        ; 58           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]        ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]        ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]        ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]        ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]        ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]        ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]        ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]        ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]        ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]        ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]       ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]       ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]       ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]       ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]       ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]       ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]       ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]       ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS         ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]       ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]       ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]       ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]       ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS         ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; ARDUINO_RESET_N ; F16   ; 7        ; 71           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3 V Schmitt Trigger ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )   ; 2.5V          ; --           ;
; 2        ; 12 / 36 ( 33 % )  ; 3.3V          ; --           ;
; 3        ; 10 / 48 ( 21 % )  ; 3.3V          ; --           ;
; 4        ; 10 / 48 ( 21 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 40 ( 0 % )    ; 2.5V          ; --           ;
; 6        ; 1 / 60 ( 2 % )    ; 3.3V          ; --           ;
; 7        ; 23 / 52 ( 44 % )  ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY[1]                                         ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; VGA_R[0]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; ARDUINO_IO[6]                                  ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; ARDUINO_IO[7]                                  ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; ARDUINO_IO[9]                                  ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; ARDUINO_IO[11]                                 ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; ARDUINO_IO[15]                                 ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; ARDUINO_IO[0]                                  ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; ARDUINO_IO[1]                                  ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; ARDUINO_IO[2]                                  ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; ARDUINO_IO[3]                                  ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; ARDUINO_IO[4]                                  ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; ARDUINO_IO[8]                                  ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; ARDUINO_IO[10]                                 ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 215        ; 4        ; ARDUINO_IO[13]                                 ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 225        ; 4        ; ARDUINO_IO[14]                                 ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; KEY[0]                                         ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; ~ALTERA_ADC2IN8~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 1          ; 1A       ; ~ALTERA_ADC2IN1~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDR[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; ~ALTERA_ADC2IN4~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 2          ; 1A       ; ~ALTERA_ADC1IN2~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 0          ; 1A       ; ~ALTERA_ADC1IN1~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; ARDUINO_RESET_N                                ; bidir  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; ~ALTERA_ADC2IN6~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 5          ; 1A       ; ~ALTERA_ADC2IN3~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; ~ALTERA_ADC1IN6~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 9          ; 1A       ; ~ALTERA_ADC2IN5~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; ~ALTERA_ADC2IN2~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 8          ; 1A       ; ~ALTERA_ADC1IN5~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; ~ALTERA_ADC1IN3~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 6          ; 1A       ; ~ALTERA_ADC1IN4~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; ~ALTERA_ADC2IN7~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 12         ; 1A       ; ~ALTERA_ADC1IN7~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 14         ; 1A       ; ~ALTERA_ADC1IN8~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; VGA_VS                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; VGA_B[3]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; VGA_HS                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; ADC_CLK_10                                     ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; MAX10_CLK2_50                                  ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; VGA_B[0]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; VGA_B[2]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                                  ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; VGA_G[3]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; VGA_G[2]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; VGA_B[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; VGA_G[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; VGA_R[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; VGA_G[0]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; VGA_R[3]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; VGA_R[2]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; ARDUINO_IO[5]                                  ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; ARDUINO_IO[12]                                 ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                          ;
+-------------------------------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; myPLL:u2|altpll:altpll_component|myPLL_altpll:auto_generated|pll1 ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u2|altpll_component|auto_generated|pll1                           ; u1|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1                                                                               ;
; PLL mode                      ; Normal                                                            ; Normal                                                                                                                           ;
; Compensate clock              ; clock0                                                            ; clock0                                                                                                                           ;
; Compensated input/output pins ; --                                                                ; --                                                                                                                               ;
; Switchover type               ; --                                                                ; --                                                                                                                               ;
; Input frequency 0             ; 50.0 MHz                                                          ; 100.0 MHz                                                                                                                        ;
; Input frequency 1             ; --                                                                ; --                                                                                                                               ;
; Nominal PFD frequency         ; 7.1 MHz                                                           ; 100.0 MHz                                                                                                                        ;
; Nominal VCO frequency         ; 528.6 MHz                                                         ; 600.0 MHz                                                                                                                        ;
; VCO post scale K counter      ; 2                                                                 ; 2                                                                                                                                ;
; VCO frequency control         ; Auto                                                              ; Auto                                                                                                                             ;
; VCO phase shift step          ; 236 ps                                                            ; 208 ps                                                                                                                           ;
; VCO multiply                  ; --                                                                ; --                                                                                                                               ;
; VCO divide                    ; --                                                                ; --                                                                                                                               ;
; Freq min lock                 ; 37.8 MHz                                                          ; 50.01 MHz                                                                                                                        ;
; Freq max lock                 ; 61.51 MHz                                                         ; 108.37 MHz                                                                                                                       ;
; M VCO Tap                     ; 0                                                                 ; 0                                                                                                                                ;
; M Initial                     ; 1                                                                 ; 1                                                                                                                                ;
; M value                       ; 74                                                                ; 6                                                                                                                                ;
; N value                       ; 7                                                                 ; 1                                                                                                                                ;
; Charge pump current           ; setting 1                                                         ; setting 1                                                                                                                        ;
; Loop filter resistance        ; setting 16                                                        ; setting 27                                                                                                                       ;
; Loop filter capacitance       ; setting 0                                                         ; setting 0                                                                                                                        ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                ; 1.03 MHz to 1.97 MHz                                                                                                             ;
; Bandwidth type                ; Medium                                                            ; Medium                                                                                                                           ;
; Real time reconfigurable      ; Off                                                               ; Off                                                                                                                              ;
; Scan chain MIF file           ; --                                                                ; --                                                                                                                               ;
; Preserve PLL counter order    ; Off                                                               ; Off                                                                                                                              ;
; PLL location                  ; PLL_4                                                             ; PLL_1                                                                                                                            ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                     ; ADC_CLK_10                                                                                                                       ;
; Inclk1 signal                 ; --                                                                ; --                                                                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                     ; Dedicated Pin                                                                                                                    ;
; Inclk1 signal type            ; --                                                                ; --                                                                                                                               ;
+-------------------------------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; Name                                                                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; myPLL:u2|altpll:altpll_component|myPLL_altpll:auto_generated|wire_pll1_clk[0]                                                                ; clock0       ; 74   ; 147 ; 25.17 MHz        ; 0 (0 ps)    ; 2.14 (236 ps)    ; 50/50      ; C0      ; 21            ; 11/10 Odd  ; --            ; 1       ; 0       ; u2|altpll_component|auto_generated|pll1|clk[0]            ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; u1|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+-----------------+------------------------+
; Pin Name        ; Reason                 ;
+-----------------+------------------------+
; LEDR[0]         ; Missing drive strength ;
; LEDR[1]         ; Missing drive strength ;
; LEDR[2]         ; Missing drive strength ;
; LEDR[3]         ; Missing drive strength ;
; LEDR[4]         ; Missing drive strength ;
; LEDR[5]         ; Missing drive strength ;
; LEDR[6]         ; Missing drive strength ;
; LEDR[7]         ; Missing drive strength ;
; LEDR[8]         ; Missing drive strength ;
; LEDR[9]         ; Missing drive strength ;
; VGA_R[0]        ; Missing drive strength ;
; VGA_R[1]        ; Missing drive strength ;
; VGA_R[2]        ; Missing drive strength ;
; VGA_R[3]        ; Missing drive strength ;
; VGA_G[0]        ; Missing drive strength ;
; VGA_G[1]        ; Missing drive strength ;
; VGA_G[2]        ; Missing drive strength ;
; VGA_G[3]        ; Missing drive strength ;
; VGA_B[0]        ; Missing drive strength ;
; VGA_B[1]        ; Missing drive strength ;
; VGA_B[2]        ; Missing drive strength ;
; VGA_B[3]        ; Missing drive strength ;
; VGA_HS          ; Missing drive strength ;
; VGA_VS          ; Missing drive strength ;
; ARDUINO_IO[0]   ; Missing drive strength ;
; ARDUINO_IO[1]   ; Missing drive strength ;
; ARDUINO_IO[2]   ; Missing drive strength ;
; ARDUINO_IO[3]   ; Missing drive strength ;
; ARDUINO_IO[4]   ; Missing drive strength ;
; ARDUINO_IO[5]   ; Missing drive strength ;
; ARDUINO_IO[6]   ; Missing drive strength ;
; ARDUINO_IO[7]   ; Missing drive strength ;
; ARDUINO_IO[8]   ; Missing drive strength ;
; ARDUINO_IO[9]   ; Missing drive strength ;
; ARDUINO_IO[10]  ; Missing drive strength ;
; ARDUINO_IO[11]  ; Missing drive strength ;
; ARDUINO_IO[12]  ; Missing drive strength ;
; ARDUINO_IO[13]  ; Missing drive strength ;
; ARDUINO_IO[14]  ; Missing drive strength ;
; ARDUINO_IO[15]  ; Missing drive strength ;
; ARDUINO_RESET_N ; Missing drive strength ;
+-----------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; Compilation Hierarchy Node                                                      ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                       ; Entity Name                            ; Library Name ;
+---------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; |brick_breaker                                                                  ; 27105 (1)     ; 1928 (0)                  ; 0 (0)         ; 768         ; 1    ; 1          ; 0            ; 0       ; 0         ; 56   ; 0            ; 25177 (1)     ; 72 (0)            ; 1856 (0)         ; 0          ; |brick_breaker                                                                                                                                                                                                                                                                                            ; brick_breaker                          ; work         ;
;    |myPLL:u2|                                                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |brick_breaker|myPLL:u2                                                                                                                                                                                                                                                                                   ; myPLL                                  ; work         ;
;       |altpll:altpll_component|                                                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |brick_breaker|myPLL:u2|altpll:altpll_component                                                                                                                                                                                                                                                           ; altpll                                 ; work         ;
;          |myPLL_altpll:auto_generated|                                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |brick_breaker|myPLL:u2|altpll:altpll_component|myPLL_altpll:auto_generated                                                                                                                                                                                                                               ; myPLL_altpll                           ; work         ;
;    |my_adc:u1|                                                                  ; 145 (0)       ; 121 (0)                   ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)        ; 36 (0)            ; 85 (0)           ; 0          ; |brick_breaker|my_adc:u1                                                                                                                                                                                                                                                                                  ; my_adc                                 ; my_adc       ;
;       |my_adc_adc_mega_0:adc_mega_0|                                            ; 145 (13)      ; 121 (13)                  ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)        ; 36 (1)            ; 85 (12)          ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0                                                                                                                                                                                                                                                     ; my_adc_adc_mega_0                      ; my_adc       ;
;          |altera_up_avalon_adv_adc:ADC_CTRL|                                    ; 132 (31)      ; 108 (21)                  ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (10)       ; 35 (11)           ; 73 (9)           ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL                                                                                                                                                                                                                   ; altera_up_avalon_adv_adc               ; my_adc       ;
;             |DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|                   ; 102 (0)       ; 87 (0)                    ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 24 (0)            ; 64 (0)           ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core                                                                                                                                                                   ; DE10_Lite_ADC_Core_modular_adc_0       ; my_adc       ;
;                |altera_modular_adc_control:control_internal|                    ; 72 (0)        ; 59 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)        ; 21 (0)            ; 38 (0)           ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal                                                                                                                       ; altera_modular_adc_control             ; my_adc       ;
;                   |altera_modular_adc_control_fsm:u_control_fsm|                ; 67 (63)       ; 59 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)         ; 21 (18)           ; 38 (38)          ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm                                                                          ; altera_modular_adc_control_fsm         ; my_adc       ;
;                      |altera_std_synchronizer:u_clk_dft_synchronizer|           ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 1 (1)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_clk_dft_synchronizer                           ; altera_std_synchronizer                ; work         ;
;                      |altera_std_synchronizer:u_eoc_synchronizer|               ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 0 (0)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_eoc_synchronizer                               ; altera_std_synchronizer                ; work         ;
;                   |fiftyfivenm_adcblock_top_wrapper:adc_inst|                   ; 5 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst                                                                             ; fiftyfivenm_adcblock_top_wrapper       ; my_adc       ;
;                      |chsel_code_converter_sw_to_hw:decoder|                    ; 5 (5)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 0 (0)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|chsel_code_converter_sw_to_hw:decoder                                       ; chsel_code_converter_sw_to_hw          ; my_adc       ;
;                      |fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance                    ; fiftyfivenm_adcblock_primitive_wrapper ; my_adc       ;
;                |altera_modular_adc_sample_store:sample_store_internal|          ; 23 (23)       ; 21 (21)                   ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 3 (3)             ; 19 (19)          ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal                                                                                                             ; altera_modular_adc_sample_store        ; my_adc       ;
;                   |altera_modular_adc_sample_store_ram:u_ss_ram|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram                                                                ; altera_modular_adc_sample_store_ram    ; my_adc       ;
;                      |altsyncram:altsyncram_component|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component                                ; altsyncram                             ; work         ;
;                         |altsyncram_v5s1:auto_generated|                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated ; altsyncram_v5s1                        ; work         ;
;                |altera_modular_adc_sequencer:sequencer_internal|                ; 7 (0)         ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 7 (0)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sequencer:sequencer_internal                                                                                                                   ; altera_modular_adc_sequencer           ; my_adc       ;
;                   |altera_modular_adc_sequencer_ctrl:u_seq_ctrl|                ; 7 (7)         ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 7 (7)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_ctrl:u_seq_ctrl                                                                      ; altera_modular_adc_sequencer_ctrl      ; my_adc       ;
;             |altpll:adc_pll|                                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll                                                                                                                                                                                                    ; altpll                                 ; work         ;
;                |MAX10_ADC_PLL_altpll:auto_generated|                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |brick_breaker|my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated                                                                                                                                                                ; MAX10_ADC_PLL_altpll                   ; work         ;
;    |sound_board:u0|                                                             ; 142 (142)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)     ; 0 (0)             ; 37 (37)          ; 0          ; |brick_breaker|sound_board:u0                                                                                                                                                                                                                                                                             ; sound_board                            ; work         ;
;    |sync:u3|                                                                    ; 26828 (23442) ; 1770 (1326)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25047 (22048) ; 36 (5)            ; 1745 (1364)      ; 0          ; |brick_breaker|sync:u3                                                                                                                                                                                                                                                                                    ; sync                                   ; work         ;
;       |ball_movement:u0|                                                        ; 857 (857)     ; 444 (444)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 413 (413)     ; 31 (31)           ; 413 (413)        ; 0          ; |brick_breaker|sync:u3|ball_movement:u0                                                                                                                                                                                                                                                                   ; ball_movement                          ; work         ;
;       |lpm_divide:Mod0|                                                         ; 1122 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1121 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |brick_breaker|sync:u3|lpm_divide:Mod0                                                                                                                                                                                                                                                                    ; lpm_divide                             ; work         ;
;          |lpm_divide_25o:auto_generated|                                        ; 1122 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1121 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |brick_breaker|sync:u3|lpm_divide:Mod0|lpm_divide_25o:auto_generated                                                                                                                                                                                                                                      ; lpm_divide_25o                         ; work         ;
;             |abs_divider_4dg:divider|                                           ; 1122 (58)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1121 (58)     ; 0 (0)             ; 1 (0)            ; 0          ; |brick_breaker|sync:u3|lpm_divide:Mod0|lpm_divide_25o:auto_generated|abs_divider_4dg:divider                                                                                                                                                                                                              ; abs_divider_4dg                        ; work         ;
;                |alt_u_div_ske:divider|                                          ; 1064 (1064)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1063 (1063)   ; 0 (0)             ; 1 (1)            ; 0          ; |brick_breaker|sync:u3|lpm_divide:Mod0|lpm_divide_25o:auto_generated|abs_divider_4dg:divider|alt_u_div_ske:divider                                                                                                                                                                                        ; alt_u_div_ske                          ; work         ;
;       |lpm_divide:Mod1|                                                         ; 1490 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1465 (0)      ; 0 (0)             ; 25 (0)           ; 0          ; |brick_breaker|sync:u3|lpm_divide:Mod1                                                                                                                                                                                                                                                                    ; lpm_divide                             ; work         ;
;          |lpm_divide_25o:auto_generated|                                        ; 1490 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1465 (0)      ; 0 (0)             ; 25 (0)           ; 0          ; |brick_breaker|sync:u3|lpm_divide:Mod1|lpm_divide_25o:auto_generated                                                                                                                                                                                                                                      ; lpm_divide_25o                         ; work         ;
;             |abs_divider_4dg:divider|                                           ; 1490 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1465 (59)     ; 0 (0)             ; 25 (0)           ; 0          ; |brick_breaker|sync:u3|lpm_divide:Mod1|lpm_divide_25o:auto_generated|abs_divider_4dg:divider                                                                                                                                                                                                              ; abs_divider_4dg                        ; work         ;
;                |alt_u_div_ske:divider|                                          ; 1384 (1384)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1377 (1377)   ; 0 (0)             ; 7 (7)            ; 0          ; |brick_breaker|sync:u3|lpm_divide:Mod1|lpm_divide_25o:auto_generated|abs_divider_4dg:divider|alt_u_div_ske:divider                                                                                                                                                                                        ; alt_u_div_ske                          ; work         ;
;                |lpm_abs_8b9:my_abs_num|                                         ; 47 (47)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)       ; 0 (0)             ; 18 (18)          ; 0          ; |brick_breaker|sync:u3|lpm_divide:Mod1|lpm_divide_25o:auto_generated|abs_divider_4dg:divider|lpm_abs_8b9:my_abs_num                                                                                                                                                                                       ; lpm_abs_8b9                            ; work         ;
+---------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; MAX10_CLK2_50   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_RESET_N ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; KEY[1]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MAX10_CLK1_50   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_CLK_10      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                      ;
+-------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------+-------------------+---------+
; MAX10_CLK2_50                                         ;                   ;         ;
; SW[0]                                                 ;                   ;         ;
; SW[1]                                                 ;                   ;         ;
; SW[2]                                                 ;                   ;         ;
; SW[3]                                                 ;                   ;         ;
; SW[4]                                                 ;                   ;         ;
; SW[5]                                                 ;                   ;         ;
; SW[6]                                                 ;                   ;         ;
; SW[7]                                                 ;                   ;         ;
; SW[8]                                                 ;                   ;         ;
; SW[9]                                                 ;                   ;         ;
; ARDUINO_RESET_N                                       ;                   ;         ;
; KEY[0]                                                ;                   ;         ;
;      - sync:u3|ball_movement:u0|ball_counter~0        ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter[24]~1    ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~2        ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~3        ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~4        ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~5        ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~6        ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~7        ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~8        ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~9        ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~10       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~11       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~12       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~13       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~14       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~15       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~16       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~17       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~18       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~19       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~20       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~21       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~22       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~23       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~24       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~25       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~26       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~27       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~28       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~29       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~30       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~31       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_counter~32       ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|y_move[18]~0          ; 0                 ; 6       ;
;      - sync:u3|brick~10                               ; 0                 ; 6       ;
;      - sync:u3|brick~12                               ; 0                 ; 6       ;
;      - sync:u3|brick~22                               ; 0                 ; 6       ;
;      - sync:u3|brick~35                               ; 0                 ; 6       ;
;      - sync:u3|brick~52                               ; 0                 ; 6       ;
;      - sync:u3|brick~62                               ; 0                 ; 6       ;
;      - sync:u3|brick~64                               ; 0                 ; 6       ;
;      - sync:u3|brick~83                               ; 0                 ; 6       ;
;      - sync:u3|brick~85                               ; 0                 ; 6       ;
;      - sync:u3|brick~103                              ; 0                 ; 6       ;
;      - sync:u3|brick~105                              ; 0                 ; 6       ;
;      - sync:u3|brick~118                              ; 0                 ; 6       ;
;      - sync:u3|brick~137                              ; 0                 ; 6       ;
;      - sync:u3|brick~139                              ; 0                 ; 6       ;
;      - sync:u3|brick~149                              ; 0                 ; 6       ;
;      - sync:u3|brick~162                              ; 0                 ; 6       ;
;      - sync:u3|brick~180                              ; 0                 ; 6       ;
;      - sync:u3|brick~190                              ; 0                 ; 6       ;
;      - sync:u3|brick~200                              ; 0                 ; 6       ;
;      - sync:u3|brick~210                              ; 0                 ; 6       ;
;      - sync:u3|brick~212                              ; 0                 ; 6       ;
;      - sync:u3|brick~229                              ; 0                 ; 6       ;
;      - sync:u3|brick~231                              ; 0                 ; 6       ;
;      - sync:u3|brick~241                              ; 0                 ; 6       ;
;      - sync:u3|brick~251                              ; 0                 ; 6       ;
;      - sync:u3|brick~261                              ; 0                 ; 6       ;
;      - sync:u3|brick~271                              ; 0                 ; 6       ;
;      - sync:u3|brick~281                              ; 0                 ; 6       ;
;      - sync:u3|brick~297                              ; 0                 ; 6       ;
;      - sync:u3|brick~307                              ; 0                 ; 6       ;
;      - sync:u3|brick~315                              ; 0                 ; 6       ;
;      - sync:u3|brick~323                              ; 0                 ; 6       ;
;      - sync:u3|brick~325                              ; 0                 ; 6       ;
;      - sync:u3|brick~343                              ; 0                 ; 6       ;
;      - sync:u3|brick~345                              ; 0                 ; 6       ;
;      - sync:u3|brick~355                              ; 0                 ; 6       ;
;      - sync:u3|brick~373                              ; 0                 ; 6       ;
;      - sync:u3|brick~383                              ; 0                 ; 6       ;
;      - sync:u3|brick~393                              ; 0                 ; 6       ;
;      - sync:u3|brick~403                              ; 0                 ; 6       ;
;      - sync:u3|brick~405                              ; 0                 ; 6       ;
;      - sync:u3|brick~415                              ; 0                 ; 6       ;
;      - sync:u3|brick~425                              ; 0                 ; 6       ;
;      - sync:u3|brick~435                              ; 0                 ; 6       ;
;      - sync:u3|brick~451                              ; 0                 ; 6       ;
;      - sync:u3|brick~459                              ; 0                 ; 6       ;
;      - sync:u3|brick~467                              ; 0                 ; 6       ;
;      - sync:u3|brick~475                              ; 0                 ; 6       ;
;      - sync:u3|brick~484                              ; 0                 ; 6       ;
;      - sync:u3|brick~486                              ; 0                 ; 6       ;
;      - sync:u3|brick~496                              ; 0                 ; 6       ;
;      - sync:u3|brick~506                              ; 0                 ; 6       ;
;      - sync:u3|brick~524                              ; 0                 ; 6       ;
;      - sync:u3|brick~534                              ; 0                 ; 6       ;
;      - sync:u3|brick~544                              ; 0                 ; 6       ;
;      - sync:u3|brick~554                              ; 0                 ; 6       ;
;      - sync:u3|brick~556                              ; 0                 ; 6       ;
;      - sync:u3|brick~569                              ; 0                 ; 6       ;
;      - sync:u3|brick~582                              ; 0                 ; 6       ;
;      - sync:u3|brick~593                              ; 0                 ; 6       ;
;      - sync:u3|brick~606                              ; 0                 ; 6       ;
;      - sync:u3|brick~616                              ; 0                 ; 6       ;
;      - sync:u3|brick~632                              ; 0                 ; 6       ;
;      - sync:u3|brick~634                              ; 0                 ; 6       ;
;      - sync:u3|brick~645                              ; 0                 ; 6       ;
;      - sync:u3|brick~656                              ; 0                 ; 6       ;
;      - sync:u3|brick~667                              ; 0                 ; 6       ;
;      - sync:u3|brick~678                              ; 0                 ; 6       ;
;      - sync:u3|brick~689                              ; 0                 ; 6       ;
;      - sync:u3|brick~700                              ; 0                 ; 6       ;
;      - sync:u3|brick~711                              ; 0                 ; 6       ;
;      - sync:u3|brick~722                              ; 0                 ; 6       ;
;      - sync:u3|brick~733                              ; 0                 ; 6       ;
;      - sync:u3|brick~744                              ; 0                 ; 6       ;
;      - sync:u3|brick~755                              ; 0                 ; 6       ;
;      - sync:u3|brick~766                              ; 0                 ; 6       ;
;      - sync:u3|brick~777                              ; 0                 ; 6       ;
;      - sync:u3|brick~788                              ; 0                 ; 6       ;
;      - sync:u3|brick~799                              ; 0                 ; 6       ;
;      - sync:u3|brick~818                              ; 0                 ; 6       ;
;      - sync:u3|brick~828                              ; 0                 ; 6       ;
;      - sync:u3|brick~838                              ; 0                 ; 6       ;
;      - sync:u3|brick~848                              ; 0                 ; 6       ;
;      - sync:u3|brick~858                              ; 0                 ; 6       ;
;      - sync:u3|brick~868                              ; 0                 ; 6       ;
;      - sync:u3|brick~878                              ; 0                 ; 6       ;
;      - sync:u3|brick~888                              ; 0                 ; 6       ;
;      - sync:u3|brick~898                              ; 0                 ; 6       ;
;      - sync:u3|brick~908                              ; 0                 ; 6       ;
;      - sync:u3|brick~918                              ; 0                 ; 6       ;
;      - sync:u3|brick~928                              ; 0                 ; 6       ;
;      - sync:u3|brick~938                              ; 0                 ; 6       ;
;      - sync:u3|brick~948                              ; 0                 ; 6       ;
;      - sync:u3|brick~958                              ; 0                 ; 6       ;
;      - sync:u3|brick~968                              ; 0                 ; 6       ;
;      - sync:u3|brick~970                              ; 0                 ; 6       ;
;      - sync:u3|brick~981                              ; 0                 ; 6       ;
;      - sync:u3|brick~993                              ; 0                 ; 6       ;
;      - sync:u3|brick~1004                             ; 0                 ; 6       ;
;      - sync:u3|brick~1015                             ; 0                 ; 6       ;
;      - sync:u3|brick~1027                             ; 0                 ; 6       ;
;      - sync:u3|brick~1038                             ; 0                 ; 6       ;
;      - sync:u3|brick~1049                             ; 0                 ; 6       ;
;      - sync:u3|brick~1060                             ; 0                 ; 6       ;
;      - sync:u3|brick~1072                             ; 0                 ; 6       ;
;      - sync:u3|brick~1083                             ; 0                 ; 6       ;
;      - sync:u3|brick~1094                             ; 0                 ; 6       ;
;      - sync:u3|brick~1105                             ; 0                 ; 6       ;
;      - sync:u3|brick~1116                             ; 0                 ; 6       ;
;      - sync:u3|brick~1128                             ; 0                 ; 6       ;
;      - sync:u3|brick~1139                             ; 0                 ; 6       ;
;      - sync:u3|brick~1151                             ; 0                 ; 6       ;
;      - sync:u3|brick~1162                             ; 0                 ; 6       ;
;      - sync:u3|brick~1173                             ; 0                 ; 6       ;
;      - sync:u3|brick~1184                             ; 0                 ; 6       ;
;      - sync:u3|brick~1195                             ; 0                 ; 6       ;
;      - sync:u3|brick~1205                             ; 0                 ; 6       ;
;      - sync:u3|brick~1215                             ; 0                 ; 6       ;
;      - sync:u3|brick~1225                             ; 0                 ; 6       ;
;      - sync:u3|brick~1235                             ; 0                 ; 6       ;
;      - sync:u3|brick~1246                             ; 0                 ; 6       ;
;      - sync:u3|brick~1257                             ; 0                 ; 6       ;
;      - sync:u3|brick~1268                             ; 0                 ; 6       ;
;      - sync:u3|brick~1279                             ; 0                 ; 6       ;
;      - sync:u3|brick~1289                             ; 0                 ; 6       ;
;      - sync:u3|brick~1299                             ; 0                 ; 6       ;
;      - sync:u3|brick~1309                             ; 0                 ; 6       ;
;      - sync:u3|brick~1327                             ; 0                 ; 6       ;
;      - sync:u3|brick~1329                             ; 0                 ; 6       ;
;      - sync:u3|brick~1342                             ; 0                 ; 6       ;
;      - sync:u3|brick~1354                             ; 0                 ; 6       ;
;      - sync:u3|brick~1365                             ; 0                 ; 6       ;
;      - sync:u3|brick~1384                             ; 0                 ; 6       ;
;      - sync:u3|brick~1386                             ; 0                 ; 6       ;
;      - sync:u3|brick~1397                             ; 0                 ; 6       ;
;      - sync:u3|brick~1416                             ; 0                 ; 6       ;
;      - sync:u3|brick~1418                             ; 0                 ; 6       ;
;      - sync:u3|brick~1429                             ; 0                 ; 6       ;
;      - sync:u3|brick~1440                             ; 0                 ; 6       ;
;      - sync:u3|brick~1451                             ; 0                 ; 6       ;
;      - sync:u3|brick~1472                             ; 0                 ; 6       ;
;      - sync:u3|brick~1474                             ; 0                 ; 6       ;
;      - sync:u3|brick~1485                             ; 0                 ; 6       ;
;      - sync:u3|brick~1496                             ; 0                 ; 6       ;
;      - sync:u3|brick~1515                             ; 0                 ; 6       ;
;      - sync:u3|brick~1517                             ; 0                 ; 6       ;
;      - sync:u3|brick~1528                             ; 0                 ; 6       ;
;      - sync:u3|brick~1547                             ; 0                 ; 6       ;
;      - sync:u3|brick~1549                             ; 0                 ; 6       ;
;      - sync:u3|brick~1561                             ; 0                 ; 6       ;
;      - sync:u3|brick~1572                             ; 0                 ; 6       ;
;      - sync:u3|brick~1591                             ; 0                 ; 6       ;
;      - sync:u3|brick~1593                             ; 0                 ; 6       ;
;      - sync:u3|brick~1604                             ; 0                 ; 6       ;
;      - sync:u3|brick~1615                             ; 0                 ; 6       ;
;      - sync:u3|brick~1626                             ; 0                 ; 6       ;
;      - sync:u3|brick~1647                             ; 0                 ; 6       ;
;      - sync:u3|brick~1649                             ; 0                 ; 6       ;
;      - sync:u3|brick~1660                             ; 0                 ; 6       ;
;      - sync:u3|brick~1679                             ; 0                 ; 6       ;
;      - sync:u3|brick~1681                             ; 0                 ; 6       ;
;      - sync:u3|brick~1694                             ; 0                 ; 6       ;
;      - sync:u3|brick~1705                             ; 0                 ; 6       ;
;      - sync:u3|brick~1716                             ; 0                 ; 6       ;
;      - sync:u3|brick~1735                             ; 0                 ; 6       ;
;      - sync:u3|brick~1737                             ; 0                 ; 6       ;
;      - sync:u3|brick~1748                             ; 0                 ; 6       ;
;      - sync:u3|brick~1767                             ; 0                 ; 6       ;
;      - sync:u3|brick~1769                             ; 0                 ; 6       ;
;      - sync:u3|brick~1780                             ; 0                 ; 6       ;
;      - sync:u3|brick~1791                             ; 0                 ; 6       ;
;      - sync:u3|brick~1802                             ; 0                 ; 6       ;
;      - sync:u3|brick~1822                             ; 0                 ; 6       ;
;      - sync:u3|brick~1824                             ; 0                 ; 6       ;
;      - sync:u3|brick~1835                             ; 0                 ; 6       ;
;      - sync:u3|brick~1854                             ; 0                 ; 6       ;
;      - sync:u3|brick~1864                             ; 0                 ; 6       ;
;      - sync:u3|brick~1874                             ; 0                 ; 6       ;
;      - sync:u3|brick~1884                             ; 0                 ; 6       ;
;      - sync:u3|brick~1886                             ; 0                 ; 6       ;
;      - sync:u3|brick~1897                             ; 0                 ; 6       ;
;      - sync:u3|brick~1910                             ; 0                 ; 6       ;
;      - sync:u3|brick~1921                             ; 0                 ; 6       ;
;      - sync:u3|brick~1933                             ; 0                 ; 6       ;
;      - sync:u3|brick~1944                             ; 0                 ; 6       ;
;      - sync:u3|brick~1956                             ; 0                 ; 6       ;
;      - sync:u3|brick~1967                             ; 0                 ; 6       ;
;      - sync:u3|brick~1978                             ; 0                 ; 6       ;
;      - sync:u3|brick~1989                             ; 0                 ; 6       ;
;      - sync:u3|brick~2000                             ; 0                 ; 6       ;
;      - sync:u3|brick~2011                             ; 0                 ; 6       ;
;      - sync:u3|brick~2022                             ; 0                 ; 6       ;
;      - sync:u3|brick~2034                             ; 0                 ; 6       ;
;      - sync:u3|brick~2048                             ; 0                 ; 6       ;
;      - sync:u3|brick~2059                             ; 0                 ; 6       ;
;      - sync:u3|brick~2070                             ; 0                 ; 6       ;
;      - sync:u3|brick~2081                             ; 0                 ; 6       ;
;      - sync:u3|brick~2095                             ; 0                 ; 6       ;
;      - sync:u3|brick~2106                             ; 0                 ; 6       ;
;      - sync:u3|brick~2117                             ; 0                 ; 6       ;
;      - sync:u3|brick~2128                             ; 0                 ; 6       ;
;      - sync:u3|brick~2139                             ; 0                 ; 6       ;
;      - sync:u3|brick~2150                             ; 0                 ; 6       ;
;      - sync:u3|brick~2161                             ; 0                 ; 6       ;
;      - sync:u3|brick~2172                             ; 0                 ; 6       ;
;      - sync:u3|brick~2183                             ; 0                 ; 6       ;
;      - sync:u3|brick~2194                             ; 0                 ; 6       ;
;      - sync:u3|brick~2213                             ; 0                 ; 6       ;
;      - sync:u3|brick~2223                             ; 0                 ; 6       ;
;      - sync:u3|brick~2233                             ; 0                 ; 6       ;
;      - sync:u3|brick~2243                             ; 0                 ; 6       ;
;      - sync:u3|brick~2253                             ; 0                 ; 6       ;
;      - sync:u3|brick~2263                             ; 0                 ; 6       ;
;      - sync:u3|brick~2273                             ; 0                 ; 6       ;
;      - sync:u3|brick~2283                             ; 0                 ; 6       ;
;      - sync:u3|brick~2293                             ; 0                 ; 6       ;
;      - sync:u3|brick~2303                             ; 0                 ; 6       ;
;      - sync:u3|brick~2313                             ; 0                 ; 6       ;
;      - sync:u3|brick~2323                             ; 0                 ; 6       ;
;      - sync:u3|brick~2333                             ; 0                 ; 6       ;
;      - sync:u3|brick~2343                             ; 0                 ; 6       ;
;      - sync:u3|brick~2353                             ; 0                 ; 6       ;
;      - sync:u3|brick~2363                             ; 0                 ; 6       ;
;      - sync:u3|brick~2365                             ; 0                 ; 6       ;
;      - sync:u3|brick~2376                             ; 0                 ; 6       ;
;      - sync:u3|brick~2387                             ; 0                 ; 6       ;
;      - sync:u3|brick~2398                             ; 0                 ; 6       ;
;      - sync:u3|brick~2409                             ; 0                 ; 6       ;
;      - sync:u3|brick~2420                             ; 0                 ; 6       ;
;      - sync:u3|brick~2431                             ; 0                 ; 6       ;
;      - sync:u3|brick~2442                             ; 0                 ; 6       ;
;      - sync:u3|brick~2453                             ; 0                 ; 6       ;
;      - sync:u3|brick~2464                             ; 0                 ; 6       ;
;      - sync:u3|brick~2475                             ; 0                 ; 6       ;
;      - sync:u3|brick~2486                             ; 0                 ; 6       ;
;      - sync:u3|brick~2497                             ; 0                 ; 6       ;
;      - sync:u3|brick~2508                             ; 0                 ; 6       ;
;      - sync:u3|brick~2519                             ; 0                 ; 6       ;
;      - sync:u3|brick~2530                             ; 0                 ; 6       ;
;      - sync:u3|brick~2541                             ; 0                 ; 6       ;
;      - sync:u3|brick~2552                             ; 0                 ; 6       ;
;      - sync:u3|brick~2563                             ; 0                 ; 6       ;
;      - sync:u3|brick~2579                             ; 0                 ; 6       ;
;      - sync:u3|brick~2590                             ; 0                 ; 6       ;
;      - sync:u3|brick~2601                             ; 0                 ; 6       ;
;      - sync:u3|brick~2617                             ; 0                 ; 6       ;
;      - sync:u3|brick~2628                             ; 0                 ; 6       ;
;      - sync:u3|brick~2639                             ; 0                 ; 6       ;
;      - sync:u3|brick~2650                             ; 0                 ; 6       ;
;      - sync:u3|brick~2661                             ; 0                 ; 6       ;
;      - sync:u3|brick~2672                             ; 0                 ; 6       ;
;      - sync:u3|brick~2683                             ; 0                 ; 6       ;
;      - sync:u3|brick~2694                             ; 0                 ; 6       ;
;      - sync:u3|brick~2705                             ; 0                 ; 6       ;
;      - sync:u3|brick~2716                             ; 0                 ; 6       ;
;      - sync:u3|brick~2735                             ; 0                 ; 6       ;
;      - sync:u3|brick~2745                             ; 0                 ; 6       ;
;      - sync:u3|brick~2755                             ; 0                 ; 6       ;
;      - sync:u3|brick~2765                             ; 0                 ; 6       ;
;      - sync:u3|brick~2775                             ; 0                 ; 6       ;
;      - sync:u3|brick~2785                             ; 0                 ; 6       ;
;      - sync:u3|brick~2795                             ; 0                 ; 6       ;
;      - sync:u3|brick~2805                             ; 0                 ; 6       ;
;      - sync:u3|brick~2815                             ; 0                 ; 6       ;
;      - sync:u3|brick~2825                             ; 0                 ; 6       ;
;      - sync:u3|brick~2835                             ; 0                 ; 6       ;
;      - sync:u3|brick~2845                             ; 0                 ; 6       ;
;      - sync:u3|brick~2855                             ; 0                 ; 6       ;
;      - sync:u3|brick~2865                             ; 0                 ; 6       ;
;      - sync:u3|brick~2875                             ; 0                 ; 6       ;
;      - sync:u3|brick~2885                             ; 0                 ; 6       ;
;      - sync:u3|brick~2887                             ; 0                 ; 6       ;
;      - sync:u3|brick~2898                             ; 0                 ; 6       ;
;      - sync:u3|brick~2909                             ; 0                 ; 6       ;
;      - sync:u3|brick~2920                             ; 0                 ; 6       ;
;      - sync:u3|brick~2931                             ; 0                 ; 6       ;
;      - sync:u3|brick~2942                             ; 0                 ; 6       ;
;      - sync:u3|brick~2953                             ; 0                 ; 6       ;
;      - sync:u3|brick~2964                             ; 0                 ; 6       ;
;      - sync:u3|brick~2975                             ; 0                 ; 6       ;
;      - sync:u3|brick~2986                             ; 0                 ; 6       ;
;      - sync:u3|brick~2997                             ; 0                 ; 6       ;
;      - sync:u3|brick~3008                             ; 0                 ; 6       ;
;      - sync:u3|brick~3019                             ; 0                 ; 6       ;
;      - sync:u3|brick~3030                             ; 0                 ; 6       ;
;      - sync:u3|brick~3041                             ; 0                 ; 6       ;
;      - sync:u3|brick~3052                             ; 0                 ; 6       ;
;      - sync:u3|brick~3063                             ; 0                 ; 6       ;
;      - sync:u3|brick~3074                             ; 0                 ; 6       ;
;      - sync:u3|brick~3085                             ; 0                 ; 6       ;
;      - sync:u3|brick~3096                             ; 0                 ; 6       ;
;      - sync:u3|brick~3107                             ; 0                 ; 6       ;
;      - sync:u3|brick~3118                             ; 0                 ; 6       ;
;      - sync:u3|brick~3129                             ; 0                 ; 6       ;
;      - sync:u3|brick~3140                             ; 0                 ; 6       ;
;      - sync:u3|brick~3151                             ; 0                 ; 6       ;
;      - sync:u3|brick~3162                             ; 0                 ; 6       ;
;      - sync:u3|brick~3173                             ; 0                 ; 6       ;
;      - sync:u3|brick~3184                             ; 0                 ; 6       ;
;      - sync:u3|brick~3195                             ; 0                 ; 6       ;
;      - sync:u3|brick~3206                             ; 0                 ; 6       ;
;      - sync:u3|brick~3217                             ; 0                 ; 6       ;
;      - sync:u3|brick~3228                             ; 0                 ; 6       ;
;      - sync:u3|brick~3239                             ; 0                 ; 6       ;
;      - sync:u3|brick~3250                             ; 0                 ; 6       ;
;      - sync:u3|brick~3261                             ; 0                 ; 6       ;
;      - sync:u3|brick~3272                             ; 0                 ; 6       ;
;      - sync:u3|brick~3283                             ; 0                 ; 6       ;
;      - sync:u3|brick~3294                             ; 0                 ; 6       ;
;      - sync:u3|brick~3305                             ; 0                 ; 6       ;
;      - sync:u3|brick~3316                             ; 0                 ; 6       ;
;      - sync:u3|brick~3327                             ; 0                 ; 6       ;
;      - sync:u3|brick~3338                             ; 0                 ; 6       ;
;      - sync:u3|brick~3349                             ; 0                 ; 6       ;
;      - sync:u3|brick~3360                             ; 0                 ; 6       ;
;      - sync:u3|brick~3371                             ; 0                 ; 6       ;
;      - sync:u3|brick~3382                             ; 0                 ; 6       ;
;      - sync:u3|brick~3393                             ; 0                 ; 6       ;
;      - sync:u3|brick~3404                             ; 0                 ; 6       ;
;      - sync:u3|brick~3415                             ; 0                 ; 6       ;
;      - sync:u3|brick~3426                             ; 0                 ; 6       ;
;      - sync:u3|brick~3437                             ; 0                 ; 6       ;
;      - sync:u3|brick~3448                             ; 0                 ; 6       ;
;      - sync:u3|brick~3459                             ; 0                 ; 6       ;
;      - sync:u3|brick~3470                             ; 0                 ; 6       ;
;      - sync:u3|brick~3481                             ; 0                 ; 6       ;
;      - sync:u3|brick~3492                             ; 0                 ; 6       ;
;      - sync:u3|brick~3503                             ; 0                 ; 6       ;
;      - sync:u3|brick~3514                             ; 0                 ; 6       ;
;      - sync:u3|brick~3525                             ; 0                 ; 6       ;
;      - sync:u3|brick~3536                             ; 0                 ; 6       ;
;      - sync:u3|brick~3547                             ; 0                 ; 6       ;
;      - sync:u3|brick~3558                             ; 0                 ; 6       ;
;      - sync:u3|brick~3569                             ; 0                 ; 6       ;
;      - sync:u3|brick~3580                             ; 0                 ; 6       ;
;      - sync:u3|brick~3599                             ; 0                 ; 6       ;
;      - sync:u3|brick~3609                             ; 0                 ; 6       ;
;      - sync:u3|brick~3619                             ; 0                 ; 6       ;
;      - sync:u3|brick~3629                             ; 0                 ; 6       ;
;      - sync:u3|brick~3639                             ; 0                 ; 6       ;
;      - sync:u3|brick~3649                             ; 0                 ; 6       ;
;      - sync:u3|brick~3659                             ; 0                 ; 6       ;
;      - sync:u3|brick~3667                             ; 0                 ; 6       ;
;      - sync:u3|brick~3677                             ; 0                 ; 6       ;
;      - sync:u3|brick~3687                             ; 0                 ; 6       ;
;      - sync:u3|brick~3697                             ; 0                 ; 6       ;
;      - sync:u3|brick~3707                             ; 0                 ; 6       ;
;      - sync:u3|brick~3717                             ; 0                 ; 6       ;
;      - sync:u3|brick~3727                             ; 0                 ; 6       ;
;      - sync:u3|brick~3737                             ; 0                 ; 6       ;
;      - sync:u3|brick~3747                             ; 0                 ; 6       ;
;      - sync:u3|brick~3749                             ; 0                 ; 6       ;
;      - sync:u3|brick~3760                             ; 0                 ; 6       ;
;      - sync:u3|brick~3771                             ; 0                 ; 6       ;
;      - sync:u3|brick~3782                             ; 0                 ; 6       ;
;      - sync:u3|brick~3793                             ; 0                 ; 6       ;
;      - sync:u3|brick~3804                             ; 0                 ; 6       ;
;      - sync:u3|brick~3815                             ; 0                 ; 6       ;
;      - sync:u3|brick~3826                             ; 0                 ; 6       ;
;      - sync:u3|brick~3837                             ; 0                 ; 6       ;
;      - sync:u3|brick~3848                             ; 0                 ; 6       ;
;      - sync:u3|brick~3859                             ; 0                 ; 6       ;
;      - sync:u3|brick~3870                             ; 0                 ; 6       ;
;      - sync:u3|brick~3881                             ; 0                 ; 6       ;
;      - sync:u3|brick~3892                             ; 0                 ; 6       ;
;      - sync:u3|brick~3903                             ; 0                 ; 6       ;
;      - sync:u3|brick~3914                             ; 0                 ; 6       ;
;      - sync:u3|brick~3925                             ; 0                 ; 6       ;
;      - sync:u3|brick~3936                             ; 0                 ; 6       ;
;      - sync:u3|brick~3947                             ; 0                 ; 6       ;
;      - sync:u3|brick~3958                             ; 0                 ; 6       ;
;      - sync:u3|brick~3969                             ; 0                 ; 6       ;
;      - sync:u3|brick~3980                             ; 0                 ; 6       ;
;      - sync:u3|brick~3991                             ; 0                 ; 6       ;
;      - sync:u3|brick~4002                             ; 0                 ; 6       ;
;      - sync:u3|brick~4013                             ; 0                 ; 6       ;
;      - sync:u3|brick~4024                             ; 0                 ; 6       ;
;      - sync:u3|brick~4035                             ; 0                 ; 6       ;
;      - sync:u3|brick~4046                             ; 0                 ; 6       ;
;      - sync:u3|brick~4057                             ; 0                 ; 6       ;
;      - sync:u3|brick~4068                             ; 0                 ; 6       ;
;      - sync:u3|brick~4079                             ; 0                 ; 6       ;
;      - sync:u3|brick~4090                             ; 0                 ; 6       ;
;      - sync:u3|brick~4109                             ; 0                 ; 6       ;
;      - sync:u3|brick~4119                             ; 0                 ; 6       ;
;      - sync:u3|brick~4129                             ; 0                 ; 6       ;
;      - sync:u3|brick~4139                             ; 0                 ; 6       ;
;      - sync:u3|brick~4149                             ; 0                 ; 6       ;
;      - sync:u3|brick~4159                             ; 0                 ; 6       ;
;      - sync:u3|brick~4169                             ; 0                 ; 6       ;
;      - sync:u3|brick~4179                             ; 0                 ; 6       ;
;      - sync:u3|brick~4189                             ; 0                 ; 6       ;
;      - sync:u3|brick~4199                             ; 0                 ; 6       ;
;      - sync:u3|brick~4209                             ; 0                 ; 6       ;
;      - sync:u3|brick~4219                             ; 0                 ; 6       ;
;      - sync:u3|brick~4221                             ; 0                 ; 6       ;
;      - sync:u3|brick~4243                             ; 0                 ; 6       ;
;      - sync:u3|brick~4253                             ; 0                 ; 6       ;
;      - sync:u3|brick~4263                             ; 0                 ; 6       ;
;      - sync:u3|brick~4265                             ; 0                 ; 6       ;
;      - sync:u3|brick~4276                             ; 0                 ; 6       ;
;      - sync:u3|brick~4287                             ; 0                 ; 6       ;
;      - sync:u3|brick~4298                             ; 0                 ; 6       ;
;      - sync:u3|brick~4309                             ; 0                 ; 6       ;
;      - sync:u3|brick~4320                             ; 0                 ; 6       ;
;      - sync:u3|brick~4331                             ; 0                 ; 6       ;
;      - sync:u3|brick~4342                             ; 0                 ; 6       ;
;      - sync:u3|brick~4353                             ; 0                 ; 6       ;
;      - sync:u3|brick~4364                             ; 0                 ; 6       ;
;      - sync:u3|brick~4375                             ; 0                 ; 6       ;
;      - sync:u3|brick~4386                             ; 0                 ; 6       ;
;      - sync:u3|brick~4397                             ; 0                 ; 6       ;
;      - sync:u3|brick~4408                             ; 0                 ; 6       ;
;      - sync:u3|brick~4419                             ; 0                 ; 6       ;
;      - sync:u3|brick~4430                             ; 0                 ; 6       ;
;      - sync:u3|brick~4441                             ; 0                 ; 6       ;
;      - sync:u3|brick~4452                             ; 0                 ; 6       ;
;      - sync:u3|brick~4463                             ; 0                 ; 6       ;
;      - sync:u3|brick~4474                             ; 0                 ; 6       ;
;      - sync:u3|brick~4485                             ; 0                 ; 6       ;
;      - sync:u3|brick~4496                             ; 0                 ; 6       ;
;      - sync:u3|brick~4507                             ; 0                 ; 6       ;
;      - sync:u3|brick~4518                             ; 0                 ; 6       ;
;      - sync:u3|brick~4529                             ; 0                 ; 6       ;
;      - sync:u3|brick~4540                             ; 0                 ; 6       ;
;      - sync:u3|brick~4551                             ; 0                 ; 6       ;
;      - sync:u3|brick~4562                             ; 0                 ; 6       ;
;      - sync:u3|brick~4573                             ; 0                 ; 6       ;
;      - sync:u3|brick~4584                             ; 0                 ; 6       ;
;      - sync:u3|brick~4595                             ; 0                 ; 6       ;
;      - sync:u3|brick~4606                             ; 0                 ; 6       ;
;      - sync:u3|brick~4617                             ; 0                 ; 6       ;
;      - sync:u3|brick~4628                             ; 0                 ; 6       ;
;      - sync:u3|brick~4639                             ; 0                 ; 6       ;
;      - sync:u3|brick~4650                             ; 0                 ; 6       ;
;      - sync:u3|brick~4661                             ; 0                 ; 6       ;
;      - sync:u3|brick~4672                             ; 0                 ; 6       ;
;      - sync:u3|brick~4683                             ; 0                 ; 6       ;
;      - sync:u3|brick~4694                             ; 0                 ; 6       ;
;      - sync:u3|brick~4705                             ; 0                 ; 6       ;
;      - sync:u3|brick~4716                             ; 0                 ; 6       ;
;      - sync:u3|brick~4727                             ; 0                 ; 6       ;
;      - sync:u3|brick~4738                             ; 0                 ; 6       ;
;      - sync:u3|brick~4749                             ; 0                 ; 6       ;
;      - sync:u3|brick~4760                             ; 0                 ; 6       ;
;      - sync:u3|brick~4771                             ; 0                 ; 6       ;
;      - sync:u3|brick~4782                             ; 0                 ; 6       ;
;      - sync:u3|brick~4801                             ; 0                 ; 6       ;
;      - sync:u3|brick~4811                             ; 0                 ; 6       ;
;      - sync:u3|brick~4821                             ; 0                 ; 6       ;
;      - sync:u3|brick~4831                             ; 0                 ; 6       ;
;      - sync:u3|brick~4841                             ; 0                 ; 6       ;
;      - sync:u3|brick~4851                             ; 0                 ; 6       ;
;      - sync:u3|brick~4861                             ; 0                 ; 6       ;
;      - sync:u3|brick~4871                             ; 0                 ; 6       ;
;      - sync:u3|brick~4885                             ; 0                 ; 6       ;
;      - sync:u3|brick~4895                             ; 0                 ; 6       ;
;      - sync:u3|brick~4905                             ; 0                 ; 6       ;
;      - sync:u3|brick~4915                             ; 0                 ; 6       ;
;      - sync:u3|brick~4925                             ; 0                 ; 6       ;
;      - sync:u3|brick~4935                             ; 0                 ; 6       ;
;      - sync:u3|brick~4945                             ; 0                 ; 6       ;
;      - sync:u3|brick~4955                             ; 0                 ; 6       ;
;      - sync:u3|brick~4965                             ; 0                 ; 6       ;
;      - sync:u3|brick~4975                             ; 0                 ; 6       ;
;      - sync:u3|brick~4985                             ; 0                 ; 6       ;
;      - sync:u3|brick~4995                             ; 0                 ; 6       ;
;      - sync:u3|brick~5005                             ; 0                 ; 6       ;
;      - sync:u3|brick~5015                             ; 0                 ; 6       ;
;      - sync:u3|brick~5025                             ; 0                 ; 6       ;
;      - sync:u3|brick~5035                             ; 0                 ; 6       ;
;      - sync:u3|brick~5045                             ; 0                 ; 6       ;
;      - sync:u3|brick~5055                             ; 0                 ; 6       ;
;      - sync:u3|brick~5065                             ; 0                 ; 6       ;
;      - sync:u3|brick~5075                             ; 0                 ; 6       ;
;      - sync:u3|brick~5085                             ; 0                 ; 6       ;
;      - sync:u3|brick~5087                             ; 0                 ; 6       ;
;      - sync:u3|brick~5112                             ; 0                 ; 6       ;
;      - sync:u3|brick~5122                             ; 0                 ; 6       ;
;      - sync:u3|brick~5132                             ; 0                 ; 6       ;
;      - sync:u3|brick~5142                             ; 0                 ; 6       ;
;      - sync:u3|brick~5152                             ; 0                 ; 6       ;
;      - sync:u3|brick~5162                             ; 0                 ; 6       ;
;      - sync:u3|brick~5172                             ; 0                 ; 6       ;
;      - sync:u3|brick~5182                             ; 0                 ; 6       ;
;      - sync:u3|brick~5192                             ; 0                 ; 6       ;
;      - sync:u3|brick~5202                             ; 0                 ; 6       ;
;      - sync:u3|brick~5212                             ; 0                 ; 6       ;
;      - sync:u3|brick~5222                             ; 0                 ; 6       ;
;      - sync:u3|brick~5232                             ; 0                 ; 6       ;
;      - sync:u3|brick~5242                             ; 0                 ; 6       ;
;      - sync:u3|brick~5252                             ; 0                 ; 6       ;
;      - sync:u3|brick~5262                             ; 0                 ; 6       ;
;      - sync:u3|brick~5272                             ; 0                 ; 6       ;
;      - sync:u3|brick~5282                             ; 0                 ; 6       ;
;      - sync:u3|brick~5292                             ; 0                 ; 6       ;
;      - sync:u3|brick~5302                             ; 0                 ; 6       ;
;      - sync:u3|brick~5312                             ; 0                 ; 6       ;
;      - sync:u3|brick~5322                             ; 0                 ; 6       ;
;      - sync:u3|brick~5332                             ; 0                 ; 6       ;
;      - sync:u3|brick~5342                             ; 0                 ; 6       ;
;      - sync:u3|brick~5352                             ; 0                 ; 6       ;
;      - sync:u3|brick~5362                             ; 0                 ; 6       ;
;      - sync:u3|brick~5372                             ; 0                 ; 6       ;
;      - sync:u3|brick~5382                             ; 0                 ; 6       ;
;      - sync:u3|brick~5392                             ; 0                 ; 6       ;
;      - sync:u3|brick~5402                             ; 0                 ; 6       ;
;      - sync:u3|brick~5417                             ; 0                 ; 6       ;
;      - sync:u3|brick~5427                             ; 0                 ; 6       ;
;      - sync:u3|brick~5437                             ; 0                 ; 6       ;
;      - sync:u3|brick~5447                             ; 0                 ; 6       ;
;      - sync:u3|brick~5449                             ; 0                 ; 6       ;
;      - sync:u3|brick~5462                             ; 0                 ; 6       ;
;      - sync:u3|brick~5475                             ; 0                 ; 6       ;
;      - sync:u3|brick~5487                             ; 0                 ; 6       ;
;      - sync:u3|brick~5500                             ; 0                 ; 6       ;
;      - sync:u3|brick~5512                             ; 0                 ; 6       ;
;      - sync:u3|brick~5525                             ; 0                 ; 6       ;
;      - sync:u3|brick~5537                             ; 0                 ; 6       ;
;      - sync:u3|brick~5550                             ; 0                 ; 6       ;
;      - sync:u3|brick~5563                             ; 0                 ; 6       ;
;      - sync:u3|brick~5576                             ; 0                 ; 6       ;
;      - sync:u3|brick~5589                             ; 0                 ; 6       ;
;      - sync:u3|brick~5601                             ; 0                 ; 6       ;
;      - sync:u3|brick~5614                             ; 0                 ; 6       ;
;      - sync:u3|brick~5626                             ; 0                 ; 6       ;
;      - sync:u3|brick~5639                             ; 0                 ; 6       ;
;      - sync:u3|brick~5652                             ; 0                 ; 6       ;
;      - sync:u3|brick~5663                             ; 0                 ; 6       ;
;      - sync:u3|brick~5674                             ; 0                 ; 6       ;
;      - sync:u3|brick~5685                             ; 0                 ; 6       ;
;      - sync:u3|brick~5696                             ; 0                 ; 6       ;
;      - sync:u3|brick~5707                             ; 0                 ; 6       ;
;      - sync:u3|brick~5718                             ; 0                 ; 6       ;
;      - sync:u3|brick~5729                             ; 0                 ; 6       ;
;      - sync:u3|brick~5740                             ; 0                 ; 6       ;
;      - sync:u3|brick~5751                             ; 0                 ; 6       ;
;      - sync:u3|brick~5762                             ; 0                 ; 6       ;
;      - sync:u3|brick~5773                             ; 0                 ; 6       ;
;      - sync:u3|brick~5784                             ; 0                 ; 6       ;
;      - sync:u3|brick~5795                             ; 0                 ; 6       ;
;      - sync:u3|brick~5806                             ; 0                 ; 6       ;
;      - sync:u3|brick~5817                             ; 0                 ; 6       ;
;      - sync:u3|brick~5828                             ; 0                 ; 6       ;
;      - sync:u3|brick~5839                             ; 0                 ; 6       ;
;      - sync:u3|brick~5850                             ; 0                 ; 6       ;
;      - sync:u3|brick~5861                             ; 0                 ; 6       ;
;      - sync:u3|brick~5872                             ; 0                 ; 6       ;
;      - sync:u3|brick~5883                             ; 0                 ; 6       ;
;      - sync:u3|brick~5894                             ; 0                 ; 6       ;
;      - sync:u3|brick~5905                             ; 0                 ; 6       ;
;      - sync:u3|brick~5916                             ; 0                 ; 6       ;
;      - sync:u3|brick~5927                             ; 0                 ; 6       ;
;      - sync:u3|brick~5938                             ; 0                 ; 6       ;
;      - sync:u3|brick~5949                             ; 0                 ; 6       ;
;      - sync:u3|brick~5960                             ; 0                 ; 6       ;
;      - sync:u3|brick~5971                             ; 0                 ; 6       ;
;      - sync:u3|brick~5982                             ; 0                 ; 6       ;
;      - sync:u3|brick~5993                             ; 0                 ; 6       ;
;      - sync:u3|brick~6004                             ; 0                 ; 6       ;
;      - sync:u3|brick~6017                             ; 0                 ; 6       ;
;      - sync:u3|brick~6030                             ; 0                 ; 6       ;
;      - sync:u3|brick~6042                             ; 0                 ; 6       ;
;      - sync:u3|brick~6055                             ; 0                 ; 6       ;
;      - sync:u3|brick~6068                             ; 0                 ; 6       ;
;      - sync:u3|brick~6080                             ; 0                 ; 6       ;
;      - sync:u3|brick~6092                             ; 0                 ; 6       ;
;      - sync:u3|brick~6105                             ; 0                 ; 6       ;
;      - sync:u3|brick~6117                             ; 0                 ; 6       ;
;      - sync:u3|brick~6129                             ; 0                 ; 6       ;
;      - sync:u3|brick~6142                             ; 0                 ; 6       ;
;      - sync:u3|brick~6154                             ; 0                 ; 6       ;
;      - sync:u3|brick~6165                             ; 0                 ; 6       ;
;      - sync:u3|brick~6178                             ; 0                 ; 6       ;
;      - sync:u3|brick~6191                             ; 0                 ; 6       ;
;      - sync:u3|brick~6203                             ; 0                 ; 6       ;
;      - sync:u3|brick~6214                             ; 0                 ; 6       ;
;      - sync:u3|brick~6225                             ; 0                 ; 6       ;
;      - sync:u3|brick~6237                             ; 0                 ; 6       ;
;      - sync:u3|brick~6248                             ; 0                 ; 6       ;
;      - sync:u3|brick~6260                             ; 0                 ; 6       ;
;      - sync:u3|brick~6272                             ; 0                 ; 6       ;
;      - sync:u3|brick~6284                             ; 0                 ; 6       ;
;      - sync:u3|brick~6296                             ; 0                 ; 6       ;
;      - sync:u3|brick~6308                             ; 0                 ; 6       ;
;      - sync:u3|brick~6319                             ; 0                 ; 6       ;
;      - sync:u3|brick~6331                             ; 0                 ; 6       ;
;      - sync:u3|brick~6342                             ; 0                 ; 6       ;
;      - sync:u3|brick~6354                             ; 0                 ; 6       ;
;      - sync:u3|brick~6366                             ; 0                 ; 6       ;
;      - sync:u3|brick~6377                             ; 0                 ; 6       ;
;      - sync:u3|brick~6389                             ; 0                 ; 6       ;
;      - sync:u3|brick~6401                             ; 0                 ; 6       ;
;      - sync:u3|brick~6412                             ; 0                 ; 6       ;
;      - sync:u3|brick~6424                             ; 0                 ; 6       ;
;      - sync:u3|brick~6435                             ; 0                 ; 6       ;
;      - sync:u3|brick~6446                             ; 0                 ; 6       ;
;      - sync:u3|brick~6458                             ; 0                 ; 6       ;
;      - sync:u3|brick~6470                             ; 0                 ; 6       ;
;      - sync:u3|brick~6482                             ; 0                 ; 6       ;
;      - sync:u3|brick~6494                             ; 0                 ; 6       ;
;      - sync:u3|brick~6506                             ; 0                 ; 6       ;
;      - sync:u3|brick~6518                             ; 0                 ; 6       ;
;      - sync:u3|brick~6529                             ; 0                 ; 6       ;
;      - sync:u3|brick~6541                             ; 0                 ; 6       ;
;      - sync:u3|brick~6552                             ; 0                 ; 6       ;
;      - sync:u3|brick~6563                             ; 0                 ; 6       ;
;      - sync:u3|brick~6575                             ; 0                 ; 6       ;
;      - sync:u3|brick~6587                             ; 0                 ; 6       ;
;      - sync:u3|brick~6598                             ; 0                 ; 6       ;
;      - sync:u3|brick~6609                             ; 0                 ; 6       ;
;      - sync:u3|brick~6620                             ; 0                 ; 6       ;
;      - sync:u3|brick~6631                             ; 0                 ; 6       ;
;      - sync:u3|brick~6643                             ; 0                 ; 6       ;
;      - sync:u3|brick~6655                             ; 0                 ; 6       ;
;      - sync:u3|brick~6667                             ; 0                 ; 6       ;
;      - sync:u3|brick~6679                             ; 0                 ; 6       ;
;      - sync:u3|brick~6690                             ; 0                 ; 6       ;
;      - sync:u3|brick~6701                             ; 0                 ; 6       ;
;      - sync:u3|brick~6713                             ; 0                 ; 6       ;
;      - sync:u3|brick~6724                             ; 0                 ; 6       ;
;      - sync:u3|brick~6735                             ; 0                 ; 6       ;
;      - sync:u3|brick~6746                             ; 0                 ; 6       ;
;      - sync:u3|brick~6757                             ; 0                 ; 6       ;
;      - sync:u3|brick~6768                             ; 0                 ; 6       ;
;      - sync:u3|brick~6779                             ; 0                 ; 6       ;
;      - sync:u3|brick~6790                             ; 0                 ; 6       ;
;      - sync:u3|brick~6801                             ; 0                 ; 6       ;
;      - sync:u3|brick~6813                             ; 0                 ; 6       ;
;      - sync:u3|brick~6824                             ; 0                 ; 6       ;
;      - sync:u3|brick~6835                             ; 0                 ; 6       ;
;      - sync:u3|brick~6847                             ; 0                 ; 6       ;
;      - sync:u3|brick~6859                             ; 0                 ; 6       ;
;      - sync:u3|brick~6871                             ; 0                 ; 6       ;
;      - sync:u3|brick~6883                             ; 0                 ; 6       ;
;      - sync:u3|brick~6895                             ; 0                 ; 6       ;
;      - sync:u3|brick~6906                             ; 0                 ; 6       ;
;      - sync:u3|brick~6918                             ; 0                 ; 6       ;
;      - sync:u3|brick~6929                             ; 0                 ; 6       ;
;      - sync:u3|brick~6941                             ; 0                 ; 6       ;
;      - sync:u3|brick~6952                             ; 0                 ; 6       ;
;      - sync:u3|brick~6963                             ; 0                 ; 6       ;
;      - sync:u3|brick~6974                             ; 0                 ; 6       ;
;      - sync:u3|brick~6985                             ; 0                 ; 6       ;
;      - sync:u3|brick~6995                             ; 0                 ; 6       ;
;      - sync:u3|brick~7005                             ; 0                 ; 6       ;
;      - sync:u3|brick~7015                             ; 0                 ; 6       ;
;      - sync:u3|brick~7025                             ; 0                 ; 6       ;
;      - sync:u3|brick~7035                             ; 0                 ; 6       ;
;      - sync:u3|brick~7045                             ; 0                 ; 6       ;
;      - sync:u3|brick~7055                             ; 0                 ; 6       ;
;      - sync:u3|brick~7065                             ; 0                 ; 6       ;
;      - sync:u3|brick~7076                             ; 0                 ; 6       ;
;      - sync:u3|brick~7087                             ; 0                 ; 6       ;
;      - sync:u3|brick~7098                             ; 0                 ; 6       ;
;      - sync:u3|brick~7109                             ; 0                 ; 6       ;
;      - sync:u3|brick~7120                             ; 0                 ; 6       ;
;      - sync:u3|brick~7130                             ; 0                 ; 6       ;
;      - sync:u3|brick~7140                             ; 0                 ; 6       ;
;      - sync:u3|brick~7150                             ; 0                 ; 6       ;
;      - sync:u3|brick~7161                             ; 0                 ; 6       ;
;      - sync:u3|brick~7172                             ; 0                 ; 6       ;
;      - sync:u3|brick~7183                             ; 0                 ; 6       ;
;      - sync:u3|brick~7194                             ; 0                 ; 6       ;
;      - sync:u3|brick~7204                             ; 0                 ; 6       ;
;      - sync:u3|brick~7214                             ; 0                 ; 6       ;
;      - sync:u3|brick~7224                             ; 0                 ; 6       ;
;      - sync:u3|brick~7234                             ; 0                 ; 6       ;
;      - sync:u3|brick~7245                             ; 0                 ; 6       ;
;      - sync:u3|brick~7256                             ; 0                 ; 6       ;
;      - sync:u3|brick~7267                             ; 0                 ; 6       ;
;      - sync:u3|brick~7278                             ; 0                 ; 6       ;
;      - sync:u3|brick~7288                             ; 0                 ; 6       ;
;      - sync:u3|brick~7298                             ; 0                 ; 6       ;
;      - sync:u3|brick~7308                             ; 0                 ; 6       ;
;      - sync:u3|brick~7318                             ; 0                 ; 6       ;
;      - sync:u3|brick~7329                             ; 0                 ; 6       ;
;      - sync:u3|brick~7340                             ; 0                 ; 6       ;
;      - sync:u3|brick~7351                             ; 0                 ; 6       ;
;      - sync:u3|brick~7362                             ; 0                 ; 6       ;
;      - sync:u3|brick~7372                             ; 0                 ; 6       ;
;      - sync:u3|brick~7382                             ; 0                 ; 6       ;
;      - sync:u3|brick~7392                             ; 0                 ; 6       ;
;      - sync:u3|brick~7402                             ; 0                 ; 6       ;
;      - sync:u3|brick~7413                             ; 0                 ; 6       ;
;      - sync:u3|brick~7424                             ; 0                 ; 6       ;
;      - sync:u3|brick~7435                             ; 0                 ; 6       ;
;      - sync:u3|brick~7446                             ; 0                 ; 6       ;
;      - sync:u3|brick~7457                             ; 0                 ; 6       ;
;      - sync:u3|brick~7468                             ; 0                 ; 6       ;
;      - sync:u3|brick~7479                             ; 0                 ; 6       ;
;      - sync:u3|brick~7490                             ; 0                 ; 6       ;
;      - sync:u3|brick~7500                             ; 0                 ; 6       ;
;      - sync:u3|brick~7510                             ; 0                 ; 6       ;
;      - sync:u3|brick~7520                             ; 0                 ; 6       ;
;      - sync:u3|brick~7530                             ; 0                 ; 6       ;
;      - sync:u3|brick~7540                             ; 0                 ; 6       ;
;      - sync:u3|brick~7550                             ; 0                 ; 6       ;
;      - sync:u3|brick~7560                             ; 0                 ; 6       ;
;      - sync:u3|brick~7570                             ; 0                 ; 6       ;
;      - sync:u3|brick~7581                             ; 0                 ; 6       ;
;      - sync:u3|brick~7592                             ; 0                 ; 6       ;
;      - sync:u3|brick~7603                             ; 0                 ; 6       ;
;      - sync:u3|brick~7622                             ; 0                 ; 6       ;
;      - sync:u3|brick~7632                             ; 0                 ; 6       ;
;      - sync:u3|brick~7642                             ; 0                 ; 6       ;
;      - sync:u3|brick~7652                             ; 0                 ; 6       ;
;      - sync:u3|brick~7662                             ; 0                 ; 6       ;
;      - sync:u3|brick~7672                             ; 0                 ; 6       ;
;      - sync:u3|brick~7682                             ; 0                 ; 6       ;
;      - sync:u3|brick~7692                             ; 0                 ; 6       ;
;      - sync:u3|brick~7702                             ; 0                 ; 6       ;
;      - sync:u3|brick~7712                             ; 0                 ; 6       ;
;      - sync:u3|brick~7722                             ; 0                 ; 6       ;
;      - sync:u3|brick~7732                             ; 0                 ; 6       ;
;      - sync:u3|brick~7742                             ; 0                 ; 6       ;
;      - sync:u3|brick~7752                             ; 0                 ; 6       ;
;      - sync:u3|brick~7762                             ; 0                 ; 6       ;
;      - sync:u3|brick~7772                             ; 0                 ; 6       ;
;      - sync:u3|brick~7774                             ; 0                 ; 6       ;
;      - sync:u3|brick~7785                             ; 0                 ; 6       ;
;      - sync:u3|brick~7796                             ; 0                 ; 6       ;
;      - sync:u3|brick~7807                             ; 0                 ; 6       ;
;      - sync:u3|brick~7818                             ; 0                 ; 6       ;
;      - sync:u3|brick~7829                             ; 0                 ; 6       ;
;      - sync:u3|brick~7840                             ; 0                 ; 6       ;
;      - sync:u3|brick~7851                             ; 0                 ; 6       ;
;      - sync:u3|brick~7862                             ; 0                 ; 6       ;
;      - sync:u3|brick~7873                             ; 0                 ; 6       ;
;      - sync:u3|brick~7884                             ; 0                 ; 6       ;
;      - sync:u3|brick~7895                             ; 0                 ; 6       ;
;      - sync:u3|brick~7906                             ; 0                 ; 6       ;
;      - sync:u3|brick~7917                             ; 0                 ; 6       ;
;      - sync:u3|brick~7928                             ; 0                 ; 6       ;
;      - sync:u3|brick~7939                             ; 0                 ; 6       ;
;      - sync:u3|brick~7950                             ; 0                 ; 6       ;
;      - sync:u3|brick~7961                             ; 0                 ; 6       ;
;      - sync:u3|brick~7972                             ; 0                 ; 6       ;
;      - sync:u3|brick~7983                             ; 0                 ; 6       ;
;      - sync:u3|brick~7994                             ; 0                 ; 6       ;
;      - sync:u3|brick~8005                             ; 0                 ; 6       ;
;      - sync:u3|brick~8016                             ; 0                 ; 6       ;
;      - sync:u3|brick~8027                             ; 0                 ; 6       ;
;      - sync:u3|brick~8038                             ; 0                 ; 6       ;
;      - sync:u3|brick~8049                             ; 0                 ; 6       ;
;      - sync:u3|brick~8060                             ; 0                 ; 6       ;
;      - sync:u3|brick~8071                             ; 0                 ; 6       ;
;      - sync:u3|brick~8082                             ; 0                 ; 6       ;
;      - sync:u3|brick~8093                             ; 0                 ; 6       ;
;      - sync:u3|brick~8104                             ; 0                 ; 6       ;
;      - sync:u3|brick~8115                             ; 0                 ; 6       ;
;      - sync:u3|brick~8126                             ; 0                 ; 6       ;
;      - sync:u3|brick~8137                             ; 0                 ; 6       ;
;      - sync:u3|brick~8148                             ; 0                 ; 6       ;
;      - sync:u3|brick~8159                             ; 0                 ; 6       ;
;      - sync:u3|brick~8170                             ; 0                 ; 6       ;
;      - sync:u3|brick~8181                             ; 0                 ; 6       ;
;      - sync:u3|brick~8192                             ; 0                 ; 6       ;
;      - sync:u3|brick~8203                             ; 0                 ; 6       ;
;      - sync:u3|brick~8214                             ; 0                 ; 6       ;
;      - sync:u3|brick~8225                             ; 0                 ; 6       ;
;      - sync:u3|brick~8236                             ; 0                 ; 6       ;
;      - sync:u3|brick~8247                             ; 0                 ; 6       ;
;      - sync:u3|brick~8258                             ; 0                 ; 6       ;
;      - sync:u3|brick~8269                             ; 0                 ; 6       ;
;      - sync:u3|brick~8280                             ; 0                 ; 6       ;
;      - sync:u3|brick~8291                             ; 0                 ; 6       ;
;      - sync:u3|brick~8302                             ; 0                 ; 6       ;
;      - sync:u3|brick~8313                             ; 0                 ; 6       ;
;      - sync:u3|brick~8324                             ; 0                 ; 6       ;
;      - sync:u3|brick~8335                             ; 0                 ; 6       ;
;      - sync:u3|brick~8346                             ; 0                 ; 6       ;
;      - sync:u3|brick~8357                             ; 0                 ; 6       ;
;      - sync:u3|brick~8368                             ; 0                 ; 6       ;
;      - sync:u3|brick~8379                             ; 0                 ; 6       ;
;      - sync:u3|brick~8390                             ; 0                 ; 6       ;
;      - sync:u3|brick~8401                             ; 0                 ; 6       ;
;      - sync:u3|brick~8412                             ; 0                 ; 6       ;
;      - sync:u3|brick~8423                             ; 0                 ; 6       ;
;      - sync:u3|brick~8434                             ; 0                 ; 6       ;
;      - sync:u3|brick~8445                             ; 0                 ; 6       ;
;      - sync:u3|brick~8456                             ; 0                 ; 6       ;
;      - sync:u3|brick~8467                             ; 0                 ; 6       ;
;      - sync:u3|brick~8486                             ; 0                 ; 6       ;
;      - sync:u3|brick~8501                             ; 0                 ; 6       ;
;      - sync:u3|brick~8511                             ; 0                 ; 6       ;
;      - sync:u3|brick~8521                             ; 0                 ; 6       ;
;      - sync:u3|brick~8531                             ; 0                 ; 6       ;
;      - sync:u3|brick~8541                             ; 0                 ; 6       ;
;      - sync:u3|brick~8551                             ; 0                 ; 6       ;
;      - sync:u3|brick~8561                             ; 0                 ; 6       ;
;      - sync:u3|brick~8571                             ; 0                 ; 6       ;
;      - sync:u3|brick~8581                             ; 0                 ; 6       ;
;      - sync:u3|brick~8591                             ; 0                 ; 6       ;
;      - sync:u3|brick~8601                             ; 0                 ; 6       ;
;      - sync:u3|brick~8611                             ; 0                 ; 6       ;
;      - sync:u3|brick~8621                             ; 0                 ; 6       ;
;      - sync:u3|brick~8631                             ; 0                 ; 6       ;
;      - sync:u3|brick~8641                             ; 0                 ; 6       ;
;      - sync:u3|brick~8643                             ; 0                 ; 6       ;
;      - sync:u3|brick~8654                             ; 0                 ; 6       ;
;      - sync:u3|brick~8665                             ; 0                 ; 6       ;
;      - sync:u3|brick~8676                             ; 0                 ; 6       ;
;      - sync:u3|brick~8687                             ; 0                 ; 6       ;
;      - sync:u3|brick~8698                             ; 0                 ; 6       ;
;      - sync:u3|brick~8709                             ; 0                 ; 6       ;
;      - sync:u3|brick~8720                             ; 0                 ; 6       ;
;      - sync:u3|brick~8731                             ; 0                 ; 6       ;
;      - sync:u3|brick~8742                             ; 0                 ; 6       ;
;      - sync:u3|brick~8753                             ; 0                 ; 6       ;
;      - sync:u3|brick~8764                             ; 0                 ; 6       ;
;      - sync:u3|brick~8775                             ; 0                 ; 6       ;
;      - sync:u3|brick~8786                             ; 0                 ; 6       ;
;      - sync:u3|brick~8797                             ; 0                 ; 6       ;
;      - sync:u3|brick~8808                             ; 0                 ; 6       ;
;      - sync:u3|brick~8819                             ; 0                 ; 6       ;
;      - sync:u3|brick~8830                             ; 0                 ; 6       ;
;      - sync:u3|brick~8841                             ; 0                 ; 6       ;
;      - sync:u3|brick~8852                             ; 0                 ; 6       ;
;      - sync:u3|brick~8863                             ; 0                 ; 6       ;
;      - sync:u3|brick~8874                             ; 0                 ; 6       ;
;      - sync:u3|brick~8885                             ; 0                 ; 6       ;
;      - sync:u3|brick~8896                             ; 0                 ; 6       ;
;      - sync:u3|brick~8907                             ; 0                 ; 6       ;
;      - sync:u3|brick~8918                             ; 0                 ; 6       ;
;      - sync:u3|brick~8929                             ; 0                 ; 6       ;
;      - sync:u3|brick~8940                             ; 0                 ; 6       ;
;      - sync:u3|brick~8951                             ; 0                 ; 6       ;
;      - sync:u3|brick~8962                             ; 0                 ; 6       ;
;      - sync:u3|brick~8973                             ; 0                 ; 6       ;
;      - sync:u3|brick~8984                             ; 0                 ; 6       ;
;      - sync:u3|brick~8995                             ; 0                 ; 6       ;
;      - sync:u3|brick~9006                             ; 0                 ; 6       ;
;      - sync:u3|brick~9017                             ; 0                 ; 6       ;
;      - sync:u3|brick~9028                             ; 0                 ; 6       ;
;      - sync:u3|brick~9039                             ; 0                 ; 6       ;
;      - sync:u3|brick~9050                             ; 0                 ; 6       ;
;      - sync:u3|brick~9061                             ; 0                 ; 6       ;
;      - sync:u3|brick~9072                             ; 0                 ; 6       ;
;      - sync:u3|brick~9083                             ; 0                 ; 6       ;
;      - sync:u3|brick~9094                             ; 0                 ; 6       ;
;      - sync:u3|brick~9105                             ; 0                 ; 6       ;
;      - sync:u3|brick~9116                             ; 0                 ; 6       ;
;      - sync:u3|brick~9127                             ; 0                 ; 6       ;
;      - sync:u3|brick~9138                             ; 0                 ; 6       ;
;      - sync:u3|brick~9149                             ; 0                 ; 6       ;
;      - sync:u3|brick~9160                             ; 0                 ; 6       ;
;      - sync:u3|brick~9179                             ; 0                 ; 6       ;
;      - sync:u3|brick~9189                             ; 0                 ; 6       ;
;      - sync:u3|brick~9199                             ; 0                 ; 6       ;
;      - sync:u3|brick~9209                             ; 0                 ; 6       ;
;      - sync:u3|brick~9219                             ; 0                 ; 6       ;
;      - sync:u3|brick~9229                             ; 0                 ; 6       ;
;      - sync:u3|brick~9239                             ; 0                 ; 6       ;
;      - sync:u3|brick~9249                             ; 0                 ; 6       ;
;      - sync:u3|brick~9259                             ; 0                 ; 6       ;
;      - sync:u3|brick~9269                             ; 0                 ; 6       ;
;      - sync:u3|brick~9279                             ; 0                 ; 6       ;
;      - sync:u3|brick~9289                             ; 0                 ; 6       ;
;      - sync:u3|brick~9299                             ; 0                 ; 6       ;
;      - sync:u3|brick~9309                             ; 0                 ; 6       ;
;      - sync:u3|brick~9319                             ; 0                 ; 6       ;
;      - sync:u3|brick~9329                             ; 0                 ; 6       ;
;      - sync:u3|brick~9331                             ; 0                 ; 6       ;
;      - sync:u3|brick~9342                             ; 0                 ; 6       ;
;      - sync:u3|brick~9353                             ; 0                 ; 6       ;
;      - sync:u3|brick~9364                             ; 0                 ; 6       ;
;      - sync:u3|brick~9375                             ; 0                 ; 6       ;
;      - sync:u3|brick~9386                             ; 0                 ; 6       ;
;      - sync:u3|brick~9397                             ; 0                 ; 6       ;
;      - sync:u3|brick~9408                             ; 0                 ; 6       ;
;      - sync:u3|brick~9419                             ; 0                 ; 6       ;
;      - sync:u3|brick~9430                             ; 0                 ; 6       ;
;      - sync:u3|brick~9441                             ; 0                 ; 6       ;
;      - sync:u3|brick~9452                             ; 0                 ; 6       ;
;      - sync:u3|brick~9463                             ; 0                 ; 6       ;
;      - sync:u3|brick~9474                             ; 0                 ; 6       ;
;      - sync:u3|brick~9485                             ; 0                 ; 6       ;
;      - sync:u3|brick~9496                             ; 0                 ; 6       ;
;      - sync:u3|brick~9507                             ; 0                 ; 6       ;
;      - sync:u3|brick~9518                             ; 0                 ; 6       ;
;      - sync:u3|brick~9529                             ; 0                 ; 6       ;
;      - sync:u3|brick~9540                             ; 0                 ; 6       ;
;      - sync:u3|brick~9551                             ; 0                 ; 6       ;
;      - sync:u3|brick~9562                             ; 0                 ; 6       ;
;      - sync:u3|brick~9573                             ; 0                 ; 6       ;
;      - sync:u3|brick~9584                             ; 0                 ; 6       ;
;      - sync:u3|brick~9595                             ; 0                 ; 6       ;
;      - sync:u3|brick~9606                             ; 0                 ; 6       ;
;      - sync:u3|brick~9617                             ; 0                 ; 6       ;
;      - sync:u3|brick~9628                             ; 0                 ; 6       ;
;      - sync:u3|brick~9639                             ; 0                 ; 6       ;
;      - sync:u3|brick~9650                             ; 0                 ; 6       ;
;      - sync:u3|brick~9661                             ; 0                 ; 6       ;
;      - sync:u3|brick~9672                             ; 0                 ; 6       ;
;      - sync:u3|brick~9691                             ; 0                 ; 6       ;
;      - sync:u3|brick~9701                             ; 0                 ; 6       ;
;      - sync:u3|brick~9711                             ; 0                 ; 6       ;
;      - sync:u3|brick~9721                             ; 0                 ; 6       ;
;      - sync:u3|brick~9731                             ; 0                 ; 6       ;
;      - sync:u3|brick~9741                             ; 0                 ; 6       ;
;      - sync:u3|brick~9751                             ; 0                 ; 6       ;
;      - sync:u3|brick~9761                             ; 0                 ; 6       ;
;      - sync:u3|brick~9771                             ; 0                 ; 6       ;
;      - sync:u3|brick~9781                             ; 0                 ; 6       ;
;      - sync:u3|brick~9791                             ; 0                 ; 6       ;
;      - sync:u3|brick~9801                             ; 0                 ; 6       ;
;      - sync:u3|brick~9811                             ; 0                 ; 6       ;
;      - sync:u3|brick~9821                             ; 0                 ; 6       ;
;      - sync:u3|brick~9831                             ; 0                 ; 6       ;
;      - sync:u3|brick~9841                             ; 0                 ; 6       ;
;      - sync:u3|brick~9843                             ; 0                 ; 6       ;
;      - sync:u3|brick~9854                             ; 0                 ; 6       ;
;      - sync:u3|brick~9865                             ; 0                 ; 6       ;
;      - sync:u3|brick~9876                             ; 0                 ; 6       ;
;      - sync:u3|brick~9887                             ; 0                 ; 6       ;
;      - sync:u3|brick~9898                             ; 0                 ; 6       ;
;      - sync:u3|brick~9909                             ; 0                 ; 6       ;
;      - sync:u3|brick~9920                             ; 0                 ; 6       ;
;      - sync:u3|brick~9931                             ; 0                 ; 6       ;
;      - sync:u3|brick~9942                             ; 0                 ; 6       ;
;      - sync:u3|brick~9953                             ; 0                 ; 6       ;
;      - sync:u3|brick~9964                             ; 0                 ; 6       ;
;      - sync:u3|brick~9975                             ; 0                 ; 6       ;
;      - sync:u3|brick~9986                             ; 0                 ; 6       ;
;      - sync:u3|brick~9997                             ; 0                 ; 6       ;
;      - sync:u3|brick~10008                            ; 0                 ; 6       ;
;      - sync:u3|brick~10019                            ; 0                 ; 6       ;
;      - sync:u3|brick~10030                            ; 0                 ; 6       ;
;      - sync:u3|brick~10041                            ; 0                 ; 6       ;
;      - sync:u3|brick~10052                            ; 0                 ; 6       ;
;      - sync:u3|brick~10063                            ; 0                 ; 6       ;
;      - sync:u3|brick~10074                            ; 0                 ; 6       ;
;      - sync:u3|brick~10085                            ; 0                 ; 6       ;
;      - sync:u3|brick~10096                            ; 0                 ; 6       ;
;      - sync:u3|brick~10107                            ; 0                 ; 6       ;
;      - sync:u3|brick~10118                            ; 0                 ; 6       ;
;      - sync:u3|brick~10129                            ; 0                 ; 6       ;
;      - sync:u3|brick~10140                            ; 0                 ; 6       ;
;      - sync:u3|brick~10151                            ; 0                 ; 6       ;
;      - sync:u3|brick~10162                            ; 0                 ; 6       ;
;      - sync:u3|brick~10173                            ; 0                 ; 6       ;
;      - sync:u3|brick~10184                            ; 0                 ; 6       ;
;      - sync:u3|brick~10195                            ; 0                 ; 6       ;
;      - sync:u3|brick~10206                            ; 0                 ; 6       ;
;      - sync:u3|brick~10217                            ; 0                 ; 6       ;
;      - sync:u3|brick~10228                            ; 0                 ; 6       ;
;      - sync:u3|brick~10239                            ; 0                 ; 6       ;
;      - sync:u3|brick~10250                            ; 0                 ; 6       ;
;      - sync:u3|brick~10261                            ; 0                 ; 6       ;
;      - sync:u3|brick~10272                            ; 0                 ; 6       ;
;      - sync:u3|brick~10283                            ; 0                 ; 6       ;
;      - sync:u3|brick~10294                            ; 0                 ; 6       ;
;      - sync:u3|brick~10305                            ; 0                 ; 6       ;
;      - sync:u3|brick~10316                            ; 0                 ; 6       ;
;      - sync:u3|brick~10327                            ; 0                 ; 6       ;
;      - sync:u3|brick~10338                            ; 0                 ; 6       ;
;      - sync:u3|brick~10349                            ; 0                 ; 6       ;
;      - sync:u3|brick~10360                            ; 0                 ; 6       ;
;      - sync:u3|brick~10371                            ; 0                 ; 6       ;
;      - sync:u3|brick~10394                            ; 0                 ; 6       ;
;      - sync:u3|brick~10396                            ; 0                 ; 6       ;
;      - sync:u3|brick~10408                            ; 0                 ; 6       ;
;      - sync:u3|brick~10426                            ; 0                 ; 6       ;
;      - sync:u3|brick~10428                            ; 0                 ; 6       ;
;      - sync:u3|brick~10439                            ; 0                 ; 6       ;
;      - sync:u3|brick~10450                            ; 0                 ; 6       ;
;      - sync:u3|brick~10461                            ; 0                 ; 6       ;
;      - sync:u3|brick~10480                            ; 0                 ; 6       ;
;      - sync:u3|brick~10482                            ; 0                 ; 6       ;
;      - sync:u3|brick~10494                            ; 0                 ; 6       ;
;      - sync:u3|brick~10512                            ; 0                 ; 6       ;
;      - sync:u3|brick~10514                            ; 0                 ; 6       ;
;      - sync:u3|brick~10527                            ; 0                 ; 6       ;
;      - sync:u3|brick~10539                            ; 0                 ; 6       ;
;      - sync:u3|brick~10558                            ; 0                 ; 6       ;
;      - sync:u3|brick~10560                            ; 0                 ; 6       ;
;      - sync:u3|brick~10572                            ; 0                 ; 6       ;
;      - sync:u3|brick~10584                            ; 0                 ; 6       ;
;      - sync:u3|brick~10595                            ; 0                 ; 6       ;
;      - sync:u3|brick~10614                            ; 0                 ; 6       ;
;      - sync:u3|brick~10616                            ; 0                 ; 6       ;
;      - sync:u3|brick~10628                            ; 0                 ; 6       ;
;      - sync:u3|brick~10638                            ; 0                 ; 6       ;
;      - sync:u3|brick~10657                            ; 0                 ; 6       ;
;      - sync:u3|brick~10659                            ; 0                 ; 6       ;
;      - sync:u3|brick~10670                            ; 0                 ; 6       ;
;      - sync:u3|brick~10688                            ; 0                 ; 6       ;
;      - sync:u3|brick~10690                            ; 0                 ; 6       ;
;      - sync:u3|brick~10702                            ; 0                 ; 6       ;
;      - sync:u3|brick~10713                            ; 0                 ; 6       ;
;      - sync:u3|brick~10724                            ; 0                 ; 6       ;
;      - sync:u3|brick~10743                            ; 0                 ; 6       ;
;      - sync:u3|brick~10745                            ; 0                 ; 6       ;
;      - sync:u3|brick~10756                            ; 0                 ; 6       ;
;      - sync:u3|brick~10774                            ; 0                 ; 6       ;
;      - sync:u3|brick~10776                            ; 0                 ; 6       ;
;      - sync:u3|brick~10789                            ; 0                 ; 6       ;
;      - sync:u3|brick~10801                            ; 0                 ; 6       ;
;      - sync:u3|brick~10812                            ; 0                 ; 6       ;
;      - sync:u3|brick~10831                            ; 0                 ; 6       ;
;      - sync:u3|brick~10833                            ; 0                 ; 6       ;
;      - sync:u3|brick~10845                            ; 0                 ; 6       ;
;      - sync:u3|brick~10863                            ; 0                 ; 6       ;
;      - sync:u3|brick~10865                            ; 0                 ; 6       ;
;      - sync:u3|brick~10878                            ; 0                 ; 6       ;
;      - sync:u3|brick~10889                            ; 0                 ; 6       ;
;      - sync:u3|brick~10908                            ; 0                 ; 6       ;
;      - sync:u3|brick~10910                            ; 0                 ; 6       ;
;      - sync:u3|brick~10923                            ; 0                 ; 6       ;
;      - sync:u3|brick~10935                            ; 0                 ; 6       ;
;      - sync:u3|brick~10946                            ; 0                 ; 6       ;
;      - sync:u3|brick~10965                            ; 0                 ; 6       ;
;      - sync:u3|brick~10967                            ; 0                 ; 6       ;
;      - sync:u3|brick~10978                            ; 0                 ; 6       ;
;      - sync:u3|brick~10988                            ; 0                 ; 6       ;
;      - sync:u3|brick~11007                            ; 0                 ; 6       ;
;      - sync:u3|brick~11009                            ; 0                 ; 6       ;
;      - sync:u3|brick~11020                            ; 0                 ; 6       ;
;      - sync:u3|brick~11038                            ; 0                 ; 6       ;
;      - sync:u3|brick~11040                            ; 0                 ; 6       ;
;      - sync:u3|brick~11053                            ; 0                 ; 6       ;
;      - sync:u3|brick~11065                            ; 0                 ; 6       ;
;      - sync:u3|brick~11084                            ; 0                 ; 6       ;
;      - sync:u3|brick~11086                            ; 0                 ; 6       ;
;      - sync:u3|brick~11099                            ; 0                 ; 6       ;
;      - sync:u3|brick~11110                            ; 0                 ; 6       ;
;      - sync:u3|brick~11121                            ; 0                 ; 6       ;
;      - sync:u3|brick~11142                            ; 0                 ; 6       ;
;      - sync:u3|brick~11144                            ; 0                 ; 6       ;
;      - sync:u3|brick~11155                            ; 0                 ; 6       ;
;      - sync:u3|brick~11166                            ; 0                 ; 6       ;
;      - sync:u3|brick~11187                            ; 0                 ; 6       ;
;      - sync:u3|brick~11189                            ; 0                 ; 6       ;
;      - sync:u3|brick~11201                            ; 0                 ; 6       ;
;      - sync:u3|brick~11220                            ; 0                 ; 6       ;
;      - sync:u3|brick~11222                            ; 0                 ; 6       ;
;      - sync:u3|brick~11234                            ; 0                 ; 6       ;
;      - sync:u3|brick~11245                            ; 0                 ; 6       ;
;      - sync:u3|brick~11256                            ; 0                 ; 6       ;
;      - sync:u3|brick~11275                            ; 0                 ; 6       ;
;      - sync:u3|brick~11277                            ; 0                 ; 6       ;
;      - sync:u3|brick~11288                            ; 0                 ; 6       ;
;      - sync:u3|brick~11306                            ; 0                 ; 6       ;
;      - sync:u3|brick~11308                            ; 0                 ; 6       ;
;      - sync:u3|brick~11319                            ; 0                 ; 6       ;
;      - sync:u3|brick~11331                            ; 0                 ; 6       ;
;      - sync:u3|brick~11340                            ; 0                 ; 6       ;
;      - sync:u3|brick~11359                            ; 0                 ; 6       ;
;      - sync:u3|brick~11361                            ; 0                 ; 6       ;
;      - sync:u3|brick~11373                            ; 0                 ; 6       ;
;      - sync:u3|brick~11391                            ; 0                 ; 6       ;
;      - sync:u3|brick~11393                            ; 0                 ; 6       ;
;      - sync:u3|brick~11404                            ; 0                 ; 6       ;
;      - sync:u3|brick~11416                            ; 0                 ; 6       ;
;      - sync:u3|brick~11426                            ; 0                 ; 6       ;
;      - sync:u3|brick~11445                            ; 0                 ; 6       ;
;      - sync:u3|brick~11447                            ; 0                 ; 6       ;
;      - sync:u3|brick~11458                            ; 0                 ; 6       ;
;      - sync:u3|brick~11476                            ; 0                 ; 6       ;
;      - sync:u3|brick~11478                            ; 0                 ; 6       ;
;      - sync:u3|brick~11489                            ; 0                 ; 6       ;
;      - sync:u3|brick~11501                            ; 0                 ; 6       ;
;      - sync:u3|brick~11512                            ; 0                 ; 6       ;
;      - sync:u3|brick~11531                            ; 0                 ; 6       ;
;      - sync:u3|brick~11533                            ; 0                 ; 6       ;
;      - sync:u3|brick~11545                            ; 0                 ; 6       ;
;      - sync:u3|brick~11563                            ; 0                 ; 6       ;
;      - sync:u3|brick~11565                            ; 0                 ; 6       ;
;      - sync:u3|brick~11576                            ; 0                 ; 6       ;
;      - sync:u3|brick~11587                            ; 0                 ; 6       ;
;      - sync:u3|brick~11605                            ; 0                 ; 6       ;
;      - sync:u3|brick~11607                            ; 0                 ; 6       ;
;      - sync:u3|brick~11620                            ; 0                 ; 6       ;
;      - sync:u3|brick~11631                            ; 0                 ; 6       ;
;      - sync:u3|brick~11642                            ; 0                 ; 6       ;
;      - sync:u3|brick~11663                            ; 0                 ; 6       ;
;      - sync:u3|brick~11665                            ; 0                 ; 6       ;
;      - sync:u3|brick~11676                            ; 0                 ; 6       ;
;      - sync:u3|brick~11687                            ; 0                 ; 6       ;
;      - sync:u3|brick~11708                            ; 0                 ; 6       ;
;      - sync:u3|brick~11710                            ; 0                 ; 6       ;
;      - sync:u3|brick~11721                            ; 0                 ; 6       ;
;      - sync:u3|brick~11740                            ; 0                 ; 6       ;
;      - sync:u3|brick~11742                            ; 0                 ; 6       ;
;      - sync:u3|brick~11754                            ; 0                 ; 6       ;
;      - sync:u3|brick~11765                            ; 0                 ; 6       ;
;      - sync:u3|brick~11776                            ; 0                 ; 6       ;
;      - sync:u3|brick~11795                            ; 0                 ; 6       ;
;      - sync:u3|brick~11797                            ; 0                 ; 6       ;
;      - sync:u3|brick~11809                            ; 0                 ; 6       ;
;      - sync:u3|brick~11827                            ; 0                 ; 6       ;
;      - sync:u3|brick~11829                            ; 0                 ; 6       ;
;      - sync:u3|brick~11840                            ; 0                 ; 6       ;
;      - sync:u3|brick~11852                            ; 0                 ; 6       ;
;      - sync:u3|brick~11862                            ; 0                 ; 6       ;
;      - sync:u3|brick~11881                            ; 0                 ; 6       ;
;      - sync:u3|brick~11883                            ; 0                 ; 6       ;
;      - sync:u3|brick~11895                            ; 0                 ; 6       ;
;      - sync:u3|brick~11913                            ; 0                 ; 6       ;
;      - sync:u3|brick~11915                            ; 0                 ; 6       ;
;      - sync:u3|brick~11926                            ; 0                 ; 6       ;
;      - sync:u3|brick~11937                            ; 0                 ; 6       ;
;      - sync:u3|brick~11955                            ; 0                 ; 6       ;
;      - sync:u3|brick~11957                            ; 0                 ; 6       ;
;      - sync:u3|brick~11970                            ; 0                 ; 6       ;
;      - sync:u3|brick~11981                            ; 0                 ; 6       ;
;      - sync:u3|brick~11992                            ; 0                 ; 6       ;
;      - sync:u3|brick~12013                            ; 0                 ; 6       ;
;      - sync:u3|brick~12015                            ; 0                 ; 6       ;
;      - sync:u3|brick~12027                            ; 0                 ; 6       ;
;      - sync:u3|brick~12038                            ; 0                 ; 6       ;
;      - sync:u3|brick~12058                            ; 0                 ; 6       ;
;      - sync:u3|brick~12060                            ; 0                 ; 6       ;
;      - sync:u3|brick~12072                            ; 0                 ; 6       ;
;      - sync:u3|brick~12091                            ; 0                 ; 6       ;
;      - sync:u3|brick~12093                            ; 0                 ; 6       ;
;      - sync:u3|brick~12106                            ; 0                 ; 6       ;
;      - sync:u3|brick~12117                            ; 0                 ; 6       ;
;      - sync:u3|brick~12128                            ; 0                 ; 6       ;
;      - sync:u3|brick~12147                            ; 0                 ; 6       ;
;      - sync:u3|brick~12149                            ; 0                 ; 6       ;
;      - sync:u3|brick~12160                            ; 0                 ; 6       ;
;      - sync:u3|brick~12178                            ; 0                 ; 6       ;
;      - sync:u3|brick~12180                            ; 0                 ; 6       ;
;      - sync:u3|brick~12191                            ; 0                 ; 6       ;
;      - sync:u3|brick~12203                            ; 0                 ; 6       ;
;      - sync:u3|brick~12213                            ; 0                 ; 6       ;
;      - sync:u3|brick~12232                            ; 0                 ; 6       ;
;      - sync:u3|brick~12234                            ; 0                 ; 6       ;
;      - sync:u3|brick~12245                            ; 0                 ; 6       ;
;      - sync:u3|brick~12263                            ; 0                 ; 6       ;
;      - sync:u3|brick~12265                            ; 0                 ; 6       ;
;      - sync:u3|brick~12276                            ; 0                 ; 6       ;
;      - sync:u3|brick~12288                            ; 0                 ; 6       ;
;      - sync:u3|brick~12306                            ; 0                 ; 6       ;
;      - sync:u3|brick~12308                            ; 0                 ; 6       ;
;      - sync:u3|brick~12320                            ; 0                 ; 6       ;
;      - sync:u3|brick~12332                            ; 0                 ; 6       ;
;      - sync:u3|brick~12343                            ; 0                 ; 6       ;
;      - sync:u3|brick~12363                            ; 0                 ; 6       ;
;      - sync:u3|brick~12365                            ; 0                 ; 6       ;
;      - sync:u3|brick~12377                            ; 0                 ; 6       ;
;      - sync:u3|brick~12388                            ; 0                 ; 6       ;
;      - sync:u3|brick~12408                            ; 0                 ; 6       ;
;      - sync:u3|brick~12410                            ; 0                 ; 6       ;
;      - sync:u3|brick~12421                            ; 0                 ; 6       ;
;      - sync:u3|brick~12440                            ; 0                 ; 6       ;
;      - sync:u3|brick~12442                            ; 0                 ; 6       ;
;      - sync:u3|brick~12455                            ; 0                 ; 6       ;
;      - sync:u3|brick~12467                            ; 0                 ; 6       ;
;      - sync:u3|brick~12486                            ; 0                 ; 6       ;
;      - sync:u3|brick~12488                            ; 0                 ; 6       ;
;      - sync:u3|brick~12500                            ; 0                 ; 6       ;
;      - sync:u3|brick~12512                            ; 0                 ; 6       ;
;      - sync:u3|brick~12523                            ; 0                 ; 6       ;
;      - sync:u3|brick~12542                            ; 0                 ; 6       ;
;      - sync:u3|brick~12544                            ; 0                 ; 6       ;
;      - sync:u3|brick~12555                            ; 0                 ; 6       ;
;      - sync:u3|brick~12565                            ; 0                 ; 6       ;
;      - sync:u3|brick~12584                            ; 0                 ; 6       ;
;      - sync:u3|brick~12586                            ; 0                 ; 6       ;
;      - sync:u3|brick~12597                            ; 0                 ; 6       ;
;      - sync:u3|brick~12615                            ; 0                 ; 6       ;
;      - sync:u3|brick~12617                            ; 0                 ; 6       ;
;      - sync:u3|brick~12629                            ; 0                 ; 6       ;
;      - sync:u3|brick~12641                            ; 0                 ; 6       ;
;      - sync:u3|brick~12652                            ; 0                 ; 6       ;
;      - sync:u3|brick~12671                            ; 0                 ; 6       ;
;      - sync:u3|brick~12673                            ; 0                 ; 6       ;
;      - sync:u3|brick~12685                            ; 0                 ; 6       ;
;      - sync:u3|brick~12703                            ; 0                 ; 6       ;
;      - sync:u3|brick~12705                            ; 0                 ; 6       ;
;      - sync:u3|brick~12718                            ; 0                 ; 6       ;
;      - sync:u3|brick~12730                            ; 0                 ; 6       ;
;      - sync:u3|brick~12741                            ; 0                 ; 6       ;
;      - sync:u3|brick~12760                            ; 0                 ; 6       ;
;      - sync:u3|brick~12762                            ; 0                 ; 6       ;
;      - sync:u3|brick~12773                            ; 0                 ; 6       ;
;      - sync:u3|brick~12791                            ; 0                 ; 6       ;
;      - sync:u3|brick~12793                            ; 0                 ; 6       ;
;      - sync:u3|brick~12806                            ; 0                 ; 6       ;
;      - sync:u3|brick~12817                            ; 0                 ; 6       ;
;      - sync:u3|brick~12828                            ; 0                 ; 6       ;
;      - sync:u3|brick~12847                            ; 0                 ; 6       ;
;      - sync:u3|brick~12849                            ; 0                 ; 6       ;
;      - sync:u3|brick~12861                            ; 0                 ; 6       ;
;      - sync:u3|brick~12879                            ; 0                 ; 6       ;
;      - sync:u3|brick~12881                            ; 0                 ; 6       ;
;      - sync:u3|brick~12894                            ; 0                 ; 6       ;
;      - sync:u3|brick~12906                            ; 0                 ; 6       ;
;      - sync:u3|brick~12917                            ; 0                 ; 6       ;
;      - sync:u3|brick~12936                            ; 0                 ; 6       ;
;      - sync:u3|brick~12938                            ; 0                 ; 6       ;
;      - sync:u3|brick~12950                            ; 0                 ; 6       ;
;      - sync:u3|brick~12968                            ; 0                 ; 6       ;
;      - sync:u3|brick~12970                            ; 0                 ; 6       ;
;      - sync:u3|brick~12982                            ; 0                 ; 6       ;
;      - sync:u3|brick~12994                            ; 0                 ; 6       ;
;      - sync:u3|brick~13013                            ; 0                 ; 6       ;
;      - sync:u3|brick~13015                            ; 0                 ; 6       ;
;      - sync:u3|brick~13028                            ; 0                 ; 6       ;
;      - sync:u3|brick~13039                            ; 0                 ; 6       ;
;      - sync:u3|brick~13050                            ; 0                 ; 6       ;
;      - sync:u3|brick~13069                            ; 0                 ; 6       ;
;      - sync:u3|brick~13071                            ; 0                 ; 6       ;
;      - sync:u3|brick~13082                            ; 0                 ; 6       ;
;      - sync:u3|brick~13092                            ; 0                 ; 6       ;
;      - sync:u3|brick~13111                            ; 0                 ; 6       ;
;      - sync:u3|brick~13113                            ; 0                 ; 6       ;
;      - sync:u3|brick~13125                            ; 0                 ; 6       ;
;      - sync:u3|brick~13143                            ; 0                 ; 6       ;
;      - sync:u3|brick~13145                            ; 0                 ; 6       ;
;      - sync:u3|brick~13158                            ; 0                 ; 6       ;
;      - sync:u3|brick~13170                            ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|next_ball_y~4         ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|Selector95~4          ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|Selector97~3          ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|next_x_move[16]~2     ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|next_y_move[15]~0     ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|next_y_move[15]~1     ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_x_holder[31]~2   ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|next_ball_y~6         ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|current_ball_state~58 ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|current_ball_state~59 ; 0                 ; 6       ;
; KEY[1]                                                ;                   ;         ;
;      - sync:u3|ball_movement:u0|ball_counter[24]~1    ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|y_move[18]~0          ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|next_ball_x[27]~0     ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|next_ball_x[27]~1     ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|next_ball_y[16]~2     ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|Selector2~1           ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|next_x_move[16]~0     ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|Selector33~0          ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|Selector33~1          ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|ball_x_holder[31]~2   ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|Selector97~4          ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|current_ball_state~58 ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|current_ball_state~59 ; 0                 ; 6       ;
;      - sync:u3|ball_movement:u0|Selector34~4          ; 0                 ; 6       ;
; MAX10_CLK1_50                                         ;                   ;         ;
; ADC_CLK_10                                            ;                   ;         ;
+-------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                              ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ADC_CLK_10                                                                                                                                                                                                                        ; PIN_N5             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ADC_CLK_10                                                                                                                                                                                                                        ; PIN_N5             ; 122     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                     ; PIN_P11            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                     ; PIN_P11            ; 37      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; myPLL:u2|altpll:altpll_component|myPLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                     ; PLL_4              ; 1770    ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|WideOr13        ; LCCOMB_X46_Y52_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|arc_to_conv~0   ; LCCOMB_X46_Y51_N10 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|conv_dly1_s_flp ; FF_X45_Y48_N5      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[4]~24 ; LCCOMB_X46_Y51_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_dout~0     ; LCCOMB_X44_Y52_N2  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_valid       ; FF_X45_Y48_N17     ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|set_eop                                            ; LCCOMB_X46_Y48_N30 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|channel[1]~1                                                                                                                                             ; LCCOMB_X47_Y44_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.doneConversionState                                                                                                                            ; FF_X47_Y44_N13     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.readConversionState                                                                                                                            ; FF_X47_Y44_N29     ; 10      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading3[2]~1                                                                                                                                            ; LCCOMB_X47_Y44_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sound_board:u0|ready                                                                                                                                                                                                              ; FF_X14_Y36_N9      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sound_board:u0|sound_count[21]~80                                                                                                                                                                                                 ; LCCOMB_X14_Y36_N0  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sound_board:u0|sound_count[21]~81                                                                                                                                                                                                 ; LCCOMB_X14_Y36_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sync:u3|ball_movement:u0|LessThan0~10                                                                                                                                                                                             ; LCCOMB_X52_Y42_N30 ; 46      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sync:u3|ball_movement:u0|ball_counter[24]~1                                                                                                                                                                                       ; LCCOMB_X47_Y43_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sync:u3|ball_movement:u0|ball_x_holder[31]~2                                                                                                                                                                                      ; LCCOMB_X49_Y39_N26 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sync:u3|ball_movement:u0|current_ball_state.DIE                                                                                                                                                                                   ; FF_X47_Y45_N17     ; 70      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sync:u3|ball_movement:u0|current_ball_state.IDLE                                                                                                                                                                                  ; FF_X47_Y40_N31     ; 71      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sync:u3|ball_movement:u0|current_ball_state.NO_COLLISION                                                                                                                                                                          ; FF_X47_Y40_N17     ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sync:u3|ball_movement:u0|y_move[18]~0                                                                                                                                                                                             ; LCCOMB_X49_Y39_N14 ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sync:u3|current_hs_state.P_DATA                                                                                                                                                                                                   ; FF_X58_Y39_N3      ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sync:u3|m~0                                                                                                                                                                                                                       ; LCCOMB_X72_Y49_N16 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sync:u3|pixel_data[11]~11                                                                                                                                                                                                         ; LCCOMB_X55_Y39_N10 ; 4       ; Latch enable               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sync:u3|pixel_data[11]~12                                                                                                                                                                                                         ; LCCOMB_X55_Y39_N14 ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sync:u3|y_pos[10]~85                                                                                                                                                                                                              ; LCCOMB_X57_Y39_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ADC_CLK_10                                                                    ; PIN_N5             ; 122     ; 24                                   ; Global Clock         ; GCLK4            ; --                        ;
; MAX10_CLK1_50                                                                 ; PIN_P11            ; 37      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; myPLL:u2|altpll:altpll_component|myPLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 1770    ; 39                                   ; Global Clock         ; GCLK8            ; --                        ;
; sync:u3|pixel_data[11]~11                                                     ; LCCOMB_X55_Y39_N10 ; 4       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------------+---------+
; Name                  ; Fan-Out ;
+-----------------------+---------+
; sync:u3|process_12~15 ; 2113    ;
; sync:u3|process_12~9  ; 2016    ;
; sync:u3|process_12~2  ; 1648    ;
; sync:u3|process_12~5  ; 1411    ;
; KEY[0]~input          ; 1259    ;
; sync:u3|Mux5~811      ; 1216    ;
; sync:u3|Mux3~811      ; 1216    ;
; sync:u3|Mux7~811      ; 1214    ;
; sync:u3|brick~2       ; 1208    ;
; sync:u3|Add35~8       ; 923     ;
; sync:u3|Add47~8       ; 793     ;
; sync:u3|Add26~8       ; 759     ;
+-----------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 1    ; None ; M9K_X53_Y48_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 49,578 / 148,641 ( 33 % ) ;
; C16 interconnects     ; 937 / 5,382 ( 17 % )      ;
; C4 interconnects      ; 24,867 / 106,704 ( 23 % ) ;
; Direct links          ; 2,662 / 148,641 ( 2 % )   ;
; Global clocks         ; 4 / 20 ( 20 % )           ;
; Local interconnects   ; 21,082 / 49,760 ( 42 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 1,055 / 5,406 ( 20 % )    ;
; R4 interconnects      ; 27,070 / 147,764 ( 18 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.27) ; Number of LABs  (Total = 1899) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 31                             ;
; 2                                           ; 13                             ;
; 3                                           ; 6                              ;
; 4                                           ; 7                              ;
; 5                                           ; 13                             ;
; 6                                           ; 12                             ;
; 7                                           ; 9                              ;
; 8                                           ; 7                              ;
; 9                                           ; 11                             ;
; 10                                          ; 9                              ;
; 11                                          ; 17                             ;
; 12                                          ; 54                             ;
; 13                                          ; 219                            ;
; 14                                          ; 359                            ;
; 15                                          ; 263                            ;
; 16                                          ; 869                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.71) ; Number of LABs  (Total = 1899) ;
+------------------------------------+--------------------------------+
; 1 Clock                            ; 1284                           ;
; 1 Clock enable                     ; 42                             ;
; 1 Sync. clear                      ; 26                             ;
; 1 Sync. load                       ; 5                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.13) ; Number of LABs  (Total = 1899) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 4                              ;
; 1                                            ; 38                             ;
; 2                                            ; 15                             ;
; 3                                            ; 8                              ;
; 4                                            ; 7                              ;
; 5                                            ; 13                             ;
; 6                                            ; 12                             ;
; 7                                            ; 7                              ;
; 8                                            ; 7                              ;
; 9                                            ; 12                             ;
; 10                                           ; 7                              ;
; 11                                           ; 13                             ;
; 12                                           ; 20                             ;
; 13                                           ; 73                             ;
; 14                                           ; 222                            ;
; 15                                           ; 372                            ;
; 16                                           ; 558                            ;
; 17                                           ; 432                            ;
; 18                                           ; 12                             ;
; 19                                           ; 6                              ;
; 20                                           ; 1                              ;
; 21                                           ; 9                              ;
; 22                                           ; 1                              ;
; 23                                           ; 7                              ;
; 24                                           ; 7                              ;
; 25                                           ; 6                              ;
; 26                                           ; 6                              ;
; 27                                           ; 2                              ;
; 28                                           ; 9                              ;
; 29                                           ; 1                              ;
; 30                                           ; 3                              ;
; 31                                           ; 2                              ;
; 32                                           ; 7                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 4.31) ; Number of LABs  (Total = 1899) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 4                              ;
; 1                                               ; 494                            ;
; 2                                               ; 446                            ;
; 3                                               ; 299                            ;
; 4                                               ; 132                            ;
; 5                                               ; 90                             ;
; 6                                               ; 64                             ;
; 7                                               ; 54                             ;
; 8                                               ; 49                             ;
; 9                                               ; 24                             ;
; 10                                              ; 17                             ;
; 11                                              ; 23                             ;
; 12                                              ; 19                             ;
; 13                                              ; 31                             ;
; 14                                              ; 34                             ;
; 15                                              ; 28                             ;
; 16                                              ; 69                             ;
; 17                                              ; 3                              ;
; 18                                              ; 1                              ;
; 19                                              ; 1                              ;
; 20                                              ; 1                              ;
; 21                                              ; 2                              ;
; 22                                              ; 2                              ;
; 23                                              ; 1                              ;
; 24                                              ; 1                              ;
; 25                                              ; 6                              ;
; 26                                              ; 1                              ;
; 27                                              ; 0                              ;
; 28                                              ; 1                              ;
; 29                                              ; 0                              ;
; 30                                              ; 0                              ;
; 31                                              ; 1                              ;
; 32                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 25.77) ; Number of LABs  (Total = 1899) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 19                             ;
; 3                                            ; 14                             ;
; 4                                            ; 18                             ;
; 5                                            ; 7                              ;
; 6                                            ; 4                              ;
; 7                                            ; 17                             ;
; 8                                            ; 12                             ;
; 9                                            ; 9                              ;
; 10                                           ; 7                              ;
; 11                                           ; 10                             ;
; 12                                           ; 17                             ;
; 13                                           ; 13                             ;
; 14                                           ; 21                             ;
; 15                                           ; 11                             ;
; 16                                           ; 25                             ;
; 17                                           ; 30                             ;
; 18                                           ; 38                             ;
; 19                                           ; 26                             ;
; 20                                           ; 40                             ;
; 21                                           ; 29                             ;
; 22                                           ; 42                             ;
; 23                                           ; 39                             ;
; 24                                           ; 117                            ;
; 25                                           ; 47                             ;
; 26                                           ; 98                             ;
; 27                                           ; 288                            ;
; 28                                           ; 142                            ;
; 29                                           ; 144                            ;
; 30                                           ; 102                            ;
; 31                                           ; 139                            ;
; 32                                           ; 158                            ;
; 33                                           ; 105                            ;
; 34                                           ; 60                             ;
; 35                                           ; 28                             ;
; 36                                           ; 15                             ;
; 37                                           ; 5                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 56        ; 0            ; 56        ; 0            ; 0            ; 56        ; 56        ; 0            ; 56        ; 56        ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 16           ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 56        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 56           ; 0         ; 56           ; 56           ; 0         ; 0         ; 56           ; 0         ; 0         ; 56           ; 56           ; 56           ; 56           ; 40           ; 56           ; 56           ; 40           ; 56           ; 56           ; 55           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 0         ; 56           ; 56           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; MAX10_CLK2_50      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[15]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_RESET_N    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CLK_10         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                  ;
+------------------------------------------------+-----------------------------------------------------------+-------------------+
; Source Clock(s)                                ; Destination Clock(s)                                      ; Delay Added in ns ;
+------------------------------------------------+-----------------------------------------------------------+-------------------+
; ADC_CLK_10                                     ; u1|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|clk[0] ; 39.7              ;
; u2|altpll_component|auto_generated|pll1|clk[0] ; MAX10_CLK1_50                                             ; 15.7              ;
+------------------------------------------------+-----------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                ; Destination Register                                                                                                                                                                                                                                                                                                       ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sync:u3|sound_fx[0]                                                                                                                                                                                                            ; sound_board:u0|sound_effect_sig[0]                                                                                                                                                                                                                                                                                         ; 5.387             ;
; sync:u3|sound_fx[2]                                                                                                                                                                                                            ; sound_board:u0|sound_effect_sig[2]                                                                                                                                                                                                                                                                                         ; 5.157             ;
; sync:u3|sound_fx[1]                                                                                                                                                                                                            ; sound_board:u0|sound_effect_sig[1]                                                                                                                                                                                                                                                                                         ; 5.121             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc          ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|primitive_instance~SOC_DFF                         ; 4.194             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[1]     ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|primitive_instance~CHSEL_3                         ; 4.080             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[2]     ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|primitive_instance~CHSEL_3                         ; 4.022             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[0]     ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|primitive_instance~CHSEL_3                         ; 3.912             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[3]     ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|primitive_instance~CHSEL_3                         ; 3.823             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[4]                                     ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a8~porta_address_reg0 ; 0.106             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[3]                                     ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a8~porta_address_reg0 ; 0.104             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|cmd_eop_dly  ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_eop                                                                                                  ; 0.103             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[1]                                     ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a8~porta_address_reg0 ; 0.102             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[0]                                     ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a8~porta_address_reg0 ; 0.102             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[2]                                     ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a8~porta_address_reg0 ; 0.102             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[6] ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[3]                                                                                                 ; 0.101             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[10] ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[10]                                                                                             ; 0.100             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|channel[3]                                                                                                                                            ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.doneConversionState                                                                                                                                                                                                                     ; 0.100             ;
; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[5]                                     ; my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a8~porta_address_reg0 ; 0.072             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 18 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "brick_breaker"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "myPLL:u2|altpll:altpll_component|myPLL_altpll:auto_generated|pll1" as MAX 10 PLL type File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/db/mypll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 74, clock division of 147, and phase shift of 0 degrees (0 ps) for myPLL:u2|altpll:altpll_component|myPLL_altpll:auto_generated|wire_pll1_clk[0] port File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/db/mypll_altpll.v Line: 44
Info (15535): Implemented PLL "my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|pll1" as MAX 10 PLL type File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/db/max10_adc_pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/db/max10_adc_pll_altpll.v Line: 46
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Info (169124): Fitter converted 16 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ADC1IN1~ is reserved at location F5
    Info (169125): Pin ~ALTERA_ADC2IN1~ is reserved at location E4
    Info (169125): Pin ~ALTERA_ADC1IN2~ is reserved at location F4
    Info (169125): Pin ~ALTERA_ADC2IN8~ is reserved at location E3
    Info (169125): Pin ~ALTERA_ADC1IN3~ is reserved at location J8
    Info (169125): Pin ~ALTERA_ADC2IN3~ is reserved at location G4
    Info (169125): Pin ~ALTERA_ADC1IN4~ is reserved at location J9
    Info (169125): Pin ~ALTERA_ADC2IN4~ is reserved at location F3
    Info (169125): Pin ~ALTERA_ADC1IN5~ is reserved at location J4
    Info (169125): Pin ~ALTERA_ADC2IN5~ is reserved at location H4
    Info (169125): Pin ~ALTERA_ADC1IN6~ is reserved at location H3
    Info (169125): Pin ~ALTERA_ADC2IN6~ is reserved at location G3
    Info (169125): Pin ~ALTERA_ADC1IN7~ is reserved at location K5
    Info (169125): Pin ~ALTERA_ADC2IN7~ is reserved at location K4
    Info (169125): Pin ~ALTERA_ADC1IN8~ is reserved at location K6
    Info (169125): Pin ~ALTERA_ADC2IN2~ is reserved at location J3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 4 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'brick_breaker.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u2|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 147 -multiply_by 74 -duty_cycle 50.00 -name {u2|altpll_component|auto_generated|pll1|clk[0]} {u2|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u1|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u1|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|clk[0]} {u1|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: sync:u3|y_pos[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch sync:u3|pixel_data[10] is being clocked by sync:u3|y_pos[0]
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: u1|adc_mega_0|ADC_CTRL|max10_adc_core|control_internal|adc_inst|adcblock_instance|primitive_instance|clkin_from_pll_c0  to: my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|eoc
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: u1|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|clk[0] with master clock period: 100.000 found on PLL node: u1|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|clk[0] does not match the master clock period requirement: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000   ADC_CLK_10
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
    Info (332111):  200.000 u1|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|clk[0]
    Info (332111):   39.729 u2|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node ADC_CLK_10~input (placed in PIN N5 (CLK0p, DIFFIO_RX_L28p, DIFFOUT_L28p, High_Speed)) File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node myPLL:u2|altpll:altpll_component|myPLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/db/mypll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node sync:u3|pixel_data[11]~11  File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/sync.vhd Line: 188
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15058): PLL "my_adc:u1|my_adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/db/max10_adc_pll_altpll.v Line: 46
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[7]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 18% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 52% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:58
Info (11888): Total time spent on timing analysis during the Fitter is 12.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:22
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 16 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin MAX10_CLK2_50 uses I/O standard 3.3-V LVTTL at N14 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 9
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at C10 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 12
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at C11 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 12
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at D12 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 12
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at C12 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 12
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at A12 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 12
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at B12 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 12
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at A13 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 12
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at A14 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 12
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at B14 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 12
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at F15 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 12
    Info (169178): Pin ARDUINO_RESET_N uses I/O standard 3.3 V Schmitt Trigger at F16 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 19
    Info (169178): Pin KEY[0] uses I/O standard 3.3 V Schmitt Trigger at B8 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 10
    Info (169178): Pin KEY[1] uses I/O standard 3.3 V Schmitt Trigger at A7 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 10
    Info (169178): Pin MAX10_CLK1_50 uses I/O standard 3.3-V LVTTL at P11 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 8
    Info (169178): Pin ADC_CLK_10 uses I/O standard 3.3-V LVTTL at N5 File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 7
Critical Warning (16248): Pin VGA_HS is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 16
Critical Warning (16248): Pin VGA_VS is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 17
Critical Warning (16248): Pin ADC_CLK_10 is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 7
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ARDUINO_RESET_N has a permanently disabled output enable File: E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.vhd Line: 19
Info (144001): Generated suppressed messages file E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 63 warnings
    Info: Peak virtual memory: 5825 megabytes
    Info: Processing ended: Mon Dec 07 12:04:32 2020
    Info: Elapsed time: 00:02:54
    Info: Total CPU time (on all processors): 00:06:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Desktop/Reconfigurable Computing  Labs/brick_breaker/brick_breaker/vhdl/brick_breaker.fit.smsg.


