TimeQuest Timing Analyzer report for proc
Mon Mar 05 02:04:36 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 12. Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'
 13. Slow 1200mV 85C Model Setup: 'clkDiv10Khz:U1|clkOut'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Setup: 'LCD_Driver:lcd|ienable'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'
 18. Slow 1200mV 85C Model Hold: 'clkDiv10Khz:U1|clkOut'
 19. Slow 1200mV 85C Model Hold: 'LCD_Driver:lcd|ienable'
 20. Slow 1200mV 85C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'LCD_Driver:lcd|ienable'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 38. Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 39. Slow 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'
 40. Slow 1200mV 0C Model Setup: 'clk'
 41. Slow 1200mV 0C Model Setup: 'LCD_Driver:lcd|ienable'
 42. Slow 1200mV 0C Model Hold: 'clk'
 43. Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 44. Slow 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'
 45. Slow 1200mV 0C Model Hold: 'LCD_Driver:lcd|ienable'
 46. Slow 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'LCD_Driver:lcd|ienable'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Slow 1200mV 0C Model Metastability Report
 57. Fast 1200mV 0C Model Setup Summary
 58. Fast 1200mV 0C Model Hold Summary
 59. Fast 1200mV 0C Model Recovery Summary
 60. Fast 1200mV 0C Model Removal Summary
 61. Fast 1200mV 0C Model Minimum Pulse Width Summary
 62. Fast 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 63. Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 64. Fast 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'
 65. Fast 1200mV 0C Model Setup: 'clk'
 66. Fast 1200mV 0C Model Setup: 'LCD_Driver:lcd|ienable'
 67. Fast 1200mV 0C Model Hold: 'clk'
 68. Fast 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'
 69. Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 70. Fast 1200mV 0C Model Hold: 'LCD_Driver:lcd|ienable'
 71. Fast 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'LCD_Driver:lcd|ienable'
 77. Setup Times
 78. Hold Times
 79. Clock to Output Times
 80. Minimum Clock to Output Times
 81. Fast 1200mV 0C Model Metastability Report
 82. Multicorner Timing Analysis Summary
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Board Trace Model Assignments
 88. Input Transition Times
 89. Slow Corner Signal Integrity Metrics
 90. Fast Corner Signal Integrity Metrics
 91. Setup Transfers
 92. Hold Transfers
 93. Report TCCS
 94. Report RSKM
 95. Unconstrained Paths
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; proc                                                            ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; clkDiv10Khz:U1|clkOut       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv10Khz:U1|clkOut }       ;
; clkDiv:U0|clkOut            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv:U0|clkOut }            ;
; ControlBlock:ctrlBlock|eALU ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlBlock:ctrlBlock|eALU } ;
; LCD_Driver:lcd|ienable      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCD_Driver:lcd|ienable }      ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                   ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note                                                          ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; 123.7 MHz  ; 123.7 MHz       ; clkDiv:U0|clkOut      ;                                                               ;
; 240.67 MHz ; 240.67 MHz      ; clkDiv10Khz:U1|clkOut ;                                                               ;
; 271.37 MHz ; 250.0 MHz       ; clk                   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ControlBlock:ctrlBlock|eALU ; -5.776 ; -83.619       ;
; clkDiv:U0|clkOut            ; -4.271 ; -1649.530     ;
; clkDiv10Khz:U1|clkOut       ; -3.155 ; -72.393       ;
; clk                         ; -2.685 ; -87.320       ;
; LCD_Driver:lcd|ienable      ; -0.710 ; -10.992       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.306 ; -0.338        ;
; clkDiv:U0|clkOut            ; -0.295 ; -0.295        ;
; clkDiv10Khz:U1|clkOut       ; -0.191 ; -2.191        ;
; LCD_Driver:lcd|ienable      ; 0.283  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 1.413  ; 0.000         ;
+-----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -57.000       ;
; clkDiv:U0|clkOut            ; -1.000 ; -503.000      ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -26.000       ;
; LCD_Driver:lcd|ienable      ; 0.361  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 0.378  ; 0.000         ;
+-----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                            ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -5.776 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.185      ; 5.137      ;
; -5.708 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.185      ; 5.069      ;
; -5.387 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.756      ;
; -5.285 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.654      ;
; -5.271 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 4.635      ;
; -5.239 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.608      ;
; -5.203 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 4.567      ;
; -5.201 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.209      ; 5.015      ;
; -5.178 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.217      ; 4.970      ;
; -5.145 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.185      ; 4.506      ;
; -5.125 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.209      ; 4.939      ;
; -5.121 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.185      ; 4.482      ;
; -5.120 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.210      ; 4.943      ;
; -5.109 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.217      ; 4.901      ;
; -5.105 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.202      ; 4.915      ;
; -5.070 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.202      ; 4.880      ;
; -5.052 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.210      ; 4.875      ;
; -5.050 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.419      ;
; -5.049 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.086      ; 4.828      ;
; -5.043 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.412      ;
; -5.032 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.401      ;
; -5.021 ; PC:pc|PCout[6]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.196      ; 4.393      ;
; -5.002 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.371      ;
; -4.985 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 4.349      ;
; -4.985 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.086      ; 4.764      ;
; -4.950 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.319      ;
; -4.948 ; PC:pc|PCout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.317      ;
; -4.945 ; IR:ir|IRout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 4.309      ;
; -4.879 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.248      ;
; -4.876 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.245      ;
; -4.873 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.314      ; 4.972      ;
; -4.873 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.242      ;
; -4.859 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.228      ;
; -4.841 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.210      ;
; -4.840 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.061      ; 4.615      ;
; -4.831 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.200      ;
; -4.814 ; PC:pc|PCout[9]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.196      ; 4.186      ;
; -4.810 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.196      ; 4.182      ;
; -4.805 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.217      ; 4.627      ;
; -4.805 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.314      ; 4.904      ;
; -4.805 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.061      ; 4.580      ;
; -4.794 ; MDR:mdr|MDRout[5]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.163      ;
; -4.782 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.225      ; 4.582      ;
; -4.781 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.058      ; 4.561      ;
; -4.776 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.145      ;
; -4.767 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.136      ;
; -4.756 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.125      ;
; -4.746 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.217      ; 4.568      ;
; -4.746 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.058      ; 4.526      ;
; -4.734 ; MDR:mdr|MDRout[4]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.103      ;
; -4.731 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.218      ; 4.562      ;
; -4.729 ; IR:ir|IRout[11]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.185      ; 4.090      ;
; -4.723 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.225      ; 4.523      ;
; -4.715 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.084      ;
; -4.709 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.210      ; 4.527      ;
; -4.706 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.075      ;
; -4.661 ; MDR:mdr|MDRout[7]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 4.030      ;
; -4.659 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.212      ; 4.476      ;
; -4.653 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.094      ; 4.440      ;
; -4.650 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.210      ; 4.468      ;
; -4.636 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.220      ; 4.431      ;
; -4.629 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.218      ; 4.460      ;
; -4.620 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.212      ; 4.437      ;
; -4.619 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.185      ; 3.980      ;
; -4.615 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.213      ; 4.441      ;
; -4.610 ; MDR:mdr|MDRout[6]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 3.979      ;
; -4.604 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.220      ; 4.399      ;
; -4.594 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.094      ; 4.381      ;
; -4.589 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 3.958      ;
; -4.588 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.217      ; 4.410      ;
; -4.587 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 3.956      ;
; -4.583 ; IR:ir|IRout[9]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 3.952      ;
; -4.583 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.218      ; 4.414      ;
; -4.572 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.225      ; 4.372      ;
; -4.566 ; IR:ir|IRout[4]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 3.935      ;
; -4.565 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.205      ; 4.378      ;
; -4.563 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.205      ; 4.376      ;
; -4.548 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.217      ; 4.370      ;
; -4.547 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.213      ; 4.373      ;
; -4.540 ; MDR:mdr|MDRout[8]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.196      ; 3.912      ;
; -4.537 ; PC:pc|PCout[11]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 3.903      ;
; -4.533 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.210      ; 4.351      ;
; -4.525 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.225      ; 4.325      ;
; -4.518 ; PC:pc|PCout[6]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.220      ; 4.343      ;
; -4.507 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.089      ; 4.289      ;
; -4.495 ; PC:pc|PCout[6]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.228      ; 4.298      ;
; -4.494 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.209      ; 4.308      ;
; -4.489 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.210      ; 4.312      ;
; -4.487 ; IR:ir|IRout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 3.856      ;
; -4.484 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.322      ; 4.591      ;
; -4.482 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.217      ; 4.304      ;
; -4.480 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.089      ; 4.262      ;
; -4.478 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.217      ; 4.270      ;
; -4.472 ; PC:pc|PCout[10]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 3.838      ;
; -4.470 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.209      ; 4.284      ;
; -4.465 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.210      ; 4.288      ;
; -4.461 ; IR:ir|IRout[2]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.212      ; 4.278      ;
; -4.459 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.225      ; 4.259      ;
; -4.454 ; IR:ir|IRout[10]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.193      ; 3.823      ;
; -4.454 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.217      ; 4.246      ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'                                                                                          ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; -4.271 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 5.189      ;
; -4.256 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 5.180      ;
; -4.253 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 5.183      ;
; -4.253 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 5.183      ;
; -4.253 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 5.183      ;
; -4.253 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][4]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 5.183      ;
; -4.253 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][12]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 5.183      ;
; -4.253 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][10]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 5.183      ;
; -4.240 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 5.169      ;
; -4.240 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 5.169      ;
; -4.235 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.073     ; 5.157      ;
; -4.206 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 5.130      ;
; -4.195 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.077     ; 5.113      ;
; -4.188 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.073     ; 5.110      ;
; -4.162 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[1][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 5.092      ;
; -4.162 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[1][6]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 5.092      ;
; -4.162 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[1][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 5.092      ;
; -4.162 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[1][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 5.092      ;
; -4.150 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 5.074      ;
; -4.103 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.073     ; 5.025      ;
; -4.081 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 5.005      ;
; -4.075 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.999      ;
; -4.066 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.991      ;
; -4.066 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.991      ;
; -4.066 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.991      ;
; -4.066 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][4]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.991      ;
; -4.066 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][12]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.991      ;
; -4.066 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][10]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.991      ;
; -4.061 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.986      ;
; -4.061 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.986      ;
; -4.061 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.986      ;
; -4.061 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][4]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.986      ;
; -4.061 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][12]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.986      ;
; -4.061 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][10]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.986      ;
; -4.053 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.977      ;
; -4.053 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.977      ;
; -4.052 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][6]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.988      ;
; -4.052 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][14]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.988      ;
; -4.052 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][10]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.988      ;
; -4.052 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.988      ;
; -4.052 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.988      ;
; -4.052 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][4]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.988      ;
; -4.052 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][12]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.988      ;
; -4.048 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.972      ;
; -4.048 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.972      ;
; -4.029 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.953      ;
; -4.015 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.942      ;
; -4.015 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][11]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.942      ;
; -4.015 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.942      ;
; -4.015 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][15]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.942      ;
; -4.015 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.942      ;
; -4.015 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.942      ;
; -4.015 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.942      ;
; -4.015 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][9]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.942      ;
; -4.015 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.942      ;
; -4.007 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.060     ; 4.942      ;
; -4.002 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.929      ;
; -4.002 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][11]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.929      ;
; -4.002 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.929      ;
; -4.002 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][15]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.929      ;
; -4.002 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.929      ;
; -4.002 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][9]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 4.929      ;
; -3.989 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.918      ;
; -3.989 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.918      ;
; -3.989 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.918      ;
; -3.989 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.918      ;
; -3.989 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.918      ;
; -3.989 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.918      ;
; -3.989 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.918      ;
; -3.989 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.918      ;
; -3.989 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.918      ;
; -3.989 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.918      ;
; -3.989 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.918      ;
; -3.988 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][16]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.916      ;
; -3.988 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][17]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.916      ;
; -3.988 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.916      ;
; -3.988 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][11]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.916      ;
; -3.988 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.916      ;
; -3.988 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][15]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.916      ;
; -3.988 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.916      ;
; -3.988 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.916      ;
; -3.988 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.916      ;
; -3.988 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][9]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.916      ;
; -3.988 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.067     ; 4.916      ;
; -3.975 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[1][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.900      ;
; -3.975 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[1][6]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.900      ;
; -3.975 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[1][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.900      ;
; -3.975 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[1][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.900      ;
; -3.970 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[1][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.895      ;
; -3.970 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[1][6]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.895      ;
; -3.970 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[1][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.895      ;
; -3.970 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[1][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.070     ; 4.895      ;
; -3.957 ; Memory:mem|Mem[9][16]   ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 4.887      ;
; -3.945 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.869      ;
; -3.945 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.869      ;
; -3.945 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.869      ;
; -3.945 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.869      ;
; -3.945 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.869      ;
; -3.945 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.071     ; 4.869      ;
; -3.941 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.065     ; 4.871      ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                     ;
+--------+--------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -3.155 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 4.086      ;
; -3.141 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 4.072      ;
; -3.100 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 4.031      ;
; -2.988 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.920      ;
; -2.988 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.920      ;
; -2.984 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.915      ;
; -2.979 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.912      ;
; -2.973 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.904      ;
; -2.972 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.066     ; 3.901      ;
; -2.968 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.900      ;
; -2.968 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.900      ;
; -2.952 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.885      ;
; -2.949 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.067     ; 3.877      ;
; -2.935 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.866      ;
; -2.923 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.856      ;
; -2.919 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.849      ;
; -2.919 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.849      ;
; -2.895 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.828      ;
; -2.895 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.828      ;
; -2.895 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.828      ;
; -2.895 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.828      ;
; -2.895 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.828      ;
; -2.895 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.828      ;
; -2.885 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.818      ;
; -2.880 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.813      ;
; -2.876 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.812      ;
; -2.875 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.808      ;
; -2.875 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.808      ;
; -2.875 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.808      ;
; -2.875 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.808      ;
; -2.875 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.808      ;
; -2.875 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.808      ;
; -2.867 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.799      ;
; -2.867 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.799      ;
; -2.860 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.790      ;
; -2.815 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.748      ;
; -2.774 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.707      ;
; -2.774 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.707      ;
; -2.774 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.707      ;
; -2.774 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.707      ;
; -2.774 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.707      ;
; -2.774 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.707      ;
; -2.772 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.705      ;
; -2.769 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.701      ;
; -2.769 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.701      ;
; -2.760 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.690      ;
; -2.760 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.696      ;
; -2.759 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.693      ;
; -2.757 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.687      ;
; -2.756 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.686      ;
; -2.754 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.684      ;
; -2.754 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.066     ; 3.683      ;
; -2.752 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.682      ;
; -2.752 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.682      ;
; -2.752 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.066     ; 3.681      ;
; -2.748 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.682      ;
; -2.746 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.678      ;
; -2.746 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.678      ;
; -2.738 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.671      ;
; -2.734 ; LCD_Driver:lcd|bitNum[6] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.668      ;
; -2.732 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.665      ;
; -2.732 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.665      ;
; -2.731 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.664      ;
; -2.729 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.662      ;
; -2.727 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.660      ;
; -2.727 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.660      ;
; -2.725 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.656      ;
; -2.725 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.656      ;
; -2.723 ; LCD_Driver:lcd|bitNum[6] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.657      ;
; -2.719 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.653      ;
; -2.710 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.644      ;
; -2.708 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.642      ;
; -2.706 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.639      ;
; -2.692 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.625      ;
; -2.685 ; LCD_Driver:lcd|bitNum[6] ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.619      ;
; -2.676 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.609      ;
; -2.676 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.609      ;
; -2.676 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.609      ;
; -2.676 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.609      ;
; -2.676 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.609      ;
; -2.676 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.609      ;
; -2.670 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.604      ;
; -2.651 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.584      ;
; -2.647 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.579      ;
; -2.644 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.580      ;
; -2.644 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.576      ;
; -2.643 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.575      ;
; -2.641 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.575      ;
; -2.641 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.575      ;
; -2.641 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.573      ;
; -2.641 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.572      ;
; -2.639 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.575      ;
; -2.639 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.571      ;
; -2.639 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.571      ;
; -2.639 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.570      ;
; -2.635 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.569      ;
; -2.628 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.564      ;
; -2.612 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.545      ;
; -2.590 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.526      ;
; -2.590 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.526      ;
+--------+--------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.685 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.618      ;
; -2.647 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.580      ;
; -2.645 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.578      ;
; -2.626 ; clkDiv:U0|count1[20]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.557      ;
; -2.548 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.482      ;
; -2.534 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.468      ;
; -2.523 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.456      ;
; -2.522 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.456      ;
; -2.521 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.454      ;
; -2.517 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.451      ;
; -2.492 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.425      ;
; -2.454 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.388      ;
; -2.433 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.364      ;
; -2.428 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.362      ;
; -2.418 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.352      ;
; -2.409 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.342      ;
; -2.401 ; clkDiv:U0|count1[21]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.332      ;
; -2.396 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.329      ;
; -2.382 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.316      ;
; -2.376 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.309      ;
; -2.370 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.304      ;
; -2.369 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.303      ;
; -2.356 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.289      ;
; -2.346 ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.281      ;
; -2.342 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.276      ;
; -2.338 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.272      ;
; -2.330 ; clkDiv:U0|count1[12]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.264      ;
; -2.298 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.231      ;
; -2.297 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.230      ;
; -2.294 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.225      ;
; -2.288 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.224      ;
; -2.288 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.224      ;
; -2.287 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.223      ;
; -2.279 ; clkDiv:U0|count1[16]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.210      ;
; -2.269 ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.204      ;
; -2.268 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.202      ;
; -2.268 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.202      ;
; -2.258 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.194      ;
; -2.257 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.193      ;
; -2.257 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.193      ;
; -2.253 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.187      ;
; -2.249 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.062     ; 3.182      ;
; -2.248 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.184      ;
; -2.248 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.184      ;
; -2.247 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.183      ;
; -2.233 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.167      ;
; -2.229 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.163      ;
; -2.229 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.163      ;
; -2.228 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.162      ;
; -2.227 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.160      ;
; -2.227 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.160      ;
; -2.217 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.151      ;
; -2.215 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.148      ;
; -2.204 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.137      ;
; -2.198 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.132      ;
; -2.197 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.131      ;
; -2.191 ; clkDiv:U0|count1[25]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.122      ;
; -2.188 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.121      ;
; -2.169 ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.104      ;
; -2.168 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.102      ;
; -2.167 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.101      ;
; -2.167 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.101      ;
; -2.166 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.100      ;
; -2.166 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.100      ;
; -2.163 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.097      ;
; -2.155 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.088      ;
; -2.154 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.088      ;
; -2.153 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.087      ;
; -2.153 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.087      ;
; -2.152 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.086      ;
; -2.152 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.086      ;
; -2.140 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.061     ; 3.074      ;
; -2.135 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.071      ;
; -2.134 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.070      ;
; -2.134 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.070      ;
; -2.130 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.063      ;
; -2.126 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[5]       ; clk          ; clk         ; 1.000        ; -0.062     ; 3.059      ;
; -2.126 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.062      ;
; -2.125 ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.058     ; 3.062      ;
; -2.125 ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.058     ; 3.062      ;
; -2.125 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.061      ;
; -2.125 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.061      ;
; -2.124 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.058      ;
; -2.124 ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.058     ; 3.061      ;
; -2.121 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[11]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.054      ;
; -2.121 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[10]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.054      ;
; -2.120 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.053      ;
; -2.120 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.058     ; 3.057      ;
; -2.120 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.058     ; 3.057      ;
; -2.119 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.058     ; 3.056      ;
; -2.111 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.044      ;
; -2.110 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.044      ;
; -2.109 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.042      ;
; -2.098 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.064     ; 3.029      ;
; -2.097 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.030      ;
; -2.096 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.030      ;
; -2.094 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.027      ;
; -2.092 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.025      ;
; -2.090 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.023      ;
; -2.090 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[13]      ; clk          ; clk         ; 1.000        ; -0.062     ; 3.023      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCD_Driver:lcd|ienable'                                                                                             ;
+--------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; -0.710 ; Memory:mem|DataOut[12] ; LCD_Driver:lcd|iDataIn[12] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.317      ; 0.751      ;
; -0.705 ; Memory:mem|DataOut[11] ; LCD_Driver:lcd|iDataIn[11] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.326      ; 0.754      ;
; -0.703 ; Memory:mem|DataOut[15] ; LCD_Driver:lcd|iDataIn[15] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.326      ; 0.754      ;
; -0.701 ; Memory:mem|DataOut[5]  ; LCD_Driver:lcd|iDataIn[5]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.316      ; 0.744      ;
; -0.697 ; Memory:mem|DataOut[13] ; LCD_Driver:lcd|iDataIn[13] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.316      ; 0.742      ;
; -0.697 ; Memory:mem|DataOut[8]  ; LCD_Driver:lcd|iDataIn[8]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.450      ; 0.760      ;
; -0.695 ; Memory:mem|DataOut[7]  ; LCD_Driver:lcd|iDataIn[7]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.327      ; 0.744      ;
; -0.693 ; Memory:mem|DataOut[3]  ; LCD_Driver:lcd|iDataIn[3]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.326      ; 0.745      ;
; -0.569 ; Memory:mem|DataOut[4]  ; LCD_Driver:lcd|iDataIn[4]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.438      ; 0.616      ;
; -0.566 ; Memory:mem|DataOut[0]  ; LCD_Driver:lcd|iDataIn[0]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.440      ; 0.613      ;
; -0.564 ; Memory:mem|DataOut[1]  ; LCD_Driver:lcd|iDataIn[1]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.440      ; 0.618      ;
; -0.560 ; Memory:mem|DataOut[9]  ; LCD_Driver:lcd|iDataIn[9]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.439      ; 0.616      ;
; -0.542 ; Memory:mem|DataOut[16] ; LCD_Driver:lcd|iDataIn[16] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.460      ; 0.616      ;
; -0.540 ; Memory:mem|DataOut[17] ; LCD_Driver:lcd|iDataIn[17] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.459      ; 0.616      ;
; -0.514 ; Memory:mem|DataOut[6]  ; LCD_Driver:lcd|iDataIn[6]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.490      ; 0.617      ;
; -0.513 ; Memory:mem|DataOut[2]  ; LCD_Driver:lcd|iDataIn[2]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.486      ; 0.615      ;
; -0.512 ; Memory:mem|DataOut[10] ; LCD_Driver:lcd|iDataIn[10] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.490      ; 0.614      ;
; -0.511 ; Memory:mem|DataOut[14] ; LCD_Driver:lcd|iDataIn[14] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.491      ; 0.616      ;
+--------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.306 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 2.405      ; 2.485      ;
; -0.032 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 2.409      ; 2.763      ;
; 0.237  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 2.405      ; 2.528      ;
; 0.391  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.391  ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.454  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 2.409      ; 2.749      ;
; 0.558  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.570  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDiv:U0|count1[16]      ; clkDiv:U0|count1[16]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[14]      ; clkDiv:U0|count1[14]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.576  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.794      ;
; 0.695  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.913      ;
; 0.701  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.919      ;
; 0.832  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.833  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.834  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.846  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.849  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.850  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.858  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.076      ;
; 0.859  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; clkDiv:U0|count1[14]      ; clkDiv:U0|count1[16]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.863  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.864  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.864  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.865  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.865  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.942  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.160      ;
; 0.943  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.161      ;
; 0.944  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.944  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.945  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.945  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.946  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.956  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.173      ;
; 0.956  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.958  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.060      ; 1.175      ;
; 0.958  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.959  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.959  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.960  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.178      ;
; 0.960  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.178      ;
; 0.961  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.179      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                       ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.295 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 2.771      ; 2.852      ;
; 0.103  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 2.771      ; 2.750      ;
; 0.357  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ControlBlock:ctrlBlock|rAC      ; ControlBlock:ctrlBlock|rAC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ControlBlock:ctrlBlock|rIR      ; ControlBlock:ctrlBlock|rIR      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[0] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.373  ; AC:ac|AC[15]                    ; AC:ac|ACout[15]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.592      ;
; 0.373  ; AC:ac|AC[11]                    ; AC:ac|ACout[11]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.592      ;
; 0.374  ; IR:ir|IR[16]                    ; IR:ir|IRout[16]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.593      ;
; 0.374  ; AC:ac|AC[13]                    ; AC:ac|ACout[13]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.593      ;
; 0.374  ; AC:ac|AC[12]                    ; AC:ac|ACout[12]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.593      ;
; 0.391  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.610      ;
; 0.442  ; ALU:alu|alu_out[14]$latch       ; IR:ir|IR[14]                    ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.060     ; 0.059      ;
; 0.442  ; ALU:alu|alu_out[1]$latch        ; AC:ac|AC[1]                     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.060     ; 0.059      ;
; 0.451  ; ALU:alu|alu_out[3]$latch        ; MAR:mar|MAR[3]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.069     ; 0.059      ;
; 0.454  ; ALU:alu|alu_out[11]$latch       ; MAR:mar|MAR[11]                 ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.072     ; 0.059      ;
; 0.464  ; ALU:alu|alu_out[6]$latch        ; MAR:mar|MAR[6]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.082     ; 0.059      ;
; 0.464  ; ALU:alu|alu_out[5]$latch        ; MAR:mar|MAR[5]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.082     ; 0.059      ;
; 0.523  ; Memory:mem|DataOut[3]           ; MDR:mdr|MDR[3]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.742      ;
; 0.523  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.742      ;
; 0.524  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.743      ;
; 0.525  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.744      ;
; 0.533  ; AC:ac|AC[2]                     ; AC:ac|ACout[2]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.752      ;
; 0.551  ; AC:ac|AC[14]                    ; AC:ac|ACout[14]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.770      ;
; 0.554  ; AC:ac|AC[16]                    ; AC:ac|ACout[16]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.773      ;
; 0.569  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.788      ;
; 0.570  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.790      ;
; 0.572  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.791      ;
; 0.574  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; ALU:alu|alu_out[12]$latch       ; Memory:mem|Mem[15][12]          ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.192     ; 0.059      ;
; 0.575  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.794      ;
; 0.576  ; ALU:alu|alu_out[10]$latch       ; MAR:mar|MAR[10]                 ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.194     ; 0.059      ;
; 0.583  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.802      ;
; 0.586  ; ALU:alu|alu_out[9]$latch        ; Memory:mem|Mem[15][9]           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.204     ; 0.059      ;
; 0.595  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[1] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.814      ;
; 0.598  ; ALU:alu|alu_out[17]$latch       ; Memory:mem|Mem[15][17]          ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.216     ; 0.059      ;
; 0.599  ; ALU:alu|alu_out[16]$latch       ; Memory:mem|Mem[15][16]          ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.217     ; 0.059      ;
; 0.607  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rMem     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.826      ;
; 0.614  ; ALU:alu|alu_out[0]$latch        ; MAR:mar|MAR[0]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.232     ; 0.059      ;
; 0.615  ; ALU:alu|alu_out[2]$latch        ; MAR:mar|MAR[2]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.233     ; 0.059      ;
; 0.615  ; ALU:alu|alu_out[7]$latch        ; MAR:mar|MAR[7]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.233     ; 0.059      ;
; 0.617  ; ALU:alu|alu_out[8]$latch        ; MAR:mar|MAR[8]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.235     ; 0.059      ;
; 0.636  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|wIR      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.855      ;
; 0.649  ; Memory:mem|Mem[10][0]           ; Memory:mem|DataOut[0]           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.868      ;
; 0.651  ; Memory:mem|Mem[10][8]           ; Memory:mem|DataOut[8]           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.870      ;
; 0.672  ; Memory:mem|DataOut[14]          ; MDR:mdr|MDR[14]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.891      ;
; 0.675  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|incPC    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.894      ;
; 0.676  ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.895      ;
; 0.678  ; Memory:mem|DataOut[6]           ; MDR:mdr|MDR[6]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.897      ;
; 0.695  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rPC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.914      ;
; 0.698  ; ALU:alu|alu_out[4]$latch        ; Memory:mem|Mem[15][4]           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.316     ; 0.059      ;
; 0.701  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|wIR      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.920      ;
; 0.704  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rPC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.923      ;
; 0.705  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|incPC    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.924      ;
; 0.729  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.948      ;
; 0.735  ; AC:ac|AC[1]                     ; AC:ac|ACout[1]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.954      ;
; 0.755  ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.067      ; 0.979      ;
; 0.757  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.976      ;
; 0.760  ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.070      ; 0.987      ;
; 0.767  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.070      ; 0.994      ;
; 0.774  ; ALU:alu|alu_out[11]$latch       ; Memory:mem|Mem[12][11]          ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.072     ; 0.379      ;
; 0.775  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.994      ;
; 0.776  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 0.993      ;
; 0.780  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.070      ; 1.007      ;
; 0.784  ; ALU:alu|alu_out[6]$latch        ; Memory:mem|Mem[3][6]            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.082     ; 0.379      ;
; 0.787  ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.070      ; 1.014      ;
; 0.793  ; IR:ir|IR[1]                     ; IR:ir|IRout[1]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.012      ;
; 0.794  ; IR:ir|IR[13]                    ; IR:ir|IRout[13]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.013      ;
; 0.794  ; IR:ir|IR[12]                    ; IR:ir|IRout[12]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.013      ;
; 0.794  ; PC:pc|PC[10]                    ; PC:pc|PCout[10]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 1.012      ;
; 0.796  ; IR:ir|IR[11]                    ; IR:ir|IRout[11]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.015      ;
; 0.798  ; PC:pc|PC[1]                     ; PC:pc|PCout[1]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 1.015      ;
; 0.798  ; PC:pc|PC[0]                     ; PC:pc|PCout[0]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 1.015      ;
; 0.799  ; AC:ac|AC[5]                     ; AC:ac|ACout[5]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.057      ; 1.013      ;
; 0.801  ; MAR:mar|MAR[10]                 ; MAR:mar|MARout[10]~reg0         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.064      ; 1.022      ;
; 0.801  ; PC:pc|PC[7]                     ; PC:pc|PCout[7]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 1.018      ;
; 0.824  ; AC:ac|AC[10]                    ; AC:ac|ACout[10]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.057      ; 1.038      ;
; 0.824  ; AC:ac|AC[7]                     ; AC:ac|ACout[7]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.057      ; 1.038      ;
; 0.825  ; PC:pc|PC[4]                     ; PC:pc|PCout[4]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 1.042      ;
; 0.827  ; PC:pc|PC[12]                    ; PC:pc|PCout[12]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 1.045      ;
; 0.830  ; Memory:mem|Mem[10][4]           ; Memory:mem|DataOut[4]           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.049      ;
; 0.844  ; PC:pc|PC[7]                     ; PC:pc|PC[8]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.063      ;
; 0.844  ; PC:pc|PC[9]                     ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.063      ;
; 0.845  ; PC:pc|PC[5]                     ; PC:pc|PC[6]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.064      ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                            ;
+--------+-------------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                     ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; -0.191 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.026      ; 3.211      ;
; -0.191 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.026      ; 3.211      ;
; -0.184 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[0]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.027      ; 3.219      ;
; -0.182 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.025      ; 3.219      ;
; -0.182 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.025      ; 3.219      ;
; -0.180 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.025      ; 3.221      ;
; -0.178 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.025      ; 3.223      ;
; -0.177 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.025      ; 3.224      ;
; -0.177 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.025      ; 3.224      ;
; -0.159 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.023      ; 3.240      ;
; -0.159 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.023      ; 3.240      ;
; -0.113 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ZeroOne      ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.027      ; 3.290      ;
; -0.060 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[3]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.028      ; 3.344      ;
; -0.029 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.025      ; 3.372      ;
; -0.029 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|enableOut    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.025      ; 3.372      ;
; 0.008  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|RS           ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.027      ; 3.411      ;
; 0.015  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[7]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.027      ; 3.418      ;
; 0.023  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[6]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.027      ; 3.426      ;
; 0.043  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[2]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.026      ; 3.445      ;
; 0.051  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.028      ; 3.455      ;
; 0.056  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[4]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.026      ; 3.458      ;
; 0.067  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.023      ; 3.466      ;
; 0.082  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[1]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.026      ; 3.484      ;
; 0.113  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 3.023      ; 3.512      ;
; 0.268  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.023      ; 3.167      ;
; 0.268  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.023      ; 3.167      ;
; 0.302  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ZeroOne      ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.027      ; 3.205      ;
; 0.309  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.025      ; 3.210      ;
; 0.309  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.025      ; 3.210      ;
; 0.309  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.025      ; 3.210      ;
; 0.309  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.025      ; 3.210      ;
; 0.309  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.025      ; 3.210      ;
; 0.309  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.025      ; 3.210      ;
; 0.320  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.026      ; 3.222      ;
; 0.320  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.026      ; 3.222      ;
; 0.333  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[0]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.027      ; 3.236      ;
; 0.358  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LCD_Driver:lcd|dataOut[3]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.386  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[3]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.028      ; 3.290      ;
; 0.433  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[7]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.027      ; 3.336      ;
; 0.434  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|RS           ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.027      ; 3.337      ;
; 0.439  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[6]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.027      ; 3.342      ;
; 0.457  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.023      ; 3.356      ;
; 0.466  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[2]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.026      ; 3.368      ;
; 0.468  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[4]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.026      ; 3.370      ;
; 0.480  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.023      ; 3.379      ;
; 0.502  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[1]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.026      ; 3.404      ;
; 0.506  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.025      ; 3.407      ;
; 0.506  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|enableOut    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.025      ; 3.407      ;
; 0.564  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 3.028      ; 3.468      ;
; 0.649  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.868      ;
; 0.759  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.978      ;
; 0.810  ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.028      ;
; 0.848  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.066      ;
; 0.878  ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.096      ;
; 0.878  ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.096      ;
; 0.892  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.389      ; 1.458      ;
; 0.910  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.129      ;
; 0.938  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.157      ;
; 0.943  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.160      ;
; 0.943  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.160      ;
; 0.943  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.162      ;
; 0.948  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.167      ;
; 0.957  ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.176      ;
; 0.973  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.386      ; 1.536      ;
; 0.988  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.207      ;
; 0.989  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.206      ;
; 1.024  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.243      ;
; 1.043  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.059      ; 1.259      ;
; 1.060  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.281      ;
; 1.097  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.387      ; 1.661      ;
; 1.126  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.345      ;
; 1.141  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.065      ; 1.363      ;
; 1.182  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.401      ;
; 1.214  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.433      ;
; 1.214  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.434      ;
; 1.216  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.436      ;
; 1.218  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.436      ;
; 1.239  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.456      ;
; 1.246  ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.464      ;
; 1.251  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[2]     ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.389      ; 1.817      ;
; 1.290  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.508      ;
; 1.290  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.508      ;
; 1.291  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.512      ;
; 1.292  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.513      ;
; 1.296  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.515      ;
; 1.296  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.515      ;
; 1.296  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.513      ;
; 1.296  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.059      ; 1.512      ;
; 1.296  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.517      ;
; 1.298  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.517      ;
; 1.298  ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.519      ;
+--------+-------------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCD_Driver:lcd|ienable'                                                                                             ;
+-------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; 0.283 ; Memory:mem|DataOut[14] ; LCD_Driver:lcd|iDataIn[14] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.750      ; 0.553      ;
; 0.283 ; Memory:mem|DataOut[10] ; LCD_Driver:lcd|iDataIn[10] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.749      ; 0.552      ;
; 0.284 ; Memory:mem|DataOut[6]  ; LCD_Driver:lcd|iDataIn[6]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.749      ; 0.553      ;
; 0.287 ; Memory:mem|DataOut[2]  ; LCD_Driver:lcd|iDataIn[2]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.745      ; 0.552      ;
; 0.315 ; Memory:mem|DataOut[16] ; LCD_Driver:lcd|iDataIn[16] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.718      ; 0.553      ;
; 0.315 ; Memory:mem|DataOut[17] ; LCD_Driver:lcd|iDataIn[17] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.717      ; 0.552      ;
; 0.334 ; Memory:mem|DataOut[0]  ; LCD_Driver:lcd|iDataIn[0]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.697      ; 0.551      ;
; 0.337 ; Memory:mem|DataOut[1]  ; LCD_Driver:lcd|iDataIn[1]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.697      ; 0.554      ;
; 0.337 ; Memory:mem|DataOut[9]  ; LCD_Driver:lcd|iDataIn[9]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.695      ; 0.552      ;
; 0.337 ; Memory:mem|DataOut[4]  ; LCD_Driver:lcd|iDataIn[4]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.695      ; 0.552      ;
; 0.477 ; Memory:mem|DataOut[8]  ; LCD_Driver:lcd|iDataIn[8]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.707      ; 0.704      ;
; 0.545 ; Memory:mem|DataOut[7]  ; LCD_Driver:lcd|iDataIn[7]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.579      ; 0.644      ;
; 0.547 ; Memory:mem|DataOut[3]  ; LCD_Driver:lcd|iDataIn[3]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.578      ; 0.645      ;
; 0.556 ; Memory:mem|DataOut[13] ; LCD_Driver:lcd|iDataIn[13] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.568      ; 0.644      ;
; 0.556 ; Memory:mem|DataOut[5]  ; LCD_Driver:lcd|iDataIn[5]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.568      ; 0.644      ;
; 0.558 ; Memory:mem|DataOut[11] ; LCD_Driver:lcd|iDataIn[11] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.579      ; 0.657      ;
; 0.558 ; Memory:mem|DataOut[15] ; LCD_Driver:lcd|iDataIn[15] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.579      ; 0.657      ;
; 0.566 ; Memory:mem|DataOut[12] ; LCD_Driver:lcd|iDataIn[12] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.569      ; 0.655      ;
+-------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                    ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 1.413 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.415      ; 1.848      ;
; 1.477 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.415      ; 1.912      ;
; 1.496 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.233      ; 1.749      ;
; 1.505 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.417      ; 1.942      ;
; 1.526 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.409      ; 1.955      ;
; 1.568 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.410      ; 1.998      ;
; 1.588 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.414      ; 2.022      ;
; 1.645 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.372      ; 2.037      ;
; 1.708 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.410      ; 2.138      ;
; 1.732 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.258      ; 2.010      ;
; 1.745 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.412      ; 2.177      ;
; 1.753 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.385      ; 2.158      ;
; 1.763 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.325      ; 1.608      ;
; 1.764 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.244      ; 2.028      ;
; 1.779 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.259      ; 2.058      ;
; 1.781 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.253      ; 2.054      ;
; 1.801 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.236      ; 2.057      ;
; 1.801 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.239      ; 2.060      ;
; 1.836 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.399      ; 2.255      ;
; 1.840 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.377      ; 2.237      ;
; 1.870 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.368      ; 2.258      ;
; 1.895 ; IR:ir|IRout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.480      ; 1.895      ;
; 1.920 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.406      ; 2.346      ;
; 1.927 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.401      ; 2.348      ;
; 1.932 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.535      ; 2.487      ;
; 1.950 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.238      ; 2.208      ;
; 1.954 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.325      ; 1.799      ;
; 1.970 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.243      ; 2.233      ;
; 2.024 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.398      ; 2.442      ;
; 2.027 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.241      ; 2.288      ;
; 2.038 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.324      ; 1.882      ;
; 2.041 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.265      ; 2.326      ;
; 2.050 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.393      ; 2.463      ;
; 2.060 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.394      ; 2.474      ;
; 2.088 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.480      ; 2.088      ;
; 2.109 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.302      ; 1.931      ;
; 2.128 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.441      ; 2.089      ;
; 2.142 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.254      ; 2.416      ;
; 2.150 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.481      ; 2.151      ;
; 2.157 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.483      ; 2.160      ;
; 2.164 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.530      ; 2.714      ;
; 2.186 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.326      ; 2.032      ;
; 2.198 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.482      ; 2.200      ;
; 2.199 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.601      ; 2.320      ;
; 2.199 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.326      ; 2.045      ;
; 2.204 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.325      ; 2.049      ;
; 2.209 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.238      ; 2.467      ;
; 2.222 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.390      ; 2.632      ;
; 2.249 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.270      ; 2.539      ;
; 2.250 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.324      ; 2.094      ;
; 2.250 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.373      ; 2.643      ;
; 2.266 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.454      ; 2.240      ;
; 2.282 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.482      ; 2.284      ;
; 2.288 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.432      ; 2.240      ;
; 2.290 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.456      ; 2.266      ;
; 2.296 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.481      ; 2.297      ;
; 2.301 ; PC:pc|PCout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.302      ; 2.123      ;
; 2.314 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.303      ; 2.137      ;
; 2.320 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.441      ; 2.281      ;
; 2.323 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.437      ; 2.280      ;
; 2.349 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.470      ; 2.339      ;
; 2.349 ; AC:ac|ACout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.483      ; 2.352      ;
; 2.351 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.324      ; 2.195      ;
; 2.352 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.302      ; 2.174      ;
; 2.353 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.487      ; 2.360      ;
; 2.357 ; AC:ac|ACout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.481      ; 2.358      ;
; 2.362 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.297      ; 2.179      ;
; 2.379 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.481      ; 2.380      ;
; 2.391 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.482      ; 2.393      ;
; 2.393 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.601      ; 2.514      ;
; 2.399 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.302      ; 2.221      ;
; 2.413 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.324      ; 2.257      ;
; 2.450 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.302      ; 2.272      ;
; 2.453 ; PC:pc|PCout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.463      ; 2.436      ;
; 2.454 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.326      ; 2.300      ;
; 2.469 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.325      ; 2.314      ;
; 2.472 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.303      ; 2.295      ;
; 2.486 ; AC:ac|ACout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.456      ; 2.462      ;
; 2.488 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.481      ; 2.489      ;
; 2.499 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.302      ; 2.321      ;
; 2.508 ; MDR:mdr|MDRout[3]~reg0         ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.308      ; 2.336      ;
; 2.511 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.349      ;
; 2.514 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.481      ; 2.515      ;
; 2.515 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.437      ; 2.472      ;
; 2.533 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.482      ; 2.535      ;
; 2.538 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.303      ; 2.361      ;
; 2.542 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.324      ; 2.386      ;
; 2.543 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.487      ; 2.550      ;
; 2.545 ; PC:pc|PCout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.470      ; 2.535      ;
; 2.545 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.302      ; 2.367      ;
; 2.546 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.482      ; 2.548      ;
; 2.547 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.443      ; 2.510      ;
; 2.551 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.441      ; 2.512      ;
; 2.563 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.302      ; 2.385      ;
; 2.565 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.481      ; 2.566      ;
; 2.568 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.325      ; 2.413      ;
; 2.573 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.325      ; 2.418      ;
; 2.575 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.602      ; 2.697      ;
; 2.581 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.325      ; 2.426      ;
; 2.584 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.308      ; 2.412      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[10]                        ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[0]|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[3]|clk          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[4]|clk          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|enableOut|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|ienable|clk             ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|irst|clk                ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|ZeroOne|clk             ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[0]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[1]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[2]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[3]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[4]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[7]|clk           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[0]|clk        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[1]|clk        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[1]|clk            ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[3]|clk            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCD_Driver:lcd|ienable'                                                           ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[14]   ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[10]   ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[2]    ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[6]    ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[14]|datac        ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[10]|datac        ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[2]|datac         ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[6]|datac         ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[1]    ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[9]    ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[16]   ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[17]   ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[4]    ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[1]|datac         ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[9]|datac         ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[0]    ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[16]|datac        ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[17]|datac        ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[4]|datac         ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[0]|datac         ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[8]    ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[8]|datac         ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[12]|datad        ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[13]|datad        ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[5]|datad         ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[15]|datad        ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[7]|datad         ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[11]|datad        ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[3]|datad         ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|inclk[0] ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|outclk   ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[12]   ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[13]   ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[5]    ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[15]   ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[7]    ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[11]   ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable|q                ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[11]   ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[3]    ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[15]   ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[7]    ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[12]   ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[13]   ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[5]    ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|inclk[0] ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|outclk   ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[11]|datad        ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[3]|datad         ;
; 0.622 ; 0.622        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[15]|datad        ;
; 0.622 ; 0.622        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[7]|datad         ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[12]|datad        ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[13]|datad        ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[5]|datad         ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[8]|datac         ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[8]    ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[0]|datac         ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[16]|datac        ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[17]|datac        ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[4]|datac         ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[0]    ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[16]   ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[17]   ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[4]    ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[1]|datac         ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[9]|datac         ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[1]    ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[9]    ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[10]|datac        ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[2]|datac         ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[6]|datac         ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[10]   ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[2]    ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[6]    ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[14]|datac        ;
; 0.634 ; 0.634        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[14]   ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                              ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|dataa      ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datac      ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datac      ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datac      ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datac      ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|dataa      ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 4.392 ; 4.958 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 3.788 ; 4.334 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -1.080 ; -1.519 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -1.547 ; -2.124 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.948 ; 6.931 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.663 ; 6.651 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.755 ; 6.765 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.818 ; 6.824 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.732 ; 6.761 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.737 ; 6.807 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.737 ; 6.807 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.948 ; 6.931 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.574 ; 6.630 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.918 ; 6.931 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.598 ; 6.618 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 4.442 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 4.496 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.392 ; 6.445 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.478 ; 6.466 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.565 ; 6.575 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.625 ; 6.631 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.543 ; 6.571 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.548 ; 6.615 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.548 ; 6.615 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.751 ; 6.735 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.392 ; 6.445 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.722 ; 6.734 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.415 ; 6.433 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 4.353 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 4.405 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                    ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note                                                          ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; 138.39 MHz ; 138.39 MHz      ; clkDiv:U0|clkOut      ;                                                               ;
; 265.04 MHz ; 265.04 MHz      ; clkDiv10Khz:U1|clkOut ;                                                               ;
; 302.57 MHz ; 250.0 MHz       ; clk                   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ControlBlock:ctrlBlock|eALU ; -5.104 ; -74.520       ;
; clkDiv:U0|clkOut            ; -3.777 ; -1445.339     ;
; clkDiv10Khz:U1|clkOut       ; -2.773 ; -63.023       ;
; clk                         ; -2.305 ; -71.973       ;
; LCD_Driver:lcd|ienable      ; -0.633 ; -9.732        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.309 ; -0.350        ;
; clkDiv:U0|clkOut            ; -0.242 ; -0.242        ;
; clkDiv10Khz:U1|clkOut       ; -0.172 ; -1.611        ;
; LCD_Driver:lcd|ienable      ; 0.363  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 1.304  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -57.000       ;
; clkDiv:U0|clkOut            ; -1.000 ; -503.000      ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -26.000       ;
; LCD_Driver:lcd|ienable      ; 0.431  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 0.434  ; 0.000         ;
+-----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                             ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -5.104 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 4.544      ;
; -5.074 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 4.514      ;
; -4.773 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 4.219      ;
; -4.684 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.129      ; 4.126      ;
; -4.676 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 4.122      ;
; -4.658 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.147      ; 4.504      ;
; -4.635 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 4.081      ;
; -4.633 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.158      ; 4.464      ;
; -4.625 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.129      ; 4.067      ;
; -4.568 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.140      ; 4.410      ;
; -4.557 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 3.997      ;
; -4.552 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.148      ; 4.407      ;
; -4.546 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.128      ; 3.987      ;
; -4.543 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.147      ; 4.389      ;
; -4.531 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.038      ; 4.346      ;
; -4.522 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.148      ; 4.377      ;
; -4.518 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.158      ; 4.349      ;
; -4.473 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.919      ;
; -4.470 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.916      ;
; -4.460 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.140      ; 4.302      ;
; -4.460 ; PC:pc|PCout[6]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.136      ; 3.909      ;
; -4.445 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.891      ;
; -4.430 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.129      ; 3.872      ;
; -4.427 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.873      ;
; -4.416 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.038      ; 4.231      ;
; -4.386 ; PC:pc|PCout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.832      ;
; -4.378 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.824      ;
; -4.376 ; IR:ir|IRout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.129      ; 3.818      ;
; -4.367 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.233      ; 4.457      ;
; -4.337 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.010      ; 4.143      ;
; -4.337 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.233      ; 4.427      ;
; -4.327 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.773      ;
; -4.326 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.772      ;
; -4.323 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.769      ;
; -4.302 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.153      ; 4.154      ;
; -4.295 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.741      ;
; -4.290 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.007      ; 4.099      ;
; -4.289 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.735      ;
; -4.289 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.735      ;
; -4.284 ; PC:pc|PCout[9]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.136      ; 3.733      ;
; -4.277 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.164      ; 4.114      ;
; -4.274 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.136      ; 3.723      ;
; -4.252 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.153      ; 4.104      ;
; -4.244 ; MDR:mdr|MDRout[5]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.690      ;
; -4.239 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.010      ; 4.045      ;
; -4.236 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.682      ;
; -4.227 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.164      ; 4.064      ;
; -4.221 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.154      ; 4.082      ;
; -4.217 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.663      ;
; -4.214 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.660      ;
; -4.212 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.146      ; 4.060      ;
; -4.210 ; IR:ir|IRout[11]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.128      ; 3.651      ;
; -4.197 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.007      ; 4.006      ;
; -4.193 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.639      ;
; -4.190 ; MDR:mdr|MDRout[4]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.636      ;
; -4.183 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.149      ; 4.031      ;
; -4.180 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.626      ;
; -4.175 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.044      ; 3.996      ;
; -4.162 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.146      ; 4.010      ;
; -4.158 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.160      ; 3.991      ;
; -4.132 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.150      ; 3.989      ;
; -4.130 ; MDR:mdr|MDRout[7]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.576      ;
; -4.125 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.044      ; 3.946      ;
; -4.124 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.154      ; 3.985      ;
; -4.123 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.149      ; 3.971      ;
; -4.098 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.160      ; 3.931      ;
; -4.093 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 3.533      ;
; -4.093 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.142      ; 3.937      ;
; -4.085 ; MDR:mdr|MDRout[6]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.531      ;
; -4.083 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.154      ; 3.944      ;
; -4.083 ; PC:pc|PCout[6]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.156      ; 3.938      ;
; -4.078 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.524      ;
; -4.074 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.153      ; 3.926      ;
; -4.073 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.150      ; 3.930      ;
; -4.068 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.514      ;
; -4.068 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.153      ; 3.920      ;
; -4.064 ; IR:ir|IRout[9]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.510      ;
; -4.058 ; PC:pc|PCout[6]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.167      ; 3.898      ;
; -4.056 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.040      ; 3.873      ;
; -4.049 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.164      ; 3.886      ;
; -4.043 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.164      ; 3.880      ;
; -4.040 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.142      ; 3.884      ;
; -4.036 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.239      ; 4.132      ;
; -4.035 ; IR:ir|IRout[4]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.481      ;
; -4.031 ; PC:pc|PCout[11]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.132      ; 3.476      ;
; -4.022 ; MDR:mdr|MDRout[8]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.136      ; 3.471      ;
; -4.020 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.147      ; 3.866      ;
; -4.016 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.153      ; 3.868      ;
; -4.005 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.148      ; 3.860      ;
; -3.999 ; IR:ir|IRout[2]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.149      ; 3.847      ;
; -3.996 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.040      ; 3.813      ;
; -3.996 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.147      ; 3.842      ;
; -3.995 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.158      ; 3.826      ;
; -3.994 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.149      ; 3.850      ;
; -3.993 ; PC:pc|PCout[6]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.149      ; 3.844      ;
; -3.991 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.164      ; 3.828      ;
; -3.991 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.146      ; 3.839      ;
; -3.989 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.148      ; 3.836      ;
; -3.981 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.016      ; 3.793      ;
; -3.979 ; IR:ir|IRout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.133      ; 3.425      ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                           ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; -3.777 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.706      ;
; -3.772 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.710      ;
; -3.772 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.710      ;
; -3.772 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.710      ;
; -3.772 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][4]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.710      ;
; -3.772 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][12]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.710      ;
; -3.772 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][10]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.710      ;
; -3.751 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.688      ;
; -3.751 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[2][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.688      ;
; -3.733 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.666      ;
; -3.707 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 4.636      ;
; -3.688 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[1][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.626      ;
; -3.688 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[1][6]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.626      ;
; -3.688 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[1][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.626      ;
; -3.688 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[1][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.057     ; 4.626      ;
; -3.677 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.609      ;
; -3.676 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.609      ;
; -3.676 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.609      ;
; -3.632 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.564      ;
; -3.620 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.553      ;
; -3.588 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.522      ;
; -3.588 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.522      ;
; -3.588 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.522      ;
; -3.588 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][4]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.522      ;
; -3.588 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][12]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.522      ;
; -3.588 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][10]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.522      ;
; -3.583 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.517      ;
; -3.583 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.517      ;
; -3.583 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.517      ;
; -3.583 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][4]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.517      ;
; -3.583 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][12]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.517      ;
; -3.583 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][10]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.517      ;
; -3.581 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][6]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 4.524      ;
; -3.581 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][14]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 4.524      ;
; -3.581 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][10]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 4.524      ;
; -3.581 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][2]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 4.524      ;
; -3.581 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 4.524      ;
; -3.581 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][4]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 4.524      ;
; -3.581 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][12]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 4.524      ;
; -3.569 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.502      ;
; -3.567 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.500      ;
; -3.567 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[2][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.500      ;
; -3.562 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.495      ;
; -3.562 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[2][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.495      ;
; -3.549 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 4.481      ;
; -3.549 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.485      ;
; -3.549 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][11]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.485      ;
; -3.549 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.485      ;
; -3.549 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][15]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.485      ;
; -3.549 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.485      ;
; -3.549 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.485      ;
; -3.549 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.485      ;
; -3.549 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][9]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.485      ;
; -3.549 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[7][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.485      ;
; -3.547 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 4.489      ;
; -3.541 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.477      ;
; -3.541 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][11]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.477      ;
; -3.541 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.477      ;
; -3.541 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][15]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.477      ;
; -3.541 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.477      ;
; -3.541 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[5][9]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.477      ;
; -3.533 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.470      ;
; -3.533 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.470      ;
; -3.533 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.470      ;
; -3.533 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.470      ;
; -3.533 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.470      ;
; -3.533 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.470      ;
; -3.533 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.470      ;
; -3.533 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.470      ;
; -3.533 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.470      ;
; -3.533 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.470      ;
; -3.533 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[10][2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 4.470      ;
; -3.523 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][16]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.459      ;
; -3.523 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][17]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.459      ;
; -3.523 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.459      ;
; -3.523 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][11]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.459      ;
; -3.523 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.459      ;
; -3.523 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][15]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.459      ;
; -3.523 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.459      ;
; -3.523 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.459      ;
; -3.523 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.459      ;
; -3.523 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][9]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.459      ;
; -3.523 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[0][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.459      ;
; -3.510 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.443      ;
; -3.504 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[1][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.438      ;
; -3.504 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[1][6]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.438      ;
; -3.504 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[1][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.438      ;
; -3.504 ; MAR:mar|MARout[11]~reg0 ; Memory:mem|Mem[1][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.438      ;
; -3.499 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[1][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.433      ;
; -3.499 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[1][6]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.433      ;
; -3.499 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[1][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.433      ;
; -3.499 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[1][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.433      ;
; -3.489 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.422      ;
; -3.489 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.422      ;
; -3.489 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.422      ;
; -3.489 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.422      ;
; -3.489 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.422      ;
; -3.489 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 4.422      ;
; -3.479 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.056     ; 4.418      ;
; -3.479 ; MAR:mar|MARout[7]~reg0  ; Memory:mem|Mem[14][6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.056     ; 4.418      ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                      ;
+--------+--------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.773 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.710      ;
; -2.765 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.703      ;
; -2.733 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.670      ;
; -2.630 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.568      ;
; -2.630 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.568      ;
; -2.612 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.550      ;
; -2.612 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.550      ;
; -2.598 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.538      ;
; -2.598 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.535      ;
; -2.590 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.528      ;
; -2.579 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.519      ;
; -2.567 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.503      ;
; -2.558 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.495      ;
; -2.553 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.489      ;
; -2.544 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.483      ;
; -2.541 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.481      ;
; -2.541 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.481      ;
; -2.541 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.481      ;
; -2.541 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.481      ;
; -2.541 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.481      ;
; -2.541 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.481      ;
; -2.528 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.466      ;
; -2.528 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.466      ;
; -2.523 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.463      ;
; -2.523 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.463      ;
; -2.523 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.463      ;
; -2.523 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.463      ;
; -2.523 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.463      ;
; -2.523 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.463      ;
; -2.519 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.456      ;
; -2.519 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.456      ;
; -2.515 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.454      ;
; -2.514 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.453      ;
; -2.498 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.058     ; 3.435      ;
; -2.457 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.398      ;
; -2.439 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.379      ;
; -2.439 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.379      ;
; -2.439 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.379      ;
; -2.439 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.379      ;
; -2.439 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.379      ;
; -2.439 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.379      ;
; -2.437 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.375      ;
; -2.437 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.375      ;
; -2.423 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.363      ;
; -2.398 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.337      ;
; -2.385 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.324      ;
; -2.378 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.317      ;
; -2.377 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.316      ;
; -2.370 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.308      ;
; -2.370 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.308      ;
; -2.370 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.310      ;
; -2.369 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.309      ;
; -2.368 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.309      ;
; -2.365 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.304      ;
; -2.365 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.304      ;
; -2.353 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.294      ;
; -2.352 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.293      ;
; -2.352 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.293      ;
; -2.349 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.290      ;
; -2.349 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.288      ;
; -2.348 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.289      ;
; -2.348 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.288      ;
; -2.348 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.288      ;
; -2.348 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.288      ;
; -2.348 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.288      ;
; -2.348 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.288      ;
; -2.348 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.288      ;
; -2.347 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.288      ;
; -2.347 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.283      ;
; -2.345 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.283      ;
; -2.345 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.281      ;
; -2.344 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.282      ;
; -2.343 ; LCD_Driver:lcd|bitNum[6] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.282      ;
; -2.341 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.279      ;
; -2.341 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.281      ;
; -2.340 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.278      ;
; -2.338 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.276      ;
; -2.338 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.276      ;
; -2.338 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.277      ;
; -2.337 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.276      ;
; -2.332 ; LCD_Driver:lcd|bitNum[6] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.272      ;
; -2.317 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.258      ;
; -2.312 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.252      ;
; -2.312 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.252      ;
; -2.309 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.248      ;
; -2.300 ; LCD_Driver:lcd|bitNum[6] ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 3.239      ;
; -2.279 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 3.220      ;
; -2.279 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.217      ;
; -2.279 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.217      ;
; -2.275 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.215      ;
; -2.271 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 3.213      ;
; -2.265 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.205      ;
; -2.264 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.204      ;
; -2.261 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.201      ;
; -2.261 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.201      ;
; -2.260 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.200      ;
; -2.258 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.198      ;
; -2.258 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 3.198      ;
; -2.252 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 3.195      ;
; -2.248 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.186      ;
+--------+--------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.305 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.246      ;
; -2.276 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.217      ;
; -2.274 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.215      ;
; -2.234 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.175      ;
; -2.223 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.164      ;
; -2.222 ; clkDiv:U0|count1[20]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 3.162      ;
; -2.151 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.092      ;
; -2.148 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.089      ;
; -2.144 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.085      ;
; -2.139 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.080      ;
; -2.103 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 3.044      ;
; -2.084 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.025      ;
; -2.084 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.025      ;
; -2.082 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 3.022      ;
; -2.077 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.018      ;
; -2.066 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.006      ;
; -2.063 ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.004      ;
; -2.054 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.994      ;
; -2.048 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.989      ;
; -2.046 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.986      ;
; -2.043 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.984      ;
; -2.034 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.975      ;
; -2.021 ; clkDiv:U0|count1[21]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.961      ;
; -2.005 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.946      ;
; -1.998 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.939      ;
; -1.991 ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.932      ;
; -1.990 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.931      ;
; -1.978 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.919      ;
; -1.978 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.919      ;
; -1.978 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.919      ;
; -1.978 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.919      ;
; -1.974 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.915      ;
; -1.970 ; clkDiv:U0|count1[12]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.911      ;
; -1.962 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.903      ;
; -1.960 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.901      ;
; -1.959 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.900      ;
; -1.959 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.900      ;
; -1.959 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.900      ;
; -1.953 ; clkDiv:U0|count1[16]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.893      ;
; -1.951 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.891      ;
; -1.947 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.888      ;
; -1.947 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.888      ;
; -1.947 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.888      ;
; -1.940 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.881      ;
; -1.930 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.870      ;
; -1.906 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.847      ;
; -1.880 ; clkDiv:U0|count1[25]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.820      ;
; -1.876 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.816      ;
; -1.873 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.814      ;
; -1.868 ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.809      ;
; -1.867 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.807      ;
; -1.866 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.806      ;
; -1.866 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.806      ;
; -1.865 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.806      ;
; -1.865 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.806      ;
; -1.864 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.805      ;
; -1.863 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.804      ;
; -1.863 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.804      ;
; -1.863 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.804      ;
; -1.858 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.799      ;
; -1.855 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.796      ;
; -1.854 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.795      ;
; -1.853 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.794      ;
; -1.852 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.793      ;
; -1.852 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.793      ;
; -1.852 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.793      ;
; -1.846 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.787      ;
; -1.845 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.786      ;
; -1.844 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.785      ;
; -1.844 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.785      ;
; -1.844 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.785      ;
; -1.836 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.777      ;
; -1.835 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.776      ;
; -1.835 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.776      ;
; -1.835 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.776      ;
; -1.818 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.759      ;
; -1.815 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.756      ;
; -1.810 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.751      ;
; -1.808 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.749      ;
; -1.807 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.748      ;
; -1.804 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[5]       ; clk          ; clk         ; 1.000        ; -0.054     ; 2.745      ;
; -1.800 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[10]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.741      ;
; -1.798 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[11]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.739      ;
; -1.797 ; clkDiv:U0|count1[14]      ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.737      ;
; -1.797 ; clkDiv:U0|count1[14]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.737      ;
; -1.797 ; clkDiv:U0|count1[14]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.737      ;
; -1.789 ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.730      ;
; -1.788 ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.729      ;
; -1.788 ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.729      ;
; -1.785 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[13]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.726      ;
; -1.784 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.725      ;
; -1.783 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.724      ;
; -1.783 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.724      ;
; -1.781 ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.722      ;
; -1.781 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.722      ;
; -1.779 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.720      ;
; -1.777 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.718      ;
; -1.776 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.716      ;
; -1.775 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[5]       ; clk          ; clk         ; 1.000        ; -0.054     ; 2.716      ;
; -1.773 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[5]       ; clk          ; clk         ; 1.000        ; -0.054     ; 2.714      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCD_Driver:lcd|ienable'                                                                                              ;
+--------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; -0.633 ; Memory:mem|DataOut[12] ; LCD_Driver:lcd|iDataIn[12] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.236      ; 0.674      ;
; -0.628 ; Memory:mem|DataOut[11] ; LCD_Driver:lcd|iDataIn[11] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.245      ; 0.677      ;
; -0.624 ; Memory:mem|DataOut[15] ; LCD_Driver:lcd|iDataIn[15] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.246      ; 0.677      ;
; -0.624 ; Memory:mem|DataOut[5]  ; LCD_Driver:lcd|iDataIn[5]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.235      ; 0.667      ;
; -0.619 ; Memory:mem|DataOut[13] ; LCD_Driver:lcd|iDataIn[13] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.235      ; 0.665      ;
; -0.618 ; Memory:mem|DataOut[7]  ; LCD_Driver:lcd|iDataIn[7]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.246      ; 0.667      ;
; -0.617 ; Memory:mem|DataOut[3]  ; LCD_Driver:lcd|iDataIn[3]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.244      ; 0.668      ;
; -0.615 ; Memory:mem|DataOut[8]  ; LCD_Driver:lcd|iDataIn[8]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.358      ; 0.679      ;
; -0.502 ; Memory:mem|DataOut[4]  ; LCD_Driver:lcd|iDataIn[4]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.344      ; 0.549      ;
; -0.500 ; Memory:mem|DataOut[0]  ; LCD_Driver:lcd|iDataIn[0]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.346      ; 0.547      ;
; -0.496 ; Memory:mem|DataOut[1]  ; LCD_Driver:lcd|iDataIn[1]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.346      ; 0.551      ;
; -0.494 ; Memory:mem|DataOut[9]  ; LCD_Driver:lcd|iDataIn[9]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.345      ; 0.549      ;
; -0.474 ; Memory:mem|DataOut[16] ; LCD_Driver:lcd|iDataIn[16] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.368      ; 0.550      ;
; -0.471 ; Memory:mem|DataOut[17] ; LCD_Driver:lcd|iDataIn[17] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.367      ; 0.549      ;
; -0.456 ; Memory:mem|DataOut[6]  ; LCD_Driver:lcd|iDataIn[6]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.388      ; 0.550      ;
; -0.455 ; Memory:mem|DataOut[2]  ; LCD_Driver:lcd|iDataIn[2]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.384      ; 0.549      ;
; -0.454 ; Memory:mem|DataOut[10] ; LCD_Driver:lcd|iDataIn[10] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.388      ; 0.547      ;
; -0.452 ; Memory:mem|DataOut[14] ; LCD_Driver:lcd|iDataIn[14] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.389      ; 0.550      ;
+--------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.309 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 2.217      ; 2.262      ;
; -0.041 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 2.219      ; 2.532      ;
; 0.161  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 2.217      ; 2.232      ;
; 0.347  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.347  ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.392  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 2.219      ; 2.465      ;
; 0.499  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.501  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.502  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.511  ; clkDiv:U0|count1[16]      ; clkDiv:U0|count1[16]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv:U0|count1[14]      ; clkDiv:U0|count1[14]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.517  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.636  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.835      ;
; 0.637  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.836      ;
; 0.744  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.746  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.746  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.944      ;
; 0.748  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.751  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.949      ;
; 0.752  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.756  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.756  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.758  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.957      ;
; 0.760  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.761  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.766  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.766  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.964      ;
; 0.768  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.769  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.769  ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.770  ; clkDiv:U0|count1[14]      ; clkDiv:U0|count1[16]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.770  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.773  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.773  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.773  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.773  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.971      ;
; 0.773  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.779  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.782  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.981      ;
; 0.833  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.835  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.034      ;
; 0.837  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.035      ;
; 0.840  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.039      ;
; 0.842  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.041      ;
; 0.842  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.040      ;
; 0.844  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.042      ;
; 0.845  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.845  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.848  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.848  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.848  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.046      ;
; 0.849  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.849  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.849  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.849  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.852  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.854  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.052      ;
; 0.855  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.855  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.855  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.053      ;
; 0.856  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.856  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.054      ;
; 0.856  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.055      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                        ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.242 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 2.440      ; 2.542      ;
; 0.220  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 2.440      ; 2.504      ;
; 0.312  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[0] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; ControlBlock:ctrlBlock|rAC      ; ControlBlock:ctrlBlock|rAC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; ControlBlock:ctrlBlock|rIR      ; ControlBlock:ctrlBlock|rIR      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.339  ; AC:ac|AC[11]                    ; AC:ac|ACout[11]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.537      ;
; 0.340  ; AC:ac|AC[15]                    ; AC:ac|ACout[15]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.538      ;
; 0.341  ; IR:ir|IR[16]                    ; IR:ir|IRout[16]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.539      ;
; 0.341  ; AC:ac|AC[13]                    ; AC:ac|ACout[13]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.539      ;
; 0.341  ; AC:ac|AC[12]                    ; AC:ac|ACout[12]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.539      ;
; 0.349  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.547      ;
; 0.400  ; ALU:alu|alu_out[14]$latch       ; IR:ir|IR[14]                    ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.011     ; 0.053      ;
; 0.401  ; ALU:alu|alu_out[1]$latch        ; AC:ac|AC[1]                     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.012     ; 0.053      ;
; 0.404  ; ALU:alu|alu_out[3]$latch        ; MAR:mar|MAR[3]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.015     ; 0.053      ;
; 0.407  ; ALU:alu|alu_out[11]$latch       ; MAR:mar|MAR[11]                 ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.018     ; 0.053      ;
; 0.420  ; ALU:alu|alu_out[6]$latch        ; MAR:mar|MAR[6]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.031     ; 0.053      ;
; 0.420  ; ALU:alu|alu_out[5]$latch        ; MAR:mar|MAR[5]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.031     ; 0.053      ;
; 0.471  ; Memory:mem|DataOut[3]           ; MDR:mdr|MDR[3]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.670      ;
; 0.472  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.670      ;
; 0.473  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.671      ;
; 0.473  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.671      ;
; 0.491  ; AC:ac|AC[2]                     ; AC:ac|ACout[2]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.689      ;
; 0.496  ; AC:ac|AC[14]                    ; AC:ac|ACout[14]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.694      ;
; 0.499  ; AC:ac|AC[16]                    ; AC:ac|ACout[16]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.697      ;
; 0.512  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.716      ;
; 0.521  ; ALU:alu|alu_out[12]$latch       ; Memory:mem|Mem[15][12]          ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.132     ; 0.053      ;
; 0.523  ; ALU:alu|alu_out[10]$latch       ; MAR:mar|MAR[10]                 ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.134     ; 0.053      ;
; 0.527  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.725      ;
; 0.530  ; ALU:alu|alu_out[9]$latch        ; Memory:mem|Mem[15][9]           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.141     ; 0.053      ;
; 0.535  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[1] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.734      ;
; 0.541  ; ALU:alu|alu_out[17]$latch       ; Memory:mem|Mem[15][17]          ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.152     ; 0.053      ;
; 0.541  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rMem     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.740      ;
; 0.542  ; ALU:alu|alu_out[16]$latch       ; Memory:mem|Mem[15][16]          ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.153     ; 0.053      ;
; 0.553  ; ALU:alu|alu_out[0]$latch        ; MAR:mar|MAR[0]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.164     ; 0.053      ;
; 0.553  ; ALU:alu|alu_out[7]$latch        ; MAR:mar|MAR[7]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.164     ; 0.053      ;
; 0.554  ; ALU:alu|alu_out[2]$latch        ; MAR:mar|MAR[2]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.165     ; 0.053      ;
; 0.555  ; ALU:alu|alu_out[8]$latch        ; MAR:mar|MAR[8]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.166     ; 0.053      ;
; 0.571  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|wIR      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.769      ;
; 0.576  ; Memory:mem|Mem[10][0]           ; Memory:mem|DataOut[0]           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.775      ;
; 0.578  ; Memory:mem|Mem[10][8]           ; Memory:mem|DataOut[8]           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.777      ;
; 0.601  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|incPC    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.799      ;
; 0.618  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rPC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.816      ;
; 0.620  ; Memory:mem|DataOut[14]          ; MDR:mdr|MDR[14]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.818      ;
; 0.621  ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.819      ;
; 0.622  ; Memory:mem|DataOut[6]           ; MDR:mdr|MDR[6]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.820      ;
; 0.623  ; ALU:alu|alu_out[4]$latch        ; Memory:mem|Mem[15][4]           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.234     ; 0.053      ;
; 0.624  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|wIR      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.822      ;
; 0.626  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rPC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.824      ;
; 0.627  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|incPC    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.825      ;
; 0.668  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.866      ;
; 0.679  ; AC:ac|AC[1]                     ; AC:ac|ACout[1]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.877      ;
; 0.694  ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.057      ; 0.895      ;
; 0.697  ; ALU:alu|alu_out[11]$latch       ; Memory:mem|Mem[12][11]          ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.018     ; 0.343      ;
; 0.699  ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 0.903      ;
; 0.699  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.897      ;
; 0.710  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.061      ; 0.915      ;
; 0.711  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.908      ;
; 0.712  ; ALU:alu|alu_out[6]$latch        ; Memory:mem|Mem[3][6]            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.031     ; 0.345      ;
; 0.713  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.911      ;
; 0.714  ; IR:ir|IR[1]                     ; IR:ir|IRout[1]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.912      ;
; 0.715  ; IR:ir|IR[13]                    ; IR:ir|IRout[13]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.913      ;
; 0.715  ; IR:ir|IR[12]                    ; IR:ir|IRout[12]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.913      ;
; 0.716  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 0.920      ;
; 0.716  ; IR:ir|IR[11]                    ; IR:ir|IRout[11]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.914      ;
; 0.727  ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 0.931      ;
; 0.730  ; PC:pc|PC[10]                    ; PC:pc|PCout[10]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.052      ; 0.926      ;
; 0.730  ; MAR:mar|MAR[10]                 ; MAR:mar|MARout[10]~reg0         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.056      ; 0.930      ;
; 0.730  ; PC:pc|PC[1]                     ; PC:pc|PCout[1]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.927      ;
; 0.731  ; PC:pc|PC[0]                     ; PC:pc|PCout[0]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.928      ;
; 0.732  ; AC:ac|AC[5]                     ; AC:ac|ACout[5]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.050      ; 0.926      ;
; 0.733  ; PC:pc|PC[7]                     ; PC:pc|PCout[7]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.930      ;
; 0.745  ; Memory:mem|Mem[10][4]           ; Memory:mem|DataOut[4]           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.944      ;
; 0.753  ; AC:ac|AC[7]                     ; AC:ac|ACout[7]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.050      ; 0.947      ;
; 0.754  ; AC:ac|AC[10]                    ; AC:ac|ACout[10]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.050      ; 0.948      ;
; 0.757  ; PC:pc|PC[15]                    ; PC:pc|PC[16]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.955      ;
; 0.758  ; PC:pc|PC[12]                    ; PC:pc|PCout[12]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.052      ; 0.954      ;
; 0.758  ; PC:pc|PC[4]                     ; PC:pc|PCout[4]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.955      ;
; 0.758  ; PC:pc|PC[9]                     ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; PC:pc|PC[7]                     ; PC:pc|PC[8]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.957      ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                             ;
+--------+-------------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                     ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; -0.172 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.691      ; 2.863      ;
; -0.171 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.691      ; 2.864      ;
; -0.135 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.693      ; 2.902      ;
; -0.135 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.693      ; 2.902      ;
; -0.135 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.693      ; 2.902      ;
; -0.135 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.693      ; 2.902      ;
; -0.135 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.693      ; 2.902      ;
; -0.135 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.693      ; 2.902      ;
; -0.123 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.693      ; 2.914      ;
; -0.123 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.693      ; 2.914      ;
; -0.113 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[0]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.694      ; 2.925      ;
; -0.088 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ZeroOne      ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.694      ; 2.950      ;
; -0.011 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[3]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.695      ; 3.028      ;
; 0.026  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|RS           ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.694      ; 3.064      ;
; 0.033  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[7]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.694      ; 3.071      ;
; 0.034  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.692      ; 3.070      ;
; 0.034  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|enableOut    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.692      ; 3.070      ;
; 0.045  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[6]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.694      ; 3.083      ;
; 0.058  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.690      ; 3.092      ;
; 0.073  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[2]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.692      ; 3.109      ;
; 0.087  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[4]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.692      ; 3.123      ;
; 0.096  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.695      ; 3.135      ;
; 0.096  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.691      ; 3.131      ;
; 0.104  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[1]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 2.693      ; 3.141      ;
; 0.312  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LCD_Driver:lcd|dataOut[3]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.334  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.693      ; 2.871      ;
; 0.334  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.693      ; 2.871      ;
; 0.336  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.693      ; 2.873      ;
; 0.336  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.693      ; 2.873      ;
; 0.339  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.693      ; 2.876      ;
; 0.341  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.693      ; 2.878      ;
; 0.367  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ZeroOne      ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.694      ; 2.905      ;
; 0.369  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.691      ; 2.904      ;
; 0.369  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.691      ; 2.904      ;
; 0.386  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.693      ; 2.923      ;
; 0.386  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.693      ; 2.923      ;
; 0.401  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[0]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.694      ; 2.939      ;
; 0.426  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[3]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.695      ; 2.965      ;
; 0.481  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[2]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.692      ; 3.017      ;
; 0.484  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[4]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.692      ; 3.020      ;
; 0.499  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[7]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.694      ; 3.037      ;
; 0.502  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[6]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.694      ; 3.040      ;
; 0.502  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|RS           ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.694      ; 3.040      ;
; 0.510  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[1]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.693      ; 3.047      ;
; 0.517  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.690      ; 3.051      ;
; 0.529  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.692      ; 3.065      ;
; 0.529  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|enableOut    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.692      ; 3.065      ;
; 0.540  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.691      ; 3.075      ;
; 0.572  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.771      ;
; 0.586  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 2.695      ; 3.125      ;
; 0.674  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.873      ;
; 0.733  ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.932      ;
; 0.770  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.968      ;
; 0.794  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.371      ; 1.329      ;
; 0.796  ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.995      ;
; 0.797  ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 0.996      ;
; 0.813  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.011      ;
; 0.841  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.040      ;
; 0.842  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.041      ;
; 0.850  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.049      ;
; 0.865  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.062      ;
; 0.865  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.061      ;
; 0.872  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.368      ; 1.404      ;
; 0.874  ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.073      ;
; 0.875  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.074      ;
; 0.902  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.098      ;
; 0.914  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.113      ;
; 0.944  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.140      ;
; 0.969  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.057      ; 1.170      ;
; 0.977  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.369      ; 1.510      ;
; 1.010  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.209      ;
; 1.041  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.058      ; 1.243      ;
; 1.070  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.269      ;
; 1.083  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.282      ;
; 1.092  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.292      ;
; 1.101  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.301      ;
; 1.105  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.303      ;
; 1.110  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.307      ;
; 1.112  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[2]     ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.371      ; 1.647      ;
; 1.127  ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.326      ;
; 1.153  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.349      ;
; 1.160  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.358      ;
; 1.161  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.359      ;
; 1.164  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.057      ; 1.365      ;
; 1.171  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.368      ;
; 1.174  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.057      ; 1.375      ;
; 1.179  ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.379      ;
; 1.181  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.380      ;
; 1.181  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.380      ;
; 1.183  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.382      ;
; 1.184  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.057      ; 1.385      ;
+--------+-------------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCD_Driver:lcd|ienable'                                                                                              ;
+-------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; 0.363 ; Memory:mem|DataOut[14] ; LCD_Driver:lcd|iDataIn[14] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.619      ; 0.502      ;
; 0.363 ; Memory:mem|DataOut[10] ; LCD_Driver:lcd|iDataIn[10] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.618      ; 0.501      ;
; 0.365 ; Memory:mem|DataOut[6]  ; LCD_Driver:lcd|iDataIn[6]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.618      ; 0.503      ;
; 0.368 ; Memory:mem|DataOut[2]  ; LCD_Driver:lcd|iDataIn[2]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.614      ; 0.502      ;
; 0.385 ; Memory:mem|DataOut[16] ; LCD_Driver:lcd|iDataIn[16] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.597      ; 0.502      ;
; 0.386 ; Memory:mem|DataOut[17] ; LCD_Driver:lcd|iDataIn[17] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.596      ; 0.502      ;
; 0.404 ; Memory:mem|DataOut[0]  ; LCD_Driver:lcd|iDataIn[0]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.576      ; 0.500      ;
; 0.408 ; Memory:mem|DataOut[9]  ; LCD_Driver:lcd|iDataIn[9]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.574      ; 0.502      ;
; 0.409 ; Memory:mem|DataOut[1]  ; LCD_Driver:lcd|iDataIn[1]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.575      ; 0.504      ;
; 0.409 ; Memory:mem|DataOut[4]  ; LCD_Driver:lcd|iDataIn[4]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.573      ; 0.502      ;
; 0.537 ; Memory:mem|DataOut[8]  ; LCD_Driver:lcd|iDataIn[8]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.588      ; 0.645      ;
; 0.593 ; Memory:mem|DataOut[7]  ; LCD_Driver:lcd|iDataIn[7]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.469      ; 0.582      ;
; 0.595 ; Memory:mem|DataOut[3]  ; LCD_Driver:lcd|iDataIn[3]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.468      ; 0.583      ;
; 0.604 ; Memory:mem|DataOut[13] ; LCD_Driver:lcd|iDataIn[13] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.458      ; 0.582      ;
; 0.604 ; Memory:mem|DataOut[5]  ; LCD_Driver:lcd|iDataIn[5]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.458      ; 0.582      ;
; 0.605 ; Memory:mem|DataOut[11] ; LCD_Driver:lcd|iDataIn[11] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.469      ; 0.594      ;
; 0.606 ; Memory:mem|DataOut[15] ; LCD_Driver:lcd|iDataIn[15] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.469      ; 0.595      ;
; 0.614 ; Memory:mem|DataOut[12] ; LCD_Driver:lcd|iDataIn[12] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.458      ; 0.592      ;
+-------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                     ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 1.304 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.382      ; 1.706      ;
; 1.339 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.382      ; 1.741      ;
; 1.365 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.384      ; 1.769      ;
; 1.368 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.218      ; 1.606      ;
; 1.393 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.377      ; 1.790      ;
; 1.434 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.378      ; 1.832      ;
; 1.458 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.381      ; 1.859      ;
; 1.490 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.347      ; 1.857      ;
; 1.556 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.378      ; 1.954      ;
; 1.582 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.358      ; 1.960      ;
; 1.592 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.380      ; 1.992      ;
; 1.596 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.240      ; 1.856      ;
; 1.621 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.225      ; 1.866      ;
; 1.624 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.236      ; 1.880      ;
; 1.638 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.241      ; 1.899      ;
; 1.641 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.218      ; 1.879      ;
; 1.641 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.221      ; 1.882      ;
; 1.681 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.351      ; 2.052      ;
; 1.689 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.245      ; 1.454      ;
; 1.691 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.370      ; 2.081      ;
; 1.707 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.344      ; 2.071      ;
; 1.750 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.376      ; 2.146      ;
; 1.751 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.484      ; 2.255      ;
; 1.756 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.380      ; 2.156      ;
; 1.780 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.222      ; 2.022      ;
; 1.795 ; IR:ir|IRout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.385      ; 1.700      ;
; 1.797 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.227      ; 2.044      ;
; 1.845 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.366      ; 2.231      ;
; 1.856 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.250      ; 2.126      ;
; 1.860 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.369      ; 2.249      ;
; 1.863 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.245      ; 1.628      ;
; 1.868 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.222      ; 2.110      ;
; 1.873 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.365      ; 2.258      ;
; 1.924 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.244      ; 1.688      ;
; 1.952 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.237      ; 2.209      ;
; 1.988 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.480      ; 2.488      ;
; 1.991 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.385      ; 1.896      ;
; 1.995 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.362      ; 2.377      ;
; 2.005 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 1.750      ;
; 2.016 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.348      ; 2.384      ;
; 2.021 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.223      ; 2.264      ;
; 2.027 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.386      ; 1.933      ;
; 2.029 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.354      ; 1.903      ;
; 2.035 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.388      ; 1.943      ;
; 2.063 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.254      ; 2.337      ;
; 2.078 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.245      ; 1.843      ;
; 2.081 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.488      ; 2.089      ;
; 2.098 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.386      ; 2.004      ;
; 2.099 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.244      ; 1.863      ;
; 2.099 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.245      ; 1.864      ;
; 2.124 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.366      ; 2.010      ;
; 2.128 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.365      ; 2.013      ;
; 2.133 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.244      ; 1.897      ;
; 2.145 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.347      ; 2.012      ;
; 2.172 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.386      ; 2.078      ;
; 2.174 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.351      ; 2.045      ;
; 2.183 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.383      ; 2.086      ;
; 2.183 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.223      ; 1.926      ;
; 2.183 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.385      ; 2.088      ;
; 2.185 ; PC:pc|PCout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 1.930      ;
; 2.205 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.354      ; 2.079      ;
; 2.220 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.244      ; 1.984      ;
; 2.224 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 1.969      ;
; 2.228 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.391      ; 2.139      ;
; 2.235 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.221      ; 1.976      ;
; 2.237 ; AC:ac|ACout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.388      ; 2.145      ;
; 2.243 ; AC:ac|ACout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.386      ; 2.149      ;
; 2.256 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.385      ; 2.161      ;
; 2.258 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.488      ; 2.266      ;
; 2.262 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 2.007      ;
; 2.271 ; PC:pc|PCout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.373      ; 2.164      ;
; 2.274 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.386      ; 2.180      ;
; 2.278 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.244      ; 2.042      ;
; 2.307 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 2.052      ;
; 2.320 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.245      ; 2.085      ;
; 2.340 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.244      ; 2.104      ;
; 2.340 ; AC:ac|ACout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.366      ; 2.226      ;
; 2.343 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.224      ; 2.087      ;
; 2.349 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 2.094      ;
; 2.353 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.386      ; 2.259      ;
; 2.359 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.385      ; 2.264      ;
; 2.363 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.386      ; 2.269      ;
; 2.374 ; MDR:mdr|MDRout[3]~reg0         ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.226      ; 2.120      ;
; 2.376 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.355      ; 2.251      ;
; 2.383 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.239      ; 2.142      ;
; 2.385 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.351      ; 2.256      ;
; 2.394 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.244      ; 2.158      ;
; 2.395 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.488      ; 2.403      ;
; 2.398 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.386      ; 2.304      ;
; 2.400 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 2.145      ;
; 2.401 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 2.146      ;
; 2.408 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.354      ; 2.282      ;
; 2.409 ; PC:pc|PCout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.383      ; 2.312      ;
; 2.410 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.223      ; 2.153      ;
; 2.414 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.391      ; 2.325      ;
; 2.420 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.244      ; 2.184      ;
; 2.421 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.386      ; 2.327      ;
; 2.425 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.257      ; 2.202      ;
; 2.427 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.244      ; 2.191      ;
; 2.437 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 2.182      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[10]                        ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|ZeroOne|clk             ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[0]|clk           ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[1]|clk           ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[2]|clk           ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[3]|clk           ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[4]|clk           ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[7]|clk           ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[0]|clk        ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[1]|clk        ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[1]|clk            ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[3]|clk            ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[0]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[1]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[3]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[4]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[6]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[7]|clk          ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCD_Driver:lcd|ienable'                                                            ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[10]|datac        ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[14]|datac        ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[16]|datac        ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[17]|datac        ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[1]|datac         ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[6]|datac         ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[9]|datac         ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[0]|datac         ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[2]|datac         ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[10]   ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[14]   ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[16]   ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[17]   ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[1]    ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[6]    ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[9]    ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[4]|datac         ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[0]    ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[2]    ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[4]    ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[8]|datac         ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[8]    ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[13]|datad        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[5]|datad         ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[12]|datad        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[15]|datad        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[7]|datad         ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[11]|datad        ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[3]|datad         ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|inclk[0] ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|outclk   ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[13]   ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[5]    ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[12]   ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[15]   ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[7]    ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[11]   ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable|q                ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[11]   ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[3]    ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[7]    ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[15]   ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[12]   ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[13]   ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[5]    ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|inclk[0] ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|outclk   ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[11]|datad        ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[3]|datad         ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[7]|datad         ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[15]|datad        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[12]|datad        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[13]|datad        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[5]|datad         ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[8]    ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[0]    ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[2]    ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[4]    ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[8]|datac         ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[10]   ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[6]    ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[14]   ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[16]   ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[17]   ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[1]    ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[9]    ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[0]|datac         ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[2]|datac         ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[4]|datac         ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[10]|datac        ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[6]|datac         ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[14]|datac        ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[16]|datac        ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[17]|datac        ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[1]|datac         ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[9]|datac         ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|dataa      ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datac      ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datac      ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datac      ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datac      ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|dataa      ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 3.962 ; 4.401 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 3.471 ; 3.900 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -0.949 ; -1.309 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -1.445 ; -1.920 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.484 ; 6.430 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.225 ; 6.172 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.307 ; 6.275 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.362 ; 6.342 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.290 ; 6.267 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.285 ; 6.317 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.285 ; 6.317 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.484 ; 6.430 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.136 ; 6.139 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.459 ; 6.420 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.156 ; 6.136 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 4.313 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 4.237 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 5.973 ; 5.975 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.058 ; 6.006 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.137 ; 6.106 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.190 ; 6.170 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.122 ; 6.099 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.116 ; 6.146 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.116 ; 6.146 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.307 ; 6.254 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 5.973 ; 5.975 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.283 ; 6.245 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 5.992 ; 5.972 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 4.229 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 4.156 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ControlBlock:ctrlBlock|eALU ; -3.059 ; -42.550       ;
; clkDiv:U0|clkOut            ; -2.121 ; -797.516      ;
; clkDiv10Khz:U1|clkOut       ; -1.379 ; -30.399       ;
; clk                         ; -1.066 ; -26.488       ;
; LCD_Driver:lcd|ienable      ; -0.090 ; -0.715        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.291 ; -0.455        ;
; clkDiv10Khz:U1|clkOut       ; -0.288 ; -4.360        ;
; clkDiv:U0|clkOut            ; -0.234 ; -0.234        ;
; LCD_Driver:lcd|ienable      ; 0.263  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 0.734  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -60.022       ;
; clkDiv:U0|clkOut            ; -1.000 ; -503.000      ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -26.000       ;
; ControlBlock:ctrlBlock|eALU ; 0.348  ; 0.000         ;
; LCD_Driver:lcd|ienable      ; 0.355  ; 0.000         ;
+-----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                             ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -3.059 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.163      ; 2.951      ;
; -3.051 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.163      ; 2.943      ;
; -2.823 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.723      ;
; -2.766 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.165      ; 2.660      ;
; -2.751 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.651      ;
; -2.724 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.165      ; 2.618      ;
; -2.722 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.622      ;
; -2.690 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.164      ; 2.583      ;
; -2.685 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.163      ; 2.577      ;
; -2.679 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.180      ; 2.856      ;
; -2.671 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.180      ; 2.848      ;
; -2.665 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 2.828      ;
; -2.657 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 2.820      ;
; -2.649 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.829      ;
; -2.643 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.173      ; 2.814      ;
; -2.641 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.821      ;
; -2.635 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.173      ; 2.806      ;
; -2.623 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.523      ;
; -2.620 ; PC:pc|PCout[6]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.174      ; 2.523      ;
; -2.610 ; IR:ir|IRout[3]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.165      ; 2.504      ;
; -2.606 ; AC:ac|ACout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.506      ;
; -2.600 ; MDR:mdr|MDRout[1]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.500      ;
; -2.593 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.493      ;
; -2.588 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.116      ; 2.744      ;
; -2.580 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.116      ; 2.736      ;
; -2.568 ; IR:ir|IRout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.165      ; 2.462      ;
; -2.562 ; MDR:mdr|MDRout[3]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.462      ;
; -2.555 ; PC:pc|PCout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.455      ;
; -2.512 ; AC:ac|ACout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.412      ;
; -2.512 ; PC:pc|PCout[2]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.412      ;
; -2.510 ; AC:ac|ACout[9]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.410      ;
; -2.502 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.241      ; 2.844      ;
; -2.501 ; PC:pc|PCout[9]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.174      ; 2.404      ;
; -2.499 ; PC:pc|PCout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.399      ;
; -2.494 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.241      ; 2.836      ;
; -2.492 ; MDR:mdr|MDRout[2]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.392      ;
; -2.490 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.098      ; 2.641      ;
; -2.488 ; PC:pc|PCout[8]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.174      ; 2.391      ;
; -2.482 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.098      ; 2.633      ;
; -2.481 ; AC:ac|ACout[4]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.381      ;
; -2.477 ; MDR:mdr|MDRout[5]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.377      ;
; -2.454 ; AC:ac|ACout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.354      ;
; -2.452 ; IR:ir|IRout[11]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.164      ; 2.345      ;
; -2.449 ; IR:ir|IRout[0]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.349      ;
; -2.446 ; PC:pc|PCout[4]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.346      ;
; -2.443 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.628      ;
; -2.433 ; AC:ac|ACout[10]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.333      ;
; -2.431 ; AC:ac|ACout[1]~reg0    ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.095      ; 2.584      ;
; -2.429 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.600      ;
; -2.426 ; MDR:mdr|MDRout[4]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.326      ;
; -2.420 ; AC:ac|ACout[0]~en      ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.095      ; 2.573      ;
; -2.414 ; AC:ac|ACout[12]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.163      ; 2.306      ;
; -2.413 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.601      ;
; -2.409 ; AC:ac|ACout[6]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.309      ;
; -2.407 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.586      ;
; -2.397 ; MDR:mdr|MDRout[7]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.297      ;
; -2.386 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 2.565      ;
; -2.372 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.186      ; 2.537      ;
; -2.371 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.556      ;
; -2.358 ; MDR:mdr|MDRout[6]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.258      ;
; -2.357 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.528      ;
; -2.356 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.183      ; 2.538      ;
; -2.353 ; IR:ir|IRout[5]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.253      ;
; -2.352 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.124      ; 2.516      ;
; -2.350 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.175      ; 2.523      ;
; -2.349 ; IR:ir|IRout[9]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.249      ;
; -2.344 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 2.523      ;
; -2.342 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.527      ;
; -2.341 ; AC:ac|ACout[8]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.241      ;
; -2.341 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.529      ;
; -2.335 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.514      ;
; -2.330 ; MDR:mdr|MDRout[8]~reg0 ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.174      ; 2.233      ;
; -2.330 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.186      ; 2.495      ;
; -2.328 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.499      ;
; -2.323 ; IR:ir|IRout[4]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.223      ;
; -2.314 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.183      ; 2.496      ;
; -2.314 ; PC:pc|PCout[11]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.168      ; 2.211      ;
; -2.312 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.500      ;
; -2.310 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.488      ;
; -2.308 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.175      ; 2.481      ;
; -2.306 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.485      ;
; -2.305 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.180      ; 2.482      ;
; -2.296 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.185      ; 2.460      ;
; -2.295 ; AC:ac|ACout[3]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.118      ; 2.453      ;
; -2.294 ; IR:ir|IRout[7]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.194      ;
; -2.291 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 2.454      ;
; -2.280 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 2.461      ;
; -2.280 ; PC:pc|PCout[0]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.124      ; 2.444      ;
; -2.275 ; AC:ac|ACout[11]~reg0   ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.455      ;
; -2.274 ; IR:ir|IRout[1]~reg0    ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.174      ; 2.446      ;
; -2.273 ; IR:ir|IRout[10]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.173      ;
; -2.273 ; PC:pc|PCout[10]~reg0   ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.168      ; 2.170      ;
; -2.266 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.249      ; 2.616      ;
; -2.254 ; PC:pc|PCout[0]~en      ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 2.413      ;
; -2.253 ; AC:ac|ACout[2]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.118      ; 2.411      ;
; -2.252 ; IR:ir|IRout[6]~reg0    ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.171      ; 2.152      ;
; -2.251 ; PC:pc|PCout[3]~reg0    ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.124      ; 2.415      ;
; -2.244 ; MDR:mdr|MDRout[0]~reg0 ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.429      ;
; -2.243 ; PC:pc|PCout[1]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.428      ;
; -2.240 ; PC:pc|PCout[6]~reg0    ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 2.428      ;
+--------+------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                               ;
+--------+-----------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; -2.121 ; MAR:mar|MARout[2]~reg0      ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 3.065      ;
; -2.103 ; MAR:mar|MARout[3]~reg0      ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 3.042      ;
; -2.101 ; MAR:mar|MARout[2]~reg0      ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 3.040      ;
; -2.081 ; MAR:mar|MARout[0]~reg0      ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 3.023      ;
; -2.079 ; MAR:mar|MARout[1]~reg0      ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 3.021      ;
; -2.059 ; MAR:mar|MARout[3]~reg0      ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 3.003      ;
; -2.052 ; MAR:mar|MARout[0]~reg0      ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 2.994      ;
; -2.044 ; MAR:mar|MARout[0]~reg0      ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.988      ;
; -2.042 ; MAR:mar|MARout[0]~reg0      ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.986      ;
; -2.005 ; MAR:mar|MARout[1]~reg0      ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.949      ;
; -1.981 ; Memory:mem|Mem[9][16]       ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 2.929      ;
; -1.969 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[2][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 2.919      ;
; -1.969 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[2][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 2.919      ;
; -1.969 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[2][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 2.919      ;
; -1.969 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[2][4]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 2.919      ;
; -1.969 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[2][12]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 2.919      ;
; -1.969 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[2][10]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 2.919      ;
; -1.963 ; MAR:mar|MARout[1]~reg0      ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.907      ;
; -1.962 ; MAR:mar|MARout[1]~reg0      ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 2.904      ;
; -1.957 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.135     ; 2.309      ;
; -1.950 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[2][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.899      ;
; -1.950 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[2][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 2.899      ;
; -1.948 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[9][15]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.312      ;
; -1.948 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[9][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.312      ;
; -1.948 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[9][9]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.312      ;
; -1.948 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[9][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.312      ;
; -1.946 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[8][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.118     ; 2.315      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.309      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.309      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.309      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.309      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.309      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.309      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.309      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.309      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.309      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.309      ;
; -1.943 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[10][2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.309      ;
; -1.940 ; Memory:mem|Mem[9][11]       ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.040     ; 2.887      ;
; -1.932 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[5][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.296      ;
; -1.932 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[5][11]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.296      ;
; -1.932 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[5][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.296      ;
; -1.932 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[5][15]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.296      ;
; -1.932 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[5][1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.296      ;
; -1.932 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[5][9]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.296      ;
; -1.931 ; Memory:mem|Mem[8][0]        ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.041     ; 2.877      ;
; -1.921 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[9][1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.118     ; 2.290      ;
; -1.921 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[9][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.118     ; 2.290      ;
; -1.921 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[9][11]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.118     ; 2.290      ;
; -1.917 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[8][15]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.281      ;
; -1.917 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[8][11]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.281      ;
; -1.917 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[8][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.281      ;
; -1.917 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[8][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.281      ;
; -1.917 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[8][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.281      ;
; -1.917 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[8][1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.281      ;
; -1.917 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[8][9]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.281      ;
; -1.917 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[8][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.281      ;
; -1.911 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[1][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 2.861      ;
; -1.911 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[1][6]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 2.861      ;
; -1.911 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[1][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 2.861      ;
; -1.911 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[1][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.037     ; 2.861      ;
; -1.892 ; MAR:mar|MARout[2]~reg0      ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 2.831      ;
; -1.885 ; MAR:mar|MARout[1]~reg0      ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 2.824      ;
; -1.884 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[2][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.120     ; 2.251      ;
; -1.884 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[2][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.120     ; 2.251      ;
; -1.884 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[2][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.120     ; 2.251      ;
; -1.884 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[2][4]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.120     ; 2.251      ;
; -1.884 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[2][12]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.120     ; 2.251      ;
; -1.884 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[2][10]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.120     ; 2.251      ;
; -1.878 ; MAR:mar|MARout[0]~reg0      ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 2.820      ;
; -1.876 ; MAR:mar|MARout[3]~reg0      ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.820      ;
; -1.865 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[2][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.231      ;
; -1.865 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[2][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.231      ;
; -1.860 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[1][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.120     ; 2.227      ;
; -1.860 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[1][6]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.120     ; 2.227      ;
; -1.860 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[1][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.120     ; 2.227      ;
; -1.860 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[1][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.120     ; 2.227      ;
; -1.858 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.224      ;
; -1.858 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][11]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.224      ;
; -1.858 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.224      ;
; -1.858 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][15]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.224      ;
; -1.858 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.224      ;
; -1.858 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.224      ;
; -1.858 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.224      ;
; -1.858 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][9]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.121     ; 2.224      ;
; -1.855 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[7][3]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.040     ; 2.802      ;
; -1.855 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[7][11]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.040     ; 2.802      ;
; -1.855 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[7][7]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.040     ; 2.802      ;
; -1.855 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[7][15]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.040     ; 2.802      ;
; -1.855 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[7][13]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.040     ; 2.802      ;
; -1.855 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[7][5]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.040     ; 2.802      ;
; -1.855 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[7][1]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.040     ; 2.802      ;
; -1.855 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[7][9]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.040     ; 2.802      ;
; -1.855 ; MAR:mar|MARout[7]~reg0      ; Memory:mem|Mem[7][8]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.040     ; 2.802      ;
; -1.855 ; MAR:mar|MARout[3]~reg0      ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 2.799      ;
; -1.848 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][16]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.212      ;
; -1.848 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][17]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.212      ;
; -1.848 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][0]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.212      ;
; -1.848 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][4]   ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.212      ;
; -1.848 ; ControlBlock:ctrlBlock|wMem ; Memory:mem|Mem[3][12]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 0.500        ; -0.123     ; 2.212      ;
+--------+-----------------------------+------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                      ;
+--------+--------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.379 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.326      ;
; -1.369 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.317      ;
; -1.360 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.309      ;
; -1.348 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.295      ;
; -1.317 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 2.263      ;
; -1.317 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 2.263      ;
; -1.300 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.248      ;
; -1.300 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.249      ;
; -1.299 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.247      ;
; -1.295 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.243      ;
; -1.294 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.242      ;
; -1.286 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.233      ;
; -1.276 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.224      ;
; -1.255 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.202      ;
; -1.245 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.193      ;
; -1.244 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.192      ;
; -1.229 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.178      ;
; -1.221 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 2.172      ;
; -1.220 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.168      ;
; -1.220 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.168      ;
; -1.207 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.156      ;
; -1.200 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.149      ;
; -1.198 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 2.144      ;
; -1.193 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.142      ;
; -1.193 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.142      ;
; -1.193 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.142      ;
; -1.193 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.142      ;
; -1.193 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.142      ;
; -1.193 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.142      ;
; -1.189 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 2.140      ;
; -1.188 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.137      ;
; -1.188 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.137      ;
; -1.188 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.137      ;
; -1.188 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.137      ;
; -1.188 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.137      ;
; -1.188 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.137      ;
; -1.187 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.136      ;
; -1.187 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.135      ;
; -1.186 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.134      ;
; -1.185 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.134      ;
; -1.181 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.042     ; 2.126      ;
; -1.161 ; LCD_Driver:lcd|count[2]  ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 2.107      ;
; -1.156 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.103      ;
; -1.153 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 2.099      ;
; -1.152 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.101      ;
; -1.151 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.098      ;
; -1.151 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.100      ;
; -1.150 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.041     ; 2.096      ;
; -1.149 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.096      ;
; -1.149 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.096      ;
; -1.149 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.096      ;
; -1.148 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.095      ;
; -1.138 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.087      ;
; -1.138 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.087      ;
; -1.138 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.087      ;
; -1.138 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.087      ;
; -1.138 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.087      ;
; -1.138 ; LCD_Driver:lcd|bitNum[2] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.087      ;
; -1.130 ; LCD_Driver:lcd|irst      ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.079      ;
; -1.128 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.077      ;
; -1.125 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.073      ;
; -1.118 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 2.068      ;
; -1.115 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.064      ;
; -1.114 ; LCD_Driver:lcd|bitNum[6] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.063      ;
; -1.104 ; LCD_Driver:lcd|bitNum[6] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 2.054      ;
; -1.103 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.052      ;
; -1.097 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.046      ;
; -1.094 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.042      ;
; -1.093 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 2.043      ;
; -1.087 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 2.037      ;
; -1.085 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.034      ;
; -1.084 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.033      ;
; -1.083 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 2.033      ;
; -1.083 ; LCD_Driver:lcd|bitNum[6] ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.032      ;
; -1.081 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 2.031      ;
; -1.081 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 2.031      ;
; -1.081 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 2.031      ;
; -1.081 ; LCD_Driver:lcd|count[0]  ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 2.031      ;
; -1.081 ; LCD_Driver:lcd|bitNum[1] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 2.032      ;
; -1.080 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.029      ;
; -1.080 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.029      ;
; -1.080 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.029      ;
; -1.080 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.029      ;
; -1.080 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.029      ;
; -1.080 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.029      ;
; -1.072 ; LCD_Driver:lcd|bitNum[3] ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 2.021      ;
; -1.065 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.012      ;
; -1.064 ; LCD_Driver:lcd|bitNum[0] ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 2.015      ;
; -1.064 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 2.011      ;
; -1.057 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 2.007      ;
; -1.053 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 2.001      ;
; -1.049 ; LCD_Driver:lcd|bitNum[4] ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 2.000      ;
; -1.048 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.996      ;
; -1.047 ; LCD_Driver:lcd|bitNum[5] ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 1.998      ;
; -1.046 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.996      ;
; -1.046 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.994      ;
; -1.046 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.994      ;
; -1.046 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.994      ;
; -1.045 ; LCD_Driver:lcd|count[1]  ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.993      ;
; -1.035 ; LCD_Driver:lcd|bitNum[7] ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.984      ;
+--------+--------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.066 ; clkDiv:U0|count1[20]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.016      ;
; -1.056 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 2.008      ;
; -1.039 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.991      ;
; -1.026 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.978      ;
; -0.999 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.951      ;
; -0.995 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.947      ;
; -0.980 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.932      ;
; -0.977 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.929      ;
; -0.977 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.929      ;
; -0.974 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.926      ;
; -0.972 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.924      ;
; -0.956 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.908      ;
; -0.948 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.900      ;
; -0.948 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.899      ;
; -0.945 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.897      ;
; -0.940 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.891      ;
; -0.938 ; clkDiv:U0|count1[21]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.888      ;
; -0.925 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.877      ;
; -0.918 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.868      ;
; -0.906 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.858      ;
; -0.904 ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.856      ;
; -0.895 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.847      ;
; -0.887 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.839      ;
; -0.886 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.838      ;
; -0.878 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.830      ;
; -0.878 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.830      ;
; -0.878 ; clkDiv:U0|count1[12]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.830      ;
; -0.874 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.824      ;
; -0.873 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.824      ;
; -0.868 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.819      ;
; -0.855 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.807      ;
; -0.854 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.806      ;
; -0.853 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.805      ;
; -0.853 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.805      ;
; -0.853 ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.805      ;
; -0.851 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.803      ;
; -0.849 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.801      ;
; -0.845 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.796      ;
; -0.845 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.799      ;
; -0.844 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.798      ;
; -0.843 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.797      ;
; -0.842 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.794      ;
; -0.836 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.788      ;
; -0.835 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.787      ;
; -0.834 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.786      ;
; -0.834 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.786      ;
; -0.830 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.782      ;
; -0.829 ; clkDiv:U0|count1[16]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.779      ;
; -0.828 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.782      ;
; -0.827 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.781      ;
; -0.826 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.780      ;
; -0.816 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.768      ;
; -0.816 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.768      ;
; -0.815 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.769      ;
; -0.814 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.768      ;
; -0.813 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.767      ;
; -0.812 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.764      ;
; -0.810 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.762      ;
; -0.808 ; clkDiv:U0|count1[25]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.758      ;
; -0.801 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.753      ;
; -0.798 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.750      ;
; -0.797 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.749      ;
; -0.796 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.748      ;
; -0.794 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.746      ;
; -0.793 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.745      ;
; -0.793 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.745      ;
; -0.792 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.744      ;
; -0.783 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[13]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.735      ;
; -0.781 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.733      ;
; -0.779 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.731      ;
; -0.777 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.729      ;
; -0.775 ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.727      ;
; -0.775 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.727      ;
; -0.774 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.726      ;
; -0.774 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.726      ;
; -0.773 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.725      ;
; -0.770 ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.722      ;
; -0.768 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[13]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.720      ;
; -0.767 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.719      ;
; -0.766 ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.720      ;
; -0.766 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.720      ;
; -0.765 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.717      ;
; -0.765 ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.719      ;
; -0.765 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.719      ;
; -0.764 ; clkDiv:U0|count1[11]      ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.718      ;
; -0.764 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.718      ;
; -0.763 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.717      ;
; -0.762 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.716      ;
; -0.761 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.715      ;
; -0.761 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[23]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.715      ;
; -0.760 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.714      ;
; -0.759 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.713      ;
; -0.757 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.707      ;
; -0.752 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[5]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.751 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.703      ;
; -0.749 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.699      ;
; -0.749 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.699      ;
; -0.749 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.701      ;
; -0.747 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[17]      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.699      ;
; -0.745 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|count1[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.696      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCD_Driver:lcd|ienable'                                                                                              ;
+--------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; -0.090 ; Memory:mem|DataOut[8]  ; LCD_Driver:lcd|iDataIn[8]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.328      ; 0.419      ;
; -0.088 ; Memory:mem|DataOut[12] ; LCD_Driver:lcd|iDataIn[12] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.258      ; 0.405      ;
; -0.084 ; Memory:mem|DataOut[11] ; LCD_Driver:lcd|iDataIn[11] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.265      ; 0.408      ;
; -0.083 ; Memory:mem|DataOut[5]  ; LCD_Driver:lcd|iDataIn[5]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.257      ; 0.403      ;
; -0.082 ; Memory:mem|DataOut[15] ; LCD_Driver:lcd|iDataIn[15] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.264      ; 0.408      ;
; -0.081 ; Memory:mem|DataOut[13] ; LCD_Driver:lcd|iDataIn[13] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.257      ; 0.401      ;
; -0.078 ; Memory:mem|DataOut[7]  ; LCD_Driver:lcd|iDataIn[7]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.264      ; 0.402      ;
; -0.077 ; Memory:mem|DataOut[3]  ; LCD_Driver:lcd|iDataIn[3]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.264      ; 0.403      ;
; -0.016 ; Memory:mem|DataOut[4]  ; LCD_Driver:lcd|iDataIn[4]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.320      ; 0.333      ;
; -0.013 ; Memory:mem|DataOut[1]  ; LCD_Driver:lcd|iDataIn[1]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.322      ; 0.337      ;
; -0.013 ; Memory:mem|DataOut[0]  ; LCD_Driver:lcd|iDataIn[0]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.322      ; 0.333      ;
; -0.010 ; Memory:mem|DataOut[9]  ; LCD_Driver:lcd|iDataIn[9]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.321      ; 0.333      ;
; 0.001  ; Memory:mem|DataOut[16] ; LCD_Driver:lcd|iDataIn[16] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.335      ; 0.335      ;
; 0.002  ; Memory:mem|DataOut[17] ; LCD_Driver:lcd|iDataIn[17] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.334      ; 0.334      ;
; 0.021  ; Memory:mem|DataOut[2]  ; LCD_Driver:lcd|iDataIn[2]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.353      ; 0.333      ;
; 0.022  ; Memory:mem|DataOut[6]  ; LCD_Driver:lcd|iDataIn[6]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.357      ; 0.336      ;
; 0.025  ; Memory:mem|DataOut[14] ; LCD_Driver:lcd|iDataIn[14] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.358      ; 0.335      ;
; 0.027  ; Memory:mem|DataOut[10] ; LCD_Driver:lcd|iDataIn[10] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; 0.500        ; 0.357      ; 0.332      ;
+--------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.291 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 1.398      ; 1.326      ;
; -0.164 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 1.402      ; 1.457      ;
; 0.205  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206  ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.297  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.305  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[16]      ; clkDiv:U0|count1[16]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[14]      ; clkDiv:U0|count1[14]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.333  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 1.398      ; 1.450      ;
; 0.366  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.486      ;
; 0.368  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.446  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.449  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.450  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 1.402      ; 1.571      ;
; 0.454  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.462  ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.464  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; clkDiv:U0|count1[14]      ; clkDiv:U0|count1[16]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.509  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.512  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.512  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.632      ;
; 0.513  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.514  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[6]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.515  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.634      ;
; 0.517  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.519  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.522  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.523  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523  ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.524  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.644      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                             ;
+--------+-------------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                     ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; -0.288 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.804      ; 1.725      ;
; -0.287 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.804      ; 1.726      ;
; -0.287 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.804      ; 1.726      ;
; -0.287 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.804      ; 1.726      ;
; -0.285 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.804      ; 1.728      ;
; -0.282 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.804      ; 1.731      ;
; -0.273 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.803      ; 1.739      ;
; -0.272 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.803      ; 1.740      ;
; -0.220 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.805      ; 1.794      ;
; -0.220 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.805      ; 1.794      ;
; -0.216 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[0]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.805      ; 1.798      ;
; -0.195 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ZeroOne      ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.805      ; 1.819      ;
; -0.170 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[3]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.806      ; 1.845      ;
; -0.140 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.803      ; 1.872      ;
; -0.140 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|enableOut    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.803      ; 1.872      ;
; -0.136 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[2]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.804      ; 1.877      ;
; -0.128 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[4]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.804      ; 1.885      ;
; -0.124 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[1]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.805      ; 1.890      ;
; -0.092 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.802      ; 1.919      ;
; -0.090 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.806      ; 1.925      ;
; -0.061 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|RS           ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.805      ; 1.953      ;
; -0.059 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.803      ; 1.953      ;
; -0.057 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[7]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.805      ; 1.957      ;
; -0.051 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[6]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; 0.000        ; 1.805      ; 1.963      ;
; 0.185  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; LCD_Driver:lcd|dataOut[3]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|ZeroOne      ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.200  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[5]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.803      ; 1.712      ;
; 0.200  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.803      ; 1.712      ;
; 0.225  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[6]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.804      ; 1.738      ;
; 0.225  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[3]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.804      ; 1.738      ;
; 0.225  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[1]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.804      ; 1.738      ;
; 0.225  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[2]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.804      ; 1.738      ;
; 0.225  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[4]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.804      ; 1.738      ;
; 0.225  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[0]    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.804      ; 1.738      ;
; 0.248  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ZeroOne      ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.805      ; 1.762      ;
; 0.282  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[0] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.802      ; 1.793      ;
; 0.290  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[1] ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.803      ; 1.802      ;
; 0.301  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[7]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.805      ; 1.815      ;
; 0.302  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|RS           ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.805      ; 1.816      ;
; 0.305  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[6]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.805      ; 1.819      ;
; 0.340  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[3]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.806      ; 1.855      ;
; 0.350  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.472      ;
; 0.366  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[2]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.804      ; 1.879      ;
; 0.368  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[4]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.804      ; 1.881      ;
; 0.371  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[1]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.805      ; 1.885      ;
; 0.371  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[3]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.805      ; 1.885      ;
; 0.380  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[0]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.805      ; 1.894      ;
; 0.386  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|dataOut[1]   ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.805      ; 1.900      ;
; 0.399  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.521      ;
; 0.431  ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.552      ;
; 0.452  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.234      ; 0.790      ;
; 0.459  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.579      ;
; 0.464  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[0]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.803      ; 1.976      ;
; 0.464  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|enableOut    ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.803      ; 1.976      ;
; 0.465  ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.586      ;
; 0.466  ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.587      ;
; 0.496  ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.619      ;
; 0.498  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.619      ;
; 0.499  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.619      ;
; 0.499  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.621      ;
; 0.502  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.231      ; 0.837      ;
; 0.503  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.624      ;
; 0.506  ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[2]     ; LCD_Driver:lcd|ienable ; clkDiv10Khz:U1|clkOut ; -0.500       ; 1.806      ; 2.021      ;
; 0.510  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.632      ;
; 0.519  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.641      ;
; 0.525  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.645      ;
; 0.540  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.662      ;
; 0.553  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.675      ;
; 0.555  ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.678      ;
; 0.559  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.035      ; 0.678      ;
; 0.572  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.233      ; 0.909      ;
; 0.608  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.730      ;
; 0.610  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.041      ; 0.735      ;
; 0.624  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.746      ;
; 0.644  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.766      ;
; 0.644  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.766      ;
; 0.647  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.768      ;
; 0.648  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.769      ;
; 0.648  ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[2]     ; clkDiv:U0|clkOut       ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.234      ; 0.986      ;
; 0.651  ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.773      ;
; 0.660  ; LCD_Driver:lcd|ZeroOne        ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.781      ;
; 0.683  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.807      ;
; 0.683  ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.806      ;
; 0.684  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[3]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.806      ;
; 0.685  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.807      ;
; 0.685  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.807      ;
; 0.685  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.807      ;
; 0.687  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.809      ;
; 0.687  ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.811      ;
; 0.690  ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[0]    ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.812      ;
; 0.690  ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.813      ;
; 0.693  ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut  ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.814      ;
+--------+-------------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                        ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.234 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 1.653      ; 1.628      ;
; 0.131  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 1.653      ; 1.493      ;
; 0.185  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[0] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|rAC      ; ControlBlock:ctrlBlock|rAC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|rIR      ; ControlBlock:ctrlBlock|rIR      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.193  ; AC:ac|AC[11]                    ; AC:ac|ACout[11]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.313      ;
; 0.194  ; AC:ac|AC[15]                    ; AC:ac|ACout[15]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; AC:ac|AC[13]                    ; AC:ac|ACout[13]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; AC:ac|AC[12]                    ; AC:ac|ACout[12]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.314      ;
; 0.196  ; IR:ir|IR[16]                    ; IR:ir|IRout[16]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.316      ;
; 0.205  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.325      ;
; 0.271  ; AC:ac|AC[2]                     ; AC:ac|ACout[2]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; Memory:mem|DataOut[3]           ; MDR:mdr|MDR[3]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.391      ;
; 0.294  ; AC:ac|AC[14]                    ; AC:ac|ACout[14]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.414      ;
; 0.295  ; AC:ac|AC[16]                    ; AC:ac|ACout[16]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.415      ;
; 0.305  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.427      ;
; 0.311  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.431      ;
; 0.320  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[1] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.441      ;
; 0.325  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rMem     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.446      ;
; 0.338  ; Memory:mem|Mem[10][8]           ; Memory:mem|DataOut[8]           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.459      ;
; 0.338  ; Memory:mem|Mem[10][0]           ; Memory:mem|DataOut[0]           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.459      ;
; 0.340  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|wIR      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.462      ;
; 0.346  ; Memory:mem|DataOut[14]          ; MDR:mdr|MDR[14]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.466      ;
; 0.347  ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.467      ;
; 0.348  ; Memory:mem|DataOut[6]           ; MDR:mdr|MDR[6]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.468      ;
; 0.363  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|incPC    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.485      ;
; 0.367  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rPC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.488      ;
; 0.373  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|wIR      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.494      ;
; 0.375  ; AC:ac|AC[1]                     ; AC:ac|ACout[1]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.495      ;
; 0.376  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|incPC    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.497      ;
; 0.379  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.499      ;
; 0.379  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rPC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.501      ;
; 0.389  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.509      ;
; 0.398  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.518      ;
; 0.402  ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.529      ;
; 0.404  ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.041      ; 0.529      ;
; 0.412  ; IR:ir|IR[1]                     ; IR:ir|IRout[1]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.532      ;
; 0.413  ; IR:ir|IR[12]                    ; IR:ir|IRout[12]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.533      ;
; 0.413  ; IR:ir|IR[11]                    ; IR:ir|IRout[11]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.533      ;
; 0.414  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.044      ; 0.542      ;
; 0.414  ; IR:ir|IR[13]                    ; IR:ir|IRout[13]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.534      ;
; 0.414  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.033      ; 0.531      ;
; 0.418  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.545      ;
; 0.418  ; MAR:mar|MAR[10]                 ; MAR:mar|MARout[10]~reg0         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.540      ;
; 0.419  ; PC:pc|PC[10]                    ; PC:pc|PCout[10]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.034      ; 0.537      ;
; 0.421  ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.548      ;
; 0.423  ; PC:pc|PC[1]                     ; PC:pc|PCout[1]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.033      ; 0.540      ;
; 0.423  ; PC:pc|PC[0]                     ; PC:pc|PCout[0]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.033      ; 0.540      ;
; 0.426  ; PC:pc|PC[7]                     ; PC:pc|PCout[7]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.033      ; 0.543      ;
; 0.428  ; AC:ac|AC[5]                     ; AC:ac|ACout[5]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.030      ; 0.542      ;
; 0.434  ; PC:pc|PC[4]                     ; PC:pc|PCout[4]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.033      ; 0.551      ;
; 0.437  ; PC:pc|PC[12]                    ; PC:pc|PCout[12]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.034      ; 0.555      ;
; 0.440  ; AC:ac|AC[7]                     ; AC:ac|ACout[7]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.030      ; 0.554      ;
; 0.441  ; AC:ac|AC[10]                    ; AC:ac|ACout[10]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.030      ; 0.555      ;
; 0.441  ; Memory:mem|Mem[10][4]           ; Memory:mem|DataOut[4]           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.562      ;
; 0.451  ; Memory:mem|DataOut[12]          ; MDR:mdr|MDR[12]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.571      ;
; 0.454  ; PC:pc|PC[7]                     ; PC:pc|PC[8]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; PC:pc|PC[9]                     ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; PC:pc|PC[15]                    ; PC:pc|PC[16]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; PC:pc|PC[5]                     ; PC:pc|PC[6]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; PC:pc|PC[11]                    ; PC:pc|PC[12]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; PC:pc|PC[3]                     ; PC:pc|PC[4]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; PC:pc|PC[1]                     ; PC:pc|PC[2]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; AC:ac|AC[3]                     ; AC:ac|ACout[3]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; PC:pc|PC[13]                    ; PC:pc|PC[14]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.576      ;
; 0.458  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.578      ;
; 0.460  ; Memory:mem|DataOut[11]          ; MDR:mdr|MDR[11]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.580      ;
; 0.461  ; PC:pc|PC[8]                     ; PC:pc|PC[9]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.583      ;
; 0.463  ; PC:pc|PC[6]                     ; PC:pc|PC[7]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.583      ;
; 0.464  ; PC:pc|PC[14]                    ; PC:pc|PC[15]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; PC:pc|PC[10]                    ; PC:pc|PC[11]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; PC:pc|PC[4]                     ; PC:pc|PC[5]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; PC:pc|PC[0]                     ; PC:pc|PC[1]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; PC:pc|PC[12]                    ; PC:pc|PC[13]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; PC:pc|PC[8]                     ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.586      ;
; 0.465  ; PC:pc|PC[16]                    ; PC:pc|PC[17]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.585      ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCD_Driver:lcd|ienable'                                                                                              ;
+-------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+
; 0.263 ; Memory:mem|DataOut[14] ; LCD_Driver:lcd|iDataIn[14] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.511      ; 0.294      ;
; 0.264 ; Memory:mem|DataOut[10] ; LCD_Driver:lcd|iDataIn[10] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.510      ; 0.294      ;
; 0.266 ; Memory:mem|DataOut[6]  ; LCD_Driver:lcd|iDataIn[6]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.510      ; 0.296      ;
; 0.268 ; Memory:mem|DataOut[2]  ; LCD_Driver:lcd|iDataIn[2]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.506      ; 0.294      ;
; 0.287 ; Memory:mem|DataOut[16] ; LCD_Driver:lcd|iDataIn[16] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.487      ; 0.294      ;
; 0.288 ; Memory:mem|DataOut[17] ; LCD_Driver:lcd|iDataIn[17] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.486      ; 0.294      ;
; 0.298 ; Memory:mem|DataOut[0]  ; LCD_Driver:lcd|iDataIn[0]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.475      ; 0.293      ;
; 0.302 ; Memory:mem|DataOut[9]  ; LCD_Driver:lcd|iDataIn[9]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.472      ; 0.294      ;
; 0.302 ; Memory:mem|DataOut[4]  ; LCD_Driver:lcd|iDataIn[4]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.472      ; 0.294      ;
; 0.303 ; Memory:mem|DataOut[1]  ; LCD_Driver:lcd|iDataIn[1]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.474      ; 0.297      ;
; 0.366 ; Memory:mem|DataOut[8]  ; LCD_Driver:lcd|iDataIn[8]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.481      ; 0.367      ;
; 0.413 ; Memory:mem|DataOut[3]  ; LCD_Driver:lcd|iDataIn[3]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.413      ; 0.346      ;
; 0.413 ; Memory:mem|DataOut[7]  ; LCD_Driver:lcd|iDataIn[7]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.413      ; 0.346      ;
; 0.420 ; Memory:mem|DataOut[13] ; LCD_Driver:lcd|iDataIn[13] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.406      ; 0.346      ;
; 0.422 ; Memory:mem|DataOut[11] ; LCD_Driver:lcd|iDataIn[11] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.413      ; 0.355      ;
; 0.422 ; Memory:mem|DataOut[15] ; LCD_Driver:lcd|iDataIn[15] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.413      ; 0.355      ;
; 0.422 ; Memory:mem|DataOut[5]  ; LCD_Driver:lcd|iDataIn[5]  ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.406      ; 0.348      ;
; 0.426 ; Memory:mem|DataOut[12] ; LCD_Driver:lcd|iDataIn[12] ; clkDiv:U0|clkOut ; LCD_Driver:lcd|ienable ; -0.500       ; 0.406      ; 0.352      ;
+-------+------------------------+----------------------------+------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                     ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 0.734 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.255      ; 1.009      ;
; 0.764 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.256      ; 1.040      ;
; 0.776 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.152      ; 0.948      ;
; 0.784 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.258      ; 1.062      ;
; 0.789 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.251      ; 1.060      ;
; 0.814 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.251      ; 1.085      ;
; 0.832 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.255      ; 1.107      ;
; 0.856 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.228      ; 1.104      ;
; 0.889 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.252      ; 1.161      ;
; 0.909 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.170      ; 1.099      ;
; 0.915 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.254      ; 1.189      ;
; 0.917 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.159      ; 1.096      ;
; 0.924 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.166      ; 1.110      ;
; 0.928 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.234      ; 1.182      ;
; 0.932 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.171      ; 1.123      ;
; 0.939 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.152      ; 1.111      ;
; 0.939 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.155      ; 1.114      ;
; 0.964 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.246      ; 1.230      ;
; 0.975 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.232      ; 1.227      ;
; 0.987 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.223      ; 1.230      ;
; 1.003 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.323      ; 1.346      ;
; 1.008 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.245      ; 1.273      ;
; 1.019 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.249      ; 1.288      ;
; 1.031 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.156      ; 1.207      ;
; 1.043 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.162      ; 1.225      ;
; 1.053 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.241      ; 1.314      ;
; 1.058 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.242      ; 1.320      ;
; 1.063 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.174      ; 1.257      ;
; 1.065 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.245      ; 1.330      ;
; 1.074 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.156      ; 1.250      ;
; 1.076 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.260      ; 0.856      ;
; 1.126 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.319      ; 1.465      ;
; 1.129 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.167      ; 1.316      ;
; 1.146 ; IR:ir|IRout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 1.010      ;
; 1.173 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.158      ; 1.351      ;
; 1.182 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.260      ; 0.962      ;
; 1.183 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.238      ; 1.441      ;
; 1.189 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.178      ; 1.387      ;
; 1.200 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.227      ; 1.447      ;
; 1.228 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.007      ;
; 1.253 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 1.117      ;
; 1.262 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.242      ; 1.024      ;
; 1.275 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 1.113      ;
; 1.285 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.345      ; 1.150      ;
; 1.285 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.347      ; 1.152      ;
; 1.299 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.260      ; 1.079      ;
; 1.305 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.260      ; 1.085      ;
; 1.308 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.412      ; 1.240      ;
; 1.310 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.345      ; 1.175      ;
; 1.311 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.090      ;
; 1.334 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.113      ;
; 1.352 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.324      ; 1.196      ;
; 1.360 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 1.224      ;
; 1.361 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.345      ; 1.226      ;
; 1.367 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.327      ; 1.214      ;
; 1.369 ; PC:pc|PCout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.242      ; 1.131      ;
; 1.381 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.313      ; 1.214      ;
; 1.382 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 1.220      ;
; 1.390 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.169      ;
; 1.390 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.309      ; 1.219      ;
; 1.391 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.335      ; 1.246      ;
; 1.391 ; AC:ac|ACout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.347      ; 1.258      ;
; 1.394 ; AC:ac|ACout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.345      ; 1.259      ;
; 1.396 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.349      ; 1.265      ;
; 1.397 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.242      ; 1.159      ;
; 1.404 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.240      ; 1.164      ;
; 1.406 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 1.270      ;
; 1.412 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.238      ; 1.170      ;
; 1.415 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.412      ; 1.347      ;
; 1.418 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.345      ; 1.283      ;
; 1.424 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.242      ; 1.186      ;
; 1.426 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.205      ;
; 1.432 ; PC:pc|PCout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.332      ; 1.284      ;
; 1.449 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.260      ; 1.229      ;
; 1.455 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.242      ; 1.217      ;
; 1.461 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.240      ;
; 1.467 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 1.331      ;
; 1.470 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 1.334      ;
; 1.476 ; AC:ac|ACout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.327      ; 1.323      ;
; 1.476 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 1.340      ;
; 1.478 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.241      ; 1.239      ;
; 1.479 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.345      ; 1.344      ;
; 1.482 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.242      ; 1.244      ;
; 1.483 ; MDR:mdr|MDRout[3]~reg0         ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.245      ; 1.248      ;
; 1.487 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.313      ; 1.320      ;
; 1.488 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.252      ; 1.260      ;
; 1.496 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.275      ;
; 1.498 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 1.336      ;
; 1.500 ; PC:pc|PCout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.335      ; 1.355      ;
; 1.501 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.349      ; 1.370      ;
; 1.502 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.321      ; 1.343      ;
; 1.504 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.412      ; 1.436      ;
; 1.504 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.242      ; 1.266      ;
; 1.508 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.287      ;
; 1.510 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.240      ; 1.270      ;
; 1.510 ; PC:pc|PCout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.412      ; 1.442      ;
; 1.513 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.292      ;
; 1.514 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.293      ;
; 1.518 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.264      ; 1.302      ;
; 1.518 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.345      ; 1.383      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[10]                        ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ZeroOne      ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[0]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[1]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[2]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[3]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[4]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[7]|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[0]|clk        ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[1]|clk        ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|ZeroOne|clk             ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[0]|clk            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[1]|clk            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[3]|clk            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[0]|clk          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[1]|clk          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[3]|clk          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[4]|clk          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[6]|clk          ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|dataa      ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datac      ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datac      ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.624 ; 0.624        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datad     ;
; 0.625 ; 0.625        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datac     ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.632 ; 0.632        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.634 ; 0.634        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datac      ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datac      ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.638 ; 0.638        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|dataa      ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCD_Driver:lcd|ienable'                                                            ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[10]   ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[14]   ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[2]    ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[6]    ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[10]|datac        ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[14]|datac        ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[2]|datac         ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[6]|datac         ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[0]    ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[16]   ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[17]   ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[1]    ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[4]    ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[8]    ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[9]    ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[0]|datac         ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[16]|datac        ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[17]|datac        ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[1]|datac         ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[4]|datac         ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[8]|datac         ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[9]|datac         ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[13]|datad        ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[3]|datad         ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[5]|datad         ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[11]|datad        ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[12]|datad        ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[15]|datad        ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[7]|datad         ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[13]   ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[3]    ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[5]    ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[11]   ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[12]   ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[15]   ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[7]    ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|inclk[0] ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable|q                ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|inclk[0] ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|ienable~clkctrl|outclk   ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[7]    ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[13]   ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[15]   ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[3]    ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[5]    ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[11]   ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[12]   ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[7]|datad         ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[13]|datad        ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[15]|datad        ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[3]|datad         ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[5]|datad         ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[11]|datad        ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[12]|datad        ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[8]|datac         ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[17]|datac        ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[1]|datac         ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[9]|datac         ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[0]|datac         ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[16]|datac        ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[4]|datac         ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[8]    ;
; 0.632 ; 0.632        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[17]   ;
; 0.632 ; 0.632        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[1]    ;
; 0.632 ; 0.632        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[9]    ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[0]    ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[16]   ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[4]    ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[10]|datac        ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[14]|datac        ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[2]|datac         ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; LCD_Driver:lcd|ienable ; Rise       ; lcd|iDataIn[6]|datac         ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[10]   ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[14]   ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[2]    ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; LCD_Driver:lcd|ienable ; Fall       ; LCD_Driver:lcd|iDataIn[6]    ;
+-------+--------------+----------------+------------------+------------------------+------------+------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 2.537 ; 3.222 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 2.141 ; 2.796 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -0.624 ; -1.228 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -0.831 ; -1.495 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 4.201 ; 4.276 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 4.029 ; 4.095 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 4.100 ; 4.186 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 4.136 ; 4.215 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 4.099 ; 4.168 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 4.118 ; 4.215 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 4.118 ; 4.215 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 4.201 ; 4.276 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 3.999 ; 4.063 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 4.187 ; 4.276 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 4.005 ; 4.063 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 2.684 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 2.846 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 3.892 ; 3.953 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 3.921 ; 3.984 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 3.989 ; 4.070 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 4.022 ; 4.098 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 3.988 ; 4.053 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 4.005 ; 4.098 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 4.005 ; 4.098 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 4.085 ; 4.157 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 3.892 ; 3.953 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 4.072 ; 4.156 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 3.898 ; 3.953 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 2.635 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 2.790 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                        ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -5.776    ; -0.309 ; N/A      ; N/A     ; -3.000              ;
;  ControlBlock:ctrlBlock|eALU ; -5.776    ; 0.734  ; N/A      ; N/A     ; 0.348               ;
;  LCD_Driver:lcd|ienable      ; -0.710    ; 0.263  ; N/A      ; N/A     ; 0.355               ;
;  clk                         ; -2.685    ; -0.309 ; N/A      ; N/A     ; -3.000              ;
;  clkDiv10Khz:U1|clkOut       ; -3.155    ; -0.288 ; N/A      ; N/A     ; -1.000              ;
;  clkDiv:U0|clkOut            ; -4.271    ; -0.295 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS              ; -1903.854 ; -5.049 ; 0.0      ; 0.0     ; -589.022            ;
;  ControlBlock:ctrlBlock|eALU ; -83.619   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  LCD_Driver:lcd|ienable      ; -10.992   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                         ; -87.320   ; -0.455 ; N/A      ; N/A     ; -60.022             ;
;  clkDiv10Khz:U1|clkOut       ; -72.393   ; -4.360 ; N/A      ; N/A     ; -26.000             ;
;  clkDiv:U0|clkOut            ; -1649.530 ; -0.295 ; N/A      ; N/A     ; -503.000            ;
+------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 4.392 ; 4.958 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 3.788 ; 4.334 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -0.624 ; -1.228 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -0.831 ; -1.495 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.948 ; 6.931 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.663 ; 6.651 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.755 ; 6.765 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.818 ; 6.824 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.732 ; 6.761 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.737 ; 6.807 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.737 ; 6.807 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.948 ; 6.931 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.574 ; 6.630 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 6.918 ; 6.931 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.598 ; 6.618 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 4.442 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 4.496 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 3.892 ; 3.953 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 3.921 ; 3.984 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 3.989 ; 4.070 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 4.022 ; 4.098 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 3.988 ; 4.053 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 4.005 ; 4.098 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 4.005 ; 4.098 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 4.085 ; 4.157 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 3.892 ; 3.953 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 4.072 ; 4.156 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 3.898 ; 3.953 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; LED       ; clkDiv:U0|clkOut      ; 2.635 ;       ; Rise       ; clkDiv:U0|clkOut      ;
; LED       ; clkDiv:U0|clkOut      ;       ; 2.790 ; Fall       ; clkDiv:U0|clkOut      ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdRS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdRW         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdEn         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdRS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdRW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdEn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdRS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdRW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdEn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1248     ; 0        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut            ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 898      ;
; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 13       ;
; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 32       ; 52       ;
; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut            ; 4576     ; 963      ; 379      ; 244      ;
; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut            ; 0        ; 342      ; 5        ; 5        ;
; clkDiv:U0|clkOut            ; ControlBlock:ctrlBlock|eALU ; 0        ; 0        ; 1134     ; 63       ;
; clkDiv:U0|clkOut            ; LCD_Driver:lcd|ienable      ; 0        ; 0        ; 18       ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1248     ; 0        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut            ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 898      ;
; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 13       ;
; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 32       ; 52       ;
; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut            ; 4576     ; 963      ; 379      ; 244      ;
; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut            ; 0        ; 342      ; 5        ; 5        ;
; clkDiv:U0|clkOut            ; ControlBlock:ctrlBlock|eALU ; 0        ; 0        ; 1134     ; 63       ;
; clkDiv:U0|clkOut            ; LCD_Driver:lcd|ienable      ; 0        ; 0        ; 18       ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 498   ; 498  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 05 02:04:32 2012
Info: Command: quartus_sta proc -c proc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "lcd|iDataIn[16]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[17]|combout" is a latch
    Warning (335094): Node "alu|alu_out[17]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[15]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[16]$latch|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[3]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[11]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[7]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[15]|combout" is a latch
    Warning (335094): Node "alu|alu_out[13]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[14]$latch|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[13]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[5]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[1]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[9]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[6]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[14]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[10]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[2]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[8]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[0]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[4]|combout" is a latch
    Warning (335094): Node "lcd|iDataIn[12]|combout" is a latch
    Warning (335094): Node "alu|alu_out[2]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[3]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[11]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[7]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[0]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[5]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[1]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[9]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[6]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[10]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[8]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[4]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[12]$latch|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDiv10Khz:U1|clkOut clkDiv10Khz:U1|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clkDiv:U0|clkOut clkDiv:U0|clkOut
    Info (332105): create_clock -period 1.000 -name LCD_Driver:lcd|ienable LCD_Driver:lcd|ienable
    Info (332105): create_clock -period 1.000 -name ControlBlock:ctrlBlock|eALU ControlBlock:ctrlBlock|eALU
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.776
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.776       -83.619 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -4.271     -1649.530 clkDiv:U0|clkOut 
    Info (332119):    -3.155       -72.393 clkDiv10Khz:U1|clkOut 
    Info (332119):    -2.685       -87.320 clk 
    Info (332119):    -0.710       -10.992 LCD_Driver:lcd|ienable 
Info (332146): Worst-case hold slack is -0.306
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.306        -0.338 clk 
    Info (332119):    -0.295        -0.295 clkDiv:U0|clkOut 
    Info (332119):    -0.191        -2.191 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.283         0.000 LCD_Driver:lcd|ienable 
    Info (332119):     1.413         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -57.000 clk 
    Info (332119):    -1.000      -503.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -26.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.361         0.000 LCD_Driver:lcd|ienable 
    Info (332119):     0.378         0.000 ControlBlock:ctrlBlock|eALU 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.104
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.104       -74.520 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -3.777     -1445.339 clkDiv:U0|clkOut 
    Info (332119):    -2.773       -63.023 clkDiv10Khz:U1|clkOut 
    Info (332119):    -2.305       -71.973 clk 
    Info (332119):    -0.633        -9.732 LCD_Driver:lcd|ienable 
Info (332146): Worst-case hold slack is -0.309
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.309        -0.350 clk 
    Info (332119):    -0.242        -0.242 clkDiv:U0|clkOut 
    Info (332119):    -0.172        -1.611 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.363         0.000 LCD_Driver:lcd|ienable 
    Info (332119):     1.304         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -57.000 clk 
    Info (332119):    -1.000      -503.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -26.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.431         0.000 LCD_Driver:lcd|ienable 
    Info (332119):     0.434         0.000 ControlBlock:ctrlBlock|eALU 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {LCD_Driver:lcd|ienable}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {LCD_Driver:lcd|ienable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.059
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.059       -42.550 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -2.121      -797.516 clkDiv:U0|clkOut 
    Info (332119):    -1.379       -30.399 clkDiv10Khz:U1|clkOut 
    Info (332119):    -1.066       -26.488 clk 
    Info (332119):    -0.090        -0.715 LCD_Driver:lcd|ienable 
Info (332146): Worst-case hold slack is -0.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.291        -0.455 clk 
    Info (332119):    -0.288        -4.360 clkDiv10Khz:U1|clkOut 
    Info (332119):    -0.234        -0.234 clkDiv:U0|clkOut 
    Info (332119):     0.263         0.000 LCD_Driver:lcd|ienable 
    Info (332119):     0.734         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -60.022 clk 
    Info (332119):    -1.000      -503.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -26.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.348         0.000 ControlBlock:ctrlBlock|eALU 
    Info (332119):     0.355         0.000 LCD_Driver:lcd|ienable 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 42 warnings
    Info: Peak virtual memory: 306 megabytes
    Info: Processing ended: Mon Mar 05 02:04:36 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


