#ifndef __GPIO_REG_H__
#define __GPIO_REG_H__

#define PIO_BASE_ADDR 0x01C20800

#define PA_CFG0 	(PIO_BASE_ADDR+0x00)
#define PA_CFG1 	(PIO_BASE_ADDR+0x04)
#define PA_CFG2 	(PIO_BASE_ADDR+0x08)
#define PA_CFG3 	(PIO_BASE_ADDR+0x0c)
#define PA_DAT 		(PIO_BASE_ADDR+0x10)
#define PA_DRV0 	(PIO_BASE_ADDR+0x14)
#define PA_DRV1 	(PIO_BASE_ADDR+0x18)
#define PA_PUL0	 	(PIO_BASE_ADDR+0x1c)
#define PA_PUL1 	(PIO_BASE_ADDR+0x20)
#define PC_CFG0 (PIO_BASE_ADDR+0x24*2+0x00)
#define PC_CFG1 (PIO_BASE_ADDR+0x24*2+0x04)
#define PC_CFG2 (PIO_BASE_ADDR+0x24*2+0x08)
#define PC_CFG3 (PIO_BASE_ADDR+0x24*2+0x0c)
#define PC_DAT 	(PIO_BASE_ADDR+0x24*2+0x10)
#define PC_DRV0 (PIO_BASE_ADDR+0x24*2+0x14)
#define PC_DRV1 (PIO_BASE_ADDR+0x24*2+0x18)
#define PC_PUL0 (PIO_BASE_ADDR+0x24*2+0x1c)
#define PC_PUL1 (PIO_BASE_ADDR+0x24*2+0x20)

#define PD_CFG0 (PIO_BASE_ADDR+0x24*3+0x00)
#define PD_CFG1 (PIO_BASE_ADDR+0x24*3+0x04)
#define PD_CFG2 (PIO_BASE_ADDR+0x24*3+0x08)
#define PD_CFG3 (PIO_BASE_ADDR+0x24*3+0x0c)
#define PD_DAT 	(PIO_BASE_ADDR+0x24*3+0x10)
#define PD_DRV0 (PIO_BASE_ADDR+0x24*3+0x14)
#define PD_DRV1 (PIO_BASE_ADDR+0x24*3+0x18)
#define PD_PUL0 (PIO_BASE_ADDR+0x24*3+0x1c)
#define PD_PUL1 (PIO_BASE_ADDR+0x24*3+0x20)

#define PE_CFG0 (PIO_BASE_ADDR+0x24*4+0x00)
#define PE_CFG1 (PIO_BASE_ADDR+0x24*4+0x04)
#define PE_CFG2 (PIO_BASE_ADDR+0x24*4+0x08)
#define PE_CFG3 (PIO_BASE_ADDR+0x24*4+0x0c)
#define PE_DAT 	(PIO_BASE_ADDR+0x24*4+0x10)
#define PE_DRV0 (PIO_BASE_ADDR+0x24*4+0x14)
#define PE_DRV1 (PIO_BASE_ADDR+0x24*4+0x18)
#define PE_PUL0 (PIO_BASE_ADDR+0x24*4+0x1c)
#define PE_PUL1 (PIO_BASE_ADDR+0x24*4+0x20)

#define PF_CFG0 (PIO_BASE_ADDR+0x24*5+0x00)
#define PF_CFG1 (PIO_BASE_ADDR+0x24*5+0x04)
#define PF_CFG2 (PIO_BASE_ADDR+0x24*5+0x08)
#define PF_CFG3 (PIO_BASE_ADDR+0x24*5+0x0c)
#define PF_DAT 	(PIO_BASE_ADDR+0x24*5+0x10)
#define PF_DRV0 (PIO_BASE_ADDR+0x24*5+0x14)
#define PF_DRV1 (PIO_BASE_ADDR+0x24*5+0x18)
#define PF_PUL0 (PIO_BASE_ADDR+0x24*5+0x1c)
#define PF_PUL1 (PIO_BASE_ADDR+0x24*5+0x20)

#define PG_CFG0 (PIO_BASE_ADDR+0x24*6+0x00)
#define PG_CFG1 (PIO_BASE_ADDR+0x24*6+0x04)
#define PG_CFG2 (PIO_BASE_ADDR+0x24*6+0x08)
#define PG_CFG3 (PIO_BASE_ADDR+0x24*6+0x0c)
#define PG_DAT 	(PIO_BASE_ADDR+0x24*6+0x10)
#define PG_DRV0 (PIO_BASE_ADDR+0x24*6+0x14)
#define PG_DRV1 (PIO_BASE_ADDR+0x24*6+0x18)
#define PG_PUL0 (PIO_BASE_ADDR+0x24*6+0x1c)
#define PG_PUL1 (PIO_BASE_ADDR+0x24*6+0x20)
#if 0
#define PL_CFG0 (PIO_BASE_ADDR+0x24*6+0x00)
#define PL_CFG1 (PIO_BASE_ADDR+0x24*6+0x04)
#define PL_CFG2 (PIO_BASE_ADDR+0x24*6+0x08)
#define PL_CFG3 (PIO_BASE_ADDR+0x24*6+0x0c)
#define PL_DAT 	(PIO_BASE_ADDR+0x24*6+0x10)
#define PL_DRV0 (PIO_BASE_ADDR+0x24*6+0x14)
#define PL_DRV1 (PIO_BASE_ADDR+0x24*6+0x18)
#define PL_PUL0 (PIO_BASE_ADDR+0x24*6+0x1c)
#define PL_PUL1 (PIO_BASE_ADDR+0x24*6+0x20)
#endif

#define PIO_BASE_ADDR2 0x01f02c00
#define R_PIO_BASE 0x01f02c00

#if 1
#define PL_CFG0 (PIO_BASE_ADDR2+0x00)
#define PL_CFG1 (PIO_BASE_ADDR2+0x04)
#define PL_CFG2 (PIO_BASE_ADDR2+0x08)
#define PL_CFG3 (PIO_BASE_ADDR2+0x0c)
#define PL_DAT 	(PIO_BASE_ADDR2+0x10)
#define PL_DRV0 (PIO_BASE_ADDR2+0x14)
#define PL_DRV1 (PIO_BASE_ADDR2+0x18)
#define PL_PUL0 (PIO_BASE_ADDR2+0x1c)
#define PL_PUL1 (PIO_BASE_ADDR2+0x20)
#endif
//interrupt

#define PA_INT_CFG0 (PIO_BASE_ADDR+0x200+0x0)
#define PA_INT_CFG1 (PIO_BASE_ADDR+0x200+0x4)
#define PA_INT_CFG2 (PIO_BASE_ADDR+0x200+0x8)
#define PA_INT_CFG3 (PIO_BASE_ADDR+0x200+0xc)
#define PA_INT_CTL (PIO_BASE_ADDR+0x200+0x10)
#define PA_INT_STA (PIO_BASE_ADDR+0x200+0x14)
#define PA_INT_DEB (PIO_BASE_ADDR+0x200+0x18)

#define PG_INT_CFG0 (PIO_BASE_ADDR+0x200+0x20+0x0)
#define PG_INT_CFG1 (PIO_BASE_ADDR+0x200+0x20+0x4)
#define PG_INT_CFG2 (PIO_BASE_ADDR+0x200+0x20+0x8)
#define PG_INT_CFG3 (PIO_BASE_ADDR+0x200+0x20+0xc)
#define PG_INT_CTL (PIO_BASE_ADDR+0x200+0x20+0x10)
#define PG_INT_STA (PIO_BASE_ADDR+0x200+0x20+0x14)
#define PG_INT_DEB (PIO_BASE_ADDR+0x200+0x20+0x18)

#define PL_INT_CFG0 (PIO_BASE_ADDR2+0x200+0x0)
#define PL_INT_CFG1 (PIO_BASE_ADDR2+0x200+0x4)
#define PL_INT_CFG2 (PIO_BASE_ADDR2+0x200+0x8)
#define PL_INT_CFG3 (PIO_BASE_ADDR2+0x200+0xc)
#define PL_INT_CTL (PIO_BASE_ADDR2+0x200+0x10)
#define PL_INT_STA (PIO_BASE_ADDR2+0x200+0x14)
#define PL_INT_DEB (PIO_BASE_ADDR2+0x200+0x18)

//pin type
#define IO_OUTPUT 		0x1
#define IO_INPUT  		0x0
#define IO_MUL			0x2
#define IO_EXT_INT 		0x6
#define IO_DIS 			0x7

//driver level
#define DRV_LEV0 		0x0
#define DRV_LEV1 		0x1
#define DRV_LEV2 		0x2
#define DRV_LEV3		0x3

//pull type
#define PUL_UD_DIS		0x0
#define PUL_UP			0x1
#define PUL_DW			0x2


//ext interrupt
#define POS_EDGE		0x0
#define NEG_EDGE		0x1
#define HI_LEVEL		0x2
#define LO_LEVEL		0x3
#define DOU_EDGE		0x4


#define SUNXI_RPRCM_BASE            0x01f01400


#endif
