Classic Timing Analyzer report for main
Fri Dec 18 11:54:39 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------+--------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                        ; To                             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------+--------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 6.958 ns                         ; up                          ; controll:comb_52|up_counter[9] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 13.322 ns                        ; display:dp1|barrier_out[37] ; col                            ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 0.565 ns                         ; rst                         ; display:dp1|da[0]              ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 104.22 MHz ( period = 9.595 ns ) ; display:dp1|barrier_out[37] ; display:dp1|dp:d4|R_o[0]       ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; display:dp1|tt[0]           ; display:dp1|temp[3]            ; clk        ; clk      ; 52           ;
; Total number of failed paths ;                                          ;               ;                                  ;                             ;                                ;            ;          ; 52           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------+--------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                       ; To                                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 104.22 MHz ( period = 9.595 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d4|R_o[0]              ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 111.78 MHz ( period = 8.946 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d3|R_o[7]              ; clk        ; clk      ; None                        ; None                      ; 3.027 ns                ;
; N/A                                     ; 111.79 MHz ( period = 8.945 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d3|R_o[5]              ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 111.81 MHz ( period = 8.944 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d2|R_o[1]              ; clk        ; clk      ; None                        ; None                      ; 3.025 ns                ;
; N/A                                     ; 111.84 MHz ( period = 8.941 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d3|R_o[6]              ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 111.89 MHz ( period = 8.937 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d2|R_o[0]              ; clk        ; clk      ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 112.50 MHz ( period = 8.889 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|C[1]                      ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 112.55 MHz ( period = 8.885 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|C[2]                      ; clk        ; clk      ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 112.63 MHz ( period = 8.879 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d1|R_o[3]              ; clk        ; clk      ; None                        ; None                      ; 2.960 ns                ;
; N/A                                     ; 112.64 MHz ( period = 8.878 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|C[0]                      ; clk        ; clk      ; None                        ; None                      ; 3.011 ns                ;
; N/A                                     ; 112.64 MHz ( period = 8.878 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d1|R_o[1]              ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 112.64 MHz ( period = 8.878 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d1|R_o[4]              ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 112.66 MHz ( period = 8.876 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d1|R_o[2]              ; clk        ; clk      ; None                        ; None                      ; 2.957 ns                ;
; N/A                                     ; 112.91 MHz ( period = 8.857 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d4|R_o[1]              ; clk        ; clk      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 113.46 MHz ( period = 8.814 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d2|R_o[4]              ; clk        ; clk      ; None                        ; None                      ; 2.895 ns                ;
; N/A                                     ; 113.46 MHz ( period = 8.814 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d2|R_o[7]              ; clk        ; clk      ; None                        ; None                      ; 2.895 ns                ;
; N/A                                     ; 113.47 MHz ( period = 8.813 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d1|R_o[0]              ; clk        ; clk      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 113.47 MHz ( period = 8.813 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d2|R_o[5]              ; clk        ; clk      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 113.48 MHz ( period = 8.812 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d2|R_o[6]              ; clk        ; clk      ; None                        ; None                      ; 2.893 ns                ;
; N/A                                     ; 113.65 MHz ( period = 8.799 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|C[3]                      ; clk        ; clk      ; None                        ; None                      ; 2.932 ns                ;
; N/A                                     ; 113.66 MHz ( period = 8.798 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|C[4]                      ; clk        ; clk      ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 114.08 MHz ( period = 8.766 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d4|R_o[2]              ; clk        ; clk      ; None                        ; None                      ; 2.847 ns                ;
; N/A                                     ; 114.09 MHz ( period = 8.765 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d4|R_o[3]              ; clk        ; clk      ; None                        ; None                      ; 2.846 ns                ;
; N/A                                     ; 114.13 MHz ( period = 8.762 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d4|R_o[4]              ; clk        ; clk      ; None                        ; None                      ; 2.843 ns                ;
; N/A                                     ; 114.18 MHz ( period = 8.758 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d4|R_o[5]              ; clk        ; clk      ; None                        ; None                      ; 2.839 ns                ;
; N/A                                     ; 114.52 MHz ( period = 8.732 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d1|R_o[6]              ; clk        ; clk      ; None                        ; None                      ; 2.813 ns                ;
; N/A                                     ; 114.56 MHz ( period = 8.729 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d1|R_o[5]              ; clk        ; clk      ; None                        ; None                      ; 2.810 ns                ;
; N/A                                     ; 114.59 MHz ( period = 8.727 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d1|R_o[7]              ; clk        ; clk      ; None                        ; None                      ; 2.808 ns                ;
; N/A                                     ; 114.89 MHz ( period = 8.704 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d2|R_o[2]              ; clk        ; clk      ; None                        ; None                      ; 2.785 ns                ;
; N/A                                     ; 114.92 MHz ( period = 8.702 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d4|R_o[7]              ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 114.93 MHz ( period = 8.701 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d4|R_o[6]              ; clk        ; clk      ; None                        ; None                      ; 2.782 ns                ;
; N/A                                     ; 115.02 MHz ( period = 8.694 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d2|R_o[3]              ; clk        ; clk      ; None                        ; None                      ; 2.775 ns                ;
; N/A                                     ; 115.17 MHz ( period = 8.683 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|R_o[5]                    ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 117.14 MHz ( period = 8.537 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d3|R_o[3]              ; clk        ; clk      ; None                        ; None                      ; 2.618 ns                ;
; N/A                                     ; 117.25 MHz ( period = 8.529 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d3|R_o[0]              ; clk        ; clk      ; None                        ; None                      ; 2.610 ns                ;
; N/A                                     ; 117.95 MHz ( period = 8.478 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|R_o[6]                    ; clk        ; clk      ; None                        ; None                      ; 2.559 ns                ;
; N/A                                     ; 118.05 MHz ( period = 8.471 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|R_o[3]                    ; clk        ; clk      ; None                        ; None                      ; 2.552 ns                ;
; N/A                                     ; 118.65 MHz ( period = 8.428 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d3|R_o[4]              ; clk        ; clk      ; None                        ; None                      ; 2.509 ns                ;
; N/A                                     ; 118.68 MHz ( period = 8.426 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d3|R_o[1]              ; clk        ; clk      ; None                        ; None                      ; 2.507 ns                ;
; N/A                                     ; 118.76 MHz ( period = 8.420 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|dp:d3|R_o[2]              ; clk        ; clk      ; None                        ; None                      ; 2.501 ns                ;
; N/A                                     ; 119.09 MHz ( period = 8.397 ns )                    ; display:dp1|temp[0]                        ; display:dp1|barrier_out[0]            ; clk        ; clk      ; None                        ; None                      ; 2.703 ns                ;
; N/A                                     ; 119.37 MHz ( period = 8.377 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|R_o[4]                    ; clk        ; clk      ; None                        ; None                      ; 2.458 ns                ;
; N/A                                     ; 120.00 MHz ( period = 8.333 ns )                    ; display:dp1|barrier_out[38]                ; display:dp1|R_o[6]                    ; clk        ; clk      ; None                        ; None                      ; 2.414 ns                ;
; N/A                                     ; 121.01 MHz ( period = 8.264 ns )                    ; display:dp1|barrier_out[1]                 ; display:dp1|dp:d4|R_o[1]              ; clk        ; clk      ; None                        ; None                      ; 2.324 ns                ;
; N/A                                     ; 122.53 MHz ( period = 8.161 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|R_o[0]                    ; clk        ; clk      ; None                        ; None                      ; 2.242 ns                ;
; N/A                                     ; 123.30 MHz ( period = 8.110 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|C[6]                      ; clk        ; clk      ; None                        ; None                      ; 2.191 ns                ;
; N/A                                     ; 123.30 MHz ( period = 8.110 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|C[5]                      ; clk        ; clk      ; None                        ; None                      ; 2.191 ns                ;
; N/A                                     ; 125.74 MHz ( period = 7.953 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|R_o[2]                    ; clk        ; clk      ; None                        ; None                      ; 2.034 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|R_o[7]                    ; clk        ; clk      ; None                        ; None                      ; 2.031 ns                ;
; N/A                                     ; 127.55 MHz ( period = 7.840 ns )                    ; display:dp1|barrier_out[36]                ; display:dp1|R_o[4]                    ; clk        ; clk      ; None                        ; None                      ; 1.921 ns                ;
; N/A                                     ; 127.67 MHz ( period = 7.833 ns )                    ; display:dp1|temp[1]                        ; display:dp1|barrier_out[0]            ; clk        ; clk      ; None                        ; None                      ; 2.139 ns                ;
; N/A                                     ; 129.28 MHz ( period = 7.735 ns )                    ; display:dp1|barrier_out[13]                ; display:dp1|dp:d3|R_o[5]              ; clk        ; clk      ; None                        ; None                      ; 1.816 ns                ;
; N/A                                     ; 129.28 MHz ( period = 7.735 ns )                    ; display:dp1|temp[3]                        ; display:dp1|barrier_out[0]            ; clk        ; clk      ; None                        ; None                      ; 2.040 ns                ;
; N/A                                     ; 129.97 MHz ( period = 7.694 ns )                    ; display:dp1|barrier_out[18]                ; display:dp1|dp:d2|R_o[2]              ; clk        ; clk      ; None                        ; None                      ; 1.775 ns                ;
; N/A                                     ; 130.19 MHz ( period = 7.681 ns )                    ; display:dp1|barrier_out[8]                 ; display:dp1|dp:d3|R_o[0]              ; clk        ; clk      ; None                        ; None                      ; 1.762 ns                ;
; N/A                                     ; 130.48 MHz ( period = 7.664 ns )                    ; display:dp1|barrier_out[20]                ; display:dp1|dp:d2|R_o[4]              ; clk        ; clk      ; None                        ; None                      ; 1.745 ns                ;
; N/A                                     ; 131.63 MHz ( period = 7.597 ns )                    ; display:dp1|barrier_out[25]                ; display:dp1|dp:d1|R_o[1]              ; clk        ; clk      ; None                        ; None                      ; 1.678 ns                ;
; N/A                                     ; 131.72 MHz ( period = 7.592 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|R_s[0]                    ; clk        ; clk      ; None                        ; None                      ; 1.673 ns                ;
; N/A                                     ; 131.93 MHz ( period = 7.580 ns )                    ; display:dp1|temp[2]                        ; display:dp1|barrier_out[0]            ; clk        ; clk      ; None                        ; None                      ; 1.888 ns                ;
; N/A                                     ; 132.24 MHz ( period = 7.562 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|C[7]                      ; clk        ; clk      ; None                        ; None                      ; 1.643 ns                ;
; N/A                                     ; 132.47 MHz ( period = 7.549 ns )                    ; display:dp1|barrier_out[32]                ; display:dp1|R_o[0]                    ; clk        ; clk      ; None                        ; None                      ; 1.630 ns                ;
; N/A                                     ; 135.89 MHz ( period = 7.359 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|R_o[1]                    ; clk        ; clk      ; None                        ; None                      ; 1.440 ns                ;
; N/A                                     ; 138.77 MHz ( period = 7.206 ns )                    ; display:dp1|barrier_out[0]                 ; display:dp1|dp:d4|R_o[0]              ; clk        ; clk      ; None                        ; None                      ; 1.289 ns                ;
; N/A                                     ; 138.91 MHz ( period = 7.199 ns )                    ; display:dp1|barrier_out[29]                ; display:dp1|dp:d1|R_o[5]              ; clk        ; clk      ; None                        ; None                      ; 1.280 ns                ;
; N/A                                     ; 141.58 MHz ( period = 7.063 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|R_s[2]                    ; clk        ; clk      ; None                        ; None                      ; 1.144 ns                ;
; N/A                                     ; 141.84 MHz ( period = 7.050 ns )                    ; display:dp1|barrier_out[30]                ; display:dp1|dp:d1|R_o[6]              ; clk        ; clk      ; None                        ; None                      ; 1.131 ns                ;
; N/A                                     ; 142.03 MHz ( period = 7.041 ns )                    ; display:dp1|barrier_out[17]                ; display:dp1|dp:d2|R_o[1]              ; clk        ; clk      ; None                        ; None                      ; 1.122 ns                ;
; N/A                                     ; 142.05 MHz ( period = 7.040 ns )                    ; display:dp1|barrier_out[31]                ; display:dp1|dp:d1|R_o[7]              ; clk        ; clk      ; None                        ; None                      ; 1.121 ns                ;
; N/A                                     ; 142.07 MHz ( period = 7.039 ns )                    ; display:dp1|barrier_out[26]                ; display:dp1|dp:d1|R_o[2]              ; clk        ; clk      ; None                        ; None                      ; 1.120 ns                ;
; N/A                                     ; 142.07 MHz ( period = 7.039 ns )                    ; display:dp1|barrier_out[9]                 ; display:dp1|dp:d3|R_o[1]              ; clk        ; clk      ; None                        ; None                      ; 1.120 ns                ;
; N/A                                     ; 142.09 MHz ( period = 7.038 ns )                    ; display:dp1|barrier_out[12]                ; display:dp1|dp:d3|R_o[4]              ; clk        ; clk      ; None                        ; None                      ; 1.119 ns                ;
; N/A                                     ; 142.13 MHz ( period = 7.036 ns )                    ; display:dp1|barrier_out[10]                ; display:dp1|dp:d3|R_o[2]              ; clk        ; clk      ; None                        ; None                      ; 1.117 ns                ;
; N/A                                     ; 142.15 MHz ( period = 7.035 ns )                    ; display:dp1|barrier_out[3]                 ; display:dp1|dp:d4|R_o[3]              ; clk        ; clk      ; None                        ; None                      ; 1.116 ns                ;
; N/A                                     ; 142.19 MHz ( period = 7.033 ns )                    ; display:dp1|barrier_out[5]                 ; display:dp1|dp:d4|R_o[5]              ; clk        ; clk      ; None                        ; None                      ; 1.114 ns                ;
; N/A                                     ; 142.31 MHz ( period = 7.027 ns )                    ; display:dp1|barrier_out[23]                ; display:dp1|dp:d2|R_o[7]              ; clk        ; clk      ; None                        ; None                      ; 1.108 ns                ;
; N/A                                     ; 142.31 MHz ( period = 7.027 ns )                    ; display:dp1|barrier_out[7]                 ; display:dp1|dp:d4|R_o[7]              ; clk        ; clk      ; None                        ; None                      ; 1.108 ns                ;
; N/A                                     ; 143.35 MHz ( period = 6.976 ns )                    ; display:dp1|barrier_out[37]                ; display:dp1|R_s[1]                    ; clk        ; clk      ; None                        ; None                      ; 1.057 ns                ;
; N/A                                     ; 143.62 MHz ( period = 6.963 ns )                    ; display:dp1|barrier_out[27]                ; display:dp1|dp:d1|R_o[3]              ; clk        ; clk      ; None                        ; None                      ; 1.044 ns                ;
; N/A                                     ; 143.72 MHz ( period = 6.958 ns )                    ; display:dp1|barrier_out[21]                ; display:dp1|dp:d2|R_o[5]              ; clk        ; clk      ; None                        ; None                      ; 1.039 ns                ;
; N/A                                     ; 143.74 MHz ( period = 6.957 ns )                    ; display:dp1|barrier_out[19]                ; display:dp1|dp:d2|R_o[3]              ; clk        ; clk      ; None                        ; None                      ; 1.038 ns                ;
; N/A                                     ; 143.74 MHz ( period = 6.957 ns )                    ; display:dp1|barrier_out[6]                 ; display:dp1|dp:d4|R_o[6]              ; clk        ; clk      ; None                        ; None                      ; 1.038 ns                ;
; N/A                                     ; 143.76 MHz ( period = 6.956 ns )                    ; display:dp1|barrier_out[22]                ; display:dp1|dp:d2|R_o[6]              ; clk        ; clk      ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 143.84 MHz ( period = 6.952 ns )                    ; display:dp1|barrier_out[4]                 ; display:dp1|dp:d4|R_o[4]              ; clk        ; clk      ; None                        ; None                      ; 1.033 ns                ;
; N/A                                     ; 143.86 MHz ( period = 6.951 ns )                    ; display:dp1|barrier_out[34]                ; display:dp1|R_o[2]                    ; clk        ; clk      ; None                        ; None                      ; 1.032 ns                ;
; N/A                                     ; 143.88 MHz ( period = 6.950 ns )                    ; display:dp1|barrier_out[11]                ; display:dp1|dp:d3|R_o[3]              ; clk        ; clk      ; None                        ; None                      ; 1.031 ns                ;
; N/A                                     ; 143.91 MHz ( period = 6.949 ns )                    ; display:dp1|barrier_out[2]                 ; display:dp1|dp:d4|R_o[2]              ; clk        ; clk      ; None                        ; None                      ; 1.030 ns                ;
; N/A                                     ; 143.93 MHz ( period = 6.948 ns )                    ; display:dp1|barrier_out[24]                ; display:dp1|dp:d1|R_o[0]              ; clk        ; clk      ; None                        ; None                      ; 1.029 ns                ;
; N/A                                     ; 144.01 MHz ( period = 6.944 ns )                    ; display:dp1|barrier_out[39]                ; display:dp1|R_o[7]                    ; clk        ; clk      ; None                        ; None                      ; 1.025 ns                ;
; N/A                                     ; 144.09 MHz ( period = 6.940 ns )                    ; display:dp1|barrier_out[28]                ; display:dp1|dp:d1|R_o[4]              ; clk        ; clk      ; None                        ; None                      ; 1.021 ns                ;
; N/A                                     ; 144.20 MHz ( period = 6.935 ns )                    ; display:dp1|barrier_out[33]                ; display:dp1|R_o[1]                    ; clk        ; clk      ; None                        ; None                      ; 1.016 ns                ;
; N/A                                     ; 147.36 MHz ( period = 6.786 ns )                    ; display:dp1|barrier_out[35]                ; display:dp1|R_o[3]                    ; clk        ; clk      ; None                        ; None                      ; 0.867 ns                ;
; N/A                                     ; 147.65 MHz ( period = 6.773 ns )                    ; display:dp1|barrier_out[15]                ; display:dp1|dp:d3|R_o[7]              ; clk        ; clk      ; None                        ; None                      ; 0.854 ns                ;
; N/A                                     ; 147.78 MHz ( period = 6.767 ns )                    ; display:dp1|barrier_out[14]                ; display:dp1|dp:d3|R_o[6]              ; clk        ; clk      ; None                        ; None                      ; 0.848 ns                ;
; N/A                                     ; 148.32 MHz ( period = 6.742 ns )                    ; display:dp1|barrier_out[16]                ; display:dp1|dp:d2|R_o[0]              ; clk        ; clk      ; None                        ; None                      ; 0.823 ns                ;
; N/A                                     ; 151.70 MHz ( period = 6.592 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[11]       ; clk        ; clk      ; None                        ; None                      ; 6.331 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[7]        ; clk        ; clk      ; None                        ; None                      ; 6.254 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[10]       ; clk        ; clk      ; None                        ; None                      ; 6.254 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[6]        ; clk        ; clk      ; None                        ; None                      ; 6.254 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[8]        ; clk        ; clk      ; None                        ; None                      ; 6.254 ns                ;
; N/A                                     ; 153.49 MHz ( period = 6.515 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[9]        ; clk        ; clk      ; None                        ; None                      ; 6.254 ns                ;
; N/A                                     ; 154.92 MHz ( period = 6.455 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[11]       ; clk        ; clk      ; None                        ; None                      ; 6.194 ns                ;
; N/A                                     ; 156.79 MHz ( period = 6.378 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[7]        ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 156.79 MHz ( period = 6.378 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[10]       ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 156.79 MHz ( period = 6.378 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[6]        ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 156.79 MHz ( period = 6.378 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[8]        ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 156.79 MHz ( period = 6.378 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[9]        ; clk        ; clk      ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 159.21 MHz ( period = 6.281 ns )                    ; controll:comb_52|up_counter[5]             ; controll:comb_52|up_counter[11]       ; clk        ; clk      ; None                        ; None                      ; 6.020 ns                ;
; N/A                                     ; 159.24 MHz ( period = 6.280 ns )                    ; divider:divider_barrier|divide_counter[10] ; divider:divider_barrier|d_clock       ; clk        ; clk      ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 161.19 MHz ( period = 6.204 ns )                    ; controll:comb_52|up_counter[5]             ; controll:comb_52|up_counter[7]        ; clk        ; clk      ; None                        ; None                      ; 5.943 ns                ;
; N/A                                     ; 161.19 MHz ( period = 6.204 ns )                    ; controll:comb_52|up_counter[5]             ; controll:comb_52|up_counter[10]       ; clk        ; clk      ; None                        ; None                      ; 5.943 ns                ;
; N/A                                     ; 161.19 MHz ( period = 6.204 ns )                    ; controll:comb_52|up_counter[5]             ; controll:comb_52|up_counter[6]        ; clk        ; clk      ; None                        ; None                      ; 5.943 ns                ;
; N/A                                     ; 161.19 MHz ( period = 6.204 ns )                    ; controll:comb_52|up_counter[5]             ; controll:comb_52|up_counter[8]        ; clk        ; clk      ; None                        ; None                      ; 5.943 ns                ;
; N/A                                     ; 161.19 MHz ( period = 6.204 ns )                    ; controll:comb_52|up_counter[5]             ; controll:comb_52|up_counter[9]        ; clk        ; clk      ; None                        ; None                      ; 5.943 ns                ;
; N/A                                     ; 161.94 MHz ( period = 6.175 ns )                    ; controll:comb_52|up_counter[2]             ; controll:comb_52|up_counter[11]       ; clk        ; clk      ; None                        ; None                      ; 5.914 ns                ;
; N/A                                     ; 162.71 MHz ( period = 6.146 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[5]        ; clk        ; clk      ; None                        ; None                      ; 5.885 ns                ;
; N/A                                     ; 163.77 MHz ( period = 6.106 ns )                    ; divider:divider_barrier|divide_counter[12] ; divider:divider_barrier|d_clock       ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 163.99 MHz ( period = 6.098 ns )                    ; controll:comb_52|up_counter[2]             ; controll:comb_52|up_counter[7]        ; clk        ; clk      ; None                        ; None                      ; 5.837 ns                ;
; N/A                                     ; 163.99 MHz ( period = 6.098 ns )                    ; controll:comb_52|up_counter[2]             ; controll:comb_52|up_counter[10]       ; clk        ; clk      ; None                        ; None                      ; 5.837 ns                ;
; N/A                                     ; 163.99 MHz ( period = 6.098 ns )                    ; controll:comb_52|up_counter[2]             ; controll:comb_52|up_counter[6]        ; clk        ; clk      ; None                        ; None                      ; 5.837 ns                ;
; N/A                                     ; 163.99 MHz ( period = 6.098 ns )                    ; controll:comb_52|up_counter[2]             ; controll:comb_52|up_counter[8]        ; clk        ; clk      ; None                        ; None                      ; 5.837 ns                ;
; N/A                                     ; 163.99 MHz ( period = 6.098 ns )                    ; controll:comb_52|up_counter[2]             ; controll:comb_52|up_counter[9]        ; clk        ; clk      ; None                        ; None                      ; 5.837 ns                ;
; N/A                                     ; 163.99 MHz ( period = 6.098 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[4]        ; clk        ; clk      ; None                        ; None                      ; 5.837 ns                ;
; N/A                                     ; 163.99 MHz ( period = 6.098 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[3]        ; clk        ; clk      ; None                        ; None                      ; 5.837 ns                ;
; N/A                                     ; 163.99 MHz ( period = 6.098 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[2]        ; clk        ; clk      ; None                        ; None                      ; 5.837 ns                ;
; N/A                                     ; 163.99 MHz ( period = 6.098 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[1]        ; clk        ; clk      ; None                        ; None                      ; 5.837 ns                ;
; N/A                                     ; 166.42 MHz ( period = 6.009 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[5]        ; clk        ; clk      ; None                        ; None                      ; 5.748 ns                ;
; N/A                                     ; 167.76 MHz ( period = 5.961 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[4]        ; clk        ; clk      ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 167.76 MHz ( period = 5.961 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[3]        ; clk        ; clk      ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 167.76 MHz ( period = 5.961 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[2]        ; clk        ; clk      ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 167.76 MHz ( period = 5.961 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[1]        ; clk        ; clk      ; None                        ; None                      ; 5.700 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; divider:divider_barrier|divide_counter[8]  ; divider:divider_barrier|d_clock       ; clk        ; clk      ; None                        ; None                      ; 2.717 ns                ;
; N/A                                     ; 168.24 MHz ( period = 5.944 ns )                    ; divider:divider_vv|divide_counter[4]       ; divider:divider_vv|d_clock            ; clk        ; clk      ; None                        ; None                      ; 2.711 ns                ;
; N/A                                     ; 169.55 MHz ( period = 5.898 ns )                    ; divider:divider_vv|divide_counter[7]       ; divider:divider_vv|d_clock            ; clk        ; clk      ; None                        ; None                      ; 2.688 ns                ;
; N/A                                     ; 171.38 MHz ( period = 5.835 ns )                    ; controll:comb_52|up_counter[5]             ; controll:comb_52|up_counter[5]        ; clk        ; clk      ; None                        ; None                      ; 5.574 ns                ;
; N/A                                     ; 172.47 MHz ( period = 5.798 ns )                    ; divider:divider_vv|divide_counter[4]       ; divider:divider_vv|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 5.537 ns                ;
; N/A                                     ; 172.80 MHz ( period = 5.787 ns )                    ; controll:comb_52|up_counter[5]             ; controll:comb_52|up_counter[4]        ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 172.80 MHz ( period = 5.787 ns )                    ; controll:comb_52|up_counter[5]             ; controll:comb_52|up_counter[3]        ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 172.80 MHz ( period = 5.787 ns )                    ; controll:comb_52|up_counter[5]             ; controll:comb_52|up_counter[2]        ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 172.80 MHz ( period = 5.787 ns )                    ; controll:comb_52|up_counter[5]             ; controll:comb_52|up_counter[1]        ; clk        ; clk      ; None                        ; None                      ; 5.526 ns                ;
; N/A                                     ; 174.16 MHz ( period = 5.742 ns )                    ; divider:divider_vv|divide_counter[10]      ; divider:divider_vv|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 5.481 ns                ;
; N/A                                     ; 174.55 MHz ( period = 5.729 ns )                    ; controll:comb_52|up_counter[2]             ; controll:comb_52|up_counter[5]        ; clk        ; clk      ; None                        ; None                      ; 5.468 ns                ;
; N/A                                     ; 174.73 MHz ( period = 5.723 ns )                    ; divider:divider_vv|divide_counter[4]       ; divider:divider_vv|divide_counter[1]  ; clk        ; clk      ; None                        ; None                      ; 5.462 ns                ;
; N/A                                     ; 176.03 MHz ( period = 5.681 ns )                    ; controll:comb_52|up_counter[2]             ; controll:comb_52|up_counter[4]        ; clk        ; clk      ; None                        ; None                      ; 5.420 ns                ;
; N/A                                     ; 176.03 MHz ( period = 5.681 ns )                    ; controll:comb_52|up_counter[2]             ; controll:comb_52|up_counter[3]        ; clk        ; clk      ; None                        ; None                      ; 5.420 ns                ;
; N/A                                     ; 176.03 MHz ( period = 5.681 ns )                    ; controll:comb_52|up_counter[2]             ; controll:comb_52|up_counter[2]        ; clk        ; clk      ; None                        ; None                      ; 5.420 ns                ;
; N/A                                     ; 176.03 MHz ( period = 5.681 ns )                    ; controll:comb_52|up_counter[2]             ; controll:comb_52|up_counter[1]        ; clk        ; clk      ; None                        ; None                      ; 5.420 ns                ;
; N/A                                     ; 176.46 MHz ( period = 5.667 ns )                    ; divider:divider_vv|divide_counter[10]      ; divider:divider_vv|divide_counter[1]  ; clk        ; clk      ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 176.96 MHz ( period = 5.651 ns )                    ; controll:comb_52|con_up                    ; display:dp1|dp:d4|R_o[0]              ; clk        ; clk      ; None                        ; None                      ; 5.413 ns                ;
; N/A                                     ; 177.75 MHz ( period = 5.626 ns )                    ; display:dp1|C[6]                           ; display:dp1|C[5]                      ; clk        ; clk      ; None                        ; None                      ; 5.365 ns                ;
; N/A                                     ; 177.87 MHz ( period = 5.622 ns )                    ; display:dp1|C[6]                           ; display:dp1|C[7]                      ; clk        ; clk      ; None                        ; None                      ; 5.361 ns                ;
; N/A                                     ; 177.90 MHz ( period = 5.621 ns )                    ; display:dp1|C[6]                           ; display:dp1|C[6]                      ; clk        ; clk      ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 178.89 MHz ( period = 5.590 ns )                    ; controll:comb_52|up_counter[6]             ; controll:comb_52|up_counter[11]       ; clk        ; clk      ; None                        ; None                      ; 5.329 ns                ;
; N/A                                     ; 179.47 MHz ( period = 5.572 ns )                    ; divider:divider_vv|divide_counter[8]       ; divider:divider_vv|d_clock            ; clk        ; clk      ; None                        ; None                      ; 2.525 ns                ;
; N/A                                     ; 181.39 MHz ( period = 5.513 ns )                    ; controll:comb_52|up_counter[6]             ; controll:comb_52|up_counter[7]        ; clk        ; clk      ; None                        ; None                      ; 5.252 ns                ;
; N/A                                     ; 181.39 MHz ( period = 5.513 ns )                    ; controll:comb_52|up_counter[6]             ; controll:comb_52|up_counter[10]       ; clk        ; clk      ; None                        ; None                      ; 5.252 ns                ;
; N/A                                     ; 181.39 MHz ( period = 5.513 ns )                    ; controll:comb_52|up_counter[6]             ; controll:comb_52|up_counter[6]        ; clk        ; clk      ; None                        ; None                      ; 5.252 ns                ;
; N/A                                     ; 181.39 MHz ( period = 5.513 ns )                    ; controll:comb_52|up_counter[6]             ; controll:comb_52|up_counter[8]        ; clk        ; clk      ; None                        ; None                      ; 5.252 ns                ;
; N/A                                     ; 181.39 MHz ( period = 5.513 ns )                    ; controll:comb_52|up_counter[6]             ; controll:comb_52|up_counter[9]        ; clk        ; clk      ; None                        ; None                      ; 5.252 ns                ;
; N/A                                     ; 181.69 MHz ( period = 5.504 ns )                    ; display:dp1|C[5]                           ; display:dp1|C[5]                      ; clk        ; clk      ; None                        ; None                      ; 5.243 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; display:dp1|C[5]                           ; display:dp1|C[7]                      ; clk        ; clk      ; None                        ; None                      ; 5.239 ns                ;
; N/A                                     ; 181.85 MHz ( period = 5.499 ns )                    ; display:dp1|C[5]                           ; display:dp1|C[6]                      ; clk        ; clk      ; None                        ; None                      ; 5.238 ns                ;
; N/A                                     ; 184.13 MHz ( period = 5.431 ns )                    ; divider:divider_vv|divide_counter[9]       ; divider:divider_vv|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 5.170 ns                ;
; N/A                                     ; 185.01 MHz ( period = 5.405 ns )                    ; divider:divider_vv|divide_counter[4]       ; divider:divider_vv|divide_counter[6]  ; clk        ; clk      ; None                        ; None                      ; 5.144 ns                ;
; N/A                                     ; 185.05 MHz ( period = 5.404 ns )                    ; divider:divider_vv|divide_counter[4]       ; divider:divider_vv|divide_counter[4]  ; clk        ; clk      ; None                        ; None                      ; 5.143 ns                ;
; N/A                                     ; 185.12 MHz ( period = 5.402 ns )                    ; divider:divider_vv|divide_counter[4]       ; divider:divider_vv|divide_counter[0]  ; clk        ; clk      ; None                        ; None                      ; 5.141 ns                ;
; N/A                                     ; 185.15 MHz ( period = 5.401 ns )                    ; divider:divider_vv|divide_counter[4]       ; divider:divider_vv|divide_counter[7]  ; clk        ; clk      ; None                        ; None                      ; 5.140 ns                ;
; N/A                                     ; 186.64 MHz ( period = 5.358 ns )                    ; divider:divider_vv|divide_counter[3]       ; divider:divider_vv|d_clock            ; clk        ; clk      ; None                        ; None                      ; 2.418 ns                ;
; N/A                                     ; 186.71 MHz ( period = 5.356 ns )                    ; divider:divider_vv|divide_counter[9]       ; divider:divider_vv|divide_counter[1]  ; clk        ; clk      ; None                        ; None                      ; 5.095 ns                ;
; N/A                                     ; 186.95 MHz ( period = 5.349 ns )                    ; divider:divider_vv|divide_counter[10]      ; divider:divider_vv|divide_counter[6]  ; clk        ; clk      ; None                        ; None                      ; 5.088 ns                ;
; N/A                                     ; 186.99 MHz ( period = 5.348 ns )                    ; divider:divider_vv|divide_counter[10]      ; divider:divider_vv|divide_counter[4]  ; clk        ; clk      ; None                        ; None                      ; 5.087 ns                ;
; N/A                                     ; 187.06 MHz ( period = 5.346 ns )                    ; divider:divider_vv|divide_counter[10]      ; divider:divider_vv|divide_counter[0]  ; clk        ; clk      ; None                        ; None                      ; 5.085 ns                ;
; N/A                                     ; 187.09 MHz ( period = 5.345 ns )                    ; divider:divider_vv|divide_counter[10]      ; divider:divider_vv|divide_counter[7]  ; clk        ; clk      ; None                        ; None                      ; 5.084 ns                ;
; N/A                                     ; 187.27 MHz ( period = 5.340 ns )                    ; divider:divider_barrier|divide_counter[9]  ; divider:divider_barrier|d_clock       ; clk        ; clk      ; None                        ; None                      ; 2.409 ns                ;
; N/A                                     ; 189.43 MHz ( period = 5.279 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|up_counter[0]        ; clk        ; clk      ; None                        ; None                      ; 5.018 ns                ;
; N/A                                     ; 189.54 MHz ( period = 5.276 ns )                    ; divider:divider_barrier|divide_counter[5]  ; divider:divider_barrier|d_clock       ; clk        ; clk      ; None                        ; None                      ; 2.377 ns                ;
; N/A                                     ; 191.06 MHz ( period = 5.234 ns )                    ; divider:divider_vv|divide_counter[12]      ; divider:divider_vv|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 4.973 ns                ;
; N/A                                     ; 192.79 MHz ( period = 5.187 ns )                    ; controll:comb_52|up_counter[4]             ; controll:comb_52|con_up               ; clk        ; clk      ; None                        ; None                      ; 4.926 ns                ;
; N/A                                     ; 192.83 MHz ( period = 5.186 ns )                    ; divider:divider_barrier|divide_counter[3]  ; divider:divider_barrier|d_clock       ; clk        ; clk      ; None                        ; None                      ; 2.332 ns                ;
; N/A                                     ; 193.72 MHz ( period = 5.162 ns )                    ; display:dp1|C[7]                           ; display:dp1|C[5]                      ; clk        ; clk      ; None                        ; None                      ; 4.901 ns                ;
; N/A                                     ; 193.84 MHz ( period = 5.159 ns )                    ; divider:divider_vv|divide_counter[12]      ; divider:divider_vv|divide_counter[1]  ; clk        ; clk      ; None                        ; None                      ; 4.898 ns                ;
; N/A                                     ; 193.87 MHz ( period = 5.158 ns )                    ; display:dp1|C[7]                           ; display:dp1|C[7]                      ; clk        ; clk      ; None                        ; None                      ; 4.897 ns                ;
; N/A                                     ; 193.91 MHz ( period = 5.157 ns )                    ; display:dp1|C[7]                           ; display:dp1|C[6]                      ; clk        ; clk      ; None                        ; None                      ; 4.896 ns                ;
; N/A                                     ; 194.40 MHz ( period = 5.144 ns )                    ; controll:comb_52|up_counter[6]             ; controll:comb_52|up_counter[5]        ; clk        ; clk      ; None                        ; None                      ; 4.883 ns                ;
; N/A                                     ; 194.48 MHz ( period = 5.142 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|up_counter[0]        ; clk        ; clk      ; None                        ; None                      ; 4.881 ns                ;
; N/A                                     ; 196.23 MHz ( period = 5.096 ns )                    ; controll:comb_52|up_counter[6]             ; controll:comb_52|up_counter[4]        ; clk        ; clk      ; None                        ; None                      ; 4.835 ns                ;
; N/A                                     ; 196.23 MHz ( period = 5.096 ns )                    ; controll:comb_52|up_counter[6]             ; controll:comb_52|up_counter[3]        ; clk        ; clk      ; None                        ; None                      ; 4.835 ns                ;
; N/A                                     ; 196.23 MHz ( period = 5.096 ns )                    ; controll:comb_52|up_counter[6]             ; controll:comb_52|up_counter[2]        ; clk        ; clk      ; None                        ; None                      ; 4.835 ns                ;
; N/A                                     ; 196.23 MHz ( period = 5.096 ns )                    ; controll:comb_52|up_counter[6]             ; controll:comb_52|up_counter[1]        ; clk        ; clk      ; None                        ; None                      ; 4.835 ns                ;
; N/A                                     ; 197.36 MHz ( period = 5.067 ns )                    ; divider:divider_vv|divide_counter[14]      ; divider:divider_vv|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 4.806 ns                ;
; N/A                                     ; 198.02 MHz ( period = 5.050 ns )                    ; controll:comb_52|up_counter[3]             ; controll:comb_52|con_up               ; clk        ; clk      ; None                        ; None                      ; 4.789 ns                ;
; N/A                                     ; 198.49 MHz ( period = 5.038 ns )                    ; divider:divider_vv|divide_counter[9]       ; divider:divider_vv|divide_counter[6]  ; clk        ; clk      ; None                        ; None                      ; 4.777 ns                ;
; N/A                                     ; 198.53 MHz ( period = 5.037 ns )                    ; divider:divider_vv|divide_counter[9]       ; divider:divider_vv|divide_counter[4]  ; clk        ; clk      ; None                        ; None                      ; 4.776 ns                ;
; N/A                                     ; 198.61 MHz ( period = 5.035 ns )                    ; divider:divider_vv|divide_counter[9]       ; divider:divider_vv|divide_counter[0]  ; clk        ; clk      ; None                        ; None                      ; 4.774 ns                ;
; N/A                                     ; 198.65 MHz ( period = 5.034 ns )                    ; divider:divider_vv|divide_counter[9]       ; divider:divider_vv|divide_counter[7]  ; clk        ; clk      ; None                        ; None                      ; 4.773 ns                ;
; N/A                                     ; 199.92 MHz ( period = 5.002 ns )                    ; controll:comb_52|con_up                    ; display:dp1|dp:d3|R_o[7]              ; clk        ; clk      ; None                        ; None                      ; 4.741 ns                ;
; N/A                                     ; 199.96 MHz ( period = 5.001 ns )                    ; controll:comb_52|con_up                    ; display:dp1|dp:d3|R_o[5]              ; clk        ; clk      ; None                        ; None                      ; 4.740 ns                ;
; N/A                                     ; 200.00 MHz ( period = 5.000 ns )                    ; controll:comb_52|con_up                    ; display:dp1|dp:d2|R_o[1]              ; clk        ; clk      ; None                        ; None                      ; 4.739 ns                ;
; N/A                                     ; 200.12 MHz ( period = 4.997 ns )                    ; controll:comb_52|con_up                    ; display:dp1|dp:d3|R_o[6]              ; clk        ; clk      ; None                        ; None                      ; 4.736 ns                ;
; N/A                                     ; 200.28 MHz ( period = 4.993 ns )                    ; controll:comb_52|con_up                    ; display:dp1|dp:d2|R_o[0]              ; clk        ; clk      ; None                        ; None                      ; 4.732 ns                ;
; N/A                                     ; 200.32 MHz ( period = 4.992 ns )                    ; divider:divider_vv|divide_counter[14]      ; divider:divider_vv|divide_counter[1]  ; clk        ; clk      ; None                        ; None                      ; 4.731 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                            ;                                       ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                             ;
+------------------------------------------+-------------------------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                    ; To                          ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-------------------------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; display:dp1|tt[0]       ; display:dp1|temp[3]         ; clk        ; clk      ; None                       ; None                       ; 1.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|tt[2]       ; display:dp1|temp[2]         ; clk        ; clk      ; None                       ; None                       ; 2.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|tt[1]       ; display:dp1|temp[2]         ; clk        ; clk      ; None                       ; None                       ; 2.328 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|tt[2]       ; display:dp1|temp[0]         ; clk        ; clk      ; None                       ; None                       ; 2.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|tt[1]       ; display:dp1|temp[0]         ; clk        ; clk      ; None                       ; None                       ; 2.416 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|tt[0]       ; display:dp1|temp[2]         ; clk        ; clk      ; None                       ; None                       ; 2.497 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|tt[2]       ; display:dp1|temp[1]         ; clk        ; clk      ; None                       ; None                       ; 2.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|tt[1]       ; display:dp1|temp[1]         ; clk        ; clk      ; None                       ; None                       ; 2.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[2]  ; clk        ; clk      ; None                       ; None                       ; 2.014 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[5]  ; clk        ; clk      ; None                       ; None                       ; 2.014 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[3]  ; clk        ; clk      ; None                       ; None                       ; 2.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[4]  ; clk        ; clk      ; None                       ; None                       ; 2.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[10] ; clk        ; clk      ; None                       ; None                       ; 2.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[23] ; clk        ; clk      ; None                       ; None                       ; 2.050 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[11] ; clk        ; clk      ; None                       ; None                       ; 2.050 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[22] ; clk        ; clk      ; None                       ; None                       ; 2.052 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[13] ; clk        ; clk      ; None                       ; None                       ; 2.052 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[24] ; clk        ; clk      ; None                       ; None                       ; 2.054 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[25] ; clk        ; clk      ; None                       ; None                       ; 2.055 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[12] ; clk        ; clk      ; None                       ; None                       ; 2.056 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[9]  ; clk        ; clk      ; None                       ; None                       ; 2.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|tt[0]       ; display:dp1|temp[1]         ; clk        ; clk      ; None                       ; None                       ; 2.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|da[0]           ; clk        ; clk      ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[1]  ; clk        ; clk      ; None                       ; None                       ; 2.112 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[8]  ; clk        ; clk      ; None                       ; None                       ; 2.105 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[38] ; clk        ; clk      ; None                       ; None                       ; 2.105 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[6]  ; clk        ; clk      ; None                       ; None                       ; 2.112 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[19] ; clk        ; clk      ; None                       ; None                       ; 2.113 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[7]  ; clk        ; clk      ; None                       ; None                       ; 2.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[31] ; clk        ; clk      ; None                       ; None                       ; 2.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[21] ; clk        ; clk      ; None                       ; None                       ; 2.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[29] ; clk        ; clk      ; None                       ; None                       ; 2.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[30] ; clk        ; clk      ; None                       ; None                       ; 2.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[32] ; clk        ; clk      ; None                       ; None                       ; 2.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[35] ; clk        ; clk      ; None                       ; None                       ; 2.303 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[34] ; clk        ; clk      ; None                       ; None                       ; 2.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[26] ; clk        ; clk      ; None                       ; None                       ; 2.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[16] ; clk        ; clk      ; None                       ; None                       ; 2.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[14] ; clk        ; clk      ; None                       ; None                       ; 2.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[15] ; clk        ; clk      ; None                       ; None                       ; 2.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[17] ; clk        ; clk      ; None                       ; None                       ; 2.342 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[18] ; clk        ; clk      ; None                       ; None                       ; 2.344 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|da[2]           ; clk        ; clk      ; None                       ; None                       ; 2.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[39] ; clk        ; clk      ; None                       ; None                       ; 2.505 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[36] ; clk        ; clk      ; None                       ; None                       ; 2.506 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[37] ; clk        ; clk      ; None                       ; None                       ; 2.507 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[33] ; clk        ; clk      ; None                       ; None                       ; 2.507 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[0]  ; clk        ; clk      ; None                       ; None                       ; 2.541 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[20] ; clk        ; clk      ; None                       ; None                       ; 2.547 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|da[1]           ; clk        ; clk      ; None                       ; None                       ; 2.652 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[27] ; clk        ; clk      ; None                       ; None                       ; 2.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_52|con_up ; display:dp1|barrier_out[28] ; clk        ; clk      ; None                       ; None                       ; 2.776 ns                 ;
+------------------------------------------+-------------------------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------+
; tsu                                                                                   ;
+-------+--------------+------------+------+---------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To                              ; To Clock ;
+-------+--------------+------------+------+---------------------------------+----------+
; N/A   ; None         ; 6.958 ns   ; up   ; controll:comb_52|up_counter[7]  ; clk      ;
; N/A   ; None         ; 6.958 ns   ; up   ; controll:comb_52|up_counter[11] ; clk      ;
; N/A   ; None         ; 6.958 ns   ; up   ; controll:comb_52|up_counter[10] ; clk      ;
; N/A   ; None         ; 6.958 ns   ; up   ; controll:comb_52|up_counter[6]  ; clk      ;
; N/A   ; None         ; 6.958 ns   ; up   ; controll:comb_52|up_counter[8]  ; clk      ;
; N/A   ; None         ; 6.958 ns   ; up   ; controll:comb_52|up_counter[9]  ; clk      ;
; N/A   ; None         ; 6.940 ns   ; up   ; controll:comb_52|up_counter[5]  ; clk      ;
; N/A   ; None         ; 6.940 ns   ; up   ; controll:comb_52|up_counter[4]  ; clk      ;
; N/A   ; None         ; 6.940 ns   ; up   ; controll:comb_52|up_counter[0]  ; clk      ;
; N/A   ; None         ; 6.940 ns   ; up   ; controll:comb_52|up_counter[3]  ; clk      ;
; N/A   ; None         ; 6.940 ns   ; up   ; controll:comb_52|up_counter[2]  ; clk      ;
; N/A   ; None         ; 6.940 ns   ; up   ; controll:comb_52|up_counter[1]  ; clk      ;
; N/A   ; None         ; 6.288 ns   ; up   ; controll:comb_52|con_up         ; clk      ;
; N/A   ; None         ; 4.710 ns   ; up   ; controll:comb_52|up_b           ; clk      ;
; N/A   ; None         ; 0.058 ns   ; rst  ; display:dp1|da[1]               ; clk      ;
; N/A   ; None         ; -0.187 ns  ; rst  ; display:dp1|da[2]               ; clk      ;
; N/A   ; None         ; -0.513 ns  ; rst  ; display:dp1|da[0]               ; clk      ;
+-------+--------------+------------+------+---------------------------------+----------+


+------------------------------------------------------------------------------------------+
; tco                                                                                      ;
+-------+--------------+------------+-----------------------------+-----------+------------+
; Slack ; Required tco ; Actual tco ; From                        ; To        ; From Clock ;
+-------+--------------+------------+-----------------------------+-----------+------------+
; N/A   ; None         ; 13.322 ns  ; display:dp1|barrier_out[37] ; col       ; clk        ;
; N/A   ; None         ; 9.378 ns   ; controll:comb_52|con_up     ; col       ; clk        ;
; N/A   ; None         ; 8.780 ns   ; display:dp1|dp:d4|R_o[1]    ; led4_r[6] ; clk        ;
; N/A   ; None         ; 8.631 ns   ; display:dp1|R_o[5]          ; led_c[2]  ; clk        ;
; N/A   ; None         ; 8.423 ns   ; display:dp1|R_o[6]          ; led_c[1]  ; clk        ;
; N/A   ; None         ; 8.365 ns   ; display:dp1|dp:d4|R_o[2]    ; led4_r[5] ; clk        ;
; N/A   ; None         ; 8.345 ns   ; display:dp1|dp:d4|R_o[7]    ; led4_r[0] ; clk        ;
; N/A   ; None         ; 8.329 ns   ; display:dp1|dp:d4|R_o[5]    ; led4_r[2] ; clk        ;
; N/A   ; None         ; 8.326 ns   ; display:dp1|dp:d4|R_o[4]    ; led4_r[3] ; clk        ;
; N/A   ; None         ; 8.324 ns   ; display:dp1|R_o[7]          ; led_c[0]  ; clk        ;
; N/A   ; None         ; 8.323 ns   ; display:dp1|dp:d4|R_o[3]    ; led4_r[4] ; clk        ;
; N/A   ; None         ; 8.311 ns   ; display:dp1|dp:d4|R_o[6]    ; led4_r[1] ; clk        ;
; N/A   ; None         ; 8.256 ns   ; display:dp1|dp:d4|R_o[0]    ; led4_r[7] ; clk        ;
; N/A   ; None         ; 8.168 ns   ; display:dp1|dp:d3|R_o[3]    ; led3_r[4] ; clk        ;
; N/A   ; None         ; 8.151 ns   ; display:dp1|dp:d3|R_o[1]    ; led3_r[6] ; clk        ;
; N/A   ; None         ; 8.137 ns   ; display:dp1|dp:d3|R_o[2]    ; led3_r[5] ; clk        ;
; N/A   ; None         ; 8.136 ns   ; display:dp1|dp:d3|R_o[0]    ; led3_r[7] ; clk        ;
; N/A   ; None         ; 8.134 ns   ; display:dp1|dp:d3|R_o[4]    ; led3_r[3] ; clk        ;
; N/A   ; None         ; 8.075 ns   ; display:dp1|C[4]            ; led_r[3]  ; clk        ;
; N/A   ; None         ; 7.863 ns   ; display:dp1|C[3]            ; led_r[4]  ; clk        ;
; N/A   ; None         ; 7.802 ns   ; display:dp1|dp:d1|R_o[6]    ; led1_r[1] ; clk        ;
; N/A   ; None         ; 7.786 ns   ; display:dp1|dp:d1|R_o[7]    ; led1_r[0] ; clk        ;
; N/A   ; None         ; 7.696 ns   ; display:dp1|R_o[3]          ; led_c[4]  ; clk        ;
; N/A   ; None         ; 7.680 ns   ; display:dp1|R_o[4]          ; led_c[3]  ; clk        ;
; N/A   ; None         ; 7.495 ns   ; display:dp1|dp:d1|R_o[0]    ; led1_r[7] ; clk        ;
; N/A   ; None         ; 7.490 ns   ; display:dp1|C[1]            ; led_r[6]  ; clk        ;
; N/A   ; None         ; 7.485 ns   ; display:dp1|C[0]            ; led_r[7]  ; clk        ;
; N/A   ; None         ; 7.468 ns   ; display:dp1|dp:d1|R_o[5]    ; led1_r[2] ; clk        ;
; N/A   ; None         ; 7.459 ns   ; display:dp1|dp:d1|R_o[2]    ; led1_r[5] ; clk        ;
; N/A   ; None         ; 7.457 ns   ; display:dp1|dp:d3|R_o[7]    ; led3_r[0] ; clk        ;
; N/A   ; None         ; 7.455 ns   ; display:dp1|dp:d3|R_o[5]    ; led3_r[2] ; clk        ;
; N/A   ; None         ; 7.453 ns   ; display:dp1|dp:d1|R_o[1]    ; led1_r[6] ; clk        ;
; N/A   ; None         ; 7.451 ns   ; display:dp1|dp:d2|R_o[1]    ; led2_r[6] ; clk        ;
; N/A   ; None         ; 7.450 ns   ; display:dp1|dp:d2|R_o[2]    ; led2_r[5] ; clk        ;
; N/A   ; None         ; 7.448 ns   ; display:dp1|dp:d2|R_o[4]    ; led2_r[3] ; clk        ;
; N/A   ; None         ; 7.448 ns   ; display:dp1|R_o[2]          ; led_c[5]  ; clk        ;
; N/A   ; None         ; 7.443 ns   ; display:dp1|dp:d1|R_o[3]    ; led1_r[4] ; clk        ;
; N/A   ; None         ; 7.441 ns   ; display:dp1|dp:d2|R_o[0]    ; led2_r[7] ; clk        ;
; N/A   ; None         ; 7.440 ns   ; display:dp1|R_o[1]          ; led_c[6]  ; clk        ;
; N/A   ; None         ; 7.439 ns   ; display:dp1|dp:d3|R_o[6]    ; led3_r[1] ; clk        ;
; N/A   ; None         ; 7.437 ns   ; display:dp1|C[2]            ; led_r[5]  ; clk        ;
; N/A   ; None         ; 7.431 ns   ; display:dp1|dp:d1|R_o[4]    ; led1_r[3] ; clk        ;
; N/A   ; None         ; 7.391 ns   ; display:dp1|R_o[0]          ; led_c[7]  ; clk        ;
; N/A   ; None         ; 7.303 ns   ; display:dp1|C[5]            ; led_r[2]  ; clk        ;
; N/A   ; None         ; 7.032 ns   ; display:dp1|C[7]            ; led_r[0]  ; clk        ;
; N/A   ; None         ; 7.029 ns   ; display:dp1|dp:d2|R_o[5]    ; led2_r[2] ; clk        ;
; N/A   ; None         ; 7.020 ns   ; display:dp1|dp:d2|R_o[6]    ; led2_r[1] ; clk        ;
; N/A   ; None         ; 7.019 ns   ; display:dp1|C[6]            ; led_r[1]  ; clk        ;
; N/A   ; None         ; 7.017 ns   ; display:dp1|dp:d2|R_o[3]    ; led2_r[4] ; clk        ;
; N/A   ; None         ; 7.013 ns   ; display:dp1|dp:d2|R_o[7]    ; led2_r[0] ; clk        ;
+-------+--------------+------------+-----------------------------+-----------+------------+


+---------------------------------------------------------------------------------------------+
; th                                                                                          ;
+---------------+-------------+-----------+------+---------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To                              ; To Clock ;
+---------------+-------------+-----------+------+---------------------------------+----------+
; N/A           ; None        ; 0.565 ns  ; rst  ; display:dp1|da[0]               ; clk      ;
; N/A           ; None        ; 0.239 ns  ; rst  ; display:dp1|da[2]               ; clk      ;
; N/A           ; None        ; -0.006 ns ; rst  ; display:dp1|da[1]               ; clk      ;
; N/A           ; None        ; -4.658 ns ; up   ; controll:comb_52|up_b           ; clk      ;
; N/A           ; None        ; -6.236 ns ; up   ; controll:comb_52|con_up         ; clk      ;
; N/A           ; None        ; -6.888 ns ; up   ; controll:comb_52|up_counter[5]  ; clk      ;
; N/A           ; None        ; -6.888 ns ; up   ; controll:comb_52|up_counter[4]  ; clk      ;
; N/A           ; None        ; -6.888 ns ; up   ; controll:comb_52|up_counter[0]  ; clk      ;
; N/A           ; None        ; -6.888 ns ; up   ; controll:comb_52|up_counter[3]  ; clk      ;
; N/A           ; None        ; -6.888 ns ; up   ; controll:comb_52|up_counter[2]  ; clk      ;
; N/A           ; None        ; -6.888 ns ; up   ; controll:comb_52|up_counter[1]  ; clk      ;
; N/A           ; None        ; -6.906 ns ; up   ; controll:comb_52|up_counter[7]  ; clk      ;
; N/A           ; None        ; -6.906 ns ; up   ; controll:comb_52|up_counter[11] ; clk      ;
; N/A           ; None        ; -6.906 ns ; up   ; controll:comb_52|up_counter[10] ; clk      ;
; N/A           ; None        ; -6.906 ns ; up   ; controll:comb_52|up_counter[6]  ; clk      ;
; N/A           ; None        ; -6.906 ns ; up   ; controll:comb_52|up_counter[8]  ; clk      ;
; N/A           ; None        ; -6.906 ns ; up   ; controll:comb_52|up_counter[9]  ; clk      ;
+---------------+-------------+-----------+------+---------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Fri Dec 18 11:54:39 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off main -c main --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "display:dp1|temp[0]" is a latch
    Warning: Node "display:dp1|temp[1]" is a latch
    Warning: Node "display:dp1|temp[2]" is a latch
    Warning: Node "display:dp1|temp[3]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 6 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "display:dp1|Mux10~0" as buffer
    Info: Detected ripple clock "display:dp1|tt[2]" as buffer
    Info: Detected ripple clock "display:dp1|tt[1]" as buffer
    Info: Detected ripple clock "divider:divider_vv|d_clock" as buffer
    Info: Detected ripple clock "display:dp1|tt[0]" as buffer
    Info: Detected ripple clock "divider:divider_barrier|d_clock" as buffer
Info: Clock "clk" has Internal fmax of 104.22 MHz between source register "display:dp1|barrier_out[37]" and destination register "display:dp1|dp:d4|R_o[0]" (period= 9.595 ns)
    Info: + Longest register to register delay is 3.699 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X8_Y7_N6; Fanout = 47; REG Node = 'display:dp1|barrier_out[37]'
        Info: 2: + IC(0.539 ns) + CELL(0.114 ns) = 0.653 ns; Loc. = LC_X8_Y7_N0; Fanout = 11; COMB Node = 'display:dp1|col'
        Info: 3: + IC(0.418 ns) + CELL(0.114 ns) = 1.185 ns; Loc. = LC_X8_Y7_N5; Fanout = 32; COMB Node = 'display:dp1|dp:d1|R_o~17'
        Info: 4: + IC(2.036 ns) + CELL(0.478 ns) = 3.699 ns; Loc. = LC_X11_Y12_N1; Fanout = 1; REG Node = 'display:dp1|dp:d4|R_o[0]'
        Info: Total cell delay = 0.706 ns ( 19.09 % )
        Info: Total interconnect delay = 2.993 ns ( 80.91 % )
    Info: - Smallest clock skew is -5.635 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.925 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 99; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.711 ns) = 2.925 ns; Loc. = LC_X11_Y12_N1; Fanout = 1; REG Node = 'display:dp1|dp:d4|R_o[0]'
            Info: Total cell delay = 2.180 ns ( 74.53 % )
            Info: Total interconnect delay = 0.745 ns ( 25.47 % )
        Info: - Longest clock path from clock "clk" to source register is 8.560 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 99; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X10_Y4_N4; Fanout = 43; REG Node = 'divider:divider_barrier|d_clock'
            Info: 3: + IC(4.723 ns) + CELL(0.711 ns) = 8.560 ns; Loc. = LC_X8_Y7_N6; Fanout = 47; REG Node = 'display:dp1|barrier_out[37]'
            Info: Total cell delay = 3.115 ns ( 36.39 % )
            Info: Total interconnect delay = 5.445 ns ( 63.61 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Warning: Circuit may not operate. Detected 52 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "display:dp1|tt[0]" and destination pin or register "display:dp1|temp[3]" for clock "clk" (Hold time is 4.669 ns)
    Info: + Largest clock skew is 6.372 ns
        Info: + Longest clock path from clock "clk" to destination register is 14.239 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 99; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X8_Y9_N8; Fanout = 3; REG Node = 'divider:divider_vv|d_clock'
            Info: 3: + IC(4.030 ns) + CELL(0.935 ns) = 8.091 ns; Loc. = LC_X12_Y12_N0; Fanout = 7; REG Node = 'display:dp1|tt[0]'
            Info: 4: + IC(0.518 ns) + CELL(0.442 ns) = 9.051 ns; Loc. = LC_X12_Y12_N8; Fanout = 4; COMB Node = 'display:dp1|Mux10~0'
            Info: 5: + IC(4.896 ns) + CELL(0.292 ns) = 14.239 ns; Loc. = LC_X12_Y12_N5; Fanout = 1; REG Node = 'display:dp1|temp[3]'
            Info: Total cell delay = 4.073 ns ( 28.60 % )
            Info: Total interconnect delay = 10.166 ns ( 71.40 % )
        Info: - Shortest clock path from clock "clk" to source register is 7.867 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 99; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X8_Y9_N8; Fanout = 3; REG Node = 'divider:divider_vv|d_clock'
            Info: 3: + IC(4.030 ns) + CELL(0.711 ns) = 7.867 ns; Loc. = LC_X12_Y12_N0; Fanout = 7; REG Node = 'display:dp1|tt[0]'
            Info: Total cell delay = 3.115 ns ( 39.60 % )
            Info: Total interconnect delay = 4.752 ns ( 60.40 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 1.479 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X12_Y12_N0; Fanout = 7; REG Node = 'display:dp1|tt[0]'
        Info: 2: + IC(0.889 ns) + CELL(0.590 ns) = 1.479 ns; Loc. = LC_X12_Y12_N5; Fanout = 1; REG Node = 'display:dp1|temp[3]'
        Info: Total cell delay = 0.590 ns ( 39.89 % )
        Info: Total interconnect delay = 0.889 ns ( 60.11 % )
    Info: + Micro hold delay of destination is 0.000 ns
Info: tsu for register "controll:comb_52|up_counter[7]" (data pin = "up", clock pin = "clk") is 6.958 ns
    Info: + Longest pin to register delay is 9.823 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_78; Fanout = 2; PIN Node = 'up'
        Info: 2: + IC(5.361 ns) + CELL(0.590 ns) = 7.426 ns; Loc. = LC_X12_Y3_N4; Fanout = 13; COMB Node = 'controll:comb_52|con_up~3'
        Info: 3: + IC(1.285 ns) + CELL(1.112 ns) = 9.823 ns; Loc. = LC_X12_Y5_N1; Fanout = 5; REG Node = 'controll:comb_52|up_counter[7]'
        Info: Total cell delay = 3.177 ns ( 32.34 % )
        Info: Total interconnect delay = 6.646 ns ( 67.66 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.902 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 99; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X12_Y5_N1; Fanout = 5; REG Node = 'controll:comb_52|up_counter[7]'
        Info: Total cell delay = 2.180 ns ( 75.12 % )
        Info: Total interconnect delay = 0.722 ns ( 24.88 % )
Info: tco from clock "clk" to destination pin "col" through register "display:dp1|barrier_out[37]" is 13.322 ns
    Info: + Longest clock path from clock "clk" to source register is 8.560 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 99; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X10_Y4_N4; Fanout = 43; REG Node = 'divider:divider_barrier|d_clock'
        Info: 3: + IC(4.723 ns) + CELL(0.711 ns) = 8.560 ns; Loc. = LC_X8_Y7_N6; Fanout = 47; REG Node = 'display:dp1|barrier_out[37]'
        Info: Total cell delay = 3.115 ns ( 36.39 % )
        Info: Total interconnect delay = 5.445 ns ( 63.61 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 4.538 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X8_Y7_N6; Fanout = 47; REG Node = 'display:dp1|barrier_out[37]'
        Info: 2: + IC(0.539 ns) + CELL(0.114 ns) = 0.653 ns; Loc. = LC_X8_Y7_N0; Fanout = 11; COMB Node = 'display:dp1|col'
        Info: 3: + IC(1.777 ns) + CELL(2.108 ns) = 4.538 ns; Loc. = PIN_76; Fanout = 0; PIN Node = 'col'
        Info: Total cell delay = 2.222 ns ( 48.96 % )
        Info: Total interconnect delay = 2.316 ns ( 51.04 % )
Info: th for register "display:dp1|da[0]" (data pin = "rst", clock pin = "clk") is 0.565 ns
    Info: + Longest clock path from clock "clk" to destination register is 8.581 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 99; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X10_Y4_N4; Fanout = 43; REG Node = 'divider:divider_barrier|d_clock'
        Info: 3: + IC(4.744 ns) + CELL(0.711 ns) = 8.581 ns; Loc. = LC_X11_Y12_N8; Fanout = 4; REG Node = 'display:dp1|da[0]'
        Info: Total cell delay = 3.115 ns ( 36.30 % )
        Info: Total interconnect delay = 5.466 ns ( 63.70 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 8.031 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_79; Fanout = 79; PIN Node = 'rst'
        Info: 2: + IC(5.949 ns) + CELL(0.607 ns) = 8.031 ns; Loc. = LC_X11_Y12_N8; Fanout = 4; REG Node = 'display:dp1|da[0]'
        Info: Total cell delay = 2.082 ns ( 25.92 % )
        Info: Total interconnect delay = 5.949 ns ( 74.08 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 194 megabytes
    Info: Processing ended: Fri Dec 18 11:54:39 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


