0.4
2016.2
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.sim/sim_1/behav/glbl.v,1464879896,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sim_1/imports/Downloads/top_tb.sv,1494277872,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/ALU.sv,1494277872,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/Bloco_de_Controle.sv,1494462755,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/IR.sv,1494277872,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/PC.sv,1494277872,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/PC_somador.sv,1494277872,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/Unidade_controladora.sv,1494384867,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/banco_registradores.sv,1494340081,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/datapath.sv,1494384908,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/ex_memory.sv,1494461537,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/mem.sv,1494384474,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/mux3.sv,1494339843,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/super_top_level.sv,1494462624,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/Versão 2/zero.sv,1494277872,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/new/Input.sv,1494383861,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/new/Output.sv,1494383866,verilog,,,,,,,,,,,
C:/Users/Daniel/Documents/Projeto_Processadores/Projeto_Processador_Programavel/Vivado project/project_I7.srcs/sources_1/imports/new/decoder_7seg.sv,1494277872,verilog,,,,,,,,,,,
