# 当前软件设计方案

目前软件设计一个是defs，将软件设计的大体思路设计好了， 总体而言就是：

1. 使用PipeLine来模拟所有时序，使用Logic通过访问PipeLine来计算下一状态
2. 使用Register结构体来为寄存器做细致的划分，以方便Logic编程
3. 所有的Buffer统一监控，并实现为一个比较简单的结构。
4. 使用Logic来管理配置，实现对use case的响应

具体的设计思路还可以做更多探讨，每一个模块的设计想法都写在注释里了。
代码目前之所以这么短，是因为我刚开始准备写第一个模块就发现了问题。。不得不重新构思。。