高性能缓存系统和方法 本发明给出了一个包含了一个处理器核和一个缓存控制单元数字系统。该处理器核连接一个包含数据的第一存储器和一个比第一存储器速度更快的第二存储器，且该处理器用于执行一段包含至少一条使用一个基地址寄存器在第二存储器中访问数据的指令。该缓存控制单元连接第一存储器、第二存储器和处理器核，用于在处理器核执行访问数据的指令前将数据从第一存储器填充到第二存储器中。此外，该缓存控制单元可进一步用于对指令段进行审查，从而提取出至少包含数据访问指令信息和最后更新寄存器指令信息的指令信息，并根据提取出的指令信息建立对应指令段的轨道，该缓存控制单元还可进一步用于在最后更新至少一条访问数据的指令所用的寄存器的指令执行后，根据指令段对应的轨道将第一存储器中的数据填充到第二存储器中。
