<?xml version='1.0' encoding='UTF-8' standalone='no'?>
<section xmlns="http://docbook.org/ns/docbook" version="5.0" xmlns:xlink="http://www.w3.org/1999/xlink" xml:id="_core__cm4_8h_source" xml:lang="en-US">
<title>core_cm4.h</title>
<indexterm><primary>CUBE_IDE/VGA/Core/Inc/core_cm4.h</primary></indexterm>
Go to the documentation of this file.<programlisting linenumbering="unnumbered">1 <emphasis role="comment">/**************************************************************************/</emphasis>
23 <emphasis role="preprocessor">#if&#32;defined&#32;(&#32;__ICCARM__&#32;)</emphasis>
24 <emphasis role="preprocessor">&#32;#pragma&#32;system_include&#32;&#32;</emphasis><emphasis role="comment">/*&#32;treat&#32;file&#32;as&#32;system&#32;include&#32;file&#32;for&#32;MISRA&#32;check&#32;*/</emphasis><emphasis role="preprocessor"></emphasis>
25 <emphasis role="preprocessor">#endif</emphasis>
26 
27 <emphasis role="preprocessor">#ifdef&#32;__cplusplus</emphasis>
28 &#32;<emphasis role="keyword">extern</emphasis>&#32;<emphasis role="stringliteral">&quot;C&quot;</emphasis>&#32;{
29 <emphasis role="preprocessor">#endif</emphasis>
30 
31 <emphasis role="preprocessor">#ifndef&#32;__CORE_CM4_H_GENERIC</emphasis>
32 <emphasis role="preprocessor">#define&#32;__CORE_CM4_H_GENERIC</emphasis>
33 
34 
64 <emphasis role="comment">/*******************************************************************************</emphasis>
65 <emphasis role="comment">&#32;*&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;CMSIS&#32;definitions</emphasis>
66 <emphasis role="comment">&#32;******************************************************************************/</emphasis>
75 <emphasis role="comment">/*&#32;&#32;CMSIS&#32;CM4&#32;definitions&#32;*/</emphasis>
76 <emphasis role="preprocessor">#define&#32;__CM4_CMSIS_VERSION_MAIN&#32;&#32;(0x02)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
77 <emphasis role="preprocessor">#define&#32;__CM4_CMSIS_VERSION_SUB&#32;&#32;&#32;(0x10)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
78 <emphasis role="preprocessor">#define&#32;__CM4_CMSIS_VERSION&#32;&#32;&#32;&#32;&#32;&#32;&#32;((__CM4_CMSIS_VERSION_MAIN&#32;&lt;&lt;&#32;16)&#32;|&#32;__CM4_CMSIS_VERSION_SUB)&#32;</emphasis>
80 <emphasis role="preprocessor">#define&#32;__CORTEX_M&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0x04)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
83 <emphasis role="preprocessor">#if&#32;&#32;&#32;defined&#32;(&#32;__CC_ARM&#32;)</emphasis>
84 <emphasis role="preprocessor">&#32;&#32;#define&#32;__ASM&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;__asm&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
85 <emphasis role="preprocessor">&#32;&#32;#define&#32;__INLINE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;__inline&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
87 <emphasis role="preprocessor">#elif&#32;defined&#32;(&#32;__ICCARM__&#32;)</emphasis>
88 <emphasis role="preprocessor">&#32;&#32;#define&#32;__ASM&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;__asm&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
89 <emphasis role="preprocessor">&#32;&#32;#define&#32;__INLINE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;inline&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
91 <emphasis role="preprocessor">#elif&#32;defined&#32;(&#32;__GNUC__&#32;)</emphasis>
92 <emphasis role="preprocessor">&#32;&#32;#define&#32;__ASM&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;__asm&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
93 <emphasis role="preprocessor">&#32;&#32;#define&#32;__INLINE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;inline&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
95 <emphasis role="preprocessor">#elif&#32;defined&#32;(&#32;__TASKING__&#32;)</emphasis>
96 <emphasis role="preprocessor">&#32;&#32;#define&#32;__ASM&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;__asm&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
97 <emphasis role="preprocessor">&#32;&#32;#define&#32;__INLINE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;inline&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
99 <emphasis role="preprocessor">#endif</emphasis>
100 
102 <emphasis role="preprocessor">#if&#32;defined&#32;(&#32;__CC_ARM&#32;)</emphasis>
103 <emphasis role="preprocessor">&#32;&#32;#if&#32;defined&#32;__TARGET_FPU_VFP</emphasis>
104 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#if&#32;(__FPU_PRESENT&#32;==&#32;1)</emphasis>
105 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;#define&#32;__FPU_USED&#32;&#32;&#32;&#32;&#32;&#32;&#32;1</emphasis>
106 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#else</emphasis>
107 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;#warning&#32;&quot;Compiler&#32;generates&#32;FPU&#32;instructions&#32;for&#32;a&#32;device&#32;without&#32;an&#32;FPU&#32;(check&#32;__FPU_PRESENT)&quot;</emphasis>
108 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;#define&#32;__FPU_USED&#32;&#32;&#32;&#32;&#32;&#32;&#32;0</emphasis>
109 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#endif</emphasis>
110 <emphasis role="preprocessor">&#32;&#32;#else</emphasis>
111 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#define&#32;__FPU_USED&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0</emphasis>
112 <emphasis role="preprocessor">&#32;&#32;#endif</emphasis>
113 
114 <emphasis role="preprocessor">#elif&#32;defined&#32;(&#32;__ICCARM__&#32;)</emphasis>
115 <emphasis role="preprocessor">&#32;&#32;#if&#32;defined&#32;__ARMVFP__</emphasis>
116 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#if&#32;(__FPU_PRESENT&#32;==&#32;1)</emphasis>
117 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;#define&#32;__FPU_USED&#32;&#32;&#32;&#32;&#32;&#32;&#32;1</emphasis>
118 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#else</emphasis>
119 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;#warning&#32;&quot;Compiler&#32;generates&#32;FPU&#32;instructions&#32;for&#32;a&#32;device&#32;without&#32;an&#32;FPU&#32;(check&#32;__FPU_PRESENT)&quot;</emphasis>
120 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;#define&#32;__FPU_USED&#32;&#32;&#32;&#32;&#32;&#32;&#32;0</emphasis>
121 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#endif</emphasis>
122 <emphasis role="preprocessor">&#32;&#32;#else</emphasis>
123 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#define&#32;__FPU_USED&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0</emphasis>
124 <emphasis role="preprocessor">&#32;&#32;#endif</emphasis>
125 
126 <emphasis role="preprocessor">#elif&#32;defined&#32;(&#32;__GNUC__&#32;)</emphasis>
127 <emphasis role="preprocessor">&#32;&#32;#if&#32;defined&#32;(__VFP_FP__)&#32;&amp;&amp;&#32;!defined(__SOFTFP__)</emphasis>
128 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#if&#32;(__FPU_PRESENT&#32;==&#32;1)</emphasis>
129 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;#define&#32;__FPU_USED&#32;&#32;&#32;&#32;&#32;&#32;&#32;1</emphasis>
130 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#else</emphasis>
131 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;#warning&#32;&quot;Compiler&#32;generates&#32;FPU&#32;instructions&#32;for&#32;a&#32;device&#32;without&#32;an&#32;FPU&#32;(check&#32;__FPU_PRESENT)&quot;</emphasis>
132 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;&#32;&#32;#define&#32;__FPU_USED&#32;&#32;&#32;&#32;&#32;&#32;&#32;0</emphasis>
133 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#endif</emphasis>
134 <emphasis role="preprocessor">&#32;&#32;#else</emphasis>
135 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#define&#32;__FPU_USED&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0</emphasis>
136 <emphasis role="preprocessor">&#32;&#32;#endif</emphasis>
137 
138 <emphasis role="preprocessor">#elif&#32;defined&#32;(&#32;__TASKING__&#32;)</emphasis>
139 &#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;add&#32;preprocessor&#32;checks&#32;to&#32;define&#32;__FPU_USED&#32;*/</emphasis>
140 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#define&#32;__FPU_USED&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0</emphasis>
141 <emphasis role="preprocessor">#endif</emphasis>
142 
143 <emphasis role="preprocessor">#include&#32;&lt;stdint.h&gt;</emphasis>&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
144 <emphasis role="preprocessor">#include&#32;&lt;<link linkend="_core__cm_instr_8h">core_cmInstr.h</link>&gt;</emphasis>&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
145 <emphasis role="preprocessor">#include&#32;&lt;<link linkend="_core__cm_func_8h">core_cmFunc.h</link>&gt;</emphasis>&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
146 <emphasis role="preprocessor">#include&#32;&lt;<link linkend="_core__cm4__simd_8h">core_cm4_simd.h</link>&gt;</emphasis>&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
148 <emphasis role="preprocessor">#endif&#32;</emphasis><emphasis role="comment">/*&#32;__CORE_CM4_H_GENERIC&#32;*/</emphasis><emphasis role="preprocessor"></emphasis>
149 
150 <emphasis role="preprocessor">#ifndef&#32;__CMSIS_GENERIC</emphasis>
151 
152 <emphasis role="preprocessor">#ifndef&#32;__CORE_CM4_H_DEPENDANT</emphasis>
153 <emphasis role="preprocessor">#define&#32;__CORE_CM4_H_DEPENDANT</emphasis>
154 
155 <emphasis role="comment">/*&#32;check&#32;device&#32;defines&#32;and&#32;use&#32;defaults&#32;*/</emphasis>
156 <emphasis role="preprocessor">#if&#32;defined&#32;__CHECK_DEVICE_DEFINES</emphasis>
157 <emphasis role="preprocessor">&#32;&#32;#ifndef&#32;__CM4_REV</emphasis>
158 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#define&#32;__CM4_REV&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0x0000</emphasis>
159 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#warning&#32;&quot;__CM4_REV&#32;not&#32;defined&#32;in&#32;device&#32;header&#32;file;&#32;using&#32;default!&quot;</emphasis>
160 <emphasis role="preprocessor">&#32;&#32;#endif</emphasis>
161 
162 <emphasis role="preprocessor">&#32;&#32;#ifndef&#32;__FPU_PRESENT</emphasis>
163 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#define&#32;__FPU_PRESENT&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0</emphasis>
164 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#warning&#32;&quot;__FPU_PRESENT&#32;not&#32;defined&#32;in&#32;device&#32;header&#32;file;&#32;using&#32;default!&quot;</emphasis>
165 <emphasis role="preprocessor">&#32;&#32;#endif</emphasis>
166 
167 <emphasis role="preprocessor">&#32;&#32;#ifndef&#32;__MPU_PRESENT</emphasis>
168 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#define&#32;__MPU_PRESENT&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0</emphasis>
169 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#warning&#32;&quot;__MPU_PRESENT&#32;not&#32;defined&#32;in&#32;device&#32;header&#32;file;&#32;using&#32;default!&quot;</emphasis>
170 <emphasis role="preprocessor">&#32;&#32;#endif</emphasis>
171 
172 <emphasis role="preprocessor">&#32;&#32;#ifndef&#32;__NVIC_PRIO_BITS</emphasis>
173 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#define&#32;__NVIC_PRIO_BITS&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;4</emphasis>
174 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#warning&#32;&quot;__NVIC_PRIO_BITS&#32;not&#32;defined&#32;in&#32;device&#32;header&#32;file;&#32;using&#32;default!&quot;</emphasis>
175 <emphasis role="preprocessor">&#32;&#32;#endif</emphasis>
176 
177 <emphasis role="preprocessor">&#32;&#32;#ifndef&#32;__Vendor_SysTickConfig</emphasis>
178 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#define&#32;__Vendor_SysTickConfig&#32;&#32;&#32;&#32;0</emphasis>
179 <emphasis role="preprocessor">&#32;&#32;&#32;&#32;#warning&#32;&quot;__Vendor_SysTickConfig&#32;not&#32;defined&#32;in&#32;device&#32;header&#32;file;&#32;using&#32;default!&quot;</emphasis>
180 <emphasis role="preprocessor">&#32;&#32;#endif</emphasis>
181 <emphasis role="preprocessor">#endif</emphasis>
182 
183 <emphasis role="comment">/*&#32;IO&#32;definitions&#32;(access&#32;restrictions&#32;to&#32;peripheral&#32;registers)&#32;*/</emphasis>
184 <emphasis role="preprocessor">#ifdef&#32;__cplusplus</emphasis>
185 <emphasis role="preprocessor">&#32;&#32;#define&#32;&#32;&#32;__I&#32;&#32;&#32;&#32;&#32;volatile&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
186 <emphasis role="preprocessor">#else</emphasis>
187 <emphasis role="preprocessor">&#32;&#32;#define&#32;&#32;&#32;__I&#32;&#32;&#32;&#32;&#32;volatile&#32;const&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
188 <emphasis role="preprocessor">#endif</emphasis>
189 <emphasis role="preprocessor">#define&#32;&#32;&#32;&#32;&#32;__O&#32;&#32;&#32;&#32;&#32;volatile&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
190 <emphasis role="preprocessor">#define&#32;&#32;&#32;&#32;&#32;__IO&#32;&#32;&#32;&#32;volatile&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
196 <emphasis role="comment">/*******************************************************************************</emphasis>
197 <emphasis role="comment">&#32;*&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;Register&#32;Abstraction</emphasis>
198 <emphasis role="comment">&#32;******************************************************************************/</emphasis>
218 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">union</emphasis>
219 {
220 &#32;&#32;<emphasis role="keyword">struct</emphasis>
221 &#32;&#32;{
222 <emphasis role="preprocessor">#if&#32;(__CORTEX_M&#32;!=&#32;0x04)</emphasis>
223 &#32;&#32;&#32;&#32;uint32_t&#32;_reserved0:27;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
224 <emphasis role="preprocessor">#else</emphasis>
225 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gac8a6a13838a897c8d0b8bc991bbaf7c1">_reserved0</link>:16;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
226 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gaa91800ec6e90e457c7a1acd1f2e17099">GE</link>:4;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
227 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga959a73d8faee56599b7e792a7c5a2d16">_reserved1</link>:7;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
228 <emphasis role="preprocessor">#endif</emphasis>
229 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga65f27ddc4f7e09c14ce7c5211b2e000a">Q</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
230 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gacd4a2b64faee91e4a9eef300667fa222">V</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
231 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga7a1caf92f32fe9ebd8d1fe89b06c7776">C</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
232 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga5ae954cbd9986cd64625d7fa00943c8e">Z</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
233 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gabae0610bc2a97bbf7f689e953e0b451f">N</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
234 &#32;&#32;}&#32;b;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
235 &#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gad0fb62e7a08e70fc5e0a76b67809f84b">w</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
236 }&#32;<link linkend="_union_a_p_s_r___type">APSR_Type</link>;
237 
238 
241 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">union</emphasis>
242 {
243 &#32;&#32;<emphasis role="keyword">struct</emphasis>
244 &#32;&#32;{
245 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gad502ba7dbb2aab5f87c782b28f02622d">ISR</link>:9;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
246 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gac8a6a13838a897c8d0b8bc991bbaf7c1">_reserved0</link>:23;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
247 &#32;&#32;}&#32;b;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
248 &#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gad0fb62e7a08e70fc5e0a76b67809f84b">w</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
249 }&#32;<link linkend="_union_i_p_s_r___type">IPSR_Type</link>;
250 
251 
254 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">union</emphasis>
255 {
256 &#32;&#32;<emphasis role="keyword">struct</emphasis>
257 &#32;&#32;{
258 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gad502ba7dbb2aab5f87c782b28f02622d">ISR</link>:9;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
259 <emphasis role="preprocessor">#if&#32;(__CORTEX_M&#32;!=&#32;0x04)</emphasis>
260 &#32;&#32;&#32;&#32;uint32_t&#32;_reserved0:15;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
261 <emphasis role="preprocessor">#else</emphasis>
262 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gac8a6a13838a897c8d0b8bc991bbaf7c1">_reserved0</link>:7;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
263 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gaa91800ec6e90e457c7a1acd1f2e17099">GE</link>:4;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
264 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga959a73d8faee56599b7e792a7c5a2d16">_reserved1</link>:4;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
265 <emphasis role="preprocessor">#endif</emphasis>
266 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga6e1cf12e53a20224f6f62c001d9be972">T</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
267 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga76485660fe8ad98cdc71ddd7cb0ed777">IT</link>:2;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
268 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga65f27ddc4f7e09c14ce7c5211b2e000a">Q</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
269 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gacd4a2b64faee91e4a9eef300667fa222">V</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
270 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga7a1caf92f32fe9ebd8d1fe89b06c7776">C</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
271 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga5ae954cbd9986cd64625d7fa00943c8e">Z</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
272 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gabae0610bc2a97bbf7f689e953e0b451f">N</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
273 &#32;&#32;}&#32;b;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
274 &#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gad0fb62e7a08e70fc5e0a76b67809f84b">w</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
275 }&#32;<link linkend="_unionx_p_s_r___type">xPSR_Type</link>;
276 
277 
280 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">union</emphasis>
281 {
282 &#32;&#32;<emphasis role="keyword">struct</emphasis>
283 &#32;&#32;{
284 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga2a6e513e8a6bf4e58db169e312172332">nPRIV</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
285 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gae185aac93686ffc78e998a9daf41415b">SPSEL</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
286 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga2518558c090f60161ba4e718a54ee468">FPCA</link>:1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
287 &#32;&#32;&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gac8a6a13838a897c8d0b8bc991bbaf7c1">_reserved0</link>:29;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
288 &#32;&#32;}&#32;b;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
289 &#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gad0fb62e7a08e70fc5e0a76b67809f84b">w</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
290 }&#32;<link linkend="_union_c_o_n_t_r_o_l___type">CONTROL_Type</link>;
291 
303 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
304 {
305 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;ISER[8];&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
306 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RESERVED0[24];
307 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;ICER[8];&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
308 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RSERVED1[24];
309 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;ISPR[8];&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
310 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RESERVED2[24];
311 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;ICPR[8];&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
312 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RESERVED3[24];
313 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;IABR[8];&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
314 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RESERVED4[56];
315 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint8_t&#32;&#32;IP[240];&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
316 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RESERVED5[644];
317 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1ga7e25d9380f9ef903923964322e71f2f6">__O</link>&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga471c399bb79454dcdfb342a31a5684ae">STIR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
318 }&#32;&#32;<link linkend="_struct_n_v_i_c___type">NVIC_Type</link>;
319 
320 <emphasis role="comment">/*&#32;Software&#32;Triggered&#32;Interrupt&#32;Register&#32;Definitions&#32;*/</emphasis>
321 <emphasis role="preprocessor">#define&#32;NVIC_STIR_INTID_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
322 <emphasis role="preprocessor">#define&#32;NVIC_STIR_INTID_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0x1FFUL&#32;&lt;&lt;&#32;NVIC_STIR_INTID_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
335 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
336 {
337 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaf63697ed9952cc71e1225efe205f6cd3">__I</link>&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga30abfea43143a424074f682bd61eace0">CPUID</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
338 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga8fec9e122b923822e7f951cd48cf1d47">ICSR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
339 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gaaf388a921a016cae590cfcf1e43b1cdf">VTOR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
340 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gaaec159b48828355cb770049b8b2e8d91">AIRCR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
341 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga64a95891ad3e904dd5548112539c1c98">SCR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
342 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga5e1322e27c40bf91d172f9673f205c97">CCR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
343 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint8_t&#32;&#32;SHP[12];&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
344 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga04d136e5436e5fa2fb2aaa78a5f86b19">SHCSR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
345 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gae6b1e9cde3f94195206c016214cf3936">CFSR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
346 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga87aadbc5e1ffb76d755cf13f4721ae71">HFSR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
347 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga415598d9009bb3ffe9f35e03e5a386fe">DFSR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
348 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga88820a178974aa7b7927155cee5c47ed">MMFAR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
349 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gad49f99b1c83dcab356579af171bfa475">BFAR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
350 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gab9176079ea223dd8902589da91af63a2">AFSR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
351 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaf63697ed9952cc71e1225efe205f6cd3">__I</link>&#32;&#32;uint32_t&#32;PFR[2];&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
352 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaf63697ed9952cc71e1225efe205f6cd3">__I</link>&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga1b9a71780ae327f1f337a2176b777618">DFR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
353 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaf63697ed9952cc71e1225efe205f6cd3">__I</link>&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga5c0e2e1c7195d4dc09a5ca077c596318">ADR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
354 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaf63697ed9952cc71e1225efe205f6cd3">__I</link>&#32;&#32;uint32_t&#32;MMFR[4];&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
355 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaf63697ed9952cc71e1225efe205f6cd3">__I</link>&#32;&#32;uint32_t&#32;ISAR[5];&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
356 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RESERVED0[5];
357 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gacccaf5688449c8253e9952ddc2161528">CPACR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
358 }&#32;<link linkend="_struct_s_c_b___type">SCB_Type</link>;
359 
360 <emphasis role="comment">/*&#32;SCB&#32;CPUID&#32;Register&#32;Definitions&#32;*/</emphasis>
361 <emphasis role="preprocessor">#define&#32;SCB_CPUID_IMPLEMENTER_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;24&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
362 <emphasis role="preprocessor">#define&#32;SCB_CPUID_IMPLEMENTER_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFUL&#32;&lt;&lt;&#32;SCB_CPUID_IMPLEMENTER_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
364 <emphasis role="preprocessor">#define&#32;SCB_CPUID_VARIANT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;20&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
365 <emphasis role="preprocessor">#define&#32;SCB_CPUID_VARIANT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;SCB_CPUID_VARIANT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
367 <emphasis role="preprocessor">#define&#32;SCB_CPUID_ARCHITECTURE_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
368 <emphasis role="preprocessor">#define&#32;SCB_CPUID_ARCHITECTURE_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;SCB_CPUID_ARCHITECTURE_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
370 <emphasis role="preprocessor">#define&#32;SCB_CPUID_PARTNO_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
371 <emphasis role="preprocessor">#define&#32;SCB_CPUID_PARTNO_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFFUL&#32;&lt;&lt;&#32;SCB_CPUID_PARTNO_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
373 <emphasis role="preprocessor">#define&#32;SCB_CPUID_REVISION_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
374 <emphasis role="preprocessor">#define&#32;SCB_CPUID_REVISION_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;SCB_CPUID_REVISION_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
376 <emphasis role="comment">/*&#32;SCB&#32;Interrupt&#32;Control&#32;State&#32;Register&#32;Definitions&#32;*/</emphasis>
377 <emphasis role="preprocessor">#define&#32;SCB_ICSR_NMIPENDSET_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;31&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
378 <emphasis role="preprocessor">#define&#32;SCB_ICSR_NMIPENDSET_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_ICSR_NMIPENDSET_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
380 <emphasis role="preprocessor">#define&#32;SCB_ICSR_PENDSVSET_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;28&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
381 <emphasis role="preprocessor">#define&#32;SCB_ICSR_PENDSVSET_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_ICSR_PENDSVSET_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
383 <emphasis role="preprocessor">#define&#32;SCB_ICSR_PENDSVCLR_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;27&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
384 <emphasis role="preprocessor">#define&#32;SCB_ICSR_PENDSVCLR_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_ICSR_PENDSVCLR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
386 <emphasis role="preprocessor">#define&#32;SCB_ICSR_PENDSTSET_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;26&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
387 <emphasis role="preprocessor">#define&#32;SCB_ICSR_PENDSTSET_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_ICSR_PENDSTSET_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
389 <emphasis role="preprocessor">#define&#32;SCB_ICSR_PENDSTCLR_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;25&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
390 <emphasis role="preprocessor">#define&#32;SCB_ICSR_PENDSTCLR_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_ICSR_PENDSTCLR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
392 <emphasis role="preprocessor">#define&#32;SCB_ICSR_ISRPREEMPT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;23&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
393 <emphasis role="preprocessor">#define&#32;SCB_ICSR_ISRPREEMPT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_ICSR_ISRPREEMPT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
395 <emphasis role="preprocessor">#define&#32;SCB_ICSR_ISRPENDING_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;22&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
396 <emphasis role="preprocessor">#define&#32;SCB_ICSR_ISRPENDING_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_ICSR_ISRPENDING_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
398 <emphasis role="preprocessor">#define&#32;SCB_ICSR_VECTPENDING_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;12&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
399 <emphasis role="preprocessor">#define&#32;SCB_ICSR_VECTPENDING_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0x1FFUL&#32;&lt;&lt;&#32;SCB_ICSR_VECTPENDING_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
401 <emphasis role="preprocessor">#define&#32;SCB_ICSR_RETTOBASE_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;11&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
402 <emphasis role="preprocessor">#define&#32;SCB_ICSR_RETTOBASE_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_ICSR_RETTOBASE_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
404 <emphasis role="preprocessor">#define&#32;SCB_ICSR_VECTACTIVE_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
405 <emphasis role="preprocessor">#define&#32;SCB_ICSR_VECTACTIVE_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0x1FFUL&#32;&lt;&lt;&#32;SCB_ICSR_VECTACTIVE_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
407 <emphasis role="comment">/*&#32;SCB&#32;Vector&#32;Table&#32;Offset&#32;Register&#32;Definitions&#32;*/</emphasis>
408 <emphasis role="preprocessor">#define&#32;SCB_VTOR_TBLOFF_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;7&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
409 <emphasis role="preprocessor">#define&#32;SCB_VTOR_TBLOFF_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0x1FFFFFFUL&#32;&lt;&lt;&#32;SCB_VTOR_TBLOFF_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
411 <emphasis role="comment">/*&#32;SCB&#32;Application&#32;Interrupt&#32;and&#32;Reset&#32;Control&#32;Register&#32;Definitions&#32;*/</emphasis>
412 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_VECTKEY_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
413 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_VECTKEY_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFFFUL&#32;&lt;&lt;&#32;SCB_AIRCR_VECTKEY_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
415 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_VECTKEYSTAT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
416 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_VECTKEYSTAT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFFFUL&#32;&lt;&lt;&#32;SCB_AIRCR_VECTKEYSTAT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
418 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_ENDIANESS_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;15&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
419 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_ENDIANESS_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_AIRCR_ENDIANESS_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
421 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_PRIGROUP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
422 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_PRIGROUP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(7UL&#32;&lt;&lt;&#32;SCB_AIRCR_PRIGROUP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
424 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_SYSRESETREQ_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
425 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_SYSRESETREQ_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_AIRCR_SYSRESETREQ_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
427 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_VECTCLRACTIVE_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
428 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_VECTCLRACTIVE_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_AIRCR_VECTCLRACTIVE_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
430 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_VECTRESET_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
431 <emphasis role="preprocessor">#define&#32;SCB_AIRCR_VECTRESET_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_AIRCR_VECTRESET_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
433 <emphasis role="comment">/*&#32;SCB&#32;System&#32;Control&#32;Register&#32;Definitions&#32;*/</emphasis>
434 <emphasis role="preprocessor">#define&#32;SCB_SCR_SEVONPEND_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
435 <emphasis role="preprocessor">#define&#32;SCB_SCR_SEVONPEND_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SCR_SEVONPEND_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
437 <emphasis role="preprocessor">#define&#32;SCB_SCR_SLEEPDEEP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
438 <emphasis role="preprocessor">#define&#32;SCB_SCR_SLEEPDEEP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SCR_SLEEPDEEP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
440 <emphasis role="preprocessor">#define&#32;SCB_SCR_SLEEPONEXIT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
441 <emphasis role="preprocessor">#define&#32;SCB_SCR_SLEEPONEXIT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SCR_SLEEPONEXIT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
443 <emphasis role="comment">/*&#32;SCB&#32;Configuration&#32;Control&#32;Register&#32;Definitions&#32;*/</emphasis>
444 <emphasis role="preprocessor">#define&#32;SCB_CCR_STKALIGN_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;9&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
445 <emphasis role="preprocessor">#define&#32;SCB_CCR_STKALIGN_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_CCR_STKALIGN_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
447 <emphasis role="preprocessor">#define&#32;SCB_CCR_BFHFNMIGN_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
448 <emphasis role="preprocessor">#define&#32;SCB_CCR_BFHFNMIGN_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_CCR_BFHFNMIGN_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
450 <emphasis role="preprocessor">#define&#32;SCB_CCR_DIV_0_TRP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
451 <emphasis role="preprocessor">#define&#32;SCB_CCR_DIV_0_TRP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_CCR_DIV_0_TRP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
453 <emphasis role="preprocessor">#define&#32;SCB_CCR_UNALIGN_TRP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
454 <emphasis role="preprocessor">#define&#32;SCB_CCR_UNALIGN_TRP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_CCR_UNALIGN_TRP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
456 <emphasis role="preprocessor">#define&#32;SCB_CCR_USERSETMPEND_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
457 <emphasis role="preprocessor">#define&#32;SCB_CCR_USERSETMPEND_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_CCR_USERSETMPEND_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
459 <emphasis role="preprocessor">#define&#32;SCB_CCR_NONBASETHRDENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
460 <emphasis role="preprocessor">#define&#32;SCB_CCR_NONBASETHRDENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_CCR_NONBASETHRDENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
462 <emphasis role="comment">/*&#32;SCB&#32;System&#32;Handler&#32;Control&#32;and&#32;State&#32;Register&#32;Definitions&#32;*/</emphasis>
463 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_USGFAULTENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;18&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
464 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_USGFAULTENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_USGFAULTENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
466 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_BUSFAULTENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;17&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
467 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_BUSFAULTENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_BUSFAULTENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
469 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_MEMFAULTENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
470 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_MEMFAULTENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_MEMFAULTENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
472 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_SVCALLPENDED_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;15&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
473 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_SVCALLPENDED_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_SVCALLPENDED_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
475 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_BUSFAULTPENDED_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;14&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
476 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_BUSFAULTPENDED_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_BUSFAULTPENDED_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
478 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_MEMFAULTPENDED_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;13&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
479 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_MEMFAULTPENDED_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_MEMFAULTPENDED_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
481 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_USGFAULTPENDED_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;12&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
482 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_USGFAULTPENDED_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_USGFAULTPENDED_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
484 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_SYSTICKACT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;11&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
485 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_SYSTICKACT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_SYSTICKACT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
487 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_PENDSVACT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;10&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
488 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_PENDSVACT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_PENDSVACT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
490 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_MONITORACT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
491 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_MONITORACT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_MONITORACT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
493 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_SVCALLACT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;7&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
494 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_SVCALLACT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_SVCALLACT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
496 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_USGFAULTACT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
497 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_USGFAULTACT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_USGFAULTACT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
499 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_BUSFAULTACT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
500 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_BUSFAULTACT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_BUSFAULTACT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
502 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_MEMFAULTACT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
503 <emphasis role="preprocessor">#define&#32;SCB_SHCSR_MEMFAULTACT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_SHCSR_MEMFAULTACT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
505 <emphasis role="comment">/*&#32;SCB&#32;Configurable&#32;Fault&#32;Status&#32;Registers&#32;Definitions&#32;*/</emphasis>
506 <emphasis role="preprocessor">#define&#32;SCB_CFSR_USGFAULTSR_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
507 <emphasis role="preprocessor">#define&#32;SCB_CFSR_USGFAULTSR_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFFFUL&#32;&lt;&lt;&#32;SCB_CFSR_USGFAULTSR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
509 <emphasis role="preprocessor">#define&#32;SCB_CFSR_BUSFAULTSR_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
510 <emphasis role="preprocessor">#define&#32;SCB_CFSR_BUSFAULTSR_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFUL&#32;&lt;&lt;&#32;SCB_CFSR_BUSFAULTSR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
512 <emphasis role="preprocessor">#define&#32;SCB_CFSR_MEMFAULTSR_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
513 <emphasis role="preprocessor">#define&#32;SCB_CFSR_MEMFAULTSR_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFUL&#32;&lt;&lt;&#32;SCB_CFSR_MEMFAULTSR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
515 <emphasis role="comment">/*&#32;SCB&#32;Hard&#32;Fault&#32;Status&#32;Registers&#32;Definitions&#32;*/</emphasis>
516 <emphasis role="preprocessor">#define&#32;SCB_HFSR_DEBUGEVT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;31&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
517 <emphasis role="preprocessor">#define&#32;SCB_HFSR_DEBUGEVT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_HFSR_DEBUGEVT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
519 <emphasis role="preprocessor">#define&#32;SCB_HFSR_FORCED_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;30&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
520 <emphasis role="preprocessor">#define&#32;SCB_HFSR_FORCED_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_HFSR_FORCED_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
522 <emphasis role="preprocessor">#define&#32;SCB_HFSR_VECTTBL_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
523 <emphasis role="preprocessor">#define&#32;SCB_HFSR_VECTTBL_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_HFSR_VECTTBL_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
525 <emphasis role="comment">/*&#32;SCB&#32;Debug&#32;Fault&#32;Status&#32;Register&#32;Definitions&#32;*/</emphasis>
526 <emphasis role="preprocessor">#define&#32;SCB_DFSR_EXTERNAL_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
527 <emphasis role="preprocessor">#define&#32;SCB_DFSR_EXTERNAL_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_DFSR_EXTERNAL_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
529 <emphasis role="preprocessor">#define&#32;SCB_DFSR_VCATCH_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
530 <emphasis role="preprocessor">#define&#32;SCB_DFSR_VCATCH_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_DFSR_VCATCH_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
532 <emphasis role="preprocessor">#define&#32;SCB_DFSR_DWTTRAP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
533 <emphasis role="preprocessor">#define&#32;SCB_DFSR_DWTTRAP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_DFSR_DWTTRAP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
535 <emphasis role="preprocessor">#define&#32;SCB_DFSR_BKPT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
536 <emphasis role="preprocessor">#define&#32;SCB_DFSR_BKPT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_DFSR_BKPT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
538 <emphasis role="preprocessor">#define&#32;SCB_DFSR_HALTED_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
539 <emphasis role="preprocessor">#define&#32;SCB_DFSR_HALTED_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCB_DFSR_HALTED_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
552 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
553 {
554 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RESERVED0[1];
555 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaf63697ed9952cc71e1225efe205f6cd3">__I</link>&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga5bb2c6795b90f12077534825cc844b56">ICTR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
556 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga9a73f00a0223775caeb09c5c6abb3087">ACTLR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
557 }&#32;<link linkend="_struct_s_cn_s_c_b___type">SCnSCB_Type</link>;
558 
559 <emphasis role="comment">/*&#32;Interrupt&#32;Controller&#32;Type&#32;Register&#32;Definitions&#32;*/</emphasis>
560 <emphasis role="preprocessor">#define&#32;SCnSCB_ICTR_INTLINESNUM_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
561 <emphasis role="preprocessor">#define&#32;SCnSCB_ICTR_INTLINESNUM_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;SCnSCB_ICTR_INTLINESNUM_Pos)&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
563 <emphasis role="comment">/*&#32;Auxiliary&#32;Control&#32;Register&#32;Definitions&#32;*/</emphasis>
564 <emphasis role="preprocessor">#define&#32;SCnSCB_ACTLR_DISOOFP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;9&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
565 <emphasis role="preprocessor">#define&#32;SCnSCB_ACTLR_DISOOFP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCnSCB_ACTLR_DISOOFP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
567 <emphasis role="preprocessor">#define&#32;SCnSCB_ACTLR_DISFPCA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
568 <emphasis role="preprocessor">#define&#32;SCnSCB_ACTLR_DISFPCA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCnSCB_ACTLR_DISFPCA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
570 <emphasis role="preprocessor">#define&#32;SCnSCB_ACTLR_DISFOLD_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
571 <emphasis role="preprocessor">#define&#32;SCnSCB_ACTLR_DISFOLD_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCnSCB_ACTLR_DISFOLD_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
573 <emphasis role="preprocessor">#define&#32;SCnSCB_ACTLR_DISDEFWBUF_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
574 <emphasis role="preprocessor">#define&#32;SCnSCB_ACTLR_DISDEFWBUF_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCnSCB_ACTLR_DISDEFWBUF_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
576 <emphasis role="preprocessor">#define&#32;SCnSCB_ACTLR_DISMCYCINT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
577 <emphasis role="preprocessor">#define&#32;SCnSCB_ACTLR_DISMCYCINT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SCnSCB_ACTLR_DISMCYCINT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
590 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
591 {
592 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga15fc8d35f045f329b80c544bef35ff64">CTRL</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
593 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gaad9adf4efc940cddb8161b69cfbe19d3">LOAD</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
594 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga26fb318c3b0a0ec7f45daafd5f8799a3">VAL</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
595 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaf63697ed9952cc71e1225efe205f6cd3">__I</link>&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga40e07d0a4638a676780713b6ceeec4ef">CALIB</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
596 }&#32;<link linkend="_struct_sys_tick___type">SysTick_Type</link>;
597 
598 <emphasis role="comment">/*&#32;SysTick&#32;Control&#32;/&#32;Status&#32;Register&#32;Definitions&#32;*/</emphasis>
599 <emphasis role="preprocessor">#define&#32;SysTick_CTRL_COUNTFLAG_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
600 <emphasis role="preprocessor">#define&#32;SysTick_CTRL_COUNTFLAG_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SysTick_CTRL_COUNTFLAG_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
602 <emphasis role="preprocessor">#define&#32;SysTick_CTRL_CLKSOURCE_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
603 <emphasis role="preprocessor">#define&#32;SysTick_CTRL_CLKSOURCE_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SysTick_CTRL_CLKSOURCE_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
605 <emphasis role="preprocessor">#define&#32;SysTick_CTRL_TICKINT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
606 <emphasis role="preprocessor">#define&#32;SysTick_CTRL_TICKINT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SysTick_CTRL_TICKINT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
608 <emphasis role="preprocessor">#define&#32;SysTick_CTRL_ENABLE_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
609 <emphasis role="preprocessor">#define&#32;SysTick_CTRL_ENABLE_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SysTick_CTRL_ENABLE_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
611 <emphasis role="comment">/*&#32;SysTick&#32;Reload&#32;Register&#32;Definitions&#32;*/</emphasis>
612 <emphasis role="preprocessor">#define&#32;SysTick_LOAD_RELOAD_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
613 <emphasis role="preprocessor">#define&#32;SysTick_LOAD_RELOAD_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFFFFFUL&#32;&lt;&lt;&#32;SysTick_LOAD_RELOAD_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
615 <emphasis role="comment">/*&#32;SysTick&#32;Current&#32;Register&#32;Definitions&#32;*/</emphasis>
616 <emphasis role="preprocessor">#define&#32;SysTick_VAL_CURRENT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
617 <emphasis role="preprocessor">#define&#32;SysTick_VAL_CURRENT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFFFFFUL&#32;&lt;&lt;&#32;SysTick_VAL_CURRENT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
619 <emphasis role="comment">/*&#32;SysTick&#32;Calibration&#32;Register&#32;Definitions&#32;*/</emphasis>
620 <emphasis role="preprocessor">#define&#32;SysTick_CALIB_NOREF_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;31&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
621 <emphasis role="preprocessor">#define&#32;SysTick_CALIB_NOREF_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SysTick_CALIB_NOREF_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
623 <emphasis role="preprocessor">#define&#32;SysTick_CALIB_SKEW_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;30&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
624 <emphasis role="preprocessor">#define&#32;SysTick_CALIB_SKEW_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;SysTick_CALIB_SKEW_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
626 <emphasis role="preprocessor">#define&#32;SysTick_CALIB_TENMS_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
627 <emphasis role="preprocessor">#define&#32;SysTick_CALIB_TENMS_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFFFFFUL&#32;&lt;&lt;&#32;SysTick_VAL_CURRENT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
640 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
641 {
642 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1ga7e25d9380f9ef903923964322e71f2f6">__O</link>&#32;&#32;<emphasis role="keyword">union</emphasis>
643 &#32;&#32;{
644 &#32;&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1ga7e25d9380f9ef903923964322e71f2f6">__O</link>&#32;&#32;uint8_t&#32;&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga0374c0b98ab9de6f71fabff7412df832">u8</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
645 &#32;&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1ga7e25d9380f9ef903923964322e71f2f6">__O</link>&#32;&#32;uint16_t&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gae8d499140220fa6d4eab1da7262bf08e">u16</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
646 &#32;&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1ga7e25d9380f9ef903923964322e71f2f6">__O</link>&#32;&#32;uint32_t&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gacaf6d0e14a3d4b541c624913b4a1931e">u32</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
647 &#32;&#32;}&#32;&#32;PORT&#32;[32];&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
648 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RESERVED0[864];
649 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga8ffb3c6b706b03334f6fe37ef5d8b165">TER</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
650 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RESERVED1[15];
651 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga72bb9b7d61fe3262cd2a6070a7bd5b69">TPR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
652 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RESERVED2[15];
653 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1gae9dd9282fab299d0cd6e119564688e53">TCR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
654 }&#32;<link linkend="_struct_i_t_m___type">ITM_Type</link>;
655 
656 <emphasis role="comment">/*&#32;ITM&#32;Trace&#32;Privilege&#32;Register&#32;Definitions&#32;*/</emphasis>
657 <emphasis role="preprocessor">#define&#32;ITM_TPR_PRIVMASK_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
658 <emphasis role="preprocessor">#define&#32;ITM_TPR_PRIVMASK_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;ITM_TPR_PRIVMASK_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
660 <emphasis role="comment">/*&#32;ITM&#32;Trace&#32;Control&#32;Register&#32;Definitions&#32;*/</emphasis>
661 <emphasis role="preprocessor">#define&#32;ITM_TCR_BUSY_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;23&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
662 <emphasis role="preprocessor">#define&#32;ITM_TCR_BUSY_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;ITM_TCR_BUSY_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
664 <emphasis role="preprocessor">#define&#32;ITM_TCR_TraceBusID_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
665 <emphasis role="preprocessor">#define&#32;ITM_TCR_TraceBusID_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0x7FUL&#32;&lt;&lt;&#32;ITM_TCR_TraceBusID_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
667 <emphasis role="preprocessor">#define&#32;ITM_TCR_GTSFREQ_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;10&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
668 <emphasis role="preprocessor">#define&#32;ITM_TCR_GTSFREQ_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(3UL&#32;&lt;&lt;&#32;ITM_TCR_GTSFREQ_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
670 <emphasis role="preprocessor">#define&#32;ITM_TCR_TSPrescale_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
671 <emphasis role="preprocessor">#define&#32;ITM_TCR_TSPrescale_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(3UL&#32;&lt;&lt;&#32;ITM_TCR_TSPrescale_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
673 <emphasis role="preprocessor">#define&#32;ITM_TCR_SWOENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
674 <emphasis role="preprocessor">#define&#32;ITM_TCR_SWOENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;ITM_TCR_SWOENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
676 <emphasis role="preprocessor">#define&#32;ITM_TCR_TXENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
677 <emphasis role="preprocessor">#define&#32;ITM_TCR_TXENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;ITM_TCR_TXENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
679 <emphasis role="preprocessor">#define&#32;ITM_TCR_SYNCENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
680 <emphasis role="preprocessor">#define&#32;ITM_TCR_SYNCENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;ITM_TCR_SYNCENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
682 <emphasis role="preprocessor">#define&#32;ITM_TCR_TSENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
683 <emphasis role="preprocessor">#define&#32;ITM_TCR_TSENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;ITM_TCR_TSENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
685 <emphasis role="preprocessor">#define&#32;ITM_TCR_ITMENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
686 <emphasis role="preprocessor">#define&#32;ITM_TCR_ITMENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;ITM_TCR_ITMENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis><emphasis role="comment">/*&#32;end&#32;of&#32;group&#32;CMSIS_ITM&#32;*/</emphasis><emphasis role="preprocessor"></emphasis>
689 
690 
691 <emphasis role="preprocessor">#if&#32;(__MPU_PRESENT&#32;==&#32;1)</emphasis>
700 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
701 {
702 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaf63697ed9952cc71e1225efe205f6cd3">__I</link>&#32;&#32;uint32_t&#32;TYPE;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
703 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;CTRL;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
704 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;RNR;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
705 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;RBAR;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
706 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;RASR;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
707 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;RBAR_A1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
708 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;RASR_A1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
709 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;RBAR_A2;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
710 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;RASR_A2;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
711 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;RBAR_A3;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
712 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;RASR_A3;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
713 }&#32;MPU_Type;
714 
715 <emphasis role="comment">/*&#32;MPU&#32;Type&#32;Register&#32;*/</emphasis>
716 <emphasis role="preprocessor">#define&#32;MPU_TYPE_IREGION_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
717 <emphasis role="preprocessor">#define&#32;MPU_TYPE_IREGION_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFUL&#32;&lt;&lt;&#32;MPU_TYPE_IREGION_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
719 <emphasis role="preprocessor">#define&#32;MPU_TYPE_DREGION_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
720 <emphasis role="preprocessor">#define&#32;MPU_TYPE_DREGION_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFUL&#32;&lt;&lt;&#32;MPU_TYPE_DREGION_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
722 <emphasis role="preprocessor">#define&#32;MPU_TYPE_SEPARATE_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
723 <emphasis role="preprocessor">#define&#32;MPU_TYPE_SEPARATE_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;MPU_TYPE_SEPARATE_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
725 <emphasis role="comment">/*&#32;MPU&#32;Control&#32;Register&#32;*/</emphasis>
726 <emphasis role="preprocessor">#define&#32;MPU_CTRL_PRIVDEFENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
727 <emphasis role="preprocessor">#define&#32;MPU_CTRL_PRIVDEFENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;MPU_CTRL_PRIVDEFENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
729 <emphasis role="preprocessor">#define&#32;MPU_CTRL_HFNMIENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
730 <emphasis role="preprocessor">#define&#32;MPU_CTRL_HFNMIENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;MPU_CTRL_HFNMIENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
732 <emphasis role="preprocessor">#define&#32;MPU_CTRL_ENABLE_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
733 <emphasis role="preprocessor">#define&#32;MPU_CTRL_ENABLE_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;MPU_CTRL_ENABLE_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
735 <emphasis role="comment">/*&#32;MPU&#32;Region&#32;Number&#32;Register&#32;*/</emphasis>
736 <emphasis role="preprocessor">#define&#32;MPU_RNR_REGION_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
737 <emphasis role="preprocessor">#define&#32;MPU_RNR_REGION_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFUL&#32;&lt;&lt;&#32;MPU_RNR_REGION_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
739 <emphasis role="comment">/*&#32;MPU&#32;Region&#32;Base&#32;Address&#32;Register&#32;*/</emphasis>
740 <emphasis role="preprocessor">#define&#32;MPU_RBAR_ADDR_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;5&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
741 <emphasis role="preprocessor">#define&#32;MPU_RBAR_ADDR_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0x7FFFFFFUL&#32;&lt;&lt;&#32;MPU_RBAR_ADDR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
743 <emphasis role="preprocessor">#define&#32;MPU_RBAR_VALID_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
744 <emphasis role="preprocessor">#define&#32;MPU_RBAR_VALID_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;MPU_RBAR_VALID_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
746 <emphasis role="preprocessor">#define&#32;MPU_RBAR_REGION_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
747 <emphasis role="preprocessor">#define&#32;MPU_RBAR_REGION_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;MPU_RBAR_REGION_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
749 <emphasis role="comment">/*&#32;MPU&#32;Region&#32;Attribute&#32;and&#32;Size&#32;Register&#32;*/</emphasis>
750 <emphasis role="preprocessor">#define&#32;MPU_RASR_ATTRS_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
751 <emphasis role="preprocessor">#define&#32;MPU_RASR_ATTRS_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFFFUL&#32;&lt;&lt;&#32;MPU_RASR_ATTRS_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
753 <emphasis role="preprocessor">#define&#32;MPU_RASR_SRD_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
754 <emphasis role="preprocessor">#define&#32;MPU_RASR_SRD_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFUL&#32;&lt;&lt;&#32;MPU_RASR_SRD_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
756 <emphasis role="preprocessor">#define&#32;MPU_RASR_SIZE_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
757 <emphasis role="preprocessor">#define&#32;MPU_RASR_SIZE_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0x1FUL&#32;&lt;&lt;&#32;MPU_RASR_SIZE_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
759 <emphasis role="preprocessor">#define&#32;MPU_RASR_ENABLE_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
760 <emphasis role="preprocessor">#define&#32;MPU_RASR_ENABLE_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;MPU_RASR_ENABLE_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
763 <emphasis role="preprocessor">#endif</emphasis>
764 
765 
766 <emphasis role="preprocessor">#if&#32;(__FPU_PRESENT&#32;==&#32;1)</emphasis>
775 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
776 {
777 &#32;&#32;&#32;&#32;&#32;&#32;&#32;uint32_t&#32;RESERVED0[1];
778 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;FPCCR;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
779 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;FPCAR;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
780 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;FPDSCR;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
781 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaf63697ed9952cc71e1225efe205f6cd3">__I</link>&#32;&#32;uint32_t&#32;MVFR0;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
782 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaf63697ed9952cc71e1225efe205f6cd3">__I</link>&#32;&#32;uint32_t&#32;MVFR1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
783 }&#32;FPU_Type;
784 
785 <emphasis role="comment">/*&#32;Floating-Point&#32;Context&#32;Control&#32;Register&#32;*/</emphasis>
786 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_ASPEN_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;31&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
787 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_ASPEN_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPCCR_ASPEN_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
789 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_LSPEN_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;30&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
790 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_LSPEN_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPCCR_LSPEN_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
792 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_MONRDY_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
793 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_MONRDY_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPCCR_MONRDY_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
795 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_BFRDY_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;6&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
796 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_BFRDY_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPCCR_BFRDY_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
798 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_MMRDY_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;5&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
799 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_MMRDY_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPCCR_MMRDY_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
801 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_HFRDY_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
802 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_HFRDY_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPCCR_HFRDY_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
804 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_THREAD_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
805 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_THREAD_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPCCR_THREAD_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
807 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_USER_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
808 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_USER_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPCCR_USER_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
810 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_LSPACT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
811 <emphasis role="preprocessor">#define&#32;FPU_FPCCR_LSPACT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPCCR_LSPACT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
813 <emphasis role="comment">/*&#32;Floating-Point&#32;Context&#32;Address&#32;Register&#32;*/</emphasis>
814 <emphasis role="preprocessor">#define&#32;FPU_FPCAR_ADDRESS_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
815 <emphasis role="preprocessor">#define&#32;FPU_FPCAR_ADDRESS_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0x1FFFFFFFUL&#32;&lt;&lt;&#32;FPU_FPCAR_ADDRESS_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
817 <emphasis role="comment">/*&#32;Floating-Point&#32;Default&#32;Status&#32;Control&#32;Register&#32;*/</emphasis>
818 <emphasis role="preprocessor">#define&#32;FPU_FPDSCR_AHP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;26&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
819 <emphasis role="preprocessor">#define&#32;FPU_FPDSCR_AHP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPDSCR_AHP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
821 <emphasis role="preprocessor">#define&#32;FPU_FPDSCR_DN_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;25&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
822 <emphasis role="preprocessor">#define&#32;FPU_FPDSCR_DN_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPDSCR_DN_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
824 <emphasis role="preprocessor">#define&#32;FPU_FPDSCR_FZ_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;24&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
825 <emphasis role="preprocessor">#define&#32;FPU_FPDSCR_FZ_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;FPU_FPDSCR_FZ_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
827 <emphasis role="preprocessor">#define&#32;FPU_FPDSCR_RMode_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;22&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
828 <emphasis role="preprocessor">#define&#32;FPU_FPDSCR_RMode_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(3UL&#32;&lt;&lt;&#32;FPU_FPDSCR_RMode_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
830 <emphasis role="comment">/*&#32;Media&#32;and&#32;FP&#32;Feature&#32;Register&#32;0&#32;*/</emphasis>
831 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_FP_rounding_modes_Pos&#32;&#32;&#32;&#32;28&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
832 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_FP_rounding_modes_Msk&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR0_FP_rounding_modes_Pos)&#32;&#32;&#32;&#32;&#32;</emphasis>
834 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_Short_vectors_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;24&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
835 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_Short_vectors_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR0_Short_vectors_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
837 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_Square_root_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;20&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
838 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_Square_root_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR0_Square_root_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
840 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_Divide_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
841 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_Divide_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR0_Divide_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
843 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_FP_excep_trapping_Pos&#32;&#32;&#32;&#32;12&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
844 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_FP_excep_trapping_Msk&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR0_FP_excep_trapping_Pos)&#32;&#32;&#32;&#32;&#32;</emphasis>
846 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_Double_precision_Pos&#32;&#32;&#32;&#32;&#32;&#32;8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
847 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_Double_precision_Msk&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR0_Double_precision_Pos)&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
849 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_Single_precision_Pos&#32;&#32;&#32;&#32;&#32;&#32;4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
850 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_Single_precision_Msk&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR0_Single_precision_Pos)&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
852 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_A_SIMD_registers_Pos&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
853 <emphasis role="preprocessor">#define&#32;FPU_MVFR0_A_SIMD_registers_Msk&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR0_A_SIMD_registers_Pos)&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
855 <emphasis role="comment">/*&#32;Media&#32;and&#32;FP&#32;Feature&#32;Register&#32;1&#32;*/</emphasis>
856 <emphasis role="preprocessor">#define&#32;FPU_MVFR1_FP_fused_MAC_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;28&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
857 <emphasis role="preprocessor">#define&#32;FPU_MVFR1_FP_fused_MAC_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR1_FP_fused_MAC_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
859 <emphasis role="preprocessor">#define&#32;FPU_MVFR1_FP_HPFP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;24&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
860 <emphasis role="preprocessor">#define&#32;FPU_MVFR1_FP_HPFP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR1_FP_HPFP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
862 <emphasis role="preprocessor">#define&#32;FPU_MVFR1_D_NaN_mode_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
863 <emphasis role="preprocessor">#define&#32;FPU_MVFR1_D_NaN_mode_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR1_D_NaN_mode_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
865 <emphasis role="preprocessor">#define&#32;FPU_MVFR1_FtZ_mode_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
866 <emphasis role="preprocessor">#define&#32;FPU_MVFR1_FtZ_mode_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFUL&#32;&lt;&lt;&#32;FPU_MVFR1_FtZ_mode_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
869 <emphasis role="preprocessor">#endif</emphasis>
870 
871 
880 <emphasis role="keyword">typedef</emphasis>&#32;<emphasis role="keyword">struct</emphasis>
881 {
882 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga39bc5e68dc6071187fbe2348891eabfa">DHCSR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
883 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1ga7e25d9380f9ef903923964322e71f2f6">__O</link>&#32;&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga7b49cb58573da77cc8a83a1b21262180">DCRSR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
884 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga5bcffe99d1d5471d5e5befbc6272ebf0">DCRDR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
885 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__definitions_1gaec43007d9998a0a0e01faede4133d6be">__IO</link>&#32;uint32_t&#32;<link linkend="_group___c_m_s_i_s__core___debug_functions_1ga6cdfc0a6ce3e988cc02c2d6e8107d193">DEMCR</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
886 }&#32;<link linkend="_struct_core_debug___type">CoreDebug_Type</link>;
887 
888 <emphasis role="comment">/*&#32;Debug&#32;Halting&#32;Control&#32;and&#32;Status&#32;Register&#32;*/</emphasis>
889 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_DBGKEY_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
890 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_DBGKEY_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xFFFFUL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_DBGKEY_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
892 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_RESET_ST_Pos&#32;&#32;&#32;&#32;&#32;25&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
893 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_RESET_ST_Msk&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_S_RESET_ST_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
895 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_RETIRE_ST_Pos&#32;&#32;&#32;&#32;24&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
896 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_RETIRE_ST_Msk&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_S_RETIRE_ST_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
898 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_LOCKUP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;19&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
899 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_LOCKUP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_S_LOCKUP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
901 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_SLEEP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;18&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
902 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_SLEEP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_S_SLEEP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
904 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_HALT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;17&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
905 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_HALT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_S_HALT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
907 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_REGRDY_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
908 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_S_REGRDY_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_S_REGRDY_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
910 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_C_SNAPSTALL_Pos&#32;&#32;&#32;&#32;&#32;5&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
911 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_C_SNAPSTALL_Msk&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_C_SNAPSTALL_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
913 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_C_MASKINTS_Pos&#32;&#32;&#32;&#32;&#32;&#32;3&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
914 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_C_MASKINTS_Msk&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_C_MASKINTS_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
916 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_C_STEP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;2&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
917 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_C_STEP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_C_STEP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
919 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_C_HALT_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;1&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
920 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_C_HALT_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_C_HALT_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
922 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_C_DEBUGEN_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
923 <emphasis role="preprocessor">#define&#32;CoreDebug_DHCSR_C_DEBUGEN_Msk&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DHCSR_C_DEBUGEN_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
925 <emphasis role="comment">/*&#32;Debug&#32;Core&#32;Register&#32;Selector&#32;Register&#32;*/</emphasis>
926 <emphasis role="preprocessor">#define&#32;CoreDebug_DCRSR_REGWnR_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
927 <emphasis role="preprocessor">#define&#32;CoreDebug_DCRSR_REGWnR_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DCRSR_REGWnR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
929 <emphasis role="preprocessor">#define&#32;CoreDebug_DCRSR_REGSEL_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
930 <emphasis role="preprocessor">#define&#32;CoreDebug_DCRSR_REGSEL_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0x1FUL&#32;&lt;&lt;&#32;CoreDebug_DCRSR_REGSEL_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
932 <emphasis role="comment">/*&#32;Debug&#32;Exception&#32;and&#32;Monitor&#32;Control&#32;Register&#32;*/</emphasis>
933 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_TRCENA_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;24&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
934 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_TRCENA_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_TRCENA_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
936 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_MON_REQ_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;19&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
937 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_MON_REQ_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_MON_REQ_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
939 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_MON_STEP_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;18&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
940 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_MON_STEP_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_MON_STEP_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
942 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_MON_PEND_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;17&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
943 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_MON_PEND_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_MON_PEND_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
945 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_MON_EN_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;16&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
946 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_MON_EN_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_MON_EN_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
948 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_HARDERR_Pos&#32;&#32;&#32;&#32;&#32;10&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
949 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_HARDERR_Msk&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_VC_HARDERR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
951 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_INTERR_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;9&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
952 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_INTERR_Msk&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_VC_INTERR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
954 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_BUSERR_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;8&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
955 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_BUSERR_Msk&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_VC_BUSERR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
957 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_STATERR_Pos&#32;&#32;&#32;&#32;&#32;&#32;7&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
958 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_STATERR_Msk&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_VC_STATERR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
960 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_CHKERR_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;6&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
961 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_CHKERR_Msk&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_VC_CHKERR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
963 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_NOCPERR_Pos&#32;&#32;&#32;&#32;&#32;&#32;5&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
964 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_NOCPERR_Msk&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_VC_NOCPERR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
966 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_MMERR_Pos&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;4&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
967 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_MMERR_Msk&#32;&#32;&#32;&#32;&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_VC_MMERR_Pos)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
969 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_CORERESET_Pos&#32;&#32;&#32;&#32;0&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
970 <emphasis role="preprocessor">#define&#32;CoreDebug_DEMCR_VC_CORERESET_Msk&#32;&#32;&#32;(1UL&#32;&lt;&lt;&#32;CoreDebug_DEMCR_VC_CORERESET_Pos)&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
979 <emphasis role="comment">/*&#32;Memory&#32;mapping&#32;of&#32;Cortex-M4&#32;Hardware&#32;*/</emphasis>
980 <emphasis role="preprocessor">#define&#32;SCS_BASE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xE000E000UL)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
981 <emphasis role="preprocessor">#define&#32;ITM_BASE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(0xE0000000UL)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
982 <emphasis role="preprocessor">#define&#32;CoreDebug_BASE&#32;&#32;&#32;&#32;&#32;&#32;(0xE000EDF0UL)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
983 <emphasis role="preprocessor">#define&#32;SysTick_BASE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(SCS_BASE&#32;+&#32;&#32;0x0010UL)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
984 <emphasis role="preprocessor">#define&#32;NVIC_BASE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(SCS_BASE&#32;+&#32;&#32;0x0100UL)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
985 <emphasis role="preprocessor">#define&#32;SCB_BASE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(SCS_BASE&#32;+&#32;&#32;0x0D00UL)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
987 <emphasis role="preprocessor">#define&#32;SCnSCB&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SCnSCB_Type&#32;&#32;&#32;&#32;*)&#32;&#32;&#32;&#32;&#32;SCS_BASE&#32;&#32;&#32;&#32;&#32;&#32;)&#32;&#32;&#32;</emphasis>
988 <emphasis role="preprocessor">#define&#32;SCB&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SCB_Type&#32;&#32;&#32;&#32;&#32;&#32;&#32;*)&#32;&#32;&#32;&#32;&#32;SCB_BASE&#32;&#32;&#32;&#32;&#32;&#32;)&#32;&#32;&#32;</emphasis>
989 <emphasis role="preprocessor">#define&#32;SysTick&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SysTick_Type&#32;&#32;&#32;*)&#32;&#32;&#32;&#32;&#32;SysTick_BASE&#32;&#32;)&#32;&#32;&#32;</emphasis>
990 <emphasis role="preprocessor">#define&#32;NVIC&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((NVIC_Type&#32;&#32;&#32;&#32;&#32;&#32;*)&#32;&#32;&#32;&#32;&#32;NVIC_BASE&#32;&#32;&#32;&#32;&#32;)&#32;&#32;&#32;</emphasis>
991 <emphasis role="preprocessor">#define&#32;ITM&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((ITM_Type&#32;&#32;&#32;&#32;&#32;&#32;&#32;*)&#32;&#32;&#32;&#32;&#32;ITM_BASE&#32;&#32;&#32;&#32;&#32;&#32;)&#32;&#32;&#32;</emphasis>
992 <emphasis role="preprocessor">#define&#32;CoreDebug&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((CoreDebug_Type&#32;*)&#32;&#32;&#32;&#32;&#32;CoreDebug_BASE)&#32;&#32;&#32;</emphasis>
994 <emphasis role="preprocessor">#if&#32;(__MPU_PRESENT&#32;==&#32;1)</emphasis>
995 <emphasis role="preprocessor">&#32;&#32;#define&#32;MPU_BASE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(SCS_BASE&#32;+&#32;&#32;0x0D90UL)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
996 <emphasis role="preprocessor">&#32;&#32;#define&#32;MPU&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((MPU_Type&#32;&#32;&#32;&#32;&#32;&#32;&#32;*)&#32;&#32;&#32;&#32;&#32;MPU_BASE&#32;&#32;&#32;&#32;&#32;&#32;)&#32;&#32;&#32;</emphasis>
997 <emphasis role="preprocessor">#endif</emphasis>
998 
999 <emphasis role="preprocessor">#if&#32;(__FPU_PRESENT&#32;==&#32;1)</emphasis>
1000 <emphasis role="preprocessor">&#32;&#32;#define&#32;FPU_BASE&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(SCS_BASE&#32;+&#32;&#32;0x0F30UL)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;</emphasis>
1001 <emphasis role="preprocessor">&#32;&#32;#define&#32;FPU&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((FPU_Type&#32;&#32;&#32;&#32;&#32;&#32;&#32;*)&#32;&#32;&#32;&#32;&#32;FPU_BASE&#32;&#32;&#32;&#32;&#32;&#32;)&#32;&#32;&#32;</emphasis>
1002 <emphasis role="preprocessor">#endif</emphasis>
1003 
1008 <emphasis role="comment">/*******************************************************************************</emphasis>
1009 <emphasis role="comment">&#32;*&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;Hardware&#32;Abstraction&#32;Layer</emphasis>
1010 <emphasis role="comment">&#32;******************************************************************************/</emphasis>
1021 <emphasis role="comment">/*&#32;##########################&#32;&#32;&#32;NVIC&#32;functions&#32;&#32;####################################&#32;*/</emphasis>
1037 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;<emphasis role="keywordtype">void</emphasis>&#32;NVIC_SetPriorityGrouping(uint32_t&#32;PriorityGroup)
1038 {
1039 &#32;&#32;uint32_t&#32;reg_value;
1040 &#32;&#32;uint32_t&#32;PriorityGroupTmp&#32;=&#32;(PriorityGroup&#32;&amp;&#32;(uint32_t)0x07);&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;only&#32;values&#32;0..7&#32;are&#32;used&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;*/</emphasis>
1041 
1042 &#32;&#32;reg_value&#32;&#32;=&#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gaaaf6477c2bde2f00f99e3c2fd1060b01">SCB</link>-&gt;AIRCR;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;read&#32;old&#32;register&#32;configuration&#32;&#32;&#32;&#32;*/</emphasis>
1043 &#32;&#32;reg_value&#32;&amp;=&#32;~(<link linkend="_group___c_m_s_i_s___s_c_b_1ga90c7cf0c490e7ae55f9503a7fda1dd22">SCB_AIRCR_VECTKEY_Msk</link>&#32;|&#32;<link linkend="_group___c_m_s_i_s___s_c_b_1ga8be60fff03f48d0d345868060dc6dae7">SCB_AIRCR_PRIGROUP_Msk</link>);&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;clear&#32;bits&#32;to&#32;change&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;*/</emphasis>
1044 &#32;&#32;reg_value&#32;&#32;=&#32;&#32;(reg_value&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;|
1045 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((uint32_t)0x5FA&#32;&lt;&lt;&#32;<link linkend="_group___c_m_s_i_s___s_c_b_1gaaa27c0ba600bf82c3da08c748845b640">SCB_AIRCR_VECTKEY_Pos</link>)&#32;|
1046 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(PriorityGroupTmp&#32;&lt;&lt;&#32;8));&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;Insert&#32;write&#32;key&#32;and&#32;priorty&#32;group&#32;*/</emphasis>
1047 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gaaaf6477c2bde2f00f99e3c2fd1060b01">SCB</link>-&gt;AIRCR&#32;=&#32;&#32;reg_value;
1048 }
1049 
1050 
1058 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;uint32_t&#32;NVIC_GetPriorityGrouping(<emphasis role="keywordtype">void</emphasis>)
1059 {
1060 &#32;&#32;<emphasis role="keywordflow">return</emphasis>&#32;((<link linkend="_group___c_m_s_i_s__core__register_1gaaaf6477c2bde2f00f99e3c2fd1060b01">SCB</link>-&gt;AIRCR&#32;&amp;&#32;<link linkend="_group___c_m_s_i_s___s_c_b_1ga8be60fff03f48d0d345868060dc6dae7">SCB_AIRCR_PRIGROUP_Msk</link>)&#32;&gt;&gt;&#32;<link linkend="_group___c_m_s_i_s___s_c_b_1gaca155deccdeca0f2c76b8100d24196c8">SCB_AIRCR_PRIGROUP_Pos</link>);&#32;&#32;&#32;<emphasis role="comment">/*&#32;read&#32;priority&#32;grouping&#32;field&#32;*/</emphasis>
1061 }
1062 
1063 
1071 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;<emphasis role="keywordtype">void</emphasis>&#32;NVIC_EnableIRQ(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga4a0206df9604302e0741c1aa4ca1ded3">IRQn_Type</link>&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)
1072 {
1073 <emphasis role="comment">/*&#32;&#32;NVIC-&gt;ISER[((uint32_t)(IRQn)&#32;&gt;&gt;&#32;5)]&#32;=&#32;(1&#32;&lt;&lt;&#32;((uint32_t)(IRQn)&#32;&amp;&#32;0x1F));&#32;&#32;enable&#32;interrupt&#32;*/</emphasis>
1074 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gac8e97e8ce56ae9f57da1363a937f8a17">NVIC</link>-&gt;ISER[(uint32_t)((int32_t)<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&gt;&gt;&#32;5]&#32;=&#32;(uint32_t)(1&#32;&lt;&lt;&#32;((uint32_t)((int32_t)<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&amp;&#32;(uint32_t)0x1F));&#32;<emphasis role="comment">/*&#32;enable&#32;interrupt&#32;*/</emphasis>
1075 }
1076 
1077 
1085 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;<emphasis role="keywordtype">void</emphasis>&#32;NVIC_DisableIRQ(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga4a0206df9604302e0741c1aa4ca1ded3">IRQn_Type</link>&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)
1086 {
1087 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gac8e97e8ce56ae9f57da1363a937f8a17">NVIC</link>-&gt;ICER[((uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&gt;&gt;&#32;5)]&#32;=&#32;(1&#32;&lt;&lt;&#32;((uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&amp;&#32;0x1F));&#32;<emphasis role="comment">/*&#32;disable&#32;interrupt&#32;*/</emphasis>
1088 }
1089 
1090 
1100 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;uint32_t&#32;NVIC_GetPendingIRQ(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga4a0206df9604302e0741c1aa4ca1ded3">IRQn_Type</link>&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)
1101 {
1102 &#32;&#32;<emphasis role="keywordflow">return</emphasis>((uint32_t)&#32;((<link linkend="_group___c_m_s_i_s__core__register_1gac8e97e8ce56ae9f57da1363a937f8a17">NVIC</link>-&gt;ISPR[(uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&gt;&gt;&#32;5]&#32;&amp;&#32;(1&#32;&lt;&lt;&#32;((uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&amp;&#32;0x1F)))?1:0));&#32;<emphasis role="comment">/*&#32;Return&#32;1&#32;if&#32;pending&#32;else&#32;0&#32;*/</emphasis>
1103 }
1104 
1105 
1113 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;<emphasis role="keywordtype">void</emphasis>&#32;NVIC_SetPendingIRQ(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga4a0206df9604302e0741c1aa4ca1ded3">IRQn_Type</link>&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)
1114 {
1115 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gac8e97e8ce56ae9f57da1363a937f8a17">NVIC</link>-&gt;ISPR[((uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&gt;&gt;&#32;5)]&#32;=&#32;(1&#32;&lt;&lt;&#32;((uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&amp;&#32;0x1F));&#32;<emphasis role="comment">/*&#32;set&#32;interrupt&#32;pending&#32;*/</emphasis>
1116 }
1117 
1118 
1126 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;<emphasis role="keywordtype">void</emphasis>&#32;NVIC_ClearPendingIRQ(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga4a0206df9604302e0741c1aa4ca1ded3">IRQn_Type</link>&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)
1127 {
1128 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gac8e97e8ce56ae9f57da1363a937f8a17">NVIC</link>-&gt;ICPR[((uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&gt;&gt;&#32;5)]&#32;=&#32;(1&#32;&lt;&lt;&#32;((uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&amp;&#32;0x1F));&#32;<emphasis role="comment">/*&#32;Clear&#32;pending&#32;interrupt&#32;*/</emphasis>
1129 }
1130 
1131 
1139 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;uint32_t&#32;NVIC_GetActive(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga4a0206df9604302e0741c1aa4ca1ded3">IRQn_Type</link>&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)
1140 {
1141 &#32;&#32;<emphasis role="keywordflow">return</emphasis>((uint32_t)((<link linkend="_group___c_m_s_i_s__core__register_1gac8e97e8ce56ae9f57da1363a937f8a17">NVIC</link>-&gt;IABR[(uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&gt;&gt;&#32;5]&#32;&amp;&#32;(1&#32;&lt;&lt;&#32;((uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&amp;&#32;0x1F)))?1:0));&#32;<emphasis role="comment">/*&#32;Return&#32;1&#32;if&#32;active&#32;else&#32;0&#32;*/</emphasis>
1142 }
1143 
1144 
1156 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;<emphasis role="keywordtype">void</emphasis>&#32;NVIC_SetPriority(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga4a0206df9604302e0741c1aa4ca1ded3">IRQn_Type</link>&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>,&#32;uint32_t&#32;priority)
1157 {
1158 &#32;&#32;<emphasis role="keywordflow">if</emphasis>(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>&#32;&lt;&#32;0)&#32;{
1159 &#32;&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gaaaf6477c2bde2f00f99e3c2fd1060b01">SCB</link>-&gt;SHP[((uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&amp;&#32;0xF)-4]&#32;=&#32;((priority&#32;&lt;&lt;&#32;(8&#32;-&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>))&#32;&amp;&#32;0xff);&#32;}&#32;<emphasis role="comment">/*&#32;set&#32;Priority&#32;for&#32;Cortex-M&#32;&#32;System&#32;Interrupts&#32;*/</emphasis>
1160 &#32;&#32;<emphasis role="keywordflow">else</emphasis>&#32;{
1161 &#32;&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gac8e97e8ce56ae9f57da1363a937f8a17">NVIC</link>-&gt;IP[(uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)]&#32;=&#32;((priority&#32;&lt;&lt;&#32;(8&#32;-&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>))&#32;&amp;&#32;0xff);&#32;&#32;&#32;&#32;}&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;set&#32;Priority&#32;for&#32;device&#32;specific&#32;Interrupts&#32;&#32;*/</emphasis>
1162 }
1163 
1164 
1177 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;uint32_t&#32;NVIC_GetPriority(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga4a0206df9604302e0741c1aa4ca1ded3">IRQn_Type</link>&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)
1178 {
1179 
1180 &#32;&#32;<emphasis role="keywordflow">if</emphasis>(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>&#32;&lt;&#32;0)&#32;{
1181 &#32;&#32;&#32;&#32;<emphasis role="keywordflow">return</emphasis>((uint32_t)(<link linkend="_group___c_m_s_i_s__core__register_1gaaaf6477c2bde2f00f99e3c2fd1060b01">SCB</link>-&gt;SHP[((uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)&#32;&amp;&#32;0xF)-4]&#32;&gt;&gt;&#32;(8&#32;-&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>)));&#32;&#32;}&#32;<emphasis role="comment">/*&#32;get&#32;priority&#32;for&#32;Cortex-M&#32;&#32;system&#32;interrupts&#32;*/</emphasis>
1182 &#32;&#32;<emphasis role="keywordflow">else</emphasis>&#32;{
1183 &#32;&#32;&#32;&#32;<emphasis role="keywordflow">return</emphasis>((uint32_t)(<link linkend="_group___c_m_s_i_s__core__register_1gac8e97e8ce56ae9f57da1363a937f8a17">NVIC</link>-&gt;IP[(uint32_t)(<link linkend="_group___configuration__section__for___c_m_s_i_s_1ga666eb0caeb12ec0e281415592ae89083">IRQn</link>)]&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&gt;&gt;&#32;(8&#32;-&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>)));&#32;&#32;}&#32;<emphasis role="comment">/*&#32;get&#32;priority&#32;for&#32;device&#32;specific&#32;interrupts&#32;&#32;*/</emphasis>
1184 }
1185 
1186 
1201 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;uint32_t&#32;NVIC_EncodePriority&#32;(uint32_t&#32;PriorityGroup,&#32;uint32_t&#32;PreemptPriority,&#32;uint32_t&#32;SubPriority)
1202 {
1203 &#32;&#32;uint32_t&#32;PriorityGroupTmp&#32;=&#32;(PriorityGroup&#32;&amp;&#32;0x07);&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;only&#32;values&#32;0..7&#32;are&#32;used&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;*/</emphasis>
1204 &#32;&#32;uint32_t&#32;PreemptPriorityBits;
1205 &#32;&#32;uint32_t&#32;SubPriorityBits;
1206 
1207 &#32;&#32;PreemptPriorityBits&#32;=&#32;((7&#32;-&#32;PriorityGroupTmp)&#32;&gt;&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>)&#32;?&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>&#32;:&#32;7&#32;-&#32;PriorityGroupTmp;
1208 &#32;&#32;SubPriorityBits&#32;&#32;&#32;&#32;&#32;=&#32;((PriorityGroupTmp&#32;+&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>)&#32;&lt;&#32;7)&#32;?&#32;0&#32;:&#32;PriorityGroupTmp&#32;-&#32;7&#32;+&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>;
1209 
1210 &#32;&#32;<emphasis role="keywordflow">return</emphasis>&#32;(
1211 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((PreemptPriority&#32;&amp;&#32;((1&#32;&lt;&lt;&#32;(PreemptPriorityBits))&#32;-&#32;1))&#32;&lt;&lt;&#32;SubPriorityBits)&#32;|
1212 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;((SubPriority&#32;&#32;&#32;&#32;&#32;&amp;&#32;((1&#32;&lt;&lt;&#32;(SubPriorityBits&#32;&#32;&#32;&#32;))&#32;-&#32;1)))
1213 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;);
1214 }
1215 
1216 
1231 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;<emphasis role="keywordtype">void</emphasis>&#32;NVIC_DecodePriority&#32;(uint32_t&#32;Priority,&#32;uint32_t&#32;PriorityGroup,&#32;uint32_t*&#32;pPreemptPriority,&#32;uint32_t*&#32;pSubPriority)
1232 {
1233 &#32;&#32;uint32_t&#32;PriorityGroupTmp&#32;=&#32;(PriorityGroup&#32;&amp;&#32;0x07);&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;only&#32;values&#32;0..7&#32;are&#32;used&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;*/</emphasis>
1234 &#32;&#32;uint32_t&#32;PreemptPriorityBits;
1235 &#32;&#32;uint32_t&#32;SubPriorityBits;
1236 
1237 &#32;&#32;PreemptPriorityBits&#32;=&#32;((7&#32;-&#32;PriorityGroupTmp)&#32;&gt;&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>)&#32;?&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>&#32;:&#32;7&#32;-&#32;PriorityGroupTmp;
1238 &#32;&#32;SubPriorityBits&#32;&#32;&#32;&#32;&#32;=&#32;((PriorityGroupTmp&#32;+&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>)&#32;&lt;&#32;7)&#32;?&#32;0&#32;:&#32;PriorityGroupTmp&#32;-&#32;7&#32;+&#32;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>;
1239 
1240 &#32;&#32;*pPreemptPriority&#32;=&#32;(Priority&#32;&gt;&gt;&#32;SubPriorityBits)&#32;&amp;&#32;((1&#32;&lt;&lt;&#32;(PreemptPriorityBits))&#32;-&#32;1);
1241 &#32;&#32;*pSubPriority&#32;&#32;&#32;&#32;&#32;=&#32;(Priority&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;)&#32;&amp;&#32;((1&#32;&lt;&lt;&#32;(SubPriorityBits&#32;&#32;&#32;&#32;))&#32;-&#32;1);
1242 }
1243 
1244 
1249 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;<emphasis role="keywordtype">void</emphasis>&#32;NVIC_SystemReset(<emphasis role="keywordtype">void</emphasis>)
1250 {
1251 &#32;&#32;__DSB();&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;Ensure&#32;all&#32;outstanding&#32;memory&#32;accesses&#32;included</emphasis>
1252 <emphasis role="comment">&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;buffered&#32;write&#32;are&#32;completed&#32;before&#32;reset&#32;*/</emphasis>
1253 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gaaaf6477c2bde2f00f99e3c2fd1060b01">SCB</link>-&gt;AIRCR&#32;&#32;=&#32;((0x5FA&#32;&lt;&lt;&#32;<link linkend="_group___c_m_s_i_s___s_c_b_1gaaa27c0ba600bf82c3da08c748845b640">SCB_AIRCR_VECTKEY_Pos</link>)&#32;&#32;&#32;&#32;&#32;&#32;|
1254 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;(<link linkend="_group___c_m_s_i_s__core__register_1gaaaf6477c2bde2f00f99e3c2fd1060b01">SCB</link>-&gt;AIRCR&#32;&amp;&#32;<link linkend="_group___c_m_s_i_s___s_c_b_1ga8be60fff03f48d0d345868060dc6dae7">SCB_AIRCR_PRIGROUP_Msk</link>)&#32;|
1255 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s___s_c_b_1gaae1181119559a5bd36e62afa373fa720">SCB_AIRCR_SYSRESETREQ_Msk</link>);&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;Keep&#32;priority&#32;group&#32;unchanged&#32;*/</emphasis>
1256 &#32;&#32;__DSB();&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;Ensure&#32;completion&#32;of&#32;memory&#32;access&#32;*/</emphasis>
1257 &#32;&#32;<emphasis role="keywordflow">while</emphasis>(1);&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;wait&#32;until&#32;reset&#32;*/</emphasis>
1258 }
1259 
1264 <emphasis role="comment">/*&#32;##################################&#32;&#32;&#32;&#32;SysTick&#32;function&#32;&#32;############################################&#32;*/</emphasis>
1270 <emphasis role="preprocessor">#if&#32;(__Vendor_SysTickConfig&#32;==&#32;0)</emphasis>
1271 
1281 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;uint32_t&#32;SysTick_Config(uint32_t&#32;ticks)
1282 {
1283 &#32;&#32;<emphasis role="keywordflow">if</emphasis>&#32;(ticks&#32;&gt;&#32;<link linkend="_group___c_m_s_i_s___sys_tick_1ga265912a7962f0e1abd170336e579b1b1">SysTick_LOAD_RELOAD_Msk</link>)&#32;&#32;<emphasis role="keywordflow">return</emphasis>&#32;(1);&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;Reload&#32;value&#32;impossible&#32;*/</emphasis>
1284 
1285 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gacd96c53beeaff8f603fcda425eb295de">SysTick</link>-&gt;LOAD&#32;&#32;=&#32;(ticks&#32;&amp;&#32;<link linkend="_group___c_m_s_i_s___sys_tick_1ga265912a7962f0e1abd170336e579b1b1">SysTick_LOAD_RELOAD_Msk</link>)&#32;-&#32;1;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;set&#32;reload&#32;register&#32;*/</emphasis>
1286 &#32;&#32;NVIC_SetPriority&#32;(<link linkend="_group___configuration__section__for___c_m_s_i_s_1gga666eb0caeb12ec0e281415592ae89083a6dbff8f8543325f3474cbae2446776e7">SysTick_IRQn</link>,&#32;(1&lt;&lt;<link linkend="_group___configuration__section__for___c_m_s_i_s_1gae3fe3587d5100c787e02102ce3944460">__NVIC_PRIO_BITS</link>)&#32;-&#32;1);&#32;&#32;<emphasis role="comment">/*&#32;set&#32;Priority&#32;for&#32;Cortex-M0&#32;System&#32;Interrupts&#32;*/</emphasis>
1287 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gacd96c53beeaff8f603fcda425eb295de">SysTick</link>-&gt;VAL&#32;&#32;&#32;=&#32;0;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;Load&#32;the&#32;SysTick&#32;Counter&#32;Value&#32;*/</emphasis>
1288 &#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gacd96c53beeaff8f603fcda425eb295de">SysTick</link>-&gt;CTRL&#32;&#32;=&#32;<link linkend="_group___c_m_s_i_s___sys_tick_1gaa41d06039797423a46596bd313d57373">SysTick_CTRL_CLKSOURCE_Msk</link>&#32;|
1289 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s___sys_tick_1ga95bb984266ca764024836a870238a027">SysTick_CTRL_TICKINT_Msk</link>&#32;&#32;&#32;|
1290 &#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s___sys_tick_1ga16c9fee0ed0235524bdeb38af328fd1f">SysTick_CTRL_ENABLE_Msk</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;Enable&#32;SysTick&#32;IRQ&#32;and&#32;SysTick&#32;Timer&#32;*/</emphasis>
1291 &#32;&#32;<emphasis role="keywordflow">return</emphasis>&#32;(0);&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;Function&#32;successful&#32;*/</emphasis>
1292 }
1293 
1294 <emphasis role="preprocessor">#endif</emphasis>
1295 
1300 <emphasis role="comment">/*&#32;#####################################&#32;Debug&#32;In/Output&#32;function&#32;###########################################&#32;*/</emphasis>
1306 <emphasis role="keyword">extern</emphasis>&#32;<emphasis role="keyword">volatile</emphasis>&#32;int32_t&#32;<link linkend="_group___c_m_s_i_s__core__register_1ga12e68e55a7badc271b948d6c7230b2a8">ITM_RxBuffer</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;
1307 <emphasis role="preprocessor">#define&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;ITM_RXBUFFER_EMPTY&#32;&#32;&#32;&#32;0x5AA55AA5&#32;</emphasis>
1319 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;uint32_t&#32;ITM_SendChar&#32;(uint32_t&#32;ch)
1320 {
1321 &#32;&#32;<emphasis role="keywordflow">if</emphasis>&#32;((<link linkend="_group___c_m_s_i_s__core__register_1gab6e30a2b802d9021619dbb0be7f5d63d">CoreDebug</link>-&gt;DEMCR&#32;&amp;&#32;<link linkend="_group___c_m_s_i_s___core_debug_1ga5e99652c1df93b441257389f49407834">CoreDebug_DEMCR_TRCENA_Msk</link>)&#32;&#32;&amp;&amp;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;Trace&#32;enabled&#32;*/</emphasis>
1322 &#32;&#32;&#32;&#32;&#32;&#32;(<link linkend="_group___c_m_s_i_s__core__register_1gabae7cdf882def602cb787bb039ff6a43">ITM</link>-&gt;TCR&#32;&amp;&#32;<link linkend="_group___c_m_s_i_s___i_t_m_1ga7dd53e3bff24ac09d94e61cb595cb2d9">ITM_TCR_ITMENA_Msk</link>)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&amp;&amp;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;ITM&#32;enabled&#32;*/</emphasis>
1323 &#32;&#32;&#32;&#32;&#32;&#32;(<link linkend="_group___c_m_s_i_s__core__register_1gabae7cdf882def602cb787bb039ff6a43">ITM</link>-&gt;TER&#32;&amp;&#32;(1UL&#32;&lt;&lt;&#32;0)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;)&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;)&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;ITM&#32;Port&#32;#0&#32;enabled&#32;*/</emphasis>
1324 &#32;&#32;{
1325 &#32;&#32;&#32;&#32;<emphasis role="keywordflow">while</emphasis>&#32;(<link linkend="_group___c_m_s_i_s__core__register_1gabae7cdf882def602cb787bb039ff6a43">ITM</link>-&gt;PORT[0].u32&#32;==&#32;0);
1326 &#32;&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1gabae7cdf882def602cb787bb039ff6a43">ITM</link>-&gt;PORT[0].u8&#32;=&#32;(uint8_t)&#32;ch;
1327 &#32;&#32;}
1328 &#32;&#32;<emphasis role="keywordflow">return</emphasis>&#32;(ch);
1329 }
1330 
1331 
1341 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;int32_t&#32;ITM_ReceiveChar&#32;(<emphasis role="keywordtype">void</emphasis>)&#32;{
1342 &#32;&#32;int32_t&#32;ch&#32;=&#32;-1;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;no&#32;character&#32;available&#32;*/</emphasis>
1343 
1344 &#32;&#32;<emphasis role="keywordflow">if</emphasis>&#32;(<link linkend="_group___c_m_s_i_s__core__register_1ga12e68e55a7badc271b948d6c7230b2a8">ITM_RxBuffer</link>&#32;!=&#32;<link linkend="_group___c_m_s_i_s__core__register_1gaa822cb398ee022b59e9e6c5d7bbb228a">ITM_RXBUFFER_EMPTY</link>)&#32;{
1345 &#32;&#32;&#32;&#32;ch&#32;=&#32;<link linkend="_group___c_m_s_i_s__core__register_1ga12e68e55a7badc271b948d6c7230b2a8">ITM_RxBuffer</link>;
1346 &#32;&#32;&#32;&#32;<link linkend="_group___c_m_s_i_s__core__register_1ga12e68e55a7badc271b948d6c7230b2a8">ITM_RxBuffer</link>&#32;=&#32;<link linkend="_group___c_m_s_i_s__core__register_1gaa822cb398ee022b59e9e6c5d7bbb228a">ITM_RXBUFFER_EMPTY</link>;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;ready&#32;for&#32;next&#32;character&#32;*/</emphasis>
1347 &#32;&#32;}
1348 
1349 &#32;&#32;<emphasis role="keywordflow">return</emphasis>&#32;(ch);
1350 }
1351 
1352 
1361 <emphasis role="keyword">static</emphasis>&#32;__INLINE&#32;int32_t&#32;ITM_CheckChar&#32;(<emphasis role="keywordtype">void</emphasis>)&#32;{
1362 
1363 &#32;&#32;<emphasis role="keywordflow">if</emphasis>&#32;(<link linkend="_group___c_m_s_i_s__core__register_1ga12e68e55a7badc271b948d6c7230b2a8">ITM_RxBuffer</link>&#32;==&#32;<link linkend="_group___c_m_s_i_s__core__register_1gaa822cb398ee022b59e9e6c5d7bbb228a">ITM_RXBUFFER_EMPTY</link>)&#32;{
1364 &#32;&#32;&#32;&#32;<emphasis role="keywordflow">return</emphasis>&#32;(0);&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;no&#32;character&#32;available&#32;*/</emphasis>
1365 &#32;&#32;}&#32;<emphasis role="keywordflow">else</emphasis>&#32;{
1366 &#32;&#32;&#32;&#32;<emphasis role="keywordflow">return</emphasis>&#32;(1);&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;&#32;<emphasis role="comment">/*&#32;&#32;&#32;&#32;character&#32;available&#32;*/</emphasis>
1367 &#32;&#32;}
1368 }
1369 
1372 <emphasis role="preprocessor">#endif&#32;</emphasis><emphasis role="comment">/*&#32;__CORE_CM4_H_DEPENDANT&#32;*/</emphasis><emphasis role="preprocessor"></emphasis>
1373 
1374 <emphasis role="preprocessor">#endif&#32;</emphasis><emphasis role="comment">/*&#32;__CMSIS_GENERIC&#32;*/</emphasis><emphasis role="preprocessor"></emphasis>
1375 
1376 <emphasis role="preprocessor">#ifdef&#32;__cplusplus</emphasis>
1377 }
1378 <emphasis role="preprocessor">#endif</emphasis>
</programlisting></section>
