---
categories:
- work
date: '2015-01-29 20:18:55'
title: 无耻的SystemVerilog
---

SystemVerilog改的越来越像VHDL了，忽然感觉如果把它和VHDL视为两个水火不容的竞争着，那么SystemVerilog应该是个无耻的剽窃者，它很无耻啊。