$date
	Mon Nov 06 07:33:05 2023
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module testbench $end
$var wire 1 ! y $end
$var wire 1 " q $end
$var wire 1 # out $end
$var reg 1 $ clk $end
$var reg 1 % reset $end
$scope module cnt $end
$var wire 1 $ clk $end
$var wire 1 % rst $end
$var wire 1 ! y $end
$var reg 4 & count [3:0] $end
$upscope $end
$scope module cnt1 $end
$var wire 1 ! clk $end
$var wire 1 % rst $end
$var wire 1 # y $end
$var reg 2 ' count [1:0] $end
$upscope $end
$scope module jk1 $end
$var wire 1 ( J $end
$var wire 1 ) K $end
$var wire 1 # clk $end
$var wire 1 % rst $end
$var reg 1 " q $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
1)
1(
b0 '
b1001 &
1%
0$
0#
0"
1!
$end
#1
1$
#2
0$
#3
1$
#4
0$
#5
1$
#6
0$
#7
1$
#8
0$
#9
1$
#10
1"
1#
0!
b1000 &
b10 '
0$
0%
#11
1$
#12
b111 &
0$
#13
1$
#14
b110 &
0$
#15
1$
#16
b101 &
0$
#17
1$
#18
b100 &
0$
#19
1$
#20
b11 &
0$
#21
1$
#22
b10 &
0$
#23
1$
#24
b1 &
0$
#25
1$
#26
b0 &
0$
#27
1$
#28
1!
b1001 &
0$
#29
1$
#30
0#
b0 '
0!
b1000 &
0$
#31
1$
#32
b111 &
0$
#33
1$
#34
b110 &
0$
#35
1$
#36
b101 &
0$
#37
1$
#38
b100 &
0$
#39
1$
#40
b11 &
0$
#41
1$
#42
b10 &
0$
#43
1$
#44
b1 &
0$
#45
1$
#46
b0 &
0$
#47
1$
#48
1!
b1001 &
0$
#49
1$
#50
b1 '
0!
b1000 &
0$
#51
1$
#52
b111 &
0$
#53
1$
#54
b110 &
0$
#55
1$
#56
b101 &
0$
#57
1$
#58
b100 &
0$
#59
1$
#60
b11 &
0$
#61
1$
#62
b10 &
0$
#63
1$
#64
b1 &
0$
#65
1$
#66
b0 &
0$
#67
1$
#68
1!
b1001 &
0$
#69
1$
#70
0"
1#
b10 '
0!
b1000 &
0$
#71
1$
#72
b111 &
0$
#73
1$
#74
b110 &
0$
#75
1$
#76
b101 &
0$
#77
1$
#78
b100 &
0$
#79
1$
#80
b11 &
0$
#81
1$
#82
b10 &
0$
#83
1$
#84
b1 &
0$
#85
1$
#86
b0 &
0$
#87
1$
#88
1!
b1001 &
0$
#89
1$
#90
0#
b0 '
0!
b1000 &
0$
#91
1$
#92
b111 &
0$
#93
1$
#94
b110 &
0$
#95
1$
#96
b101 &
0$
#97
1$
#98
b100 &
0$
#99
1$
#100
b11 &
0$
#101
1$
#102
b10 &
0$
#103
1$
#104
b1 &
0$
#105
1$
#106
b0 &
0$
#107
1$
#108
1!
b1001 &
0$
#109
1$
#110
b1 '
0!
b1000 &
0$
#111
1$
#112
b111 &
0$
#113
1$
#114
b110 &
0$
#115
1$
#116
b101 &
0$
#117
1$
#118
b100 &
0$
#119
1$
#120
b11 &
0$
#121
1$
#122
b10 &
0$
#123
1$
#124
b1 &
0$
#125
1$
#126
b0 &
0$
#127
1$
#128
1!
b1001 &
0$
#129
1$
#130
1"
1#
b10 '
0!
b1000 &
0$
#131
1$
#132
b111 &
0$
#133
1$
#134
b110 &
0$
#135
1$
#136
b101 &
0$
#137
1$
#138
b100 &
0$
#139
1$
#140
b11 &
0$
#141
1$
#142
b10 &
0$
#143
1$
#144
b1 &
0$
#145
1$
#146
b0 &
0$
#147
1$
#148
1!
b1001 &
0$
#149
1$
#150
0#
b0 '
0!
b1000 &
0$
#151
1$
#152
b111 &
0$
#153
1$
#154
b110 &
0$
#155
1$
#156
b101 &
0$
#157
1$
#158
b100 &
0$
#159
1$
#160
b11 &
0$
#161
1$
#162
b10 &
0$
#163
1$
#164
b1 &
0$
#165
1$
#166
b0 &
0$
#167
1$
#168
1!
b1001 &
0$
#169
1$
#170
b1 '
0!
b1000 &
0$
#171
1$
#172
b111 &
0$
#173
1$
#174
b110 &
0$
#175
1$
#176
b101 &
0$
#177
1$
#178
b100 &
0$
#179
1$
#180
b11 &
0$
#181
1$
#182
b10 &
0$
#183
1$
#184
b1 &
0$
#185
1$
#186
b0 &
0$
#187
1$
#188
1!
b1001 &
0$
#189
1$
#190
0"
1#
b10 '
0!
b1000 &
0$
#191
1$
#192
b111 &
0$
#193
1$
#194
b110 &
0$
#195
1$
#196
b101 &
0$
#197
1$
#198
b100 &
0$
#199
1$
#200
b11 &
0$
#201
1$
#202
b10 &
0$
#203
1$
#204
b1 &
0$
#205
1$
#206
b0 &
0$
#207
1$
#208
1!
b1001 &
0$
#209
1$
#210
0#
b0 '
0!
b1000 &
0$
