TimeQuest Timing Analyzer report for top
Sat Jul 11 21:55:56 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 63.5 MHz ; 63.5 MHz        ; CLK        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -8.320 ; -695.815           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.697 ; -3.709            ;
+-------+--------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.201 ; -255.211                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -8.320 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.257      ;
; -8.320 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.257      ;
; -8.320 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.257      ;
; -8.320 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.257      ;
; -8.320 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.257      ;
; -8.320 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.257      ;
; -8.320 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.257      ;
; -8.320 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.257      ;
; -8.287 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 9.246      ;
; -8.287 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 9.246      ;
; -8.196 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.133      ;
; -8.196 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.133      ;
; -8.196 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.133      ;
; -8.196 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.133      ;
; -8.196 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.133      ;
; -8.196 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.133      ;
; -8.196 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.133      ;
; -8.196 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.133      ;
; -8.163 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 9.122      ;
; -8.163 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 9.122      ;
; -7.833 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.469      ;
; -7.832 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.468      ;
; -7.831 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.467      ;
; -7.830 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.466      ;
; -7.828 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.464      ;
; -7.828 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.464      ;
; -7.827 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.463      ;
; -7.827 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.463      ;
; -7.715 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.1001  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 8.663      ;
; -7.709 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.345      ;
; -7.708 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.344      ;
; -7.707 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.343      ;
; -7.706 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.342      ;
; -7.704 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.340      ;
; -7.704 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.340      ;
; -7.703 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.339      ;
; -7.703 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.365     ; 8.339      ;
; -7.668 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.829      ;
; -7.668 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.829      ;
; -7.668 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.829      ;
; -7.668 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.829      ;
; -7.668 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.829      ;
; -7.668 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.829      ;
; -7.668 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.829      ;
; -7.668 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.829      ;
; -7.635 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.182      ; 8.818      ;
; -7.635 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.182      ; 8.818      ;
; -7.591 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.1001  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 8.539      ;
; -7.570 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.731      ;
; -7.570 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.731      ;
; -7.570 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.731      ;
; -7.570 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.731      ;
; -7.570 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.731      ;
; -7.570 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.731      ;
; -7.570 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.731      ;
; -7.570 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.731      ;
; -7.537 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.182      ; 8.720      ;
; -7.537 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.182      ; 8.720      ;
; -7.424 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.585      ;
; -7.424 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.585      ;
; -7.424 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.585      ;
; -7.424 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.585      ;
; -7.424 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.585      ;
; -7.424 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.585      ;
; -7.424 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.585      ;
; -7.424 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.585      ;
; -7.391 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.182      ; 8.574      ;
; -7.391 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.182      ; 8.574      ;
; -7.376 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 8.324      ;
; -7.374 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[0] ; CLK          ; CLK         ; 0.500        ; -5.370     ; 2.505      ;
; -7.374 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[1] ; CLK          ; CLK         ; 0.500        ; -5.370     ; 2.505      ;
; -7.374 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[2] ; CLK          ; CLK         ; 0.500        ; -5.370     ; 2.505      ;
; -7.374 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[3] ; CLK          ; CLK         ; 0.500        ; -5.370     ; 2.505      ;
; -7.374 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.535      ;
; -7.374 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.535      ;
; -7.374 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.535      ;
; -7.374 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.535      ;
; -7.374 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.535      ;
; -7.374 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.535      ;
; -7.374 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.535      ;
; -7.374 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.535      ;
; -7.363 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 8.311      ;
; -7.349 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[2] ; CLK          ; CLK         ; 1.000        ; -0.533     ; 7.817      ;
; -7.348 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[3] ; CLK          ; CLK         ; 1.000        ; -0.533     ; 7.816      ;
; -7.347 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.533     ; 7.815      ;
; -7.345 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.533     ; 7.813      ;
; -7.341 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.182      ; 8.524      ;
; -7.341 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.182      ; 8.524      ;
; -7.335 ; byte_cnt[1]                     ; segment_led:segment_led1|DS_C    ; CLK          ; CLK         ; 1.000        ; -5.416     ; 2.920      ;
; -7.252 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 8.200      ;
; -7.239 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 8.187      ;
; -7.235 ; mode[1]                         ; flash_spi:flash_spi1|byte_cnt[0] ; CLK          ; CLK         ; 0.500        ; -5.370     ; 2.366      ;
; -7.235 ; mode[1]                         ; flash_spi:flash_spi1|byte_cnt[1] ; CLK          ; CLK         ; 0.500        ; -5.370     ; 2.366      ;
; -7.235 ; mode[1]                         ; flash_spi:flash_spi1|byte_cnt[2] ; CLK          ; CLK         ; 0.500        ; -5.370     ; 2.366      ;
; -7.235 ; mode[1]                         ; flash_spi:flash_spi1|byte_cnt[3] ; CLK          ; CLK         ; 0.500        ; -5.370     ; 2.366      ;
; -7.232 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.393      ;
; -7.232 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.393      ;
; -7.232 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.393      ;
; -7.232 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.393      ;
; -7.232 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 8.393      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                             ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.697 ; uart_tx:uart_tx1|DATA[2]                 ; mem_rtl_0_bypass[19]                                                                ; CLK          ; CLK         ; 0.000        ; 5.411      ; 4.926      ;
; -0.645 ; uart_tx:uart_tx1|DATA[0]                 ; mem_rtl_0_bypass[17]                                                                ; CLK          ; CLK         ; 0.000        ; 5.411      ; 4.978      ;
; -0.621 ; uart_tx:uart_tx1|DATA[3]                 ; mem_rtl_0_bypass[20]                                                                ; CLK          ; CLK         ; 0.000        ; 5.411      ; 5.002      ;
; -0.597 ; uart_tx:uart_tx1|DATA[1]                 ; mem_rtl_0_bypass[18]                                                                ; CLK          ; CLK         ; 0.000        ; 5.411      ; 5.026      ;
; -0.585 ; uart_tx:uart_tx1|DATA[5]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.818      ; 5.487      ;
; -0.564 ; uart_tx:uart_tx1|DATA[5]                 ; mem_rtl_0_bypass[22]                                                                ; CLK          ; CLK         ; 0.000        ; 5.413      ; 5.061      ;
; -0.540 ; uart_tx:uart_tx1|DATA[2]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.817      ; 5.531      ;
; -0.534 ; uart_tx:uart_tx1|DATA[4]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.818      ; 5.538      ;
; -0.521 ; uart_tx:uart_tx1|DATA[3]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.817      ; 5.550      ;
; -0.517 ; uart_tx:uart_tx1|DATA[0]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.817      ; 5.554      ;
; -0.487 ; uart_tx:uart_tx1|DATA[7]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.818      ; 5.585      ;
; -0.445 ; uart_tx:uart_tx1|DATA[1]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.817      ; 5.626      ;
; -0.066 ; uart_tx:uart_tx1|DATA[6]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.818      ; 6.006      ;
; 0.261  ; uart_tx:uart_tx1|DATA[7]                 ; mem_rtl_0_bypass[24]                                                                ; CLK          ; CLK         ; 0.000        ; 5.415      ; 5.888      ;
; 0.286  ; uart_tx:uart_tx1|DATA[4]                 ; mem_rtl_0_bypass[21]                                                                ; CLK          ; CLK         ; 0.000        ; 5.413      ; 5.911      ;
; 0.437  ; flash_spi:flash_spi1|byte_cnt[7]         ; flash_spi:flash_spi1|byte_cnt[7]                                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.746      ;
; 0.437  ; flash_spi:flash_spi1|byte_cnt[6]         ; flash_spi:flash_spi1|byte_cnt[6]                                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.746      ;
; 0.437  ; flash_spi:flash_spi1|byte_cnt[5]         ; flash_spi:flash_spi1|byte_cnt[5]                                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.746      ;
; 0.437  ; flash_spi:flash_spi1|byte_cnt[4]         ; flash_spi:flash_spi1|byte_cnt[4]                                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.746      ;
; 0.453  ; byte_cnt[5]                              ; byte_cnt[5]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; byte_cnt[4]                              ; byte_cnt[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; byte_cnt[0]                              ; byte_cnt[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; segment_led:segment_led1|digit_number[1] ; segment_led:segment_led1|digit_number[1]                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx1|DATA[0]                 ; uart_tx:uart_tx1|DATA[0]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx1|DATA[1]                 ; uart_tx:uart_tx1|DATA[1]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx1|DATA[2]                 ; uart_tx:uart_tx1|DATA[2]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx1|DATA[3]                 ; uart_tx:uart_tx1|DATA[3]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx1|DATA[4]                 ; uart_tx:uart_tx1|DATA[4]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx1|DATA[5]                 ; uart_tx:uart_tx1|DATA[5]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx1|DATA[6]                 ; uart_tx:uart_tx1|DATA[6]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx1|DATA[7]                 ; uart_tx:uart_tx1|DATA[7]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; record_buffer[0]                         ; record_buffer[0]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; record_buffer[1]                         ; record_buffer[1]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; record_buffer[5]                         ; record_buffer[5]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; record_buffer[4]                         ; record_buffer[4]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; record_state.01                          ; record_state.01                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; record_state.11                          ; record_state.11                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; record_state.10                          ; record_state.10                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455  ; flash_spi:flash_spi1|byte_cnt[3]         ; flash_spi:flash_spi1|byte_cnt[3]                                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; flash_spi:flash_spi1|byte_cnt[2]         ; flash_spi:flash_spi1|byte_cnt[2]                                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; flash_spi:flash_spi1|byte_cnt[1]         ; flash_spi:flash_spi1|byte_cnt[1]                                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; flash_spi:flash_spi1|byte_cnt[0]         ; flash_spi:flash_spi1|byte_cnt[0]                                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.466  ; segment_led:segment_led1|digit_number[0] ; segment_led:segment_led1|digit_number[0]                                            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.758      ;
; 0.485  ; uart_tx:uart_tx1|bit_num.1010            ; uart_tx:uart_tx1|bit_num.1010                                                       ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; flash_spi:flash_spi1|state.1001          ; flash_spi:flash_spi1|state.1001                                                     ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.746      ;
; 0.493  ; flash_spi:flash_spi1|state.0110          ; flash_spi:flash_spi1|state.0111                                                     ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.804      ;
; 0.517  ; flash_spi:flash_spi1|state.0001          ; flash_spi:flash_spi1|state.0010                                                     ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.828      ;
; 0.525  ; flash_spi:flash_spi1|state.0010          ; flash_spi:flash_spi1|state.0011                                                     ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.836      ;
; 0.686  ; flash_spi:flash_spi1|state.0101          ; flash_spi:flash_spi1|state.0110                                                     ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.997      ;
; 0.709  ; uart_tx:uart_tx1|bit_num.0011            ; uart_tx:uart_tx1|bit_num.0100                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.002      ;
; 0.709  ; uart_tx:uart_tx1|bit_num.1000            ; uart_tx:uart_tx1|DATA[7]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.002      ;
; 0.710  ; uart_tx:uart_tx1|bit_num.0111            ; uart_tx:uart_tx1|bit_num.1000                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.003      ;
; 0.714  ; record_state.01                          ; record_state.10                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.006      ;
; 0.717  ; uart_tx:uart_tx1|bit_num.0110            ; uart_tx:uart_tx1|DATA[5]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.010      ;
; 0.719  ; flash_spi:flash_spi1|state.1000          ; flash_spi:flash_spi1|state.1001                                                     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.995      ;
; 0.721  ; flash_spi:flash_spi1|state.0111          ; flash_spi:flash_spi1|state.1000                                                     ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.032      ;
; 0.723  ; uart_tx:uart_tx1|bit_num.1000            ; uart_tx:uart_tx1|bit_num.1001                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.016      ;
; 0.726  ; uart_tx:uart_tx1|bit_num.0110            ; uart_tx:uart_tx1|bit_num.0111                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.019      ;
; 0.728  ; byte_cnt[4]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.478      ; 1.460      ;
; 0.730  ; byte_cnt[0]                              ; mem_rtl_0_bypass[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.023      ;
; 0.746  ; uart_tx:uart_tx1|cnt[5]                  ; uart_tx:uart_tx1|cnt[5]                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747  ; uart_tx:uart_tx1|cnt[4]                  ; uart_tx:uart_tx1|cnt[4]                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747  ; uart_tx:uart_tx1|bit_num.0101            ; uart_tx:uart_tx1|DATA[4]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748  ; uart_tx:uart_tx1|DATA[6]                 ; mem_rtl_0_bypass[23]                                                                ; CLK          ; CLK         ; 0.000        ; 5.415      ; 6.375      ;
; 0.748  ; uart_tx:uart_tx1|bit_num.0101            ; uart_tx:uart_tx1|bit_num.0110                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748  ; uart_tx:uart_tx1|bit_num.0010            ; uart_tx:uart_tx1|bit_num.0011                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748  ; uart_tx:uart_tx1|cnt[6]                  ; uart_tx:uart_tx1|cnt[6]                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748  ; uart_tx:uart_tx1|bit_num.0010            ; uart_tx:uart_tx1|DATA[1]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.041      ;
; 0.749  ; byte_cnt[0]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.478      ; 1.481      ;
; 0.750  ; uart_tx:uart_tx1|bit_num.0011            ; uart_tx:uart_tx1|DATA[2]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.043      ;
; 0.752  ; uart_tx:uart_tx1|bit_num.0111            ; uart_tx:uart_tx1|DATA[6]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.045      ;
; 0.761  ; segment_led:segment_led1|cnt[13]         ; segment_led:segment_led1|cnt[13]                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; segment_led:segment_led1|cnt[5]          ; segment_led:segment_led1|cnt[5]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; segment_led:segment_led1|cnt[3]          ; segment_led:segment_led1|cnt[3]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; segment_led:segment_led1|cnt[1]          ; segment_led:segment_led1|cnt[1]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; uart_tx:uart_tx1|cnt[11]                 ; uart_tx:uart_tx1|cnt[11]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; uart_tx:uart_tx1|cnt[1]                  ; uart_tx:uart_tx1|cnt[1]                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762  ; segment_led:segment_led1|cnt[11]         ; segment_led:segment_led1|cnt[11]                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763  ; byte_cnt[7]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.479      ; 1.496      ;
; 0.763  ; segment_led:segment_led1|cnt[7]          ; segment_led:segment_led1|cnt[7]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764  ; segment_led:segment_led1|cnt[2]          ; segment_led:segment_led1|cnt[2]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765  ; byte_cnt[5]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.478      ; 1.497      ;
; 0.765  ; segment_led:segment_led1|cnt[12]         ; segment_led:segment_led1|cnt[12]                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; segment_led:segment_led1|cnt[10]         ; segment_led:segment_led1|cnt[10]                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; uart_tx:uart_tx1|cnt[10]                 ; uart_tx:uart_tx1|cnt[10]                                                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; uart_tx:uart_tx1|cnt[2]                  ; uart_tx:uart_tx1|cnt[2]                                                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.767  ; uart_tx:uart_tx1|bit_num.0001            ; uart_tx:uart_tx1|bit_num.0010                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.060      ;
; 0.792  ; flash_spi:flash_spi1|bit_cnt[6]          ; flash_spi:flash_spi1|bit_cnt[6]                                                     ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.053      ;
; 0.792  ; flash_spi:flash_spi1|bit_cnt[16]         ; flash_spi:flash_spi1|bit_cnt[16]                                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.053      ;
; 0.792  ; flash_spi:flash_spi1|bit_cnt[22]         ; flash_spi:flash_spi1|bit_cnt[22]                                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.053      ;
; 0.792  ; flash_spi:flash_spi1|bit_cnt[2]          ; flash_spi:flash_spi1|bit_cnt[2]                                                     ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.053      ;
; 0.793  ; flash_spi:flash_spi1|bit_cnt[8]          ; flash_spi:flash_spi1|bit_cnt[8]                                                     ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.054      ;
; 0.793  ; flash_spi:flash_spi1|bit_cnt[10]         ; flash_spi:flash_spi1|bit_cnt[10]                                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.054      ;
; 0.793  ; flash_spi:flash_spi1|bit_cnt[20]         ; flash_spi:flash_spi1|bit_cnt[20]                                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.054      ;
; 0.793  ; flash_spi:flash_spi1|bit_cnt[28]         ; flash_spi:flash_spi1|bit_cnt[28]                                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.054      ;
; 0.793  ; flash_spi:flash_spi1|bit_cnt[30]         ; flash_spi:flash_spi1|bit_cnt[30]                                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.054      ;
; 0.794  ; flash_spi:flash_spi1|bit_cnt[5]          ; flash_spi:flash_spi1|bit_cnt[5]                                                     ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794  ; flash_spi:flash_spi1|bit_cnt[17]         ; flash_spi:flash_spi1|bit_cnt[17]                                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794  ; flash_spi:flash_spi1|bit_cnt[19]         ; flash_spi:flash_spi1|bit_cnt[19]                                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794  ; flash_spi:flash_spi1|bit_cnt[26]         ; flash_spi:flash_spi1|bit_cnt[26]                                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.055      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[0]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[1]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[2]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[3]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[4]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[5]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[6]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[7]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|FLASH_CS                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|FLASH_DI                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[0]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[10]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[11]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[12]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[13]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[14]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[15]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[16]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[17]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[18]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[19]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[1]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[20]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[21]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[22]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[23]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[24]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[25]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[26]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[27]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[28]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[29]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[2]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[30]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[31]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[3]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[4]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[5]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[6]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[7]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[8]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[9]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[0]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[1]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[2]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[3]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[4]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[5]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[6]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[7]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0000                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0001                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0010                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0011                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0100                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0101                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0110                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0111                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.1000                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.1001                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.1111                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[10]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[11]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[12]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[13]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[14]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[15]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[16]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[17]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[18]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[19]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[20]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[21]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[22]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[23]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[24]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[4]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[5]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[6]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[7]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[8]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[9]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mode[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mode[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[0]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[1]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[2]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[3]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[4]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[5]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[6]                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; CLK        ; 3.035 ; 3.305 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TXD       ; CLK        ; -1.451 ; -1.654 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DS_A      ; CLK        ; 8.837  ; 8.580  ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 8.264  ; 8.051  ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 8.232  ; 8.073  ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 8.110  ; 7.935  ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 8.527  ; 8.321  ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 7.925  ; 7.805  ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 9.484  ; 9.463  ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 7.861  ; 7.731  ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 8.195  ; 8.013  ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 8.608  ; 8.404  ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 8.469  ; 8.251  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 5.558  ; 5.651  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 9.345  ; 9.153  ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 8.377  ; 8.467  ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 10.950 ; 10.881 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DS_A      ; CLK        ; 8.526  ; 8.276  ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 7.975  ; 7.768  ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 7.938  ; 7.784  ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 7.827  ; 7.657  ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 8.226  ; 8.027  ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 7.649  ; 7.532  ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 9.204  ; 9.186  ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 7.587  ; 7.460  ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 7.908  ; 7.731  ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 8.304  ; 8.106  ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 8.165  ; 7.955  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 5.386  ; 5.477  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 5.386  ; 5.477  ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 8.081  ; 8.169  ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 10.608 ; 10.545 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 67.42 MHz ; 67.42 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -7.881 ; -641.337          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; CLK   ; -0.843 ; -4.613           ;
+-------+--------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.201 ; -255.211                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                 ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -7.881 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.705      ;
; -7.881 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.705      ;
; -7.881 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.705      ;
; -7.881 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.705      ;
; -7.881 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.705      ;
; -7.881 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.705      ;
; -7.881 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.705      ;
; -7.881 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.705      ;
; -7.839 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 8.683      ;
; -7.839 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 8.683      ;
; -7.694 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.518      ;
; -7.694 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.518      ;
; -7.694 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.518      ;
; -7.694 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.518      ;
; -7.694 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.518      ;
; -7.694 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.518      ;
; -7.694 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.518      ;
; -7.694 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; -0.178     ; 8.518      ;
; -7.652 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 8.496      ;
; -7.652 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; -0.158     ; 8.496      ;
; -7.308 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.960      ;
; -7.307 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.959      ;
; -7.306 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.958      ;
; -7.305 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.957      ;
; -7.304 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.956      ;
; -7.303 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.955      ;
; -7.303 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.955      ;
; -7.302 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.954      ;
; -7.190 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.1001  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 8.147      ;
; -7.121 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.773      ;
; -7.120 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.772      ;
; -7.119 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.771      ;
; -7.118 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.770      ;
; -7.117 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.769      ;
; -7.116 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.158      ;
; -7.116 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.158      ;
; -7.116 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.158      ;
; -7.116 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.158      ;
; -7.116 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.158      ;
; -7.116 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.158      ;
; -7.116 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.158      ;
; -7.116 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.158      ;
; -7.116 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.768      ;
; -7.116 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.768      ;
; -7.115 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.350     ; 7.767      ;
; -7.080 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.122      ;
; -7.080 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.122      ;
; -7.080 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.122      ;
; -7.080 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.122      ;
; -7.080 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.122      ;
; -7.080 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.122      ;
; -7.080 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.122      ;
; -7.080 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 8.122      ;
; -7.074 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 8.136      ;
; -7.074 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 8.136      ;
; -7.038 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 8.100      ;
; -7.038 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 8.100      ;
; -7.003 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.1001  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 7.960      ;
; -6.954 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.996      ;
; -6.954 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.996      ;
; -6.954 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.996      ;
; -6.954 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.996      ;
; -6.954 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.996      ;
; -6.954 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.996      ;
; -6.954 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.996      ;
; -6.954 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.996      ;
; -6.916 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[0] ; CLK          ; CLK         ; 0.500        ; -5.055     ; 2.363      ;
; -6.916 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[1] ; CLK          ; CLK         ; 0.500        ; -5.055     ; 2.363      ;
; -6.916 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[2] ; CLK          ; CLK         ; 0.500        ; -5.055     ; 2.363      ;
; -6.916 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[3] ; CLK          ; CLK         ; 0.500        ; -5.055     ; 2.363      ;
; -6.915 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[2] ; CLK          ; CLK         ; 1.000        ; -0.589     ; 7.328      ;
; -6.915 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[3] ; CLK          ; CLK         ; 1.000        ; -0.589     ; 7.328      ;
; -6.913 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.589     ; 7.326      ;
; -6.912 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 7.974      ;
; -6.912 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 7.974      ;
; -6.911 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.589     ; 7.324      ;
; -6.876 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 7.833      ;
; -6.862 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.904      ;
; -6.862 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.904      ;
; -6.862 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.904      ;
; -6.862 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.904      ;
; -6.862 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.904      ;
; -6.862 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.904      ;
; -6.862 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.904      ;
; -6.862 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.904      ;
; -6.856 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 7.813      ;
; -6.844 ; byte_cnt[1]                     ; segment_led:segment_led1|DS_C    ; CLK          ; CLK         ; 1.000        ; -5.077     ; 2.769      ;
; -6.820 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 7.882      ;
; -6.820 ; flash_spi:flash_spi1|bit_cnt[5] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 7.882      ;
; -6.790 ; mode[1]                         ; flash_spi:flash_spi1|byte_cnt[0] ; CLK          ; CLK         ; 0.500        ; -5.055     ; 2.237      ;
; -6.790 ; mode[1]                         ; flash_spi:flash_spi1|byte_cnt[1] ; CLK          ; CLK         ; 0.500        ; -5.055     ; 2.237      ;
; -6.790 ; mode[1]                         ; flash_spi:flash_spi1|byte_cnt[2] ; CLK          ; CLK         ; 0.500        ; -5.055     ; 2.237      ;
; -6.790 ; mode[1]                         ; flash_spi:flash_spi1|byte_cnt[3] ; CLK          ; CLK         ; 0.500        ; -5.055     ; 2.237      ;
; -6.741 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.783      ;
; -6.741 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.783      ;
; -6.741 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.783      ;
; -6.741 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.783      ;
; -6.741 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.783      ;
; -6.741 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.783      ;
; -6.741 ; flash_spi:flash_spi1|bit_cnt[7] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.040      ; 7.783      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                              ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.843 ; uart_tx:uart_tx1|DATA[2]                 ; mem_rtl_0_bypass[19]                                                                ; CLK          ; CLK         ; 0.000        ; 5.073      ; 4.425      ;
; -0.786 ; uart_tx:uart_tx1|DATA[0]                 ; mem_rtl_0_bypass[17]                                                                ; CLK          ; CLK         ; 0.000        ; 5.073      ; 4.482      ;
; -0.785 ; uart_tx:uart_tx1|DATA[3]                 ; mem_rtl_0_bypass[20]                                                                ; CLK          ; CLK         ; 0.000        ; 5.073      ; 4.483      ;
; -0.754 ; uart_tx:uart_tx1|DATA[1]                 ; mem_rtl_0_bypass[18]                                                                ; CLK          ; CLK         ; 0.000        ; 5.073      ; 4.514      ;
; -0.733 ; uart_tx:uart_tx1|DATA[5]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.431      ; 4.928      ;
; -0.712 ; uart_tx:uart_tx1|DATA[5]                 ; mem_rtl_0_bypass[22]                                                                ; CLK          ; CLK         ; 0.000        ; 5.074      ; 4.557      ;
; -0.682 ; uart_tx:uart_tx1|DATA[2]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.431      ; 4.979      ;
; -0.670 ; uart_tx:uart_tx1|DATA[4]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.431      ; 4.991      ;
; -0.667 ; uart_tx:uart_tx1|DATA[3]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.431      ; 4.994      ;
; -0.659 ; uart_tx:uart_tx1|DATA[0]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.431      ; 5.002      ;
; -0.651 ; uart_tx:uart_tx1|DATA[7]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.431      ; 5.010      ;
; -0.606 ; uart_tx:uart_tx1|DATA[1]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.431      ; 5.055      ;
; -0.248 ; uart_tx:uart_tx1|DATA[6]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 5.431      ; 5.413      ;
; 0.002  ; uart_tx:uart_tx1|DATA[7]                 ; mem_rtl_0_bypass[24]                                                                ; CLK          ; CLK         ; 0.000        ; 5.076      ; 5.273      ;
; 0.048  ; uart_tx:uart_tx1|DATA[4]                 ; mem_rtl_0_bypass[21]                                                                ; CLK          ; CLK         ; 0.000        ; 5.074      ; 5.317      ;
; 0.390  ; flash_spi:flash_spi1|byte_cnt[7]         ; flash_spi:flash_spi1|byte_cnt[7]                                                    ; CLK          ; CLK         ; 0.000        ; 0.084      ; 0.669      ;
; 0.390  ; flash_spi:flash_spi1|byte_cnt[6]         ; flash_spi:flash_spi1|byte_cnt[6]                                                    ; CLK          ; CLK         ; 0.000        ; 0.084      ; 0.669      ;
; 0.390  ; flash_spi:flash_spi1|byte_cnt[5]         ; flash_spi:flash_spi1|byte_cnt[5]                                                    ; CLK          ; CLK         ; 0.000        ; 0.084      ; 0.669      ;
; 0.390  ; flash_spi:flash_spi1|byte_cnt[4]         ; flash_spi:flash_spi1|byte_cnt[4]                                                    ; CLK          ; CLK         ; 0.000        ; 0.084      ; 0.669      ;
; 0.401  ; uart_tx:uart_tx1|DATA[0]                 ; uart_tx:uart_tx1|DATA[0]                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:uart_tx1|DATA[1]                 ; uart_tx:uart_tx1|DATA[1]                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:uart_tx1|DATA[2]                 ; uart_tx:uart_tx1|DATA[2]                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:uart_tx1|DATA[3]                 ; uart_tx:uart_tx1|DATA[3]                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; record_buffer[0]                         ; record_buffer[0]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; record_buffer[1]                         ; record_buffer[1]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; record_buffer[5]                         ; record_buffer[5]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; record_buffer[4]                         ; record_buffer[4]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; record_state.01                          ; record_state.01                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; record_state.11                          ; record_state.11                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; record_state.10                          ; record_state.10                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; byte_cnt[5]                              ; byte_cnt[5]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; byte_cnt[4]                              ; byte_cnt[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; byte_cnt[0]                              ; byte_cnt[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; segment_led:segment_led1|digit_number[1] ; segment_led:segment_led1|digit_number[1]                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_tx:uart_tx1|DATA[4]                 ; uart_tx:uart_tx1|DATA[4]                                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_tx:uart_tx1|DATA[5]                 ; uart_tx:uart_tx1|DATA[5]                                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_tx:uart_tx1|DATA[6]                 ; uart_tx:uart_tx1|DATA[6]                                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart_tx:uart_tx1|DATA[7]                 ; uart_tx:uart_tx1|DATA[7]                                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.405  ; flash_spi:flash_spi1|byte_cnt[3]         ; flash_spi:flash_spi1|byte_cnt[3]                                                    ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; flash_spi:flash_spi1|byte_cnt[2]         ; flash_spi:flash_spi1|byte_cnt[2]                                                    ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; flash_spi:flash_spi1|byte_cnt[1]         ; flash_spi:flash_spi1|byte_cnt[1]                                                    ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; flash_spi:flash_spi1|byte_cnt[0]         ; flash_spi:flash_spi1|byte_cnt[0]                                                    ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.669      ;
; 0.417  ; segment_led:segment_led1|digit_number[0] ; segment_led:segment_led1|digit_number[0]                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.684      ;
; 0.430  ; uart_tx:uart_tx1|bit_num.1010            ; uart_tx:uart_tx1|bit_num.1010                                                       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.669      ;
; 0.432  ; flash_spi:flash_spi1|state.1001          ; flash_spi:flash_spi1|state.1001                                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.669      ;
; 0.466  ; flash_spi:flash_spi1|state.0110          ; flash_spi:flash_spi1|state.0111                                                     ; CLK          ; CLK         ; 0.000        ; 0.086      ; 0.747      ;
; 0.468  ; uart_tx:uart_tx1|DATA[6]                 ; mem_rtl_0_bypass[23]                                                                ; CLK          ; CLK         ; 0.000        ; 5.076      ; 5.739      ;
; 0.487  ; flash_spi:flash_spi1|state.0001          ; flash_spi:flash_spi1|state.0010                                                     ; CLK          ; CLK         ; 0.000        ; 0.086      ; 0.768      ;
; 0.494  ; flash_spi:flash_spi1|state.0010          ; flash_spi:flash_spi1|state.0011                                                     ; CLK          ; CLK         ; 0.000        ; 0.086      ; 0.775      ;
; 0.520  ; flash_spi:flash_spi1|state.1000          ; flash_spi:flash_spi1|state.1001                                                     ; CLK          ; CLK         ; 0.000        ; 0.178      ; 0.893      ;
; 0.635  ; record_state.01                          ; record_state.10                                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.902      ;
; 0.638  ; flash_spi:flash_spi1|state.0101          ; flash_spi:flash_spi1|state.0110                                                     ; CLK          ; CLK         ; 0.000        ; 0.086      ; 0.919      ;
; 0.639  ; uart_tx:uart_tx1|bit_num.1000            ; uart_tx:uart_tx1|DATA[7]                                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.906      ;
; 0.640  ; flash_spi:flash_spi1|state.0010          ; flash_spi:flash_spi1|bit_cnt[4]                                                     ; CLK          ; CLK         ; 0.000        ; 0.178      ; 1.013      ;
; 0.641  ; uart_tx:uart_tx1|bit_num.0110            ; uart_tx:uart_tx1|DATA[5]                                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.908      ;
; 0.644  ; flash_spi:flash_spi1|state.0111          ; flash_spi:flash_spi1|state.1000                                                     ; CLK          ; CLK         ; 0.000        ; 0.086      ; 0.925      ;
; 0.657  ; uart_tx:uart_tx1|bit_num.0011            ; uart_tx:uart_tx1|bit_num.0100                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.925      ;
; 0.658  ; uart_tx:uart_tx1|bit_num.0111            ; uart_tx:uart_tx1|bit_num.1000                                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.925      ;
; 0.667  ; uart_tx:uart_tx1|bit_num.1000            ; uart_tx:uart_tx1|bit_num.1001                                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.934      ;
; 0.669  ; uart_tx:uart_tx1|bit_num.0110            ; uart_tx:uart_tx1|bit_num.0111                                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.936      ;
; 0.671  ; byte_cnt[4]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.421      ; 1.322      ;
; 0.674  ; byte_cnt[0]                              ; mem_rtl_0_bypass[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.941      ;
; 0.689  ; byte_cnt[0]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.421      ; 1.340      ;
; 0.694  ; uart_tx:uart_tx1|cnt[4]                  ; uart_tx:uart_tx1|cnt[4]                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.961      ;
; 0.696  ; uart_tx:uart_tx1|bit_num.0010            ; uart_tx:uart_tx1|bit_num.0011                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696  ; uart_tx:uart_tx1|cnt[5]                  ; uart_tx:uart_tx1|cnt[5]                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696  ; uart_tx:uart_tx1|bit_num.0010            ; uart_tx:uart_tx1|DATA[1]                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696  ; uart_tx:uart_tx1|bit_num.0101            ; uart_tx:uart_tx1|DATA[4]                                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697  ; uart_tx:uart_tx1|bit_num.0101            ; uart_tx:uart_tx1|bit_num.0110                                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.964      ;
; 0.697  ; uart_tx:uart_tx1|bit_num.0011            ; uart_tx:uart_tx1|DATA[2]                                                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.965      ;
; 0.699  ; uart_tx:uart_tx1|cnt[6]                  ; uart_tx:uart_tx1|cnt[6]                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.966      ;
; 0.702  ; uart_tx:uart_tx1|bit_num.0111            ; uart_tx:uart_tx1|DATA[6]                                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.969      ;
; 0.703  ; byte_cnt[7]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.358      ;
; 0.704  ; byte_cnt[5]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.421      ; 1.355      ;
; 0.705  ; segment_led:segment_led1|cnt[3]          ; segment_led:segment_led1|cnt[3]                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705  ; uart_tx:uart_tx1|cnt[1]                  ; uart_tx:uart_tx1|cnt[1]                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706  ; segment_led:segment_led1|cnt[13]         ; segment_led:segment_led1|cnt[13]                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; segment_led:segment_led1|cnt[11]         ; segment_led:segment_led1|cnt[11]                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; segment_led:segment_led1|cnt[5]          ; segment_led:segment_led1|cnt[5]                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; uart_tx:uart_tx1|cnt[11]                 ; uart_tx:uart_tx1|cnt[11]                                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707  ; segment_led:segment_led1|cnt[1]          ; segment_led:segment_led1|cnt[1]                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.709  ; segment_led:segment_led1|cnt[7]          ; segment_led:segment_led1|cnt[7]                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710  ; segment_led:segment_led1|cnt[2]          ; segment_led:segment_led1|cnt[2]                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711  ; uart_tx:uart_tx1|bit_num.0001            ; uart_tx:uart_tx1|bit_num.0010                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; uart_tx:uart_tx1|cnt[2]                  ; uart_tx:uart_tx1|cnt[2]                                                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712  ; segment_led:segment_led1|cnt[12]         ; segment_led:segment_led1|cnt[12]                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; segment_led:segment_led1|cnt[10]         ; segment_led:segment_led1|cnt[10]                                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; uart_tx:uart_tx1|cnt[10]                 ; uart_tx:uart_tx1|cnt[10]                                                            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.734  ; flash_spi:flash_spi1|bit_cnt[6]          ; flash_spi:flash_spi1|bit_cnt[6]                                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.971      ;
; 0.734  ; flash_spi:flash_spi1|bit_cnt[22]         ; flash_spi:flash_spi1|bit_cnt[22]                                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.971      ;
; 0.735  ; flash_spi:flash_spi1|bit_cnt[16]         ; flash_spi:flash_spi1|bit_cnt[16]                                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.972      ;
; 0.736  ; flash_spi:flash_spi1|bit_cnt[5]          ; flash_spi:flash_spi1|bit_cnt[5]                                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.973      ;
; 0.736  ; flash_spi:flash_spi1|bit_cnt[19]         ; flash_spi:flash_spi1|bit_cnt[19]                                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.973      ;
; 0.736  ; flash_spi:flash_spi1|bit_cnt[29]         ; flash_spi:flash_spi1|bit_cnt[29]                                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.973      ;
; 0.736  ; flash_spi:flash_spi1|bit_cnt[31]         ; flash_spi:flash_spi1|bit_cnt[31]                                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.973      ;
; 0.736  ; flash_spi:flash_spi1|bit_cnt[2]          ; flash_spi:flash_spi1|bit_cnt[2]                                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.973      ;
; 0.737  ; flash_spi:flash_spi1|bit_cnt[8]          ; flash_spi:flash_spi1|bit_cnt[8]                                                     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.974      ;
; 0.737  ; flash_spi:flash_spi1|bit_cnt[10]         ; flash_spi:flash_spi1|bit_cnt[10]                                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.974      ;
; 0.737  ; flash_spi:flash_spi1|bit_cnt[20]         ; flash_spi:flash_spi1|bit_cnt[20]                                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.974      ;
; 0.737  ; flash_spi:flash_spi1|bit_cnt[26]         ; flash_spi:flash_spi1|bit_cnt[26]                                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.974      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[0]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[1]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[2]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[3]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[4]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[5]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[6]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; byte_cnt[7]                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|FLASH_CS                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|FLASH_DI                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[0]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[10]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[11]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[12]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[13]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[14]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[15]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[16]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[17]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[18]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[19]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[1]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[20]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[21]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[22]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[23]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[24]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[25]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[26]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[27]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[28]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[29]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[2]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[30]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[31]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[3]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[4]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[5]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[6]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[7]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[8]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[9]                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[0]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[1]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[2]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[3]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[4]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[5]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[6]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[7]                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0000                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0001                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0010                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0011                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0100                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0101                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0110                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0111                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.1000                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.1001                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.1111                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[0]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[10]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[11]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[12]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[13]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[14]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[15]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[16]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[17]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[18]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[19]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[1]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[20]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[21]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[22]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[23]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[24]                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[2]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[3]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[4]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[5]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[6]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[7]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[8]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[9]                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mode[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; mode[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[0]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[1]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[2]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[3]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[4]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[5]                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; record_buffer[6]                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; CLK        ; 2.710 ; 2.824 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TXD       ; CLK        ; -1.257 ; -1.316 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; DS_A      ; CLK        ; 8.178  ; 7.730 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 7.638  ; 7.243 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 7.570  ; 7.277 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 7.478  ; 7.147 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 7.869  ; 7.505 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 7.276  ; 7.040 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 8.647  ; 8.464 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 7.228  ; 6.968 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 7.549  ; 7.227 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 7.947  ; 7.572 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 7.842  ; 7.430 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 5.076  ; 5.161 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 8.631  ; 8.206 ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 7.520  ; 7.760 ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 10.010 ; 9.700 ; Fall       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 7.869 ; 7.437 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 7.351 ; 6.970 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 7.282 ; 7.000 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 7.197 ; 6.878 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 7.572 ; 7.222 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 7.003 ; 6.775 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 8.370 ; 8.195 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 6.957 ; 6.706 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 7.265 ; 6.955 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 7.647 ; 7.286 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 7.543 ; 7.146 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 4.903 ; 4.984 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 4.903 ; 4.984 ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 7.238 ; 7.470 ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 9.676 ; 9.381 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.906 ; -210.459          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; CLK   ; -0.217 ; -1.154           ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -183.225                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                 ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.906 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.068      ; 3.961      ;
; -2.906 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.068      ; 3.961      ;
; -2.884 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.931      ;
; -2.884 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.931      ;
; -2.884 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.931      ;
; -2.884 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.931      ;
; -2.884 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.931      ;
; -2.884 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.931      ;
; -2.884 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.931      ;
; -2.884 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.931      ;
; -2.816 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.657      ;
; -2.815 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.656      ;
; -2.814 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.655      ;
; -2.813 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.654      ;
; -2.810 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.651      ;
; -2.810 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.651      ;
; -2.809 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.650      ;
; -2.809 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.650      ;
; -2.767 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.068      ; 3.822      ;
; -2.767 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.068      ; 3.822      ;
; -2.745 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.792      ;
; -2.745 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.792      ;
; -2.745 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.792      ;
; -2.745 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.792      ;
; -2.745 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.792      ;
; -2.745 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.792      ;
; -2.745 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.792      ;
; -2.745 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.060      ; 3.792      ;
; -2.733 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|state.1001  ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.695      ;
; -2.677 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.518      ;
; -2.676 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.517      ;
; -2.675 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.516      ;
; -2.674 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.515      ;
; -2.671 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.512      ;
; -2.671 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.512      ;
; -2.670 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.511      ;
; -2.670 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|bit_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.146     ; 3.511      ;
; -2.629 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.771      ;
; -2.629 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.771      ;
; -2.607 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.741      ;
; -2.607 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.741      ;
; -2.607 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.741      ;
; -2.607 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.741      ;
; -2.607 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.741      ;
; -2.607 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.741      ;
; -2.607 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.741      ;
; -2.607 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.741      ;
; -2.597 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[4]  ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.559      ;
; -2.594 ; flash_spi:flash_spi1|bit_cnt[3] ; flash_spi:flash_spi1|state.1001  ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.556      ;
; -2.584 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|bit_cnt[3]  ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.546      ;
; -2.581 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.723      ;
; -2.581 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.723      ;
; -2.578 ; byte_cnt[1]                     ; segment_led:segment_led1|DS_C    ; CLK          ; CLK         ; 1.000        ; -2.323     ; 1.242      ;
; -2.571 ; byte_cnt[4]                     ; segment_led:segment_led1|DS_E    ; CLK          ; CLK         ; 1.000        ; -2.325     ; 1.233      ;
; -2.559 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.693      ;
; -2.559 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.693      ;
; -2.559 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.693      ;
; -2.559 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.693      ;
; -2.559 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0110  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.693      ;
; -2.559 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0101  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.693      ;
; -2.559 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0100  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.693      ;
; -2.559 ; flash_spi:flash_spi1|bit_cnt[0] ; flash_spi:flash_spi1|state.0011  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.693      ;
; -2.539 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[2] ; CLK          ; CLK         ; 1.000        ; -0.161     ; 3.365      ;
; -2.538 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[3] ; CLK          ; CLK         ; 1.000        ; -0.161     ; 3.364      ;
; -2.535 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.161     ; 3.361      ;
; -2.534 ; flash_spi:flash_spi1|bit_cnt[4] ; flash_spi:flash_spi1|byte_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.161     ; 3.360      ;
; -2.531 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|bit_cnt[21] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.467      ;
; -2.530 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|bit_cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.466      ;
; -2.529 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|bit_cnt[18] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.465      ;
; -2.528 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|bit_cnt[24] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.464      ;
; -2.525 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|bit_cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.461      ;
; -2.525 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|bit_cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.461      ;
; -2.524 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|bit_cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.460      ;
; -2.524 ; flash_spi:flash_spi1|bit_cnt[1] ; flash_spi:flash_spi1|bit_cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 3.460      ;
; -2.522 ; byte_cnt[5]                     ; segment_led:segment_led1|DS_A    ; CLK          ; CLK         ; 1.000        ; -2.324     ; 1.185      ;
; -2.516 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[0] ; CLK          ; CLK         ; 0.500        ; -1.927     ; 1.076      ;
; -2.516 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[1] ; CLK          ; CLK         ; 0.500        ; -1.927     ; 1.076      ;
; -2.516 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[2] ; CLK          ; CLK         ; 0.500        ; -1.927     ; 1.076      ;
; -2.516 ; mode[2]                         ; flash_spi:flash_spi1|byte_cnt[3] ; CLK          ; CLK         ; 0.500        ; -1.927     ; 1.076      ;
; -2.514 ; byte_cnt[5]                     ; segment_led:segment_led1|DS_B    ; CLK          ; CLK         ; 1.000        ; -2.324     ; 1.177      ;
; -2.514 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.1111  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.656      ;
; -2.514 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0000  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 3.656      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[16] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[17] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[19] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[20] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[22] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[23] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[25] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[26] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[27] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[28] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[29] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[30] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.508 ; mode[2]                         ; flash_spi:flash_spi1|bit_cnt[31] ; CLK          ; CLK         ; 0.500        ; -1.851     ; 1.144      ;
; -2.496 ; byte_cnt[5]                     ; segment_led:segment_led1|DS_D    ; CLK          ; CLK         ; 1.000        ; -2.324     ; 1.159      ;
; -2.492 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.1000  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.626      ;
; -2.492 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0010  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.626      ;
; -2.492 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0001  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.626      ;
; -2.492 ; flash_spi:flash_spi1|bit_cnt[2] ; flash_spi:flash_spi1|state.0111  ; CLK          ; CLK         ; 1.000        ; 0.147      ; 3.626      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                              ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.217 ; uart_tx:uart_tx1|DATA[0]                 ; mem_rtl_0_bypass[17]                                                                ; CLK          ; CLK         ; 0.000        ; 2.319      ; 2.186      ;
; -0.212 ; uart_tx:uart_tx1|DATA[2]                 ; mem_rtl_0_bypass[19]                                                                ; CLK          ; CLK         ; 0.000        ; 2.319      ; 2.191      ;
; -0.188 ; uart_tx:uart_tx1|DATA[1]                 ; mem_rtl_0_bypass[18]                                                                ; CLK          ; CLK         ; 0.000        ; 2.319      ; 2.215      ;
; -0.186 ; uart_tx:uart_tx1|DATA[3]                 ; mem_rtl_0_bypass[20]                                                                ; CLK          ; CLK         ; 0.000        ; 2.319      ; 2.217      ;
; -0.180 ; uart_tx:uart_tx1|DATA[5]                 ; mem_rtl_0_bypass[22]                                                                ; CLK          ; CLK         ; 0.000        ; 2.320      ; 2.224      ;
; -0.171 ; uart_tx:uart_tx1|DATA[5]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 2.510      ; 2.443      ;
; -0.149 ; uart_tx:uart_tx1|DATA[7]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 2.510      ; 2.465      ;
; -0.139 ; uart_tx:uart_tx1|DATA[4]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 2.510      ; 2.475      ;
; -0.136 ; uart_tx:uart_tx1|DATA[3]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 2.510      ; 2.478      ;
; -0.130 ; uart_tx:uart_tx1|DATA[2]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 2.510      ; 2.484      ;
; -0.125 ; uart_tx:uart_tx1|DATA[0]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 2.510      ; 2.489      ;
; -0.078 ; uart_tx:uart_tx1|DATA[1]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 2.510      ; 2.536      ;
; 0.073  ; uart_tx:uart_tx1|DATA[6]                 ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 2.510      ; 2.687      ;
; 0.149  ; uart_tx:uart_tx1|DATA[7]                 ; mem_rtl_0_bypass[24]                                                                ; CLK          ; CLK         ; 0.000        ; 2.322      ; 2.555      ;
; 0.177  ; flash_spi:flash_spi1|byte_cnt[7]         ; flash_spi:flash_spi1|byte_cnt[7]                                                    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177  ; flash_spi:flash_spi1|byte_cnt[6]         ; flash_spi:flash_spi1|byte_cnt[6]                                                    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177  ; flash_spi:flash_spi1|byte_cnt[5]         ; flash_spi:flash_spi1|byte_cnt[5]                                                    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177  ; flash_spi:flash_spi1|byte_cnt[4]         ; flash_spi:flash_spi1|byte_cnt[4]                                                    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.307      ;
; 0.185  ; flash_spi:flash_spi1|byte_cnt[3]         ; flash_spi:flash_spi1|byte_cnt[3]                                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; flash_spi:flash_spi1|byte_cnt[2]         ; flash_spi:flash_spi1|byte_cnt[2]                                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; flash_spi:flash_spi1|byte_cnt[1]         ; flash_spi:flash_spi1|byte_cnt[1]                                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; flash_spi:flash_spi1|byte_cnt[0]         ; flash_spi:flash_spi1|byte_cnt[0]                                                    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; byte_cnt[5]                              ; byte_cnt[5]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; byte_cnt[4]                              ; byte_cnt[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; byte_cnt[0]                              ; byte_cnt[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; segment_led:segment_led1|digit_number[1] ; segment_led:segment_led1|digit_number[1]                                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; record_buffer[0]                         ; record_buffer[0]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; record_buffer[1]                         ; record_buffer[1]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; record_buffer[5]                         ; record_buffer[5]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; record_buffer[4]                         ; record_buffer[4]                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; record_state.01                          ; record_state.01                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; record_state.11                          ; record_state.11                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; record_state.10                          ; record_state.10                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx1|DATA[0]                 ; uart_tx:uart_tx1|DATA[0]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx1|DATA[1]                 ; uart_tx:uart_tx1|DATA[1]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx1|DATA[2]                 ; uart_tx:uart_tx1|DATA[2]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx1|DATA[3]                 ; uart_tx:uart_tx1|DATA[3]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx1|DATA[4]                 ; uart_tx:uart_tx1|DATA[4]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx1|DATA[5]                 ; uart_tx:uart_tx1|DATA[5]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx1|DATA[6]                 ; uart_tx:uart_tx1|DATA[6]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx1|DATA[7]                 ; uart_tx:uart_tx1|DATA[7]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; flash_spi:flash_spi1|state.0110          ; flash_spi:flash_spi1|state.0111                                                     ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.320      ;
; 0.192  ; uart_tx:uart_tx1|DATA[4]                 ; mem_rtl_0_bypass[21]                                                                ; CLK          ; CLK         ; 0.000        ; 2.320      ; 2.596      ;
; 0.194  ; segment_led:segment_led1|digit_number[0] ; segment_led:segment_led1|digit_number[0]                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.199  ; flash_spi:flash_spi1|state.1001          ; flash_spi:flash_spi1|state.1001                                                     ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; flash_spi:flash_spi1|state.0001          ; flash_spi:flash_spi1|state.0010                                                     ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.331      ;
; 0.201  ; uart_tx:uart_tx1|bit_num.1010            ; uart_tx:uart_tx1|bit_num.1010                                                       ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.203  ; flash_spi:flash_spi1|state.0010          ; flash_spi:flash_spi1|state.0011                                                     ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.335      ;
; 0.258  ; flash_spi:flash_spi1|state.0101          ; flash_spi:flash_spi1|state.0110                                                     ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.390      ;
; 0.269  ; flash_spi:flash_spi1|state.0111          ; flash_spi:flash_spi1|state.1000                                                     ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.401      ;
; 0.270  ; record_state.01                          ; record_state.10                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.390      ;
; 0.275  ; uart_tx:uart_tx1|bit_num.0111            ; uart_tx:uart_tx1|bit_num.1000                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.395      ;
; 0.275  ; uart_tx:uart_tx1|bit_num.0011            ; uart_tx:uart_tx1|bit_num.0100                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.395      ;
; 0.275  ; uart_tx:uart_tx1|bit_num.0110            ; uart_tx:uart_tx1|DATA[5]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.395      ;
; 0.276  ; uart_tx:uart_tx1|bit_num.1000            ; uart_tx:uart_tx1|DATA[7]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.396      ;
; 0.278  ; uart_tx:uart_tx1|bit_num.1000            ; uart_tx:uart_tx1|bit_num.1001                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.398      ;
; 0.281  ; byte_cnt[0]                              ; mem_rtl_0_bypass[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.402      ;
; 0.281  ; uart_tx:uart_tx1|bit_num.0110            ; uart_tx:uart_tx1|bit_num.0111                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.401      ;
; 0.294  ; byte_cnt[4]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.225      ; 0.623      ;
; 0.295  ; byte_cnt[7]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.225      ; 0.624      ;
; 0.298  ; uart_tx:uart_tx1|cnt[4]                  ; uart_tx:uart_tx1|cnt[4]                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299  ; uart_tx:uart_tx1|cnt[5]                  ; uart_tx:uart_tx1|cnt[5]                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; uart_tx:uart_tx1|bit_num.0010            ; uart_tx:uart_tx1|DATA[1]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; uart_tx:uart_tx1|bit_num.0101            ; uart_tx:uart_tx1|DATA[4]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; uart_tx:uart_tx1|bit_num.0101            ; uart_tx:uart_tx1|bit_num.0110                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; uart_tx:uart_tx1|bit_num.0010            ; uart_tx:uart_tx1|bit_num.0011                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; uart_tx:uart_tx1|cnt[6]                  ; uart_tx:uart_tx1|cnt[6]                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301  ; byte_cnt[0]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.225      ; 0.630      ;
; 0.301  ; uart_tx:uart_tx1|bit_num.0011            ; uart_tx:uart_tx1|DATA[2]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.421      ;
; 0.304  ; segment_led:segment_led1|cnt[3]          ; segment_led:segment_led1|cnt[3]                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; uart_tx:uart_tx1|cnt[1]                  ; uart_tx:uart_tx1|cnt[1]                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; uart_tx:uart_tx1|bit_num.0111            ; uart_tx:uart_tx1|DATA[6]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; segment_led:segment_led1|cnt[13]         ; segment_led:segment_led1|cnt[13]                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; segment_led:segment_led1|cnt[11]         ; segment_led:segment_led1|cnt[11]                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; segment_led:segment_led1|cnt[5]          ; segment_led:segment_led1|cnt[5]                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; segment_led:segment_led1|cnt[1]          ; segment_led:segment_led1|cnt[1]                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart_tx:uart_tx1|cnt[11]                 ; uart_tx:uart_tx1|cnt[11]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; byte_cnt[5]                              ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.225      ; 0.635      ;
; 0.306  ; segment_led:segment_led1|cnt[7]          ; segment_led:segment_led1|cnt[7]                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; segment_led:segment_led1|cnt[2]          ; segment_led:segment_led1|cnt[2]                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; segment_led:segment_led1|cnt[12]         ; segment_led:segment_led1|cnt[12]                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; segment_led:segment_led1|cnt[10]         ; segment_led:segment_led1|cnt[10]                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart_tx:uart_tx1|bit_num.0001            ; uart_tx:uart_tx1|bit_num.0010                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart_tx:uart_tx1|cnt[10]                 ; uart_tx:uart_tx1|cnt[10]                                                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart_tx:uart_tx1|cnt[2]                  ; uart_tx:uart_tx1|cnt[2]                                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.316  ; flash_spi:flash_spi1|bit_cnt[6]          ; flash_spi:flash_spi1|bit_cnt[6]                                                     ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.424      ;
; 0.316  ; flash_spi:flash_spi1|bit_cnt[16]         ; flash_spi:flash_spi1|bit_cnt[16]                                                    ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.424      ;
; 0.316  ; flash_spi:flash_spi1|bit_cnt[22]         ; flash_spi:flash_spi1|bit_cnt[22]                                                    ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.424      ;
; 0.316  ; flash_spi:flash_spi1|bit_cnt[31]         ; flash_spi:flash_spi1|bit_cnt[31]                                                    ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.424      ;
; 0.316  ; flash_spi:flash_spi1|bit_cnt[2]          ; flash_spi:flash_spi1|bit_cnt[2]                                                     ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.424      ;
; 0.317  ; flash_spi:flash_spi1|bit_cnt[5]          ; flash_spi:flash_spi1|bit_cnt[5]                                                     ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.425      ;
; 0.317  ; flash_spi:flash_spi1|bit_cnt[8]          ; flash_spi:flash_spi1|bit_cnt[8]                                                     ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.425      ;
; 0.317  ; flash_spi:flash_spi1|bit_cnt[10]         ; flash_spi:flash_spi1|bit_cnt[10]                                                    ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.425      ;
; 0.317  ; flash_spi:flash_spi1|bit_cnt[17]         ; flash_spi:flash_spi1|bit_cnt[17]                                                    ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.425      ;
; 0.317  ; flash_spi:flash_spi1|bit_cnt[19]         ; flash_spi:flash_spi1|bit_cnt[19]                                                    ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.425      ;
; 0.317  ; flash_spi:flash_spi1|bit_cnt[20]         ; flash_spi:flash_spi1|bit_cnt[20]                                                    ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.425      ;
; 0.317  ; flash_spi:flash_spi1|bit_cnt[26]         ; flash_spi:flash_spi1|bit_cnt[26]                                                    ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.425      ;
; 0.317  ; flash_spi:flash_spi1|bit_cnt[27]         ; flash_spi:flash_spi1|bit_cnt[27]                                                    ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.425      ;
; 0.317  ; flash_spi:flash_spi1|bit_cnt[28]         ; flash_spi:flash_spi1|bit_cnt[28]                                                    ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.425      ;
; 0.317  ; flash_spi:flash_spi1|bit_cnt[29]         ; flash_spi:flash_spi1|bit_cnt[29]                                                    ; CLK          ; CLK         ; 0.000        ; 0.024      ; 0.425      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_atg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; byte_cnt[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; byte_cnt[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; byte_cnt[2]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; byte_cnt[3]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; byte_cnt[4]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; byte_cnt[5]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; byte_cnt[6]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; byte_cnt[7]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|FLASH_CS                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|FLASH_DI                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[0]                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[10]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[11]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[12]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[13]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[14]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[15]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[16]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[17]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[18]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[19]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[1]                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[20]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[21]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[22]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[23]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[24]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[25]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[26]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[27]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[28]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[29]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[2]                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[30]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[31]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[3]                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[4]                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[5]                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[6]                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[7]                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[8]                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|bit_cnt[9]                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[0]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[1]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[2]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[3]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[4]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[5]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[6]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|byte_cnt[7]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0000                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0001                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0010                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0011                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0100                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0101                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0110                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.0111                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.1000                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.1001                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; flash_spi:flash_spi1|state.1111                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mem_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mode[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; mode[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; record_buffer[0]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; record_buffer[1]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; record_buffer[2]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; record_buffer[3]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; record_buffer[4]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; record_buffer[5]                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; record_buffer[6]                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; CLK        ; 1.401 ; 1.999 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TXD       ; CLK        ; -0.656 ; -1.235 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 4.049 ; 4.210 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 3.783 ; 3.908 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 3.786 ; 3.934 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 3.732 ; 3.854 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 3.927 ; 4.068 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 3.685 ; 3.804 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 4.654 ; 4.856 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 3.630 ; 3.748 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 3.771 ; 3.905 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 3.936 ; 4.093 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 3.863 ; 4.012 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 2.664 ; 3.063 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 4.639 ; 4.841 ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 4.485 ; 4.319 ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 5.658 ; 5.914 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 3.914 ; 4.068 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 3.658 ; 3.778 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 3.662 ; 3.804 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 3.609 ; 3.727 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 3.797 ; 3.932 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 3.564 ; 3.679 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 4.532 ; 4.728 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 3.511 ; 3.625 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 3.647 ; 3.775 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 3.804 ; 3.955 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 3.736 ; 3.880 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 2.593 ; 2.993 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 2.593 ; 2.993 ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 4.349 ; 4.189 ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 5.509 ; 5.758 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -8.320   ; -0.843 ; N/A      ; N/A     ; -3.201              ;
;  CLK             ; -8.320   ; -0.843 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -695.815 ; -4.613 ; 0.0      ; 0.0     ; -255.211            ;
;  CLK             ; -695.815 ; -4.613 ; N/A      ; N/A     ; -255.211            ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; CLK        ; 3.035 ; 3.305 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TXD       ; CLK        ; -0.656 ; -1.235 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DS_A      ; CLK        ; 8.837  ; 8.580  ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 8.264  ; 8.051  ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 8.232  ; 8.073  ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 8.110  ; 7.935  ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 8.527  ; 8.321  ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 7.925  ; 7.805  ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 9.484  ; 9.463  ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 7.861  ; 7.731  ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 8.195  ; 8.013  ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 8.608  ; 8.404  ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 8.469  ; 8.251  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 5.558  ; 5.651  ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 9.345  ; 9.153  ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 8.377  ; 8.467  ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 10.950 ; 10.881 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DS_A      ; CLK        ; 3.914 ; 4.068 ; Rise       ; CLK             ;
; DS_B      ; CLK        ; 3.658 ; 3.778 ; Rise       ; CLK             ;
; DS_C      ; CLK        ; 3.662 ; 3.804 ; Rise       ; CLK             ;
; DS_D      ; CLK        ; 3.609 ; 3.727 ; Rise       ; CLK             ;
; DS_E      ; CLK        ; 3.797 ; 3.932 ; Rise       ; CLK             ;
; DS_EN1    ; CLK        ; 3.564 ; 3.679 ; Rise       ; CLK             ;
; DS_EN2    ; CLK        ; 4.532 ; 4.728 ; Rise       ; CLK             ;
; DS_EN3    ; CLK        ; 3.511 ; 3.625 ; Rise       ; CLK             ;
; DS_EN4    ; CLK        ; 3.647 ; 3.775 ; Rise       ; CLK             ;
; DS_F      ; CLK        ; 3.804 ; 3.955 ; Rise       ; CLK             ;
; DS_G      ; CLK        ; 3.736 ; 3.880 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 2.593 ; 2.993 ; Rise       ; CLK             ;
; FLASH_CLK ; CLK        ; 2.593 ; 2.993 ; Fall       ; CLK             ;
; FLASH_CS  ; CLK        ; 4.349 ; 4.189 ; Fall       ; CLK             ;
; FLASH_DI  ; CLK        ; 5.509 ; 5.758 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DS_EN1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_A          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_B          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_C          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_D          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_E          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_F          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_G          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FLASH_CLK     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FLASH_CS      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FLASH_DI      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TXD                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; FLASH_CLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; FLASH_CS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; FLASH_DI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; FLASH_CLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; FLASH_CS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; FLASH_DI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; FLASH_CLK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; FLASH_CS      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; FLASH_DI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1627     ; 0        ; 114      ; 16132    ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1627     ; 0        ; 114      ; 16132    ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Jul 11 21:55:53 2015
Info: Command: quartus_sta vpvm_prog -c top
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.320            -695.815 CLK 
Info (332146): Worst-case hold slack is -0.697
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.697              -3.709 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -255.211 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.881
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.881            -641.337 CLK 
Info (332146): Worst-case hold slack is -0.843
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.843              -4.613 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -255.211 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.906
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.906            -210.459 CLK 
Info (332146): Worst-case hold slack is -0.217
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.217              -1.154 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -183.225 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 479 megabytes
    Info: Processing ended: Sat Jul 11 21:55:56 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


