TimeQuest Timing Analyzer report for M6502_VGA
Fri Jul 03 16:35:49 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_clk_50'
 12. Slow Model Setup: 'w_cpuClk'
 13. Slow Model Hold: 'w_cpuClk'
 14. Slow Model Hold: 'i_clk_50'
 15. Slow Model Recovery: 'i_clk_50'
 16. Slow Model Recovery: 'w_cpuClk'
 17. Slow Model Removal: 'w_cpuClk'
 18. Slow Model Removal: 'i_clk_50'
 19. Slow Model Minimum Pulse Width: 'i_clk_50'
 20. Slow Model Minimum Pulse Width: 'w_cpuClk'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'i_clk_50'
 35. Fast Model Setup: 'w_cpuClk'
 36. Fast Model Hold: 'i_clk_50'
 37. Fast Model Hold: 'w_cpuClk'
 38. Fast Model Recovery: 'i_clk_50'
 39. Fast Model Recovery: 'w_cpuClk'
 40. Fast Model Removal: 'w_cpuClk'
 41. Fast Model Removal: 'i_clk_50'
 42. Fast Model Minimum Pulse Width: 'i_clk_50'
 43. Fast Model Minimum Pulse Width: 'w_cpuClk'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Output Enable Times
 49. Minimum Output Enable Times
 50. Output Disable Times
 51. Minimum Output Disable Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6502_VGA                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; i_clk_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk_50 } ;
; w_cpuClk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 38.45 MHz ; 38.45 MHz       ; w_cpuClk   ;      ;
; 49.9 MHz  ; 49.9 MHz        ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; i_clk_50 ; -19.039 ; -7941.920     ;
; w_cpuClk ; -17.938 ; -1868.164     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -2.051 ; -3.727        ;
; i_clk_50 ; -0.525 ; -0.525        ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; i_clk_50 ; -1.331 ; -38.080       ;
; w_cpuClk ; 0.378  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -0.160 ; -0.480        ;
; i_clk_50 ; 1.666  ; 0.000         ;
+----------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; i_clk_50 ; -2.567 ; -3102.825          ;
; w_cpuClk ; -0.742 ; -259.700           ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clk_50'                                                                                                                                                                                                                                                    ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -19.039 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 20.101     ;
; -19.016 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 20.090     ;
; -19.016 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 20.072     ;
; -18.992 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 20.086     ;
; -18.982 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 20.052     ;
; -18.979 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 20.071     ;
; -18.977 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 20.039     ;
; -18.969 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 20.043     ;
; -18.942 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 20.018     ;
; -18.940 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 20.021     ;
; -18.935 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 20.029     ;
; -18.927 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 20.019     ;
; -18.866 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.928     ;
; -18.843 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.917     ;
; -18.843 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 19.899     ;
; -18.842 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.904     ;
; -18.819 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.893     ;
; -18.819 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 19.875     ;
; -18.819 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 19.913     ;
; -18.809 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 19.879     ;
; -18.806 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 19.898     ;
; -18.804 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.866     ;
; -18.796 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.870     ;
; -18.795 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 19.889     ;
; -18.785 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 19.855     ;
; -18.782 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 19.874     ;
; -18.780 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.842     ;
; -18.772 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.846     ;
; -18.769 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 19.845     ;
; -18.767 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 19.848     ;
; -18.762 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 19.856     ;
; -18.754 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 19.846     ;
; -18.745 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 19.821     ;
; -18.743 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 19.824     ;
; -18.738 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 19.832     ;
; -18.730 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 19.822     ;
; -18.689 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.109      ; 19.752     ;
; -18.681 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.743     ;
; -18.679 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.741     ;
; -18.669 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 19.725     ;
; -18.666 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.121      ; 19.741     ;
; -18.666 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.103      ; 19.723     ;
; -18.664 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.738     ;
; -18.664 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 19.720     ;
; -18.663 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.737     ;
; -18.657 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.731     ;
; -18.657 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.719     ;
; -18.649 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 19.705     ;
; -18.642 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 19.737     ;
; -18.637 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 19.707     ;
; -18.635 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 19.705     ;
; -18.632 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.117      ; 19.703     ;
; -18.629 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 19.722     ;
; -18.627 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.109      ; 19.690     ;
; -18.626 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 19.720     ;
; -18.625 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 19.695     ;
; -18.619 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.121      ; 19.694     ;
; -18.619 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.681     ;
; -18.614 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 19.708     ;
; -18.614 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 19.706     ;
; -18.613 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 19.694     ;
; -18.612 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 19.693     ;
; -18.607 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 19.699     ;
; -18.606 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 19.698     ;
; -18.601 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 19.695     ;
; -18.601 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 19.682     ;
; -18.596 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.670     ;
; -18.596 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 19.652     ;
; -18.592 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.123      ; 19.669     ;
; -18.590 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.128      ; 19.672     ;
; -18.585 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 19.680     ;
; -18.578 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 19.654     ;
; -18.577 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 19.670     ;
; -18.572 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 19.666     ;
; -18.564 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 19.640     ;
; -18.562 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 19.632     ;
; -18.559 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 19.615     ;
; -18.559 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 19.651     ;
; -18.557 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.619     ;
; -18.554 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 19.635     ;
; -18.549 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.623     ;
; -18.546 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.116      ; 19.616     ;
; -18.534 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.596     ;
; -18.523 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.597     ;
; -18.522 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.122      ; 19.598     ;
; -18.520 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.127      ; 19.601     ;
; -18.515 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 19.609     ;
; -18.508 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.570     ;
; -18.507 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 19.599     ;
; -18.506 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.568     ;
; -18.496 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 19.552     ;
; -18.491 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.565     ;
; -18.491 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 19.547     ;
; -18.490 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.564     ;
; -18.484 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.546     ;
; -18.484 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.120      ; 19.558     ;
; -18.484 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.546     ;
; -18.482 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.108      ; 19.544     ;
; -18.476 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 19.532     ;
; -18.472 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.102      ; 19.528     ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClk'                                                                                              ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -17.938 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.021      ; 18.999     ;
; -17.731 ; T65:CPU|IR[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.443     ; 18.328     ;
; -17.715 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.021      ; 18.776     ;
; -17.661 ; T65:CPU|IR[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 18.337     ;
; -17.625 ; T65:CPU|IR[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 18.301     ;
; -17.534 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.021      ; 18.595     ;
; -17.477 ; T65:CPU|IR[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 18.153     ;
; -17.445 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.872     ;
; -17.372 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.799     ;
; -17.292 ; T65:CPU|IR[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.364     ; 17.968     ;
; -17.287 ; T65:CPU|BusA_r[1]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 18.331     ;
; -17.238 ; T65:CPU|IR[4]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.077     ; 18.201     ;
; -17.232 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.392     ; 17.880     ;
; -17.222 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.649     ;
; -17.168 ; T65:CPU|IR[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 18.210     ;
; -17.165 ; T65:CPU|IR[4]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.077     ; 18.128     ;
; -17.149 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.576     ;
; -17.132 ; T65:CPU|IR[3]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 18.174     ;
; -17.111 ; T65:CPU|PC[11]           ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.836     ; 17.315     ;
; -17.099 ; T65:CPU|PC[9]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.848     ; 17.291     ;
; -17.098 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.525     ;
; -17.095 ; T65:CPU|IR[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 18.137     ;
; -17.059 ; T65:CPU|IR[3]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 18.101     ;
; -17.058 ; T65:CPU|P[0]             ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.001      ; 18.099     ;
; -17.041 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.468     ;
; -17.041 ; T65:CPU|BusA_r[0]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.005      ; 18.086     ;
; -17.025 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.452     ;
; -17.021 ; T65:CPU|DL[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.009      ; 18.070     ;
; -16.984 ; T65:CPU|IR[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 18.026     ;
; -16.976 ; T65:CPU|PC[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.990     ;
; -16.968 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.395     ;
; -16.931 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.358     ;
; -16.919 ; T65:CPU|PC[0]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.933     ;
; -16.911 ; T65:CPU|IR[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.953     ;
; -16.891 ; T65:CPU|IR[4]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.077     ; 17.854     ;
; -16.887 ; T65:CPU|PC[12]           ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.760     ; 17.167     ;
; -16.875 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.302     ;
; -16.874 ; T65:CPU|DL[1]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.009      ; 17.923     ;
; -16.841 ; T65:CPU|BAH[1]           ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.762     ; 17.119     ;
; -16.838 ; T65:CPU|DL[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.009      ; 17.887     ;
; -16.821 ; T65:CPU|IR[1]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.863     ;
; -16.818 ; T65:CPU|IR[4]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.077     ; 17.781     ;
; -16.802 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.229     ;
; -16.802 ; T65:CPU|PC[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.816     ;
; -16.799 ; T65:CPU|IR[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.841     ;
; -16.791 ; T65:CPU|MCycle[0]        ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 17.830     ;
; -16.785 ; T65:CPU|IR[3]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.827     ;
; -16.748 ; T65:CPU|IR[1]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.790     ;
; -16.739 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.753     ;
; -16.737 ; T65:CPU|PC[2]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.751     ;
; -16.726 ; T65:CPU|IR[2]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.768     ;
; -16.724 ; T65:CPU|IR[4]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.077     ; 17.687     ;
; -16.712 ; T65:CPU|IR[3]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.754     ;
; -16.708 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.135     ;
; -16.694 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.121     ;
; -16.691 ; T65:CPU|DL[3]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.009      ; 17.740     ;
; -16.690 ; T65:CPU|BusA_r[2]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 17.734     ;
; -16.666 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.680     ;
; -16.654 ; T65:CPU|IR[1]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.696     ;
; -16.637 ; T65:CPU|IR[0]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.679     ;
; -16.621 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 18.048     ;
; -16.618 ; T65:CPU|PC[11]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.470     ; 17.188     ;
; -16.618 ; T65:CPU|IR[3]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.660     ;
; -16.606 ; T65:CPU|PC[9]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.482     ; 17.164     ;
; -16.584 ; T65:CPU|IR[4]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.465     ; 17.159     ;
; -16.582 ; T65:CPU|BAH[3]           ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.750     ; 16.872     ;
; -16.574 ; T65:CPU|BusA_r[3]        ; T65:CPU|P[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.004      ; 17.618     ;
; -16.568 ; T65:CPU|MCycle[1]        ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 17.607     ;
; -16.566 ; T65:CPU|DL[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.009      ; 17.615     ;
; -16.564 ; T65:CPU|IR[0]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.606     ;
; -16.559 ; T65:CPU|PC[13]           ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.836     ; 16.763     ;
; -16.545 ; T65:CPU|IR[7]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.613     ; 15.972     ;
; -16.545 ; T65:CPU|PC[11]           ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.470     ; 17.115     ;
; -16.534 ; T65:CPU|PC[4]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.548     ;
; -16.533 ; T65:CPU|PC[9]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.482     ; 17.091     ;
; -16.528 ; T65:CPU|DL[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 17.943     ;
; -16.527 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.387      ; 17.954     ;
; -16.514 ; T65:CPU|IR[1]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.386     ; 17.168     ;
; -16.497 ; T65:CPU|BusA_r[1]        ; T65:CPU|P[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.006      ; 17.543     ;
; -16.483 ; T65:CPU|PC[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.340      ; 17.863     ;
; -16.481 ; T65:CPU|PC[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.495     ;
; -16.478 ; T65:CPU|DL[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.009      ; 17.527     ;
; -16.478 ; T65:CPU|IR[3]            ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.386     ; 17.132     ;
; -16.473 ; T65:CPU|BAH[4]           ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.762     ; 16.751     ;
; -16.470 ; T65:CPU|IR[0]            ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.512     ;
; -16.455 ; T65:CPU|DL[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 17.870     ;
; -16.452 ; T65:CPU|IR[2]            ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.494     ;
; -16.448 ; T65:CPU|IR[5]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.613     ; 15.875     ;
; -16.426 ; T65:CPU|PC[0]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.340      ; 17.806     ;
; -16.410 ; T65:CPU|PC[1]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.340      ; 17.790     ;
; -16.394 ; T65:CPU|PC[12]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.394     ; 17.040     ;
; -16.392 ; T65:CPU|Set_Addr_To_r[0] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.406     ;
; -16.390 ; T65:CPU|DL[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.009      ; 17.439     ;
; -16.390 ; T65:CPU|PC[6]            ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.404     ;
; -16.387 ; T65:CPU|MCycle[2]        ; T65:CPU|BAL[1] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.001     ; 17.426     ;
; -16.381 ; T65:CPU|DL[1]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 17.796     ;
; -16.379 ; T65:CPU|IR[2]            ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.421     ;
; -16.353 ; T65:CPU|PC[0]            ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.340      ; 17.733     ;
; -16.348 ; T65:CPU|BAH[1]           ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.396     ; 16.992     ;
; -16.345 ; T65:CPU|DL[2]            ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.375      ; 17.760     ;
+---------+--------------------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClk'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.051 ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|txByteWritten        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.808      ; 1.063      ;
; -1.011 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteWritten  ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.487      ; 1.782      ;
; -0.425 ; SBCTextDisplayRGB:VDU|kbBuffer~30      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.304      ; 1.685      ;
; -0.084 ; bufferedUART:UART|rxBuffer~105         ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.201      ; 1.923      ;
; -0.028 ; SBCTextDisplayRGB:VDU|kbBuffer~32      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.310      ; 2.088      ;
; -0.016 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.482      ; 2.772      ;
; -0.016 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.482      ; 2.772      ;
; -0.016 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.482      ; 2.772      ;
; -0.016 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.482      ; 2.772      ;
; -0.016 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.482      ; 2.772      ;
; -0.016 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.482      ; 2.772      ;
; -0.016 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.482      ; 2.772      ;
; -0.016 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 2.482      ; 2.772      ;
; 0.160  ; SBCTextDisplayRGB:VDU|kbBuffer~63      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.316      ; 2.282      ;
; 0.201  ; SBCTextDisplayRGB:VDU|kbBuffer~29      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.316      ; 2.323      ;
; 0.212  ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.199      ; 2.217      ;
; 0.307  ; SBCTextDisplayRGB:VDU|kbBuffer~33      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.315      ; 2.428      ;
; 0.322  ; SBCTextDisplayRGB:VDU|kbBuffer~66      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.317      ; 2.445      ;
; 0.331  ; SBCTextDisplayRGB:VDU|kbBuffer~38      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.311      ; 2.448      ;
; 0.342  ; SBCTextDisplayRGB:VDU|kbBuffer~61      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.317      ; 2.465      ;
; 0.348  ; SBCTextDisplayRGB:VDU|kbBuffer~64      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.311      ; 2.465      ;
; 0.392  ; SBCTextDisplayRGB:VDU|kbBuffer~51      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.305      ; 2.503      ;
; 0.402  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.309      ; 2.517      ;
; 0.452  ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.216      ; 1.974      ;
; 0.453  ; SBCTextDisplayRGB:VDU|kbBuffer~60      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.316      ; 2.575      ;
; 0.456  ; SBCTextDisplayRGB:VDU|kbBuffer~62      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.316      ; 2.578      ;
; 0.499  ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:CPU|P[7]                           ; T65:CPU|P[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.516  ; T65:CPU|MCycle[1]                      ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.601      ; 2.423      ;
; 0.582  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.328      ; 2.716      ;
; 0.582  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.328      ; 2.716      ;
; 0.592  ; SBCTextDisplayRGB:VDU|kbBuffer~65      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.299      ; 2.697      ;
; 0.598  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.327      ; 2.731      ;
; 0.598  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.327      ; 2.731      ;
; 0.598  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.327      ; 2.731      ;
; 0.598  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.327      ; 2.731      ;
; 0.628  ; T65:CPU|IR[3]                          ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.247      ; 2.181      ;
; 0.643  ; bufferedUART:UART|rxBuffer~74          ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.201      ; 2.650      ;
; 0.654  ; bufferedUART:UART|rxBuffer~71          ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.202      ; 2.662      ;
; 0.662  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.194      ; 2.662      ;
; 0.669  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.309      ; 2.784      ;
; 0.680  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.285      ; 2.771      ;
; 0.680  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.285      ; 2.771      ;
; 0.682  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.285      ; 2.773      ;
; 0.698  ; SBCTextDisplayRGB:VDU|kbBuffer~14      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.310      ; 2.814      ;
; 0.713  ; bufferedUART:UART|rxBuffer~101         ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.199      ; 2.718      ;
; 0.715  ; SBCTextDisplayRGB:VDU|kbBuffer~13      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.310      ; 2.831      ;
; 0.720  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.192      ; 2.718      ;
; 0.755  ; SBCTextDisplayRGB:VDU|kbBuffer~58      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.303      ; 2.864      ;
; 0.759  ; bufferedUART:UART|rxBuffer~67          ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.198      ; 2.763      ;
; 0.766  ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.072      ;
; 0.772  ; SBCTextDisplayRGB:VDU|kbBuffer~22      ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.316      ; 2.894      ;
; 0.802  ; bufferedUART:UART|rxBuffer~70          ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.211      ; 2.819      ;
; 0.823  ; bufferedUART:UART|rxBuffer~117         ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.199      ; 2.828      ;
; 0.872  ; bufferedUART:UART|rxBuffer~64          ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.202      ; 2.880      ;
; 0.876  ; SBCTextDisplayRGB:VDU|kbBuffer~25      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.321      ; 3.003      ;
; 0.895  ; T65:CPU|X[7]                           ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.789      ; 2.990      ;
; 0.897  ; bufferedUART:UART|rxBuffer~63          ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.202      ; 2.905      ;
; 0.913  ; SBCTextDisplayRGB:VDU|kbBuffer~35      ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.314      ; 3.033      ;
; 0.922  ; SBCTextDisplayRGB:VDU|kbBuffer~37      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.297      ; 3.025      ;
; 0.950  ; SBCTextDisplayRGB:VDU|func_reset       ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.310      ; 3.066      ;
; 0.965  ; SBCTextDisplayRGB:VDU|kbBuffer~11      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.310      ; 3.081      ;
; 0.975  ; bufferedUART:UART|rxBuffer~57          ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.200      ; 2.981      ;
; 0.975  ; bufferedUART:UART|rxBuffer~127         ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.194      ; 2.975      ;
; 1.003  ; SBCTextDisplayRGB:VDU|kbBuffer~44      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.303      ; 3.112      ;
; 1.024  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[5]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.201      ; 3.031      ;
; 1.024  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.201      ; 3.031      ;
; 1.033  ; bufferedUART:UART|rxBuffer~131         ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.190      ; 3.029      ;
; 1.070  ; T65:CPU|X[3]                           ; T65:CPU|BusA_r[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.376      ;
; 1.074  ; bufferedUART:UART|rxBuffer~68          ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.196      ; 3.076      ;
; 1.081  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.188      ; 3.075      ;
; 1.081  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.188      ; 3.075      ;
; 1.081  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.188      ; 3.075      ;
; 1.089  ; bufferedUART:UART|rxBuffer~43          ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.201      ; 3.096      ;
; 1.094  ; bufferedUART:UART|rxBuffer~110         ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.205      ; 3.105      ;
; 1.104  ; SBCTextDisplayRGB:VDU|kbBuffer~19      ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.317      ; 3.227      ;
; 1.133  ; bufferedUART:UART|func_reset           ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.192      ; 3.131      ;
; 1.134  ; bufferedUART:UART|rxBuffer~69          ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.198      ; 3.138      ;
; 1.134  ; bufferedUART:UART|rxBuffer~108         ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.199      ; 3.139      ;
; 1.193  ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[3]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.499      ;
; 1.200  ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.506      ;
; 1.206  ; bufferedUART:UART|rxBuffer~97          ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.196      ; 3.208      ;
; 1.218  ; SBCTextDisplayRGB:VDU|kbBuffer~16      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.293      ; 3.317      ;
; 1.235  ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[4]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.541      ;
; 1.244  ; bufferedUART:UART|rxBuffer~107         ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.199      ; 3.249      ;
; 1.250  ; bufferedUART:UART|rxBuffer~124         ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.199      ; 3.255      ;
; 1.251  ; bufferedUART:UART|rxBuffer~89          ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.205      ; 3.262      ;
; 1.268  ; bufferedUART:UART|rxBuffer~39          ; bufferedUART:UART|dataOut[2]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.198      ; 3.272      ;
; 1.315  ; SBCTextDisplayRGB:VDU|kbBuffer~17      ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.311      ; 3.432      ;
; 1.326  ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.309      ; 3.441      ;
; 1.328  ; T65:CPU|MCycle[0]                      ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.601      ; 3.235      ;
; 1.342  ; T65:CPU|S[1]                           ; T65:CPU|BusA_r[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.713      ; 3.361      ;
; 1.360  ; bufferedUART:UART|rxBuffer~126         ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.203      ; 3.369      ;
; 1.374  ; SBCTextDisplayRGB:VDU|kbBuffer~48      ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.322      ; 3.502      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clk_50'                                                                                                                                                                                                    ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.525 ; w_cpuClk                                  ; SBCTextDisplayRGB:VDU|func_reset                                                                    ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.731      ; 2.816      ;
; -0.025 ; w_cpuClk                                  ; SBCTextDisplayRGB:VDU|func_reset                                                                    ; w_cpuClk     ; i_clk_50    ; -0.500       ; 2.731      ; 2.816      ;
; 0.157  ; w_cpuClk                                  ; bufferedUART:UART|func_reset                                                                        ; w_cpuClk     ; i_clk_50    ; 0.000        ; 2.758      ; 3.525      ;
; 0.499  ; SBCTextDisplayRGB:VDU|hActive             ; SBCTextDisplayRGB:VDU|hActive                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|vActive             ; SBCTextDisplayRGB:VDU|vActive                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[0]     ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[1]     ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[2]     ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|charScanLine[3]     ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]     ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]      ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Caps             ; SBCTextDisplayRGB:VDU|ps2Caps                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Scroll           ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]    ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Num              ; SBCTextDisplayRGB:VDU|ps2Num                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWRParity          ; SBCTextDisplayRGB:VDU|kbWRParity                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2DataOut          ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Shift            ; SBCTextDisplayRGB:VDU|ps2Shift                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]    ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2ClkFiltered      ; SBCTextDisplayRGB:VDU|ps2ClkFiltered                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|n_kbWR              ; SBCTextDisplayRGB:VDU|n_kbWR                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|FNkeysSig[1]        ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[0]      ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[1]      ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|kbInPointer[2]      ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|ps2Ctrl             ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|FNkeysSig[2]        ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; Toggle_On_FN_Key:FNKey2Toggle|loopback    ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; w_serialClkCount[1]                       ; w_serialClkCount[1]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxdFiltered             ; bufferedUART:UART|rxdFiltered                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[0]           ; bufferedUART:UART|rxBitCount[0]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[1]           ; bufferedUART:UART|rxBitCount[1]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[2]           ; bufferedUART:UART|rxBitCount[2]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|rxBitCount[3]           ; bufferedUART:UART|rxBitCount[3]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[2]       ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param4[0]           ; SBCTextDisplayRGB:VDU|param4[0]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param3[0]           ; SBCTextDisplayRGB:VDU|param3[0]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param2[0]           ; SBCTextDisplayRGB:VDU|param2[0]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|param1[0]           ; SBCTextDisplayRGB:VDU|param1[0]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[0]       ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|paramCount[1]       ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispState.dispWrite ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|pixelCount[1]       ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispWR              ; SBCTextDisplayRGB:VDU|dispWR                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[2]       ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[4]       ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|cursorVert[3]       ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispState.idle      ; SBCTextDisplayRGB:VDU|dispState.idle                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|dispByteSent        ; SBCTextDisplayRGB:VDU|dispByteSent                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[0]           ; bufferedUART:UART|txBitCount[0]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[1]           ; bufferedUART:UART|txBitCount[1]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[2]           ; bufferedUART:UART|txBitCount[2]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBitCount[3]           ; bufferedUART:UART|txBitCount[3]                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txByteSent              ; bufferedUART:UART|txByteSent                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|attBold             ; SBCTextDisplayRGB:VDU|attBold                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:VDU|attInverse          ; SBCTextDisplayRGB:VDU|attInverse                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txBuffer[7]             ; bufferedUART:UART|txBuffer[7]                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:UART|txd                     ; bufferedUART:UART|txd                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.591  ; T65:CPU|R_W_n_i                           ; SBCTextDisplayRGB:VDU|func_reset                                                                    ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.915      ; 1.812      ;
; 0.599  ; T65:CPU|Set_Addr_To_r[1]                  ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|address_reg_a[0] ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.515      ; 1.420      ;
; 0.657  ; w_cpuClk                                  ; bufferedUART:UART|func_reset                                                                        ; w_cpuClk     ; i_clk_50    ; -0.500       ; 2.758      ; 3.525      ;
; 0.745  ; SBCTextDisplayRGB:VDU|dispState.clearLine ; SBCTextDisplayRGB:VDU|dispState.clearL2                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.051      ;
; 0.747  ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta2    ; Toggle_On_FN_Key:FNKey2Toggle|FNDelta3                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.053      ;
; 0.748  ; bufferedUART:UART|rxCurrentByteBuffer[3]  ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.749  ; bufferedUART:UART|rxCurrentByteBuffer[2]  ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.055      ;
; 0.753  ; bufferedUART:UART|rxCurrentByteBuffer[4]  ; bufferedUART:UART|rxCurrentByteBuffer[3]                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753  ; bufferedUART:UART|txClockCount[5]         ; bufferedUART:UART|txClockCount[5]                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.756  ; SBCTextDisplayRGB:VDU|horizCount[11]      ; SBCTextDisplayRGB:VDU|horizCount[11]                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.758  ; bufferedUART:UART|rxClockCount[5]         ; bufferedUART:UART|rxClockCount[5]                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.758  ; bufferedUART:UART|rxState.idle            ; bufferedUART:UART|rxState.dataBit                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.758  ; SBCTextDisplayRGB:VDU|dispState.del2      ; SBCTextDisplayRGB:VDU|dispState.del3                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.761  ; SBCTextDisplayRGB:VDU|vertLineCount[9]    ; SBCTextDisplayRGB:VDU|vertLineCount[9]                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.766  ; SBCTextDisplayRGB:VDU|dispState.ins2      ; SBCTextDisplayRGB:VDU|dispState.ins3                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.072      ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_clk_50'                                                                                                                 ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.331 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 2.368      ;
; -1.331 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 2.368      ;
; -1.331 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 2.368      ;
; -1.331 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 2.368      ;
; -1.331 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 2.368      ;
; -1.331 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 2.368      ;
; -1.293 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.335      ;
; -1.293 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.335      ;
; -1.293 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.335      ;
; -1.292 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.334      ;
; -1.292 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.334      ;
; -1.292 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.334      ;
; -1.292 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.334      ;
; -1.292 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.334      ;
; -1.292 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.334      ;
; -1.267 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.309      ;
; -1.267 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.309      ;
; -1.267 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.309      ;
; -1.267 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.309      ;
; -1.267 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.002      ; 2.309      ;
; -0.934 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.974      ;
; -0.934 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.974      ;
; -0.934 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.974      ;
; -0.934 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.974      ;
; -0.934 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.974      ;
; -0.934 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.974      ;
; -0.932 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.972      ;
; -0.932 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.972      ;
; -0.932 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.972      ;
; -0.932 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.972      ;
; -0.932 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.972      ;
; -0.932 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.972      ;
; -0.932 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 1.972      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'w_cpuClk'                                                                                                                         ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.378 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.198      ; 2.360      ;
; 0.378 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.198      ; 2.360      ;
; 0.378 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.198      ; 2.360      ;
; 0.384 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.199      ; 2.355      ;
; 0.384 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.199      ; 2.355      ;
; 0.384 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.199      ; 2.355      ;
; 0.894 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.303      ; 1.949      ;
; 0.894 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.303      ; 1.949      ;
; 0.894 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.303      ; 1.949      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'w_cpuClk'                                                                                                                           ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.160 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.303      ; 1.949      ;
; -0.160 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.303      ; 1.949      ;
; -0.160 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.303      ; 1.949      ;
; 0.350  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.199      ; 2.355      ;
; 0.350  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.199      ; 2.355      ;
; 0.350  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.199      ; 2.355      ;
; 0.356  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.198      ; 2.360      ;
; 0.356  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.198      ; 2.360      ;
; 0.356  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.198      ; 2.360      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_clk_50'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.666 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.972      ;
; 1.666 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.972      ;
; 1.666 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.972      ;
; 1.666 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.972      ;
; 1.666 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.972      ;
; 1.666 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.972      ;
; 1.666 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.972      ;
; 1.668 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.974      ;
; 1.668 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.974      ;
; 1.668 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.974      ;
; 1.668 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.974      ;
; 1.668 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.974      ;
; 1.668 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 1.974      ;
; 2.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.309      ;
; 2.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.309      ;
; 2.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.309      ;
; 2.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.309      ;
; 2.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.309      ;
; 2.026 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.334      ;
; 2.026 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.334      ;
; 2.026 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.334      ;
; 2.026 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.334      ;
; 2.026 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.334      ;
; 2.026 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.334      ;
; 2.027 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.335      ;
; 2.027 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.335      ;
; 2.027 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.002      ; 2.335      ;
; 2.065 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 2.368      ;
; 2.065 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 2.368      ;
; 2.065 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 2.368      ;
; 2.065 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 2.368      ;
; 2.065 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 2.368      ;
; 2.065 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 2.368      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clk_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClk'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[6]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[6]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[7]                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[7]                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[0]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[0]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[1]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[1]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[2]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[2]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[3]                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[3]                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[0]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[0]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[1]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[1]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[2]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[2]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[3]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[3]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[4]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[4]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[5]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[5]                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[6]                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[6]                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; 10.900 ; 10.900 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; 7.838  ; 7.838  ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 7.098  ; 7.098  ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 5.408  ; 5.408  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; 15.579 ; 15.579 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.198 ; 13.198 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 15.020 ; 15.020 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 15.579 ; 15.579 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 14.976 ; 14.976 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 14.147 ; 14.147 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 13.261 ; 13.261 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 14.221 ; 14.221 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 12.474 ; 12.474 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; -5.113 ; -5.113 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; -4.891 ; -4.891 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -4.728 ; -4.728 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -5.142 ; -5.142 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; -5.978 ; -5.978 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -6.273 ; -6.273 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -8.425 ; -8.425 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -8.275 ; -8.275 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -9.245 ; -9.245 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -9.117 ; -9.117 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -7.807 ; -7.807 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -8.360 ; -8.360 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -5.978 ; -5.978 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 7.533  ; 7.533  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 7.527  ; 7.527  ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 8.993  ; 8.993  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 8.605  ; 8.605  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 8.386  ; 8.386  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 8.800  ; 8.800  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 8.447  ; 8.447  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 8.083  ; 8.083  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 8.442  ; 8.442  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 8.421  ; 8.421  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 8.817  ; 8.817  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 8.772  ; 8.772  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 15.518 ; 15.518 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 12.648 ; 12.648 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 13.074 ; 13.074 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 14.464 ; 14.464 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 13.128 ; 13.128 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 14.003 ; 14.003 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 14.528 ; 14.528 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 14.303 ; 14.303 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 15.518 ; 15.518 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 14.218 ; 14.218 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 15.861 ; 15.861 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 16.760 ; 16.760 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 14.889 ; 14.889 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 12.824 ; 12.824 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 12.879 ; 12.879 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 12.559 ; 12.559 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 14.367 ; 14.367 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 14.823 ; 14.823 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 14.889 ; 14.889 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 14.313 ; 14.313 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 14.792 ; 14.792 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 12.752 ; 12.752 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 11.782 ; 11.782 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 11.247 ; 11.247 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 12.361 ; 12.361 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 12.614 ; 12.614 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 12.175 ; 12.175 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 12.702 ; 12.702 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 13.323 ; 13.323 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;        ; 9.196  ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;        ; 10.839 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;        ; 11.738 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 7.533  ; 7.533  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 7.527  ; 7.527  ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 8.993  ; 8.993  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 8.605  ; 8.605  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 8.386  ; 8.386  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 8.800  ; 8.800  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 8.447  ; 8.447  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 8.083  ; 8.083  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 8.442  ; 8.442  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 8.421  ; 8.421  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 8.817  ; 8.817  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 8.772  ; 8.772  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 9.674  ; 9.674  ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 10.328 ; 10.328 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 10.528 ; 10.528 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 9.674  ; 9.674  ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 10.597 ; 10.597 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 10.297 ; 10.297 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 11.116 ; 11.116 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 11.041 ; 11.041 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 10.163 ; 10.163 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 9.196  ; 11.287 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 9.221  ; 9.221  ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 10.010 ; 10.010 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 8.449  ; 8.449  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 9.405  ; 9.405  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 8.449  ; 8.449  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 9.662  ; 9.662  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 9.864  ; 9.864  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 10.168 ; 10.168 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 9.510  ; 9.510  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 9.707  ; 9.707  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 10.724 ; 10.724 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 11.115 ; 11.115 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 9.890  ; 9.890  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 9.927  ; 9.927  ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 10.207 ; 10.207 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 11.034 ; 11.034 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 10.112 ; 10.112 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 11.327 ; 11.327 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 11.337 ; 11.337 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;        ; 9.196  ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;        ; 10.839 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;        ; 11.738 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 12.517 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 12.527 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 12.918 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 13.246 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 13.246 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 13.252 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 12.517 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 12.920 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 12.925 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 8.859 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 8.869 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 9.260 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 9.588 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 9.588 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 9.594 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 8.859 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 9.262 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 9.267 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 12.517    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 12.527    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 12.918    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 13.246    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 13.246    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 13.252    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 12.517    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 12.920    ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 12.925    ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 8.859     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 8.869     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 9.260     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 9.588     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 9.588     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 9.594     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 8.859     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 9.262     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 9.267     ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; i_clk_50 ; -5.341 ; -1821.386     ;
; w_cpuClk ; -4.791 ; -464.250      ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; i_clk_50 ; -0.790 ; -1.678        ;
; w_cpuClk ; -0.442 ; -0.884        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; i_clk_50 ; 0.073 ; 0.000         ;
; w_cpuClk ; 0.168 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; w_cpuClk ; 0.611 ; 0.000         ;
; i_clk_50 ; 0.683 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; i_clk_50 ; -2.000 ; -2177.732          ;
; w_cpuClk ; -0.500 ; -175.000           ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clk_50'                                                                                                                                                                                                                                                   ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.341 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.406      ;
; -5.327 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.062      ; 6.388      ;
; -5.324 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.401      ;
; -5.312 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.377      ;
; -5.303 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.380      ;
; -5.299 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 6.395      ;
; -5.294 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 6.369      ;
; -5.293 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.094      ; 6.386      ;
; -5.283 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 6.368      ;
; -5.281 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 6.377      ;
; -5.278 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 6.359      ;
; -5.276 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.094      ; 6.369      ;
; -5.251 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.316      ;
; -5.237 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.062      ; 6.298      ;
; -5.234 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.299      ;
; -5.234 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.311      ;
; -5.233 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.298      ;
; -5.225 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.290      ;
; -5.224 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.062      ; 6.285      ;
; -5.222 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.299      ;
; -5.222 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.287      ;
; -5.221 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.298      ;
; -5.221 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.298      ;
; -5.220 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.062      ; 6.281      ;
; -5.217 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 6.286      ;
; -5.214 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.062      ; 6.275      ;
; -5.213 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.290      ;
; -5.209 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 6.305      ;
; -5.205 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.270      ;
; -5.204 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 6.279      ;
; -5.203 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.268      ;
; -5.203 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.094      ; 6.296      ;
; -5.200 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 6.281      ;
; -5.195 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 6.270      ;
; -5.194 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.259      ;
; -5.193 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 6.289      ;
; -5.193 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 6.268      ;
; -5.193 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 6.278      ;
; -5.191 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 6.287      ;
; -5.191 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.062      ; 6.252      ;
; -5.188 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.265      ;
; -5.188 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 6.257      ;
; -5.188 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 6.269      ;
; -5.188 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.265      ;
; -5.186 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.094      ; 6.279      ;
; -5.184 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 6.280      ;
; -5.183 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 6.258      ;
; -5.182 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.094      ; 6.275      ;
; -5.181 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 6.266      ;
; -5.180 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.094      ; 6.273      ;
; -5.179 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.094      ; 6.272      ;
; -5.179 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 6.260      ;
; -5.178 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 6.263      ;
; -5.176 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 6.272      ;
; -5.176 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.241      ;
; -5.175 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.101      ; 6.275      ;
; -5.173 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.062      ; 6.234      ;
; -5.170 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 6.255      ;
; -5.170 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.080      ; 6.249      ;
; -5.169 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.098      ; 6.266      ;
; -5.167 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.244      ;
; -5.166 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 6.247      ;
; -5.163 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 6.259      ;
; -5.160 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 6.235      ;
; -5.159 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.090      ; 6.248      ;
; -5.158 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 6.233      ;
; -5.157 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 6.238      ;
; -5.157 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.101      ; 6.257      ;
; -5.157 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.094      ; 6.250      ;
; -5.154 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 6.239      ;
; -5.152 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.098      ; 6.249      ;
; -5.151 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 6.236      ;
; -5.150 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.215      ;
; -5.147 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.086      ; 6.232      ;
; -5.145 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 6.241      ;
; -5.144 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.209      ;
; -5.143 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.208      ;
; -5.142 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.082      ; 6.223      ;
; -5.140 ; SBCTextDisplayRGB:VDU|startAddr[7] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.094      ; 6.233      ;
; -5.136 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.062      ; 6.197      ;
; -5.135 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.200      ;
; -5.134 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.062      ; 6.195      ;
; -5.133 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.210      ;
; -5.132 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.209      ;
; -5.131 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.208      ;
; -5.131 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.208      ;
; -5.130 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.062      ; 6.191      ;
; -5.124 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.062      ; 6.185      ;
; -5.121 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.186      ;
; -5.112 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.078      ; 6.189      ;
; -5.110 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 6.179      ;
; -5.109 ; SBCTextDisplayRGB:VDU|charHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.070      ; 6.178      ;
; -5.108 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 6.204      ;
; -5.105 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 6.180      ;
; -5.104 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.169      ;
; -5.104 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.169      ;
; -5.103 ; SBCTextDisplayRGB:VDU|startAddr[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 6.178      ;
; -5.103 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.097      ; 6.199      ;
; -5.103 ; SBCTextDisplayRGB:VDU|startAddr[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.076      ; 6.178      ;
; -5.102 ; SBCTextDisplayRGB:VDU|startAddr[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg4 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.066      ; 6.167      ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClk'                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.791 ; T65:CPU|MCycle[0]                                                                                                    ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.022      ; 5.845      ;
; -4.744 ; T65:CPU|IR[4]                                                                                                        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.155     ; 5.621      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg0   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg1   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg2   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg3   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg4   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg5   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg6   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg7   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg8   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg9   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg10  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.741 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg11  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.759     ; 5.014      ;
; -4.730 ; T65:CPU|MCycle[1]                                                                                                    ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.022      ; 5.784      ;
; -4.713 ; T65:CPU|IR[1]                                                                                                        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.094     ; 5.651      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg0   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg1   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg2   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg3   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg4   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg5   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg6   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg7   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg8   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg9   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg10  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.703 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg11  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.774     ; 4.961      ;
; -4.696 ; T65:CPU|IR[3]                                                                                                        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.094     ; 5.634      ;
; -4.669 ; T65:CPU|PC[11]                                                                                                       ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.280     ; 5.421      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg0  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg1  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg2  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg3  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg4  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg5  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg6  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg7  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg8  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg9  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg10 ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.650 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg11 ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.745     ; 4.937      ;
; -4.648 ; T65:CPU|MCycle[2]                                                                                                    ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.022      ; 5.702      ;
; -4.646 ; T65:CPU|MCycle[0]                                                                                                    ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 5.811      ;
; -4.632 ; T65:CPU|IR[0]                                                                                                        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.094     ; 5.570      ;
; -4.627 ; T65:CPU|IR[7]                                                                                                        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.778     ; 4.881      ;
; -4.627 ; T65:CPU|IR[5]                                                                                                        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.778     ; 4.881      ;
; -4.623 ; T65:CPU|Set_Addr_To_r[0]                                                                                             ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.120     ; 5.535      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg0   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg1   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg2   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg3   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg4   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg5   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg6   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg7   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg8   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg9   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg10  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.622 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg11  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.766     ; 4.888      ;
; -4.611 ; T65:CPU|PC[9]                                                                                                        ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.280     ; 5.363      ;
; -4.599 ; T65:CPU|IR[4]                                                                                                        ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.044     ; 5.587      ;
; -4.597 ; T65:CPU|MCycle[0]                                                                                                    ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 5.762      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg0   ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg1   ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg2   ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg3   ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg4   ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg5   ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg6   ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg7   ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg8   ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg9   ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg10  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.596 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a8~porta_address_reg11  ; T65:CPU|BAL[7] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.648     ; 4.980      ;
; -4.585 ; T65:CPU|MCycle[1]                                                                                                    ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 5.750      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg0   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg1   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg2   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg3   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg4   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg5   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg6   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg7   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg8   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg9   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg10  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.584 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg11  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.770     ; 4.846      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg0   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg1   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg2   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg3   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg4   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg5   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg6   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg7   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg8   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg9   ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg10  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
; -4.577 ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg11  ; T65:CPU|BAL[6] ; i_clk_50     ; w_cpuClk    ; 1.000        ; -0.746     ; 4.863      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clk_50'                                                                                                                                                                                                                  ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.790 ; w_cpuClk                               ; SBCTextDisplayRGB:VDU|func_reset                                                                                     ; w_cpuClk     ; i_clk_50    ; 0.000        ; 1.415      ; 0.918      ;
; -0.599 ; w_cpuClk                               ; bufferedUART:UART|func_reset                                                                                         ; w_cpuClk     ; i_clk_50    ; 0.000        ; 1.442      ; 1.136      ;
; -0.290 ; w_cpuClk                               ; SBCTextDisplayRGB:VDU|func_reset                                                                                     ; w_cpuClk     ; i_clk_50    ; -0.500       ; 1.415      ; 0.918      ;
; -0.249 ; T65:CPU|R_W_n_i                        ; SBCTextDisplayRGB:VDU|func_reset                                                                                     ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.711      ; 0.614      ;
; -0.229 ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|address_reg_a[0]                  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.582      ; 0.505      ;
; -0.099 ; w_cpuClk                               ; bufferedUART:UART|func_reset                                                                                         ; w_cpuClk     ; i_clk_50    ; -0.500       ; 1.442      ; 1.136      ;
; -0.032 ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.771      ; 0.877      ;
; -0.022 ; T65:CPU|AD[5]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a13~porta_address_reg5  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.924      ; 1.040      ;
; -0.009 ; T65:CPU|Set_Addr_To_r[0]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|address_reg_a[0]                  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.582      ; 0.725      ;
; -0.006 ; T65:CPU|AD[5]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a3~porta_address_reg5   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.928      ; 1.060      ;
; -0.001 ; T65:CPU|BAL[1]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.769      ; 0.906      ;
; 0.061  ; T65:CPU|AD[4]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg4  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.911      ; 1.110      ;
; 0.063  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.785      ; 0.986      ;
; 0.072  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.785      ; 0.995      ;
; 0.086  ; T65:CPU|R_W_n_i                        ; bufferedUART:UART|func_reset                                                                                         ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.738      ; 0.976      ;
; 0.090  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.795      ; 1.023      ;
; 0.091  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.799      ; 1.028      ;
; 0.098  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.770      ; 1.006      ;
; 0.098  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a13~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.783      ; 1.019      ;
; 0.103  ; T65:CPU|BAL[1]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.783      ; 1.024      ;
; 0.106  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a3~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.787      ; 1.031      ;
; 0.109  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.791      ; 1.038      ;
; 0.110  ; T65:CPU|AD[5]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a12~porta_address_reg5  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.934      ; 1.182      ;
; 0.112  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg11  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.626      ; 0.876      ;
; 0.121  ; T65:CPU|BAL[1]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.793      ; 1.052      ;
; 0.122  ; T65:CPU|BAL[1]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a0~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.797      ; 1.057      ;
; 0.123  ; T65:CPU|AD[5]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a5~porta_address_reg5   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.935      ; 1.196      ;
; 0.129  ; T65:CPU|BAL[1]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.768      ; 1.035      ;
; 0.129  ; T65:CPU|BAL[1]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a13~porta_address_reg1  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.781      ; 1.048      ;
; 0.136  ; T65:CPU|BAH[4]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|address_reg_a[0]                  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.469      ; 0.757      ;
; 0.137  ; T65:CPU|BAL[1]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a3~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.785      ; 1.060      ;
; 0.140  ; T65:CPU|BAL[1]                         ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a9~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.789      ; 1.067      ;
; 0.144  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a13~porta_address_reg11 ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.638      ; 0.920      ;
; 0.152  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a3~porta_address_reg11  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.642      ; 0.932      ;
; 0.166  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg2  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.640      ; 0.944      ;
; 0.193  ; T65:CPU|AD[1]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a6~porta_address_reg1   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.791      ; 1.122      ;
; 0.196  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg10  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.626      ; 0.960      ;
; 0.196  ; T65:CPU|AD[4]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a1~porta_address_reg4   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.912      ; 1.246      ;
; 0.197  ; T65:CPU|AD[5]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a6~porta_address_reg5   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.932      ; 1.267      ;
; 0.198  ; T65:CPU|AD[4]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg4  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.926      ; 1.262      ;
; 0.201  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a6~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.791      ; 1.130      ;
; 0.202  ; T65:CPU|AD[4]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a6~porta_address_reg4   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.932      ; 1.272      ;
; 0.205  ; T65:CPU|AD[4]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg4   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.936      ; 1.279      ;
; 0.211  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a11~porta_address_reg9  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.640      ; 0.989      ;
; 0.214  ; T65:CPU|Set_Addr_To_r[1]               ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg11 ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.625      ; 0.977      ;
; 0.214  ; T65:CPU|AD[2]                          ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a2~porta_address_reg2   ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.795      ; 1.147      ;
; 0.214  ; T65:CPU|S[4]                           ; M6502_BASIC_ROM:ROM|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ram_block1a10~porta_address_reg4  ; w_cpuClk     ; i_clk_50    ; 0.000        ; 0.812      ; 1.164      ;
; 0.215  ; SBCTextDisplayRGB:VDU|hActive          ; SBCTextDisplayRGB:VDU|hActive                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|vActive          ; SBCTextDisplayRGB:VDU|vActive                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[0]  ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[1]  ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[2]  ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|charScanLine[3]  ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[0]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[1]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[2]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[3]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[4]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[5]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[6]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[7]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[8]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]  ; SBCTextDisplayRGB:VDU|kbWriteTimer[9]                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[10] ; SBCTextDisplayRGB:VDU|kbWriteTimer[10]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[11] ; SBCTextDisplayRGB:VDU|kbWriteTimer[11]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[12] ; SBCTextDisplayRGB:VDU|kbWriteTimer[12]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[13] ; SBCTextDisplayRGB:VDU|kbWriteTimer[13]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[14] ; SBCTextDisplayRGB:VDU|kbWriteTimer[14]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[15] ; SBCTextDisplayRGB:VDU|kbWriteTimer[15]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[16] ; SBCTextDisplayRGB:VDU|kbWriteTimer[16]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[17] ; SBCTextDisplayRGB:VDU|kbWriteTimer[17]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[18] ; SBCTextDisplayRGB:VDU|kbWriteTimer[18]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[19] ; SBCTextDisplayRGB:VDU|kbWriteTimer[19]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[20] ; SBCTextDisplayRGB:VDU|kbWriteTimer[20]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[21] ; SBCTextDisplayRGB:VDU|kbWriteTimer[21]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[22] ; SBCTextDisplayRGB:VDU|kbWriteTimer[22]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[24] ; SBCTextDisplayRGB:VDU|kbWriteTimer[24]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[25] ; SBCTextDisplayRGB:VDU|kbWriteTimer[25]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]   ; SBCTextDisplayRGB:VDU|ps2ClkCount[2]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]   ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]   ; SBCTextDisplayRGB:VDU|ps2ClkCount[3]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]   ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Caps          ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Scroll        ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3] ; SBCTextDisplayRGB:VDU|ps2WriteByte2[3]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Num           ; SBCTextDisplayRGB:VDU|ps2Num                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWRParity       ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2DataOut       ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Shift         ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbWriteTimer[23] ; SBCTextDisplayRGB:VDU|kbWriteTimer[23]                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2ClkFiltered   ; SBCTextDisplayRGB:VDU|ps2ClkFiltered                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|n_kbWR           ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|FNkeysSig[1]     ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbInPointer[0]   ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbInPointer[1]   ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbInPointer[2]   ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|ps2Ctrl          ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|FNkeysSig[2]     ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Toggle_On_FN_Key:FNKey2Toggle|loopback ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; w_serialClkCount[1]                    ; w_serialClkCount[1]                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClk'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.442 ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|txByteWritten        ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.708      ; 0.418      ;
; -0.130 ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteWritten  ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.611      ; 0.633      ;
; -0.129 ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.654      ; 0.677      ;
; -0.124 ; T65:CPU|MCycle[1]                      ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.770      ; 0.798      ;
; -0.059 ; T65:CPU|IR[3]                          ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.683      ; 0.776      ;
; 0.095  ; T65:CPU|MCycle[0]                      ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.770      ; 1.017      ;
; 0.117  ; T65:CPU|S[1]                           ; T65:CPU|BusA_r[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.838      ; 1.107      ;
; 0.176  ; T65:CPU|IR[1]                          ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.683      ; 1.011      ;
; 0.215  ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|MCycle[2]                      ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|P[7]                           ; T65:CPU|P[7]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:CPU|RstCycle                       ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.367      ;
; 0.222  ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.681      ; 1.055      ;
; 0.248  ; bufferedUART:UART|rxReadPointer[5]     ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.400      ;
; 0.255  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.606      ; 1.013      ;
; 0.255  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.606      ; 1.013      ;
; 0.255  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.606      ; 1.013      ;
; 0.255  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.606      ; 1.013      ;
; 0.255  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.606      ; 1.013      ;
; 0.255  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.606      ; 1.013      ;
; 0.255  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.606      ; 1.013      ;
; 0.255  ; SBCTextDisplayRGB:VDU|dispByteSent     ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.606      ; 1.013      ;
; 0.255  ; T65:CPU|IR[0]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.664      ; 1.071      ;
; 0.277  ; T65:CPU|IR[0]                          ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.664      ; 1.093      ;
; 0.278  ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.683      ; 1.113      ;
; 0.293  ; T65:CPU|PC[15]                         ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.029      ; 1.474      ;
; 0.319  ; T65:CPU|X[7]                           ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.541      ; 1.012      ;
; 0.325  ; T65:CPU|IR[0]                          ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.681      ; 1.158      ;
; 0.331  ; T65:CPU|MCycle[1]                      ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.780      ; 1.263      ;
; 0.337  ; T65:CPU|DL[0]                          ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.427      ; 1.916      ;
; 0.338  ; T65:CPU|S[2]                           ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.486      ; 1.976      ;
; 0.350  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.298      ; 1.800      ;
; 0.350  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[6]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.298      ; 1.800      ;
; 0.350  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|controlReg[7]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.298      ; 1.800      ;
; 0.368  ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[3]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.520      ;
; 0.374  ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[4]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; T65:CPU|MCycle[0]                      ; T65:CPU|MCycle[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; T65:CPU|S[3]                           ; T65:CPU|BusA_r[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.838      ; 1.367      ;
; 0.381  ; T65:CPU|X[3]                           ; T65:CPU|BusA_r[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.533      ;
; 0.407  ; T65:CPU|S[6]                           ; T65:CPU|BusA_r[6]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.838      ; 1.397      ;
; 0.411  ; SBCTextDisplayRGB:VDU|kbBuffer~30      ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.556      ; 0.619      ;
; 0.416  ; T65:CPU|IR[4]                          ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.620      ; 1.188      ;
; 0.427  ; T65:CPU|Set_Addr_To_r[1]               ; T65:CPU|BAL[0]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.627      ; 1.206      ;
; 0.428  ; T65:CPU|IR[0]                          ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.683      ; 1.263      ;
; 0.428  ; T65:CPU|PC[2]                          ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.410      ; 1.990      ;
; 0.435  ; T65:CPU|DL[0]                          ; T65:CPU|PC[0]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.017      ; 0.604      ;
; 0.436  ; T65:CPU|DL[7]                          ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.317      ; 1.905      ;
; 0.439  ; bufferedUART:UART|rxBuffer~105         ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.599      ; 0.690      ;
; 0.447  ; T65:CPU|PC[10]                         ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.300      ; 1.899      ;
; 0.452  ; T65:CPU|BAL[3]                         ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.664      ; 1.268      ;
; 0.455  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.299      ; 1.906      ;
; 0.455  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.299      ; 1.906      ;
; 0.455  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.299      ; 1.906      ;
; 0.455  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.299      ; 1.906      ;
; 0.455  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.299      ; 1.906      ;
; 0.455  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.299      ; 1.906      ;
; 0.455  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.299      ; 1.906      ;
; 0.456  ; T65:CPU|PC[12]                         ; bufferedUART:UART|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.185      ; 1.793      ;
; 0.456  ; T65:CPU|MCycle[2]                      ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.780      ; 1.388      ;
; 0.462  ; T65:CPU|IR[1]                          ; T65:CPU|P[6]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.678      ; 1.292      ;
; 0.464  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteWritten        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.299      ; 1.915      ;
; 0.464  ; T65:CPU|Set_Addr_To_r[1]               ; bufferedUART:UART|txByteLatch[7]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.299      ; 1.915      ;
; 0.468  ; T65:CPU|S[5]                           ; T65:CPU|BusA_r[5]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.834      ; 1.454      ;
; 0.470  ; T65:CPU|IR[1]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.664      ; 1.286      ;
; 0.470  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.622      ;
; 0.472  ; T65:CPU|IR[2]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.664      ; 1.288      ;
; 0.475  ; T65:CPU|MCycle[1]                      ; T65:CPU|MCycle[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.627      ;
; 0.481  ; bufferedUART:UART|txByteSent           ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.595      ; 0.728      ;
; 0.487  ; T65:CPU|IR[4]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.603      ; 1.242      ;
; 0.490  ; T65:CPU|S[2]                           ; T65:CPU|BusA_r[2]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.838      ; 1.480      ;
; 0.498  ; T65:CPU|IR[3]                          ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.654      ; 1.304      ;
; 0.500  ; T65:CPU|PC[8]                          ; bufferedUART:UART|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.185      ; 1.837      ;
; 0.506  ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[4]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.658      ;
; 0.514  ; bufferedUART:UART|rxReadPointer[4]     ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.666      ;
; 0.518  ; T65:CPU|P[2]                           ; T65:CPU|P[2]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.670      ;
; 0.520  ; T65:CPU|BAH[3]                         ; T65:CPU|BAH[3]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.672      ;
; 0.522  ; T65:CPU|S[1]                           ; bufferedUART:UART|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.486      ; 2.160      ;
; 0.522  ; T65:CPU|Write_Data_r[2]                ; SBCTextDisplayRGB:VDU|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.551      ; 1.225      ;
; 0.529  ; SBCTextDisplayRGB:VDU|kbBuffer~32      ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.562      ; 0.743      ;
; 0.531  ; T65:CPU|X[1]                           ; T65:CPU|BusA_r[1]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; T65:CPU|DL[4]                          ; T65:CPU|PC[4]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.017      ; 0.702      ;
; 0.535  ; T65:CPU|IR[3]                          ; T65:CPU|P[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.683      ; 1.370      ;
; 0.537  ; T65:CPU|P[1]                           ; T65:CPU|P[1]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.689      ;
; 0.541  ; bufferedUART:UART|rxReadPointer[3]     ; bufferedUART:UART|rxReadPointer[5]     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.693      ;
; 0.544  ; T65:CPU|IR[6]                          ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.003     ; 0.693      ;
; 0.544  ; T65:CPU|MCycle[2]                      ; T65:CPU|IR[7]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.800      ; 1.496      ;
; 0.544  ; T65:CPU|MCycle[2]                      ; T65:CPU|IR[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.800      ; 1.496      ;
; 0.544  ; T65:CPU|MCycle[2]                      ; T65:CPU|IR[5]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.800      ; 1.496      ;
; 0.545  ; T65:CPU|DL[6]                          ; T65:CPU|PC[6]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.017      ; 0.714      ;
; 0.546  ; T65:CPU|DL[1]                          ; T65:CPU|PC[1]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.017      ; 0.715      ;
; 0.549  ; T65:CPU|DL[2]                          ; T65:CPU|PC[2]                          ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.017      ; 0.718      ;
; 0.562  ; T65:CPU|MCycle[2]                      ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.799      ; 1.513      ;
; 0.565  ; T65:CPU|P[2]                           ; bufferedUART:UART|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.644      ; 1.361      ;
; 0.571  ; T65:CPU|IR[0]                          ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.683      ; 1.406      ;
; 0.574  ; T65:CPU|P[3]                           ; T65:CPU|P[3]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.726      ;
; 0.577  ; T65:CPU|IR[3]                          ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.664      ; 1.393      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_clk_50'                                                                                                                ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.073 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.956      ;
; 0.073 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.956      ;
; 0.073 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.956      ;
; 0.073 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.956      ;
; 0.073 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.956      ;
; 0.073 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.003     ; 0.956      ;
; 0.094 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.939      ;
; 0.094 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.939      ;
; 0.094 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.939      ;
; 0.094 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.939      ;
; 0.094 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.939      ;
; 0.094 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.939      ;
; 0.094 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.939      ;
; 0.094 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.939      ;
; 0.094 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.939      ;
; 0.107 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.926      ;
; 0.107 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.926      ;
; 0.107 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.926      ;
; 0.107 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.926      ;
; 0.107 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.001      ; 0.926      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.835      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.835      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.835      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.835      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.835      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.834      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.000      ; 0.835      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.834      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.834      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.834      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.834      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.834      ;
; 0.197 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.001     ; 0.834      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'w_cpuClk'                                                                                                                         ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.168 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.594      ; 0.958      ;
; 0.168 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.594      ; 0.958      ;
; 0.168 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.594      ; 0.958      ;
; 0.170 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.595      ; 0.957      ;
; 0.170 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.595      ; 0.957      ;
; 0.170 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.595      ; 0.957      ;
; 0.269 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.557      ; 0.820      ;
; 0.269 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.557      ; 0.820      ;
; 0.269 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.557      ; 0.820      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'w_cpuClk'                                                                                                                          ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.611 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.557      ; 0.820      ;
; 0.611 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.557      ; 0.820      ;
; 0.611 ; SBCTextDisplayRGB:VDU|func_reset ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.557      ; 0.820      ;
; 0.710 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.595      ; 0.957      ;
; 0.710 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.595      ; 0.957      ;
; 0.710 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.595      ; 0.957      ;
; 0.712 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.594      ; 0.958      ;
; 0.712 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.594      ; 0.958      ;
; 0.712 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.594      ; 0.958      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_clk_50'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.835      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.835      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.835      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.835      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.835      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.834      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.000      ; 0.835      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.834      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.834      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.834      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.834      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.834      ;
; 0.683 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.001     ; 0.834      ;
; 0.773 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.926      ;
; 0.773 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.926      ;
; 0.773 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.926      ;
; 0.773 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.926      ;
; 0.773 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.926      ;
; 0.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.939      ;
; 0.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.939      ;
; 0.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.939      ;
; 0.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.939      ;
; 0.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.939      ;
; 0.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.939      ;
; 0.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.939      ;
; 0.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.939      ;
; 0.786 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.001      ; 0.939      ;
; 0.807 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.956      ;
; 0.807 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.956      ;
; 0.807 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.956      ;
; 0.807 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.956      ;
; 0.807 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.956      ;
; 0.807 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; -0.003     ; 0.956      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clk_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_clk_50 ; Rise       ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClk'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; SBCTextDisplayRGB:VDU|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ABC[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|AD[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|AD[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|ALU_Op_r[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; T65:CPU|BAH[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; T65:CPU|BAH[6]                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; 4.198 ; 4.198 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; 3.205 ; 3.205 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 2.996 ; 2.996 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 2.350 ; 2.350 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; 5.839 ; 5.839 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 5.124 ; 5.124 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 5.730 ; 5.730 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 5.839 ; 5.839 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 5.620 ; 5.620 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 5.367 ; 5.367 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 5.052 ; 5.052 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 5.345 ; 5.345 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 4.810 ; 4.810 ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; -2.381 ; -2.381 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; -2.190 ; -2.190 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -2.075 ; -2.075 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -2.230 ; -2.230 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; -2.634 ; -2.634 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -2.707 ; -2.707 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -3.497 ; -3.497 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -3.412 ; -3.412 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -3.541 ; -3.541 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -3.569 ; -3.569 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -3.098 ; -3.098 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -3.389 ; -3.389 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -2.634 ; -2.634 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 3.470 ; 3.470 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 3.465 ; 3.465 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 4.039 ; 4.039 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 3.919 ; 3.919 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 3.814 ; 3.814 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 3.995 ; 3.995 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 3.839 ; 3.839 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 3.732 ; 3.732 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 3.835 ; 3.835 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 3.820 ; 3.820 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 3.959 ; 3.959 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 3.928 ; 3.928 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 5.842 ; 5.842 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 4.922 ; 4.922 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 5.145 ; 5.145 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 5.492 ; 5.492 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 5.109 ; 5.109 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 5.321 ; 5.321 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 5.477 ; 5.477 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 5.435 ; 5.435 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 5.842 ; 5.842 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 5.176 ; 5.176 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 5.716 ; 5.716 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 5.930 ; 5.930 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 5.381 ; 5.381 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 4.701 ; 4.701 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 4.722 ; 4.722 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 4.623 ; 4.623 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 5.161 ; 5.161 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 5.375 ; 5.375 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 5.335 ; 5.335 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 5.171 ; 5.171 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 5.381 ; 5.381 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 4.758 ; 4.758 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 4.488 ; 4.488 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 4.300 ; 4.300 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 4.642 ; 4.642 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 4.650 ; 4.650 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 4.552 ; 4.552 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 4.661 ; 4.661 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 4.912 ; 4.912 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;       ; 3.447 ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;       ; 3.987 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;       ; 4.201 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 3.470 ; 3.470 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 3.465 ; 3.465 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 4.039 ; 4.039 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 3.919 ; 3.919 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 3.814 ; 3.814 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 3.995 ; 3.995 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 3.839 ; 3.839 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 3.732 ; 3.732 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 3.835 ; 3.835 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 3.820 ; 3.820 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 3.959 ; 3.959 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 3.928 ; 3.928 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 3.804 ; 3.804 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 3.924 ; 3.924 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 4.278 ; 4.278 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 3.804 ; 3.804 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 4.196 ; 4.196 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 3.920 ; 3.920 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 4.439 ; 4.439 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 4.119 ; 4.119 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 4.162 ; 4.162 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 3.447 ; 4.269 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 3.636 ; 3.636 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 3.871 ; 3.871 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 3.375 ; 3.375 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 3.687 ; 3.687 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 3.375 ; 3.375 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 3.731 ; 3.731 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 3.798 ; 3.798 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 3.939 ; 3.939 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 3.701 ; 3.701 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 3.788 ; 3.788 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 4.078 ; 4.078 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 4.257 ; 4.257 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 3.899 ; 3.899 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 3.893 ; 3.893 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 3.945 ; 3.945 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 4.142 ; 4.142 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 3.877 ; 3.877 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 4.259 ; 4.259 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 4.265 ; 4.265 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;       ; 3.447 ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;       ; 3.987 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;       ; 4.201 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 4.663 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.673 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 4.798 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 4.889 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 4.889 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 4.893 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 4.663 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 4.793 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 4.799 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 3.484 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 3.494 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 3.619 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 3.710 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 3.710 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 3.714 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 3.484 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 3.614 ;      ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 3.620 ;      ; Rise       ; w_cpuClk        ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 4.663     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 4.673     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 4.798     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 4.889     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 4.889     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 4.893     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 4.663     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 4.793     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 4.799     ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClk   ; 3.484     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 3.494     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 3.619     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 3.710     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 3.710     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 3.714     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 3.484     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 3.614     ;           ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 3.620     ;           ; Rise       ; w_cpuClk        ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -19.039   ; -2.051 ; -1.331   ; -0.160  ; -2.567              ;
;  i_clk_50        ; -19.039   ; -0.790 ; -1.331   ; 0.683   ; -2.567              ;
;  w_cpuClk        ; -17.938   ; -2.051 ; 0.168    ; -0.160  ; -0.742              ;
; Design-wide TNS  ; -9810.084 ; -4.252 ; -38.08   ; -0.48   ; -3362.525           ;
;  i_clk_50        ; -7941.920 ; -1.678 ; -38.080  ; 0.000   ; -3102.825           ;
;  w_cpuClk        ; -1868.164 ; -3.727 ; 0.000    ; -0.480  ; -259.700            ;
+------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; 10.900 ; 10.900 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; 7.838  ; 7.838  ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; 7.098  ; 7.098  ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; 5.408  ; 5.408  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; 15.579 ; 15.579 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; 13.198 ; 13.198 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; 15.020 ; 15.020 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; 15.579 ; 15.579 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; 14.976 ; 14.976 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; 14.147 ; 14.147 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; 13.261 ; 13.261 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; 14.221 ; 14.221 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; 12.474 ; 12.474 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_n_reset          ; i_clk_50   ; -2.381 ; -2.381 ; Rise       ; i_clk_50        ;
; i_rxd              ; i_clk_50   ; -2.190 ; -2.190 ; Rise       ; i_clk_50        ;
; io_ps2Clk          ; i_clk_50   ; -2.075 ; -2.075 ; Rise       ; i_clk_50        ;
; io_ps2Data         ; i_clk_50   ; -2.230 ; -2.230 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]  ; w_cpuClk   ; -2.634 ; -2.634 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0] ; w_cpuClk   ; -2.707 ; -2.707 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1] ; w_cpuClk   ; -3.497 ; -3.497 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2] ; w_cpuClk   ; -3.412 ; -3.412 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3] ; w_cpuClk   ; -3.541 ; -3.541 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4] ; w_cpuClk   ; -3.569 ; -3.569 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5] ; w_cpuClk   ; -3.098 ; -3.098 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6] ; w_cpuClk   ; -3.389 ; -3.389 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7] ; w_cpuClk   ; -2.634 ; -2.634 ; Rise       ; w_cpuClk        ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 7.533  ; 7.533  ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 7.527  ; 7.527  ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 8.993  ; 8.993  ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 8.605  ; 8.605  ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 8.386  ; 8.386  ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 8.800  ; 8.800  ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 8.447  ; 8.447  ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 8.083  ; 8.083  ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 8.442  ; 8.442  ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 8.421  ; 8.421  ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 8.817  ; 8.817  ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 8.772  ; 8.772  ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 15.518 ; 15.518 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 12.648 ; 12.648 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 13.074 ; 13.074 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 14.464 ; 14.464 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 13.128 ; 13.128 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 14.003 ; 14.003 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 14.528 ; 14.528 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 14.303 ; 14.303 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 15.518 ; 15.518 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 14.218 ; 14.218 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 15.861 ; 15.861 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 16.760 ; 16.760 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 14.889 ; 14.889 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 12.824 ; 12.824 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 12.879 ; 12.879 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 12.559 ; 12.559 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 14.367 ; 14.367 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 14.823 ; 14.823 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 14.889 ; 14.889 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 14.313 ; 14.313 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 14.792 ; 14.792 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 12.752 ; 12.752 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 11.782 ; 11.782 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 11.247 ; 11.247 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 12.361 ; 12.361 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 12.614 ; 12.614 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 12.175 ; 12.175 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 12.702 ; 12.702 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 13.323 ; 13.323 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;        ; 9.196  ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;        ; 10.839 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;        ; 11.738 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_clk_50   ; 3.470 ; 3.470 ; Rise       ; i_clk_50        ;
; io_ps2Data            ; i_clk_50   ; 3.465 ; 3.465 ; Rise       ; i_clk_50        ;
; o_n_rts               ; i_clk_50   ; 4.039 ; 4.039 ; Rise       ; i_clk_50        ;
; o_txd                 ; i_clk_50   ; 3.919 ; 3.919 ; Rise       ; i_clk_50        ;
; o_vid_hSync           ; i_clk_50   ; 3.814 ; 3.814 ; Rise       ; i_clk_50        ;
; o_vid_vSync           ; i_clk_50   ; 3.995 ; 3.995 ; Rise       ; i_clk_50        ;
; videoB0               ; i_clk_50   ; 3.839 ; 3.839 ; Rise       ; i_clk_50        ;
; videoB1               ; i_clk_50   ; 3.732 ; 3.732 ; Rise       ; i_clk_50        ;
; videoG0               ; i_clk_50   ; 3.835 ; 3.835 ; Rise       ; i_clk_50        ;
; videoG1               ; i_clk_50   ; 3.820 ; 3.820 ; Rise       ; i_clk_50        ;
; videoR0               ; i_clk_50   ; 3.959 ; 3.959 ; Rise       ; i_clk_50        ;
; videoR1               ; i_clk_50   ; 3.928 ; 3.928 ; Rise       ; i_clk_50        ;
; io_extSRamData[*]     ; w_cpuClk   ; 3.804 ; 3.804 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[0]    ; w_cpuClk   ; 3.924 ; 3.924 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[1]    ; w_cpuClk   ; 4.278 ; 4.278 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[2]    ; w_cpuClk   ; 3.804 ; 3.804 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[3]    ; w_cpuClk   ; 4.196 ; 4.196 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[4]    ; w_cpuClk   ; 3.920 ; 3.920 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[5]    ; w_cpuClk   ; 4.439 ; 4.439 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[6]    ; w_cpuClk   ; 4.119 ; 4.119 ; Rise       ; w_cpuClk        ;
;  io_extSRamData[7]    ; w_cpuClk   ; 4.162 ; 4.162 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ; 3.447 ; 4.269 ; Rise       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ; 3.636 ; 3.636 ; Rise       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ; 3.871 ; 3.871 ; Rise       ; w_cpuClk        ;
; o_extSRamAddress[*]   ; w_cpuClk   ; 3.375 ; 3.375 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[0]  ; w_cpuClk   ; 3.687 ; 3.687 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[1]  ; w_cpuClk   ; 3.375 ; 3.375 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[2]  ; w_cpuClk   ; 3.731 ; 3.731 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[3]  ; w_cpuClk   ; 3.798 ; 3.798 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[4]  ; w_cpuClk   ; 3.939 ; 3.939 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[5]  ; w_cpuClk   ; 3.701 ; 3.701 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[6]  ; w_cpuClk   ; 3.788 ; 3.788 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[7]  ; w_cpuClk   ; 4.078 ; 4.078 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[8]  ; w_cpuClk   ; 4.257 ; 4.257 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[9]  ; w_cpuClk   ; 3.899 ; 3.899 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[10] ; w_cpuClk   ; 3.893 ; 3.893 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[11] ; w_cpuClk   ; 3.945 ; 3.945 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[12] ; w_cpuClk   ; 4.142 ; 4.142 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[13] ; w_cpuClk   ; 3.877 ; 3.877 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[14] ; w_cpuClk   ; 4.259 ; 4.259 ; Rise       ; w_cpuClk        ;
;  o_extSRamAddress[15] ; w_cpuClk   ; 4.265 ; 4.265 ; Rise       ; w_cpuClk        ;
; io_n_extSRamCS        ; w_cpuClk   ;       ; 3.447 ; Fall       ; w_cpuClk        ;
; io_n_extSRamOE        ; w_cpuClk   ;       ; 3.987 ; Fall       ; w_cpuClk        ;
; io_n_extSRamWE        ; w_cpuClk   ;       ; 4.201 ; Fall       ; w_cpuClk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 41141671 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 18458    ; 58       ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 3012     ; 0        ; 267      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 233277   ; 216      ; 435      ; 295      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 41141671 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 18458    ; 58       ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 3012     ; 0        ; 267      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 233277   ; 216      ; 435      ; 295      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 9        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 33       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 0        ; 0        ; 9        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 329   ; 329  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 406   ; 406  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jul 03 16:35:46 2020
Info: Command: quartus_sta M6502_VGA -c M6502_VGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6502_VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk_50 i_clk_50
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.039
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.039     -7941.920 i_clk_50 
    Info (332119):   -17.938     -1868.164 w_cpuClk 
Info (332146): Worst-case hold slack is -2.051
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.051        -3.727 w_cpuClk 
    Info (332119):    -0.525        -0.525 i_clk_50 
Info (332146): Worst-case recovery slack is -1.331
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.331       -38.080 i_clk_50 
    Info (332119):     0.378         0.000 w_cpuClk 
Info (332146): Worst-case removal slack is -0.160
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.160        -0.480 w_cpuClk 
    Info (332119):     1.666         0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -3102.825 i_clk_50 
    Info (332119):    -0.742      -259.700 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.341
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.341     -1821.386 i_clk_50 
    Info (332119):    -4.791      -464.250 w_cpuClk 
Info (332146): Worst-case hold slack is -0.790
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.790        -1.678 i_clk_50 
    Info (332119):    -0.442        -0.884 w_cpuClk 
Info (332146): Worst-case recovery slack is 0.073
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.073         0.000 i_clk_50 
    Info (332119):     0.168         0.000 w_cpuClk 
Info (332146): Worst-case removal slack is 0.611
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.611         0.000 w_cpuClk 
    Info (332119):     0.683         0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2177.732 i_clk_50 
    Info (332119):    -0.500      -175.000 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4586 megabytes
    Info: Processing ended: Fri Jul 03 16:35:49 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


