<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2018.3 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="39" Path="D:/ALL_Project/PCexp/Lab5_new/Lab5_new.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="47a94f8e968b4eda956f68aa2dbf14ee"/>
    <Option Name="Part" Val="xc7a100tcsg324-1"/>
    <Option Name="CompiledLibDir" Val="E:/../../Modeltech_pe_edu_10.4a/xilinx_lib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="E:/../../Modeltech_pe_edu_10.4a/xilinx_lib"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirXcelium" Val="$PCACHEDIR/compile_simlib/xcelium"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="ProjectType" Val="Default"/>
    <Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/>
    <Option Name="IPCachePermission" Val="read"/>
    <Option Name="IPCachePermission" Val="write"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PIPUSERFILESDIR"/>
    <Option Name="IPStaticSourceDir" Val="$PIPUSERFILESDIR/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="DSAVendor" Val="xilinx"/>
    <Option Name="DSANumComputeUnits" Val="16"/>
    <Option Name="WTXSimLaunchSim" Val="181"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="70"/>
    <Option Name="WTModelSimExportSim" Val="70"/>
    <Option Name="WTQuestaExportSim" Val="70"/>
    <Option Name="WTIesExportSim" Val="70"/>
    <Option Name="WTVcsExportSim" Val="70"/>
    <Option Name="WTRivieraExportSim" Val="70"/>
    <Option Name="WTActivehdlExportSim" Val="70"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
    <Option Name="XSimRadix" Val="hex"/>
    <Option Name="XSimTimeUnit" Val="ns"/>
    <Option Name="XSimArrayDisplayLimit" Val="64"/>
    <Option Name="XSimTraceLimit" Val="65536"/>
    <Option Name="SimTypes" Val="rtl"/>
    <Option Name="MEMEnableMemoryMapGeneration" Val="TRUE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/Analysis.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/Analysis.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/aludefines.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/aludefines.vh"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/EX/alu.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/EX/alu.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/defines.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/defines.vh"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/alu_decoder.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/alu_decoder.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/axi_wrap/axi_wrap.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/axi_wrap/axi_wrap.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/ram_wrap/axi_wrap_ram.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/ram_wrap/axi_wrap_ram.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/EX/branch_judge.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/EX/branch_judge.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/ID/branch_predict_1_sim_netlist.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/ID/branch_predict_1_sim_netlist.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/bridge_1x2.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/bridge_1x2.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/bridge_2x1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/bridge_2x1.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/cache.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/cache.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/CONFREG/confreg.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/CONFREG/confreg.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/MEM/cp0_reg.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/MEM/cp0_reg.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/cpu_axi_interface.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/cpu_axi_interface.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/d_cache_wt.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/d_cache_wt.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/d_sram_to_sram_like.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/d_sram_to_sram_like.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/datapath.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/datapath.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/EX/div_radix2.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/EX/div_radix2.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/PIPE/ex_mem.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/PIPE/ex_mem.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/MEM/exception.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/MEM/exception.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/hazard.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/hazard.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/MEM/hilo_reg.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/MEM/hilo_reg.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/i_cache.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/i_cache.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/i_sram_to_sram_like.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/i_sram_to_sram_like.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/PIPE/id_ex.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/PIPE/id_ex.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/PIPE/if_id.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/PIPE/if_id.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/ID/imm_ext.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/ID/imm_ext.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/inst_ascii_decoder.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/inst_ascii_decoder.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/ID/jump_predict.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/ID/jump_predict.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/main_decoder.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/main_decoder.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/MEM/mem_ctrl.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/MEM/mem_ctrl.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/PIPE/mem_wb.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/PIPE/mem_wb.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/mips_core.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/mips_core.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/mmu.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/mmu.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/mux4.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/mux4.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/mux8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/mux8.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/mycpu_top.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/mycpu_top.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/IF/pc_ctrl_1_sim_netlist.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/IF/pc_ctrl_1_sim_netlist.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/IF/pc_reg.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/IF/pc_reg.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/ID/regfile.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/ID/regfile.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/soc_axi_lite_top.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/soc_axi_lite_top.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/d_cache_wb.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/d_cache_wb.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/d_cache_wb_2way.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/d_cache_wb_2way.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/d_cache_wb_4way_fLRU.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/d_cache_wb_4way_fLRU.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/EX/div_self_align.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/EX/div_self_align.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/mux2.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/mux2.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/EX/my_mul.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/EX/my_mul.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/decoder3x8.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/decoder3x8.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/decoder2x4.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/decoder2x4.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/encoder4x2.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/myCPU/utils/encoder4x2.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/exp2/soft/cache_lab/obj/shell1/axi_ram.coe">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soft/cache_lab/obj/shell1/axi_ram.coe"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="soc_axi_lite_top"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/imports/run_vivado/soc_lite.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/run_vivado/soc_lite.xdc"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sim_1/imports/soc_axi_lite_loongson/testbench/mycpu_tb.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/testbench/mycpu_tb.v"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/tb_top_behav.wcfg">
        <FileInfo>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="tb_top"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SrcSet" Val="sources_1"/>
        <Option Name="XSimWcfgFile" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/run_vivado/mycpu_prj1/tb_top_behav.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/tb_top_behav.wcfg"/>
        <Option Name="xsim.simulate.log_all_signals" Val="true"/>
      </Config>
    </FileSet>
    <FileSet Name="utils_1" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
      <Filter Type="Utils"/>
      <Config>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="clk_pll" Type="BlockSrcs" RelSrcDir="$PSRCDIR/clk_pll">
      <File Path="$PSRCDIR/clk_pll/ip/clk_pll/clk_pll.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/xilinx_ip/clk_pll/clk_pll.xci"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="clk_pll"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="axi_ram" Type="BlockSrcs" RelSrcDir="$PSRCDIR/axi_ram">
      <File Path="$PSRCDIR/axi_ram/ip/axi_ram/axi_ram.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/xilinx_ip/axi_ram/axi_ram.xci"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="axi_ram"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="axi_crossbar_1x2" Type="BlockSrcs" RelSrcDir="$PSRCDIR/axi_crossbar_1x2">
      <File Path="$PSRCDIR/axi_crossbar_1x2/ip/axi_crossbar_1x2/axi_crossbar_1x2.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/xilinx_ip/axi_crossbar_1x2/axi_crossbar_1x2.xci"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="axi_crossbar_1x2"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="axi_clock_converter" Type="BlockSrcs" RelSrcDir="$PSRCDIR/axi_clock_converter">
      <File Path="$PSRCDIR/axi_clock_converter/ip/axi_clock_converter/axi_clock_converter.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/xilinx_ip/axi_clock_converter/axi_clock_converter.xci"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="axi_clock_converter"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="unsigned_mult" Type="BlockSrcs" RelSrcDir="$PSRCDIR/unsigned_mult">
      <File Path="$PSRCDIR/unsigned_mult/ip/unsigned_mult/unsigned_mult.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/xilinx_ip/unsigned_mult/unsigned_mult.xci"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="unsigned_mult"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="signed_mult" Type="BlockSrcs" RelSrcDir="$PSRCDIR/signed_mult">
      <File Path="$PSRCDIR/signed_mult/ip/signed_mult/signed_mult.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="E:/桌面/prjct_ComputerArchitecture-main/exp2/soc_axi_lite_loongson/rtl/xilinx_ip/signed_mult/signed_mult.xci"/>
          <Attr Name="ImportTime" Val="1606538673"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="signed_mult"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="10">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7a100tcsg324-1" ConstrsSet="constrs_1" Description="Higher performance designs, resource sharing is turned off, the global fanout guide is set to a lower number, FSM extraction forced to one-hot, LUT combining is disabled, equivalent registers are preserved, SRL are inferred  with a larger threshold" AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Flow_PerfOptimized_high" Flow="Vivado Synthesis 2018"/>
        <Step Id="synth_design">
          <Option Id="ResourceSharing">2</Option>
          <Option Id="NoCombineLuts">1</Option>
          <Option Id="RepFanoutThreshold">400</Option>
          <Option Id="FsmExtraction">1</Option>
          <Option Id="KeepEquivalentRegisters">1</Option>
          <Option Id="ShregMinSize">5</Option>
        </Step>
      </Strategy>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7a100tcsg324-1" ConstrsSet="constrs_1" Description="Uses multiple algorithms for optimization, placement, and routing to get potentially better results." AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" SynthRun="synth_1" IncludeInArchive="true" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Performance_Explore" Flow="Vivado Implementation 2018"/>
        <Step Id="init_design"/>
        <Step Id="opt_design">
          <Option Id="Directive">0</Option>
        </Step>
        <Step Id="power_opt_design"/>
        <Step Id="place_design">
          <Option Id="Directive">0</Option>
        </Step>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design" EnableStepBool="1">
          <Option Id="Directive">0</Option>
        </Step>
        <Step Id="route_design">
          <Option Id="Directive">0</Option>
        </Step>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
  </Runs>
  <Board/>
  <DashboardSummary Version="1" Minor="0">
    <Dashboards>
      <Dashboard Name="default_dashboard">
        <Gadgets>
          <Gadget Name="drc_1" Type="drc" Version="1" Row="2" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_drc_0 "/>
          </Gadget>
          <Gadget Name="methodology_1" Type="methodology" Version="1" Row="2" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_methodology_0 "/>
          </Gadget>
          <Gadget Name="power_1" Type="power" Version="1" Row="1" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_power_0 "/>
          </Gadget>
          <Gadget Name="timing_1" Type="timing" Version="1" Row="0" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_timing_summary_0 "/>
          </Gadget>
          <Gadget Name="utilization_1" Type="utilization" Version="1" Row="0" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="synth_1#synth_1_synth_report_utilization_0 "/>
            <GadgetParam Name="RUN.STEP" Type="string" Value="synth_design"/>
            <GadgetParam Name="RUN.TYPE" Type="string" Value="synthesis"/>
          </Gadget>
          <Gadget Name="utilization_2" Type="utilization" Version="1" Row="1" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_place_report_utilization_0 "/>
          </Gadget>
        </Gadgets>
      </Dashboard>
      <CurrentDashboard>default_dashboard</CurrentDashboard>
    </Dashboards>
  </DashboardSummary>
  <BootPmcSettings Version="1" Minor="0">
    <Parameters/>
  </BootPmcSettings>
</Project>
