Analysis & Synthesis report for FPGAdesign
Tue Jul 06 03:34:20 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |Modified16|MemController8:irammemc|state
 11. State Machine - |Modified16|MemController8:drammemc|state
 12. Registers Removed During Synthesis
 13. Removed Registers Triggering Further Register Optimizations
 14. General Register Statistics
 15. Inverted Register Statistics
 16. Registers Packed Into Inferred Megafunctions
 17. Multiplexer Restructuring Statistics (Restructuring Performed)
 18. Source assignments for IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|altsyncram_o3d2:altsyncram1
 19. Source assignments for DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|altsyncram_rmc2:altsyncram1
 20. Source assignments for core:core0|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_r701:auto_generated
 21. Source assignments for core:core1|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_s701:auto_generated
 22. Source assignments for core:core2|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_t701:auto_generated
 23. Source assignments for core:core3|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_u701:auto_generated
 24. Source assignments for core:core4|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_v701:auto_generated
 25. Source assignments for core:core5|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_0801:auto_generated
 26. Source assignments for core:core6|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_1801:auto_generated
 27. Source assignments for core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated
 28. Source assignments for core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated
 29. Source assignments for core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated
 30. Source assignments for core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated
 31. Source assignments for core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated
 32. Source assignments for core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated
 33. Source assignments for core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated
 34. Source assignments for core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated
 35. Source assignments for core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated
 36. Parameter Settings for User Entity Instance: PLL:PLL1|altpll:altpll_component
 37. Parameter Settings for User Entity Instance: IRAM:IRAM1|altsyncram:altsyncram_component
 38. Parameter Settings for User Entity Instance: DRAM:DRAM1|altsyncram:altsyncram_component
 39. Parameter Settings for User Entity Instance: MemController8:drammemc
 40. Parameter Settings for User Entity Instance: MemController8:irammemc
 41. Parameter Settings for User Entity Instance: core:core0
 42. Parameter Settings for User Entity Instance: core:core0|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 43. Parameter Settings for User Entity Instance: core:core0|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 44. Parameter Settings for User Entity Instance: core:core0|Module_RegF:CIDreg
 45. Parameter Settings for User Entity Instance: core:core0|Module_RegF:MCreg
 46. Parameter Settings for User Entity Instance: core:core1
 47. Parameter Settings for User Entity Instance: core:core1|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 48. Parameter Settings for User Entity Instance: core:core1|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 49. Parameter Settings for User Entity Instance: core:core1|Module_RegF:CIDreg
 50. Parameter Settings for User Entity Instance: core:core1|Module_RegF:MCreg
 51. Parameter Settings for User Entity Instance: core:core2
 52. Parameter Settings for User Entity Instance: core:core2|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 53. Parameter Settings for User Entity Instance: core:core2|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 54. Parameter Settings for User Entity Instance: core:core2|Module_RegF:CIDreg
 55. Parameter Settings for User Entity Instance: core:core2|Module_RegF:MCreg
 56. Parameter Settings for User Entity Instance: core:core3
 57. Parameter Settings for User Entity Instance: core:core3|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 58. Parameter Settings for User Entity Instance: core:core3|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 59. Parameter Settings for User Entity Instance: core:core3|Module_RegF:CIDreg
 60. Parameter Settings for User Entity Instance: core:core3|Module_RegF:MCreg
 61. Parameter Settings for User Entity Instance: core:core4
 62. Parameter Settings for User Entity Instance: core:core4|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 63. Parameter Settings for User Entity Instance: core:core4|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 64. Parameter Settings for User Entity Instance: core:core4|Module_RegF:CIDreg
 65. Parameter Settings for User Entity Instance: core:core4|Module_RegF:MCreg
 66. Parameter Settings for User Entity Instance: core:core5
 67. Parameter Settings for User Entity Instance: core:core5|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 68. Parameter Settings for User Entity Instance: core:core5|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 69. Parameter Settings for User Entity Instance: core:core5|Module_RegF:CIDreg
 70. Parameter Settings for User Entity Instance: core:core5|Module_RegF:MCreg
 71. Parameter Settings for User Entity Instance: core:core6
 72. Parameter Settings for User Entity Instance: core:core6|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 73. Parameter Settings for User Entity Instance: core:core6|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 74. Parameter Settings for User Entity Instance: core:core6|Module_RegF:CIDreg
 75. Parameter Settings for User Entity Instance: core:core6|Module_RegF:MCreg
 76. Parameter Settings for User Entity Instance: core:core7
 77. Parameter Settings for User Entity Instance: core:core7|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 78. Parameter Settings for User Entity Instance: core:core7|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 79. Parameter Settings for User Entity Instance: core:core7|Module_RegF:CIDreg
 80. Parameter Settings for User Entity Instance: core:core7|Module_RegF:MCreg
 81. Parameter Settings for User Entity Instance: core:core8
 82. Parameter Settings for User Entity Instance: core:core8|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 83. Parameter Settings for User Entity Instance: core:core8|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 84. Parameter Settings for User Entity Instance: core:core8|Module_RegF:CIDreg
 85. Parameter Settings for User Entity Instance: core:core8|Module_RegF:MCreg
 86. Parameter Settings for User Entity Instance: core:core9
 87. Parameter Settings for User Entity Instance: core:core9|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 88. Parameter Settings for User Entity Instance: core:core9|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 89. Parameter Settings for User Entity Instance: core:core9|Module_RegF:CIDreg
 90. Parameter Settings for User Entity Instance: core:core9|Module_RegF:MCreg
 91. Parameter Settings for User Entity Instance: core:core10
 92. Parameter Settings for User Entity Instance: core:core10|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 93. Parameter Settings for User Entity Instance: core:core10|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 94. Parameter Settings for User Entity Instance: core:core10|Module_RegF:CIDreg
 95. Parameter Settings for User Entity Instance: core:core10|Module_RegF:MCreg
 96. Parameter Settings for User Entity Instance: core:core11
 97. Parameter Settings for User Entity Instance: core:core11|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
 98. Parameter Settings for User Entity Instance: core:core11|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
 99. Parameter Settings for User Entity Instance: core:core11|Module_RegF:CIDreg
100. Parameter Settings for User Entity Instance: core:core11|Module_RegF:MCreg
101. Parameter Settings for User Entity Instance: core:core12
102. Parameter Settings for User Entity Instance: core:core12|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
103. Parameter Settings for User Entity Instance: core:core12|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
104. Parameter Settings for User Entity Instance: core:core12|Module_RegF:CIDreg
105. Parameter Settings for User Entity Instance: core:core12|Module_RegF:MCreg
106. Parameter Settings for User Entity Instance: core:core13
107. Parameter Settings for User Entity Instance: core:core13|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
108. Parameter Settings for User Entity Instance: core:core13|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
109. Parameter Settings for User Entity Instance: core:core13|Module_RegF:CIDreg
110. Parameter Settings for User Entity Instance: core:core13|Module_RegF:MCreg
111. Parameter Settings for User Entity Instance: core:core14
112. Parameter Settings for User Entity Instance: core:core14|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
113. Parameter Settings for User Entity Instance: core:core14|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
114. Parameter Settings for User Entity Instance: core:core14|Module_RegF:CIDreg
115. Parameter Settings for User Entity Instance: core:core14|Module_RegF:MCreg
116. Parameter Settings for User Entity Instance: core:core15
117. Parameter Settings for User Entity Instance: core:core15|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component
118. Parameter Settings for User Entity Instance: core:core15|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component
119. Parameter Settings for User Entity Instance: core:core15|Module_RegF:CIDreg
120. Parameter Settings for User Entity Instance: core:core15|Module_RegF:MCreg
121. Parameter Settings for Inferred Entity Instance: core:core0|Control_Unit:CU1|altsyncram:WideOr11_rtl_0
122. Parameter Settings for Inferred Entity Instance: core:core1|Control_Unit:CU1|altsyncram:WideOr11_rtl_0
123. Parameter Settings for Inferred Entity Instance: core:core2|Control_Unit:CU1|altsyncram:WideOr11_rtl_0
124. Parameter Settings for Inferred Entity Instance: core:core3|Control_Unit:CU1|altsyncram:WideOr11_rtl_0
125. Parameter Settings for Inferred Entity Instance: core:core4|Control_Unit:CU1|altsyncram:WideOr11_rtl_0
126. Parameter Settings for Inferred Entity Instance: core:core5|Control_Unit:CU1|altsyncram:WideOr11_rtl_0
127. Parameter Settings for Inferred Entity Instance: core:core6|Control_Unit:CU1|altsyncram:WideOr11_rtl_0
128. Parameter Settings for Inferred Entity Instance: core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0
129. Parameter Settings for Inferred Entity Instance: core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0
130. Parameter Settings for Inferred Entity Instance: core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0
131. Parameter Settings for Inferred Entity Instance: core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0
132. Parameter Settings for Inferred Entity Instance: core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0
133. Parameter Settings for Inferred Entity Instance: core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0
134. Parameter Settings for Inferred Entity Instance: core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0
135. Parameter Settings for Inferred Entity Instance: core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0
136. Parameter Settings for Inferred Entity Instance: core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0
137. Parameter Settings for Inferred Entity Instance: core:core0|ALU:ALUAC|lpm_mult:Mult0
138. Parameter Settings for Inferred Entity Instance: core:core0|ALU:ALUAC|lpm_divide:Div0
139. Parameter Settings for Inferred Entity Instance: core:core0|ALU:ALUAC|lpm_divide:Mod0
140. Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALUAC|lpm_mult:Mult0
141. Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALUAC|lpm_divide:Div0
142. Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALUAC|lpm_divide:Mod0
143. Parameter Settings for Inferred Entity Instance: core:core2|ALU:ALUAC|lpm_mult:Mult0
144. Parameter Settings for Inferred Entity Instance: core:core2|ALU:ALUAC|lpm_divide:Div0
145. Parameter Settings for Inferred Entity Instance: core:core2|ALU:ALUAC|lpm_divide:Mod0
146. Parameter Settings for Inferred Entity Instance: core:core3|ALU:ALUAC|lpm_mult:Mult0
147. Parameter Settings for Inferred Entity Instance: core:core3|ALU:ALUAC|lpm_divide:Div0
148. Parameter Settings for Inferred Entity Instance: core:core3|ALU:ALUAC|lpm_divide:Mod0
149. Parameter Settings for Inferred Entity Instance: core:core4|ALU:ALUAC|lpm_mult:Mult0
150. Parameter Settings for Inferred Entity Instance: core:core4|ALU:ALUAC|lpm_divide:Div0
151. Parameter Settings for Inferred Entity Instance: core:core4|ALU:ALUAC|lpm_divide:Mod0
152. Parameter Settings for Inferred Entity Instance: core:core5|ALU:ALUAC|lpm_mult:Mult0
153. Parameter Settings for Inferred Entity Instance: core:core5|ALU:ALUAC|lpm_divide:Div0
154. Parameter Settings for Inferred Entity Instance: core:core5|ALU:ALUAC|lpm_divide:Mod0
155. Parameter Settings for Inferred Entity Instance: core:core6|ALU:ALUAC|lpm_mult:Mult0
156. Parameter Settings for Inferred Entity Instance: core:core6|ALU:ALUAC|lpm_divide:Div0
157. Parameter Settings for Inferred Entity Instance: core:core6|ALU:ALUAC|lpm_divide:Mod0
158. Parameter Settings for Inferred Entity Instance: core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1
159. Parameter Settings for Inferred Entity Instance: core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2
160. Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1
161. Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2
162. Parameter Settings for Inferred Entity Instance: core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1
163. Parameter Settings for Inferred Entity Instance: core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2
164. Parameter Settings for Inferred Entity Instance: core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1
165. Parameter Settings for Inferred Entity Instance: core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2
166. Parameter Settings for Inferred Entity Instance: core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1
167. Parameter Settings for Inferred Entity Instance: core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2
168. Parameter Settings for Inferred Entity Instance: core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1
169. Parameter Settings for Inferred Entity Instance: core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2
170. Parameter Settings for Inferred Entity Instance: core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1
171. Parameter Settings for Inferred Entity Instance: core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2
172. altpll Parameter Settings by Entity Instance
173. altsyncram Parameter Settings by Entity Instance
174. lpm_mult Parameter Settings by Entity Instance
175. Port Connectivity Checks: "core:core15|Module_Reg:IRreg"
176. Port Connectivity Checks: "core:core15|Control_Unit:CU1"
177. Port Connectivity Checks: "core:core14|Module_Reg:IRreg"
178. Port Connectivity Checks: "core:core14|Control_Unit:CU1"
179. Port Connectivity Checks: "core:core13|Module_Reg:IRreg"
180. Port Connectivity Checks: "core:core13|Control_Unit:CU1"
181. Port Connectivity Checks: "core:core12|Module_Reg:IRreg"
182. Port Connectivity Checks: "core:core12|Control_Unit:CU1"
183. Port Connectivity Checks: "core:core11|Module_Reg:IRreg"
184. Port Connectivity Checks: "core:core11|Control_Unit:CU1"
185. Port Connectivity Checks: "core:core10|Module_Reg:IRreg"
186. Port Connectivity Checks: "core:core10|Control_Unit:CU1"
187. Port Connectivity Checks: "core:core10"
188. Port Connectivity Checks: "core:core9|Module_Reg:IRreg"
189. Port Connectivity Checks: "core:core9|Control_Unit:CU1"
190. Port Connectivity Checks: "core:core8|Module_Reg:IRreg"
191. Port Connectivity Checks: "core:core8|Control_Unit:CU1"
192. Port Connectivity Checks: "core:core7|Module_Reg:IRreg"
193. Port Connectivity Checks: "core:core7|Control_Unit:CU1"
194. Port Connectivity Checks: "core:core6|Module_Reg:IRreg"
195. Port Connectivity Checks: "core:core6|Control_Unit:CU1"
196. Port Connectivity Checks: "core:core5|Module_Reg:IRreg"
197. Port Connectivity Checks: "core:core5|Control_Unit:CU1"
198. Port Connectivity Checks: "core:core4|Module_Reg:IRreg"
199. Port Connectivity Checks: "core:core4|Control_Unit:CU1"
200. Port Connectivity Checks: "core:core3|Module_Reg:IRreg"
201. Port Connectivity Checks: "core:core3|Control_Unit:CU1"
202. Port Connectivity Checks: "core:core2|Module_Reg:IRreg"
203. Port Connectivity Checks: "core:core2|Control_Unit:CU1"
204. Port Connectivity Checks: "core:core1|Module_Reg:IRreg"
205. Port Connectivity Checks: "core:core1|Control_Unit:CU1"
206. Port Connectivity Checks: "core:core0|Module_Reg:IRreg"
207. Port Connectivity Checks: "core:core0|Control_Unit:CU1"
208. Port Connectivity Checks: "MemController8:irammemc"
209. Port Connectivity Checks: "MemController8:drammemc"
210. Port Connectivity Checks: "IRAM:IRAM1"
211. In-System Memory Content Editor Settings
212. Post-Synthesis Netlist Statistics for Top Partition
213. Elapsed Time Per Partition
214. Analysis & Synthesis Messages
215. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Jul 06 03:34:19 2021       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; FPGAdesign                                  ;
; Top-level Entity Name              ; Modified16                                  ;
; Family                             ; Cyclone IV GX                               ;
; Total logic elements               ; 5,362                                       ;
;     Total combinational functions  ; 5,132                                       ;
;     Dedicated logic registers      ; 1,500                                       ;
; Total registers                    ; 1500                                        ;
; Total pins                         ; 102                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 46,096                                      ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total GXB Receiver Channel PCS     ; 0                                           ;
; Total GXB Receiver Channel PMA     ; 0                                           ;
; Total GXB Transmitter Channel PCS  ; 0                                           ;
; Total GXB Transmitter Channel PMA  ; 0                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Top-level entity name                                            ; Modified16         ; FPGAdesign         ;
; Family name                                                      ; Cyclone IV GX      ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.1%      ;
;     Processor 4            ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------+-----------------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; File Name with User-Entered Path                                   ; Used in Netlist ; File Type                                             ; File Name with Absolute Path                                                                                                                        ; Library     ;
+--------------------------------------------------------------------+-----------------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; Pointer_MUX.v                                                      ; yes             ; User Wizard-Generated File                            ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Pointer_MUX.v                                                      ;             ;
; PLL.v                                                              ; yes             ; User Wizard-Generated File                            ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/PLL.v                                                              ;             ;
; IRAM.v                                                             ; yes             ; User Wizard-Generated File                            ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/IRAM.v                                                             ;             ;
; DRAM.v                                                             ; yes             ; User Wizard-Generated File                            ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/DRAM.v                                                             ;             ;
; BUS_MUX.v                                                          ; yes             ; User Wizard-Generated File                            ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/BUS_MUX.v                                                          ;             ;
; Module_RP_CP.v                                                     ; yes             ; User Verilog HDL File                                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Module_RP_CP.v                                                     ;             ;
; Module_RegF.v                                                      ; yes             ; User Verilog HDL File                                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Module_RegF.v                                                      ;             ;
; Module_Reg.v                                                       ; yes             ; User Verilog HDL File                                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Module_Reg.v                                                       ;             ;
; define.v                                                           ; yes             ; User Verilog HDL File                                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/define.v                                                           ;             ;
; core.v                                                             ; yes             ; User Verilog HDL File                                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v                                                             ;             ;
; Control_Unit.v                                                     ; yes             ; User Verilog HDL File                                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Control_Unit.v                                                     ;             ;
; clkdiv.v                                                           ; yes             ; User Verilog HDL File                                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/clkdiv.v                                                           ;             ;
; char7.v                                                            ; yes             ; User Verilog HDL File                                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/char7.v                                                            ;             ;
; ALU.v                                                              ; yes             ; User Verilog HDL File                                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v                                                              ;             ;
; MemController8.v                                                   ; yes             ; User Verilog HDL File                                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v                                                   ;             ;
; Modified16.v                                                       ; yes             ; User Verilog HDL File                                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v                                                       ;             ;
; altpll.tdf                                                         ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altpll.tdf                                                                                   ;             ;
; aglobal201.inc                                                     ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/aglobal201.inc                                                                               ;             ;
; stratix_pll.inc                                                    ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/stratix_pll.inc                                                                              ;             ;
; stratixii_pll.inc                                                  ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/stratixii_pll.inc                                                                            ;             ;
; cycloneii_pll.inc                                                  ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/cycloneii_pll.inc                                                                            ;             ;
; db/pll_altpll.v                                                    ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/pll_altpll.v                                                    ;             ;
; altsyncram.tdf                                                     ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altsyncram.tdf                                                                               ;             ;
; stratix_ram_block.inc                                              ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/stratix_ram_block.inc                                                                        ;             ;
; lpm_mux.inc                                                        ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_mux.inc                                                                                  ;             ;
; lpm_decode.inc                                                     ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_decode.inc                                                                               ;             ;
; a_rdenreg.inc                                                      ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/a_rdenreg.inc                                                                                ;             ;
; altrom.inc                                                         ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altrom.inc                                                                                   ;             ;
; altram.inc                                                         ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altram.inc                                                                                   ;             ;
; altdpram.inc                                                       ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altdpram.inc                                                                                 ;             ;
; db/altsyncram_3um1.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_3um1.tdf                                             ;             ;
; db/altsyncram_o3d2.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_o3d2.tdf                                             ;             ;
; IRAM_new_algo.mif                                                  ; yes             ; Auto-Found Memory Initialization File                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/IRAM_new_algo.mif                                                  ;             ;
; sld_mod_ram_rom.vhd                                                ; yes             ; Encrypted Megafunction                                ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd                                                                          ;             ;
; sld_jtag_endpoint_adapter.vhd                                      ; yes             ; Encrypted Megafunction                                ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd                                                                ;             ;
; sld_jtag_endpoint_adapter_impl.sv                                  ; yes             ; Encrypted Megafunction                                ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter_impl.sv                                                            ;             ;
; sld_rom_sr.vhd                                                     ; yes             ; Encrypted Megafunction                                ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_rom_sr.vhd                                                                               ;             ;
; db/altsyncram_1hm1.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_1hm1.tdf                                             ;             ;
; db/altsyncram_rmc2.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_rmc2.tdf                                             ;             ;
; DRAM_Init.mif                                                      ; yes             ; Auto-Found Memory Initialization File                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/DRAM_Init.mif                                                      ;             ;
; lpm_mux.tdf                                                        ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_mux.tdf                                                                                  ;             ;
; muxlut.inc                                                         ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/muxlut.inc                                                                                   ;             ;
; bypassff.inc                                                       ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/bypassff.inc                                                                                 ;             ;
; altshift.inc                                                       ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altshift.inc                                                                                 ;             ;
; db/mux_t0d.tdf                                                     ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mux_t0d.tdf                                                     ;             ;
; db/mux_bvc.tdf                                                     ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mux_bvc.tdf                                                     ;             ;
; sld_hub.vhd                                                        ; yes             ; Encrypted Megafunction                                ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_hub.vhd                                                                                  ; altera_sld  ;
; db/ip/sld17decd59/alt_sld_fab.v                                    ; yes             ; Encrypted Auto-Found Verilog HDL File                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/alt_sld_fab.v                                    ; alt_sld_fab ;
; db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab.v             ; yes             ; Encrypted Auto-Found Verilog HDL File                 ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab.v             ; alt_sld_fab ;
; db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; yes             ; Auto-Found SystemVerilog HDL File                     ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; alt_sld_fab ;
; db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; alt_sld_fab ;
; db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; yes             ; Encrypted Auto-Found VHDL File                        ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; alt_sld_fab ;
; db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; alt_sld_fab ;
; sld_jtag_hub.vhd                                                   ; yes             ; Encrypted Megafunction                                ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd                                                                             ;             ;
; db/altsyncram_r701.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_r701.tdf                                             ;             ;
; FPGAdesign.Modified160.rtl.mif                                     ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified160.rtl.mif                                  ;             ;
; db/altsyncram_s701.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_s701.tdf                                             ;             ;
; FPGAdesign.Modified161.rtl.mif                                     ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified161.rtl.mif                                  ;             ;
; db/altsyncram_t701.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_t701.tdf                                             ;             ;
; FPGAdesign.Modified162.rtl.mif                                     ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified162.rtl.mif                                  ;             ;
; db/altsyncram_u701.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_u701.tdf                                             ;             ;
; FPGAdesign.Modified163.rtl.mif                                     ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified163.rtl.mif                                  ;             ;
; db/altsyncram_v701.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_v701.tdf                                             ;             ;
; FPGAdesign.Modified164.rtl.mif                                     ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified164.rtl.mif                                  ;             ;
; db/altsyncram_0801.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_0801.tdf                                             ;             ;
; FPGAdesign.Modified165.rtl.mif                                     ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified165.rtl.mif                                  ;             ;
; db/altsyncram_1801.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_1801.tdf                                             ;             ;
; FPGAdesign.Modified166.rtl.mif                                     ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified166.rtl.mif                                  ;             ;
; db/altsyncram_2801.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf                                             ;             ;
; FPGAdesign.Modified167.rtl.mif                                     ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified167.rtl.mif                                  ;             ;
; db/altsyncram_9801.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf                                             ;             ;
; FPGAdesign.Modified168.rtl.mif                                     ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified168.rtl.mif                                  ;             ;
; db/altsyncram_a801.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf                                             ;             ;
; FPGAdesign.Modified169.rtl.mif                                     ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified169.rtl.mif                                  ;             ;
; db/altsyncram_i901.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf                                             ;             ;
; FPGAdesign.Modified1610.rtl.mif                                    ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified1610.rtl.mif                                 ;             ;
; db/altsyncram_j901.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf                                             ;             ;
; FPGAdesign.Modified1611.rtl.mif                                    ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified1611.rtl.mif                                 ;             ;
; db/altsyncram_k901.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf                                             ;             ;
; FPGAdesign.Modified1612.rtl.mif                                    ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified1612.rtl.mif                                 ;             ;
; db/altsyncram_l901.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf                                             ;             ;
; FPGAdesign.Modified1613.rtl.mif                                    ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified1613.rtl.mif                                 ;             ;
; db/altsyncram_m901.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf                                             ;             ;
; FPGAdesign.Modified1614.rtl.mif                                    ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified1614.rtl.mif                                 ;             ;
; db/altsyncram_n901.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf                                             ;             ;
; FPGAdesign.Modified1615.rtl.mif                                    ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified1615.rtl.mif                                 ;             ;
; lpm_mult.tdf                                                       ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_mult.tdf                                                                                 ;             ;
; lpm_add_sub.inc                                                    ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_add_sub.inc                                                                              ;             ;
; multcore.inc                                                       ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/multcore.inc                                                                                 ;             ;
; db/mult_4et.tdf                                                    ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf                                                    ;             ;
; lpm_divide.tdf                                                     ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_divide.tdf                                                                               ;             ;
; abs_divider.inc                                                    ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/abs_divider.inc                                                                              ;             ;
; sign_div_unsign.inc                                                ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sign_div_unsign.inc                                                                          ;             ;
; db/lpm_divide_hlm.tdf                                              ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/lpm_divide_hlm.tdf                                              ;             ;
; db/sign_div_unsign_fkh.tdf                                         ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/sign_div_unsign_fkh.tdf                                         ;             ;
; db/alt_u_div_i4f.tdf                                               ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/alt_u_div_i4f.tdf                                               ;             ;
; db/add_sub_7pc.tdf                                                 ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/add_sub_7pc.tdf                                                 ;             ;
; db/add_sub_8pc.tdf                                                 ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/add_sub_8pc.tdf                                                 ;             ;
; db/lpm_divide_kdm.tdf                                              ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/lpm_divide_kdm.tdf                                              ;             ;
; alt_mac_mult.tdf                                                   ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/alt_mac_mult.tdf                                                                             ;             ;
; lpm_mult.inc                                                       ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_mult.inc                                                                                 ;             ;
; db/mac_mult_vvg1.tdf                                               ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mac_mult_vvg1.tdf                                               ;             ;
; db/mult_nrl.tdf                                                    ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf                                                    ;             ;
; alt_mac_out.tdf                                                    ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/alt_mac_out.tdf                                                                              ;             ;
; alt_zaccum.inc                                                     ; yes             ; Megafunction                                          ; c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/alt_zaccum.inc                                                                               ;             ;
; db/mac_out_ov82.tdf                                                ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mac_out_ov82.tdf                                                ;             ;
; db/altsyncram_9601.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9601.tdf                                             ;             ;
; FPGAdesign.Modified40.rtl.mif                                      ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified40.rtl.mif                                   ;             ;
; db/altsyncram_a601.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a601.tdf                                             ;             ;
; FPGAdesign.Modified41.rtl.mif                                      ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified41.rtl.mif                                   ;             ;
; db/altsyncram_b601.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_b601.tdf                                             ;             ;
; FPGAdesign.Modified42.rtl.mif                                      ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified42.rtl.mif                                   ;             ;
; db/altsyncram_c601.tdf                                             ; yes             ; Auto-Generated Megafunction                           ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_c601.tdf                                             ;             ;
; FPGAdesign.Modified43.rtl.mif                                      ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/FPGAdesign.Modified43.rtl.mif                                   ;             ;
+--------------------------------------------------------------------+-----------------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------+


+---------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary       ;
+--------------------------+------------------------+
; Resource                 ; Usage                  ;
+--------------------------+------------------------+
; I/O pins                 ; 102                    ;
; Total memory bits        ; 46096                  ;
;                          ;                        ;
; DSP block 9-bit elements ; 0                      ;
;                          ;                        ;
; Total PLLs               ; 1                      ;
;     -- PLLs              ; 1                      ;
;                          ;                        ;
; Maximum fan-out node     ; clkdiv:clkdiv1|clk_div ;
; Maximum fan-out          ; 1465                   ;
; Total fan-out            ; 22989                  ;
; Average fan-out          ; 3.27                   ;
+--------------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                    ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |Modified16                                                                                                                             ; 5132 (6)            ; 1500 (0)                  ; 46096       ; 0            ; 0       ; 0         ; 0         ; 102  ; 0            ; |Modified16                                                                                                                                                                                                                                                                                                                                            ; Modified16                        ; work         ;
;    |DRAM:DRAM1|                                                                                                                         ; 59 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|DRAM:DRAM1                                                                                                                                                                                                                                                                                                                                 ; DRAM                              ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 59 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|DRAM:DRAM1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                 ; altsyncram                        ; work         ;
;          |altsyncram_1hm1:auto_generated|                                                                                               ; 59 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated                                                                                                                                                                                                                                                                  ; altsyncram_1hm1                   ; work         ;
;             |altsyncram_rmc2:altsyncram1|                                                                                               ; 0 (0)               ; 0 (0)                     ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|altsyncram_rmc2:altsyncram1                                                                                                                                                                                                                                      ; altsyncram_rmc2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 59 (36)             ; 37 (28)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                        ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 23 (23)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                     ; sld_rom_sr                        ; work         ;
;    |IRAM:IRAM1|                                                                                                                         ; 59 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|IRAM:IRAM1                                                                                                                                                                                                                                                                                                                                 ; IRAM                              ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 59 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|IRAM:IRAM1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                 ; altsyncram                        ; work         ;
;          |altsyncram_3um1:auto_generated|                                                                                               ; 59 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated                                                                                                                                                                                                                                                                  ; altsyncram_3um1                   ; work         ;
;             |altsyncram_o3d2:altsyncram1|                                                                                               ; 0 (0)               ; 0 (0)                     ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|altsyncram_o3d2:altsyncram1                                                                                                                                                                                                                                      ; altsyncram_o3d2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 59 (36)             ; 37 (28)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                        ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 23 (23)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                     ; sld_rom_sr                        ; work         ;
;    |MemController8:drammemc|                                                                                                            ; 241 (241)           ; 80 (80)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|MemController8:drammemc                                                                                                                                                                                                                                                                                                                    ; MemController8                    ; work         ;
;    |MemController8:irammemc|                                                                                                            ; 180 (180)           ; 71 (71)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|MemController8:irammemc                                                                                                                                                                                                                                                                                                                    ; MemController8                    ; work         ;
;    |PLL:PLL1|                                                                                                                           ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|PLL:PLL1                                                                                                                                                                                                                                                                                                                                   ; PLL                               ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|PLL:PLL1|altpll:altpll_component                                                                                                                                                                                                                                                                                                           ; altpll                            ; work         ;
;          |PLL_altpll:auto_generated|                                                                                                    ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|PLL:PLL1|altpll:altpll_component|PLL_altpll:auto_generated                                                                                                                                                                                                                                                                                 ; PLL_altpll                        ; work         ;
;    |char7:C11|                                                                                                                          ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|char7:C11                                                                                                                                                                                                                                                                                                                                  ; char7                             ; work         ;
;    |char7:C1|                                                                                                                           ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|char7:C1                                                                                                                                                                                                                                                                                                                                   ; char7                             ; work         ;
;    |char7:C21|                                                                                                                          ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|char7:C21                                                                                                                                                                                                                                                                                                                                  ; char7                             ; work         ;
;    |char7:C2|                                                                                                                           ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|char7:C2                                                                                                                                                                                                                                                                                                                                   ; char7                             ; work         ;
;    |char7:C31|                                                                                                                          ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|char7:C31                                                                                                                                                                                                                                                                                                                                  ; char7                             ; work         ;
;    |char7:C3|                                                                                                                           ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|char7:C3                                                                                                                                                                                                                                                                                                                                   ; char7                             ; work         ;
;    |char7:C41|                                                                                                                          ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|char7:C41                                                                                                                                                                                                                                                                                                                                  ; char7                             ; work         ;
;    |char7:C4|                                                                                                                           ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|char7:C4                                                                                                                                                                                                                                                                                                                                   ; char7                             ; work         ;
;    |clkdiv:clkdiv1|                                                                                                                     ; 110 (110)           ; 65 (65)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|clkdiv:clkdiv1                                                                                                                                                                                                                                                                                                                             ; clkdiv                            ; work         ;
;    |core:core0|                                                                                                                         ; 598 (0)             ; 154 (0)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0                                                                                                                                                                                                                                                                                                                                 ; core                              ; work         ;
;       |ALU:ALUAC|                                                                                                                       ; 243 (53)            ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC                                                                                                                                                                                                                                                                                                                       ; ALU                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_divide:Div0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_hlm:auto_generated|                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_hlm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 72 (72)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_kdm:auto_generated|                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_kdm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 72 (71)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                 ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                        ; lpm_mult                          ; work         ;
;             |mult_4et:auto_generated|                                                                                                   ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated                                                                                                                                                                                                                                                                                ; mult_4et                          ; work         ;
;                |alt_mac_mult:mac_mult1|                                                                                                 ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1                                                                                                                                                                                                                                                         ; alt_mac_mult                      ; work         ;
;                   |mac_mult_vvg1:auto_generated|                                                                                        ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated                                                                                                                                                                                                                            ; mac_mult_vvg1                     ; work         ;
;                      |mult_nrl:mult1|                                                                                                   ; 46 (46)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1                                                                                                                                                                                                             ; mult_nrl                          ; work         ;
;       |BUS_MUX:BUS_MSelect|                                                                                                             ; 73 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|BUS_MUX:BUS_MSelect                                                                                                                                                                                                                                                                                                             ; BUS_MUX                           ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 73 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                   ; lpm_mux                           ; work         ;
;             |mux_t0d:auto_generated|                                                                                                    ; 73 (73)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component|mux_t0d:auto_generated                                                                                                                                                                                                                                                            ; mux_t0d                           ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 118 (118)           ; 26 (26)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Control_Unit:CU1                                                                                                                                                                                                                                                                                                                ; Control_Unit                      ; work         ;
;          |altsyncram:WideOr11_rtl_0|                                                                                                    ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Control_Unit:CU1|altsyncram:WideOr11_rtl_0                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;             |altsyncram_r701:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_r701:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_r701                   ; work         ;
;       |Module_RP_CP:CPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_RP_CP:CPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_RP_CP:RPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_RP_CP:RPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_Reg:ADDRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_Reg:ADDRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:EOPCreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_Reg:EOPCreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:GSPreg|                                                                                                               ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_Reg:GSPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:IRreg|                                                                                                                ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_Reg:IRreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:MULRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_Reg:MULRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:MVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_Reg:MVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:PCreg|                                                                                                                ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_Reg:PCreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:STPreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_Reg:STPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:WVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_Reg:WVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_RegF:CIDreg|                                                                                                              ; 17 (17)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_RegF:CIDreg                                                                                                                                                                                                                                                                                                              ; Module_RegF                       ; work         ;
;       |Module_RegF:MCreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Module_RegF:MCreg                                                                                                                                                                                                                                                                                                               ; Module_RegF                       ; work         ;
;       |Pointer_MUX:Pointer_MSelect|                                                                                                     ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Pointer_MUX:Pointer_MSelect                                                                                                                                                                                                                                                                                                     ; Pointer_MUX                       ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                           ; lpm_mux                           ; work         ;
;             |mux_bvc:auto_generated|                                                                                                    ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core0|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component|mux_bvc:auto_generated                                                                                                                                                                                                                                                    ; mux_bvc                           ; work         ;
;    |core:core10|                                                                                                                        ; 7 (0)               ; 3 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core10                                                                                                                                                                                                                                                                                                                                ; core                              ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 7 (7)               ; 3 (3)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core10|Control_Unit:CU1                                                                                                                                                                                                                                                                                                               ; Control_Unit                      ; work         ;
;          |altsyncram:Selector0_rtl_0|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;             |altsyncram_i901:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_i901                   ; work         ;
;    |core:core11|                                                                                                                        ; 7 (0)               ; 3 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core11                                                                                                                                                                                                                                                                                                                                ; core                              ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 7 (7)               ; 3 (3)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core11|Control_Unit:CU1                                                                                                                                                                                                                                                                                                               ; Control_Unit                      ; work         ;
;          |altsyncram:Selector0_rtl_0|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;             |altsyncram_j901:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_j901                   ; work         ;
;    |core:core12|                                                                                                                        ; 7 (0)               ; 3 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core12                                                                                                                                                                                                                                                                                                                                ; core                              ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 7 (7)               ; 3 (3)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core12|Control_Unit:CU1                                                                                                                                                                                                                                                                                                               ; Control_Unit                      ; work         ;
;          |altsyncram:Selector0_rtl_0|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;             |altsyncram_k901:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_k901                   ; work         ;
;    |core:core13|                                                                                                                        ; 7 (0)               ; 3 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core13                                                                                                                                                                                                                                                                                                                                ; core                              ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 7 (7)               ; 3 (3)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core13|Control_Unit:CU1                                                                                                                                                                                                                                                                                                               ; Control_Unit                      ; work         ;
;          |altsyncram:Selector0_rtl_0|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;             |altsyncram_l901:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_l901                   ; work         ;
;    |core:core14|                                                                                                                        ; 7 (0)               ; 3 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core14                                                                                                                                                                                                                                                                                                                                ; core                              ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 7 (7)               ; 3 (3)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core14|Control_Unit:CU1                                                                                                                                                                                                                                                                                                               ; Control_Unit                      ; work         ;
;          |altsyncram:Selector0_rtl_0|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;             |altsyncram_m901:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_m901                   ; work         ;
;    |core:core15|                                                                                                                        ; 7 (0)               ; 3 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core15                                                                                                                                                                                                                                                                                                                                ; core                              ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 7 (7)               ; 3 (3)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core15|Control_Unit:CU1                                                                                                                                                                                                                                                                                                               ; Control_Unit                      ; work         ;
;          |altsyncram:Selector0_rtl_0|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;             |altsyncram_n901:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_n901                   ; work         ;
;    |core:core1|                                                                                                                         ; 599 (0)             ; 154 (0)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1                                                                                                                                                                                                                                                                                                                                 ; core                              ; work         ;
;       |ALU:ALUAC|                                                                                                                       ; 244 (53)            ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC                                                                                                                                                                                                                                                                                                                       ; ALU                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 74 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_divide:Div0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_hlm:auto_generated|                                                                                             ; 74 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_hlm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 74 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 74 (74)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 71 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_kdm:auto_generated|                                                                                             ; 71 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_kdm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 71 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 71 (70)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                 ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                        ; lpm_mult                          ; work         ;
;             |mult_4et:auto_generated|                                                                                                   ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated                                                                                                                                                                                                                                                                                ; mult_4et                          ; work         ;
;                |alt_mac_mult:mac_mult1|                                                                                                 ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1                                                                                                                                                                                                                                                         ; alt_mac_mult                      ; work         ;
;                   |mac_mult_vvg1:auto_generated|                                                                                        ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated                                                                                                                                                                                                                            ; mac_mult_vvg1                     ; work         ;
;                      |mult_nrl:mult1|                                                                                                   ; 46 (46)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1                                                                                                                                                                                                             ; mult_nrl                          ; work         ;
;       |BUS_MUX:BUS_MSelect|                                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|BUS_MUX:BUS_MSelect                                                                                                                                                                                                                                                                                                             ; BUS_MUX                           ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                   ; lpm_mux                           ; work         ;
;             |mux_t0d:auto_generated|                                                                                                    ; 72 (72)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component|mux_t0d:auto_generated                                                                                                                                                                                                                                                            ; mux_t0d                           ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 119 (119)           ; 26 (26)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Control_Unit:CU1                                                                                                                                                                                                                                                                                                                ; Control_Unit                      ; work         ;
;          |altsyncram:WideOr11_rtl_0|                                                                                                    ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Control_Unit:CU1|altsyncram:WideOr11_rtl_0                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;             |altsyncram_s701:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_s701:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_s701                   ; work         ;
;       |Module_RP_CP:CPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_RP_CP:CPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_RP_CP:RPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_RP_CP:RPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_Reg:ADDRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_Reg:ADDRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:EOPCreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_Reg:EOPCreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:GSPreg|                                                                                                               ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_Reg:GSPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:IRreg|                                                                                                                ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_Reg:IRreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:MULRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_Reg:MULRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:MVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_Reg:MVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:PCreg|                                                                                                                ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_Reg:PCreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:STPreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_Reg:STPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:WVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_Reg:WVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_RegF:CIDreg|                                                                                                              ; 17 (17)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_RegF:CIDreg                                                                                                                                                                                                                                                                                                              ; Module_RegF                       ; work         ;
;       |Module_RegF:MCreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Module_RegF:MCreg                                                                                                                                                                                                                                                                                                               ; Module_RegF                       ; work         ;
;       |Pointer_MUX:Pointer_MSelect|                                                                                                     ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Pointer_MUX:Pointer_MSelect                                                                                                                                                                                                                                                                                                     ; Pointer_MUX                       ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                           ; lpm_mux                           ; work         ;
;             |mux_bvc:auto_generated|                                                                                                    ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core1|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component|mux_bvc:auto_generated                                                                                                                                                                                                                                                    ; mux_bvc                           ; work         ;
;    |core:core2|                                                                                                                         ; 598 (0)             ; 154 (0)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2                                                                                                                                                                                                                                                                                                                                 ; core                              ; work         ;
;       |ALU:ALUAC|                                                                                                                       ; 244 (54)            ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC                                                                                                                                                                                                                                                                                                                       ; ALU                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_divide:Div0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_hlm:auto_generated|                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_hlm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 72 (72)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_kdm:auto_generated|                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_kdm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 72 (71)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                 ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                        ; lpm_mult                          ; work         ;
;             |mult_4et:auto_generated|                                                                                                   ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated                                                                                                                                                                                                                                                                                ; mult_4et                          ; work         ;
;                |alt_mac_mult:mac_mult1|                                                                                                 ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1                                                                                                                                                                                                                                                         ; alt_mac_mult                      ; work         ;
;                   |mac_mult_vvg1:auto_generated|                                                                                        ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated                                                                                                                                                                                                                            ; mac_mult_vvg1                     ; work         ;
;                      |mult_nrl:mult1|                                                                                                   ; 46 (46)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1                                                                                                                                                                                                             ; mult_nrl                          ; work         ;
;       |BUS_MUX:BUS_MSelect|                                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|BUS_MUX:BUS_MSelect                                                                                                                                                                                                                                                                                                             ; BUS_MUX                           ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                   ; lpm_mux                           ; work         ;
;             |mux_t0d:auto_generated|                                                                                                    ; 72 (72)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component|mux_t0d:auto_generated                                                                                                                                                                                                                                                            ; mux_t0d                           ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 118 (118)           ; 26 (26)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Control_Unit:CU1                                                                                                                                                                                                                                                                                                                ; Control_Unit                      ; work         ;
;          |altsyncram:WideOr11_rtl_0|                                                                                                    ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Control_Unit:CU1|altsyncram:WideOr11_rtl_0                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;             |altsyncram_t701:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_t701:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_t701                   ; work         ;
;       |Module_RP_CP:CPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_RP_CP:CPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_RP_CP:RPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_RP_CP:RPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_Reg:ADDRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_Reg:ADDRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:EOPCreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_Reg:EOPCreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:GSPreg|                                                                                                               ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_Reg:GSPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:IRreg|                                                                                                                ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_Reg:IRreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:MULRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_Reg:MULRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:MVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_Reg:MVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:PCreg|                                                                                                                ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_Reg:PCreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:STPreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_Reg:STPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:WVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_Reg:WVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_RegF:CIDreg|                                                                                                              ; 17 (17)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_RegF:CIDreg                                                                                                                                                                                                                                                                                                              ; Module_RegF                       ; work         ;
;       |Module_RegF:MCreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Module_RegF:MCreg                                                                                                                                                                                                                                                                                                               ; Module_RegF                       ; work         ;
;       |Pointer_MUX:Pointer_MSelect|                                                                                                     ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Pointer_MUX:Pointer_MSelect                                                                                                                                                                                                                                                                                                     ; Pointer_MUX                       ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                           ; lpm_mux                           ; work         ;
;             |mux_bvc:auto_generated|                                                                                                    ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core2|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component|mux_bvc:auto_generated                                                                                                                                                                                                                                                    ; mux_bvc                           ; work         ;
;    |core:core3|                                                                                                                         ; 600 (0)             ; 146 (0)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3                                                                                                                                                                                                                                                                                                                                 ; core                              ; work         ;
;       |ALU:ALUAC|                                                                                                                       ; 246 (54)            ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC                                                                                                                                                                                                                                                                                                                       ; ALU                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_divide:Div0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_hlm:auto_generated|                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_hlm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 72 (72)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 74 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_kdm:auto_generated|                                                                                             ; 74 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_kdm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 74 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 74 (73)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                 ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                        ; lpm_mult                          ; work         ;
;             |mult_4et:auto_generated|                                                                                                   ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated                                                                                                                                                                                                                                                                                ; mult_4et                          ; work         ;
;                |alt_mac_mult:mac_mult1|                                                                                                 ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1                                                                                                                                                                                                                                                         ; alt_mac_mult                      ; work         ;
;                   |mac_mult_vvg1:auto_generated|                                                                                        ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated                                                                                                                                                                                                                            ; mac_mult_vvg1                     ; work         ;
;                      |mult_nrl:mult1|                                                                                                   ; 46 (46)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1                                                                                                                                                                                                             ; mult_nrl                          ; work         ;
;       |BUS_MUX:BUS_MSelect|                                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|BUS_MUX:BUS_MSelect                                                                                                                                                                                                                                                                                                             ; BUS_MUX                           ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                   ; lpm_mux                           ; work         ;
;             |mux_t0d:auto_generated|                                                                                                    ; 72 (72)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component|mux_t0d:auto_generated                                                                                                                                                                                                                                                            ; mux_t0d                           ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 118 (118)           ; 26 (26)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Control_Unit:CU1                                                                                                                                                                                                                                                                                                                ; Control_Unit                      ; work         ;
;          |altsyncram:WideOr11_rtl_0|                                                                                                    ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Control_Unit:CU1|altsyncram:WideOr11_rtl_0                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;             |altsyncram_u701:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_u701:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_u701                   ; work         ;
;       |Module_RP_CP:CPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_RP_CP:CPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_RP_CP:RPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_RP_CP:RPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_Reg:ADDRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_Reg:ADDRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:EOPCreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_Reg:EOPCreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:GSPreg|                                                                                                               ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_Reg:GSPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:MULRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_Reg:MULRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:MVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_Reg:MVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:PCreg|                                                                                                                ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_Reg:PCreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:STPreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_Reg:STPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:WVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_Reg:WVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_RegF:CIDreg|                                                                                                              ; 17 (17)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_RegF:CIDreg                                                                                                                                                                                                                                                                                                              ; Module_RegF                       ; work         ;
;       |Module_RegF:MCreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Module_RegF:MCreg                                                                                                                                                                                                                                                                                                               ; Module_RegF                       ; work         ;
;       |Pointer_MUX:Pointer_MSelect|                                                                                                     ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Pointer_MUX:Pointer_MSelect                                                                                                                                                                                                                                                                                                     ; Pointer_MUX                       ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                           ; lpm_mux                           ; work         ;
;             |mux_bvc:auto_generated|                                                                                                    ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core3|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component|mux_bvc:auto_generated                                                                                                                                                                                                                                                    ; mux_bvc                           ; work         ;
;    |core:core4|                                                                                                                         ; 597 (0)             ; 154 (0)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4                                                                                                                                                                                                                                                                                                                                 ; core                              ; work         ;
;       |ALU:ALUAC|                                                                                                                       ; 243 (53)            ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC                                                                                                                                                                                                                                                                                                                       ; ALU                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 73 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_divide:Div0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_hlm:auto_generated|                                                                                             ; 73 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_hlm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 73 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 73 (73)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 71 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_kdm:auto_generated|                                                                                             ; 71 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_kdm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 71 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 71 (70)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                 ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                        ; lpm_mult                          ; work         ;
;             |mult_4et:auto_generated|                                                                                                   ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated                                                                                                                                                                                                                                                                                ; mult_4et                          ; work         ;
;                |alt_mac_mult:mac_mult1|                                                                                                 ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1                                                                                                                                                                                                                                                         ; alt_mac_mult                      ; work         ;
;                   |mac_mult_vvg1:auto_generated|                                                                                        ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated                                                                                                                                                                                                                            ; mac_mult_vvg1                     ; work         ;
;                      |mult_nrl:mult1|                                                                                                   ; 46 (46)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1                                                                                                                                                                                                             ; mult_nrl                          ; work         ;
;       |BUS_MUX:BUS_MSelect|                                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|BUS_MUX:BUS_MSelect                                                                                                                                                                                                                                                                                                             ; BUS_MUX                           ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                   ; lpm_mux                           ; work         ;
;             |mux_t0d:auto_generated|                                                                                                    ; 72 (72)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component|mux_t0d:auto_generated                                                                                                                                                                                                                                                            ; mux_t0d                           ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 118 (118)           ; 26 (26)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Control_Unit:CU1                                                                                                                                                                                                                                                                                                                ; Control_Unit                      ; work         ;
;          |altsyncram:WideOr11_rtl_0|                                                                                                    ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Control_Unit:CU1|altsyncram:WideOr11_rtl_0                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;             |altsyncram_v701:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_v701:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_v701                   ; work         ;
;       |Module_RP_CP:CPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_RP_CP:CPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_RP_CP:RPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_RP_CP:RPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_Reg:ADDRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_Reg:ADDRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:EOPCreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_Reg:EOPCreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:GSPreg|                                                                                                               ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_Reg:GSPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:IRreg|                                                                                                                ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_Reg:IRreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:MULRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_Reg:MULRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:MVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_Reg:MVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:PCreg|                                                                                                                ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_Reg:PCreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:STPreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_Reg:STPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:WVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_Reg:WVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_RegF:CIDreg|                                                                                                              ; 17 (17)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_RegF:CIDreg                                                                                                                                                                                                                                                                                                              ; Module_RegF                       ; work         ;
;       |Module_RegF:MCreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Module_RegF:MCreg                                                                                                                                                                                                                                                                                                               ; Module_RegF                       ; work         ;
;       |Pointer_MUX:Pointer_MSelect|                                                                                                     ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Pointer_MUX:Pointer_MSelect                                                                                                                                                                                                                                                                                                     ; Pointer_MUX                       ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                           ; lpm_mux                           ; work         ;
;             |mux_bvc:auto_generated|                                                                                                    ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core4|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component|mux_bvc:auto_generated                                                                                                                                                                                                                                                    ; mux_bvc                           ; work         ;
;    |core:core5|                                                                                                                         ; 597 (0)             ; 154 (0)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5                                                                                                                                                                                                                                                                                                                                 ; core                              ; work         ;
;       |ALU:ALUAC|                                                                                                                       ; 243 (53)            ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC                                                                                                                                                                                                                                                                                                                       ; ALU                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_divide:Div0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_hlm:auto_generated|                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_hlm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 72 (72)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_kdm:auto_generated|                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_kdm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 72 (71)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                 ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                        ; lpm_mult                          ; work         ;
;             |mult_4et:auto_generated|                                                                                                   ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated                                                                                                                                                                                                                                                                                ; mult_4et                          ; work         ;
;                |alt_mac_mult:mac_mult1|                                                                                                 ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1                                                                                                                                                                                                                                                         ; alt_mac_mult                      ; work         ;
;                   |mac_mult_vvg1:auto_generated|                                                                                        ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated                                                                                                                                                                                                                            ; mac_mult_vvg1                     ; work         ;
;                      |mult_nrl:mult1|                                                                                                   ; 46 (46)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1                                                                                                                                                                                                             ; mult_nrl                          ; work         ;
;       |BUS_MUX:BUS_MSelect|                                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|BUS_MUX:BUS_MSelect                                                                                                                                                                                                                                                                                                             ; BUS_MUX                           ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                   ; lpm_mux                           ; work         ;
;             |mux_t0d:auto_generated|                                                                                                    ; 72 (72)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component|mux_t0d:auto_generated                                                                                                                                                                                                                                                            ; mux_t0d                           ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 118 (118)           ; 26 (26)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Control_Unit:CU1                                                                                                                                                                                                                                                                                                                ; Control_Unit                      ; work         ;
;          |altsyncram:WideOr11_rtl_0|                                                                                                    ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Control_Unit:CU1|altsyncram:WideOr11_rtl_0                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;             |altsyncram_0801:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_0801:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_0801                   ; work         ;
;       |Module_RP_CP:CPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_RP_CP:CPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_RP_CP:RPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_RP_CP:RPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_Reg:ADDRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_Reg:ADDRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:EOPCreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_Reg:EOPCreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:GSPreg|                                                                                                               ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_Reg:GSPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:IRreg|                                                                                                                ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_Reg:IRreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:MULRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_Reg:MULRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:MVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_Reg:MVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:PCreg|                                                                                                                ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_Reg:PCreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:STPreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_Reg:STPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:WVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_Reg:WVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_RegF:CIDreg|                                                                                                              ; 17 (17)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_RegF:CIDreg                                                                                                                                                                                                                                                                                                              ; Module_RegF                       ; work         ;
;       |Module_RegF:MCreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Module_RegF:MCreg                                                                                                                                                                                                                                                                                                               ; Module_RegF                       ; work         ;
;       |Pointer_MUX:Pointer_MSelect|                                                                                                     ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Pointer_MUX:Pointer_MSelect                                                                                                                                                                                                                                                                                                     ; Pointer_MUX                       ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                           ; lpm_mux                           ; work         ;
;             |mux_bvc:auto_generated|                                                                                                    ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core5|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component|mux_bvc:auto_generated                                                                                                                                                                                                                                                    ; mux_bvc                           ; work         ;
;    |core:core6|                                                                                                                         ; 597 (0)             ; 154 (0)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6                                                                                                                                                                                                                                                                                                                                 ; core                              ; work         ;
;       |ALU:ALUAC|                                                                                                                       ; 243 (55)            ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC                                                                                                                                                                                                                                                                                                                       ; ALU                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 70 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_divide:Div0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_hlm:auto_generated|                                                                                             ; 70 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_hlm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 70 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 70 (70)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_divide:Div0|lpm_divide_hlm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                       ; lpm_divide                        ; work         ;
;             |lpm_divide_kdm:auto_generated|                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated                                                                                                                                                                                                                                                                         ; lpm_divide_kdm                    ; work         ;
;                |sign_div_unsign_fkh:divider|                                                                                            ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider                                                                                                                                                                                                                                             ; sign_div_unsign_fkh               ; work         ;
;                   |alt_u_div_i4f:divider|                                                                                               ; 72 (71)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider                                                                                                                                                                                                                       ; alt_u_div_i4f                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_divide:Mod0|lpm_divide_kdm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                 ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                        ; lpm_mult                          ; work         ;
;             |mult_4et:auto_generated|                                                                                                   ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated                                                                                                                                                                                                                                                                                ; mult_4et                          ; work         ;
;                |alt_mac_mult:mac_mult1|                                                                                                 ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1                                                                                                                                                                                                                                                         ; alt_mac_mult                      ; work         ;
;                   |mac_mult_vvg1:auto_generated|                                                                                        ; 46 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated                                                                                                                                                                                                                            ; mac_mult_vvg1                     ; work         ;
;                      |mult_nrl:mult1|                                                                                                   ; 46 (46)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1                                                                                                                                                                                                             ; mult_nrl                          ; work         ;
;       |BUS_MUX:BUS_MSelect|                                                                                                             ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|BUS_MUX:BUS_MSelect                                                                                                                                                                                                                                                                                                             ; BUS_MUX                           ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 72 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                   ; lpm_mux                           ; work         ;
;             |mux_t0d:auto_generated|                                                                                                    ; 72 (72)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component|mux_t0d:auto_generated                                                                                                                                                                                                                                                            ; mux_t0d                           ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 118 (118)           ; 26 (26)                   ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Control_Unit:CU1                                                                                                                                                                                                                                                                                                                ; Control_Unit                      ; work         ;
;          |altsyncram:WideOr11_rtl_0|                                                                                                    ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Control_Unit:CU1|altsyncram:WideOr11_rtl_0                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;             |altsyncram_1801:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 5120        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_1801:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_1801                   ; work         ;
;       |Module_RP_CP:CPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_RP_CP:CPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_RP_CP:RPreg|                                                                                                              ; 19 (19)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_RP_CP:RPreg                                                                                                                                                                                                                                                                                                              ; Module_RP_CP                      ; work         ;
;       |Module_Reg:ADDRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_Reg:ADDRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:EOPCreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_Reg:EOPCreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:GSPreg|                                                                                                               ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_Reg:GSPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:IRreg|                                                                                                                ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_Reg:IRreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:MULRreg|                                                                                                              ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_Reg:MULRreg                                                                                                                                                                                                                                                                                                              ; Module_Reg                        ; work         ;
;       |Module_Reg:MVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_Reg:MVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:PCreg|                                                                                                                ; 8 (8)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_Reg:PCreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_Reg:STPreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_Reg:STPreg                                                                                                                                                                                                                                                                                                               ; Module_Reg                        ; work         ;
;       |Module_Reg:WVreg|                                                                                                                ; 9 (9)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_Reg:WVreg                                                                                                                                                                                                                                                                                                                ; Module_Reg                        ; work         ;
;       |Module_RegF:CIDreg|                                                                                                              ; 17 (17)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_RegF:CIDreg                                                                                                                                                                                                                                                                                                              ; Module_RegF                       ; work         ;
;       |Module_RegF:MCreg|                                                                                                               ; 16 (16)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Module_RegF:MCreg                                                                                                                                                                                                                                                                                                               ; Module_RegF                       ; work         ;
;       |Pointer_MUX:Pointer_MSelect|                                                                                                     ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Pointer_MUX:Pointer_MSelect                                                                                                                                                                                                                                                                                                     ; Pointer_MUX                       ; work         ;
;          |lpm_mux:LPM_MUX_component|                                                                                                    ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                           ; lpm_mux                           ; work         ;
;             |mux_bvc:auto_generated|                                                                                                    ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core6|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component|mux_bvc:auto_generated                                                                                                                                                                                                                                                    ; mux_bvc                           ; work         ;
;    |core:core7|                                                                                                                         ; 5 (0)               ; 4 (0)                     ; 16          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core7                                                                                                                                                                                                                                                                                                                                 ; core                              ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 5 (5)               ; 4 (4)                     ; 16          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core7|Control_Unit:CU1                                                                                                                                                                                                                                                                                                                ; Control_Unit                      ; work         ;
;          |altsyncram:WideOr11_rtl_0|                                                                                                    ; 0 (0)               ; 0 (0)                     ; 16          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;             |altsyncram_2801:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 16          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_2801                   ; work         ;
;    |core:core8|                                                                                                                         ; 7 (0)               ; 3 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core8                                                                                                                                                                                                                                                                                                                                 ; core                              ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 7 (7)               ; 3 (3)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core8|Control_Unit:CU1                                                                                                                                                                                                                                                                                                                ; Control_Unit                      ; work         ;
;          |altsyncram:Selector0_rtl_0|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0                                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;             |altsyncram_9801:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated                                                                                                                                                                                                                                                      ; altsyncram_9801                   ; work         ;
;    |core:core9|                                                                                                                         ; 7 (0)               ; 3 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core9                                                                                                                                                                                                                                                                                                                                 ; core                              ; work         ;
;       |Control_Unit:CU1|                                                                                                                ; 7 (7)               ; 3 (3)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core9|Control_Unit:CU1                                                                                                                                                                                                                                                                                                                ; Control_Unit                      ; work         ;
;          |altsyncram:Selector0_rtl_0|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0                                                                                                                                                                                                                                                                                     ; altsyncram                        ; work         ;
;             |altsyncram_a801:auto_generated|                                                                                            ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated                                                                                                                                                                                                                                                      ; altsyncram_a801                   ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 174 (1)             ; 112 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 173 (0)             ; 112 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 173 (0)             ; 112 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 173 (1)             ; 112 (6)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 172 (0)             ; 106 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 172 (135)           ; 106 (78)                  ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 19 (19)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 18 (18)             ; 19 (19)                   ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------+---------------------------------+
; Name                                                                                                             ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF                             ;
+------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------+---------------------------------+
; DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|altsyncram_rmc2:altsyncram1|ALTSYNCRAM ; M9K  ; True Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048 ; DRAM_Init.mif                   ;
; IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|altsyncram_o3d2:altsyncram1|ALTSYNCRAM ; M9K  ; True Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048 ; IRAM_new_algo.mif               ;
; core:core0|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_r701:auto_generated|ALTSYNCRAM                  ; AUTO ; ROM            ; 256          ; 20           ; --           ; --           ; 5120 ; FPGAdesign.Modified160.rtl.mif  ;
; core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ALTSYNCRAM                ; AUTO ; ROM            ; 256          ; 17           ; --           ; --           ; 4352 ; FPGAdesign.Modified1610.rtl.mif ;
; core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ALTSYNCRAM                ; AUTO ; ROM            ; 256          ; 17           ; --           ; --           ; 4352 ; FPGAdesign.Modified1611.rtl.mif ;
; core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ALTSYNCRAM                ; AUTO ; ROM            ; 256          ; 17           ; --           ; --           ; 4352 ; FPGAdesign.Modified1612.rtl.mif ;
; core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ALTSYNCRAM                ; AUTO ; ROM            ; 256          ; 17           ; --           ; --           ; 4352 ; FPGAdesign.Modified1613.rtl.mif ;
; core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ALTSYNCRAM                ; AUTO ; ROM            ; 256          ; 17           ; --           ; --           ; 4352 ; FPGAdesign.Modified1614.rtl.mif ;
; core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ALTSYNCRAM                ; AUTO ; ROM            ; 256          ; 17           ; --           ; --           ; 4352 ; FPGAdesign.Modified1615.rtl.mif ;
; core:core1|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_s701:auto_generated|ALTSYNCRAM                  ; AUTO ; ROM            ; 256          ; 20           ; --           ; --           ; 5120 ; FPGAdesign.Modified161.rtl.mif  ;
; core:core2|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_t701:auto_generated|ALTSYNCRAM                  ; AUTO ; ROM            ; 256          ; 20           ; --           ; --           ; 5120 ; FPGAdesign.Modified162.rtl.mif  ;
; core:core3|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_u701:auto_generated|ALTSYNCRAM                  ; AUTO ; ROM            ; 256          ; 20           ; --           ; --           ; 5120 ; FPGAdesign.Modified163.rtl.mif  ;
; core:core4|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_v701:auto_generated|ALTSYNCRAM                  ; AUTO ; ROM            ; 256          ; 20           ; --           ; --           ; 5120 ; FPGAdesign.Modified164.rtl.mif  ;
; core:core5|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_0801:auto_generated|ALTSYNCRAM                  ; AUTO ; ROM            ; 256          ; 20           ; --           ; --           ; 5120 ; FPGAdesign.Modified165.rtl.mif  ;
; core:core6|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_1801:auto_generated|ALTSYNCRAM                  ; AUTO ; ROM            ; 256          ; 20           ; --           ; --           ; 5120 ; FPGAdesign.Modified166.rtl.mif  ;
; core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ALTSYNCRAM                  ; AUTO ; ROM            ; 256          ; 20           ; --           ; --           ; 5120 ; FPGAdesign.Modified167.rtl.mif  ;
; core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ALTSYNCRAM                 ; AUTO ; ROM            ; 256          ; 17           ; --           ; --           ; 4352 ; FPGAdesign.Modified168.rtl.mif  ;
; core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ALTSYNCRAM                 ; AUTO ; ROM            ; 256          ; 17           ; --           ; --           ; 4352 ; FPGAdesign.Modified169.rtl.mif  ;
+------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                                                                                                                                                             ;
+--------+--------------+---------+--------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                                                                                                                                                                                                                                                 ; IP Include File ;
+--------+--------------+---------+--------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                 ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                             ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_presplit:presplit   ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |Modified16|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_splitter:splitter   ;                 ;
+--------+--------------+---------+--------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------+
; State Machine - |Modified16|MemController8:irammemc|state                                                               ;
+------------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+------------+-----------+
; Name       ; state.ac6 ; state.ac5 ; state.ac4 ; state.ac3 ; state.ac2 ; state.ac1 ; state.ac0 ; state.free ; state.ac7 ;
+------------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+------------+-----------+
; state.free ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0          ; 0         ;
; state.ac0  ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 1          ; 0         ;
; state.ac1  ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 1          ; 0         ;
; state.ac2  ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 1          ; 0         ;
; state.ac3  ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 1          ; 0         ;
; state.ac4  ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 1          ; 0         ;
; state.ac5  ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1          ; 0         ;
; state.ac6  ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1          ; 0         ;
; state.ac7  ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1          ; 1         ;
+------------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+------------+-----------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------+
; State Machine - |Modified16|MemController8:drammemc|state                                                               ;
+------------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+------------+-----------+
; Name       ; state.ac6 ; state.ac5 ; state.ac4 ; state.ac3 ; state.ac2 ; state.ac1 ; state.ac0 ; state.free ; state.ac7 ;
+------------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+------------+-----------+
; state.free ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0          ; 0         ;
; state.ac0  ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 1          ; 0         ;
; state.ac1  ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 1          ; 0         ;
; state.ac2  ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 1          ; 0         ;
; state.ac3  ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 1          ; 0         ;
; state.ac4  ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 1          ; 0         ;
; state.ac5  ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1          ; 0         ;
; state.ac6  ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1          ; 0         ;
; state.ac7  ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1          ; 1         ;
+------------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+
; Register name                                                                                                                      ; Reason for Removal                                 ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+
; core:core15|Module_Reg:IRreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|WRT_en[2,8]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                     ; Stuck at GND due to stuck port data_in             ;
; core:core14|Module_Reg:IRreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core14|Control_Unit:CU1|WRT_en[2,8]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core14|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                     ; Stuck at GND due to stuck port data_in             ;
; core:core13|Module_Reg:IRreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core13|Control_Unit:CU1|WRT_en[2,8]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core13|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                     ; Stuck at GND due to stuck port data_in             ;
; core:core12|Module_Reg:IRreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core12|Control_Unit:CU1|WRT_en[2,8]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core12|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                     ; Stuck at GND due to stuck port data_in             ;
; core:core11|Module_Reg:IRreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core11|Control_Unit:CU1|WRT_en[2,8]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core11|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                     ; Stuck at GND due to stuck port data_in             ;
; core:core10|Module_Reg:IRreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core10|Control_Unit:CU1|WRT_en[2,8]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core10|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                     ; Stuck at GND due to stuck port data_in             ;
; core:core9|Module_Reg:IRreg|dout[0..7]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core9|Control_Unit:CU1|WRT_en[2,8]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core9|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                      ; Stuck at GND due to stuck port data_in             ;
; core:core8|Module_Reg:IRreg|dout[0..7]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core8|Control_Unit:CU1|WRT_en[2,8]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core8|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                      ; Stuck at GND due to stuck port data_in             ;
; core:core7|Control_Unit:CU1|WRT_en[2,8]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core7|Control_Unit:CU1|RST_en[0]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                      ; Stuck at GND due to stuck port data_in             ;
; core:core7|Control_Unit:CU1|MEMCtrl[3]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core6|Control_Unit:CU1|WRT_en[2,8]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core6|Control_Unit:CU1|RST_en[0]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core6|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                      ; Stuck at GND due to stuck port data_in             ;
; core:core6|Control_Unit:CU1|MEMCtrl[3]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core5|Control_Unit:CU1|WRT_en[2,8]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core5|Control_Unit:CU1|RST_en[0]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core5|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                      ; Stuck at GND due to stuck port data_in             ;
; core:core5|Control_Unit:CU1|MEMCtrl[3]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core4|Control_Unit:CU1|WRT_en[2,8]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core4|Control_Unit:CU1|RST_en[0]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core4|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                      ; Stuck at GND due to stuck port data_in             ;
; core:core4|Control_Unit:CU1|MEMCtrl[3]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core3|Control_Unit:CU1|WRT_en[2,8]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core3|Control_Unit:CU1|RST_en[0]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core3|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                      ; Stuck at GND due to stuck port data_in             ;
; core:core3|Control_Unit:CU1|MEMCtrl[3]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core2|Control_Unit:CU1|WRT_en[2,8]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core2|Control_Unit:CU1|RST_en[0]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core2|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                      ; Stuck at GND due to stuck port data_in             ;
; core:core2|Control_Unit:CU1|MEMCtrl[3]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core1|Control_Unit:CU1|WRT_en[2,8]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core1|Control_Unit:CU1|RST_en[0]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core1|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                      ; Stuck at GND due to stuck port data_in             ;
; core:core1|Control_Unit:CU1|MEMCtrl[3]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core0|Control_Unit:CU1|WRT_en[2,8]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core0|Control_Unit:CU1|RST_en[0]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core0|Control_Unit:CU1|INC_en[6,7,9..12]                                                                                      ; Stuck at GND due to stuck port data_in             ;
; core:core0|Control_Unit:CU1|MEMCtrl[3]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                     ; Merged with core:core15|Control_Unit:CU1|RST_en[5] ;
; core:core14|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                     ; Merged with core:core14|Control_Unit:CU1|RST_en[5] ;
; core:core13|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                     ; Merged with core:core13|Control_Unit:CU1|RST_en[5] ;
; core:core12|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                     ; Merged with core:core12|Control_Unit:CU1|RST_en[5] ;
; core:core11|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                     ; Merged with core:core11|Control_Unit:CU1|RST_en[5] ;
; core:core10|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                     ; Merged with core:core10|Control_Unit:CU1|RST_en[5] ;
; core:core9|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                      ; Merged with core:core9|Control_Unit:CU1|RST_en[5]  ;
; core:core8|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                      ; Merged with core:core8|Control_Unit:CU1|RST_en[5]  ;
; core:core7|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                      ; Merged with core:core7|Control_Unit:CU1|RST_en[5]  ;
; core:core6|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                      ; Merged with core:core6|Control_Unit:CU1|RST_en[5]  ;
; core:core5|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                      ; Merged with core:core5|Control_Unit:CU1|RST_en[5]  ;
; core:core3|Module_Reg:IRreg|dout[0]                                                                                                ; Merged with core:core4|Module_Reg:IRreg|dout[0]    ;
; core:core3|Module_Reg:IRreg|dout[1]                                                                                                ; Merged with core:core4|Module_Reg:IRreg|dout[1]    ;
; core:core3|Module_Reg:IRreg|dout[2]                                                                                                ; Merged with core:core4|Module_Reg:IRreg|dout[2]    ;
; core:core3|Module_Reg:IRreg|dout[3]                                                                                                ; Merged with core:core4|Module_Reg:IRreg|dout[3]    ;
; core:core3|Module_Reg:IRreg|dout[4]                                                                                                ; Merged with core:core4|Module_Reg:IRreg|dout[4]    ;
; core:core3|Module_Reg:IRreg|dout[5]                                                                                                ; Merged with core:core4|Module_Reg:IRreg|dout[5]    ;
; core:core3|Module_Reg:IRreg|dout[6]                                                                                                ; Merged with core:core4|Module_Reg:IRreg|dout[6]    ;
; core:core3|Module_Reg:IRreg|dout[7]                                                                                                ; Merged with core:core4|Module_Reg:IRreg|dout[7]    ;
; core:core4|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                      ; Merged with core:core4|Control_Unit:CU1|RST_en[5]  ;
; core:core3|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                      ; Merged with core:core3|Control_Unit:CU1|RST_en[5]  ;
; core:core2|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                      ; Merged with core:core2|Control_Unit:CU1|RST_en[5]  ;
; core:core1|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                      ; Merged with core:core1|Control_Unit:CU1|RST_en[5]  ;
; core:core0|Control_Unit:CU1|RST_en[6,7,9..11]                                                                                      ; Merged with core:core0|Control_Unit:CU1|RST_en[5]  ;
; core:core8|Control_Unit:CU1|NXTSTATE[4]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core9|Control_Unit:CU1|NXTSTATE[4]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core10|Control_Unit:CU1|NXTSTATE[4]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core11|Control_Unit:CU1|NXTSTATE[4]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core12|Control_Unit:CU1|NXTSTATE[4]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core13|Control_Unit:CU1|NXTSTATE[4]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core14|Control_Unit:CU1|NXTSTATE[4]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|NXTSTATE[4]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core8|Control_Unit:CU1|WRT_en[7]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core8|Control_Unit:CU1|INC_en[8]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core9|Control_Unit:CU1|WRT_en[7]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core9|Control_Unit:CU1|INC_en[8]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core10|Control_Unit:CU1|WRT_en[7]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core10|Control_Unit:CU1|INC_en[8]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core11|Control_Unit:CU1|WRT_en[7]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core11|Control_Unit:CU1|INC_en[8]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core12|Control_Unit:CU1|WRT_en[7]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core12|Control_Unit:CU1|INC_en[8]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core13|Control_Unit:CU1|WRT_en[7]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core13|Control_Unit:CU1|INC_en[8]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core14|Control_Unit:CU1|WRT_en[7]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core14|Control_Unit:CU1|INC_en[8]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|WRT_en[7]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|INC_en[8]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core8|Control_Unit:CU1|WRT_en[10]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core8|Control_Unit:CU1|INC_en[4]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core8|Control_Unit:CU1|WRT_en[4]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core8|Control_Unit:CU1|INC_en[3]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core9|Control_Unit:CU1|WRT_en[10]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core9|Control_Unit:CU1|INC_en[4]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core9|Control_Unit:CU1|WRT_en[4]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core9|Control_Unit:CU1|INC_en[3]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core10|Control_Unit:CU1|WRT_en[10]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core10|Control_Unit:CU1|INC_en[4]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core10|Control_Unit:CU1|WRT_en[4]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core10|Control_Unit:CU1|INC_en[3]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core11|Control_Unit:CU1|WRT_en[10]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core11|Control_Unit:CU1|INC_en[3,4]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core11|Control_Unit:CU1|WRT_en[4]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core12|Control_Unit:CU1|WRT_en[10]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core12|Control_Unit:CU1|INC_en[3,4]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core12|Control_Unit:CU1|WRT_en[4]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core13|Control_Unit:CU1|WRT_en[10]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core13|Control_Unit:CU1|INC_en[4]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core13|Control_Unit:CU1|WRT_en[4]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core13|Control_Unit:CU1|INC_en[3]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core14|Control_Unit:CU1|WRT_en[10]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core14|Control_Unit:CU1|INC_en[3,4]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core14|Control_Unit:CU1|WRT_en[4]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|WRT_en[10]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|INC_en[4]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|WRT_en[4]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|INC_en[3]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core8|Module_Reg:EOPCreg|dout[0..7]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core9|Module_Reg:EOPCreg|dout[0..7]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core10|Module_Reg:EOPCreg|dout[0..7]                                                                                          ; Stuck at GND due to stuck port data_in             ;
; core:core11|Module_Reg:EOPCreg|dout[0..7]                                                                                          ; Stuck at GND due to stuck port data_in             ;
; core:core12|Module_Reg:EOPCreg|dout[0..7]                                                                                          ; Stuck at GND due to stuck port data_in             ;
; core:core13|Module_Reg:EOPCreg|dout[0..7]                                                                                          ; Stuck at GND due to stuck port data_in             ;
; core:core14|Module_Reg:EOPCreg|dout[0..7]                                                                                          ; Stuck at GND due to stuck port data_in             ;
; core:core15|Module_Reg:EOPCreg|dout[0..7]                                                                                          ; Stuck at GND due to stuck port data_in             ;
; core:core8|Module_Reg:WVreg|dout[0..7]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core9|Module_Reg:WVreg|dout[0..7]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core10|Module_Reg:WVreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core11|Module_Reg:WVreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core12|Module_Reg:WVreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core13|Module_Reg:WVreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core14|Module_Reg:WVreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core15|Module_Reg:WVreg|dout[0..7]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core8|Module_RP_CP:CPreg|rbase[0..7]                                                                                          ; Stuck at GND due to stuck port clock_enable        ;
; core:core9|Module_RP_CP:CPreg|rbase[0..7]                                                                                          ; Stuck at GND due to stuck port clock_enable        ;
; core:core10|Module_RP_CP:CPreg|rbase[0..7]                                                                                         ; Stuck at GND due to stuck port clock_enable        ;
; core:core11|Module_RP_CP:CPreg|rbase[0..7]                                                                                         ; Stuck at GND due to stuck port clock_enable        ;
; core:core12|Module_RP_CP:CPreg|rbase[0..7]                                                                                         ; Stuck at GND due to stuck port clock_enable        ;
; core:core13|Module_RP_CP:CPreg|rbase[0..7]                                                                                         ; Stuck at GND due to stuck port clock_enable        ;
; core:core14|Module_RP_CP:CPreg|rbase[0..7]                                                                                         ; Stuck at GND due to stuck port clock_enable        ;
; core:core15|Module_RP_CP:CPreg|rbase[0..7]                                                                                         ; Stuck at GND due to stuck port clock_enable        ;
; core:core8|Module_RegF:CIDreg|dout[0..7]                                                                                           ; Lost fanout                                        ;
; core:core8|Module_RegF:MCreg|dout[0..7]                                                                                            ; Lost fanout                                        ;
; core:core8|Module_Reg:MVreg|dout[0..7]                                                                                             ; Lost fanout                                        ;
; core:core9|Module_RegF:CIDreg|dout[0..7]                                                                                           ; Lost fanout                                        ;
; core:core9|Module_RegF:MCreg|dout[0..7]                                                                                            ; Lost fanout                                        ;
; core:core9|Module_Reg:MVreg|dout[0..7]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_RegF:CIDreg|dout[0..7]                                                                                          ; Lost fanout                                        ;
; core:core10|Module_RegF:MCreg|dout[0..7]                                                                                           ; Lost fanout                                        ;
; core:core10|Module_Reg:MVreg|dout[0..7]                                                                                            ; Lost fanout                                        ;
; core:core11|Module_RegF:CIDreg|dout[0..7]                                                                                          ; Lost fanout                                        ;
; core:core11|Module_RegF:MCreg|dout[0..7]                                                                                           ; Lost fanout                                        ;
; core:core11|Module_Reg:MVreg|dout[0..7]                                                                                            ; Lost fanout                                        ;
; core:core12|Module_RegF:CIDreg|dout[0..7]                                                                                          ; Lost fanout                                        ;
; core:core12|Module_RegF:MCreg|dout[0..7]                                                                                           ; Lost fanout                                        ;
; core:core12|Module_Reg:MVreg|dout[0..7]                                                                                            ; Lost fanout                                        ;
; core:core13|Module_RegF:CIDreg|dout[0..7]                                                                                          ; Lost fanout                                        ;
; core:core13|Module_RegF:MCreg|dout[0..7]                                                                                           ; Lost fanout                                        ;
; core:core13|Module_Reg:MVreg|dout[0..7]                                                                                            ; Lost fanout                                        ;
; core:core14|Module_RegF:CIDreg|dout[0..7]                                                                                          ; Lost fanout                                        ;
; core:core14|Module_RegF:MCreg|dout[0..7]                                                                                           ; Lost fanout                                        ;
; core:core14|Module_Reg:MVreg|dout[0..7]                                                                                            ; Lost fanout                                        ;
; core:core15|Module_RegF:CIDreg|dout[0..7]                                                                                          ; Lost fanout                                        ;
; core:core15|Module_RegF:MCreg|dout[0..7]                                                                                           ; Lost fanout                                        ;
; core:core15|Module_Reg:MVreg|dout[0..7]                                                                                            ; Lost fanout                                        ;
; core:core8|Module_Reg:MULRreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:ADDRreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_RP_CP:CPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core8|ALU:ALUAC|dout[7]                                                                                                       ; Lost fanout                                        ;
; core:core8|Module_RP_CP:RPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:GSPreg|dout[7]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:STPreg|dout[7]                                                                                               ; Lost fanout                                        ;
; core:core8|Control_Unit:CU1|WRT_en[6]                                                                                              ; Lost fanout                                        ;
; core:core8|Control_Unit:CU1|RST_en[5]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:MULRreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:ADDRreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_RP_CP:CPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core8|ALU:ALUAC|dout[6]                                                                                                       ; Lost fanout                                        ;
; core:core8|Module_RP_CP:RPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:GSPreg|dout[6]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:STPreg|dout[6]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:MULRreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:ADDRreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_RP_CP:CPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core8|ALU:ALUAC|dout[5]                                                                                                       ; Lost fanout                                        ;
; core:core8|Module_RP_CP:RPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:GSPreg|dout[5]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:STPreg|dout[5]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:MULRreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:ADDRreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_RP_CP:CPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core8|ALU:ALUAC|dout[4]                                                                                                       ; Lost fanout                                        ;
; core:core8|Module_RP_CP:RPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:GSPreg|dout[4]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:STPreg|dout[4]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:MULRreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:ADDRreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_RP_CP:CPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core8|ALU:ALUAC|dout[3]                                                                                                       ; Lost fanout                                        ;
; core:core8|Module_RP_CP:RPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:GSPreg|dout[3]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:STPreg|dout[3]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:MULRreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:ADDRreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_RP_CP:CPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core8|ALU:ALUAC|dout[2]                                                                                                       ; Lost fanout                                        ;
; core:core8|Module_RP_CP:RPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:GSPreg|dout[2]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:STPreg|dout[2]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:MULRreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:ADDRreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_RP_CP:CPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core8|ALU:ALUAC|dout[1]                                                                                                       ; Lost fanout                                        ;
; core:core8|Module_RP_CP:RPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:GSPreg|dout[1]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:STPreg|dout[1]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:MULRreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:ADDRreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_RP_CP:CPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core8|ALU:ALUAC|dout[0]                                                                                                       ; Lost fanout                                        ;
; core:core8|Module_RP_CP:RPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_Reg:GSPreg|dout[0]                                                                                               ; Lost fanout                                        ;
; core:core8|Module_Reg:STPreg|dout[0]                                                                                               ; Lost fanout                                        ;
; core:core8|Control_Unit:CU1|RST_en[8]                                                                                              ; Lost fanout                                        ;
; core:core8|Control_Unit:CU1|WRT_en[9]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:MULRreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:ADDRreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_RP_CP:CPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core9|ALU:ALUAC|dout[7]                                                                                                       ; Lost fanout                                        ;
; core:core9|Module_RP_CP:RPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:GSPreg|dout[7]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:STPreg|dout[7]                                                                                               ; Lost fanout                                        ;
; core:core9|Control_Unit:CU1|WRT_en[6]                                                                                              ; Lost fanout                                        ;
; core:core9|Control_Unit:CU1|RST_en[5]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:MULRreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:ADDRreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core9|ALU:ALUAC|dout[6]                                                                                                       ; Lost fanout                                        ;
; core:core9|Module_RP_CP:RPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_RP_CP:CPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:GSPreg|dout[6]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:STPreg|dout[6]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:MULRreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:ADDRreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core9|ALU:ALUAC|dout[5]                                                                                                       ; Lost fanout                                        ;
; core:core9|Module_RP_CP:RPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_RP_CP:CPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:GSPreg|dout[5]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:STPreg|dout[5]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:MULRreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:ADDRreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core9|ALU:ALUAC|dout[4]                                                                                                       ; Lost fanout                                        ;
; core:core9|Module_RP_CP:RPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_RP_CP:CPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:GSPreg|dout[4]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:STPreg|dout[4]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:MULRreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:ADDRreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core9|ALU:ALUAC|dout[3]                                                                                                       ; Lost fanout                                        ;
; core:core9|Module_RP_CP:RPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_RP_CP:CPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:GSPreg|dout[3]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:STPreg|dout[3]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:MULRreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:ADDRreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_RP_CP:CPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core9|ALU:ALUAC|dout[2]                                                                                                       ; Lost fanout                                        ;
; core:core9|Module_RP_CP:RPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:GSPreg|dout[2]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:STPreg|dout[2]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:MULRreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:ADDRreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core9|ALU:ALUAC|dout[1]                                                                                                       ; Lost fanout                                        ;
; core:core9|Module_RP_CP:RPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_RP_CP:CPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:GSPreg|dout[1]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:STPreg|dout[1]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:MULRreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:ADDRreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_RP_CP:CPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core9|ALU:ALUAC|dout[0]                                                                                                       ; Lost fanout                                        ;
; core:core9|Module_RP_CP:RPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_Reg:GSPreg|dout[0]                                                                                               ; Lost fanout                                        ;
; core:core9|Module_Reg:STPreg|dout[0]                                                                                               ; Lost fanout                                        ;
; core:core9|Control_Unit:CU1|RST_en[8]                                                                                              ; Lost fanout                                        ;
; core:core9|Control_Unit:CU1|WRT_en[9]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:MULRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:ADDRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_RP_CP:CPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core10|ALU:ALUAC|dout[7]                                                                                                      ; Lost fanout                                        ;
; core:core10|Module_RP_CP:RPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:GSPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:STPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core10|Control_Unit:CU1|WRT_en[6]                                                                                             ; Lost fanout                                        ;
; core:core10|Control_Unit:CU1|RST_en[5]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:MULRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:ADDRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_RP_CP:CPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core10|ALU:ALUAC|dout[6]                                                                                                      ; Lost fanout                                        ;
; core:core10|Module_RP_CP:RPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:GSPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:STPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:MULRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:ADDRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_RP_CP:CPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core10|ALU:ALUAC|dout[5]                                                                                                      ; Lost fanout                                        ;
; core:core10|Module_RP_CP:RPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:GSPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:STPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:MULRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:ADDRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core10|ALU:ALUAC|dout[4]                                                                                                      ; Lost fanout                                        ;
; core:core10|Module_RP_CP:RPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_RP_CP:CPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:GSPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:STPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:MULRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:ADDRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_RP_CP:CPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core10|ALU:ALUAC|dout[3]                                                                                                      ; Lost fanout                                        ;
; core:core10|Module_RP_CP:RPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:GSPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:STPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:MULRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:ADDRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_RP_CP:CPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core10|ALU:ALUAC|dout[2]                                                                                                      ; Lost fanout                                        ;
; core:core10|Module_RP_CP:RPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:GSPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:STPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:MULRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:ADDRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_RP_CP:CPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core10|ALU:ALUAC|dout[1]                                                                                                      ; Lost fanout                                        ;
; core:core10|Module_RP_CP:RPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:GSPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:STPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:MULRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:ADDRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core10|ALU:ALUAC|dout[0]                                                                                                      ; Lost fanout                                        ;
; core:core10|Module_RP_CP:RPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_RP_CP:CPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_Reg:GSPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core10|Module_Reg:STPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core10|Control_Unit:CU1|RST_en[8]                                                                                             ; Lost fanout                                        ;
; core:core10|Control_Unit:CU1|WRT_en[9]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:MULRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:ADDRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core11|ALU:ALUAC|dout[7]                                                                                                      ; Lost fanout                                        ;
; core:core11|Module_RP_CP:RPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_RP_CP:CPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:GSPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:STPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core11|Control_Unit:CU1|WRT_en[6]                                                                                             ; Lost fanout                                        ;
; core:core11|Control_Unit:CU1|RST_en[5]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:MULRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:ADDRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_RP_CP:CPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core11|ALU:ALUAC|dout[6]                                                                                                      ; Lost fanout                                        ;
; core:core11|Module_RP_CP:RPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:GSPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:STPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:MULRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:ADDRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_RP_CP:CPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core11|ALU:ALUAC|dout[5]                                                                                                      ; Lost fanout                                        ;
; core:core11|Module_RP_CP:RPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:GSPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:STPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:MULRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:ADDRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_RP_CP:CPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core11|ALU:ALUAC|dout[4]                                                                                                      ; Lost fanout                                        ;
; core:core11|Module_RP_CP:RPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:GSPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:STPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:MULRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:ADDRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core11|ALU:ALUAC|dout[3]                                                                                                      ; Lost fanout                                        ;
; core:core11|Module_RP_CP:RPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_RP_CP:CPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:GSPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:STPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:MULRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:ADDRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core11|ALU:ALUAC|dout[2]                                                                                                      ; Lost fanout                                        ;
; core:core11|Module_RP_CP:RPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_RP_CP:CPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:GSPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:STPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:MULRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:ADDRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core11|ALU:ALUAC|dout[1]                                                                                                      ; Lost fanout                                        ;
; core:core11|Module_RP_CP:RPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_RP_CP:CPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:GSPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:STPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:MULRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:ADDRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core11|ALU:ALUAC|dout[0]                                                                                                      ; Lost fanout                                        ;
; core:core11|Module_RP_CP:RPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_RP_CP:CPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_Reg:GSPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core11|Module_Reg:STPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core11|Control_Unit:CU1|RST_en[8]                                                                                             ; Lost fanout                                        ;
; core:core11|Control_Unit:CU1|WRT_en[9]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:MULRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:ADDRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core12|ALU:ALUAC|dout[7]                                                                                                      ; Lost fanout                                        ;
; core:core12|Module_RP_CP:RPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_RP_CP:CPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:GSPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:STPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core12|Control_Unit:CU1|WRT_en[6]                                                                                             ; Lost fanout                                        ;
; core:core12|Control_Unit:CU1|RST_en[5]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:MULRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:ADDRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_RP_CP:CPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core12|ALU:ALUAC|dout[6]                                                                                                      ; Lost fanout                                        ;
; core:core12|Module_RP_CP:RPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:GSPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:STPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:MULRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:ADDRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_RP_CP:CPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core12|ALU:ALUAC|dout[5]                                                                                                      ; Lost fanout                                        ;
; core:core12|Module_RP_CP:RPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:GSPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:STPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:MULRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:ADDRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_RP_CP:CPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core12|ALU:ALUAC|dout[4]                                                                                                      ; Lost fanout                                        ;
; core:core12|Module_RP_CP:RPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:GSPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:STPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:MULRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:ADDRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_RP_CP:CPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core12|ALU:ALUAC|dout[3]                                                                                                      ; Lost fanout                                        ;
; core:core12|Module_RP_CP:RPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:GSPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:STPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:MULRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:ADDRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_RP_CP:CPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core12|ALU:ALUAC|dout[2]                                                                                                      ; Lost fanout                                        ;
; core:core12|Module_RP_CP:RPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:GSPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:STPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:MULRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:ADDRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core12|ALU:ALUAC|dout[1]                                                                                                      ; Lost fanout                                        ;
; core:core12|Module_RP_CP:RPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_RP_CP:CPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:GSPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:STPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:MULRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:ADDRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core12|ALU:ALUAC|dout[0]                                                                                                      ; Lost fanout                                        ;
; core:core12|Module_RP_CP:RPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_RP_CP:CPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_Reg:GSPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core12|Module_Reg:STPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core12|Control_Unit:CU1|RST_en[8]                                                                                             ; Lost fanout                                        ;
; core:core12|Control_Unit:CU1|WRT_en[9]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:MULRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:ADDRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_RP_CP:CPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core13|ALU:ALUAC|dout[7]                                                                                                      ; Lost fanout                                        ;
; core:core13|Module_RP_CP:RPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:GSPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:STPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core13|Control_Unit:CU1|WRT_en[6]                                                                                             ; Lost fanout                                        ;
; core:core13|Control_Unit:CU1|RST_en[5]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:MULRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:ADDRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core13|ALU:ALUAC|dout[6]                                                                                                      ; Lost fanout                                        ;
; core:core13|Module_RP_CP:RPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_RP_CP:CPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:GSPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:STPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:MULRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:ADDRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_RP_CP:CPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core13|ALU:ALUAC|dout[5]                                                                                                      ; Lost fanout                                        ;
; core:core13|Module_RP_CP:RPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:GSPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:STPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:MULRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:ADDRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_RP_CP:CPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core13|ALU:ALUAC|dout[4]                                                                                                      ; Lost fanout                                        ;
; core:core13|Module_RP_CP:RPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:GSPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:STPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:MULRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:ADDRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core13|ALU:ALUAC|dout[3]                                                                                                      ; Lost fanout                                        ;
; core:core13|Module_RP_CP:RPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_RP_CP:CPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:GSPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:STPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:MULRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:ADDRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_RP_CP:CPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core13|ALU:ALUAC|dout[2]                                                                                                      ; Lost fanout                                        ;
; core:core13|Module_RP_CP:RPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:GSPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:STPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:MULRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:ADDRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_RP_CP:CPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core13|ALU:ALUAC|dout[1]                                                                                                      ; Lost fanout                                        ;
; core:core13|Module_RP_CP:RPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:GSPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:STPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:MULRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:ADDRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_RP_CP:CPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core13|ALU:ALUAC|dout[0]                                                                                                      ; Lost fanout                                        ;
; core:core13|Module_RP_CP:RPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_Reg:GSPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core13|Module_Reg:STPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core13|Control_Unit:CU1|RST_en[8]                                                                                             ; Lost fanout                                        ;
; core:core13|Control_Unit:CU1|WRT_en[9]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:MULRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:ADDRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core14|ALU:ALUAC|dout[7]                                                                                                      ; Lost fanout                                        ;
; core:core14|Module_RP_CP:RPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_RP_CP:CPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:GSPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:STPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core14|Control_Unit:CU1|WRT_en[6]                                                                                             ; Lost fanout                                        ;
; core:core14|Control_Unit:CU1|RST_en[5]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:MULRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:ADDRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_RP_CP:CPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core14|ALU:ALUAC|dout[6]                                                                                                      ; Lost fanout                                        ;
; core:core14|Module_RP_CP:RPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:GSPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:STPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:MULRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:ADDRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core14|ALU:ALUAC|dout[5]                                                                                                      ; Lost fanout                                        ;
; core:core14|Module_RP_CP:RPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_RP_CP:CPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:GSPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:STPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:MULRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:ADDRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core14|ALU:ALUAC|dout[4]                                                                                                      ; Lost fanout                                        ;
; core:core14|Module_RP_CP:RPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_RP_CP:CPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:GSPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:STPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:MULRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:ADDRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_RP_CP:CPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core14|ALU:ALUAC|dout[3]                                                                                                      ; Lost fanout                                        ;
; core:core14|Module_RP_CP:RPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:GSPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:STPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:MULRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:ADDRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_RP_CP:CPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core14|ALU:ALUAC|dout[2]                                                                                                      ; Lost fanout                                        ;
; core:core14|Module_RP_CP:RPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:GSPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:STPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:MULRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:ADDRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_RP_CP:CPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core14|ALU:ALUAC|dout[1]                                                                                                      ; Lost fanout                                        ;
; core:core14|Module_RP_CP:RPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:GSPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:STPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:MULRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:ADDRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core14|ALU:ALUAC|dout[0]                                                                                                      ; Lost fanout                                        ;
; core:core14|Module_RP_CP:RPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_RP_CP:CPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_Reg:GSPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core14|Module_Reg:STPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core14|Control_Unit:CU1|RST_en[8]                                                                                             ; Lost fanout                                        ;
; core:core14|Control_Unit:CU1|WRT_en[9]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:MULRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:ADDRreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_RP_CP:CPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core15|ALU:ALUAC|dout[7]                                                                                                      ; Lost fanout                                        ;
; core:core15|Module_RP_CP:RPreg|dout[7]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:GSPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:STPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core15|Control_Unit:CU1|WRT_en[6]                                                                                             ; Lost fanout                                        ;
; core:core15|Control_Unit:CU1|RST_en[5]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:MULRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:ADDRreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core15|ALU:ALUAC|dout[6]                                                                                                      ; Lost fanout                                        ;
; core:core15|Module_RP_CP:RPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_RP_CP:CPreg|dout[6]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:GSPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:STPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:MULRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:ADDRreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_RP_CP:CPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core15|ALU:ALUAC|dout[5]                                                                                                      ; Lost fanout                                        ;
; core:core15|Module_RP_CP:RPreg|dout[5]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:GSPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:STPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:MULRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:ADDRreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core15|ALU:ALUAC|dout[4]                                                                                                      ; Lost fanout                                        ;
; core:core15|Module_RP_CP:RPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_RP_CP:CPreg|dout[4]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:GSPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:STPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:MULRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:ADDRreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core15|ALU:ALUAC|dout[3]                                                                                                      ; Lost fanout                                        ;
; core:core15|Module_RP_CP:RPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_RP_CP:CPreg|dout[3]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:GSPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:STPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:MULRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:ADDRreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_RP_CP:CPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core15|ALU:ALUAC|dout[2]                                                                                                      ; Lost fanout                                        ;
; core:core15|Module_RP_CP:RPreg|dout[2]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:GSPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:STPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:MULRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:ADDRreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_RP_CP:CPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core15|ALU:ALUAC|dout[1]                                                                                                      ; Lost fanout                                        ;
; core:core15|Module_RP_CP:RPreg|dout[1]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:GSPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:STPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:MULRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:ADDRreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_RP_CP:CPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core15|ALU:ALUAC|dout[0]                                                                                                      ; Lost fanout                                        ;
; core:core15|Module_RP_CP:RPreg|dout[0]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_Reg:GSPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core15|Module_Reg:STPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core15|Control_Unit:CU1|RST_en[8]                                                                                             ; Lost fanout                                        ;
; core:core15|Control_Unit:CU1|WRT_en[9]                                                                                             ; Lost fanout                                        ;
; core:core8|Control_Unit:CU1|INC_en[13]                                                                                             ; Lost fanout                                        ;
; core:core8|Control_Unit:CU1|ALU_OP[2]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_RP_CP:RPreg|rbase[7]                                                                                             ; Lost fanout                                        ;
; core:core8|Control_Unit:CU1|WRT_en[3]                                                                                              ; Lost fanout                                        ;
; core:core8|Control_Unit:CU1|INC_en[2,5]                                                                                            ; Lost fanout                                        ;
; core:core8|Control_Unit:CU1|WRT_en[5]                                                                                              ; Lost fanout                                        ;
; core:core8|Module_RP_CP:RPreg|rbase[0..6]                                                                                          ; Lost fanout                                        ;
; core:core9|Control_Unit:CU1|INC_en[13]                                                                                             ; Lost fanout                                        ;
; core:core9|Control_Unit:CU1|ALU_OP[2]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_RP_CP:RPreg|rbase[7]                                                                                             ; Lost fanout                                        ;
; core:core9|Control_Unit:CU1|WRT_en[3]                                                                                              ; Lost fanout                                        ;
; core:core9|Control_Unit:CU1|INC_en[2,5]                                                                                            ; Lost fanout                                        ;
; core:core9|Control_Unit:CU1|WRT_en[5]                                                                                              ; Lost fanout                                        ;
; core:core9|Module_RP_CP:RPreg|rbase[0..6]                                                                                          ; Lost fanout                                        ;
; core:core10|Control_Unit:CU1|INC_en[13]                                                                                            ; Lost fanout                                        ;
; core:core10|Control_Unit:CU1|ALU_OP[2]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_RP_CP:RPreg|rbase[7]                                                                                            ; Lost fanout                                        ;
; core:core10|Control_Unit:CU1|WRT_en[3]                                                                                             ; Lost fanout                                        ;
; core:core10|Control_Unit:CU1|INC_en[2,5]                                                                                           ; Lost fanout                                        ;
; core:core10|Control_Unit:CU1|WRT_en[5]                                                                                             ; Lost fanout                                        ;
; core:core10|Module_RP_CP:RPreg|rbase[0..6]                                                                                         ; Lost fanout                                        ;
; core:core11|Control_Unit:CU1|INC_en[13]                                                                                            ; Lost fanout                                        ;
; core:core11|Control_Unit:CU1|ALU_OP[2]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_RP_CP:RPreg|rbase[7]                                                                                            ; Lost fanout                                        ;
; core:core11|Control_Unit:CU1|WRT_en[3]                                                                                             ; Lost fanout                                        ;
; core:core11|Control_Unit:CU1|INC_en[2,5]                                                                                           ; Lost fanout                                        ;
; core:core11|Control_Unit:CU1|WRT_en[5]                                                                                             ; Lost fanout                                        ;
; core:core11|Module_RP_CP:RPreg|rbase[0..6]                                                                                         ; Lost fanout                                        ;
; core:core12|Control_Unit:CU1|INC_en[13]                                                                                            ; Lost fanout                                        ;
; core:core12|Control_Unit:CU1|ALU_OP[2]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_RP_CP:RPreg|rbase[7]                                                                                            ; Lost fanout                                        ;
; core:core12|Control_Unit:CU1|WRT_en[3]                                                                                             ; Lost fanout                                        ;
; core:core12|Control_Unit:CU1|INC_en[2,5]                                                                                           ; Lost fanout                                        ;
; core:core12|Control_Unit:CU1|WRT_en[5]                                                                                             ; Lost fanout                                        ;
; core:core12|Module_RP_CP:RPreg|rbase[0..6]                                                                                         ; Lost fanout                                        ;
; core:core13|Control_Unit:CU1|INC_en[13]                                                                                            ; Lost fanout                                        ;
; core:core13|Control_Unit:CU1|ALU_OP[2]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_RP_CP:RPreg|rbase[7]                                                                                            ; Lost fanout                                        ;
; core:core13|Control_Unit:CU1|WRT_en[3]                                                                                             ; Lost fanout                                        ;
; core:core13|Control_Unit:CU1|INC_en[2,5]                                                                                           ; Lost fanout                                        ;
; core:core13|Control_Unit:CU1|WRT_en[5]                                                                                             ; Lost fanout                                        ;
; core:core13|Module_RP_CP:RPreg|rbase[0..6]                                                                                         ; Lost fanout                                        ;
; core:core14|Control_Unit:CU1|INC_en[13]                                                                                            ; Lost fanout                                        ;
; core:core14|Control_Unit:CU1|ALU_OP[2]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_RP_CP:RPreg|rbase[7]                                                                                            ; Lost fanout                                        ;
; core:core14|Control_Unit:CU1|WRT_en[3]                                                                                             ; Lost fanout                                        ;
; core:core14|Control_Unit:CU1|INC_en[2,5]                                                                                           ; Lost fanout                                        ;
; core:core14|Control_Unit:CU1|WRT_en[5]                                                                                             ; Lost fanout                                        ;
; core:core14|Module_RP_CP:RPreg|rbase[0..6]                                                                                         ; Lost fanout                                        ;
; core:core15|Control_Unit:CU1|INC_en[13]                                                                                            ; Lost fanout                                        ;
; core:core15|Control_Unit:CU1|ALU_OP[2]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_RP_CP:RPreg|rbase[7]                                                                                            ; Lost fanout                                        ;
; core:core15|Control_Unit:CU1|WRT_en[3]                                                                                             ; Lost fanout                                        ;
; core:core15|Control_Unit:CU1|INC_en[2,5]                                                                                           ; Lost fanout                                        ;
; core:core15|Control_Unit:CU1|WRT_en[5]                                                                                             ; Lost fanout                                        ;
; core:core15|Module_RP_CP:RPreg|rbase[0..6]                                                                                         ; Lost fanout                                        ;
; MemController8:irammemc|Dq[56]                                                                                                     ; Stuck at GND due to stuck port clock_enable        ;
; MemController8:drammemc|Dq[56..63]                                                                                                 ; Stuck at GND due to stuck port clock_enable        ;
; MemController8:irammemc|Dq[57..63]                                                                                                 ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_Reg:IRreg|dout[0..7]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core8|Control_Unit:CU1|NXTSTATE[3]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core9|Control_Unit:CU1|NXTSTATE[3]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core10|Control_Unit:CU1|NXTSTATE[3]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core11|Control_Unit:CU1|NXTSTATE[3]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core12|Control_Unit:CU1|NXTSTATE[3]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core13|Control_Unit:CU1|NXTSTATE[3]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core14|Control_Unit:CU1|NXTSTATE[3]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|NXTSTATE[3]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:PCreg|dout[0..7]                                                                                             ; Lost fanout                                        ;
; MemController8:irammemc|acq[7]                                                                                                     ; Stuck at GND due to stuck port data_in             ;
; MemController8:drammemc|acq[7]                                                                                                     ; Stuck at GND due to stuck port data_in             ;
; MemController8:irammemc|state~2                                                                                                    ; Lost fanout                                        ;
; MemController8:irammemc|state~3                                                                                                    ; Lost fanout                                        ;
; MemController8:irammemc|state~4                                                                                                    ; Lost fanout                                        ;
; MemController8:irammemc|state~6                                                                                                    ; Lost fanout                                        ;
; MemController8:irammemc|state~7                                                                                                    ; Lost fanout                                        ;
; MemController8:irammemc|state~8                                                                                                    ; Lost fanout                                        ;
; MemController8:irammemc|state~9                                                                                                    ; Lost fanout                                        ;
; MemController8:drammemc|state~2                                                                                                    ; Lost fanout                                        ;
; MemController8:drammemc|state~3                                                                                                    ; Lost fanout                                        ;
; MemController8:drammemc|state~4                                                                                                    ; Lost fanout                                        ;
; MemController8:drammemc|state~6                                                                                                    ; Lost fanout                                        ;
; MemController8:drammemc|state~7                                                                                                    ; Lost fanout                                        ;
; MemController8:drammemc|state~8                                                                                                    ; Lost fanout                                        ;
; MemController8:drammemc|state~9                                                                                                    ; Lost fanout                                        ;
; MemController8:irammemc|state.ac7                                                                                                  ; Lost fanout                                        ;
; MemController8:drammemc|state.ac7                                                                                                  ; Lost fanout                                        ;
; core:core7|Control_Unit:CU1|NXTSTATE[6,7]                                                                                          ; Stuck at GND due to stuck port data_in             ;
; core:core8|Control_Unit:CU1|NXTSTATE[5]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core9|Control_Unit:CU1|NXTSTATE[5]                                                                                            ; Stuck at GND due to stuck port data_in             ;
; core:core10|Control_Unit:CU1|NXTSTATE[5]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core11|Control_Unit:CU1|NXTSTATE[5]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core12|Control_Unit:CU1|NXTSTATE[5]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core13|Control_Unit:CU1|NXTSTATE[5]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core14|Control_Unit:CU1|NXTSTATE[5]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core15|Control_Unit:CU1|NXTSTATE[5]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core7|Control_Unit:CU1|MEMCtrl[1]                                                                                             ; Stuck at GND due to stuck port data_in             ;
; core:core7|Control_Unit:CU1|WRT_en[6,7,9,10]                                                                                       ; Stuck at GND due to stuck port data_in             ;
; core:core7|Control_Unit:CU1|ALU_OP[2]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Control_Unit:CU1|WRT_en[3..5]                                                                                           ; Stuck at GND due to stuck port data_in             ;
; core:core7|Control_Unit:CU1|INC_en[5]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_RegF:CIDreg|dout[7]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:EOPCreg|dout[7]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:MVreg|dout[7]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:WVreg|dout[7]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_RegF:CIDreg|dout[6]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:EOPCreg|dout[6]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:MVreg|dout[6]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:WVreg|dout[5,6]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_RegF:CIDreg|dout[5]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:MVreg|dout[5]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:EOPCreg|dout[5]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:WVreg|dout[4]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_RegF:CIDreg|dout[4]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:MVreg|dout[4]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:EOPCreg|dout[4]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:WVreg|dout[3]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_RegF:CIDreg|dout[3]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:MVreg|dout[3]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:EOPCreg|dout[3]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:WVreg|dout[2]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:MVreg|dout[2]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:EOPCreg|dout[2]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:WVreg|dout[1]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:MVreg|dout[1]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:EOPCreg|dout[1]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:WVreg|dout[0]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:MVreg|dout[0]                                                                                                ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_Reg:EOPCreg|dout[0]                                                                                              ; Stuck at GND due to stuck port data_in             ;
; core:core7|Module_RP_CP:RPreg|rbase[7]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:CPreg|rbase[7]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:RPreg|rbase[6]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:CPreg|rbase[6]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:RPreg|rbase[5]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:CPreg|rbase[5]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:RPreg|rbase[4]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:CPreg|rbase[4]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:RPreg|rbase[3]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:CPreg|rbase[3]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:RPreg|rbase[2]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:CPreg|rbase[2]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:RPreg|rbase[1]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:CPreg|rbase[1]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:RPreg|rbase[0]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RP_CP:CPreg|rbase[0]                                                                                             ; Stuck at GND due to stuck port clock_enable        ;
; core:core7|Module_RegF:MCreg|dout[7]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:MULRreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:ADDRreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core7|ALU:ALUAC|dout[7]                                                                                                       ; Lost fanout                                        ;
; core:core7|Module_RP_CP:RPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RP_CP:CPreg|dout[7]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:GSPreg|dout[7]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:STPreg|dout[7]                                                                                               ; Lost fanout                                        ;
; core:core7|Control_Unit:CU1|RST_en[5]                                                                                              ; Lost fanout                                        ;
; core:core7|Control_Unit:CU1|INC_en[8]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RegF:MCreg|dout[0..6]                                                                                            ; Lost fanout                                        ;
; core:core7|Control_Unit:CU1|RST_en[8]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:MULRreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:ADDRreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core7|ALU:ALUAC|dout[6]                                                                                                       ; Lost fanout                                        ;
; core:core7|Module_RP_CP:RPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RP_CP:CPreg|dout[6]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:GSPreg|dout[6]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:STPreg|dout[6]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:MULRreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:ADDRreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core7|ALU:ALUAC|dout[5]                                                                                                       ; Lost fanout                                        ;
; core:core7|Module_RP_CP:RPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RP_CP:CPreg|dout[5]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:GSPreg|dout[5]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:STPreg|dout[5]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:MULRreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:ADDRreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core7|ALU:ALUAC|dout[4]                                                                                                       ; Lost fanout                                        ;
; core:core7|Module_RP_CP:RPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RP_CP:CPreg|dout[4]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:GSPreg|dout[4]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:STPreg|dout[4]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:MULRreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:ADDRreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core7|ALU:ALUAC|dout[3]                                                                                                       ; Lost fanout                                        ;
; core:core7|Module_RP_CP:RPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RP_CP:CPreg|dout[3]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:GSPreg|dout[3]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:STPreg|dout[3]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:MULRreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:ADDRreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RegF:CIDreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core7|ALU:ALUAC|dout[2]                                                                                                       ; Lost fanout                                        ;
; core:core7|Module_RP_CP:RPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RP_CP:CPreg|dout[2]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:GSPreg|dout[2]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:STPreg|dout[2]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:MULRreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:ADDRreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RegF:CIDreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core7|ALU:ALUAC|dout[1]                                                                                                       ; Lost fanout                                        ;
; core:core7|Module_RP_CP:RPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RP_CP:CPreg|dout[1]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:GSPreg|dout[1]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:STPreg|dout[1]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:MULRreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:ADDRreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RegF:CIDreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core7|ALU:ALUAC|dout[0]                                                                                                       ; Lost fanout                                        ;
; core:core7|Module_RP_CP:RPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_RP_CP:CPreg|dout[0]                                                                                              ; Lost fanout                                        ;
; core:core7|Module_Reg:GSPreg|dout[0]                                                                                               ; Lost fanout                                        ;
; core:core7|Module_Reg:STPreg|dout[0]                                                                                               ; Lost fanout                                        ;
; core:core7|Control_Unit:CU1|INC_en[2..4,13]                                                                                        ; Lost fanout                                        ;
; core:core7|Control_Unit:CU1|NXTSTATE[3..5]                                                                                         ; Stuck at GND due to stuck port data_in             ;
; IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3] ; Stuck at GND due to stuck port data_in             ;
; DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3] ; Stuck at GND due to stuck port data_in             ;
; Total Number of Removed Registers = 1530                                                                                           ;                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                  ;
+-----------------------------------------+--------------------------------+-----------------------------------------------------------------------------------+
; Register name                           ; Reason for Removal             ; Registers Removed due to This Register                                            ;
+-----------------------------------------+--------------------------------+-----------------------------------------------------------------------------------+
; core:core15|Module_Reg:IRreg|dout[4]    ; Stuck at GND                   ; core:core15|Control_Unit:CU1|NXTSTATE[4], core:core15|Control_Unit:CU1|WRT_en[7], ;
;                                         ; due to stuck port data_in      ; core:core15|Control_Unit:CU1|WRT_en[10], core:core15|Control_Unit:CU1|WRT_en[4],  ;
;                                         ;                                ; core:core15|Module_RP_CP:CPreg|rbase[7], core:core15|Module_RP_CP:CPreg|rbase[6], ;
;                                         ;                                ; core:core15|Module_RP_CP:CPreg|rbase[5], core:core15|Module_RP_CP:CPreg|rbase[4], ;
;                                         ;                                ; core:core15|Module_RP_CP:CPreg|rbase[3], core:core15|Module_RP_CP:CPreg|rbase[2], ;
;                                         ;                                ; core:core15|Module_RP_CP:CPreg|rbase[1], core:core15|Module_RP_CP:CPreg|rbase[0], ;
;                                         ;                                ; core:core15|Module_RegF:CIDreg|dout[7], core:core15|Module_RegF:CIDreg|dout[6],   ;
;                                         ;                                ; core:core15|Module_RegF:CIDreg|dout[5], core:core15|Module_RegF:CIDreg|dout[4],   ;
;                                         ;                                ; core:core15|Module_RegF:CIDreg|dout[3], core:core15|Module_RegF:CIDreg|dout[2],   ;
;                                         ;                                ; core:core15|Module_RegF:CIDreg|dout[1], core:core15|Module_RegF:CIDreg|dout[0],   ;
;                                         ;                                ; core:core15|Module_RegF:MCreg|dout[7], core:core15|Module_RegF:MCreg|dout[6],     ;
;                                         ;                                ; core:core15|Module_RegF:MCreg|dout[5], core:core15|Module_RegF:MCreg|dout[4],     ;
;                                         ;                                ; core:core15|Module_RegF:MCreg|dout[3], core:core15|Module_RegF:MCreg|dout[2],     ;
;                                         ;                                ; core:core15|Module_RegF:MCreg|dout[1], core:core15|Module_RegF:MCreg|dout[0],     ;
;                                         ;                                ; core:core15|Module_Reg:MVreg|dout[2], core:core15|Module_Reg:MVreg|dout[1],       ;
;                                         ;                                ; core:core15|Module_Reg:MVreg|dout[0], core:core15|Module_Reg:MULRreg|dout[7],     ;
;                                         ;                                ; core:core15|Module_Reg:ADDRreg|dout[7], core:core15|Module_RP_CP:CPreg|dout[7],   ;
;                                         ;                                ; core:core15|ALU:ALUAC|dout[7], core:core15|Module_Reg:STPreg|dout[7],             ;
;                                         ;                                ; core:core15|Control_Unit:CU1|RST_en[5], core:core15|Module_Reg:MULRreg|dout[6],   ;
;                                         ;                                ; core:core15|Module_Reg:ADDRreg|dout[6], core:core15|ALU:ALUAC|dout[6],            ;
;                                         ;                                ; core:core15|Module_RP_CP:CPreg|dout[6], core:core15|Module_Reg:STPreg|dout[6],    ;
;                                         ;                                ; core:core15|Module_Reg:MULRreg|dout[5], core:core15|Module_Reg:ADDRreg|dout[5],   ;
;                                         ;                                ; core:core15|Module_RP_CP:CPreg|dout[5], core:core15|ALU:ALUAC|dout[5],            ;
;                                         ;                                ; core:core15|Module_Reg:STPreg|dout[5], core:core15|Module_Reg:MULRreg|dout[4],    ;
;                                         ;                                ; core:core15|Module_Reg:ADDRreg|dout[4], core:core15|ALU:ALUAC|dout[4],            ;
;                                         ;                                ; core:core15|Module_RP_CP:CPreg|dout[4], core:core15|Module_Reg:STPreg|dout[4],    ;
;                                         ;                                ; core:core15|Module_Reg:MULRreg|dout[3], core:core15|Module_Reg:ADDRreg|dout[3],   ;
;                                         ;                                ; core:core15|ALU:ALUAC|dout[3], core:core15|Module_RP_CP:CPreg|dout[3],            ;
;                                         ;                                ; core:core15|Module_Reg:STPreg|dout[3], core:core15|Module_Reg:MULRreg|dout[2],    ;
;                                         ;                                ; core:core15|Module_Reg:ADDRreg|dout[2], core:core15|Module_RP_CP:CPreg|dout[2],   ;
;                                         ;                                ; core:core15|ALU:ALUAC|dout[2], core:core15|Module_Reg:STPreg|dout[2],             ;
;                                         ;                                ; core:core15|Module_Reg:MULRreg|dout[1], core:core15|Module_Reg:ADDRreg|dout[1],   ;
;                                         ;                                ; core:core15|Module_RP_CP:CPreg|dout[1], core:core15|ALU:ALUAC|dout[1],            ;
;                                         ;                                ; core:core15|Module_Reg:STPreg|dout[1], core:core15|Module_Reg:MULRreg|dout[0],    ;
;                                         ;                                ; core:core15|Module_Reg:ADDRreg|dout[0], core:core15|Module_RP_CP:CPreg|dout[0],   ;
;                                         ;                                ; core:core15|ALU:ALUAC|dout[0], core:core15|Module_Reg:STPreg|dout[0],             ;
;                                         ;                                ; core:core15|Control_Unit:CU1|INC_en[13], core:core15|Control_Unit:CU1|ALU_OP[2]   ;
; core:core10|Module_Reg:IRreg|dout[4]    ; Stuck at GND                   ; core:core10|Control_Unit:CU1|NXTSTATE[4], core:core10|Control_Unit:CU1|WRT_en[7], ;
;                                         ; due to stuck port data_in      ; core:core10|Control_Unit:CU1|WRT_en[10], core:core10|Control_Unit:CU1|WRT_en[4],  ;
;                                         ;                                ; core:core10|Module_RP_CP:CPreg|rbase[7], core:core10|Module_RP_CP:CPreg|rbase[6], ;
;                                         ;                                ; core:core10|Module_RP_CP:CPreg|rbase[5], core:core10|Module_RP_CP:CPreg|rbase[4], ;
;                                         ;                                ; core:core10|Module_RP_CP:CPreg|rbase[3], core:core10|Module_RP_CP:CPreg|rbase[2], ;
;                                         ;                                ; core:core10|Module_RP_CP:CPreg|rbase[1], core:core10|Module_RP_CP:CPreg|rbase[0], ;
;                                         ;                                ; core:core10|Module_RegF:CIDreg|dout[7], core:core10|Module_RegF:CIDreg|dout[6],   ;
;                                         ;                                ; core:core10|Module_RegF:CIDreg|dout[5], core:core10|Module_RegF:CIDreg|dout[4],   ;
;                                         ;                                ; core:core10|Module_RegF:CIDreg|dout[3], core:core10|Module_RegF:CIDreg|dout[2],   ;
;                                         ;                                ; core:core10|Module_RegF:CIDreg|dout[1], core:core10|Module_RegF:CIDreg|dout[0],   ;
;                                         ;                                ; core:core10|Module_RegF:MCreg|dout[7], core:core10|Module_RegF:MCreg|dout[6],     ;
;                                         ;                                ; core:core10|Module_RegF:MCreg|dout[5], core:core10|Module_RegF:MCreg|dout[4],     ;
;                                         ;                                ; core:core10|Module_RegF:MCreg|dout[3], core:core10|Module_RegF:MCreg|dout[2],     ;
;                                         ;                                ; core:core10|Module_RegF:MCreg|dout[1], core:core10|Module_RegF:MCreg|dout[0],     ;
;                                         ;                                ; core:core10|Module_Reg:MVreg|dout[2], core:core10|Module_Reg:MVreg|dout[1],       ;
;                                         ;                                ; core:core10|Module_Reg:MVreg|dout[0], core:core10|Module_Reg:MULRreg|dout[7],     ;
;                                         ;                                ; core:core10|Module_Reg:ADDRreg|dout[7], core:core10|Module_RP_CP:CPreg|dout[7],   ;
;                                         ;                                ; core:core10|ALU:ALUAC|dout[7], core:core10|Module_Reg:STPreg|dout[7],             ;
;                                         ;                                ; core:core10|Control_Unit:CU1|RST_en[5], core:core10|Module_Reg:MULRreg|dout[6],   ;
;                                         ;                                ; core:core10|Module_Reg:ADDRreg|dout[6], core:core10|Module_RP_CP:CPreg|dout[6],   ;
;                                         ;                                ; core:core10|ALU:ALUAC|dout[6], core:core10|Module_Reg:STPreg|dout[6],             ;
;                                         ;                                ; core:core10|Module_Reg:MULRreg|dout[5], core:core10|Module_Reg:ADDRreg|dout[5],   ;
;                                         ;                                ; core:core10|Module_RP_CP:CPreg|dout[5], core:core10|ALU:ALUAC|dout[5],            ;
;                                         ;                                ; core:core10|Module_Reg:STPreg|dout[5], core:core10|Module_Reg:MULRreg|dout[4],    ;
;                                         ;                                ; core:core10|Module_Reg:ADDRreg|dout[4], core:core10|ALU:ALUAC|dout[4],            ;
;                                         ;                                ; core:core10|Module_RP_CP:CPreg|dout[4], core:core10|Module_Reg:STPreg|dout[4],    ;
;                                         ;                                ; core:core10|Module_Reg:MULRreg|dout[3], core:core10|Module_Reg:ADDRreg|dout[3],   ;
;                                         ;                                ; core:core10|Module_RP_CP:CPreg|dout[3], core:core10|ALU:ALUAC|dout[3],            ;
;                                         ;                                ; core:core10|Module_Reg:STPreg|dout[3], core:core10|Module_Reg:MULRreg|dout[2],    ;
;                                         ;                                ; core:core10|Module_Reg:ADDRreg|dout[2], core:core10|Module_RP_CP:CPreg|dout[2],   ;
;                                         ;                                ; core:core10|ALU:ALUAC|dout[2], core:core10|Module_Reg:STPreg|dout[2],             ;
;                                         ;                                ; core:core10|Module_Reg:MULRreg|dout[1], core:core10|Module_Reg:ADDRreg|dout[1],   ;
;                                         ;                                ; core:core10|Module_RP_CP:CPreg|dout[1], core:core10|ALU:ALUAC|dout[1],            ;
;                                         ;                                ; core:core10|Module_Reg:STPreg|dout[1], core:core10|Module_Reg:MULRreg|dout[0],    ;
;                                         ;                                ; core:core10|Module_Reg:ADDRreg|dout[0], core:core10|ALU:ALUAC|dout[0],            ;
;                                         ;                                ; core:core10|Module_RP_CP:CPreg|dout[0], core:core10|Module_Reg:STPreg|dout[0],    ;
;                                         ;                                ; core:core10|Control_Unit:CU1|INC_en[13], core:core10|Control_Unit:CU1|ALU_OP[2]   ;
; core:core8|Module_Reg:IRreg|dout[4]     ; Stuck at GND                   ; core:core8|Control_Unit:CU1|NXTSTATE[4], core:core8|Control_Unit:CU1|WRT_en[7],   ;
;                                         ; due to stuck port data_in      ; core:core8|Control_Unit:CU1|WRT_en[10], core:core8|Control_Unit:CU1|WRT_en[4],    ;
;                                         ;                                ; core:core8|Module_RP_CP:CPreg|rbase[7], core:core8|Module_RP_CP:CPreg|rbase[6],   ;
;                                         ;                                ; core:core8|Module_RP_CP:CPreg|rbase[5], core:core8|Module_RP_CP:CPreg|rbase[4],   ;
;                                         ;                                ; core:core8|Module_RP_CP:CPreg|rbase[3], core:core8|Module_RP_CP:CPreg|rbase[2],   ;
;                                         ;                                ; core:core8|Module_RP_CP:CPreg|rbase[1], core:core8|Module_RP_CP:CPreg|rbase[0],   ;
;                                         ;                                ; core:core8|Module_RegF:CIDreg|dout[7], core:core8|Module_RegF:CIDreg|dout[6],     ;
;                                         ;                                ; core:core8|Module_RegF:CIDreg|dout[5], core:core8|Module_RegF:CIDreg|dout[4],     ;
;                                         ;                                ; core:core8|Module_RegF:CIDreg|dout[3], core:core8|Module_RegF:CIDreg|dout[2],     ;
;                                         ;                                ; core:core8|Module_RegF:CIDreg|dout[1], core:core8|Module_RegF:CIDreg|dout[0],     ;
;                                         ;                                ; core:core8|Module_RegF:MCreg|dout[7], core:core8|Module_RegF:MCreg|dout[6],       ;
;                                         ;                                ; core:core8|Module_RegF:MCreg|dout[5], core:core8|Module_RegF:MCreg|dout[4],       ;
;                                         ;                                ; core:core8|Module_RegF:MCreg|dout[3], core:core8|Module_RegF:MCreg|dout[2],       ;
;                                         ;                                ; core:core8|Module_RegF:MCreg|dout[1], core:core8|Module_RegF:MCreg|dout[0],       ;
;                                         ;                                ; core:core8|Module_Reg:MVreg|dout[2], core:core8|Module_Reg:MVreg|dout[1],         ;
;                                         ;                                ; core:core8|Module_Reg:MVreg|dout[0], core:core8|Module_Reg:MULRreg|dout[7],       ;
;                                         ;                                ; core:core8|Module_Reg:ADDRreg|dout[7], core:core8|Module_RP_CP:CPreg|dout[7],     ;
;                                         ;                                ; core:core8|ALU:ALUAC|dout[7], core:core8|Module_Reg:STPreg|dout[7],               ;
;                                         ;                                ; core:core8|Control_Unit:CU1|RST_en[5], core:core8|Module_Reg:MULRreg|dout[6],     ;
;                                         ;                                ; core:core8|Module_Reg:ADDRreg|dout[6], core:core8|Module_RP_CP:CPreg|dout[6],     ;
;                                         ;                                ; core:core8|ALU:ALUAC|dout[6], core:core8|Module_Reg:STPreg|dout[6],               ;
;                                         ;                                ; core:core8|Module_Reg:MULRreg|dout[5], core:core8|Module_Reg:ADDRreg|dout[5],     ;
;                                         ;                                ; core:core8|Module_RP_CP:CPreg|dout[5], core:core8|ALU:ALUAC|dout[5],              ;
;                                         ;                                ; core:core8|Module_Reg:STPreg|dout[5], core:core8|Module_Reg:MULRreg|dout[4],      ;
;                                         ;                                ; core:core8|Module_Reg:ADDRreg|dout[4], core:core8|Module_RP_CP:CPreg|dout[4],     ;
;                                         ;                                ; core:core8|ALU:ALUAC|dout[4], core:core8|Module_Reg:STPreg|dout[4],               ;
;                                         ;                                ; core:core8|Module_Reg:MULRreg|dout[3], core:core8|Module_Reg:ADDRreg|dout[3],     ;
;                                         ;                                ; core:core8|Module_RP_CP:CPreg|dout[3], core:core8|ALU:ALUAC|dout[3],              ;
;                                         ;                                ; core:core8|Module_Reg:STPreg|dout[3], core:core8|Module_Reg:MULRreg|dout[2],      ;
;                                         ;                                ; core:core8|Module_Reg:ADDRreg|dout[2], core:core8|Module_RP_CP:CPreg|dout[2],     ;
;                                         ;                                ; core:core8|ALU:ALUAC|dout[2], core:core8|Module_Reg:STPreg|dout[2],               ;
;                                         ;                                ; core:core8|Module_Reg:MULRreg|dout[1], core:core8|Module_Reg:ADDRreg|dout[1],     ;
;                                         ;                                ; core:core8|Module_RP_CP:CPreg|dout[1], core:core8|ALU:ALUAC|dout[1],              ;
;                                         ;                                ; core:core8|Module_Reg:STPreg|dout[1], core:core8|Module_Reg:MULRreg|dout[0],      ;
;                                         ;                                ; core:core8|Module_Reg:ADDRreg|dout[0], core:core8|Module_RP_CP:CPreg|dout[0],     ;
;                                         ;                                ; core:core8|ALU:ALUAC|dout[0], core:core8|Module_Reg:STPreg|dout[0],               ;
;                                         ;                                ; core:core8|Control_Unit:CU1|INC_en[13], core:core8|Control_Unit:CU1|ALU_OP[2]     ;
; core:core13|Module_Reg:IRreg|dout[4]    ; Stuck at GND                   ; core:core13|Control_Unit:CU1|NXTSTATE[4], core:core13|Control_Unit:CU1|WRT_en[7], ;
;                                         ; due to stuck port data_in      ; core:core13|Control_Unit:CU1|WRT_en[10], core:core13|Control_Unit:CU1|WRT_en[4],  ;
;                                         ;                                ; core:core13|Module_RP_CP:CPreg|rbase[7], core:core13|Module_RP_CP:CPreg|rbase[6], ;
;                                         ;                                ; core:core13|Module_RP_CP:CPreg|rbase[5], core:core13|Module_RP_CP:CPreg|rbase[4], ;
;                                         ;                                ; core:core13|Module_RP_CP:CPreg|rbase[3], core:core13|Module_RP_CP:CPreg|rbase[2], ;
;                                         ;                                ; core:core13|Module_RP_CP:CPreg|rbase[1], core:core13|Module_RP_CP:CPreg|rbase[0], ;
;                                         ;                                ; core:core13|Module_RegF:CIDreg|dout[7], core:core13|Module_RegF:CIDreg|dout[6],   ;
;                                         ;                                ; core:core13|Module_RegF:CIDreg|dout[5], core:core13|Module_RegF:CIDreg|dout[4],   ;
;                                         ;                                ; core:core13|Module_RegF:CIDreg|dout[3], core:core13|Module_RegF:CIDreg|dout[2],   ;
;                                         ;                                ; core:core13|Module_RegF:CIDreg|dout[1], core:core13|Module_RegF:CIDreg|dout[0],   ;
;                                         ;                                ; core:core13|Module_RegF:MCreg|dout[7], core:core13|Module_RegF:MCreg|dout[6],     ;
;                                         ;                                ; core:core13|Module_RegF:MCreg|dout[5], core:core13|Module_RegF:MCreg|dout[4],     ;
;                                         ;                                ; core:core13|Module_RegF:MCreg|dout[3], core:core13|Module_RegF:MCreg|dout[2],     ;
;                                         ;                                ; core:core13|Module_RegF:MCreg|dout[1], core:core13|Module_RegF:MCreg|dout[0],     ;
;                                         ;                                ; core:core13|Module_Reg:MVreg|dout[2], core:core13|Module_Reg:MVreg|dout[1],       ;
;                                         ;                                ; core:core13|Module_Reg:MVreg|dout[0], core:core13|Module_Reg:MULRreg|dout[7],     ;
;                                         ;                                ; core:core13|Module_Reg:ADDRreg|dout[7], core:core13|Module_RP_CP:CPreg|dout[7],   ;
;                                         ;                                ; core:core13|ALU:ALUAC|dout[7], core:core13|Module_Reg:STPreg|dout[7],             ;
;                                         ;                                ; core:core13|Control_Unit:CU1|RST_en[5], core:core13|Module_Reg:MULRreg|dout[6],   ;
;                                         ;                                ; core:core13|Module_Reg:ADDRreg|dout[6], core:core13|ALU:ALUAC|dout[6],            ;
;                                         ;                                ; core:core13|Module_RP_CP:CPreg|dout[6], core:core13|Module_Reg:STPreg|dout[6],    ;
;                                         ;                                ; core:core13|Module_Reg:MULRreg|dout[5], core:core13|Module_Reg:ADDRreg|dout[5],   ;
;                                         ;                                ; core:core13|Module_RP_CP:CPreg|dout[5], core:core13|ALU:ALUAC|dout[5],            ;
;                                         ;                                ; core:core13|Module_Reg:STPreg|dout[5], core:core13|Module_Reg:MULRreg|dout[4],    ;
;                                         ;                                ; core:core13|Module_Reg:ADDRreg|dout[4], core:core13|Module_RP_CP:CPreg|dout[4],   ;
;                                         ;                                ; core:core13|ALU:ALUAC|dout[4], core:core13|Module_Reg:STPreg|dout[4],             ;
;                                         ;                                ; core:core13|Module_Reg:MULRreg|dout[3], core:core13|Module_Reg:ADDRreg|dout[3],   ;
;                                         ;                                ; core:core13|ALU:ALUAC|dout[3], core:core13|Module_RP_CP:CPreg|dout[3],            ;
;                                         ;                                ; core:core13|Module_Reg:STPreg|dout[3], core:core13|Module_Reg:MULRreg|dout[2],    ;
;                                         ;                                ; core:core13|Module_Reg:ADDRreg|dout[2], core:core13|Module_RP_CP:CPreg|dout[2],   ;
;                                         ;                                ; core:core13|ALU:ALUAC|dout[2], core:core13|Module_Reg:STPreg|dout[2],             ;
;                                         ;                                ; core:core13|Module_Reg:MULRreg|dout[1], core:core13|Module_Reg:ADDRreg|dout[1],   ;
;                                         ;                                ; core:core13|Module_RP_CP:CPreg|dout[1], core:core13|ALU:ALUAC|dout[1],            ;
;                                         ;                                ; core:core13|Module_Reg:STPreg|dout[1], core:core13|Module_Reg:MULRreg|dout[0],    ;
;                                         ;                                ; core:core13|Module_Reg:ADDRreg|dout[0], core:core13|Module_RP_CP:CPreg|dout[0],   ;
;                                         ;                                ; core:core13|ALU:ALUAC|dout[0], core:core13|Module_Reg:STPreg|dout[0],             ;
;                                         ;                                ; core:core13|Control_Unit:CU1|INC_en[13], core:core13|Control_Unit:CU1|ALU_OP[2]   ;
; core:core9|Module_Reg:IRreg|dout[4]     ; Stuck at GND                   ; core:core9|Control_Unit:CU1|NXTSTATE[4], core:core9|Control_Unit:CU1|WRT_en[7],   ;
;                                         ; due to stuck port data_in      ; core:core9|Control_Unit:CU1|WRT_en[10], core:core9|Control_Unit:CU1|WRT_en[4],    ;
;                                         ;                                ; core:core9|Module_RP_CP:CPreg|rbase[7], core:core9|Module_RP_CP:CPreg|rbase[6],   ;
;                                         ;                                ; core:core9|Module_RP_CP:CPreg|rbase[5], core:core9|Module_RP_CP:CPreg|rbase[4],   ;
;                                         ;                                ; core:core9|Module_RP_CP:CPreg|rbase[3], core:core9|Module_RP_CP:CPreg|rbase[2],   ;
;                                         ;                                ; core:core9|Module_RP_CP:CPreg|rbase[1], core:core9|Module_RP_CP:CPreg|rbase[0],   ;
;                                         ;                                ; core:core9|Module_RegF:CIDreg|dout[7], core:core9|Module_RegF:CIDreg|dout[6],     ;
;                                         ;                                ; core:core9|Module_RegF:CIDreg|dout[5], core:core9|Module_RegF:CIDreg|dout[4],     ;
;                                         ;                                ; core:core9|Module_RegF:CIDreg|dout[3], core:core9|Module_RegF:CIDreg|dout[2],     ;
;                                         ;                                ; core:core9|Module_RegF:CIDreg|dout[1], core:core9|Module_RegF:CIDreg|dout[0],     ;
;                                         ;                                ; core:core9|Module_RegF:MCreg|dout[7], core:core9|Module_RegF:MCreg|dout[6],       ;
;                                         ;                                ; core:core9|Module_RegF:MCreg|dout[5], core:core9|Module_RegF:MCreg|dout[4],       ;
;                                         ;                                ; core:core9|Module_RegF:MCreg|dout[3], core:core9|Module_RegF:MCreg|dout[2],       ;
;                                         ;                                ; core:core9|Module_RegF:MCreg|dout[1], core:core9|Module_RegF:MCreg|dout[0],       ;
;                                         ;                                ; core:core9|Module_Reg:MVreg|dout[2], core:core9|Module_Reg:MVreg|dout[1],         ;
;                                         ;                                ; core:core9|Module_Reg:MVreg|dout[0], core:core9|Module_Reg:MULRreg|dout[7],       ;
;                                         ;                                ; core:core9|Module_Reg:ADDRreg|dout[7], core:core9|Module_RP_CP:CPreg|dout[7],     ;
;                                         ;                                ; core:core9|ALU:ALUAC|dout[7], core:core9|Module_Reg:STPreg|dout[7],               ;
;                                         ;                                ; core:core9|Control_Unit:CU1|RST_en[5], core:core9|Module_Reg:MULRreg|dout[6],     ;
;                                         ;                                ; core:core9|Module_Reg:ADDRreg|dout[6], core:core9|ALU:ALUAC|dout[6],              ;
;                                         ;                                ; core:core9|Module_RP_CP:CPreg|dout[6], core:core9|Module_Reg:STPreg|dout[6],      ;
;                                         ;                                ; core:core9|Module_Reg:MULRreg|dout[5], core:core9|Module_Reg:ADDRreg|dout[5],     ;
;                                         ;                                ; core:core9|ALU:ALUAC|dout[5], core:core9|Module_RP_CP:CPreg|dout[5],              ;
;                                         ;                                ; core:core9|Module_Reg:STPreg|dout[5], core:core9|Module_Reg:MULRreg|dout[4],      ;
;                                         ;                                ; core:core9|Module_Reg:ADDRreg|dout[4], core:core9|ALU:ALUAC|dout[4],              ;
;                                         ;                                ; core:core9|Module_RP_CP:CPreg|dout[4], core:core9|Module_Reg:STPreg|dout[4],      ;
;                                         ;                                ; core:core9|Module_Reg:MULRreg|dout[3], core:core9|Module_Reg:ADDRreg|dout[3],     ;
;                                         ;                                ; core:core9|ALU:ALUAC|dout[3], core:core9|Module_RP_CP:CPreg|dout[3],              ;
;                                         ;                                ; core:core9|Module_Reg:STPreg|dout[3], core:core9|Module_Reg:MULRreg|dout[2],      ;
;                                         ;                                ; core:core9|Module_Reg:ADDRreg|dout[2], core:core9|Module_RP_CP:CPreg|dout[2],     ;
;                                         ;                                ; core:core9|ALU:ALUAC|dout[2], core:core9|Module_Reg:STPreg|dout[2],               ;
;                                         ;                                ; core:core9|Module_Reg:MULRreg|dout[1], core:core9|Module_Reg:ADDRreg|dout[1],     ;
;                                         ;                                ; core:core9|ALU:ALUAC|dout[1], core:core9|Module_RP_CP:CPreg|dout[1],              ;
;                                         ;                                ; core:core9|Module_Reg:STPreg|dout[1], core:core9|Module_Reg:MULRreg|dout[0],      ;
;                                         ;                                ; core:core9|Module_Reg:ADDRreg|dout[0], core:core9|Module_RP_CP:CPreg|dout[0],     ;
;                                         ;                                ; core:core9|ALU:ALUAC|dout[0], core:core9|Module_Reg:STPreg|dout[0],               ;
;                                         ;                                ; core:core9|Control_Unit:CU1|INC_en[13], core:core9|Control_Unit:CU1|ALU_OP[2]     ;
; core:core11|Module_Reg:IRreg|dout[4]    ; Stuck at GND                   ; core:core11|Control_Unit:CU1|NXTSTATE[4], core:core11|Control_Unit:CU1|WRT_en[7], ;
;                                         ; due to stuck port data_in      ; core:core11|Control_Unit:CU1|WRT_en[10], core:core11|Control_Unit:CU1|WRT_en[4],  ;
;                                         ;                                ; core:core11|Module_RP_CP:CPreg|rbase[7], core:core11|Module_RP_CP:CPreg|rbase[6], ;
;                                         ;                                ; core:core11|Module_RP_CP:CPreg|rbase[5], core:core11|Module_RP_CP:CPreg|rbase[4], ;
;                                         ;                                ; core:core11|Module_RP_CP:CPreg|rbase[3], core:core11|Module_RP_CP:CPreg|rbase[2], ;
;                                         ;                                ; core:core11|Module_RP_CP:CPreg|rbase[1], core:core11|Module_RP_CP:CPreg|rbase[0], ;
;                                         ;                                ; core:core11|Module_RegF:CIDreg|dout[7], core:core11|Module_RegF:CIDreg|dout[6],   ;
;                                         ;                                ; core:core11|Module_RegF:CIDreg|dout[5], core:core11|Module_RegF:CIDreg|dout[4],   ;
;                                         ;                                ; core:core11|Module_RegF:CIDreg|dout[3], core:core11|Module_RegF:CIDreg|dout[2],   ;
;                                         ;                                ; core:core11|Module_RegF:CIDreg|dout[1], core:core11|Module_RegF:CIDreg|dout[0],   ;
;                                         ;                                ; core:core11|Module_RegF:MCreg|dout[7], core:core11|Module_RegF:MCreg|dout[6],     ;
;                                         ;                                ; core:core11|Module_RegF:MCreg|dout[5], core:core11|Module_RegF:MCreg|dout[4],     ;
;                                         ;                                ; core:core11|Module_RegF:MCreg|dout[3], core:core11|Module_RegF:MCreg|dout[2],     ;
;                                         ;                                ; core:core11|Module_RegF:MCreg|dout[1], core:core11|Module_RegF:MCreg|dout[0],     ;
;                                         ;                                ; core:core11|Module_Reg:MVreg|dout[2], core:core11|Module_Reg:MVreg|dout[1],       ;
;                                         ;                                ; core:core11|Module_Reg:MVreg|dout[0], core:core11|Module_Reg:MULRreg|dout[7],     ;
;                                         ;                                ; core:core11|Module_Reg:ADDRreg|dout[7], core:core11|ALU:ALUAC|dout[7],            ;
;                                         ;                                ; core:core11|Module_Reg:STPreg|dout[7], core:core11|Control_Unit:CU1|RST_en[5],    ;
;                                         ;                                ; core:core11|Module_Reg:MULRreg|dout[6], core:core11|Module_Reg:ADDRreg|dout[6],   ;
;                                         ;                                ; core:core11|Module_RP_CP:CPreg|dout[6], core:core11|ALU:ALUAC|dout[6],            ;
;                                         ;                                ; core:core11|Module_Reg:STPreg|dout[6], core:core11|Module_Reg:MULRreg|dout[5],    ;
;                                         ;                                ; core:core11|Module_Reg:ADDRreg|dout[5], core:core11|Module_RP_CP:CPreg|dout[5],   ;
;                                         ;                                ; core:core11|ALU:ALUAC|dout[5], core:core11|Module_Reg:STPreg|dout[5],             ;
;                                         ;                                ; core:core11|Module_Reg:MULRreg|dout[4], core:core11|Module_Reg:ADDRreg|dout[4],   ;
;                                         ;                                ; core:core11|Module_RP_CP:CPreg|dout[4], core:core11|ALU:ALUAC|dout[4],            ;
;                                         ;                                ; core:core11|Module_Reg:STPreg|dout[4], core:core11|Module_Reg:MULRreg|dout[3],    ;
;                                         ;                                ; core:core11|Module_Reg:ADDRreg|dout[3], core:core11|ALU:ALUAC|dout[3],            ;
;                                         ;                                ; core:core11|Module_RP_CP:CPreg|dout[3], core:core11|Module_Reg:STPreg|dout[3],    ;
;                                         ;                                ; core:core11|Module_Reg:MULRreg|dout[2], core:core11|Module_Reg:ADDRreg|dout[2],   ;
;                                         ;                                ; core:core11|ALU:ALUAC|dout[2], core:core11|Module_RP_CP:CPreg|dout[2],            ;
;                                         ;                                ; core:core11|Module_Reg:STPreg|dout[2], core:core11|Module_Reg:MULRreg|dout[1],    ;
;                                         ;                                ; core:core11|Module_Reg:ADDRreg|dout[1], core:core11|ALU:ALUAC|dout[1],            ;
;                                         ;                                ; core:core11|Module_RP_CP:CPreg|dout[1], core:core11|Module_Reg:STPreg|dout[1],    ;
;                                         ;                                ; core:core11|Module_Reg:MULRreg|dout[0], core:core11|Module_Reg:ADDRreg|dout[0],   ;
;                                         ;                                ; core:core11|ALU:ALUAC|dout[0], core:core11|Module_RP_CP:CPreg|dout[0],            ;
;                                         ;                                ; core:core11|Module_Reg:STPreg|dout[0], core:core11|Control_Unit:CU1|INC_en[13],   ;
;                                         ;                                ; core:core11|Control_Unit:CU1|ALU_OP[2]                                            ;
; core:core14|Module_Reg:IRreg|dout[4]    ; Stuck at GND                   ; core:core14|Control_Unit:CU1|NXTSTATE[4], core:core14|Control_Unit:CU1|WRT_en[7], ;
;                                         ; due to stuck port data_in      ; core:core14|Control_Unit:CU1|WRT_en[10], core:core14|Control_Unit:CU1|WRT_en[4],  ;
;                                         ;                                ; core:core14|Module_RP_CP:CPreg|rbase[7], core:core14|Module_RP_CP:CPreg|rbase[6], ;
;                                         ;                                ; core:core14|Module_RP_CP:CPreg|rbase[5], core:core14|Module_RP_CP:CPreg|rbase[4], ;
;                                         ;                                ; core:core14|Module_RP_CP:CPreg|rbase[3], core:core14|Module_RP_CP:CPreg|rbase[2], ;
;                                         ;                                ; core:core14|Module_RP_CP:CPreg|rbase[1], core:core14|Module_RP_CP:CPreg|rbase[0], ;
;                                         ;                                ; core:core14|Module_RegF:CIDreg|dout[7], core:core14|Module_RegF:CIDreg|dout[6],   ;
;                                         ;                                ; core:core14|Module_RegF:CIDreg|dout[5], core:core14|Module_RegF:CIDreg|dout[4],   ;
;                                         ;                                ; core:core14|Module_RegF:CIDreg|dout[3], core:core14|Module_RegF:CIDreg|dout[2],   ;
;                                         ;                                ; core:core14|Module_RegF:CIDreg|dout[1], core:core14|Module_RegF:CIDreg|dout[0],   ;
;                                         ;                                ; core:core14|Module_RegF:MCreg|dout[7], core:core14|Module_RegF:MCreg|dout[6],     ;
;                                         ;                                ; core:core14|Module_RegF:MCreg|dout[5], core:core14|Module_RegF:MCreg|dout[4],     ;
;                                         ;                                ; core:core14|Module_RegF:MCreg|dout[3], core:core14|Module_RegF:MCreg|dout[2],     ;
;                                         ;                                ; core:core14|Module_RegF:MCreg|dout[1], core:core14|Module_RegF:MCreg|dout[0],     ;
;                                         ;                                ; core:core14|Module_Reg:MVreg|dout[2], core:core14|Module_Reg:MVreg|dout[1],       ;
;                                         ;                                ; core:core14|Module_Reg:MVreg|dout[0], core:core14|Module_Reg:MULRreg|dout[7],     ;
;                                         ;                                ; core:core14|Module_Reg:ADDRreg|dout[7], core:core14|ALU:ALUAC|dout[7],            ;
;                                         ;                                ; core:core14|Module_Reg:STPreg|dout[7], core:core14|Control_Unit:CU1|RST_en[5],    ;
;                                         ;                                ; core:core14|Module_Reg:MULRreg|dout[6], core:core14|Module_Reg:ADDRreg|dout[6],   ;
;                                         ;                                ; core:core14|Module_RP_CP:CPreg|dout[6], core:core14|ALU:ALUAC|dout[6],            ;
;                                         ;                                ; core:core14|Module_Reg:STPreg|dout[6], core:core14|Module_Reg:MULRreg|dout[5],    ;
;                                         ;                                ; core:core14|Module_Reg:ADDRreg|dout[5], core:core14|ALU:ALUAC|dout[5],            ;
;                                         ;                                ; core:core14|Module_RP_CP:CPreg|dout[5], core:core14|Module_Reg:STPreg|dout[5],    ;
;                                         ;                                ; core:core14|Module_Reg:MULRreg|dout[4], core:core14|Module_Reg:ADDRreg|dout[4],   ;
;                                         ;                                ; core:core14|ALU:ALUAC|dout[4], core:core14|Module_RP_CP:CPreg|dout[4],            ;
;                                         ;                                ; core:core14|Module_Reg:STPreg|dout[4], core:core14|Module_Reg:MULRreg|dout[3],    ;
;                                         ;                                ; core:core14|Module_Reg:ADDRreg|dout[3], core:core14|Module_RP_CP:CPreg|dout[3],   ;
;                                         ;                                ; core:core14|ALU:ALUAC|dout[3], core:core14|Module_Reg:STPreg|dout[3],             ;
;                                         ;                                ; core:core14|Module_Reg:MULRreg|dout[2], core:core14|Module_Reg:ADDRreg|dout[2],   ;
;                                         ;                                ; core:core14|Module_RP_CP:CPreg|dout[2], core:core14|ALU:ALUAC|dout[2],            ;
;                                         ;                                ; core:core14|Module_Reg:STPreg|dout[2], core:core14|Module_Reg:MULRreg|dout[1],    ;
;                                         ;                                ; core:core14|Module_Reg:ADDRreg|dout[1], core:core14|Module_RP_CP:CPreg|dout[1],   ;
;                                         ;                                ; core:core14|ALU:ALUAC|dout[1], core:core14|Module_Reg:STPreg|dout[1],             ;
;                                         ;                                ; core:core14|Module_Reg:MULRreg|dout[0], core:core14|Module_Reg:ADDRreg|dout[0],   ;
;                                         ;                                ; core:core14|ALU:ALUAC|dout[0], core:core14|Module_RP_CP:CPreg|dout[0],            ;
;                                         ;                                ; core:core14|Module_Reg:STPreg|dout[0], core:core14|Control_Unit:CU1|INC_en[13],   ;
;                                         ;                                ; core:core14|Control_Unit:CU1|ALU_OP[2]                                            ;
; core:core12|Module_Reg:IRreg|dout[4]    ; Stuck at GND                   ; core:core12|Control_Unit:CU1|NXTSTATE[4], core:core12|Control_Unit:CU1|WRT_en[7], ;
;                                         ; due to stuck port data_in      ; core:core12|Control_Unit:CU1|WRT_en[10], core:core12|Control_Unit:CU1|WRT_en[4],  ;
;                                         ;                                ; core:core12|Module_RP_CP:CPreg|rbase[7], core:core12|Module_RP_CP:CPreg|rbase[6], ;
;                                         ;                                ; core:core12|Module_RP_CP:CPreg|rbase[5], core:core12|Module_RP_CP:CPreg|rbase[4], ;
;                                         ;                                ; core:core12|Module_RP_CP:CPreg|rbase[3], core:core12|Module_RP_CP:CPreg|rbase[2], ;
;                                         ;                                ; core:core12|Module_RP_CP:CPreg|rbase[1], core:core12|Module_RP_CP:CPreg|rbase[0], ;
;                                         ;                                ; core:core12|Module_RegF:CIDreg|dout[7], core:core12|Module_RegF:CIDreg|dout[6],   ;
;                                         ;                                ; core:core12|Module_RegF:CIDreg|dout[5], core:core12|Module_RegF:CIDreg|dout[4],   ;
;                                         ;                                ; core:core12|Module_RegF:CIDreg|dout[3], core:core12|Module_RegF:CIDreg|dout[2],   ;
;                                         ;                                ; core:core12|Module_RegF:CIDreg|dout[1], core:core12|Module_RegF:CIDreg|dout[0],   ;
;                                         ;                                ; core:core12|Module_RegF:MCreg|dout[7], core:core12|Module_RegF:MCreg|dout[6],     ;
;                                         ;                                ; core:core12|Module_RegF:MCreg|dout[5], core:core12|Module_RegF:MCreg|dout[4],     ;
;                                         ;                                ; core:core12|Module_RegF:MCreg|dout[3], core:core12|Module_RegF:MCreg|dout[2],     ;
;                                         ;                                ; core:core12|Module_RegF:MCreg|dout[1], core:core12|Module_RegF:MCreg|dout[0],     ;
;                                         ;                                ; core:core12|Module_Reg:MVreg|dout[2], core:core12|Module_Reg:MVreg|dout[1],       ;
;                                         ;                                ; core:core12|Module_Reg:MVreg|dout[0], core:core12|Module_Reg:MULRreg|dout[7],     ;
;                                         ;                                ; core:core12|Module_Reg:ADDRreg|dout[7], core:core12|ALU:ALUAC|dout[7],            ;
;                                         ;                                ; core:core12|Module_Reg:STPreg|dout[7], core:core12|Control_Unit:CU1|RST_en[5],    ;
;                                         ;                                ; core:core12|Module_Reg:MULRreg|dout[6], core:core12|Module_Reg:ADDRreg|dout[6],   ;
;                                         ;                                ; core:core12|Module_RP_CP:CPreg|dout[6], core:core12|ALU:ALUAC|dout[6],            ;
;                                         ;                                ; core:core12|Module_Reg:STPreg|dout[6], core:core12|Module_Reg:MULRreg|dout[5],    ;
;                                         ;                                ; core:core12|Module_Reg:ADDRreg|dout[5], core:core12|Module_RP_CP:CPreg|dout[5],   ;
;                                         ;                                ; core:core12|ALU:ALUAC|dout[5], core:core12|Module_Reg:STPreg|dout[5],             ;
;                                         ;                                ; core:core12|Module_Reg:MULRreg|dout[4], core:core12|Module_Reg:ADDRreg|dout[4],   ;
;                                         ;                                ; core:core12|Module_RP_CP:CPreg|dout[4], core:core12|ALU:ALUAC|dout[4],            ;
;                                         ;                                ; core:core12|Module_Reg:STPreg|dout[4], core:core12|Module_Reg:MULRreg|dout[3],    ;
;                                         ;                                ; core:core12|Module_Reg:ADDRreg|dout[3], core:core12|Module_RP_CP:CPreg|dout[3],   ;
;                                         ;                                ; core:core12|ALU:ALUAC|dout[3], core:core12|Module_Reg:STPreg|dout[3],             ;
;                                         ;                                ; core:core12|Module_Reg:MULRreg|dout[2], core:core12|Module_Reg:ADDRreg|dout[2],   ;
;                                         ;                                ; core:core12|Module_RP_CP:CPreg|dout[2], core:core12|ALU:ALUAC|dout[2],            ;
;                                         ;                                ; core:core12|Module_Reg:STPreg|dout[2], core:core12|Module_Reg:MULRreg|dout[1],    ;
;                                         ;                                ; core:core12|Module_Reg:ADDRreg|dout[1], core:core12|ALU:ALUAC|dout[1],            ;
;                                         ;                                ; core:core12|Module_RP_CP:CPreg|dout[1], core:core12|Module_Reg:STPreg|dout[1],    ;
;                                         ;                                ; core:core12|Module_Reg:MULRreg|dout[0], core:core12|Module_Reg:ADDRreg|dout[0],   ;
;                                         ;                                ; core:core12|ALU:ALUAC|dout[0], core:core12|Module_RP_CP:CPreg|dout[0],            ;
;                                         ;                                ; core:core12|Module_Reg:STPreg|dout[0], core:core12|Control_Unit:CU1|INC_en[13],   ;
;                                         ;                                ; core:core12|Control_Unit:CU1|ALU_OP[2]                                            ;
; MemController8:irammemc|Dq[62]          ; Stuck at GND                   ; core:core7|Module_Reg:IRreg|dout[6], core:core7|Control_Unit:CU1|NXTSTATE[6],     ;
;                                         ; due to stuck port clock_enable ; core:core7|Control_Unit:CU1|MEMCtrl[1], core:core7|Control_Unit:CU1|WRT_en[6],    ;
;                                         ;                                ; core:core7|Control_Unit:CU1|WRT_en[7], core:core7|Control_Unit:CU1|WRT_en[9],     ;
;                                         ;                                ; core:core7|Control_Unit:CU1|WRT_en[10], core:core7|Control_Unit:CU1|WRT_en[4],    ;
;                                         ;                                ; core:core7|Control_Unit:CU1|WRT_en[5], core:core7|Control_Unit:CU1|INC_en[5],     ;
;                                         ;                                ; core:core7|Module_Reg:MULRreg|dout[7], core:core7|Module_Reg:MULRreg|dout[6],     ;
;                                         ;                                ; core:core7|Module_RP_CP:CPreg|dout[6], core:core7|Module_Reg:MULRreg|dout[5],     ;
;                                         ;                                ; core:core7|Module_RP_CP:CPreg|dout[5], core:core7|Module_Reg:MULRreg|dout[4],     ;
;                                         ;                                ; core:core7|Module_RP_CP:CPreg|dout[4], core:core7|Module_Reg:MULRreg|dout[3],     ;
;                                         ;                                ; core:core7|Module_RP_CP:CPreg|dout[3], core:core7|Module_Reg:MULRreg|dout[2],     ;
;                                         ;                                ; core:core7|Module_RP_CP:CPreg|dout[2], core:core7|Module_Reg:MULRreg|dout[1],     ;
;                                         ;                                ; core:core7|Module_RP_CP:CPreg|dout[1], core:core7|Module_Reg:MULRreg|dout[0],     ;
;                                         ;                                ; core:core7|Module_RP_CP:CPreg|dout[0], core:core7|Control_Unit:CU1|INC_en[13]     ;
; core:core7|Control_Unit:CU1|INC_en[10]  ; Stuck at GND                   ; core:core7|Module_Reg:WVreg|dout[7], core:core7|Module_Reg:WVreg|dout[6],         ;
;                                         ; due to stuck port data_in      ; core:core7|Module_Reg:WVreg|dout[5], core:core7|Module_Reg:WVreg|dout[4],         ;
;                                         ;                                ; core:core7|Module_Reg:WVreg|dout[3], core:core7|Module_Reg:WVreg|dout[2],         ;
;                                         ;                                ; core:core7|Module_Reg:WVreg|dout[1], core:core7|Module_Reg:WVreg|dout[0],         ;
;                                         ;                                ; core:core7|Module_RegF:CIDreg|dout[2], core:core7|Module_RegF:CIDreg|dout[1],     ;
;                                         ;                                ; core:core7|ALU:ALUAC|dout[1], core:core7|Module_RegF:CIDreg|dout[0]               ;
; core:core13|Control_Unit:CU1|INC_en[7]  ; Stuck at GND                   ; core:core13|Module_Reg:EOPCreg|dout[7], core:core13|Module_Reg:EOPCreg|dout[6],   ;
;                                         ; due to stuck port data_in      ; core:core13|Module_Reg:EOPCreg|dout[5], core:core13|Module_Reg:EOPCreg|dout[4],   ;
;                                         ;                                ; core:core13|Module_Reg:EOPCreg|dout[3], core:core13|Module_Reg:EOPCreg|dout[2],   ;
;                                         ;                                ; core:core13|Module_Reg:EOPCreg|dout[1], core:core13|Module_Reg:EOPCreg|dout[0],   ;
;                                         ;                                ; core:core13|Control_Unit:CU1|INC_en[5], core:core13|Control_Unit:CU1|WRT_en[5],   ;
;                                         ;                                ; core:core13|Module_RP_CP:RPreg|rbase[0]                                           ;
; core:core9|Control_Unit:CU1|INC_en[7]   ; Stuck at GND                   ; core:core9|Module_Reg:EOPCreg|dout[7], core:core9|Module_Reg:EOPCreg|dout[6],     ;
;                                         ; due to stuck port data_in      ; core:core9|Module_Reg:EOPCreg|dout[5], core:core9|Module_Reg:EOPCreg|dout[4],     ;
;                                         ;                                ; core:core9|Module_Reg:EOPCreg|dout[3], core:core9|Module_Reg:EOPCreg|dout[2],     ;
;                                         ;                                ; core:core9|Module_Reg:EOPCreg|dout[1], core:core9|Module_Reg:EOPCreg|dout[0],     ;
;                                         ;                                ; core:core9|Control_Unit:CU1|INC_en[5], core:core9|Control_Unit:CU1|WRT_en[5],     ;
;                                         ;                                ; core:core9|Module_RP_CP:RPreg|rbase[0]                                            ;
; core:core14|Control_Unit:CU1|INC_en[7]  ; Stuck at GND                   ; core:core14|Module_Reg:EOPCreg|dout[7], core:core14|Module_Reg:EOPCreg|dout[6],   ;
;                                         ; due to stuck port data_in      ; core:core14|Module_Reg:EOPCreg|dout[5], core:core14|Module_Reg:EOPCreg|dout[4],   ;
;                                         ;                                ; core:core14|Module_Reg:EOPCreg|dout[3], core:core14|Module_Reg:EOPCreg|dout[2],   ;
;                                         ;                                ; core:core14|Module_Reg:EOPCreg|dout[1], core:core14|Module_Reg:EOPCreg|dout[0],   ;
;                                         ;                                ; core:core14|Control_Unit:CU1|INC_en[5], core:core14|Control_Unit:CU1|WRT_en[5],   ;
;                                         ;                                ; core:core14|Module_RP_CP:RPreg|rbase[0]                                           ;
; core:core8|Control_Unit:CU1|INC_en[7]   ; Stuck at GND                   ; core:core8|Module_Reg:EOPCreg|dout[7], core:core8|Module_Reg:EOPCreg|dout[6],     ;
;                                         ; due to stuck port data_in      ; core:core8|Module_Reg:EOPCreg|dout[5], core:core8|Module_Reg:EOPCreg|dout[4],     ;
;                                         ;                                ; core:core8|Module_Reg:EOPCreg|dout[3], core:core8|Module_Reg:EOPCreg|dout[2],     ;
;                                         ;                                ; core:core8|Module_Reg:EOPCreg|dout[1], core:core8|Module_Reg:EOPCreg|dout[0],     ;
;                                         ;                                ; core:core8|Control_Unit:CU1|INC_en[5], core:core8|Control_Unit:CU1|WRT_en[5],     ;
;                                         ;                                ; core:core8|Module_RP_CP:RPreg|rbase[0]                                            ;
; core:core15|Control_Unit:CU1|INC_en[7]  ; Stuck at GND                   ; core:core15|Module_Reg:EOPCreg|dout[7], core:core15|Module_Reg:EOPCreg|dout[6],   ;
;                                         ; due to stuck port data_in      ; core:core15|Module_Reg:EOPCreg|dout[5], core:core15|Module_Reg:EOPCreg|dout[4],   ;
;                                         ;                                ; core:core15|Module_Reg:EOPCreg|dout[3], core:core15|Module_Reg:EOPCreg|dout[2],   ;
;                                         ;                                ; core:core15|Module_Reg:EOPCreg|dout[1], core:core15|Module_Reg:EOPCreg|dout[0],   ;
;                                         ;                                ; core:core15|Control_Unit:CU1|INC_en[5], core:core15|Control_Unit:CU1|WRT_en[5],   ;
;                                         ;                                ; core:core15|Module_RP_CP:RPreg|rbase[0]                                           ;
; core:core11|Control_Unit:CU1|INC_en[7]  ; Stuck at GND                   ; core:core11|Module_Reg:EOPCreg|dout[7], core:core11|Module_Reg:EOPCreg|dout[6],   ;
;                                         ; due to stuck port data_in      ; core:core11|Module_Reg:EOPCreg|dout[5], core:core11|Module_Reg:EOPCreg|dout[4],   ;
;                                         ;                                ; core:core11|Module_Reg:EOPCreg|dout[3], core:core11|Module_Reg:EOPCreg|dout[2],   ;
;                                         ;                                ; core:core11|Module_Reg:EOPCreg|dout[1], core:core11|Module_Reg:EOPCreg|dout[0],   ;
;                                         ;                                ; core:core11|Control_Unit:CU1|INC_en[5], core:core11|Control_Unit:CU1|WRT_en[5],   ;
;                                         ;                                ; core:core11|Module_RP_CP:RPreg|rbase[0]                                           ;
; core:core10|Control_Unit:CU1|INC_en[7]  ; Stuck at GND                   ; core:core10|Module_Reg:EOPCreg|dout[7], core:core10|Module_Reg:EOPCreg|dout[6],   ;
;                                         ; due to stuck port data_in      ; core:core10|Module_Reg:EOPCreg|dout[5], core:core10|Module_Reg:EOPCreg|dout[4],   ;
;                                         ;                                ; core:core10|Module_Reg:EOPCreg|dout[3], core:core10|Module_Reg:EOPCreg|dout[2],   ;
;                                         ;                                ; core:core10|Module_Reg:EOPCreg|dout[1], core:core10|Module_Reg:EOPCreg|dout[0],   ;
;                                         ;                                ; core:core10|Control_Unit:CU1|INC_en[5], core:core10|Control_Unit:CU1|WRT_en[5],   ;
;                                         ;                                ; core:core10|Module_RP_CP:RPreg|rbase[0]                                           ;
; core:core12|Control_Unit:CU1|INC_en[7]  ; Stuck at GND                   ; core:core12|Module_Reg:EOPCreg|dout[7], core:core12|Module_Reg:EOPCreg|dout[6],   ;
;                                         ; due to stuck port data_in      ; core:core12|Module_Reg:EOPCreg|dout[5], core:core12|Module_Reg:EOPCreg|dout[4],   ;
;                                         ;                                ; core:core12|Module_Reg:EOPCreg|dout[3], core:core12|Module_Reg:EOPCreg|dout[2],   ;
;                                         ;                                ; core:core12|Module_Reg:EOPCreg|dout[1], core:core12|Module_Reg:EOPCreg|dout[0],   ;
;                                         ;                                ; core:core12|Control_Unit:CU1|INC_en[5], core:core12|Control_Unit:CU1|WRT_en[5],   ;
;                                         ;                                ; core:core12|Module_RP_CP:RPreg|rbase[0]                                           ;
; MemController8:drammemc|Dq[63]          ; Stuck at GND                   ; core:core7|Module_RP_CP:RPreg|rbase[7], core:core7|Module_RP_CP:CPreg|rbase[7],   ;
;                                         ; due to stuck port clock_enable ; core:core7|Module_RegF:MCreg|dout[7], core:core7|Module_Reg:ADDRreg|dout[7],      ;
;                                         ;                                ; core:core7|ALU:ALUAC|dout[7], core:core7|Module_RP_CP:RPreg|dout[7],              ;
;                                         ;                                ; core:core7|Module_Reg:STPreg|dout[7], core:core7|Control_Unit:CU1|RST_en[5],      ;
;                                         ;                                ; core:core7|Control_Unit:CU1|INC_en[3], core:core7|Control_Unit:CU1|INC_en[4]      ;
; core:core8|Control_Unit:CU1|INC_en[10]  ; Stuck at GND                   ; core:core8|Module_Reg:WVreg|dout[7], core:core8|Module_Reg:WVreg|dout[6],         ;
;                                         ; due to stuck port data_in      ; core:core8|Module_Reg:WVreg|dout[5], core:core8|Module_Reg:WVreg|dout[4],         ;
;                                         ;                                ; core:core8|Module_Reg:WVreg|dout[3], core:core8|Module_Reg:WVreg|dout[2],         ;
;                                         ;                                ; core:core8|Module_Reg:WVreg|dout[1], core:core8|Module_Reg:WVreg|dout[0]          ;
; core:core11|Control_Unit:CU1|INC_en[10] ; Stuck at GND                   ; core:core11|Module_Reg:WVreg|dout[7], core:core11|Module_Reg:WVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core11|Module_Reg:WVreg|dout[5], core:core11|Module_Reg:WVreg|dout[4],       ;
;                                         ;                                ; core:core11|Module_Reg:WVreg|dout[3], core:core11|Module_Reg:WVreg|dout[2],       ;
;                                         ;                                ; core:core11|Module_Reg:WVreg|dout[1], core:core11|Module_Reg:WVreg|dout[0]        ;
; core:core7|Control_Unit:CU1|INC_en[9]   ; Stuck at GND                   ; core:core7|Module_Reg:MVreg|dout[7], core:core7|Module_Reg:MVreg|dout[6],         ;
;                                         ; due to stuck port data_in      ; core:core7|Module_Reg:MVreg|dout[5], core:core7|Module_Reg:MVreg|dout[4],         ;
;                                         ;                                ; core:core7|Module_Reg:MVreg|dout[3], core:core7|Module_Reg:MVreg|dout[2],         ;
;                                         ;                                ; core:core7|Module_Reg:MVreg|dout[1], core:core7|Module_Reg:MVreg|dout[0]          ;
; core:core14|Control_Unit:CU1|INC_en[10] ; Stuck at GND                   ; core:core14|Module_Reg:WVreg|dout[7], core:core14|Module_Reg:WVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core14|Module_Reg:WVreg|dout[5], core:core14|Module_Reg:WVreg|dout[4],       ;
;                                         ;                                ; core:core14|Module_Reg:WVreg|dout[3], core:core14|Module_Reg:WVreg|dout[2],       ;
;                                         ;                                ; core:core14|Module_Reg:WVreg|dout[1], core:core14|Module_Reg:WVreg|dout[0]        ;
; core:core12|Control_Unit:CU1|INC_en[3]  ; Stuck at GND                   ; core:core12|Module_RP_CP:RPreg|rbase[7], core:core12|Control_Unit:CU1|WRT_en[3],  ;
;                                         ; due to stuck port data_in      ; core:core12|Module_RP_CP:RPreg|rbase[6], core:core12|Module_RP_CP:RPreg|rbase[5], ;
;                                         ;                                ; core:core12|Module_RP_CP:RPreg|rbase[4], core:core12|Module_RP_CP:RPreg|rbase[3], ;
;                                         ;                                ; core:core12|Module_RP_CP:RPreg|rbase[2], core:core12|Module_RP_CP:RPreg|rbase[1]  ;
; core:core15|Control_Unit:CU1|INC_en[3]  ; Stuck at GND                   ; core:core15|Module_RP_CP:RPreg|rbase[7], core:core15|Control_Unit:CU1|WRT_en[3],  ;
;                                         ; due to stuck port data_in      ; core:core15|Module_RP_CP:RPreg|rbase[6], core:core15|Module_RP_CP:RPreg|rbase[5], ;
;                                         ;                                ; core:core15|Module_RP_CP:RPreg|rbase[4], core:core15|Module_RP_CP:RPreg|rbase[3], ;
;                                         ;                                ; core:core15|Module_RP_CP:RPreg|rbase[2], core:core15|Module_RP_CP:RPreg|rbase[1]  ;
; core:core14|Control_Unit:CU1|INC_en[3]  ; Stuck at GND                   ; core:core14|Module_RP_CP:RPreg|rbase[7], core:core14|Control_Unit:CU1|WRT_en[3],  ;
;                                         ; due to stuck port data_in      ; core:core14|Module_RP_CP:RPreg|rbase[6], core:core14|Module_RP_CP:RPreg|rbase[5], ;
;                                         ;                                ; core:core14|Module_RP_CP:RPreg|rbase[4], core:core14|Module_RP_CP:RPreg|rbase[3], ;
;                                         ;                                ; core:core14|Module_RP_CP:RPreg|rbase[2], core:core14|Module_RP_CP:RPreg|rbase[1]  ;
; core:core13|Control_Unit:CU1|INC_en[10] ; Stuck at GND                   ; core:core13|Module_Reg:WVreg|dout[7], core:core13|Module_Reg:WVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core13|Module_Reg:WVreg|dout[5], core:core13|Module_Reg:WVreg|dout[4],       ;
;                                         ;                                ; core:core13|Module_Reg:WVreg|dout[3], core:core13|Module_Reg:WVreg|dout[2],       ;
;                                         ;                                ; core:core13|Module_Reg:WVreg|dout[1], core:core13|Module_Reg:WVreg|dout[0]        ;
; core:core13|Control_Unit:CU1|INC_en[3]  ; Stuck at GND                   ; core:core13|Module_RP_CP:RPreg|rbase[7], core:core13|Control_Unit:CU1|WRT_en[3],  ;
;                                         ; due to stuck port data_in      ; core:core13|Module_RP_CP:RPreg|rbase[6], core:core13|Module_RP_CP:RPreg|rbase[5], ;
;                                         ;                                ; core:core13|Module_RP_CP:RPreg|rbase[4], core:core13|Module_RP_CP:RPreg|rbase[3], ;
;                                         ;                                ; core:core13|Module_RP_CP:RPreg|rbase[2], core:core13|Module_RP_CP:RPreg|rbase[1]  ;
; core:core9|Control_Unit:CU1|INC_en[10]  ; Stuck at GND                   ; core:core9|Module_Reg:WVreg|dout[7], core:core9|Module_Reg:WVreg|dout[6],         ;
;                                         ; due to stuck port data_in      ; core:core9|Module_Reg:WVreg|dout[5], core:core9|Module_Reg:WVreg|dout[4],         ;
;                                         ;                                ; core:core9|Module_Reg:WVreg|dout[3], core:core9|Module_Reg:WVreg|dout[2],         ;
;                                         ;                                ; core:core9|Module_Reg:WVreg|dout[1], core:core9|Module_Reg:WVreg|dout[0]          ;
; core:core11|Control_Unit:CU1|INC_en[3]  ; Stuck at GND                   ; core:core11|Module_RP_CP:RPreg|rbase[7], core:core11|Control_Unit:CU1|WRT_en[3],  ;
;                                         ; due to stuck port data_in      ; core:core11|Module_RP_CP:RPreg|rbase[6], core:core11|Module_RP_CP:RPreg|rbase[5], ;
;                                         ;                                ; core:core11|Module_RP_CP:RPreg|rbase[4], core:core11|Module_RP_CP:RPreg|rbase[3], ;
;                                         ;                                ; core:core11|Module_RP_CP:RPreg|rbase[2], core:core11|Module_RP_CP:RPreg|rbase[1]  ;
; core:core10|Control_Unit:CU1|INC_en[3]  ; Stuck at GND                   ; core:core10|Module_RP_CP:RPreg|rbase[7], core:core10|Control_Unit:CU1|WRT_en[3],  ;
;                                         ; due to stuck port data_in      ; core:core10|Module_RP_CP:RPreg|rbase[6], core:core10|Module_RP_CP:RPreg|rbase[5], ;
;                                         ;                                ; core:core10|Module_RP_CP:RPreg|rbase[4], core:core10|Module_RP_CP:RPreg|rbase[3], ;
;                                         ;                                ; core:core10|Module_RP_CP:RPreg|rbase[2], core:core10|Module_RP_CP:RPreg|rbase[1]  ;
; core:core9|Control_Unit:CU1|INC_en[3]   ; Stuck at GND                   ; core:core9|Module_RP_CP:RPreg|rbase[7], core:core9|Control_Unit:CU1|WRT_en[3],    ;
;                                         ; due to stuck port data_in      ; core:core9|Module_RP_CP:RPreg|rbase[6], core:core9|Module_RP_CP:RPreg|rbase[5],   ;
;                                         ;                                ; core:core9|Module_RP_CP:RPreg|rbase[4], core:core9|Module_RP_CP:RPreg|rbase[3],   ;
;                                         ;                                ; core:core9|Module_RP_CP:RPreg|rbase[2], core:core9|Module_RP_CP:RPreg|rbase[1]    ;
; core:core7|Control_Unit:CU1|INC_en[7]   ; Stuck at GND                   ; core:core7|Module_Reg:EOPCreg|dout[7], core:core7|Module_Reg:EOPCreg|dout[6],     ;
;                                         ; due to stuck port data_in      ; core:core7|Module_Reg:EOPCreg|dout[5], core:core7|Module_Reg:EOPCreg|dout[4],     ;
;                                         ;                                ; core:core7|Module_Reg:EOPCreg|dout[3], core:core7|Module_Reg:EOPCreg|dout[2],     ;
;                                         ;                                ; core:core7|Module_Reg:EOPCreg|dout[1], core:core7|Module_Reg:EOPCreg|dout[0]      ;
; core:core15|Control_Unit:CU1|INC_en[10] ; Stuck at GND                   ; core:core15|Module_Reg:WVreg|dout[7], core:core15|Module_Reg:WVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core15|Module_Reg:WVreg|dout[5], core:core15|Module_Reg:WVreg|dout[4],       ;
;                                         ;                                ; core:core15|Module_Reg:WVreg|dout[3], core:core15|Module_Reg:WVreg|dout[2],       ;
;                                         ;                                ; core:core15|Module_Reg:WVreg|dout[1], core:core15|Module_Reg:WVreg|dout[0]        ;
; core:core12|Control_Unit:CU1|INC_en[10] ; Stuck at GND                   ; core:core12|Module_Reg:WVreg|dout[7], core:core12|Module_Reg:WVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core12|Module_Reg:WVreg|dout[5], core:core12|Module_Reg:WVreg|dout[4],       ;
;                                         ;                                ; core:core12|Module_Reg:WVreg|dout[3], core:core12|Module_Reg:WVreg|dout[2],       ;
;                                         ;                                ; core:core12|Module_Reg:WVreg|dout[1], core:core12|Module_Reg:WVreg|dout[0]        ;
; core:core10|Control_Unit:CU1|INC_en[10] ; Stuck at GND                   ; core:core10|Module_Reg:WVreg|dout[7], core:core10|Module_Reg:WVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core10|Module_Reg:WVreg|dout[5], core:core10|Module_Reg:WVreg|dout[4],       ;
;                                         ;                                ; core:core10|Module_Reg:WVreg|dout[3], core:core10|Module_Reg:WVreg|dout[2],       ;
;                                         ;                                ; core:core10|Module_Reg:WVreg|dout[1], core:core10|Module_Reg:WVreg|dout[0]        ;
; core:core8|Control_Unit:CU1|INC_en[3]   ; Stuck at GND                   ; core:core8|Module_RP_CP:RPreg|rbase[7], core:core8|Control_Unit:CU1|WRT_en[3],    ;
;                                         ; due to stuck port data_in      ; core:core8|Module_RP_CP:RPreg|rbase[6], core:core8|Module_RP_CP:RPreg|rbase[5],   ;
;                                         ;                                ; core:core8|Module_RP_CP:RPreg|rbase[4], core:core8|Module_RP_CP:RPreg|rbase[3],   ;
;                                         ;                                ; core:core8|Module_RP_CP:RPreg|rbase[2], core:core8|Module_RP_CP:RPreg|rbase[1]    ;
; core:core7|Control_Unit:CU1|WRT_en[3]   ; Stuck at GND                   ; core:core7|Module_RP_CP:RPreg|dout[6], core:core7|Module_RP_CP:RPreg|dout[5],     ;
;                                         ; due to stuck port data_in      ; core:core7|Module_RP_CP:RPreg|dout[4], core:core7|Module_RP_CP:RPreg|dout[3],     ;
;                                         ;                                ; core:core7|Module_RP_CP:RPreg|dout[2], core:core7|Module_RP_CP:RPreg|dout[1],     ;
;                                         ;                                ; core:core7|Module_RP_CP:RPreg|dout[0]                                             ;
; MemController8:drammemc|Dq[62]          ; Stuck at GND                   ; core:core7|Module_RP_CP:RPreg|rbase[6], core:core7|Module_RP_CP:CPreg|rbase[6],   ;
;                                         ; due to stuck port clock_enable ; core:core7|Module_RegF:MCreg|dout[6], core:core7|Module_Reg:ADDRreg|dout[6],      ;
;                                         ;                                ; core:core7|ALU:ALUAC|dout[6], core:core7|Module_Reg:STPreg|dout[6]                ;
; MemController8:drammemc|Dq[58]          ; Stuck at GND                   ; core:core7|Module_RP_CP:RPreg|rbase[2], core:core7|Module_RP_CP:CPreg|rbase[2],   ;
;                                         ; due to stuck port clock_enable ; core:core7|Module_RegF:MCreg|dout[2], core:core7|Module_Reg:ADDRreg|dout[2],      ;
;                                         ;                                ; core:core7|ALU:ALUAC|dout[2], core:core7|Module_Reg:STPreg|dout[2]                ;
; MemController8:drammemc|Dq[56]          ; Stuck at GND                   ; core:core7|Module_RP_CP:RPreg|rbase[0], core:core7|Module_RP_CP:CPreg|rbase[0],   ;
;                                         ; due to stuck port clock_enable ; core:core7|Module_RegF:MCreg|dout[0], core:core7|Module_Reg:ADDRreg|dout[0],      ;
;                                         ;                                ; core:core7|ALU:ALUAC|dout[0], core:core7|Module_Reg:STPreg|dout[0]                ;
; MemController8:drammemc|Dq[61]          ; Stuck at GND                   ; core:core7|Module_RP_CP:RPreg|rbase[5], core:core7|Module_RP_CP:CPreg|rbase[5],   ;
;                                         ; due to stuck port clock_enable ; core:core7|Module_RegF:MCreg|dout[5], core:core7|Module_Reg:ADDRreg|dout[5],      ;
;                                         ;                                ; core:core7|ALU:ALUAC|dout[5], core:core7|Module_Reg:STPreg|dout[5]                ;
; MemController8:drammemc|Dq[59]          ; Stuck at GND                   ; core:core7|Module_RP_CP:RPreg|rbase[3], core:core7|Module_RP_CP:CPreg|rbase[3],   ;
;                                         ; due to stuck port clock_enable ; core:core7|Module_RegF:MCreg|dout[3], core:core7|Module_Reg:ADDRreg|dout[3],      ;
;                                         ;                                ; core:core7|ALU:ALUAC|dout[3], core:core7|Module_Reg:STPreg|dout[3]                ;
; MemController8:drammemc|Dq[60]          ; Stuck at GND                   ; core:core7|Module_RP_CP:RPreg|rbase[4], core:core7|Module_RP_CP:CPreg|rbase[4],   ;
;                                         ; due to stuck port clock_enable ; core:core7|Module_RegF:MCreg|dout[4], core:core7|Module_Reg:ADDRreg|dout[4],      ;
;                                         ;                                ; core:core7|ALU:ALUAC|dout[4], core:core7|Module_Reg:STPreg|dout[4]                ;
; core:core7|Control_Unit:CU1|INC_en[6]   ; Stuck at GND                   ; core:core7|Module_RegF:CIDreg|dout[7], core:core7|Module_RegF:CIDreg|dout[6],     ;
;                                         ; due to stuck port data_in      ; core:core7|Module_RegF:CIDreg|dout[5], core:core7|Module_RegF:CIDreg|dout[4],     ;
;                                         ;                                ; core:core7|Module_RegF:CIDreg|dout[3]                                             ;
; MemController8:drammemc|Dq[57]          ; Stuck at GND                   ; core:core7|Module_RP_CP:RPreg|rbase[1], core:core7|Module_RP_CP:CPreg|rbase[1],   ;
;                                         ; due to stuck port clock_enable ; core:core7|Module_RegF:MCreg|dout[1], core:core7|Module_Reg:ADDRreg|dout[1],      ;
;                                         ;                                ; core:core7|Module_Reg:STPreg|dout[1]                                              ;
; core:core15|Module_Reg:IRreg|dout[0]    ; Stuck at GND                   ; core:core15|Module_Reg:MVreg|dout[7], core:core15|Module_Reg:MVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core15|Module_Reg:MVreg|dout[5], core:core15|Module_Reg:MVreg|dout[4]        ;
; core:core9|Module_Reg:IRreg|dout[0]     ; Stuck at GND                   ; core:core9|Module_Reg:MVreg|dout[7], core:core9|Module_Reg:MVreg|dout[6],         ;
;                                         ; due to stuck port data_in      ; core:core9|Module_Reg:MVreg|dout[5], core:core9|Module_Reg:MVreg|dout[4]          ;
; core:core8|Module_Reg:IRreg|dout[0]     ; Stuck at GND                   ; core:core8|Module_Reg:MVreg|dout[7], core:core8|Module_Reg:MVreg|dout[6],         ;
;                                         ; due to stuck port data_in      ; core:core8|Module_Reg:MVreg|dout[5], core:core8|Module_Reg:MVreg|dout[4]          ;
; core:core13|Module_Reg:IRreg|dout[0]    ; Stuck at GND                   ; core:core13|Module_Reg:MVreg|dout[7], core:core13|Module_Reg:MVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core13|Module_Reg:MVreg|dout[5], core:core13|Module_Reg:MVreg|dout[4]        ;
; core:core12|Module_Reg:IRreg|dout[0]    ; Stuck at GND                   ; core:core12|Module_Reg:MVreg|dout[7], core:core12|Module_Reg:MVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core12|Module_Reg:MVreg|dout[5], core:core12|Module_Reg:MVreg|dout[4]        ;
; core:core11|Module_Reg:IRreg|dout[0]    ; Stuck at GND                   ; core:core11|Module_Reg:MVreg|dout[7], core:core11|Module_Reg:MVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core11|Module_Reg:MVreg|dout[5], core:core11|Module_Reg:MVreg|dout[4]        ;
; core:core10|Module_Reg:IRreg|dout[0]    ; Stuck at GND                   ; core:core10|Module_Reg:MVreg|dout[7], core:core10|Module_Reg:MVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core10|Module_Reg:MVreg|dout[5], core:core10|Module_Reg:MVreg|dout[4]        ;
; core:core14|Module_Reg:IRreg|dout[0]    ; Stuck at GND                   ; core:core14|Module_Reg:MVreg|dout[7], core:core14|Module_Reg:MVreg|dout[6],       ;
;                                         ; due to stuck port data_in      ; core:core14|Module_Reg:MVreg|dout[5], core:core14|Module_Reg:MVreg|dout[4]        ;
; core:core7|Control_Unit:CU1|WRT_en[8]   ; Stuck at GND                   ; core:core7|Control_Unit:CU1|INC_en[8], core:core7|Control_Unit:CU1|RST_en[8]      ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; MemController8:irammemc|Dq[57]          ; Stuck at GND                   ; core:core7|Module_Reg:IRreg|dout[1], core:core7|Module_Reg:PCreg|dout[0]          ;
;                                         ; due to stuck port clock_enable ;                                                                                   ;
; MemController8:irammemc|Dq[59]          ; Stuck at GND                   ; core:core7|Module_Reg:IRreg|dout[3], core:core7|Control_Unit:CU1|NXTSTATE[3]      ;
;                                         ; due to stuck port clock_enable ;                                                                                   ;
; MemController8:irammemc|Dq[60]          ; Stuck at GND                   ; core:core7|Module_Reg:IRreg|dout[4], core:core7|Control_Unit:CU1|NXTSTATE[4]      ;
;                                         ; due to stuck port clock_enable ;                                                                                   ;
; MemController8:irammemc|Dq[61]          ; Stuck at GND                   ; core:core7|Module_Reg:IRreg|dout[5], core:core7|Control_Unit:CU1|NXTSTATE[5]      ;
;                                         ; due to stuck port clock_enable ;                                                                                   ;
; MemController8:irammemc|Dq[63]          ; Stuck at GND                   ; core:core7|Module_Reg:IRreg|dout[7], core:core7|Control_Unit:CU1|NXTSTATE[7]      ;
;                                         ; due to stuck port clock_enable ;                                                                                   ;
; core:core15|Control_Unit:CU1|INC_en[9]  ; Stuck at GND                   ; core:core15|Control_Unit:CU1|WRT_en[9]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core14|Module_Reg:IRreg|dout[2]    ; Stuck at GND                   ; core:core14|Module_Reg:MVreg|dout[3]                                              ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core14|Module_Reg:IRreg|dout[3]    ; Stuck at GND                   ; core:core14|Control_Unit:CU1|NXTSTATE[3]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core14|Control_Unit:CU1|WRT_en[2]  ; Stuck at GND                   ; core:core14|Control_Unit:CU1|INC_en[2]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core10|Control_Unit:CU1|INC_en[9]  ; Stuck at GND                   ; core:core10|Control_Unit:CU1|WRT_en[9]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core10|Module_Reg:IRreg|dout[5]    ; Stuck at GND                   ; core:core10|Control_Unit:CU1|NXTSTATE[5]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core10|Control_Unit:CU1|INC_en[6]  ; Stuck at GND                   ; core:core10|Control_Unit:CU1|WRT_en[6]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core9|Module_Reg:IRreg|dout[2]     ; Stuck at GND                   ; core:core9|Module_Reg:MVreg|dout[3]                                               ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core9|Module_Reg:IRreg|dout[3]     ; Stuck at GND                   ; core:core9|Control_Unit:CU1|NXTSTATE[3]                                           ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core10|Module_Reg:IRreg|dout[3]    ; Stuck at GND                   ; core:core10|Control_Unit:CU1|NXTSTATE[3]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core9|Module_Reg:IRreg|dout[5]     ; Stuck at GND                   ; core:core9|Control_Unit:CU1|NXTSTATE[5]                                           ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core9|Control_Unit:CU1|WRT_en[2]   ; Stuck at GND                   ; core:core9|Control_Unit:CU1|INC_en[2]                                             ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core9|Control_Unit:CU1|WRT_en[8]   ; Stuck at GND                   ; core:core9|Control_Unit:CU1|RST_en[8]                                             ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core9|Control_Unit:CU1|INC_en[6]   ; Stuck at GND                   ; core:core9|Control_Unit:CU1|WRT_en[6]                                             ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core10|Module_Reg:IRreg|dout[2]    ; Stuck at GND                   ; core:core10|Module_Reg:MVreg|dout[3]                                              ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core9|Control_Unit:CU1|INC_en[9]   ; Stuck at GND                   ; core:core9|Control_Unit:CU1|WRT_en[9]                                             ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core10|Control_Unit:CU1|WRT_en[8]  ; Stuck at GND                   ; core:core10|Control_Unit:CU1|RST_en[8]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core10|Control_Unit:CU1|WRT_en[2]  ; Stuck at GND                   ; core:core10|Control_Unit:CU1|INC_en[2]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core8|Module_Reg:IRreg|dout[2]     ; Stuck at GND                   ; core:core8|Module_Reg:MVreg|dout[3]                                               ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core8|Module_Reg:IRreg|dout[3]     ; Stuck at GND                   ; core:core8|Control_Unit:CU1|NXTSTATE[3]                                           ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core11|Control_Unit:CU1|INC_en[9]  ; Stuck at GND                   ; core:core11|Control_Unit:CU1|WRT_en[9]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core8|Module_Reg:IRreg|dout[5]     ; Stuck at GND                   ; core:core8|Control_Unit:CU1|NXTSTATE[5]                                           ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core8|Control_Unit:CU1|WRT_en[2]   ; Stuck at GND                   ; core:core8|Control_Unit:CU1|INC_en[2]                                             ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core8|Control_Unit:CU1|WRT_en[8]   ; Stuck at GND                   ; core:core8|Control_Unit:CU1|RST_en[8]                                             ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core8|Control_Unit:CU1|INC_en[6]   ; Stuck at GND                   ; core:core8|Control_Unit:CU1|WRT_en[6]                                             ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core11|Control_Unit:CU1|INC_en[6]  ; Stuck at GND                   ; core:core11|Control_Unit:CU1|WRT_en[6]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core8|Control_Unit:CU1|INC_en[9]   ; Stuck at GND                   ; core:core8|Control_Unit:CU1|WRT_en[9]                                             ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core11|Control_Unit:CU1|WRT_en[8]  ; Stuck at GND                   ; core:core11|Control_Unit:CU1|RST_en[8]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core7|Control_Unit:CU1|WRT_en[2]   ; Stuck at GND                   ; core:core7|Control_Unit:CU1|INC_en[2]                                             ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core15|Module_Reg:IRreg|dout[2]    ; Stuck at GND                   ; core:core15|Module_Reg:MVreg|dout[3]                                              ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core11|Control_Unit:CU1|WRT_en[2]  ; Stuck at GND                   ; core:core11|Control_Unit:CU1|INC_en[2]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core11|Module_Reg:IRreg|dout[5]    ; Stuck at GND                   ; core:core11|Control_Unit:CU1|NXTSTATE[5]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core11|Module_Reg:IRreg|dout[2]    ; Stuck at GND                   ; core:core11|Module_Reg:MVreg|dout[3]                                              ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core12|Control_Unit:CU1|INC_en[9]  ; Stuck at GND                   ; core:core12|Control_Unit:CU1|WRT_en[9]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core7|Control_Unit:CU1|MEMCtrl[3]  ; Stuck at GND                   ; MemController8:irammemc|acq[7]                                                    ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core12|Control_Unit:CU1|INC_en[6]  ; Stuck at GND                   ; core:core12|Control_Unit:CU1|WRT_en[6]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core12|Control_Unit:CU1|WRT_en[8]  ; Stuck at GND                   ; core:core12|Control_Unit:CU1|RST_en[8]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core12|Control_Unit:CU1|WRT_en[2]  ; Stuck at GND                   ; core:core12|Control_Unit:CU1|INC_en[2]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core12|Module_Reg:IRreg|dout[5]    ; Stuck at GND                   ; core:core12|Control_Unit:CU1|NXTSTATE[5]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core12|Module_Reg:IRreg|dout[3]    ; Stuck at GND                   ; core:core12|Control_Unit:CU1|NXTSTATE[3]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core12|Module_Reg:IRreg|dout[2]    ; Stuck at GND                   ; core:core12|Module_Reg:MVreg|dout[3]                                              ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core13|Control_Unit:CU1|INC_en[9]  ; Stuck at GND                   ; core:core13|Control_Unit:CU1|WRT_en[9]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core14|Module_Reg:IRreg|dout[5]    ; Stuck at GND                   ; core:core14|Control_Unit:CU1|NXTSTATE[5]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core11|Module_RP_CP:RPreg|dout[7]  ; Lost Fanouts                   ; core:core11|Module_RP_CP:CPreg|dout[7]                                            ;
; core:core12|Module_RP_CP:RPreg|dout[7]  ; Lost Fanouts                   ; core:core12|Module_RP_CP:CPreg|dout[7]                                            ;
; core:core14|Module_RP_CP:RPreg|dout[7]  ; Lost Fanouts                   ; core:core14|Module_RP_CP:CPreg|dout[7]                                            ;
; MemController8:irammemc|Dq[56]          ; Stuck at GND                   ; core:core7|Module_Reg:IRreg|dout[0]                                               ;
;                                         ; due to stuck port clock_enable ;                                                                                   ;
; core:core11|Module_Reg:IRreg|dout[3]    ; Stuck at GND                   ; core:core11|Control_Unit:CU1|NXTSTATE[3]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core13|Control_Unit:CU1|INC_en[6]  ; Stuck at GND                   ; core:core13|Control_Unit:CU1|WRT_en[6]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core13|Control_Unit:CU1|WRT_en[8]  ; Stuck at GND                   ; core:core13|Control_Unit:CU1|RST_en[8]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core13|Control_Unit:CU1|WRT_en[2]  ; Stuck at GND                   ; core:core13|Control_Unit:CU1|INC_en[2]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core13|Module_Reg:IRreg|dout[5]    ; Stuck at GND                   ; core:core13|Control_Unit:CU1|NXTSTATE[5]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core13|Module_Reg:IRreg|dout[3]    ; Stuck at GND                   ; core:core13|Control_Unit:CU1|NXTSTATE[3]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core13|Module_Reg:IRreg|dout[2]    ; Stuck at GND                   ; core:core13|Module_Reg:MVreg|dout[3]                                              ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core14|Control_Unit:CU1|INC_en[9]  ; Stuck at GND                   ; core:core14|Control_Unit:CU1|WRT_en[9]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core15|Module_Reg:IRreg|dout[3]    ; Stuck at GND                   ; core:core15|Control_Unit:CU1|NXTSTATE[3]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; MemController8:irammemc|Dq[58]          ; Stuck at GND                   ; core:core7|Module_Reg:IRreg|dout[2]                                               ;
;                                         ; due to stuck port clock_enable ;                                                                                   ;
; core:core15|Module_Reg:IRreg|dout[5]    ; Stuck at GND                   ; core:core15|Control_Unit:CU1|NXTSTATE[5]                                          ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core15|Control_Unit:CU1|WRT_en[2]  ; Stuck at GND                   ; core:core15|Control_Unit:CU1|INC_en[2]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core15|Control_Unit:CU1|WRT_en[8]  ; Stuck at GND                   ; core:core15|Control_Unit:CU1|RST_en[8]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core14|Control_Unit:CU1|INC_en[6]  ; Stuck at GND                   ; core:core14|Control_Unit:CU1|WRT_en[6]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core15|Control_Unit:CU1|INC_en[6]  ; Stuck at GND                   ; core:core15|Control_Unit:CU1|WRT_en[6]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
; core:core14|Control_Unit:CU1|WRT_en[8]  ; Stuck at GND                   ; core:core14|Control_Unit:CU1|RST_en[8]                                            ;
;                                         ; due to stuck port data_in      ;                                                                                   ;
+-----------------------------------------+--------------------------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1500  ;
; Number of registers using Synchronous Clear  ; 147   ;
; Number of registers using Synchronous Load   ; 220   ;
; Number of registers using Asynchronous Clear ; 132   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 808   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                                                                                                                                                                                               ; Fan out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; core:core0|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                         ; 38      ;
; core:core1|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                         ; 38      ;
; core:core2|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                         ; 41      ;
; core:core3|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                         ; 41      ;
; core:core4|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                         ; 41      ;
; core:core5|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                         ; 41      ;
; core:core6|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                         ; 41      ;
; core:core7|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                         ; 5       ;
; core:core1|Module_RegF:CIDreg|dout[0]                                                                                                                                                                                                                                                                                           ; 3       ;
; core:core2|Module_RegF:CIDreg|dout[1]                                                                                                                                                                                                                                                                                           ; 3       ;
; core:core3|Module_RegF:CIDreg|dout[1]                                                                                                                                                                                                                                                                                           ; 2       ;
; core:core3|Module_RegF:CIDreg|dout[0]                                                                                                                                                                                                                                                                                           ; 2       ;
; core:core4|Module_RegF:CIDreg|dout[2]                                                                                                                                                                                                                                                                                           ; 3       ;
; core:core5|Module_RegF:CIDreg|dout[2]                                                                                                                                                                                                                                                                                           ; 2       ;
; core:core5|Module_RegF:CIDreg|dout[0]                                                                                                                                                                                                                                                                                           ; 2       ;
; core:core6|Module_RegF:CIDreg|dout[2]                                                                                                                                                                                                                                                                                           ; 2       ;
; core:core6|Module_RegF:CIDreg|dout[1]                                                                                                                                                                                                                                                                                           ; 2       ;
; core:core8|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                         ; 4       ;
; core:core9|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                         ; 4       ;
; core:core10|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                        ; 4       ;
; core:core11|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                        ; 4       ;
; core:core12|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                        ; 4       ;
; core:core13|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                        ; 4       ;
; core:core14|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                        ; 4       ;
; core:core15|Control_Unit:CU1|NXTSTATE[2]                                                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2] ; 2       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1] ; 3       ;
; Total number of inverted registers = 27                                                                                                                                                                                                                                                                                         ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                                          ;
+-------------------------------------------------+----------------------------------------------+------+
; Register Name                                   ; Megafunction                                 ; Type ;
+-------------------------------------------------+----------------------------------------------+------+
; core:core0|Control_Unit:CU1|WRT_en[0,11..13]    ; core:core0|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core0|Control_Unit:CU1|RST_en[2..4,12,13]  ; core:core0|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core0|Control_Unit:CU1|INC_en[0]           ; core:core0|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core0|Control_Unit:CU1|MEMCtrl[0,2]        ; core:core0|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core0|Control_Unit:CU1|PCtrl[0,1]          ; core:core0|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core0|Control_Unit:CU1|Bus_Select[0..3]    ; core:core0|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core0|Control_Unit:CU1|ALU_OP[0,1]         ; core:core0|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core1|Control_Unit:CU1|WRT_en[0,11..13]    ; core:core1|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core1|Control_Unit:CU1|RST_en[2..4,12,13]  ; core:core1|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core1|Control_Unit:CU1|INC_en[0]           ; core:core1|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core1|Control_Unit:CU1|MEMCtrl[0,2]        ; core:core1|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core1|Control_Unit:CU1|PCtrl[0,1]          ; core:core1|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core1|Control_Unit:CU1|Bus_Select[0..3]    ; core:core1|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core1|Control_Unit:CU1|ALU_OP[0,1]         ; core:core1|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core2|Control_Unit:CU1|WRT_en[0,11..13]    ; core:core2|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core2|Control_Unit:CU1|RST_en[2..4,12,13]  ; core:core2|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core2|Control_Unit:CU1|INC_en[0]           ; core:core2|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core2|Control_Unit:CU1|MEMCtrl[0,2]        ; core:core2|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core2|Control_Unit:CU1|PCtrl[0,1]          ; core:core2|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core2|Control_Unit:CU1|Bus_Select[0..3]    ; core:core2|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core2|Control_Unit:CU1|ALU_OP[0,1]         ; core:core2|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core3|Control_Unit:CU1|WRT_en[0,11..13]    ; core:core3|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core3|Control_Unit:CU1|RST_en[2..4,12,13]  ; core:core3|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core3|Control_Unit:CU1|INC_en[0]           ; core:core3|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core3|Control_Unit:CU1|MEMCtrl[0,2]        ; core:core3|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core3|Control_Unit:CU1|PCtrl[0,1]          ; core:core3|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core3|Control_Unit:CU1|Bus_Select[0..3]    ; core:core3|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core3|Control_Unit:CU1|ALU_OP[0,1]         ; core:core3|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core4|Control_Unit:CU1|WRT_en[0,11..13]    ; core:core4|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core4|Control_Unit:CU1|RST_en[2..4,12,13]  ; core:core4|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core4|Control_Unit:CU1|INC_en[0]           ; core:core4|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core4|Control_Unit:CU1|MEMCtrl[0,2]        ; core:core4|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core4|Control_Unit:CU1|PCtrl[0,1]          ; core:core4|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core4|Control_Unit:CU1|Bus_Select[0..3]    ; core:core4|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core4|Control_Unit:CU1|ALU_OP[0,1]         ; core:core4|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core5|Control_Unit:CU1|WRT_en[0,11..13]    ; core:core5|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core5|Control_Unit:CU1|RST_en[2..4,12,13]  ; core:core5|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core5|Control_Unit:CU1|INC_en[0]           ; core:core5|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core5|Control_Unit:CU1|MEMCtrl[0,2]        ; core:core5|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core5|Control_Unit:CU1|PCtrl[0,1]          ; core:core5|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core5|Control_Unit:CU1|Bus_Select[0..3]    ; core:core5|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core5|Control_Unit:CU1|ALU_OP[0,1]         ; core:core5|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core6|Control_Unit:CU1|WRT_en[0,11..13]    ; core:core6|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core6|Control_Unit:CU1|RST_en[2..4,12,13]  ; core:core6|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core6|Control_Unit:CU1|INC_en[0]           ; core:core6|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core6|Control_Unit:CU1|MEMCtrl[0,2]        ; core:core6|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core6|Control_Unit:CU1|PCtrl[0,1]          ; core:core6|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core6|Control_Unit:CU1|Bus_Select[0..3]    ; core:core6|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core6|Control_Unit:CU1|ALU_OP[0,1]         ; core:core6|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core7|Control_Unit:CU1|WRT_en[0,11..13]    ; core:core7|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core7|Control_Unit:CU1|RST_en[2..4,12,13]  ; core:core7|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core7|Control_Unit:CU1|INC_en[0]           ; core:core7|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core7|Control_Unit:CU1|MEMCtrl[0,2]        ; core:core7|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core7|Control_Unit:CU1|PCtrl[0,1]          ; core:core7|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core7|Control_Unit:CU1|Bus_Select[0..3]    ; core:core7|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core7|Control_Unit:CU1|ALU_OP[0,1]         ; core:core7|Control_Unit:CU1|WideOr11_rtl_0   ; ROM  ;
; core:core8|Control_Unit:CU1|NXTSTATE[1,6,7]     ; core:core8|Control_Unit:CU1|Selector0_rtl_0  ; ROM  ;
; core:core8|Control_Unit:CU1|WRT_en[11..13]      ; core:core8|Control_Unit:CU1|Selector0_rtl_0  ; ROM  ;
; core:core8|Control_Unit:CU1|RST_en[2..4,12,13]  ; core:core8|Control_Unit:CU1|Selector0_rtl_0  ; ROM  ;
; core:core8|Control_Unit:CU1|Bus_Select[0..3]    ; core:core8|Control_Unit:CU1|Selector0_rtl_0  ; ROM  ;
; core:core8|Control_Unit:CU1|ALU_OP[0,1]         ; core:core8|Control_Unit:CU1|Selector0_rtl_0  ; ROM  ;
; core:core9|Control_Unit:CU1|NXTSTATE[1,6,7]     ; core:core9|Control_Unit:CU1|Selector0_rtl_0  ; ROM  ;
; core:core9|Control_Unit:CU1|WRT_en[11..13]      ; core:core9|Control_Unit:CU1|Selector0_rtl_0  ; ROM  ;
; core:core9|Control_Unit:CU1|RST_en[2..4,12,13]  ; core:core9|Control_Unit:CU1|Selector0_rtl_0  ; ROM  ;
; core:core9|Control_Unit:CU1|Bus_Select[0..3]    ; core:core9|Control_Unit:CU1|Selector0_rtl_0  ; ROM  ;
; core:core9|Control_Unit:CU1|ALU_OP[0,1]         ; core:core9|Control_Unit:CU1|Selector0_rtl_0  ; ROM  ;
; core:core10|Control_Unit:CU1|NXTSTATE[1,6,7]    ; core:core10|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core10|Control_Unit:CU1|WRT_en[11..13]     ; core:core10|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core10|Control_Unit:CU1|RST_en[2..4,12,13] ; core:core10|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core10|Control_Unit:CU1|Bus_Select[0..3]   ; core:core10|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core10|Control_Unit:CU1|ALU_OP[0,1]        ; core:core10|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core11|Control_Unit:CU1|NXTSTATE[1,6,7]    ; core:core11|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core11|Control_Unit:CU1|WRT_en[11..13]     ; core:core11|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core11|Control_Unit:CU1|RST_en[2..4,12,13] ; core:core11|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core11|Control_Unit:CU1|Bus_Select[0..3]   ; core:core11|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core11|Control_Unit:CU1|ALU_OP[0,1]        ; core:core11|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core12|Control_Unit:CU1|NXTSTATE[1,6,7]    ; core:core12|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core12|Control_Unit:CU1|WRT_en[11..13]     ; core:core12|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core12|Control_Unit:CU1|RST_en[2..4,12,13] ; core:core12|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core12|Control_Unit:CU1|Bus_Select[0..3]   ; core:core12|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core12|Control_Unit:CU1|ALU_OP[0,1]        ; core:core12|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core13|Control_Unit:CU1|NXTSTATE[1,6,7]    ; core:core13|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core13|Control_Unit:CU1|WRT_en[11..13]     ; core:core13|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core13|Control_Unit:CU1|RST_en[2..4,12,13] ; core:core13|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core13|Control_Unit:CU1|Bus_Select[0..3]   ; core:core13|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core13|Control_Unit:CU1|ALU_OP[0,1]        ; core:core13|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core14|Control_Unit:CU1|NXTSTATE[1,6,7]    ; core:core14|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core14|Control_Unit:CU1|WRT_en[11..13]     ; core:core14|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core14|Control_Unit:CU1|RST_en[2..4,12,13] ; core:core14|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core14|Control_Unit:CU1|Bus_Select[0..3]   ; core:core14|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core14|Control_Unit:CU1|ALU_OP[0,1]        ; core:core14|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core15|Control_Unit:CU1|NXTSTATE[1,6,7]    ; core:core15|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core15|Control_Unit:CU1|WRT_en[11..13]     ; core:core15|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core15|Control_Unit:CU1|RST_en[2..4,12,13] ; core:core15|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core15|Control_Unit:CU1|Bus_Select[0..3]   ; core:core15|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
; core:core15|Control_Unit:CU1|ALU_OP[0,1]        ; core:core15|Control_Unit:CU1|Selector0_rtl_0 ; ROM  ;
+-------------------------------------------------+----------------------------------------------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |Modified16|clkdiv:clkdiv1|count[13]                                                                                                                                               ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |Modified16|IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |Modified16|DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core0|Module_Reg:EOPCreg|dout[5]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core0|Module_RegF:CIDreg|dout[0]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core0|Module_Reg:MVreg|dout[3]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core0|Module_Reg:WVreg|dout[3]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core0|Module_Reg:STPreg|dout[4]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core0|Module_Reg:MULRreg|dout[3]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core1|Module_Reg:EOPCreg|dout[2]                                                                                                                                  ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |Modified16|core:core1|Module_RegF:CIDreg|dout[5]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core1|Module_Reg:MVreg|dout[1]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core1|Module_Reg:WVreg|dout[2]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core1|Module_Reg:STPreg|dout[4]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core1|Module_Reg:MULRreg|dout[0]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core2|Module_Reg:EOPCreg|dout[3]                                                                                                                                  ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |Modified16|core:core2|Module_RegF:CIDreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core2|Module_Reg:MVreg|dout[3]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core2|Module_Reg:WVreg|dout[2]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core2|Module_Reg:STPreg|dout[1]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core2|Module_Reg:MULRreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core3|Module_Reg:EOPCreg|dout[2]                                                                                                                                  ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |Modified16|core:core3|Module_RegF:CIDreg|dout[4]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core3|Module_Reg:MVreg|dout[3]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core3|Module_Reg:WVreg|dout[3]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core3|Module_Reg:STPreg|dout[7]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core3|Module_Reg:MULRreg|dout[5]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core4|Module_Reg:EOPCreg|dout[4]                                                                                                                                  ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |Modified16|core:core4|Module_RegF:CIDreg|dout[5]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core4|Module_Reg:MVreg|dout[5]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core4|Module_Reg:WVreg|dout[1]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core4|Module_Reg:STPreg|dout[7]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core4|Module_Reg:MULRreg|dout[6]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core5|Module_Reg:EOPCreg|dout[7]                                                                                                                                  ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |Modified16|core:core5|Module_RegF:CIDreg|dout[1]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core5|Module_Reg:MVreg|dout[1]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core5|Module_Reg:WVreg|dout[5]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core5|Module_Reg:STPreg|dout[7]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core5|Module_Reg:MULRreg|dout[6]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core6|Module_Reg:EOPCreg|dout[6]                                                                                                                                  ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |Modified16|core:core6|Module_RegF:CIDreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core6|Module_Reg:MVreg|dout[6]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core6|Module_Reg:WVreg|dout[6]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core6|Module_Reg:STPreg|dout[2]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core6|Module_Reg:MULRreg|dout[3]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core7|Module_Reg:EOPCreg|dout[2]                                                                                                                                  ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |Modified16|core:core7|Module_RegF:CIDreg|dout[4]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core7|Module_Reg:MVreg|dout[6]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core7|Module_Reg:WVreg|dout[3]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core7|Module_Reg:STPreg|dout[3]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core7|Module_Reg:MULRreg|dout[2]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core8|Module_Reg:EOPCreg|dout[0]                                                                                                                                  ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |Modified16|core:core8|Module_RegF:CIDreg|dout[2]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core8|Module_Reg:MVreg|dout[0]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core8|Module_Reg:WVreg|dout[3]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core8|Module_Reg:STPreg|dout[0]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core8|Module_Reg:MULRreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core9|Module_Reg:EOPCreg|dout[0]                                                                                                                                  ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |Modified16|core:core9|Module_RegF:CIDreg|dout[4]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core9|Module_Reg:MVreg|dout[0]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core9|Module_Reg:WVreg|dout[6]                                                                                                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core9|Module_Reg:STPreg|dout[5]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core9|Module_Reg:MULRreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core10|Module_Reg:EOPCreg|dout[2]                                                                                                                                 ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |Modified16|core:core10|Module_RegF:CIDreg|dout[6]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core10|Module_Reg:MVreg|dout[0]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core10|Module_Reg:WVreg|dout[0]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core10|Module_Reg:STPreg|dout[1]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core10|Module_Reg:MULRreg|dout[7]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core11|Module_Reg:EOPCreg|dout[7]                                                                                                                                 ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |Modified16|core:core11|Module_RegF:CIDreg|dout[7]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core11|Module_Reg:MVreg|dout[2]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core11|Module_Reg:WVreg|dout[7]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core11|Module_Reg:STPreg|dout[1]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core11|Module_Reg:MULRreg|dout[7]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core12|Module_Reg:EOPCreg|dout[5]                                                                                                                                 ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |Modified16|core:core12|Module_RegF:CIDreg|dout[1]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core12|Module_Reg:MVreg|dout[3]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core12|Module_Reg:WVreg|dout[0]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core12|Module_Reg:STPreg|dout[5]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core12|Module_Reg:MULRreg|dout[2]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core13|Module_Reg:EOPCreg|dout[0]                                                                                                                                 ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |Modified16|core:core13|Module_RegF:CIDreg|dout[6]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core13|Module_Reg:MVreg|dout[5]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core13|Module_Reg:WVreg|dout[2]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core13|Module_Reg:STPreg|dout[1]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core13|Module_Reg:MULRreg|dout[0]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core14|Module_Reg:EOPCreg|dout[5]                                                                                                                                 ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |Modified16|core:core14|Module_RegF:CIDreg|dout[7]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core14|Module_Reg:MVreg|dout[4]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core14|Module_Reg:WVreg|dout[5]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core14|Module_Reg:STPreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core14|Module_Reg:MULRreg|dout[5]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core15|Module_Reg:EOPCreg|dout[5]                                                                                                                                 ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |Modified16|core:core15|Module_RegF:CIDreg|dout[7]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core15|Module_Reg:MVreg|dout[4]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core15|Module_Reg:WVreg|dout[3]                                                                                                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core15|Module_Reg:STPreg|dout[2]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core15|Module_Reg:MULRreg|dout[1]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core0|Module_RP_CP:RPreg|dout[5]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core0|Module_RP_CP:CPreg|dout[5]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core0|Module_Reg:ADDRreg|dout[5]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core1|Module_RP_CP:RPreg|dout[4]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core1|Module_RP_CP:CPreg|dout[0]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core1|Module_Reg:ADDRreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core2|Module_RP_CP:RPreg|dout[5]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core2|Module_RP_CP:CPreg|dout[4]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core2|Module_Reg:ADDRreg|dout[3]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core3|Module_RP_CP:RPreg|dout[2]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core3|Module_RP_CP:CPreg|dout[0]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core3|Module_Reg:ADDRreg|dout[5]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core4|Module_RP_CP:RPreg|dout[6]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core4|Module_RP_CP:CPreg|dout[4]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core4|Module_Reg:ADDRreg|dout[6]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core5|Module_RP_CP:RPreg|dout[1]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core5|Module_RP_CP:CPreg|dout[2]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core5|Module_Reg:ADDRreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core6|Module_RP_CP:RPreg|dout[3]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core6|Module_RP_CP:CPreg|dout[0]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core6|Module_Reg:ADDRreg|dout[4]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core7|Module_RP_CP:RPreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core7|Module_RP_CP:CPreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core7|Module_Reg:ADDRreg|dout[2]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core8|Module_RP_CP:RPreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core8|Module_RP_CP:CPreg|dout[6]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core8|Module_Reg:ADDRreg|dout[6]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core9|Module_RP_CP:RPreg|dout[7]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core9|Module_RP_CP:CPreg|dout[6]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core9|Module_Reg:ADDRreg|dout[1]                                                                                                                                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core10|Module_RP_CP:RPreg|dout[5]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core10|Module_RP_CP:CPreg|dout[7]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core10|Module_Reg:ADDRreg|dout[7]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core11|Module_RP_CP:RPreg|dout[2]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core11|Module_RP_CP:CPreg|dout[3]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core11|Module_Reg:ADDRreg|dout[6]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core12|Module_RP_CP:RPreg|dout[0]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core12|Module_RP_CP:CPreg|dout[7]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core12|Module_Reg:ADDRreg|dout[0]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core13|Module_RP_CP:RPreg|dout[0]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core13|Module_RP_CP:CPreg|dout[2]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core13|Module_Reg:ADDRreg|dout[7]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core14|Module_RP_CP:RPreg|dout[5]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core14|Module_RP_CP:CPreg|dout[7]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core14|Module_Reg:ADDRreg|dout[2]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core15|Module_RP_CP:RPreg|dout[7]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Modified16|core:core15|Module_RP_CP:CPreg|dout[4]                                                                                                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Modified16|core:core15|Module_Reg:ADDRreg|dout[1]                                                                                                                                 ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |Modified16|IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4] ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |Modified16|DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4] ;
; 26:1               ; 4 bits    ; 68 LEs        ; 48 LEs               ; 20 LEs                 ; Yes        ; |Modified16|IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]      ;
; 26:1               ; 4 bits    ; 68 LEs        ; 44 LEs               ; 24 LEs                 ; Yes        ; |Modified16|DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]      ;
; 9:1                ; 8 bits    ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; Yes        ; |Modified16|MemController8:irammemc|RAMAddress[0]                                                                                                                                  ;
; 9:1                ; 17 bits   ; 102 LEs       ; 102 LEs              ; 0 LEs                  ; Yes        ; |Modified16|MemController8:drammemc|RAMDin[5]                                                                                                                                      ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |Modified16|core:core3|Module_RegF:CIDreg|dout[1]                                                                                                                                  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |Modified16|core:core5|Module_RegF:CIDreg|dout[2]                                                                                                                                  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |Modified16|core:core6|Module_RegF:CIDreg|dout[1]                                                                                                                                  ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |Modified16|core:core7|Module_RegF:CIDreg|dout[0]                                                                                                                                  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |Modified16|core:core9|Module_RegF:CIDreg|dout[0]                                                                                                                                  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |Modified16|core:core10|Module_RegF:CIDreg|dout[3]                                                                                                                                 ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |Modified16|core:core11|Module_RegF:CIDreg|dout[0]                                                                                                                                 ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |Modified16|core:core12|Module_RegF:CIDreg|dout[3]                                                                                                                                 ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |Modified16|core:core13|Module_RegF:CIDreg|dout[0]                                                                                                                                 ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |Modified16|core:core14|Module_RegF:CIDreg|dout[2]                                                                                                                                 ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |Modified16|core:core15|Module_RegF:CIDreg|dout[2]                                                                                                                                 ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core0|ALU:ALUAC|dout[1]                                                                                                                                           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core1|ALU:ALUAC|dout[0]                                                                                                                                           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core2|ALU:ALUAC|dout[0]                                                                                                                                           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core3|ALU:ALUAC|dout[1]                                                                                                                                           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core4|ALU:ALUAC|dout[2]                                                                                                                                           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core5|ALU:ALUAC|dout[5]                                                                                                                                           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core6|ALU:ALUAC|dout[5]                                                                                                                                           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core7|ALU:ALUAC|dout[1]                                                                                                                                           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core8|ALU:ALUAC|dout[7]                                                                                                                                           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core9|ALU:ALUAC|dout[1]                                                                                                                                           ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core10|ALU:ALUAC|dout[1]                                                                                                                                          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core11|ALU:ALUAC|dout[5]                                                                                                                                          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core12|ALU:ALUAC|dout[3]                                                                                                                                          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core13|ALU:ALUAC|dout[4]                                                                                                                                          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core14|ALU:ALUAC|dout[0]                                                                                                                                          ;
; 10:1               ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |Modified16|core:core15|ALU:ALUAC|dout[6]                                                                                                                                          ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core0|ALU:ALUAC|Add0                                                                                                                                              ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core1|ALU:ALUAC|Add0                                                                                                                                              ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core2|ALU:ALUAC|Add0                                                                                                                                              ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core3|ALU:ALUAC|Add0                                                                                                                                              ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core4|ALU:ALUAC|Add0                                                                                                                                              ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core5|ALU:ALUAC|Add0                                                                                                                                              ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core6|ALU:ALUAC|Add0                                                                                                                                              ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core7|ALU:ALUAC|Add0                                                                                                                                              ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core8|ALU:ALUAC|Add0                                                                                                                                              ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core9|ALU:ALUAC|Add0                                                                                                                                              ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core10|ALU:ALUAC|Add0                                                                                                                                             ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core11|ALU:ALUAC|Add0                                                                                                                                             ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core12|ALU:ALUAC|Add0                                                                                                                                             ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core13|ALU:ALUAC|Add0                                                                                                                                             ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core14|ALU:ALUAC|Add0                                                                                                                                             ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |Modified16|core:core15|ALU:ALUAC|Add0                                                                                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|altsyncram_o3d2:altsyncram1 ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                             ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                              ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|altsyncram_rmc2:altsyncram1 ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                             ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                              ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core0|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_r701:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; Assignment                      ; Value              ; From ; To                                            ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                             ;
+---------------------------------+--------------------+------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core1|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_s701:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; Assignment                      ; Value              ; From ; To                                            ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                             ;
+---------------------------------+--------------------+------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core2|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_t701:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; Assignment                      ; Value              ; From ; To                                            ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                             ;
+---------------------------------+--------------------+------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core3|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_u701:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; Assignment                      ; Value              ; From ; To                                            ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                             ;
+---------------------------------+--------------------+------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core4|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_v701:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; Assignment                      ; Value              ; From ; To                                            ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                             ;
+---------------------------------+--------------------+------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core5|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_0801:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; Assignment                      ; Value              ; From ; To                                            ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                             ;
+---------------------------------+--------------------+------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core6|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_1801:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; Assignment                      ; Value              ; From ; To                                            ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                             ;
+---------------------------------+--------------------+------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; Assignment                      ; Value              ; From ; To                                            ;
+---------------------------------+--------------------+------+-----------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                             ;
+---------------------------------+--------------------+------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                             ;
+---------------------------------+--------------------+------+------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                              ;
+---------------------------------+--------------------+------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                             ;
+---------------------------------+--------------------+------+------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                              ;
+---------------------------------+--------------------+------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                              ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                               ;
+---------------------------------+--------------------+------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                              ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                               ;
+---------------------------------+--------------------+------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                              ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                               ;
+---------------------------------+--------------------+------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                              ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                               ;
+---------------------------------+--------------------+------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                              ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                               ;
+---------------------------------+--------------------+------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Source assignments for core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                              ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                               ;
+---------------------------------+--------------------+------+-------------------------------------------------+


+-------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PLL:PLL1|altpll:altpll_component ;
+-------------------------------+-----------------------+-----------------------+
; Parameter Name                ; Value                 ; Type                  ;
+-------------------------------+-----------------------+-----------------------+
; OPERATION_MODE                ; NORMAL                ; Untyped               ;
; PLL_TYPE                      ; AUTO                  ; Untyped               ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=PLL ; Untyped               ;
; QUALIFY_CONF_DONE             ; OFF                   ; Untyped               ;
; COMPENSATE_CLOCK              ; CLK0                  ; Untyped               ;
; SCAN_CHAIN                    ; LONG                  ; Untyped               ;
; PRIMARY_CLOCK                 ; INCLK0                ; Untyped               ;
; INCLK0_INPUT_FREQUENCY        ; 20000                 ; Signed Integer        ;
; INCLK1_INPUT_FREQUENCY        ; 0                     ; Untyped               ;
; GATE_LOCK_SIGNAL              ; NO                    ; Untyped               ;
; GATE_LOCK_COUNTER             ; 0                     ; Untyped               ;
; LOCK_HIGH                     ; 1                     ; Untyped               ;
; LOCK_LOW                      ; 1                     ; Untyped               ;
; VALID_LOCK_MULTIPLIER         ; 1                     ; Untyped               ;
; INVALID_LOCK_MULTIPLIER       ; 5                     ; Untyped               ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                   ; Untyped               ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                   ; Untyped               ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                   ; Untyped               ;
; SKIP_VCO                      ; OFF                   ; Untyped               ;
; SWITCH_OVER_COUNTER           ; 0                     ; Untyped               ;
; SWITCH_OVER_TYPE              ; AUTO                  ; Untyped               ;
; FEEDBACK_SOURCE               ; EXTCLK0               ; Untyped               ;
; BANDWIDTH                     ; 0                     ; Untyped               ;
; BANDWIDTH_TYPE                ; AUTO                  ; Untyped               ;
; SPREAD_FREQUENCY              ; 0                     ; Untyped               ;
; DOWN_SPREAD                   ; 0                     ; Untyped               ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                   ; Untyped               ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                   ; Untyped               ;
; CLK9_MULTIPLY_BY              ; 0                     ; Untyped               ;
; CLK8_MULTIPLY_BY              ; 0                     ; Untyped               ;
; CLK7_MULTIPLY_BY              ; 0                     ; Untyped               ;
; CLK6_MULTIPLY_BY              ; 0                     ; Untyped               ;
; CLK5_MULTIPLY_BY              ; 1                     ; Untyped               ;
; CLK4_MULTIPLY_BY              ; 1                     ; Untyped               ;
; CLK3_MULTIPLY_BY              ; 1                     ; Untyped               ;
; CLK2_MULTIPLY_BY              ; 1                     ; Untyped               ;
; CLK1_MULTIPLY_BY              ; 1                     ; Untyped               ;
; CLK0_MULTIPLY_BY              ; 20                    ; Signed Integer        ;
; CLK9_DIVIDE_BY                ; 0                     ; Untyped               ;
; CLK8_DIVIDE_BY                ; 0                     ; Untyped               ;
; CLK7_DIVIDE_BY                ; 0                     ; Untyped               ;
; CLK6_DIVIDE_BY                ; 0                     ; Untyped               ;
; CLK5_DIVIDE_BY                ; 1                     ; Untyped               ;
; CLK4_DIVIDE_BY                ; 1                     ; Untyped               ;
; CLK3_DIVIDE_BY                ; 1                     ; Untyped               ;
; CLK2_DIVIDE_BY                ; 1                     ; Untyped               ;
; CLK1_DIVIDE_BY                ; 1                     ; Untyped               ;
; CLK0_DIVIDE_BY                ; 1                     ; Signed Integer        ;
; CLK9_PHASE_SHIFT              ; 0                     ; Untyped               ;
; CLK8_PHASE_SHIFT              ; 0                     ; Untyped               ;
; CLK7_PHASE_SHIFT              ; 0                     ; Untyped               ;
; CLK6_PHASE_SHIFT              ; 0                     ; Untyped               ;
; CLK5_PHASE_SHIFT              ; 0                     ; Untyped               ;
; CLK4_PHASE_SHIFT              ; 0                     ; Untyped               ;
; CLK3_PHASE_SHIFT              ; 0                     ; Untyped               ;
; CLK2_PHASE_SHIFT              ; 0                     ; Untyped               ;
; CLK1_PHASE_SHIFT              ; 0                     ; Untyped               ;
; CLK0_PHASE_SHIFT              ; 0                     ; Untyped               ;
; CLK5_TIME_DELAY               ; 0                     ; Untyped               ;
; CLK4_TIME_DELAY               ; 0                     ; Untyped               ;
; CLK3_TIME_DELAY               ; 0                     ; Untyped               ;
; CLK2_TIME_DELAY               ; 0                     ; Untyped               ;
; CLK1_TIME_DELAY               ; 0                     ; Untyped               ;
; CLK0_TIME_DELAY               ; 0                     ; Untyped               ;
; CLK9_DUTY_CYCLE               ; 50                    ; Untyped               ;
; CLK8_DUTY_CYCLE               ; 50                    ; Untyped               ;
; CLK7_DUTY_CYCLE               ; 50                    ; Untyped               ;
; CLK6_DUTY_CYCLE               ; 50                    ; Untyped               ;
; CLK5_DUTY_CYCLE               ; 50                    ; Untyped               ;
; CLK4_DUTY_CYCLE               ; 50                    ; Untyped               ;
; CLK3_DUTY_CYCLE               ; 50                    ; Untyped               ;
; CLK2_DUTY_CYCLE               ; 50                    ; Untyped               ;
; CLK1_DUTY_CYCLE               ; 50                    ; Untyped               ;
; CLK0_DUTY_CYCLE               ; 50                    ; Signed Integer        ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped               ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped               ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped               ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped               ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped               ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped               ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped               ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped               ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped               ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped               ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped               ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped               ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped               ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped               ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped               ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped               ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped               ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped               ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped               ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped               ;
; LOCK_WINDOW_UI                ;  0.05                 ; Untyped               ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                ; Untyped               ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                ; Untyped               ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                ; Untyped               ;
; DPA_MULTIPLY_BY               ; 0                     ; Untyped               ;
; DPA_DIVIDE_BY                 ; 1                     ; Untyped               ;
; DPA_DIVIDER                   ; 0                     ; Untyped               ;
; EXTCLK3_MULTIPLY_BY           ; 1                     ; Untyped               ;
; EXTCLK2_MULTIPLY_BY           ; 1                     ; Untyped               ;
; EXTCLK1_MULTIPLY_BY           ; 1                     ; Untyped               ;
; EXTCLK0_MULTIPLY_BY           ; 1                     ; Untyped               ;
; EXTCLK3_DIVIDE_BY             ; 1                     ; Untyped               ;
; EXTCLK2_DIVIDE_BY             ; 1                     ; Untyped               ;
; EXTCLK1_DIVIDE_BY             ; 1                     ; Untyped               ;
; EXTCLK0_DIVIDE_BY             ; 1                     ; Untyped               ;
; EXTCLK3_PHASE_SHIFT           ; 0                     ; Untyped               ;
; EXTCLK2_PHASE_SHIFT           ; 0                     ; Untyped               ;
; EXTCLK1_PHASE_SHIFT           ; 0                     ; Untyped               ;
; EXTCLK0_PHASE_SHIFT           ; 0                     ; Untyped               ;
; EXTCLK3_TIME_DELAY            ; 0                     ; Untyped               ;
; EXTCLK2_TIME_DELAY            ; 0                     ; Untyped               ;
; EXTCLK1_TIME_DELAY            ; 0                     ; Untyped               ;
; EXTCLK0_TIME_DELAY            ; 0                     ; Untyped               ;
; EXTCLK3_DUTY_CYCLE            ; 50                    ; Untyped               ;
; EXTCLK2_DUTY_CYCLE            ; 50                    ; Untyped               ;
; EXTCLK1_DUTY_CYCLE            ; 50                    ; Untyped               ;
; EXTCLK0_DUTY_CYCLE            ; 50                    ; Untyped               ;
; VCO_MULTIPLY_BY               ; 0                     ; Untyped               ;
; VCO_DIVIDE_BY                 ; 0                     ; Untyped               ;
; SCLKOUT0_PHASE_SHIFT          ; 0                     ; Untyped               ;
; SCLKOUT1_PHASE_SHIFT          ; 0                     ; Untyped               ;
; VCO_MIN                       ; 0                     ; Untyped               ;
; VCO_MAX                       ; 0                     ; Untyped               ;
; VCO_CENTER                    ; 0                     ; Untyped               ;
; PFD_MIN                       ; 0                     ; Untyped               ;
; PFD_MAX                       ; 0                     ; Untyped               ;
; M_INITIAL                     ; 0                     ; Untyped               ;
; M                             ; 0                     ; Untyped               ;
; N                             ; 1                     ; Untyped               ;
; M2                            ; 1                     ; Untyped               ;
; N2                            ; 1                     ; Untyped               ;
; SS                            ; 1                     ; Untyped               ;
; C0_HIGH                       ; 0                     ; Untyped               ;
; C1_HIGH                       ; 0                     ; Untyped               ;
; C2_HIGH                       ; 0                     ; Untyped               ;
; C3_HIGH                       ; 0                     ; Untyped               ;
; C4_HIGH                       ; 0                     ; Untyped               ;
; C5_HIGH                       ; 0                     ; Untyped               ;
; C6_HIGH                       ; 0                     ; Untyped               ;
; C7_HIGH                       ; 0                     ; Untyped               ;
; C8_HIGH                       ; 0                     ; Untyped               ;
; C9_HIGH                       ; 0                     ; Untyped               ;
; C0_LOW                        ; 0                     ; Untyped               ;
; C1_LOW                        ; 0                     ; Untyped               ;
; C2_LOW                        ; 0                     ; Untyped               ;
; C3_LOW                        ; 0                     ; Untyped               ;
; C4_LOW                        ; 0                     ; Untyped               ;
; C5_LOW                        ; 0                     ; Untyped               ;
; C6_LOW                        ; 0                     ; Untyped               ;
; C7_LOW                        ; 0                     ; Untyped               ;
; C8_LOW                        ; 0                     ; Untyped               ;
; C9_LOW                        ; 0                     ; Untyped               ;
; C0_INITIAL                    ; 0                     ; Untyped               ;
; C1_INITIAL                    ; 0                     ; Untyped               ;
; C2_INITIAL                    ; 0                     ; Untyped               ;
; C3_INITIAL                    ; 0                     ; Untyped               ;
; C4_INITIAL                    ; 0                     ; Untyped               ;
; C5_INITIAL                    ; 0                     ; Untyped               ;
; C6_INITIAL                    ; 0                     ; Untyped               ;
; C7_INITIAL                    ; 0                     ; Untyped               ;
; C8_INITIAL                    ; 0                     ; Untyped               ;
; C9_INITIAL                    ; 0                     ; Untyped               ;
; C0_MODE                       ; BYPASS                ; Untyped               ;
; C1_MODE                       ; BYPASS                ; Untyped               ;
; C2_MODE                       ; BYPASS                ; Untyped               ;
; C3_MODE                       ; BYPASS                ; Untyped               ;
; C4_MODE                       ; BYPASS                ; Untyped               ;
; C5_MODE                       ; BYPASS                ; Untyped               ;
; C6_MODE                       ; BYPASS                ; Untyped               ;
; C7_MODE                       ; BYPASS                ; Untyped               ;
; C8_MODE                       ; BYPASS                ; Untyped               ;
; C9_MODE                       ; BYPASS                ; Untyped               ;
; C0_PH                         ; 0                     ; Untyped               ;
; C1_PH                         ; 0                     ; Untyped               ;
; C2_PH                         ; 0                     ; Untyped               ;
; C3_PH                         ; 0                     ; Untyped               ;
; C4_PH                         ; 0                     ; Untyped               ;
; C5_PH                         ; 0                     ; Untyped               ;
; C6_PH                         ; 0                     ; Untyped               ;
; C7_PH                         ; 0                     ; Untyped               ;
; C8_PH                         ; 0                     ; Untyped               ;
; C9_PH                         ; 0                     ; Untyped               ;
; L0_HIGH                       ; 1                     ; Untyped               ;
; L1_HIGH                       ; 1                     ; Untyped               ;
; G0_HIGH                       ; 1                     ; Untyped               ;
; G1_HIGH                       ; 1                     ; Untyped               ;
; G2_HIGH                       ; 1                     ; Untyped               ;
; G3_HIGH                       ; 1                     ; Untyped               ;
; E0_HIGH                       ; 1                     ; Untyped               ;
; E1_HIGH                       ; 1                     ; Untyped               ;
; E2_HIGH                       ; 1                     ; Untyped               ;
; E3_HIGH                       ; 1                     ; Untyped               ;
; L0_LOW                        ; 1                     ; Untyped               ;
; L1_LOW                        ; 1                     ; Untyped               ;
; G0_LOW                        ; 1                     ; Untyped               ;
; G1_LOW                        ; 1                     ; Untyped               ;
; G2_LOW                        ; 1                     ; Untyped               ;
; G3_LOW                        ; 1                     ; Untyped               ;
; E0_LOW                        ; 1                     ; Untyped               ;
; E1_LOW                        ; 1                     ; Untyped               ;
; E2_LOW                        ; 1                     ; Untyped               ;
; E3_LOW                        ; 1                     ; Untyped               ;
; L0_INITIAL                    ; 1                     ; Untyped               ;
; L1_INITIAL                    ; 1                     ; Untyped               ;
; G0_INITIAL                    ; 1                     ; Untyped               ;
; G1_INITIAL                    ; 1                     ; Untyped               ;
; G2_INITIAL                    ; 1                     ; Untyped               ;
; G3_INITIAL                    ; 1                     ; Untyped               ;
; E0_INITIAL                    ; 1                     ; Untyped               ;
; E1_INITIAL                    ; 1                     ; Untyped               ;
; E2_INITIAL                    ; 1                     ; Untyped               ;
; E3_INITIAL                    ; 1                     ; Untyped               ;
; L0_MODE                       ; BYPASS                ; Untyped               ;
; L1_MODE                       ; BYPASS                ; Untyped               ;
; G0_MODE                       ; BYPASS                ; Untyped               ;
; G1_MODE                       ; BYPASS                ; Untyped               ;
; G2_MODE                       ; BYPASS                ; Untyped               ;
; G3_MODE                       ; BYPASS                ; Untyped               ;
; E0_MODE                       ; BYPASS                ; Untyped               ;
; E1_MODE                       ; BYPASS                ; Untyped               ;
; E2_MODE                       ; BYPASS                ; Untyped               ;
; E3_MODE                       ; BYPASS                ; Untyped               ;
; L0_PH                         ; 0                     ; Untyped               ;
; L1_PH                         ; 0                     ; Untyped               ;
; G0_PH                         ; 0                     ; Untyped               ;
; G1_PH                         ; 0                     ; Untyped               ;
; G2_PH                         ; 0                     ; Untyped               ;
; G3_PH                         ; 0                     ; Untyped               ;
; E0_PH                         ; 0                     ; Untyped               ;
; E1_PH                         ; 0                     ; Untyped               ;
; E2_PH                         ; 0                     ; Untyped               ;
; E3_PH                         ; 0                     ; Untyped               ;
; M_PH                          ; 0                     ; Untyped               ;
; C1_USE_CASC_IN                ; OFF                   ; Untyped               ;
; C2_USE_CASC_IN                ; OFF                   ; Untyped               ;
; C3_USE_CASC_IN                ; OFF                   ; Untyped               ;
; C4_USE_CASC_IN                ; OFF                   ; Untyped               ;
; C5_USE_CASC_IN                ; OFF                   ; Untyped               ;
; C6_USE_CASC_IN                ; OFF                   ; Untyped               ;
; C7_USE_CASC_IN                ; OFF                   ; Untyped               ;
; C8_USE_CASC_IN                ; OFF                   ; Untyped               ;
; C9_USE_CASC_IN                ; OFF                   ; Untyped               ;
; CLK0_COUNTER                  ; G0                    ; Untyped               ;
; CLK1_COUNTER                  ; G0                    ; Untyped               ;
; CLK2_COUNTER                  ; G0                    ; Untyped               ;
; CLK3_COUNTER                  ; G0                    ; Untyped               ;
; CLK4_COUNTER                  ; G0                    ; Untyped               ;
; CLK5_COUNTER                  ; G0                    ; Untyped               ;
; CLK6_COUNTER                  ; E0                    ; Untyped               ;
; CLK7_COUNTER                  ; E1                    ; Untyped               ;
; CLK8_COUNTER                  ; E2                    ; Untyped               ;
; CLK9_COUNTER                  ; E3                    ; Untyped               ;
; L0_TIME_DELAY                 ; 0                     ; Untyped               ;
; L1_TIME_DELAY                 ; 0                     ; Untyped               ;
; G0_TIME_DELAY                 ; 0                     ; Untyped               ;
; G1_TIME_DELAY                 ; 0                     ; Untyped               ;
; G2_TIME_DELAY                 ; 0                     ; Untyped               ;
; G3_TIME_DELAY                 ; 0                     ; Untyped               ;
; E0_TIME_DELAY                 ; 0                     ; Untyped               ;
; E1_TIME_DELAY                 ; 0                     ; Untyped               ;
; E2_TIME_DELAY                 ; 0                     ; Untyped               ;
; E3_TIME_DELAY                 ; 0                     ; Untyped               ;
; M_TIME_DELAY                  ; 0                     ; Untyped               ;
; N_TIME_DELAY                  ; 0                     ; Untyped               ;
; EXTCLK3_COUNTER               ; E3                    ; Untyped               ;
; EXTCLK2_COUNTER               ; E2                    ; Untyped               ;
; EXTCLK1_COUNTER               ; E1                    ; Untyped               ;
; EXTCLK0_COUNTER               ; E0                    ; Untyped               ;
; ENABLE0_COUNTER               ; L0                    ; Untyped               ;
; ENABLE1_COUNTER               ; L0                    ; Untyped               ;
; CHARGE_PUMP_CURRENT           ; 2                     ; Untyped               ;
; LOOP_FILTER_R                 ;  1.000000             ; Untyped               ;
; LOOP_FILTER_C                 ; 5                     ; Untyped               ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                  ; Untyped               ;
; LOOP_FILTER_R_BITS            ; 9999                  ; Untyped               ;
; LOOP_FILTER_C_BITS            ; 9999                  ; Untyped               ;
; VCO_POST_SCALE                ; 0                     ; Untyped               ;
; CLK2_OUTPUT_FREQUENCY         ; 0                     ; Untyped               ;
; CLK1_OUTPUT_FREQUENCY         ; 0                     ; Untyped               ;
; CLK0_OUTPUT_FREQUENCY         ; 0                     ; Untyped               ;
; INTENDED_DEVICE_FAMILY        ; Cyclone IV E          ; Untyped               ;
; PORT_CLKENA0                  ; PORT_UNUSED           ; Untyped               ;
; PORT_CLKENA1                  ; PORT_UNUSED           ; Untyped               ;
; PORT_CLKENA2                  ; PORT_UNUSED           ; Untyped               ;
; PORT_CLKENA3                  ; PORT_UNUSED           ; Untyped               ;
; PORT_CLKENA4                  ; PORT_UNUSED           ; Untyped               ;
; PORT_CLKENA5                  ; PORT_UNUSED           ; Untyped               ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY     ; Untyped               ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY     ; Untyped               ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY     ; Untyped               ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY     ; Untyped               ;
; PORT_EXTCLK0                  ; PORT_UNUSED           ; Untyped               ;
; PORT_EXTCLK1                  ; PORT_UNUSED           ; Untyped               ;
; PORT_EXTCLK2                  ; PORT_UNUSED           ; Untyped               ;
; PORT_EXTCLK3                  ; PORT_UNUSED           ; Untyped               ;
; PORT_CLKBAD0                  ; PORT_UNUSED           ; Untyped               ;
; PORT_CLKBAD1                  ; PORT_UNUSED           ; Untyped               ;
; PORT_CLK0                     ; PORT_USED             ; Untyped               ;
; PORT_CLK1                     ; PORT_UNUSED           ; Untyped               ;
; PORT_CLK2                     ; PORT_UNUSED           ; Untyped               ;
; PORT_CLK3                     ; PORT_UNUSED           ; Untyped               ;
; PORT_CLK4                     ; PORT_UNUSED           ; Untyped               ;
; PORT_CLK5                     ; PORT_UNUSED           ; Untyped               ;
; PORT_CLK6                     ; PORT_UNUSED           ; Untyped               ;
; PORT_CLK7                     ; PORT_UNUSED           ; Untyped               ;
; PORT_CLK8                     ; PORT_UNUSED           ; Untyped               ;
; PORT_CLK9                     ; PORT_UNUSED           ; Untyped               ;
; PORT_SCANDATA                 ; PORT_UNUSED           ; Untyped               ;
; PORT_SCANDATAOUT              ; PORT_UNUSED           ; Untyped               ;
; PORT_SCANDONE                 ; PORT_UNUSED           ; Untyped               ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY     ; Untyped               ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY     ; Untyped               ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED           ; Untyped               ;
; PORT_CLKLOSS                  ; PORT_UNUSED           ; Untyped               ;
; PORT_INCLK1                   ; PORT_UNUSED           ; Untyped               ;
; PORT_INCLK0                   ; PORT_USED             ; Untyped               ;
; PORT_FBIN                     ; PORT_UNUSED           ; Untyped               ;
; PORT_PLLENA                   ; PORT_UNUSED           ; Untyped               ;
; PORT_CLKSWITCH                ; PORT_UNUSED           ; Untyped               ;
; PORT_ARESET                   ; PORT_UNUSED           ; Untyped               ;
; PORT_PFDENA                   ; PORT_UNUSED           ; Untyped               ;
; PORT_SCANCLK                  ; PORT_UNUSED           ; Untyped               ;
; PORT_SCANACLR                 ; PORT_UNUSED           ; Untyped               ;
; PORT_SCANREAD                 ; PORT_UNUSED           ; Untyped               ;
; PORT_SCANWRITE                ; PORT_UNUSED           ; Untyped               ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY     ; Untyped               ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY     ; Untyped               ;
; PORT_LOCKED                   ; PORT_UNUSED           ; Untyped               ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED           ; Untyped               ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY     ; Untyped               ;
; PORT_PHASEDONE                ; PORT_UNUSED           ; Untyped               ;
; PORT_PHASESTEP                ; PORT_UNUSED           ; Untyped               ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED           ; Untyped               ;
; PORT_SCANCLKENA               ; PORT_UNUSED           ; Untyped               ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED           ; Untyped               ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY     ; Untyped               ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY     ; Untyped               ;
; M_TEST_SOURCE                 ; 5                     ; Untyped               ;
; C0_TEST_SOURCE                ; 5                     ; Untyped               ;
; C1_TEST_SOURCE                ; 5                     ; Untyped               ;
; C2_TEST_SOURCE                ; 5                     ; Untyped               ;
; C3_TEST_SOURCE                ; 5                     ; Untyped               ;
; C4_TEST_SOURCE                ; 5                     ; Untyped               ;
; C5_TEST_SOURCE                ; 5                     ; Untyped               ;
; C6_TEST_SOURCE                ; 5                     ; Untyped               ;
; C7_TEST_SOURCE                ; 5                     ; Untyped               ;
; C8_TEST_SOURCE                ; 5                     ; Untyped               ;
; C9_TEST_SOURCE                ; 5                     ; Untyped               ;
; CBXI_PARAMETER                ; PLL_altpll            ; Untyped               ;
; VCO_FREQUENCY_CONTROL         ; AUTO                  ; Untyped               ;
; VCO_PHASE_SHIFT_STEP          ; 0                     ; Untyped               ;
; WIDTH_CLOCK                   ; 5                     ; Signed Integer        ;
; WIDTH_PHASECOUNTERSELECT      ; 4                     ; Untyped               ;
; USING_FBMIMICBIDIR_PORT       ; OFF                   ; Untyped               ;
; DEVICE_FAMILY                 ; Cyclone IV GX         ; Untyped               ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                ; Untyped               ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                   ; Untyped               ;
; AUTO_CARRY_CHAINS             ; ON                    ; AUTO_CARRY            ;
; IGNORE_CARRY_BUFFERS          ; OFF                   ; IGNORE_CARRY          ;
; AUTO_CASCADE_CHAINS           ; ON                    ; AUTO_CASCADE          ;
; IGNORE_CASCADE_BUFFERS        ; OFF                   ; IGNORE_CASCADE        ;
+-------------------------------+-----------------------+-----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: IRAM:IRAM1|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------+
; Parameter Name                     ; Value                ; Type                        ;
+------------------------------------+----------------------+-----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                     ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE              ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                     ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                     ;
; WIDTH_A                            ; 8                    ; Signed Integer              ;
; WIDTHAD_A                          ; 8                    ; Signed Integer              ;
; NUMWORDS_A                         ; 256                  ; Signed Integer              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                     ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                     ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                     ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                     ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                     ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                     ;
; WIDTH_B                            ; 1                    ; Untyped                     ;
; WIDTHAD_B                          ; 1                    ; Untyped                     ;
; NUMWORDS_B                         ; 1                    ; Untyped                     ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                     ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                     ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                     ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                     ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                     ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                     ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                     ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                     ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                     ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                     ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                     ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                     ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                     ;
; BYTE_SIZE                          ; 8                    ; Untyped                     ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                     ;
; INIT_FILE                          ; IRAM_new_algo.mif    ; Untyped                     ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                     ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                     ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                     ;
; ENABLE_ECC                         ; FALSE                ; Untyped                     ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                     ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                     ;
; DEVICE_FAMILY                      ; Cyclone IV GX        ; Untyped                     ;
; CBXI_PARAMETER                     ; altsyncram_3um1      ; Untyped                     ;
+------------------------------------+----------------------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: DRAM:DRAM1|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------+
; Parameter Name                     ; Value                ; Type                        ;
+------------------------------------+----------------------+-----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                     ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE              ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                     ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                     ;
; WIDTH_A                            ; 8                    ; Signed Integer              ;
; WIDTHAD_A                          ; 8                    ; Signed Integer              ;
; NUMWORDS_A                         ; 256                  ; Signed Integer              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                     ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                     ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                     ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                     ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                     ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                     ;
; WIDTH_B                            ; 1                    ; Untyped                     ;
; WIDTHAD_B                          ; 1                    ; Untyped                     ;
; NUMWORDS_B                         ; 1                    ; Untyped                     ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                     ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                     ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                     ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                     ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                     ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                     ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                     ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                     ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                     ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                     ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                     ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                     ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                     ;
; BYTE_SIZE                          ; 8                    ; Untyped                     ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                     ;
; INIT_FILE                          ; DRAM_Init.mif        ; Untyped                     ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                     ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                     ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                     ;
; ENABLE_ECC                         ; FALSE                ; Untyped                     ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                     ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                     ;
; DEVICE_FAMILY                      ; Cyclone IV GX        ; Untyped                     ;
; CBXI_PARAMETER                     ; altsyncram_1hm1      ; Untyped                     ;
+------------------------------------+----------------------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MemController8:drammemc ;
+----------------+-------+---------------------------------------------+
; Parameter Name ; Value ; Type                                        ;
+----------------+-------+---------------------------------------------+
; ncores         ; 8     ; Signed Integer                              ;
+----------------+-------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MemController8:irammemc ;
+----------------+-------+---------------------------------------------+
; Parameter Name ; Value ; Type                                        ;
+----------------+-------+---------------------------------------------+
; ncores         ; 8     ; Signed Integer                              ;
+----------------+-------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core0 ;
+----------------+----------+-----------------------------+
; Parameter Name ; Value    ; Type                        ;
+----------------+----------+-----------------------------+
; CIDval         ; 00000000 ; Unsigned Binary             ;
+----------------+----------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core0|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+--------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                         ;
+------------------------+---------------+--------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                               ;
; LPM_WIDTH              ; 8             ; Signed Integer                                               ;
; LPM_SIZE               ; 13            ; Signed Integer                                               ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                               ;
; LPM_PIPELINE           ; 0             ; Untyped                                                      ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                      ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                      ;
+------------------------+---------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core0|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                 ;
+------------------------+---------------+----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                           ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                         ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                         ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                       ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                       ;
; LPM_SIZE               ; 4             ; Signed Integer                                                       ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                       ;
; LPM_PIPELINE           ; 0             ; Untyped                                                              ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                              ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                              ;
+------------------------+---------------+----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core0|Module_RegF:CIDreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core0|Module_RegF:MCreg ;
+----------------+----------+-----------------------------------------------+
; Parameter Name ; Value    ; Type                                          ;
+----------------+----------+-----------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                               ;
+----------------+----------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core1 ;
+----------------+----------+-----------------------------+
; Parameter Name ; Value    ; Type                        ;
+----------------+----------+-----------------------------+
; CIDval         ; 00000001 ; Unsigned Binary             ;
+----------------+----------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core1|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+--------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                         ;
+------------------------+---------------+--------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                               ;
; LPM_WIDTH              ; 8             ; Signed Integer                                               ;
; LPM_SIZE               ; 13            ; Signed Integer                                               ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                               ;
; LPM_PIPELINE           ; 0             ; Untyped                                                      ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                      ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                      ;
+------------------------+---------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core1|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                 ;
+------------------------+---------------+----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                           ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                         ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                         ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                       ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                       ;
; LPM_SIZE               ; 4             ; Signed Integer                                                       ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                       ;
; LPM_PIPELINE           ; 0             ; Untyped                                                              ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                              ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                              ;
+------------------------+---------------+----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core1|Module_RegF:CIDreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000001 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core1|Module_RegF:MCreg ;
+----------------+----------+-----------------------------------------------+
; Parameter Name ; Value    ; Type                                          ;
+----------------+----------+-----------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                               ;
+----------------+----------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core2 ;
+----------------+----------+-----------------------------+
; Parameter Name ; Value    ; Type                        ;
+----------------+----------+-----------------------------+
; CIDval         ; 00000010 ; Unsigned Binary             ;
+----------------+----------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core2|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+--------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                         ;
+------------------------+---------------+--------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                               ;
; LPM_WIDTH              ; 8             ; Signed Integer                                               ;
; LPM_SIZE               ; 13            ; Signed Integer                                               ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                               ;
; LPM_PIPELINE           ; 0             ; Untyped                                                      ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                      ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                      ;
+------------------------+---------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core2|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                 ;
+------------------------+---------------+----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                           ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                         ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                         ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                       ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                       ;
; LPM_SIZE               ; 4             ; Signed Integer                                                       ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                       ;
; LPM_PIPELINE           ; 0             ; Untyped                                                              ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                              ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                              ;
+------------------------+---------------+----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core2|Module_RegF:CIDreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000010 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core2|Module_RegF:MCreg ;
+----------------+----------+-----------------------------------------------+
; Parameter Name ; Value    ; Type                                          ;
+----------------+----------+-----------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                               ;
+----------------+----------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core3 ;
+----------------+----------+-----------------------------+
; Parameter Name ; Value    ; Type                        ;
+----------------+----------+-----------------------------+
; CIDval         ; 00000011 ; Unsigned Binary             ;
+----------------+----------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core3|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+--------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                         ;
+------------------------+---------------+--------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                               ;
; LPM_WIDTH              ; 8             ; Signed Integer                                               ;
; LPM_SIZE               ; 13            ; Signed Integer                                               ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                               ;
; LPM_PIPELINE           ; 0             ; Untyped                                                      ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                      ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                      ;
+------------------------+---------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core3|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                 ;
+------------------------+---------------+----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                           ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                         ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                         ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                       ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                       ;
; LPM_SIZE               ; 4             ; Signed Integer                                                       ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                       ;
; LPM_PIPELINE           ; 0             ; Untyped                                                              ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                              ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                              ;
+------------------------+---------------+----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core3|Module_RegF:CIDreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000011 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core3|Module_RegF:MCreg ;
+----------------+----------+-----------------------------------------------+
; Parameter Name ; Value    ; Type                                          ;
+----------------+----------+-----------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                               ;
+----------------+----------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core4 ;
+----------------+----------+-----------------------------+
; Parameter Name ; Value    ; Type                        ;
+----------------+----------+-----------------------------+
; CIDval         ; 00000100 ; Unsigned Binary             ;
+----------------+----------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core4|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+--------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                         ;
+------------------------+---------------+--------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                               ;
; LPM_WIDTH              ; 8             ; Signed Integer                                               ;
; LPM_SIZE               ; 13            ; Signed Integer                                               ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                               ;
; LPM_PIPELINE           ; 0             ; Untyped                                                      ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                      ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                      ;
+------------------------+---------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core4|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                 ;
+------------------------+---------------+----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                           ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                         ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                         ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                       ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                       ;
; LPM_SIZE               ; 4             ; Signed Integer                                                       ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                       ;
; LPM_PIPELINE           ; 0             ; Untyped                                                              ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                              ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                              ;
+------------------------+---------------+----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core4|Module_RegF:CIDreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000100 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core4|Module_RegF:MCreg ;
+----------------+----------+-----------------------------------------------+
; Parameter Name ; Value    ; Type                                          ;
+----------------+----------+-----------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                               ;
+----------------+----------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core5 ;
+----------------+----------+-----------------------------+
; Parameter Name ; Value    ; Type                        ;
+----------------+----------+-----------------------------+
; CIDval         ; 00000101 ; Unsigned Binary             ;
+----------------+----------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core5|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+--------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                         ;
+------------------------+---------------+--------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                               ;
; LPM_WIDTH              ; 8             ; Signed Integer                                               ;
; LPM_SIZE               ; 13            ; Signed Integer                                               ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                               ;
; LPM_PIPELINE           ; 0             ; Untyped                                                      ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                      ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                      ;
+------------------------+---------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core5|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                 ;
+------------------------+---------------+----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                           ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                         ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                         ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                       ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                       ;
; LPM_SIZE               ; 4             ; Signed Integer                                                       ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                       ;
; LPM_PIPELINE           ; 0             ; Untyped                                                              ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                              ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                              ;
+------------------------+---------------+----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core5|Module_RegF:CIDreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000101 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core5|Module_RegF:MCreg ;
+----------------+----------+-----------------------------------------------+
; Parameter Name ; Value    ; Type                                          ;
+----------------+----------+-----------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                               ;
+----------------+----------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core6 ;
+----------------+----------+-----------------------------+
; Parameter Name ; Value    ; Type                        ;
+----------------+----------+-----------------------------+
; CIDval         ; 00000110 ; Unsigned Binary             ;
+----------------+----------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core6|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+--------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                         ;
+------------------------+---------------+--------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                               ;
; LPM_WIDTH              ; 8             ; Signed Integer                                               ;
; LPM_SIZE               ; 13            ; Signed Integer                                               ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                               ;
; LPM_PIPELINE           ; 0             ; Untyped                                                      ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                      ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                      ;
+------------------------+---------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core6|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                 ;
+------------------------+---------------+----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                           ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                         ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                         ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                       ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                       ;
; LPM_SIZE               ; 4             ; Signed Integer                                                       ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                       ;
; LPM_PIPELINE           ; 0             ; Untyped                                                              ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                              ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                              ;
+------------------------+---------------+----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core6|Module_RegF:CIDreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000110 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core6|Module_RegF:MCreg ;
+----------------+----------+-----------------------------------------------+
; Parameter Name ; Value    ; Type                                          ;
+----------------+----------+-----------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                               ;
+----------------+----------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core7 ;
+----------------+----------+-----------------------------+
; Parameter Name ; Value    ; Type                        ;
+----------------+----------+-----------------------------+
; CIDval         ; 00000111 ; Unsigned Binary             ;
+----------------+----------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core7|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+--------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                         ;
+------------------------+---------------+--------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                               ;
; LPM_WIDTH              ; 8             ; Signed Integer                                               ;
; LPM_SIZE               ; 13            ; Signed Integer                                               ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                               ;
; LPM_PIPELINE           ; 0             ; Untyped                                                      ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                      ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                      ;
+------------------------+---------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core7|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                 ;
+------------------------+---------------+----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                           ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                         ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                         ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                       ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                       ;
; LPM_SIZE               ; 4             ; Signed Integer                                                       ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                       ;
; LPM_PIPELINE           ; 0             ; Untyped                                                              ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                              ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                              ;
+------------------------+---------------+----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core7|Module_RegF:CIDreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000111 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core7|Module_RegF:MCreg ;
+----------------+----------+-----------------------------------------------+
; Parameter Name ; Value    ; Type                                          ;
+----------------+----------+-----------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                               ;
+----------------+----------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core8 ;
+----------------+----------+-----------------------------+
; Parameter Name ; Value    ; Type                        ;
+----------------+----------+-----------------------------+
; CIDval         ; 00001000 ; Unsigned Binary             ;
+----------------+----------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core8|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+--------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                         ;
+------------------------+---------------+--------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                               ;
; LPM_WIDTH              ; 8             ; Signed Integer                                               ;
; LPM_SIZE               ; 13            ; Signed Integer                                               ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                               ;
; LPM_PIPELINE           ; 0             ; Untyped                                                      ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                      ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                      ;
+------------------------+---------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core8|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                 ;
+------------------------+---------------+----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                           ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                         ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                         ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                       ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                       ;
; LPM_SIZE               ; 4             ; Signed Integer                                                       ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                       ;
; LPM_PIPELINE           ; 0             ; Untyped                                                              ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                              ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                              ;
+------------------------+---------------+----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core8|Module_RegF:CIDreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00001000 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core8|Module_RegF:MCreg ;
+----------------+----------+-----------------------------------------------+
; Parameter Name ; Value    ; Type                                          ;
+----------------+----------+-----------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                               ;
+----------------+----------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core9 ;
+----------------+----------+-----------------------------+
; Parameter Name ; Value    ; Type                        ;
+----------------+----------+-----------------------------+
; CIDval         ; 00001001 ; Unsigned Binary             ;
+----------------+----------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core9|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+--------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                         ;
+------------------------+---------------+--------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                               ;
; LPM_WIDTH              ; 8             ; Signed Integer                                               ;
; LPM_SIZE               ; 13            ; Signed Integer                                               ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                               ;
; LPM_PIPELINE           ; 0             ; Untyped                                                      ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                      ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                      ;
+------------------------+---------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core9|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                 ;
+------------------------+---------------+----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                           ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                         ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                         ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                       ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                       ;
; LPM_SIZE               ; 4             ; Signed Integer                                                       ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                       ;
; LPM_PIPELINE           ; 0             ; Untyped                                                              ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                              ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                              ;
+------------------------+---------------+----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core9|Module_RegF:CIDreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00001001 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core9|Module_RegF:MCreg ;
+----------------+----------+-----------------------------------------------+
; Parameter Name ; Value    ; Type                                          ;
+----------------+----------+-----------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                               ;
+----------------+----------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core10 ;
+----------------+----------+------------------------------+
; Parameter Name ; Value    ; Type                         ;
+----------------+----------+------------------------------+
; CIDval         ; 00001010 ; Unsigned Binary              ;
+----------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core10|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+---------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                          ;
+------------------------+---------------+---------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                  ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                ;
; LPM_SIZE               ; 13            ; Signed Integer                                                ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                                ;
; LPM_PIPELINE           ; 0             ; Untyped                                                       ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                       ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                       ;
+------------------------+---------------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core10|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+-----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                  ;
+------------------------+---------------+-----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                            ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                          ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                          ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                        ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                        ;
; LPM_SIZE               ; 4             ; Signed Integer                                                        ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                        ;
; LPM_PIPELINE           ; 0             ; Untyped                                                               ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                               ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                               ;
+------------------------+---------------+-----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core10|Module_RegF:CIDreg ;
+----------------+----------+-------------------------------------------------+
; Parameter Name ; Value    ; Type                                            ;
+----------------+----------+-------------------------------------------------+
; Sval           ; 00001010 ; Unsigned Binary                                 ;
+----------------+----------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core10|Module_RegF:MCreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core11 ;
+----------------+----------+------------------------------+
; Parameter Name ; Value    ; Type                         ;
+----------------+----------+------------------------------+
; CIDval         ; 00001011 ; Unsigned Binary              ;
+----------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core11|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+---------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                          ;
+------------------------+---------------+---------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                  ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                ;
; LPM_SIZE               ; 13            ; Signed Integer                                                ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                                ;
; LPM_PIPELINE           ; 0             ; Untyped                                                       ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                       ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                       ;
+------------------------+---------------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core11|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+-----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                  ;
+------------------------+---------------+-----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                            ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                          ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                          ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                        ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                        ;
; LPM_SIZE               ; 4             ; Signed Integer                                                        ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                        ;
; LPM_PIPELINE           ; 0             ; Untyped                                                               ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                               ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                               ;
+------------------------+---------------+-----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core11|Module_RegF:CIDreg ;
+----------------+----------+-------------------------------------------------+
; Parameter Name ; Value    ; Type                                            ;
+----------------+----------+-------------------------------------------------+
; Sval           ; 00001011 ; Unsigned Binary                                 ;
+----------------+----------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core11|Module_RegF:MCreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core12 ;
+----------------+----------+------------------------------+
; Parameter Name ; Value    ; Type                         ;
+----------------+----------+------------------------------+
; CIDval         ; 00001100 ; Unsigned Binary              ;
+----------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core12|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+---------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                          ;
+------------------------+---------------+---------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                  ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                ;
; LPM_SIZE               ; 13            ; Signed Integer                                                ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                                ;
; LPM_PIPELINE           ; 0             ; Untyped                                                       ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                       ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                       ;
+------------------------+---------------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core12|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+-----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                  ;
+------------------------+---------------+-----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                            ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                          ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                          ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                        ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                        ;
; LPM_SIZE               ; 4             ; Signed Integer                                                        ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                        ;
; LPM_PIPELINE           ; 0             ; Untyped                                                               ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                               ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                               ;
+------------------------+---------------+-----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core12|Module_RegF:CIDreg ;
+----------------+----------+-------------------------------------------------+
; Parameter Name ; Value    ; Type                                            ;
+----------------+----------+-------------------------------------------------+
; Sval           ; 00001100 ; Unsigned Binary                                 ;
+----------------+----------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core12|Module_RegF:MCreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core13 ;
+----------------+----------+------------------------------+
; Parameter Name ; Value    ; Type                         ;
+----------------+----------+------------------------------+
; CIDval         ; 00001101 ; Unsigned Binary              ;
+----------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core13|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+---------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                          ;
+------------------------+---------------+---------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                  ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                ;
; LPM_SIZE               ; 13            ; Signed Integer                                                ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                                ;
; LPM_PIPELINE           ; 0             ; Untyped                                                       ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                       ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                       ;
+------------------------+---------------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core13|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+-----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                  ;
+------------------------+---------------+-----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                            ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                          ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                          ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                        ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                        ;
; LPM_SIZE               ; 4             ; Signed Integer                                                        ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                        ;
; LPM_PIPELINE           ; 0             ; Untyped                                                               ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                               ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                               ;
+------------------------+---------------+-----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core13|Module_RegF:CIDreg ;
+----------------+----------+-------------------------------------------------+
; Parameter Name ; Value    ; Type                                            ;
+----------------+----------+-------------------------------------------------+
; Sval           ; 00001101 ; Unsigned Binary                                 ;
+----------------+----------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core13|Module_RegF:MCreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core14 ;
+----------------+----------+------------------------------+
; Parameter Name ; Value    ; Type                         ;
+----------------+----------+------------------------------+
; CIDval         ; 00001110 ; Unsigned Binary              ;
+----------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core14|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+---------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                          ;
+------------------------+---------------+---------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                  ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                ;
; LPM_SIZE               ; 13            ; Signed Integer                                                ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                                ;
; LPM_PIPELINE           ; 0             ; Untyped                                                       ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                       ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                       ;
+------------------------+---------------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core14|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+-----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                  ;
+------------------------+---------------+-----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                            ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                          ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                          ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                        ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                        ;
; LPM_SIZE               ; 4             ; Signed Integer                                                        ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                        ;
; LPM_PIPELINE           ; 0             ; Untyped                                                               ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                               ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                               ;
+------------------------+---------------+-----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core14|Module_RegF:CIDreg ;
+----------------+----------+-------------------------------------------------+
; Parameter Name ; Value    ; Type                                            ;
+----------------+----------+-------------------------------------------------+
; Sval           ; 00001110 ; Unsigned Binary                                 ;
+----------------+----------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core14|Module_RegF:MCreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core15 ;
+----------------+----------+------------------------------+
; Parameter Name ; Value    ; Type                         ;
+----------------+----------+------------------------------+
; CIDval         ; 00001111 ; Unsigned Binary              ;
+----------------+----------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core15|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+---------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                          ;
+------------------------+---------------+---------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                  ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                ;
; LPM_SIZE               ; 13            ; Signed Integer                                                ;
; LPM_WIDTHS             ; 4             ; Signed Integer                                                ;
; LPM_PIPELINE           ; 0             ; Untyped                                                       ;
; CBXI_PARAMETER         ; mux_t0d       ; Untyped                                                       ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                       ;
+------------------------+---------------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core15|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component ;
+------------------------+---------------+-----------------------------------------------------------------------+
; Parameter Name         ; Value         ; Type                                                                  ;
+------------------------+---------------+-----------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON            ; AUTO_CARRY                                                            ;
; IGNORE_CARRY_BUFFERS   ; OFF           ; IGNORE_CARRY                                                          ;
; AUTO_CASCADE_CHAINS    ; ON            ; AUTO_CASCADE                                                          ;
; IGNORE_CASCADE_BUFFERS ; OFF           ; IGNORE_CASCADE                                                        ;
; LPM_WIDTH              ; 8             ; Signed Integer                                                        ;
; LPM_SIZE               ; 4             ; Signed Integer                                                        ;
; LPM_WIDTHS             ; 2             ; Signed Integer                                                        ;
; LPM_PIPELINE           ; 0             ; Untyped                                                               ;
; CBXI_PARAMETER         ; mux_bvc       ; Untyped                                                               ;
; DEVICE_FAMILY          ; Cyclone IV GX ; Untyped                                                               ;
+------------------------+---------------+-----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core15|Module_RegF:CIDreg ;
+----------------+----------+-------------------------------------------------+
; Parameter Name ; Value    ; Type                                            ;
+----------------+----------+-------------------------------------------------+
; Sval           ; 00001111 ; Unsigned Binary                                 ;
+----------------+----------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core15|Module_RegF:MCreg ;
+----------------+----------+------------------------------------------------+
; Parameter Name ; Value    ; Type                                           ;
+----------------+----------+------------------------------------------------+
; Sval           ; 00000000 ; Unsigned Binary                                ;
+----------------+----------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core0|Control_Unit:CU1|altsyncram:WideOr11_rtl_0 ;
+------------------------------------+--------------------------------+----------------------------------+
; Parameter Name                     ; Value                          ; Type                             ;
+------------------------------------+--------------------------------+----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                              ; Untyped                          ;
; AUTO_CARRY_CHAINS                  ; ON                             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                ; ON                             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                            ; IGNORE_CASCADE                   ;
; WIDTH_BYTEENA                      ; 1                              ; Untyped                          ;
; OPERATION_MODE                     ; ROM                            ; Untyped                          ;
; WIDTH_A                            ; 20                             ; Untyped                          ;
; WIDTHAD_A                          ; 8                              ; Untyped                          ;
; NUMWORDS_A                         ; 256                            ; Untyped                          ;
; OUTDATA_REG_A                      ; UNREGISTERED                   ; Untyped                          ;
; ADDRESS_ACLR_A                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_A                   ; NONE                           ; Untyped                          ;
; INDATA_ACLR_A                      ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WIDTH_B                            ; 1                              ; Untyped                          ;
; WIDTHAD_B                          ; 1                              ; Untyped                          ;
; NUMWORDS_B                         ; 1                              ; Untyped                          ;
; INDATA_REG_B                       ; CLOCK1                         ; Untyped                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                         ; Untyped                          ;
; RDCONTROL_REG_B                    ; CLOCK1                         ; Untyped                          ;
; ADDRESS_REG_B                      ; CLOCK1                         ; Untyped                          ;
; OUTDATA_REG_B                      ; UNREGISTERED                   ; Untyped                          ;
; BYTEENA_REG_B                      ; CLOCK1                         ; Untyped                          ;
; INDATA_ACLR_B                      ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; ADDRESS_ACLR_B                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_B                     ; NONE                           ; Untyped                          ;
; RDCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_B                     ; NONE                           ; Untyped                          ;
; WIDTH_BYTEENA_A                    ; 1                              ; Untyped                          ;
; WIDTH_BYTEENA_B                    ; 1                              ; Untyped                          ;
; RAM_BLOCK_TYPE                     ; AUTO                           ; Untyped                          ;
; BYTE_SIZE                          ; 8                              ; Untyped                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; INIT_FILE                          ; FPGAdesign.Modified160.rtl.mif ; Untyped                          ;
; INIT_FILE_LAYOUT                   ; PORT_A                         ; Untyped                          ;
; MAXIMUM_DEPTH                      ; 0                              ; Untyped                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                ; Untyped                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                ; Untyped                          ;
; ENABLE_ECC                         ; FALSE                          ; Untyped                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                          ; Untyped                          ;
; WIDTH_ECCSTATUS                    ; 3                              ; Untyped                          ;
; DEVICE_FAMILY                      ; Cyclone IV GX                  ; Untyped                          ;
; CBXI_PARAMETER                     ; altsyncram_r701                ; Untyped                          ;
+------------------------------------+--------------------------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core1|Control_Unit:CU1|altsyncram:WideOr11_rtl_0 ;
+------------------------------------+--------------------------------+----------------------------------+
; Parameter Name                     ; Value                          ; Type                             ;
+------------------------------------+--------------------------------+----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                              ; Untyped                          ;
; AUTO_CARRY_CHAINS                  ; ON                             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                ; ON                             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                            ; IGNORE_CASCADE                   ;
; WIDTH_BYTEENA                      ; 1                              ; Untyped                          ;
; OPERATION_MODE                     ; ROM                            ; Untyped                          ;
; WIDTH_A                            ; 20                             ; Untyped                          ;
; WIDTHAD_A                          ; 8                              ; Untyped                          ;
; NUMWORDS_A                         ; 256                            ; Untyped                          ;
; OUTDATA_REG_A                      ; UNREGISTERED                   ; Untyped                          ;
; ADDRESS_ACLR_A                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_A                   ; NONE                           ; Untyped                          ;
; INDATA_ACLR_A                      ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WIDTH_B                            ; 1                              ; Untyped                          ;
; WIDTHAD_B                          ; 1                              ; Untyped                          ;
; NUMWORDS_B                         ; 1                              ; Untyped                          ;
; INDATA_REG_B                       ; CLOCK1                         ; Untyped                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                         ; Untyped                          ;
; RDCONTROL_REG_B                    ; CLOCK1                         ; Untyped                          ;
; ADDRESS_REG_B                      ; CLOCK1                         ; Untyped                          ;
; OUTDATA_REG_B                      ; UNREGISTERED                   ; Untyped                          ;
; BYTEENA_REG_B                      ; CLOCK1                         ; Untyped                          ;
; INDATA_ACLR_B                      ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; ADDRESS_ACLR_B                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_B                     ; NONE                           ; Untyped                          ;
; RDCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_B                     ; NONE                           ; Untyped                          ;
; WIDTH_BYTEENA_A                    ; 1                              ; Untyped                          ;
; WIDTH_BYTEENA_B                    ; 1                              ; Untyped                          ;
; RAM_BLOCK_TYPE                     ; AUTO                           ; Untyped                          ;
; BYTE_SIZE                          ; 8                              ; Untyped                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; INIT_FILE                          ; FPGAdesign.Modified161.rtl.mif ; Untyped                          ;
; INIT_FILE_LAYOUT                   ; PORT_A                         ; Untyped                          ;
; MAXIMUM_DEPTH                      ; 0                              ; Untyped                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                ; Untyped                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                ; Untyped                          ;
; ENABLE_ECC                         ; FALSE                          ; Untyped                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                          ; Untyped                          ;
; WIDTH_ECCSTATUS                    ; 3                              ; Untyped                          ;
; DEVICE_FAMILY                      ; Cyclone IV GX                  ; Untyped                          ;
; CBXI_PARAMETER                     ; altsyncram_s701                ; Untyped                          ;
+------------------------------------+--------------------------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core2|Control_Unit:CU1|altsyncram:WideOr11_rtl_0 ;
+------------------------------------+--------------------------------+----------------------------------+
; Parameter Name                     ; Value                          ; Type                             ;
+------------------------------------+--------------------------------+----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                              ; Untyped                          ;
; AUTO_CARRY_CHAINS                  ; ON                             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                ; ON                             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                            ; IGNORE_CASCADE                   ;
; WIDTH_BYTEENA                      ; 1                              ; Untyped                          ;
; OPERATION_MODE                     ; ROM                            ; Untyped                          ;
; WIDTH_A                            ; 20                             ; Untyped                          ;
; WIDTHAD_A                          ; 8                              ; Untyped                          ;
; NUMWORDS_A                         ; 256                            ; Untyped                          ;
; OUTDATA_REG_A                      ; UNREGISTERED                   ; Untyped                          ;
; ADDRESS_ACLR_A                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_A                   ; NONE                           ; Untyped                          ;
; INDATA_ACLR_A                      ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WIDTH_B                            ; 1                              ; Untyped                          ;
; WIDTHAD_B                          ; 1                              ; Untyped                          ;
; NUMWORDS_B                         ; 1                              ; Untyped                          ;
; INDATA_REG_B                       ; CLOCK1                         ; Untyped                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                         ; Untyped                          ;
; RDCONTROL_REG_B                    ; CLOCK1                         ; Untyped                          ;
; ADDRESS_REG_B                      ; CLOCK1                         ; Untyped                          ;
; OUTDATA_REG_B                      ; UNREGISTERED                   ; Untyped                          ;
; BYTEENA_REG_B                      ; CLOCK1                         ; Untyped                          ;
; INDATA_ACLR_B                      ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; ADDRESS_ACLR_B                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_B                     ; NONE                           ; Untyped                          ;
; RDCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_B                     ; NONE                           ; Untyped                          ;
; WIDTH_BYTEENA_A                    ; 1                              ; Untyped                          ;
; WIDTH_BYTEENA_B                    ; 1                              ; Untyped                          ;
; RAM_BLOCK_TYPE                     ; AUTO                           ; Untyped                          ;
; BYTE_SIZE                          ; 8                              ; Untyped                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; INIT_FILE                          ; FPGAdesign.Modified162.rtl.mif ; Untyped                          ;
; INIT_FILE_LAYOUT                   ; PORT_A                         ; Untyped                          ;
; MAXIMUM_DEPTH                      ; 0                              ; Untyped                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                ; Untyped                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                ; Untyped                          ;
; ENABLE_ECC                         ; FALSE                          ; Untyped                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                          ; Untyped                          ;
; WIDTH_ECCSTATUS                    ; 3                              ; Untyped                          ;
; DEVICE_FAMILY                      ; Cyclone IV GX                  ; Untyped                          ;
; CBXI_PARAMETER                     ; altsyncram_t701                ; Untyped                          ;
+------------------------------------+--------------------------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core3|Control_Unit:CU1|altsyncram:WideOr11_rtl_0 ;
+------------------------------------+--------------------------------+----------------------------------+
; Parameter Name                     ; Value                          ; Type                             ;
+------------------------------------+--------------------------------+----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                              ; Untyped                          ;
; AUTO_CARRY_CHAINS                  ; ON                             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                ; ON                             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                            ; IGNORE_CASCADE                   ;
; WIDTH_BYTEENA                      ; 1                              ; Untyped                          ;
; OPERATION_MODE                     ; ROM                            ; Untyped                          ;
; WIDTH_A                            ; 20                             ; Untyped                          ;
; WIDTHAD_A                          ; 8                              ; Untyped                          ;
; NUMWORDS_A                         ; 256                            ; Untyped                          ;
; OUTDATA_REG_A                      ; UNREGISTERED                   ; Untyped                          ;
; ADDRESS_ACLR_A                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_A                   ; NONE                           ; Untyped                          ;
; INDATA_ACLR_A                      ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WIDTH_B                            ; 1                              ; Untyped                          ;
; WIDTHAD_B                          ; 1                              ; Untyped                          ;
; NUMWORDS_B                         ; 1                              ; Untyped                          ;
; INDATA_REG_B                       ; CLOCK1                         ; Untyped                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                         ; Untyped                          ;
; RDCONTROL_REG_B                    ; CLOCK1                         ; Untyped                          ;
; ADDRESS_REG_B                      ; CLOCK1                         ; Untyped                          ;
; OUTDATA_REG_B                      ; UNREGISTERED                   ; Untyped                          ;
; BYTEENA_REG_B                      ; CLOCK1                         ; Untyped                          ;
; INDATA_ACLR_B                      ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; ADDRESS_ACLR_B                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_B                     ; NONE                           ; Untyped                          ;
; RDCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_B                     ; NONE                           ; Untyped                          ;
; WIDTH_BYTEENA_A                    ; 1                              ; Untyped                          ;
; WIDTH_BYTEENA_B                    ; 1                              ; Untyped                          ;
; RAM_BLOCK_TYPE                     ; AUTO                           ; Untyped                          ;
; BYTE_SIZE                          ; 8                              ; Untyped                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; INIT_FILE                          ; FPGAdesign.Modified163.rtl.mif ; Untyped                          ;
; INIT_FILE_LAYOUT                   ; PORT_A                         ; Untyped                          ;
; MAXIMUM_DEPTH                      ; 0                              ; Untyped                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                ; Untyped                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                ; Untyped                          ;
; ENABLE_ECC                         ; FALSE                          ; Untyped                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                          ; Untyped                          ;
; WIDTH_ECCSTATUS                    ; 3                              ; Untyped                          ;
; DEVICE_FAMILY                      ; Cyclone IV GX                  ; Untyped                          ;
; CBXI_PARAMETER                     ; altsyncram_u701                ; Untyped                          ;
+------------------------------------+--------------------------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core4|Control_Unit:CU1|altsyncram:WideOr11_rtl_0 ;
+------------------------------------+--------------------------------+----------------------------------+
; Parameter Name                     ; Value                          ; Type                             ;
+------------------------------------+--------------------------------+----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                              ; Untyped                          ;
; AUTO_CARRY_CHAINS                  ; ON                             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                ; ON                             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                            ; IGNORE_CASCADE                   ;
; WIDTH_BYTEENA                      ; 1                              ; Untyped                          ;
; OPERATION_MODE                     ; ROM                            ; Untyped                          ;
; WIDTH_A                            ; 20                             ; Untyped                          ;
; WIDTHAD_A                          ; 8                              ; Untyped                          ;
; NUMWORDS_A                         ; 256                            ; Untyped                          ;
; OUTDATA_REG_A                      ; UNREGISTERED                   ; Untyped                          ;
; ADDRESS_ACLR_A                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_A                   ; NONE                           ; Untyped                          ;
; INDATA_ACLR_A                      ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WIDTH_B                            ; 1                              ; Untyped                          ;
; WIDTHAD_B                          ; 1                              ; Untyped                          ;
; NUMWORDS_B                         ; 1                              ; Untyped                          ;
; INDATA_REG_B                       ; CLOCK1                         ; Untyped                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                         ; Untyped                          ;
; RDCONTROL_REG_B                    ; CLOCK1                         ; Untyped                          ;
; ADDRESS_REG_B                      ; CLOCK1                         ; Untyped                          ;
; OUTDATA_REG_B                      ; UNREGISTERED                   ; Untyped                          ;
; BYTEENA_REG_B                      ; CLOCK1                         ; Untyped                          ;
; INDATA_ACLR_B                      ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; ADDRESS_ACLR_B                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_B                     ; NONE                           ; Untyped                          ;
; RDCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_B                     ; NONE                           ; Untyped                          ;
; WIDTH_BYTEENA_A                    ; 1                              ; Untyped                          ;
; WIDTH_BYTEENA_B                    ; 1                              ; Untyped                          ;
; RAM_BLOCK_TYPE                     ; AUTO                           ; Untyped                          ;
; BYTE_SIZE                          ; 8                              ; Untyped                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; INIT_FILE                          ; FPGAdesign.Modified164.rtl.mif ; Untyped                          ;
; INIT_FILE_LAYOUT                   ; PORT_A                         ; Untyped                          ;
; MAXIMUM_DEPTH                      ; 0                              ; Untyped                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                ; Untyped                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                ; Untyped                          ;
; ENABLE_ECC                         ; FALSE                          ; Untyped                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                          ; Untyped                          ;
; WIDTH_ECCSTATUS                    ; 3                              ; Untyped                          ;
; DEVICE_FAMILY                      ; Cyclone IV GX                  ; Untyped                          ;
; CBXI_PARAMETER                     ; altsyncram_v701                ; Untyped                          ;
+------------------------------------+--------------------------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core5|Control_Unit:CU1|altsyncram:WideOr11_rtl_0 ;
+------------------------------------+--------------------------------+----------------------------------+
; Parameter Name                     ; Value                          ; Type                             ;
+------------------------------------+--------------------------------+----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                              ; Untyped                          ;
; AUTO_CARRY_CHAINS                  ; ON                             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                ; ON                             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                            ; IGNORE_CASCADE                   ;
; WIDTH_BYTEENA                      ; 1                              ; Untyped                          ;
; OPERATION_MODE                     ; ROM                            ; Untyped                          ;
; WIDTH_A                            ; 20                             ; Untyped                          ;
; WIDTHAD_A                          ; 8                              ; Untyped                          ;
; NUMWORDS_A                         ; 256                            ; Untyped                          ;
; OUTDATA_REG_A                      ; UNREGISTERED                   ; Untyped                          ;
; ADDRESS_ACLR_A                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_A                   ; NONE                           ; Untyped                          ;
; INDATA_ACLR_A                      ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WIDTH_B                            ; 1                              ; Untyped                          ;
; WIDTHAD_B                          ; 1                              ; Untyped                          ;
; NUMWORDS_B                         ; 1                              ; Untyped                          ;
; INDATA_REG_B                       ; CLOCK1                         ; Untyped                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                         ; Untyped                          ;
; RDCONTROL_REG_B                    ; CLOCK1                         ; Untyped                          ;
; ADDRESS_REG_B                      ; CLOCK1                         ; Untyped                          ;
; OUTDATA_REG_B                      ; UNREGISTERED                   ; Untyped                          ;
; BYTEENA_REG_B                      ; CLOCK1                         ; Untyped                          ;
; INDATA_ACLR_B                      ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; ADDRESS_ACLR_B                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_B                     ; NONE                           ; Untyped                          ;
; RDCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_B                     ; NONE                           ; Untyped                          ;
; WIDTH_BYTEENA_A                    ; 1                              ; Untyped                          ;
; WIDTH_BYTEENA_B                    ; 1                              ; Untyped                          ;
; RAM_BLOCK_TYPE                     ; AUTO                           ; Untyped                          ;
; BYTE_SIZE                          ; 8                              ; Untyped                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; INIT_FILE                          ; FPGAdesign.Modified165.rtl.mif ; Untyped                          ;
; INIT_FILE_LAYOUT                   ; PORT_A                         ; Untyped                          ;
; MAXIMUM_DEPTH                      ; 0                              ; Untyped                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                ; Untyped                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                ; Untyped                          ;
; ENABLE_ECC                         ; FALSE                          ; Untyped                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                          ; Untyped                          ;
; WIDTH_ECCSTATUS                    ; 3                              ; Untyped                          ;
; DEVICE_FAMILY                      ; Cyclone IV GX                  ; Untyped                          ;
; CBXI_PARAMETER                     ; altsyncram_0801                ; Untyped                          ;
+------------------------------------+--------------------------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core6|Control_Unit:CU1|altsyncram:WideOr11_rtl_0 ;
+------------------------------------+--------------------------------+----------------------------------+
; Parameter Name                     ; Value                          ; Type                             ;
+------------------------------------+--------------------------------+----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                              ; Untyped                          ;
; AUTO_CARRY_CHAINS                  ; ON                             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                ; ON                             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                            ; IGNORE_CASCADE                   ;
; WIDTH_BYTEENA                      ; 1                              ; Untyped                          ;
; OPERATION_MODE                     ; ROM                            ; Untyped                          ;
; WIDTH_A                            ; 20                             ; Untyped                          ;
; WIDTHAD_A                          ; 8                              ; Untyped                          ;
; NUMWORDS_A                         ; 256                            ; Untyped                          ;
; OUTDATA_REG_A                      ; UNREGISTERED                   ; Untyped                          ;
; ADDRESS_ACLR_A                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_A                   ; NONE                           ; Untyped                          ;
; INDATA_ACLR_A                      ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WIDTH_B                            ; 1                              ; Untyped                          ;
; WIDTHAD_B                          ; 1                              ; Untyped                          ;
; NUMWORDS_B                         ; 1                              ; Untyped                          ;
; INDATA_REG_B                       ; CLOCK1                         ; Untyped                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                         ; Untyped                          ;
; RDCONTROL_REG_B                    ; CLOCK1                         ; Untyped                          ;
; ADDRESS_REG_B                      ; CLOCK1                         ; Untyped                          ;
; OUTDATA_REG_B                      ; UNREGISTERED                   ; Untyped                          ;
; BYTEENA_REG_B                      ; CLOCK1                         ; Untyped                          ;
; INDATA_ACLR_B                      ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; ADDRESS_ACLR_B                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_B                     ; NONE                           ; Untyped                          ;
; RDCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_B                     ; NONE                           ; Untyped                          ;
; WIDTH_BYTEENA_A                    ; 1                              ; Untyped                          ;
; WIDTH_BYTEENA_B                    ; 1                              ; Untyped                          ;
; RAM_BLOCK_TYPE                     ; AUTO                           ; Untyped                          ;
; BYTE_SIZE                          ; 8                              ; Untyped                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; INIT_FILE                          ; FPGAdesign.Modified166.rtl.mif ; Untyped                          ;
; INIT_FILE_LAYOUT                   ; PORT_A                         ; Untyped                          ;
; MAXIMUM_DEPTH                      ; 0                              ; Untyped                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                ; Untyped                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                ; Untyped                          ;
; ENABLE_ECC                         ; FALSE                          ; Untyped                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                          ; Untyped                          ;
; WIDTH_ECCSTATUS                    ; 3                              ; Untyped                          ;
; DEVICE_FAMILY                      ; Cyclone IV GX                  ; Untyped                          ;
; CBXI_PARAMETER                     ; altsyncram_1801                ; Untyped                          ;
+------------------------------------+--------------------------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0 ;
+------------------------------------+--------------------------------+----------------------------------+
; Parameter Name                     ; Value                          ; Type                             ;
+------------------------------------+--------------------------------+----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                              ; Untyped                          ;
; AUTO_CARRY_CHAINS                  ; ON                             ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                            ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                ; ON                             ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                            ; IGNORE_CASCADE                   ;
; WIDTH_BYTEENA                      ; 1                              ; Untyped                          ;
; OPERATION_MODE                     ; ROM                            ; Untyped                          ;
; WIDTH_A                            ; 20                             ; Untyped                          ;
; WIDTHAD_A                          ; 8                              ; Untyped                          ;
; NUMWORDS_A                         ; 256                            ; Untyped                          ;
; OUTDATA_REG_A                      ; UNREGISTERED                   ; Untyped                          ;
; ADDRESS_ACLR_A                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_A                   ; NONE                           ; Untyped                          ;
; INDATA_ACLR_A                      ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_A                     ; NONE                           ; Untyped                          ;
; WIDTH_B                            ; 1                              ; Untyped                          ;
; WIDTHAD_B                          ; 1                              ; Untyped                          ;
; NUMWORDS_B                         ; 1                              ; Untyped                          ;
; INDATA_REG_B                       ; CLOCK1                         ; Untyped                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                         ; Untyped                          ;
; RDCONTROL_REG_B                    ; CLOCK1                         ; Untyped                          ;
; ADDRESS_REG_B                      ; CLOCK1                         ; Untyped                          ;
; OUTDATA_REG_B                      ; UNREGISTERED                   ; Untyped                          ;
; BYTEENA_REG_B                      ; CLOCK1                         ; Untyped                          ;
; INDATA_ACLR_B                      ; NONE                           ; Untyped                          ;
; WRCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; ADDRESS_ACLR_B                     ; NONE                           ; Untyped                          ;
; OUTDATA_ACLR_B                     ; NONE                           ; Untyped                          ;
; RDCONTROL_ACLR_B                   ; NONE                           ; Untyped                          ;
; BYTEENA_ACLR_B                     ; NONE                           ; Untyped                          ;
; WIDTH_BYTEENA_A                    ; 1                              ; Untyped                          ;
; WIDTH_BYTEENA_B                    ; 1                              ; Untyped                          ;
; RAM_BLOCK_TYPE                     ; AUTO                           ; Untyped                          ;
; BYTE_SIZE                          ; 8                              ; Untyped                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ           ; Untyped                          ;
; INIT_FILE                          ; FPGAdesign.Modified167.rtl.mif ; Untyped                          ;
; INIT_FILE_LAYOUT                   ; PORT_A                         ; Untyped                          ;
; MAXIMUM_DEPTH                      ; 0                              ; Untyped                          ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                         ; Untyped                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                ; Untyped                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                ; Untyped                          ;
; ENABLE_ECC                         ; FALSE                          ; Untyped                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                          ; Untyped                          ;
; WIDTH_ECCSTATUS                    ; 3                              ; Untyped                          ;
; DEVICE_FAMILY                      ; Cyclone IV GX                  ; Untyped                          ;
; CBXI_PARAMETER                     ; altsyncram_2801                ; Untyped                          ;
+------------------------------------+--------------------------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
+------------------------------------+--------------------------------+-----------------------------------+
; Parameter Name                     ; Value                          ; Type                              ;
+------------------------------------+--------------------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                              ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                             ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                            ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                             ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                            ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                              ; Untyped                           ;
; OPERATION_MODE                     ; ROM                            ; Untyped                           ;
; WIDTH_A                            ; 17                             ; Untyped                           ;
; WIDTHAD_A                          ; 8                              ; Untyped                           ;
; NUMWORDS_A                         ; 256                            ; Untyped                           ;
; OUTDATA_REG_A                      ; UNREGISTERED                   ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                           ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                           ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                           ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                           ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                           ; Untyped                           ;
; WIDTH_B                            ; 1                              ; Untyped                           ;
; WIDTHAD_B                          ; 1                              ; Untyped                           ;
; NUMWORDS_B                         ; 1                              ; Untyped                           ;
; INDATA_REG_B                       ; CLOCK1                         ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                         ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1                         ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK1                         ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED                   ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1                         ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                           ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                           ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                           ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                           ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                           ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                           ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                              ; Untyped                           ;
; WIDTH_BYTEENA_B                    ; 1                              ; Untyped                           ;
; RAM_BLOCK_TYPE                     ; AUTO                           ; Untyped                           ;
; BYTE_SIZE                          ; 8                              ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ           ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ           ; Untyped                           ;
; INIT_FILE                          ; FPGAdesign.Modified168.rtl.mif ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A                         ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                              ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                         ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                         ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                         ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                         ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                          ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                          ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                              ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone IV GX                  ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_9801                ; Untyped                           ;
+------------------------------------+--------------------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
+------------------------------------+--------------------------------+-----------------------------------+
; Parameter Name                     ; Value                          ; Type                              ;
+------------------------------------+--------------------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                              ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                             ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                            ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                             ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                            ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                              ; Untyped                           ;
; OPERATION_MODE                     ; ROM                            ; Untyped                           ;
; WIDTH_A                            ; 17                             ; Untyped                           ;
; WIDTHAD_A                          ; 8                              ; Untyped                           ;
; NUMWORDS_A                         ; 256                            ; Untyped                           ;
; OUTDATA_REG_A                      ; UNREGISTERED                   ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                           ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                           ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                           ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                           ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                           ; Untyped                           ;
; WIDTH_B                            ; 1                              ; Untyped                           ;
; WIDTHAD_B                          ; 1                              ; Untyped                           ;
; NUMWORDS_B                         ; 1                              ; Untyped                           ;
; INDATA_REG_B                       ; CLOCK1                         ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                         ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1                         ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK1                         ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED                   ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1                         ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                           ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                           ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                           ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                           ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                           ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                           ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                              ; Untyped                           ;
; WIDTH_BYTEENA_B                    ; 1                              ; Untyped                           ;
; RAM_BLOCK_TYPE                     ; AUTO                           ; Untyped                           ;
; BYTE_SIZE                          ; 8                              ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ           ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ           ; Untyped                           ;
; INIT_FILE                          ; FPGAdesign.Modified169.rtl.mif ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A                         ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                              ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                         ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                         ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                         ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                         ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                          ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                          ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                              ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone IV GX                  ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_a801                ; Untyped                           ;
+------------------------------------+--------------------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
+------------------------------------+---------------------------------+-----------------------------------+
; Parameter Name                     ; Value                           ; Type                              ;
+------------------------------------+---------------------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                               ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                              ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                             ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                              ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                             ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                               ; Untyped                           ;
; OPERATION_MODE                     ; ROM                             ; Untyped                           ;
; WIDTH_A                            ; 17                              ; Untyped                           ;
; WIDTHAD_A                          ; 8                               ; Untyped                           ;
; NUMWORDS_A                         ; 256                             ; Untyped                           ;
; OUTDATA_REG_A                      ; UNREGISTERED                    ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                            ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WIDTH_B                            ; 1                               ; Untyped                           ;
; WIDTHAD_B                          ; 1                               ; Untyped                           ;
; NUMWORDS_B                         ; 1                               ; Untyped                           ;
; INDATA_REG_B                       ; CLOCK1                          ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                          ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1                          ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK1                          ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED                    ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1                          ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                            ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                            ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                               ; Untyped                           ;
; WIDTH_BYTEENA_B                    ; 1                               ; Untyped                           ;
; RAM_BLOCK_TYPE                     ; AUTO                            ; Untyped                           ;
; BYTE_SIZE                          ; 8                               ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                       ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; INIT_FILE                          ; FPGAdesign.Modified1610.rtl.mif ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A                          ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                               ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                           ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                           ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                               ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone IV GX                   ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_i901                 ; Untyped                           ;
+------------------------------------+---------------------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
+------------------------------------+---------------------------------+-----------------------------------+
; Parameter Name                     ; Value                           ; Type                              ;
+------------------------------------+---------------------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                               ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                              ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                             ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                              ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                             ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                               ; Untyped                           ;
; OPERATION_MODE                     ; ROM                             ; Untyped                           ;
; WIDTH_A                            ; 17                              ; Untyped                           ;
; WIDTHAD_A                          ; 8                               ; Untyped                           ;
; NUMWORDS_A                         ; 256                             ; Untyped                           ;
; OUTDATA_REG_A                      ; UNREGISTERED                    ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                            ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WIDTH_B                            ; 1                               ; Untyped                           ;
; WIDTHAD_B                          ; 1                               ; Untyped                           ;
; NUMWORDS_B                         ; 1                               ; Untyped                           ;
; INDATA_REG_B                       ; CLOCK1                          ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                          ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1                          ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK1                          ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED                    ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1                          ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                            ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                            ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                               ; Untyped                           ;
; WIDTH_BYTEENA_B                    ; 1                               ; Untyped                           ;
; RAM_BLOCK_TYPE                     ; AUTO                            ; Untyped                           ;
; BYTE_SIZE                          ; 8                               ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                       ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; INIT_FILE                          ; FPGAdesign.Modified1611.rtl.mif ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A                          ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                               ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                           ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                           ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                               ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone IV GX                   ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_j901                 ; Untyped                           ;
+------------------------------------+---------------------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
+------------------------------------+---------------------------------+-----------------------------------+
; Parameter Name                     ; Value                           ; Type                              ;
+------------------------------------+---------------------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                               ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                              ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                             ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                              ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                             ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                               ; Untyped                           ;
; OPERATION_MODE                     ; ROM                             ; Untyped                           ;
; WIDTH_A                            ; 17                              ; Untyped                           ;
; WIDTHAD_A                          ; 8                               ; Untyped                           ;
; NUMWORDS_A                         ; 256                             ; Untyped                           ;
; OUTDATA_REG_A                      ; UNREGISTERED                    ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                            ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WIDTH_B                            ; 1                               ; Untyped                           ;
; WIDTHAD_B                          ; 1                               ; Untyped                           ;
; NUMWORDS_B                         ; 1                               ; Untyped                           ;
; INDATA_REG_B                       ; CLOCK1                          ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                          ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1                          ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK1                          ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED                    ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1                          ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                            ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                            ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                               ; Untyped                           ;
; WIDTH_BYTEENA_B                    ; 1                               ; Untyped                           ;
; RAM_BLOCK_TYPE                     ; AUTO                            ; Untyped                           ;
; BYTE_SIZE                          ; 8                               ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                       ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; INIT_FILE                          ; FPGAdesign.Modified1612.rtl.mif ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A                          ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                               ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                           ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                           ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                               ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone IV GX                   ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_k901                 ; Untyped                           ;
+------------------------------------+---------------------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
+------------------------------------+---------------------------------+-----------------------------------+
; Parameter Name                     ; Value                           ; Type                              ;
+------------------------------------+---------------------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                               ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                              ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                             ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                              ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                             ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                               ; Untyped                           ;
; OPERATION_MODE                     ; ROM                             ; Untyped                           ;
; WIDTH_A                            ; 17                              ; Untyped                           ;
; WIDTHAD_A                          ; 8                               ; Untyped                           ;
; NUMWORDS_A                         ; 256                             ; Untyped                           ;
; OUTDATA_REG_A                      ; UNREGISTERED                    ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                            ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WIDTH_B                            ; 1                               ; Untyped                           ;
; WIDTHAD_B                          ; 1                               ; Untyped                           ;
; NUMWORDS_B                         ; 1                               ; Untyped                           ;
; INDATA_REG_B                       ; CLOCK1                          ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                          ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1                          ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK1                          ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED                    ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1                          ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                            ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                            ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                               ; Untyped                           ;
; WIDTH_BYTEENA_B                    ; 1                               ; Untyped                           ;
; RAM_BLOCK_TYPE                     ; AUTO                            ; Untyped                           ;
; BYTE_SIZE                          ; 8                               ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                       ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; INIT_FILE                          ; FPGAdesign.Modified1613.rtl.mif ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A                          ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                               ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                           ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                           ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                               ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone IV GX                   ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_l901                 ; Untyped                           ;
+------------------------------------+---------------------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
+------------------------------------+---------------------------------+-----------------------------------+
; Parameter Name                     ; Value                           ; Type                              ;
+------------------------------------+---------------------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                               ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                              ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                             ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                              ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                             ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                               ; Untyped                           ;
; OPERATION_MODE                     ; ROM                             ; Untyped                           ;
; WIDTH_A                            ; 17                              ; Untyped                           ;
; WIDTHAD_A                          ; 8                               ; Untyped                           ;
; NUMWORDS_A                         ; 256                             ; Untyped                           ;
; OUTDATA_REG_A                      ; UNREGISTERED                    ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                            ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WIDTH_B                            ; 1                               ; Untyped                           ;
; WIDTHAD_B                          ; 1                               ; Untyped                           ;
; NUMWORDS_B                         ; 1                               ; Untyped                           ;
; INDATA_REG_B                       ; CLOCK1                          ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                          ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1                          ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK1                          ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED                    ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1                          ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                            ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                            ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                               ; Untyped                           ;
; WIDTH_BYTEENA_B                    ; 1                               ; Untyped                           ;
; RAM_BLOCK_TYPE                     ; AUTO                            ; Untyped                           ;
; BYTE_SIZE                          ; 8                               ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                       ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; INIT_FILE                          ; FPGAdesign.Modified1614.rtl.mif ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A                          ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                               ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                           ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                           ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                               ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone IV GX                   ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_m901                 ; Untyped                           ;
+------------------------------------+---------------------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
+------------------------------------+---------------------------------+-----------------------------------+
; Parameter Name                     ; Value                           ; Type                              ;
+------------------------------------+---------------------------------+-----------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                               ; Untyped                           ;
; AUTO_CARRY_CHAINS                  ; ON                              ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                             ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS                ; ON                              ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                             ; IGNORE_CASCADE                    ;
; WIDTH_BYTEENA                      ; 1                               ; Untyped                           ;
; OPERATION_MODE                     ; ROM                             ; Untyped                           ;
; WIDTH_A                            ; 17                              ; Untyped                           ;
; WIDTHAD_A                          ; 8                               ; Untyped                           ;
; NUMWORDS_A                         ; 256                             ; Untyped                           ;
; OUTDATA_REG_A                      ; UNREGISTERED                    ; Untyped                           ;
; ADDRESS_ACLR_A                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_A                   ; NONE                            ; Untyped                           ;
; INDATA_ACLR_A                      ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_A                     ; NONE                            ; Untyped                           ;
; WIDTH_B                            ; 1                               ; Untyped                           ;
; WIDTHAD_B                          ; 1                               ; Untyped                           ;
; NUMWORDS_B                         ; 1                               ; Untyped                           ;
; INDATA_REG_B                       ; CLOCK1                          ; Untyped                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                          ; Untyped                           ;
; RDCONTROL_REG_B                    ; CLOCK1                          ; Untyped                           ;
; ADDRESS_REG_B                      ; CLOCK1                          ; Untyped                           ;
; OUTDATA_REG_B                      ; UNREGISTERED                    ; Untyped                           ;
; BYTEENA_REG_B                      ; CLOCK1                          ; Untyped                           ;
; INDATA_ACLR_B                      ; NONE                            ; Untyped                           ;
; WRCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; ADDRESS_ACLR_B                     ; NONE                            ; Untyped                           ;
; OUTDATA_ACLR_B                     ; NONE                            ; Untyped                           ;
; RDCONTROL_ACLR_B                   ; NONE                            ; Untyped                           ;
; BYTEENA_ACLR_B                     ; NONE                            ; Untyped                           ;
; WIDTH_BYTEENA_A                    ; 1                               ; Untyped                           ;
; WIDTH_BYTEENA_B                    ; 1                               ; Untyped                           ;
; RAM_BLOCK_TYPE                     ; AUTO                            ; Untyped                           ;
; BYTE_SIZE                          ; 8                               ; Untyped                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                       ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ            ; Untyped                           ;
; INIT_FILE                          ; FPGAdesign.Modified1615.rtl.mif ; Untyped                           ;
; INIT_FILE_LAYOUT                   ; PORT_A                          ; Untyped                           ;
; MAXIMUM_DEPTH                      ; 0                               ; Untyped                           ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                          ; Untyped                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                 ; Untyped                           ;
; ENABLE_ECC                         ; FALSE                           ; Untyped                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                           ; Untyped                           ;
; WIDTH_ECCSTATUS                    ; 3                               ; Untyped                           ;
; DEVICE_FAMILY                      ; Cyclone IV GX                   ; Untyped                           ;
; CBXI_PARAMETER                     ; altsyncram_n901                 ; Untyped                           ;
+------------------------------------+---------------------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core0|ALU:ALUAC|lpm_mult:Mult0 ;
+------------------------------------------------+---------------+---------------------+
; Parameter Name                                 ; Value         ; Type                ;
+------------------------------------------------+---------------+---------------------+
; AUTO_CARRY_CHAINS                              ; ON            ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS                           ; OFF           ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                            ; ON            ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF           ; IGNORE_CASCADE      ;
; LPM_WIDTHA                                     ; 8             ; Untyped             ;
; LPM_WIDTHB                                     ; 8             ; Untyped             ;
; LPM_WIDTHP                                     ; 16            ; Untyped             ;
; LPM_WIDTHR                                     ; 16            ; Untyped             ;
; LPM_WIDTHS                                     ; 1             ; Untyped             ;
; LPM_REPRESENTATION                             ; UNSIGNED      ; Untyped             ;
; LPM_PIPELINE                                   ; 0             ; Untyped             ;
; LATENCY                                        ; 0             ; Untyped             ;
; INPUT_A_IS_CONSTANT                            ; NO            ; Untyped             ;
; INPUT_B_IS_CONSTANT                            ; NO            ; Untyped             ;
; USE_EAB                                        ; OFF           ; Untyped             ;
; MAXIMIZE_SPEED                                 ; 5             ; Untyped             ;
; DEVICE_FAMILY                                  ; Cyclone IV GX ; Untyped             ;
; CARRY_CHAIN                                    ; MANUAL        ; Untyped             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT           ; TECH_MAPPER_APEX20K ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO          ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0             ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0             ; Untyped             ;
; CBXI_PARAMETER                                 ; mult_4et      ; Untyped             ;
; INPUT_A_FIXED_VALUE                            ; Bx            ; Untyped             ;
; INPUT_B_FIXED_VALUE                            ; Bx            ; Untyped             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF           ; Untyped             ;
+------------------------------------------------+---------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core0|ALU:ALUAC|lpm_divide:Div0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_hlm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core0|ALU:ALUAC|lpm_divide:Mod0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_kdm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALUAC|lpm_mult:Mult0 ;
+------------------------------------------------+---------------+---------------------+
; Parameter Name                                 ; Value         ; Type                ;
+------------------------------------------------+---------------+---------------------+
; AUTO_CARRY_CHAINS                              ; ON            ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS                           ; OFF           ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                            ; ON            ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF           ; IGNORE_CASCADE      ;
; LPM_WIDTHA                                     ; 8             ; Untyped             ;
; LPM_WIDTHB                                     ; 8             ; Untyped             ;
; LPM_WIDTHP                                     ; 16            ; Untyped             ;
; LPM_WIDTHR                                     ; 16            ; Untyped             ;
; LPM_WIDTHS                                     ; 1             ; Untyped             ;
; LPM_REPRESENTATION                             ; UNSIGNED      ; Untyped             ;
; LPM_PIPELINE                                   ; 0             ; Untyped             ;
; LATENCY                                        ; 0             ; Untyped             ;
; INPUT_A_IS_CONSTANT                            ; NO            ; Untyped             ;
; INPUT_B_IS_CONSTANT                            ; NO            ; Untyped             ;
; USE_EAB                                        ; OFF           ; Untyped             ;
; MAXIMIZE_SPEED                                 ; 5             ; Untyped             ;
; DEVICE_FAMILY                                  ; Cyclone IV GX ; Untyped             ;
; CARRY_CHAIN                                    ; MANUAL        ; Untyped             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT           ; TECH_MAPPER_APEX20K ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO          ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0             ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0             ; Untyped             ;
; CBXI_PARAMETER                                 ; mult_4et      ; Untyped             ;
; INPUT_A_FIXED_VALUE                            ; Bx            ; Untyped             ;
; INPUT_B_FIXED_VALUE                            ; Bx            ; Untyped             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF           ; Untyped             ;
+------------------------------------------------+---------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALUAC|lpm_divide:Div0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_hlm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALUAC|lpm_divide:Mod0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_kdm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core2|ALU:ALUAC|lpm_mult:Mult0 ;
+------------------------------------------------+---------------+---------------------+
; Parameter Name                                 ; Value         ; Type                ;
+------------------------------------------------+---------------+---------------------+
; AUTO_CARRY_CHAINS                              ; ON            ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS                           ; OFF           ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                            ; ON            ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF           ; IGNORE_CASCADE      ;
; LPM_WIDTHA                                     ; 8             ; Untyped             ;
; LPM_WIDTHB                                     ; 8             ; Untyped             ;
; LPM_WIDTHP                                     ; 16            ; Untyped             ;
; LPM_WIDTHR                                     ; 16            ; Untyped             ;
; LPM_WIDTHS                                     ; 1             ; Untyped             ;
; LPM_REPRESENTATION                             ; UNSIGNED      ; Untyped             ;
; LPM_PIPELINE                                   ; 0             ; Untyped             ;
; LATENCY                                        ; 0             ; Untyped             ;
; INPUT_A_IS_CONSTANT                            ; NO            ; Untyped             ;
; INPUT_B_IS_CONSTANT                            ; NO            ; Untyped             ;
; USE_EAB                                        ; OFF           ; Untyped             ;
; MAXIMIZE_SPEED                                 ; 5             ; Untyped             ;
; DEVICE_FAMILY                                  ; Cyclone IV GX ; Untyped             ;
; CARRY_CHAIN                                    ; MANUAL        ; Untyped             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT           ; TECH_MAPPER_APEX20K ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO          ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0             ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0             ; Untyped             ;
; CBXI_PARAMETER                                 ; mult_4et      ; Untyped             ;
; INPUT_A_FIXED_VALUE                            ; Bx            ; Untyped             ;
; INPUT_B_FIXED_VALUE                            ; Bx            ; Untyped             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF           ; Untyped             ;
+------------------------------------------------+---------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core2|ALU:ALUAC|lpm_divide:Div0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_hlm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core2|ALU:ALUAC|lpm_divide:Mod0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_kdm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core3|ALU:ALUAC|lpm_mult:Mult0 ;
+------------------------------------------------+---------------+---------------------+
; Parameter Name                                 ; Value         ; Type                ;
+------------------------------------------------+---------------+---------------------+
; AUTO_CARRY_CHAINS                              ; ON            ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS                           ; OFF           ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                            ; ON            ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF           ; IGNORE_CASCADE      ;
; LPM_WIDTHA                                     ; 8             ; Untyped             ;
; LPM_WIDTHB                                     ; 8             ; Untyped             ;
; LPM_WIDTHP                                     ; 16            ; Untyped             ;
; LPM_WIDTHR                                     ; 16            ; Untyped             ;
; LPM_WIDTHS                                     ; 1             ; Untyped             ;
; LPM_REPRESENTATION                             ; UNSIGNED      ; Untyped             ;
; LPM_PIPELINE                                   ; 0             ; Untyped             ;
; LATENCY                                        ; 0             ; Untyped             ;
; INPUT_A_IS_CONSTANT                            ; NO            ; Untyped             ;
; INPUT_B_IS_CONSTANT                            ; NO            ; Untyped             ;
; USE_EAB                                        ; OFF           ; Untyped             ;
; MAXIMIZE_SPEED                                 ; 5             ; Untyped             ;
; DEVICE_FAMILY                                  ; Cyclone IV GX ; Untyped             ;
; CARRY_CHAIN                                    ; MANUAL        ; Untyped             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT           ; TECH_MAPPER_APEX20K ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO          ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0             ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0             ; Untyped             ;
; CBXI_PARAMETER                                 ; mult_4et      ; Untyped             ;
; INPUT_A_FIXED_VALUE                            ; Bx            ; Untyped             ;
; INPUT_B_FIXED_VALUE                            ; Bx            ; Untyped             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF           ; Untyped             ;
+------------------------------------------------+---------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core3|ALU:ALUAC|lpm_divide:Div0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_hlm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core3|ALU:ALUAC|lpm_divide:Mod0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_kdm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core4|ALU:ALUAC|lpm_mult:Mult0 ;
+------------------------------------------------+---------------+---------------------+
; Parameter Name                                 ; Value         ; Type                ;
+------------------------------------------------+---------------+---------------------+
; AUTO_CARRY_CHAINS                              ; ON            ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS                           ; OFF           ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                            ; ON            ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF           ; IGNORE_CASCADE      ;
; LPM_WIDTHA                                     ; 8             ; Untyped             ;
; LPM_WIDTHB                                     ; 8             ; Untyped             ;
; LPM_WIDTHP                                     ; 16            ; Untyped             ;
; LPM_WIDTHR                                     ; 16            ; Untyped             ;
; LPM_WIDTHS                                     ; 1             ; Untyped             ;
; LPM_REPRESENTATION                             ; UNSIGNED      ; Untyped             ;
; LPM_PIPELINE                                   ; 0             ; Untyped             ;
; LATENCY                                        ; 0             ; Untyped             ;
; INPUT_A_IS_CONSTANT                            ; NO            ; Untyped             ;
; INPUT_B_IS_CONSTANT                            ; NO            ; Untyped             ;
; USE_EAB                                        ; OFF           ; Untyped             ;
; MAXIMIZE_SPEED                                 ; 5             ; Untyped             ;
; DEVICE_FAMILY                                  ; Cyclone IV GX ; Untyped             ;
; CARRY_CHAIN                                    ; MANUAL        ; Untyped             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT           ; TECH_MAPPER_APEX20K ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO          ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0             ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0             ; Untyped             ;
; CBXI_PARAMETER                                 ; mult_4et      ; Untyped             ;
; INPUT_A_FIXED_VALUE                            ; Bx            ; Untyped             ;
; INPUT_B_FIXED_VALUE                            ; Bx            ; Untyped             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF           ; Untyped             ;
+------------------------------------------------+---------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core4|ALU:ALUAC|lpm_divide:Div0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_hlm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core4|ALU:ALUAC|lpm_divide:Mod0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_kdm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core5|ALU:ALUAC|lpm_mult:Mult0 ;
+------------------------------------------------+---------------+---------------------+
; Parameter Name                                 ; Value         ; Type                ;
+------------------------------------------------+---------------+---------------------+
; AUTO_CARRY_CHAINS                              ; ON            ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS                           ; OFF           ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                            ; ON            ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF           ; IGNORE_CASCADE      ;
; LPM_WIDTHA                                     ; 8             ; Untyped             ;
; LPM_WIDTHB                                     ; 8             ; Untyped             ;
; LPM_WIDTHP                                     ; 16            ; Untyped             ;
; LPM_WIDTHR                                     ; 16            ; Untyped             ;
; LPM_WIDTHS                                     ; 1             ; Untyped             ;
; LPM_REPRESENTATION                             ; UNSIGNED      ; Untyped             ;
; LPM_PIPELINE                                   ; 0             ; Untyped             ;
; LATENCY                                        ; 0             ; Untyped             ;
; INPUT_A_IS_CONSTANT                            ; NO            ; Untyped             ;
; INPUT_B_IS_CONSTANT                            ; NO            ; Untyped             ;
; USE_EAB                                        ; OFF           ; Untyped             ;
; MAXIMIZE_SPEED                                 ; 5             ; Untyped             ;
; DEVICE_FAMILY                                  ; Cyclone IV GX ; Untyped             ;
; CARRY_CHAIN                                    ; MANUAL        ; Untyped             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT           ; TECH_MAPPER_APEX20K ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO          ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0             ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0             ; Untyped             ;
; CBXI_PARAMETER                                 ; mult_4et      ; Untyped             ;
; INPUT_A_FIXED_VALUE                            ; Bx            ; Untyped             ;
; INPUT_B_FIXED_VALUE                            ; Bx            ; Untyped             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF           ; Untyped             ;
+------------------------------------------------+---------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core5|ALU:ALUAC|lpm_divide:Div0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_hlm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core5|ALU:ALUAC|lpm_divide:Mod0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_kdm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core6|ALU:ALUAC|lpm_mult:Mult0 ;
+------------------------------------------------+---------------+---------------------+
; Parameter Name                                 ; Value         ; Type                ;
+------------------------------------------------+---------------+---------------------+
; AUTO_CARRY_CHAINS                              ; ON            ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS                           ; OFF           ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                            ; ON            ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF           ; IGNORE_CASCADE      ;
; LPM_WIDTHA                                     ; 8             ; Untyped             ;
; LPM_WIDTHB                                     ; 8             ; Untyped             ;
; LPM_WIDTHP                                     ; 16            ; Untyped             ;
; LPM_WIDTHR                                     ; 16            ; Untyped             ;
; LPM_WIDTHS                                     ; 1             ; Untyped             ;
; LPM_REPRESENTATION                             ; UNSIGNED      ; Untyped             ;
; LPM_PIPELINE                                   ; 0             ; Untyped             ;
; LATENCY                                        ; 0             ; Untyped             ;
; INPUT_A_IS_CONSTANT                            ; NO            ; Untyped             ;
; INPUT_B_IS_CONSTANT                            ; NO            ; Untyped             ;
; USE_EAB                                        ; OFF           ; Untyped             ;
; MAXIMIZE_SPEED                                 ; 5             ; Untyped             ;
; DEVICE_FAMILY                                  ; Cyclone IV GX ; Untyped             ;
; CARRY_CHAIN                                    ; MANUAL        ; Untyped             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT           ; TECH_MAPPER_APEX20K ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO          ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0             ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0             ; Untyped             ;
; CBXI_PARAMETER                                 ; mult_4et      ; Untyped             ;
; INPUT_A_FIXED_VALUE                            ; Bx            ; Untyped             ;
; INPUT_B_FIXED_VALUE                            ; Bx            ; Untyped             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF           ; Untyped             ;
+------------------------------------------------+---------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core6|ALU:ALUAC|lpm_divide:Div0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_hlm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core6|ALU:ALUAC|lpm_divide:Mod0 ;
+------------------------+----------------+---------------------------------------------+
; Parameter Name         ; Value          ; Type                                        ;
+------------------------+----------------+---------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                     ;
; LPM_WIDTHD             ; 8              ; Untyped                                     ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                     ;
; LPM_PIPELINE           ; 0              ; Untyped                                     ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                     ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                     ;
; CBXI_PARAMETER         ; lpm_divide_kdm ; Untyped                                     ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                     ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                     ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                              ;
+------------------------+----------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; Parameter Name               ; Value         ; Type                                                                                 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; LPM_WIDTHS                   ; 1             ; Untyped                                                                              ;
; DATAA_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAB_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLOCK                 ; NONE          ; Untyped                                                                              ;
; DATAA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLEAR                 ; NONE          ; Untyped                                                                              ;
; ROUND_CLOCK                  ; none          ; Untyped                                                                              ;
; ROUND_CLEAR                  ; none          ; Untyped                                                                              ;
; SATURATE_CLOCK               ; none          ; Untyped                                                                              ;
; SATURATE_CLEAR               ; none          ; Untyped                                                                              ;
; BYPASS_MULTIPLIER            ; NO            ; Untyped                                                                              ;
; DYNAMIC_SCAN_CHAIN_SUPPORTED ; NO            ; Untyped                                                                              ;
; USING_ROUNDING               ; NO            ; Untyped                                                                              ;
; USING_SATURATION             ; NO            ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLOCK           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLEAR           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLEAR            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLEAR            ; none          ; Untyped                                                                              ;
; MULT_PIPELINE                ; 0             ; Untyped                                                                              ;
; MULT_CLOCK                   ; NONE          ; Untyped                                                                              ;
; MULT_CLEAR                   ; NONE          ; Untyped                                                                              ;
; MULT_REPRESENTATION_A        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_REPRESENTATION_B        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_INPUT_A_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_B_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_A_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_INPUT_B_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_MAXIMIZE_SPEED          ; 5             ; Untyped                                                                              ;
; CBXI_PARAMETER               ; mac_mult_vvg1 ; Untyped                                                                              ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2 ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; Parameter Name                ; Value        ; Type                                                                               ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; OPERATION_MODE                ; OUTPUT_ONLY  ; Untyped                                                                            ;
; DATAA_WIDTH                   ; 16           ; Untyped                                                                            ;
; DATAB_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAC_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAD_WIDTH                   ; 0            ; Untyped                                                                            ;
; ADDNSUB0_CLOCK                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLOCK                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLOCK                  ; none         ; Untyped                                                                            ;
; ROUND1_CLOCK                  ; none         ; Untyped                                                                            ;
; SATURATE_CLOCK                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC_CLOCK                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLOCK                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLOCK                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLOCK                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_CLEAR                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLEAR                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLEAR                  ; none         ; Untyped                                                                            ;
; ROUND1_CLEAR                  ; none         ; Untyped                                                                            ;
; SATURATE_CLEAR                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC_CLEAR                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLEAR                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLEAR                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLEAR                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLOCK        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLEAR        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; MODE0_CLOCK                   ; none         ; Untyped                                                                            ;
; MODE1_CLOCK                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLOCK                ; none         ; Untyped                                                                            ;
; SATURATE1_CLOCK               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLOCK                 ; none         ; Untyped                                                                            ;
; MODE0_CLEAR                   ; none         ; Untyped                                                                            ;
; MODE1_CLEAR                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLEAR                ; none         ; Untyped                                                                            ;
; SATURATE1_CLEAR               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLEAR                 ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLOCK      ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLEAR      ; none         ; Untyped                                                                            ;
; FIRST_ADDER0_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER0_CLEAR            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLEAR            ; NONE         ; Untyped                                                                            ;
; DATAA_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; DATAC_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; USING_ROUNDING                ; NO           ; Untyped                                                                            ;
; USING_SATURATION              ; NO           ; Untyped                                                                            ;
; USING_MULT_SATURATION         ; NO           ; Untyped                                                                            ;
; USING_LOADABLE_ACCUM          ; NO           ; Untyped                                                                            ;
; LOADABLE_ACCUM_SUPPORTED      ; NO           ; Untyped                                                                            ;
; USING_CHAINOUT                ; NO           ; Untyped                                                                            ;
; CHAININ_WIDTH                 ; 0            ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; CBXI_PARAMETER                ; mac_out_ov82 ; Untyped                                                                            ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; Parameter Name               ; Value         ; Type                                                                                 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; LPM_WIDTHS                   ; 1             ; Untyped                                                                              ;
; DATAA_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAB_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLOCK                 ; NONE          ; Untyped                                                                              ;
; DATAA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLEAR                 ; NONE          ; Untyped                                                                              ;
; ROUND_CLOCK                  ; none          ; Untyped                                                                              ;
; ROUND_CLEAR                  ; none          ; Untyped                                                                              ;
; SATURATE_CLOCK               ; none          ; Untyped                                                                              ;
; SATURATE_CLEAR               ; none          ; Untyped                                                                              ;
; BYPASS_MULTIPLIER            ; NO            ; Untyped                                                                              ;
; DYNAMIC_SCAN_CHAIN_SUPPORTED ; NO            ; Untyped                                                                              ;
; USING_ROUNDING               ; NO            ; Untyped                                                                              ;
; USING_SATURATION             ; NO            ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLOCK           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLEAR           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLEAR            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLEAR            ; none          ; Untyped                                                                              ;
; MULT_PIPELINE                ; 0             ; Untyped                                                                              ;
; MULT_CLOCK                   ; NONE          ; Untyped                                                                              ;
; MULT_CLEAR                   ; NONE          ; Untyped                                                                              ;
; MULT_REPRESENTATION_A        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_REPRESENTATION_B        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_INPUT_A_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_B_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_A_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_INPUT_B_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_MAXIMIZE_SPEED          ; 5             ; Untyped                                                                              ;
; CBXI_PARAMETER               ; mac_mult_vvg1 ; Untyped                                                                              ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2 ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; Parameter Name                ; Value        ; Type                                                                               ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; OPERATION_MODE                ; OUTPUT_ONLY  ; Untyped                                                                            ;
; DATAA_WIDTH                   ; 16           ; Untyped                                                                            ;
; DATAB_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAC_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAD_WIDTH                   ; 0            ; Untyped                                                                            ;
; ADDNSUB0_CLOCK                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLOCK                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLOCK                  ; none         ; Untyped                                                                            ;
; ROUND1_CLOCK                  ; none         ; Untyped                                                                            ;
; SATURATE_CLOCK                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC_CLOCK                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLOCK                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLOCK                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLOCK                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_CLEAR                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLEAR                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLEAR                  ; none         ; Untyped                                                                            ;
; ROUND1_CLEAR                  ; none         ; Untyped                                                                            ;
; SATURATE_CLEAR                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC_CLEAR                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLEAR                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLEAR                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLEAR                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLOCK        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLEAR        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; MODE0_CLOCK                   ; none         ; Untyped                                                                            ;
; MODE1_CLOCK                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLOCK                ; none         ; Untyped                                                                            ;
; SATURATE1_CLOCK               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLOCK                 ; none         ; Untyped                                                                            ;
; MODE0_CLEAR                   ; none         ; Untyped                                                                            ;
; MODE1_CLEAR                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLEAR                ; none         ; Untyped                                                                            ;
; SATURATE1_CLEAR               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLEAR                 ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLOCK      ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLEAR      ; none         ; Untyped                                                                            ;
; FIRST_ADDER0_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER0_CLEAR            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLEAR            ; NONE         ; Untyped                                                                            ;
; DATAA_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; DATAC_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; USING_ROUNDING                ; NO           ; Untyped                                                                            ;
; USING_SATURATION              ; NO           ; Untyped                                                                            ;
; USING_MULT_SATURATION         ; NO           ; Untyped                                                                            ;
; USING_LOADABLE_ACCUM          ; NO           ; Untyped                                                                            ;
; LOADABLE_ACCUM_SUPPORTED      ; NO           ; Untyped                                                                            ;
; USING_CHAINOUT                ; NO           ; Untyped                                                                            ;
; CHAININ_WIDTH                 ; 0            ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; CBXI_PARAMETER                ; mac_out_ov82 ; Untyped                                                                            ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; Parameter Name               ; Value         ; Type                                                                                 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; LPM_WIDTHS                   ; 1             ; Untyped                                                                              ;
; DATAA_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAB_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLOCK                 ; NONE          ; Untyped                                                                              ;
; DATAA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLEAR                 ; NONE          ; Untyped                                                                              ;
; ROUND_CLOCK                  ; none          ; Untyped                                                                              ;
; ROUND_CLEAR                  ; none          ; Untyped                                                                              ;
; SATURATE_CLOCK               ; none          ; Untyped                                                                              ;
; SATURATE_CLEAR               ; none          ; Untyped                                                                              ;
; BYPASS_MULTIPLIER            ; NO            ; Untyped                                                                              ;
; DYNAMIC_SCAN_CHAIN_SUPPORTED ; NO            ; Untyped                                                                              ;
; USING_ROUNDING               ; NO            ; Untyped                                                                              ;
; USING_SATURATION             ; NO            ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLOCK           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLEAR           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLEAR            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLEAR            ; none          ; Untyped                                                                              ;
; MULT_PIPELINE                ; 0             ; Untyped                                                                              ;
; MULT_CLOCK                   ; NONE          ; Untyped                                                                              ;
; MULT_CLEAR                   ; NONE          ; Untyped                                                                              ;
; MULT_REPRESENTATION_A        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_REPRESENTATION_B        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_INPUT_A_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_B_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_A_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_INPUT_B_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_MAXIMIZE_SPEED          ; 5             ; Untyped                                                                              ;
; CBXI_PARAMETER               ; mac_mult_vvg1 ; Untyped                                                                              ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2 ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; Parameter Name                ; Value        ; Type                                                                               ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; OPERATION_MODE                ; OUTPUT_ONLY  ; Untyped                                                                            ;
; DATAA_WIDTH                   ; 16           ; Untyped                                                                            ;
; DATAB_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAC_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAD_WIDTH                   ; 0            ; Untyped                                                                            ;
; ADDNSUB0_CLOCK                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLOCK                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLOCK                  ; none         ; Untyped                                                                            ;
; ROUND1_CLOCK                  ; none         ; Untyped                                                                            ;
; SATURATE_CLOCK                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC_CLOCK                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLOCK                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLOCK                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLOCK                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_CLEAR                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLEAR                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLEAR                  ; none         ; Untyped                                                                            ;
; ROUND1_CLEAR                  ; none         ; Untyped                                                                            ;
; SATURATE_CLEAR                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC_CLEAR                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLEAR                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLEAR                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLEAR                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLOCK        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLEAR        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; MODE0_CLOCK                   ; none         ; Untyped                                                                            ;
; MODE1_CLOCK                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLOCK                ; none         ; Untyped                                                                            ;
; SATURATE1_CLOCK               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLOCK                 ; none         ; Untyped                                                                            ;
; MODE0_CLEAR                   ; none         ; Untyped                                                                            ;
; MODE1_CLEAR                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLEAR                ; none         ; Untyped                                                                            ;
; SATURATE1_CLEAR               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLEAR                 ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLOCK      ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLEAR      ; none         ; Untyped                                                                            ;
; FIRST_ADDER0_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER0_CLEAR            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLEAR            ; NONE         ; Untyped                                                                            ;
; DATAA_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; DATAC_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; USING_ROUNDING                ; NO           ; Untyped                                                                            ;
; USING_SATURATION              ; NO           ; Untyped                                                                            ;
; USING_MULT_SATURATION         ; NO           ; Untyped                                                                            ;
; USING_LOADABLE_ACCUM          ; NO           ; Untyped                                                                            ;
; LOADABLE_ACCUM_SUPPORTED      ; NO           ; Untyped                                                                            ;
; USING_CHAINOUT                ; NO           ; Untyped                                                                            ;
; CHAININ_WIDTH                 ; 0            ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; CBXI_PARAMETER                ; mac_out_ov82 ; Untyped                                                                            ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; Parameter Name               ; Value         ; Type                                                                                 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; LPM_WIDTHS                   ; 1             ; Untyped                                                                              ;
; DATAA_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAB_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLOCK                 ; NONE          ; Untyped                                                                              ;
; DATAA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLEAR                 ; NONE          ; Untyped                                                                              ;
; ROUND_CLOCK                  ; none          ; Untyped                                                                              ;
; ROUND_CLEAR                  ; none          ; Untyped                                                                              ;
; SATURATE_CLOCK               ; none          ; Untyped                                                                              ;
; SATURATE_CLEAR               ; none          ; Untyped                                                                              ;
; BYPASS_MULTIPLIER            ; NO            ; Untyped                                                                              ;
; DYNAMIC_SCAN_CHAIN_SUPPORTED ; NO            ; Untyped                                                                              ;
; USING_ROUNDING               ; NO            ; Untyped                                                                              ;
; USING_SATURATION             ; NO            ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLOCK           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLEAR           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLEAR            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLEAR            ; none          ; Untyped                                                                              ;
; MULT_PIPELINE                ; 0             ; Untyped                                                                              ;
; MULT_CLOCK                   ; NONE          ; Untyped                                                                              ;
; MULT_CLEAR                   ; NONE          ; Untyped                                                                              ;
; MULT_REPRESENTATION_A        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_REPRESENTATION_B        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_INPUT_A_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_B_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_A_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_INPUT_B_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_MAXIMIZE_SPEED          ; 5             ; Untyped                                                                              ;
; CBXI_PARAMETER               ; mac_mult_vvg1 ; Untyped                                                                              ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2 ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; Parameter Name                ; Value        ; Type                                                                               ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; OPERATION_MODE                ; OUTPUT_ONLY  ; Untyped                                                                            ;
; DATAA_WIDTH                   ; 16           ; Untyped                                                                            ;
; DATAB_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAC_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAD_WIDTH                   ; 0            ; Untyped                                                                            ;
; ADDNSUB0_CLOCK                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLOCK                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLOCK                  ; none         ; Untyped                                                                            ;
; ROUND1_CLOCK                  ; none         ; Untyped                                                                            ;
; SATURATE_CLOCK                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC_CLOCK                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLOCK                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLOCK                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLOCK                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_CLEAR                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLEAR                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLEAR                  ; none         ; Untyped                                                                            ;
; ROUND1_CLEAR                  ; none         ; Untyped                                                                            ;
; SATURATE_CLEAR                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC_CLEAR                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLEAR                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLEAR                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLEAR                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLOCK        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLEAR        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; MODE0_CLOCK                   ; none         ; Untyped                                                                            ;
; MODE1_CLOCK                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLOCK                ; none         ; Untyped                                                                            ;
; SATURATE1_CLOCK               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLOCK                 ; none         ; Untyped                                                                            ;
; MODE0_CLEAR                   ; none         ; Untyped                                                                            ;
; MODE1_CLEAR                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLEAR                ; none         ; Untyped                                                                            ;
; SATURATE1_CLEAR               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLEAR                 ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLOCK      ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLEAR      ; none         ; Untyped                                                                            ;
; FIRST_ADDER0_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER0_CLEAR            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLEAR            ; NONE         ; Untyped                                                                            ;
; DATAA_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; DATAC_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; USING_ROUNDING                ; NO           ; Untyped                                                                            ;
; USING_SATURATION              ; NO           ; Untyped                                                                            ;
; USING_MULT_SATURATION         ; NO           ; Untyped                                                                            ;
; USING_LOADABLE_ACCUM          ; NO           ; Untyped                                                                            ;
; LOADABLE_ACCUM_SUPPORTED      ; NO           ; Untyped                                                                            ;
; USING_CHAINOUT                ; NO           ; Untyped                                                                            ;
; CHAININ_WIDTH                 ; 0            ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; CBXI_PARAMETER                ; mac_out_ov82 ; Untyped                                                                            ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; Parameter Name               ; Value         ; Type                                                                                 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; LPM_WIDTHS                   ; 1             ; Untyped                                                                              ;
; DATAA_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAB_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLOCK                 ; NONE          ; Untyped                                                                              ;
; DATAA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLEAR                 ; NONE          ; Untyped                                                                              ;
; ROUND_CLOCK                  ; none          ; Untyped                                                                              ;
; ROUND_CLEAR                  ; none          ; Untyped                                                                              ;
; SATURATE_CLOCK               ; none          ; Untyped                                                                              ;
; SATURATE_CLEAR               ; none          ; Untyped                                                                              ;
; BYPASS_MULTIPLIER            ; NO            ; Untyped                                                                              ;
; DYNAMIC_SCAN_CHAIN_SUPPORTED ; NO            ; Untyped                                                                              ;
; USING_ROUNDING               ; NO            ; Untyped                                                                              ;
; USING_SATURATION             ; NO            ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLOCK           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLEAR           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLEAR            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLEAR            ; none          ; Untyped                                                                              ;
; MULT_PIPELINE                ; 0             ; Untyped                                                                              ;
; MULT_CLOCK                   ; NONE          ; Untyped                                                                              ;
; MULT_CLEAR                   ; NONE          ; Untyped                                                                              ;
; MULT_REPRESENTATION_A        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_REPRESENTATION_B        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_INPUT_A_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_B_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_A_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_INPUT_B_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_MAXIMIZE_SPEED          ; 5             ; Untyped                                                                              ;
; CBXI_PARAMETER               ; mac_mult_vvg1 ; Untyped                                                                              ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2 ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; Parameter Name                ; Value        ; Type                                                                               ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; OPERATION_MODE                ; OUTPUT_ONLY  ; Untyped                                                                            ;
; DATAA_WIDTH                   ; 16           ; Untyped                                                                            ;
; DATAB_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAC_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAD_WIDTH                   ; 0            ; Untyped                                                                            ;
; ADDNSUB0_CLOCK                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLOCK                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLOCK                  ; none         ; Untyped                                                                            ;
; ROUND1_CLOCK                  ; none         ; Untyped                                                                            ;
; SATURATE_CLOCK                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC_CLOCK                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLOCK                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLOCK                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLOCK                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_CLEAR                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLEAR                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLEAR                  ; none         ; Untyped                                                                            ;
; ROUND1_CLEAR                  ; none         ; Untyped                                                                            ;
; SATURATE_CLEAR                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC_CLEAR                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLEAR                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLEAR                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLEAR                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLOCK        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLEAR        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; MODE0_CLOCK                   ; none         ; Untyped                                                                            ;
; MODE1_CLOCK                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLOCK                ; none         ; Untyped                                                                            ;
; SATURATE1_CLOCK               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLOCK                 ; none         ; Untyped                                                                            ;
; MODE0_CLEAR                   ; none         ; Untyped                                                                            ;
; MODE1_CLEAR                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLEAR                ; none         ; Untyped                                                                            ;
; SATURATE1_CLEAR               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLEAR                 ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLOCK      ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLEAR      ; none         ; Untyped                                                                            ;
; FIRST_ADDER0_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER0_CLEAR            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLEAR            ; NONE         ; Untyped                                                                            ;
; DATAA_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; DATAC_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; USING_ROUNDING                ; NO           ; Untyped                                                                            ;
; USING_SATURATION              ; NO           ; Untyped                                                                            ;
; USING_MULT_SATURATION         ; NO           ; Untyped                                                                            ;
; USING_LOADABLE_ACCUM          ; NO           ; Untyped                                                                            ;
; LOADABLE_ACCUM_SUPPORTED      ; NO           ; Untyped                                                                            ;
; USING_CHAINOUT                ; NO           ; Untyped                                                                            ;
; CHAININ_WIDTH                 ; 0            ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; CBXI_PARAMETER                ; mac_out_ov82 ; Untyped                                                                            ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; Parameter Name               ; Value         ; Type                                                                                 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; LPM_WIDTHS                   ; 1             ; Untyped                                                                              ;
; DATAA_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAB_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLOCK                 ; NONE          ; Untyped                                                                              ;
; DATAA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLEAR                 ; NONE          ; Untyped                                                                              ;
; ROUND_CLOCK                  ; none          ; Untyped                                                                              ;
; ROUND_CLEAR                  ; none          ; Untyped                                                                              ;
; SATURATE_CLOCK               ; none          ; Untyped                                                                              ;
; SATURATE_CLEAR               ; none          ; Untyped                                                                              ;
; BYPASS_MULTIPLIER            ; NO            ; Untyped                                                                              ;
; DYNAMIC_SCAN_CHAIN_SUPPORTED ; NO            ; Untyped                                                                              ;
; USING_ROUNDING               ; NO            ; Untyped                                                                              ;
; USING_SATURATION             ; NO            ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLOCK           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLEAR           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLEAR            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLEAR            ; none          ; Untyped                                                                              ;
; MULT_PIPELINE                ; 0             ; Untyped                                                                              ;
; MULT_CLOCK                   ; NONE          ; Untyped                                                                              ;
; MULT_CLEAR                   ; NONE          ; Untyped                                                                              ;
; MULT_REPRESENTATION_A        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_REPRESENTATION_B        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_INPUT_A_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_B_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_A_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_INPUT_B_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_MAXIMIZE_SPEED          ; 5             ; Untyped                                                                              ;
; CBXI_PARAMETER               ; mac_mult_vvg1 ; Untyped                                                                              ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2 ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; Parameter Name                ; Value        ; Type                                                                               ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; OPERATION_MODE                ; OUTPUT_ONLY  ; Untyped                                                                            ;
; DATAA_WIDTH                   ; 16           ; Untyped                                                                            ;
; DATAB_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAC_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAD_WIDTH                   ; 0            ; Untyped                                                                            ;
; ADDNSUB0_CLOCK                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLOCK                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLOCK                  ; none         ; Untyped                                                                            ;
; ROUND1_CLOCK                  ; none         ; Untyped                                                                            ;
; SATURATE_CLOCK                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC_CLOCK                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLOCK                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLOCK                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLOCK                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_CLEAR                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLEAR                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLEAR                  ; none         ; Untyped                                                                            ;
; ROUND1_CLEAR                  ; none         ; Untyped                                                                            ;
; SATURATE_CLEAR                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC_CLEAR                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLEAR                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLEAR                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLEAR                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLOCK        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLEAR        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; MODE0_CLOCK                   ; none         ; Untyped                                                                            ;
; MODE1_CLOCK                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLOCK                ; none         ; Untyped                                                                            ;
; SATURATE1_CLOCK               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLOCK                 ; none         ; Untyped                                                                            ;
; MODE0_CLEAR                   ; none         ; Untyped                                                                            ;
; MODE1_CLEAR                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLEAR                ; none         ; Untyped                                                                            ;
; SATURATE1_CLEAR               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLEAR                 ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLOCK      ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLEAR      ; none         ; Untyped                                                                            ;
; FIRST_ADDER0_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER0_CLEAR            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLEAR            ; NONE         ; Untyped                                                                            ;
; DATAA_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; DATAC_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; USING_ROUNDING                ; NO           ; Untyped                                                                            ;
; USING_SATURATION              ; NO           ; Untyped                                                                            ;
; USING_MULT_SATURATION         ; NO           ; Untyped                                                                            ;
; USING_LOADABLE_ACCUM          ; NO           ; Untyped                                                                            ;
; LOADABLE_ACCUM_SUPPORTED      ; NO           ; Untyped                                                                            ;
; USING_CHAINOUT                ; NO           ; Untyped                                                                            ;
; CHAININ_WIDTH                 ; 0            ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; CBXI_PARAMETER                ; mac_out_ov82 ; Untyped                                                                            ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; Parameter Name               ; Value         ; Type                                                                                 ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
; LPM_WIDTHS                   ; 1             ; Untyped                                                                              ;
; DATAA_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAB_WIDTH                  ; 8             ; Untyped                                                                              ;
; DATAA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLOCK                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLOCK                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLOCK                 ; NONE          ; Untyped                                                                              ;
; DATAA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; DATAB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNA_CLEAR                  ; NONE          ; Untyped                                                                              ;
; SIGNB_CLEAR                  ; NONE          ; Untyped                                                                              ;
; OUTPUT_CLEAR                 ; NONE          ; Untyped                                                                              ;
; ROUND_CLOCK                  ; none          ; Untyped                                                                              ;
; ROUND_CLEAR                  ; none          ; Untyped                                                                              ;
; SATURATE_CLOCK               ; none          ; Untyped                                                                              ;
; SATURATE_CLEAR               ; none          ; Untyped                                                                              ;
; BYPASS_MULTIPLIER            ; NO            ; Untyped                                                                              ;
; DYNAMIC_SCAN_CHAIN_SUPPORTED ; NO            ; Untyped                                                                              ;
; USING_ROUNDING               ; NO            ; Untyped                                                                              ;
; USING_SATURATION             ; NO            ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLOCK           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLOCK            ; none          ; Untyped                                                                              ;
; EXTRA_OUTPUT_CLEAR           ; none          ; Untyped                                                                              ;
; EXTRA_SIGNA_CLEAR            ; none          ; Untyped                                                                              ;
; EXTRA_SIGNB_CLEAR            ; none          ; Untyped                                                                              ;
; MULT_PIPELINE                ; 0             ; Untyped                                                                              ;
; MULT_CLOCK                   ; NONE          ; Untyped                                                                              ;
; MULT_CLEAR                   ; NONE          ; Untyped                                                                              ;
; MULT_REPRESENTATION_A        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_REPRESENTATION_B        ; UNSIGNED      ; Untyped                                                                              ;
; MULT_INPUT_A_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_B_IS_CONSTANT     ; NO            ; Untyped                                                                              ;
; MULT_INPUT_A_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_INPUT_B_FIXED_VALUE     ; Bx            ; Untyped                                                                              ;
; MULT_MAXIMIZE_SPEED          ; 5             ; Untyped                                                                              ;
; CBXI_PARAMETER               ; mac_mult_vvg1 ; Untyped                                                                              ;
+------------------------------+---------------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2 ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; Parameter Name                ; Value        ; Type                                                                               ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
; OPERATION_MODE                ; OUTPUT_ONLY  ; Untyped                                                                            ;
; DATAA_WIDTH                   ; 16           ; Untyped                                                                            ;
; DATAB_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAC_WIDTH                   ; 0            ; Untyped                                                                            ;
; DATAD_WIDTH                   ; 0            ; Untyped                                                                            ;
; ADDNSUB0_CLOCK                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLOCK                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLOCK                  ; none         ; Untyped                                                                            ;
; ROUND1_CLOCK                  ; none         ; Untyped                                                                            ;
; SATURATE_CLOCK                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC_CLOCK                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLOCK                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLOCK                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLOCK                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_CLEAR                ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_CLEAR                ; NONE         ; Untyped                                                                            ;
; ROUND0_CLEAR                  ; none         ; Untyped                                                                            ;
; ROUND1_CLEAR                  ; none         ; Untyped                                                                            ;
; SATURATE_CLEAR                ; none         ; Untyped                                                                            ;
; MULTABSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC_CLEAR                 ; NONE         ; Untyped                                                                            ;
; SIGNA_CLEAR                   ; NONE         ; Untyped                                                                            ;
; SIGNB_CLEAR                   ; NONE         ; Untyped                                                                            ;
; OUTPUT_CLEAR                  ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLOCK       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLOCK         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLOCK ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLOCK        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLOCK          ; NONE         ; Untyped                                                                            ;
; ADDNSUB0_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ADDNSUB1_PIPELINE_CLEAR       ; NONE         ; Untyped                                                                            ;
; ROUND0_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; ROUND1_PIPELINE_CLEAR         ; none         ; Untyped                                                                            ;
; SATURATE_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; MULTABSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; MULTCDSATURATE_PIPELINE_CLEAR ; none         ; Untyped                                                                            ;
; ZEROACC_PIPELINE_CLEAR        ; NONE         ; Untyped                                                                            ;
; SIGNA_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; SIGNB_PIPELINE_CLEAR          ; NONE         ; Untyped                                                                            ;
; MODE0_CLOCK                   ; none         ; Untyped                                                                            ;
; MODE1_CLOCK                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLOCK                ; none         ; Untyped                                                                            ;
; SATURATE1_CLOCK               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLOCK                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLOCK                 ; none         ; Untyped                                                                            ;
; MODE0_CLEAR                   ; none         ; Untyped                                                                            ;
; MODE1_CLEAR                   ; none         ; Untyped                                                                            ;
; ZEROACC1_CLEAR                ; none         ; Untyped                                                                            ;
; SATURATE1_CLEAR               ; none         ; Untyped                                                                            ;
; OUTPUT1_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT2_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT3_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT4_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT5_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT6_CLEAR                 ; none         ; Untyped                                                                            ;
; OUTPUT7_CLEAR                 ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLOCK          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLOCK      ; none         ; Untyped                                                                            ;
; MODE0_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; MODE1_PIPELINE_CLEAR          ; none         ; Untyped                                                                            ;
; ZEROACC1_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; SATURATE1_PIPELINE_CLEAR      ; none         ; Untyped                                                                            ;
; FIRST_ADDER0_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLOCK            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER0_CLEAR            ; NONE         ; Untyped                                                                            ;
; FIRST_ADDER1_CLEAR            ; NONE         ; Untyped                                                                            ;
; DATAA_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; DATAC_FORCED_TO_ZERO          ; NO           ; Untyped                                                                            ;
; USING_ROUNDING                ; NO           ; Untyped                                                                            ;
; USING_SATURATION              ; NO           ; Untyped                                                                            ;
; USING_MULT_SATURATION         ; NO           ; Untyped                                                                            ;
; USING_LOADABLE_ACCUM          ; NO           ; Untyped                                                                            ;
; LOADABLE_ACCUM_SUPPORTED      ; NO           ; Untyped                                                                            ;
; USING_CHAINOUT                ; NO           ; Untyped                                                                            ;
; CHAININ_WIDTH                 ; 0            ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLOCK       ; none         ; Untyped                                                                            ;
; CHAINOUT_PIPELINE_CLEAR       ; none         ; Untyped                                                                            ;
; CBXI_PARAMETER                ; mac_out_ov82 ; Untyped                                                                            ;
+-------------------------------+--------------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                     ;
+-------------------------------+----------------------------------+
; Name                          ; Value                            ;
+-------------------------------+----------------------------------+
; Number of entity instances    ; 1                                ;
; Entity Instance               ; PLL:PLL1|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                           ;
;     -- PLL_TYPE               ; AUTO                             ;
;     -- PRIMARY_CLOCK          ; INCLK0                           ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                            ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                ;
;     -- VCO_MULTIPLY_BY        ; 0                                ;
;     -- VCO_DIVIDE_BY          ; 0                                ;
+-------------------------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                    ;
+-------------------------------------------+---------------------------------------------------------+
; Name                                      ; Value                                                   ;
+-------------------------------------------+---------------------------------------------------------+
; Number of entity instances                ; 18                                                      ;
; Entity Instance                           ; IRAM:IRAM1|altsyncram:altsyncram_component              ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                             ;
;     -- WIDTH_A                            ; 8                                                       ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                     ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; DRAM:DRAM1|altsyncram:altsyncram_component              ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                             ;
;     -- WIDTH_A                            ; 8                                                       ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                     ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core0|Control_Unit:CU1|altsyncram:WideOr11_rtl_0   ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 20                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core1|Control_Unit:CU1|altsyncram:WideOr11_rtl_0   ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 20                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core2|Control_Unit:CU1|altsyncram:WideOr11_rtl_0   ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 20                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core3|Control_Unit:CU1|altsyncram:WideOr11_rtl_0   ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 20                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core4|Control_Unit:CU1|altsyncram:WideOr11_rtl_0   ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 20                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core5|Control_Unit:CU1|altsyncram:WideOr11_rtl_0   ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 20                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core6|Control_Unit:CU1|altsyncram:WideOr11_rtl_0   ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 20                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0   ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 20                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0  ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 17                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0  ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 17                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 17                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 17                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 17                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 17                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 17                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
; Entity Instance                           ; core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0 ;
;     -- OPERATION_MODE                     ; ROM                                                     ;
;     -- WIDTH_A                            ; 17                                                      ;
;     -- NUMWORDS_A                         ; 256                                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 1                                                       ;
;     -- NUMWORDS_B                         ; 1                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
+-------------------------------------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                              ;
+---------------------------------------+-------------------------------------+
; Name                                  ; Value                               ;
+---------------------------------------+-------------------------------------+
; Number of entity instances            ; 7                                   ;
; Entity Instance                       ; core:core0|ALU:ALUAC|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 8                                   ;
;     -- LPM_WIDTHB                     ; 8                                   ;
;     -- LPM_WIDTHP                     ; 16                                  ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                            ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                  ;
;     -- USE_EAB                        ; OFF                                 ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                  ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                  ;
; Entity Instance                       ; core:core1|ALU:ALUAC|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 8                                   ;
;     -- LPM_WIDTHB                     ; 8                                   ;
;     -- LPM_WIDTHP                     ; 16                                  ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                            ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                  ;
;     -- USE_EAB                        ; OFF                                 ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                  ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                  ;
; Entity Instance                       ; core:core2|ALU:ALUAC|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 8                                   ;
;     -- LPM_WIDTHB                     ; 8                                   ;
;     -- LPM_WIDTHP                     ; 16                                  ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                            ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                  ;
;     -- USE_EAB                        ; OFF                                 ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                  ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                  ;
; Entity Instance                       ; core:core3|ALU:ALUAC|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 8                                   ;
;     -- LPM_WIDTHB                     ; 8                                   ;
;     -- LPM_WIDTHP                     ; 16                                  ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                            ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                  ;
;     -- USE_EAB                        ; OFF                                 ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                  ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                  ;
; Entity Instance                       ; core:core4|ALU:ALUAC|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 8                                   ;
;     -- LPM_WIDTHB                     ; 8                                   ;
;     -- LPM_WIDTHP                     ; 16                                  ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                            ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                  ;
;     -- USE_EAB                        ; OFF                                 ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                  ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                  ;
; Entity Instance                       ; core:core5|ALU:ALUAC|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 8                                   ;
;     -- LPM_WIDTHB                     ; 8                                   ;
;     -- LPM_WIDTHP                     ; 16                                  ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                            ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                  ;
;     -- USE_EAB                        ; OFF                                 ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                  ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                  ;
; Entity Instance                       ; core:core6|ALU:ALUAC|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 8                                   ;
;     -- LPM_WIDTHB                     ; 8                                   ;
;     -- LPM_WIDTHP                     ; 16                                  ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                            ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                  ;
;     -- USE_EAB                        ; OFF                                 ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                  ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                  ;
+---------------------------------------+-------------------------------------+


+----------------------------------------------------------+
; Port Connectivity Checks: "core:core15|Module_Reg:IRreg" ;
+------+-------+----------+--------------------------------+
; Port ; Type  ; Severity ; Details                        ;
+------+-------+----------+--------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                   ;
; RST  ; Input ; Info     ; Stuck at GND                   ;
; INC  ; Input ; Info     ; Stuck at GND                   ;
+------+-------+----------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core15|Control_Unit:CU1"                                                            ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------+
; Port Connectivity Checks: "core:core14|Module_Reg:IRreg" ;
+------+-------+----------+--------------------------------+
; Port ; Type  ; Severity ; Details                        ;
+------+-------+----------+--------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                   ;
; RST  ; Input ; Info     ; Stuck at GND                   ;
; INC  ; Input ; Info     ; Stuck at GND                   ;
+------+-------+----------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core14|Control_Unit:CU1"                                                            ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------+
; Port Connectivity Checks: "core:core13|Module_Reg:IRreg" ;
+------+-------+----------+--------------------------------+
; Port ; Type  ; Severity ; Details                        ;
+------+-------+----------+--------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                   ;
; RST  ; Input ; Info     ; Stuck at GND                   ;
; INC  ; Input ; Info     ; Stuck at GND                   ;
+------+-------+----------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core13|Control_Unit:CU1"                                                            ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------+
; Port Connectivity Checks: "core:core12|Module_Reg:IRreg" ;
+------+-------+----------+--------------------------------+
; Port ; Type  ; Severity ; Details                        ;
+------+-------+----------+--------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                   ;
; RST  ; Input ; Info     ; Stuck at GND                   ;
; INC  ; Input ; Info     ; Stuck at GND                   ;
+------+-------+----------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core12|Control_Unit:CU1"                                                            ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------+
; Port Connectivity Checks: "core:core11|Module_Reg:IRreg" ;
+------+-------+----------+--------------------------------+
; Port ; Type  ; Severity ; Details                        ;
+------+-------+----------+--------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                   ;
; RST  ; Input ; Info     ; Stuck at GND                   ;
; INC  ; Input ; Info     ; Stuck at GND                   ;
+------+-------+----------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core11|Control_Unit:CU1"                                                            ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------+
; Port Connectivity Checks: "core:core10|Module_Reg:IRreg" ;
+------+-------+----------+--------------------------------+
; Port ; Type  ; Severity ; Details                        ;
+------+-------+----------+--------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                   ;
; RST  ; Input ; Info     ; Stuck at GND                   ;
; INC  ; Input ; Info     ; Stuck at GND                   ;
+------+-------+----------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core10|Control_Unit:CU1"                                                            ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core10"                                                                                                                                ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Ddin ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (8 bits) it drives.  Extra input bit(s) "Ddin[7..1]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "core:core9|Module_Reg:IRreg" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                  ;
; RST  ; Input ; Info     ; Stuck at GND                  ;
; INC  ; Input ; Info     ; Stuck at GND                  ;
+------+-------+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core9|Control_Unit:CU1"                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "core:core8|Module_Reg:IRreg" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                  ;
; RST  ; Input ; Info     ; Stuck at GND                  ;
; INC  ; Input ; Info     ; Stuck at GND                  ;
+------+-------+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core8|Control_Unit:CU1"                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "core:core7|Module_Reg:IRreg" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                  ;
; RST  ; Input ; Info     ; Stuck at GND                  ;
; INC  ; Input ; Info     ; Stuck at GND                  ;
+------+-------+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core7|Control_Unit:CU1"                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "core:core6|Module_Reg:IRreg" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                  ;
; RST  ; Input ; Info     ; Stuck at GND                  ;
; INC  ; Input ; Info     ; Stuck at GND                  ;
+------+-------+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core6|Control_Unit:CU1"                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "core:core5|Module_Reg:IRreg" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                  ;
; RST  ; Input ; Info     ; Stuck at GND                  ;
; INC  ; Input ; Info     ; Stuck at GND                  ;
+------+-------+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core5|Control_Unit:CU1"                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "core:core4|Module_Reg:IRreg" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                  ;
; RST  ; Input ; Info     ; Stuck at GND                  ;
; INC  ; Input ; Info     ; Stuck at GND                  ;
+------+-------+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core4|Control_Unit:CU1"                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "core:core3|Module_Reg:IRreg" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                  ;
; RST  ; Input ; Info     ; Stuck at GND                  ;
; INC  ; Input ; Info     ; Stuck at GND                  ;
+------+-------+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core3|Control_Unit:CU1"                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "core:core2|Module_Reg:IRreg" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                  ;
; RST  ; Input ; Info     ; Stuck at GND                  ;
; INC  ; Input ; Info     ; Stuck at GND                  ;
+------+-------+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core2|Control_Unit:CU1"                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "core:core1|Module_Reg:IRreg" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                  ;
; RST  ; Input ; Info     ; Stuck at GND                  ;
; INC  ; Input ; Info     ; Stuck at GND                  ;
+------+-------+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core1|Control_Unit:CU1"                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "core:core0|Module_Reg:IRreg" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; Wen  ; Input ; Info     ; Stuck at VCC                  ;
; RST  ; Input ; Info     ; Stuck at GND                  ;
; INC  ; Input ; Info     ; Stuck at GND                  ;
+------+-------+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "core:core0|Control_Unit:CU1"                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; WRT_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; INC_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; RST_en[1] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "MemController8:irammemc"                                                                                                                                                                   ;
+------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                                                                                                                              ;
+------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; rden       ; Input  ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts.    ;
; wren       ; Input  ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts.    ;
; Address    ; Input  ; Warning  ; Input port expression (128 bits) is wider than the input port (64 bits) it drives.  The 64 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; Din        ; Input  ; Warning  ; Input port expression (32 bits) is smaller than the input port (64 bits) it drives.  Extra input bit(s) "Din[63..32]" will be connected to GND.                                      ;
; Din        ; Input  ; Info     ; Stuck at GND                                                                                                                                                                         ;
; acq        ; Output ; Warning  ; Output or bidir port (8 bits) is smaller than the port expression (16 bits) it drives.  The 8 most-significant bit(s) in the port expression will be connected to GND.               ;
; Dq         ; Output ; Warning  ; Output or bidir port (64 bits) is smaller than the port expression (128 bits) it drives.  The 64 most-significant bit(s) in the port expression will be connected to GND.            ;
; Dq[39..32] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                  ;
; RAMDin     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                  ;
; RAMwren    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                  ;
+------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "MemController8:drammemc"                                                                                                                                                                   ;
+------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                                                                                                                              ;
+------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; rden       ; Input  ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts.    ;
; wren       ; Input  ; Warning  ; Input port expression (16 bits) is wider than the input port (8 bits) it drives.  The 8 most-significant bit(s) in the expression will be dangling if they have no other fanouts.    ;
; Address    ; Input  ; Warning  ; Input port expression (128 bits) is wider than the input port (64 bits) it drives.  The 64 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; Din        ; Input  ; Warning  ; Input port expression (128 bits) is wider than the input port (64 bits) it drives.  The 64 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; acq        ; Output ; Warning  ; Output or bidir port (8 bits) is smaller than the port expression (16 bits) it drives.  The 8 most-significant bit(s) in the port expression will be connected to GND.               ;
; Dq         ; Output ; Warning  ; Output or bidir port (64 bits) is smaller than the port expression (128 bits) it drives.  The 64 most-significant bit(s) in the port expression will be connected to GND.            ;
; Dq[39..32] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                  ;
+------------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------+
; Port Connectivity Checks: "IRAM:IRAM1" ;
+------+-------+----------+--------------+
; Port ; Type  ; Severity ; Details      ;
+------+-------+----------+--------------+
; data ; Input ; Info     ; Stuck at GND ;
; wren ; Input ; Info     ; Stuck at GND ;
+------+-------+----------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; In-System Memory Content Editor Settings                                                                                              ;
+----------------+-------------+-------+-------+------------+---------------------------------------------------------------------------+
; Instance Index ; Instance ID ; Width ; Depth ; Mode       ; Hierarchy Location                                                        ;
+----------------+-------------+-------+-------+------------+---------------------------------------------------------------------------+
; 0              ; IRAM        ; 8     ; 256   ; Read/Write ; IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated ;
; 1              ; Dram        ; 8     ; 256   ; Read/Write ; DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated ;
+----------------+-------------+-------+-------+------------+---------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 156                         ;
; cycloneiii_ff         ; 1388                        ;
;     CLR               ; 43                          ;
;     ENA               ; 677                         ;
;     ENA CLR           ; 14                          ;
;     ENA CLR SLD       ; 16                          ;
;     ENA SCLR          ; 18                          ;
;     SCLR              ; 116                         ;
;     SCLR SLD          ; 1                           ;
;     SLD               ; 187                         ;
;     plain             ; 316                         ;
; cycloneiii_lcell_comb ; 4958                        ;
;     arith             ; 1091                        ;
;         2 data inputs ; 355                         ;
;         3 data inputs ; 736                         ;
;     normal            ; 3867                        ;
;         0 data inputs ; 85                          ;
;         1 data inputs ; 64                          ;
;         2 data inputs ; 660                         ;
;         3 data inputs ; 550                         ;
;         4 data inputs ; 2508                        ;
; cycloneiii_ram_block  ; 182                         ;
; cycloneiv_pll         ; 1                           ;
;                       ;                             ;
; Max LUT depth         ; 25.00                       ;
; Average LUT depth     ; 11.27                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:17     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jul 06 03:33:34 2021
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off FPGAdesign -c FPGAdesign
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file pointer_mux.v
    Info (12023): Found entity 1: Pointer_MUX File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Pointer_MUX.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file pll.v
    Info (12023): Found entity 1: PLL File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/PLL.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file iram.v
    Info (12023): Found entity 1: IRAM File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/IRAM.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file dram.v
    Info (12023): Found entity 1: DRAM File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/DRAM.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file bus_mux.v
    Info (12023): Found entity 1: BUS_MUX File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/BUS_MUX.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file testwrap.v
    Info (12023): Found entity 1: TestWrap File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/TestWrap.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file testbench.v
    Info (12023): Found entity 1: testbench File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/testbench.v Line: 7
Info (12021): Found 1 design units, including 1 entities, in source file singlecore.v
    Info (12023): Found entity 1: singlecore File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/singlecore.v Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file module_rp_cp.v
    Info (12023): Found entity 1: Module_RP_CP File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Module_RP_CP.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file module_regf.v
    Info (12023): Found entity 1: Module_RegF File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Module_RegF.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file module_reg.v
    Info (12023): Found entity 1: Module_Reg File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Module_Reg.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file modified4.v
    Info (12023): Found entity 1: Modified4 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified4.v Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file modified3.v
    Info (12023): Found entity 1: Modified3 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified3.v Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file modified.v
    Info (12023): Found entity 1: Modified File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified.v Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file memcontroller4.v
    Info (12023): Found entity 1: MemController4 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController4.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file memcontroller3.v
    Info (12023): Found entity 1: MemController3 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController3.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file memcontroller.v
    Info (12023): Found entity 1: MemController File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController.v Line: 1
Info (12021): Found 0 design units, including 0 entities, in source file define.v
Info (12021): Found 1 design units, including 1 entities, in source file core.v
    Info (12023): Found entity 1: core File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file control_unit.v
    Info (12023): Found entity 1: Control_Unit File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Control_Unit.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file clkdiv.v
    Info (12023): Found entity 1: clkdiv File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/clkdiv.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file char7.v
    Info (12023): Found entity 1: char7 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/char7.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file alu.v
    Info (12023): Found entity 1: ALU File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file modified8.v
    Info (12023): Found entity 1: Modified8 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified8.v Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file memcontroller8.v
    Info (12023): Found entity 1: MemController8 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file memcontroller16.v
    Info (12023): Found entity 1: MemController16 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController16.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file modified16.v
    Info (12023): Found entity 1: Modified16 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 4
Warning (10236): Verilog HDL Implicit Net warning at singlecore.v(29): created implicit net for "busy1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/singlecore.v Line: 29
Warning (10236): Verilog HDL Implicit Net warning at Modified16.v(267): created implicit net for "Ddin210" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 267
Warning (10222): Verilog HDL Parameter Declaration warning at MemController.v(30): Parameter Declaration in module "MemController" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController.v Line: 30
Warning (10222): Verilog HDL Parameter Declaration warning at MemController4.v(30): Parameter Declaration in module "MemController4" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController4.v Line: 30
Warning (10222): Verilog HDL Parameter Declaration warning at MemController3.v(30): Parameter Declaration in module "MemController3" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController3.v Line: 30
Warning (10222): Verilog HDL Parameter Declaration warning at MemController8.v(30): Parameter Declaration in module "MemController8" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 30
Warning (10222): Verilog HDL Parameter Declaration warning at MemController16.v(30): Parameter Declaration in module "MemController16" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController16.v Line: 30
Info (12127): Elaborating entity "Modified16" for the top level hierarchy
Warning (10034): Output port "LEDR" at Modified16.v(9) has no driver File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
Info (12128): Elaborating entity "PLL" for hierarchy "PLL:PLL1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 39
Info (12128): Elaborating entity "altpll" for hierarchy "PLL:PLL1|altpll:altpll_component" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/PLL.v Line: 91
Info (12130): Elaborated megafunction instantiation "PLL:PLL1|altpll:altpll_component" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/PLL.v Line: 91
Info (12133): Instantiated megafunction "PLL:PLL1|altpll:altpll_component" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/PLL.v Line: 91
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "1"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "20"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=PLL"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/pll_altpll.v
    Info (12023): Found entity 1: PLL_altpll File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/pll_altpll.v Line: 30
Info (12128): Elaborating entity "PLL_altpll" for hierarchy "PLL:PLL1|altpll:altpll_component|PLL_altpll:auto_generated" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altpll.tdf Line: 898
Info (12128): Elaborating entity "clkdiv" for hierarchy "clkdiv:clkdiv1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 49
Info (12128): Elaborating entity "IRAM" for hierarchy "IRAM:IRAM1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 62
Info (12128): Elaborating entity "altsyncram" for hierarchy "IRAM:IRAM1|altsyncram:altsyncram_component" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/IRAM.v Line: 86
Info (12130): Elaborated megafunction instantiation "IRAM:IRAM1|altsyncram:altsyncram_component" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/IRAM.v Line: 86
Info (12133): Instantiated megafunction "IRAM:IRAM1|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/IRAM.v Line: 86
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "IRAM_new_algo.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=YES,INSTANCE_NAME=IRAM"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "256"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "widthad_a" = "8"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_3um1.tdf
    Info (12023): Found entity 1: altsyncram_3um1 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_3um1.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_3um1" for hierarchy "IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_o3d2.tdf
    Info (12023): Found entity 1: altsyncram_o3d2 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_o3d2.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_o3d2" for hierarchy "IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|altsyncram_o3d2:altsyncram1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_3um1.tdf Line: 37
Info (12128): Elaborating entity "sld_mod_ram_rom" for hierarchy "IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_3um1.tdf Line: 38
Info (12130): Elaborated megafunction instantiation "IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_3um1.tdf Line: 38
Info (12133): Instantiated megafunction "IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_3um1.tdf Line: 38
    Info (12134): Parameter "CVALUE" = "00000000"
    Info (12134): Parameter "IS_DATA_IN_RAM" = "1"
    Info (12134): Parameter "IS_READABLE" = "1"
    Info (12134): Parameter "NODE_NAME" = "1230127437"
    Info (12134): Parameter "NUMWORDS" = "256"
    Info (12134): Parameter "SHIFT_COUNT_BITS" = "4"
    Info (12134): Parameter "WIDTH_WORD" = "8"
    Info (12134): Parameter "WIDTHAD" = "8"
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter" for hierarchy "IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_jtag_endpoint_adapter:jtag_signal_adapter" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd Line: 302
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter_impl" for hierarchy "IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_jtag_endpoint_adapter:jtag_signal_adapter|sld_jtag_endpoint_adapter_impl:sld_jtag_endpoint_adapter_impl_inst" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd Line: 232
Info (12128): Elaborating entity "sld_rom_sr" for hierarchy "IRAM:IRAM1|altsyncram:altsyncram_component|altsyncram_3um1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd Line: 828
Info (12128): Elaborating entity "DRAM" for hierarchy "DRAM:DRAM1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 76
Info (12128): Elaborating entity "altsyncram" for hierarchy "DRAM:DRAM1|altsyncram:altsyncram_component" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/DRAM.v Line: 86
Info (12130): Elaborated megafunction instantiation "DRAM:DRAM1|altsyncram:altsyncram_component" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/DRAM.v Line: 86
Info (12133): Instantiated megafunction "DRAM:DRAM1|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/DRAM.v Line: 86
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "DRAM_Init.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=YES,INSTANCE_NAME=Dram"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "256"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "widthad_a" = "8"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_1hm1.tdf
    Info (12023): Found entity 1: altsyncram_1hm1 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_1hm1.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_1hm1" for hierarchy "DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 792
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_rmc2.tdf
    Info (12023): Found entity 1: altsyncram_rmc2 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_rmc2.tdf Line: 28
Info (12128): Elaborating entity "altsyncram_rmc2" for hierarchy "DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|altsyncram_rmc2:altsyncram1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_1hm1.tdf Line: 37
Info (12128): Elaborating entity "sld_mod_ram_rom" for hierarchy "DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_1hm1.tdf Line: 38
Info (12130): Elaborated megafunction instantiation "DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_1hm1.tdf Line: 38
Info (12133): Instantiated megafunction "DRAM:DRAM1|altsyncram:altsyncram_component|altsyncram_1hm1:auto_generated|sld_mod_ram_rom:mgl_prim2" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_1hm1.tdf Line: 38
    Info (12134): Parameter "CVALUE" = "00000000"
    Info (12134): Parameter "IS_DATA_IN_RAM" = "1"
    Info (12134): Parameter "IS_READABLE" = "1"
    Info (12134): Parameter "NODE_NAME" = "1148346733"
    Info (12134): Parameter "NUMWORDS" = "256"
    Info (12134): Parameter "SHIFT_COUNT_BITS" = "4"
    Info (12134): Parameter "WIDTH_WORD" = "8"
    Info (12134): Parameter "WIDTHAD" = "8"
Info (12128): Elaborating entity "MemController8" for hierarchy "MemController8:drammemc" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 99
Warning (10272): Verilog HDL Case Statement warning at MemController8.v(142): case item expression covers a value already covered by a previous case item File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 142
Info (10264): Verilog HDL Case Statement information at MemController8.v(36): all case item expressions in this case statement are onehot File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 36
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(178): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 178
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(178): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 178
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(180): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 180
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(180): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 180
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(182): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 182
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(182): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 182
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(184): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 184
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(184): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 184
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(186): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 186
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(186): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 186
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(188): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 188
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(188): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 188
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(190): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 190
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(190): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 190
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(192): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 192
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(192): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 192
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(201): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 201
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(201): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 201
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(203): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 203
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(203): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 203
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(205): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 205
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(205): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 205
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(207): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 207
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(207): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 207
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(209): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 209
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(209): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 209
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(211): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 211
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(211): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 211
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(213): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 213
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(213): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 213
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(215): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 215
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(215): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 215
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(223): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 223
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(223): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 223
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(225): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 225
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(225): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 225
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(227): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 227
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(227): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 227
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(229): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 229
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(229): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 229
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(231): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 231
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(231): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 231
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(233): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 233
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(233): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 233
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(235): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 235
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(235): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 235
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(237): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 237
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(237): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 237
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(245): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 245
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(245): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 245
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(247): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 247
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(247): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 247
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(249): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 249
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(249): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 249
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(251): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 251
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(251): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 251
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(253): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 253
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(253): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 253
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(255): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 255
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(255): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 255
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(257): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 257
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(257): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 257
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(259): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 259
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(259): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 259
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(267): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 267
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(267): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 267
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(269): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 269
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(269): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 269
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(271): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 271
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(271): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 271
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(273): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 273
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(273): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 273
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(275): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 275
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(275): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 275
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(277): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 277
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(277): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 277
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(279): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 279
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(279): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 279
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(281): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 281
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(281): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 281
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(289): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 289
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(289): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 289
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(291): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 291
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(291): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 291
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(293): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 293
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(293): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 293
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(295): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 295
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(295): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 295
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(297): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 297
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(297): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 297
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(299): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 299
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(299): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 299
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(301): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 301
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(301): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 301
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(303): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 303
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(303): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 303
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(311): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 311
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(311): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 311
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(313): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 313
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(313): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 313
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(315): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 315
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(315): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 315
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(317): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 317
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(317): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 317
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(319): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 319
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(319): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 319
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(321): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 321
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(321): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 321
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(323): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 323
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(323): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 323
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(325): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 325
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(325): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 325
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(333): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 333
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(333): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 333
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(335): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 335
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(335): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 335
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(337): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 337
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(337): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 337
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(339): variable "rden" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 339
Warning (10235): Verilog HDL Always Construct warning at MemController8.v(339): variable "wren" is read inside the Always Construct but isn't in the Always Construct's Event Control File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/MemController8.v Line: 339
Info (12128): Elaborating entity "core" for hierarchy "core:core0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 132
Info (12128): Elaborating entity "Control_Unit" for hierarchy "core:core0|Control_Unit:CU1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 50
Info (12128): Elaborating entity "BUS_MUX" for hierarchy "core:core0|BUS_MUX:BUS_MSelect" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 68
Info (12128): Elaborating entity "lpm_mux" for hierarchy "core:core0|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/BUS_MUX.v Line: 100
Info (12130): Elaborated megafunction instantiation "core:core0|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/BUS_MUX.v Line: 100
Info (12133): Instantiated megafunction "core:core0|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/BUS_MUX.v Line: 100
    Info (12134): Parameter "lpm_size" = "13"
    Info (12134): Parameter "lpm_type" = "LPM_MUX"
    Info (12134): Parameter "lpm_width" = "8"
    Info (12134): Parameter "lpm_widths" = "4"
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_t0d.tdf
    Info (12023): Found entity 1: mux_t0d File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mux_t0d.tdf Line: 23
Info (12128): Elaborating entity "mux_t0d" for hierarchy "core:core0|BUS_MUX:BUS_MSelect|lpm_mux:LPM_MUX_component|mux_t0d:auto_generated" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_mux.tdf Line: 87
Info (12128): Elaborating entity "Pointer_MUX" for hierarchy "core:core0|Pointer_MUX:Pointer_MSelect" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 80
Info (12128): Elaborating entity "lpm_mux" for hierarchy "core:core0|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Pointer_MUX.v Line: 73
Info (12130): Elaborated megafunction instantiation "core:core0|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Pointer_MUX.v Line: 73
Info (12133): Instantiated megafunction "core:core0|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Pointer_MUX.v Line: 73
    Info (12134): Parameter "lpm_size" = "4"
    Info (12134): Parameter "lpm_type" = "LPM_MUX"
    Info (12134): Parameter "lpm_width" = "8"
    Info (12134): Parameter "lpm_widths" = "2"
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_bvc.tdf
    Info (12023): Found entity 1: mux_bvc File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mux_bvc.tdf Line: 23
Info (12128): Elaborating entity "mux_bvc" for hierarchy "core:core0|Pointer_MUX:Pointer_MSelect|lpm_mux:LPM_MUX_component|mux_bvc:auto_generated" File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/lpm_mux.tdf Line: 87
Info (12128): Elaborating entity "Module_Reg" for hierarchy "core:core0|Module_Reg:PCreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 89
Info (12128): Elaborating entity "Module_RP_CP" for hierarchy "core:core0|Module_RP_CP:RPreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 116
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core0|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core0|Module_RegF:MCreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 168
Info (12128): Elaborating entity "ALU" for hierarchy "core:core0|ALU:ALUAC" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 215
Info (12128): Elaborating entity "core" for hierarchy "core:core1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 147
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core1|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 161
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core2|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core3" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 176
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core3|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core4" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 190
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core4|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core5" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 204
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core5|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core6" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 218
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core6|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core7" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 232
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core7|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core8" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 246
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core8|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core9" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 261
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core9|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core10" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 275
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core10|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core11" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 290
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core11|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core12" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 304
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core12|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core13" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 318
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core13|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core14" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 332
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core14|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "core" for hierarchy "core:core15" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 346
Info (12128): Elaborating entity "Module_RegF" for hierarchy "core:core15|Module_RegF:CIDreg" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/core.v Line: 147
Info (12128): Elaborating entity "char7" for hierarchy "char7:C1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 349
Warning (12011): Net is missing source, defaulting to GND
    Warning (12110): Net "iramacq[15]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[14]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[13]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[12]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[11]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[10]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[9]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[8]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "Idin8[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin13[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
Warning (12011): Net is missing source, defaulting to GND
    Warning (12110): Net "dramacq[15]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[14]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[13]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[12]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[11]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[10]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[9]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[8]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[15]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[14]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[13]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[12]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[11]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[10]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[9]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[8]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "Idin8[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin13[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Ddin15[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
Warning (12011): Net is missing source, defaulting to GND
    Warning (12110): Net "dramacq[15]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[14]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[13]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[12]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[11]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[10]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[9]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[8]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[15]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[14]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[13]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[12]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[11]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[10]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[9]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[8]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "Idin8[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin13[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Ddin15[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
Warning (12011): Net is missing source, defaulting to GND
    Warning (12110): Net "dramacq[15]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[14]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[13]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[12]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[11]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[10]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[9]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[8]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[15]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[14]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[13]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[12]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[11]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[10]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[9]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[8]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "Idin8[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin13[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Ddin15[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
Warning (12011): Net is missing source, defaulting to GND
    Warning (12110): Net "dramacq[15]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[14]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[13]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[12]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[11]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[10]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[9]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[8]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[15]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[14]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[13]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[12]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[11]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[10]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[9]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[8]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "Idin8[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin13[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Ddin15[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
Warning (12011): Net is missing source, defaulting to GND
    Warning (12110): Net "dramacq[15]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[14]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[13]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[12]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[11]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[10]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[9]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "dramacq[8]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[15]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[14]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[13]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[12]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[11]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[10]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[9]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "iramacq[8]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 13
    Warning (12110): Net "Idin8[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin8[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin9[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin10[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin11[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin12[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 15
    Warning (12110): Net "Idin13[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin13[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin14[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Idin15[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 16
    Warning (12110): Net "Ddin15[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin15[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin14[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin13[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin12[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin11[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin9[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[7]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[6]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[5]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[4]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[3]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[2]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[1]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
    Warning (12110): Net "Ddin8[0]" is missing source, defaulting to GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 20
Info (11170): Starting IP generation for the debug fabric: alt_sld_fab.
Info (11172): 2021.07.06.03:33:52 Progress: Loading sld17decd59/alt_sld_fab_wrapper_hw.tcl
Info (11172): Alt_sld_fab.alt_sld_fab: SLD fabric agents which did not specify prefer_host were connected to JTAG
Info (11172): Alt_sld_fab: Generating alt_sld_fab "alt_sld_fab" for QUARTUS_SYNTH
Info (11172): Alt_sld_fab: "alt_sld_fab" instantiated alt_sld_fab "alt_sld_fab"
Info (11172): Presplit: "alt_sld_fab" instantiated altera_super_splitter "presplit"
Info (11172): Splitter: "alt_sld_fab" instantiated altera_sld_splitter "splitter"
Info (11172): Sldfabric: "alt_sld_fab" instantiated altera_sld_jtag_hub "sldfabric"
Info (11172): Ident: "alt_sld_fab" instantiated altera_connection_identification_hub "ident"
Info (11172): Alt_sld_fab: Done "alt_sld_fab" with 6 modules, 6 files
Info (11171): Finished IP generation for the debug fabric: alt_sld_fab.
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld17decd59/alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_ident.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_ident File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_ident.sv Line: 33
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_presplit.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_presplit File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_presplit.sv Line: 3
Info (12021): Found 2 design units, including 1 entities, in source file db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd
    Info (12022): Found design unit 1: alt_sld_fab_alt_sld_fab_sldfabric-rtl File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 142
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_sldfabric File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 11
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_splitter.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_splitter File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/ip/sld17decd59/submodules/alt_sld_fab_alt_sld_fab_splitter.sv Line: 3
Info (19000): Inferred 16 megafunctions from design logic
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core0|Control_Unit:CU1|WideOr11_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 20
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified160.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core1|Control_Unit:CU1|WideOr11_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 20
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified161.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core2|Control_Unit:CU1|WideOr11_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 20
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified162.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core3|Control_Unit:CU1|WideOr11_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 20
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified163.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core4|Control_Unit:CU1|WideOr11_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 20
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified164.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core5|Control_Unit:CU1|WideOr11_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 20
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified165.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core6|Control_Unit:CU1|WideOr11_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 20
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified166.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core7|Control_Unit:CU1|WideOr11_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 20
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified167.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core8|Control_Unit:CU1|Selector0_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 17
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified168.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core9|Control_Unit:CU1|Selector0_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 17
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified169.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core10|Control_Unit:CU1|Selector0_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 17
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified1610.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core11|Control_Unit:CU1|Selector0_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 17
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified1611.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core12|Control_Unit:CU1|Selector0_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 17
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified1612.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core13|Control_Unit:CU1|Selector0_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 17
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified1613.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core14|Control_Unit:CU1|Selector0_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 17
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified1614.rtl.mif
    Info (276031): Inferred altsyncram megafunction from the following design logic: "core:core15|Control_Unit:CU1|Selector0_rtl_0"
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 17
        Info (286033): Parameter WIDTHAD_A set to 8
        Info (286033): Parameter NUMWORDS_A set to 256
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter RAM_BLOCK_TYPE set to AUTO
        Info (286033): Parameter INIT_FILE set to FPGAdesign.Modified1615.rtl.mif
Info (278001): Inferred 21 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "core:core0|ALU:ALUAC|Mult0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 27
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core0|ALU:ALUAC|Div0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 29
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core0|ALU:ALUAC|Mod0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 31
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "core:core1|ALU:ALUAC|Mult0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 27
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core1|ALU:ALUAC|Div0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 29
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core1|ALU:ALUAC|Mod0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 31
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "core:core2|ALU:ALUAC|Mult0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 27
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core2|ALU:ALUAC|Div0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 29
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core2|ALU:ALUAC|Mod0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 31
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "core:core3|ALU:ALUAC|Mult0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 27
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core3|ALU:ALUAC|Div0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 29
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core3|ALU:ALUAC|Mod0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 31
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "core:core4|ALU:ALUAC|Mult0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 27
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core4|ALU:ALUAC|Div0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 29
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core4|ALU:ALUAC|Mod0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 31
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "core:core5|ALU:ALUAC|Mult0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 27
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core5|ALU:ALUAC|Div0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 29
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core5|ALU:ALUAC|Mod0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 31
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "core:core6|ALU:ALUAC|Mult0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 27
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core6|ALU:ALUAC|Div0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 29
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core6|ALU:ALUAC|Mod0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 31
Info (12130): Elaborated megafunction instantiation "core:core0|Control_Unit:CU1|altsyncram:WideOr11_rtl_0"
Info (12133): Instantiated megafunction "core:core0|Control_Unit:CU1|altsyncram:WideOr11_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "20"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified160.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_r701.tdf
    Info (12023): Found entity 1: altsyncram_r701 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_r701.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core1|Control_Unit:CU1|altsyncram:WideOr11_rtl_0"
Info (12133): Instantiated megafunction "core:core1|Control_Unit:CU1|altsyncram:WideOr11_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "20"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified161.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_s701.tdf
    Info (12023): Found entity 1: altsyncram_s701 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_s701.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core2|Control_Unit:CU1|altsyncram:WideOr11_rtl_0"
Info (12133): Instantiated megafunction "core:core2|Control_Unit:CU1|altsyncram:WideOr11_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "20"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified162.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_t701.tdf
    Info (12023): Found entity 1: altsyncram_t701 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_t701.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core3|Control_Unit:CU1|altsyncram:WideOr11_rtl_0"
Info (12133): Instantiated megafunction "core:core3|Control_Unit:CU1|altsyncram:WideOr11_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "20"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified163.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_u701.tdf
    Info (12023): Found entity 1: altsyncram_u701 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_u701.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core4|Control_Unit:CU1|altsyncram:WideOr11_rtl_0"
Info (12133): Instantiated megafunction "core:core4|Control_Unit:CU1|altsyncram:WideOr11_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "20"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified164.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_v701.tdf
    Info (12023): Found entity 1: altsyncram_v701 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_v701.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core5|Control_Unit:CU1|altsyncram:WideOr11_rtl_0"
Info (12133): Instantiated megafunction "core:core5|Control_Unit:CU1|altsyncram:WideOr11_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "20"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified165.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_0801.tdf
    Info (12023): Found entity 1: altsyncram_0801 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_0801.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core6|Control_Unit:CU1|altsyncram:WideOr11_rtl_0"
Info (12133): Instantiated megafunction "core:core6|Control_Unit:CU1|altsyncram:WideOr11_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "20"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified166.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_1801.tdf
    Info (12023): Found entity 1: altsyncram_1801 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_1801.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0"
Info (12133): Instantiated megafunction "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "20"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified167.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_2801.tdf
    Info (12023): Found entity 1: altsyncram_2801 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0"
Info (12133): Instantiated megafunction "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "17"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified168.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_9801.tdf
    Info (12023): Found entity 1: altsyncram_9801 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0"
Info (12133): Instantiated megafunction "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "17"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified169.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_a801.tdf
    Info (12023): Found entity 1: altsyncram_a801 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0"
Info (12133): Instantiated megafunction "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "17"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified1610.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_i901.tdf
    Info (12023): Found entity 1: altsyncram_i901 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0"
Info (12133): Instantiated megafunction "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "17"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified1611.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_j901.tdf
    Info (12023): Found entity 1: altsyncram_j901 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0"
Info (12133): Instantiated megafunction "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "17"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified1612.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_k901.tdf
    Info (12023): Found entity 1: altsyncram_k901 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0"
Info (12133): Instantiated megafunction "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "17"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified1613.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_l901.tdf
    Info (12023): Found entity 1: altsyncram_l901 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0"
Info (12133): Instantiated megafunction "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "17"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified1614.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_m901.tdf
    Info (12023): Found entity 1: altsyncram_m901 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0"
Info (12133): Instantiated megafunction "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "17"
    Info (12134): Parameter "WIDTHAD_A" = "8"
    Info (12134): Parameter "NUMWORDS_A" = "256"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "AUTO"
    Info (12134): Parameter "INIT_FILE" = "FPGAdesign.Modified1615.rtl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_n901.tdf
    Info (12023): Found entity 1: altsyncram_n901 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "core:core0|ALU:ALUAC|lpm_mult:Mult0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 27
Info (12133): Instantiated megafunction "core:core0|ALU:ALUAC|lpm_mult:Mult0" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 27
    Info (12134): Parameter "LPM_WIDTHA" = "8"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "16"
    Info (12134): Parameter "LPM_WIDTHR" = "16"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_4et.tdf
    Info (12023): Found entity 1: mult_4et File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 29
Info (12130): Elaborated megafunction instantiation "core:core0|ALU:ALUAC|lpm_divide:Div0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 29
Info (12133): Instantiated megafunction "core:core0|ALU:ALUAC|lpm_divide:Div0" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 29
    Info (12134): Parameter "LPM_WIDTHN" = "8"
    Info (12134): Parameter "LPM_WIDTHD" = "8"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_hlm.tdf
    Info (12023): Found entity 1: lpm_divide_hlm File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/lpm_divide_hlm.tdf Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file db/sign_div_unsign_fkh.tdf
    Info (12023): Found entity 1: sign_div_unsign_fkh File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/sign_div_unsign_fkh.tdf Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_i4f.tdf
    Info (12023): Found entity 1: alt_u_div_i4f File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/alt_u_div_i4f.tdf Line: 27
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_7pc.tdf
    Info (12023): Found entity 1: add_sub_7pc File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/add_sub_7pc.tdf Line: 23
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_8pc.tdf
    Info (12023): Found entity 1: add_sub_8pc File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/add_sub_8pc.tdf Line: 23
Info (12130): Elaborated megafunction instantiation "core:core0|ALU:ALUAC|lpm_divide:Mod0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 31
Info (12133): Instantiated megafunction "core:core0|ALU:ALUAC|lpm_divide:Mod0" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/ALU.v Line: 31
    Info (12134): Parameter "LPM_WIDTHN" = "8"
    Info (12134): Parameter "LPM_WIDTHD" = "8"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_kdm.tdf
    Info (12023): Found entity 1: lpm_divide_kdm File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/lpm_divide_kdm.tdf Line: 25
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following RAM node(s):
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a3" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 95
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a4" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 115
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a5" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 135
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a6" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 155
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a7" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 175
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a8" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 195
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a9" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 215
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a10" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 235
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a11" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 255
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a12" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 275
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a13" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 295
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a14" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 315
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a15" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 335
        Warning (14320): Synthesized away node "core:core15|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_n901:auto_generated|ram_block1a16" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_n901.tdf Line: 355
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a3" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 95
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a4" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 115
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a5" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 135
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a6" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 155
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a7" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 175
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a8" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 195
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a9" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 215
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a10" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 235
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a11" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 255
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a12" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 275
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a13" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 295
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a14" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 315
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a15" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 335
        Warning (14320): Synthesized away node "core:core14|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_m901:auto_generated|ram_block1a16" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_m901.tdf Line: 355
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a3" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 95
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a4" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 115
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a5" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 135
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a6" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 155
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a7" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 175
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a8" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 195
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a9" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 215
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a10" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 235
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a11" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 255
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a12" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 275
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a13" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 295
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a14" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 315
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a15" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 335
        Warning (14320): Synthesized away node "core:core13|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_l901:auto_generated|ram_block1a16" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_l901.tdf Line: 355
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a3" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 95
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a4" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 115
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a5" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 135
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a6" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 155
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a7" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 175
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a8" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 195
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a9" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 215
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a10" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 235
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a11" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 255
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a12" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 275
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a13" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 295
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a14" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 315
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a15" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 335
        Warning (14320): Synthesized away node "core:core12|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_k901:auto_generated|ram_block1a16" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_k901.tdf Line: 355
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a3" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 95
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a4" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 115
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a5" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 135
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a6" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 155
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a7" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 175
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a8" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 195
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a9" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 215
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a10" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 235
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a11" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 255
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a12" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 275
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a13" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 295
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a14" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 315
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a15" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 335
        Warning (14320): Synthesized away node "core:core11|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_j901:auto_generated|ram_block1a16" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_j901.tdf Line: 355
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a3" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 95
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a4" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 115
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a5" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 135
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a6" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 155
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a7" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 175
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a8" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 195
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a9" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 215
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a10" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 235
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a11" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 255
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a12" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 275
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a13" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 295
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a14" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 315
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a15" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 335
        Warning (14320): Synthesized away node "core:core10|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_i901:auto_generated|ram_block1a16" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_i901.tdf Line: 355
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a3" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 95
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a4" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 115
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a5" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 135
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a6" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 155
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a7" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 175
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a8" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 195
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a9" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 215
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a10" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 235
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a11" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 255
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a12" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 275
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a13" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 295
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a14" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 315
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a15" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 335
        Warning (14320): Synthesized away node "core:core9|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_a801:auto_generated|ram_block1a16" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_a801.tdf Line: 355
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a3" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 95
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a4" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 115
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a5" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 135
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a6" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 155
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a7" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 175
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a8" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 195
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a9" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 215
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a10" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 235
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a11" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 255
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a12" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 275
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a13" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 295
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a14" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 315
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a15" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 335
        Warning (14320): Synthesized away node "core:core8|Control_Unit:CU1|altsyncram:Selector0_rtl_0|altsyncram_9801:auto_generated|ram_block1a16" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_9801.tdf Line: 355
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a0" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 35
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 55
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 75
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a3" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 95
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a4" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 115
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a5" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 135
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a6" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 155
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a7" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 175
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a8" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 195
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a9" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 215
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a12" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 275
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a13" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 295
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a14" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 315
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a15" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 335
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a16" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 355
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a17" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 375
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a18" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 395
        Warning (14320): Synthesized away node "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ram_block1a19" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 415
Info (270001): Converted 7 DSP block slices
    Info (270002): Used 4 DSP blocks before DSP block balancing
        Info (270003): Used 7 DSP block slices in "Simple Multiplier (9-bit)" mode implemented in approximately 4 DSP blocks
    Info (270013): Converted the following 7 DSP block slices to logic elements
        Info (270006): DSP block slice in "Simple Multiplier (9-bit)" mode with output node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270004): DSP block output node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270005): DSP block multiplier node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_mult1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 36
        Info (270006): DSP block slice in "Simple Multiplier (9-bit)" mode with output node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270004): DSP block output node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270005): DSP block multiplier node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_mult1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 36
        Info (270006): DSP block slice in "Simple Multiplier (9-bit)" mode with output node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270004): DSP block output node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270005): DSP block multiplier node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_mult1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 36
        Info (270006): DSP block slice in "Simple Multiplier (9-bit)" mode with output node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270004): DSP block output node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270005): DSP block multiplier node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_mult1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 36
        Info (270006): DSP block slice in "Simple Multiplier (9-bit)" mode with output node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270004): DSP block output node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270005): DSP block multiplier node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_mult1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 36
        Info (270006): DSP block slice in "Simple Multiplier (9-bit)" mode with output node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270004): DSP block output node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270005): DSP block multiplier node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_mult1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 36
        Info (270006): DSP block slice in "Simple Multiplier (9-bit)" mode with output node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270004): DSP block output node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
            Info (270005): DSP block multiplier node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|mac_mult1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 36
    Info (270002): Used 0 DSP blocks after DSP block balancing
Info (12130): Elaborated megafunction instantiation "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 36
Info (12133): Instantiated megafunction "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 36
    Info (12134): Parameter "MULT_REPRESENTATION_A" = "UNSIGNED"
    Info (12134): Parameter "MULT_REPRESENTATION_B" = "UNSIGNED"
    Info (12134): Parameter "MULT_PIPELINE" = "0"
    Info (12134): Parameter "MULT_CLOCK" = "NONE"
    Info (12134): Parameter "MULT_CLEAR" = "NONE"
    Info (12134): Parameter "MULT_INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MULT_INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "dataa_width" = "8"
    Info (12134): Parameter "datab_width" = "8"
    Info (12134): Parameter "output_width" = "16"
    Info (12134): Parameter "dataa_clock" = "NONE"
    Info (12134): Parameter "datab_clock" = "NONE"
    Info (12134): Parameter "signa_clock" = "NONE"
    Info (12134): Parameter "signb_clock" = "NONE"
    Info (12134): Parameter "output_clock" = "NONE"
    Info (12134): Parameter "dataa_clear" = "NONE"
    Info (12134): Parameter "datab_clear" = "NONE"
    Info (12134): Parameter "signa_clear" = "NONE"
    Info (12134): Parameter "signb_clear" = "NONE"
    Info (12134): Parameter "output_clear" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/mac_mult_vvg1.tdf
    Info (12023): Found entity 1: mac_mult_vvg1 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mac_mult_vvg1.tdf Line: 25
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_nrl.tdf
    Info (12023): Found entity 1: mult_nrl File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 29
Info (12130): Elaborated megafunction instantiation "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
Info (12133): Instantiated megafunction "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_out:mac_out2" with the following parameter: File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_4et.tdf Line: 45
    Info (12134): Parameter "OPERATION_MODE" = "OUTPUT_ONLY"
    Info (12134): Parameter "dataa_width" = "16"
    Info (12134): Parameter "datab_width" = "0"
    Info (12134): Parameter "datac_width" = "0"
    Info (12134): Parameter "datad_width" = "0"
    Info (12134): Parameter "output_width" = "16"
    Info (12134): Parameter "signa_clock" = "NONE"
    Info (12134): Parameter "signb_clock" = "NONE"
    Info (12134): Parameter "addnsub0_clock" = "NONE"
    Info (12134): Parameter "addnsub1_clock" = "NONE"
    Info (12134): Parameter "zeroacc_clock" = "NONE"
    Info (12134): Parameter "first_adder0_clock" = "NONE"
    Info (12134): Parameter "first_adder1_clock" = "NONE"
    Info (12134): Parameter "output_clock" = "NONE"
    Info (12134): Parameter "signa_clear" = "NONE"
    Info (12134): Parameter "signb_clear" = "NONE"
    Info (12134): Parameter "addnsub0_clear" = "NONE"
    Info (12134): Parameter "addnsub1_clear" = "NONE"
    Info (12134): Parameter "zeroacc_clear" = "NONE"
    Info (12134): Parameter "first_adder0_clear" = "NONE"
    Info (12134): Parameter "first_adder1_clear" = "NONE"
    Info (12134): Parameter "output_clear" = "NONE"
    Info (12134): Parameter "signa_pipeline_clock" = "NONE"
    Info (12134): Parameter "signb_pipeline_clock" = "NONE"
    Info (12134): Parameter "addnsub0_pipeline_clock" = "NONE"
    Info (12134): Parameter "addnsub1_pipeline_clock" = "NONE"
    Info (12134): Parameter "zeroacc_pipeline_clock" = "NONE"
    Info (12134): Parameter "signa_pipeline_clear" = "NONE"
    Info (12134): Parameter "signb_pipeline_clear" = "NONE"
    Info (12134): Parameter "addnsub0_pipeline_clear" = "NONE"
    Info (12134): Parameter "addnsub1_pipeline_clear" = "NONE"
    Info (12134): Parameter "zeroacc_pipeline_clear" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/mac_out_ov82.tdf
    Info (12023): Found entity 1: mac_out_ov82 File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mac_out_ov82.tdf Line: 23
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following LCELL buffer node(s):
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[1]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[1]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[1]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[1]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[1]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[1]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le7a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 46
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le8a[1]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 47
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following LCELL buffer node(s):
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core6|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core5|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core4|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core3|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core2|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core1|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le4a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 43
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le5a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 44
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
        Warning (14320): Synthesized away node "core:core0|ALU:ALUAC|lpm_mult:Mult0|mult_4et:auto_generated|alt_mac_mult:mac_mult1|mac_mult_vvg1:auto_generated|mult_nrl:mult1|le6a[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/mult_nrl.tdf Line: 45
Warning (12241): 3 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (13014): Ignored 434 buffer(s)
    Info (13016): Ignored 56 CARRY_SUM buffer(s)
    Info (13019): Ignored 378 SOFT buffer(s)
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "LEDR[0]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[1]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[2]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[3]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[4]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[5]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[6]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[7]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[8]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[9]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[10]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[11]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[12]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[13]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[14]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[15]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[16]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
    Warning (13410): Pin "LEDR[17]" is stuck at GND File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 9
Info (286031): Timing-Driven Synthesis is running on partition "Top"
Info (17049): 882 registers lost all their fanouts during netlist optimizations.
Info (17036): Removed 5 MSB VCC or GND address nodes from RAM block "core:core7|Control_Unit:CU1|altsyncram:WideOr11_rtl_0|altsyncram_2801:auto_generated|ALTSYNCRAM" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/db/altsyncram_2801.tdf Line: 255
Info (144001): Generated suppressed messages file C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/output_files/FPGAdesign.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 16 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[0]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[10]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[11]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[12]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[13]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[14]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
    Warning (15610): No output dependent on input pin "SW[15]" File: C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/Modified16.v Line: 7
Info (21057): Implemented 5712 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 22 input pins
    Info (21059): Implemented 84 output pins
    Info (21061): Implemented 5422 logic cells
    Info (21064): Implemented 182 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 1258 warnings
    Info: Peak virtual memory: 4960 megabytes
    Info: Processing ended: Tue Jul 06 03:34:20 2021
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:01:02


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/inesh/Documents/FPGA-processor-design-dev/FPGA-processor-design-dev/src/output_files/FPGAdesign.map.smsg.


