\documentclass[a4paper,11pt]{article}

\usepackage{graphicx}
\usepackage[ansinew]{inputenc}
\usepackage[spanish]{babel}
\usepackage{multirow}
\usepackage{fancyhdr}
\usepackage{url}

\title{66:20 Organización de Computadoras\\
       Práctica 3: Memoria Cache}
\author{}
\sloppy
\date{}

\begin{document}

\maketitle
\thispagestyle{empty} 

\begin{enumerate}
\item Se brinda a continuación una serie de referencias a memoria, dadas como direcciones de palabras: 2, 3, 11, 16, 21, 13, 64, 48, 19, 11, 3, 22, 4, 27, 6 y 11. Suponer una memoria caché de correspondencia directa con 16 bloques de una palabra inicialmente vacíos. Rotular cada referencia de la lista como ``acierto''(\textit{hit}) o ``desacierto'' (\textit{miss}) y mostrar el contenido final de la caché.


\item Usando la serie de referencias dadas en el ejercicio anterior, mostrar los aciertos y desaciertos y el contenido final de la memoria caché para una organización de correspondencia directa con bloques de cuatro palabras y un tamaño total de 16 palabras.


\item Suponer que se tienen dos computadoras idénticas A y B, salvo por su organización de memoria caché. Se pide la escritura de dos códigos de manera tal que se cumpla que el primer código se ejecute mucho más rápido en la máquina A que en la B, y que el segundo código se ejecute mucho más rápido en la máquina B que en la A.

Datos:

\begin{itemize}
\item Cachés unificadas.
\item El tiempo de escritura de una palabra de 32 bits en memoria principal es igual a 5 tiempos de acierto en memoria caché.
\item Penalidad de desacierto = 10 tiempos de acierto. 
\item Caché A: 128 conjuntos, dos elementos por conjunto, bloque de 32 bytes, \textit{write through} y \textit{no-write allocate}.
\item Caché B: 256 conjuntos, un elemento por conjunto, bloque de 32 bytes, \textit{write back} y \textit{write allocate}.
\end{itemize}


\item Dado el siguiente pseudocódigo:

\small
\begin{verbatim}
    int array[10000,100000];

    para cada elemento array[i][j]
        array[i][j] = array[i][j]*2;
\end{verbatim}
\normalsize

Escribir dos programas en C que implementen este algoritmo: uno debe acceder los elementos del array recorriéndolo por filas (\textit{row-major order}) y el otro debe accederlos reocrriédolo por columnas (\textit{column-major order}). Compare los tiempos de ejecución de los dos programas. ¿Cómo explica los resultados obtenidos en base al impacto que el código ha producido en la jerarquía de memoria?


\item Suponer dos memorias cachés: C1 es una organización de correspondencia directa con 16 bloques de una palabra y C2 es una organización de correspondencia directa con bloques de cuatro palabras y un tamaño total de 16 palabras. Suponer una penalidad de desacierto para C1 de 8 ciclos de reloj de \textit{bus} y una penalidad de desacierto para C2 de 11 ciclos de reloj de \textit{bus}. Suponiendo que las cachés están inicalmente vacías, encontrar una secuencia de referencias para la cual C2 tenga una tasa de desaciertos (\textit{miss rate}) más baja pero pase más ciclos de reloj en desaciertos de caché que C1. Usar direcciones de palabras.

\item Para una computadora con CPU MIPS R2000 y memoria caché de 16-KB con asociatividad de grado 4 y línea de 16 bytes:

\begin{enumerate}
\item Calcular el número de bits de \textit{tag}, \textit{índice} y \textit{offset}.
\item Dibujar un esquema detallado de la memoria caché (numerar los conjuntos desde 0 en adelante).
\item Dar la dirección (en hexadecimal) correspondiente a cada uno de los siguientes datos y ubicarlos en el esquema del ítem b:
\begin{enumerate}
\item A y B son datos de un mismo bloque de memoria que mapean en el conjunto número 7.
\item C y D son datos de distintos bloques de memoria que mapean en el conjunto número 255.
\item E y F son datos que pertenecen a los bloques de memoria principal siguientes a C y D, respectivamente.
\item G es un dato separado en 1-MB de distancia respecto a B. 
\end{enumerate}
\end{enumerate}


\item Dar una secuencia de 5 direcciones de memoria distintas generadas por una CPU MIPS con memoria caché, de manera tal que se cumpla con lo siguiente:

\begin{itemize}
\item La segunda dirección es acierto.
\item La tercera mapea en un conjunto distinto al correspondiente a la primera.
\item La quinta es desacierto.
\end{itemize}

Las direcciones se deben dar en hexadecimal. La memoria caché es de 8-KB, asociativa de grado 2 y bloque de 16 bytes. No se pueden hacer hipótesis acerca del contenido previo de la caché. Justificar su respuesta.


\item Para el siguiente código:

\small
\begin{verbatim}
        add $t2, $0, $0
loop:   sll $t1, $t2, 2
        sw $t2, array($t1)
        addi $t2, $t2, 1
        slti $t3, $t2, 12
        bgtz $t3, loop
        ori $v0, $0, 10
        syscall

.data
.align 5
array:  .word 0, 1, 2, 3, 4, 5, ...
\end{verbatim}
\normalsize

\begin{enumerate}
\item Calcular el CPI promedio.
\item Calcular el promedio de accesos a memoria por instrucción.
\item Calular la tasa de desaciertos.
\end{enumerate}

Datos: caché de 8-KB, de 2 vías asociativa por conjunto, unificada, con bloque de 32 bytes y reemplazo LRU. Aclare las hipótesis que utilice.

\item Para una computadora con CPU MIPS R2000 y memoria caché de 512 bytes con asociatividad de grado 2 y línea de 16 bytes.

\begin{enumerate}
\item Calcular el número de bits de \textit{tag}, \textit{índice} y \textit{offset}.
\item Dibujar un esquema detallado y completo de la memoria caché (área de datos y \textit{tags}). Numerar los conjuntos desde 0 en adelante.
\item Ubicar en el dibujo a cada uno de los siguientes datos (bytes) dados por su dirección, y dar y ubicar en el área de \textit{tags}, a los \textit{tags} correspondientes.

\begin{center}
\begin{tabular}{cc}
Dato        &   Dirección       \\
\tt A	    &   \tt 0xffffff00  \\
\tt B	    &   \tt 0xffffff04  \\
\tt C	    &   \tt 0xcccccc08  \\
\tt D	    &   \tt 0xffffff1a  \\
\tt E	    &   \tt 0xffffff70  \\
\tt F	    &   \tt 0xffffffff  \\
\end{tabular}
\end{center}

\end{enumerate}

Justifique todas sus respuestas y muestre sus cálculos.


  \item %Ejercicio 1
	
	Supongamos tener 3 computadoras con las siguientes configuraciones de
	memoria caché: (C1) DM, (C2) 2WSA y (C3) FA (i.e completamente
	asociativo). En todos los casos, se trata de sistemas de alojamiento
	unificados, en donde la capacidad es de 8 líneas de 32 bit cada una,
	con reemplazo LRU. 
\begin{center}
	\begin{small}
	\begin{verbatim}

   # Benchmark B0                 # Benchmark B1
      li    t1, 100                  li t1, 100
loop: lw    t2, 1024(zero)     loop: lw t2, 1028(zero)
      subu  t1, t1, 1                subu t1, t1, 1
      bnez  t1, loop                 bnez t1, loop
   \end{verbatim}
  \end{small}

  \begin{small}
  \begin{verbatim}
	 
	 # Benchmark B2                 # Benchmark B3             # Benchmark B4
      li    t1, 100                  li t1, 100                 li t1, 100
loop: lw    t2, 1028(zero)     loop: lw t2, 1028(zero)    loop: lw t2, 1028(zero)
      lw    t2, 1032(zero)           lw t2, 1032(zero)          lw t2, 1032(zero)
      subu  t1, t1, 1                lw t2, 1036(zero)          lw t2, 1036(zero)
      bnez  t1, loop                 subu t1, t1, 1             lw t2, 1040(zero)
                                     bnez t1, loop              subu t1, t1, 1
                                                                bnez t1, loop
	\end{verbatim}
	\end{small}
\end{center}
	Suponiendo que todos los \emph{benchmarks} comienzan con la primera	ins-\\trucción en la dirección de memoria nula,

	\begin{enumerate}
	\item	?`Cuál es el \emph{benchmark} con mejor desempeño en el caché C1?

	\item	?`Cuáles de 0\% 25\% 50\% 75\% 100\% representa mejor la
		tasa de acierto para B1+C1?

	\item	?`Qué caché tiene mejor tasa de acierto con B3?

	\item	?`Cuál caché, logra una tasa de acierto nula con B4? Elegir
		uno de C1, C2, C3, o ninguno.
	\end{enumerate}


%RESPUESTA
%				DM				2WSA				FA			
%	B0		4+1				4+1					4+1				
% B1		4+(99*2)	4+1					4+1
%	B2		5+(99*4)	5+2					5+2
% B3		6+(99*6)	MUCHO				6+3
% B4		7+(99*8)	1/7 HIT			TRASHING

  \item %Ejercicio 2
 	Para la siguiente jerarquía de memoria:
		
	
	
	\underline{Microprocesador:} 1Ghz.\\
		\underline{CPI (sin accesos a memoria):} 0,7\\
		\underline{Del total de instrucciones:} 20\% son LECTURAS,\\ 5\% son ESCRITURAS.\\
		\underline{L1 Instrucciones:} Direct Mapped, 32Kb de Tamaño, 32 bytes por bloque. Write Back.
  2\% de tasa de miss. Tiempo de hit despreciable.\\                   
		\underline{L1 Datos:}  Direct Mapped. 32Kb de Tamaño. 32 bytes por bloque. Write Through.
                    5\% de tasa de miss. Tiempo de hit despreciable.\\
		\underline{L2:}   512Kb de Tamaño. Write Back. 15ns de tiempo de hit.
         80\% de tasa de hit. 32 bytes por bloque. 50\% de bloques en estado dirty.\\
		\underline{Memoria Principal:} 40ns de latencia. Ancho de bus 64bits. Clock de memoria principal 5ns.
		                               200Mhz de Ancho de banda.
	
	\begin{figure}[h]
		\centering
			\includegraphics[scale=0.4]{./gfx/jerarquia.png}
		\label{fig:jerarquia}
	\end{figure}
	
	\begin{itemize}
	\item ¿Cuál es el tiempo promedio de acceso a memoria para leer una instrucción?
	\item ¿Cuál es el tiempo promedio de acceso a memoria para leer un dato?
	\item ¿Cuál es el tiempo promedio de acceso a memoria para escribir un dato?
	\item ¿Cuál es el CPI promedio, teniendo en cuenta los accesos a memoria?

\end{itemize}
	
  %respuesta
  %T_acceso_mem_principal = 40ns + 5ns*(32bytes/64bits) = 60
  
  %a)Tiempo_promedio_lectura_instrucciones = Hit_rate * Hit_penalty + Miss_rate * Miss_penalty
  % = 98%*0 + 2% * ( Hit_rate_l2 * Hit_penalty_l2 + Miss_rate_l2 * Miss_penalty_l2) =
  % = 2% * (15ns + 20% * (60ns + 50% * 60ns)) = 0.66 ns
	
	%b) Tiempo_promedio_lectura_datos = Hit_rate * Hit_penalty + Miss_rate * Miss_penalty =
	% = 95% * 0 + 5% * ( Hit_rate_l2 * Hit_penalty_l2 + Miss_rate_l2 * Miss_penalty_l2) =
	% = 5% * ( 15ns + 20% * (60ns + 50% * 60ns)) = 1,65 ns
	
	%c)
	%Hay que tener en cuenta que la caché L1 de datos es de tipo write-through lo que implica que   
	%siempre que se escribe un dato, también se lo actualiza en  L2.
	%
	% Tiempo_promedio_escritura_datos = 0ns + 15ns + 20% * (50% * 60ns) = 21ns
	
	%d)
	% CPI = CPI_original + (TP_lectura_instrucciones + Tp_lectura_datos * % Lecturas * 
	%			TP_escritura_datos * %Escrituras) * 1ck/ns =
	% = 0,7 + (66ns + 1,65ns * 20% + 21ns * 5%) * 1 ck/ns = 2,74 ck/ins
  
  
\item	%Ejercicio 3
	Para este problema, asumir que se tiene un procesador con un caché	conectado a memoria principal via un bus. Un caché hit toma 1 ciclo.
	
	Luego de un miss, un bloque se transfiere desde memoria principal sobre
	el bus.
	
	El fetch del bloque no se inicia hasta que comienza el ciclo siguiente
	al del miss.
	
	Una transacción en el bus consiste de un ciclo para enviar la dirección
	de memoria, 4 ciclos de idle time para el acceso a memoria principal, y
	luego un ciclo para transferir cada word del bloque desde memoria
	principal hacia el caché.

	Asumir que el procesador continúa la ejecución sólo después de que el
	último word del bloque ha sido transferido.

	En otras palabras, si el tamaño de bloque es B words (32 bits/word),
	un caché miss costará 1+1+4+B ciclos.
	
	El cuadro \ref{tbl:B_vs_m} muestra el miss rate promedio del caché para un
	caché de 1MB para varios tamaños de bloques.

	\begin{table}[h]
	\begin{center}
	\begin{tabular}{c|c}
	B [words] & m [\%]  \\
	\hline
	1  & 3.4  \\
	4  & 1.1  \\
	8  & 0.43 \\
	16 & 0.28 \\
	32 & 0.19 \\
	\end{tabular}
	\caption{Tamaño de bloque (B) vs. Miss rate (m)}
	\label{tbl:B_vs_m}
	\end{center}
	\end{table}

	\begin{enumerate}
	\item	Escribir una expresión para el tiempo promedio de acceso a
		memoria, en términos de $m$ y $B$.

%% Rta: Tacc = 1 + m x (5+B)

	\item	¿Qué tamaño de bloque otorga el mejor tiempo promedio de
		acceso a memoria?

%% Rta: B = 8

	\item	Si la contención por el acceso al bus agrega 3 ciclos al tiempo
		de acceso a memoria principal, ¿qué tamaño de bloque otorga el
		mejor tiempo promedio de acceso a memoria?

%% Rta: Tacc = 1 + m x (8+B); B = 16

	\item	Si el ancho del bus se cuadruplica a 128 bits, reduciendo el
		tiempo que toma la tranferencia del bloque (dentro de la
		transacción en el bus) a un 25\% del valor original, ¿cuál
		es el tamaño de bloque óptimo?

		Asumir que como mínimo se requiere 1 ciclo para la tranferencia,
		y no incluir los ciclos de contención mencionados en el item
		anterior.

%% Rta: Tacc = 1 + m x (5 + roundup[B/4]); B = 32
	\end{enumerate}
	
	\item %Ejercicio 4
	
	Para cada uno de los siguientes puntos, elegir la respuesta correcta
	justificando su elección (la respuesta siempre se toma como erronea si
	no está debidamente justificada)

	\begin{enumerate}
	\item	Si el acceso a caché requiere un ciclo de reloj y cada caché
		miss produce un \emph{stall} de 5 ciclos adicionales, ¿cuál de
		los siguientes \emph{caché hit rates} se acerca más a lograr un
		acceso promedio a memoria de 2 ciclos?

		\begin{enumerate}
		\item	$75\%$
		\item	$80\%$
		\item	$83\%$
		\item	$86\%$
		\item	$98\%$
		\end{enumerate}

%% Rta: Tacc = 2 ciclos = (1 ciclo acc caché) + (1- hit rate) (5 ciclos x stall)
%%      => hit rate = 80%
	
	\item	LRU es una estrategia de reemplazo en cachés efectiva
		principalmente debido a que los programas \ldots

		\begin{enumerate}
		\item	\ldots exhiben localidad de referencias a memoria
		\item	\ldots usualmente trabajan en regiones de memoria
			pequeñas
		\item	\ldots leen datos más frecuentemente de lo que los
			escriben
		\end{enumerate}

%% Rta: (1) Localidad implica que la probabilidad de acceder a una posición de
%% memoria decrezca a medida que pasa el tiempo del último acceso. Eligiendo
%% reemplazar posiciones de memoria que no han sido utilizadas por el tiempo
%% más largo, la estrategia Least-recently-used debería reemplazar las
%% posiciones de memoria con la menor probabilidad de ser accedidas en el
%% futuro.

	\item	Si incrementar el tamaño de bloque de un caché mejora su
		performance, esto se debe principalmente a que los programas 
		\ldots

		\begin{enumerate}
		\item	\ldots exhiben localidad de referencias a memoria
		\item	\ldots usualmente trabajan en regiones de memoria
			pequeñas
		\item	\ldots leen datos más frecuentemente de lo que los
			escriben
		\end{enumerate}

%% Rta: (1) Incrementar el tamaño de bloque significa que más palabras son traidas
%% para llenar la línea de caché luego de un miss en una posición de memoria
%% particular. Si esto lleva a mejorar la performance, entonces los words más
%% cercanos en el bloque deberían haber sido accedidos por el programa a
%% posteriori, es decir, el programa excibe localidad.

	\item	Dado el siguiente programa:
		\begin{small}
		\begin{verbatim}
		int a[1000];
		size_t i;
		for(i=0; i<1000; i++)
		        for(j=0; j<1000; j++)
		                a[i]=a[i]+1;
		\end{verbatim}
		\end{small}

		Cuando es compilado con todas las optimizaciones apagadas y
		corrido en un procesador con un caché de datos de 1KB, 4 words
		por línea, write-back y fully-associative, ¿cuál es
		aproximadamente el miss rate que presenta este caché?

		(asumir int = size\_t = word = 32 bits)

		\begin{enumerate}
		\item	$0.0125\%$
		\item	$0.025\%$
		\item	$0.05\%$
		\item	$0.1\%$
		\item	$5\%$
		\item	$12.5\%$
		\end{enumerate} 

%% Rta: (1) Se recorre el array de forma secuencial, y por cada elemento, se
%% accede 2000 veces (1000 RD + 1000 WR) de forma consecutiva. El primer elemento
%% de la línea provoca un miss, y luego los otros 3 elementos provocan todos hits
%% (por entrar 3 elementos por línea). Por lo tanto cada 4 elementos tengo 1 miss
%% y 8000 accesos, lo que da MR = 1/8000 = 0.0125%

	\item	En un procesador de un ciclo por instrucción ($CPI_{exec}$) con
		un caché de instrucciones, el miss rate de dicho caché es del
		$5\%$. Realizar el fetch de una línea de caché desde memoria
		principal toma 8 ciclos. Despreciando los caches misses de datos,
		¿cuál es el CPI promedio aproximado?

		\begin{enumerate}
		\item	$0.45\%$
		\item	$0.714\%$
		\item	$1.4\%$
		\item	$1.8\%$
		\item	$2.22\%$
		\end{enumerate}

	%% Rta: (C) CPIef = CPIexec + MP x MR = 1 + 8 ciclos/miss x 0.05 = 1.4
	\end{enumerate}

    
\end{enumerate}

\end{document}


