Partition Merge report for MC68K
Tue Nov 26 10:18:29 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Warnings
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Tue Nov 26 10:18:29 2024           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                   ; MC68K                                           ;
; Top-level Entity Name           ; MC68K                                           ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; N/A                                             ;
; Total registers                 ; 1313                                            ;
; Total pins                      ; 224                                             ;
; Total virtual pins              ; 16                                              ;
; Total block memory bits         ; 2,494,656                                       ;
; Total DSP Blocks                ; 0                                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1                                               ;
; Total DLLs                      ; 0                                               ;
+---------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                                                                                ;
+----------------------------------------------------------+----------------+-------------------+------------------------+----------------------------------------------------------+
; Partition Name                                           ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents                                       ;
+----------------------------------------------------------+----------------+-------------------+------------------------+----------------------------------------------------------+
; Top                                                      ; User-created   ; Source File       ; Source File            ;                                                          ;
; I2C_AV_Config:I2C_Configure_Audio_Chip                   ; User-created   ; Source File       ; Source File            ; I2C_AV_Config:I2C_Configure_Audio_Chip                   ;
; M68kDramController_Verilog:inst1                         ; User-created   ; Source File       ; Source File            ; Dram:b2v_inst2|M68kDramController_Verilog:inst1          ;
; buffer_system:buffer_system_inst                         ; User-created   ; Post-Synthesis    ; Post-Synthesis         ; buffer_system:buffer_system_inst                         ;
; midway8080_memory_adapter:midway8080_memory_adapter_inst ; User-created   ; Source File       ; Source File            ; midway8080_memory_adapter:midway8080_memory_adapter_inst ;
; sld_hub:auto_hub                                         ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub                                         ;
; hard_block:auto_generated_inst                           ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst                           ;
+----------------------------------------------------------+----------------+-------------------+------------------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Warnings                                                                                                              ;
+-------------------------------------------------------------------------------------+----------------------------------+------------------------+
; Port                                                                                ; Partition                        ; Info                   ;
+-------------------------------------------------------------------------------------+----------------------------------+------------------------+
; buffer_system:buffer_system_inst|onchip_memory_pixel_buffer_connection_clken        ; buffer_system:buffer_system_inst ; Driven by constant VCC ;
; buffer_system:buffer_system_inst|onchip_memory_pixel_buffer_connection_write        ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_writedata[7]                         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_writedata[6]                         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_writedata[5]                         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_writedata[4]                         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_writedata[3]                         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_writedata[2]                         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_writedata[1]                         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[12]                          ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[11]                          ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[10]                          ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[9]                           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[8]                           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[7]                           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[6]                           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[5]                           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[4]                           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[3]                           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[2]                           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[1]                           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_address[0]                           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_writedata[0]                         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_write                                ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_chipselect                           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|shadow_buffer_clken                                ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_writedata[7]         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_pixel_buffer_connection_writedata[7] ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_writedata[6]         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_pixel_buffer_connection_writedata[6] ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_writedata[5]         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_pixel_buffer_connection_writedata[5] ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_writedata[4]         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_pixel_buffer_connection_writedata[4] ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_writedata[3]         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_pixel_buffer_connection_writedata[3] ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_writedata[2]         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_pixel_buffer_connection_writedata[2] ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_writedata[1]         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_pixel_buffer_connection_writedata[1] ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[12]          ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[11]          ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[10]          ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[9]           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[8]           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[7]           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[6]           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[5]           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[4]           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[3]           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[2]           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[1]           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_address[0]           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_writedata[0]         ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_pixel_buffer_connection_writedata[0] ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_write                ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_clken                ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_chipselect           ; buffer_system:buffer_system_inst ; Driven by constant GND ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[0]          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[1]          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[2]          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[3]          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[4]          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[5]          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[6]          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[7]          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|reset_reset_n                                      ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|shadow_buffer_readdata[0]                          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|shadow_buffer_readdata[1]                          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|shadow_buffer_readdata[2]                          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|shadow_buffer_readdata[3]                          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|shadow_buffer_readdata[4]                          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|shadow_buffer_readdata[5]                          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|shadow_buffer_readdata[6]                          ; buffer_system:buffer_system_inst ; No fanout              ;
; buffer_system:buffer_system_inst|shadow_buffer_readdata[7]                          ; buffer_system:buffer_system_inst ; No fanout              ;
+-------------------------------------------------------------------------------------+----------------------------------+------------------------+
Note: The Incremental Compilation Advisor can be used to get more detailed recommendations.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------+---------+----------------------------------------+----------------------------------+----------------------------------+----------------------------------------------------------+------------------+--------------------------------+
; Statistic                                                       ; Top     ; I2C_AV_Config:I2C_Configure_Audio_Chip ; M68kDramController_Verilog:inst1 ; buffer_system:buffer_system_inst ; midway8080_memory_adapter:midway8080_memory_adapter_inst ; sld_hub:auto_hub ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------+---------+----------------------------------------+----------------------------------+----------------------------------+----------------------------------------------------------+------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed)                     ; 2144    ; 0                                      ; 0                                ; 2                                ; 0                                                        ; 62               ; 0                              ;
;                                                                 ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
; Combinational ALUT usage for logic                              ; 4043    ; 0                                      ; 0                                ; 3                                ; 0                                                        ; 99               ; 0                              ;
;     -- 7 input functions                                        ; 129     ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
;     -- 6 input functions                                        ; 1189    ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 13               ; 0                              ;
;     -- 5 input functions                                        ; 837     ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 22               ; 0                              ;
;     -- 4 input functions                                        ; 585     ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 16               ; 0                              ;
;     -- <=3 input functions                                      ; 1303    ; 0                                      ; 0                                ; 3                                ; 0                                                        ; 48               ; 0                              ;
; Memory ALUT usage                                               ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
;     -- 64-address deep                                          ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
;     -- 32-address deep                                          ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
;                                                                 ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
; Dedicated logic registers                                       ; 1226    ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 87               ; 0                              ;
;                                                                 ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
;                                                                 ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
; I/O pins                                                        ; 219     ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 5                              ;
; I/O registers                                                   ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
; Total block memory bits                                         ; 2363584 ; 0                                      ; 0                                ; 131072                           ; 0                                                        ; 0                ; 0                              ;
; Total block memory implementation bits                          ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
; JTAG                                                            ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 1                              ;
;                                                                 ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
; Connections                                                     ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
;     -- Input Connections                                        ; 2272    ; 0                                      ; 0                                ; 385                              ; 0                                                        ; 128              ; 1                              ;
;     -- Registered Input Connections                             ; 1673    ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 95               ; 0                              ;
;     -- Output Connections                                       ; 399     ; 0                                      ; 0                                ; 24                               ; 0                                                        ; 88               ; 2275                           ;
;     -- Registered Output Connections                            ; 8       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 88               ; 0                              ;
;                                                                 ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
; Internal Connections                                            ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
;     -- Total Connections                                        ; 29120   ; 0                                      ; 0                                ; 441                              ; 0                                                        ; 730              ; 2301                           ;
;     -- Registered Connections                                   ; 8999    ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 536              ; 0                              ;
;                                                                 ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
; External Connections                                            ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
;     -- Top                                                      ; 40      ; 0                                      ; 0                                ; 393                              ; 0                                                        ; 97               ; 2141                           ;
;     -- I2C_AV_Config:I2C_Configure_Audio_Chip                   ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
;     -- M68kDramController_Verilog:inst1                         ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
;     -- buffer_system:buffer_system_inst                         ; 393     ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 16                             ;
;     -- midway8080_memory_adapter:midway8080_memory_adapter_inst ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
;     -- sld_hub:auto_hub                                         ; 97      ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 119                            ;
;     -- hard_block:auto_generated_inst                           ; 2141    ; 0                                      ; 0                                ; 16                               ; 0                                                        ; 119              ; 0                              ;
;                                                                 ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
; Partition Interface                                             ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
;     -- Input Ports                                              ; 39      ; 0                                      ; 0                                ; 74                               ; 0                                                        ; 43               ; 6                              ;
;     -- Output Ports                                             ; 196     ; 0                                      ; 0                                ; 24                               ; 0                                                        ; 60               ; 16                             ;
;     -- Bidir Ports                                              ; 20      ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
;                                                                 ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
; Registered Ports                                                ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
;     -- Registered Input Ports                                   ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 4                ; 0                              ;
;     -- Registered Output Ports                                  ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 27               ; 0                              ;
;                                                                 ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
; Port Connectivity                                               ;         ;                                        ;                                  ;                                  ;                                                          ;                  ;                                ;
;     -- Input Ports driven by GND                                ; 0       ; 0                                      ; 0                                ; 57                               ; 0                                                        ; 1                ; 0                              ;
;     -- Output Ports driven by GND                               ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 28               ; 0                              ;
;     -- Input Ports driven by VCC                                ; 0       ; 0                                      ; 0                                ; 1                                ; 0                                                        ; 0                ; 0                              ;
;     -- Output Ports driven by VCC                               ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
;     -- Input Ports with no Source                               ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 25               ; 0                              ;
;     -- Output Ports with no Source                              ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 0                ; 0                              ;
;     -- Input Ports with no Fanout                               ; 0       ; 0                                      ; 0                                ; 1                                ; 0                                                        ; 30               ; 0                              ;
;     -- Output Ports with no Fanout                              ; 0       ; 0                                      ; 0                                ; 0                                ; 0                                                        ; 44               ; 0                              ;
+-----------------------------------------------------------------+---------+----------------------------------------+----------------------------------+----------------------------------+----------------------------------------------------------+------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                   ;
+----------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                   ; Partition ; Type          ; Location ; Status                                     ;
+----------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ADC_CONVST                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_CONVST                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_CONVST~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; ADC_DIN                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_DIN                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_DIN~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; ADC_DOUT                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADC_DOUT                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_DOUT~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; ADC_SCLK                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SCLK                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SCLK~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AS_L                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AS_L                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AS_L~output                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AUD_ADCDAT                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- AUD_ADCDAT                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCDAT~input                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AUD_ADCLRCK                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_ADCLRCK                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCLRCK~output                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; AUD_BCLK                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_BCLK                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_BCLK~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; AUD_DACDAT                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_DACDAT                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_DACDAT~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AUD_DACLRCK                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_DACLRCK                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_DACLRCK~output                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; AUD_XCK                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_XCK                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_XCK~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[0]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[0]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[0]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[10]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[10]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[10]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[11]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[11]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[11]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[12]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[12]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[12]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[13]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[13]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[13]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[14]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[14]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[14]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[15]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[15]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[15]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[16]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[16]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[16]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[17]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[17]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[17]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[18]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[18]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[18]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[19]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[19]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[19]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[1]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[1]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[1]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[20]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[20]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[20]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[21]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[21]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[21]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[22]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[22]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[22]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[23]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[23]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[23]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[24]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[24]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[24]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[25]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[25]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[25]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[26]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[26]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[26]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[27]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[27]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[27]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[28]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[28]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[28]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[29]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[29]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[29]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[2]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[2]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[2]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[30]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[30]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[30]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[31]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[31]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[31]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[3]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[3]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[3]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[4]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[4]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[4]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[5]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[5]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[5]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[6]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[6]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[6]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[7]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[7]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[7]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[8]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[8]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[8]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; AddressBus[9]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[9]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[9]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; CLOCK_50                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; CPUClock                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- CPUClock                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CPUClock~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_LDQM                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_UDQM                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[0]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[0]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[0]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[10]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[10]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[10]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[11]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[11]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[11]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[12]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[12]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[12]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[13]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[13]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[13]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[14]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[14]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[14]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[15]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[15]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[15]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[1]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[1]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[1]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[2]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[2]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[2]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[3]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[3]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[3]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[4]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[4]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[4]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[5]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[5]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[5]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[6]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[6]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[6]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[7]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[7]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[7]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[8]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[8]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[8]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusIn[9]                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[9]                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[9]~output                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[0]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[0]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[0]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[10]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[10]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[10]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[11]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[11]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[11]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[12]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[12]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[12]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[13]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[13]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[13]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[14]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[14]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[14]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[15]                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[15]                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[15]~output                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[1]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[1]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[1]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[2]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[2]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[2]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[3]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[3]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[3]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[4]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[4]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[4]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[5]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[5]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[5]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[6]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[6]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[6]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[7]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[7]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[7]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[8]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[8]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[8]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DataBusOut[9]                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[9]                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[9]~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DramDtack_L                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DramDtack_L                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DramDtack_L~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; DramRamSelect_H                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DramRamSelect_H                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DramRamSelect_H~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; Dtack_L                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Dtack_L                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Dtack_L~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; FPGA_I2C_SCLK                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_I2C_SCLK                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C_SCLK~output                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; FPGA_I2C_SDAT                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_I2C_SDAT                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_SDAT~output                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX2[0]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX2[1]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX2[2]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX2[3]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX2[4]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX2[5]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX2[6]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX3[0]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX3[1]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX3[2]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX3[3]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX3[4]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX3[5]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX3[6]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX4[0]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX4[1]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX4[2]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX4[3]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX4[4]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX4[5]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX4[6]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX5[0]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX5[1]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX5[2]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX5[3]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX5[4]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX5[5]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; HEX5[6]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; IOSelect_H                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- IOSelect_H                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IOSelect_H~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; IRQ2_L                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IRQ2_L                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRQ2_L~input                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; IRQ4_L                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IRQ4_L                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRQ4_L~input                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; RS232_RxData                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- RS232_RxData                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- RS232_RxData~input                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; RS232_TxData                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- RS232_TxData                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RS232_TxData~output                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; RW                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- RW                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RW~output                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; RamSelect_H                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- RamSelect_H                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RamSelect_H~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; ResetOut                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ResetOut                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ResetOut~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; Reset_L                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- Reset_L                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- Reset_L~input                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; RomSelect_H                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- RomSelect_H                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RomSelect_H~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; SW[0]                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; SW[1]                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; SW[2]                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; SW[3]                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; SW[4]                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; SW[5]                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; SW[6]                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; SW[7]                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; SW[8]                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; SW[9]                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; TraceRequest_L                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TraceRequest_L                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TraceRequest_L~input                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; UDS_L                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- UDS_L                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UDS_L~output                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_BLANK_N                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_BLANK_N                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_BLANK_N~output                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[4]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[4]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[4]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[5]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[5]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[5]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[6]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[6]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[6]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_B[7]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[7]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[7]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_CLK                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_CLK                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_CLK~output                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[4]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[4]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[4]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[5]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[5]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[5]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[6]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[6]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[6]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_G[7]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[7]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[7]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_HS                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[4]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[4]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[4]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[5]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[5]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[5]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[6]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[6]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[6]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_R[7]                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[7]                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[7]~output                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_SYNC_N                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_SYNC_N                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_SYNC_N~output                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; VGA_VS                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;           ;               ;          ;                                            ;
+----------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                              ;
+---------------------------------------------+---------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                 ;
+---------------------------------------------+---------------------------------------------------------------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 2765                                                                                  ;
;                                             ;                                                                                       ;
; Combinational ALUT usage for logic          ; 4145                                                                                  ;
;     -- 7 input functions                    ; 129                                                                                   ;
;     -- 6 input functions                    ; 1202                                                                                  ;
;     -- 5 input functions                    ; 859                                                                                   ;
;     -- 4 input functions                    ; 601                                                                                   ;
;     -- <=3 input functions                  ; 1354                                                                                  ;
;                                             ;                                                                                       ;
; Dedicated logic registers                   ; 1313                                                                                  ;
;                                             ;                                                                                       ;
; Virtual pins                                ; 16                                                                                    ;
; I/O pins                                    ; 224                                                                                   ;
; Total MLAB memory bits                      ; 0                                                                                     ;
; Total block memory bits                     ; 2494656                                                                               ;
;                                             ;                                                                                       ;
; Total DSP Blocks                            ; 0                                                                                     ;
;                                             ;                                                                                       ;
; Total PLLs                                  ; 3                                                                                     ;
;     -- PLLs                                 ; 3                                                                                     ;
;                                             ;                                                                                       ;
; Maximum fan-out node                        ; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[0] ;
; Maximum fan-out                             ; 1374                                                                                  ;
; Total fan-out                               ; 29344                                                                                 ;
; Average fan-out                             ; 4.62                                                                                  ;
+---------------------------------------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------------------------------+
; Name                                                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------------------------------+
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                                             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                                             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                                             ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                                             ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_fvl1:auto_generated|altsyncram_1kn2:altsyncram1|ALTSYNCRAM                                      ; AUTO ; True Dual Port   ; 16384        ; 16           ; 16384        ; 16           ; 262144 ; ./Programs/DebugMonitorCode/M68kdebugmonitor.mif ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                             ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                             ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                             ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                             ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                             ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                             ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                             ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                             ;
; buffer_system:buffer_system_inst|buffer_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_fq32:auto_generated|ALTSYNCRAM                                           ; AUTO ; True Dual Port   ; 8192         ; 8            ; 8192         ; 8            ; 65536  ; bufm.hex                                         ;
; buffer_system:buffer_system_inst|buffer_system_shadow_buffer:shadow_buffer|altsyncram:the_altsyncram|altsyncram_nji1:auto_generated|ALTSYNCRAM                                                 ; AUTO ; Single Port      ; 8192         ; 8            ; --           ; --           ; 65536  ; bufm.hex                                         ;
; vga_system:vga_system_inst|vga_system_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_vag1:auto_generated|a_dpfifo_k2a1:dpfifo|altsyncram_k3i1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 26           ; 128          ; 26           ; 3328   ; None                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Tue Nov 26 10:18:27 2024
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off MC68K -c MC68K --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "I2C_AV_Config:I2C_Configure_Audio_Chip" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/MC68K.v Line: 388
Info (35007): Using synthesis netlist for partition "M68kDramController_Verilog:inst1"
Info (35007): Using synthesis netlist for partition "buffer_system:buffer_system_inst" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/MC68K.v Line: 442
Info (35007): Using synthesis netlist for partition "midway8080_memory_adapter:midway8080_memory_adapter_inst" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/MC68K.v Line: 456
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 6 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 22 node(s), including 0 DDIO, 3 PLL, 0 transceiver and 0 LCELL
Info (35003): Optimize away 13 nodes that do not fanout to OUTPUT or BIDIR pins
    Info (35004): Node: "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[0]" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/M68kDramController.qxp Line: -1
    Info (35004): Node: "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[1]" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/M68kDramController.qxp Line: -1
    Info (35004): Node: "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[2]" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/M68kDramController.qxp Line: -1
    Info (35004): Node: "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[3]" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/M68kDramController.qxp Line: -1
    Info (35004): Node: "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[4]" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/M68kDramController.qxp Line: -1
    Info (35004): Node: "Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_CS_L" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/M68kDramController.qxp Line: -1
    Info (35004): Node: "midway8080_memory_adapter:midway8080_memory_adapter_inst|location_of_pixel_within_memory_byte[0]" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/midway8080_memory_adapter_encrypted.qxp Line: -1
    Info (35004): Node: "midway8080_memory_adapter:midway8080_memory_adapter_inst|location_of_pixel_within_memory_byte[1]" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/midway8080_memory_adapter_encrypted.qxp Line: -1
    Info (35004): Node: "midway8080_memory_adapter:midway8080_memory_adapter_inst|location_of_pixel_within_memory_byte[2]" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/midway8080_memory_adapter_encrypted.qxp Line: -1
Info (35048): Found 58 ports with constant drivers. For more information, refer to the Partition Merger report
Info (35047): Found 17 ports with no fan-out. For more information, refer to the Partition Merger report
Warning (35016): Found partition port(s) not driving logic, possibly wasting area
    Warning (35017): Partition port "buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[0]", driven by node "buffer_system:buffer_system_inst|buffer_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_fq32:auto_generated|ram_block1a0", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[1]", driven by node "buffer_system:buffer_system_inst|buffer_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_fq32:auto_generated|ram_block1a1", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[2]", driven by node "buffer_system:buffer_system_inst|buffer_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_fq32:auto_generated|ram_block1a2", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[3]", driven by node "buffer_system:buffer_system_inst|buffer_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_fq32:auto_generated|ram_block1a3", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[4]", driven by node "buffer_system:buffer_system_inst|buffer_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_fq32:auto_generated|ram_block1a4", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[5]", driven by node "buffer_system:buffer_system_inst|buffer_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_fq32:auto_generated|ram_block1a5", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[6]", driven by node "buffer_system:buffer_system_inst|buffer_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_fq32:auto_generated|ram_block1a6", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|onchip_memory_m68k_connection_readdata[7]", driven by node "buffer_system:buffer_system_inst|buffer_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_fq32:auto_generated|ram_block1a7", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|shadow_buffer_readdata[0]", driven by node "buffer_system:buffer_system_inst|buffer_system_shadow_buffer:shadow_buffer|altsyncram:the_altsyncram|altsyncram_nji1:auto_generated|ram_block1a0", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|shadow_buffer_readdata[1]", driven by node "buffer_system:buffer_system_inst|buffer_system_shadow_buffer:shadow_buffer|altsyncram:the_altsyncram|altsyncram_nji1:auto_generated|ram_block1a1", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|shadow_buffer_readdata[2]", driven by node "buffer_system:buffer_system_inst|buffer_system_shadow_buffer:shadow_buffer|altsyncram:the_altsyncram|altsyncram_nji1:auto_generated|ram_block1a2", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|shadow_buffer_readdata[3]", driven by node "buffer_system:buffer_system_inst|buffer_system_shadow_buffer:shadow_buffer|altsyncram:the_altsyncram|altsyncram_nji1:auto_generated|ram_block1a3", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|shadow_buffer_readdata[4]", driven by node "buffer_system:buffer_system_inst|buffer_system_shadow_buffer:shadow_buffer|altsyncram:the_altsyncram|altsyncram_nji1:auto_generated|ram_block1a4", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|shadow_buffer_readdata[5]", driven by node "buffer_system:buffer_system_inst|buffer_system_shadow_buffer:shadow_buffer|altsyncram:the_altsyncram|altsyncram_nji1:auto_generated|ram_block1a5", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|shadow_buffer_readdata[6]", driven by node "buffer_system:buffer_system_inst|buffer_system_shadow_buffer:shadow_buffer|altsyncram:the_altsyncram|altsyncram_nji1:auto_generated|ram_block1a6", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35017): Partition port "buffer_system:buffer_system_inst|shadow_buffer_readdata[7]", driven by node "buffer_system:buffer_system_inst|buffer_system_shadow_buffer:shadow_buffer|altsyncram:the_altsyncram|altsyncram_nji1:auto_generated|ram_block1a7", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/buffer_system_encrypted.qxp Line: -1
    Warning (35018): Partition port "buffer_system:buffer_system_inst|reset_reset_n", driven by node "Reset_L~input", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/MC68K.v Line: 5
Warning (21074): Design contains 7 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "TraceRequest_L" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/MC68K.v Line: 6
    Warning (15610): No output dependent on input pin "IRQ2_L" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/MC68K.v Line: 7
    Warning (15610): No output dependent on input pin "IRQ4_L" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/MC68K.v Line: 8
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/MC68K.v Line: 9
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/MC68K.v Line: 9
    Warning (15610): No output dependent on input pin "AUD_ADCDAT" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/MC68K.v Line: 46
    Warning (15610): No output dependent on input pin "ADC_DOUT" File: C:/ubc/yair-ubc.cpen412/final_project_2024_student_template/MC68K.v Line: 60
Info (21057): Implemented 5214 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 21 input pins
    Info (21059): Implemented 187 output pins
    Info (21060): Implemented 20 bidirectional pins
    Info (21061): Implemented 4589 logic cells
    Info (21064): Implemented 393 RAM segments
    Info (21065): Implemented 3 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 664 megabytes
    Info: Processing ended: Tue Nov 26 10:18:30 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


