[TOC]



# 1.数制

## 数制转换

### 十进制->其他进制

#### 整数

二进制：除2取余

八进制：除8取余

十六进制：除16取余

例：237->11101101

| 237  | 1    |
| ---- | ---- |
| 118  | 0    |
| 59   | 1    |
| 29   | 1    |
| 14   | 0    |
| 7    | 1    |
| 3    | 1    |
| 1    | 1    |

#### 小数

乘n取整  |   **小数转换不一定能算尽**

例：0.625->0.101

| 0.625 | ——   |
| ----- | ---- |
| 1.250 | 1    |
| 0.500 | 0    |
| 1.0   | 1    |

## 二进制运算

### 正反补码

1. 舍弃进位时，减去某数可以用加上它的的补码代替

2. N补=N反+1
3. **正数的原码=反码=补码**

### 带符号加法

1. 溢出判断：相加两数符号相同而结果符号相反

2. 符号位同样参与加法运算：符号位进位抛弃&&不能溢出
3. A+B=C  <=> A补+B补=C补

# 2.码制

## 二进制码

### 自然码

有权码

### 循环码

无权码，有多种编码方案

### 8421BCD码

1. 用二进制代码对十进制数编码；

2. 每四位  **范围仅为 0-9**

3. 正数加法：若二进制和≥1010，则需再加0110.

4. 负数加法：取补码.如 （+257）+（-160），转化为 0257 + 9840， 再舍去进位.

### 格雷码

0000-0001-0011-0010-0110

0111-0101-0100-1100-1101

### 检错码

使用第八位-额外的位根据需要设为0/1，使1的总数为偶数或奇数

## 逻辑运算

### 门

与门 或门 非门 异或门 与非门 或非门 同或门

### 数字波形



上升沿：脉冲幅度的10%到90%的区间



# 3.布尔代数

## 组合电路/时序电路

## 布尔表达式

### 与或式 （SOP）

最小项之和——不一定是最简表达式

### 或与式（POS）

最大项（值为false）之积

### 对偶式

若将一个表达式F中的 与 换成 或，或 换成 与 ，0 / 1交换，得到的对偶式 F' 也成立

### 摩根定理

(AB)' = A'+B' 

(A+B)'=A' B'

### 推气泡法

### 反演定理

将逻辑式Y中的与/非交换，0/1交换 得到Y'.

### 一些化简公式

x+x' y =  x + y

x y + x' z + y z = x y + x' z

x y + x' z + y z w = x y + x' z

  

# 4.逻辑-门

## 与非门（或非门）

通用门，可以独自实现所有布尔函数

## 逻辑的表示方法

函数式	真值表	逻辑图	波形图	卡诺图	HDL

### 函数式

1. 最大项/最小项
2. 标准形式：积之和/和之积
3. 优先级电路

## 时序

传播延迟 T p d : 达到最终值经历的最长时间

最小延迟 T c d : 任何一个输出改变的最短时间

关键路径：电路中最长的路径

最短路径： 最短路径 : )

# 5.卡诺图

## TOO EASY

卡诺图这么简单还要总结？

## 质蕴含

最大可能数目的相邻方格中得到的乘积项

## 必要质蕴含

存在一个最小项只被这一个质蕴含包含

## 无关项

我们不关心，可以用于进一步化简

# 6.复用器分配器译码器编码器

## 复用器MUX

真的简单　不会这还要思考吧

## 分配器DMUX

真的简单	不会这还要思考吧

## 译码器Decoder

### 3-8译码器（74LS138）

值得注意的是 3-8对应位为0

# 7.分析+设计

## 分析

### 逐级电平推导

一般没用

### 布尔表达式

可能不直观，一般作为真值表前置步骤

### 数字波形图

只能说看不出来

### 真值表分析

永远的神！

## 设计

### 可能有附加约束条件：门的个数/门的种类/...

### **要求：电路图+真值表+逻辑表达式**

# 8.常用模块

## 移位器 Shifter

## 奇偶校验器

利用奇偶校验方法进行检错的组合逻辑电路

## 比较器

## 半加器 Half Adder

不处理进位

## 全加器 Full Adder

有一位输入接受前一个进位信号

## 行波进位加法器-串行

## 超前进位加法器-并行

## 半减器/全减器（同理）

# 10.锁存器+触发器

## 锁存器/触发器

锁存器是透明的，触发器消除了透明性

## 特征方程

Q n+1 = f (输入 , Q n)

## SR锁存器

约束条件: SR=0

特征方程: Q* = R' (S + Q n)

## S'R'锁存器

约束条件: S + R =1

 特征方程: Q* = S' + R Q_n

## D锁存器

克服SR同时为高的不稳定问题

| EN   | D    | Q*   | 说明 |
| ---- | ---- | ---- | ---- |
| 1    | 0    | 0    | 置0  |
| 1    | 1    | 1    | 置1  |
| 0    | X    | Q n  | 保持 |

## 触发器

锁存器易受到瞬时干扰,锁存器中数据变化-可靠性

## SR触发器

## D触发器

Q*= D 

## JK触发器

Q* = J Q' + K' Q

| J    | K    | Q*   | 说明 |
| ---- | ---- | ---- | ---- |
| 0    | 0    | Q n  | 保持 |
| 0    | 1    | 0    | 置0  |
| 1    | 0    | 1    | 置1  |
| 1    | 1    | Q'   | 交替 |

## T触发器

０保持不变　１反转

Q*=TQ' + T'Q

# 11.寄存器

大多由D触发器构成

## 并行预置端的寄存器

## 移位寄存器 Shift Register

7种

# 12.时序逻辑-分析

## 状态方程

## 状态表/转移表

## 状态图

输入/输出

## 触发器输入方程(激励方程)

## 对时序逻辑电路的分析方法

1. 分析电路组成:组合/时序电路
2. 输出函数+输入函数;
3. 次态表达式
4. 状态表+状态图
5. 输出序列/输入序列的关系,说明逻辑功能

# 13.时序逻辑-设计+有限状态机

## 步骤

1. 确定输入/输出
2. 状态表(简化)
3. 状态编码->图+表
4. 选择触发器,建立激励函数
5. 画出电路图

## 有限状态机

莫尔型: 输出-现态

米里型: 输出-现态+输入

## 直接构图法

## 状态编码

1. 一对一法:一个状态用一个触发器实现
2. 计数器法: 触发器用的少 但是复杂

## 状态化简



# 14.计数器



没啥

# 15.存储阵列

## 逻辑阵列

## PROM

与阵列固定

## PLA

或阵列固定

## PAL

都可编程

