if會根據判斷式的先後順序有優先權的不同
clock rate是100MHz，代表一個cycle是10ns，意味著暫存器跟暫存器之間的邏輯運算要在10ns內完成動作，不然就會因為時間內做不完邏輯運算而導致合成錯誤
可以改用case去寫，縮短path
for loop:當你的時脈(clock)正緣觸發時，會更新完always block裡面所要求的動作

&比較像是and邏輯閘,&&比較屬於用在判斷條件上(兩者皆成立)

電路有雜訊的問題，造成如果使用Latch來儲存的話，可能會造成一些訊號誤判造成電路錯誤的情況，
而Flip-Flop比較沒有這情況，因為只有在時脈上升的才改變值，所以時脈之間有雜訊並不會影響輸出值
