/**********************************************************************/
/*                                                                    */
/* K0R series PORT dec macro                                          */
/*                                                                    */
/*   [ port offset decoder ] , 2 address ( PL , PM )                  */
/*                                                                    */
/*    Module   : QPK0RDB1V1                                           */
/*    Date     : 2005/08/31                                           */
/*    Revision : 1.00                                                 */
/*    Designer : T.Suzuki(SYSWAVE)                                    */
/*    Note     : QPK0TDB1V1から修正                                   */
/*                                                                    */
/**********************************************************************/
/*                                                                    */
/* <<入力信号>>                                         <<接続先>>    */
/* PADDR6      : APBアドレス信号                        APB Bridge    */
/* PADDR5      : APBアドレス信号                        APB Bridge    */
/* PADDR4      : APBアドレス信号                        APB Bridge    */
/*                                                                    */
/* <<出力信号>>                                         <<接続先>>    */
/* AD_PL       : PLアドレス選択信号                     port control  */
/* AD_PM       : PMアドレス選択信号                     port control  */
/*                                                                    */
/**********************************************************************/

module	QPK0RDB1V1 ( PADDR6 , PADDR5 , PADDR4 , AD_PL , AD_PM ) ;

	input		PADDR6  , PADDR5  , PADDR4 ;
	output		AD_PL , AD_PM ;

        parameter       PL_DEC = 3'b000 ;
        parameter       PM_DEC = 3'b010 ;

	reg		AD_PL , AD_PM ;

//	always @ ( PADDR6 or PADDR5 or PADDR4 ) begin
//	    casex ( { PADDR6 , PADDR5 , PADDR4 } )	// synopsys parallel_case
//		PL_DEC  : { AD_PL , AD_PM } <=  2'b10 ;
//		PM_DEC  : { AD_PL , AD_PM } <=  2'b01 ;
//		default : { AD_PL , AD_PM } <=  2'b00 ;
//	    endcase
//	end

	always @ ( PADDR6 or PADDR5 or PADDR4 ) begin
	    casex ( { PADDR6 , PADDR5 , PADDR4 } )	// synopsys parallel_case
		PL_DEC  : { AD_PL , AD_PM } =  2'b10 ;
		PM_DEC  : { AD_PL , AD_PM } =  2'b01 ;
		default : { AD_PL , AD_PM } =  2'b00 ;
	    endcase
	end

endmodule
