# Arquitectura de Computadoras - Trabajos Pr√°cticos

Este repositorio contiene los **Trabajos Pr√°cticos (TPs)** de la materia **Arquitectura de Computadoras**, realizados en **Verilog** e implementados con la placa **FPGA Basys3 (Artix-7)**.  

El objetivo es implementar diferentes dise√±os digitales, partiendo de una **ALU** b√°sica hasta llegar a proyectos m√°s complejos como **m√°quinas de estado** y otros sistemas secuenciales.

---

## üìÇ Estructura del Repositorio

Cada TP tiene su propia carpeta con los m√≥dulos correspondientes:


Dentro de cada carpeta se incluyen:
- **C√≥digo fuente** en Verilog (`.v`).
- **Testbench** en Verilog (`.v`)
- **Constraints** de pines (`.xdc`) para la Basys3.
- **Informes** o reportes relevantes.
- Archivos de proyecto de Vivado (`.xpr`) est√°n ignorados en el repositorio.

---

## üß© Trabajos Pr√°cticos ‚Äì Arquitectura de Computadoras

### üß† TP1 ‚Äì Unidad Aritm√©tico-L√≥gica (ALU)

#### üìã Descripci√≥n General

En este primer trabajo se implement√≥ una ALU modular, con capacidad para ejecutar diversas operaciones aritm√©ticas y l√≥gicas sobre operandos de tama√±o parametrizable.
El dise√±o se organiz√≥ en distintos m√≥dulos Verilog para favorecer la modularidad, la reutilizaci√≥n de componentes y una mejor comprensi√≥n del hardware.

#### üß© Estructura de M√≥dulos

* **`data_module.v`** ‚Üí Define los operandos de entrada y el c√≥digo de operaci√≥n (opcode).
* **`alu.v`** ‚Üí Implementa la l√≥gica combinacional de la ALU, incluyendo las operaciones y se√±ales de estado.
* **`top_module.v`** ‚Üí M√≥dulo superior que instancia los m√≥dulos anteriores e interconecta las se√±ales.

#### ‚öôÔ∏è Operaciones Soportadas

| Opcode | Operaci√≥n | Descripci√≥n                         |
| :----: | :-------- | :---------------------------------- |
| 100000 | SUMA      | A + B                               |
| 100010 | RESTA     | A - B                               |
| 100100 | AND       | A & B                               |
| 100101 | OR        | A | B                               |
| 100110 | XOR       | A ^ B                               |
| 000011 | SRA       | Desplazamiento aritm√©tico a derecha |
| 000010 | SRL       | Desplazamiento l√≥gico a derecha     |
| 100111 | NOR       | NOT(A | B)                          |

#### ‚öôÔ∏è Par√°metros y Se√±ales

* **Tama√±o de operando:** parametrizable (por defecto 8 bits).
* **Opcode:** 6 bits.
* **Salidas:**

  * Resultado de la operaci√≥n.
  * Se√±ales de estado:

    * `zero` ‚Üí Indica resultado nulo.
    * `carry_borrow` ‚Üí Indica acarreo o bit prestado seg√∫n la operaci√≥n.

#### üß™ Verificaci√≥n y Pruebas

* **Simulaci√≥n:** mediante `test_bench.v`, verificando todas las operaciones y funcionalidades.
* **S√≠ntesis y validaci√≥n:** el dise√±o fue sintetizado en la placa y verificado en hardware utilizando los switches y LEDs para operandos y resultados.

#### üéØ Objetivo

Comprender la separaci√≥n modular de un dise√±o digital, la implementaci√≥n combinacional de operaciones aritm√©ticas y l√≥gicas, y la verificaci√≥n por simulaci√≥n y s√≠ntesis.

---

### üí° TP2 ‚Äì Control de ALU mediante UART y M√°quinas de Estado

#### üìã Descripci√≥n General

En el segundo trabajo se reutiliz√≥ la ALU del TP1, incorporando una interfaz UART para controlar sus operaciones desde un puerto serie.
El objetivo fue interactuar con la FPGA desde una PC, enviando operandos y c√≥digo de operaci√≥n, y recibiendo el resultado de vuelta.
El control del flujo de datos se realiz√≥ mediante una m√°quina de estados finitos (FSM) que coordina los m√≥dulos UART y la ALU.

#### üß© Estructura de M√≥dulos Principales

| Archivo                    | Funci√≥n                                                                                                 |
| -------------------------- | ------------------------------------------------------------------------------------------------------- |
| `uart_alu_top.v`           | M√≥dulo superior que integra UART RX/TX, FSM de interfaz y ALU.                                          |
| `uart_rx.v`                | Receptor UART: captura bytes y genera se√±ales de datos v√°lidos.                                         |
| `uart_tx.v`                | Transmisor UART: env√≠a bytes hacia la PC.                                                               |
| `baud_gen.v`               | Generador de baudios parametrizable (configurado a 9600 bps).                                           |
| `interface.v`              | M√°quina de estados que coordina la recepci√≥n de datos, ejecuci√≥n en la ALU y transmisi√≥n de resultados. |
| `alu.v`                    | Reutilizada del TP1.                                                                                  |
| `scripts/serial_script.py` | Script en Python para enviar/recibir datos por puerto serie.                                            |

#### üîÑ Flujo de Comunicaci√≥n UART

La comunicaci√≥n se realiza en paquetes de 3 bytes, enviados desde el PC hacia la FPGA:

1. **Byte 1:** Operando A
2. **Byte 2:** Operando B
3. **Byte 3:** Opcode

Una vez recibidos los tres bytes, la FSM de la interfaz carga los datos en la ALU, la cual ejecuta la operaci√≥n, y env√≠a de vuelta:

* 1 byte con el resultado.
* 1 byte adicional con las banderas (`zero`, `carry/borrow`).

#### üß† M√°quinas de Estado

* **UART RX FSM:** controla la recepci√≥n bit a bit seg√∫n el protocolo UART (inicio, datos, stop).
* **UART TX FSM:** administra el env√≠o serializado del resultado.
* **Interfaz FSM:** secuencia principal que interactua con el receptor y transmisor UART y con la ALU:

  ```
  S_GET_A ‚Üí S_GET_B ‚Üí S_GET_OP ‚Üí S_SEND_RESULT ‚Üí S_WAIT_RESULT ‚Üí S_SEND_FLAGS ‚Üí S_WAIT_FLAGS
  ```

#### ‚öôÔ∏è Par√°metros T√©cnicos

* **Velocidad:** 9600 baudios
* **Formato de datos:** binario (8 bits por byte)
* **Conexi√≥n UART:** pines A18 (TX) y B18 (RX), v√≠a USB-UART integrado

#### üß™ Verificaci√≥n

* **Simulaci√≥n:** testbenches individuales para todos los m√≥dulos e integraci√≥n final (`uart_alu_top`).
* **Hardware:** validado mediante conexi√≥n serial con la PC usando el script interactivo `serial_script.py`, confirmando la correcta ejecuci√≥n de operaciones aritm√©ticas y la recepci√≥n del resultado y las flags.

#### üéØ Objetivo

Implementar un sistema digital con comunicaci√≥n serie, que combine l√≥gica secuencial (FSM), comunicaci√≥n UART y procesamiento aritm√©tico (ALU).
Se busc√≥ reforzar conceptos de interfaz hardware/software, y control mediante m√°quinas de estado.

---

### üõ†Ô∏è TP3
En progreso.  

---

## ‚öôÔ∏è Uso del Proyecto en Vivado

Para simular o sintetizar cualquier TP en **Vivado**:

1. Abrir Vivado y crear un **nuevo proyecto** (`File > Project > New`).  
2. Seleccionar el **board Basys3** (Artix-7 XC7A35T-1CPG236C).  
3. Importar los archivos fuente (`.v`), el archivo de constraints (`.xdc`) y opcionalmente los archivos de testbench (`.v`).  
4. Para **simulaci√≥n**:
   - Ir a la vista *Simulation*.
   - Seleccionar archivo de testbench deseado.
   - Ejecutar `Run Simulation > Run Behavioral Simulation`.  
5. Para **s√≠ntesis e implementaci√≥n**:
   - Click en `Run Synthesis`.  
   - Luego `Run Implementation`.  
   - Finalmente, generar el bitstream (`Generate Bitstream`).  
6. Programar la FPGA con `Open Hardware Manager` ‚Üí `Program Device`.

---

## üõ†Ô∏è Requisitos

- [Xilinx Vivado Design Suite](https://www.xilinx.com/support/download.html)  
- FPGA **Basys3 (Artix-7)**  

---

## üìå Notas

- Los archivos de compilaci√≥n autom√°tica de Vivado (`.cache`, `.runs`, `.sim`, etc.) no se incluyen en este repositorio.  
- Cada TP est√° documentado en su propia carpeta.  
- Este repositorio se ir√° actualizando a medida que avancemos con los TPs de la materia.  

---
