[
    {
        "doc_number": "2016085783",
        "top_k": 1,
        "application_structure": {
            "problem": "電源電圧の供給を停止させた場合であってもデータの保持を可能にすること。",
            "solution_principle": "データ信号が入力される論理回路と、容量素子と、トランジスタとを設け、トランジスタのオフ電流を小さくする。",
            "claim1_requirements": [
                "入力端子を介してデータ信号が入力される論理回路を備えること",
                "一対の電極の一方に高電源電位又は低電源電位が与えられ、他方に前記論理回路の前記入力端子の電位が与えられる容量素子を備えること",
                "前記論理回路の前記入力端子と前記容量素子の一対の電極の他方との導通を制御するトランジスタを備えること",
                "前記トランジスタは、チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること"
            ],
            "claim2_limitations": [
                "前記容量素子の容量値が、前記入力端子に生じる寄生容量の容量値の１倍以上２０倍未満であること",
                "請求項１に記載の半導体装置であること"
            ],
            "claim3_limitations": [
                "前記トランジスタが、チャネルが形成され、シリコンよりもバンドギャップの広い酸化物半導体層を含むこと",
                "前記酸化物半導体層が、ｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有すること",
                "前記ｃ軸に垂直な方向から見て金属原子又は金属原子と酸素原子が層状に配列する結晶部を有すること",
                "請求項１又は２に記載の半導体装置であること"
            ],
            "claim4_limitations": [
                "入力端子を介してデータ信号が入力される論理回路を備えるフリップフロップを備えること",
                "一対の電極の一方に高電源電位又は低電源電位が与えられ、他方に前記論理回路の前記入力端子の電位が与えられる容量素子を備えること",
                "前記論理回路の前記入力端子と前記容量素子の一対の電極の他方との導通を制御するトランジスタを備えること",
                "前記トランジスタは、チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること",
                "前記フリップフロップは、複数設けられること",
                "前記容量素子及びトランジスタは、複数の前記フリップフロップのうち、少なくとも２以上の前記フリップフロップに対応して複数設けられるシフトレジスタであること"
            ],
            "claim5_limitations": [
                "前記トランジスタが、チャネルが形成され、シリコンよりもバンドギャップの広い酸化物半導体層を含むこと",
                "前記酸化物半導体層が、ｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有すること",
                "前記ｃ軸に垂直な方向から見て金属原子又は金属原子と酸素原子が層状に配列する結晶部を有すること",
                "請求項４に記載のシフトレジスタであること"
            ]
        },
        "prior_art_structure": {
            "problem": "トランジスタのゲートリークにより保持容量に保持されたデータを十分な時間にわたり保持することが困難になっている。",
            "solution_principle": "第２の記憶回路を、直列に接続している２つのＯＳトランジスタの接続部に保持容量の片側の端子を接続する構成とする。",
            "claim1_requirements": [
                "選択回路、記憶回路、第１のトランジスタ、第２のトランジスタ、保持容量と、を有する",
                "選択回路の第１の入力端子には、信号が入力される",
                "選択回路の第２の入力端子は、第１のトランジスタを介して保持容量と電気的に接続される",
                "選択回路の出力端子は、記憶回路の入力端子と電気的に接続される",
                "記憶回路の出力端子は、第２のトランジスタを介して保持容量と電気的に接続される",
                "第１のトランジスタのチャネル形成領域は、酸化物半導体を有する",
                "第２のトランジスタのチャネル形成領域は、酸化物半導体を有する",
                "記憶装置である"
            ],
            "claim2_limitations": [
                "第１の回路がフリップ・フロップ回路を含むこと",
                "回路が第１の回路であること"
            ],
            "claim3_limitations": [
                "第１の回路がラッチ回路を含むこと",
                "回路が第１の回路であること"
            ]
        },
        "applicant_arguments": "## 第一の主張：Claim 1の進歩性\n\n### 1. 課題・解決原理の相違点\n\n*   **本願発明の課題：** 電源電圧の供給を停止させた場合であってもデータの保持を可能にすること。\n*   **本願発明の解決原理：** データ信号が入力される論理回路と、容量素子と、トランジスタとを設け、トランジスタのオフ電流を小さくする。\n*   **先行技術の課題：** トランジスタのゲートリークにより保持容量に保持されたデータを十分な時間にわたり保持することが困難になっている。\n*   **先行技術の解決原理：** 第２の記憶回路を、直列に接続している２つのＯＳトランジスタの接続部に保持容量の片側の端子を接続する構成とする。\n\n本願発明と先行技術は、いずれもデータの保持時間に関する課題を認識していますが、そのアプローチが根本的に異なります。先行技術は、リーク電流を低減するために、記憶回路と２つのトランジスタを用いた複雑な回路構成を採用しています。一方、本願発明は、トランジスタ自体のオフ電流を極めて小さくするという、より直接的かつ簡潔なアプローチを採用しています。この解決原理の相違は、本願発明が独自の技術思想に基づいていることを示唆します。\n\n### 2. 構成要件の相違点\n\n本願発明のClaim 1と先行技術のClaim 1を比較すると、以下の相違点が挙げられます。\n\n*   **本願発明:**\n    *   論理回路の入力端子電位が与えられる容量素子\n    *   トランジスタのオフ電流に関する明確な限定（チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること）\n*   **先行技術:**\n    *   第１のトランジスタを介して保持容量と電気的に接続される選択回路の第２の入力端子\n    *   記憶回路と２つのトランジスタを用いた複雑な構成\n    *   トランジスタのオフ電流に関する具体的な限定はなし（酸化物半導体であることのみ記載）\n\n最も重要な相違点は、本願発明が**トランジスタのオフ電流を極めて低い具体的な数値で限定している点**です。先行技術はトランジスタの材料（酸化物半導体）について言及しているものの、オフ電流に関する具体的な限定は一切ありません。\n\n### 3. 進歩性の根拠\n\n本願発明の進歩性の根拠は、以下の点にあります。\n\n1.  **数値限定の重要性：** 単に「オフ電流を小さくする」というだけでは、当業者は様々な手法を試みる可能性があります。しかし、本願発明のように「チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下」という極めて厳しい数値を要求することは、当業者に新たな技術的課題を提示します。この数値を達成するためには、材料、構造、製造プロセスなど、あらゆる側面から技術的な検討が必要となり、単なる設計変更や最適化の範囲を超えるものです。\n2.  **先行技術からの示唆の欠如：** 先行技術はオフ電流を低減するために、回路構成の工夫に注力しており、トランジスタ自体のオフ電流を極限まで小さくするというアプローチを示唆していません。先行技術は、オフ電流を低減するためにトランジスタの材料として酸化物半導体を使用することを記載していますが、具体的な電流値の限定はなく、酸化物半導体であれば当然に達成できるレベルであると当業者に認識させるにすぎません。\n3.  **予測できない効果：** 本願発明のようにオフ電流を極限まで低減することで、従来の技術では達成できなかった長時間のデータ保持が可能となり、半導体装置の性能を飛躍的に向上させます。これは、当業者が容易に予測できる効果ではありません。\n\nしたがって、本願発明のClaim 1は、先行技術から容易に想到することができず、進歩性を有すると考えられます。\n\n## 予備的主張：Claim 2以降の進歩性\n\n### Claim 2の追加限定について\n\nClaim 2は、**「前記容量素子の容量値が、前記入力端子に生じる寄生容量の容量値の１倍以上２０倍未満であること」**という限定を追加しています。\n\n先行技術は、容量素子の容量値に関する具体的な言及を一切していません。一般的に、容量素子の容量値は、回路の動作速度や消費電力などに影響を与えるため、設計上のトレードオフが存在します。先行技術の課題であるゲートリークを解決するために、容量素子の容量値を特定の範囲に限定するという動機付けは、先行技術からは全く見出すことができません。当業者は、単に容量素子の容量値を大きくすればデータ保持時間が長くなるという安易な発想に囚われる可能性があり、特定の範囲に限定するという発想には至らないと考えられます。\n\nしたがって、Claim 2の追加限定は、先行技術から容易想到ではありません。\n\n### Claim 3の追加限定について\n\nClaim 3は、**トランジスタの酸化物半導体層の結晶構造に関する限定**を追加しています。具体的には、「ｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有すること」、「ｃ軸に垂直な方向から見て金属原子又は金属原子と酸素原子が層状に配列する結晶部を有すること」を要件としています。\n\n先行技術は、トランジスタのチャネル形成領域が酸化物半導体であることを記載していますが、その結晶構造に関する具体的な言及は一切ありません。酸化物半導体の結晶構造は、トランジスタの特性に大きな影響を与えることが知られていますが、特定の結晶構造を選択することで、オフ電流を効果的に低減できるという動機付けは、先行技術からは見出すことができません。先行技術は、単に酸化物半導体を使用すればオフ電流が低減できるという程度の認識しか与えていないと考えられます。\n\nしたがって、Claim 3の追加限定は、先行技術から容易想到ではありません。\n",
        "examiner_review": "## 【第1段階：Claim 1 (幹) の検証】\n\n1.  **技術分野の関連性と動機付け**\n\n    *   **技術分野の関連性:** 本願発明(A)と先行技術(B)は、ともに半導体記憶装置におけるデータ保持に関するものであり、技術分野は関連しています。\n    *   **動機付け:** 当業者は、データの保持時間を長くするという共通の課題を認識しており、Aの課題を解決するために、Bの技術を適用または改良しようとする動機付けは存在します。特に、先行技術(B)が酸化物半導体を用いたトランジスタを用いることでリーク電流を抑制し、データ保持時間を長くするという技術思想を開示しているため、当業者はこの技術をさらに発展させようと試みることは自然な流れと考えられます。\n\n2.  **構成要件の比較と容易性**\n\n    *   **差分:**\n        *   本願発明は、論理回路の入力端子電位が与えられる容量素子を備える。\n        *   本願発明は、トランジスタのオフ電流に関する明確な限定（チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること）を有する。\n        *   先行技術は、第１のトランジスタを介して保持容量と電気的に接続される選択回路の第２の入力端子を備える。\n        *   先行技術は、記憶回路と２つのトランジスタを用いた複雑な構成を採用している。\n        *   先行技術は、トランジスタのオフ電流に関する具体的な限定は有していない。\n    *   **容易性:** 本願発明の「論理回路の入力端子電位が与えられる容量素子を備える」構成は、一般的なDRAMなどの記憶回路においてよく用いられる構成であり、周知技術の適用にすぎません。また、本願発明の「チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること」という数値限定は、先行技術(B)において酸化物半導体を用いることでリーク電流を抑制するという技術思想が開示されている以上、当業者がよりデータ保持時間を長くするために、酸化物半導体の特性を最適化することで達成しようとすることは、通常の創作能力を発揮すれば容易に到達できると考えられます。特に、トランジスタのオフ電流は、半導体材料の選択、構造の設計、製造プロセスの最適化など、様々な要素によって制御可能であることは当業者にとって周知の事実です。\n\n3.  **効果の予測可能性**\n\n    *   本願発明によって得られる長時間のデータ保持という効果は、先行技術(B)が酸化物半導体を用いたトランジスタを用いることでリーク電流を抑制し、データ保持時間を長くするという効果の延長線上にあるものであり、予測可能な範囲内と考えられます。本願発明は、そのオフ電流を極めて低い値に限定することで、先行技術よりもさらに優れたデータ保持特性を実現していますが、これは単なる程度の差であり、異質な効果や顕著な効果とは言えません。\n\n4.  **結論 (Claim 1)**\n\n    *   上記1〜3を総合的に考慮すると、本願発明のClaim 1は、先行技術(B)に基づき、当業者が通常の創作能力を発揮すれば容易に想到できるものと判断します。本願発明の主要な構成要素は先行技術に開示されており、数値限定も、先行技術の技術思想に基づき、当業者がデータ保持時間を長くするという目標を達成するために最適化を試みる過程で容易に到達できる範囲内です。したがって、Claim 1は**容易想到である**と判断します。\n\n---\n\n### 【第2段階：Claim 2以降 (枝葉) の検証】\n\n*   **Claim 2（枝1）の検討:**\n\n    *   **技術常識/周知の選択肢:** 容量素子の容量値を入力端子の寄生容量の１倍以上２０倍未満に限定することは、回路設計において一般的な考慮事項であり、特定の値を最適化することは当業者の通常の設計能力の範囲内と考えられます。\n    *   **適用容易性:** この限定をClaim 1に適用することは、回路設計上のパラメータを調整するだけであり、特に困難な点はありません。\n    *   **格別な効果:** 容量値を特定の範囲に限定することで、動作速度、消費電力、データ保持特性などのバランスを最適化できる可能性がありますが、これは当業者が予測可能な範囲内の効果であり、格別な効果とは言えません。\n    *   **結論:** Claim 2は、**容易想到である**と判断します。\n\n*   **Claim 3（枝2）の検討:**\n\n    *   **技術常識/周知の選択肢:** 酸化物半導体の結晶構造を制御することで、トランジスタの特性（移動度、オフ電流など）を改善できることは、当業者にとって周知の技術です。特に、ｃ軸配向した酸化物半導体薄膜は、高い移動度と低いオフ電流を実現できることが知られており、トランジスタの特性改善のために積極的に研究開発が行われています。\n    *   **適用容易性:** 酸化物半導体薄膜の成膜プロセスを制御することで、特定の結晶構造を実現することは、当業者の通常の技術力で十分に可能です。\n    *   **格別な効果:** 特定の結晶構造を採用することでオフ電流を低減できるという効果は、酸化物半導体に関する技術常識から予測可能な範囲内であり、格別な効果とは言えません。\n    *   **結論:** Claim 3は、**容易想到である**と判断します。\n",
        "final_decision": "代理人の主張と審査官の検証を比較検討した結果、以下の通り判断します。\n\n## 判断項目\n\n### 1. Claim 1 (幹) の進歩性\n**判断:** 容易想到である\n**理由:** 先行技術は酸化物半導体トランジスタを用いたリーク電流抑制を開示しており、オフ電流の数値限定は、当業者がその特性を最適化する過程で容易に到達できる範囲内である。\n\n### 2. Claim 2 (枝1) の進歩性\n**判断:** 容易想到である\n**理由:** 容量素子の容量値の限定は、回路設計における一般的な考慮事項であり、特別な効果を奏するものではない。\n\n### 3. Claim 3 (枝2) の進歩性\n**判断:** 容易想到である\n**理由:** 特定の結晶構造の酸化物半導体を用いることは、トランジスタ特性改善のための周知技術であり、特別な効果を奏するものではない。\n\n### 4. 総合結論\nClaim 1, 2, 3 は、いずれも先行技術の示唆に基づく技術の最適化、または周知技術の適用に過ぎず、進歩性は認められない。よって、本願の全てのクレームは特許要件（進歩性）を満たさないと判断する。\n\n---\n\n```json\n{\n  \"claim1\": {\n    \"inventive\": false,\n    \"reason\": \"The numerical limitation of the off-current is within the range that a person skilled in the art can easily reach by optimizing the characteristics of the oxide semiconductor, based on the prior art which discloses the leakage current suppression using the oxide semiconductor transistor.\"\n  },\n  \"claim2\": {\n    \"inventive\": false,\n    \"reason\": \"The limitation of the capacitance value of the capacitor element is a general consideration in circuit design and does not produce any special effect.\"\n  },\n  \"claim3\": {\n    \"inventive\": false,\n    \"reason\": \"Using an oxide semiconductor with a specific crystal structure is a well-known technique for improving transistor characteristics and does not produce any special effect.\"\n  },\n  \"conclusion\": \"Claims 1, 2, and 3 are all optimizations of technology based on suggestions from the prior art, or applications of well-known technology, and no inventive step is recognized. Therefore, all claims of this application are judged not to meet the patent requirements (inventive step).\"\n}\n```\n",
        "conversation_history": [
            {
                "step": "0.1 Claim",
                "role": "構造化",
                "content": {
                    "problem": "電源電圧の供給を停止させた場合であってもデータの保持を可能にすること。",
                    "solution_principle": "データ信号が入力される論理回路と、容量素子と、トランジスタとを設け、トランジスタのオフ電流を小さくする。",
                    "claim1_requirements": [
                        "入力端子を介してデータ信号が入力される論理回路を備えること",
                        "一対の電極の一方に高電源電位又は低電源電位が与えられ、他方に前記論理回路の前記入力端子の電位が与えられる容量素子を備えること",
                        "前記論理回路の前記入力端子と前記容量素子の一対の電極の他方との導通を制御するトランジスタを備えること",
                        "前記トランジスタは、チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること"
                    ],
                    "claim2_limitations": [
                        "前記容量素子の容量値が、前記入力端子に生じる寄生容量の容量値の１倍以上２０倍未満であること",
                        "請求項１に記載の半導体装置であること"
                    ],
                    "claim3_limitations": [
                        "前記トランジスタが、チャネルが形成され、シリコンよりもバンドギャップの広い酸化物半導体層を含むこと",
                        "前記酸化物半導体層が、ｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有すること",
                        "前記ｃ軸に垂直な方向から見て金属原子又は金属原子と酸素原子が層状に配列する結晶部を有すること",
                        "請求項１又は２に記載の半導体装置であること"
                    ],
                    "claim4_limitations": [
                        "入力端子を介してデータ信号が入力される論理回路を備えるフリップフロップを備えること",
                        "一対の電極の一方に高電源電位又は低電源電位が与えられ、他方に前記論理回路の前記入力端子の電位が与えられる容量素子を備えること",
                        "前記論理回路の前記入力端子と前記容量素子の一対の電極の他方との導通を制御するトランジスタを備えること",
                        "前記トランジスタは、チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること",
                        "前記フリップフロップは、複数設けられること",
                        "前記容量素子及びトランジスタは、複数の前記フリップフロップのうち、少なくとも２以上の前記フリップフロップに対応して複数設けられるシフトレジスタであること"
                    ],
                    "claim5_limitations": [
                        "前記トランジスタが、チャネルが形成され、シリコンよりもバンドギャップの広い酸化物半導体層を含むこと",
                        "前記酸化物半導体層が、ｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有すること",
                        "前記ｃ軸に垂直な方向から見て金属原子又は金属原子と酸素原子が層状に配列する結晶部を有すること",
                        "請求項４に記載のシフトレジスタであること"
                    ]
                }
            },
            {
                "step": "0.2 Candidate Prior Art",
                "role": "構造化",
                "content": {
                    "problem": "トランジスタのゲートリークにより保持容量に保持されたデータを十分な時間にわたり保持することが困難になっている。",
                    "solution_principle": "第２の記憶回路を、直列に接続している２つのＯＳトランジスタの接続部に保持容量の片側の端子を接続する構成とする。",
                    "claim1_requirements": [
                        "選択回路、記憶回路、第１のトランジスタ、第２のトランジスタ、保持容量と、を有する",
                        "選択回路の第１の入力端子には、信号が入力される",
                        "選択回路の第２の入力端子は、第１のトランジスタを介して保持容量と電気的に接続される",
                        "選択回路の出力端子は、記憶回路の入力端子と電気的に接続される",
                        "記憶回路の出力端子は、第２のトランジスタを介して保持容量と電気的に接続される",
                        "第１のトランジスタのチャネル形成領域は、酸化物半導体を有する",
                        "第２のトランジスタのチャネル形成領域は、酸化物半導体を有する",
                        "記憶装置である"
                    ],
                    "claim2_limitations": [
                        "第１の回路がフリップ・フロップ回路を含むこと",
                        "回路が第１の回路であること"
                    ],
                    "claim3_limitations": [
                        "第１の回路がラッチ回路を含むこと",
                        "回路が第１の回路であること"
                    ]
                }
            },
            {
                "step": "1",
                "role": "代理人",
                "content": "## 第一の主張：Claim 1の進歩性\n\n### 1. 課題・解決原理の相違点\n\n*   **本願発明の課題：** 電源電圧の供給を停止させた場合であってもデータの保持を可能にすること。\n*   **本願発明の解決原理：** データ信号が入力される論理回路と、容量素子と、トランジスタとを設け、トランジスタのオフ電流を小さくする。\n*   **先行技術の課題：** トランジスタのゲートリークにより保持容量に保持されたデータを十分な時間にわたり保持することが困難になっている。\n*   **先行技術の解決原理：** 第２の記憶回路を、直列に接続している２つのＯＳトランジスタの接続部に保持容量の片側の端子を接続する構成とする。\n\n本願発明と先行技術は、いずれもデータの保持時間に関する課題を認識していますが、そのアプローチが根本的に異なります。先行技術は、リーク電流を低減するために、記憶回路と２つのトランジスタを用いた複雑な回路構成を採用しています。一方、本願発明は、トランジスタ自体のオフ電流を極めて小さくするという、より直接的かつ簡潔なアプローチを採用しています。この解決原理の相違は、本願発明が独自の技術思想に基づいていることを示唆します。\n\n### 2. 構成要件の相違点\n\n本願発明のClaim 1と先行技術のClaim 1を比較すると、以下の相違点が挙げられます。\n\n*   **本願発明:**\n    *   論理回路の入力端子電位が与えられる容量素子\n    *   トランジスタのオフ電流に関する明確な限定（チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること）\n*   **先行技術:**\n    *   第１のトランジスタを介して保持容量と電気的に接続される選択回路の第２の入力端子\n    *   記憶回路と２つのトランジスタを用いた複雑な構成\n    *   トランジスタのオフ電流に関する具体的な限定はなし（酸化物半導体であることのみ記載）\n\n最も重要な相違点は、本願発明が**トランジスタのオフ電流を極めて低い具体的な数値で限定している点**です。先行技術はトランジスタの材料（酸化物半導体）について言及しているものの、オフ電流に関する具体的な限定は一切ありません。\n\n### 3. 進歩性の根拠\n\n本願発明の進歩性の根拠は、以下の点にあります。\n\n1.  **数値限定の重要性：** 単に「オフ電流を小さくする」というだけでは、当業者は様々な手法を試みる可能性があります。しかし、本願発明のように「チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下」という極めて厳しい数値を要求することは、当業者に新たな技術的課題を提示します。この数値を達成するためには、材料、構造、製造プロセスなど、あらゆる側面から技術的な検討が必要となり、単なる設計変更や最適化の範囲を超えるものです。\n2.  **先行技術からの示唆の欠如：** 先行技術はオフ電流を低減するために、回路構成の工夫に注力しており、トランジスタ自体のオフ電流を極限まで小さくするというアプローチを示唆していません。先行技術は、オフ電流を低減するためにトランジスタの材料として酸化物半導体を使用することを記載していますが、具体的な電流値の限定はなく、酸化物半導体であれば当然に達成できるレベルであると当業者に認識させるにすぎません。\n3.  **予測できない効果：** 本願発明のようにオフ電流を極限まで低減することで、従来の技術では達成できなかった長時間のデータ保持が可能となり、半導体装置の性能を飛躍的に向上させます。これは、当業者が容易に予測できる効果ではありません。\n\nしたがって、本願発明のClaim 1は、先行技術から容易に想到することができず、進歩性を有すると考えられます。\n\n## 予備的主張：Claim 2以降の進歩性\n\n### Claim 2の追加限定について\n\nClaim 2は、**「前記容量素子の容量値が、前記入力端子に生じる寄生容量の容量値の１倍以上２０倍未満であること」**という限定を追加しています。\n\n先行技術は、容量素子の容量値に関する具体的な言及を一切していません。一般的に、容量素子の容量値は、回路の動作速度や消費電力などに影響を与えるため、設計上のトレードオフが存在します。先行技術の課題であるゲートリークを解決するために、容量素子の容量値を特定の範囲に限定するという動機付けは、先行技術からは全く見出すことができません。当業者は、単に容量素子の容量値を大きくすればデータ保持時間が長くなるという安易な発想に囚われる可能性があり、特定の範囲に限定するという発想には至らないと考えられます。\n\nしたがって、Claim 2の追加限定は、先行技術から容易想到ではありません。\n\n### Claim 3の追加限定について\n\nClaim 3は、**トランジスタの酸化物半導体層の結晶構造に関する限定**を追加しています。具体的には、「ｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有すること」、「ｃ軸に垂直な方向から見て金属原子又は金属原子と酸素原子が層状に配列する結晶部を有すること」を要件としています。\n\n先行技術は、トランジスタのチャネル形成領域が酸化物半導体であることを記載していますが、その結晶構造に関する具体的な言及は一切ありません。酸化物半導体の結晶構造は、トランジスタの特性に大きな影響を与えることが知られていますが、特定の結晶構造を選択することで、オフ電流を効果的に低減できるという動機付けは、先行技術からは見出すことができません。先行技術は、単に酸化物半導体を使用すればオフ電流が低減できるという程度の認識しか与えていないと考えられます。\n\nしたがって、Claim 3の追加限定は、先行技術から容易想到ではありません。\n"
            },
            {
                "step": "2",
                "role": "審査官",
                "content": "## 【第1段階：Claim 1 (幹) の検証】\n\n1.  **技術分野の関連性と動機付け**\n\n    *   **技術分野の関連性:** 本願発明(A)と先行技術(B)は、ともに半導体記憶装置におけるデータ保持に関するものであり、技術分野は関連しています。\n    *   **動機付け:** 当業者は、データの保持時間を長くするという共通の課題を認識しており、Aの課題を解決するために、Bの技術を適用または改良しようとする動機付けは存在します。特に、先行技術(B)が酸化物半導体を用いたトランジスタを用いることでリーク電流を抑制し、データ保持時間を長くするという技術思想を開示しているため、当業者はこの技術をさらに発展させようと試みることは自然な流れと考えられます。\n\n2.  **構成要件の比較と容易性**\n\n    *   **差分:**\n        *   本願発明は、論理回路の入力端子電位が与えられる容量素子を備える。\n        *   本願発明は、トランジスタのオフ電流に関する明確な限定（チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること）を有する。\n        *   先行技術は、第１のトランジスタを介して保持容量と電気的に接続される選択回路の第２の入力端子を備える。\n        *   先行技術は、記憶回路と２つのトランジスタを用いた複雑な構成を採用している。\n        *   先行技術は、トランジスタのオフ電流に関する具体的な限定は有していない。\n    *   **容易性:** 本願発明の「論理回路の入力端子電位が与えられる容量素子を備える」構成は、一般的なDRAMなどの記憶回路においてよく用いられる構成であり、周知技術の適用にすぎません。また、本願発明の「チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること」という数値限定は、先行技術(B)において酸化物半導体を用いることでリーク電流を抑制するという技術思想が開示されている以上、当業者がよりデータ保持時間を長くするために、酸化物半導体の特性を最適化することで達成しようとすることは、通常の創作能力を発揮すれば容易に到達できると考えられます。特に、トランジスタのオフ電流は、半導体材料の選択、構造の設計、製造プロセスの最適化など、様々な要素によって制御可能であることは当業者にとって周知の事実です。\n\n3.  **効果の予測可能性**\n\n    *   本願発明によって得られる長時間のデータ保持という効果は、先行技術(B)が酸化物半導体を用いたトランジスタを用いることでリーク電流を抑制し、データ保持時間を長くするという効果の延長線上にあるものであり、予測可能な範囲内と考えられます。本願発明は、そのオフ電流を極めて低い値に限定することで、先行技術よりもさらに優れたデータ保持特性を実現していますが、これは単なる程度の差であり、異質な効果や顕著な効果とは言えません。\n\n4.  **結論 (Claim 1)**\n\n    *   上記1〜3を総合的に考慮すると、本願発明のClaim 1は、先行技術(B)に基づき、当業者が通常の創作能力を発揮すれば容易に想到できるものと判断します。本願発明の主要な構成要素は先行技術に開示されており、数値限定も、先行技術の技術思想に基づき、当業者がデータ保持時間を長くするという目標を達成するために最適化を試みる過程で容易に到達できる範囲内です。したがって、Claim 1は**容易想到である**と判断します。\n\n---\n\n### 【第2段階：Claim 2以降 (枝葉) の検証】\n\n*   **Claim 2（枝1）の検討:**\n\n    *   **技術常識/周知の選択肢:** 容量素子の容量値を入力端子の寄生容量の１倍以上２０倍未満に限定することは、回路設計において一般的な考慮事項であり、特定の値を最適化することは当業者の通常の設計能力の範囲内と考えられます。\n    *   **適用容易性:** この限定をClaim 1に適用することは、回路設計上のパラメータを調整するだけであり、特に困難な点はありません。\n    *   **格別な効果:** 容量値を特定の範囲に限定することで、動作速度、消費電力、データ保持特性などのバランスを最適化できる可能性がありますが、これは当業者が予測可能な範囲内の効果であり、格別な効果とは言えません。\n    *   **結論:** Claim 2は、**容易想到である**と判断します。\n\n*   **Claim 3（枝2）の検討:**\n\n    *   **技術常識/周知の選択肢:** 酸化物半導体の結晶構造を制御することで、トランジスタの特性（移動度、オフ電流など）を改善できることは、当業者にとって周知の技術です。特に、ｃ軸配向した酸化物半導体薄膜は、高い移動度と低いオフ電流を実現できることが知られており、トランジスタの特性改善のために積極的に研究開発が行われています。\n    *   **適用容易性:** 酸化物半導体薄膜の成膜プロセスを制御することで、特定の結晶構造を実現することは、当業者の通常の技術力で十分に可能です。\n    *   **格別な効果:** 特定の結晶構造を採用することでオフ電流を低減できるという効果は、酸化物半導体に関する技術常識から予測可能な範囲内であり、格別な効果とは言えません。\n    *   **結論:** Claim 3は、**容易想到である**と判断します。\n"
            },
            {
                "step": "3",
                "role": "主任審査官",
                "content": "代理人の主張と審査官の検証を比較検討した結果、以下の通り判断します。\n\n## 判断項目\n\n### 1. Claim 1 (幹) の進歩性\n**判断:** 容易想到である\n**理由:** 先行技術は酸化物半導体トランジスタを用いたリーク電流抑制を開示しており、オフ電流の数値限定は、当業者がその特性を最適化する過程で容易に到達できる範囲内である。\n\n### 2. Claim 2 (枝1) の進歩性\n**判断:** 容易想到である\n**理由:** 容量素子の容量値の限定は、回路設計における一般的な考慮事項であり、特別な効果を奏するものではない。\n\n### 3. Claim 3 (枝2) の進歩性\n**判断:** 容易想到である\n**理由:** 特定の結晶構造の酸化物半導体を用いることは、トランジスタ特性改善のための周知技術であり、特別な効果を奏するものではない。\n\n### 4. 総合結論\nClaim 1, 2, 3 は、いずれも先行技術の示唆に基づく技術の最適化、または周知技術の適用に過ぎず、進歩性は認められない。よって、本願の全てのクレームは特許要件（進歩性）を満たさないと判断する。\n\n---\n\n```json\n{\n  \"claim1\": {\n    \"inventive\": false,\n    \"reason\": \"The numerical limitation of the off-current is within the range that a person skilled in the art can easily reach by optimizing the characteristics of the oxide semiconductor, based on the prior art which discloses the leakage current suppression using the oxide semiconductor transistor.\"\n  },\n  \"claim2\": {\n    \"inventive\": false,\n    \"reason\": \"The limitation of the capacitance value of the capacitor element is a general consideration in circuit design and does not produce any special effect.\"\n  },\n  \"claim3\": {\n    \"inventive\": false,\n    \"reason\": \"Using an oxide semiconductor with a specific crystal structure is a well-known technique for improving transistor characteristics and does not produce any special effect.\"\n  },\n  \"conclusion\": \"Claims 1, 2, and 3 are all optimizations of technology based on suggestions from the prior art, or applications of well-known technology, and no inventive step is recognized. Therefore, all claims of this application are judged not to meet the patent requirements (inventive step).\"\n}\n```\n"
            }
        ],
        "inventiveness": {
            "claim1": {
                "inventive": false,
                "reason": "The numerical limitation of the off-current is within the range that a person skilled in the art can easily reach by optimizing the characteristics of the oxide semiconductor, based on the prior art which discloses the leakage current suppression using the oxide semiconductor transistor."
            },
            "claim2": {
                "inventive": false,
                "reason": "The limitation of the capacitance value of the capacitor element is a general consideration in circuit design and does not produce any special effect."
            },
            "claim3": {
                "inventive": false,
                "reason": "Using an oxide semiconductor with a specific crystal structure is a well-known technique for improving transistor characteristics and does not produce any special effect."
            }
        },
        "prior_art_doc_number": "2016085783"
    }
]