# 重点复习雨课堂测试和作业

# 1.计算机系统概论

## 知识点

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200608144821042.png" alt="image-20200608144821042" style="zoom: 67%;" />

1.时钟周期是计算机中最基本的、最小的时间单位。在一个时钟周期内，CPU仅完成一个最基本的动作。

2.主频(时钟频率)：每秒钟含有多少个时钟周期(1.2GHz即每秒钟含有1.2x10^9个时钟周期)。

3.CPI：一条指令所需要的时钟周期个数。

4.MIPS：每秒钟能执行多少个==100万==条指令。
![](https://img-blog.csdnimg.cn/2020021912112010.png)

5.MFLOPS：每秒百万次浮点操作次数。

6.CPU执行时间：TCPU=In×CPI×TC (指令条数\*一条指令需要几个时钟周期\*时钟周期长度)

>In：执行程序中==指令==的==总数==<br>
>CPI(Clock Cycle Per Instruction)：执行每条==指令所需==的平均时钟==周期个数==<br>
>TC：时钟==周期时间==的长度

7.吞吐量：计算机某一时间间隔内能够处理的信息量(能吞多少)

8.响应时间：从事件开始到事件结束的时间,也称执行时间.

7.冯●诺依曼型计算机设计思想主要有两项:

- 将十进制改为二进制,从而太太简化了计算机的结构和运算过程;
- 存储程序的思想，将程序与数据一起存储在计算机内，使得计算机的全部运算成为真正的自动过程。

8.用嘴(一句一句最后生成目标程序)来解释，用手(一步到位最后不生成目标程序)来编译

编译程序将高级语言转换为机器代码再执行，解释程序用源程序直接解释，解释一句执行一句不用转换成机器代码。所以编译要比解释速度快

9.控制器可根据==不同的周期==(取指周期或者执行周期)来区分该地址的存储单元存储的是数据还是指令。

## 习题

1.假定机器M的时钟频率为200MHz，程序P在机器M上的执行时间为12s。对P优化，将所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P'。若在M上乘法指令的CPI为102，左移指令的CPI为2，P的执行时间是P’执行时间的1.2倍，则P中的乘法指令条数为_______4x10^6^________

答：P'的执行时间为10s,比12少了2s，由时钟频率得每秒有2x10^8^个时钟周期，即少了4x10^8^个时钟周期

每条左移指令比乘法指令少了100个时钟周期，那么乘法指令个数即总共少的时钟周期/每条指令时钟周期

2.此题MIPS为400

![image-20200608152105898](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200608152105898.png)

答：平均CPI=2x0.5+ 3x0.2+4x0.1+5x0.2=3，即执行一个指令平均需要3个周期

MIPS为每秒可执行的百万条指令数，1.2GHZ为1200MHZ即一秒有1.2*10^9^个周期，总周期=一个指令所需周期\*有多少指令。1200/3=400（M=10^6^,G=10^9^）

3.程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M.上的执行时间是_______16.8s____

答：CPI即执行一条指令所需的时钟周期数。假设M机器原时钟周期为x,原CPI为y, P程序的指令数为z，可得P程序执行时间为xyz= 20s。

编译优化后M机器的CPI变为1.2y, P程序的指令数变为0.7z,则P程序执行时间为1.2*0.7xyz,故其执行时间为
16.8s。

4.

# 2.运算方法和运算器

## 知识点

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@latest/images/image-20200609143207561.png" alt="image-20200609143207561" style="zoom: 80%;" />1.数字0在原码反码补码的表示

[+0]原码=0000 0000，  [-0]原码=1000 0000

[+0]反码=0000 0000，  [-0]反码=1111 1111

[+0]补码=0000 0000，  [-0]补码=0000 0000   （补码中是唯一的）

0的移码也是唯一的1000 0000

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@latest/images/image-20200609151740827.png" alt="image-20200609151740827" style="zoom:67%;" />

由于补码0是唯一的所以补码范围要多一个负数

2.对于规格化的浮点数，尾数有三种形式：（小数点左边的是符号位）

- 0.1xx……x(原码、补码、反码都是正数的形式)
- 1.0XX……X(补码、反码是负数的形式)
- 1.1xx……X(原码是负数的形式)尾数用原码表示，B是不符合规格化的形式

3.余3码就是8421码加3所得

4.奇偶校验码：加上校验码后1的个数为奇数就是奇校验。不具备纠错能力。

5.海明码：设有k个数据位，则应设r个校验位，r满足2^r^-1 ≥ k + r 。具有一位纠错能力。

6.循环冗余检验码(CRC)：k位校验位拼接在n位数据位后面，即为n+k，如何生成检验码见下面习题

7.A的ascii码：65            a的ascii码：97

8.已知[x]补，求[-x]补：将[x]补连同符号位求反+1

9.移码就是补码的符号位求反

> 由于负数的补码如-21(101011)看着好像大于21(010101)，实际正好是21更大，所以浮点数的阶码用移码表示能直观的看出大小便于加减运算

10.-1的补码永远是全1(可理解为全1加1等于全0)

11.由于补码溢出无法看出是上溢(大于最大数)还是下溢，因此引入变形补码

- 两个符号位不同时表溢出(01为正溢出)
- 最高位那个数代表真正的符号位
- 两个符号位均参与运算，若进位舍去

12.==补码乘除之后再写，这里先跳过(主要是太多了)！！！！！！！！！！==

13.IEEE754计算公式：真值x=(-1)^S^*1.M*2^e^（S为符号位(正还是负)，E为阶码(转换成e代表多少次方)，M为尾数(小数点后面的数)，顺序为SEM）其中e=E-127(可记成大E大所以要减)



## 习题

1.写出D=101101的海明码

答：:one:首先确定检验位的个数：k=6，2^r^-1 ≥ k + r即2^r^ ≥7+r，所以r=4

:two:确定检验码的位置：检验码P~i~(i=1,2...)的位置为2^i-1^

注意从M10到M1，从大到小且没有0

![image-20200609150117418](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200609150117418.png)

:three:求出检验码的值：校验位Pi的值即为所有需要Pi校验的数据位求异或。

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@latest/images/image-20200609150430484.png" alt="image-20200609150430484" style="zoom:80%;" />

如P2对应M2，需要它的有D1即M3(2+1)、D3即M6(2+4)、D4即M7(2+4+1)......

所以最后的海明码为1011100100

2.已知x=11011，y=-10101，用变形补码计算x+y

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200609154616627.png" alt="image-20200609154616627" style="zoom:70%;" />

> 注意一定要先转换成补码再添符号位运算

3.假设M(x)=x^3^+1(发送信息的多项式)，G(x)=x^3^+x+1(生成多项式，代表校验位信息)。

:one: 那么M(x)代表的二进制码为: 1001(1*x^3^+1\*x^0^)，G(x)代表的二进制码为: 1011

:two:将M(x)的多项式左移G(x)的最高次数，变为1001 000

:three:将1001000对1011做模2除法得到余数为110,将其与被除数1001合并得到CRC码1001110

> 这里要注意第三步的模2除法和普通除法不同，模2除法不会向上一位借位也不比较被除数和除数的大小，如图中第三位商数(1101>1000但仍可做减操作)<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200609195155116.png" alt="image-20200609195155116" style="zoom:80%;" />

4.若浮点数x的754标准存储格式为(41360000)~16~ ,求其浮点数的十进制数值。

![image-20200609225853843](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200609225853843.png)

5.将数(20. 59375)1o转换成754标准的32位浮点数的二进制存储格式。

![image-20200609230432591](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200609230432591.png)

# 3.多层次的存储器

## 知识点

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200610135354300.png" alt="image-20200610135354300" style="zoom:80%;" />

1.存储器按存取方式可分为

- 随机存取存储器（RAM）可读可写，断电即失(也称易失性)
  - 静态RAM(SRAM)   常用做高速缓冲存储器
  - 动态RAM(DRAM)  常用做主存
- 只读存储器（ROM）只读不写，断电保留(也称非易失性)
- 顺序存取存储器（如磁带）属于串行访问存储器
- 直接存取存储器（如磁盘）属于串行访问存储器

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200610140643769.png" alt="image-20200610140643769" style="zoom:80%;" />

2.这些存储器名称中带E的都表示可擦除（可能出选择题）

3.为了解决存储器大容量、低价格、高速度三者之间的矛盾关系，常采用多级存储器结构

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200610140844977.png" alt="image-20200610140844977" style="zoom:67%;" />

缓存-主存层次主要解决CPU和主存速度不匹配的问题，数据交换由硬件完成。

主存辅存层次主要解决存储系统的容量问题，数据交换由硬件和操作系统共同完成

4.存储器带宽就是每秒存储器存储的信息量

5.SRAM存取速度快但容量不如DRAM（记住SRAM用作高速缓冲存储器，速度肯定快）

6.DRAM采用电容存储，由于电荷量会减少所以必须定期(若不说明则是2ms)刷新,可分为

- 集中刷新（集中到一段时间，集中歼灭）死时间是刷新总时间
- 分散刷新（分散到每个存取周期进行，分散歼灭）加倍存取周期死时间为0
- 异步刷新（折中方案，有计划的刷新）死时间就是一个读写周期(刷新周期/行数)

> 刷新的实质就是读出数据再写入（对行刷新，若不说明刷新一行等于一个存储周期）

7.ROM也是随机存取(像数组下标一样访问)，但随机存取**存储器**要求可读可写，ROM只读，所以把ROM和RAM分开（第一个随机存取只是取信息的方式和存储器的随机存取不一样）

8.如果要求将容量为axb的芯片组成容量为cxd的芯片，假设需要芯片的数量为n,则n=(cxd)/axb     （a是字线连接地址线，b是位线连接数据线）

9.命中率：CPU要访问的信息在Cache中的比例（cache存取次数/(cache存取+主存存取)）

10.平均访问时间：t~a~=命中率×访问cache的时间+(1-命中率)×访问主存时间 (t~a~=ht~c~+(1-h)t~m~)

11.访问效率：访问cache时间/平均访问时间 (e=t~c~/t~a~)

12.CPU与Cache之间传送数据的基本单位是字，而主存与Cache之间传送数据的基本单位是块(一块包括多个字)。（可理解为CPU容量少传输的也少，主存容量大传输的也大）

13.为了把主存的部分内容放到Cache中要把主存地址转换为Cache地址（因为主存和Cache用块传输，所以主要是块号的转换）

- 直接映射     根据行号指定特定行比（适合大容量Cache）
- 全相联映射  与Cache所有行都比（适合小容量Cache）
- 组相联映射   先根据组号找到对应组，再在组中一个一个比(折中的方法)

![image-20200610171302861](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200610171302861.png)

> 可以看到直接映射因为要找特定行，所以多了行号地址，组相联因为要找特定组所以多了组号地址，而全相联因为是一行一行比所以啥也没有

14.替换策略：当要放新的东西而Cache满时就要替换

- 最不经常使用(LFU)算法     首先淘汰一定时期内被访问次数最少的
- 近期最少使用(LRU)算法     首先淘汰最长时间未被使用的
- 随机替换

15.Cache要和主存内容保持一致，CPU对Cache的写入更改了它，所以要用到写操作策略

- 写回法    只修改Cache的内容而不立即写入主存，此行被换出时写入主存
- 全写法    Cache和主存同时修改
- 写一次法  处理和写回法一致，只是第一次命中要同时写入主存（折中处理）

16.TLB(快表)、页表和Cache之间的命中关系

记住只要TLB(页表分为快表和慢表)和Cache有一个命中，页表一定命中，但页表命中那俩不一定命中(数据在主存不在Cache时)，也可能都不命中

17.DRAM采用地址复用技术，地址线为正常的一半，例如你计算的用10根地址线实际用5根就行   （传两次地址的策略）

## 习题

1.RAM和ROM的区别

![image-20200610145652114](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200610145652114.png)

答：RAM断电会失去信息而ROM不会，二者访问信息的方式都是随机存取。Cache需要可读可写，而ROm只能读不能写，肯定不适合。DRAM(动态RAM)才需要刷新。

2.Flash存储器

![image-20200610150200185](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200610150200185.png)

3.假定用若干个2K×4位芯片组成一个8K×8位存储器，则地址0B1FH所在芯片的最小地址是

答：8k\*8/2k*4=8，需要8个芯片，8k=2^13^，所以需要13位地址。2个4位的芯片构成一个8位的(存取数据一次最少8位)，所以需要4组，片选地址为2位(位扩展两个要选中都是同时选中，所以只看字扩展)，剩下的为片内地址

:one: 每组芯片是2k*8即11个地址线，4组需要2位片选信号，所以每组后11位是从全0到全1

第1组芯片地址范围：000==0 0==000 0000 0000 ~ 0000 0111 1111 1111（黄色的为片选信号）

第2组芯片地址范围：000==0 1==000 0000 0000 ~ 0000 1111 1111 1111

第3组芯片地址范围：000==1 0==000 0000 0000 ~ 0001 0111 1111 1111

第4组芯片地址范围：000==1 1==000 0000 0000 ~ 0001 1111 1111 1111

0B1FH的地址格式是0000 1011 0001 1111，可知是第二组中的一个地址，这个地址所在芯片最小的为地址为0000 1000 0000 0000，即0800H

4.某计算机存储器按字节编址，主存地址空间大小为64MB，现用4MB×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（26位）。

答：MAR要能寻址整个存储器，虽然题目说组成32MB的主存，但是剩余的32MB以后也会用，所以也要考虑，64MB=2^26^，所以最少26位

5.假设 Cache完成缓存的次数为 2000次，主存完成存取的次数为50次。已知Cache的存储周期为50ns，主存的存储周期为200ns，试求:命中率、平均访问时间、效率。

答：:one:命中率为  2000/(2000+50)=97%

:two:t~a~=ht~c~+(1-h)t~m~=0.97\*50ns+(1-0.97)\*200ns=54.5ns（a表average,c表cache,m表main）

:three:效率e=t~c~/t~a~=50/54.5=91.7%

6.一个组相联cache由64个行组成，每组4行。主存储器包含4K个块，每块128字。请表示内存地址的格式。

答：128字=2^7^，所以字地址位数为7

Cache共64行，每组4行，所以需要16组，16=2^4^，即只需4位组号地址即可表示16组

:one: 主存有4k个块，每块128字，所以总共4k*128=2^19^，19-4-7=8即8位标记位

:two: 主存有4K个块，4k=2^12^，12-4=8，所以标记位需要8位（除去字号剩下的就是块号）

主存有4K个块，4k=2^12^，12-4=8，所以标记位需要8位

![image-20200610172722721](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200610172722721.png)

> 注意这些地址是存放在主存的，所以总位数和主存的容量保持一致

7.某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是 _____________19___

答：注意是DRAM采用地址复用，4M=2^22^，地址复用所以11根就行，11+8=19

> 注意地址线是2^n^，而数据线是一个线对应一位

8.下列各类存储器中,不采用随机存取方式的是( B)
A.EPROM               B.CD-ROM           C.DRAM            D.SRAM

答：CDROM即光盘，采用串行存取方式，它是只读型光盘存储器，不属于只读存储器ROM

9.某存储器容量为64KB ,按字节编址,地址4000H-5FFFH位ROM区,其余为RAM区,若用8Kx4位的SRAM芯片设计,则需要该芯片的数量为_______14____

答：这题主要是计算ROM区的容量，4000~5FFFH有5FFF-4000+1=2000H，而2000H=2^13^=8k（转换成二进制1在从右到左第13位(0开始)可类比10是2即2^1^），剩下的56kb为RAM，56kb/8k*4位=7\*2=14

10.某系统的存储器为2MB，每字块为8个字，每字32位，若Cache为16KB，采用字节编址方式。

(1)采用直接映射，主存地址格式是什么？

(2)采用全相联映射，主存地址格式是什么？

(3)采用16路组相联映射，主存地址格式是什么？

答：既然这题说明一个字多少位了那么就要有字节地址，若没有就只写3位块内地址<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200610231019657.png" alt="image-20200610231019657" style="zoom:80%;" />

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200610231039381.png" alt="image-20200610231039381" style="zoom:80%;" />

16路组相联即每组16块，16kb是2^14^是字节即有2^14^*2^3^=2^17^位，现在需要知道有多少组

组数=2^17^/2^4^(每组16块)\*2^3^(每字块8个字)*2^5^(1个字32位)=2^5^，所以组地址为5位

> 注意单位要一致，kb是字节，也可以32位换算成字节计算

11.某计算机存储器按字节编址，采用**小端方式存放数据**。 假定编译器规定int型和short型长度分别为32位和16位 ，并且**数据按边界对齐存储**。 某C语言程序段如下： 

```c
struct{ 
  int a；
  char b；
  short c；
}record；
record.a=273；
```

  若record变量的首地址为0XC008, 则低地址0XC008中内容为（）及record.c的地址是 （ ）

答：273 = 0X0000 0111，采用小端方式存放数据即高字节存放高地址，低字节存放低地址，273的低字节是11，所以地地址存11(往后依次是10,00,00)

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200610234723093.png" alt="image-20200610234723093" style="zoom:80%;" />

由上图看到0xC00D空了下来，因为题目说数据按边界对齐存储，b后面的c是short2字节，所以c的首地址也得是2的倍数(这样存储器访问一次就可取到数据，若不这样可能存储器一次取的正好是c的一部分，需要再访问一次才能得到完整的c，2的倍数则保证每次都能一次取到)

所以答案为0X11、0XC00E。

# 4.指令系统

## 知识点

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200611145349442.png" alt="image-20200611145349442" style="zoom:80%;" />

1.CISC：复杂指令系统计算机  （常用的20%频率占80%）C表Complex

RISC：精简指令系统计算机        少、固定、小但是寄存器数量多

2.二地址指令中根据操作数的物理位置，可分为

- SS(存储器-存储器)        速度最慢
- RS(寄存器-存储器)        速度中间
- RR(寄存器-寄存器)       速度最快
- 助记：M表Memory即存储器，S表regiSter即寄存器

3.指令字长：一条指令所占的存储空间大小即二进制代码位数

机器字长：计算机一次能直接处理的二进制位数

若指令字长 = 机器指令，则称它为单字长指令，类比还有半字长指令、双字长指令

4.数据字和指令字的区别：一个字如果表数据那就是数据字，如果表指令那就是指令字

5.定长操作码指令：指令字的高位部分固定位数表示操作码，n位操作码最多表示2^n^条指令

6.不定长操作码设计规则

- 不允许较短的是较长的前缀（这样可根据前缀直接判断它是零地址还是一地址）
- 频率较高的指令分配较短的指令

7.不定长操作码中的扩展位可理解成一个标志，你看到这个标志就知道它是0地址还是1地址

8.指令寻址：找到下一条将要执行指令的地址

- 顺序寻址			（按顺序来如1->2->3）
- 跳跃寻址            （发生跳跃如1->2->6）

9.数据寻址：找到当前正在执行指令的数据地址   多种寻址方式是为了压缩地址码长度

- 隐含寻址       操作数隐含在某寄存器中              
- 立即寻址       指令字中给出操作数(立即可用)，如MOV AX,1234H                         操作数=A
- 直接寻址       指令字中直接给出操作数的有效地址，如MOV AX,[8054H]             EA=A
- 间接寻址       指令字中给出的是操作数有效地址**的地址**                                           EA=(A)
- 寄存器寻址   指令字中给出寄存器的编号，根据编号取寄存器的数值                    EA=R~i~
- 寄存器间接寻址  与寄存器寻址不同的是寄存器存的数值是操作数的有效地址      EA=(R~i~)
- 偏移寻址     A由指令字给出，R隐含给出                                                              EA=A+(R)
  - 相对寻址        PC：程序计数器                                                                      EA=A+(PC)
  - 基址寻址        BR：基址寄存器   A可控，(BR)不可控                                  EA=A+(BR)    
  - 变址寻址        IX：变址寄存器    A不可控，(BR)可控(变址即偏移量可变)  EA=A+(IX) 

> A表指令字给出的形式地址，(A)表地址A的内容，EA表有效地址

10.低字节地址为字地址：低位字节放在内存低的地址段

0X1234（左边是高字节，右边是低字节(可理解成右面是个位所以小)）

0X4000：0X34             0X4001：0X12   即先存字符低位

## 习题

1.假设指令字长固定为16位，试设计一套指令系统满足以下要求:

1)有15条三地址指令。                             2)有12条二地址指令。
3)有62条一地址指令。                             4)有30条零地址指令。

答：三地址操作码15条用4位操作码即可，剩下的1111用作扩展(即只要看见前四个是1111那它就肯定是二地址指令)

12条二地址指令又需要4位操作码，即**1111** 0000 ~ **1111** 1011（12条）

剩余的1111 1100 ~ 1111 1111可用来扩展一地址指令(即看到前缀是它就代表是一地址指令)

1111 1100 ~ 1111 1111有4种情况后面加4位可达2^4^*4=64，大于一地址的62条，所以

**1111 1100** 0000 ~ **1111 1100** 1111（16条）**1111 1101** 0000 ~ **1111 1101** 1111（16条）

**1111 1110** 0000 ~ **1111 1110** 1111（16条）**1111 1111** 0000 ~ 1111 1111 1111（14条）

剩余的1111 1111 1110 ～ 1111 1111 1111可用来扩展零地址指令

再加4位可表示16位，两种拓展码总共表示32种情况而题目0地址只有30条舍去最后两条即可

1111 1111 1110 0000 ～ 1111 1111 1110 1111（16条）

1111 1111 1111 0000 ～ 1111 1111 1111 1101（14条）

> 拓展码代表这个指令是0地址还是1地址，后面的才代表这种地址码有多少条指令
>
> 多地址指令操作码要最短(存放的地址多)，0地址操作码占满16位，而三地址操作码仅占4位，剩下的12位用来存放三个地址

2.设相对寻址的转移指令占两个字节，第一节是操作码，第二字节是相对位移量（用补码表示），若CPU每当从存储器中取出一个字节时，即自动完成PC+1 -> PC。设当前PC的内容为2009H，要求转移到2000H地址，则该转移指令的第二字节的内容是（F5H）

答：当前PC为2009H，取指令后变为200BH（要先取指令再执行，取两次所以加2）

2000H-200BH=-11  (相对寻址都是加偏移量，只有偏移量是负的才能使PC数值减小)

-11的原码为1000 1011，反码为1111 0100，补码为1111 0101即F5H (题目说了用补码表示)

3.CISC和RISC的区别

![image-20200611173134098](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200611173134098.png)

答：由于RISC比较简单，因此大多都是在一个时钟周期内完成。特殊的是RISC寄存器此CISC多，因此更能提高计算机速度。RISC是复杂度因此种类啥的都比较多。RISC采用组合逻辑控制CISC才会用到微程序控制(可理解为RISC比较简单用不到那么复杂的微程序控制逻辑电路即可)

4.某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是____________24_________

答：三地址指令有29条，所以它的操作码至少为5位。2^5^=32，它剩余32-29=3种操作码给二地址。而二地址比三地址少了一个地址的位数多了6位给操作码，因此它数量最大达3*64=192。所以指令字长最少为23位（ 6 + 6 +6 + 5 = 26），因为计算机按字节编址，需要是8的倍数，所以指令字长至少应该是24位

> 同样是24位，3地址时是3个地址位+操作码5位，而2地址时是11位操作码和两个地址位

# 5.中央处理器

## 知识点

![image-20200616172236584](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200616172236584.png)

1.CPU = 运算器(对数据加工) + 控制器(协调控制各指令序列)

2.CPU主要有如下5种功能

- 指令控制：控制器自动形成指令的地址，并发出取指令的命令，将对应的指令取到控制器中。

- 操作控制：取指令后，产生完成每条指令所需的控制命令
- 时间控制：控制命令产生后，需要对各种控制命令加以时间上的控制
- 数据加工：在执行的过程中，可能需要进行算术运算和逻辑运算
- 中断处理：就是处理中断的能力

3.CPU至少需要六类寄存器，它们分别为

- 数据缓冲寄存器(DR)：暂存数据
- 指令寄存器(IR)：保存正在执行的一条指令
- 程序计数器(PC)：存放第一条指令的地址，每次加一更换成下条指令地址
- 数据地址寄存器(AR)：保存当前CPU访问的Cache中单元的地址
- 通用寄存器(R~0~~R~3~)：存放操作数和各种地址信息（如AX，BX等）
- 状态字寄存器(PSW)：保存各种状态条件控制标志，如进位标志、溢出标志等

4.指令周期：CPU取出并执行一条指令的时间

5.指令执行方案：

- 单指令周期                  所有指令用相同的执行时间
- 多指令周期                  不同类型的指令用不同的步骤完成
- 流水线方案                  指令之间并行执行

6.CPU主频对应的是时钟周期，每个机器周期(CPU周期)包含好几个时钟周期

7.大小顺序为：机器程序=微程序 > 微指令 > 微命令

微命令：控制部件向执行部件发出的各种控制命令。而微操作是微命令的执行过程。

微指令：若干微命令的集合

微程序：若干微指令的有序集合，而一条机器指令对应着一个微程序

> 每一条机器指令由一段用微指令编成的微程序来解释执行

8.微操作分为相容性和相斥性

- 相容性：同一个CPU周期可以并行执行微操作（也叫兼容性）
- 相斥性：同一CPU周期不能并行执行微操作

9.微命令编码  

直接控制法：每一位代表一个微命令。  

直接编码法：相斥的n个微命令可以采用编码法表示，占log~2~^（n+1）^位。  

混合编码法：相斥微命令采用直接编码法，相容微命令采用直接控制法。 

10.数据相关分为以下三类，注意读后写(WAR)啥的英文缩写是从后往前读！

RAW(写后读)：应该先写入再读，但现在没写入就读了，出现错误

WAR(读后写)：应该先读再写，但现在是写入后再读了，出现错误

WAW(写后写)：应该先一个写入另一个再写入，但现在写入的顺序反了，出现错误

> 数据旁路是解决数据相关的一种方法(不用等前一条指令把结果写回寄存器组，结果直接作为输入给下一个指令)





## 习题

1.XXX对程序员是透明的表示程序员看不见XXX（无法控制它对它操作）![image-20200616192930989](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200616192930989.png)

2.判断RAW、WAR....![image-20200617152100918](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@latest/images/image-20200617152100918.png)

答：:one: 先将结果送到R1，再取出R1参与运算。先写再读即写后读（RAW注意顺序）

:two: 先读R2再将结果送到R2。先读再写即读后写（WAR）

:three: 先将第一条指令结果送入R3再将第二条指令结果送到R3，先写后写即写后写

3.某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有___________________15位___

答：33个微命令构成5个互斥类，分别包含7、3、12、5和6个微命令，另外每组必须增加一种不发命令的情况，则5个段分别需要8、4、13、6和7种状态，分别对应3(2^3^=8)、2、4、3和3位，共15位。

4.CPU中跟踪指令后继地址的寄存器是_______地址寄存器__________

5.在微程序控制器中,构成控制信号序列的最小单位是（B）

A.机器指令          B.微命令                       C.微指令                D.微程序

答：可以看到这几个选项中微命令最小所以选它

6.在微程序控制器中，执行指令微程序的首条微指令地址是(  D  )得到的。

A．程序计数器          B．前条微指令          C．μPC          D．指令操作码映射

答：执行指令微程序的首条微指令地址由指令操作码译码的结果，通过专门的硬件提供。

# 6.总线系统

## 知识点

<img src="https://cdn.jsdelivr.net/gh/zss192/Typora-notes@latest/images/image-20200617162846524.png" alt="image-20200617162846524" style="zoom:80%;" />

1.总线：是连接多个部件的信息传输线，是各部件共享的传输介质。

2.总线大致分为三类：

- 内部总线：CPU内部各寄存器与运算部件之间的总线
- 系统总线：连接其他高速功能部件的总线
  - 数据总线：传送各功能部件之间的数据，为双向传输
  - 地址总线：用来指出地址，为单向传输
  - 控制总线：发出各种控制信号
- I/O总线：中、低速I/O设备之间互相连接的总线

3.地址总线和数据总线共用一组线。

4.总线宽度：通常指数据总线的根数

总线带宽：单位时间内总线传输的位数    （可理解为数据传输率）

5.总线结构可分为

- 单总线结构：将CPU、主存、IO设备连接在一组总线上
- 多总线结构：高速、中速、低速设备连接在不同的总线上同时工作，提高效

6.CPU-PCI：北桥       PCI-ISA：南桥

CPU总线：也称CPU-存储器总线

PCI总线：连接高速的I/O设备

ISA总线：连接低速I/O设备

7.串行传送：每次一位传送，不管传多少数据只用一条线

并行传送：若有32条线，一次就能传送32位，快但是成本高

8.共享的总线会出现同一时刻多个设备竞争主线控制权，就要从中选择一个

- 集中式仲裁 （重点）
  - 链式查询：离总线设备越近优先级越高
  - 计数器查询：地址线和请求总线的设备地址一致，该设备获得总线控制权
  - 独立请求：每个设备均有总线请求信号和总线同意信号，根据排队电路判定
- 分布式仲裁

9.总线定时指事件出现在总线上的时序

- 同步定时：采用统一的时钟信号协调发送和接收方的传送定时关系
- 异步定时：同步是在各模块速度一致的情况使用，异步没有公共时钟，采用应答(握手)方式，主模块发请求信号待从模块反馈后开始通信

10.系统总线标准分为：ISA、EISA、VESA、PCI、PCI-Express（可能出选择题）

11.地址线和数据线复用：地址线和数据线用一条线，一个周期传地址，一个周期传数据

## 习题

1.假设某系统总线在一个总线周期中并行传输4B信息，一个总线周期占用两个时钟周期，总线时钟频率为10MHz，则总线带宽是(  20MB/s   )。

答：总线宽度是单位时间内传输的位数，通常用每秒钟传输的字节数表示。4B即4字节。总线时钟周期为1/10MHz=0.1us，由题意得每0.2us可传输4B。那么每秒可以传输4B/0.2us=4B/0.2*10^-6^s=20MB/s

2.答：CRT是纯平显示器     CPI是一条指令所需时钟周期个数     RAM是随机存储器![image-20200617182657948](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@latest/images/image-20200617182657948.png)

3.下列关于多总线结构的叙述中，错误的是 _______D___

A.靠近CPU的总线速度较快					B.存储器总线可支持突发传送方式

C.总线之间须通过桥接器相连				D.PC I-Express×l6采用并行传输方式

答：突发传送方式把多个数据单元作为一个独立传输处理，从而最大化设备的吞吐量。一般用支持突发传送方式的总线提高存储器的读写效率。各总线通过桥接器相连，后者起流量交换作用PCI-Express总线都采用串行数据包传输数据

4.关于提高总线传输率的问题

![image-20200617184609687](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200617184609687.png)

答：传输率就是每秒传输的数据。增加宽度、提高效率、突发传输(多个单元当做一个传送)都可以提高传输率。地址/数据线复用就是地址和数据线用一个线和每秒传输多少数据没关系。

5.某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是 ______C___

A.132MB/s       B.264MB/s             C.528MB/s             D.1056MB/s

答：数据线32根代表一次传输32位即4字节(4B)，66MHz即一秒有66M个时钟周期，而每个周期传两次(上下各一次)，即66M/s×2×4B=528MB/s

6.下列关于总线设计的叙述中，错误的是 ________A_____

A.并行总线传输比串行总线传输速度快         B.采用信号线复用技术可减少信号线数量

C.采用突发传输方式可提高总线数据传输率D.用分离事务通信方式可提高总线利用率

答：通常并行一次能传多位数据看着是比串行的速度快，但时钟频率达到一定程度时并行之间的导线会互相影响所以A不是绝对的。

信号线复用就是不同周期传不一样的信息确实可以减少数量(注意复用)。

突发传输是一个总线周期可以传输多个存储地址连续的数据也可提高传输率。

分离事务通信即通过在不传送数据期间释放总线，使得其他申请者能使用总线，以此来提高总线利用率

# 7.外存与IO设备

## 知识点

1.磁道：就是磁盘的一个同心圆，每个磁道又分为多个扇区(和披萨一样一块一块)

2.**道**密度：单位长度有多少个磁**道**数(同心圆)           多少道

3.**位**密度：单位**磁道**长度能记录的二进制的**位**数      多少位

4.磁盘容量：面数×每面磁道数×每条磁道的二进制位数

5.磁盘平均存取时间：T~a~=寻道(找那一圈)+等待(找圈中哪个扇区)+传输(读写扇区时间)

6.数据传输速率：磁盘单位时间向主机传送的字节数（字节/秒）

- D~r~=rN      r为转速即每秒转多少圈(磁道)，N为每个磁道的容量
- D~r~=D*v   D为位密度即单位磁道的位数，v为线速度即每秒能沿着圈走多长

7.一个磁盘片有两个面，一个磁盘组有很多片(n)，但最上面和最下面的面不能用(即2n-2可用)

## 习题

1.磁盘组有6片磁盘， 每片有两个记录面，最上最下两个面不用。存储区域内径22cm,外径33cm,道密度为40道/cm，内层位密度400位/cm，转速6000转/分。问:

(1) 共有多少柱面?
(2)盘组总存储容量是多少?
(3)数据传输率多少?
(4)采用定长数据块记录格式，直接寻址的最小单位是什么?寻址命令中如何表示磁盘地址?
(5) 如果某文件长度超过一一个磁道的容量，应将它记录在同一个存储面上，还是记录在同一个柱面上?

答：(1)：有效存储区域为16.5-11=5.5(cm)，道密度为40道/cm，所以共40*5.5=220道即220个圆柱面（道是一圈一圈的，柱面就是一圈一圈那种）

> 要用半径而不是直径因为总圈数用半径算即可，另一半和这一半用的是同一个圈

(2)：内层磁道周长为2πR=2X3.14X11= 69.08(cm)     因为给的是内径密度所以算内径周长
每道信息量=400位/cmX 69.08cm=27632 位= 3454B    即一圈信息量  位密度×圈长度
每面信息量= 3454BX 220= 759880B     一面一共220圈     道信息×道数
盘组总容量= 759880BX10=7 598 800B    6片可用的面为10  面信息×面数

(3)：磁盘数据传输率D~r~= rN                 N为每条磁道容量，N=3454B
r为磁盘转速，r=6000转/60秒=100转/秒   （注意换算单位!!!）
D,=rN= 100X 3454B= = 345400B/s         每条磁道容量×磁道数量

(4)：最小单位是一个记录块（一个扇区）

此地址格式表示有4台磁盘，每台有16个记录面，每面有256个磁道，每道有16个扇区

![image-20200610184101789](https://cdn.jsdelivr.net/gh/zss192/Typora-notes@master/images/image-20200610184101789.png)

(5)：如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上，因为不需要重新找道，数据读/写速度快。

# 8.输入输出系统

## 知识点

1.

## 习题

1.