TimeQuest Timing Analyzer report for PipelineMIPS
Mon Nov 26 23:44:40 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'clock2'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'clock2'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'clock2'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clock'
 25. Fast Model Setup: 'clock2'
 26. Fast Model Hold: 'clock'
 27. Fast Model Hold: 'clock2'
 28. Fast Model Minimum Pulse Width: 'clock'
 29. Fast Model Minimum Pulse Width: 'clock2'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PipelineMIPS                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }  ;
; clock2     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 7.25 MHz ; 7.25 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+--------+----------+---------------+
; Clock  ; Slack    ; End Point TNS ;
+--------+----------+---------------+
; clock  ; -140.579 ; -54333.519    ;
; clock2 ; -0.597   ; -28.356       ;
+--------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock  ; 0.391 ; 0.000         ;
; clock2 ; 0.708 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clock  ; -2.000 ; -1825.380            ;
; clock2 ; -1.423 ; -229.060             ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                                    ;
+----------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                                                                                             ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -140.579 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.558    ;
; -140.579 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.558    ;
; -140.579 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.558    ;
; -140.579 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.558    ;
; -140.579 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.558    ;
; -140.579 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.558    ;
; -140.579 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.558    ;
; -140.579 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.558    ;
; -140.579 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.558    ;
; -140.579 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.558    ;
; -140.487 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.466    ;
; -140.487 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.466    ;
; -140.487 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.466    ;
; -140.487 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.466    ;
; -140.487 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.466    ;
; -140.487 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.466    ;
; -140.487 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.466    ;
; -140.487 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.466    ;
; -140.487 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.466    ;
; -140.487 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.466    ;
; -140.421 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.400    ;
; -140.421 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.400    ;
; -140.421 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.400    ;
; -140.421 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.400    ;
; -140.421 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.400    ;
; -140.421 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.400    ;
; -140.421 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.400    ;
; -140.421 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.400    ;
; -140.421 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.400    ;
; -140.421 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.400    ;
; -140.387 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.366    ;
; -140.387 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.366    ;
; -140.387 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.366    ;
; -140.387 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.366    ;
; -140.387 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.366    ;
; -140.387 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.366    ;
; -140.387 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.366    ;
; -140.387 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.366    ;
; -140.387 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.366    ;
; -140.387 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.366    ;
; -140.231 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.210    ;
; -140.231 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.210    ;
; -140.231 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.210    ;
; -140.231 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.210    ;
; -140.231 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.210    ;
; -140.231 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.210    ;
; -140.231 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.210    ;
; -140.231 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.210    ;
; -140.231 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.210    ;
; -140.231 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.210    ;
; -140.103 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.082    ;
; -140.103 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.082    ;
; -140.103 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.082    ;
; -140.103 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.082    ;
; -140.103 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.082    ;
; -140.103 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.082    ;
; -140.103 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.082    ;
; -140.103 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.082    ;
; -140.103 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.082    ;
; -140.103 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.082    ;
; -140.083 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.062    ;
; -140.083 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.062    ;
; -140.083 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.062    ;
; -140.083 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.062    ;
; -140.083 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.062    ;
; -140.083 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.062    ;
; -140.083 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.062    ;
; -140.083 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.062    ;
; -140.083 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.062    ;
; -140.083 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.062    ;
; -140.059 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.038    ;
; -140.059 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.038    ;
; -140.059 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.038    ;
; -140.059 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.038    ;
; -140.059 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.038    ;
; -140.059 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.038    ;
; -140.059 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.038    ;
; -140.059 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.038    ;
; -140.059 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.038    ;
; -140.059 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.038    ;
; -140.042 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.021    ;
; -140.042 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.021    ;
; -140.042 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.021    ;
; -140.042 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.021    ;
; -140.042 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.021    ;
; -140.042 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.021    ;
; -140.042 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.021    ;
; -140.042 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.021    ;
; -140.042 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.021    ;
; -140.042 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.057     ; 141.021    ;
; -139.959 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.057     ; 140.938    ;
; -139.959 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.057     ; 140.938    ;
; -139.959 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.057     ; 140.938    ;
; -139.959 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.057     ; 140.938    ;
; -139.959 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.057     ; 140.938    ;
; -139.959 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.057     ; 140.938    ;
; -139.959 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.057     ; 140.938    ;
; -139.959 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.057     ; 140.938    ;
; -139.959 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.057     ; 140.938    ;
; -139.959 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.057     ; 140.938    ;
+----------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock2'                                                                                                                                                                                                   ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.597 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.032      ; 1.594      ;
; -0.593 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.037      ; 1.595      ;
; -0.591 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.036      ; 1.592      ;
; -0.590 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.036      ; 1.591      ;
; -0.587 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.036      ; 1.588      ;
; -0.586 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.032      ; 1.583      ;
; -0.574 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.578      ;
; -0.572 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.037      ; 1.574      ;
; -0.570 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.576      ;
; -0.566 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.032      ; 1.563      ;
; -0.563 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.569      ;
; -0.562 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.566      ;
; -0.557 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.037      ; 1.559      ;
; -0.555 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.559      ;
; -0.554 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.560      ;
; -0.548 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.552      ;
; -0.547 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.553      ;
; -0.545 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.549      ;
; -0.545 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.549      ;
; -0.544 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.550      ;
; -0.541 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.547      ;
; -0.365 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.032      ; 1.362      ;
; -0.354 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.037      ; 1.356      ;
; -0.353 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.036      ; 1.354      ;
; -0.347 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.032      ; 1.344      ;
; -0.347 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.032      ; 1.344      ;
; -0.342 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.032      ; 1.339      ;
; -0.338 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.036      ; 1.339      ;
; -0.337 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.032      ; 1.334      ;
; -0.337 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.032      ; 1.334      ;
; -0.336 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.036      ; 1.337      ;
; -0.335 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.032      ; 1.332      ;
; -0.334 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.338      ;
; -0.334 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.338      ;
; -0.331 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.036      ; 1.332      ;
; -0.331 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.037      ; 1.333      ;
; -0.330 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.037      ; 1.332      ;
; -0.329 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.333      ;
; -0.329 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.333      ;
; -0.329 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.333      ;
; -0.328 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.036      ; 1.329      ;
; -0.328 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.037      ; 1.330      ;
; -0.327 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.331      ;
; -0.325 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.036      ; 1.326      ;
; -0.325 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.037      ; 1.327      ;
; -0.324 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.036      ; 1.325      ;
; -0.321 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.327      ;
; -0.320 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.324      ;
; -0.319 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.323      ;
; -0.318 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.322      ;
; -0.315 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.319      ;
; -0.315 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.319      ;
; -0.314 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.320      ;
; -0.314 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.037      ; 1.316      ;
; -0.313 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.317      ;
; -0.313 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.319      ;
; -0.311 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.315      ;
; -0.311 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.317      ;
; -0.308 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.314      ;
; -0.306 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.312      ;
; -0.305 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.311      ;
; -0.305 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.311      ;
; -0.303 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.037      ; 1.305      ;
; -0.299 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.305      ;
; -0.299 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.305      ;
; -0.295 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.301      ;
; -0.292 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.298      ;
; -0.291 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.039      ; 1.295      ;
; -0.288 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.294      ;
; -0.258 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.043      ; 1.266      ;
; -0.249 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.041      ; 1.255      ;
; -0.248 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.043      ; 1.256      ;
; -0.244 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.043      ; 1.252      ;
; 0.009  ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.999      ;
; 0.011  ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.997      ;
; 0.012  ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.996      ;
; 0.020  ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.988      ;
; 0.021  ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.987      ;
; 0.022  ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.986      ;
; 0.023  ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.985      ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; register32:inst|q[15]                                                                 ; register32:inst|q[15]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register32:inst|q[6]                                                                  ; register32:inst|q[6]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register32:inst|q[4]                                                                  ; register32:inst|q[4]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register32:inst|q[7]                                                                  ; register32:inst|q[7]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register32:inst|q[8]                                                                  ; register32:inst|q[8]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register32:inst|q[3]                                                                  ; register32:inst|q[3]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register32:inst|q[9]                                                                  ; register32:inst|q[9]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register32:inst|q[11]                                                                 ; register32:inst|q[11]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.550 ; register32:inst|q[2]                                                                  ; register32:inst|q[3]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.816      ;
; 1.041 ; register32:inst|q[0]                                                                  ; register32:inst|q[0]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.307      ;
; 1.076 ; register32:inst|q[7]                                                                  ; register32:inst|q[9]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.342      ;
; 1.091 ; register32:inst|q[10]                                                                 ; register32:inst|q[10]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.357      ;
; 1.197 ; register32:inst|q[6]                                                                  ; register32:inst|q[9]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.206 ; register32:inst|q[5]                                                                  ; register32:inst|q[9]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.472      ;
; 1.210 ; register32:inst|q[17]                                                                 ; register32:inst|q[17]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.219 ; register32:inst|q[14]                                                                 ; register32:inst|q[15]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.485      ;
; 1.223 ; register32:inst|q[8]                                                                  ; register32:inst|q[9]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; register32:inst|q[1]                                                                  ; register32:inst|q[1]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.249 ; register32:inst|q[12]                                                                 ; register32:inst|q[15]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.515      ;
; 1.296 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[3]  ; registerBank:inst4|register32:inst11|q[3]  ; clock        ; clock       ; 0.000        ; -0.030     ; 1.532      ;
; 1.333 ; register32:inst|q[5]                                                                  ; register32:inst|q[6]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.599      ;
; 1.343 ; register32:inst|q[3]                                                                  ; register32:inst|q[9]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.609      ;
; 1.389 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]  ; registerBank:inst4|register32:inst22|q[8]  ; clock        ; clock       ; 0.000        ; 0.008      ; 1.663      ;
; 1.390 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst10|q[6]  ; clock        ; clock       ; 0.000        ; -0.029     ; 1.627      ;
; 1.392 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst22|q[6]  ; clock        ; clock       ; 0.000        ; -0.029     ; 1.629      ;
; 1.392 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]  ; registerBank:inst4|register32:inst10|q[8]  ; clock        ; clock       ; 0.000        ; 0.008      ; 1.666      ;
; 1.401 ; register32:inst|q[12]                                                                 ; register32:inst|q[12]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.667      ;
; 1.415 ; register32:inst|q[13]                                                                 ; register32:inst|q[13]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.681      ;
; 1.470 ; register32:inst|q[3]                                                                  ; register32:inst|q[6]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.736      ;
; 1.496 ; register32:inst|q[28]                                                                 ; register32:inst|q[28]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.762      ;
; 1.514 ; register32:inst|q[13]                                                                 ; register32:inst|q[15]                      ; clock        ; clock       ; 0.000        ; -0.004     ; 1.776      ;
; 1.529 ; register32:inst|q[20]                                                                 ; register32:inst|q[20]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.795      ;
; 1.601 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst15|q[6]  ; clock        ; clock       ; 0.000        ; -0.040     ; 1.827      ;
; 1.602 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst13|q[6]  ; clock        ; clock       ; 0.000        ; -0.040     ; 1.828      ;
; 1.607 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[21] ; registerBank:inst4|register32:inst14|q[21] ; clock        ; clock       ; 0.000        ; -0.031     ; 1.842      ;
; 1.610 ; register32:inst|q[4]                                                                  ; register32:inst|q[9]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.876      ;
; 1.615 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[21] ; registerBank:inst4|register32:inst15|q[21] ; clock        ; clock       ; 0.000        ; -0.029     ; 1.852      ;
; 1.644 ; register32:inst|q[26]                                                                 ; register32:inst|q[28]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.910      ;
; 1.674 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[4]  ; registerBank:inst4|register32:inst23|q[4]  ; clock        ; clock       ; 0.000        ; -0.033     ; 1.907      ;
; 1.675 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[4]  ; registerBank:inst4|register32:inst10|q[4]  ; clock        ; clock       ; 0.000        ; -0.033     ; 1.908      ;
; 1.701 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[15] ; registerBank:inst4|register32:inst24|q[15] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.962      ;
; 1.737 ; register32:inst|q[4]                                                                  ; register32:inst|q[6]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 2.003      ;
; 1.776 ; register32:inst|q[23]                                                                 ; register32:inst|q[24]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.042      ;
; 1.787 ; register32:inst|q[27]                                                                 ; register32:inst|q[28]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.053      ;
; 1.823 ; register32:inst|q[2]                                                                  ; register32:inst|q[9]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 2.089      ;
; 1.896 ; register32:inst|q[12]                                                                 ; register32:inst|q[13]                      ; clock        ; clock       ; 0.000        ; 0.004      ; 2.166      ;
; 1.923 ; register32:inst|q[30]                                                                 ; Coproc:inst16|register32:inst1|q[0]        ; clock        ; clock       ; 0.000        ; -0.033     ; 2.156      ;
; 1.946 ; register32:inst|q[24]                                                                 ; register32:inst|q[24]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.212      ;
; 1.950 ; register32:inst|q[2]                                                                  ; register32:inst|q[6]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 2.216      ;
; 1.982 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst10|q[20] ; clock        ; clock       ; 0.000        ; -0.022     ; 2.226      ;
; 1.988 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]  ; registerBank:inst4|register32:inst27|q[8]  ; clock        ; clock       ; 0.000        ; 0.019      ; 2.273      ;
; 1.989 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22] ; registerBank:inst4|register32:inst13|q[22] ; clock        ; clock       ; 0.000        ; -0.001     ; 2.254      ;
; 1.989 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30] ; registerBank:inst4|register32:inst3|q[30]  ; clock        ; clock       ; 0.000        ; 0.009      ; 2.264      ;
; 1.993 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst23|q[6]  ; clock        ; clock       ; 0.000        ; -0.006     ; 2.253      ;
; 1.993 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30] ; registerBank:inst4|register32:inst4|q[30]  ; clock        ; clock       ; 0.000        ; 0.009      ; 2.268      ;
; 2.001 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22] ; registerBank:inst4|register32:inst31|q[22] ; clock        ; clock       ; 0.000        ; -0.008     ; 2.259      ;
; 2.009 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11] ; registerBank:inst4|register32:inst18|q[11] ; clock        ; clock       ; 0.000        ; 0.041      ; 2.316      ;
; 2.009 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11] ; registerBank:inst4|register32:inst30|q[11] ; clock        ; clock       ; 0.000        ; 0.041      ; 2.316      ;
; 2.012 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[9]  ; registerBank:inst4|register32:inst18|q[9]  ; clock        ; clock       ; 0.000        ; 0.041      ; 2.319      ;
; 2.012 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[9]  ; registerBank:inst4|register32:inst30|q[9]  ; clock        ; clock       ; 0.000        ; 0.041      ; 2.319      ;
; 2.021 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11] ; registerBank:inst4|register32:inst20|q[11] ; clock        ; clock       ; 0.000        ; 0.034      ; 2.321      ;
; 2.021 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11] ; registerBank:inst4|register32:inst63|q[11] ; clock        ; clock       ; 0.000        ; 0.034      ; 2.321      ;
; 2.038 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[18] ; registerBank:inst4|register32:inst13|q[18] ; clock        ; clock       ; 0.000        ; 0.011      ; 2.315      ;
; 2.074 ; register32:inst|q[14]                                                                 ; register32:inst|q[14]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.340      ;
; 2.096 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[10] ; registerBank:inst4|register32:inst9|q[10]  ; clock        ; clock       ; 0.000        ; 0.027      ; 2.389      ;
; 2.108 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]  ; registerBank:inst4|register32:inst27|q[5]  ; clock        ; clock       ; 0.000        ; -0.018     ; 2.356      ;
; 2.116 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst11|q[6]  ; clock        ; clock       ; 0.000        ; -0.015     ; 2.367      ;
; 2.145 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst21|q[6]  ; clock        ; clock       ; 0.000        ; 0.011      ; 2.422      ;
; 2.149 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst17|q[6]  ; clock        ; clock       ; 0.000        ; 0.011      ; 2.426      ;
; 2.151 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11] ; registerBank:inst4|register32:inst14|q[11] ; clock        ; clock       ; 0.000        ; 0.024      ; 2.441      ;
; 2.157 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[26] ; registerBank:inst4|register32:inst12|q[26] ; clock        ; clock       ; 0.000        ; -0.039     ; 2.384      ;
; 2.164 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22] ; registerBank:inst4|register32:inst15|q[22] ; clock        ; clock       ; 0.000        ; -0.012     ; 2.418      ;
; 2.179 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30] ; registerBank:inst4|register32:inst25|q[30] ; clock        ; clock       ; 0.000        ; 0.013      ; 2.458      ;
; 2.180 ; register32:inst|q[21]                                                                 ; register32:inst|q[24]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.446      ;
; 2.187 ; register32:inst|q[18]                                                                 ; register32:inst|q[24]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.453      ;
; 2.189 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[15] ; registerBank:inst4|register32:inst28|q[15] ; clock        ; clock       ; 0.000        ; -0.038     ; 2.417      ;
; 2.210 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]  ; registerBank:inst4|register32:inst10|q[5]  ; clock        ; clock       ; 0.000        ; -0.033     ; 2.443      ;
; 2.213 ; register32:inst|q[29]                                                                 ; Coproc:inst16|register32:inst1|q[0]        ; clock        ; clock       ; 0.000        ; -0.033     ; 2.446      ;
; 2.217 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst11|q[20] ; clock        ; clock       ; 0.000        ; -0.002     ; 2.481      ;
; 2.223 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst15|q[20] ; clock        ; clock       ; 0.000        ; -0.012     ; 2.477      ;
; 2.226 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst14|q[20] ; clock        ; clock       ; 0.000        ; -0.003     ; 2.489      ;
; 2.230 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[18] ; registerBank:inst4|register32:inst15|q[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.496      ;
; 2.234 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst12|q[20] ; clock        ; clock       ; 0.000        ; -0.002     ; 2.498      ;
; 2.235 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst27|q[20] ; clock        ; clock       ; 0.000        ; 0.003      ; 2.504      ;
; 2.236 ; register32:inst|q[11]                                                                 ; register32:inst|q[15]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.502      ;
; 2.238 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst19|q[20] ; clock        ; clock       ; 0.000        ; 0.003      ; 2.507      ;
; 2.256 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[28] ; registerBank:inst4|register32:inst16|q[28] ; clock        ; clock       ; 0.000        ; -0.028     ; 2.494      ;
; 2.259 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22] ; registerBank:inst4|register32:inst16|q[22] ; clock        ; clock       ; 0.000        ; -0.028     ; 2.497      ;
; 2.260 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[28] ; registerBank:inst4|register32:inst13|q[28] ; clock        ; clock       ; 0.000        ; -0.028     ; 2.498      ;
; 2.261 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]  ; registerBank:inst4|register32:inst12|q[5]  ; clock        ; clock       ; 0.000        ; -0.031     ; 2.496      ;
; 2.266 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]  ; registerBank:inst4|register32:inst9|q[5]   ; clock        ; clock       ; 0.000        ; -0.031     ; 2.501      ;
; 2.275 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22] ; registerBank:inst4|register32:inst23|q[22] ; clock        ; clock       ; 0.000        ; 0.005      ; 2.546      ;
; 2.281 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[26] ; registerBank:inst4|register32:inst11|q[26] ; clock        ; clock       ; 0.000        ; -0.030     ; 2.517      ;
; 2.292 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]  ; registerBank:inst4|register32:inst19|q[8]  ; clock        ; clock       ; 0.000        ; 0.045      ; 2.603      ;
; 2.293 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]  ; registerBank:inst4|register32:inst31|q[8]  ; clock        ; clock       ; 0.000        ; 0.045      ; 2.604      ;
; 2.298 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[28] ; registerBank:inst4|register32:inst15|q[28] ; clock        ; clock       ; 0.000        ; -0.041     ; 2.523      ;
; 2.298 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30] ; registerBank:inst4|register32:inst21|q[30] ; clock        ; clock       ; 0.000        ; 0.014      ; 2.578      ;
; 2.299 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30] ; registerBank:inst4|register32:inst17|q[30] ; clock        ; clock       ; 0.000        ; 0.014      ; 2.579      ;
; 2.309 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[9]  ; registerBank:inst4|register32:inst6|q[9]   ; clock        ; clock       ; 0.000        ; 0.066      ; 2.641      ;
; 2.310 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[9]  ; registerBank:inst4|register32:inst8|q[9]   ; clock        ; clock       ; 0.000        ; 0.066      ; 2.642      ;
+-------+---------------------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock2'                                                                                                                                                                                                   ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.708 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.985      ;
; 0.709 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.986      ;
; 0.710 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.987      ;
; 0.711 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.988      ;
; 0.719 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.996      ;
; 0.720 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.997      ;
; 0.722 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.999      ;
; 0.975 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.043      ; 1.252      ;
; 0.979 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.043      ; 1.256      ;
; 0.980 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.255      ;
; 0.989 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.043      ; 1.266      ;
; 1.019 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.294      ;
; 1.022 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.295      ;
; 1.023 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.298      ;
; 1.026 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.301      ;
; 1.030 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.305      ;
; 1.030 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.305      ;
; 1.034 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.037      ; 1.305      ;
; 1.036 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.311      ;
; 1.036 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.311      ;
; 1.037 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.312      ;
; 1.039 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.314      ;
; 1.042 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.315      ;
; 1.042 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.317      ;
; 1.044 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.317      ;
; 1.044 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.319      ;
; 1.045 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.320      ;
; 1.045 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.037      ; 1.316      ;
; 1.046 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.319      ;
; 1.046 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.319      ;
; 1.049 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.322      ;
; 1.050 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.323      ;
; 1.051 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.324      ;
; 1.052 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.327      ;
; 1.055 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.036      ; 1.325      ;
; 1.056 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.036      ; 1.326      ;
; 1.056 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.037      ; 1.327      ;
; 1.058 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.331      ;
; 1.059 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.036      ; 1.329      ;
; 1.059 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.037      ; 1.330      ;
; 1.060 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.333      ;
; 1.060 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.333      ;
; 1.060 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.333      ;
; 1.061 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.037      ; 1.332      ;
; 1.062 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.036      ; 1.332      ;
; 1.062 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.037      ; 1.333      ;
; 1.065 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.338      ;
; 1.065 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.338      ;
; 1.066 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.032      ; 1.332      ;
; 1.067 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.036      ; 1.337      ;
; 1.068 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.032      ; 1.334      ;
; 1.068 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.032      ; 1.334      ;
; 1.069 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.036      ; 1.339      ;
; 1.073 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.032      ; 1.339      ;
; 1.078 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.032      ; 1.344      ;
; 1.078 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.032      ; 1.344      ;
; 1.084 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.036      ; 1.354      ;
; 1.085 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.037      ; 1.356      ;
; 1.096 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.032      ; 1.362      ;
; 1.272 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.547      ;
; 1.275 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.550      ;
; 1.276 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.549      ;
; 1.276 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.549      ;
; 1.278 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.553      ;
; 1.279 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.552      ;
; 1.285 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.560      ;
; 1.286 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.559      ;
; 1.288 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.037      ; 1.559      ;
; 1.293 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.566      ;
; 1.294 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.569      ;
; 1.297 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.032      ; 1.563      ;
; 1.301 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.041      ; 1.576      ;
; 1.303 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.037      ; 1.574      ;
; 1.305 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.039      ; 1.578      ;
; 1.317 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.032      ; 1.583      ;
; 1.318 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.036      ; 1.588      ;
; 1.321 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.036      ; 1.591      ;
; 1.322 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.036      ; 1.592      ;
; 1.324 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.037      ; 1.595      ;
; 1.328 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.032      ; 1.594      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock2'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; A[*]              ; clock      ; 20.070 ; 20.070 ; Rise       ; clock           ;
;  A[0]             ; clock      ; 19.239 ; 19.239 ; Rise       ; clock           ;
;  A[1]             ; clock      ; 18.942 ; 18.942 ; Rise       ; clock           ;
;  A[2]             ; clock      ; 18.347 ; 18.347 ; Rise       ; clock           ;
;  A[3]             ; clock      ; 19.013 ; 19.013 ; Rise       ; clock           ;
;  A[4]             ; clock      ; 20.070 ; 20.070 ; Rise       ; clock           ;
;  A[5]             ; clock      ; 17.739 ; 17.739 ; Rise       ; clock           ;
;  A[6]             ; clock      ; 15.727 ; 15.727 ; Rise       ; clock           ;
;  A[7]             ; clock      ; 16.598 ; 16.598 ; Rise       ; clock           ;
;  A[8]             ; clock      ; 15.900 ; 15.900 ; Rise       ; clock           ;
;  A[9]             ; clock      ; 17.811 ; 17.811 ; Rise       ; clock           ;
;  A[10]            ; clock      ; 17.045 ; 17.045 ; Rise       ; clock           ;
;  A[11]            ; clock      ; 15.919 ; 15.919 ; Rise       ; clock           ;
;  A[12]            ; clock      ; 14.981 ; 14.981 ; Rise       ; clock           ;
;  A[13]            ; clock      ; 18.810 ; 18.810 ; Rise       ; clock           ;
;  A[14]            ; clock      ; 17.834 ; 17.834 ; Rise       ; clock           ;
;  A[15]            ; clock      ; 16.153 ; 16.153 ; Rise       ; clock           ;
;  A[16]            ; clock      ; 15.094 ; 15.094 ; Rise       ; clock           ;
;  A[17]            ; clock      ; 17.538 ; 17.538 ; Rise       ; clock           ;
;  A[18]            ; clock      ; 15.936 ; 15.936 ; Rise       ; clock           ;
;  A[19]            ; clock      ; 19.674 ; 19.674 ; Rise       ; clock           ;
;  A[20]            ; clock      ; 17.181 ; 17.181 ; Rise       ; clock           ;
;  A[21]            ; clock      ; 13.869 ; 13.869 ; Rise       ; clock           ;
;  A[22]            ; clock      ; 17.623 ; 17.623 ; Rise       ; clock           ;
;  A[23]            ; clock      ; 16.476 ; 16.476 ; Rise       ; clock           ;
;  A[24]            ; clock      ; 15.377 ; 15.377 ; Rise       ; clock           ;
;  A[25]            ; clock      ; 15.235 ; 15.235 ; Rise       ; clock           ;
;  A[26]            ; clock      ; 15.788 ; 15.788 ; Rise       ; clock           ;
;  A[27]            ; clock      ; 14.892 ; 14.892 ; Rise       ; clock           ;
;  A[28]            ; clock      ; 16.986 ; 16.986 ; Rise       ; clock           ;
;  A[29]            ; clock      ; 16.286 ; 16.286 ; Rise       ; clock           ;
;  A[30]            ; clock      ; 17.473 ; 17.473 ; Rise       ; clock           ;
;  A[31]            ; clock      ; 16.128 ; 16.128 ; Rise       ; clock           ;
; B[*]              ; clock      ; 17.364 ; 17.364 ; Rise       ; clock           ;
;  B[0]             ; clock      ; 14.547 ; 14.547 ; Rise       ; clock           ;
;  B[1]             ; clock      ; 13.519 ; 13.519 ; Rise       ; clock           ;
;  B[2]             ; clock      ; 14.474 ; 14.474 ; Rise       ; clock           ;
;  B[3]             ; clock      ; 14.967 ; 14.967 ; Rise       ; clock           ;
;  B[4]             ; clock      ; 14.579 ; 14.579 ; Rise       ; clock           ;
;  B[5]             ; clock      ; 13.565 ; 13.565 ; Rise       ; clock           ;
;  B[6]             ; clock      ; 16.800 ; 16.800 ; Rise       ; clock           ;
;  B[7]             ; clock      ; 13.202 ; 13.202 ; Rise       ; clock           ;
;  B[8]             ; clock      ; 13.917 ; 13.917 ; Rise       ; clock           ;
;  B[9]             ; clock      ; 13.567 ; 13.567 ; Rise       ; clock           ;
;  B[10]            ; clock      ; 14.127 ; 14.127 ; Rise       ; clock           ;
;  B[11]            ; clock      ; 15.010 ; 15.010 ; Rise       ; clock           ;
;  B[12]            ; clock      ; 17.364 ; 17.364 ; Rise       ; clock           ;
;  B[13]            ; clock      ; 15.969 ; 15.969 ; Rise       ; clock           ;
;  B[14]            ; clock      ; 15.377 ; 15.377 ; Rise       ; clock           ;
;  B[15]            ; clock      ; 15.251 ; 15.251 ; Rise       ; clock           ;
;  B[16]            ; clock      ; 13.495 ; 13.495 ; Rise       ; clock           ;
;  B[17]            ; clock      ; 14.593 ; 14.593 ; Rise       ; clock           ;
;  B[18]            ; clock      ; 14.690 ; 14.690 ; Rise       ; clock           ;
;  B[19]            ; clock      ; 16.177 ; 16.177 ; Rise       ; clock           ;
;  B[20]            ; clock      ; 15.006 ; 15.006 ; Rise       ; clock           ;
;  B[21]            ; clock      ; 15.457 ; 15.457 ; Rise       ; clock           ;
;  B[22]            ; clock      ; 16.635 ; 16.635 ; Rise       ; clock           ;
;  B[23]            ; clock      ; 17.241 ; 17.241 ; Rise       ; clock           ;
;  B[24]            ; clock      ; 12.834 ; 12.834 ; Rise       ; clock           ;
;  B[25]            ; clock      ; 13.563 ; 13.563 ; Rise       ; clock           ;
;  B[26]            ; clock      ; 15.781 ; 15.781 ; Rise       ; clock           ;
;  B[27]            ; clock      ; 14.292 ; 14.292 ; Rise       ; clock           ;
;  B[28]            ; clock      ; 14.621 ; 14.621 ; Rise       ; clock           ;
;  B[29]            ; clock      ; 14.971 ; 14.971 ; Rise       ; clock           ;
;  B[30]            ; clock      ; 15.352 ; 15.352 ; Rise       ; clock           ;
;  B[31]            ; clock      ; 14.487 ; 14.487 ; Rise       ; clock           ;
; High[*]           ; clock      ; 10.601 ; 10.601 ; Rise       ; clock           ;
;  High[0]          ; clock      ; 9.311  ; 9.311  ; Rise       ; clock           ;
;  High[1]          ; clock      ; 9.534  ; 9.534  ; Rise       ; clock           ;
;  High[2]          ; clock      ; 8.472  ; 8.472  ; Rise       ; clock           ;
;  High[3]          ; clock      ; 9.703  ; 9.703  ; Rise       ; clock           ;
;  High[4]          ; clock      ; 9.843  ; 9.843  ; Rise       ; clock           ;
;  High[5]          ; clock      ; 9.411  ; 9.411  ; Rise       ; clock           ;
;  High[6]          ; clock      ; 8.846  ; 8.846  ; Rise       ; clock           ;
;  High[7]          ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  High[8]          ; clock      ; 8.771  ; 8.771  ; Rise       ; clock           ;
;  High[9]          ; clock      ; 7.705  ; 7.705  ; Rise       ; clock           ;
;  High[10]         ; clock      ; 10.601 ; 10.601 ; Rise       ; clock           ;
;  High[11]         ; clock      ; 8.975  ; 8.975  ; Rise       ; clock           ;
;  High[12]         ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  High[13]         ; clock      ; 9.465  ; 9.465  ; Rise       ; clock           ;
;  High[14]         ; clock      ; 9.445  ; 9.445  ; Rise       ; clock           ;
;  High[15]         ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  High[16]         ; clock      ; 8.237  ; 8.237  ; Rise       ; clock           ;
;  High[17]         ; clock      ; 8.430  ; 8.430  ; Rise       ; clock           ;
;  High[18]         ; clock      ; 9.965  ; 9.965  ; Rise       ; clock           ;
;  High[19]         ; clock      ; 8.699  ; 8.699  ; Rise       ; clock           ;
;  High[20]         ; clock      ; 9.529  ; 9.529  ; Rise       ; clock           ;
;  High[21]         ; clock      ; 8.724  ; 8.724  ; Rise       ; clock           ;
;  High[22]         ; clock      ; 9.407  ; 9.407  ; Rise       ; clock           ;
;  High[23]         ; clock      ; 9.706  ; 9.706  ; Rise       ; clock           ;
;  High[24]         ; clock      ; 10.597 ; 10.597 ; Rise       ; clock           ;
;  High[25]         ; clock      ; 8.639  ; 8.639  ; Rise       ; clock           ;
;  High[26]         ; clock      ; 9.456  ; 9.456  ; Rise       ; clock           ;
;  High[27]         ; clock      ; 9.564  ; 9.564  ; Rise       ; clock           ;
;  High[28]         ; clock      ; 9.753  ; 9.753  ; Rise       ; clock           ;
;  High[29]         ; clock      ; 8.805  ; 8.805  ; Rise       ; clock           ;
;  High[30]         ; clock      ; 8.002  ; 8.002  ; Rise       ; clock           ;
;  High[31]         ; clock      ; 9.042  ; 9.042  ; Rise       ; clock           ;
; Low[*]            ; clock      ; 10.516 ; 10.516 ; Rise       ; clock           ;
;  Low[0]           ; clock      ; 9.443  ; 9.443  ; Rise       ; clock           ;
;  Low[1]           ; clock      ; 9.083  ; 9.083  ; Rise       ; clock           ;
;  Low[2]           ; clock      ; 7.992  ; 7.992  ; Rise       ; clock           ;
;  Low[3]           ; clock      ; 8.463  ; 8.463  ; Rise       ; clock           ;
;  Low[4]           ; clock      ; 10.219 ; 10.219 ; Rise       ; clock           ;
;  Low[5]           ; clock      ; 9.711  ; 9.711  ; Rise       ; clock           ;
;  Low[6]           ; clock      ; 10.516 ; 10.516 ; Rise       ; clock           ;
;  Low[7]           ; clock      ; 9.609  ; 9.609  ; Rise       ; clock           ;
;  Low[8]           ; clock      ; 9.683  ; 9.683  ; Rise       ; clock           ;
;  Low[9]           ; clock      ; 9.391  ; 9.391  ; Rise       ; clock           ;
;  Low[10]          ; clock      ; 9.650  ; 9.650  ; Rise       ; clock           ;
;  Low[11]          ; clock      ; 9.254  ; 9.254  ; Rise       ; clock           ;
;  Low[12]          ; clock      ; 8.571  ; 8.571  ; Rise       ; clock           ;
;  Low[13]          ; clock      ; 9.721  ; 9.721  ; Rise       ; clock           ;
;  Low[14]          ; clock      ; 8.477  ; 8.477  ; Rise       ; clock           ;
;  Low[15]          ; clock      ; 10.063 ; 10.063 ; Rise       ; clock           ;
;  Low[16]          ; clock      ; 8.723  ; 8.723  ; Rise       ; clock           ;
;  Low[17]          ; clock      ; 10.410 ; 10.410 ; Rise       ; clock           ;
;  Low[18]          ; clock      ; 9.408  ; 9.408  ; Rise       ; clock           ;
;  Low[19]          ; clock      ; 9.238  ; 9.238  ; Rise       ; clock           ;
;  Low[20]          ; clock      ; 9.745  ; 9.745  ; Rise       ; clock           ;
;  Low[21]          ; clock      ; 8.330  ; 8.330  ; Rise       ; clock           ;
;  Low[22]          ; clock      ; 9.907  ; 9.907  ; Rise       ; clock           ;
;  Low[23]          ; clock      ; 9.302  ; 9.302  ; Rise       ; clock           ;
;  Low[24]          ; clock      ; 9.773  ; 9.773  ; Rise       ; clock           ;
;  Low[25]          ; clock      ; 9.413  ; 9.413  ; Rise       ; clock           ;
;  Low[26]          ; clock      ; 10.140 ; 10.140 ; Rise       ; clock           ;
;  Low[27]          ; clock      ; 10.491 ; 10.491 ; Rise       ; clock           ;
;  Low[28]          ; clock      ; 8.151  ; 8.151  ; Rise       ; clock           ;
;  Low[29]          ; clock      ; 9.846  ; 9.846  ; Rise       ; clock           ;
;  Low[30]          ; clock      ; 10.048 ; 10.048 ; Rise       ; clock           ;
;  Low[31]          ; clock      ; 9.107  ; 9.107  ; Rise       ; clock           ;
; MemDataIn[*]      ; clock      ; 15.915 ; 15.915 ; Rise       ; clock           ;
;  MemDataIn[0]     ; clock      ; 13.355 ; 13.355 ; Rise       ; clock           ;
;  MemDataIn[1]     ; clock      ; 13.800 ; 13.800 ; Rise       ; clock           ;
;  MemDataIn[2]     ; clock      ; 14.748 ; 14.748 ; Rise       ; clock           ;
;  MemDataIn[3]     ; clock      ; 12.351 ; 12.351 ; Rise       ; clock           ;
;  MemDataIn[4]     ; clock      ; 13.343 ; 13.343 ; Rise       ; clock           ;
;  MemDataIn[5]     ; clock      ; 13.152 ; 13.152 ; Rise       ; clock           ;
;  MemDataIn[6]     ; clock      ; 13.692 ; 13.692 ; Rise       ; clock           ;
;  MemDataIn[7]     ; clock      ; 13.399 ; 13.399 ; Rise       ; clock           ;
;  MemDataIn[8]     ; clock      ; 13.944 ; 13.944 ; Rise       ; clock           ;
;  MemDataIn[9]     ; clock      ; 13.958 ; 13.958 ; Rise       ; clock           ;
;  MemDataIn[10]    ; clock      ; 13.484 ; 13.484 ; Rise       ; clock           ;
;  MemDataIn[11]    ; clock      ; 15.915 ; 15.915 ; Rise       ; clock           ;
;  MemDataIn[12]    ; clock      ; 14.067 ; 14.067 ; Rise       ; clock           ;
;  MemDataIn[13]    ; clock      ; 13.841 ; 13.841 ; Rise       ; clock           ;
;  MemDataIn[14]    ; clock      ; 13.139 ; 13.139 ; Rise       ; clock           ;
;  MemDataIn[15]    ; clock      ; 14.891 ; 14.891 ; Rise       ; clock           ;
;  MemDataIn[16]    ; clock      ; 13.106 ; 13.106 ; Rise       ; clock           ;
;  MemDataIn[17]    ; clock      ; 13.805 ; 13.805 ; Rise       ; clock           ;
;  MemDataIn[18]    ; clock      ; 15.218 ; 15.218 ; Rise       ; clock           ;
;  MemDataIn[19]    ; clock      ; 15.037 ; 15.037 ; Rise       ; clock           ;
;  MemDataIn[20]    ; clock      ; 12.895 ; 12.895 ; Rise       ; clock           ;
;  MemDataIn[21]    ; clock      ; 13.632 ; 13.632 ; Rise       ; clock           ;
;  MemDataIn[22]    ; clock      ; 14.116 ; 14.116 ; Rise       ; clock           ;
;  MemDataIn[23]    ; clock      ; 14.535 ; 14.535 ; Rise       ; clock           ;
;  MemDataIn[24]    ; clock      ; 14.699 ; 14.699 ; Rise       ; clock           ;
;  MemDataIn[25]    ; clock      ; 13.848 ; 13.848 ; Rise       ; clock           ;
;  MemDataIn[26]    ; clock      ; 14.792 ; 14.792 ; Rise       ; clock           ;
;  MemDataIn[27]    ; clock      ; 13.627 ; 13.627 ; Rise       ; clock           ;
;  MemDataIn[28]    ; clock      ; 14.500 ; 14.500 ; Rise       ; clock           ;
;  MemDataIn[29]    ; clock      ; 12.479 ; 12.479 ; Rise       ; clock           ;
;  MemDataIn[30]    ; clock      ; 13.993 ; 13.993 ; Rise       ; clock           ;
;  MemDataIn[31]    ; clock      ; 13.010 ; 13.010 ; Rise       ; clock           ;
; MemReadValue[*]   ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  MemReadValue[0]  ; clock      ; 9.144  ; 9.144  ; Rise       ; clock           ;
;  MemReadValue[1]  ; clock      ; 8.996  ; 8.996  ; Rise       ; clock           ;
;  MemReadValue[2]  ; clock      ; 8.540  ; 8.540  ; Rise       ; clock           ;
;  MemReadValue[3]  ; clock      ; 9.459  ; 9.459  ; Rise       ; clock           ;
;  MemReadValue[4]  ; clock      ; 9.196  ; 9.196  ; Rise       ; clock           ;
;  MemReadValue[5]  ; clock      ; 7.506  ; 7.506  ; Rise       ; clock           ;
;  MemReadValue[6]  ; clock      ; 7.710  ; 7.710  ; Rise       ; clock           ;
;  MemReadValue[7]  ; clock      ; 8.126  ; 8.126  ; Rise       ; clock           ;
;  MemReadValue[8]  ; clock      ; 8.865  ; 8.865  ; Rise       ; clock           ;
;  MemReadValue[9]  ; clock      ; 8.754  ; 8.754  ; Rise       ; clock           ;
;  MemReadValue[10] ; clock      ; 8.499  ; 8.499  ; Rise       ; clock           ;
;  MemReadValue[11] ; clock      ; 7.529  ; 7.529  ; Rise       ; clock           ;
;  MemReadValue[12] ; clock      ; 9.766  ; 9.766  ; Rise       ; clock           ;
;  MemReadValue[13] ; clock      ; 8.341  ; 8.341  ; Rise       ; clock           ;
;  MemReadValue[14] ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  MemReadValue[15] ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  MemReadValue[16] ; clock      ; 9.347  ; 9.347  ; Rise       ; clock           ;
;  MemReadValue[17] ; clock      ; 8.465  ; 8.465  ; Rise       ; clock           ;
;  MemReadValue[18] ; clock      ; 9.483  ; 9.483  ; Rise       ; clock           ;
;  MemReadValue[19] ; clock      ; 8.685  ; 8.685  ; Rise       ; clock           ;
;  MemReadValue[20] ; clock      ; 8.548  ; 8.548  ; Rise       ; clock           ;
;  MemReadValue[21] ; clock      ; 7.844  ; 7.844  ; Rise       ; clock           ;
;  MemReadValue[22] ; clock      ; 9.505  ; 9.505  ; Rise       ; clock           ;
;  MemReadValue[23] ; clock      ; 8.507  ; 8.507  ; Rise       ; clock           ;
;  MemReadValue[24] ; clock      ; 9.263  ; 9.263  ; Rise       ; clock           ;
;  MemReadValue[25] ; clock      ; 9.493  ; 9.493  ; Rise       ; clock           ;
;  MemReadValue[26] ; clock      ; 8.495  ; 8.495  ; Rise       ; clock           ;
;  MemReadValue[27] ; clock      ; 8.173  ; 8.173  ; Rise       ; clock           ;
;  MemReadValue[28] ; clock      ; 7.619  ; 7.619  ; Rise       ; clock           ;
;  MemReadValue[29] ; clock      ; 9.423  ; 9.423  ; Rise       ; clock           ;
;  MemReadValue[30] ; clock      ; 9.074  ; 9.074  ; Rise       ; clock           ;
;  MemReadValue[31] ; clock      ; 10.151 ; 10.151 ; Rise       ; clock           ;
; OrigPC            ; clock      ; 62.182 ; 62.182 ; Rise       ; clock           ;
; PCBranch[*]       ; clock      ; 40.307 ; 40.307 ; Rise       ; clock           ;
;  PCBranch[0]      ; clock      ; 8.974  ; 8.974  ; Rise       ; clock           ;
;  PCBranch[1]      ; clock      ; 8.314  ; 8.314  ; Rise       ; clock           ;
;  PCBranch[2]      ; clock      ; 11.985 ; 11.985 ; Rise       ; clock           ;
;  PCBranch[3]      ; clock      ; 12.278 ; 12.278 ; Rise       ; clock           ;
;  PCBranch[4]      ; clock      ; 14.588 ; 14.588 ; Rise       ; clock           ;
;  PCBranch[5]      ; clock      ; 17.053 ; 17.053 ; Rise       ; clock           ;
;  PCBranch[6]      ; clock      ; 17.012 ; 17.012 ; Rise       ; clock           ;
;  PCBranch[7]      ; clock      ; 16.728 ; 16.728 ; Rise       ; clock           ;
;  PCBranch[8]      ; clock      ; 18.299 ; 18.299 ; Rise       ; clock           ;
;  PCBranch[9]      ; clock      ; 18.510 ; 18.510 ; Rise       ; clock           ;
;  PCBranch[10]     ; clock      ; 19.311 ; 19.311 ; Rise       ; clock           ;
;  PCBranch[11]     ; clock      ; 21.360 ; 21.360 ; Rise       ; clock           ;
;  PCBranch[12]     ; clock      ; 21.856 ; 21.856 ; Rise       ; clock           ;
;  PCBranch[13]     ; clock      ; 23.476 ; 23.476 ; Rise       ; clock           ;
;  PCBranch[14]     ; clock      ; 24.121 ; 24.121 ; Rise       ; clock           ;
;  PCBranch[15]     ; clock      ; 24.828 ; 24.828 ; Rise       ; clock           ;
;  PCBranch[16]     ; clock      ; 26.573 ; 26.573 ; Rise       ; clock           ;
;  PCBranch[17]     ; clock      ; 29.783 ; 29.783 ; Rise       ; clock           ;
;  PCBranch[18]     ; clock      ; 28.163 ; 28.163 ; Rise       ; clock           ;
;  PCBranch[19]     ; clock      ; 28.567 ; 28.567 ; Rise       ; clock           ;
;  PCBranch[20]     ; clock      ; 30.854 ; 30.854 ; Rise       ; clock           ;
;  PCBranch[21]     ; clock      ; 32.280 ; 32.280 ; Rise       ; clock           ;
;  PCBranch[22]     ; clock      ; 32.752 ; 32.752 ; Rise       ; clock           ;
;  PCBranch[23]     ; clock      ; 33.065 ; 33.065 ; Rise       ; clock           ;
;  PCBranch[24]     ; clock      ; 34.517 ; 34.517 ; Rise       ; clock           ;
;  PCBranch[25]     ; clock      ; 34.803 ; 34.803 ; Rise       ; clock           ;
;  PCBranch[26]     ; clock      ; 35.351 ; 35.351 ; Rise       ; clock           ;
;  PCBranch[27]     ; clock      ; 36.320 ; 36.320 ; Rise       ; clock           ;
;  PCBranch[28]     ; clock      ; 37.542 ; 37.542 ; Rise       ; clock           ;
;  PCBranch[29]     ; clock      ; 38.094 ; 38.094 ; Rise       ; clock           ;
;  PCBranch[30]     ; clock      ; 38.140 ; 38.140 ; Rise       ; clock           ;
;  PCBranch[31]     ; clock      ; 40.307 ; 40.307 ; Rise       ; clock           ;
; Zero              ; clock      ; 59.494 ; 59.494 ; Rise       ; clock           ;
; adressMem[*]      ; clock      ; 41.074 ; 41.074 ; Rise       ; clock           ;
;  adressMem[0]     ; clock      ; 41.074 ; 41.074 ; Rise       ; clock           ;
;  adressMem[1]     ; clock      ; 38.740 ; 38.740 ; Rise       ; clock           ;
;  adressMem[2]     ; clock      ; 39.120 ; 39.120 ; Rise       ; clock           ;
;  adressMem[3]     ; clock      ; 34.552 ; 34.552 ; Rise       ; clock           ;
;  adressMem[4]     ; clock      ; 28.779 ; 28.779 ; Rise       ; clock           ;
;  adressMem[5]     ; clock      ; 28.846 ; 28.846 ; Rise       ; clock           ;
;  adressMem[6]     ; clock      ; 28.367 ; 28.367 ; Rise       ; clock           ;
;  adressMem[7]     ; clock      ; 29.558 ; 29.558 ; Rise       ; clock           ;
;  adressMem[8]     ; clock      ; 32.356 ; 32.356 ; Rise       ; clock           ;
;  adressMem[9]     ; clock      ; 33.573 ; 33.573 ; Rise       ; clock           ;
; atualPC[*]        ; clock      ; 11.426 ; 11.426 ; Rise       ; clock           ;
;  atualPC[0]       ; clock      ; 8.974  ; 8.974  ; Rise       ; clock           ;
;  atualPC[1]       ; clock      ; 8.334  ; 8.334  ; Rise       ; clock           ;
;  atualPC[2]       ; clock      ; 9.216  ; 9.216  ; Rise       ; clock           ;
;  atualPC[3]       ; clock      ; 10.854 ; 10.854 ; Rise       ; clock           ;
;  atualPC[4]       ; clock      ; 10.349 ; 10.349 ; Rise       ; clock           ;
;  atualPC[5]       ; clock      ; 10.104 ; 10.104 ; Rise       ; clock           ;
;  atualPC[6]       ; clock      ; 9.604  ; 9.604  ; Rise       ; clock           ;
;  atualPC[7]       ; clock      ; 11.214 ; 11.214 ; Rise       ; clock           ;
;  atualPC[8]       ; clock      ; 9.506  ; 9.506  ; Rise       ; clock           ;
;  atualPC[9]       ; clock      ; 10.665 ; 10.665 ; Rise       ; clock           ;
;  atualPC[10]      ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
;  atualPC[11]      ; clock      ; 9.919  ; 9.919  ; Rise       ; clock           ;
;  atualPC[12]      ; clock      ; 9.773  ; 9.773  ; Rise       ; clock           ;
;  atualPC[13]      ; clock      ; 9.283  ; 9.283  ; Rise       ; clock           ;
;  atualPC[14]      ; clock      ; 8.991  ; 8.991  ; Rise       ; clock           ;
;  atualPC[15]      ; clock      ; 9.103  ; 9.103  ; Rise       ; clock           ;
;  atualPC[16]      ; clock      ; 9.193  ; 9.193  ; Rise       ; clock           ;
;  atualPC[17]      ; clock      ; 10.409 ; 10.409 ; Rise       ; clock           ;
;  atualPC[18]      ; clock      ; 9.579  ; 9.579  ; Rise       ; clock           ;
;  atualPC[19]      ; clock      ; 9.738  ; 9.738  ; Rise       ; clock           ;
;  atualPC[20]      ; clock      ; 9.167  ; 9.167  ; Rise       ; clock           ;
;  atualPC[21]      ; clock      ; 10.168 ; 10.168 ; Rise       ; clock           ;
;  atualPC[22]      ; clock      ; 9.581  ; 9.581  ; Rise       ; clock           ;
;  atualPC[23]      ; clock      ; 9.511  ; 9.511  ; Rise       ; clock           ;
;  atualPC[24]      ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  atualPC[25]      ; clock      ; 9.798  ; 9.798  ; Rise       ; clock           ;
;  atualPC[26]      ; clock      ; 11.426 ; 11.426 ; Rise       ; clock           ;
;  atualPC[27]      ; clock      ; 10.402 ; 10.402 ; Rise       ; clock           ;
;  atualPC[28]      ; clock      ; 8.810  ; 8.810  ; Rise       ; clock           ;
;  atualPC[29]      ; clock      ; 8.919  ; 8.919  ; Rise       ; clock           ;
;  atualPC[30]      ; clock      ; 10.332 ; 10.332 ; Rise       ; clock           ;
;  atualPC[31]      ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
; atualPCA[*]       ; clock      ; 11.446 ; 11.446 ; Rise       ; clock           ;
;  atualPCA[0]      ; clock      ; 9.196  ; 9.196  ; Rise       ; clock           ;
;  atualPCA[1]      ; clock      ; 10.854 ; 10.854 ; Rise       ; clock           ;
;  atualPCA[2]      ; clock      ; 10.319 ; 10.319 ; Rise       ; clock           ;
;  atualPCA[3]      ; clock      ; 10.104 ; 10.104 ; Rise       ; clock           ;
;  atualPCA[4]      ; clock      ; 9.654  ; 9.654  ; Rise       ; clock           ;
;  atualPCA[5]      ; clock      ; 11.224 ; 11.224 ; Rise       ; clock           ;
;  atualPCA[6]      ; clock      ; 9.486  ; 9.486  ; Rise       ; clock           ;
;  atualPCA[7]      ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  atualPCA[8]      ; clock      ; 9.018  ; 9.018  ; Rise       ; clock           ;
;  atualPCA[9]      ; clock      ; 9.919  ; 9.919  ; Rise       ; clock           ;
;  atualPCA[10]     ; clock      ; 10.065 ; 10.065 ; Rise       ; clock           ;
;  atualPCA[11]     ; clock      ; 9.283  ; 9.283  ; Rise       ; clock           ;
;  atualPCA[12]     ; clock      ; 9.001  ; 9.001  ; Rise       ; clock           ;
;  atualPCA[13]     ; clock      ; 9.063  ; 9.063  ; Rise       ; clock           ;
;  atualPCA[14]     ; clock      ; 9.163  ; 9.163  ; Rise       ; clock           ;
;  atualPCA[15]     ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  atualPCA[16]     ; clock      ; 9.529  ; 9.529  ; Rise       ; clock           ;
;  atualPCA[17]     ; clock      ; 9.758  ; 9.758  ; Rise       ; clock           ;
;  atualPCA[18]     ; clock      ; 9.147  ; 9.147  ; Rise       ; clock           ;
;  atualPCA[19]     ; clock      ; 10.148 ; 10.148 ; Rise       ; clock           ;
;  atualPCA[20]     ; clock      ; 9.571  ; 9.571  ; Rise       ; clock           ;
;  atualPCA[21]     ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  atualPCA[22]     ; clock      ; 9.795  ; 9.795  ; Rise       ; clock           ;
;  atualPCA[23]     ; clock      ; 9.738  ; 9.738  ; Rise       ; clock           ;
;  atualPCA[24]     ; clock      ; 11.446 ; 11.446 ; Rise       ; clock           ;
;  atualPCA[25]     ; clock      ; 10.623 ; 10.623 ; Rise       ; clock           ;
;  atualPCA[26]     ; clock      ; 8.790  ; 8.790  ; Rise       ; clock           ;
;  atualPCA[27]     ; clock      ; 8.919  ; 8.919  ; Rise       ; clock           ;
;  atualPCA[28]     ; clock      ; 10.322 ; 10.322 ; Rise       ; clock           ;
;  atualPCA[29]     ; clock      ; 8.522  ; 8.522  ; Rise       ; clock           ;
; outALU[*]         ; clock      ; 62.299 ; 62.299 ; Rise       ; clock           ;
;  outALU[0]        ; clock      ; 60.106 ; 60.106 ; Rise       ; clock           ;
;  outALU[1]        ; clock      ; 40.821 ; 40.821 ; Rise       ; clock           ;
;  outALU[2]        ; clock      ; 41.074 ; 41.074 ; Rise       ; clock           ;
;  outALU[3]        ; clock      ; 38.740 ; 38.740 ; Rise       ; clock           ;
;  outALU[4]        ; clock      ; 39.120 ; 39.120 ; Rise       ; clock           ;
;  outALU[5]        ; clock      ; 34.592 ; 34.592 ; Rise       ; clock           ;
;  outALU[6]        ; clock      ; 28.779 ; 28.779 ; Rise       ; clock           ;
;  outALU[7]        ; clock      ; 28.846 ; 28.846 ; Rise       ; clock           ;
;  outALU[8]        ; clock      ; 28.377 ; 28.377 ; Rise       ; clock           ;
;  outALU[9]        ; clock      ; 29.578 ; 29.578 ; Rise       ; clock           ;
;  outALU[10]       ; clock      ; 32.356 ; 32.356 ; Rise       ; clock           ;
;  outALU[11]       ; clock      ; 33.543 ; 33.543 ; Rise       ; clock           ;
;  outALU[12]       ; clock      ; 33.554 ; 33.554 ; Rise       ; clock           ;
;  outALU[13]       ; clock      ; 34.614 ; 34.614 ; Rise       ; clock           ;
;  outALU[14]       ; clock      ; 35.988 ; 35.988 ; Rise       ; clock           ;
;  outALU[15]       ; clock      ; 38.218 ; 38.218 ; Rise       ; clock           ;
;  outALU[16]       ; clock      ; 39.737 ; 39.737 ; Rise       ; clock           ;
;  outALU[17]       ; clock      ; 40.587 ; 40.587 ; Rise       ; clock           ;
;  outALU[18]       ; clock      ; 47.191 ; 47.191 ; Rise       ; clock           ;
;  outALU[19]       ; clock      ; 43.539 ; 43.539 ; Rise       ; clock           ;
;  outALU[20]       ; clock      ; 45.350 ; 45.350 ; Rise       ; clock           ;
;  outALU[21]       ; clock      ; 45.445 ; 45.445 ; Rise       ; clock           ;
;  outALU[22]       ; clock      ; 49.208 ; 49.208 ; Rise       ; clock           ;
;  outALU[23]       ; clock      ; 48.710 ; 48.710 ; Rise       ; clock           ;
;  outALU[24]       ; clock      ; 50.537 ; 50.537 ; Rise       ; clock           ;
;  outALU[25]       ; clock      ; 52.126 ; 52.126 ; Rise       ; clock           ;
;  outALU[26]       ; clock      ; 53.649 ; 53.649 ; Rise       ; clock           ;
;  outALU[27]       ; clock      ; 55.973 ; 55.973 ; Rise       ; clock           ;
;  outALU[28]       ; clock      ; 55.160 ; 55.160 ; Rise       ; clock           ;
;  outALU[29]       ; clock      ; 57.515 ; 57.515 ; Rise       ; clock           ;
;  outALU[30]       ; clock      ; 59.761 ; 59.761 ; Rise       ; clock           ;
;  outALU[31]       ; clock      ; 62.299 ; 62.299 ; Rise       ; clock           ;
; proxPC[*]         ; clock      ; 67.363 ; 67.363 ; Rise       ; clock           ;
;  proxPC[0]        ; clock      ; 19.818 ; 19.818 ; Rise       ; clock           ;
;  proxPC[1]        ; clock      ; 19.638 ; 19.638 ; Rise       ; clock           ;
;  proxPC[2]        ; clock      ; 65.083 ; 65.083 ; Rise       ; clock           ;
;  proxPC[3]        ; clock      ; 64.507 ; 64.507 ; Rise       ; clock           ;
;  proxPC[4]        ; clock      ; 64.993 ; 64.993 ; Rise       ; clock           ;
;  proxPC[5]        ; clock      ; 67.070 ; 67.070 ; Rise       ; clock           ;
;  proxPC[6]        ; clock      ; 65.845 ; 65.845 ; Rise       ; clock           ;
;  proxPC[7]        ; clock      ; 66.110 ; 66.110 ; Rise       ; clock           ;
;  proxPC[8]        ; clock      ; 67.363 ; 67.363 ; Rise       ; clock           ;
;  proxPC[9]        ; clock      ; 65.170 ; 65.170 ; Rise       ; clock           ;
;  proxPC[10]       ; clock      ; 64.658 ; 64.658 ; Rise       ; clock           ;
;  proxPC[11]       ; clock      ; 65.891 ; 65.891 ; Rise       ; clock           ;
;  proxPC[12]       ; clock      ; 65.975 ; 65.975 ; Rise       ; clock           ;
;  proxPC[13]       ; clock      ; 65.359 ; 65.359 ; Rise       ; clock           ;
;  proxPC[14]       ; clock      ; 65.153 ; 65.153 ; Rise       ; clock           ;
;  proxPC[15]       ; clock      ; 66.057 ; 66.057 ; Rise       ; clock           ;
;  proxPC[16]       ; clock      ; 65.993 ; 65.993 ; Rise       ; clock           ;
;  proxPC[17]       ; clock      ; 63.388 ; 63.388 ; Rise       ; clock           ;
;  proxPC[18]       ; clock      ; 66.153 ; 66.153 ; Rise       ; clock           ;
;  proxPC[19]       ; clock      ; 64.841 ; 64.841 ; Rise       ; clock           ;
;  proxPC[20]       ; clock      ; 65.109 ; 65.109 ; Rise       ; clock           ;
;  proxPC[21]       ; clock      ; 64.989 ; 64.989 ; Rise       ; clock           ;
;  proxPC[22]       ; clock      ; 65.348 ; 65.348 ; Rise       ; clock           ;
;  proxPC[23]       ; clock      ; 65.696 ; 65.696 ; Rise       ; clock           ;
;  proxPC[24]       ; clock      ; 66.995 ; 66.995 ; Rise       ; clock           ;
;  proxPC[25]       ; clock      ; 66.482 ; 66.482 ; Rise       ; clock           ;
;  proxPC[26]       ; clock      ; 65.664 ; 65.664 ; Rise       ; clock           ;
;  proxPC[27]       ; clock      ; 66.678 ; 66.678 ; Rise       ; clock           ;
;  proxPC[28]       ; clock      ; 67.037 ; 67.037 ; Rise       ; clock           ;
;  proxPC[29]       ; clock      ; 67.312 ; 67.312 ; Rise       ; clock           ;
;  proxPC[30]       ; clock      ; 66.772 ; 66.772 ; Rise       ; clock           ;
;  proxPC[31]       ; clock      ; 65.525 ; 65.525 ; Rise       ; clock           ;
; writeData[*]      ; clock      ; 64.609 ; 64.609 ; Rise       ; clock           ;
;  writeData[0]     ; clock      ; 61.843 ; 61.843 ; Rise       ; clock           ;
;  writeData[1]     ; clock      ; 43.795 ; 43.795 ; Rise       ; clock           ;
;  writeData[2]     ; clock      ; 44.361 ; 44.361 ; Rise       ; clock           ;
;  writeData[3]     ; clock      ; 39.152 ; 39.152 ; Rise       ; clock           ;
;  writeData[4]     ; clock      ; 41.762 ; 41.762 ; Rise       ; clock           ;
;  writeData[5]     ; clock      ; 37.089 ; 37.089 ; Rise       ; clock           ;
;  writeData[6]     ; clock      ; 28.769 ; 28.769 ; Rise       ; clock           ;
;  writeData[7]     ; clock      ; 30.664 ; 30.664 ; Rise       ; clock           ;
;  writeData[8]     ; clock      ; 30.182 ; 30.182 ; Rise       ; clock           ;
;  writeData[9]     ; clock      ; 31.163 ; 31.163 ; Rise       ; clock           ;
;  writeData[10]    ; clock      ; 33.199 ; 33.199 ; Rise       ; clock           ;
;  writeData[11]    ; clock      ; 33.384 ; 33.384 ; Rise       ; clock           ;
;  writeData[12]    ; clock      ; 34.135 ; 34.135 ; Rise       ; clock           ;
;  writeData[13]    ; clock      ; 35.280 ; 35.280 ; Rise       ; clock           ;
;  writeData[14]    ; clock      ; 36.986 ; 36.986 ; Rise       ; clock           ;
;  writeData[15]    ; clock      ; 36.390 ; 36.390 ; Rise       ; clock           ;
;  writeData[16]    ; clock      ; 39.980 ; 39.980 ; Rise       ; clock           ;
;  writeData[17]    ; clock      ; 42.044 ; 42.044 ; Rise       ; clock           ;
;  writeData[18]    ; clock      ; 46.594 ; 46.594 ; Rise       ; clock           ;
;  writeData[19]    ; clock      ; 47.872 ; 47.872 ; Rise       ; clock           ;
;  writeData[20]    ; clock      ; 47.334 ; 47.334 ; Rise       ; clock           ;
;  writeData[21]    ; clock      ; 46.860 ; 46.860 ; Rise       ; clock           ;
;  writeData[22]    ; clock      ; 53.568 ; 53.568 ; Rise       ; clock           ;
;  writeData[23]    ; clock      ; 51.560 ; 51.560 ; Rise       ; clock           ;
;  writeData[24]    ; clock      ; 51.006 ; 51.006 ; Rise       ; clock           ;
;  writeData[25]    ; clock      ; 53.035 ; 53.035 ; Rise       ; clock           ;
;  writeData[26]    ; clock      ; 55.985 ; 55.985 ; Rise       ; clock           ;
;  writeData[27]    ; clock      ; 56.486 ; 56.486 ; Rise       ; clock           ;
;  writeData[28]    ; clock      ; 55.643 ; 55.643 ; Rise       ; clock           ;
;  writeData[29]    ; clock      ; 59.442 ; 59.442 ; Rise       ; clock           ;
;  writeData[30]    ; clock      ; 61.742 ; 61.742 ; Rise       ; clock           ;
;  writeData[31]    ; clock      ; 64.609 ; 64.609 ; Rise       ; clock           ;
; A[*]              ; clock2     ; 23.345 ; 23.345 ; Rise       ; clock2          ;
;  A[0]             ; clock2     ; 22.878 ; 22.878 ; Rise       ; clock2          ;
;  A[1]             ; clock2     ; 22.021 ; 22.021 ; Rise       ; clock2          ;
;  A[2]             ; clock2     ; 21.967 ; 21.967 ; Rise       ; clock2          ;
;  A[3]             ; clock2     ; 22.578 ; 22.578 ; Rise       ; clock2          ;
;  A[4]             ; clock2     ; 23.345 ; 23.345 ; Rise       ; clock2          ;
;  A[5]             ; clock2     ; 20.958 ; 20.958 ; Rise       ; clock2          ;
;  A[6]             ; clock2     ; 19.543 ; 19.543 ; Rise       ; clock2          ;
;  A[7]             ; clock2     ; 20.429 ; 20.429 ; Rise       ; clock2          ;
;  A[8]             ; clock2     ; 19.750 ; 19.750 ; Rise       ; clock2          ;
;  A[9]             ; clock2     ; 22.247 ; 22.247 ; Rise       ; clock2          ;
;  A[10]            ; clock2     ; 20.933 ; 20.933 ; Rise       ; clock2          ;
;  A[11]            ; clock2     ; 19.941 ; 19.941 ; Rise       ; clock2          ;
;  A[12]            ; clock2     ; 18.907 ; 18.907 ; Rise       ; clock2          ;
;  A[13]            ; clock2     ; 22.317 ; 22.317 ; Rise       ; clock2          ;
;  A[14]            ; clock2     ; 21.286 ; 21.286 ; Rise       ; clock2          ;
;  A[15]            ; clock2     ; 18.885 ; 18.885 ; Rise       ; clock2          ;
;  A[16]            ; clock2     ; 19.170 ; 19.170 ; Rise       ; clock2          ;
;  A[17]            ; clock2     ; 21.600 ; 21.600 ; Rise       ; clock2          ;
;  A[18]            ; clock2     ; 19.972 ; 19.972 ; Rise       ; clock2          ;
;  A[19]            ; clock2     ; 22.967 ; 22.967 ; Rise       ; clock2          ;
;  A[20]            ; clock2     ; 20.895 ; 20.895 ; Rise       ; clock2          ;
;  A[21]            ; clock2     ; 17.767 ; 17.767 ; Rise       ; clock2          ;
;  A[22]            ; clock2     ; 21.381 ; 21.381 ; Rise       ; clock2          ;
;  A[23]            ; clock2     ; 20.384 ; 20.384 ; Rise       ; clock2          ;
;  A[24]            ; clock2     ; 18.778 ; 18.778 ; Rise       ; clock2          ;
;  A[25]            ; clock2     ; 18.466 ; 18.466 ; Rise       ; clock2          ;
;  A[26]            ; clock2     ; 18.595 ; 18.595 ; Rise       ; clock2          ;
;  A[27]            ; clock2     ; 18.328 ; 18.328 ; Rise       ; clock2          ;
;  A[28]            ; clock2     ; 20.359 ; 20.359 ; Rise       ; clock2          ;
;  A[29]            ; clock2     ; 19.664 ; 19.664 ; Rise       ; clock2          ;
;  A[30]            ; clock2     ; 20.724 ; 20.724 ; Rise       ; clock2          ;
;  A[31]            ; clock2     ; 18.982 ; 18.982 ; Rise       ; clock2          ;
; B[*]              ; clock2     ; 20.644 ; 20.644 ; Rise       ; clock2          ;
;  B[0]             ; clock2     ; 18.203 ; 18.203 ; Rise       ; clock2          ;
;  B[1]             ; clock2     ; 16.935 ; 16.935 ; Rise       ; clock2          ;
;  B[2]             ; clock2     ; 18.117 ; 18.117 ; Rise       ; clock2          ;
;  B[3]             ; clock2     ; 18.611 ; 18.611 ; Rise       ; clock2          ;
;  B[4]             ; clock2     ; 17.887 ; 17.887 ; Rise       ; clock2          ;
;  B[5]             ; clock2     ; 17.099 ; 17.099 ; Rise       ; clock2          ;
;  B[6]             ; clock2     ; 20.421 ; 20.421 ; Rise       ; clock2          ;
;  B[7]             ; clock2     ; 16.921 ; 16.921 ; Rise       ; clock2          ;
;  B[8]             ; clock2     ; 17.926 ; 17.926 ; Rise       ; clock2          ;
;  B[9]             ; clock2     ; 17.442 ; 17.442 ; Rise       ; clock2          ;
;  B[10]            ; clock2     ; 18.220 ; 18.220 ; Rise       ; clock2          ;
;  B[11]            ; clock2     ; 18.568 ; 18.568 ; Rise       ; clock2          ;
;  B[12]            ; clock2     ; 20.644 ; 20.644 ; Rise       ; clock2          ;
;  B[13]            ; clock2     ; 19.208 ; 19.208 ; Rise       ; clock2          ;
;  B[14]            ; clock2     ; 19.404 ; 19.404 ; Rise       ; clock2          ;
;  B[15]            ; clock2     ; 18.463 ; 18.463 ; Rise       ; clock2          ;
;  B[16]            ; clock2     ; 17.255 ; 17.255 ; Rise       ; clock2          ;
;  B[17]            ; clock2     ; 18.532 ; 18.532 ; Rise       ; clock2          ;
;  B[18]            ; clock2     ; 18.124 ; 18.124 ; Rise       ; clock2          ;
;  B[19]            ; clock2     ; 19.424 ; 19.424 ; Rise       ; clock2          ;
;  B[20]            ; clock2     ; 18.640 ; 18.640 ; Rise       ; clock2          ;
;  B[21]            ; clock2     ; 18.882 ; 18.882 ; Rise       ; clock2          ;
;  B[22]            ; clock2     ; 20.322 ; 20.322 ; Rise       ; clock2          ;
;  B[23]            ; clock2     ; 20.600 ; 20.600 ; Rise       ; clock2          ;
;  B[24]            ; clock2     ; 16.399 ; 16.399 ; Rise       ; clock2          ;
;  B[25]            ; clock2     ; 16.941 ; 16.941 ; Rise       ; clock2          ;
;  B[26]            ; clock2     ; 18.881 ; 18.881 ; Rise       ; clock2          ;
;  B[27]            ; clock2     ; 17.661 ; 17.661 ; Rise       ; clock2          ;
;  B[28]            ; clock2     ; 18.238 ; 18.238 ; Rise       ; clock2          ;
;  B[29]            ; clock2     ; 18.831 ; 18.831 ; Rise       ; clock2          ;
;  B[30]            ; clock2     ; 18.966 ; 18.966 ; Rise       ; clock2          ;
;  B[31]            ; clock2     ; 18.065 ; 18.065 ; Rise       ; clock2          ;
; Branch[*]         ; clock2     ; 16.736 ; 16.736 ; Rise       ; clock2          ;
;  Branch[0]        ; clock2     ; 16.736 ; 16.736 ; Rise       ; clock2          ;
;  Branch[1]        ; clock2     ; 13.096 ; 13.096 ; Rise       ; clock2          ;
; ControlJump[*]    ; clock2     ; 14.030 ; 14.030 ; Rise       ; clock2          ;
;  ControlJump[0]   ; clock2     ; 13.086 ; 13.086 ; Rise       ; clock2          ;
;  ControlJump[1]   ; clock2     ; 14.030 ; 14.030 ; Rise       ; clock2          ;
; EscreveMem        ; clock2     ; 14.329 ; 14.329 ; Rise       ; clock2          ;
; EscreveReg        ; clock2     ; 17.733 ; 17.733 ; Rise       ; clock2          ;
; Instruction[*]    ; clock2     ; 14.237 ; 14.237 ; Rise       ; clock2          ;
;  Instruction[0]   ; clock2     ; 12.942 ; 12.942 ; Rise       ; clock2          ;
;  Instruction[1]   ; clock2     ; 11.451 ; 11.451 ; Rise       ; clock2          ;
;  Instruction[2]   ; clock2     ; 12.218 ; 12.218 ; Rise       ; clock2          ;
;  Instruction[3]   ; clock2     ; 11.969 ; 11.969 ; Rise       ; clock2          ;
;  Instruction[4]   ; clock2     ; 13.615 ; 13.615 ; Rise       ; clock2          ;
;  Instruction[5]   ; clock2     ; 14.237 ; 14.237 ; Rise       ; clock2          ;
;  Instruction[6]   ; clock2     ; 12.448 ; 12.448 ; Rise       ; clock2          ;
;  Instruction[7]   ; clock2     ; 12.289 ; 12.289 ; Rise       ; clock2          ;
;  Instruction[8]   ; clock2     ; 12.598 ; 12.598 ; Rise       ; clock2          ;
;  Instruction[9]   ; clock2     ; 12.705 ; 12.705 ; Rise       ; clock2          ;
;  Instruction[10]  ; clock2     ; 12.751 ; 12.751 ; Rise       ; clock2          ;
;  Instruction[11]  ; clock2     ; 10.859 ; 10.859 ; Rise       ; clock2          ;
;  Instruction[12]  ; clock2     ; 10.812 ; 10.812 ; Rise       ; clock2          ;
;  Instruction[13]  ; clock2     ; 12.428 ; 12.428 ; Rise       ; clock2          ;
;  Instruction[14]  ; clock2     ; 12.229 ; 12.229 ; Rise       ; clock2          ;
;  Instruction[15]  ; clock2     ; 11.602 ; 11.602 ; Rise       ; clock2          ;
;  Instruction[16]  ; clock2     ; 11.624 ; 11.624 ; Rise       ; clock2          ;
;  Instruction[17]  ; clock2     ; 10.490 ; 10.490 ; Rise       ; clock2          ;
;  Instruction[18]  ; clock2     ; 11.717 ; 11.717 ; Rise       ; clock2          ;
;  Instruction[19]  ; clock2     ; 12.410 ; 12.410 ; Rise       ; clock2          ;
;  Instruction[20]  ; clock2     ; 11.272 ; 11.272 ; Rise       ; clock2          ;
;  Instruction[21]  ; clock2     ; 11.445 ; 11.445 ; Rise       ; clock2          ;
;  Instruction[22]  ; clock2     ; 11.533 ; 11.533 ; Rise       ; clock2          ;
;  Instruction[23]  ; clock2     ; 11.591 ; 11.591 ; Rise       ; clock2          ;
;  Instruction[24]  ; clock2     ; 12.319 ; 12.319 ; Rise       ; clock2          ;
;  Instruction[25]  ; clock2     ; 11.822 ; 11.822 ; Rise       ; clock2          ;
;  Instruction[26]  ; clock2     ; 13.759 ; 13.759 ; Rise       ; clock2          ;
;  Instruction[27]  ; clock2     ; 11.223 ; 11.223 ; Rise       ; clock2          ;
;  Instruction[28]  ; clock2     ; 11.902 ; 11.902 ; Rise       ; clock2          ;
;  Instruction[29]  ; clock2     ; 11.383 ; 11.383 ; Rise       ; clock2          ;
;  Instruction[30]  ; clock2     ; 13.004 ; 13.004 ; Rise       ; clock2          ;
;  Instruction[31]  ; clock2     ; 12.073 ; 12.073 ; Rise       ; clock2          ;
; Jump              ; clock2     ; 15.225 ; 15.225 ; Rise       ; clock2          ;
; MemDataIn[*]      ; clock2     ; 19.473 ; 19.473 ; Rise       ; clock2          ;
;  MemDataIn[0]     ; clock2     ; 17.011 ; 17.011 ; Rise       ; clock2          ;
;  MemDataIn[1]     ; clock2     ; 17.216 ; 17.216 ; Rise       ; clock2          ;
;  MemDataIn[2]     ; clock2     ; 18.391 ; 18.391 ; Rise       ; clock2          ;
;  MemDataIn[3]     ; clock2     ; 15.995 ; 15.995 ; Rise       ; clock2          ;
;  MemDataIn[4]     ; clock2     ; 16.651 ; 16.651 ; Rise       ; clock2          ;
;  MemDataIn[5]     ; clock2     ; 16.686 ; 16.686 ; Rise       ; clock2          ;
;  MemDataIn[6]     ; clock2     ; 17.313 ; 17.313 ; Rise       ; clock2          ;
;  MemDataIn[7]     ; clock2     ; 17.118 ; 17.118 ; Rise       ; clock2          ;
;  MemDataIn[8]     ; clock2     ; 17.211 ; 17.211 ; Rise       ; clock2          ;
;  MemDataIn[9]     ; clock2     ; 17.833 ; 17.833 ; Rise       ; clock2          ;
;  MemDataIn[10]    ; clock2     ; 17.577 ; 17.577 ; Rise       ; clock2          ;
;  MemDataIn[11]    ; clock2     ; 19.473 ; 19.473 ; Rise       ; clock2          ;
;  MemDataIn[12]    ; clock2     ; 17.347 ; 17.347 ; Rise       ; clock2          ;
;  MemDataIn[13]    ; clock2     ; 17.080 ; 17.080 ; Rise       ; clock2          ;
;  MemDataIn[14]    ; clock2     ; 17.166 ; 17.166 ; Rise       ; clock2          ;
;  MemDataIn[15]    ; clock2     ; 18.103 ; 18.103 ; Rise       ; clock2          ;
;  MemDataIn[16]    ; clock2     ; 16.687 ; 16.687 ; Rise       ; clock2          ;
;  MemDataIn[17]    ; clock2     ; 17.744 ; 17.744 ; Rise       ; clock2          ;
;  MemDataIn[18]    ; clock2     ; 18.652 ; 18.652 ; Rise       ; clock2          ;
;  MemDataIn[19]    ; clock2     ; 18.284 ; 18.284 ; Rise       ; clock2          ;
;  MemDataIn[20]    ; clock2     ; 16.529 ; 16.529 ; Rise       ; clock2          ;
;  MemDataIn[21]    ; clock2     ; 17.057 ; 17.057 ; Rise       ; clock2          ;
;  MemDataIn[22]    ; clock2     ; 17.803 ; 17.803 ; Rise       ; clock2          ;
;  MemDataIn[23]    ; clock2     ; 17.894 ; 17.894 ; Rise       ; clock2          ;
;  MemDataIn[24]    ; clock2     ; 18.264 ; 18.264 ; Rise       ; clock2          ;
;  MemDataIn[25]    ; clock2     ; 17.226 ; 17.226 ; Rise       ; clock2          ;
;  MemDataIn[26]    ; clock2     ; 17.892 ; 17.892 ; Rise       ; clock2          ;
;  MemDataIn[27]    ; clock2     ; 16.996 ; 16.996 ; Rise       ; clock2          ;
;  MemDataIn[28]    ; clock2     ; 18.117 ; 18.117 ; Rise       ; clock2          ;
;  MemDataIn[29]    ; clock2     ; 16.339 ; 16.339 ; Rise       ; clock2          ;
;  MemDataIn[30]    ; clock2     ; 17.607 ; 17.607 ; Rise       ; clock2          ;
;  MemDataIn[31]    ; clock2     ; 16.588 ; 16.588 ; Rise       ; clock2          ;
; MemParaReg        ; clock2     ; 16.391 ; 16.391 ; Rise       ; clock2          ;
; OrigPC            ; clock2     ; 65.821 ; 65.821 ; Rise       ; clock2          ;
; PCBranch[*]       ; clock2     ; 42.560 ; 42.560 ; Rise       ; clock2          ;
;  PCBranch[2]      ; clock2     ; 16.119 ; 16.119 ; Rise       ; clock2          ;
;  PCBranch[3]      ; clock2     ; 16.139 ; 16.139 ; Rise       ; clock2          ;
;  PCBranch[4]      ; clock2     ; 16.842 ; 16.842 ; Rise       ; clock2          ;
;  PCBranch[5]      ; clock2     ; 19.306 ; 19.306 ; Rise       ; clock2          ;
;  PCBranch[6]      ; clock2     ; 19.265 ; 19.265 ; Rise       ; clock2          ;
;  PCBranch[7]      ; clock2     ; 18.981 ; 18.981 ; Rise       ; clock2          ;
;  PCBranch[8]      ; clock2     ; 20.552 ; 20.552 ; Rise       ; clock2          ;
;  PCBranch[9]      ; clock2     ; 20.763 ; 20.763 ; Rise       ; clock2          ;
;  PCBranch[10]     ; clock2     ; 21.564 ; 21.564 ; Rise       ; clock2          ;
;  PCBranch[11]     ; clock2     ; 23.613 ; 23.613 ; Rise       ; clock2          ;
;  PCBranch[12]     ; clock2     ; 24.109 ; 24.109 ; Rise       ; clock2          ;
;  PCBranch[13]     ; clock2     ; 25.729 ; 25.729 ; Rise       ; clock2          ;
;  PCBranch[14]     ; clock2     ; 26.374 ; 26.374 ; Rise       ; clock2          ;
;  PCBranch[15]     ; clock2     ; 27.081 ; 27.081 ; Rise       ; clock2          ;
;  PCBranch[16]     ; clock2     ; 28.826 ; 28.826 ; Rise       ; clock2          ;
;  PCBranch[17]     ; clock2     ; 32.036 ; 32.036 ; Rise       ; clock2          ;
;  PCBranch[18]     ; clock2     ; 30.416 ; 30.416 ; Rise       ; clock2          ;
;  PCBranch[19]     ; clock2     ; 30.820 ; 30.820 ; Rise       ; clock2          ;
;  PCBranch[20]     ; clock2     ; 33.107 ; 33.107 ; Rise       ; clock2          ;
;  PCBranch[21]     ; clock2     ; 34.533 ; 34.533 ; Rise       ; clock2          ;
;  PCBranch[22]     ; clock2     ; 35.005 ; 35.005 ; Rise       ; clock2          ;
;  PCBranch[23]     ; clock2     ; 35.318 ; 35.318 ; Rise       ; clock2          ;
;  PCBranch[24]     ; clock2     ; 36.770 ; 36.770 ; Rise       ; clock2          ;
;  PCBranch[25]     ; clock2     ; 37.056 ; 37.056 ; Rise       ; clock2          ;
;  PCBranch[26]     ; clock2     ; 37.604 ; 37.604 ; Rise       ; clock2          ;
;  PCBranch[27]     ; clock2     ; 38.573 ; 38.573 ; Rise       ; clock2          ;
;  PCBranch[28]     ; clock2     ; 39.795 ; 39.795 ; Rise       ; clock2          ;
;  PCBranch[29]     ; clock2     ; 40.347 ; 40.347 ; Rise       ; clock2          ;
;  PCBranch[30]     ; clock2     ; 40.393 ; 40.393 ; Rise       ; clock2          ;
;  PCBranch[31]     ; clock2     ; 42.560 ; 42.560 ; Rise       ; clock2          ;
; Zero              ; clock2     ; 63.133 ; 63.133 ; Rise       ; clock2          ;
; adressMem[*]      ; clock2     ; 44.325 ; 44.325 ; Rise       ; clock2          ;
;  adressMem[0]     ; clock2     ; 44.325 ; 44.325 ; Rise       ; clock2          ;
;  adressMem[1]     ; clock2     ; 41.991 ; 41.991 ; Rise       ; clock2          ;
;  adressMem[2]     ; clock2     ; 42.371 ; 42.371 ; Rise       ; clock2          ;
;  adressMem[3]     ; clock2     ; 37.803 ; 37.803 ; Rise       ; clock2          ;
;  adressMem[4]     ; clock2     ; 32.418 ; 32.418 ; Rise       ; clock2          ;
;  adressMem[5]     ; clock2     ; 32.485 ; 32.485 ; Rise       ; clock2          ;
;  adressMem[6]     ; clock2     ; 32.006 ; 32.006 ; Rise       ; clock2          ;
;  adressMem[7]     ; clock2     ; 33.197 ; 33.197 ; Rise       ; clock2          ;
;  adressMem[8]     ; clock2     ; 35.995 ; 35.995 ; Rise       ; clock2          ;
;  adressMem[9]     ; clock2     ; 37.212 ; 37.212 ; Rise       ; clock2          ;
; outALU[*]         ; clock2     ; 65.938 ; 65.938 ; Rise       ; clock2          ;
;  outALU[0]        ; clock2     ; 63.745 ; 63.745 ; Rise       ; clock2          ;
;  outALU[1]        ; clock2     ; 44.072 ; 44.072 ; Rise       ; clock2          ;
;  outALU[2]        ; clock2     ; 44.325 ; 44.325 ; Rise       ; clock2          ;
;  outALU[3]        ; clock2     ; 41.991 ; 41.991 ; Rise       ; clock2          ;
;  outALU[4]        ; clock2     ; 42.371 ; 42.371 ; Rise       ; clock2          ;
;  outALU[5]        ; clock2     ; 37.843 ; 37.843 ; Rise       ; clock2          ;
;  outALU[6]        ; clock2     ; 32.418 ; 32.418 ; Rise       ; clock2          ;
;  outALU[7]        ; clock2     ; 32.485 ; 32.485 ; Rise       ; clock2          ;
;  outALU[8]        ; clock2     ; 32.016 ; 32.016 ; Rise       ; clock2          ;
;  outALU[9]        ; clock2     ; 33.217 ; 33.217 ; Rise       ; clock2          ;
;  outALU[10]       ; clock2     ; 35.995 ; 35.995 ; Rise       ; clock2          ;
;  outALU[11]       ; clock2     ; 37.182 ; 37.182 ; Rise       ; clock2          ;
;  outALU[12]       ; clock2     ; 37.193 ; 37.193 ; Rise       ; clock2          ;
;  outALU[13]       ; clock2     ; 38.253 ; 38.253 ; Rise       ; clock2          ;
;  outALU[14]       ; clock2     ; 39.627 ; 39.627 ; Rise       ; clock2          ;
;  outALU[15]       ; clock2     ; 41.857 ; 41.857 ; Rise       ; clock2          ;
;  outALU[16]       ; clock2     ; 43.376 ; 43.376 ; Rise       ; clock2          ;
;  outALU[17]       ; clock2     ; 44.226 ; 44.226 ; Rise       ; clock2          ;
;  outALU[18]       ; clock2     ; 50.830 ; 50.830 ; Rise       ; clock2          ;
;  outALU[19]       ; clock2     ; 47.178 ; 47.178 ; Rise       ; clock2          ;
;  outALU[20]       ; clock2     ; 48.989 ; 48.989 ; Rise       ; clock2          ;
;  outALU[21]       ; clock2     ; 49.084 ; 49.084 ; Rise       ; clock2          ;
;  outALU[22]       ; clock2     ; 52.847 ; 52.847 ; Rise       ; clock2          ;
;  outALU[23]       ; clock2     ; 52.349 ; 52.349 ; Rise       ; clock2          ;
;  outALU[24]       ; clock2     ; 54.176 ; 54.176 ; Rise       ; clock2          ;
;  outALU[25]       ; clock2     ; 55.765 ; 55.765 ; Rise       ; clock2          ;
;  outALU[26]       ; clock2     ; 57.288 ; 57.288 ; Rise       ; clock2          ;
;  outALU[27]       ; clock2     ; 59.612 ; 59.612 ; Rise       ; clock2          ;
;  outALU[28]       ; clock2     ; 58.799 ; 58.799 ; Rise       ; clock2          ;
;  outALU[29]       ; clock2     ; 61.154 ; 61.154 ; Rise       ; clock2          ;
;  outALU[30]       ; clock2     ; 63.400 ; 63.400 ; Rise       ; clock2          ;
;  outALU[31]       ; clock2     ; 65.938 ; 65.938 ; Rise       ; clock2          ;
; proxPC[*]         ; clock2     ; 71.002 ; 71.002 ; Rise       ; clock2          ;
;  proxPC[0]        ; clock2     ; 23.457 ; 23.457 ; Rise       ; clock2          ;
;  proxPC[1]        ; clock2     ; 22.717 ; 22.717 ; Rise       ; clock2          ;
;  proxPC[2]        ; clock2     ; 68.722 ; 68.722 ; Rise       ; clock2          ;
;  proxPC[3]        ; clock2     ; 68.146 ; 68.146 ; Rise       ; clock2          ;
;  proxPC[4]        ; clock2     ; 68.632 ; 68.632 ; Rise       ; clock2          ;
;  proxPC[5]        ; clock2     ; 70.709 ; 70.709 ; Rise       ; clock2          ;
;  proxPC[6]        ; clock2     ; 69.484 ; 69.484 ; Rise       ; clock2          ;
;  proxPC[7]        ; clock2     ; 69.749 ; 69.749 ; Rise       ; clock2          ;
;  proxPC[8]        ; clock2     ; 71.002 ; 71.002 ; Rise       ; clock2          ;
;  proxPC[9]        ; clock2     ; 68.809 ; 68.809 ; Rise       ; clock2          ;
;  proxPC[10]       ; clock2     ; 68.297 ; 68.297 ; Rise       ; clock2          ;
;  proxPC[11]       ; clock2     ; 69.530 ; 69.530 ; Rise       ; clock2          ;
;  proxPC[12]       ; clock2     ; 69.614 ; 69.614 ; Rise       ; clock2          ;
;  proxPC[13]       ; clock2     ; 68.998 ; 68.998 ; Rise       ; clock2          ;
;  proxPC[14]       ; clock2     ; 68.792 ; 68.792 ; Rise       ; clock2          ;
;  proxPC[15]       ; clock2     ; 69.696 ; 69.696 ; Rise       ; clock2          ;
;  proxPC[16]       ; clock2     ; 69.632 ; 69.632 ; Rise       ; clock2          ;
;  proxPC[17]       ; clock2     ; 67.027 ; 67.027 ; Rise       ; clock2          ;
;  proxPC[18]       ; clock2     ; 69.792 ; 69.792 ; Rise       ; clock2          ;
;  proxPC[19]       ; clock2     ; 68.480 ; 68.480 ; Rise       ; clock2          ;
;  proxPC[20]       ; clock2     ; 68.748 ; 68.748 ; Rise       ; clock2          ;
;  proxPC[21]       ; clock2     ; 68.628 ; 68.628 ; Rise       ; clock2          ;
;  proxPC[22]       ; clock2     ; 68.987 ; 68.987 ; Rise       ; clock2          ;
;  proxPC[23]       ; clock2     ; 69.335 ; 69.335 ; Rise       ; clock2          ;
;  proxPC[24]       ; clock2     ; 70.634 ; 70.634 ; Rise       ; clock2          ;
;  proxPC[25]       ; clock2     ; 70.121 ; 70.121 ; Rise       ; clock2          ;
;  proxPC[26]       ; clock2     ; 69.303 ; 69.303 ; Rise       ; clock2          ;
;  proxPC[27]       ; clock2     ; 70.317 ; 70.317 ; Rise       ; clock2          ;
;  proxPC[28]       ; clock2     ; 70.676 ; 70.676 ; Rise       ; clock2          ;
;  proxPC[29]       ; clock2     ; 70.951 ; 70.951 ; Rise       ; clock2          ;
;  proxPC[30]       ; clock2     ; 70.411 ; 70.411 ; Rise       ; clock2          ;
;  proxPC[31]       ; clock2     ; 69.164 ; 69.164 ; Rise       ; clock2          ;
; writeData[*]      ; clock2     ; 68.248 ; 68.248 ; Rise       ; clock2          ;
;  writeData[0]     ; clock2     ; 65.482 ; 65.482 ; Rise       ; clock2          ;
;  writeData[1]     ; clock2     ; 47.046 ; 47.046 ; Rise       ; clock2          ;
;  writeData[2]     ; clock2     ; 47.612 ; 47.612 ; Rise       ; clock2          ;
;  writeData[3]     ; clock2     ; 42.403 ; 42.403 ; Rise       ; clock2          ;
;  writeData[4]     ; clock2     ; 45.013 ; 45.013 ; Rise       ; clock2          ;
;  writeData[5]     ; clock2     ; 40.340 ; 40.340 ; Rise       ; clock2          ;
;  writeData[6]     ; clock2     ; 32.408 ; 32.408 ; Rise       ; clock2          ;
;  writeData[7]     ; clock2     ; 34.303 ; 34.303 ; Rise       ; clock2          ;
;  writeData[8]     ; clock2     ; 33.821 ; 33.821 ; Rise       ; clock2          ;
;  writeData[9]     ; clock2     ; 34.802 ; 34.802 ; Rise       ; clock2          ;
;  writeData[10]    ; clock2     ; 36.838 ; 36.838 ; Rise       ; clock2          ;
;  writeData[11]    ; clock2     ; 37.023 ; 37.023 ; Rise       ; clock2          ;
;  writeData[12]    ; clock2     ; 37.774 ; 37.774 ; Rise       ; clock2          ;
;  writeData[13]    ; clock2     ; 38.919 ; 38.919 ; Rise       ; clock2          ;
;  writeData[14]    ; clock2     ; 40.625 ; 40.625 ; Rise       ; clock2          ;
;  writeData[15]    ; clock2     ; 40.029 ; 40.029 ; Rise       ; clock2          ;
;  writeData[16]    ; clock2     ; 43.619 ; 43.619 ; Rise       ; clock2          ;
;  writeData[17]    ; clock2     ; 45.683 ; 45.683 ; Rise       ; clock2          ;
;  writeData[18]    ; clock2     ; 50.233 ; 50.233 ; Rise       ; clock2          ;
;  writeData[19]    ; clock2     ; 51.511 ; 51.511 ; Rise       ; clock2          ;
;  writeData[20]    ; clock2     ; 50.973 ; 50.973 ; Rise       ; clock2          ;
;  writeData[21]    ; clock2     ; 50.499 ; 50.499 ; Rise       ; clock2          ;
;  writeData[22]    ; clock2     ; 57.207 ; 57.207 ; Rise       ; clock2          ;
;  writeData[23]    ; clock2     ; 55.199 ; 55.199 ; Rise       ; clock2          ;
;  writeData[24]    ; clock2     ; 54.645 ; 54.645 ; Rise       ; clock2          ;
;  writeData[25]    ; clock2     ; 56.674 ; 56.674 ; Rise       ; clock2          ;
;  writeData[26]    ; clock2     ; 59.624 ; 59.624 ; Rise       ; clock2          ;
;  writeData[27]    ; clock2     ; 60.125 ; 60.125 ; Rise       ; clock2          ;
;  writeData[28]    ; clock2     ; 59.282 ; 59.282 ; Rise       ; clock2          ;
;  writeData[29]    ; clock2     ; 63.081 ; 63.081 ; Rise       ; clock2          ;
;  writeData[30]    ; clock2     ; 65.381 ; 65.381 ; Rise       ; clock2          ;
;  writeData[31]    ; clock2     ; 68.248 ; 68.248 ; Rise       ; clock2          ;
; writeRegister[*]  ; clock2     ; 17.695 ; 17.695 ; Rise       ; clock2          ;
;  writeRegister[0] ; clock2     ; 17.237 ; 17.237 ; Rise       ; clock2          ;
;  writeRegister[1] ; clock2     ; 17.512 ; 17.512 ; Rise       ; clock2          ;
;  writeRegister[2] ; clock2     ; 16.867 ; 16.867 ; Rise       ; clock2          ;
;  writeRegister[3] ; clock2     ; 17.185 ; 17.185 ; Rise       ; clock2          ;
;  writeRegister[4] ; clock2     ; 17.695 ; 17.695 ; Rise       ; clock2          ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; A[*]              ; clock      ; 9.173  ; 9.173  ; Rise       ; clock           ;
;  A[0]             ; clock      ; 9.450  ; 9.450  ; Rise       ; clock           ;
;  A[1]             ; clock      ; 9.622  ; 9.622  ; Rise       ; clock           ;
;  A[2]             ; clock      ; 10.954 ; 10.954 ; Rise       ; clock           ;
;  A[3]             ; clock      ; 11.529 ; 11.529 ; Rise       ; clock           ;
;  A[4]             ; clock      ; 12.368 ; 12.368 ; Rise       ; clock           ;
;  A[5]             ; clock      ; 12.167 ; 12.167 ; Rise       ; clock           ;
;  A[6]             ; clock      ; 10.526 ; 10.526 ; Rise       ; clock           ;
;  A[7]             ; clock      ; 10.662 ; 10.662 ; Rise       ; clock           ;
;  A[8]             ; clock      ; 10.310 ; 10.310 ; Rise       ; clock           ;
;  A[9]             ; clock      ; 10.190 ; 10.190 ; Rise       ; clock           ;
;  A[10]            ; clock      ; 10.700 ; 10.700 ; Rise       ; clock           ;
;  A[11]            ; clock      ; 10.187 ; 10.187 ; Rise       ; clock           ;
;  A[12]            ; clock      ; 9.926  ; 9.926  ; Rise       ; clock           ;
;  A[13]            ; clock      ; 9.199  ; 9.199  ; Rise       ; clock           ;
;  A[14]            ; clock      ; 9.419  ; 9.419  ; Rise       ; clock           ;
;  A[15]            ; clock      ; 10.473 ; 10.473 ; Rise       ; clock           ;
;  A[16]            ; clock      ; 9.969  ; 9.969  ; Rise       ; clock           ;
;  A[17]            ; clock      ; 10.196 ; 10.196 ; Rise       ; clock           ;
;  A[18]            ; clock      ; 9.173  ; 9.173  ; Rise       ; clock           ;
;  A[19]            ; clock      ; 11.397 ; 11.397 ; Rise       ; clock           ;
;  A[20]            ; clock      ; 9.917  ; 9.917  ; Rise       ; clock           ;
;  A[21]            ; clock      ; 10.457 ; 10.457 ; Rise       ; clock           ;
;  A[22]            ; clock      ; 11.935 ; 11.935 ; Rise       ; clock           ;
;  A[23]            ; clock      ; 11.145 ; 11.145 ; Rise       ; clock           ;
;  A[24]            ; clock      ; 10.224 ; 10.224 ; Rise       ; clock           ;
;  A[25]            ; clock      ; 11.269 ; 11.269 ; Rise       ; clock           ;
;  A[26]            ; clock      ; 10.478 ; 10.478 ; Rise       ; clock           ;
;  A[27]            ; clock      ; 9.783  ; 9.783  ; Rise       ; clock           ;
;  A[28]            ; clock      ; 11.470 ; 11.470 ; Rise       ; clock           ;
;  A[29]            ; clock      ; 10.601 ; 10.601 ; Rise       ; clock           ;
;  A[30]            ; clock      ; 11.495 ; 11.495 ; Rise       ; clock           ;
;  A[31]            ; clock      ; 10.150 ; 10.150 ; Rise       ; clock           ;
; B[*]              ; clock      ; 9.304  ; 9.304  ; Rise       ; clock           ;
;  B[0]             ; clock      ; 12.023 ; 12.023 ; Rise       ; clock           ;
;  B[1]             ; clock      ; 10.821 ; 10.821 ; Rise       ; clock           ;
;  B[2]             ; clock      ; 11.604 ; 11.604 ; Rise       ; clock           ;
;  B[3]             ; clock      ; 12.453 ; 12.453 ; Rise       ; clock           ;
;  B[4]             ; clock      ; 11.963 ; 11.963 ; Rise       ; clock           ;
;  B[5]             ; clock      ; 11.338 ; 11.338 ; Rise       ; clock           ;
;  B[6]             ; clock      ; 14.014 ; 14.014 ; Rise       ; clock           ;
;  B[7]             ; clock      ; 10.310 ; 10.310 ; Rise       ; clock           ;
;  B[8]             ; clock      ; 10.701 ; 10.701 ; Rise       ; clock           ;
;  B[9]             ; clock      ; 10.743 ; 10.743 ; Rise       ; clock           ;
;  B[10]            ; clock      ; 11.069 ; 11.069 ; Rise       ; clock           ;
;  B[11]            ; clock      ; 11.086 ; 11.086 ; Rise       ; clock           ;
;  B[12]            ; clock      ; 14.168 ; 14.168 ; Rise       ; clock           ;
;  B[13]            ; clock      ; 12.538 ; 12.538 ; Rise       ; clock           ;
;  B[14]            ; clock      ; 12.723 ; 12.723 ; Rise       ; clock           ;
;  B[15]            ; clock      ; 12.299 ; 12.299 ; Rise       ; clock           ;
;  B[16]            ; clock      ; 10.557 ; 10.557 ; Rise       ; clock           ;
;  B[17]            ; clock      ; 11.517 ; 11.517 ; Rise       ; clock           ;
;  B[18]            ; clock      ; 10.698 ; 10.698 ; Rise       ; clock           ;
;  B[19]            ; clock      ; 12.974 ; 12.974 ; Rise       ; clock           ;
;  B[20]            ; clock      ; 12.419 ; 12.419 ; Rise       ; clock           ;
;  B[21]            ; clock      ; 12.626 ; 12.626 ; Rise       ; clock           ;
;  B[22]            ; clock      ; 13.963 ; 13.963 ; Rise       ; clock           ;
;  B[23]            ; clock      ; 14.006 ; 14.006 ; Rise       ; clock           ;
;  B[24]            ; clock      ; 9.304  ; 9.304  ; Rise       ; clock           ;
;  B[25]            ; clock      ; 9.904  ; 9.904  ; Rise       ; clock           ;
;  B[26]            ; clock      ; 11.847 ; 11.847 ; Rise       ; clock           ;
;  B[27]            ; clock      ; 10.794 ; 10.794 ; Rise       ; clock           ;
;  B[28]            ; clock      ; 10.384 ; 10.384 ; Rise       ; clock           ;
;  B[29]            ; clock      ; 11.803 ; 11.803 ; Rise       ; clock           ;
;  B[30]            ; clock      ; 11.240 ; 11.240 ; Rise       ; clock           ;
;  B[31]            ; clock      ; 10.955 ; 10.955 ; Rise       ; clock           ;
; High[*]           ; clock      ; 7.705  ; 7.705  ; Rise       ; clock           ;
;  High[0]          ; clock      ; 9.311  ; 9.311  ; Rise       ; clock           ;
;  High[1]          ; clock      ; 9.534  ; 9.534  ; Rise       ; clock           ;
;  High[2]          ; clock      ; 8.472  ; 8.472  ; Rise       ; clock           ;
;  High[3]          ; clock      ; 9.703  ; 9.703  ; Rise       ; clock           ;
;  High[4]          ; clock      ; 9.843  ; 9.843  ; Rise       ; clock           ;
;  High[5]          ; clock      ; 9.411  ; 9.411  ; Rise       ; clock           ;
;  High[6]          ; clock      ; 8.846  ; 8.846  ; Rise       ; clock           ;
;  High[7]          ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  High[8]          ; clock      ; 8.771  ; 8.771  ; Rise       ; clock           ;
;  High[9]          ; clock      ; 7.705  ; 7.705  ; Rise       ; clock           ;
;  High[10]         ; clock      ; 10.601 ; 10.601 ; Rise       ; clock           ;
;  High[11]         ; clock      ; 8.975  ; 8.975  ; Rise       ; clock           ;
;  High[12]         ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  High[13]         ; clock      ; 9.465  ; 9.465  ; Rise       ; clock           ;
;  High[14]         ; clock      ; 9.445  ; 9.445  ; Rise       ; clock           ;
;  High[15]         ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  High[16]         ; clock      ; 8.237  ; 8.237  ; Rise       ; clock           ;
;  High[17]         ; clock      ; 8.430  ; 8.430  ; Rise       ; clock           ;
;  High[18]         ; clock      ; 9.965  ; 9.965  ; Rise       ; clock           ;
;  High[19]         ; clock      ; 8.699  ; 8.699  ; Rise       ; clock           ;
;  High[20]         ; clock      ; 9.529  ; 9.529  ; Rise       ; clock           ;
;  High[21]         ; clock      ; 8.724  ; 8.724  ; Rise       ; clock           ;
;  High[22]         ; clock      ; 9.407  ; 9.407  ; Rise       ; clock           ;
;  High[23]         ; clock      ; 9.706  ; 9.706  ; Rise       ; clock           ;
;  High[24]         ; clock      ; 10.597 ; 10.597 ; Rise       ; clock           ;
;  High[25]         ; clock      ; 8.639  ; 8.639  ; Rise       ; clock           ;
;  High[26]         ; clock      ; 9.456  ; 9.456  ; Rise       ; clock           ;
;  High[27]         ; clock      ; 9.564  ; 9.564  ; Rise       ; clock           ;
;  High[28]         ; clock      ; 9.753  ; 9.753  ; Rise       ; clock           ;
;  High[29]         ; clock      ; 8.805  ; 8.805  ; Rise       ; clock           ;
;  High[30]         ; clock      ; 8.002  ; 8.002  ; Rise       ; clock           ;
;  High[31]         ; clock      ; 9.042  ; 9.042  ; Rise       ; clock           ;
; Low[*]            ; clock      ; 7.992  ; 7.992  ; Rise       ; clock           ;
;  Low[0]           ; clock      ; 9.443  ; 9.443  ; Rise       ; clock           ;
;  Low[1]           ; clock      ; 9.083  ; 9.083  ; Rise       ; clock           ;
;  Low[2]           ; clock      ; 7.992  ; 7.992  ; Rise       ; clock           ;
;  Low[3]           ; clock      ; 8.463  ; 8.463  ; Rise       ; clock           ;
;  Low[4]           ; clock      ; 10.219 ; 10.219 ; Rise       ; clock           ;
;  Low[5]           ; clock      ; 9.711  ; 9.711  ; Rise       ; clock           ;
;  Low[6]           ; clock      ; 10.516 ; 10.516 ; Rise       ; clock           ;
;  Low[7]           ; clock      ; 9.609  ; 9.609  ; Rise       ; clock           ;
;  Low[8]           ; clock      ; 9.683  ; 9.683  ; Rise       ; clock           ;
;  Low[9]           ; clock      ; 9.391  ; 9.391  ; Rise       ; clock           ;
;  Low[10]          ; clock      ; 9.650  ; 9.650  ; Rise       ; clock           ;
;  Low[11]          ; clock      ; 9.254  ; 9.254  ; Rise       ; clock           ;
;  Low[12]          ; clock      ; 8.571  ; 8.571  ; Rise       ; clock           ;
;  Low[13]          ; clock      ; 9.721  ; 9.721  ; Rise       ; clock           ;
;  Low[14]          ; clock      ; 8.477  ; 8.477  ; Rise       ; clock           ;
;  Low[15]          ; clock      ; 10.063 ; 10.063 ; Rise       ; clock           ;
;  Low[16]          ; clock      ; 8.723  ; 8.723  ; Rise       ; clock           ;
;  Low[17]          ; clock      ; 10.410 ; 10.410 ; Rise       ; clock           ;
;  Low[18]          ; clock      ; 9.408  ; 9.408  ; Rise       ; clock           ;
;  Low[19]          ; clock      ; 9.238  ; 9.238  ; Rise       ; clock           ;
;  Low[20]          ; clock      ; 9.745  ; 9.745  ; Rise       ; clock           ;
;  Low[21]          ; clock      ; 8.330  ; 8.330  ; Rise       ; clock           ;
;  Low[22]          ; clock      ; 9.907  ; 9.907  ; Rise       ; clock           ;
;  Low[23]          ; clock      ; 9.302  ; 9.302  ; Rise       ; clock           ;
;  Low[24]          ; clock      ; 9.773  ; 9.773  ; Rise       ; clock           ;
;  Low[25]          ; clock      ; 9.413  ; 9.413  ; Rise       ; clock           ;
;  Low[26]          ; clock      ; 10.140 ; 10.140 ; Rise       ; clock           ;
;  Low[27]          ; clock      ; 10.491 ; 10.491 ; Rise       ; clock           ;
;  Low[28]          ; clock      ; 8.151  ; 8.151  ; Rise       ; clock           ;
;  Low[29]          ; clock      ; 9.846  ; 9.846  ; Rise       ; clock           ;
;  Low[30]          ; clock      ; 10.048 ; 10.048 ; Rise       ; clock           ;
;  Low[31]          ; clock      ; 9.107  ; 9.107  ; Rise       ; clock           ;
; MemDataIn[*]      ; clock      ; 9.311  ; 9.311  ; Rise       ; clock           ;
;  MemDataIn[0]     ; clock      ; 10.831 ; 10.831 ; Rise       ; clock           ;
;  MemDataIn[1]     ; clock      ; 11.102 ; 11.102 ; Rise       ; clock           ;
;  MemDataIn[2]     ; clock      ; 11.878 ; 11.878 ; Rise       ; clock           ;
;  MemDataIn[3]     ; clock      ; 9.837  ; 9.837  ; Rise       ; clock           ;
;  MemDataIn[4]     ; clock      ; 10.727 ; 10.727 ; Rise       ; clock           ;
;  MemDataIn[5]     ; clock      ; 10.925 ; 10.925 ; Rise       ; clock           ;
;  MemDataIn[6]     ; clock      ; 10.906 ; 10.906 ; Rise       ; clock           ;
;  MemDataIn[7]     ; clock      ; 10.507 ; 10.507 ; Rise       ; clock           ;
;  MemDataIn[8]     ; clock      ; 10.728 ; 10.728 ; Rise       ; clock           ;
;  MemDataIn[9]     ; clock      ; 11.134 ; 11.134 ; Rise       ; clock           ;
;  MemDataIn[10]    ; clock      ; 10.426 ; 10.426 ; Rise       ; clock           ;
;  MemDataIn[11]    ; clock      ; 11.991 ; 11.991 ; Rise       ; clock           ;
;  MemDataIn[12]    ; clock      ; 10.871 ; 10.871 ; Rise       ; clock           ;
;  MemDataIn[13]    ; clock      ; 10.410 ; 10.410 ; Rise       ; clock           ;
;  MemDataIn[14]    ; clock      ; 10.485 ; 10.485 ; Rise       ; clock           ;
;  MemDataIn[15]    ; clock      ; 11.939 ; 11.939 ; Rise       ; clock           ;
;  MemDataIn[16]    ; clock      ; 10.168 ; 10.168 ; Rise       ; clock           ;
;  MemDataIn[17]    ; clock      ; 10.729 ; 10.729 ; Rise       ; clock           ;
;  MemDataIn[18]    ; clock      ; 11.226 ; 11.226 ; Rise       ; clock           ;
;  MemDataIn[19]    ; clock      ; 11.834 ; 11.834 ; Rise       ; clock           ;
;  MemDataIn[20]    ; clock      ; 10.308 ; 10.308 ; Rise       ; clock           ;
;  MemDataIn[21]    ; clock      ; 10.801 ; 10.801 ; Rise       ; clock           ;
;  MemDataIn[22]    ; clock      ; 11.444 ; 11.444 ; Rise       ; clock           ;
;  MemDataIn[23]    ; clock      ; 11.300 ; 11.300 ; Rise       ; clock           ;
;  MemDataIn[24]    ; clock      ; 11.169 ; 11.169 ; Rise       ; clock           ;
;  MemDataIn[25]    ; clock      ; 10.189 ; 10.189 ; Rise       ; clock           ;
;  MemDataIn[26]    ; clock      ; 10.858 ; 10.858 ; Rise       ; clock           ;
;  MemDataIn[27]    ; clock      ; 10.129 ; 10.129 ; Rise       ; clock           ;
;  MemDataIn[28]    ; clock      ; 10.263 ; 10.263 ; Rise       ; clock           ;
;  MemDataIn[29]    ; clock      ; 9.311  ; 9.311  ; Rise       ; clock           ;
;  MemDataIn[30]    ; clock      ; 9.881  ; 9.881  ; Rise       ; clock           ;
;  MemDataIn[31]    ; clock      ; 9.478  ; 9.478  ; Rise       ; clock           ;
; MemReadValue[*]   ; clock      ; 7.506  ; 7.506  ; Rise       ; clock           ;
;  MemReadValue[0]  ; clock      ; 9.144  ; 9.144  ; Rise       ; clock           ;
;  MemReadValue[1]  ; clock      ; 8.996  ; 8.996  ; Rise       ; clock           ;
;  MemReadValue[2]  ; clock      ; 8.540  ; 8.540  ; Rise       ; clock           ;
;  MemReadValue[3]  ; clock      ; 9.459  ; 9.459  ; Rise       ; clock           ;
;  MemReadValue[4]  ; clock      ; 9.196  ; 9.196  ; Rise       ; clock           ;
;  MemReadValue[5]  ; clock      ; 7.506  ; 7.506  ; Rise       ; clock           ;
;  MemReadValue[6]  ; clock      ; 7.710  ; 7.710  ; Rise       ; clock           ;
;  MemReadValue[7]  ; clock      ; 8.126  ; 8.126  ; Rise       ; clock           ;
;  MemReadValue[8]  ; clock      ; 8.865  ; 8.865  ; Rise       ; clock           ;
;  MemReadValue[9]  ; clock      ; 8.754  ; 8.754  ; Rise       ; clock           ;
;  MemReadValue[10] ; clock      ; 8.499  ; 8.499  ; Rise       ; clock           ;
;  MemReadValue[11] ; clock      ; 7.529  ; 7.529  ; Rise       ; clock           ;
;  MemReadValue[12] ; clock      ; 9.766  ; 9.766  ; Rise       ; clock           ;
;  MemReadValue[13] ; clock      ; 8.341  ; 8.341  ; Rise       ; clock           ;
;  MemReadValue[14] ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  MemReadValue[15] ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  MemReadValue[16] ; clock      ; 9.347  ; 9.347  ; Rise       ; clock           ;
;  MemReadValue[17] ; clock      ; 8.465  ; 8.465  ; Rise       ; clock           ;
;  MemReadValue[18] ; clock      ; 9.483  ; 9.483  ; Rise       ; clock           ;
;  MemReadValue[19] ; clock      ; 8.685  ; 8.685  ; Rise       ; clock           ;
;  MemReadValue[20] ; clock      ; 8.548  ; 8.548  ; Rise       ; clock           ;
;  MemReadValue[21] ; clock      ; 7.844  ; 7.844  ; Rise       ; clock           ;
;  MemReadValue[22] ; clock      ; 9.505  ; 9.505  ; Rise       ; clock           ;
;  MemReadValue[23] ; clock      ; 8.507  ; 8.507  ; Rise       ; clock           ;
;  MemReadValue[24] ; clock      ; 9.263  ; 9.263  ; Rise       ; clock           ;
;  MemReadValue[25] ; clock      ; 9.493  ; 9.493  ; Rise       ; clock           ;
;  MemReadValue[26] ; clock      ; 8.495  ; 8.495  ; Rise       ; clock           ;
;  MemReadValue[27] ; clock      ; 8.173  ; 8.173  ; Rise       ; clock           ;
;  MemReadValue[28] ; clock      ; 7.619  ; 7.619  ; Rise       ; clock           ;
;  MemReadValue[29] ; clock      ; 9.423  ; 9.423  ; Rise       ; clock           ;
;  MemReadValue[30] ; clock      ; 9.074  ; 9.074  ; Rise       ; clock           ;
;  MemReadValue[31] ; clock      ; 10.151 ; 10.151 ; Rise       ; clock           ;
; OrigPC            ; clock      ; 13.040 ; 13.040 ; Rise       ; clock           ;
; PCBranch[*]       ; clock      ; 8.314  ; 8.314  ; Rise       ; clock           ;
;  PCBranch[0]      ; clock      ; 8.974  ; 8.974  ; Rise       ; clock           ;
;  PCBranch[1]      ; clock      ; 8.314  ; 8.314  ; Rise       ; clock           ;
;  PCBranch[2]      ; clock      ; 11.985 ; 11.985 ; Rise       ; clock           ;
;  PCBranch[3]      ; clock      ; 11.058 ; 11.058 ; Rise       ; clock           ;
;  PCBranch[4]      ; clock      ; 11.759 ; 11.759 ; Rise       ; clock           ;
;  PCBranch[5]      ; clock      ; 12.666 ; 12.666 ; Rise       ; clock           ;
;  PCBranch[6]      ; clock      ; 10.101 ; 10.101 ; Rise       ; clock           ;
;  PCBranch[7]      ; clock      ; 9.058  ; 9.058  ; Rise       ; clock           ;
;  PCBranch[8]      ; clock      ; 10.481 ; 10.481 ; Rise       ; clock           ;
;  PCBranch[9]      ; clock      ; 9.441  ; 9.441  ; Rise       ; clock           ;
;  PCBranch[10]     ; clock      ; 9.885  ; 9.885  ; Rise       ; clock           ;
;  PCBranch[11]     ; clock      ; 11.574 ; 11.574 ; Rise       ; clock           ;
;  PCBranch[12]     ; clock      ; 9.956  ; 9.956  ; Rise       ; clock           ;
;  PCBranch[13]     ; clock      ; 9.677  ; 9.677  ; Rise       ; clock           ;
;  PCBranch[14]     ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  PCBranch[15]     ; clock      ; 10.412 ; 10.412 ; Rise       ; clock           ;
;  PCBranch[16]     ; clock      ; 10.080 ; 10.080 ; Rise       ; clock           ;
;  PCBranch[17]     ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  PCBranch[18]     ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
;  PCBranch[19]     ; clock      ; 9.777  ; 9.777  ; Rise       ; clock           ;
;  PCBranch[20]     ; clock      ; 9.955  ; 9.955  ; Rise       ; clock           ;
;  PCBranch[21]     ; clock      ; 9.821  ; 9.821  ; Rise       ; clock           ;
;  PCBranch[22]     ; clock      ; 9.299  ; 9.299  ; Rise       ; clock           ;
;  PCBranch[23]     ; clock      ; 9.615  ; 9.615  ; Rise       ; clock           ;
;  PCBranch[24]     ; clock      ; 10.287 ; 10.287 ; Rise       ; clock           ;
;  PCBranch[25]     ; clock      ; 9.787  ; 9.787  ; Rise       ; clock           ;
;  PCBranch[26]     ; clock      ; 10.335 ; 10.335 ; Rise       ; clock           ;
;  PCBranch[27]     ; clock      ; 10.729 ; 10.729 ; Rise       ; clock           ;
;  PCBranch[28]     ; clock      ; 11.545 ; 11.545 ; Rise       ; clock           ;
;  PCBranch[29]     ; clock      ; 11.614 ; 11.614 ; Rise       ; clock           ;
;  PCBranch[30]     ; clock      ; 11.284 ; 11.284 ; Rise       ; clock           ;
;  PCBranch[31]     ; clock      ; 10.762 ; 10.762 ; Rise       ; clock           ;
; Zero              ; clock      ; 12.483 ; 12.483 ; Rise       ; clock           ;
; adressMem[*]      ; clock      ; 10.901 ; 10.901 ; Rise       ; clock           ;
;  adressMem[0]     ; clock      ; 13.571 ; 13.571 ; Rise       ; clock           ;
;  adressMem[1]     ; clock      ; 14.149 ; 14.149 ; Rise       ; clock           ;
;  adressMem[2]     ; clock      ; 12.072 ; 12.072 ; Rise       ; clock           ;
;  adressMem[3]     ; clock      ; 12.539 ; 12.539 ; Rise       ; clock           ;
;  adressMem[4]     ; clock      ; 14.240 ; 14.240 ; Rise       ; clock           ;
;  adressMem[5]     ; clock      ; 12.905 ; 12.905 ; Rise       ; clock           ;
;  adressMem[6]     ; clock      ; 12.170 ; 12.170 ; Rise       ; clock           ;
;  adressMem[7]     ; clock      ; 10.901 ; 10.901 ; Rise       ; clock           ;
;  adressMem[8]     ; clock      ; 12.899 ; 12.899 ; Rise       ; clock           ;
;  adressMem[9]     ; clock      ; 13.550 ; 13.550 ; Rise       ; clock           ;
; atualPC[*]        ; clock      ; 8.334  ; 8.334  ; Rise       ; clock           ;
;  atualPC[0]       ; clock      ; 8.974  ; 8.974  ; Rise       ; clock           ;
;  atualPC[1]       ; clock      ; 8.334  ; 8.334  ; Rise       ; clock           ;
;  atualPC[2]       ; clock      ; 9.216  ; 9.216  ; Rise       ; clock           ;
;  atualPC[3]       ; clock      ; 10.854 ; 10.854 ; Rise       ; clock           ;
;  atualPC[4]       ; clock      ; 10.349 ; 10.349 ; Rise       ; clock           ;
;  atualPC[5]       ; clock      ; 10.104 ; 10.104 ; Rise       ; clock           ;
;  atualPC[6]       ; clock      ; 9.604  ; 9.604  ; Rise       ; clock           ;
;  atualPC[7]       ; clock      ; 11.214 ; 11.214 ; Rise       ; clock           ;
;  atualPC[8]       ; clock      ; 9.506  ; 9.506  ; Rise       ; clock           ;
;  atualPC[9]       ; clock      ; 10.665 ; 10.665 ; Rise       ; clock           ;
;  atualPC[10]      ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
;  atualPC[11]      ; clock      ; 9.919  ; 9.919  ; Rise       ; clock           ;
;  atualPC[12]      ; clock      ; 9.773  ; 9.773  ; Rise       ; clock           ;
;  atualPC[13]      ; clock      ; 9.283  ; 9.283  ; Rise       ; clock           ;
;  atualPC[14]      ; clock      ; 8.991  ; 8.991  ; Rise       ; clock           ;
;  atualPC[15]      ; clock      ; 9.103  ; 9.103  ; Rise       ; clock           ;
;  atualPC[16]      ; clock      ; 9.193  ; 9.193  ; Rise       ; clock           ;
;  atualPC[17]      ; clock      ; 10.409 ; 10.409 ; Rise       ; clock           ;
;  atualPC[18]      ; clock      ; 9.579  ; 9.579  ; Rise       ; clock           ;
;  atualPC[19]      ; clock      ; 9.738  ; 9.738  ; Rise       ; clock           ;
;  atualPC[20]      ; clock      ; 9.167  ; 9.167  ; Rise       ; clock           ;
;  atualPC[21]      ; clock      ; 10.168 ; 10.168 ; Rise       ; clock           ;
;  atualPC[22]      ; clock      ; 9.581  ; 9.581  ; Rise       ; clock           ;
;  atualPC[23]      ; clock      ; 9.511  ; 9.511  ; Rise       ; clock           ;
;  atualPC[24]      ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  atualPC[25]      ; clock      ; 9.798  ; 9.798  ; Rise       ; clock           ;
;  atualPC[26]      ; clock      ; 11.426 ; 11.426 ; Rise       ; clock           ;
;  atualPC[27]      ; clock      ; 10.402 ; 10.402 ; Rise       ; clock           ;
;  atualPC[28]      ; clock      ; 8.810  ; 8.810  ; Rise       ; clock           ;
;  atualPC[29]      ; clock      ; 8.919  ; 8.919  ; Rise       ; clock           ;
;  atualPC[30]      ; clock      ; 10.332 ; 10.332 ; Rise       ; clock           ;
;  atualPC[31]      ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
; atualPCA[*]       ; clock      ; 8.522  ; 8.522  ; Rise       ; clock           ;
;  atualPCA[0]      ; clock      ; 9.196  ; 9.196  ; Rise       ; clock           ;
;  atualPCA[1]      ; clock      ; 10.854 ; 10.854 ; Rise       ; clock           ;
;  atualPCA[2]      ; clock      ; 10.319 ; 10.319 ; Rise       ; clock           ;
;  atualPCA[3]      ; clock      ; 10.104 ; 10.104 ; Rise       ; clock           ;
;  atualPCA[4]      ; clock      ; 9.654  ; 9.654  ; Rise       ; clock           ;
;  atualPCA[5]      ; clock      ; 11.224 ; 11.224 ; Rise       ; clock           ;
;  atualPCA[6]      ; clock      ; 9.486  ; 9.486  ; Rise       ; clock           ;
;  atualPCA[7]      ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  atualPCA[8]      ; clock      ; 9.018  ; 9.018  ; Rise       ; clock           ;
;  atualPCA[9]      ; clock      ; 9.919  ; 9.919  ; Rise       ; clock           ;
;  atualPCA[10]     ; clock      ; 10.065 ; 10.065 ; Rise       ; clock           ;
;  atualPCA[11]     ; clock      ; 9.283  ; 9.283  ; Rise       ; clock           ;
;  atualPCA[12]     ; clock      ; 9.001  ; 9.001  ; Rise       ; clock           ;
;  atualPCA[13]     ; clock      ; 9.063  ; 9.063  ; Rise       ; clock           ;
;  atualPCA[14]     ; clock      ; 9.163  ; 9.163  ; Rise       ; clock           ;
;  atualPCA[15]     ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  atualPCA[16]     ; clock      ; 9.529  ; 9.529  ; Rise       ; clock           ;
;  atualPCA[17]     ; clock      ; 9.758  ; 9.758  ; Rise       ; clock           ;
;  atualPCA[18]     ; clock      ; 9.147  ; 9.147  ; Rise       ; clock           ;
;  atualPCA[19]     ; clock      ; 10.148 ; 10.148 ; Rise       ; clock           ;
;  atualPCA[20]     ; clock      ; 9.571  ; 9.571  ; Rise       ; clock           ;
;  atualPCA[21]     ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  atualPCA[22]     ; clock      ; 9.795  ; 9.795  ; Rise       ; clock           ;
;  atualPCA[23]     ; clock      ; 9.738  ; 9.738  ; Rise       ; clock           ;
;  atualPCA[24]     ; clock      ; 11.446 ; 11.446 ; Rise       ; clock           ;
;  atualPCA[25]     ; clock      ; 10.623 ; 10.623 ; Rise       ; clock           ;
;  atualPCA[26]     ; clock      ; 8.790  ; 8.790  ; Rise       ; clock           ;
;  atualPCA[27]     ; clock      ; 8.919  ; 8.919  ; Rise       ; clock           ;
;  atualPCA[28]     ; clock      ; 10.322 ; 10.322 ; Rise       ; clock           ;
;  atualPCA[29]     ; clock      ; 8.522  ; 8.522  ; Rise       ; clock           ;
; outALU[*]         ; clock      ; 10.921 ; 10.921 ; Rise       ; clock           ;
;  outALU[0]        ; clock      ; 12.894 ; 12.894 ; Rise       ; clock           ;
;  outALU[1]        ; clock      ; 12.830 ; 12.830 ; Rise       ; clock           ;
;  outALU[2]        ; clock      ; 13.571 ; 13.571 ; Rise       ; clock           ;
;  outALU[3]        ; clock      ; 14.149 ; 14.149 ; Rise       ; clock           ;
;  outALU[4]        ; clock      ; 12.072 ; 12.072 ; Rise       ; clock           ;
;  outALU[5]        ; clock      ; 12.579 ; 12.579 ; Rise       ; clock           ;
;  outALU[6]        ; clock      ; 14.240 ; 14.240 ; Rise       ; clock           ;
;  outALU[7]        ; clock      ; 12.905 ; 12.905 ; Rise       ; clock           ;
;  outALU[8]        ; clock      ; 12.180 ; 12.180 ; Rise       ; clock           ;
;  outALU[9]        ; clock      ; 10.921 ; 10.921 ; Rise       ; clock           ;
;  outALU[10]       ; clock      ; 12.899 ; 12.899 ; Rise       ; clock           ;
;  outALU[11]       ; clock      ; 13.520 ; 13.520 ; Rise       ; clock           ;
;  outALU[12]       ; clock      ; 12.129 ; 12.129 ; Rise       ; clock           ;
;  outALU[13]       ; clock      ; 12.086 ; 12.086 ; Rise       ; clock           ;
;  outALU[14]       ; clock      ; 12.560 ; 12.560 ; Rise       ; clock           ;
;  outALU[15]       ; clock      ; 13.515 ; 13.515 ; Rise       ; clock           ;
;  outALU[16]       ; clock      ; 12.762 ; 12.762 ; Rise       ; clock           ;
;  outALU[17]       ; clock      ; 11.790 ; 11.790 ; Rise       ; clock           ;
;  outALU[18]       ; clock      ; 14.758 ; 14.758 ; Rise       ; clock           ;
;  outALU[19]       ; clock      ; 12.609 ; 12.609 ; Rise       ; clock           ;
;  outALU[20]       ; clock      ; 11.372 ; 11.372 ; Rise       ; clock           ;
;  outALU[21]       ; clock      ; 11.557 ; 11.557 ; Rise       ; clock           ;
;  outALU[22]       ; clock      ; 13.351 ; 13.351 ; Rise       ; clock           ;
;  outALU[23]       ; clock      ; 11.591 ; 11.591 ; Rise       ; clock           ;
;  outALU[24]       ; clock      ; 12.520 ; 12.520 ; Rise       ; clock           ;
;  outALU[25]       ; clock      ; 13.435 ; 13.435 ; Rise       ; clock           ;
;  outALU[26]       ; clock      ; 13.481 ; 13.481 ; Rise       ; clock           ;
;  outALU[27]       ; clock      ; 13.929 ; 13.929 ; Rise       ; clock           ;
;  outALU[28]       ; clock      ; 12.942 ; 12.942 ; Rise       ; clock           ;
;  outALU[29]       ; clock      ; 12.290 ; 12.290 ; Rise       ; clock           ;
;  outALU[30]       ; clock      ; 11.912 ; 11.912 ; Rise       ; clock           ;
;  outALU[31]       ; clock      ; 13.157 ; 13.157 ; Rise       ; clock           ;
; proxPC[*]         ; clock      ; 7.850  ; 7.850  ; Rise       ; clock           ;
;  proxPC[0]        ; clock      ; 9.882  ; 9.882  ; Rise       ; clock           ;
;  proxPC[1]        ; clock      ; 10.317 ; 10.317 ; Rise       ; clock           ;
;  proxPC[2]        ; clock      ; 11.567 ; 11.567 ; Rise       ; clock           ;
;  proxPC[3]        ; clock      ; 7.850  ; 7.850  ; Rise       ; clock           ;
;  proxPC[4]        ; clock      ; 8.360  ; 8.360  ; Rise       ; clock           ;
;  proxPC[5]        ; clock      ; 11.475 ; 11.475 ; Rise       ; clock           ;
;  proxPC[6]        ; clock      ; 9.190  ; 9.190  ; Rise       ; clock           ;
;  proxPC[7]        ; clock      ; 9.478  ; 9.478  ; Rise       ; clock           ;
;  proxPC[8]        ; clock      ; 10.731 ; 10.731 ; Rise       ; clock           ;
;  proxPC[9]        ; clock      ; 8.513  ; 8.513  ; Rise       ; clock           ;
;  proxPC[10]       ; clock      ; 8.163  ; 8.163  ; Rise       ; clock           ;
;  proxPC[11]       ; clock      ; 9.234  ; 9.234  ; Rise       ; clock           ;
;  proxPC[12]       ; clock      ; 9.352  ; 9.352  ; Rise       ; clock           ;
;  proxPC[13]       ; clock      ; 8.965  ; 8.965  ; Rise       ; clock           ;
;  proxPC[14]       ; clock      ; 9.294  ; 9.294  ; Rise       ; clock           ;
;  proxPC[15]       ; clock      ; 8.973  ; 8.973  ; Rise       ; clock           ;
;  proxPC[16]       ; clock      ; 10.365 ; 10.365 ; Rise       ; clock           ;
;  proxPC[17]       ; clock      ; 8.138  ; 8.138  ; Rise       ; clock           ;
;  proxPC[18]       ; clock      ; 10.655 ; 10.655 ; Rise       ; clock           ;
;  proxPC[19]       ; clock      ; 9.499  ; 9.499  ; Rise       ; clock           ;
;  proxPC[20]       ; clock      ; 9.643  ; 9.643  ; Rise       ; clock           ;
;  proxPC[21]       ; clock      ; 9.794  ; 9.794  ; Rise       ; clock           ;
;  proxPC[22]       ; clock      ; 9.675  ; 9.675  ; Rise       ; clock           ;
;  proxPC[23]       ; clock      ; 9.818  ; 9.818  ; Rise       ; clock           ;
;  proxPC[24]       ; clock      ; 11.322 ; 11.322 ; Rise       ; clock           ;
;  proxPC[25]       ; clock      ; 10.429 ; 10.429 ; Rise       ; clock           ;
;  proxPC[26]       ; clock      ; 13.721 ; 13.721 ; Rise       ; clock           ;
;  proxPC[27]       ; clock      ; 12.008 ; 12.008 ; Rise       ; clock           ;
;  proxPC[28]       ; clock      ; 11.332 ; 11.332 ; Rise       ; clock           ;
;  proxPC[29]       ; clock      ; 13.228 ; 13.228 ; Rise       ; clock           ;
;  proxPC[30]       ; clock      ; 11.874 ; 11.874 ; Rise       ; clock           ;
;  proxPC[31]       ; clock      ; 10.889 ; 10.889 ; Rise       ; clock           ;
; writeData[*]      ; clock      ; 8.251  ; 8.251  ; Rise       ; clock           ;
;  writeData[0]     ; clock      ; 11.445 ; 11.445 ; Rise       ; clock           ;
;  writeData[1]     ; clock      ; 13.525 ; 13.525 ; Rise       ; clock           ;
;  writeData[2]     ; clock      ; 13.271 ; 13.271 ; Rise       ; clock           ;
;  writeData[3]     ; clock      ; 9.417  ; 9.417  ; Rise       ; clock           ;
;  writeData[4]     ; clock      ; 10.279 ; 10.279 ; Rise       ; clock           ;
;  writeData[5]     ; clock      ; 9.395  ; 9.395  ; Rise       ; clock           ;
;  writeData[6]     ; clock      ; 8.720  ; 8.720  ; Rise       ; clock           ;
;  writeData[7]     ; clock      ; 10.540 ; 10.540 ; Rise       ; clock           ;
;  writeData[8]     ; clock      ; 9.167  ; 9.167  ; Rise       ; clock           ;
;  writeData[9]     ; clock      ; 8.831  ; 8.831  ; Rise       ; clock           ;
;  writeData[10]    ; clock      ; 8.649  ; 8.649  ; Rise       ; clock           ;
;  writeData[11]    ; clock      ; 8.251  ; 8.251  ; Rise       ; clock           ;
;  writeData[12]    ; clock      ; 10.074 ; 10.074 ; Rise       ; clock           ;
;  writeData[13]    ; clock      ; 10.067 ; 10.067 ; Rise       ; clock           ;
;  writeData[14]    ; clock      ; 10.557 ; 10.557 ; Rise       ; clock           ;
;  writeData[15]    ; clock      ; 9.052  ; 9.052  ; Rise       ; clock           ;
;  writeData[16]    ; clock      ; 9.708  ; 9.708  ; Rise       ; clock           ;
;  writeData[17]    ; clock      ; 9.141  ; 9.141  ; Rise       ; clock           ;
;  writeData[18]    ; clock      ; 9.535  ; 9.535  ; Rise       ; clock           ;
;  writeData[19]    ; clock      ; 12.780 ; 12.780 ; Rise       ; clock           ;
;  writeData[20]    ; clock      ; 8.807  ; 8.807  ; Rise       ; clock           ;
;  writeData[21]    ; clock      ; 9.459  ; 9.459  ; Rise       ; clock           ;
;  writeData[22]    ; clock      ; 12.092 ; 12.092 ; Rise       ; clock           ;
;  writeData[23]    ; clock      ; 11.710 ; 11.710 ; Rise       ; clock           ;
;  writeData[24]    ; clock      ; 10.538 ; 10.538 ; Rise       ; clock           ;
;  writeData[25]    ; clock      ; 9.418  ; 9.418  ; Rise       ; clock           ;
;  writeData[26]    ; clock      ; 11.650 ; 11.650 ; Rise       ; clock           ;
;  writeData[27]    ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  writeData[28]    ; clock      ; 8.795  ; 8.795  ; Rise       ; clock           ;
;  writeData[29]    ; clock      ; 12.586 ; 12.586 ; Rise       ; clock           ;
;  writeData[30]    ; clock      ; 9.841  ; 9.841  ; Rise       ; clock           ;
;  writeData[31]    ; clock      ; 11.799 ; 11.799 ; Rise       ; clock           ;
; A[*]              ; clock2     ; 13.660 ; 13.660 ; Rise       ; clock2          ;
;  A[0]             ; clock2     ; 16.270 ; 16.270 ; Rise       ; clock2          ;
;  A[1]             ; clock2     ; 15.883 ; 15.883 ; Rise       ; clock2          ;
;  A[2]             ; clock2     ; 14.451 ; 14.451 ; Rise       ; clock2          ;
;  A[3]             ; clock2     ; 15.706 ; 15.706 ; Rise       ; clock2          ;
;  A[4]             ; clock2     ; 15.771 ; 15.771 ; Rise       ; clock2          ;
;  A[5]             ; clock2     ; 15.614 ; 15.614 ; Rise       ; clock2          ;
;  A[6]             ; clock2     ; 15.668 ; 15.668 ; Rise       ; clock2          ;
;  A[7]             ; clock2     ; 15.017 ; 15.017 ; Rise       ; clock2          ;
;  A[8]             ; clock2     ; 14.947 ; 14.947 ; Rise       ; clock2          ;
;  A[9]             ; clock2     ; 16.228 ; 16.228 ; Rise       ; clock2          ;
;  A[10]            ; clock2     ; 15.151 ; 15.151 ; Rise       ; clock2          ;
;  A[11]            ; clock2     ; 14.432 ; 14.432 ; Rise       ; clock2          ;
;  A[12]            ; clock2     ; 15.154 ; 15.154 ; Rise       ; clock2          ;
;  A[13]            ; clock2     ; 15.047 ; 15.047 ; Rise       ; clock2          ;
;  A[14]            ; clock2     ; 14.997 ; 14.997 ; Rise       ; clock2          ;
;  A[15]            ; clock2     ; 15.095 ; 15.095 ; Rise       ; clock2          ;
;  A[16]            ; clock2     ; 15.078 ; 15.078 ; Rise       ; clock2          ;
;  A[17]            ; clock2     ; 15.584 ; 15.584 ; Rise       ; clock2          ;
;  A[18]            ; clock2     ; 13.660 ; 13.660 ; Rise       ; clock2          ;
;  A[19]            ; clock2     ; 16.040 ; 16.040 ; Rise       ; clock2          ;
;  A[20]            ; clock2     ; 14.896 ; 14.896 ; Rise       ; clock2          ;
;  A[21]            ; clock2     ; 13.888 ; 13.888 ; Rise       ; clock2          ;
;  A[22]            ; clock2     ; 15.283 ; 15.283 ; Rise       ; clock2          ;
;  A[23]            ; clock2     ; 15.110 ; 15.110 ; Rise       ; clock2          ;
;  A[24]            ; clock2     ; 14.941 ; 14.941 ; Rise       ; clock2          ;
;  A[25]            ; clock2     ; 14.814 ; 14.814 ; Rise       ; clock2          ;
;  A[26]            ; clock2     ; 14.372 ; 14.372 ; Rise       ; clock2          ;
;  A[27]            ; clock2     ; 13.809 ; 13.809 ; Rise       ; clock2          ;
;  A[28]            ; clock2     ; 15.239 ; 15.239 ; Rise       ; clock2          ;
;  A[29]            ; clock2     ; 15.026 ; 15.026 ; Rise       ; clock2          ;
;  A[30]            ; clock2     ; 15.076 ; 15.076 ; Rise       ; clock2          ;
;  A[31]            ; clock2     ; 14.615 ; 14.615 ; Rise       ; clock2          ;
; B[*]              ; clock2     ; 13.048 ; 13.048 ; Rise       ; clock2          ;
;  B[0]             ; clock2     ; 15.021 ; 15.021 ; Rise       ; clock2          ;
;  B[1]             ; clock2     ; 14.060 ; 14.060 ; Rise       ; clock2          ;
;  B[2]             ; clock2     ; 14.076 ; 14.076 ; Rise       ; clock2          ;
;  B[3]             ; clock2     ; 16.116 ; 16.116 ; Rise       ; clock2          ;
;  B[4]             ; clock2     ; 15.537 ; 15.537 ; Rise       ; clock2          ;
;  B[5]             ; clock2     ; 14.586 ; 14.586 ; Rise       ; clock2          ;
;  B[6]             ; clock2     ; 15.741 ; 15.741 ; Rise       ; clock2          ;
;  B[7]             ; clock2     ; 13.730 ; 13.730 ; Rise       ; clock2          ;
;  B[8]             ; clock2     ; 14.284 ; 14.284 ; Rise       ; clock2          ;
;  B[9]             ; clock2     ; 13.871 ; 13.871 ; Rise       ; clock2          ;
;  B[10]            ; clock2     ; 14.638 ; 14.638 ; Rise       ; clock2          ;
;  B[11]            ; clock2     ; 14.402 ; 14.402 ; Rise       ; clock2          ;
;  B[12]            ; clock2     ; 16.081 ; 16.081 ; Rise       ; clock2          ;
;  B[13]            ; clock2     ; 14.927 ; 14.927 ; Rise       ; clock2          ;
;  B[14]            ; clock2     ; 16.067 ; 16.067 ; Rise       ; clock2          ;
;  B[15]            ; clock2     ; 15.231 ; 15.231 ; Rise       ; clock2          ;
;  B[16]            ; clock2     ; 13.759 ; 13.759 ; Rise       ; clock2          ;
;  B[17]            ; clock2     ; 14.833 ; 14.833 ; Rise       ; clock2          ;
;  B[18]            ; clock2     ; 14.375 ; 14.375 ; Rise       ; clock2          ;
;  B[19]            ; clock2     ; 15.747 ; 15.747 ; Rise       ; clock2          ;
;  B[20]            ; clock2     ; 15.510 ; 15.510 ; Rise       ; clock2          ;
;  B[21]            ; clock2     ; 15.481 ; 15.481 ; Rise       ; clock2          ;
;  B[22]            ; clock2     ; 16.327 ; 16.327 ; Rise       ; clock2          ;
;  B[23]            ; clock2     ; 16.241 ; 16.241 ; Rise       ; clock2          ;
;  B[24]            ; clock2     ; 13.048 ; 13.048 ; Rise       ; clock2          ;
;  B[25]            ; clock2     ; 13.999 ; 13.999 ; Rise       ; clock2          ;
;  B[26]            ; clock2     ; 15.536 ; 15.536 ; Rise       ; clock2          ;
;  B[27]            ; clock2     ; 14.208 ; 14.208 ; Rise       ; clock2          ;
;  B[28]            ; clock2     ; 14.577 ; 14.577 ; Rise       ; clock2          ;
;  B[29]            ; clock2     ; 15.416 ; 15.416 ; Rise       ; clock2          ;
;  B[30]            ; clock2     ; 14.724 ; 14.724 ; Rise       ; clock2          ;
;  B[31]            ; clock2     ; 14.330 ; 14.330 ; Rise       ; clock2          ;
; Branch[*]         ; clock2     ; 12.217 ; 12.217 ; Rise       ; clock2          ;
;  Branch[0]        ; clock2     ; 15.237 ; 15.237 ; Rise       ; clock2          ;
;  Branch[1]        ; clock2     ; 12.217 ; 12.217 ; Rise       ; clock2          ;
; ControlJump[*]    ; clock2     ; 12.130 ; 12.130 ; Rise       ; clock2          ;
;  ControlJump[0]   ; clock2     ; 12.130 ; 12.130 ; Rise       ; clock2          ;
;  ControlJump[1]   ; clock2     ; 12.875 ; 12.875 ; Rise       ; clock2          ;
; EscreveMem        ; clock2     ; 13.268 ; 13.268 ; Rise       ; clock2          ;
; EscreveReg        ; clock2     ; 12.949 ; 12.949 ; Rise       ; clock2          ;
; Instruction[*]    ; clock2     ; 10.490 ; 10.490 ; Rise       ; clock2          ;
;  Instruction[0]   ; clock2     ; 12.942 ; 12.942 ; Rise       ; clock2          ;
;  Instruction[1]   ; clock2     ; 11.451 ; 11.451 ; Rise       ; clock2          ;
;  Instruction[2]   ; clock2     ; 12.218 ; 12.218 ; Rise       ; clock2          ;
;  Instruction[3]   ; clock2     ; 11.969 ; 11.969 ; Rise       ; clock2          ;
;  Instruction[4]   ; clock2     ; 13.615 ; 13.615 ; Rise       ; clock2          ;
;  Instruction[5]   ; clock2     ; 14.237 ; 14.237 ; Rise       ; clock2          ;
;  Instruction[6]   ; clock2     ; 12.448 ; 12.448 ; Rise       ; clock2          ;
;  Instruction[7]   ; clock2     ; 12.289 ; 12.289 ; Rise       ; clock2          ;
;  Instruction[8]   ; clock2     ; 12.598 ; 12.598 ; Rise       ; clock2          ;
;  Instruction[9]   ; clock2     ; 12.705 ; 12.705 ; Rise       ; clock2          ;
;  Instruction[10]  ; clock2     ; 12.751 ; 12.751 ; Rise       ; clock2          ;
;  Instruction[11]  ; clock2     ; 10.859 ; 10.859 ; Rise       ; clock2          ;
;  Instruction[12]  ; clock2     ; 10.812 ; 10.812 ; Rise       ; clock2          ;
;  Instruction[13]  ; clock2     ; 12.428 ; 12.428 ; Rise       ; clock2          ;
;  Instruction[14]  ; clock2     ; 12.229 ; 12.229 ; Rise       ; clock2          ;
;  Instruction[15]  ; clock2     ; 11.602 ; 11.602 ; Rise       ; clock2          ;
;  Instruction[16]  ; clock2     ; 11.624 ; 11.624 ; Rise       ; clock2          ;
;  Instruction[17]  ; clock2     ; 10.490 ; 10.490 ; Rise       ; clock2          ;
;  Instruction[18]  ; clock2     ; 11.717 ; 11.717 ; Rise       ; clock2          ;
;  Instruction[19]  ; clock2     ; 12.410 ; 12.410 ; Rise       ; clock2          ;
;  Instruction[20]  ; clock2     ; 11.272 ; 11.272 ; Rise       ; clock2          ;
;  Instruction[21]  ; clock2     ; 11.445 ; 11.445 ; Rise       ; clock2          ;
;  Instruction[22]  ; clock2     ; 11.533 ; 11.533 ; Rise       ; clock2          ;
;  Instruction[23]  ; clock2     ; 11.591 ; 11.591 ; Rise       ; clock2          ;
;  Instruction[24]  ; clock2     ; 12.319 ; 12.319 ; Rise       ; clock2          ;
;  Instruction[25]  ; clock2     ; 11.822 ; 11.822 ; Rise       ; clock2          ;
;  Instruction[26]  ; clock2     ; 13.759 ; 13.759 ; Rise       ; clock2          ;
;  Instruction[27]  ; clock2     ; 11.223 ; 11.223 ; Rise       ; clock2          ;
;  Instruction[28]  ; clock2     ; 11.902 ; 11.902 ; Rise       ; clock2          ;
;  Instruction[29]  ; clock2     ; 11.383 ; 11.383 ; Rise       ; clock2          ;
;  Instruction[30]  ; clock2     ; 13.004 ; 13.004 ; Rise       ; clock2          ;
;  Instruction[31]  ; clock2     ; 12.073 ; 12.073 ; Rise       ; clock2          ;
; Jump              ; clock2     ; 13.438 ; 13.438 ; Rise       ; clock2          ;
; MemDataIn[*]      ; clock2     ; 12.853 ; 12.853 ; Rise       ; clock2          ;
;  MemDataIn[0]     ; clock2     ; 13.829 ; 13.829 ; Rise       ; clock2          ;
;  MemDataIn[1]     ; clock2     ; 14.618 ; 14.618 ; Rise       ; clock2          ;
;  MemDataIn[2]     ; clock2     ; 15.588 ; 15.588 ; Rise       ; clock2          ;
;  MemDataIn[3]     ; clock2     ; 13.500 ; 13.500 ; Rise       ; clock2          ;
;  MemDataIn[4]     ; clock2     ; 14.372 ; 14.372 ; Rise       ; clock2          ;
;  MemDataIn[5]     ; clock2     ; 14.173 ; 14.173 ; Rise       ; clock2          ;
;  MemDataIn[6]     ; clock2     ; 14.385 ; 14.385 ; Rise       ; clock2          ;
;  MemDataIn[7]     ; clock2     ; 13.927 ; 13.927 ; Rise       ; clock2          ;
;  MemDataIn[8]     ; clock2     ; 14.311 ; 14.311 ; Rise       ; clock2          ;
;  MemDataIn[9]     ; clock2     ; 14.262 ; 14.262 ; Rise       ; clock2          ;
;  MemDataIn[10]    ; clock2     ; 13.995 ; 13.995 ; Rise       ; clock2          ;
;  MemDataIn[11]    ; clock2     ; 15.307 ; 15.307 ; Rise       ; clock2          ;
;  MemDataIn[12]    ; clock2     ; 14.180 ; 14.180 ; Rise       ; clock2          ;
;  MemDataIn[13]    ; clock2     ; 13.687 ; 13.687 ; Rise       ; clock2          ;
;  MemDataIn[14]    ; clock2     ; 13.838 ; 13.838 ; Rise       ; clock2          ;
;  MemDataIn[15]    ; clock2     ; 14.871 ; 14.871 ; Rise       ; clock2          ;
;  MemDataIn[16]    ; clock2     ; 13.370 ; 13.370 ; Rise       ; clock2          ;
;  MemDataIn[17]    ; clock2     ; 14.045 ; 14.045 ; Rise       ; clock2          ;
;  MemDataIn[18]    ; clock2     ; 15.436 ; 15.436 ; Rise       ; clock2          ;
;  MemDataIn[19]    ; clock2     ; 14.607 ; 14.607 ; Rise       ; clock2          ;
;  MemDataIn[20]    ; clock2     ; 13.399 ; 13.399 ; Rise       ; clock2          ;
;  MemDataIn[21]    ; clock2     ; 13.656 ; 13.656 ; Rise       ; clock2          ;
;  MemDataIn[22]    ; clock2     ; 13.808 ; 13.808 ; Rise       ; clock2          ;
;  MemDataIn[23]    ; clock2     ; 14.211 ; 14.211 ; Rise       ; clock2          ;
;  MemDataIn[24]    ; clock2     ; 14.913 ; 14.913 ; Rise       ; clock2          ;
;  MemDataIn[25]    ; clock2     ; 14.284 ; 14.284 ; Rise       ; clock2          ;
;  MemDataIn[26]    ; clock2     ; 14.547 ; 14.547 ; Rise       ; clock2          ;
;  MemDataIn[27]    ; clock2     ; 13.543 ; 13.543 ; Rise       ; clock2          ;
;  MemDataIn[28]    ; clock2     ; 14.456 ; 14.456 ; Rise       ; clock2          ;
;  MemDataIn[29]    ; clock2     ; 12.924 ; 12.924 ; Rise       ; clock2          ;
;  MemDataIn[30]    ; clock2     ; 13.365 ; 13.365 ; Rise       ; clock2          ;
;  MemDataIn[31]    ; clock2     ; 12.853 ; 12.853 ; Rise       ; clock2          ;
; MemParaReg        ; clock2     ; 14.106 ; 14.106 ; Rise       ; clock2          ;
; OrigPC            ; clock2     ; 14.940 ; 14.940 ; Rise       ; clock2          ;
; PCBranch[*]       ; clock2     ; 12.257 ; 12.257 ; Rise       ; clock2          ;
;  PCBranch[2]      ; clock2     ; 16.119 ; 16.119 ; Rise       ; clock2          ;
;  PCBranch[3]      ; clock2     ; 13.892 ; 13.892 ; Rise       ; clock2          ;
;  PCBranch[4]      ; clock2     ; 14.532 ; 14.532 ; Rise       ; clock2          ;
;  PCBranch[5]      ; clock2     ; 16.294 ; 16.294 ; Rise       ; clock2          ;
;  PCBranch[6]      ; clock2     ; 16.149 ; 16.149 ; Rise       ; clock2          ;
;  PCBranch[7]      ; clock2     ; 13.909 ; 13.909 ; Rise       ; clock2          ;
;  PCBranch[8]      ; clock2     ; 12.772 ; 12.772 ; Rise       ; clock2          ;
;  PCBranch[9]      ; clock2     ; 12.848 ; 12.848 ; Rise       ; clock2          ;
;  PCBranch[10]     ; clock2     ; 12.708 ; 12.708 ; Rise       ; clock2          ;
;  PCBranch[11]     ; clock2     ; 14.750 ; 14.750 ; Rise       ; clock2          ;
;  PCBranch[12]     ; clock2     ; 13.980 ; 13.980 ; Rise       ; clock2          ;
;  PCBranch[13]     ; clock2     ; 13.695 ; 13.695 ; Rise       ; clock2          ;
;  PCBranch[14]     ; clock2     ; 13.563 ; 13.563 ; Rise       ; clock2          ;
;  PCBranch[15]     ; clock2     ; 14.266 ; 14.266 ; Rise       ; clock2          ;
;  PCBranch[16]     ; clock2     ; 13.681 ; 13.681 ; Rise       ; clock2          ;
;  PCBranch[17]     ; clock2     ; 15.070 ; 15.070 ; Rise       ; clock2          ;
;  PCBranch[18]     ; clock2     ; 12.581 ; 12.581 ; Rise       ; clock2          ;
;  PCBranch[19]     ; clock2     ; 12.637 ; 12.637 ; Rise       ; clock2          ;
;  PCBranch[20]     ; clock2     ; 14.350 ; 14.350 ; Rise       ; clock2          ;
;  PCBranch[21]     ; clock2     ; 13.211 ; 13.211 ; Rise       ; clock2          ;
;  PCBranch[22]     ; clock2     ; 13.009 ; 13.009 ; Rise       ; clock2          ;
;  PCBranch[23]     ; clock2     ; 12.793 ; 12.793 ; Rise       ; clock2          ;
;  PCBranch[24]     ; clock2     ; 13.549 ; 13.549 ; Rise       ; clock2          ;
;  PCBranch[25]     ; clock2     ; 12.691 ; 12.691 ; Rise       ; clock2          ;
;  PCBranch[26]     ; clock2     ; 12.257 ; 12.257 ; Rise       ; clock2          ;
;  PCBranch[27]     ; clock2     ; 13.109 ; 13.109 ; Rise       ; clock2          ;
;  PCBranch[28]     ; clock2     ; 13.676 ; 13.676 ; Rise       ; clock2          ;
;  PCBranch[29]     ; clock2     ; 13.125 ; 13.125 ; Rise       ; clock2          ;
;  PCBranch[30]     ; clock2     ; 13.047 ; 13.047 ; Rise       ; clock2          ;
;  PCBranch[31]     ; clock2     ; 13.151 ; 13.151 ; Rise       ; clock2          ;
; Zero              ; clock2     ; 15.105 ; 15.105 ; Rise       ; clock2          ;
; adressMem[*]      ; clock2     ; 14.937 ; 14.937 ; Rise       ; clock2          ;
;  adressMem[0]     ; clock2     ; 15.515 ; 15.515 ; Rise       ; clock2          ;
;  adressMem[1]     ; clock2     ; 15.657 ; 15.657 ; Rise       ; clock2          ;
;  adressMem[2]     ; clock2     ; 14.937 ; 14.937 ; Rise       ; clock2          ;
;  adressMem[3]     ; clock2     ; 15.189 ; 15.189 ; Rise       ; clock2          ;
;  adressMem[4]     ; clock2     ; 16.751 ; 16.751 ; Rise       ; clock2          ;
;  adressMem[5]     ; clock2     ; 15.750 ; 15.750 ; Rise       ; clock2          ;
;  adressMem[6]     ; clock2     ; 14.983 ; 14.983 ; Rise       ; clock2          ;
;  adressMem[7]     ; clock2     ; 15.289 ; 15.289 ; Rise       ; clock2          ;
;  adressMem[8]     ; clock2     ; 15.700 ; 15.700 ; Rise       ; clock2          ;
;  adressMem[9]     ; clock2     ; 16.617 ; 16.617 ; Rise       ; clock2          ;
; outALU[*]         ; clock2     ; 14.022 ; 14.022 ; Rise       ; clock2          ;
;  outALU[0]        ; clock2     ; 15.918 ; 15.918 ; Rise       ; clock2          ;
;  outALU[1]        ; clock2     ; 15.115 ; 15.115 ; Rise       ; clock2          ;
;  outALU[2]        ; clock2     ; 15.515 ; 15.515 ; Rise       ; clock2          ;
;  outALU[3]        ; clock2     ; 15.657 ; 15.657 ; Rise       ; clock2          ;
;  outALU[4]        ; clock2     ; 14.937 ; 14.937 ; Rise       ; clock2          ;
;  outALU[5]        ; clock2     ; 15.229 ; 15.229 ; Rise       ; clock2          ;
;  outALU[6]        ; clock2     ; 16.751 ; 16.751 ; Rise       ; clock2          ;
;  outALU[7]        ; clock2     ; 15.750 ; 15.750 ; Rise       ; clock2          ;
;  outALU[8]        ; clock2     ; 14.993 ; 14.993 ; Rise       ; clock2          ;
;  outALU[9]        ; clock2     ; 15.309 ; 15.309 ; Rise       ; clock2          ;
;  outALU[10]       ; clock2     ; 15.700 ; 15.700 ; Rise       ; clock2          ;
;  outALU[11]       ; clock2     ; 16.587 ; 16.587 ; Rise       ; clock2          ;
;  outALU[12]       ; clock2     ; 14.670 ; 14.670 ; Rise       ; clock2          ;
;  outALU[13]       ; clock2     ; 14.805 ; 14.805 ; Rise       ; clock2          ;
;  outALU[14]       ; clock2     ; 15.623 ; 15.623 ; Rise       ; clock2          ;
;  outALU[15]       ; clock2     ; 17.520 ; 17.520 ; Rise       ; clock2          ;
;  outALU[16]       ; clock2     ; 15.662 ; 15.662 ; Rise       ; clock2          ;
;  outALU[17]       ; clock2     ; 14.878 ; 14.878 ; Rise       ; clock2          ;
;  outALU[18]       ; clock2     ; 17.690 ; 17.690 ; Rise       ; clock2          ;
;  outALU[19]       ; clock2     ; 15.479 ; 15.479 ; Rise       ; clock2          ;
;  outALU[20]       ; clock2     ; 14.022 ; 14.022 ; Rise       ; clock2          ;
;  outALU[21]       ; clock2     ; 15.228 ; 15.228 ; Rise       ; clock2          ;
;  outALU[22]       ; clock2     ; 15.394 ; 15.394 ; Rise       ; clock2          ;
;  outALU[23]       ; clock2     ; 14.885 ; 14.885 ; Rise       ; clock2          ;
;  outALU[24]       ; clock2     ; 16.381 ; 16.381 ; Rise       ; clock2          ;
;  outALU[25]       ; clock2     ; 15.742 ; 15.742 ; Rise       ; clock2          ;
;  outALU[26]       ; clock2     ; 15.736 ; 15.736 ; Rise       ; clock2          ;
;  outALU[27]       ; clock2     ; 15.751 ; 15.751 ; Rise       ; clock2          ;
;  outALU[28]       ; clock2     ; 16.277 ; 16.277 ; Rise       ; clock2          ;
;  outALU[29]       ; clock2     ; 16.420 ; 16.420 ; Rise       ; clock2          ;
;  outALU[30]       ; clock2     ; 15.156 ; 15.156 ; Rise       ; clock2          ;
;  outALU[31]       ; clock2     ; 16.345 ; 16.345 ; Rise       ; clock2          ;
; proxPC[*]         ; clock2     ; 13.795 ; 13.795 ; Rise       ; clock2          ;
;  proxPC[0]        ; clock2     ; 15.126 ; 15.126 ; Rise       ; clock2          ;
;  proxPC[1]        ; clock2     ; 15.162 ; 15.162 ; Rise       ; clock2          ;
;  proxPC[2]        ; clock2     ; 15.443 ; 15.443 ; Rise       ; clock2          ;
;  proxPC[3]        ; clock2     ; 15.015 ; 15.015 ; Rise       ; clock2          ;
;  proxPC[4]        ; clock2     ; 15.501 ; 15.501 ; Rise       ; clock2          ;
;  proxPC[5]        ; clock2     ; 16.060 ; 16.060 ; Rise       ; clock2          ;
;  proxPC[6]        ; clock2     ; 16.353 ; 16.353 ; Rise       ; clock2          ;
;  proxPC[7]        ; clock2     ; 16.618 ; 16.618 ; Rise       ; clock2          ;
;  proxPC[8]        ; clock2     ; 16.655 ; 16.655 ; Rise       ; clock2          ;
;  proxPC[9]        ; clock2     ; 14.942 ; 14.942 ; Rise       ; clock2          ;
;  proxPC[10]       ; clock2     ; 15.007 ; 15.007 ; Rise       ; clock2          ;
;  proxPC[11]       ; clock2     ; 16.399 ; 16.399 ; Rise       ; clock2          ;
;  proxPC[12]       ; clock2     ; 16.483 ; 16.483 ; Rise       ; clock2          ;
;  proxPC[13]       ; clock2     ; 14.066 ; 14.066 ; Rise       ; clock2          ;
;  proxPC[14]       ; clock2     ; 14.091 ; 14.091 ; Rise       ; clock2          ;
;  proxPC[15]       ; clock2     ; 16.435 ; 16.435 ; Rise       ; clock2          ;
;  proxPC[16]       ; clock2     ; 15.103 ; 15.103 ; Rise       ; clock2          ;
;  proxPC[17]       ; clock2     ; 13.896 ; 13.896 ; Rise       ; clock2          ;
;  proxPC[18]       ; clock2     ; 14.416 ; 14.416 ; Rise       ; clock2          ;
;  proxPC[19]       ; clock2     ; 14.397 ; 14.397 ; Rise       ; clock2          ;
;  proxPC[20]       ; clock2     ; 13.889 ; 13.889 ; Rise       ; clock2          ;
;  proxPC[21]       ; clock2     ; 13.795 ; 13.795 ; Rise       ; clock2          ;
;  proxPC[22]       ; clock2     ; 14.038 ; 14.038 ; Rise       ; clock2          ;
;  proxPC[23]       ; clock2     ; 15.255 ; 15.255 ; Rise       ; clock2          ;
;  proxPC[24]       ; clock2     ; 15.822 ; 15.822 ; Rise       ; clock2          ;
;  proxPC[25]       ; clock2     ; 16.487 ; 16.487 ; Rise       ; clock2          ;
;  proxPC[26]       ; clock2     ; 14.567 ; 14.567 ; Rise       ; clock2          ;
;  proxPC[27]       ; clock2     ; 17.186 ; 17.186 ; Rise       ; clock2          ;
;  proxPC[28]       ; clock2     ; 15.061 ; 15.061 ; Rise       ; clock2          ;
;  proxPC[29]       ; clock2     ; 15.339 ; 15.339 ; Rise       ; clock2          ;
;  proxPC[30]       ; clock2     ; 14.800 ; 14.800 ; Rise       ; clock2          ;
;  proxPC[31]       ; clock2     ; 13.852 ; 13.852 ; Rise       ; clock2          ;
; writeData[*]      ; clock2     ; 14.847 ; 14.847 ; Rise       ; clock2          ;
;  writeData[0]     ; clock2     ; 16.907 ; 16.907 ; Rise       ; clock2          ;
;  writeData[1]     ; clock2     ; 16.790 ; 16.790 ; Rise       ; clock2          ;
;  writeData[2]     ; clock2     ; 18.319 ; 18.319 ; Rise       ; clock2          ;
;  writeData[3]     ; clock2     ; 16.069 ; 16.069 ; Rise       ; clock2          ;
;  writeData[4]     ; clock2     ; 16.942 ; 16.942 ; Rise       ; clock2          ;
;  writeData[5]     ; clock2     ; 16.079 ; 16.079 ; Rise       ; clock2          ;
;  writeData[6]     ; clock2     ; 15.824 ; 15.824 ; Rise       ; clock2          ;
;  writeData[7]     ; clock2     ; 16.677 ; 16.677 ; Rise       ; clock2          ;
;  writeData[8]     ; clock2     ; 16.367 ; 16.367 ; Rise       ; clock2          ;
;  writeData[9]     ; clock2     ; 16.369 ; 16.369 ; Rise       ; clock2          ;
;  writeData[10]    ; clock2     ; 16.091 ; 16.091 ; Rise       ; clock2          ;
;  writeData[11]    ; clock2     ; 15.788 ; 15.788 ; Rise       ; clock2          ;
;  writeData[12]    ; clock2     ; 14.847 ; 14.847 ; Rise       ; clock2          ;
;  writeData[13]    ; clock2     ; 15.359 ; 15.359 ; Rise       ; clock2          ;
;  writeData[14]    ; clock2     ; 16.618 ; 16.618 ; Rise       ; clock2          ;
;  writeData[15]    ; clock2     ; 15.003 ; 15.003 ; Rise       ; clock2          ;
;  writeData[16]    ; clock2     ; 15.905 ; 15.905 ; Rise       ; clock2          ;
;  writeData[17]    ; clock2     ; 16.143 ; 16.143 ; Rise       ; clock2          ;
;  writeData[18]    ; clock2     ; 16.730 ; 16.730 ; Rise       ; clock2          ;
;  writeData[19]    ; clock2     ; 19.061 ; 19.061 ; Rise       ; clock2          ;
;  writeData[20]    ; clock2     ; 16.006 ; 16.006 ; Rise       ; clock2          ;
;  writeData[21]    ; clock2     ; 16.351 ; 16.351 ; Rise       ; clock2          ;
;  writeData[22]    ; clock2     ; 19.293 ; 19.293 ; Rise       ; clock2          ;
;  writeData[23]    ; clock2     ; 17.406 ; 17.406 ; Rise       ; clock2          ;
;  writeData[24]    ; clock2     ; 15.416 ; 15.416 ; Rise       ; clock2          ;
;  writeData[25]    ; clock2     ; 16.056 ; 16.056 ; Rise       ; clock2          ;
;  writeData[26]    ; clock2     ; 17.612 ; 17.612 ; Rise       ; clock2          ;
;  writeData[27]    ; clock2     ; 15.938 ; 15.938 ; Rise       ; clock2          ;
;  writeData[28]    ; clock2     ; 15.192 ; 15.192 ; Rise       ; clock2          ;
;  writeData[29]    ; clock2     ; 17.919 ; 17.919 ; Rise       ; clock2          ;
;  writeData[30]    ; clock2     ; 16.669 ; 16.669 ; Rise       ; clock2          ;
;  writeData[31]    ; clock2     ; 17.947 ; 17.947 ; Rise       ; clock2          ;
; writeRegister[*]  ; clock2     ; 12.252 ; 12.252 ; Rise       ; clock2          ;
;  writeRegister[0] ; clock2     ; 13.725 ; 13.725 ; Rise       ; clock2          ;
;  writeRegister[1] ; clock2     ; 12.252 ; 12.252 ; Rise       ; clock2          ;
;  writeRegister[2] ; clock2     ; 13.383 ; 13.383 ; Rise       ; clock2          ;
;  writeRegister[3] ; clock2     ; 13.987 ; 13.987 ; Rise       ; clock2          ;
;  writeRegister[4] ; clock2     ; 13.468 ; 13.468 ; Rise       ; clock2          ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+--------+---------+---------------+
; Clock  ; Slack   ; End Point TNS ;
+--------+---------+---------------+
; clock  ; -64.123 ; -24621.306    ;
; clock2 ; 0.249   ; 0.000         ;
+--------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock  ; 0.215 ; 0.000         ;
; clock2 ; 0.306 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clock  ; -2.000 ; -1825.380            ;
; clock2 ; -1.423 ; -229.060             ;
+--------+--------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                   ;
+---------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                             ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -64.123 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.094     ;
; -64.123 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.094     ;
; -64.123 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.094     ;
; -64.123 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.094     ;
; -64.123 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.094     ;
; -64.123 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.094     ;
; -64.123 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.094     ;
; -64.123 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.094     ;
; -64.123 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.094     ;
; -64.123 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[28] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.094     ;
; -64.088 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.059     ;
; -64.088 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.059     ;
; -64.088 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.059     ;
; -64.088 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.059     ;
; -64.088 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.059     ;
; -64.088 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.059     ;
; -64.088 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.059     ;
; -64.088 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.059     ;
; -64.088 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.059     ;
; -64.088 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[29] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.059     ;
; -64.078 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.049     ;
; -64.078 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.049     ;
; -64.078 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.049     ;
; -64.078 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.049     ;
; -64.078 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.049     ;
; -64.078 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.049     ;
; -64.078 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.049     ;
; -64.078 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.049     ;
; -64.078 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.049     ;
; -64.078 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[30] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.049     ;
; -64.065 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.036     ;
; -64.065 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.036     ;
; -64.065 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.036     ;
; -64.065 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.036     ;
; -64.065 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.036     ;
; -64.065 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.036     ;
; -64.065 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.036     ;
; -64.065 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.036     ;
; -64.065 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.036     ;
; -64.065 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[31] ; clock2       ; clock       ; 1.000        ; -0.061     ; 65.036     ;
; -63.943 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.914     ;
; -63.943 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.914     ;
; -63.943 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.914     ;
; -63.943 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.914     ;
; -63.943 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.914     ;
; -63.943 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.914     ;
; -63.943 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.914     ;
; -63.943 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.914     ;
; -63.943 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.914     ;
; -63.943 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[23] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.914     ;
; -63.910 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.881     ;
; -63.910 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.881     ;
; -63.910 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.881     ;
; -63.910 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.881     ;
; -63.910 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.881     ;
; -63.910 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.881     ;
; -63.910 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.881     ;
; -63.910 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.881     ;
; -63.910 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.881     ;
; -63.910 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[27] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.881     ;
; -63.901 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.872     ;
; -63.901 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.872     ;
; -63.901 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.872     ;
; -63.901 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.872     ;
; -63.901 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.872     ;
; -63.901 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.872     ;
; -63.901 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.872     ;
; -63.901 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.872     ;
; -63.901 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.872     ;
; -63.901 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[25] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.872     ;
; -63.893 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.864     ;
; -63.893 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.864     ;
; -63.893 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.864     ;
; -63.893 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.864     ;
; -63.893 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.864     ;
; -63.893 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.864     ;
; -63.893 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.864     ;
; -63.893 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.864     ;
; -63.893 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.864     ;
; -63.893 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[26] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.864     ;
; -63.871 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.842     ;
; -63.871 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.842     ;
; -63.871 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.842     ;
; -63.871 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.842     ;
; -63.871 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.842     ;
; -63.871 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.842     ;
; -63.871 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.842     ;
; -63.871 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.842     ;
; -63.871 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.842     ;
; -63.871 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[24] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.842     ;
; -63.828 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.799     ;
; -63.828 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.799     ;
; -63.828 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.799     ;
; -63.828 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.799     ;
; -63.828 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.799     ;
; -63.828 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.799     ;
; -63.828 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.799     ;
; -63.828 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.799     ;
; -63.828 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.799     ;
; -63.828 ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; Coproc:inst16|register32:inst|q[22] ; clock2       ; clock       ; 1.000        ; -0.061     ; 64.799     ;
+---------+-----------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock2'                                                                                                                                                                                                  ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.249 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.037      ; 0.787      ;
; 0.253 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.041      ; 0.787      ;
; 0.254 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.037      ; 0.782      ;
; 0.256 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.041      ; 0.784      ;
; 0.257 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.785      ;
; 0.258 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.041      ; 0.782      ;
; 0.264 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.037      ; 0.772      ;
; 0.265 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.777      ;
; 0.270 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.773      ;
; 0.274 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.769      ;
; 0.274 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.768      ;
; 0.277 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.046      ; 0.768      ;
; 0.278 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.046      ; 0.767      ;
; 0.279 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.764      ;
; 0.283 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.760      ;
; 0.283 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.760      ;
; 0.284 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.759      ;
; 0.286 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.045      ; 0.758      ;
; 0.289 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.045      ; 0.755      ;
; 0.290 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.046      ; 0.755      ;
; 0.292 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.045      ; 0.752      ;
; 0.352 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.037      ; 0.684      ;
; 0.361 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.681      ;
; 0.362 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.037      ; 0.674      ;
; 0.363 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.041      ; 0.677      ;
; 0.364 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.037      ; 0.672      ;
; 0.367 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.037      ; 0.669      ;
; 0.367 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.037      ; 0.669      ;
; 0.369 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.037      ; 0.667      ;
; 0.371 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.037      ; 0.665      ;
; 0.372 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.041      ; 0.668      ;
; 0.373 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.041      ; 0.667      ;
; 0.378 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.041      ; 0.662      ;
; 0.378 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.041      ; 0.662      ;
; 0.378 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.041      ; 0.662      ;
; 0.378 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.664      ;
; 0.379 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.664      ;
; 0.379 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.663      ;
; 0.380 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.662      ;
; 0.381 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.662      ;
; 0.381 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.661      ;
; 0.382 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.041      ; 0.658      ;
; 0.382 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.661      ;
; 0.383 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.660      ;
; 0.383 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.660      ;
; 0.383 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.660      ;
; 0.388 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.655      ;
; 0.389 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.654      ;
; 0.389 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.654      ;
; 0.389 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.653      ;
; 0.391 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.652      ;
; 0.391 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.652      ;
; 0.392 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.651      ;
; 0.393 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.650      ;
; 0.393 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.046      ; 0.652      ;
; 0.393 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.043      ; 0.649      ;
; 0.397 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.045      ; 0.647      ;
; 0.397 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.046      ; 0.648      ;
; 0.397 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.046      ; 0.648      ;
; 0.401 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.045      ; 0.643      ;
; 0.402 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.045      ; 0.642      ;
; 0.402 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.044      ; 0.641      ;
; 0.402 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.046      ; 0.643      ;
; 0.403 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.045      ; 0.641      ;
; 0.406 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.045      ; 0.638      ;
; 0.406 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.046      ; 0.639      ;
; 0.408 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.046      ; 0.637      ;
; 0.409 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.046      ; 0.636      ;
; 0.413 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.045      ; 0.631      ;
; 0.418 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.047      ; 0.628      ;
; 0.423 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.045      ; 0.621      ;
; 0.424 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.047      ; 0.622      ;
; 0.426 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.047      ; 0.620      ;
; 0.548 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.047      ; 0.498      ;
; 0.548 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.047      ; 0.498      ;
; 0.550 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.047      ; 0.496      ;
; 0.554 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.047      ; 0.492      ;
; 0.554 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.047      ; 0.492      ;
; 0.555 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.047      ; 0.491      ;
; 0.555 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.047      ; 0.491      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; register32:inst|q[15]                                                                 ; register32:inst|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; register32:inst|q[6]                                                                  ; register32:inst|q[6]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; register32:inst|q[4]                                                                  ; register32:inst|q[4]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; register32:inst|q[7]                                                                  ; register32:inst|q[7]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; register32:inst|q[8]                                                                  ; register32:inst|q[8]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; register32:inst|q[3]                                                                  ; register32:inst|q[3]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; register32:inst|q[9]                                                                  ; register32:inst|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; register32:inst|q[11]                                                                 ; register32:inst|q[11]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; register32:inst|q[2]                                                                  ; register32:inst|q[3]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.408      ;
; 0.489 ; register32:inst|q[0]                                                                  ; register32:inst|q[0]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.641      ;
; 0.493 ; register32:inst|q[7]                                                                  ; register32:inst|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.507 ; register32:inst|q[10]                                                                 ; register32:inst|q[10]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.659      ;
; 0.543 ; register32:inst|q[6]                                                                  ; register32:inst|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.695      ;
; 0.546 ; register32:inst|q[1]                                                                  ; register32:inst|q[1]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.550 ; register32:inst|q[17]                                                                 ; register32:inst|q[17]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; register32:inst|q[8]                                                                  ; register32:inst|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.555 ; register32:inst|q[14]                                                                 ; register32:inst|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; register32:inst|q[5]                                                                  ; register32:inst|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.707      ;
; 0.568 ; register32:inst|q[12]                                                                 ; register32:inst|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.582 ; register32:inst|q[3]                                                                  ; register32:inst|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.734      ;
; 0.624 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[3]  ; registerBank:inst4|register32:inst11|q[3]                                                                     ; clock        ; clock       ; 0.000        ; -0.043     ; 0.733      ;
; 0.635 ; register32:inst|q[12]                                                                 ; register32:inst|q[12]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.635 ; register32:inst|q[5]                                                                  ; register32:inst|q[6]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.641 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]  ; registerBank:inst4|register32:inst22|q[8]                                                                     ; clock        ; clock       ; 0.000        ; -0.004     ; 0.789      ;
; 0.645 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]  ; registerBank:inst4|register32:inst10|q[8]                                                                     ; clock        ; clock       ; 0.000        ; -0.004     ; 0.793      ;
; 0.645 ; register32:inst|q[13]                                                                 ; register32:inst|q[13]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.657 ; register32:inst|q[28]                                                                 ; register32:inst|q[28]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.809      ;
; 0.662 ; register32:inst|q[3]                                                                  ; register32:inst|q[6]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.814      ;
; 0.668 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst10|q[6]                                                                     ; clock        ; clock       ; 0.000        ; -0.040     ; 0.780      ;
; 0.672 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst22|q[6]                                                                     ; clock        ; clock       ; 0.000        ; -0.040     ; 0.784      ;
; 0.696 ; register32:inst|q[13]                                                                 ; register32:inst|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; -0.005     ; 0.843      ;
; 0.716 ; register32:inst|q[4]                                                                  ; register32:inst|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.868      ;
; 0.717 ; register32:inst|q[26]                                                                 ; register32:inst|q[28]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.869      ;
; 0.721 ; register32:inst|q[20]                                                                 ; register32:inst|q[20]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.873      ;
; 0.751 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[21] ; registerBank:inst4|register32:inst15|q[21]                                                                    ; clock        ; clock       ; 0.000        ; -0.039     ; 0.864      ;
; 0.766 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[21] ; registerBank:inst4|register32:inst14|q[21]                                                                    ; clock        ; clock       ; 0.000        ; -0.042     ; 0.876      ;
; 0.769 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst15|q[6]                                                                     ; clock        ; clock       ; 0.000        ; -0.050     ; 0.871      ;
; 0.770 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst13|q[6]                                                                     ; clock        ; clock       ; 0.000        ; -0.050     ; 0.872      ;
; 0.778 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[15] ; registerBank:inst4|register32:inst24|q[15]                                                                    ; clock        ; clock       ; 0.000        ; -0.016     ; 0.914      ;
; 0.780 ; register32:inst|q[23]                                                                 ; register32:inst|q[24]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.932      ;
; 0.783 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[4]  ; registerBank:inst4|register32:inst23|q[4]                                                                     ; clock        ; clock       ; 0.000        ; -0.045     ; 0.890      ;
; 0.783 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[4]  ; registerBank:inst4|register32:inst10|q[4]                                                                     ; clock        ; clock       ; 0.000        ; -0.045     ; 0.890      ;
; 0.786 ; register32:inst|q[27]                                                                 ; register32:inst|q[28]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.938      ;
; 0.796 ; register32:inst|q[4]                                                                  ; register32:inst|q[6]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.948      ;
; 0.810 ; register32:inst|q[2]                                                                  ; register32:inst|q[9]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.962      ;
; 0.851 ; register32:inst|q[12]                                                                 ; register32:inst|q[13]                                                                                         ; clock        ; clock       ; 0.000        ; 0.005      ; 1.008      ;
; 0.854 ; register32:inst|q[24]                                                                 ; register32:inst|q[24]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.006      ;
; 0.859 ; register32:inst|q[30]                                                                 ; Coproc:inst16|register32:inst1|q[0]                                                                           ; clock        ; clock       ; 0.000        ; -0.035     ; 0.976      ;
; 0.890 ; register32:inst|q[2]                                                                  ; register32:inst|q[6]                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.042      ;
; 0.919 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst23|q[6]                                                                     ; clock        ; clock       ; 0.000        ; -0.019     ; 1.052      ;
; 0.934 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]  ; registerBank:inst4|register32:inst27|q[8]                                                                     ; clock        ; clock       ; 0.000        ; 0.008      ; 1.094      ;
; 0.934 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22] ; registerBank:inst4|register32:inst31|q[22]                                                                    ; clock        ; clock       ; 0.000        ; -0.020     ; 1.066      ;
; 0.938 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst10|q[20]                                                                    ; clock        ; clock       ; 0.000        ; -0.034     ; 1.056      ;
; 0.940 ; register32:inst|q[14]                                                                 ; register32:inst|q[14]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.092      ;
; 0.941 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[9]  ; registerBank:inst4|register32:inst18|q[9]                                                                     ; clock        ; clock       ; 0.000        ; 0.026      ; 1.119      ;
; 0.942 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[9]  ; registerBank:inst4|register32:inst30|q[9]                                                                     ; clock        ; clock       ; 0.000        ; 0.026      ; 1.120      ;
; 0.942 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30] ; registerBank:inst4|register32:inst3|q[30]                                                                     ; clock        ; clock       ; 0.000        ; -0.005     ; 1.089      ;
; 0.944 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22] ; registerBank:inst4|register32:inst13|q[22]                                                                    ; clock        ; clock       ; 0.000        ; -0.014     ; 1.082      ;
; 0.946 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11] ; registerBank:inst4|register32:inst18|q[11]                                                                    ; clock        ; clock       ; 0.000        ; 0.026      ; 1.124      ;
; 0.946 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11] ; registerBank:inst4|register32:inst30|q[11]                                                                    ; clock        ; clock       ; 0.000        ; 0.026      ; 1.124      ;
; 0.946 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30] ; registerBank:inst4|register32:inst4|q[30]                                                                     ; clock        ; clock       ; 0.000        ; -0.005     ; 1.093      ;
; 0.952 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11] ; registerBank:inst4|register32:inst20|q[11]                                                                    ; clock        ; clock       ; 0.000        ; 0.021      ; 1.125      ;
; 0.952 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11] ; registerBank:inst4|register32:inst63|q[11]                                                                    ; clock        ; clock       ; 0.000        ; 0.021      ; 1.125      ;
; 0.961 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[18] ; registerBank:inst4|register32:inst13|q[18]                                                                    ; clock        ; clock       ; 0.000        ; -0.002     ; 1.111      ;
; 0.967 ; register32:inst|q[21]                                                                 ; register32:inst|q[24]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.119      ;
; 0.976 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]  ; registerBank:inst4|register32:inst27|q[5]                                                                     ; clock        ; clock       ; 0.000        ; -0.028     ; 1.100      ;
; 0.979 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[10] ; registerBank:inst4|register32:inst9|q[10]                                                                     ; clock        ; clock       ; 0.000        ; 0.014      ; 1.145      ;
; 0.980 ; register32:inst|q[18]                                                                 ; register32:inst|q[24]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.132      ;
; 0.991 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst11|q[6]                                                                     ; clock        ; clock       ; 0.000        ; -0.026     ; 1.117      ;
; 0.991 ; register32:inst|q[29]                                                                 ; Coproc:inst16|register32:inst1|q[0]                                                                           ; clock        ; clock       ; 0.000        ; -0.035     ; 1.108      ;
; 0.997 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11] ; registerBank:inst4|register32:inst14|q[11]                                                                    ; clock        ; clock       ; 0.000        ; 0.009      ; 1.158      ;
; 1.002 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22] ; registerBank:inst4|register32:inst15|q[22]                                                                    ; clock        ; clock       ; 0.000        ; -0.025     ; 1.129      ;
; 1.009 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst21|q[6]                                                                     ; clock        ; clock       ; 0.000        ; -0.002     ; 1.159      ;
; 1.009 ; register32:inst|q[11]                                                                 ; register32:inst|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.162      ;
; 1.013 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]  ; registerBank:inst4|register32:inst17|q[6]                                                                     ; clock        ; clock       ; 0.000        ; -0.002     ; 1.163      ;
; 1.020 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30] ; registerBank:inst4|register32:inst25|q[30]                                                                    ; clock        ; clock       ; 0.000        ; -0.002     ; 1.170      ;
; 1.021 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[15] ; registerBank:inst4|register32:inst28|q[15]                                                                    ; clock        ; clock       ; 0.000        ; -0.052     ; 1.121      ;
; 1.037 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[9]  ; registerBank:inst4|register32:inst12|q[9]                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 1.227      ;
; 1.038 ; register32:inst|q[23]                                                                 ; register32:inst|q[25]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.190      ;
; 1.041 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[18] ; registerBank:inst4|register32:inst15|q[18]                                                                    ; clock        ; clock       ; 0.000        ; -0.013     ; 1.180      ;
; 1.042 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]  ; registerBank:inst4|register32:inst10|q[5]                                                                     ; clock        ; clock       ; 0.000        ; -0.045     ; 1.149      ;
; 1.046 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst11|q[20]                                                                    ; clock        ; clock       ; 0.000        ; -0.016     ; 1.182      ;
; 1.046 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst15|q[20]                                                                    ; clock        ; clock       ; 0.000        ; -0.025     ; 1.173      ;
; 1.049 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst14|q[20]                                                                    ; clock        ; clock       ; 0.000        ; -0.017     ; 1.184      ;
; 1.050 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[26] ; registerBank:inst4|register32:inst12|q[26]                                                                    ; clock        ; clock       ; 0.000        ; -0.052     ; 1.150      ;
; 1.051 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst27|q[20]                                                                    ; clock        ; clock       ; 0.000        ; -0.008     ; 1.195      ;
; 1.052 ; register32:inst|q[23]                                                                 ; register32:inst|q[23]                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.204      ;
; 1.055 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst19|q[20]                                                                    ; clock        ; clock       ; 0.000        ; -0.008     ; 1.199      ;
; 1.055 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20] ; registerBank:inst4|register32:inst12|q[20]                                                                    ; clock        ; clock       ; 0.000        ; -0.016     ; 1.191      ;
; 1.062 ; registerBank:inst4|register32:inst16|q[25]                                            ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a24~porta_datain_reg1 ; clock        ; clock       ; 0.000        ; 0.051      ; 1.251      ;
; 1.062 ; register32:inst|q[10]                                                                 ; register32:inst|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.215      ;
; 1.063 ; register32:inst|q[31]                                                                 ; Coproc:inst16|register32:inst1|q[0]                                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 1.216      ;
; 1.066 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]  ; registerBank:inst4|register32:inst12|q[5]                                                                     ; clock        ; clock       ; 0.000        ; -0.042     ; 1.176      ;
; 1.070 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[28] ; registerBank:inst4|register32:inst16|q[28]                                                                    ; clock        ; clock       ; 0.000        ; -0.042     ; 1.180      ;
; 1.071 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22] ; registerBank:inst4|register32:inst16|q[22]                                                                    ; clock        ; clock       ; 0.000        ; -0.040     ; 1.183      ;
; 1.072 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]  ; registerBank:inst4|register32:inst9|q[5]                                                                      ; clock        ; clock       ; 0.000        ; -0.042     ; 1.182      ;
; 1.072 ; register32:inst|q[9]                                                                  ; register32:inst|q[15]                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.225      ;
; 1.073 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[26] ; registerBank:inst4|register32:inst11|q[26]                                                                    ; clock        ; clock       ; 0.000        ; -0.043     ; 1.182      ;
; 1.075 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[28] ; registerBank:inst4|register32:inst13|q[28]                                                                    ; clock        ; clock       ; 0.000        ; -0.042     ; 1.185      ;
; 1.077 ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]  ; registerBank:inst4|register32:inst18|q[8]                                                                     ; clock        ; clock       ; 0.000        ; 0.026      ; 1.255      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock2'                                                                                                                                                                                                   ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.306 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.047      ; 0.491      ;
; 0.306 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.047      ; 0.491      ;
; 0.307 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.047      ; 0.492      ;
; 0.307 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.047      ; 0.492      ;
; 0.311 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.047      ; 0.496      ;
; 0.313 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.047      ; 0.498      ;
; 0.313 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.047      ; 0.498      ;
; 0.435 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.047      ; 0.620      ;
; 0.437 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.047      ; 0.622      ;
; 0.438 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.045      ; 0.621      ;
; 0.443 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a26~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.047      ; 0.628      ;
; 0.448 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.045      ; 0.631      ;
; 0.452 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.046      ; 0.636      ;
; 0.453 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.046      ; 0.637      ;
; 0.455 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.045      ; 0.638      ;
; 0.455 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.046      ; 0.639      ;
; 0.458 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.045      ; 0.641      ;
; 0.459 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.045      ; 0.642      ;
; 0.459 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.641      ;
; 0.459 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.046      ; 0.643      ;
; 0.460 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.045      ; 0.643      ;
; 0.464 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.045      ; 0.647      ;
; 0.464 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.046      ; 0.648      ;
; 0.464 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.046      ; 0.648      ;
; 0.468 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.650      ;
; 0.468 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.046      ; 0.652      ;
; 0.468 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.649      ;
; 0.469 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.651      ;
; 0.470 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.652      ;
; 0.470 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.652      ;
; 0.472 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.654      ;
; 0.472 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.654      ;
; 0.472 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.653      ;
; 0.473 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.655      ;
; 0.478 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.660      ;
; 0.478 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.660      ;
; 0.478 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.660      ;
; 0.479 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.041      ; 0.658      ;
; 0.479 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.661      ;
; 0.480 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.662      ;
; 0.480 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.661      ;
; 0.481 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.662      ;
; 0.482 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.664      ;
; 0.482 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.663      ;
; 0.483 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.041      ; 0.662      ;
; 0.483 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.041      ; 0.662      ;
; 0.483 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.041      ; 0.662      ;
; 0.483 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.664      ;
; 0.488 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.041      ; 0.667      ;
; 0.489 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.041      ; 0.668      ;
; 0.490 ; register32:inst|q[10] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.037      ; 0.665      ;
; 0.492 ; register32:inst|q[9]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.037      ; 0.667      ;
; 0.494 ; register32:inst|q[11] ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.037      ; 0.669      ;
; 0.494 ; register32:inst|q[5]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.037      ; 0.669      ;
; 0.497 ; register32:inst|q[8]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.037      ; 0.672      ;
; 0.498 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.041      ; 0.677      ;
; 0.499 ; register32:inst|q[7]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.037      ; 0.674      ;
; 0.500 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.681      ;
; 0.509 ; register32:inst|q[6]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.037      ; 0.684      ;
; 0.569 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.045      ; 0.752      ;
; 0.571 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.046      ; 0.755      ;
; 0.572 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.045      ; 0.755      ;
; 0.575 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.045      ; 0.758      ;
; 0.577 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.759      ;
; 0.578 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.760      ;
; 0.578 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.760      ;
; 0.582 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.764      ;
; 0.583 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.046      ; 0.767      ;
; 0.584 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.046      ; 0.768      ;
; 0.587 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.769      ;
; 0.587 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.768      ;
; 0.591 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.044      ; 0.773      ;
; 0.596 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.777      ;
; 0.597 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.037      ; 0.772      ;
; 0.603 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.041      ; 0.782      ;
; 0.604 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.043      ; 0.785      ;
; 0.605 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.041      ; 0.784      ;
; 0.607 ; register32:inst|q[3]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.037      ; 0.782      ;
; 0.608 ; register32:inst|q[4]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.041      ; 0.787      ;
; 0.612 ; register32:inst|q[2]  ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.037      ; 0.787      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_9uc1:auto_generated|ram_block1a11~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock2'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst3|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; A[*]              ; clock      ; 9.893  ; 9.893  ; Rise       ; clock           ;
;  A[0]             ; clock      ; 9.655  ; 9.655  ; Rise       ; clock           ;
;  A[1]             ; clock      ; 9.507  ; 9.507  ; Rise       ; clock           ;
;  A[2]             ; clock      ; 9.175  ; 9.175  ; Rise       ; clock           ;
;  A[3]             ; clock      ; 9.474  ; 9.474  ; Rise       ; clock           ;
;  A[4]             ; clock      ; 9.893  ; 9.893  ; Rise       ; clock           ;
;  A[5]             ; clock      ; 8.771  ; 8.771  ; Rise       ; clock           ;
;  A[6]             ; clock      ; 7.939  ; 7.939  ; Rise       ; clock           ;
;  A[7]             ; clock      ; 8.408  ; 8.408  ; Rise       ; clock           ;
;  A[8]             ; clock      ; 8.010  ; 8.010  ; Rise       ; clock           ;
;  A[9]             ; clock      ; 8.896  ; 8.896  ; Rise       ; clock           ;
;  A[10]            ; clock      ; 8.556  ; 8.556  ; Rise       ; clock           ;
;  A[11]            ; clock      ; 8.104  ; 8.104  ; Rise       ; clock           ;
;  A[12]            ; clock      ; 7.517  ; 7.517  ; Rise       ; clock           ;
;  A[13]            ; clock      ; 9.342  ; 9.342  ; Rise       ; clock           ;
;  A[14]            ; clock      ; 8.855  ; 8.855  ; Rise       ; clock           ;
;  A[15]            ; clock      ; 8.059  ; 8.059  ; Rise       ; clock           ;
;  A[16]            ; clock      ; 7.725  ; 7.725  ; Rise       ; clock           ;
;  A[17]            ; clock      ; 8.748  ; 8.748  ; Rise       ; clock           ;
;  A[18]            ; clock      ; 8.032  ; 8.032  ; Rise       ; clock           ;
;  A[19]            ; clock      ; 9.770  ; 9.770  ; Rise       ; clock           ;
;  A[20]            ; clock      ; 8.597  ; 8.597  ; Rise       ; clock           ;
;  A[21]            ; clock      ; 7.191  ; 7.191  ; Rise       ; clock           ;
;  A[22]            ; clock      ; 8.826  ; 8.826  ; Rise       ; clock           ;
;  A[23]            ; clock      ; 8.325  ; 8.325  ; Rise       ; clock           ;
;  A[24]            ; clock      ; 7.754  ; 7.754  ; Rise       ; clock           ;
;  A[25]            ; clock      ; 7.714  ; 7.714  ; Rise       ; clock           ;
;  A[26]            ; clock      ; 8.071  ; 8.071  ; Rise       ; clock           ;
;  A[27]            ; clock      ; 7.611  ; 7.611  ; Rise       ; clock           ;
;  A[28]            ; clock      ; 8.491  ; 8.491  ; Rise       ; clock           ;
;  A[29]            ; clock      ; 8.124  ; 8.124  ; Rise       ; clock           ;
;  A[30]            ; clock      ; 8.661  ; 8.661  ; Rise       ; clock           ;
;  A[31]            ; clock      ; 8.035  ; 8.035  ; Rise       ; clock           ;
; B[*]              ; clock      ; 8.706  ; 8.706  ; Rise       ; clock           ;
;  B[0]             ; clock      ; 7.404  ; 7.404  ; Rise       ; clock           ;
;  B[1]             ; clock      ; 6.985  ; 6.985  ; Rise       ; clock           ;
;  B[2]             ; clock      ; 7.468  ; 7.468  ; Rise       ; clock           ;
;  B[3]             ; clock      ; 7.540  ; 7.540  ; Rise       ; clock           ;
;  B[4]             ; clock      ; 7.379  ; 7.379  ; Rise       ; clock           ;
;  B[5]             ; clock      ; 6.929  ; 6.929  ; Rise       ; clock           ;
;  B[6]             ; clock      ; 8.373  ; 8.373  ; Rise       ; clock           ;
;  B[7]             ; clock      ; 6.801  ; 6.801  ; Rise       ; clock           ;
;  B[8]             ; clock      ; 7.041  ; 7.041  ; Rise       ; clock           ;
;  B[9]             ; clock      ; 6.995  ; 6.995  ; Rise       ; clock           ;
;  B[10]            ; clock      ; 7.202  ; 7.202  ; Rise       ; clock           ;
;  B[11]            ; clock      ; 7.550  ; 7.550  ; Rise       ; clock           ;
;  B[12]            ; clock      ; 8.684  ; 8.684  ; Rise       ; clock           ;
;  B[13]            ; clock      ; 8.148  ; 8.148  ; Rise       ; clock           ;
;  B[14]            ; clock      ; 7.685  ; 7.685  ; Rise       ; clock           ;
;  B[15]            ; clock      ; 7.673  ; 7.673  ; Rise       ; clock           ;
;  B[16]            ; clock      ; 7.030  ; 7.030  ; Rise       ; clock           ;
;  B[17]            ; clock      ; 7.465  ; 7.465  ; Rise       ; clock           ;
;  B[18]            ; clock      ; 7.506  ; 7.506  ; Rise       ; clock           ;
;  B[19]            ; clock      ; 8.185  ; 8.185  ; Rise       ; clock           ;
;  B[20]            ; clock      ; 7.519  ; 7.519  ; Rise       ; clock           ;
;  B[21]            ; clock      ; 7.893  ; 7.893  ; Rise       ; clock           ;
;  B[22]            ; clock      ; 8.342  ; 8.342  ; Rise       ; clock           ;
;  B[23]            ; clock      ; 8.706  ; 8.706  ; Rise       ; clock           ;
;  B[24]            ; clock      ; 6.658  ; 6.658  ; Rise       ; clock           ;
;  B[25]            ; clock      ; 7.036  ; 7.036  ; Rise       ; clock           ;
;  B[26]            ; clock      ; 8.092  ; 8.092  ; Rise       ; clock           ;
;  B[27]            ; clock      ; 7.342  ; 7.342  ; Rise       ; clock           ;
;  B[28]            ; clock      ; 7.487  ; 7.487  ; Rise       ; clock           ;
;  B[29]            ; clock      ; 7.552  ; 7.552  ; Rise       ; clock           ;
;  B[30]            ; clock      ; 7.694  ; 7.694  ; Rise       ; clock           ;
;  B[31]            ; clock      ; 7.385  ; 7.385  ; Rise       ; clock           ;
; High[*]           ; clock      ; 5.767  ; 5.767  ; Rise       ; clock           ;
;  High[0]          ; clock      ; 5.109  ; 5.109  ; Rise       ; clock           ;
;  High[1]          ; clock      ; 5.166  ; 5.166  ; Rise       ; clock           ;
;  High[2]          ; clock      ; 4.680  ; 4.680  ; Rise       ; clock           ;
;  High[3]          ; clock      ; 5.440  ; 5.440  ; Rise       ; clock           ;
;  High[4]          ; clock      ; 5.331  ; 5.331  ; Rise       ; clock           ;
;  High[5]          ; clock      ; 5.039  ; 5.039  ; Rise       ; clock           ;
;  High[6]          ; clock      ; 4.791  ; 4.791  ; Rise       ; clock           ;
;  High[7]          ; clock      ; 5.206  ; 5.206  ; Rise       ; clock           ;
;  High[8]          ; clock      ; 4.869  ; 4.869  ; Rise       ; clock           ;
;  High[9]          ; clock      ; 4.325  ; 4.325  ; Rise       ; clock           ;
;  High[10]         ; clock      ; 5.767  ; 5.767  ; Rise       ; clock           ;
;  High[11]         ; clock      ; 4.886  ; 4.886  ; Rise       ; clock           ;
;  High[12]         ; clock      ; 4.845  ; 4.845  ; Rise       ; clock           ;
;  High[13]         ; clock      ; 5.121  ; 5.121  ; Rise       ; clock           ;
;  High[14]         ; clock      ; 5.150  ; 5.150  ; Rise       ; clock           ;
;  High[15]         ; clock      ; 4.439  ; 4.439  ; Rise       ; clock           ;
;  High[16]         ; clock      ; 4.556  ; 4.556  ; Rise       ; clock           ;
;  High[17]         ; clock      ; 4.627  ; 4.627  ; Rise       ; clock           ;
;  High[18]         ; clock      ; 5.424  ; 5.424  ; Rise       ; clock           ;
;  High[19]         ; clock      ; 4.840  ; 4.840  ; Rise       ; clock           ;
;  High[20]         ; clock      ; 5.215  ; 5.215  ; Rise       ; clock           ;
;  High[21]         ; clock      ; 4.869  ; 4.869  ; Rise       ; clock           ;
;  High[22]         ; clock      ; 5.145  ; 5.145  ; Rise       ; clock           ;
;  High[23]         ; clock      ; 5.267  ; 5.267  ; Rise       ; clock           ;
;  High[24]         ; clock      ; 5.726  ; 5.726  ; Rise       ; clock           ;
;  High[25]         ; clock      ; 4.865  ; 4.865  ; Rise       ; clock           ;
;  High[26]         ; clock      ; 5.201  ; 5.201  ; Rise       ; clock           ;
;  High[27]         ; clock      ; 5.244  ; 5.244  ; Rise       ; clock           ;
;  High[28]         ; clock      ; 5.246  ; 5.246  ; Rise       ; clock           ;
;  High[29]         ; clock      ; 4.761  ; 4.761  ; Rise       ; clock           ;
;  High[30]         ; clock      ; 4.478  ; 4.478  ; Rise       ; clock           ;
;  High[31]         ; clock      ; 4.977  ; 4.977  ; Rise       ; clock           ;
; Low[*]            ; clock      ; 5.712  ; 5.712  ; Rise       ; clock           ;
;  Low[0]           ; clock      ; 5.215  ; 5.215  ; Rise       ; clock           ;
;  Low[1]           ; clock      ; 4.960  ; 4.960  ; Rise       ; clock           ;
;  Low[2]           ; clock      ; 4.460  ; 4.460  ; Rise       ; clock           ;
;  Low[3]           ; clock      ; 4.700  ; 4.700  ; Rise       ; clock           ;
;  Low[4]           ; clock      ; 5.475  ; 5.475  ; Rise       ; clock           ;
;  Low[5]           ; clock      ; 5.182  ; 5.182  ; Rise       ; clock           ;
;  Low[6]           ; clock      ; 5.712  ; 5.712  ; Rise       ; clock           ;
;  Low[7]           ; clock      ; 5.202  ; 5.202  ; Rise       ; clock           ;
;  Low[8]           ; clock      ; 5.320  ; 5.320  ; Rise       ; clock           ;
;  Low[9]           ; clock      ; 5.183  ; 5.183  ; Rise       ; clock           ;
;  Low[10]          ; clock      ; 5.199  ; 5.199  ; Rise       ; clock           ;
;  Low[11]          ; clock      ; 5.039  ; 5.039  ; Rise       ; clock           ;
;  Low[12]          ; clock      ; 4.746  ; 4.746  ; Rise       ; clock           ;
;  Low[13]          ; clock      ; 5.337  ; 5.337  ; Rise       ; clock           ;
;  Low[14]          ; clock      ; 4.725  ; 4.725  ; Rise       ; clock           ;
;  Low[15]          ; clock      ; 5.429  ; 5.429  ; Rise       ; clock           ;
;  Low[16]          ; clock      ; 4.828  ; 4.828  ; Rise       ; clock           ;
;  Low[17]          ; clock      ; 5.678  ; 5.678  ; Rise       ; clock           ;
;  Low[18]          ; clock      ; 5.085  ; 5.085  ; Rise       ; clock           ;
;  Low[19]          ; clock      ; 5.051  ; 5.051  ; Rise       ; clock           ;
;  Low[20]          ; clock      ; 5.201  ; 5.201  ; Rise       ; clock           ;
;  Low[21]          ; clock      ; 4.625  ; 4.625  ; Rise       ; clock           ;
;  Low[22]          ; clock      ; 5.370  ; 5.370  ; Rise       ; clock           ;
;  Low[23]          ; clock      ; 5.171  ; 5.171  ; Rise       ; clock           ;
;  Low[24]          ; clock      ; 5.363  ; 5.363  ; Rise       ; clock           ;
;  Low[25]          ; clock      ; 5.078  ; 5.078  ; Rise       ; clock           ;
;  Low[26]          ; clock      ; 5.491  ; 5.491  ; Rise       ; clock           ;
;  Low[27]          ; clock      ; 5.682  ; 5.682  ; Rise       ; clock           ;
;  Low[28]          ; clock      ; 4.585  ; 4.585  ; Rise       ; clock           ;
;  Low[29]          ; clock      ; 5.339  ; 5.339  ; Rise       ; clock           ;
;  Low[30]          ; clock      ; 5.406  ; 5.406  ; Rise       ; clock           ;
;  Low[31]          ; clock      ; 4.932  ; 4.932  ; Rise       ; clock           ;
; MemDataIn[*]      ; clock      ; 8.090  ; 8.090  ; Rise       ; clock           ;
;  MemDataIn[0]     ; clock      ; 6.766  ; 6.766  ; Rise       ; clock           ;
;  MemDataIn[1]     ; clock      ; 7.141  ; 7.141  ; Rise       ; clock           ;
;  MemDataIn[2]     ; clock      ; 7.478  ; 7.478  ; Rise       ; clock           ;
;  MemDataIn[3]     ; clock      ; 6.470  ; 6.470  ; Rise       ; clock           ;
;  MemDataIn[4]     ; clock      ; 6.909  ; 6.909  ; Rise       ; clock           ;
;  MemDataIn[5]     ; clock      ; 6.808  ; 6.808  ; Rise       ; clock           ;
;  MemDataIn[6]     ; clock      ; 7.051  ; 7.051  ; Rise       ; clock           ;
;  MemDataIn[7]     ; clock      ; 6.903  ; 6.903  ; Rise       ; clock           ;
;  MemDataIn[8]     ; clock      ; 7.193  ; 7.193  ; Rise       ; clock           ;
;  MemDataIn[9]     ; clock      ; 7.116  ; 7.116  ; Rise       ; clock           ;
;  MemDataIn[10]    ; clock      ; 6.947  ; 6.947  ; Rise       ; clock           ;
;  MemDataIn[11]    ; clock      ; 8.090  ; 8.090  ; Rise       ; clock           ;
;  MemDataIn[12]    ; clock      ; 7.142  ; 7.142  ; Rise       ; clock           ;
;  MemDataIn[13]    ; clock      ; 7.085  ; 7.085  ; Rise       ; clock           ;
;  MemDataIn[14]    ; clock      ; 6.761  ; 6.761  ; Rise       ; clock           ;
;  MemDataIn[15]    ; clock      ; 7.553  ; 7.553  ; Rise       ; clock           ;
;  MemDataIn[16]    ; clock      ; 6.799  ; 6.799  ; Rise       ; clock           ;
;  MemDataIn[17]    ; clock      ; 7.101  ; 7.101  ; Rise       ; clock           ;
;  MemDataIn[18]    ; clock      ; 7.613  ; 7.613  ; Rise       ; clock           ;
;  MemDataIn[19]    ; clock      ; 7.679  ; 7.679  ; Rise       ; clock           ;
;  MemDataIn[20]    ; clock      ; 6.659  ; 6.659  ; Rise       ; clock           ;
;  MemDataIn[21]    ; clock      ; 7.001  ; 7.001  ; Rise       ; clock           ;
;  MemDataIn[22]    ; clock      ; 7.166  ; 7.166  ; Rise       ; clock           ;
;  MemDataIn[23]    ; clock      ; 7.444  ; 7.444  ; Rise       ; clock           ;
;  MemDataIn[24]    ; clock      ; 7.587  ; 7.587  ; Rise       ; clock           ;
;  MemDataIn[25]    ; clock      ; 7.052  ; 7.052  ; Rise       ; clock           ;
;  MemDataIn[26]    ; clock      ; 7.479  ; 7.479  ; Rise       ; clock           ;
;  MemDataIn[27]    ; clock      ; 6.974  ; 6.974  ; Rise       ; clock           ;
;  MemDataIn[28]    ; clock      ; 7.452  ; 7.452  ; Rise       ; clock           ;
;  MemDataIn[29]    ; clock      ; 6.413  ; 6.413  ; Rise       ; clock           ;
;  MemDataIn[30]    ; clock      ; 7.188  ; 7.188  ; Rise       ; clock           ;
;  MemDataIn[31]    ; clock      ; 6.684  ; 6.684  ; Rise       ; clock           ;
; MemReadValue[*]   ; clock      ; 5.638  ; 5.638  ; Rise       ; clock           ;
;  MemReadValue[0]  ; clock      ; 5.098  ; 5.098  ; Rise       ; clock           ;
;  MemReadValue[1]  ; clock      ; 5.056  ; 5.056  ; Rise       ; clock           ;
;  MemReadValue[2]  ; clock      ; 4.761  ; 4.761  ; Rise       ; clock           ;
;  MemReadValue[3]  ; clock      ; 5.193  ; 5.193  ; Rise       ; clock           ;
;  MemReadValue[4]  ; clock      ; 5.042  ; 5.042  ; Rise       ; clock           ;
;  MemReadValue[5]  ; clock      ; 4.214  ; 4.214  ; Rise       ; clock           ;
;  MemReadValue[6]  ; clock      ; 4.361  ; 4.361  ; Rise       ; clock           ;
;  MemReadValue[7]  ; clock      ; 4.584  ; 4.584  ; Rise       ; clock           ;
;  MemReadValue[8]  ; clock      ; 4.887  ; 4.887  ; Rise       ; clock           ;
;  MemReadValue[9]  ; clock      ; 4.723  ; 4.723  ; Rise       ; clock           ;
;  MemReadValue[10] ; clock      ; 4.620  ; 4.620  ; Rise       ; clock           ;
;  MemReadValue[11] ; clock      ; 4.224  ; 4.224  ; Rise       ; clock           ;
;  MemReadValue[12] ; clock      ; 5.310  ; 5.310  ; Rise       ; clock           ;
;  MemReadValue[13] ; clock      ; 4.679  ; 4.679  ; Rise       ; clock           ;
;  MemReadValue[14] ; clock      ; 4.923  ; 4.923  ; Rise       ; clock           ;
;  MemReadValue[15] ; clock      ; 5.638  ; 5.638  ; Rise       ; clock           ;
;  MemReadValue[16] ; clock      ; 5.070  ; 5.070  ; Rise       ; clock           ;
;  MemReadValue[17] ; clock      ; 4.723  ; 4.723  ; Rise       ; clock           ;
;  MemReadValue[18] ; clock      ; 5.173  ; 5.173  ; Rise       ; clock           ;
;  MemReadValue[19] ; clock      ; 4.684  ; 4.684  ; Rise       ; clock           ;
;  MemReadValue[20] ; clock      ; 4.728  ; 4.728  ; Rise       ; clock           ;
;  MemReadValue[21] ; clock      ; 4.362  ; 4.362  ; Rise       ; clock           ;
;  MemReadValue[22] ; clock      ; 5.275  ; 5.275  ; Rise       ; clock           ;
;  MemReadValue[23] ; clock      ; 4.695  ; 4.695  ; Rise       ; clock           ;
;  MemReadValue[24] ; clock      ; 5.088  ; 5.088  ; Rise       ; clock           ;
;  MemReadValue[25] ; clock      ; 5.180  ; 5.180  ; Rise       ; clock           ;
;  MemReadValue[26] ; clock      ; 4.783  ; 4.783  ; Rise       ; clock           ;
;  MemReadValue[27] ; clock      ; 4.552  ; 4.552  ; Rise       ; clock           ;
;  MemReadValue[28] ; clock      ; 4.306  ; 4.306  ; Rise       ; clock           ;
;  MemReadValue[29] ; clock      ; 5.211  ; 5.211  ; Rise       ; clock           ;
;  MemReadValue[30] ; clock      ; 4.892  ; 4.892  ; Rise       ; clock           ;
;  MemReadValue[31] ; clock      ; 5.462  ; 5.462  ; Rise       ; clock           ;
; OrigPC            ; clock      ; 28.674 ; 28.674 ; Rise       ; clock           ;
; PCBranch[*]       ; clock      ; 18.895 ; 18.895 ; Rise       ; clock           ;
;  PCBranch[0]      ; clock      ; 4.947  ; 4.947  ; Rise       ; clock           ;
;  PCBranch[1]      ; clock      ; 4.691  ; 4.691  ; Rise       ; clock           ;
;  PCBranch[2]      ; clock      ; 6.436  ; 6.436  ; Rise       ; clock           ;
;  PCBranch[3]      ; clock      ; 6.539  ; 6.539  ; Rise       ; clock           ;
;  PCBranch[4]      ; clock      ; 7.409  ; 7.409  ; Rise       ; clock           ;
;  PCBranch[5]      ; clock      ; 8.806  ; 8.806  ; Rise       ; clock           ;
;  PCBranch[6]      ; clock      ; 8.631  ; 8.631  ; Rise       ; clock           ;
;  PCBranch[7]      ; clock      ; 8.385  ; 8.385  ; Rise       ; clock           ;
;  PCBranch[8]      ; clock      ; 9.160  ; 9.160  ; Rise       ; clock           ;
;  PCBranch[9]      ; clock      ; 9.152  ; 9.152  ; Rise       ; clock           ;
;  PCBranch[10]     ; clock      ; 9.480  ; 9.480  ; Rise       ; clock           ;
;  PCBranch[11]     ; clock      ; 10.528 ; 10.528 ; Rise       ; clock           ;
;  PCBranch[12]     ; clock      ; 10.626 ; 10.626 ; Rise       ; clock           ;
;  PCBranch[13]     ; clock      ; 11.428 ; 11.428 ; Rise       ; clock           ;
;  PCBranch[14]     ; clock      ; 11.683 ; 11.683 ; Rise       ; clock           ;
;  PCBranch[15]     ; clock      ; 11.980 ; 11.980 ; Rise       ; clock           ;
;  PCBranch[16]     ; clock      ; 12.771 ; 12.771 ; Rise       ; clock           ;
;  PCBranch[17]     ; clock      ; 14.161 ; 14.161 ; Rise       ; clock           ;
;  PCBranch[18]     ; clock      ; 13.382 ; 13.382 ; Rise       ; clock           ;
;  PCBranch[19]     ; clock      ; 13.508 ; 13.508 ; Rise       ; clock           ;
;  PCBranch[20]     ; clock      ; 14.714 ; 14.714 ; Rise       ; clock           ;
;  PCBranch[21]     ; clock      ; 15.330 ; 15.330 ; Rise       ; clock           ;
;  PCBranch[22]     ; clock      ; 15.521 ; 15.521 ; Rise       ; clock           ;
;  PCBranch[23]     ; clock      ; 15.593 ; 15.593 ; Rise       ; clock           ;
;  PCBranch[24]     ; clock      ; 16.286 ; 16.286 ; Rise       ; clock           ;
;  PCBranch[25]     ; clock      ; 16.372 ; 16.372 ; Rise       ; clock           ;
;  PCBranch[26]     ; clock      ; 16.610 ; 16.610 ; Rise       ; clock           ;
;  PCBranch[27]     ; clock      ; 17.032 ; 17.032 ; Rise       ; clock           ;
;  PCBranch[28]     ; clock      ; 17.718 ; 17.718 ; Rise       ; clock           ;
;  PCBranch[29]     ; clock      ; 17.799 ; 17.799 ; Rise       ; clock           ;
;  PCBranch[30]     ; clock      ; 17.787 ; 17.787 ; Rise       ; clock           ;
;  PCBranch[31]     ; clock      ; 18.895 ; 18.895 ; Rise       ; clock           ;
; Zero              ; clock      ; 27.555 ; 27.555 ; Rise       ; clock           ;
; adressMem[*]      ; clock      ; 19.405 ; 19.405 ; Rise       ; clock           ;
;  adressMem[0]     ; clock      ; 19.405 ; 19.405 ; Rise       ; clock           ;
;  adressMem[1]     ; clock      ; 18.312 ; 18.312 ; Rise       ; clock           ;
;  adressMem[2]     ; clock      ; 18.266 ; 18.266 ; Rise       ; clock           ;
;  adressMem[3]     ; clock      ; 16.279 ; 16.279 ; Rise       ; clock           ;
;  adressMem[4]     ; clock      ; 13.921 ; 13.921 ; Rise       ; clock           ;
;  adressMem[5]     ; clock      ; 13.790 ; 13.790 ; Rise       ; clock           ;
;  adressMem[6]     ; clock      ; 13.604 ; 13.604 ; Rise       ; clock           ;
;  adressMem[7]     ; clock      ; 14.134 ; 14.134 ; Rise       ; clock           ;
;  adressMem[8]     ; clock      ; 15.365 ; 15.365 ; Rise       ; clock           ;
;  adressMem[9]     ; clock      ; 16.072 ; 16.072 ; Rise       ; clock           ;
; atualPC[*]        ; clock      ; 6.238  ; 6.238  ; Rise       ; clock           ;
;  atualPC[0]       ; clock      ; 4.947  ; 4.947  ; Rise       ; clock           ;
;  atualPC[1]       ; clock      ; 4.711  ; 4.711  ; Rise       ; clock           ;
;  atualPC[2]       ; clock      ; 5.153  ; 5.153  ; Rise       ; clock           ;
;  atualPC[3]       ; clock      ; 5.910  ; 5.910  ; Rise       ; clock           ;
;  atualPC[4]       ; clock      ; 5.714  ; 5.714  ; Rise       ; clock           ;
;  atualPC[5]       ; clock      ; 5.441  ; 5.441  ; Rise       ; clock           ;
;  atualPC[6]       ; clock      ; 5.240  ; 5.240  ; Rise       ; clock           ;
;  atualPC[7]       ; clock      ; 6.074  ; 6.074  ; Rise       ; clock           ;
;  atualPC[8]       ; clock      ; 5.299  ; 5.299  ; Rise       ; clock           ;
;  atualPC[9]       ; clock      ; 5.642  ; 5.642  ; Rise       ; clock           ;
;  atualPC[10]      ; clock      ; 4.970  ; 4.970  ; Rise       ; clock           ;
;  atualPC[11]      ; clock      ; 5.393  ; 5.393  ; Rise       ; clock           ;
;  atualPC[12]      ; clock      ; 5.304  ; 5.304  ; Rise       ; clock           ;
;  atualPC[13]      ; clock      ; 4.997  ; 4.997  ; Rise       ; clock           ;
;  atualPC[14]      ; clock      ; 4.880  ; 4.880  ; Rise       ; clock           ;
;  atualPC[15]      ; clock      ; 5.038  ; 5.038  ; Rise       ; clock           ;
;  atualPC[16]      ; clock      ; 5.185  ; 5.185  ; Rise       ; clock           ;
;  atualPC[17]      ; clock      ; 5.640  ; 5.640  ; Rise       ; clock           ;
;  atualPC[18]      ; clock      ; 5.249  ; 5.249  ; Rise       ; clock           ;
;  atualPC[19]      ; clock      ; 5.203  ; 5.203  ; Rise       ; clock           ;
;  atualPC[20]      ; clock      ; 5.080  ; 5.080  ; Rise       ; clock           ;
;  atualPC[21]      ; clock      ; 5.476  ; 5.476  ; Rise       ; clock           ;
;  atualPC[22]      ; clock      ; 5.221  ; 5.221  ; Rise       ; clock           ;
;  atualPC[23]      ; clock      ; 5.276  ; 5.276  ; Rise       ; clock           ;
;  atualPC[24]      ; clock      ; 5.262  ; 5.262  ; Rise       ; clock           ;
;  atualPC[25]      ; clock      ; 5.398  ; 5.398  ; Rise       ; clock           ;
;  atualPC[26]      ; clock      ; 6.238  ; 6.238  ; Rise       ; clock           ;
;  atualPC[27]      ; clock      ; 5.694  ; 5.694  ; Rise       ; clock           ;
;  atualPC[28]      ; clock      ; 4.906  ; 4.906  ; Rise       ; clock           ;
;  atualPC[29]      ; clock      ; 4.943  ; 4.943  ; Rise       ; clock           ;
;  atualPC[30]      ; clock      ; 5.527  ; 5.527  ; Rise       ; clock           ;
;  atualPC[31]      ; clock      ; 4.821  ; 4.821  ; Rise       ; clock           ;
; atualPCA[*]       ; clock      ; 6.258  ; 6.258  ; Rise       ; clock           ;
;  atualPCA[0]      ; clock      ; 5.133  ; 5.133  ; Rise       ; clock           ;
;  atualPCA[1]      ; clock      ; 5.910  ; 5.910  ; Rise       ; clock           ;
;  atualPCA[2]      ; clock      ; 5.684  ; 5.684  ; Rise       ; clock           ;
;  atualPCA[3]      ; clock      ; 5.441  ; 5.441  ; Rise       ; clock           ;
;  atualPCA[4]      ; clock      ; 5.290  ; 5.290  ; Rise       ; clock           ;
;  atualPCA[5]      ; clock      ; 6.084  ; 6.084  ; Rise       ; clock           ;
;  atualPCA[6]      ; clock      ; 5.279  ; 5.279  ; Rise       ; clock           ;
;  atualPCA[7]      ; clock      ; 5.672  ; 5.672  ; Rise       ; clock           ;
;  atualPCA[8]      ; clock      ; 4.980  ; 4.980  ; Rise       ; clock           ;
;  atualPCA[9]      ; clock      ; 5.393  ; 5.393  ; Rise       ; clock           ;
;  atualPCA[10]     ; clock      ; 5.440  ; 5.440  ; Rise       ; clock           ;
;  atualPCA[11]     ; clock      ; 4.997  ; 4.997  ; Rise       ; clock           ;
;  atualPCA[12]     ; clock      ; 4.890  ; 4.890  ; Rise       ; clock           ;
;  atualPCA[13]     ; clock      ; 4.998  ; 4.998  ; Rise       ; clock           ;
;  atualPCA[14]     ; clock      ; 5.155  ; 5.155  ; Rise       ; clock           ;
;  atualPCA[15]     ; clock      ; 5.650  ; 5.650  ; Rise       ; clock           ;
;  atualPCA[16]     ; clock      ; 5.199  ; 5.199  ; Rise       ; clock           ;
;  atualPCA[17]     ; clock      ; 5.223  ; 5.223  ; Rise       ; clock           ;
;  atualPCA[18]     ; clock      ; 5.060  ; 5.060  ; Rise       ; clock           ;
;  atualPCA[19]     ; clock      ; 5.456  ; 5.456  ; Rise       ; clock           ;
;  atualPCA[20]     ; clock      ; 5.211  ; 5.211  ; Rise       ; clock           ;
;  atualPCA[21]     ; clock      ; 5.266  ; 5.266  ; Rise       ; clock           ;
;  atualPCA[22]     ; clock      ; 5.222  ; 5.222  ; Rise       ; clock           ;
;  atualPCA[23]     ; clock      ; 5.338  ; 5.338  ; Rise       ; clock           ;
;  atualPCA[24]     ; clock      ; 6.258  ; 6.258  ; Rise       ; clock           ;
;  atualPCA[25]     ; clock      ; 5.757  ; 5.757  ; Rise       ; clock           ;
;  atualPCA[26]     ; clock      ; 4.886  ; 4.886  ; Rise       ; clock           ;
;  atualPCA[27]     ; clock      ; 4.943  ; 4.943  ; Rise       ; clock           ;
;  atualPCA[28]     ; clock      ; 5.517  ; 5.517  ; Rise       ; clock           ;
;  atualPCA[29]     ; clock      ; 4.801  ; 4.801  ; Rise       ; clock           ;
; outALU[*]         ; clock      ; 28.874 ; 28.874 ; Rise       ; clock           ;
;  outALU[0]        ; clock      ; 27.862 ; 27.862 ; Rise       ; clock           ;
;  outALU[1]        ; clock      ; 19.218 ; 19.218 ; Rise       ; clock           ;
;  outALU[2]        ; clock      ; 19.405 ; 19.405 ; Rise       ; clock           ;
;  outALU[3]        ; clock      ; 18.312 ; 18.312 ; Rise       ; clock           ;
;  outALU[4]        ; clock      ; 18.266 ; 18.266 ; Rise       ; clock           ;
;  outALU[5]        ; clock      ; 16.319 ; 16.319 ; Rise       ; clock           ;
;  outALU[6]        ; clock      ; 13.921 ; 13.921 ; Rise       ; clock           ;
;  outALU[7]        ; clock      ; 13.790 ; 13.790 ; Rise       ; clock           ;
;  outALU[8]        ; clock      ; 13.614 ; 13.614 ; Rise       ; clock           ;
;  outALU[9]        ; clock      ; 14.154 ; 14.154 ; Rise       ; clock           ;
;  outALU[10]       ; clock      ; 15.365 ; 15.365 ; Rise       ; clock           ;
;  outALU[11]       ; clock      ; 16.042 ; 16.042 ; Rise       ; clock           ;
;  outALU[12]       ; clock      ; 16.034 ; 16.034 ; Rise       ; clock           ;
;  outALU[13]       ; clock      ; 16.296 ; 16.296 ; Rise       ; clock           ;
;  outALU[14]       ; clock      ; 17.015 ; 17.015 ; Rise       ; clock           ;
;  outALU[15]       ; clock      ; 18.129 ; 18.129 ; Rise       ; clock           ;
;  outALU[16]       ; clock      ; 18.639 ; 18.639 ; Rise       ; clock           ;
;  outALU[17]       ; clock      ; 19.039 ; 19.039 ; Rise       ; clock           ;
;  outALU[18]       ; clock      ; 22.195 ; 22.195 ; Rise       ; clock           ;
;  outALU[19]       ; clock      ; 20.332 ; 20.332 ; Rise       ; clock           ;
;  outALU[20]       ; clock      ; 21.240 ; 21.240 ; Rise       ; clock           ;
;  outALU[21]       ; clock      ; 21.176 ; 21.176 ; Rise       ; clock           ;
;  outALU[22]       ; clock      ; 23.041 ; 23.041 ; Rise       ; clock           ;
;  outALU[23]       ; clock      ; 22.759 ; 22.759 ; Rise       ; clock           ;
;  outALU[24]       ; clock      ; 23.619 ; 23.619 ; Rise       ; clock           ;
;  outALU[25]       ; clock      ; 24.256 ; 24.256 ; Rise       ; clock           ;
;  outALU[26]       ; clock      ; 24.787 ; 24.787 ; Rise       ; clock           ;
;  outALU[27]       ; clock      ; 25.941 ; 25.941 ; Rise       ; clock           ;
;  outALU[28]       ; clock      ; 25.513 ; 25.513 ; Rise       ; clock           ;
;  outALU[29]       ; clock      ; 26.689 ; 26.689 ; Rise       ; clock           ;
;  outALU[30]       ; clock      ; 27.694 ; 27.694 ; Rise       ; clock           ;
;  outALU[31]       ; clock      ; 28.874 ; 28.874 ; Rise       ; clock           ;
; proxPC[*]         ; clock      ; 31.192 ; 31.192 ; Rise       ; clock           ;
;  proxPC[0]        ; clock      ; 9.901  ; 9.901  ; Rise       ; clock           ;
;  proxPC[1]        ; clock      ; 9.924  ; 9.924  ; Rise       ; clock           ;
;  proxPC[2]        ; clock      ; 30.054 ; 30.054 ; Rise       ; clock           ;
;  proxPC[3]        ; clock      ; 29.768 ; 29.768 ; Rise       ; clock           ;
;  proxPC[4]        ; clock      ; 30.004 ; 30.004 ; Rise       ; clock           ;
;  proxPC[5]        ; clock      ; 31.029 ; 31.029 ; Rise       ; clock           ;
;  proxPC[6]        ; clock      ; 30.487 ; 30.487 ; Rise       ; clock           ;
;  proxPC[7]        ; clock      ; 30.470 ; 30.470 ; Rise       ; clock           ;
;  proxPC[8]        ; clock      ; 31.192 ; 31.192 ; Rise       ; clock           ;
;  proxPC[9]        ; clock      ; 30.079 ; 30.079 ; Rise       ; clock           ;
;  proxPC[10]       ; clock      ; 29.866 ; 29.866 ; Rise       ; clock           ;
;  proxPC[11]       ; clock      ; 30.345 ; 30.345 ; Rise       ; clock           ;
;  proxPC[12]       ; clock      ; 30.472 ; 30.472 ; Rise       ; clock           ;
;  proxPC[13]       ; clock      ; 30.264 ; 30.264 ; Rise       ; clock           ;
;  proxPC[14]       ; clock      ; 30.013 ; 30.013 ; Rise       ; clock           ;
;  proxPC[15]       ; clock      ; 30.551 ; 30.551 ; Rise       ; clock           ;
;  proxPC[16]       ; clock      ; 30.417 ; 30.417 ; Rise       ; clock           ;
;  proxPC[17]       ; clock      ; 29.252 ; 29.252 ; Rise       ; clock           ;
;  proxPC[18]       ; clock      ; 30.528 ; 30.528 ; Rise       ; clock           ;
;  proxPC[19]       ; clock      ; 29.956 ; 29.956 ; Rise       ; clock           ;
;  proxPC[20]       ; clock      ; 30.029 ; 30.029 ; Rise       ; clock           ;
;  proxPC[21]       ; clock      ; 30.007 ; 30.007 ; Rise       ; clock           ;
;  proxPC[22]       ; clock      ; 30.097 ; 30.097 ; Rise       ; clock           ;
;  proxPC[23]       ; clock      ; 30.248 ; 30.248 ; Rise       ; clock           ;
;  proxPC[24]       ; clock      ; 31.081 ; 31.081 ; Rise       ; clock           ;
;  proxPC[25]       ; clock      ; 30.677 ; 30.677 ; Rise       ; clock           ;
;  proxPC[26]       ; clock      ; 30.388 ; 30.388 ; Rise       ; clock           ;
;  proxPC[27]       ; clock      ; 30.810 ; 30.810 ; Rise       ; clock           ;
;  proxPC[28]       ; clock      ; 31.015 ; 31.015 ; Rise       ; clock           ;
;  proxPC[29]       ; clock      ; 31.143 ; 31.143 ; Rise       ; clock           ;
;  proxPC[30]       ; clock      ; 30.958 ; 30.958 ; Rise       ; clock           ;
;  proxPC[31]       ; clock      ; 30.327 ; 30.327 ; Rise       ; clock           ;
; writeData[*]      ; clock      ; 29.908 ; 29.908 ; Rise       ; clock           ;
;  writeData[0]     ; clock      ; 28.732 ; 28.732 ; Rise       ; clock           ;
;  writeData[1]     ; clock      ; 20.610 ; 20.610 ; Rise       ; clock           ;
;  writeData[2]     ; clock      ; 20.855 ; 20.855 ; Rise       ; clock           ;
;  writeData[3]     ; clock      ; 18.341 ; 18.341 ; Rise       ; clock           ;
;  writeData[4]     ; clock      ; 19.593 ; 19.593 ; Rise       ; clock           ;
;  writeData[5]     ; clock      ; 17.491 ; 17.491 ; Rise       ; clock           ;
;  writeData[6]     ; clock      ; 13.837 ; 13.837 ; Rise       ; clock           ;
;  writeData[7]     ; clock      ; 14.686 ; 14.686 ; Rise       ; clock           ;
;  writeData[8]     ; clock      ; 14.442 ; 14.442 ; Rise       ; clock           ;
;  writeData[9]     ; clock      ; 14.876 ; 14.876 ; Rise       ; clock           ;
;  writeData[10]    ; clock      ; 15.806 ; 15.806 ; Rise       ; clock           ;
;  writeData[11]    ; clock      ; 15.830 ; 15.830 ; Rise       ; clock           ;
;  writeData[12]    ; clock      ; 16.224 ; 16.224 ; Rise       ; clock           ;
;  writeData[13]    ; clock      ; 16.718 ; 16.718 ; Rise       ; clock           ;
;  writeData[14]    ; clock      ; 17.413 ; 17.413 ; Rise       ; clock           ;
;  writeData[15]    ; clock      ; 17.103 ; 17.103 ; Rise       ; clock           ;
;  writeData[16]    ; clock      ; 18.678 ; 18.678 ; Rise       ; clock           ;
;  writeData[17]    ; clock      ; 19.711 ; 19.711 ; Rise       ; clock           ;
;  writeData[18]    ; clock      ; 21.786 ; 21.786 ; Rise       ; clock           ;
;  writeData[19]    ; clock      ; 22.403 ; 22.403 ; Rise       ; clock           ;
;  writeData[20]    ; clock      ; 22.093 ; 22.093 ; Rise       ; clock           ;
;  writeData[21]    ; clock      ; 21.818 ; 21.818 ; Rise       ; clock           ;
;  writeData[22]    ; clock      ; 25.040 ; 25.040 ; Rise       ; clock           ;
;  writeData[23]    ; clock      ; 23.991 ; 23.991 ; Rise       ; clock           ;
;  writeData[24]    ; clock      ; 23.827 ; 23.827 ; Rise       ; clock           ;
;  writeData[25]    ; clock      ; 24.636 ; 24.636 ; Rise       ; clock           ;
;  writeData[26]    ; clock      ; 25.942 ; 25.942 ; Rise       ; clock           ;
;  writeData[27]    ; clock      ; 26.127 ; 26.127 ; Rise       ; clock           ;
;  writeData[28]    ; clock      ; 25.690 ; 25.690 ; Rise       ; clock           ;
;  writeData[29]    ; clock      ; 27.557 ; 27.557 ; Rise       ; clock           ;
;  writeData[30]    ; clock      ; 28.632 ; 28.632 ; Rise       ; clock           ;
;  writeData[31]    ; clock      ; 29.908 ; 29.908 ; Rise       ; clock           ;
; A[*]              ; clock2     ; 11.984 ; 11.984 ; Rise       ; clock2          ;
;  A[0]             ; clock2     ; 11.925 ; 11.925 ; Rise       ; clock2          ;
;  A[1]             ; clock2     ; 11.493 ; 11.493 ; Rise       ; clock2          ;
;  A[2]             ; clock2     ; 11.435 ; 11.435 ; Rise       ; clock2          ;
;  A[3]             ; clock2     ; 11.702 ; 11.702 ; Rise       ; clock2          ;
;  A[4]             ; clock2     ; 11.984 ; 11.984 ; Rise       ; clock2          ;
;  A[5]             ; clock2     ; 10.857 ; 10.857 ; Rise       ; clock2          ;
;  A[6]             ; clock2     ; 10.278 ; 10.278 ; Rise       ; clock2          ;
;  A[7]             ; clock2     ; 10.755 ; 10.755 ; Rise       ; clock2          ;
;  A[8]             ; clock2     ; 10.373 ; 10.373 ; Rise       ; clock2          ;
;  A[9]             ; clock2     ; 11.544 ; 11.544 ; Rise       ; clock2          ;
;  A[10]            ; clock2     ; 10.903 ; 10.903 ; Rise       ; clock2          ;
;  A[11]            ; clock2     ; 10.521 ; 10.521 ; Rise       ; clock2          ;
;  A[12]            ; clock2     ; 9.867  ; 9.867  ; Rise       ; clock2          ;
;  A[13]            ; clock2     ; 11.547 ; 11.547 ; Rise       ; clock2          ;
;  A[14]            ; clock2     ; 11.053 ; 11.053 ; Rise       ; clock2          ;
;  A[15]            ; clock2     ; 9.940  ; 9.940  ; Rise       ; clock2          ;
;  A[16]            ; clock2     ; 10.253 ; 10.253 ; Rise       ; clock2          ;
;  A[17]            ; clock2     ; 11.180 ; 11.180 ; Rise       ; clock2          ;
;  A[18]            ; clock2     ; 10.501 ; 10.501 ; Rise       ; clock2          ;
;  A[19]            ; clock2     ; 11.876 ; 11.876 ; Rise       ; clock2          ;
;  A[20]            ; clock2     ; 10.890 ; 10.890 ; Rise       ; clock2          ;
;  A[21]            ; clock2     ; 9.543  ; 9.543  ; Rise       ; clock2          ;
;  A[22]            ; clock2     ; 11.147 ; 11.147 ; Rise       ; clock2          ;
;  A[23]            ; clock2     ; 10.699 ; 10.699 ; Rise       ; clock2          ;
;  A[24]            ; clock2     ; 9.953  ; 9.953  ; Rise       ; clock2          ;
;  A[25]            ; clock2     ; 9.799  ; 9.799  ; Rise       ; clock2          ;
;  A[26]            ; clock2     ; 9.964  ; 9.964  ; Rise       ; clock2          ;
;  A[27]            ; clock2     ; 9.788  ; 9.788  ; Rise       ; clock2          ;
;  A[28]            ; clock2     ; 10.668 ; 10.668 ; Rise       ; clock2          ;
;  A[29]            ; clock2     ; 10.307 ; 10.307 ; Rise       ; clock2          ;
;  A[30]            ; clock2     ; 10.780 ; 10.780 ; Rise       ; clock2          ;
;  A[31]            ; clock2     ; 9.967  ; 9.967  ; Rise       ; clock2          ;
; B[*]              ; clock2     ; 10.826 ; 10.826 ; Rise       ; clock2          ;
;  B[0]             ; clock2     ; 9.674  ; 9.674  ; Rise       ; clock2          ;
;  B[1]             ; clock2     ; 9.152  ; 9.152  ; Rise       ; clock2          ;
;  B[2]             ; clock2     ; 9.722  ; 9.722  ; Rise       ; clock2          ;
;  B[3]             ; clock2     ; 9.767  ; 9.767  ; Rise       ; clock2          ;
;  B[4]             ; clock2     ; 9.491  ; 9.491  ; Rise       ; clock2          ;
;  B[5]             ; clock2     ; 9.235  ; 9.235  ; Rise       ; clock2          ;
;  B[6]             ; clock2     ; 10.633 ; 10.633 ; Rise       ; clock2          ;
;  B[7]             ; clock2     ; 9.109  ; 9.109  ; Rise       ; clock2          ;
;  B[8]             ; clock2     ; 9.602  ; 9.602  ; Rise       ; clock2          ;
;  B[9]             ; clock2     ; 9.329  ; 9.329  ; Rise       ; clock2          ;
;  B[10]            ; clock2     ; 9.678  ; 9.678  ; Rise       ; clock2          ;
;  B[11]            ; clock2     ; 9.782  ; 9.782  ; Rise       ; clock2          ;
;  B[12]            ; clock2     ; 10.795 ; 10.795 ; Rise       ; clock2          ;
;  B[13]            ; clock2     ; 10.191 ; 10.191 ; Rise       ; clock2          ;
;  B[14]            ; clock2     ; 10.125 ; 10.125 ; Rise       ; clock2          ;
;  B[15]            ; clock2     ; 9.707  ; 9.707  ; Rise       ; clock2          ;
;  B[16]            ; clock2     ; 9.406  ; 9.406  ; Rise       ; clock2          ;
;  B[17]            ; clock2     ; 9.862  ; 9.862  ; Rise       ; clock2          ;
;  B[18]            ; clock2     ; 9.659  ; 9.659  ; Rise       ; clock2          ;
;  B[19]            ; clock2     ; 10.265 ; 10.265 ; Rise       ; clock2          ;
;  B[20]            ; clock2     ; 9.793  ; 9.793  ; Rise       ; clock2          ;
;  B[21]            ; clock2     ; 10.039 ; 10.039 ; Rise       ; clock2          ;
;  B[22]            ; clock2     ; 10.652 ; 10.652 ; Rise       ; clock2          ;
;  B[23]            ; clock2     ; 10.826 ; 10.826 ; Rise       ; clock2          ;
;  B[24]            ; clock2     ; 8.867  ; 8.867  ; Rise       ; clock2          ;
;  B[25]            ; clock2     ; 9.157  ; 9.157  ; Rise       ; clock2          ;
;  B[26]            ; clock2     ; 10.039 ; 10.039 ; Rise       ; clock2          ;
;  B[27]            ; clock2     ; 9.446  ; 9.446  ; Rise       ; clock2          ;
;  B[28]            ; clock2     ; 9.704  ; 9.704  ; Rise       ; clock2          ;
;  B[29]            ; clock2     ; 9.909  ; 9.909  ; Rise       ; clock2          ;
;  B[30]            ; clock2     ; 9.930  ; 9.930  ; Rise       ; clock2          ;
;  B[31]            ; clock2     ; 9.619  ; 9.619  ; Rise       ; clock2          ;
; Branch[*]         ; clock2     ; 9.185  ; 9.185  ; Rise       ; clock2          ;
;  Branch[0]        ; clock2     ; 9.185  ; 9.185  ; Rise       ; clock2          ;
;  Branch[1]        ; clock2     ; 7.338  ; 7.338  ; Rise       ; clock2          ;
; ControlJump[*]    ; clock2     ; 7.817  ; 7.817  ; Rise       ; clock2          ;
;  ControlJump[0]   ; clock2     ; 7.449  ; 7.449  ; Rise       ; clock2          ;
;  ControlJump[1]   ; clock2     ; 7.817  ; 7.817  ; Rise       ; clock2          ;
; EscreveMem        ; clock2     ; 7.984  ; 7.984  ; Rise       ; clock2          ;
; EscreveReg        ; clock2     ; 9.449  ; 9.449  ; Rise       ; clock2          ;
; Instruction[*]    ; clock2     ; 8.090  ; 8.090  ; Rise       ; clock2          ;
;  Instruction[0]   ; clock2     ; 7.327  ; 7.327  ; Rise       ; clock2          ;
;  Instruction[1]   ; clock2     ; 6.692  ; 6.692  ; Rise       ; clock2          ;
;  Instruction[2]   ; clock2     ; 6.969  ; 6.969  ; Rise       ; clock2          ;
;  Instruction[3]   ; clock2     ; 6.885  ; 6.885  ; Rise       ; clock2          ;
;  Instruction[4]   ; clock2     ; 7.635  ; 7.635  ; Rise       ; clock2          ;
;  Instruction[5]   ; clock2     ; 8.090  ; 8.090  ; Rise       ; clock2          ;
;  Instruction[6]   ; clock2     ; 7.100  ; 7.100  ; Rise       ; clock2          ;
;  Instruction[7]   ; clock2     ; 7.034  ; 7.034  ; Rise       ; clock2          ;
;  Instruction[8]   ; clock2     ; 7.161  ; 7.161  ; Rise       ; clock2          ;
;  Instruction[9]   ; clock2     ; 7.325  ; 7.325  ; Rise       ; clock2          ;
;  Instruction[10]  ; clock2     ; 7.260  ; 7.260  ; Rise       ; clock2          ;
;  Instruction[11]  ; clock2     ; 6.382  ; 6.382  ; Rise       ; clock2          ;
;  Instruction[12]  ; clock2     ; 6.283  ; 6.283  ; Rise       ; clock2          ;
;  Instruction[13]  ; clock2     ; 7.116  ; 7.116  ; Rise       ; clock2          ;
;  Instruction[14]  ; clock2     ; 6.953  ; 6.953  ; Rise       ; clock2          ;
;  Instruction[15]  ; clock2     ; 6.706  ; 6.706  ; Rise       ; clock2          ;
;  Instruction[16]  ; clock2     ; 6.702  ; 6.702  ; Rise       ; clock2          ;
;  Instruction[17]  ; clock2     ; 6.181  ; 6.181  ; Rise       ; clock2          ;
;  Instruction[18]  ; clock2     ; 6.735  ; 6.735  ; Rise       ; clock2          ;
;  Instruction[19]  ; clock2     ; 7.050  ; 7.050  ; Rise       ; clock2          ;
;  Instruction[20]  ; clock2     ; 6.509  ; 6.509  ; Rise       ; clock2          ;
;  Instruction[21]  ; clock2     ; 6.612  ; 6.612  ; Rise       ; clock2          ;
;  Instruction[22]  ; clock2     ; 6.664  ; 6.664  ; Rise       ; clock2          ;
;  Instruction[23]  ; clock2     ; 6.757  ; 6.757  ; Rise       ; clock2          ;
;  Instruction[24]  ; clock2     ; 7.028  ; 7.028  ; Rise       ; clock2          ;
;  Instruction[25]  ; clock2     ; 6.799  ; 6.799  ; Rise       ; clock2          ;
;  Instruction[26]  ; clock2     ; 7.792  ; 7.792  ; Rise       ; clock2          ;
;  Instruction[27]  ; clock2     ; 6.519  ; 6.519  ; Rise       ; clock2          ;
;  Instruction[28]  ; clock2     ; 6.906  ; 6.906  ; Rise       ; clock2          ;
;  Instruction[29]  ; clock2     ; 6.587  ; 6.587  ; Rise       ; clock2          ;
;  Instruction[30]  ; clock2     ; 7.436  ; 7.436  ; Rise       ; clock2          ;
;  Instruction[31]  ; clock2     ; 6.966  ; 6.966  ; Rise       ; clock2          ;
; Jump              ; clock2     ; 8.335  ; 8.335  ; Rise       ; clock2          ;
; MemDataIn[*]      ; clock2     ; 10.322 ; 10.322 ; Rise       ; clock2          ;
;  MemDataIn[0]     ; clock2     ; 9.036  ; 9.036  ; Rise       ; clock2          ;
;  MemDataIn[1]     ; clock2     ; 9.308  ; 9.308  ; Rise       ; clock2          ;
;  MemDataIn[2]     ; clock2     ; 9.732  ; 9.732  ; Rise       ; clock2          ;
;  MemDataIn[3]     ; clock2     ; 8.697  ; 8.697  ; Rise       ; clock2          ;
;  MemDataIn[4]     ; clock2     ; 9.021  ; 9.021  ; Rise       ; clock2          ;
;  MemDataIn[5]     ; clock2     ; 9.069  ; 9.069  ; Rise       ; clock2          ;
;  MemDataIn[6]     ; clock2     ; 9.311  ; 9.311  ; Rise       ; clock2          ;
;  MemDataIn[7]     ; clock2     ; 9.208  ; 9.208  ; Rise       ; clock2          ;
;  MemDataIn[8]     ; clock2     ; 9.273  ; 9.273  ; Rise       ; clock2          ;
;  MemDataIn[9]     ; clock2     ; 9.450  ; 9.450  ; Rise       ; clock2          ;
;  MemDataIn[10]    ; clock2     ; 9.423  ; 9.423  ; Rise       ; clock2          ;
;  MemDataIn[11]    ; clock2     ; 10.322 ; 10.322 ; Rise       ; clock2          ;
;  MemDataIn[12]    ; clock2     ; 9.253  ; 9.253  ; Rise       ; clock2          ;
;  MemDataIn[13]    ; clock2     ; 9.128  ; 9.128  ; Rise       ; clock2          ;
;  MemDataIn[14]    ; clock2     ; 9.201  ; 9.201  ; Rise       ; clock2          ;
;  MemDataIn[15]    ; clock2     ; 9.587  ; 9.587  ; Rise       ; clock2          ;
;  MemDataIn[16]    ; clock2     ; 9.010  ; 9.010  ; Rise       ; clock2          ;
;  MemDataIn[17]    ; clock2     ; 9.498  ; 9.498  ; Rise       ; clock2          ;
;  MemDataIn[18]    ; clock2     ; 9.766  ; 9.766  ; Rise       ; clock2          ;
;  MemDataIn[19]    ; clock2     ; 9.759  ; 9.759  ; Rise       ; clock2          ;
;  MemDataIn[20]    ; clock2     ; 8.933  ; 8.933  ; Rise       ; clock2          ;
;  MemDataIn[21]    ; clock2     ; 9.147  ; 9.147  ; Rise       ; clock2          ;
;  MemDataIn[22]    ; clock2     ; 9.476  ; 9.476  ; Rise       ; clock2          ;
;  MemDataIn[23]    ; clock2     ; 9.564  ; 9.564  ; Rise       ; clock2          ;
;  MemDataIn[24]    ; clock2     ; 9.796  ; 9.796  ; Rise       ; clock2          ;
;  MemDataIn[25]    ; clock2     ; 9.173  ; 9.173  ; Rise       ; clock2          ;
;  MemDataIn[26]    ; clock2     ; 9.426  ; 9.426  ; Rise       ; clock2          ;
;  MemDataIn[27]    ; clock2     ; 9.078  ; 9.078  ; Rise       ; clock2          ;
;  MemDataIn[28]    ; clock2     ; 9.669  ; 9.669  ; Rise       ; clock2          ;
;  MemDataIn[29]    ; clock2     ; 8.770  ; 8.770  ; Rise       ; clock2          ;
;  MemDataIn[30]    ; clock2     ; 9.424  ; 9.424  ; Rise       ; clock2          ;
;  MemDataIn[31]    ; clock2     ; 8.918  ; 8.918  ; Rise       ; clock2          ;
; MemParaReg        ; clock2     ; 9.104  ; 9.104  ; Rise       ; clock2          ;
; OrigPC            ; clock2     ; 30.944 ; 30.944 ; Rise       ; clock2          ;
; PCBranch[*]       ; clock2     ; 20.464 ; 20.464 ; Rise       ; clock2          ;
;  PCBranch[2]      ; clock2     ; 8.854  ; 8.854  ; Rise       ; clock2          ;
;  PCBranch[3]      ; clock2     ; 8.845  ; 8.845  ; Rise       ; clock2          ;
;  PCBranch[4]      ; clock2     ; 8.980  ; 8.980  ; Rise       ; clock2          ;
;  PCBranch[5]      ; clock2     ; 10.375 ; 10.375 ; Rise       ; clock2          ;
;  PCBranch[6]      ; clock2     ; 10.200 ; 10.200 ; Rise       ; clock2          ;
;  PCBranch[7]      ; clock2     ; 9.954  ; 9.954  ; Rise       ; clock2          ;
;  PCBranch[8]      ; clock2     ; 10.729 ; 10.729 ; Rise       ; clock2          ;
;  PCBranch[9]      ; clock2     ; 10.721 ; 10.721 ; Rise       ; clock2          ;
;  PCBranch[10]     ; clock2     ; 11.049 ; 11.049 ; Rise       ; clock2          ;
;  PCBranch[11]     ; clock2     ; 12.097 ; 12.097 ; Rise       ; clock2          ;
;  PCBranch[12]     ; clock2     ; 12.195 ; 12.195 ; Rise       ; clock2          ;
;  PCBranch[13]     ; clock2     ; 12.997 ; 12.997 ; Rise       ; clock2          ;
;  PCBranch[14]     ; clock2     ; 13.252 ; 13.252 ; Rise       ; clock2          ;
;  PCBranch[15]     ; clock2     ; 13.549 ; 13.549 ; Rise       ; clock2          ;
;  PCBranch[16]     ; clock2     ; 14.340 ; 14.340 ; Rise       ; clock2          ;
;  PCBranch[17]     ; clock2     ; 15.730 ; 15.730 ; Rise       ; clock2          ;
;  PCBranch[18]     ; clock2     ; 14.951 ; 14.951 ; Rise       ; clock2          ;
;  PCBranch[19]     ; clock2     ; 15.077 ; 15.077 ; Rise       ; clock2          ;
;  PCBranch[20]     ; clock2     ; 16.283 ; 16.283 ; Rise       ; clock2          ;
;  PCBranch[21]     ; clock2     ; 16.899 ; 16.899 ; Rise       ; clock2          ;
;  PCBranch[22]     ; clock2     ; 17.090 ; 17.090 ; Rise       ; clock2          ;
;  PCBranch[23]     ; clock2     ; 17.162 ; 17.162 ; Rise       ; clock2          ;
;  PCBranch[24]     ; clock2     ; 17.855 ; 17.855 ; Rise       ; clock2          ;
;  PCBranch[25]     ; clock2     ; 17.941 ; 17.941 ; Rise       ; clock2          ;
;  PCBranch[26]     ; clock2     ; 18.179 ; 18.179 ; Rise       ; clock2          ;
;  PCBranch[27]     ; clock2     ; 18.601 ; 18.601 ; Rise       ; clock2          ;
;  PCBranch[28]     ; clock2     ; 19.287 ; 19.287 ; Rise       ; clock2          ;
;  PCBranch[29]     ; clock2     ; 19.368 ; 19.368 ; Rise       ; clock2          ;
;  PCBranch[30]     ; clock2     ; 19.356 ; 19.356 ; Rise       ; clock2          ;
;  PCBranch[31]     ; clock2     ; 20.464 ; 20.464 ; Rise       ; clock2          ;
; Zero              ; clock2     ; 29.825 ; 29.825 ; Rise       ; clock2          ;
; adressMem[*]      ; clock2     ; 21.524 ; 21.524 ; Rise       ; clock2          ;
;  adressMem[0]     ; clock2     ; 21.524 ; 21.524 ; Rise       ; clock2          ;
;  adressMem[1]     ; clock2     ; 20.431 ; 20.431 ; Rise       ; clock2          ;
;  adressMem[2]     ; clock2     ; 20.385 ; 20.385 ; Rise       ; clock2          ;
;  adressMem[3]     ; clock2     ; 18.398 ; 18.398 ; Rise       ; clock2          ;
;  adressMem[4]     ; clock2     ; 16.191 ; 16.191 ; Rise       ; clock2          ;
;  adressMem[5]     ; clock2     ; 16.060 ; 16.060 ; Rise       ; clock2          ;
;  adressMem[6]     ; clock2     ; 15.874 ; 15.874 ; Rise       ; clock2          ;
;  adressMem[7]     ; clock2     ; 16.404 ; 16.404 ; Rise       ; clock2          ;
;  adressMem[8]     ; clock2     ; 17.635 ; 17.635 ; Rise       ; clock2          ;
;  adressMem[9]     ; clock2     ; 18.342 ; 18.342 ; Rise       ; clock2          ;
; outALU[*]         ; clock2     ; 31.144 ; 31.144 ; Rise       ; clock2          ;
;  outALU[0]        ; clock2     ; 30.132 ; 30.132 ; Rise       ; clock2          ;
;  outALU[1]        ; clock2     ; 21.337 ; 21.337 ; Rise       ; clock2          ;
;  outALU[2]        ; clock2     ; 21.524 ; 21.524 ; Rise       ; clock2          ;
;  outALU[3]        ; clock2     ; 20.431 ; 20.431 ; Rise       ; clock2          ;
;  outALU[4]        ; clock2     ; 20.385 ; 20.385 ; Rise       ; clock2          ;
;  outALU[5]        ; clock2     ; 18.438 ; 18.438 ; Rise       ; clock2          ;
;  outALU[6]        ; clock2     ; 16.191 ; 16.191 ; Rise       ; clock2          ;
;  outALU[7]        ; clock2     ; 16.060 ; 16.060 ; Rise       ; clock2          ;
;  outALU[8]        ; clock2     ; 15.884 ; 15.884 ; Rise       ; clock2          ;
;  outALU[9]        ; clock2     ; 16.424 ; 16.424 ; Rise       ; clock2          ;
;  outALU[10]       ; clock2     ; 17.635 ; 17.635 ; Rise       ; clock2          ;
;  outALU[11]       ; clock2     ; 18.312 ; 18.312 ; Rise       ; clock2          ;
;  outALU[12]       ; clock2     ; 18.304 ; 18.304 ; Rise       ; clock2          ;
;  outALU[13]       ; clock2     ; 18.566 ; 18.566 ; Rise       ; clock2          ;
;  outALU[14]       ; clock2     ; 19.285 ; 19.285 ; Rise       ; clock2          ;
;  outALU[15]       ; clock2     ; 20.399 ; 20.399 ; Rise       ; clock2          ;
;  outALU[16]       ; clock2     ; 20.909 ; 20.909 ; Rise       ; clock2          ;
;  outALU[17]       ; clock2     ; 21.309 ; 21.309 ; Rise       ; clock2          ;
;  outALU[18]       ; clock2     ; 24.465 ; 24.465 ; Rise       ; clock2          ;
;  outALU[19]       ; clock2     ; 22.602 ; 22.602 ; Rise       ; clock2          ;
;  outALU[20]       ; clock2     ; 23.510 ; 23.510 ; Rise       ; clock2          ;
;  outALU[21]       ; clock2     ; 23.446 ; 23.446 ; Rise       ; clock2          ;
;  outALU[22]       ; clock2     ; 25.311 ; 25.311 ; Rise       ; clock2          ;
;  outALU[23]       ; clock2     ; 25.029 ; 25.029 ; Rise       ; clock2          ;
;  outALU[24]       ; clock2     ; 25.889 ; 25.889 ; Rise       ; clock2          ;
;  outALU[25]       ; clock2     ; 26.526 ; 26.526 ; Rise       ; clock2          ;
;  outALU[26]       ; clock2     ; 27.057 ; 27.057 ; Rise       ; clock2          ;
;  outALU[27]       ; clock2     ; 28.211 ; 28.211 ; Rise       ; clock2          ;
;  outALU[28]       ; clock2     ; 27.783 ; 27.783 ; Rise       ; clock2          ;
;  outALU[29]       ; clock2     ; 28.959 ; 28.959 ; Rise       ; clock2          ;
;  outALU[30]       ; clock2     ; 29.964 ; 29.964 ; Rise       ; clock2          ;
;  outALU[31]       ; clock2     ; 31.144 ; 31.144 ; Rise       ; clock2          ;
; proxPC[*]         ; clock2     ; 33.462 ; 33.462 ; Rise       ; clock2          ;
;  proxPC[0]        ; clock2     ; 12.171 ; 12.171 ; Rise       ; clock2          ;
;  proxPC[1]        ; clock2     ; 11.910 ; 11.910 ; Rise       ; clock2          ;
;  proxPC[2]        ; clock2     ; 32.324 ; 32.324 ; Rise       ; clock2          ;
;  proxPC[3]        ; clock2     ; 32.038 ; 32.038 ; Rise       ; clock2          ;
;  proxPC[4]        ; clock2     ; 32.274 ; 32.274 ; Rise       ; clock2          ;
;  proxPC[5]        ; clock2     ; 33.299 ; 33.299 ; Rise       ; clock2          ;
;  proxPC[6]        ; clock2     ; 32.757 ; 32.757 ; Rise       ; clock2          ;
;  proxPC[7]        ; clock2     ; 32.740 ; 32.740 ; Rise       ; clock2          ;
;  proxPC[8]        ; clock2     ; 33.462 ; 33.462 ; Rise       ; clock2          ;
;  proxPC[9]        ; clock2     ; 32.349 ; 32.349 ; Rise       ; clock2          ;
;  proxPC[10]       ; clock2     ; 32.136 ; 32.136 ; Rise       ; clock2          ;
;  proxPC[11]       ; clock2     ; 32.615 ; 32.615 ; Rise       ; clock2          ;
;  proxPC[12]       ; clock2     ; 32.742 ; 32.742 ; Rise       ; clock2          ;
;  proxPC[13]       ; clock2     ; 32.534 ; 32.534 ; Rise       ; clock2          ;
;  proxPC[14]       ; clock2     ; 32.283 ; 32.283 ; Rise       ; clock2          ;
;  proxPC[15]       ; clock2     ; 32.821 ; 32.821 ; Rise       ; clock2          ;
;  proxPC[16]       ; clock2     ; 32.687 ; 32.687 ; Rise       ; clock2          ;
;  proxPC[17]       ; clock2     ; 31.522 ; 31.522 ; Rise       ; clock2          ;
;  proxPC[18]       ; clock2     ; 32.798 ; 32.798 ; Rise       ; clock2          ;
;  proxPC[19]       ; clock2     ; 32.226 ; 32.226 ; Rise       ; clock2          ;
;  proxPC[20]       ; clock2     ; 32.299 ; 32.299 ; Rise       ; clock2          ;
;  proxPC[21]       ; clock2     ; 32.277 ; 32.277 ; Rise       ; clock2          ;
;  proxPC[22]       ; clock2     ; 32.367 ; 32.367 ; Rise       ; clock2          ;
;  proxPC[23]       ; clock2     ; 32.518 ; 32.518 ; Rise       ; clock2          ;
;  proxPC[24]       ; clock2     ; 33.351 ; 33.351 ; Rise       ; clock2          ;
;  proxPC[25]       ; clock2     ; 32.947 ; 32.947 ; Rise       ; clock2          ;
;  proxPC[26]       ; clock2     ; 32.658 ; 32.658 ; Rise       ; clock2          ;
;  proxPC[27]       ; clock2     ; 33.080 ; 33.080 ; Rise       ; clock2          ;
;  proxPC[28]       ; clock2     ; 33.285 ; 33.285 ; Rise       ; clock2          ;
;  proxPC[29]       ; clock2     ; 33.413 ; 33.413 ; Rise       ; clock2          ;
;  proxPC[30]       ; clock2     ; 33.228 ; 33.228 ; Rise       ; clock2          ;
;  proxPC[31]       ; clock2     ; 32.597 ; 32.597 ; Rise       ; clock2          ;
; writeData[*]      ; clock2     ; 32.178 ; 32.178 ; Rise       ; clock2          ;
;  writeData[0]     ; clock2     ; 31.002 ; 31.002 ; Rise       ; clock2          ;
;  writeData[1]     ; clock2     ; 22.729 ; 22.729 ; Rise       ; clock2          ;
;  writeData[2]     ; clock2     ; 22.974 ; 22.974 ; Rise       ; clock2          ;
;  writeData[3]     ; clock2     ; 20.460 ; 20.460 ; Rise       ; clock2          ;
;  writeData[4]     ; clock2     ; 21.712 ; 21.712 ; Rise       ; clock2          ;
;  writeData[5]     ; clock2     ; 19.610 ; 19.610 ; Rise       ; clock2          ;
;  writeData[6]     ; clock2     ; 16.107 ; 16.107 ; Rise       ; clock2          ;
;  writeData[7]     ; clock2     ; 16.956 ; 16.956 ; Rise       ; clock2          ;
;  writeData[8]     ; clock2     ; 16.712 ; 16.712 ; Rise       ; clock2          ;
;  writeData[9]     ; clock2     ; 17.146 ; 17.146 ; Rise       ; clock2          ;
;  writeData[10]    ; clock2     ; 18.076 ; 18.076 ; Rise       ; clock2          ;
;  writeData[11]    ; clock2     ; 18.100 ; 18.100 ; Rise       ; clock2          ;
;  writeData[12]    ; clock2     ; 18.494 ; 18.494 ; Rise       ; clock2          ;
;  writeData[13]    ; clock2     ; 18.988 ; 18.988 ; Rise       ; clock2          ;
;  writeData[14]    ; clock2     ; 19.683 ; 19.683 ; Rise       ; clock2          ;
;  writeData[15]    ; clock2     ; 19.373 ; 19.373 ; Rise       ; clock2          ;
;  writeData[16]    ; clock2     ; 20.948 ; 20.948 ; Rise       ; clock2          ;
;  writeData[17]    ; clock2     ; 21.981 ; 21.981 ; Rise       ; clock2          ;
;  writeData[18]    ; clock2     ; 24.056 ; 24.056 ; Rise       ; clock2          ;
;  writeData[19]    ; clock2     ; 24.673 ; 24.673 ; Rise       ; clock2          ;
;  writeData[20]    ; clock2     ; 24.363 ; 24.363 ; Rise       ; clock2          ;
;  writeData[21]    ; clock2     ; 24.088 ; 24.088 ; Rise       ; clock2          ;
;  writeData[22]    ; clock2     ; 27.310 ; 27.310 ; Rise       ; clock2          ;
;  writeData[23]    ; clock2     ; 26.261 ; 26.261 ; Rise       ; clock2          ;
;  writeData[24]    ; clock2     ; 26.097 ; 26.097 ; Rise       ; clock2          ;
;  writeData[25]    ; clock2     ; 26.906 ; 26.906 ; Rise       ; clock2          ;
;  writeData[26]    ; clock2     ; 28.212 ; 28.212 ; Rise       ; clock2          ;
;  writeData[27]    ; clock2     ; 28.397 ; 28.397 ; Rise       ; clock2          ;
;  writeData[28]    ; clock2     ; 27.960 ; 27.960 ; Rise       ; clock2          ;
;  writeData[29]    ; clock2     ; 29.827 ; 29.827 ; Rise       ; clock2          ;
;  writeData[30]    ; clock2     ; 30.902 ; 30.902 ; Rise       ; clock2          ;
;  writeData[31]    ; clock2     ; 32.178 ; 32.178 ; Rise       ; clock2          ;
; writeRegister[*]  ; clock2     ; 9.488  ; 9.488  ; Rise       ; clock2          ;
;  writeRegister[0] ; clock2     ; 9.253  ; 9.253  ; Rise       ; clock2          ;
;  writeRegister[1] ; clock2     ; 9.409  ; 9.409  ; Rise       ; clock2          ;
;  writeRegister[2] ; clock2     ; 9.183  ; 9.183  ; Rise       ; clock2          ;
;  writeRegister[3] ; clock2     ; 9.289  ; 9.289  ; Rise       ; clock2          ;
;  writeRegister[4] ; clock2     ; 9.488  ; 9.488  ; Rise       ; clock2          ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; A[*]              ; clock      ; 5.024  ; 5.024  ; Rise       ; clock           ;
;  A[0]             ; clock      ; 5.128  ; 5.128  ; Rise       ; clock           ;
;  A[1]             ; clock      ; 5.165  ; 5.165  ; Rise       ; clock           ;
;  A[2]             ; clock      ; 5.890  ; 5.890  ; Rise       ; clock           ;
;  A[3]             ; clock      ; 6.134  ; 6.134  ; Rise       ; clock           ;
;  A[4]             ; clock      ; 6.512  ; 6.512  ; Rise       ; clock           ;
;  A[5]             ; clock      ; 6.299  ; 6.299  ; Rise       ; clock           ;
;  A[6]             ; clock      ; 5.702  ; 5.702  ; Rise       ; clock           ;
;  A[7]             ; clock      ; 5.747  ; 5.747  ; Rise       ; clock           ;
;  A[8]             ; clock      ; 5.595  ; 5.595  ; Rise       ; clock           ;
;  A[9]             ; clock      ; 5.516  ; 5.516  ; Rise       ; clock           ;
;  A[10]            ; clock      ; 5.823  ; 5.823  ; Rise       ; clock           ;
;  A[11]            ; clock      ; 5.507  ; 5.507  ; Rise       ; clock           ;
;  A[12]            ; clock      ; 5.294  ; 5.294  ; Rise       ; clock           ;
;  A[13]            ; clock      ; 5.024  ; 5.024  ; Rise       ; clock           ;
;  A[14]            ; clock      ; 5.116  ; 5.116  ; Rise       ; clock           ;
;  A[15]            ; clock      ; 5.610  ; 5.610  ; Rise       ; clock           ;
;  A[16]            ; clock      ; 5.458  ; 5.458  ; Rise       ; clock           ;
;  A[17]            ; clock      ; 5.463  ; 5.463  ; Rise       ; clock           ;
;  A[18]            ; clock      ; 5.040  ; 5.040  ; Rise       ; clock           ;
;  A[19]            ; clock      ; 6.102  ; 6.102  ; Rise       ; clock           ;
;  A[20]            ; clock      ; 5.326  ; 5.326  ; Rise       ; clock           ;
;  A[21]            ; clock      ; 5.722  ; 5.722  ; Rise       ; clock           ;
;  A[22]            ; clock      ; 6.345  ; 6.345  ; Rise       ; clock           ;
;  A[23]            ; clock      ; 5.928  ; 5.928  ; Rise       ; clock           ;
;  A[24]            ; clock      ; 5.463  ; 5.463  ; Rise       ; clock           ;
;  A[25]            ; clock      ; 5.986  ; 5.986  ; Rise       ; clock           ;
;  A[26]            ; clock      ; 5.635  ; 5.635  ; Rise       ; clock           ;
;  A[27]            ; clock      ; 5.351  ; 5.351  ; Rise       ; clock           ;
;  A[28]            ; clock      ; 6.065  ; 6.065  ; Rise       ; clock           ;
;  A[29]            ; clock      ; 5.665  ; 5.665  ; Rise       ; clock           ;
;  A[30]            ; clock      ; 6.038  ; 6.038  ; Rise       ; clock           ;
;  A[31]            ; clock      ; 5.447  ; 5.447  ; Rise       ; clock           ;
; B[*]              ; clock      ; 5.097  ; 5.097  ; Rise       ; clock           ;
;  B[0]             ; clock      ; 6.307  ; 6.307  ; Rise       ; clock           ;
;  B[1]             ; clock      ; 5.856  ; 5.856  ; Rise       ; clock           ;
;  B[2]             ; clock      ; 6.244  ; 6.244  ; Rise       ; clock           ;
;  B[3]             ; clock      ; 6.401  ; 6.401  ; Rise       ; clock           ;
;  B[4]             ; clock      ; 6.223  ; 6.223  ; Rise       ; clock           ;
;  B[5]             ; clock      ; 5.948  ; 5.948  ; Rise       ; clock           ;
;  B[6]             ; clock      ; 7.121  ; 7.121  ; Rise       ; clock           ;
;  B[7]             ; clock      ; 5.585  ; 5.585  ; Rise       ; clock           ;
;  B[8]             ; clock      ; 5.679  ; 5.679  ; Rise       ; clock           ;
;  B[9]             ; clock      ; 5.722  ; 5.722  ; Rise       ; clock           ;
;  B[10]            ; clock      ; 5.859  ; 5.859  ; Rise       ; clock           ;
;  B[11]            ; clock      ; 5.819  ; 5.819  ; Rise       ; clock           ;
;  B[12]            ; clock      ; 7.265  ; 7.265  ; Rise       ; clock           ;
;  B[13]            ; clock      ; 6.638  ; 6.638  ; Rise       ; clock           ;
;  B[14]            ; clock      ; 6.518  ; 6.518  ; Rise       ; clock           ;
;  B[15]            ; clock      ; 6.404  ; 6.404  ; Rise       ; clock           ;
;  B[16]            ; clock      ; 5.703  ; 5.703  ; Rise       ; clock           ;
;  B[17]            ; clock      ; 6.120  ; 6.120  ; Rise       ; clock           ;
;  B[18]            ; clock      ; 5.757  ; 5.757  ; Rise       ; clock           ;
;  B[19]            ; clock      ; 6.810  ; 6.810  ; Rise       ; clock           ;
;  B[20]            ; clock      ; 6.443  ; 6.443  ; Rise       ; clock           ;
;  B[21]            ; clock      ; 6.641  ; 6.641  ; Rise       ; clock           ;
;  B[22]            ; clock      ; 7.181  ; 7.181  ; Rise       ; clock           ;
;  B[23]            ; clock      ; 7.303  ; 7.303  ; Rise       ; clock           ;
;  B[24]            ; clock      ; 5.097  ; 5.097  ; Rise       ; clock           ;
;  B[25]            ; clock      ; 5.430  ; 5.430  ; Rise       ; clock           ;
;  B[26]            ; clock      ; 6.296  ; 6.296  ; Rise       ; clock           ;
;  B[27]            ; clock      ; 5.809  ; 5.809  ; Rise       ; clock           ;
;  B[28]            ; clock      ; 5.627  ; 5.627  ; Rise       ; clock           ;
;  B[29]            ; clock      ; 6.172  ; 6.172  ; Rise       ; clock           ;
;  B[30]            ; clock      ; 5.852  ; 5.852  ; Rise       ; clock           ;
;  B[31]            ; clock      ; 5.847  ; 5.847  ; Rise       ; clock           ;
; High[*]           ; clock      ; 4.325  ; 4.325  ; Rise       ; clock           ;
;  High[0]          ; clock      ; 5.109  ; 5.109  ; Rise       ; clock           ;
;  High[1]          ; clock      ; 5.166  ; 5.166  ; Rise       ; clock           ;
;  High[2]          ; clock      ; 4.680  ; 4.680  ; Rise       ; clock           ;
;  High[3]          ; clock      ; 5.440  ; 5.440  ; Rise       ; clock           ;
;  High[4]          ; clock      ; 5.331  ; 5.331  ; Rise       ; clock           ;
;  High[5]          ; clock      ; 5.039  ; 5.039  ; Rise       ; clock           ;
;  High[6]          ; clock      ; 4.791  ; 4.791  ; Rise       ; clock           ;
;  High[7]          ; clock      ; 5.206  ; 5.206  ; Rise       ; clock           ;
;  High[8]          ; clock      ; 4.869  ; 4.869  ; Rise       ; clock           ;
;  High[9]          ; clock      ; 4.325  ; 4.325  ; Rise       ; clock           ;
;  High[10]         ; clock      ; 5.767  ; 5.767  ; Rise       ; clock           ;
;  High[11]         ; clock      ; 4.886  ; 4.886  ; Rise       ; clock           ;
;  High[12]         ; clock      ; 4.845  ; 4.845  ; Rise       ; clock           ;
;  High[13]         ; clock      ; 5.121  ; 5.121  ; Rise       ; clock           ;
;  High[14]         ; clock      ; 5.150  ; 5.150  ; Rise       ; clock           ;
;  High[15]         ; clock      ; 4.439  ; 4.439  ; Rise       ; clock           ;
;  High[16]         ; clock      ; 4.556  ; 4.556  ; Rise       ; clock           ;
;  High[17]         ; clock      ; 4.627  ; 4.627  ; Rise       ; clock           ;
;  High[18]         ; clock      ; 5.424  ; 5.424  ; Rise       ; clock           ;
;  High[19]         ; clock      ; 4.840  ; 4.840  ; Rise       ; clock           ;
;  High[20]         ; clock      ; 5.215  ; 5.215  ; Rise       ; clock           ;
;  High[21]         ; clock      ; 4.869  ; 4.869  ; Rise       ; clock           ;
;  High[22]         ; clock      ; 5.145  ; 5.145  ; Rise       ; clock           ;
;  High[23]         ; clock      ; 5.267  ; 5.267  ; Rise       ; clock           ;
;  High[24]         ; clock      ; 5.726  ; 5.726  ; Rise       ; clock           ;
;  High[25]         ; clock      ; 4.865  ; 4.865  ; Rise       ; clock           ;
;  High[26]         ; clock      ; 5.201  ; 5.201  ; Rise       ; clock           ;
;  High[27]         ; clock      ; 5.244  ; 5.244  ; Rise       ; clock           ;
;  High[28]         ; clock      ; 5.246  ; 5.246  ; Rise       ; clock           ;
;  High[29]         ; clock      ; 4.761  ; 4.761  ; Rise       ; clock           ;
;  High[30]         ; clock      ; 4.478  ; 4.478  ; Rise       ; clock           ;
;  High[31]         ; clock      ; 4.977  ; 4.977  ; Rise       ; clock           ;
; Low[*]            ; clock      ; 4.460  ; 4.460  ; Rise       ; clock           ;
;  Low[0]           ; clock      ; 5.215  ; 5.215  ; Rise       ; clock           ;
;  Low[1]           ; clock      ; 4.960  ; 4.960  ; Rise       ; clock           ;
;  Low[2]           ; clock      ; 4.460  ; 4.460  ; Rise       ; clock           ;
;  Low[3]           ; clock      ; 4.700  ; 4.700  ; Rise       ; clock           ;
;  Low[4]           ; clock      ; 5.475  ; 5.475  ; Rise       ; clock           ;
;  Low[5]           ; clock      ; 5.182  ; 5.182  ; Rise       ; clock           ;
;  Low[6]           ; clock      ; 5.712  ; 5.712  ; Rise       ; clock           ;
;  Low[7]           ; clock      ; 5.202  ; 5.202  ; Rise       ; clock           ;
;  Low[8]           ; clock      ; 5.320  ; 5.320  ; Rise       ; clock           ;
;  Low[9]           ; clock      ; 5.183  ; 5.183  ; Rise       ; clock           ;
;  Low[10]          ; clock      ; 5.199  ; 5.199  ; Rise       ; clock           ;
;  Low[11]          ; clock      ; 5.039  ; 5.039  ; Rise       ; clock           ;
;  Low[12]          ; clock      ; 4.746  ; 4.746  ; Rise       ; clock           ;
;  Low[13]          ; clock      ; 5.337  ; 5.337  ; Rise       ; clock           ;
;  Low[14]          ; clock      ; 4.725  ; 4.725  ; Rise       ; clock           ;
;  Low[15]          ; clock      ; 5.429  ; 5.429  ; Rise       ; clock           ;
;  Low[16]          ; clock      ; 4.828  ; 4.828  ; Rise       ; clock           ;
;  Low[17]          ; clock      ; 5.678  ; 5.678  ; Rise       ; clock           ;
;  Low[18]          ; clock      ; 5.085  ; 5.085  ; Rise       ; clock           ;
;  Low[19]          ; clock      ; 5.051  ; 5.051  ; Rise       ; clock           ;
;  Low[20]          ; clock      ; 5.201  ; 5.201  ; Rise       ; clock           ;
;  Low[21]          ; clock      ; 4.625  ; 4.625  ; Rise       ; clock           ;
;  Low[22]          ; clock      ; 5.370  ; 5.370  ; Rise       ; clock           ;
;  Low[23]          ; clock      ; 5.171  ; 5.171  ; Rise       ; clock           ;
;  Low[24]          ; clock      ; 5.363  ; 5.363  ; Rise       ; clock           ;
;  Low[25]          ; clock      ; 5.078  ; 5.078  ; Rise       ; clock           ;
;  Low[26]          ; clock      ; 5.491  ; 5.491  ; Rise       ; clock           ;
;  Low[27]          ; clock      ; 5.682  ; 5.682  ; Rise       ; clock           ;
;  Low[28]          ; clock      ; 4.585  ; 4.585  ; Rise       ; clock           ;
;  Low[29]          ; clock      ; 5.339  ; 5.339  ; Rise       ; clock           ;
;  Low[30]          ; clock      ; 5.406  ; 5.406  ; Rise       ; clock           ;
;  Low[31]          ; clock      ; 4.932  ; 4.932  ; Rise       ; clock           ;
; MemDataIn[*]      ; clock      ; 5.033  ; 5.033  ; Rise       ; clock           ;
;  MemDataIn[0]     ; clock      ; 5.669  ; 5.669  ; Rise       ; clock           ;
;  MemDataIn[1]     ; clock      ; 6.012  ; 6.012  ; Rise       ; clock           ;
;  MemDataIn[2]     ; clock      ; 6.254  ; 6.254  ; Rise       ; clock           ;
;  MemDataIn[3]     ; clock      ; 5.331  ; 5.331  ; Rise       ; clock           ;
;  MemDataIn[4]     ; clock      ; 5.753  ; 5.753  ; Rise       ; clock           ;
;  MemDataIn[5]     ; clock      ; 5.827  ; 5.827  ; Rise       ; clock           ;
;  MemDataIn[6]     ; clock      ; 5.799  ; 5.799  ; Rise       ; clock           ;
;  MemDataIn[7]     ; clock      ; 5.687  ; 5.687  ; Rise       ; clock           ;
;  MemDataIn[8]     ; clock      ; 5.831  ; 5.831  ; Rise       ; clock           ;
;  MemDataIn[9]     ; clock      ; 5.843  ; 5.843  ; Rise       ; clock           ;
;  MemDataIn[10]    ; clock      ; 5.604  ; 5.604  ; Rise       ; clock           ;
;  MemDataIn[11]    ; clock      ; 6.359  ; 6.359  ; Rise       ; clock           ;
;  MemDataIn[12]    ; clock      ; 5.723  ; 5.723  ; Rise       ; clock           ;
;  MemDataIn[13]    ; clock      ; 5.575  ; 5.575  ; Rise       ; clock           ;
;  MemDataIn[14]    ; clock      ; 5.594  ; 5.594  ; Rise       ; clock           ;
;  MemDataIn[15]    ; clock      ; 6.284  ; 6.284  ; Rise       ; clock           ;
;  MemDataIn[16]    ; clock      ; 5.472  ; 5.472  ; Rise       ; clock           ;
;  MemDataIn[17]    ; clock      ; 5.756  ; 5.756  ; Rise       ; clock           ;
;  MemDataIn[18]    ; clock      ; 5.864  ; 5.864  ; Rise       ; clock           ;
;  MemDataIn[19]    ; clock      ; 6.304  ; 6.304  ; Rise       ; clock           ;
;  MemDataIn[20]    ; clock      ; 5.583  ; 5.583  ; Rise       ; clock           ;
;  MemDataIn[21]    ; clock      ; 5.749  ; 5.749  ; Rise       ; clock           ;
;  MemDataIn[22]    ; clock      ; 6.005  ; 6.005  ; Rise       ; clock           ;
;  MemDataIn[23]    ; clock      ; 6.041  ; 6.041  ; Rise       ; clock           ;
;  MemDataIn[24]    ; clock      ; 6.026  ; 6.026  ; Rise       ; clock           ;
;  MemDataIn[25]    ; clock      ; 5.446  ; 5.446  ; Rise       ; clock           ;
;  MemDataIn[26]    ; clock      ; 5.683  ; 5.683  ; Rise       ; clock           ;
;  MemDataIn[27]    ; clock      ; 5.441  ; 5.441  ; Rise       ; clock           ;
;  MemDataIn[28]    ; clock      ; 5.592  ; 5.592  ; Rise       ; clock           ;
;  MemDataIn[29]    ; clock      ; 5.033  ; 5.033  ; Rise       ; clock           ;
;  MemDataIn[30]    ; clock      ; 5.346  ; 5.346  ; Rise       ; clock           ;
;  MemDataIn[31]    ; clock      ; 5.146  ; 5.146  ; Rise       ; clock           ;
; MemReadValue[*]   ; clock      ; 4.214  ; 4.214  ; Rise       ; clock           ;
;  MemReadValue[0]  ; clock      ; 5.098  ; 5.098  ; Rise       ; clock           ;
;  MemReadValue[1]  ; clock      ; 5.056  ; 5.056  ; Rise       ; clock           ;
;  MemReadValue[2]  ; clock      ; 4.761  ; 4.761  ; Rise       ; clock           ;
;  MemReadValue[3]  ; clock      ; 5.193  ; 5.193  ; Rise       ; clock           ;
;  MemReadValue[4]  ; clock      ; 5.042  ; 5.042  ; Rise       ; clock           ;
;  MemReadValue[5]  ; clock      ; 4.214  ; 4.214  ; Rise       ; clock           ;
;  MemReadValue[6]  ; clock      ; 4.361  ; 4.361  ; Rise       ; clock           ;
;  MemReadValue[7]  ; clock      ; 4.584  ; 4.584  ; Rise       ; clock           ;
;  MemReadValue[8]  ; clock      ; 4.887  ; 4.887  ; Rise       ; clock           ;
;  MemReadValue[9]  ; clock      ; 4.723  ; 4.723  ; Rise       ; clock           ;
;  MemReadValue[10] ; clock      ; 4.620  ; 4.620  ; Rise       ; clock           ;
;  MemReadValue[11] ; clock      ; 4.224  ; 4.224  ; Rise       ; clock           ;
;  MemReadValue[12] ; clock      ; 5.310  ; 5.310  ; Rise       ; clock           ;
;  MemReadValue[13] ; clock      ; 4.679  ; 4.679  ; Rise       ; clock           ;
;  MemReadValue[14] ; clock      ; 4.923  ; 4.923  ; Rise       ; clock           ;
;  MemReadValue[15] ; clock      ; 5.638  ; 5.638  ; Rise       ; clock           ;
;  MemReadValue[16] ; clock      ; 5.070  ; 5.070  ; Rise       ; clock           ;
;  MemReadValue[17] ; clock      ; 4.723  ; 4.723  ; Rise       ; clock           ;
;  MemReadValue[18] ; clock      ; 5.173  ; 5.173  ; Rise       ; clock           ;
;  MemReadValue[19] ; clock      ; 4.684  ; 4.684  ; Rise       ; clock           ;
;  MemReadValue[20] ; clock      ; 4.728  ; 4.728  ; Rise       ; clock           ;
;  MemReadValue[21] ; clock      ; 4.362  ; 4.362  ; Rise       ; clock           ;
;  MemReadValue[22] ; clock      ; 5.275  ; 5.275  ; Rise       ; clock           ;
;  MemReadValue[23] ; clock      ; 4.695  ; 4.695  ; Rise       ; clock           ;
;  MemReadValue[24] ; clock      ; 5.088  ; 5.088  ; Rise       ; clock           ;
;  MemReadValue[25] ; clock      ; 5.180  ; 5.180  ; Rise       ; clock           ;
;  MemReadValue[26] ; clock      ; 4.783  ; 4.783  ; Rise       ; clock           ;
;  MemReadValue[27] ; clock      ; 4.552  ; 4.552  ; Rise       ; clock           ;
;  MemReadValue[28] ; clock      ; 4.306  ; 4.306  ; Rise       ; clock           ;
;  MemReadValue[29] ; clock      ; 5.211  ; 5.211  ; Rise       ; clock           ;
;  MemReadValue[30] ; clock      ; 4.892  ; 4.892  ; Rise       ; clock           ;
;  MemReadValue[31] ; clock      ; 5.462  ; 5.462  ; Rise       ; clock           ;
; OrigPC            ; clock      ; 6.637  ; 6.637  ; Rise       ; clock           ;
; PCBranch[*]       ; clock      ; 4.691  ; 4.691  ; Rise       ; clock           ;
;  PCBranch[0]      ; clock      ; 4.947  ; 4.947  ; Rise       ; clock           ;
;  PCBranch[1]      ; clock      ; 4.691  ; 4.691  ; Rise       ; clock           ;
;  PCBranch[2]      ; clock      ; 6.436  ; 6.436  ; Rise       ; clock           ;
;  PCBranch[3]      ; clock      ; 5.976  ; 5.976  ; Rise       ; clock           ;
;  PCBranch[4]      ; clock      ; 6.108  ; 6.108  ; Rise       ; clock           ;
;  PCBranch[5]      ; clock      ; 6.809  ; 6.809  ; Rise       ; clock           ;
;  PCBranch[6]      ; clock      ; 5.511  ; 5.511  ; Rise       ; clock           ;
;  PCBranch[7]      ; clock      ; 4.901  ; 4.901  ; Rise       ; clock           ;
;  PCBranch[8]      ; clock      ; 5.636  ; 5.636  ; Rise       ; clock           ;
;  PCBranch[9]      ; clock      ; 5.078  ; 5.078  ; Rise       ; clock           ;
;  PCBranch[10]     ; clock      ; 5.281  ; 5.281  ; Rise       ; clock           ;
;  PCBranch[11]     ; clock      ; 6.154  ; 6.154  ; Rise       ; clock           ;
;  PCBranch[12]     ; clock      ; 5.307  ; 5.307  ; Rise       ; clock           ;
;  PCBranch[13]     ; clock      ; 5.254  ; 5.254  ; Rise       ; clock           ;
;  PCBranch[14]     ; clock      ; 5.330  ; 5.330  ; Rise       ; clock           ;
;  PCBranch[15]     ; clock      ; 5.559  ; 5.559  ; Rise       ; clock           ;
;  PCBranch[16]     ; clock      ; 5.417  ; 5.417  ; Rise       ; clock           ;
;  PCBranch[17]     ; clock      ; 5.180  ; 5.180  ; Rise       ; clock           ;
;  PCBranch[18]     ; clock      ; 5.254  ; 5.254  ; Rise       ; clock           ;
;  PCBranch[19]     ; clock      ; 5.206  ; 5.206  ; Rise       ; clock           ;
;  PCBranch[20]     ; clock      ; 5.371  ; 5.371  ; Rise       ; clock           ;
;  PCBranch[21]     ; clock      ; 5.263  ; 5.263  ; Rise       ; clock           ;
;  PCBranch[22]     ; clock      ; 5.034  ; 5.034  ; Rise       ; clock           ;
;  PCBranch[23]     ; clock      ; 5.106  ; 5.106  ; Rise       ; clock           ;
;  PCBranch[24]     ; clock      ; 5.451  ; 5.451  ; Rise       ; clock           ;
;  PCBranch[25]     ; clock      ; 5.182  ; 5.182  ; Rise       ; clock           ;
;  PCBranch[26]     ; clock      ; 5.420  ; 5.420  ; Rise       ; clock           ;
;  PCBranch[27]     ; clock      ; 5.632  ; 5.632  ; Rise       ; clock           ;
;  PCBranch[28]     ; clock      ; 6.160  ; 6.160  ; Rise       ; clock           ;
;  PCBranch[29]     ; clock      ; 6.038  ; 6.038  ; Rise       ; clock           ;
;  PCBranch[30]     ; clock      ; 5.894  ; 5.894  ; Rise       ; clock           ;
;  PCBranch[31]     ; clock      ; 5.795  ; 5.795  ; Rise       ; clock           ;
; Zero              ; clock      ; 6.396  ; 6.396  ; Rise       ; clock           ;
; adressMem[*]      ; clock      ; 5.793  ; 5.793  ; Rise       ; clock           ;
;  adressMem[0]     ; clock      ; 7.101  ; 7.101  ; Rise       ; clock           ;
;  adressMem[1]     ; clock      ; 7.365  ; 7.365  ; Rise       ; clock           ;
;  adressMem[2]     ; clock      ; 6.266  ; 6.266  ; Rise       ; clock           ;
;  adressMem[3]     ; clock      ; 6.488  ; 6.488  ; Rise       ; clock           ;
;  adressMem[4]     ; clock      ; 7.396  ; 7.396  ; Rise       ; clock           ;
;  adressMem[5]     ; clock      ; 6.614  ; 6.614  ; Rise       ; clock           ;
;  adressMem[6]     ; clock      ; 6.338  ; 6.338  ; Rise       ; clock           ;
;  adressMem[7]     ; clock      ; 5.793  ; 5.793  ; Rise       ; clock           ;
;  adressMem[8]     ; clock      ; 6.611  ; 6.611  ; Rise       ; clock           ;
;  adressMem[9]     ; clock      ; 7.067  ; 7.067  ; Rise       ; clock           ;
; atualPC[*]        ; clock      ; 4.711  ; 4.711  ; Rise       ; clock           ;
;  atualPC[0]       ; clock      ; 4.947  ; 4.947  ; Rise       ; clock           ;
;  atualPC[1]       ; clock      ; 4.711  ; 4.711  ; Rise       ; clock           ;
;  atualPC[2]       ; clock      ; 5.153  ; 5.153  ; Rise       ; clock           ;
;  atualPC[3]       ; clock      ; 5.910  ; 5.910  ; Rise       ; clock           ;
;  atualPC[4]       ; clock      ; 5.714  ; 5.714  ; Rise       ; clock           ;
;  atualPC[5]       ; clock      ; 5.441  ; 5.441  ; Rise       ; clock           ;
;  atualPC[6]       ; clock      ; 5.240  ; 5.240  ; Rise       ; clock           ;
;  atualPC[7]       ; clock      ; 6.074  ; 6.074  ; Rise       ; clock           ;
;  atualPC[8]       ; clock      ; 5.299  ; 5.299  ; Rise       ; clock           ;
;  atualPC[9]       ; clock      ; 5.642  ; 5.642  ; Rise       ; clock           ;
;  atualPC[10]      ; clock      ; 4.970  ; 4.970  ; Rise       ; clock           ;
;  atualPC[11]      ; clock      ; 5.393  ; 5.393  ; Rise       ; clock           ;
;  atualPC[12]      ; clock      ; 5.304  ; 5.304  ; Rise       ; clock           ;
;  atualPC[13]      ; clock      ; 4.997  ; 4.997  ; Rise       ; clock           ;
;  atualPC[14]      ; clock      ; 4.880  ; 4.880  ; Rise       ; clock           ;
;  atualPC[15]      ; clock      ; 5.038  ; 5.038  ; Rise       ; clock           ;
;  atualPC[16]      ; clock      ; 5.185  ; 5.185  ; Rise       ; clock           ;
;  atualPC[17]      ; clock      ; 5.640  ; 5.640  ; Rise       ; clock           ;
;  atualPC[18]      ; clock      ; 5.249  ; 5.249  ; Rise       ; clock           ;
;  atualPC[19]      ; clock      ; 5.203  ; 5.203  ; Rise       ; clock           ;
;  atualPC[20]      ; clock      ; 5.080  ; 5.080  ; Rise       ; clock           ;
;  atualPC[21]      ; clock      ; 5.476  ; 5.476  ; Rise       ; clock           ;
;  atualPC[22]      ; clock      ; 5.221  ; 5.221  ; Rise       ; clock           ;
;  atualPC[23]      ; clock      ; 5.276  ; 5.276  ; Rise       ; clock           ;
;  atualPC[24]      ; clock      ; 5.262  ; 5.262  ; Rise       ; clock           ;
;  atualPC[25]      ; clock      ; 5.398  ; 5.398  ; Rise       ; clock           ;
;  atualPC[26]      ; clock      ; 6.238  ; 6.238  ; Rise       ; clock           ;
;  atualPC[27]      ; clock      ; 5.694  ; 5.694  ; Rise       ; clock           ;
;  atualPC[28]      ; clock      ; 4.906  ; 4.906  ; Rise       ; clock           ;
;  atualPC[29]      ; clock      ; 4.943  ; 4.943  ; Rise       ; clock           ;
;  atualPC[30]      ; clock      ; 5.527  ; 5.527  ; Rise       ; clock           ;
;  atualPC[31]      ; clock      ; 4.821  ; 4.821  ; Rise       ; clock           ;
; atualPCA[*]       ; clock      ; 4.801  ; 4.801  ; Rise       ; clock           ;
;  atualPCA[0]      ; clock      ; 5.133  ; 5.133  ; Rise       ; clock           ;
;  atualPCA[1]      ; clock      ; 5.910  ; 5.910  ; Rise       ; clock           ;
;  atualPCA[2]      ; clock      ; 5.684  ; 5.684  ; Rise       ; clock           ;
;  atualPCA[3]      ; clock      ; 5.441  ; 5.441  ; Rise       ; clock           ;
;  atualPCA[4]      ; clock      ; 5.290  ; 5.290  ; Rise       ; clock           ;
;  atualPCA[5]      ; clock      ; 6.084  ; 6.084  ; Rise       ; clock           ;
;  atualPCA[6]      ; clock      ; 5.279  ; 5.279  ; Rise       ; clock           ;
;  atualPCA[7]      ; clock      ; 5.672  ; 5.672  ; Rise       ; clock           ;
;  atualPCA[8]      ; clock      ; 4.980  ; 4.980  ; Rise       ; clock           ;
;  atualPCA[9]      ; clock      ; 5.393  ; 5.393  ; Rise       ; clock           ;
;  atualPCA[10]     ; clock      ; 5.440  ; 5.440  ; Rise       ; clock           ;
;  atualPCA[11]     ; clock      ; 4.997  ; 4.997  ; Rise       ; clock           ;
;  atualPCA[12]     ; clock      ; 4.890  ; 4.890  ; Rise       ; clock           ;
;  atualPCA[13]     ; clock      ; 4.998  ; 4.998  ; Rise       ; clock           ;
;  atualPCA[14]     ; clock      ; 5.155  ; 5.155  ; Rise       ; clock           ;
;  atualPCA[15]     ; clock      ; 5.650  ; 5.650  ; Rise       ; clock           ;
;  atualPCA[16]     ; clock      ; 5.199  ; 5.199  ; Rise       ; clock           ;
;  atualPCA[17]     ; clock      ; 5.223  ; 5.223  ; Rise       ; clock           ;
;  atualPCA[18]     ; clock      ; 5.060  ; 5.060  ; Rise       ; clock           ;
;  atualPCA[19]     ; clock      ; 5.456  ; 5.456  ; Rise       ; clock           ;
;  atualPCA[20]     ; clock      ; 5.211  ; 5.211  ; Rise       ; clock           ;
;  atualPCA[21]     ; clock      ; 5.266  ; 5.266  ; Rise       ; clock           ;
;  atualPCA[22]     ; clock      ; 5.222  ; 5.222  ; Rise       ; clock           ;
;  atualPCA[23]     ; clock      ; 5.338  ; 5.338  ; Rise       ; clock           ;
;  atualPCA[24]     ; clock      ; 6.258  ; 6.258  ; Rise       ; clock           ;
;  atualPCA[25]     ; clock      ; 5.757  ; 5.757  ; Rise       ; clock           ;
;  atualPCA[26]     ; clock      ; 4.886  ; 4.886  ; Rise       ; clock           ;
;  atualPCA[27]     ; clock      ; 4.943  ; 4.943  ; Rise       ; clock           ;
;  atualPCA[28]     ; clock      ; 5.517  ; 5.517  ; Rise       ; clock           ;
;  atualPCA[29]     ; clock      ; 4.801  ; 4.801  ; Rise       ; clock           ;
; outALU[*]         ; clock      ; 5.813  ; 5.813  ; Rise       ; clock           ;
;  outALU[0]        ; clock      ; 6.686  ; 6.686  ; Rise       ; clock           ;
;  outALU[1]        ; clock      ; 6.683  ; 6.683  ; Rise       ; clock           ;
;  outALU[2]        ; clock      ; 7.101  ; 7.101  ; Rise       ; clock           ;
;  outALU[3]        ; clock      ; 7.365  ; 7.365  ; Rise       ; clock           ;
;  outALU[4]        ; clock      ; 6.266  ; 6.266  ; Rise       ; clock           ;
;  outALU[5]        ; clock      ; 6.528  ; 6.528  ; Rise       ; clock           ;
;  outALU[6]        ; clock      ; 7.396  ; 7.396  ; Rise       ; clock           ;
;  outALU[7]        ; clock      ; 6.614  ; 6.614  ; Rise       ; clock           ;
;  outALU[8]        ; clock      ; 6.348  ; 6.348  ; Rise       ; clock           ;
;  outALU[9]        ; clock      ; 5.813  ; 5.813  ; Rise       ; clock           ;
;  outALU[10]       ; clock      ; 6.611  ; 6.611  ; Rise       ; clock           ;
;  outALU[11]       ; clock      ; 7.037  ; 7.037  ; Rise       ; clock           ;
;  outALU[12]       ; clock      ; 6.417  ; 6.417  ; Rise       ; clock           ;
;  outALU[13]       ; clock      ; 6.202  ; 6.202  ; Rise       ; clock           ;
;  outALU[14]       ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
;  outALU[15]       ; clock      ; 7.147  ; 7.147  ; Rise       ; clock           ;
;  outALU[16]       ; clock      ; 6.698  ; 6.698  ; Rise       ; clock           ;
;  outALU[17]       ; clock      ; 6.200  ; 6.200  ; Rise       ; clock           ;
;  outALU[18]       ; clock      ; 7.711  ; 7.711  ; Rise       ; clock           ;
;  outALU[19]       ; clock      ; 6.548  ; 6.548  ; Rise       ; clock           ;
;  outALU[20]       ; clock      ; 6.073  ; 6.073  ; Rise       ; clock           ;
;  outALU[21]       ; clock      ; 6.097  ; 6.097  ; Rise       ; clock           ;
;  outALU[22]       ; clock      ; 6.985  ; 6.985  ; Rise       ; clock           ;
;  outALU[23]       ; clock      ; 6.109  ; 6.109  ; Rise       ; clock           ;
;  outALU[24]       ; clock      ; 6.594  ; 6.594  ; Rise       ; clock           ;
;  outALU[25]       ; clock      ; 6.916  ; 6.916  ; Rise       ; clock           ;
;  outALU[26]       ; clock      ; 6.825  ; 6.825  ; Rise       ; clock           ;
;  outALU[27]       ; clock      ; 7.103  ; 7.103  ; Rise       ; clock           ;
;  outALU[28]       ; clock      ; 6.655  ; 6.655  ; Rise       ; clock           ;
;  outALU[29]       ; clock      ; 6.470  ; 6.470  ; Rise       ; clock           ;
;  outALU[30]       ; clock      ; 6.213  ; 6.213  ; Rise       ; clock           ;
;  outALU[31]       ; clock      ; 6.837  ; 6.837  ; Rise       ; clock           ;
; proxPC[*]         ; clock      ; 4.388  ; 4.388  ; Rise       ; clock           ;
;  proxPC[0]        ; clock      ; 5.305  ; 5.305  ; Rise       ; clock           ;
;  proxPC[1]        ; clock      ; 5.581  ; 5.581  ; Rise       ; clock           ;
;  proxPC[2]        ; clock      ; 6.189  ; 6.189  ; Rise       ; clock           ;
;  proxPC[3]        ; clock      ; 4.388  ; 4.388  ; Rise       ; clock           ;
;  proxPC[4]        ; clock      ; 4.624  ; 4.624  ; Rise       ; clock           ;
;  proxPC[5]        ; clock      ; 6.066  ; 6.066  ; Rise       ; clock           ;
;  proxPC[6]        ; clock      ; 5.109  ; 5.109  ; Rise       ; clock           ;
;  proxPC[7]        ; clock      ; 5.091  ; 5.091  ; Rise       ; clock           ;
;  proxPC[8]        ; clock      ; 5.813  ; 5.813  ; Rise       ; clock           ;
;  proxPC[9]        ; clock      ; 4.699  ; 4.699  ; Rise       ; clock           ;
;  proxPC[10]       ; clock      ; 4.530  ; 4.530  ; Rise       ; clock           ;
;  proxPC[11]       ; clock      ; 4.965  ; 4.965  ; Rise       ; clock           ;
;  proxPC[12]       ; clock      ; 5.069  ; 5.069  ; Rise       ; clock           ;
;  proxPC[13]       ; clock      ; 4.952  ; 4.952  ; Rise       ; clock           ;
;  proxPC[14]       ; clock      ; 4.929  ; 4.929  ; Rise       ; clock           ;
;  proxPC[15]       ; clock      ; 4.984  ; 4.984  ; Rise       ; clock           ;
;  proxPC[16]       ; clock      ; 5.461  ; 5.461  ; Rise       ; clock           ;
;  proxPC[17]       ; clock      ; 4.487  ; 4.487  ; Rise       ; clock           ;
;  proxPC[18]       ; clock      ; 5.591  ; 5.591  ; Rise       ; clock           ;
;  proxPC[19]       ; clock      ; 5.135  ; 5.135  ; Rise       ; clock           ;
;  proxPC[20]       ; clock      ; 5.184  ; 5.184  ; Rise       ; clock           ;
;  proxPC[21]       ; clock      ; 5.223  ; 5.223  ; Rise       ; clock           ;
;  proxPC[22]       ; clock      ; 5.124  ; 5.124  ; Rise       ; clock           ;
;  proxPC[23]       ; clock      ; 5.185  ; 5.185  ; Rise       ; clock           ;
;  proxPC[24]       ; clock      ; 6.077  ; 6.077  ; Rise       ; clock           ;
;  proxPC[25]       ; clock      ; 5.493  ; 5.493  ; Rise       ; clock           ;
;  proxPC[26]       ; clock      ; 7.080  ; 7.080  ; Rise       ; clock           ;
;  proxPC[27]       ; clock      ; 6.258  ; 6.258  ; Rise       ; clock           ;
;  proxPC[28]       ; clock      ; 5.997  ; 5.997  ; Rise       ; clock           ;
;  proxPC[29]       ; clock      ; 6.855  ; 6.855  ; Rise       ; clock           ;
;  proxPC[30]       ; clock      ; 6.334  ; 6.334  ; Rise       ; clock           ;
;  proxPC[31]       ; clock      ; 5.863  ; 5.863  ; Rise       ; clock           ;
; writeData[*]      ; clock      ; 4.534  ; 4.534  ; Rise       ; clock           ;
;  writeData[0]     ; clock      ; 6.090  ; 6.090  ; Rise       ; clock           ;
;  writeData[1]     ; clock      ; 7.194  ; 7.194  ; Rise       ; clock           ;
;  writeData[2]     ; clock      ; 6.973  ; 6.973  ; Rise       ; clock           ;
;  writeData[3]     ; clock      ; 5.112  ; 5.112  ; Rise       ; clock           ;
;  writeData[4]     ; clock      ; 5.612  ; 5.612  ; Rise       ; clock           ;
;  writeData[5]     ; clock      ; 5.109  ; 5.109  ; Rise       ; clock           ;
;  writeData[6]     ; clock      ; 4.788  ; 4.788  ; Rise       ; clock           ;
;  writeData[7]     ; clock      ; 5.635  ; 5.635  ; Rise       ; clock           ;
;  writeData[8]     ; clock      ; 4.996  ; 4.996  ; Rise       ; clock           ;
;  writeData[9]     ; clock      ; 4.829  ; 4.829  ; Rise       ; clock           ;
;  writeData[10]    ; clock      ; 4.743  ; 4.743  ; Rise       ; clock           ;
;  writeData[11]    ; clock      ; 4.534  ; 4.534  ; Rise       ; clock           ;
;  writeData[12]    ; clock      ; 5.452  ; 5.452  ; Rise       ; clock           ;
;  writeData[13]    ; clock      ; 5.485  ; 5.485  ; Rise       ; clock           ;
;  writeData[14]    ; clock      ; 5.642  ; 5.642  ; Rise       ; clock           ;
;  writeData[15]    ; clock      ; 4.948  ; 4.948  ; Rise       ; clock           ;
;  writeData[16]    ; clock      ; 5.249  ; 5.249  ; Rise       ; clock           ;
;  writeData[17]    ; clock      ; 5.026  ; 5.026  ; Rise       ; clock           ;
;  writeData[18]    ; clock      ; 5.235  ; 5.235  ; Rise       ; clock           ;
;  writeData[19]    ; clock      ; 6.743  ; 6.743  ; Rise       ; clock           ;
;  writeData[20]    ; clock      ; 4.830  ; 4.830  ; Rise       ; clock           ;
;  writeData[21]    ; clock      ; 5.118  ; 5.118  ; Rise       ; clock           ;
;  writeData[22]    ; clock      ; 6.469  ; 6.469  ; Rise       ; clock           ;
;  writeData[23]    ; clock      ; 6.145  ; 6.145  ; Rise       ; clock           ;
;  writeData[24]    ; clock      ; 5.751  ; 5.751  ; Rise       ; clock           ;
;  writeData[25]    ; clock      ; 5.110  ; 5.110  ; Rise       ; clock           ;
;  writeData[26]    ; clock      ; 6.169  ; 6.169  ; Rise       ; clock           ;
;  writeData[27]    ; clock      ; 5.267  ; 5.267  ; Rise       ; clock           ;
;  writeData[28]    ; clock      ; 4.796  ; 4.796  ; Rise       ; clock           ;
;  writeData[29]    ; clock      ; 6.776  ; 6.776  ; Rise       ; clock           ;
;  writeData[30]    ; clock      ; 5.339  ; 5.339  ; Rise       ; clock           ;
;  writeData[31]    ; clock      ; 6.241  ; 6.241  ; Rise       ; clock           ;
; A[*]              ; clock2     ; 7.654  ; 7.654  ; Rise       ; clock2          ;
;  A[0]             ; clock2     ; 8.823  ; 8.823  ; Rise       ; clock2          ;
;  A[1]             ; clock2     ; 8.605  ; 8.605  ; Rise       ; clock2          ;
;  A[2]             ; clock2     ; 7.993  ; 7.993  ; Rise       ; clock2          ;
;  A[3]             ; clock2     ; 8.549  ; 8.549  ; Rise       ; clock2          ;
;  A[4]             ; clock2     ; 8.572  ; 8.572  ; Rise       ; clock2          ;
;  A[5]             ; clock2     ; 8.391  ; 8.391  ; Rise       ; clock2          ;
;  A[6]             ; clock2     ; 8.609  ; 8.609  ; Rise       ; clock2          ;
;  A[7]             ; clock2     ; 8.325  ; 8.325  ; Rise       ; clock2          ;
;  A[8]             ; clock2     ; 8.207  ; 8.207  ; Rise       ; clock2          ;
;  A[9]             ; clock2     ; 8.819  ; 8.819  ; Rise       ; clock2          ;
;  A[10]            ; clock2     ; 8.398  ; 8.398  ; Rise       ; clock2          ;
;  A[11]            ; clock2     ; 8.026  ; 8.026  ; Rise       ; clock2          ;
;  A[12]            ; clock2     ; 8.178  ; 8.178  ; Rise       ; clock2          ;
;  A[13]            ; clock2     ; 8.231  ; 8.231  ; Rise       ; clock2          ;
;  A[14]            ; clock2     ; 8.210  ; 8.210  ; Rise       ; clock2          ;
;  A[15]            ; clock2     ; 8.242  ; 8.242  ; Rise       ; clock2          ;
;  A[16]            ; clock2     ; 8.324  ; 8.324  ; Rise       ; clock2          ;
;  A[17]            ; clock2     ; 8.512  ; 8.512  ; Rise       ; clock2          ;
;  A[18]            ; clock2     ; 7.654  ; 7.654  ; Rise       ; clock2          ;
;  A[19]            ; clock2     ; 8.736  ; 8.736  ; Rise       ; clock2          ;
;  A[20]            ; clock2     ; 8.135  ; 8.135  ; Rise       ; clock2          ;
;  A[21]            ; clock2     ; 7.788  ; 7.788  ; Rise       ; clock2          ;
;  A[22]            ; clock2     ; 8.372  ; 8.372  ; Rise       ; clock2          ;
;  A[23]            ; clock2     ; 8.345  ; 8.345  ; Rise       ; clock2          ;
;  A[24]            ; clock2     ; 8.184  ; 8.184  ; Rise       ; clock2          ;
;  A[25]            ; clock2     ; 8.184  ; 8.184  ; Rise       ; clock2          ;
;  A[26]            ; clock2     ; 8.014  ; 8.014  ; Rise       ; clock2          ;
;  A[27]            ; clock2     ; 7.762  ; 7.762  ; Rise       ; clock2          ;
;  A[28]            ; clock2     ; 8.352  ; 8.352  ; Rise       ; clock2          ;
;  A[29]            ; clock2     ; 8.214  ; 8.214  ; Rise       ; clock2          ;
;  A[30]            ; clock2     ; 8.249  ; 8.249  ; Rise       ; clock2          ;
;  A[31]            ; clock2     ; 8.023  ; 8.023  ; Rise       ; clock2          ;
; B[*]              ; clock2     ; 7.349  ; 7.349  ; Rise       ; clock2          ;
;  B[0]             ; clock2     ; 8.229  ; 8.229  ; Rise       ; clock2          ;
;  B[1]             ; clock2     ; 7.857  ; 7.857  ; Rise       ; clock2          ;
;  B[2]             ; clock2     ; 7.919  ; 7.919  ; Rise       ; clock2          ;
;  B[3]             ; clock2     ; 8.669  ; 8.669  ; Rise       ; clock2          ;
;  B[4]             ; clock2     ; 8.481  ; 8.481  ; Rise       ; clock2          ;
;  B[5]             ; clock2     ; 8.026  ; 8.026  ; Rise       ; clock2          ;
;  B[6]             ; clock2     ; 8.475  ; 8.475  ; Rise       ; clock2          ;
;  B[7]             ; clock2     ; 7.686  ; 7.686  ; Rise       ; clock2          ;
;  B[8]             ; clock2     ; 7.848  ; 7.848  ; Rise       ; clock2          ;
;  B[9]             ; clock2     ; 7.723  ; 7.723  ; Rise       ; clock2          ;
;  B[10]            ; clock2     ; 8.111  ; 8.111  ; Rise       ; clock2          ;
;  B[11]            ; clock2     ; 7.906  ; 7.906  ; Rise       ; clock2          ;
;  B[12]            ; clock2     ; 8.740  ; 8.740  ; Rise       ; clock2          ;
;  B[13]            ; clock2     ; 8.272  ; 8.272  ; Rise       ; clock2          ;
;  B[14]            ; clock2     ; 8.632  ; 8.632  ; Rise       ; clock2          ;
;  B[15]            ; clock2     ; 8.293  ; 8.293  ; Rise       ; clock2          ;
;  B[16]            ; clock2     ; 7.754  ; 7.754  ; Rise       ; clock2          ;
;  B[17]            ; clock2     ; 8.172  ; 8.172  ; Rise       ; clock2          ;
;  B[18]            ; clock2     ; 7.984  ; 7.984  ; Rise       ; clock2          ;
;  B[19]            ; clock2     ; 8.625  ; 8.625  ; Rise       ; clock2          ;
;  B[20]            ; clock2     ; 8.400  ; 8.400  ; Rise       ; clock2          ;
;  B[21]            ; clock2     ; 8.509  ; 8.509  ; Rise       ; clock2          ;
;  B[22]            ; clock2     ; 8.837  ; 8.837  ; Rise       ; clock2          ;
;  B[23]            ; clock2     ; 8.870  ; 8.870  ; Rise       ; clock2          ;
;  B[24]            ; clock2     ; 7.349  ; 7.349  ; Rise       ; clock2          ;
;  B[25]            ; clock2     ; 7.853  ; 7.853  ; Rise       ; clock2          ;
;  B[26]            ; clock2     ; 8.540  ; 8.540  ; Rise       ; clock2          ;
;  B[27]            ; clock2     ; 7.917  ; 7.917  ; Rise       ; clock2          ;
;  B[28]            ; clock2     ; 8.099  ; 8.099  ; Rise       ; clock2          ;
;  B[29]            ; clock2     ; 8.371  ; 8.371  ; Rise       ; clock2          ;
;  B[30]            ; clock2     ; 8.025  ; 8.025  ; Rise       ; clock2          ;
;  B[31]            ; clock2     ; 7.928  ; 7.928  ; Rise       ; clock2          ;
; Branch[*]         ; clock2     ; 6.957  ; 6.957  ; Rise       ; clock2          ;
;  Branch[0]        ; clock2     ; 8.460  ; 8.460  ; Rise       ; clock2          ;
;  Branch[1]        ; clock2     ; 6.957  ; 6.957  ; Rise       ; clock2          ;
; ControlJump[*]    ; clock2     ; 7.005  ; 7.005  ; Rise       ; clock2          ;
;  ControlJump[0]   ; clock2     ; 7.005  ; 7.005  ; Rise       ; clock2          ;
;  ControlJump[1]   ; clock2     ; 7.299  ; 7.299  ; Rise       ; clock2          ;
; EscreveMem        ; clock2     ; 7.491  ; 7.491  ; Rise       ; clock2          ;
; EscreveReg        ; clock2     ; 7.273  ; 7.273  ; Rise       ; clock2          ;
; Instruction[*]    ; clock2     ; 6.181  ; 6.181  ; Rise       ; clock2          ;
;  Instruction[0]   ; clock2     ; 7.327  ; 7.327  ; Rise       ; clock2          ;
;  Instruction[1]   ; clock2     ; 6.692  ; 6.692  ; Rise       ; clock2          ;
;  Instruction[2]   ; clock2     ; 6.969  ; 6.969  ; Rise       ; clock2          ;
;  Instruction[3]   ; clock2     ; 6.885  ; 6.885  ; Rise       ; clock2          ;
;  Instruction[4]   ; clock2     ; 7.635  ; 7.635  ; Rise       ; clock2          ;
;  Instruction[5]   ; clock2     ; 8.090  ; 8.090  ; Rise       ; clock2          ;
;  Instruction[6]   ; clock2     ; 7.100  ; 7.100  ; Rise       ; clock2          ;
;  Instruction[7]   ; clock2     ; 7.034  ; 7.034  ; Rise       ; clock2          ;
;  Instruction[8]   ; clock2     ; 7.161  ; 7.161  ; Rise       ; clock2          ;
;  Instruction[9]   ; clock2     ; 7.325  ; 7.325  ; Rise       ; clock2          ;
;  Instruction[10]  ; clock2     ; 7.260  ; 7.260  ; Rise       ; clock2          ;
;  Instruction[11]  ; clock2     ; 6.382  ; 6.382  ; Rise       ; clock2          ;
;  Instruction[12]  ; clock2     ; 6.283  ; 6.283  ; Rise       ; clock2          ;
;  Instruction[13]  ; clock2     ; 7.116  ; 7.116  ; Rise       ; clock2          ;
;  Instruction[14]  ; clock2     ; 6.953  ; 6.953  ; Rise       ; clock2          ;
;  Instruction[15]  ; clock2     ; 6.706  ; 6.706  ; Rise       ; clock2          ;
;  Instruction[16]  ; clock2     ; 6.702  ; 6.702  ; Rise       ; clock2          ;
;  Instruction[17]  ; clock2     ; 6.181  ; 6.181  ; Rise       ; clock2          ;
;  Instruction[18]  ; clock2     ; 6.735  ; 6.735  ; Rise       ; clock2          ;
;  Instruction[19]  ; clock2     ; 7.050  ; 7.050  ; Rise       ; clock2          ;
;  Instruction[20]  ; clock2     ; 6.509  ; 6.509  ; Rise       ; clock2          ;
;  Instruction[21]  ; clock2     ; 6.612  ; 6.612  ; Rise       ; clock2          ;
;  Instruction[22]  ; clock2     ; 6.664  ; 6.664  ; Rise       ; clock2          ;
;  Instruction[23]  ; clock2     ; 6.757  ; 6.757  ; Rise       ; clock2          ;
;  Instruction[24]  ; clock2     ; 7.028  ; 7.028  ; Rise       ; clock2          ;
;  Instruction[25]  ; clock2     ; 6.799  ; 6.799  ; Rise       ; clock2          ;
;  Instruction[26]  ; clock2     ; 7.792  ; 7.792  ; Rise       ; clock2          ;
;  Instruction[27]  ; clock2     ; 6.519  ; 6.519  ; Rise       ; clock2          ;
;  Instruction[28]  ; clock2     ; 6.906  ; 6.906  ; Rise       ; clock2          ;
;  Instruction[29]  ; clock2     ; 6.587  ; 6.587  ; Rise       ; clock2          ;
;  Instruction[30]  ; clock2     ; 7.436  ; 7.436  ; Rise       ; clock2          ;
;  Instruction[31]  ; clock2     ; 6.966  ; 6.966  ; Rise       ; clock2          ;
; Jump              ; clock2     ; 7.471  ; 7.471  ; Rise       ; clock2          ;
; MemDataIn[*]      ; clock2     ; 7.227  ; 7.227  ; Rise       ; clock2          ;
;  MemDataIn[0]     ; clock2     ; 7.591  ; 7.591  ; Rise       ; clock2          ;
;  MemDataIn[1]     ; clock2     ; 8.162  ; 8.162  ; Rise       ; clock2          ;
;  MemDataIn[2]     ; clock2     ; 8.487  ; 8.487  ; Rise       ; clock2          ;
;  MemDataIn[3]     ; clock2     ; 7.599  ; 7.599  ; Rise       ; clock2          ;
;  MemDataIn[4]     ; clock2     ; 8.019  ; 8.019  ; Rise       ; clock2          ;
;  MemDataIn[5]     ; clock2     ; 7.905  ; 7.905  ; Rise       ; clock2          ;
;  MemDataIn[6]     ; clock2     ; 7.977  ; 7.977  ; Rise       ; clock2          ;
;  MemDataIn[7]     ; clock2     ; 7.788  ; 7.788  ; Rise       ; clock2          ;
;  MemDataIn[8]     ; clock2     ; 8.000  ; 8.000  ; Rise       ; clock2          ;
;  MemDataIn[9]     ; clock2     ; 7.844  ; 7.844  ; Rise       ; clock2          ;
;  MemDataIn[10]    ; clock2     ; 7.856  ; 7.856  ; Rise       ; clock2          ;
;  MemDataIn[11]    ; clock2     ; 8.446  ; 8.446  ; Rise       ; clock2          ;
;  MemDataIn[12]    ; clock2     ; 7.822  ; 7.822  ; Rise       ; clock2          ;
;  MemDataIn[13]    ; clock2     ; 7.614  ; 7.614  ; Rise       ; clock2          ;
;  MemDataIn[14]    ; clock2     ; 7.720  ; 7.720  ; Rise       ; clock2          ;
;  MemDataIn[15]    ; clock2     ; 8.173  ; 8.173  ; Rise       ; clock2          ;
;  MemDataIn[16]    ; clock2     ; 7.523  ; 7.523  ; Rise       ; clock2          ;
;  MemDataIn[17]    ; clock2     ; 7.808  ; 7.808  ; Rise       ; clock2          ;
;  MemDataIn[18]    ; clock2     ; 8.340  ; 8.340  ; Rise       ; clock2          ;
;  MemDataIn[19]    ; clock2     ; 8.119  ; 8.119  ; Rise       ; clock2          ;
;  MemDataIn[20]    ; clock2     ; 7.540  ; 7.540  ; Rise       ; clock2          ;
;  MemDataIn[21]    ; clock2     ; 7.617  ; 7.617  ; Rise       ; clock2          ;
;  MemDataIn[22]    ; clock2     ; 7.661  ; 7.661  ; Rise       ; clock2          ;
;  MemDataIn[23]    ; clock2     ; 7.913  ; 7.913  ; Rise       ; clock2          ;
;  MemDataIn[24]    ; clock2     ; 8.278  ; 8.278  ; Rise       ; clock2          ;
;  MemDataIn[25]    ; clock2     ; 7.869  ; 7.869  ; Rise       ; clock2          ;
;  MemDataIn[26]    ; clock2     ; 7.927  ; 7.927  ; Rise       ; clock2          ;
;  MemDataIn[27]    ; clock2     ; 7.549  ; 7.549  ; Rise       ; clock2          ;
;  MemDataIn[28]    ; clock2     ; 8.064  ; 8.064  ; Rise       ; clock2          ;
;  MemDataIn[29]    ; clock2     ; 7.232  ; 7.232  ; Rise       ; clock2          ;
;  MemDataIn[30]    ; clock2     ; 7.519  ; 7.519  ; Rise       ; clock2          ;
;  MemDataIn[31]    ; clock2     ; 7.227  ; 7.227  ; Rise       ; clock2          ;
; MemParaReg        ; clock2     ; 7.868  ; 7.868  ; Rise       ; clock2          ;
; OrigPC            ; clock2     ; 8.119  ; 8.119  ; Rise       ; clock2          ;
; PCBranch[*]       ; clock2     ; 6.941  ; 6.941  ; Rise       ; clock2          ;
;  PCBranch[2]      ; clock2     ; 8.854  ; 8.854  ; Rise       ; clock2          ;
;  PCBranch[3]      ; clock2     ; 7.826  ; 7.826  ; Rise       ; clock2          ;
;  PCBranch[4]      ; clock2     ; 7.955  ; 7.955  ; Rise       ; clock2          ;
;  PCBranch[5]      ; clock2     ; 9.038  ; 9.038  ; Rise       ; clock2          ;
;  PCBranch[6]      ; clock2     ; 8.850  ; 8.850  ; Rise       ; clock2          ;
;  PCBranch[7]      ; clock2     ; 7.695  ; 7.695  ; Rise       ; clock2          ;
;  PCBranch[8]      ; clock2     ; 7.264  ; 7.264  ; Rise       ; clock2          ;
;  PCBranch[9]      ; clock2     ; 7.240  ; 7.240  ; Rise       ; clock2          ;
;  PCBranch[10]     ; clock2     ; 7.168  ; 7.168  ; Rise       ; clock2          ;
;  PCBranch[11]     ; clock2     ; 8.208  ; 8.208  ; Rise       ; clock2          ;
;  PCBranch[12]     ; clock2     ; 7.768  ; 7.768  ; Rise       ; clock2          ;
;  PCBranch[13]     ; clock2     ; 7.699  ; 7.699  ; Rise       ; clock2          ;
;  PCBranch[14]     ; clock2     ; 7.570  ; 7.570  ; Rise       ; clock2          ;
;  PCBranch[15]     ; clock2     ; 7.865  ; 7.865  ; Rise       ; clock2          ;
;  PCBranch[16]     ; clock2     ; 7.624  ; 7.624  ; Rise       ; clock2          ;
;  PCBranch[17]     ; clock2     ; 8.226  ; 8.226  ; Rise       ; clock2          ;
;  PCBranch[18]     ; clock2     ; 7.061  ; 7.061  ; Rise       ; clock2          ;
;  PCBranch[19]     ; clock2     ; 7.059  ; 7.059  ; Rise       ; clock2          ;
;  PCBranch[20]     ; clock2     ; 8.014  ; 8.014  ; Rise       ; clock2          ;
;  PCBranch[21]     ; clock2     ; 7.381  ; 7.381  ; Rise       ; clock2          ;
;  PCBranch[22]     ; clock2     ; 7.285  ; 7.285  ; Rise       ; clock2          ;
;  PCBranch[23]     ; clock2     ; 7.140  ; 7.140  ; Rise       ; clock2          ;
;  PCBranch[24]     ; clock2     ; 7.531  ; 7.531  ; Rise       ; clock2          ;
;  PCBranch[25]     ; clock2     ; 7.115  ; 7.115  ; Rise       ; clock2          ;
;  PCBranch[26]     ; clock2     ; 6.941  ; 6.941  ; Rise       ; clock2          ;
;  PCBranch[27]     ; clock2     ; 7.317  ; 7.317  ; Rise       ; clock2          ;
;  PCBranch[28]     ; clock2     ; 7.703  ; 7.703  ; Rise       ; clock2          ;
;  PCBranch[29]     ; clock2     ; 7.336  ; 7.336  ; Rise       ; clock2          ;
;  PCBranch[30]     ; clock2     ; 7.278  ; 7.278  ; Rise       ; clock2          ;
;  PCBranch[31]     ; clock2     ; 7.461  ; 7.461  ; Rise       ; clock2          ;
; Zero              ; clock2     ; 8.209  ; 8.209  ; Rise       ; clock2          ;
; adressMem[*]      ; clock2     ; 8.160  ; 8.160  ; Rise       ; clock2          ;
;  adressMem[0]     ; clock2     ; 8.564  ; 8.564  ; Rise       ; clock2          ;
;  adressMem[1]     ; clock2     ; 8.662  ; 8.662  ; Rise       ; clock2          ;
;  adressMem[2]     ; clock2     ; 8.160  ; 8.160  ; Rise       ; clock2          ;
;  adressMem[3]     ; clock2     ; 8.309  ; 8.309  ; Rise       ; clock2          ;
;  adressMem[4]     ; clock2     ; 9.086  ; 9.086  ; Rise       ; clock2          ;
;  adressMem[5]     ; clock2     ; 8.513  ; 8.513  ; Rise       ; clock2          ;
;  adressMem[6]     ; clock2     ; 8.192  ; 8.192  ; Rise       ; clock2          ;
;  adressMem[7]     ; clock2     ; 8.388  ; 8.388  ; Rise       ; clock2          ;
;  adressMem[8]     ; clock2     ; 8.489  ; 8.489  ; Rise       ; clock2          ;
;  adressMem[9]     ; clock2     ; 9.078  ; 9.078  ; Rise       ; clock2          ;
; outALU[*]         ; clock2     ; 7.861  ; 7.861  ; Rise       ; clock2          ;
;  outALU[0]        ; clock2     ; 8.629  ; 8.629  ; Rise       ; clock2          ;
;  outALU[1]        ; clock2     ; 8.322  ; 8.322  ; Rise       ; clock2          ;
;  outALU[2]        ; clock2     ; 8.564  ; 8.564  ; Rise       ; clock2          ;
;  outALU[3]        ; clock2     ; 8.662  ; 8.662  ; Rise       ; clock2          ;
;  outALU[4]        ; clock2     ; 8.160  ; 8.160  ; Rise       ; clock2          ;
;  outALU[5]        ; clock2     ; 8.349  ; 8.349  ; Rise       ; clock2          ;
;  outALU[6]        ; clock2     ; 9.086  ; 9.086  ; Rise       ; clock2          ;
;  outALU[7]        ; clock2     ; 8.513  ; 8.513  ; Rise       ; clock2          ;
;  outALU[8]        ; clock2     ; 8.202  ; 8.202  ; Rise       ; clock2          ;
;  outALU[9]        ; clock2     ; 8.408  ; 8.408  ; Rise       ; clock2          ;
;  outALU[10]       ; clock2     ; 8.489  ; 8.489  ; Rise       ; clock2          ;
;  outALU[11]       ; clock2     ; 9.048  ; 9.048  ; Rise       ; clock2          ;
;  outALU[12]       ; clock2     ; 8.187  ; 8.187  ; Rise       ; clock2          ;
;  outALU[13]       ; clock2     ; 8.052  ; 8.052  ; Rise       ; clock2          ;
;  outALU[14]       ; clock2     ; 8.541  ; 8.541  ; Rise       ; clock2          ;
;  outALU[15]       ; clock2     ; 9.557  ; 9.557  ; Rise       ; clock2          ;
;  outALU[16]       ; clock2     ; 8.633  ; 8.633  ; Rise       ; clock2          ;
;  outALU[17]       ; clock2     ; 8.220  ; 8.220  ; Rise       ; clock2          ;
;  outALU[18]       ; clock2     ; 9.648  ; 9.648  ; Rise       ; clock2          ;
;  outALU[19]       ; clock2     ; 8.494  ; 8.494  ; Rise       ; clock2          ;
;  outALU[20]       ; clock2     ; 7.861  ; 7.861  ; Rise       ; clock2          ;
;  outALU[21]       ; clock2     ; 8.353  ; 8.353  ; Rise       ; clock2          ;
;  outALU[22]       ; clock2     ; 8.524  ; 8.524  ; Rise       ; clock2          ;
;  outALU[23]       ; clock2     ; 8.238  ; 8.238  ; Rise       ; clock2          ;
;  outALU[24]       ; clock2     ; 8.987  ; 8.987  ; Rise       ; clock2          ;
;  outALU[25]       ; clock2     ; 8.598  ; 8.598  ; Rise       ; clock2          ;
;  outALU[26]       ; clock2     ; 8.494  ; 8.494  ; Rise       ; clock2          ;
;  outALU[27]       ; clock2     ; 8.602  ; 8.602  ; Rise       ; clock2          ;
;  outALU[28]       ; clock2     ; 8.811  ; 8.811  ; Rise       ; clock2          ;
;  outALU[29]       ; clock2     ; 9.027  ; 9.027  ; Rise       ; clock2          ;
;  outALU[30]       ; clock2     ; 8.324  ; 8.324  ; Rise       ; clock2          ;
;  outALU[31]       ; clock2     ; 8.888  ; 8.888  ; Rise       ; clock2          ;
; proxPC[*]         ; clock2     ; 7.590  ; 7.590  ; Rise       ; clock2          ;
;  proxPC[0]        ; clock2     ; 8.320  ; 8.320  ; Rise       ; clock2          ;
;  proxPC[1]        ; clock2     ; 8.424  ; 8.424  ; Rise       ; clock2          ;
;  proxPC[2]        ; clock2     ; 8.474  ; 8.474  ; Rise       ; clock2          ;
;  proxPC[3]        ; clock2     ; 8.218  ; 8.218  ; Rise       ; clock2          ;
;  proxPC[4]        ; clock2     ; 8.454  ; 8.454  ; Rise       ; clock2          ;
;  proxPC[5]        ; clock2     ; 8.657  ; 8.657  ; Rise       ; clock2          ;
;  proxPC[6]        ; clock2     ; 8.937  ; 8.937  ; Rise       ; clock2          ;
;  proxPC[7]        ; clock2     ; 8.920  ; 8.920  ; Rise       ; clock2          ;
;  proxPC[8]        ; clock2     ; 9.027  ; 9.027  ; Rise       ; clock2          ;
;  proxPC[9]        ; clock2     ; 8.155  ; 8.155  ; Rise       ; clock2          ;
;  proxPC[10]       ; clock2     ; 8.257  ; 8.257  ; Rise       ; clock2          ;
;  proxPC[11]       ; clock2     ; 8.795  ; 8.795  ; Rise       ; clock2          ;
;  proxPC[12]       ; clock2     ; 8.922  ; 8.922  ; Rise       ; clock2          ;
;  proxPC[13]       ; clock2     ; 7.852  ; 7.852  ; Rise       ; clock2          ;
;  proxPC[14]       ; clock2     ; 7.652  ; 7.652  ; Rise       ; clock2          ;
;  proxPC[15]       ; clock2     ; 8.850  ; 8.850  ; Rise       ; clock2          ;
;  proxPC[16]       ; clock2     ; 8.149  ; 8.149  ; Rise       ; clock2          ;
;  proxPC[17]       ; clock2     ; 7.702  ; 7.702  ; Rise       ; clock2          ;
;  proxPC[18]       ; clock2     ; 7.852  ; 7.852  ; Rise       ; clock2          ;
;  proxPC[19]       ; clock2     ; 7.852  ; 7.852  ; Rise       ; clock2          ;
;  proxPC[20]       ; clock2     ; 7.666  ; 7.666  ; Rise       ; clock2          ;
;  proxPC[21]       ; clock2     ; 7.590  ; 7.590  ; Rise       ; clock2          ;
;  proxPC[22]       ; clock2     ; 7.646  ; 7.646  ; Rise       ; clock2          ;
;  proxPC[23]       ; clock2     ; 8.199  ; 8.199  ; Rise       ; clock2          ;
;  proxPC[24]       ; clock2     ; 8.688  ; 8.688  ; Rise       ; clock2          ;
;  proxPC[25]       ; clock2     ; 8.843  ; 8.843  ; Rise       ; clock2          ;
;  proxPC[26]       ; clock2     ; 8.073  ; 8.073  ; Rise       ; clock2          ;
;  proxPC[27]       ; clock2     ; 9.260  ; 9.260  ; Rise       ; clock2          ;
;  proxPC[28]       ; clock2     ; 8.323  ; 8.323  ; Rise       ; clock2          ;
;  proxPC[29]       ; clock2     ; 8.455  ; 8.455  ; Rise       ; clock2          ;
;  proxPC[30]       ; clock2     ; 8.268  ; 8.268  ; Rise       ; clock2          ;
;  proxPC[31]       ; clock2     ; 7.766  ; 7.766  ; Rise       ; clock2          ;
; writeData[*]      ; clock2     ; 8.232  ; 8.232  ; Rise       ; clock2          ;
;  writeData[0]     ; clock2     ; 9.194  ; 9.194  ; Rise       ; clock2          ;
;  writeData[1]     ; clock2     ; 9.171  ; 9.171  ; Rise       ; clock2          ;
;  writeData[2]     ; clock2     ; 9.852  ; 9.852  ; Rise       ; clock2          ;
;  writeData[3]     ; clock2     ; 8.691  ; 8.691  ; Rise       ; clock2          ;
;  writeData[4]     ; clock2     ; 9.322  ; 9.322  ; Rise       ; clock2          ;
;  writeData[5]     ; clock2     ; 8.831  ; 8.831  ; Rise       ; clock2          ;
;  writeData[6]     ; clock2     ; 8.703  ; 8.703  ; Rise       ; clock2          ;
;  writeData[7]     ; clock2     ; 9.110  ; 9.110  ; Rise       ; clock2          ;
;  writeData[8]     ; clock2     ; 8.964  ; 8.964  ; Rise       ; clock2          ;
;  writeData[9]     ; clock2     ; 8.943  ; 8.943  ; Rise       ; clock2          ;
;  writeData[10]    ; clock2     ; 8.809  ; 8.809  ; Rise       ; clock2          ;
;  writeData[11]    ; clock2     ; 8.647  ; 8.647  ; Rise       ; clock2          ;
;  writeData[12]    ; clock2     ; 8.232  ; 8.232  ; Rise       ; clock2          ;
;  writeData[13]    ; clock2     ; 8.474  ; 8.474  ; Rise       ; clock2          ;
;  writeData[14]    ; clock2     ; 8.939  ; 8.939  ; Rise       ; clock2          ;
;  writeData[15]    ; clock2     ; 8.274  ; 8.274  ; Rise       ; clock2          ;
;  writeData[16]    ; clock2     ; 8.672  ; 8.672  ; Rise       ; clock2          ;
;  writeData[17]    ; clock2     ; 8.877  ; 8.877  ; Rise       ; clock2          ;
;  writeData[18]    ; clock2     ; 9.201  ; 9.201  ; Rise       ; clock2          ;
;  writeData[19]    ; clock2     ; 10.263 ; 10.263 ; Rise       ; clock2          ;
;  writeData[20]    ; clock2     ; 8.714  ; 8.714  ; Rise       ; clock2          ;
;  writeData[21]    ; clock2     ; 8.918  ; 8.918  ; Rise       ; clock2          ;
;  writeData[22]    ; clock2     ; 10.437 ; 10.437 ; Rise       ; clock2          ;
;  writeData[23]    ; clock2     ; 9.392  ; 9.392  ; Rise       ; clock2          ;
;  writeData[24]    ; clock2     ; 8.603  ; 8.603  ; Rise       ; clock2          ;
;  writeData[25]    ; clock2     ; 8.766  ; 8.766  ; Rise       ; clock2          ;
;  writeData[26]    ; clock2     ; 9.501  ; 9.501  ; Rise       ; clock2          ;
;  writeData[27]    ; clock2     ; 8.709  ; 8.709  ; Rise       ; clock2          ;
;  writeData[28]    ; clock2     ; 8.334  ; 8.334  ; Rise       ; clock2          ;
;  writeData[29]    ; clock2     ; 9.761  ; 9.761  ; Rise       ; clock2          ;
;  writeData[30]    ; clock2     ; 9.093  ; 9.093  ; Rise       ; clock2          ;
;  writeData[31]    ; clock2     ; 9.681  ; 9.681  ; Rise       ; clock2          ;
; writeRegister[*]  ; clock2     ; 6.946  ; 6.946  ; Rise       ; clock2          ;
;  writeRegister[0] ; clock2     ; 7.607  ; 7.607  ; Rise       ; clock2          ;
;  writeRegister[1] ; clock2     ; 6.946  ; 6.946  ; Rise       ; clock2          ;
;  writeRegister[2] ; clock2     ; 7.495  ; 7.495  ; Rise       ; clock2          ;
;  writeRegister[3] ; clock2     ; 7.752  ; 7.752  ; Rise       ; clock2          ;
;  writeRegister[4] ; clock2     ; 7.472  ; 7.472  ; Rise       ; clock2          ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -140.579   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -140.579   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clock2          ; -0.597     ; 0.306 ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -54361.875 ; 0.0   ; 0.0      ; 0.0     ; -2054.44            ;
;  clock           ; -54333.519 ; 0.000 ; N/A      ; N/A     ; -1825.380           ;
;  clock2          ; -28.356    ; 0.000 ; N/A      ; N/A     ; -229.060            ;
+------------------+------------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; A[*]              ; clock      ; 20.070 ; 20.070 ; Rise       ; clock           ;
;  A[0]             ; clock      ; 19.239 ; 19.239 ; Rise       ; clock           ;
;  A[1]             ; clock      ; 18.942 ; 18.942 ; Rise       ; clock           ;
;  A[2]             ; clock      ; 18.347 ; 18.347 ; Rise       ; clock           ;
;  A[3]             ; clock      ; 19.013 ; 19.013 ; Rise       ; clock           ;
;  A[4]             ; clock      ; 20.070 ; 20.070 ; Rise       ; clock           ;
;  A[5]             ; clock      ; 17.739 ; 17.739 ; Rise       ; clock           ;
;  A[6]             ; clock      ; 15.727 ; 15.727 ; Rise       ; clock           ;
;  A[7]             ; clock      ; 16.598 ; 16.598 ; Rise       ; clock           ;
;  A[8]             ; clock      ; 15.900 ; 15.900 ; Rise       ; clock           ;
;  A[9]             ; clock      ; 17.811 ; 17.811 ; Rise       ; clock           ;
;  A[10]            ; clock      ; 17.045 ; 17.045 ; Rise       ; clock           ;
;  A[11]            ; clock      ; 15.919 ; 15.919 ; Rise       ; clock           ;
;  A[12]            ; clock      ; 14.981 ; 14.981 ; Rise       ; clock           ;
;  A[13]            ; clock      ; 18.810 ; 18.810 ; Rise       ; clock           ;
;  A[14]            ; clock      ; 17.834 ; 17.834 ; Rise       ; clock           ;
;  A[15]            ; clock      ; 16.153 ; 16.153 ; Rise       ; clock           ;
;  A[16]            ; clock      ; 15.094 ; 15.094 ; Rise       ; clock           ;
;  A[17]            ; clock      ; 17.538 ; 17.538 ; Rise       ; clock           ;
;  A[18]            ; clock      ; 15.936 ; 15.936 ; Rise       ; clock           ;
;  A[19]            ; clock      ; 19.674 ; 19.674 ; Rise       ; clock           ;
;  A[20]            ; clock      ; 17.181 ; 17.181 ; Rise       ; clock           ;
;  A[21]            ; clock      ; 13.869 ; 13.869 ; Rise       ; clock           ;
;  A[22]            ; clock      ; 17.623 ; 17.623 ; Rise       ; clock           ;
;  A[23]            ; clock      ; 16.476 ; 16.476 ; Rise       ; clock           ;
;  A[24]            ; clock      ; 15.377 ; 15.377 ; Rise       ; clock           ;
;  A[25]            ; clock      ; 15.235 ; 15.235 ; Rise       ; clock           ;
;  A[26]            ; clock      ; 15.788 ; 15.788 ; Rise       ; clock           ;
;  A[27]            ; clock      ; 14.892 ; 14.892 ; Rise       ; clock           ;
;  A[28]            ; clock      ; 16.986 ; 16.986 ; Rise       ; clock           ;
;  A[29]            ; clock      ; 16.286 ; 16.286 ; Rise       ; clock           ;
;  A[30]            ; clock      ; 17.473 ; 17.473 ; Rise       ; clock           ;
;  A[31]            ; clock      ; 16.128 ; 16.128 ; Rise       ; clock           ;
; B[*]              ; clock      ; 17.364 ; 17.364 ; Rise       ; clock           ;
;  B[0]             ; clock      ; 14.547 ; 14.547 ; Rise       ; clock           ;
;  B[1]             ; clock      ; 13.519 ; 13.519 ; Rise       ; clock           ;
;  B[2]             ; clock      ; 14.474 ; 14.474 ; Rise       ; clock           ;
;  B[3]             ; clock      ; 14.967 ; 14.967 ; Rise       ; clock           ;
;  B[4]             ; clock      ; 14.579 ; 14.579 ; Rise       ; clock           ;
;  B[5]             ; clock      ; 13.565 ; 13.565 ; Rise       ; clock           ;
;  B[6]             ; clock      ; 16.800 ; 16.800 ; Rise       ; clock           ;
;  B[7]             ; clock      ; 13.202 ; 13.202 ; Rise       ; clock           ;
;  B[8]             ; clock      ; 13.917 ; 13.917 ; Rise       ; clock           ;
;  B[9]             ; clock      ; 13.567 ; 13.567 ; Rise       ; clock           ;
;  B[10]            ; clock      ; 14.127 ; 14.127 ; Rise       ; clock           ;
;  B[11]            ; clock      ; 15.010 ; 15.010 ; Rise       ; clock           ;
;  B[12]            ; clock      ; 17.364 ; 17.364 ; Rise       ; clock           ;
;  B[13]            ; clock      ; 15.969 ; 15.969 ; Rise       ; clock           ;
;  B[14]            ; clock      ; 15.377 ; 15.377 ; Rise       ; clock           ;
;  B[15]            ; clock      ; 15.251 ; 15.251 ; Rise       ; clock           ;
;  B[16]            ; clock      ; 13.495 ; 13.495 ; Rise       ; clock           ;
;  B[17]            ; clock      ; 14.593 ; 14.593 ; Rise       ; clock           ;
;  B[18]            ; clock      ; 14.690 ; 14.690 ; Rise       ; clock           ;
;  B[19]            ; clock      ; 16.177 ; 16.177 ; Rise       ; clock           ;
;  B[20]            ; clock      ; 15.006 ; 15.006 ; Rise       ; clock           ;
;  B[21]            ; clock      ; 15.457 ; 15.457 ; Rise       ; clock           ;
;  B[22]            ; clock      ; 16.635 ; 16.635 ; Rise       ; clock           ;
;  B[23]            ; clock      ; 17.241 ; 17.241 ; Rise       ; clock           ;
;  B[24]            ; clock      ; 12.834 ; 12.834 ; Rise       ; clock           ;
;  B[25]            ; clock      ; 13.563 ; 13.563 ; Rise       ; clock           ;
;  B[26]            ; clock      ; 15.781 ; 15.781 ; Rise       ; clock           ;
;  B[27]            ; clock      ; 14.292 ; 14.292 ; Rise       ; clock           ;
;  B[28]            ; clock      ; 14.621 ; 14.621 ; Rise       ; clock           ;
;  B[29]            ; clock      ; 14.971 ; 14.971 ; Rise       ; clock           ;
;  B[30]            ; clock      ; 15.352 ; 15.352 ; Rise       ; clock           ;
;  B[31]            ; clock      ; 14.487 ; 14.487 ; Rise       ; clock           ;
; High[*]           ; clock      ; 10.601 ; 10.601 ; Rise       ; clock           ;
;  High[0]          ; clock      ; 9.311  ; 9.311  ; Rise       ; clock           ;
;  High[1]          ; clock      ; 9.534  ; 9.534  ; Rise       ; clock           ;
;  High[2]          ; clock      ; 8.472  ; 8.472  ; Rise       ; clock           ;
;  High[3]          ; clock      ; 9.703  ; 9.703  ; Rise       ; clock           ;
;  High[4]          ; clock      ; 9.843  ; 9.843  ; Rise       ; clock           ;
;  High[5]          ; clock      ; 9.411  ; 9.411  ; Rise       ; clock           ;
;  High[6]          ; clock      ; 8.846  ; 8.846  ; Rise       ; clock           ;
;  High[7]          ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  High[8]          ; clock      ; 8.771  ; 8.771  ; Rise       ; clock           ;
;  High[9]          ; clock      ; 7.705  ; 7.705  ; Rise       ; clock           ;
;  High[10]         ; clock      ; 10.601 ; 10.601 ; Rise       ; clock           ;
;  High[11]         ; clock      ; 8.975  ; 8.975  ; Rise       ; clock           ;
;  High[12]         ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  High[13]         ; clock      ; 9.465  ; 9.465  ; Rise       ; clock           ;
;  High[14]         ; clock      ; 9.445  ; 9.445  ; Rise       ; clock           ;
;  High[15]         ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  High[16]         ; clock      ; 8.237  ; 8.237  ; Rise       ; clock           ;
;  High[17]         ; clock      ; 8.430  ; 8.430  ; Rise       ; clock           ;
;  High[18]         ; clock      ; 9.965  ; 9.965  ; Rise       ; clock           ;
;  High[19]         ; clock      ; 8.699  ; 8.699  ; Rise       ; clock           ;
;  High[20]         ; clock      ; 9.529  ; 9.529  ; Rise       ; clock           ;
;  High[21]         ; clock      ; 8.724  ; 8.724  ; Rise       ; clock           ;
;  High[22]         ; clock      ; 9.407  ; 9.407  ; Rise       ; clock           ;
;  High[23]         ; clock      ; 9.706  ; 9.706  ; Rise       ; clock           ;
;  High[24]         ; clock      ; 10.597 ; 10.597 ; Rise       ; clock           ;
;  High[25]         ; clock      ; 8.639  ; 8.639  ; Rise       ; clock           ;
;  High[26]         ; clock      ; 9.456  ; 9.456  ; Rise       ; clock           ;
;  High[27]         ; clock      ; 9.564  ; 9.564  ; Rise       ; clock           ;
;  High[28]         ; clock      ; 9.753  ; 9.753  ; Rise       ; clock           ;
;  High[29]         ; clock      ; 8.805  ; 8.805  ; Rise       ; clock           ;
;  High[30]         ; clock      ; 8.002  ; 8.002  ; Rise       ; clock           ;
;  High[31]         ; clock      ; 9.042  ; 9.042  ; Rise       ; clock           ;
; Low[*]            ; clock      ; 10.516 ; 10.516 ; Rise       ; clock           ;
;  Low[0]           ; clock      ; 9.443  ; 9.443  ; Rise       ; clock           ;
;  Low[1]           ; clock      ; 9.083  ; 9.083  ; Rise       ; clock           ;
;  Low[2]           ; clock      ; 7.992  ; 7.992  ; Rise       ; clock           ;
;  Low[3]           ; clock      ; 8.463  ; 8.463  ; Rise       ; clock           ;
;  Low[4]           ; clock      ; 10.219 ; 10.219 ; Rise       ; clock           ;
;  Low[5]           ; clock      ; 9.711  ; 9.711  ; Rise       ; clock           ;
;  Low[6]           ; clock      ; 10.516 ; 10.516 ; Rise       ; clock           ;
;  Low[7]           ; clock      ; 9.609  ; 9.609  ; Rise       ; clock           ;
;  Low[8]           ; clock      ; 9.683  ; 9.683  ; Rise       ; clock           ;
;  Low[9]           ; clock      ; 9.391  ; 9.391  ; Rise       ; clock           ;
;  Low[10]          ; clock      ; 9.650  ; 9.650  ; Rise       ; clock           ;
;  Low[11]          ; clock      ; 9.254  ; 9.254  ; Rise       ; clock           ;
;  Low[12]          ; clock      ; 8.571  ; 8.571  ; Rise       ; clock           ;
;  Low[13]          ; clock      ; 9.721  ; 9.721  ; Rise       ; clock           ;
;  Low[14]          ; clock      ; 8.477  ; 8.477  ; Rise       ; clock           ;
;  Low[15]          ; clock      ; 10.063 ; 10.063 ; Rise       ; clock           ;
;  Low[16]          ; clock      ; 8.723  ; 8.723  ; Rise       ; clock           ;
;  Low[17]          ; clock      ; 10.410 ; 10.410 ; Rise       ; clock           ;
;  Low[18]          ; clock      ; 9.408  ; 9.408  ; Rise       ; clock           ;
;  Low[19]          ; clock      ; 9.238  ; 9.238  ; Rise       ; clock           ;
;  Low[20]          ; clock      ; 9.745  ; 9.745  ; Rise       ; clock           ;
;  Low[21]          ; clock      ; 8.330  ; 8.330  ; Rise       ; clock           ;
;  Low[22]          ; clock      ; 9.907  ; 9.907  ; Rise       ; clock           ;
;  Low[23]          ; clock      ; 9.302  ; 9.302  ; Rise       ; clock           ;
;  Low[24]          ; clock      ; 9.773  ; 9.773  ; Rise       ; clock           ;
;  Low[25]          ; clock      ; 9.413  ; 9.413  ; Rise       ; clock           ;
;  Low[26]          ; clock      ; 10.140 ; 10.140 ; Rise       ; clock           ;
;  Low[27]          ; clock      ; 10.491 ; 10.491 ; Rise       ; clock           ;
;  Low[28]          ; clock      ; 8.151  ; 8.151  ; Rise       ; clock           ;
;  Low[29]          ; clock      ; 9.846  ; 9.846  ; Rise       ; clock           ;
;  Low[30]          ; clock      ; 10.048 ; 10.048 ; Rise       ; clock           ;
;  Low[31]          ; clock      ; 9.107  ; 9.107  ; Rise       ; clock           ;
; MemDataIn[*]      ; clock      ; 15.915 ; 15.915 ; Rise       ; clock           ;
;  MemDataIn[0]     ; clock      ; 13.355 ; 13.355 ; Rise       ; clock           ;
;  MemDataIn[1]     ; clock      ; 13.800 ; 13.800 ; Rise       ; clock           ;
;  MemDataIn[2]     ; clock      ; 14.748 ; 14.748 ; Rise       ; clock           ;
;  MemDataIn[3]     ; clock      ; 12.351 ; 12.351 ; Rise       ; clock           ;
;  MemDataIn[4]     ; clock      ; 13.343 ; 13.343 ; Rise       ; clock           ;
;  MemDataIn[5]     ; clock      ; 13.152 ; 13.152 ; Rise       ; clock           ;
;  MemDataIn[6]     ; clock      ; 13.692 ; 13.692 ; Rise       ; clock           ;
;  MemDataIn[7]     ; clock      ; 13.399 ; 13.399 ; Rise       ; clock           ;
;  MemDataIn[8]     ; clock      ; 13.944 ; 13.944 ; Rise       ; clock           ;
;  MemDataIn[9]     ; clock      ; 13.958 ; 13.958 ; Rise       ; clock           ;
;  MemDataIn[10]    ; clock      ; 13.484 ; 13.484 ; Rise       ; clock           ;
;  MemDataIn[11]    ; clock      ; 15.915 ; 15.915 ; Rise       ; clock           ;
;  MemDataIn[12]    ; clock      ; 14.067 ; 14.067 ; Rise       ; clock           ;
;  MemDataIn[13]    ; clock      ; 13.841 ; 13.841 ; Rise       ; clock           ;
;  MemDataIn[14]    ; clock      ; 13.139 ; 13.139 ; Rise       ; clock           ;
;  MemDataIn[15]    ; clock      ; 14.891 ; 14.891 ; Rise       ; clock           ;
;  MemDataIn[16]    ; clock      ; 13.106 ; 13.106 ; Rise       ; clock           ;
;  MemDataIn[17]    ; clock      ; 13.805 ; 13.805 ; Rise       ; clock           ;
;  MemDataIn[18]    ; clock      ; 15.218 ; 15.218 ; Rise       ; clock           ;
;  MemDataIn[19]    ; clock      ; 15.037 ; 15.037 ; Rise       ; clock           ;
;  MemDataIn[20]    ; clock      ; 12.895 ; 12.895 ; Rise       ; clock           ;
;  MemDataIn[21]    ; clock      ; 13.632 ; 13.632 ; Rise       ; clock           ;
;  MemDataIn[22]    ; clock      ; 14.116 ; 14.116 ; Rise       ; clock           ;
;  MemDataIn[23]    ; clock      ; 14.535 ; 14.535 ; Rise       ; clock           ;
;  MemDataIn[24]    ; clock      ; 14.699 ; 14.699 ; Rise       ; clock           ;
;  MemDataIn[25]    ; clock      ; 13.848 ; 13.848 ; Rise       ; clock           ;
;  MemDataIn[26]    ; clock      ; 14.792 ; 14.792 ; Rise       ; clock           ;
;  MemDataIn[27]    ; clock      ; 13.627 ; 13.627 ; Rise       ; clock           ;
;  MemDataIn[28]    ; clock      ; 14.500 ; 14.500 ; Rise       ; clock           ;
;  MemDataIn[29]    ; clock      ; 12.479 ; 12.479 ; Rise       ; clock           ;
;  MemDataIn[30]    ; clock      ; 13.993 ; 13.993 ; Rise       ; clock           ;
;  MemDataIn[31]    ; clock      ; 13.010 ; 13.010 ; Rise       ; clock           ;
; MemReadValue[*]   ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  MemReadValue[0]  ; clock      ; 9.144  ; 9.144  ; Rise       ; clock           ;
;  MemReadValue[1]  ; clock      ; 8.996  ; 8.996  ; Rise       ; clock           ;
;  MemReadValue[2]  ; clock      ; 8.540  ; 8.540  ; Rise       ; clock           ;
;  MemReadValue[3]  ; clock      ; 9.459  ; 9.459  ; Rise       ; clock           ;
;  MemReadValue[4]  ; clock      ; 9.196  ; 9.196  ; Rise       ; clock           ;
;  MemReadValue[5]  ; clock      ; 7.506  ; 7.506  ; Rise       ; clock           ;
;  MemReadValue[6]  ; clock      ; 7.710  ; 7.710  ; Rise       ; clock           ;
;  MemReadValue[7]  ; clock      ; 8.126  ; 8.126  ; Rise       ; clock           ;
;  MemReadValue[8]  ; clock      ; 8.865  ; 8.865  ; Rise       ; clock           ;
;  MemReadValue[9]  ; clock      ; 8.754  ; 8.754  ; Rise       ; clock           ;
;  MemReadValue[10] ; clock      ; 8.499  ; 8.499  ; Rise       ; clock           ;
;  MemReadValue[11] ; clock      ; 7.529  ; 7.529  ; Rise       ; clock           ;
;  MemReadValue[12] ; clock      ; 9.766  ; 9.766  ; Rise       ; clock           ;
;  MemReadValue[13] ; clock      ; 8.341  ; 8.341  ; Rise       ; clock           ;
;  MemReadValue[14] ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  MemReadValue[15] ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  MemReadValue[16] ; clock      ; 9.347  ; 9.347  ; Rise       ; clock           ;
;  MemReadValue[17] ; clock      ; 8.465  ; 8.465  ; Rise       ; clock           ;
;  MemReadValue[18] ; clock      ; 9.483  ; 9.483  ; Rise       ; clock           ;
;  MemReadValue[19] ; clock      ; 8.685  ; 8.685  ; Rise       ; clock           ;
;  MemReadValue[20] ; clock      ; 8.548  ; 8.548  ; Rise       ; clock           ;
;  MemReadValue[21] ; clock      ; 7.844  ; 7.844  ; Rise       ; clock           ;
;  MemReadValue[22] ; clock      ; 9.505  ; 9.505  ; Rise       ; clock           ;
;  MemReadValue[23] ; clock      ; 8.507  ; 8.507  ; Rise       ; clock           ;
;  MemReadValue[24] ; clock      ; 9.263  ; 9.263  ; Rise       ; clock           ;
;  MemReadValue[25] ; clock      ; 9.493  ; 9.493  ; Rise       ; clock           ;
;  MemReadValue[26] ; clock      ; 8.495  ; 8.495  ; Rise       ; clock           ;
;  MemReadValue[27] ; clock      ; 8.173  ; 8.173  ; Rise       ; clock           ;
;  MemReadValue[28] ; clock      ; 7.619  ; 7.619  ; Rise       ; clock           ;
;  MemReadValue[29] ; clock      ; 9.423  ; 9.423  ; Rise       ; clock           ;
;  MemReadValue[30] ; clock      ; 9.074  ; 9.074  ; Rise       ; clock           ;
;  MemReadValue[31] ; clock      ; 10.151 ; 10.151 ; Rise       ; clock           ;
; OrigPC            ; clock      ; 62.182 ; 62.182 ; Rise       ; clock           ;
; PCBranch[*]       ; clock      ; 40.307 ; 40.307 ; Rise       ; clock           ;
;  PCBranch[0]      ; clock      ; 8.974  ; 8.974  ; Rise       ; clock           ;
;  PCBranch[1]      ; clock      ; 8.314  ; 8.314  ; Rise       ; clock           ;
;  PCBranch[2]      ; clock      ; 11.985 ; 11.985 ; Rise       ; clock           ;
;  PCBranch[3]      ; clock      ; 12.278 ; 12.278 ; Rise       ; clock           ;
;  PCBranch[4]      ; clock      ; 14.588 ; 14.588 ; Rise       ; clock           ;
;  PCBranch[5]      ; clock      ; 17.053 ; 17.053 ; Rise       ; clock           ;
;  PCBranch[6]      ; clock      ; 17.012 ; 17.012 ; Rise       ; clock           ;
;  PCBranch[7]      ; clock      ; 16.728 ; 16.728 ; Rise       ; clock           ;
;  PCBranch[8]      ; clock      ; 18.299 ; 18.299 ; Rise       ; clock           ;
;  PCBranch[9]      ; clock      ; 18.510 ; 18.510 ; Rise       ; clock           ;
;  PCBranch[10]     ; clock      ; 19.311 ; 19.311 ; Rise       ; clock           ;
;  PCBranch[11]     ; clock      ; 21.360 ; 21.360 ; Rise       ; clock           ;
;  PCBranch[12]     ; clock      ; 21.856 ; 21.856 ; Rise       ; clock           ;
;  PCBranch[13]     ; clock      ; 23.476 ; 23.476 ; Rise       ; clock           ;
;  PCBranch[14]     ; clock      ; 24.121 ; 24.121 ; Rise       ; clock           ;
;  PCBranch[15]     ; clock      ; 24.828 ; 24.828 ; Rise       ; clock           ;
;  PCBranch[16]     ; clock      ; 26.573 ; 26.573 ; Rise       ; clock           ;
;  PCBranch[17]     ; clock      ; 29.783 ; 29.783 ; Rise       ; clock           ;
;  PCBranch[18]     ; clock      ; 28.163 ; 28.163 ; Rise       ; clock           ;
;  PCBranch[19]     ; clock      ; 28.567 ; 28.567 ; Rise       ; clock           ;
;  PCBranch[20]     ; clock      ; 30.854 ; 30.854 ; Rise       ; clock           ;
;  PCBranch[21]     ; clock      ; 32.280 ; 32.280 ; Rise       ; clock           ;
;  PCBranch[22]     ; clock      ; 32.752 ; 32.752 ; Rise       ; clock           ;
;  PCBranch[23]     ; clock      ; 33.065 ; 33.065 ; Rise       ; clock           ;
;  PCBranch[24]     ; clock      ; 34.517 ; 34.517 ; Rise       ; clock           ;
;  PCBranch[25]     ; clock      ; 34.803 ; 34.803 ; Rise       ; clock           ;
;  PCBranch[26]     ; clock      ; 35.351 ; 35.351 ; Rise       ; clock           ;
;  PCBranch[27]     ; clock      ; 36.320 ; 36.320 ; Rise       ; clock           ;
;  PCBranch[28]     ; clock      ; 37.542 ; 37.542 ; Rise       ; clock           ;
;  PCBranch[29]     ; clock      ; 38.094 ; 38.094 ; Rise       ; clock           ;
;  PCBranch[30]     ; clock      ; 38.140 ; 38.140 ; Rise       ; clock           ;
;  PCBranch[31]     ; clock      ; 40.307 ; 40.307 ; Rise       ; clock           ;
; Zero              ; clock      ; 59.494 ; 59.494 ; Rise       ; clock           ;
; adressMem[*]      ; clock      ; 41.074 ; 41.074 ; Rise       ; clock           ;
;  adressMem[0]     ; clock      ; 41.074 ; 41.074 ; Rise       ; clock           ;
;  adressMem[1]     ; clock      ; 38.740 ; 38.740 ; Rise       ; clock           ;
;  adressMem[2]     ; clock      ; 39.120 ; 39.120 ; Rise       ; clock           ;
;  adressMem[3]     ; clock      ; 34.552 ; 34.552 ; Rise       ; clock           ;
;  adressMem[4]     ; clock      ; 28.779 ; 28.779 ; Rise       ; clock           ;
;  adressMem[5]     ; clock      ; 28.846 ; 28.846 ; Rise       ; clock           ;
;  adressMem[6]     ; clock      ; 28.367 ; 28.367 ; Rise       ; clock           ;
;  adressMem[7]     ; clock      ; 29.558 ; 29.558 ; Rise       ; clock           ;
;  adressMem[8]     ; clock      ; 32.356 ; 32.356 ; Rise       ; clock           ;
;  adressMem[9]     ; clock      ; 33.573 ; 33.573 ; Rise       ; clock           ;
; atualPC[*]        ; clock      ; 11.426 ; 11.426 ; Rise       ; clock           ;
;  atualPC[0]       ; clock      ; 8.974  ; 8.974  ; Rise       ; clock           ;
;  atualPC[1]       ; clock      ; 8.334  ; 8.334  ; Rise       ; clock           ;
;  atualPC[2]       ; clock      ; 9.216  ; 9.216  ; Rise       ; clock           ;
;  atualPC[3]       ; clock      ; 10.854 ; 10.854 ; Rise       ; clock           ;
;  atualPC[4]       ; clock      ; 10.349 ; 10.349 ; Rise       ; clock           ;
;  atualPC[5]       ; clock      ; 10.104 ; 10.104 ; Rise       ; clock           ;
;  atualPC[6]       ; clock      ; 9.604  ; 9.604  ; Rise       ; clock           ;
;  atualPC[7]       ; clock      ; 11.214 ; 11.214 ; Rise       ; clock           ;
;  atualPC[8]       ; clock      ; 9.506  ; 9.506  ; Rise       ; clock           ;
;  atualPC[9]       ; clock      ; 10.665 ; 10.665 ; Rise       ; clock           ;
;  atualPC[10]      ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
;  atualPC[11]      ; clock      ; 9.919  ; 9.919  ; Rise       ; clock           ;
;  atualPC[12]      ; clock      ; 9.773  ; 9.773  ; Rise       ; clock           ;
;  atualPC[13]      ; clock      ; 9.283  ; 9.283  ; Rise       ; clock           ;
;  atualPC[14]      ; clock      ; 8.991  ; 8.991  ; Rise       ; clock           ;
;  atualPC[15]      ; clock      ; 9.103  ; 9.103  ; Rise       ; clock           ;
;  atualPC[16]      ; clock      ; 9.193  ; 9.193  ; Rise       ; clock           ;
;  atualPC[17]      ; clock      ; 10.409 ; 10.409 ; Rise       ; clock           ;
;  atualPC[18]      ; clock      ; 9.579  ; 9.579  ; Rise       ; clock           ;
;  atualPC[19]      ; clock      ; 9.738  ; 9.738  ; Rise       ; clock           ;
;  atualPC[20]      ; clock      ; 9.167  ; 9.167  ; Rise       ; clock           ;
;  atualPC[21]      ; clock      ; 10.168 ; 10.168 ; Rise       ; clock           ;
;  atualPC[22]      ; clock      ; 9.581  ; 9.581  ; Rise       ; clock           ;
;  atualPC[23]      ; clock      ; 9.511  ; 9.511  ; Rise       ; clock           ;
;  atualPC[24]      ; clock      ; 9.835  ; 9.835  ; Rise       ; clock           ;
;  atualPC[25]      ; clock      ; 9.798  ; 9.798  ; Rise       ; clock           ;
;  atualPC[26]      ; clock      ; 11.426 ; 11.426 ; Rise       ; clock           ;
;  atualPC[27]      ; clock      ; 10.402 ; 10.402 ; Rise       ; clock           ;
;  atualPC[28]      ; clock      ; 8.810  ; 8.810  ; Rise       ; clock           ;
;  atualPC[29]      ; clock      ; 8.919  ; 8.919  ; Rise       ; clock           ;
;  atualPC[30]      ; clock      ; 10.332 ; 10.332 ; Rise       ; clock           ;
;  atualPC[31]      ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
; atualPCA[*]       ; clock      ; 11.446 ; 11.446 ; Rise       ; clock           ;
;  atualPCA[0]      ; clock      ; 9.196  ; 9.196  ; Rise       ; clock           ;
;  atualPCA[1]      ; clock      ; 10.854 ; 10.854 ; Rise       ; clock           ;
;  atualPCA[2]      ; clock      ; 10.319 ; 10.319 ; Rise       ; clock           ;
;  atualPCA[3]      ; clock      ; 10.104 ; 10.104 ; Rise       ; clock           ;
;  atualPCA[4]      ; clock      ; 9.654  ; 9.654  ; Rise       ; clock           ;
;  atualPCA[5]      ; clock      ; 11.224 ; 11.224 ; Rise       ; clock           ;
;  atualPCA[6]      ; clock      ; 9.486  ; 9.486  ; Rise       ; clock           ;
;  atualPCA[7]      ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  atualPCA[8]      ; clock      ; 9.018  ; 9.018  ; Rise       ; clock           ;
;  atualPCA[9]      ; clock      ; 9.919  ; 9.919  ; Rise       ; clock           ;
;  atualPCA[10]     ; clock      ; 10.065 ; 10.065 ; Rise       ; clock           ;
;  atualPCA[11]     ; clock      ; 9.283  ; 9.283  ; Rise       ; clock           ;
;  atualPCA[12]     ; clock      ; 9.001  ; 9.001  ; Rise       ; clock           ;
;  atualPCA[13]     ; clock      ; 9.063  ; 9.063  ; Rise       ; clock           ;
;  atualPCA[14]     ; clock      ; 9.163  ; 9.163  ; Rise       ; clock           ;
;  atualPCA[15]     ; clock      ; 10.419 ; 10.419 ; Rise       ; clock           ;
;  atualPCA[16]     ; clock      ; 9.529  ; 9.529  ; Rise       ; clock           ;
;  atualPCA[17]     ; clock      ; 9.758  ; 9.758  ; Rise       ; clock           ;
;  atualPCA[18]     ; clock      ; 9.147  ; 9.147  ; Rise       ; clock           ;
;  atualPCA[19]     ; clock      ; 10.148 ; 10.148 ; Rise       ; clock           ;
;  atualPCA[20]     ; clock      ; 9.571  ; 9.571  ; Rise       ; clock           ;
;  atualPCA[21]     ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  atualPCA[22]     ; clock      ; 9.795  ; 9.795  ; Rise       ; clock           ;
;  atualPCA[23]     ; clock      ; 9.738  ; 9.738  ; Rise       ; clock           ;
;  atualPCA[24]     ; clock      ; 11.446 ; 11.446 ; Rise       ; clock           ;
;  atualPCA[25]     ; clock      ; 10.623 ; 10.623 ; Rise       ; clock           ;
;  atualPCA[26]     ; clock      ; 8.790  ; 8.790  ; Rise       ; clock           ;
;  atualPCA[27]     ; clock      ; 8.919  ; 8.919  ; Rise       ; clock           ;
;  atualPCA[28]     ; clock      ; 10.322 ; 10.322 ; Rise       ; clock           ;
;  atualPCA[29]     ; clock      ; 8.522  ; 8.522  ; Rise       ; clock           ;
; outALU[*]         ; clock      ; 62.299 ; 62.299 ; Rise       ; clock           ;
;  outALU[0]        ; clock      ; 60.106 ; 60.106 ; Rise       ; clock           ;
;  outALU[1]        ; clock      ; 40.821 ; 40.821 ; Rise       ; clock           ;
;  outALU[2]        ; clock      ; 41.074 ; 41.074 ; Rise       ; clock           ;
;  outALU[3]        ; clock      ; 38.740 ; 38.740 ; Rise       ; clock           ;
;  outALU[4]        ; clock      ; 39.120 ; 39.120 ; Rise       ; clock           ;
;  outALU[5]        ; clock      ; 34.592 ; 34.592 ; Rise       ; clock           ;
;  outALU[6]        ; clock      ; 28.779 ; 28.779 ; Rise       ; clock           ;
;  outALU[7]        ; clock      ; 28.846 ; 28.846 ; Rise       ; clock           ;
;  outALU[8]        ; clock      ; 28.377 ; 28.377 ; Rise       ; clock           ;
;  outALU[9]        ; clock      ; 29.578 ; 29.578 ; Rise       ; clock           ;
;  outALU[10]       ; clock      ; 32.356 ; 32.356 ; Rise       ; clock           ;
;  outALU[11]       ; clock      ; 33.543 ; 33.543 ; Rise       ; clock           ;
;  outALU[12]       ; clock      ; 33.554 ; 33.554 ; Rise       ; clock           ;
;  outALU[13]       ; clock      ; 34.614 ; 34.614 ; Rise       ; clock           ;
;  outALU[14]       ; clock      ; 35.988 ; 35.988 ; Rise       ; clock           ;
;  outALU[15]       ; clock      ; 38.218 ; 38.218 ; Rise       ; clock           ;
;  outALU[16]       ; clock      ; 39.737 ; 39.737 ; Rise       ; clock           ;
;  outALU[17]       ; clock      ; 40.587 ; 40.587 ; Rise       ; clock           ;
;  outALU[18]       ; clock      ; 47.191 ; 47.191 ; Rise       ; clock           ;
;  outALU[19]       ; clock      ; 43.539 ; 43.539 ; Rise       ; clock           ;
;  outALU[20]       ; clock      ; 45.350 ; 45.350 ; Rise       ; clock           ;
;  outALU[21]       ; clock      ; 45.445 ; 45.445 ; Rise       ; clock           ;
;  outALU[22]       ; clock      ; 49.208 ; 49.208 ; Rise       ; clock           ;
;  outALU[23]       ; clock      ; 48.710 ; 48.710 ; Rise       ; clock           ;
;  outALU[24]       ; clock      ; 50.537 ; 50.537 ; Rise       ; clock           ;
;  outALU[25]       ; clock      ; 52.126 ; 52.126 ; Rise       ; clock           ;
;  outALU[26]       ; clock      ; 53.649 ; 53.649 ; Rise       ; clock           ;
;  outALU[27]       ; clock      ; 55.973 ; 55.973 ; Rise       ; clock           ;
;  outALU[28]       ; clock      ; 55.160 ; 55.160 ; Rise       ; clock           ;
;  outALU[29]       ; clock      ; 57.515 ; 57.515 ; Rise       ; clock           ;
;  outALU[30]       ; clock      ; 59.761 ; 59.761 ; Rise       ; clock           ;
;  outALU[31]       ; clock      ; 62.299 ; 62.299 ; Rise       ; clock           ;
; proxPC[*]         ; clock      ; 67.363 ; 67.363 ; Rise       ; clock           ;
;  proxPC[0]        ; clock      ; 19.818 ; 19.818 ; Rise       ; clock           ;
;  proxPC[1]        ; clock      ; 19.638 ; 19.638 ; Rise       ; clock           ;
;  proxPC[2]        ; clock      ; 65.083 ; 65.083 ; Rise       ; clock           ;
;  proxPC[3]        ; clock      ; 64.507 ; 64.507 ; Rise       ; clock           ;
;  proxPC[4]        ; clock      ; 64.993 ; 64.993 ; Rise       ; clock           ;
;  proxPC[5]        ; clock      ; 67.070 ; 67.070 ; Rise       ; clock           ;
;  proxPC[6]        ; clock      ; 65.845 ; 65.845 ; Rise       ; clock           ;
;  proxPC[7]        ; clock      ; 66.110 ; 66.110 ; Rise       ; clock           ;
;  proxPC[8]        ; clock      ; 67.363 ; 67.363 ; Rise       ; clock           ;
;  proxPC[9]        ; clock      ; 65.170 ; 65.170 ; Rise       ; clock           ;
;  proxPC[10]       ; clock      ; 64.658 ; 64.658 ; Rise       ; clock           ;
;  proxPC[11]       ; clock      ; 65.891 ; 65.891 ; Rise       ; clock           ;
;  proxPC[12]       ; clock      ; 65.975 ; 65.975 ; Rise       ; clock           ;
;  proxPC[13]       ; clock      ; 65.359 ; 65.359 ; Rise       ; clock           ;
;  proxPC[14]       ; clock      ; 65.153 ; 65.153 ; Rise       ; clock           ;
;  proxPC[15]       ; clock      ; 66.057 ; 66.057 ; Rise       ; clock           ;
;  proxPC[16]       ; clock      ; 65.993 ; 65.993 ; Rise       ; clock           ;
;  proxPC[17]       ; clock      ; 63.388 ; 63.388 ; Rise       ; clock           ;
;  proxPC[18]       ; clock      ; 66.153 ; 66.153 ; Rise       ; clock           ;
;  proxPC[19]       ; clock      ; 64.841 ; 64.841 ; Rise       ; clock           ;
;  proxPC[20]       ; clock      ; 65.109 ; 65.109 ; Rise       ; clock           ;
;  proxPC[21]       ; clock      ; 64.989 ; 64.989 ; Rise       ; clock           ;
;  proxPC[22]       ; clock      ; 65.348 ; 65.348 ; Rise       ; clock           ;
;  proxPC[23]       ; clock      ; 65.696 ; 65.696 ; Rise       ; clock           ;
;  proxPC[24]       ; clock      ; 66.995 ; 66.995 ; Rise       ; clock           ;
;  proxPC[25]       ; clock      ; 66.482 ; 66.482 ; Rise       ; clock           ;
;  proxPC[26]       ; clock      ; 65.664 ; 65.664 ; Rise       ; clock           ;
;  proxPC[27]       ; clock      ; 66.678 ; 66.678 ; Rise       ; clock           ;
;  proxPC[28]       ; clock      ; 67.037 ; 67.037 ; Rise       ; clock           ;
;  proxPC[29]       ; clock      ; 67.312 ; 67.312 ; Rise       ; clock           ;
;  proxPC[30]       ; clock      ; 66.772 ; 66.772 ; Rise       ; clock           ;
;  proxPC[31]       ; clock      ; 65.525 ; 65.525 ; Rise       ; clock           ;
; writeData[*]      ; clock      ; 64.609 ; 64.609 ; Rise       ; clock           ;
;  writeData[0]     ; clock      ; 61.843 ; 61.843 ; Rise       ; clock           ;
;  writeData[1]     ; clock      ; 43.795 ; 43.795 ; Rise       ; clock           ;
;  writeData[2]     ; clock      ; 44.361 ; 44.361 ; Rise       ; clock           ;
;  writeData[3]     ; clock      ; 39.152 ; 39.152 ; Rise       ; clock           ;
;  writeData[4]     ; clock      ; 41.762 ; 41.762 ; Rise       ; clock           ;
;  writeData[5]     ; clock      ; 37.089 ; 37.089 ; Rise       ; clock           ;
;  writeData[6]     ; clock      ; 28.769 ; 28.769 ; Rise       ; clock           ;
;  writeData[7]     ; clock      ; 30.664 ; 30.664 ; Rise       ; clock           ;
;  writeData[8]     ; clock      ; 30.182 ; 30.182 ; Rise       ; clock           ;
;  writeData[9]     ; clock      ; 31.163 ; 31.163 ; Rise       ; clock           ;
;  writeData[10]    ; clock      ; 33.199 ; 33.199 ; Rise       ; clock           ;
;  writeData[11]    ; clock      ; 33.384 ; 33.384 ; Rise       ; clock           ;
;  writeData[12]    ; clock      ; 34.135 ; 34.135 ; Rise       ; clock           ;
;  writeData[13]    ; clock      ; 35.280 ; 35.280 ; Rise       ; clock           ;
;  writeData[14]    ; clock      ; 36.986 ; 36.986 ; Rise       ; clock           ;
;  writeData[15]    ; clock      ; 36.390 ; 36.390 ; Rise       ; clock           ;
;  writeData[16]    ; clock      ; 39.980 ; 39.980 ; Rise       ; clock           ;
;  writeData[17]    ; clock      ; 42.044 ; 42.044 ; Rise       ; clock           ;
;  writeData[18]    ; clock      ; 46.594 ; 46.594 ; Rise       ; clock           ;
;  writeData[19]    ; clock      ; 47.872 ; 47.872 ; Rise       ; clock           ;
;  writeData[20]    ; clock      ; 47.334 ; 47.334 ; Rise       ; clock           ;
;  writeData[21]    ; clock      ; 46.860 ; 46.860 ; Rise       ; clock           ;
;  writeData[22]    ; clock      ; 53.568 ; 53.568 ; Rise       ; clock           ;
;  writeData[23]    ; clock      ; 51.560 ; 51.560 ; Rise       ; clock           ;
;  writeData[24]    ; clock      ; 51.006 ; 51.006 ; Rise       ; clock           ;
;  writeData[25]    ; clock      ; 53.035 ; 53.035 ; Rise       ; clock           ;
;  writeData[26]    ; clock      ; 55.985 ; 55.985 ; Rise       ; clock           ;
;  writeData[27]    ; clock      ; 56.486 ; 56.486 ; Rise       ; clock           ;
;  writeData[28]    ; clock      ; 55.643 ; 55.643 ; Rise       ; clock           ;
;  writeData[29]    ; clock      ; 59.442 ; 59.442 ; Rise       ; clock           ;
;  writeData[30]    ; clock      ; 61.742 ; 61.742 ; Rise       ; clock           ;
;  writeData[31]    ; clock      ; 64.609 ; 64.609 ; Rise       ; clock           ;
; A[*]              ; clock2     ; 23.345 ; 23.345 ; Rise       ; clock2          ;
;  A[0]             ; clock2     ; 22.878 ; 22.878 ; Rise       ; clock2          ;
;  A[1]             ; clock2     ; 22.021 ; 22.021 ; Rise       ; clock2          ;
;  A[2]             ; clock2     ; 21.967 ; 21.967 ; Rise       ; clock2          ;
;  A[3]             ; clock2     ; 22.578 ; 22.578 ; Rise       ; clock2          ;
;  A[4]             ; clock2     ; 23.345 ; 23.345 ; Rise       ; clock2          ;
;  A[5]             ; clock2     ; 20.958 ; 20.958 ; Rise       ; clock2          ;
;  A[6]             ; clock2     ; 19.543 ; 19.543 ; Rise       ; clock2          ;
;  A[7]             ; clock2     ; 20.429 ; 20.429 ; Rise       ; clock2          ;
;  A[8]             ; clock2     ; 19.750 ; 19.750 ; Rise       ; clock2          ;
;  A[9]             ; clock2     ; 22.247 ; 22.247 ; Rise       ; clock2          ;
;  A[10]            ; clock2     ; 20.933 ; 20.933 ; Rise       ; clock2          ;
;  A[11]            ; clock2     ; 19.941 ; 19.941 ; Rise       ; clock2          ;
;  A[12]            ; clock2     ; 18.907 ; 18.907 ; Rise       ; clock2          ;
;  A[13]            ; clock2     ; 22.317 ; 22.317 ; Rise       ; clock2          ;
;  A[14]            ; clock2     ; 21.286 ; 21.286 ; Rise       ; clock2          ;
;  A[15]            ; clock2     ; 18.885 ; 18.885 ; Rise       ; clock2          ;
;  A[16]            ; clock2     ; 19.170 ; 19.170 ; Rise       ; clock2          ;
;  A[17]            ; clock2     ; 21.600 ; 21.600 ; Rise       ; clock2          ;
;  A[18]            ; clock2     ; 19.972 ; 19.972 ; Rise       ; clock2          ;
;  A[19]            ; clock2     ; 22.967 ; 22.967 ; Rise       ; clock2          ;
;  A[20]            ; clock2     ; 20.895 ; 20.895 ; Rise       ; clock2          ;
;  A[21]            ; clock2     ; 17.767 ; 17.767 ; Rise       ; clock2          ;
;  A[22]            ; clock2     ; 21.381 ; 21.381 ; Rise       ; clock2          ;
;  A[23]            ; clock2     ; 20.384 ; 20.384 ; Rise       ; clock2          ;
;  A[24]            ; clock2     ; 18.778 ; 18.778 ; Rise       ; clock2          ;
;  A[25]            ; clock2     ; 18.466 ; 18.466 ; Rise       ; clock2          ;
;  A[26]            ; clock2     ; 18.595 ; 18.595 ; Rise       ; clock2          ;
;  A[27]            ; clock2     ; 18.328 ; 18.328 ; Rise       ; clock2          ;
;  A[28]            ; clock2     ; 20.359 ; 20.359 ; Rise       ; clock2          ;
;  A[29]            ; clock2     ; 19.664 ; 19.664 ; Rise       ; clock2          ;
;  A[30]            ; clock2     ; 20.724 ; 20.724 ; Rise       ; clock2          ;
;  A[31]            ; clock2     ; 18.982 ; 18.982 ; Rise       ; clock2          ;
; B[*]              ; clock2     ; 20.644 ; 20.644 ; Rise       ; clock2          ;
;  B[0]             ; clock2     ; 18.203 ; 18.203 ; Rise       ; clock2          ;
;  B[1]             ; clock2     ; 16.935 ; 16.935 ; Rise       ; clock2          ;
;  B[2]             ; clock2     ; 18.117 ; 18.117 ; Rise       ; clock2          ;
;  B[3]             ; clock2     ; 18.611 ; 18.611 ; Rise       ; clock2          ;
;  B[4]             ; clock2     ; 17.887 ; 17.887 ; Rise       ; clock2          ;
;  B[5]             ; clock2     ; 17.099 ; 17.099 ; Rise       ; clock2          ;
;  B[6]             ; clock2     ; 20.421 ; 20.421 ; Rise       ; clock2          ;
;  B[7]             ; clock2     ; 16.921 ; 16.921 ; Rise       ; clock2          ;
;  B[8]             ; clock2     ; 17.926 ; 17.926 ; Rise       ; clock2          ;
;  B[9]             ; clock2     ; 17.442 ; 17.442 ; Rise       ; clock2          ;
;  B[10]            ; clock2     ; 18.220 ; 18.220 ; Rise       ; clock2          ;
;  B[11]            ; clock2     ; 18.568 ; 18.568 ; Rise       ; clock2          ;
;  B[12]            ; clock2     ; 20.644 ; 20.644 ; Rise       ; clock2          ;
;  B[13]            ; clock2     ; 19.208 ; 19.208 ; Rise       ; clock2          ;
;  B[14]            ; clock2     ; 19.404 ; 19.404 ; Rise       ; clock2          ;
;  B[15]            ; clock2     ; 18.463 ; 18.463 ; Rise       ; clock2          ;
;  B[16]            ; clock2     ; 17.255 ; 17.255 ; Rise       ; clock2          ;
;  B[17]            ; clock2     ; 18.532 ; 18.532 ; Rise       ; clock2          ;
;  B[18]            ; clock2     ; 18.124 ; 18.124 ; Rise       ; clock2          ;
;  B[19]            ; clock2     ; 19.424 ; 19.424 ; Rise       ; clock2          ;
;  B[20]            ; clock2     ; 18.640 ; 18.640 ; Rise       ; clock2          ;
;  B[21]            ; clock2     ; 18.882 ; 18.882 ; Rise       ; clock2          ;
;  B[22]            ; clock2     ; 20.322 ; 20.322 ; Rise       ; clock2          ;
;  B[23]            ; clock2     ; 20.600 ; 20.600 ; Rise       ; clock2          ;
;  B[24]            ; clock2     ; 16.399 ; 16.399 ; Rise       ; clock2          ;
;  B[25]            ; clock2     ; 16.941 ; 16.941 ; Rise       ; clock2          ;
;  B[26]            ; clock2     ; 18.881 ; 18.881 ; Rise       ; clock2          ;
;  B[27]            ; clock2     ; 17.661 ; 17.661 ; Rise       ; clock2          ;
;  B[28]            ; clock2     ; 18.238 ; 18.238 ; Rise       ; clock2          ;
;  B[29]            ; clock2     ; 18.831 ; 18.831 ; Rise       ; clock2          ;
;  B[30]            ; clock2     ; 18.966 ; 18.966 ; Rise       ; clock2          ;
;  B[31]            ; clock2     ; 18.065 ; 18.065 ; Rise       ; clock2          ;
; Branch[*]         ; clock2     ; 16.736 ; 16.736 ; Rise       ; clock2          ;
;  Branch[0]        ; clock2     ; 16.736 ; 16.736 ; Rise       ; clock2          ;
;  Branch[1]        ; clock2     ; 13.096 ; 13.096 ; Rise       ; clock2          ;
; ControlJump[*]    ; clock2     ; 14.030 ; 14.030 ; Rise       ; clock2          ;
;  ControlJump[0]   ; clock2     ; 13.086 ; 13.086 ; Rise       ; clock2          ;
;  ControlJump[1]   ; clock2     ; 14.030 ; 14.030 ; Rise       ; clock2          ;
; EscreveMem        ; clock2     ; 14.329 ; 14.329 ; Rise       ; clock2          ;
; EscreveReg        ; clock2     ; 17.733 ; 17.733 ; Rise       ; clock2          ;
; Instruction[*]    ; clock2     ; 14.237 ; 14.237 ; Rise       ; clock2          ;
;  Instruction[0]   ; clock2     ; 12.942 ; 12.942 ; Rise       ; clock2          ;
;  Instruction[1]   ; clock2     ; 11.451 ; 11.451 ; Rise       ; clock2          ;
;  Instruction[2]   ; clock2     ; 12.218 ; 12.218 ; Rise       ; clock2          ;
;  Instruction[3]   ; clock2     ; 11.969 ; 11.969 ; Rise       ; clock2          ;
;  Instruction[4]   ; clock2     ; 13.615 ; 13.615 ; Rise       ; clock2          ;
;  Instruction[5]   ; clock2     ; 14.237 ; 14.237 ; Rise       ; clock2          ;
;  Instruction[6]   ; clock2     ; 12.448 ; 12.448 ; Rise       ; clock2          ;
;  Instruction[7]   ; clock2     ; 12.289 ; 12.289 ; Rise       ; clock2          ;
;  Instruction[8]   ; clock2     ; 12.598 ; 12.598 ; Rise       ; clock2          ;
;  Instruction[9]   ; clock2     ; 12.705 ; 12.705 ; Rise       ; clock2          ;
;  Instruction[10]  ; clock2     ; 12.751 ; 12.751 ; Rise       ; clock2          ;
;  Instruction[11]  ; clock2     ; 10.859 ; 10.859 ; Rise       ; clock2          ;
;  Instruction[12]  ; clock2     ; 10.812 ; 10.812 ; Rise       ; clock2          ;
;  Instruction[13]  ; clock2     ; 12.428 ; 12.428 ; Rise       ; clock2          ;
;  Instruction[14]  ; clock2     ; 12.229 ; 12.229 ; Rise       ; clock2          ;
;  Instruction[15]  ; clock2     ; 11.602 ; 11.602 ; Rise       ; clock2          ;
;  Instruction[16]  ; clock2     ; 11.624 ; 11.624 ; Rise       ; clock2          ;
;  Instruction[17]  ; clock2     ; 10.490 ; 10.490 ; Rise       ; clock2          ;
;  Instruction[18]  ; clock2     ; 11.717 ; 11.717 ; Rise       ; clock2          ;
;  Instruction[19]  ; clock2     ; 12.410 ; 12.410 ; Rise       ; clock2          ;
;  Instruction[20]  ; clock2     ; 11.272 ; 11.272 ; Rise       ; clock2          ;
;  Instruction[21]  ; clock2     ; 11.445 ; 11.445 ; Rise       ; clock2          ;
;  Instruction[22]  ; clock2     ; 11.533 ; 11.533 ; Rise       ; clock2          ;
;  Instruction[23]  ; clock2     ; 11.591 ; 11.591 ; Rise       ; clock2          ;
;  Instruction[24]  ; clock2     ; 12.319 ; 12.319 ; Rise       ; clock2          ;
;  Instruction[25]  ; clock2     ; 11.822 ; 11.822 ; Rise       ; clock2          ;
;  Instruction[26]  ; clock2     ; 13.759 ; 13.759 ; Rise       ; clock2          ;
;  Instruction[27]  ; clock2     ; 11.223 ; 11.223 ; Rise       ; clock2          ;
;  Instruction[28]  ; clock2     ; 11.902 ; 11.902 ; Rise       ; clock2          ;
;  Instruction[29]  ; clock2     ; 11.383 ; 11.383 ; Rise       ; clock2          ;
;  Instruction[30]  ; clock2     ; 13.004 ; 13.004 ; Rise       ; clock2          ;
;  Instruction[31]  ; clock2     ; 12.073 ; 12.073 ; Rise       ; clock2          ;
; Jump              ; clock2     ; 15.225 ; 15.225 ; Rise       ; clock2          ;
; MemDataIn[*]      ; clock2     ; 19.473 ; 19.473 ; Rise       ; clock2          ;
;  MemDataIn[0]     ; clock2     ; 17.011 ; 17.011 ; Rise       ; clock2          ;
;  MemDataIn[1]     ; clock2     ; 17.216 ; 17.216 ; Rise       ; clock2          ;
;  MemDataIn[2]     ; clock2     ; 18.391 ; 18.391 ; Rise       ; clock2          ;
;  MemDataIn[3]     ; clock2     ; 15.995 ; 15.995 ; Rise       ; clock2          ;
;  MemDataIn[4]     ; clock2     ; 16.651 ; 16.651 ; Rise       ; clock2          ;
;  MemDataIn[5]     ; clock2     ; 16.686 ; 16.686 ; Rise       ; clock2          ;
;  MemDataIn[6]     ; clock2     ; 17.313 ; 17.313 ; Rise       ; clock2          ;
;  MemDataIn[7]     ; clock2     ; 17.118 ; 17.118 ; Rise       ; clock2          ;
;  MemDataIn[8]     ; clock2     ; 17.211 ; 17.211 ; Rise       ; clock2          ;
;  MemDataIn[9]     ; clock2     ; 17.833 ; 17.833 ; Rise       ; clock2          ;
;  MemDataIn[10]    ; clock2     ; 17.577 ; 17.577 ; Rise       ; clock2          ;
;  MemDataIn[11]    ; clock2     ; 19.473 ; 19.473 ; Rise       ; clock2          ;
;  MemDataIn[12]    ; clock2     ; 17.347 ; 17.347 ; Rise       ; clock2          ;
;  MemDataIn[13]    ; clock2     ; 17.080 ; 17.080 ; Rise       ; clock2          ;
;  MemDataIn[14]    ; clock2     ; 17.166 ; 17.166 ; Rise       ; clock2          ;
;  MemDataIn[15]    ; clock2     ; 18.103 ; 18.103 ; Rise       ; clock2          ;
;  MemDataIn[16]    ; clock2     ; 16.687 ; 16.687 ; Rise       ; clock2          ;
;  MemDataIn[17]    ; clock2     ; 17.744 ; 17.744 ; Rise       ; clock2          ;
;  MemDataIn[18]    ; clock2     ; 18.652 ; 18.652 ; Rise       ; clock2          ;
;  MemDataIn[19]    ; clock2     ; 18.284 ; 18.284 ; Rise       ; clock2          ;
;  MemDataIn[20]    ; clock2     ; 16.529 ; 16.529 ; Rise       ; clock2          ;
;  MemDataIn[21]    ; clock2     ; 17.057 ; 17.057 ; Rise       ; clock2          ;
;  MemDataIn[22]    ; clock2     ; 17.803 ; 17.803 ; Rise       ; clock2          ;
;  MemDataIn[23]    ; clock2     ; 17.894 ; 17.894 ; Rise       ; clock2          ;
;  MemDataIn[24]    ; clock2     ; 18.264 ; 18.264 ; Rise       ; clock2          ;
;  MemDataIn[25]    ; clock2     ; 17.226 ; 17.226 ; Rise       ; clock2          ;
;  MemDataIn[26]    ; clock2     ; 17.892 ; 17.892 ; Rise       ; clock2          ;
;  MemDataIn[27]    ; clock2     ; 16.996 ; 16.996 ; Rise       ; clock2          ;
;  MemDataIn[28]    ; clock2     ; 18.117 ; 18.117 ; Rise       ; clock2          ;
;  MemDataIn[29]    ; clock2     ; 16.339 ; 16.339 ; Rise       ; clock2          ;
;  MemDataIn[30]    ; clock2     ; 17.607 ; 17.607 ; Rise       ; clock2          ;
;  MemDataIn[31]    ; clock2     ; 16.588 ; 16.588 ; Rise       ; clock2          ;
; MemParaReg        ; clock2     ; 16.391 ; 16.391 ; Rise       ; clock2          ;
; OrigPC            ; clock2     ; 65.821 ; 65.821 ; Rise       ; clock2          ;
; PCBranch[*]       ; clock2     ; 42.560 ; 42.560 ; Rise       ; clock2          ;
;  PCBranch[2]      ; clock2     ; 16.119 ; 16.119 ; Rise       ; clock2          ;
;  PCBranch[3]      ; clock2     ; 16.139 ; 16.139 ; Rise       ; clock2          ;
;  PCBranch[4]      ; clock2     ; 16.842 ; 16.842 ; Rise       ; clock2          ;
;  PCBranch[5]      ; clock2     ; 19.306 ; 19.306 ; Rise       ; clock2          ;
;  PCBranch[6]      ; clock2     ; 19.265 ; 19.265 ; Rise       ; clock2          ;
;  PCBranch[7]      ; clock2     ; 18.981 ; 18.981 ; Rise       ; clock2          ;
;  PCBranch[8]      ; clock2     ; 20.552 ; 20.552 ; Rise       ; clock2          ;
;  PCBranch[9]      ; clock2     ; 20.763 ; 20.763 ; Rise       ; clock2          ;
;  PCBranch[10]     ; clock2     ; 21.564 ; 21.564 ; Rise       ; clock2          ;
;  PCBranch[11]     ; clock2     ; 23.613 ; 23.613 ; Rise       ; clock2          ;
;  PCBranch[12]     ; clock2     ; 24.109 ; 24.109 ; Rise       ; clock2          ;
;  PCBranch[13]     ; clock2     ; 25.729 ; 25.729 ; Rise       ; clock2          ;
;  PCBranch[14]     ; clock2     ; 26.374 ; 26.374 ; Rise       ; clock2          ;
;  PCBranch[15]     ; clock2     ; 27.081 ; 27.081 ; Rise       ; clock2          ;
;  PCBranch[16]     ; clock2     ; 28.826 ; 28.826 ; Rise       ; clock2          ;
;  PCBranch[17]     ; clock2     ; 32.036 ; 32.036 ; Rise       ; clock2          ;
;  PCBranch[18]     ; clock2     ; 30.416 ; 30.416 ; Rise       ; clock2          ;
;  PCBranch[19]     ; clock2     ; 30.820 ; 30.820 ; Rise       ; clock2          ;
;  PCBranch[20]     ; clock2     ; 33.107 ; 33.107 ; Rise       ; clock2          ;
;  PCBranch[21]     ; clock2     ; 34.533 ; 34.533 ; Rise       ; clock2          ;
;  PCBranch[22]     ; clock2     ; 35.005 ; 35.005 ; Rise       ; clock2          ;
;  PCBranch[23]     ; clock2     ; 35.318 ; 35.318 ; Rise       ; clock2          ;
;  PCBranch[24]     ; clock2     ; 36.770 ; 36.770 ; Rise       ; clock2          ;
;  PCBranch[25]     ; clock2     ; 37.056 ; 37.056 ; Rise       ; clock2          ;
;  PCBranch[26]     ; clock2     ; 37.604 ; 37.604 ; Rise       ; clock2          ;
;  PCBranch[27]     ; clock2     ; 38.573 ; 38.573 ; Rise       ; clock2          ;
;  PCBranch[28]     ; clock2     ; 39.795 ; 39.795 ; Rise       ; clock2          ;
;  PCBranch[29]     ; clock2     ; 40.347 ; 40.347 ; Rise       ; clock2          ;
;  PCBranch[30]     ; clock2     ; 40.393 ; 40.393 ; Rise       ; clock2          ;
;  PCBranch[31]     ; clock2     ; 42.560 ; 42.560 ; Rise       ; clock2          ;
; Zero              ; clock2     ; 63.133 ; 63.133 ; Rise       ; clock2          ;
; adressMem[*]      ; clock2     ; 44.325 ; 44.325 ; Rise       ; clock2          ;
;  adressMem[0]     ; clock2     ; 44.325 ; 44.325 ; Rise       ; clock2          ;
;  adressMem[1]     ; clock2     ; 41.991 ; 41.991 ; Rise       ; clock2          ;
;  adressMem[2]     ; clock2     ; 42.371 ; 42.371 ; Rise       ; clock2          ;
;  adressMem[3]     ; clock2     ; 37.803 ; 37.803 ; Rise       ; clock2          ;
;  adressMem[4]     ; clock2     ; 32.418 ; 32.418 ; Rise       ; clock2          ;
;  adressMem[5]     ; clock2     ; 32.485 ; 32.485 ; Rise       ; clock2          ;
;  adressMem[6]     ; clock2     ; 32.006 ; 32.006 ; Rise       ; clock2          ;
;  adressMem[7]     ; clock2     ; 33.197 ; 33.197 ; Rise       ; clock2          ;
;  adressMem[8]     ; clock2     ; 35.995 ; 35.995 ; Rise       ; clock2          ;
;  adressMem[9]     ; clock2     ; 37.212 ; 37.212 ; Rise       ; clock2          ;
; outALU[*]         ; clock2     ; 65.938 ; 65.938 ; Rise       ; clock2          ;
;  outALU[0]        ; clock2     ; 63.745 ; 63.745 ; Rise       ; clock2          ;
;  outALU[1]        ; clock2     ; 44.072 ; 44.072 ; Rise       ; clock2          ;
;  outALU[2]        ; clock2     ; 44.325 ; 44.325 ; Rise       ; clock2          ;
;  outALU[3]        ; clock2     ; 41.991 ; 41.991 ; Rise       ; clock2          ;
;  outALU[4]        ; clock2     ; 42.371 ; 42.371 ; Rise       ; clock2          ;
;  outALU[5]        ; clock2     ; 37.843 ; 37.843 ; Rise       ; clock2          ;
;  outALU[6]        ; clock2     ; 32.418 ; 32.418 ; Rise       ; clock2          ;
;  outALU[7]        ; clock2     ; 32.485 ; 32.485 ; Rise       ; clock2          ;
;  outALU[8]        ; clock2     ; 32.016 ; 32.016 ; Rise       ; clock2          ;
;  outALU[9]        ; clock2     ; 33.217 ; 33.217 ; Rise       ; clock2          ;
;  outALU[10]       ; clock2     ; 35.995 ; 35.995 ; Rise       ; clock2          ;
;  outALU[11]       ; clock2     ; 37.182 ; 37.182 ; Rise       ; clock2          ;
;  outALU[12]       ; clock2     ; 37.193 ; 37.193 ; Rise       ; clock2          ;
;  outALU[13]       ; clock2     ; 38.253 ; 38.253 ; Rise       ; clock2          ;
;  outALU[14]       ; clock2     ; 39.627 ; 39.627 ; Rise       ; clock2          ;
;  outALU[15]       ; clock2     ; 41.857 ; 41.857 ; Rise       ; clock2          ;
;  outALU[16]       ; clock2     ; 43.376 ; 43.376 ; Rise       ; clock2          ;
;  outALU[17]       ; clock2     ; 44.226 ; 44.226 ; Rise       ; clock2          ;
;  outALU[18]       ; clock2     ; 50.830 ; 50.830 ; Rise       ; clock2          ;
;  outALU[19]       ; clock2     ; 47.178 ; 47.178 ; Rise       ; clock2          ;
;  outALU[20]       ; clock2     ; 48.989 ; 48.989 ; Rise       ; clock2          ;
;  outALU[21]       ; clock2     ; 49.084 ; 49.084 ; Rise       ; clock2          ;
;  outALU[22]       ; clock2     ; 52.847 ; 52.847 ; Rise       ; clock2          ;
;  outALU[23]       ; clock2     ; 52.349 ; 52.349 ; Rise       ; clock2          ;
;  outALU[24]       ; clock2     ; 54.176 ; 54.176 ; Rise       ; clock2          ;
;  outALU[25]       ; clock2     ; 55.765 ; 55.765 ; Rise       ; clock2          ;
;  outALU[26]       ; clock2     ; 57.288 ; 57.288 ; Rise       ; clock2          ;
;  outALU[27]       ; clock2     ; 59.612 ; 59.612 ; Rise       ; clock2          ;
;  outALU[28]       ; clock2     ; 58.799 ; 58.799 ; Rise       ; clock2          ;
;  outALU[29]       ; clock2     ; 61.154 ; 61.154 ; Rise       ; clock2          ;
;  outALU[30]       ; clock2     ; 63.400 ; 63.400 ; Rise       ; clock2          ;
;  outALU[31]       ; clock2     ; 65.938 ; 65.938 ; Rise       ; clock2          ;
; proxPC[*]         ; clock2     ; 71.002 ; 71.002 ; Rise       ; clock2          ;
;  proxPC[0]        ; clock2     ; 23.457 ; 23.457 ; Rise       ; clock2          ;
;  proxPC[1]        ; clock2     ; 22.717 ; 22.717 ; Rise       ; clock2          ;
;  proxPC[2]        ; clock2     ; 68.722 ; 68.722 ; Rise       ; clock2          ;
;  proxPC[3]        ; clock2     ; 68.146 ; 68.146 ; Rise       ; clock2          ;
;  proxPC[4]        ; clock2     ; 68.632 ; 68.632 ; Rise       ; clock2          ;
;  proxPC[5]        ; clock2     ; 70.709 ; 70.709 ; Rise       ; clock2          ;
;  proxPC[6]        ; clock2     ; 69.484 ; 69.484 ; Rise       ; clock2          ;
;  proxPC[7]        ; clock2     ; 69.749 ; 69.749 ; Rise       ; clock2          ;
;  proxPC[8]        ; clock2     ; 71.002 ; 71.002 ; Rise       ; clock2          ;
;  proxPC[9]        ; clock2     ; 68.809 ; 68.809 ; Rise       ; clock2          ;
;  proxPC[10]       ; clock2     ; 68.297 ; 68.297 ; Rise       ; clock2          ;
;  proxPC[11]       ; clock2     ; 69.530 ; 69.530 ; Rise       ; clock2          ;
;  proxPC[12]       ; clock2     ; 69.614 ; 69.614 ; Rise       ; clock2          ;
;  proxPC[13]       ; clock2     ; 68.998 ; 68.998 ; Rise       ; clock2          ;
;  proxPC[14]       ; clock2     ; 68.792 ; 68.792 ; Rise       ; clock2          ;
;  proxPC[15]       ; clock2     ; 69.696 ; 69.696 ; Rise       ; clock2          ;
;  proxPC[16]       ; clock2     ; 69.632 ; 69.632 ; Rise       ; clock2          ;
;  proxPC[17]       ; clock2     ; 67.027 ; 67.027 ; Rise       ; clock2          ;
;  proxPC[18]       ; clock2     ; 69.792 ; 69.792 ; Rise       ; clock2          ;
;  proxPC[19]       ; clock2     ; 68.480 ; 68.480 ; Rise       ; clock2          ;
;  proxPC[20]       ; clock2     ; 68.748 ; 68.748 ; Rise       ; clock2          ;
;  proxPC[21]       ; clock2     ; 68.628 ; 68.628 ; Rise       ; clock2          ;
;  proxPC[22]       ; clock2     ; 68.987 ; 68.987 ; Rise       ; clock2          ;
;  proxPC[23]       ; clock2     ; 69.335 ; 69.335 ; Rise       ; clock2          ;
;  proxPC[24]       ; clock2     ; 70.634 ; 70.634 ; Rise       ; clock2          ;
;  proxPC[25]       ; clock2     ; 70.121 ; 70.121 ; Rise       ; clock2          ;
;  proxPC[26]       ; clock2     ; 69.303 ; 69.303 ; Rise       ; clock2          ;
;  proxPC[27]       ; clock2     ; 70.317 ; 70.317 ; Rise       ; clock2          ;
;  proxPC[28]       ; clock2     ; 70.676 ; 70.676 ; Rise       ; clock2          ;
;  proxPC[29]       ; clock2     ; 70.951 ; 70.951 ; Rise       ; clock2          ;
;  proxPC[30]       ; clock2     ; 70.411 ; 70.411 ; Rise       ; clock2          ;
;  proxPC[31]       ; clock2     ; 69.164 ; 69.164 ; Rise       ; clock2          ;
; writeData[*]      ; clock2     ; 68.248 ; 68.248 ; Rise       ; clock2          ;
;  writeData[0]     ; clock2     ; 65.482 ; 65.482 ; Rise       ; clock2          ;
;  writeData[1]     ; clock2     ; 47.046 ; 47.046 ; Rise       ; clock2          ;
;  writeData[2]     ; clock2     ; 47.612 ; 47.612 ; Rise       ; clock2          ;
;  writeData[3]     ; clock2     ; 42.403 ; 42.403 ; Rise       ; clock2          ;
;  writeData[4]     ; clock2     ; 45.013 ; 45.013 ; Rise       ; clock2          ;
;  writeData[5]     ; clock2     ; 40.340 ; 40.340 ; Rise       ; clock2          ;
;  writeData[6]     ; clock2     ; 32.408 ; 32.408 ; Rise       ; clock2          ;
;  writeData[7]     ; clock2     ; 34.303 ; 34.303 ; Rise       ; clock2          ;
;  writeData[8]     ; clock2     ; 33.821 ; 33.821 ; Rise       ; clock2          ;
;  writeData[9]     ; clock2     ; 34.802 ; 34.802 ; Rise       ; clock2          ;
;  writeData[10]    ; clock2     ; 36.838 ; 36.838 ; Rise       ; clock2          ;
;  writeData[11]    ; clock2     ; 37.023 ; 37.023 ; Rise       ; clock2          ;
;  writeData[12]    ; clock2     ; 37.774 ; 37.774 ; Rise       ; clock2          ;
;  writeData[13]    ; clock2     ; 38.919 ; 38.919 ; Rise       ; clock2          ;
;  writeData[14]    ; clock2     ; 40.625 ; 40.625 ; Rise       ; clock2          ;
;  writeData[15]    ; clock2     ; 40.029 ; 40.029 ; Rise       ; clock2          ;
;  writeData[16]    ; clock2     ; 43.619 ; 43.619 ; Rise       ; clock2          ;
;  writeData[17]    ; clock2     ; 45.683 ; 45.683 ; Rise       ; clock2          ;
;  writeData[18]    ; clock2     ; 50.233 ; 50.233 ; Rise       ; clock2          ;
;  writeData[19]    ; clock2     ; 51.511 ; 51.511 ; Rise       ; clock2          ;
;  writeData[20]    ; clock2     ; 50.973 ; 50.973 ; Rise       ; clock2          ;
;  writeData[21]    ; clock2     ; 50.499 ; 50.499 ; Rise       ; clock2          ;
;  writeData[22]    ; clock2     ; 57.207 ; 57.207 ; Rise       ; clock2          ;
;  writeData[23]    ; clock2     ; 55.199 ; 55.199 ; Rise       ; clock2          ;
;  writeData[24]    ; clock2     ; 54.645 ; 54.645 ; Rise       ; clock2          ;
;  writeData[25]    ; clock2     ; 56.674 ; 56.674 ; Rise       ; clock2          ;
;  writeData[26]    ; clock2     ; 59.624 ; 59.624 ; Rise       ; clock2          ;
;  writeData[27]    ; clock2     ; 60.125 ; 60.125 ; Rise       ; clock2          ;
;  writeData[28]    ; clock2     ; 59.282 ; 59.282 ; Rise       ; clock2          ;
;  writeData[29]    ; clock2     ; 63.081 ; 63.081 ; Rise       ; clock2          ;
;  writeData[30]    ; clock2     ; 65.381 ; 65.381 ; Rise       ; clock2          ;
;  writeData[31]    ; clock2     ; 68.248 ; 68.248 ; Rise       ; clock2          ;
; writeRegister[*]  ; clock2     ; 17.695 ; 17.695 ; Rise       ; clock2          ;
;  writeRegister[0] ; clock2     ; 17.237 ; 17.237 ; Rise       ; clock2          ;
;  writeRegister[1] ; clock2     ; 17.512 ; 17.512 ; Rise       ; clock2          ;
;  writeRegister[2] ; clock2     ; 16.867 ; 16.867 ; Rise       ; clock2          ;
;  writeRegister[3] ; clock2     ; 17.185 ; 17.185 ; Rise       ; clock2          ;
;  writeRegister[4] ; clock2     ; 17.695 ; 17.695 ; Rise       ; clock2          ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; A[*]              ; clock      ; 5.024  ; 5.024  ; Rise       ; clock           ;
;  A[0]             ; clock      ; 5.128  ; 5.128  ; Rise       ; clock           ;
;  A[1]             ; clock      ; 5.165  ; 5.165  ; Rise       ; clock           ;
;  A[2]             ; clock      ; 5.890  ; 5.890  ; Rise       ; clock           ;
;  A[3]             ; clock      ; 6.134  ; 6.134  ; Rise       ; clock           ;
;  A[4]             ; clock      ; 6.512  ; 6.512  ; Rise       ; clock           ;
;  A[5]             ; clock      ; 6.299  ; 6.299  ; Rise       ; clock           ;
;  A[6]             ; clock      ; 5.702  ; 5.702  ; Rise       ; clock           ;
;  A[7]             ; clock      ; 5.747  ; 5.747  ; Rise       ; clock           ;
;  A[8]             ; clock      ; 5.595  ; 5.595  ; Rise       ; clock           ;
;  A[9]             ; clock      ; 5.516  ; 5.516  ; Rise       ; clock           ;
;  A[10]            ; clock      ; 5.823  ; 5.823  ; Rise       ; clock           ;
;  A[11]            ; clock      ; 5.507  ; 5.507  ; Rise       ; clock           ;
;  A[12]            ; clock      ; 5.294  ; 5.294  ; Rise       ; clock           ;
;  A[13]            ; clock      ; 5.024  ; 5.024  ; Rise       ; clock           ;
;  A[14]            ; clock      ; 5.116  ; 5.116  ; Rise       ; clock           ;
;  A[15]            ; clock      ; 5.610  ; 5.610  ; Rise       ; clock           ;
;  A[16]            ; clock      ; 5.458  ; 5.458  ; Rise       ; clock           ;
;  A[17]            ; clock      ; 5.463  ; 5.463  ; Rise       ; clock           ;
;  A[18]            ; clock      ; 5.040  ; 5.040  ; Rise       ; clock           ;
;  A[19]            ; clock      ; 6.102  ; 6.102  ; Rise       ; clock           ;
;  A[20]            ; clock      ; 5.326  ; 5.326  ; Rise       ; clock           ;
;  A[21]            ; clock      ; 5.722  ; 5.722  ; Rise       ; clock           ;
;  A[22]            ; clock      ; 6.345  ; 6.345  ; Rise       ; clock           ;
;  A[23]            ; clock      ; 5.928  ; 5.928  ; Rise       ; clock           ;
;  A[24]            ; clock      ; 5.463  ; 5.463  ; Rise       ; clock           ;
;  A[25]            ; clock      ; 5.986  ; 5.986  ; Rise       ; clock           ;
;  A[26]            ; clock      ; 5.635  ; 5.635  ; Rise       ; clock           ;
;  A[27]            ; clock      ; 5.351  ; 5.351  ; Rise       ; clock           ;
;  A[28]            ; clock      ; 6.065  ; 6.065  ; Rise       ; clock           ;
;  A[29]            ; clock      ; 5.665  ; 5.665  ; Rise       ; clock           ;
;  A[30]            ; clock      ; 6.038  ; 6.038  ; Rise       ; clock           ;
;  A[31]            ; clock      ; 5.447  ; 5.447  ; Rise       ; clock           ;
; B[*]              ; clock      ; 5.097  ; 5.097  ; Rise       ; clock           ;
;  B[0]             ; clock      ; 6.307  ; 6.307  ; Rise       ; clock           ;
;  B[1]             ; clock      ; 5.856  ; 5.856  ; Rise       ; clock           ;
;  B[2]             ; clock      ; 6.244  ; 6.244  ; Rise       ; clock           ;
;  B[3]             ; clock      ; 6.401  ; 6.401  ; Rise       ; clock           ;
;  B[4]             ; clock      ; 6.223  ; 6.223  ; Rise       ; clock           ;
;  B[5]             ; clock      ; 5.948  ; 5.948  ; Rise       ; clock           ;
;  B[6]             ; clock      ; 7.121  ; 7.121  ; Rise       ; clock           ;
;  B[7]             ; clock      ; 5.585  ; 5.585  ; Rise       ; clock           ;
;  B[8]             ; clock      ; 5.679  ; 5.679  ; Rise       ; clock           ;
;  B[9]             ; clock      ; 5.722  ; 5.722  ; Rise       ; clock           ;
;  B[10]            ; clock      ; 5.859  ; 5.859  ; Rise       ; clock           ;
;  B[11]            ; clock      ; 5.819  ; 5.819  ; Rise       ; clock           ;
;  B[12]            ; clock      ; 7.265  ; 7.265  ; Rise       ; clock           ;
;  B[13]            ; clock      ; 6.638  ; 6.638  ; Rise       ; clock           ;
;  B[14]            ; clock      ; 6.518  ; 6.518  ; Rise       ; clock           ;
;  B[15]            ; clock      ; 6.404  ; 6.404  ; Rise       ; clock           ;
;  B[16]            ; clock      ; 5.703  ; 5.703  ; Rise       ; clock           ;
;  B[17]            ; clock      ; 6.120  ; 6.120  ; Rise       ; clock           ;
;  B[18]            ; clock      ; 5.757  ; 5.757  ; Rise       ; clock           ;
;  B[19]            ; clock      ; 6.810  ; 6.810  ; Rise       ; clock           ;
;  B[20]            ; clock      ; 6.443  ; 6.443  ; Rise       ; clock           ;
;  B[21]            ; clock      ; 6.641  ; 6.641  ; Rise       ; clock           ;
;  B[22]            ; clock      ; 7.181  ; 7.181  ; Rise       ; clock           ;
;  B[23]            ; clock      ; 7.303  ; 7.303  ; Rise       ; clock           ;
;  B[24]            ; clock      ; 5.097  ; 5.097  ; Rise       ; clock           ;
;  B[25]            ; clock      ; 5.430  ; 5.430  ; Rise       ; clock           ;
;  B[26]            ; clock      ; 6.296  ; 6.296  ; Rise       ; clock           ;
;  B[27]            ; clock      ; 5.809  ; 5.809  ; Rise       ; clock           ;
;  B[28]            ; clock      ; 5.627  ; 5.627  ; Rise       ; clock           ;
;  B[29]            ; clock      ; 6.172  ; 6.172  ; Rise       ; clock           ;
;  B[30]            ; clock      ; 5.852  ; 5.852  ; Rise       ; clock           ;
;  B[31]            ; clock      ; 5.847  ; 5.847  ; Rise       ; clock           ;
; High[*]           ; clock      ; 4.325  ; 4.325  ; Rise       ; clock           ;
;  High[0]          ; clock      ; 5.109  ; 5.109  ; Rise       ; clock           ;
;  High[1]          ; clock      ; 5.166  ; 5.166  ; Rise       ; clock           ;
;  High[2]          ; clock      ; 4.680  ; 4.680  ; Rise       ; clock           ;
;  High[3]          ; clock      ; 5.440  ; 5.440  ; Rise       ; clock           ;
;  High[4]          ; clock      ; 5.331  ; 5.331  ; Rise       ; clock           ;
;  High[5]          ; clock      ; 5.039  ; 5.039  ; Rise       ; clock           ;
;  High[6]          ; clock      ; 4.791  ; 4.791  ; Rise       ; clock           ;
;  High[7]          ; clock      ; 5.206  ; 5.206  ; Rise       ; clock           ;
;  High[8]          ; clock      ; 4.869  ; 4.869  ; Rise       ; clock           ;
;  High[9]          ; clock      ; 4.325  ; 4.325  ; Rise       ; clock           ;
;  High[10]         ; clock      ; 5.767  ; 5.767  ; Rise       ; clock           ;
;  High[11]         ; clock      ; 4.886  ; 4.886  ; Rise       ; clock           ;
;  High[12]         ; clock      ; 4.845  ; 4.845  ; Rise       ; clock           ;
;  High[13]         ; clock      ; 5.121  ; 5.121  ; Rise       ; clock           ;
;  High[14]         ; clock      ; 5.150  ; 5.150  ; Rise       ; clock           ;
;  High[15]         ; clock      ; 4.439  ; 4.439  ; Rise       ; clock           ;
;  High[16]         ; clock      ; 4.556  ; 4.556  ; Rise       ; clock           ;
;  High[17]         ; clock      ; 4.627  ; 4.627  ; Rise       ; clock           ;
;  High[18]         ; clock      ; 5.424  ; 5.424  ; Rise       ; clock           ;
;  High[19]         ; clock      ; 4.840  ; 4.840  ; Rise       ; clock           ;
;  High[20]         ; clock      ; 5.215  ; 5.215  ; Rise       ; clock           ;
;  High[21]         ; clock      ; 4.869  ; 4.869  ; Rise       ; clock           ;
;  High[22]         ; clock      ; 5.145  ; 5.145  ; Rise       ; clock           ;
;  High[23]         ; clock      ; 5.267  ; 5.267  ; Rise       ; clock           ;
;  High[24]         ; clock      ; 5.726  ; 5.726  ; Rise       ; clock           ;
;  High[25]         ; clock      ; 4.865  ; 4.865  ; Rise       ; clock           ;
;  High[26]         ; clock      ; 5.201  ; 5.201  ; Rise       ; clock           ;
;  High[27]         ; clock      ; 5.244  ; 5.244  ; Rise       ; clock           ;
;  High[28]         ; clock      ; 5.246  ; 5.246  ; Rise       ; clock           ;
;  High[29]         ; clock      ; 4.761  ; 4.761  ; Rise       ; clock           ;
;  High[30]         ; clock      ; 4.478  ; 4.478  ; Rise       ; clock           ;
;  High[31]         ; clock      ; 4.977  ; 4.977  ; Rise       ; clock           ;
; Low[*]            ; clock      ; 4.460  ; 4.460  ; Rise       ; clock           ;
;  Low[0]           ; clock      ; 5.215  ; 5.215  ; Rise       ; clock           ;
;  Low[1]           ; clock      ; 4.960  ; 4.960  ; Rise       ; clock           ;
;  Low[2]           ; clock      ; 4.460  ; 4.460  ; Rise       ; clock           ;
;  Low[3]           ; clock      ; 4.700  ; 4.700  ; Rise       ; clock           ;
;  Low[4]           ; clock      ; 5.475  ; 5.475  ; Rise       ; clock           ;
;  Low[5]           ; clock      ; 5.182  ; 5.182  ; Rise       ; clock           ;
;  Low[6]           ; clock      ; 5.712  ; 5.712  ; Rise       ; clock           ;
;  Low[7]           ; clock      ; 5.202  ; 5.202  ; Rise       ; clock           ;
;  Low[8]           ; clock      ; 5.320  ; 5.320  ; Rise       ; clock           ;
;  Low[9]           ; clock      ; 5.183  ; 5.183  ; Rise       ; clock           ;
;  Low[10]          ; clock      ; 5.199  ; 5.199  ; Rise       ; clock           ;
;  Low[11]          ; clock      ; 5.039  ; 5.039  ; Rise       ; clock           ;
;  Low[12]          ; clock      ; 4.746  ; 4.746  ; Rise       ; clock           ;
;  Low[13]          ; clock      ; 5.337  ; 5.337  ; Rise       ; clock           ;
;  Low[14]          ; clock      ; 4.725  ; 4.725  ; Rise       ; clock           ;
;  Low[15]          ; clock      ; 5.429  ; 5.429  ; Rise       ; clock           ;
;  Low[16]          ; clock      ; 4.828  ; 4.828  ; Rise       ; clock           ;
;  Low[17]          ; clock      ; 5.678  ; 5.678  ; Rise       ; clock           ;
;  Low[18]          ; clock      ; 5.085  ; 5.085  ; Rise       ; clock           ;
;  Low[19]          ; clock      ; 5.051  ; 5.051  ; Rise       ; clock           ;
;  Low[20]          ; clock      ; 5.201  ; 5.201  ; Rise       ; clock           ;
;  Low[21]          ; clock      ; 4.625  ; 4.625  ; Rise       ; clock           ;
;  Low[22]          ; clock      ; 5.370  ; 5.370  ; Rise       ; clock           ;
;  Low[23]          ; clock      ; 5.171  ; 5.171  ; Rise       ; clock           ;
;  Low[24]          ; clock      ; 5.363  ; 5.363  ; Rise       ; clock           ;
;  Low[25]          ; clock      ; 5.078  ; 5.078  ; Rise       ; clock           ;
;  Low[26]          ; clock      ; 5.491  ; 5.491  ; Rise       ; clock           ;
;  Low[27]          ; clock      ; 5.682  ; 5.682  ; Rise       ; clock           ;
;  Low[28]          ; clock      ; 4.585  ; 4.585  ; Rise       ; clock           ;
;  Low[29]          ; clock      ; 5.339  ; 5.339  ; Rise       ; clock           ;
;  Low[30]          ; clock      ; 5.406  ; 5.406  ; Rise       ; clock           ;
;  Low[31]          ; clock      ; 4.932  ; 4.932  ; Rise       ; clock           ;
; MemDataIn[*]      ; clock      ; 5.033  ; 5.033  ; Rise       ; clock           ;
;  MemDataIn[0]     ; clock      ; 5.669  ; 5.669  ; Rise       ; clock           ;
;  MemDataIn[1]     ; clock      ; 6.012  ; 6.012  ; Rise       ; clock           ;
;  MemDataIn[2]     ; clock      ; 6.254  ; 6.254  ; Rise       ; clock           ;
;  MemDataIn[3]     ; clock      ; 5.331  ; 5.331  ; Rise       ; clock           ;
;  MemDataIn[4]     ; clock      ; 5.753  ; 5.753  ; Rise       ; clock           ;
;  MemDataIn[5]     ; clock      ; 5.827  ; 5.827  ; Rise       ; clock           ;
;  MemDataIn[6]     ; clock      ; 5.799  ; 5.799  ; Rise       ; clock           ;
;  MemDataIn[7]     ; clock      ; 5.687  ; 5.687  ; Rise       ; clock           ;
;  MemDataIn[8]     ; clock      ; 5.831  ; 5.831  ; Rise       ; clock           ;
;  MemDataIn[9]     ; clock      ; 5.843  ; 5.843  ; Rise       ; clock           ;
;  MemDataIn[10]    ; clock      ; 5.604  ; 5.604  ; Rise       ; clock           ;
;  MemDataIn[11]    ; clock      ; 6.359  ; 6.359  ; Rise       ; clock           ;
;  MemDataIn[12]    ; clock      ; 5.723  ; 5.723  ; Rise       ; clock           ;
;  MemDataIn[13]    ; clock      ; 5.575  ; 5.575  ; Rise       ; clock           ;
;  MemDataIn[14]    ; clock      ; 5.594  ; 5.594  ; Rise       ; clock           ;
;  MemDataIn[15]    ; clock      ; 6.284  ; 6.284  ; Rise       ; clock           ;
;  MemDataIn[16]    ; clock      ; 5.472  ; 5.472  ; Rise       ; clock           ;
;  MemDataIn[17]    ; clock      ; 5.756  ; 5.756  ; Rise       ; clock           ;
;  MemDataIn[18]    ; clock      ; 5.864  ; 5.864  ; Rise       ; clock           ;
;  MemDataIn[19]    ; clock      ; 6.304  ; 6.304  ; Rise       ; clock           ;
;  MemDataIn[20]    ; clock      ; 5.583  ; 5.583  ; Rise       ; clock           ;
;  MemDataIn[21]    ; clock      ; 5.749  ; 5.749  ; Rise       ; clock           ;
;  MemDataIn[22]    ; clock      ; 6.005  ; 6.005  ; Rise       ; clock           ;
;  MemDataIn[23]    ; clock      ; 6.041  ; 6.041  ; Rise       ; clock           ;
;  MemDataIn[24]    ; clock      ; 6.026  ; 6.026  ; Rise       ; clock           ;
;  MemDataIn[25]    ; clock      ; 5.446  ; 5.446  ; Rise       ; clock           ;
;  MemDataIn[26]    ; clock      ; 5.683  ; 5.683  ; Rise       ; clock           ;
;  MemDataIn[27]    ; clock      ; 5.441  ; 5.441  ; Rise       ; clock           ;
;  MemDataIn[28]    ; clock      ; 5.592  ; 5.592  ; Rise       ; clock           ;
;  MemDataIn[29]    ; clock      ; 5.033  ; 5.033  ; Rise       ; clock           ;
;  MemDataIn[30]    ; clock      ; 5.346  ; 5.346  ; Rise       ; clock           ;
;  MemDataIn[31]    ; clock      ; 5.146  ; 5.146  ; Rise       ; clock           ;
; MemReadValue[*]   ; clock      ; 4.214  ; 4.214  ; Rise       ; clock           ;
;  MemReadValue[0]  ; clock      ; 5.098  ; 5.098  ; Rise       ; clock           ;
;  MemReadValue[1]  ; clock      ; 5.056  ; 5.056  ; Rise       ; clock           ;
;  MemReadValue[2]  ; clock      ; 4.761  ; 4.761  ; Rise       ; clock           ;
;  MemReadValue[3]  ; clock      ; 5.193  ; 5.193  ; Rise       ; clock           ;
;  MemReadValue[4]  ; clock      ; 5.042  ; 5.042  ; Rise       ; clock           ;
;  MemReadValue[5]  ; clock      ; 4.214  ; 4.214  ; Rise       ; clock           ;
;  MemReadValue[6]  ; clock      ; 4.361  ; 4.361  ; Rise       ; clock           ;
;  MemReadValue[7]  ; clock      ; 4.584  ; 4.584  ; Rise       ; clock           ;
;  MemReadValue[8]  ; clock      ; 4.887  ; 4.887  ; Rise       ; clock           ;
;  MemReadValue[9]  ; clock      ; 4.723  ; 4.723  ; Rise       ; clock           ;
;  MemReadValue[10] ; clock      ; 4.620  ; 4.620  ; Rise       ; clock           ;
;  MemReadValue[11] ; clock      ; 4.224  ; 4.224  ; Rise       ; clock           ;
;  MemReadValue[12] ; clock      ; 5.310  ; 5.310  ; Rise       ; clock           ;
;  MemReadValue[13] ; clock      ; 4.679  ; 4.679  ; Rise       ; clock           ;
;  MemReadValue[14] ; clock      ; 4.923  ; 4.923  ; Rise       ; clock           ;
;  MemReadValue[15] ; clock      ; 5.638  ; 5.638  ; Rise       ; clock           ;
;  MemReadValue[16] ; clock      ; 5.070  ; 5.070  ; Rise       ; clock           ;
;  MemReadValue[17] ; clock      ; 4.723  ; 4.723  ; Rise       ; clock           ;
;  MemReadValue[18] ; clock      ; 5.173  ; 5.173  ; Rise       ; clock           ;
;  MemReadValue[19] ; clock      ; 4.684  ; 4.684  ; Rise       ; clock           ;
;  MemReadValue[20] ; clock      ; 4.728  ; 4.728  ; Rise       ; clock           ;
;  MemReadValue[21] ; clock      ; 4.362  ; 4.362  ; Rise       ; clock           ;
;  MemReadValue[22] ; clock      ; 5.275  ; 5.275  ; Rise       ; clock           ;
;  MemReadValue[23] ; clock      ; 4.695  ; 4.695  ; Rise       ; clock           ;
;  MemReadValue[24] ; clock      ; 5.088  ; 5.088  ; Rise       ; clock           ;
;  MemReadValue[25] ; clock      ; 5.180  ; 5.180  ; Rise       ; clock           ;
;  MemReadValue[26] ; clock      ; 4.783  ; 4.783  ; Rise       ; clock           ;
;  MemReadValue[27] ; clock      ; 4.552  ; 4.552  ; Rise       ; clock           ;
;  MemReadValue[28] ; clock      ; 4.306  ; 4.306  ; Rise       ; clock           ;
;  MemReadValue[29] ; clock      ; 5.211  ; 5.211  ; Rise       ; clock           ;
;  MemReadValue[30] ; clock      ; 4.892  ; 4.892  ; Rise       ; clock           ;
;  MemReadValue[31] ; clock      ; 5.462  ; 5.462  ; Rise       ; clock           ;
; OrigPC            ; clock      ; 6.637  ; 6.637  ; Rise       ; clock           ;
; PCBranch[*]       ; clock      ; 4.691  ; 4.691  ; Rise       ; clock           ;
;  PCBranch[0]      ; clock      ; 4.947  ; 4.947  ; Rise       ; clock           ;
;  PCBranch[1]      ; clock      ; 4.691  ; 4.691  ; Rise       ; clock           ;
;  PCBranch[2]      ; clock      ; 6.436  ; 6.436  ; Rise       ; clock           ;
;  PCBranch[3]      ; clock      ; 5.976  ; 5.976  ; Rise       ; clock           ;
;  PCBranch[4]      ; clock      ; 6.108  ; 6.108  ; Rise       ; clock           ;
;  PCBranch[5]      ; clock      ; 6.809  ; 6.809  ; Rise       ; clock           ;
;  PCBranch[6]      ; clock      ; 5.511  ; 5.511  ; Rise       ; clock           ;
;  PCBranch[7]      ; clock      ; 4.901  ; 4.901  ; Rise       ; clock           ;
;  PCBranch[8]      ; clock      ; 5.636  ; 5.636  ; Rise       ; clock           ;
;  PCBranch[9]      ; clock      ; 5.078  ; 5.078  ; Rise       ; clock           ;
;  PCBranch[10]     ; clock      ; 5.281  ; 5.281  ; Rise       ; clock           ;
;  PCBranch[11]     ; clock      ; 6.154  ; 6.154  ; Rise       ; clock           ;
;  PCBranch[12]     ; clock      ; 5.307  ; 5.307  ; Rise       ; clock           ;
;  PCBranch[13]     ; clock      ; 5.254  ; 5.254  ; Rise       ; clock           ;
;  PCBranch[14]     ; clock      ; 5.330  ; 5.330  ; Rise       ; clock           ;
;  PCBranch[15]     ; clock      ; 5.559  ; 5.559  ; Rise       ; clock           ;
;  PCBranch[16]     ; clock      ; 5.417  ; 5.417  ; Rise       ; clock           ;
;  PCBranch[17]     ; clock      ; 5.180  ; 5.180  ; Rise       ; clock           ;
;  PCBranch[18]     ; clock      ; 5.254  ; 5.254  ; Rise       ; clock           ;
;  PCBranch[19]     ; clock      ; 5.206  ; 5.206  ; Rise       ; clock           ;
;  PCBranch[20]     ; clock      ; 5.371  ; 5.371  ; Rise       ; clock           ;
;  PCBranch[21]     ; clock      ; 5.263  ; 5.263  ; Rise       ; clock           ;
;  PCBranch[22]     ; clock      ; 5.034  ; 5.034  ; Rise       ; clock           ;
;  PCBranch[23]     ; clock      ; 5.106  ; 5.106  ; Rise       ; clock           ;
;  PCBranch[24]     ; clock      ; 5.451  ; 5.451  ; Rise       ; clock           ;
;  PCBranch[25]     ; clock      ; 5.182  ; 5.182  ; Rise       ; clock           ;
;  PCBranch[26]     ; clock      ; 5.420  ; 5.420  ; Rise       ; clock           ;
;  PCBranch[27]     ; clock      ; 5.632  ; 5.632  ; Rise       ; clock           ;
;  PCBranch[28]     ; clock      ; 6.160  ; 6.160  ; Rise       ; clock           ;
;  PCBranch[29]     ; clock      ; 6.038  ; 6.038  ; Rise       ; clock           ;
;  PCBranch[30]     ; clock      ; 5.894  ; 5.894  ; Rise       ; clock           ;
;  PCBranch[31]     ; clock      ; 5.795  ; 5.795  ; Rise       ; clock           ;
; Zero              ; clock      ; 6.396  ; 6.396  ; Rise       ; clock           ;
; adressMem[*]      ; clock      ; 5.793  ; 5.793  ; Rise       ; clock           ;
;  adressMem[0]     ; clock      ; 7.101  ; 7.101  ; Rise       ; clock           ;
;  adressMem[1]     ; clock      ; 7.365  ; 7.365  ; Rise       ; clock           ;
;  adressMem[2]     ; clock      ; 6.266  ; 6.266  ; Rise       ; clock           ;
;  adressMem[3]     ; clock      ; 6.488  ; 6.488  ; Rise       ; clock           ;
;  adressMem[4]     ; clock      ; 7.396  ; 7.396  ; Rise       ; clock           ;
;  adressMem[5]     ; clock      ; 6.614  ; 6.614  ; Rise       ; clock           ;
;  adressMem[6]     ; clock      ; 6.338  ; 6.338  ; Rise       ; clock           ;
;  adressMem[7]     ; clock      ; 5.793  ; 5.793  ; Rise       ; clock           ;
;  adressMem[8]     ; clock      ; 6.611  ; 6.611  ; Rise       ; clock           ;
;  adressMem[9]     ; clock      ; 7.067  ; 7.067  ; Rise       ; clock           ;
; atualPC[*]        ; clock      ; 4.711  ; 4.711  ; Rise       ; clock           ;
;  atualPC[0]       ; clock      ; 4.947  ; 4.947  ; Rise       ; clock           ;
;  atualPC[1]       ; clock      ; 4.711  ; 4.711  ; Rise       ; clock           ;
;  atualPC[2]       ; clock      ; 5.153  ; 5.153  ; Rise       ; clock           ;
;  atualPC[3]       ; clock      ; 5.910  ; 5.910  ; Rise       ; clock           ;
;  atualPC[4]       ; clock      ; 5.714  ; 5.714  ; Rise       ; clock           ;
;  atualPC[5]       ; clock      ; 5.441  ; 5.441  ; Rise       ; clock           ;
;  atualPC[6]       ; clock      ; 5.240  ; 5.240  ; Rise       ; clock           ;
;  atualPC[7]       ; clock      ; 6.074  ; 6.074  ; Rise       ; clock           ;
;  atualPC[8]       ; clock      ; 5.299  ; 5.299  ; Rise       ; clock           ;
;  atualPC[9]       ; clock      ; 5.642  ; 5.642  ; Rise       ; clock           ;
;  atualPC[10]      ; clock      ; 4.970  ; 4.970  ; Rise       ; clock           ;
;  atualPC[11]      ; clock      ; 5.393  ; 5.393  ; Rise       ; clock           ;
;  atualPC[12]      ; clock      ; 5.304  ; 5.304  ; Rise       ; clock           ;
;  atualPC[13]      ; clock      ; 4.997  ; 4.997  ; Rise       ; clock           ;
;  atualPC[14]      ; clock      ; 4.880  ; 4.880  ; Rise       ; clock           ;
;  atualPC[15]      ; clock      ; 5.038  ; 5.038  ; Rise       ; clock           ;
;  atualPC[16]      ; clock      ; 5.185  ; 5.185  ; Rise       ; clock           ;
;  atualPC[17]      ; clock      ; 5.640  ; 5.640  ; Rise       ; clock           ;
;  atualPC[18]      ; clock      ; 5.249  ; 5.249  ; Rise       ; clock           ;
;  atualPC[19]      ; clock      ; 5.203  ; 5.203  ; Rise       ; clock           ;
;  atualPC[20]      ; clock      ; 5.080  ; 5.080  ; Rise       ; clock           ;
;  atualPC[21]      ; clock      ; 5.476  ; 5.476  ; Rise       ; clock           ;
;  atualPC[22]      ; clock      ; 5.221  ; 5.221  ; Rise       ; clock           ;
;  atualPC[23]      ; clock      ; 5.276  ; 5.276  ; Rise       ; clock           ;
;  atualPC[24]      ; clock      ; 5.262  ; 5.262  ; Rise       ; clock           ;
;  atualPC[25]      ; clock      ; 5.398  ; 5.398  ; Rise       ; clock           ;
;  atualPC[26]      ; clock      ; 6.238  ; 6.238  ; Rise       ; clock           ;
;  atualPC[27]      ; clock      ; 5.694  ; 5.694  ; Rise       ; clock           ;
;  atualPC[28]      ; clock      ; 4.906  ; 4.906  ; Rise       ; clock           ;
;  atualPC[29]      ; clock      ; 4.943  ; 4.943  ; Rise       ; clock           ;
;  atualPC[30]      ; clock      ; 5.527  ; 5.527  ; Rise       ; clock           ;
;  atualPC[31]      ; clock      ; 4.821  ; 4.821  ; Rise       ; clock           ;
; atualPCA[*]       ; clock      ; 4.801  ; 4.801  ; Rise       ; clock           ;
;  atualPCA[0]      ; clock      ; 5.133  ; 5.133  ; Rise       ; clock           ;
;  atualPCA[1]      ; clock      ; 5.910  ; 5.910  ; Rise       ; clock           ;
;  atualPCA[2]      ; clock      ; 5.684  ; 5.684  ; Rise       ; clock           ;
;  atualPCA[3]      ; clock      ; 5.441  ; 5.441  ; Rise       ; clock           ;
;  atualPCA[4]      ; clock      ; 5.290  ; 5.290  ; Rise       ; clock           ;
;  atualPCA[5]      ; clock      ; 6.084  ; 6.084  ; Rise       ; clock           ;
;  atualPCA[6]      ; clock      ; 5.279  ; 5.279  ; Rise       ; clock           ;
;  atualPCA[7]      ; clock      ; 5.672  ; 5.672  ; Rise       ; clock           ;
;  atualPCA[8]      ; clock      ; 4.980  ; 4.980  ; Rise       ; clock           ;
;  atualPCA[9]      ; clock      ; 5.393  ; 5.393  ; Rise       ; clock           ;
;  atualPCA[10]     ; clock      ; 5.440  ; 5.440  ; Rise       ; clock           ;
;  atualPCA[11]     ; clock      ; 4.997  ; 4.997  ; Rise       ; clock           ;
;  atualPCA[12]     ; clock      ; 4.890  ; 4.890  ; Rise       ; clock           ;
;  atualPCA[13]     ; clock      ; 4.998  ; 4.998  ; Rise       ; clock           ;
;  atualPCA[14]     ; clock      ; 5.155  ; 5.155  ; Rise       ; clock           ;
;  atualPCA[15]     ; clock      ; 5.650  ; 5.650  ; Rise       ; clock           ;
;  atualPCA[16]     ; clock      ; 5.199  ; 5.199  ; Rise       ; clock           ;
;  atualPCA[17]     ; clock      ; 5.223  ; 5.223  ; Rise       ; clock           ;
;  atualPCA[18]     ; clock      ; 5.060  ; 5.060  ; Rise       ; clock           ;
;  atualPCA[19]     ; clock      ; 5.456  ; 5.456  ; Rise       ; clock           ;
;  atualPCA[20]     ; clock      ; 5.211  ; 5.211  ; Rise       ; clock           ;
;  atualPCA[21]     ; clock      ; 5.266  ; 5.266  ; Rise       ; clock           ;
;  atualPCA[22]     ; clock      ; 5.222  ; 5.222  ; Rise       ; clock           ;
;  atualPCA[23]     ; clock      ; 5.338  ; 5.338  ; Rise       ; clock           ;
;  atualPCA[24]     ; clock      ; 6.258  ; 6.258  ; Rise       ; clock           ;
;  atualPCA[25]     ; clock      ; 5.757  ; 5.757  ; Rise       ; clock           ;
;  atualPCA[26]     ; clock      ; 4.886  ; 4.886  ; Rise       ; clock           ;
;  atualPCA[27]     ; clock      ; 4.943  ; 4.943  ; Rise       ; clock           ;
;  atualPCA[28]     ; clock      ; 5.517  ; 5.517  ; Rise       ; clock           ;
;  atualPCA[29]     ; clock      ; 4.801  ; 4.801  ; Rise       ; clock           ;
; outALU[*]         ; clock      ; 5.813  ; 5.813  ; Rise       ; clock           ;
;  outALU[0]        ; clock      ; 6.686  ; 6.686  ; Rise       ; clock           ;
;  outALU[1]        ; clock      ; 6.683  ; 6.683  ; Rise       ; clock           ;
;  outALU[2]        ; clock      ; 7.101  ; 7.101  ; Rise       ; clock           ;
;  outALU[3]        ; clock      ; 7.365  ; 7.365  ; Rise       ; clock           ;
;  outALU[4]        ; clock      ; 6.266  ; 6.266  ; Rise       ; clock           ;
;  outALU[5]        ; clock      ; 6.528  ; 6.528  ; Rise       ; clock           ;
;  outALU[6]        ; clock      ; 7.396  ; 7.396  ; Rise       ; clock           ;
;  outALU[7]        ; clock      ; 6.614  ; 6.614  ; Rise       ; clock           ;
;  outALU[8]        ; clock      ; 6.348  ; 6.348  ; Rise       ; clock           ;
;  outALU[9]        ; clock      ; 5.813  ; 5.813  ; Rise       ; clock           ;
;  outALU[10]       ; clock      ; 6.611  ; 6.611  ; Rise       ; clock           ;
;  outALU[11]       ; clock      ; 7.037  ; 7.037  ; Rise       ; clock           ;
;  outALU[12]       ; clock      ; 6.417  ; 6.417  ; Rise       ; clock           ;
;  outALU[13]       ; clock      ; 6.202  ; 6.202  ; Rise       ; clock           ;
;  outALU[14]       ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
;  outALU[15]       ; clock      ; 7.147  ; 7.147  ; Rise       ; clock           ;
;  outALU[16]       ; clock      ; 6.698  ; 6.698  ; Rise       ; clock           ;
;  outALU[17]       ; clock      ; 6.200  ; 6.200  ; Rise       ; clock           ;
;  outALU[18]       ; clock      ; 7.711  ; 7.711  ; Rise       ; clock           ;
;  outALU[19]       ; clock      ; 6.548  ; 6.548  ; Rise       ; clock           ;
;  outALU[20]       ; clock      ; 6.073  ; 6.073  ; Rise       ; clock           ;
;  outALU[21]       ; clock      ; 6.097  ; 6.097  ; Rise       ; clock           ;
;  outALU[22]       ; clock      ; 6.985  ; 6.985  ; Rise       ; clock           ;
;  outALU[23]       ; clock      ; 6.109  ; 6.109  ; Rise       ; clock           ;
;  outALU[24]       ; clock      ; 6.594  ; 6.594  ; Rise       ; clock           ;
;  outALU[25]       ; clock      ; 6.916  ; 6.916  ; Rise       ; clock           ;
;  outALU[26]       ; clock      ; 6.825  ; 6.825  ; Rise       ; clock           ;
;  outALU[27]       ; clock      ; 7.103  ; 7.103  ; Rise       ; clock           ;
;  outALU[28]       ; clock      ; 6.655  ; 6.655  ; Rise       ; clock           ;
;  outALU[29]       ; clock      ; 6.470  ; 6.470  ; Rise       ; clock           ;
;  outALU[30]       ; clock      ; 6.213  ; 6.213  ; Rise       ; clock           ;
;  outALU[31]       ; clock      ; 6.837  ; 6.837  ; Rise       ; clock           ;
; proxPC[*]         ; clock      ; 4.388  ; 4.388  ; Rise       ; clock           ;
;  proxPC[0]        ; clock      ; 5.305  ; 5.305  ; Rise       ; clock           ;
;  proxPC[1]        ; clock      ; 5.581  ; 5.581  ; Rise       ; clock           ;
;  proxPC[2]        ; clock      ; 6.189  ; 6.189  ; Rise       ; clock           ;
;  proxPC[3]        ; clock      ; 4.388  ; 4.388  ; Rise       ; clock           ;
;  proxPC[4]        ; clock      ; 4.624  ; 4.624  ; Rise       ; clock           ;
;  proxPC[5]        ; clock      ; 6.066  ; 6.066  ; Rise       ; clock           ;
;  proxPC[6]        ; clock      ; 5.109  ; 5.109  ; Rise       ; clock           ;
;  proxPC[7]        ; clock      ; 5.091  ; 5.091  ; Rise       ; clock           ;
;  proxPC[8]        ; clock      ; 5.813  ; 5.813  ; Rise       ; clock           ;
;  proxPC[9]        ; clock      ; 4.699  ; 4.699  ; Rise       ; clock           ;
;  proxPC[10]       ; clock      ; 4.530  ; 4.530  ; Rise       ; clock           ;
;  proxPC[11]       ; clock      ; 4.965  ; 4.965  ; Rise       ; clock           ;
;  proxPC[12]       ; clock      ; 5.069  ; 5.069  ; Rise       ; clock           ;
;  proxPC[13]       ; clock      ; 4.952  ; 4.952  ; Rise       ; clock           ;
;  proxPC[14]       ; clock      ; 4.929  ; 4.929  ; Rise       ; clock           ;
;  proxPC[15]       ; clock      ; 4.984  ; 4.984  ; Rise       ; clock           ;
;  proxPC[16]       ; clock      ; 5.461  ; 5.461  ; Rise       ; clock           ;
;  proxPC[17]       ; clock      ; 4.487  ; 4.487  ; Rise       ; clock           ;
;  proxPC[18]       ; clock      ; 5.591  ; 5.591  ; Rise       ; clock           ;
;  proxPC[19]       ; clock      ; 5.135  ; 5.135  ; Rise       ; clock           ;
;  proxPC[20]       ; clock      ; 5.184  ; 5.184  ; Rise       ; clock           ;
;  proxPC[21]       ; clock      ; 5.223  ; 5.223  ; Rise       ; clock           ;
;  proxPC[22]       ; clock      ; 5.124  ; 5.124  ; Rise       ; clock           ;
;  proxPC[23]       ; clock      ; 5.185  ; 5.185  ; Rise       ; clock           ;
;  proxPC[24]       ; clock      ; 6.077  ; 6.077  ; Rise       ; clock           ;
;  proxPC[25]       ; clock      ; 5.493  ; 5.493  ; Rise       ; clock           ;
;  proxPC[26]       ; clock      ; 7.080  ; 7.080  ; Rise       ; clock           ;
;  proxPC[27]       ; clock      ; 6.258  ; 6.258  ; Rise       ; clock           ;
;  proxPC[28]       ; clock      ; 5.997  ; 5.997  ; Rise       ; clock           ;
;  proxPC[29]       ; clock      ; 6.855  ; 6.855  ; Rise       ; clock           ;
;  proxPC[30]       ; clock      ; 6.334  ; 6.334  ; Rise       ; clock           ;
;  proxPC[31]       ; clock      ; 5.863  ; 5.863  ; Rise       ; clock           ;
; writeData[*]      ; clock      ; 4.534  ; 4.534  ; Rise       ; clock           ;
;  writeData[0]     ; clock      ; 6.090  ; 6.090  ; Rise       ; clock           ;
;  writeData[1]     ; clock      ; 7.194  ; 7.194  ; Rise       ; clock           ;
;  writeData[2]     ; clock      ; 6.973  ; 6.973  ; Rise       ; clock           ;
;  writeData[3]     ; clock      ; 5.112  ; 5.112  ; Rise       ; clock           ;
;  writeData[4]     ; clock      ; 5.612  ; 5.612  ; Rise       ; clock           ;
;  writeData[5]     ; clock      ; 5.109  ; 5.109  ; Rise       ; clock           ;
;  writeData[6]     ; clock      ; 4.788  ; 4.788  ; Rise       ; clock           ;
;  writeData[7]     ; clock      ; 5.635  ; 5.635  ; Rise       ; clock           ;
;  writeData[8]     ; clock      ; 4.996  ; 4.996  ; Rise       ; clock           ;
;  writeData[9]     ; clock      ; 4.829  ; 4.829  ; Rise       ; clock           ;
;  writeData[10]    ; clock      ; 4.743  ; 4.743  ; Rise       ; clock           ;
;  writeData[11]    ; clock      ; 4.534  ; 4.534  ; Rise       ; clock           ;
;  writeData[12]    ; clock      ; 5.452  ; 5.452  ; Rise       ; clock           ;
;  writeData[13]    ; clock      ; 5.485  ; 5.485  ; Rise       ; clock           ;
;  writeData[14]    ; clock      ; 5.642  ; 5.642  ; Rise       ; clock           ;
;  writeData[15]    ; clock      ; 4.948  ; 4.948  ; Rise       ; clock           ;
;  writeData[16]    ; clock      ; 5.249  ; 5.249  ; Rise       ; clock           ;
;  writeData[17]    ; clock      ; 5.026  ; 5.026  ; Rise       ; clock           ;
;  writeData[18]    ; clock      ; 5.235  ; 5.235  ; Rise       ; clock           ;
;  writeData[19]    ; clock      ; 6.743  ; 6.743  ; Rise       ; clock           ;
;  writeData[20]    ; clock      ; 4.830  ; 4.830  ; Rise       ; clock           ;
;  writeData[21]    ; clock      ; 5.118  ; 5.118  ; Rise       ; clock           ;
;  writeData[22]    ; clock      ; 6.469  ; 6.469  ; Rise       ; clock           ;
;  writeData[23]    ; clock      ; 6.145  ; 6.145  ; Rise       ; clock           ;
;  writeData[24]    ; clock      ; 5.751  ; 5.751  ; Rise       ; clock           ;
;  writeData[25]    ; clock      ; 5.110  ; 5.110  ; Rise       ; clock           ;
;  writeData[26]    ; clock      ; 6.169  ; 6.169  ; Rise       ; clock           ;
;  writeData[27]    ; clock      ; 5.267  ; 5.267  ; Rise       ; clock           ;
;  writeData[28]    ; clock      ; 4.796  ; 4.796  ; Rise       ; clock           ;
;  writeData[29]    ; clock      ; 6.776  ; 6.776  ; Rise       ; clock           ;
;  writeData[30]    ; clock      ; 5.339  ; 5.339  ; Rise       ; clock           ;
;  writeData[31]    ; clock      ; 6.241  ; 6.241  ; Rise       ; clock           ;
; A[*]              ; clock2     ; 7.654  ; 7.654  ; Rise       ; clock2          ;
;  A[0]             ; clock2     ; 8.823  ; 8.823  ; Rise       ; clock2          ;
;  A[1]             ; clock2     ; 8.605  ; 8.605  ; Rise       ; clock2          ;
;  A[2]             ; clock2     ; 7.993  ; 7.993  ; Rise       ; clock2          ;
;  A[3]             ; clock2     ; 8.549  ; 8.549  ; Rise       ; clock2          ;
;  A[4]             ; clock2     ; 8.572  ; 8.572  ; Rise       ; clock2          ;
;  A[5]             ; clock2     ; 8.391  ; 8.391  ; Rise       ; clock2          ;
;  A[6]             ; clock2     ; 8.609  ; 8.609  ; Rise       ; clock2          ;
;  A[7]             ; clock2     ; 8.325  ; 8.325  ; Rise       ; clock2          ;
;  A[8]             ; clock2     ; 8.207  ; 8.207  ; Rise       ; clock2          ;
;  A[9]             ; clock2     ; 8.819  ; 8.819  ; Rise       ; clock2          ;
;  A[10]            ; clock2     ; 8.398  ; 8.398  ; Rise       ; clock2          ;
;  A[11]            ; clock2     ; 8.026  ; 8.026  ; Rise       ; clock2          ;
;  A[12]            ; clock2     ; 8.178  ; 8.178  ; Rise       ; clock2          ;
;  A[13]            ; clock2     ; 8.231  ; 8.231  ; Rise       ; clock2          ;
;  A[14]            ; clock2     ; 8.210  ; 8.210  ; Rise       ; clock2          ;
;  A[15]            ; clock2     ; 8.242  ; 8.242  ; Rise       ; clock2          ;
;  A[16]            ; clock2     ; 8.324  ; 8.324  ; Rise       ; clock2          ;
;  A[17]            ; clock2     ; 8.512  ; 8.512  ; Rise       ; clock2          ;
;  A[18]            ; clock2     ; 7.654  ; 7.654  ; Rise       ; clock2          ;
;  A[19]            ; clock2     ; 8.736  ; 8.736  ; Rise       ; clock2          ;
;  A[20]            ; clock2     ; 8.135  ; 8.135  ; Rise       ; clock2          ;
;  A[21]            ; clock2     ; 7.788  ; 7.788  ; Rise       ; clock2          ;
;  A[22]            ; clock2     ; 8.372  ; 8.372  ; Rise       ; clock2          ;
;  A[23]            ; clock2     ; 8.345  ; 8.345  ; Rise       ; clock2          ;
;  A[24]            ; clock2     ; 8.184  ; 8.184  ; Rise       ; clock2          ;
;  A[25]            ; clock2     ; 8.184  ; 8.184  ; Rise       ; clock2          ;
;  A[26]            ; clock2     ; 8.014  ; 8.014  ; Rise       ; clock2          ;
;  A[27]            ; clock2     ; 7.762  ; 7.762  ; Rise       ; clock2          ;
;  A[28]            ; clock2     ; 8.352  ; 8.352  ; Rise       ; clock2          ;
;  A[29]            ; clock2     ; 8.214  ; 8.214  ; Rise       ; clock2          ;
;  A[30]            ; clock2     ; 8.249  ; 8.249  ; Rise       ; clock2          ;
;  A[31]            ; clock2     ; 8.023  ; 8.023  ; Rise       ; clock2          ;
; B[*]              ; clock2     ; 7.349  ; 7.349  ; Rise       ; clock2          ;
;  B[0]             ; clock2     ; 8.229  ; 8.229  ; Rise       ; clock2          ;
;  B[1]             ; clock2     ; 7.857  ; 7.857  ; Rise       ; clock2          ;
;  B[2]             ; clock2     ; 7.919  ; 7.919  ; Rise       ; clock2          ;
;  B[3]             ; clock2     ; 8.669  ; 8.669  ; Rise       ; clock2          ;
;  B[4]             ; clock2     ; 8.481  ; 8.481  ; Rise       ; clock2          ;
;  B[5]             ; clock2     ; 8.026  ; 8.026  ; Rise       ; clock2          ;
;  B[6]             ; clock2     ; 8.475  ; 8.475  ; Rise       ; clock2          ;
;  B[7]             ; clock2     ; 7.686  ; 7.686  ; Rise       ; clock2          ;
;  B[8]             ; clock2     ; 7.848  ; 7.848  ; Rise       ; clock2          ;
;  B[9]             ; clock2     ; 7.723  ; 7.723  ; Rise       ; clock2          ;
;  B[10]            ; clock2     ; 8.111  ; 8.111  ; Rise       ; clock2          ;
;  B[11]            ; clock2     ; 7.906  ; 7.906  ; Rise       ; clock2          ;
;  B[12]            ; clock2     ; 8.740  ; 8.740  ; Rise       ; clock2          ;
;  B[13]            ; clock2     ; 8.272  ; 8.272  ; Rise       ; clock2          ;
;  B[14]            ; clock2     ; 8.632  ; 8.632  ; Rise       ; clock2          ;
;  B[15]            ; clock2     ; 8.293  ; 8.293  ; Rise       ; clock2          ;
;  B[16]            ; clock2     ; 7.754  ; 7.754  ; Rise       ; clock2          ;
;  B[17]            ; clock2     ; 8.172  ; 8.172  ; Rise       ; clock2          ;
;  B[18]            ; clock2     ; 7.984  ; 7.984  ; Rise       ; clock2          ;
;  B[19]            ; clock2     ; 8.625  ; 8.625  ; Rise       ; clock2          ;
;  B[20]            ; clock2     ; 8.400  ; 8.400  ; Rise       ; clock2          ;
;  B[21]            ; clock2     ; 8.509  ; 8.509  ; Rise       ; clock2          ;
;  B[22]            ; clock2     ; 8.837  ; 8.837  ; Rise       ; clock2          ;
;  B[23]            ; clock2     ; 8.870  ; 8.870  ; Rise       ; clock2          ;
;  B[24]            ; clock2     ; 7.349  ; 7.349  ; Rise       ; clock2          ;
;  B[25]            ; clock2     ; 7.853  ; 7.853  ; Rise       ; clock2          ;
;  B[26]            ; clock2     ; 8.540  ; 8.540  ; Rise       ; clock2          ;
;  B[27]            ; clock2     ; 7.917  ; 7.917  ; Rise       ; clock2          ;
;  B[28]            ; clock2     ; 8.099  ; 8.099  ; Rise       ; clock2          ;
;  B[29]            ; clock2     ; 8.371  ; 8.371  ; Rise       ; clock2          ;
;  B[30]            ; clock2     ; 8.025  ; 8.025  ; Rise       ; clock2          ;
;  B[31]            ; clock2     ; 7.928  ; 7.928  ; Rise       ; clock2          ;
; Branch[*]         ; clock2     ; 6.957  ; 6.957  ; Rise       ; clock2          ;
;  Branch[0]        ; clock2     ; 8.460  ; 8.460  ; Rise       ; clock2          ;
;  Branch[1]        ; clock2     ; 6.957  ; 6.957  ; Rise       ; clock2          ;
; ControlJump[*]    ; clock2     ; 7.005  ; 7.005  ; Rise       ; clock2          ;
;  ControlJump[0]   ; clock2     ; 7.005  ; 7.005  ; Rise       ; clock2          ;
;  ControlJump[1]   ; clock2     ; 7.299  ; 7.299  ; Rise       ; clock2          ;
; EscreveMem        ; clock2     ; 7.491  ; 7.491  ; Rise       ; clock2          ;
; EscreveReg        ; clock2     ; 7.273  ; 7.273  ; Rise       ; clock2          ;
; Instruction[*]    ; clock2     ; 6.181  ; 6.181  ; Rise       ; clock2          ;
;  Instruction[0]   ; clock2     ; 7.327  ; 7.327  ; Rise       ; clock2          ;
;  Instruction[1]   ; clock2     ; 6.692  ; 6.692  ; Rise       ; clock2          ;
;  Instruction[2]   ; clock2     ; 6.969  ; 6.969  ; Rise       ; clock2          ;
;  Instruction[3]   ; clock2     ; 6.885  ; 6.885  ; Rise       ; clock2          ;
;  Instruction[4]   ; clock2     ; 7.635  ; 7.635  ; Rise       ; clock2          ;
;  Instruction[5]   ; clock2     ; 8.090  ; 8.090  ; Rise       ; clock2          ;
;  Instruction[6]   ; clock2     ; 7.100  ; 7.100  ; Rise       ; clock2          ;
;  Instruction[7]   ; clock2     ; 7.034  ; 7.034  ; Rise       ; clock2          ;
;  Instruction[8]   ; clock2     ; 7.161  ; 7.161  ; Rise       ; clock2          ;
;  Instruction[9]   ; clock2     ; 7.325  ; 7.325  ; Rise       ; clock2          ;
;  Instruction[10]  ; clock2     ; 7.260  ; 7.260  ; Rise       ; clock2          ;
;  Instruction[11]  ; clock2     ; 6.382  ; 6.382  ; Rise       ; clock2          ;
;  Instruction[12]  ; clock2     ; 6.283  ; 6.283  ; Rise       ; clock2          ;
;  Instruction[13]  ; clock2     ; 7.116  ; 7.116  ; Rise       ; clock2          ;
;  Instruction[14]  ; clock2     ; 6.953  ; 6.953  ; Rise       ; clock2          ;
;  Instruction[15]  ; clock2     ; 6.706  ; 6.706  ; Rise       ; clock2          ;
;  Instruction[16]  ; clock2     ; 6.702  ; 6.702  ; Rise       ; clock2          ;
;  Instruction[17]  ; clock2     ; 6.181  ; 6.181  ; Rise       ; clock2          ;
;  Instruction[18]  ; clock2     ; 6.735  ; 6.735  ; Rise       ; clock2          ;
;  Instruction[19]  ; clock2     ; 7.050  ; 7.050  ; Rise       ; clock2          ;
;  Instruction[20]  ; clock2     ; 6.509  ; 6.509  ; Rise       ; clock2          ;
;  Instruction[21]  ; clock2     ; 6.612  ; 6.612  ; Rise       ; clock2          ;
;  Instruction[22]  ; clock2     ; 6.664  ; 6.664  ; Rise       ; clock2          ;
;  Instruction[23]  ; clock2     ; 6.757  ; 6.757  ; Rise       ; clock2          ;
;  Instruction[24]  ; clock2     ; 7.028  ; 7.028  ; Rise       ; clock2          ;
;  Instruction[25]  ; clock2     ; 6.799  ; 6.799  ; Rise       ; clock2          ;
;  Instruction[26]  ; clock2     ; 7.792  ; 7.792  ; Rise       ; clock2          ;
;  Instruction[27]  ; clock2     ; 6.519  ; 6.519  ; Rise       ; clock2          ;
;  Instruction[28]  ; clock2     ; 6.906  ; 6.906  ; Rise       ; clock2          ;
;  Instruction[29]  ; clock2     ; 6.587  ; 6.587  ; Rise       ; clock2          ;
;  Instruction[30]  ; clock2     ; 7.436  ; 7.436  ; Rise       ; clock2          ;
;  Instruction[31]  ; clock2     ; 6.966  ; 6.966  ; Rise       ; clock2          ;
; Jump              ; clock2     ; 7.471  ; 7.471  ; Rise       ; clock2          ;
; MemDataIn[*]      ; clock2     ; 7.227  ; 7.227  ; Rise       ; clock2          ;
;  MemDataIn[0]     ; clock2     ; 7.591  ; 7.591  ; Rise       ; clock2          ;
;  MemDataIn[1]     ; clock2     ; 8.162  ; 8.162  ; Rise       ; clock2          ;
;  MemDataIn[2]     ; clock2     ; 8.487  ; 8.487  ; Rise       ; clock2          ;
;  MemDataIn[3]     ; clock2     ; 7.599  ; 7.599  ; Rise       ; clock2          ;
;  MemDataIn[4]     ; clock2     ; 8.019  ; 8.019  ; Rise       ; clock2          ;
;  MemDataIn[5]     ; clock2     ; 7.905  ; 7.905  ; Rise       ; clock2          ;
;  MemDataIn[6]     ; clock2     ; 7.977  ; 7.977  ; Rise       ; clock2          ;
;  MemDataIn[7]     ; clock2     ; 7.788  ; 7.788  ; Rise       ; clock2          ;
;  MemDataIn[8]     ; clock2     ; 8.000  ; 8.000  ; Rise       ; clock2          ;
;  MemDataIn[9]     ; clock2     ; 7.844  ; 7.844  ; Rise       ; clock2          ;
;  MemDataIn[10]    ; clock2     ; 7.856  ; 7.856  ; Rise       ; clock2          ;
;  MemDataIn[11]    ; clock2     ; 8.446  ; 8.446  ; Rise       ; clock2          ;
;  MemDataIn[12]    ; clock2     ; 7.822  ; 7.822  ; Rise       ; clock2          ;
;  MemDataIn[13]    ; clock2     ; 7.614  ; 7.614  ; Rise       ; clock2          ;
;  MemDataIn[14]    ; clock2     ; 7.720  ; 7.720  ; Rise       ; clock2          ;
;  MemDataIn[15]    ; clock2     ; 8.173  ; 8.173  ; Rise       ; clock2          ;
;  MemDataIn[16]    ; clock2     ; 7.523  ; 7.523  ; Rise       ; clock2          ;
;  MemDataIn[17]    ; clock2     ; 7.808  ; 7.808  ; Rise       ; clock2          ;
;  MemDataIn[18]    ; clock2     ; 8.340  ; 8.340  ; Rise       ; clock2          ;
;  MemDataIn[19]    ; clock2     ; 8.119  ; 8.119  ; Rise       ; clock2          ;
;  MemDataIn[20]    ; clock2     ; 7.540  ; 7.540  ; Rise       ; clock2          ;
;  MemDataIn[21]    ; clock2     ; 7.617  ; 7.617  ; Rise       ; clock2          ;
;  MemDataIn[22]    ; clock2     ; 7.661  ; 7.661  ; Rise       ; clock2          ;
;  MemDataIn[23]    ; clock2     ; 7.913  ; 7.913  ; Rise       ; clock2          ;
;  MemDataIn[24]    ; clock2     ; 8.278  ; 8.278  ; Rise       ; clock2          ;
;  MemDataIn[25]    ; clock2     ; 7.869  ; 7.869  ; Rise       ; clock2          ;
;  MemDataIn[26]    ; clock2     ; 7.927  ; 7.927  ; Rise       ; clock2          ;
;  MemDataIn[27]    ; clock2     ; 7.549  ; 7.549  ; Rise       ; clock2          ;
;  MemDataIn[28]    ; clock2     ; 8.064  ; 8.064  ; Rise       ; clock2          ;
;  MemDataIn[29]    ; clock2     ; 7.232  ; 7.232  ; Rise       ; clock2          ;
;  MemDataIn[30]    ; clock2     ; 7.519  ; 7.519  ; Rise       ; clock2          ;
;  MemDataIn[31]    ; clock2     ; 7.227  ; 7.227  ; Rise       ; clock2          ;
; MemParaReg        ; clock2     ; 7.868  ; 7.868  ; Rise       ; clock2          ;
; OrigPC            ; clock2     ; 8.119  ; 8.119  ; Rise       ; clock2          ;
; PCBranch[*]       ; clock2     ; 6.941  ; 6.941  ; Rise       ; clock2          ;
;  PCBranch[2]      ; clock2     ; 8.854  ; 8.854  ; Rise       ; clock2          ;
;  PCBranch[3]      ; clock2     ; 7.826  ; 7.826  ; Rise       ; clock2          ;
;  PCBranch[4]      ; clock2     ; 7.955  ; 7.955  ; Rise       ; clock2          ;
;  PCBranch[5]      ; clock2     ; 9.038  ; 9.038  ; Rise       ; clock2          ;
;  PCBranch[6]      ; clock2     ; 8.850  ; 8.850  ; Rise       ; clock2          ;
;  PCBranch[7]      ; clock2     ; 7.695  ; 7.695  ; Rise       ; clock2          ;
;  PCBranch[8]      ; clock2     ; 7.264  ; 7.264  ; Rise       ; clock2          ;
;  PCBranch[9]      ; clock2     ; 7.240  ; 7.240  ; Rise       ; clock2          ;
;  PCBranch[10]     ; clock2     ; 7.168  ; 7.168  ; Rise       ; clock2          ;
;  PCBranch[11]     ; clock2     ; 8.208  ; 8.208  ; Rise       ; clock2          ;
;  PCBranch[12]     ; clock2     ; 7.768  ; 7.768  ; Rise       ; clock2          ;
;  PCBranch[13]     ; clock2     ; 7.699  ; 7.699  ; Rise       ; clock2          ;
;  PCBranch[14]     ; clock2     ; 7.570  ; 7.570  ; Rise       ; clock2          ;
;  PCBranch[15]     ; clock2     ; 7.865  ; 7.865  ; Rise       ; clock2          ;
;  PCBranch[16]     ; clock2     ; 7.624  ; 7.624  ; Rise       ; clock2          ;
;  PCBranch[17]     ; clock2     ; 8.226  ; 8.226  ; Rise       ; clock2          ;
;  PCBranch[18]     ; clock2     ; 7.061  ; 7.061  ; Rise       ; clock2          ;
;  PCBranch[19]     ; clock2     ; 7.059  ; 7.059  ; Rise       ; clock2          ;
;  PCBranch[20]     ; clock2     ; 8.014  ; 8.014  ; Rise       ; clock2          ;
;  PCBranch[21]     ; clock2     ; 7.381  ; 7.381  ; Rise       ; clock2          ;
;  PCBranch[22]     ; clock2     ; 7.285  ; 7.285  ; Rise       ; clock2          ;
;  PCBranch[23]     ; clock2     ; 7.140  ; 7.140  ; Rise       ; clock2          ;
;  PCBranch[24]     ; clock2     ; 7.531  ; 7.531  ; Rise       ; clock2          ;
;  PCBranch[25]     ; clock2     ; 7.115  ; 7.115  ; Rise       ; clock2          ;
;  PCBranch[26]     ; clock2     ; 6.941  ; 6.941  ; Rise       ; clock2          ;
;  PCBranch[27]     ; clock2     ; 7.317  ; 7.317  ; Rise       ; clock2          ;
;  PCBranch[28]     ; clock2     ; 7.703  ; 7.703  ; Rise       ; clock2          ;
;  PCBranch[29]     ; clock2     ; 7.336  ; 7.336  ; Rise       ; clock2          ;
;  PCBranch[30]     ; clock2     ; 7.278  ; 7.278  ; Rise       ; clock2          ;
;  PCBranch[31]     ; clock2     ; 7.461  ; 7.461  ; Rise       ; clock2          ;
; Zero              ; clock2     ; 8.209  ; 8.209  ; Rise       ; clock2          ;
; adressMem[*]      ; clock2     ; 8.160  ; 8.160  ; Rise       ; clock2          ;
;  adressMem[0]     ; clock2     ; 8.564  ; 8.564  ; Rise       ; clock2          ;
;  adressMem[1]     ; clock2     ; 8.662  ; 8.662  ; Rise       ; clock2          ;
;  adressMem[2]     ; clock2     ; 8.160  ; 8.160  ; Rise       ; clock2          ;
;  adressMem[3]     ; clock2     ; 8.309  ; 8.309  ; Rise       ; clock2          ;
;  adressMem[4]     ; clock2     ; 9.086  ; 9.086  ; Rise       ; clock2          ;
;  adressMem[5]     ; clock2     ; 8.513  ; 8.513  ; Rise       ; clock2          ;
;  adressMem[6]     ; clock2     ; 8.192  ; 8.192  ; Rise       ; clock2          ;
;  adressMem[7]     ; clock2     ; 8.388  ; 8.388  ; Rise       ; clock2          ;
;  adressMem[8]     ; clock2     ; 8.489  ; 8.489  ; Rise       ; clock2          ;
;  adressMem[9]     ; clock2     ; 9.078  ; 9.078  ; Rise       ; clock2          ;
; outALU[*]         ; clock2     ; 7.861  ; 7.861  ; Rise       ; clock2          ;
;  outALU[0]        ; clock2     ; 8.629  ; 8.629  ; Rise       ; clock2          ;
;  outALU[1]        ; clock2     ; 8.322  ; 8.322  ; Rise       ; clock2          ;
;  outALU[2]        ; clock2     ; 8.564  ; 8.564  ; Rise       ; clock2          ;
;  outALU[3]        ; clock2     ; 8.662  ; 8.662  ; Rise       ; clock2          ;
;  outALU[4]        ; clock2     ; 8.160  ; 8.160  ; Rise       ; clock2          ;
;  outALU[5]        ; clock2     ; 8.349  ; 8.349  ; Rise       ; clock2          ;
;  outALU[6]        ; clock2     ; 9.086  ; 9.086  ; Rise       ; clock2          ;
;  outALU[7]        ; clock2     ; 8.513  ; 8.513  ; Rise       ; clock2          ;
;  outALU[8]        ; clock2     ; 8.202  ; 8.202  ; Rise       ; clock2          ;
;  outALU[9]        ; clock2     ; 8.408  ; 8.408  ; Rise       ; clock2          ;
;  outALU[10]       ; clock2     ; 8.489  ; 8.489  ; Rise       ; clock2          ;
;  outALU[11]       ; clock2     ; 9.048  ; 9.048  ; Rise       ; clock2          ;
;  outALU[12]       ; clock2     ; 8.187  ; 8.187  ; Rise       ; clock2          ;
;  outALU[13]       ; clock2     ; 8.052  ; 8.052  ; Rise       ; clock2          ;
;  outALU[14]       ; clock2     ; 8.541  ; 8.541  ; Rise       ; clock2          ;
;  outALU[15]       ; clock2     ; 9.557  ; 9.557  ; Rise       ; clock2          ;
;  outALU[16]       ; clock2     ; 8.633  ; 8.633  ; Rise       ; clock2          ;
;  outALU[17]       ; clock2     ; 8.220  ; 8.220  ; Rise       ; clock2          ;
;  outALU[18]       ; clock2     ; 9.648  ; 9.648  ; Rise       ; clock2          ;
;  outALU[19]       ; clock2     ; 8.494  ; 8.494  ; Rise       ; clock2          ;
;  outALU[20]       ; clock2     ; 7.861  ; 7.861  ; Rise       ; clock2          ;
;  outALU[21]       ; clock2     ; 8.353  ; 8.353  ; Rise       ; clock2          ;
;  outALU[22]       ; clock2     ; 8.524  ; 8.524  ; Rise       ; clock2          ;
;  outALU[23]       ; clock2     ; 8.238  ; 8.238  ; Rise       ; clock2          ;
;  outALU[24]       ; clock2     ; 8.987  ; 8.987  ; Rise       ; clock2          ;
;  outALU[25]       ; clock2     ; 8.598  ; 8.598  ; Rise       ; clock2          ;
;  outALU[26]       ; clock2     ; 8.494  ; 8.494  ; Rise       ; clock2          ;
;  outALU[27]       ; clock2     ; 8.602  ; 8.602  ; Rise       ; clock2          ;
;  outALU[28]       ; clock2     ; 8.811  ; 8.811  ; Rise       ; clock2          ;
;  outALU[29]       ; clock2     ; 9.027  ; 9.027  ; Rise       ; clock2          ;
;  outALU[30]       ; clock2     ; 8.324  ; 8.324  ; Rise       ; clock2          ;
;  outALU[31]       ; clock2     ; 8.888  ; 8.888  ; Rise       ; clock2          ;
; proxPC[*]         ; clock2     ; 7.590  ; 7.590  ; Rise       ; clock2          ;
;  proxPC[0]        ; clock2     ; 8.320  ; 8.320  ; Rise       ; clock2          ;
;  proxPC[1]        ; clock2     ; 8.424  ; 8.424  ; Rise       ; clock2          ;
;  proxPC[2]        ; clock2     ; 8.474  ; 8.474  ; Rise       ; clock2          ;
;  proxPC[3]        ; clock2     ; 8.218  ; 8.218  ; Rise       ; clock2          ;
;  proxPC[4]        ; clock2     ; 8.454  ; 8.454  ; Rise       ; clock2          ;
;  proxPC[5]        ; clock2     ; 8.657  ; 8.657  ; Rise       ; clock2          ;
;  proxPC[6]        ; clock2     ; 8.937  ; 8.937  ; Rise       ; clock2          ;
;  proxPC[7]        ; clock2     ; 8.920  ; 8.920  ; Rise       ; clock2          ;
;  proxPC[8]        ; clock2     ; 9.027  ; 9.027  ; Rise       ; clock2          ;
;  proxPC[9]        ; clock2     ; 8.155  ; 8.155  ; Rise       ; clock2          ;
;  proxPC[10]       ; clock2     ; 8.257  ; 8.257  ; Rise       ; clock2          ;
;  proxPC[11]       ; clock2     ; 8.795  ; 8.795  ; Rise       ; clock2          ;
;  proxPC[12]       ; clock2     ; 8.922  ; 8.922  ; Rise       ; clock2          ;
;  proxPC[13]       ; clock2     ; 7.852  ; 7.852  ; Rise       ; clock2          ;
;  proxPC[14]       ; clock2     ; 7.652  ; 7.652  ; Rise       ; clock2          ;
;  proxPC[15]       ; clock2     ; 8.850  ; 8.850  ; Rise       ; clock2          ;
;  proxPC[16]       ; clock2     ; 8.149  ; 8.149  ; Rise       ; clock2          ;
;  proxPC[17]       ; clock2     ; 7.702  ; 7.702  ; Rise       ; clock2          ;
;  proxPC[18]       ; clock2     ; 7.852  ; 7.852  ; Rise       ; clock2          ;
;  proxPC[19]       ; clock2     ; 7.852  ; 7.852  ; Rise       ; clock2          ;
;  proxPC[20]       ; clock2     ; 7.666  ; 7.666  ; Rise       ; clock2          ;
;  proxPC[21]       ; clock2     ; 7.590  ; 7.590  ; Rise       ; clock2          ;
;  proxPC[22]       ; clock2     ; 7.646  ; 7.646  ; Rise       ; clock2          ;
;  proxPC[23]       ; clock2     ; 8.199  ; 8.199  ; Rise       ; clock2          ;
;  proxPC[24]       ; clock2     ; 8.688  ; 8.688  ; Rise       ; clock2          ;
;  proxPC[25]       ; clock2     ; 8.843  ; 8.843  ; Rise       ; clock2          ;
;  proxPC[26]       ; clock2     ; 8.073  ; 8.073  ; Rise       ; clock2          ;
;  proxPC[27]       ; clock2     ; 9.260  ; 9.260  ; Rise       ; clock2          ;
;  proxPC[28]       ; clock2     ; 8.323  ; 8.323  ; Rise       ; clock2          ;
;  proxPC[29]       ; clock2     ; 8.455  ; 8.455  ; Rise       ; clock2          ;
;  proxPC[30]       ; clock2     ; 8.268  ; 8.268  ; Rise       ; clock2          ;
;  proxPC[31]       ; clock2     ; 7.766  ; 7.766  ; Rise       ; clock2          ;
; writeData[*]      ; clock2     ; 8.232  ; 8.232  ; Rise       ; clock2          ;
;  writeData[0]     ; clock2     ; 9.194  ; 9.194  ; Rise       ; clock2          ;
;  writeData[1]     ; clock2     ; 9.171  ; 9.171  ; Rise       ; clock2          ;
;  writeData[2]     ; clock2     ; 9.852  ; 9.852  ; Rise       ; clock2          ;
;  writeData[3]     ; clock2     ; 8.691  ; 8.691  ; Rise       ; clock2          ;
;  writeData[4]     ; clock2     ; 9.322  ; 9.322  ; Rise       ; clock2          ;
;  writeData[5]     ; clock2     ; 8.831  ; 8.831  ; Rise       ; clock2          ;
;  writeData[6]     ; clock2     ; 8.703  ; 8.703  ; Rise       ; clock2          ;
;  writeData[7]     ; clock2     ; 9.110  ; 9.110  ; Rise       ; clock2          ;
;  writeData[8]     ; clock2     ; 8.964  ; 8.964  ; Rise       ; clock2          ;
;  writeData[9]     ; clock2     ; 8.943  ; 8.943  ; Rise       ; clock2          ;
;  writeData[10]    ; clock2     ; 8.809  ; 8.809  ; Rise       ; clock2          ;
;  writeData[11]    ; clock2     ; 8.647  ; 8.647  ; Rise       ; clock2          ;
;  writeData[12]    ; clock2     ; 8.232  ; 8.232  ; Rise       ; clock2          ;
;  writeData[13]    ; clock2     ; 8.474  ; 8.474  ; Rise       ; clock2          ;
;  writeData[14]    ; clock2     ; 8.939  ; 8.939  ; Rise       ; clock2          ;
;  writeData[15]    ; clock2     ; 8.274  ; 8.274  ; Rise       ; clock2          ;
;  writeData[16]    ; clock2     ; 8.672  ; 8.672  ; Rise       ; clock2          ;
;  writeData[17]    ; clock2     ; 8.877  ; 8.877  ; Rise       ; clock2          ;
;  writeData[18]    ; clock2     ; 9.201  ; 9.201  ; Rise       ; clock2          ;
;  writeData[19]    ; clock2     ; 10.263 ; 10.263 ; Rise       ; clock2          ;
;  writeData[20]    ; clock2     ; 8.714  ; 8.714  ; Rise       ; clock2          ;
;  writeData[21]    ; clock2     ; 8.918  ; 8.918  ; Rise       ; clock2          ;
;  writeData[22]    ; clock2     ; 10.437 ; 10.437 ; Rise       ; clock2          ;
;  writeData[23]    ; clock2     ; 9.392  ; 9.392  ; Rise       ; clock2          ;
;  writeData[24]    ; clock2     ; 8.603  ; 8.603  ; Rise       ; clock2          ;
;  writeData[25]    ; clock2     ; 8.766  ; 8.766  ; Rise       ; clock2          ;
;  writeData[26]    ; clock2     ; 9.501  ; 9.501  ; Rise       ; clock2          ;
;  writeData[27]    ; clock2     ; 8.709  ; 8.709  ; Rise       ; clock2          ;
;  writeData[28]    ; clock2     ; 8.334  ; 8.334  ; Rise       ; clock2          ;
;  writeData[29]    ; clock2     ; 9.761  ; 9.761  ; Rise       ; clock2          ;
;  writeData[30]    ; clock2     ; 9.093  ; 9.093  ; Rise       ; clock2          ;
;  writeData[31]    ; clock2     ; 9.681  ; 9.681  ; Rise       ; clock2          ;
; writeRegister[*]  ; clock2     ; 6.946  ; 6.946  ; Rise       ; clock2          ;
;  writeRegister[0] ; clock2     ; 7.607  ; 7.607  ; Rise       ; clock2          ;
;  writeRegister[1] ; clock2     ; 6.946  ; 6.946  ; Rise       ; clock2          ;
;  writeRegister[2] ; clock2     ; 7.495  ; 7.495  ; Rise       ; clock2          ;
;  writeRegister[3] ; clock2     ; 7.752  ; 7.752  ; Rise       ; clock2          ;
;  writeRegister[4] ; clock2     ; 7.472  ; 7.472  ; Rise       ; clock2          ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
; clock2     ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
; clock      ; clock2   ; 80           ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
; clock2     ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
; clock      ; clock2   ; 80           ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+---------------------------------------------------+
; Unconstrained Paths                               ;
+---------------------------------+--------+--------+
; Property                        ; Setup  ; Hold   ;
+---------------------------------+--------+--------+
; Illegal Clocks                  ; 0      ; 0      ;
; Unconstrained Clocks            ; 0      ; 0      ;
; Unconstrained Input Ports       ; 0      ; 0      ;
; Unconstrained Input Port Paths  ; 0      ; 0      ;
; Unconstrained Output Ports      ; 439    ; 439    ;
; Unconstrained Output Port Paths ; 126481 ; 126481 ;
+---------------------------------+--------+--------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 26 23:44:31 2018
Info: Command: quartus_sta PipelineMIPS -c PipelineMIPS
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PipelineMIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock2 clock2
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -140.579
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -140.579    -54333.519 clock 
    Info (332119):    -0.597       -28.356 clock2 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock 
    Info (332119):     0.708         0.000 clock2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1825.380 clock 
    Info (332119):    -1.423      -229.060 clock2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -64.123
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -64.123    -24621.306 clock 
    Info (332119):     0.249         0.000 clock2 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
    Info (332119):     0.306         0.000 clock2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1825.380 clock 
    Info (332119):    -1.423      -229.060 clock2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 437 megabytes
    Info: Processing ended: Mon Nov 26 23:44:40 2018
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:07


