Fitter report for TopDE
Thu Feb 13 14:42:04 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------------------------------------+
; Fitter Summary                                                                                                     ;
+----------------------------------+---------------------------------------------------------------------------------+
; Fitter Status                    ; Successful - Thu Feb 13 14:42:04 2025                                           ;
; Quartus Prime Version            ; 23.1std.1 Build 993 05/14/2024 SC Lite Edition                                  ;
; Revision Name                    ; TopDE                                                                           ;
; Top-level Entity Name            ; CPU                                                                             ;
; Family                           ; Cyclone V                                                                       ;
; Device                           ; 5CSEMA5F31C6                                                                    ;
; Timing Models                    ; Final                                                                           ;
; Logic utilization (in ALMs)      ; 7,980 / 32,070 ( 25 % )                                                         ;
;   * Logic utilization warning    ; A large number of ALMs contain virtual pins and count towards logic utilization ;
;   * ALMs containing virtual pins ; 593 / 32,070 ( 2 % )                                                            ;
; Total registers                  ; 4763                                                                            ;
; Total pins                       ; 239 / 457 ( 52 % )                                                              ;
; Total virtual pins               ; 1,185                                                                           ;
; Total block memory bits          ; 47,616 / 4,065,280 ( 1 % )                                                      ;
; Total RAM Blocks                 ; 7 / 397 ( 2 % )                                                                 ;
; Total DSP Blocks                 ; 18 / 87 ( 21 % )                                                                ;
; Total HSSI RX PCSs               ; 0                                                                               ;
; Total HSSI PMA RX Deserializers  ; 0                                                                               ;
; Total HSSI TX PCSs               ; 0                                                                               ;
; Total HSSI PMA TX Serializers    ; 0                                                                               ;
; Total PLLs                       ; 0 / 6 ( 0 % )                                                                   ;
; Total DLLs                       ; 0 / 4 ( 0 % )                                                                   ;
+----------------------------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.23        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.1%      ;
;     Processor 3            ;   7.8%      ;
;     Processor 4            ;   7.4%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                              ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; iCLK~inputCLKENA0                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                    ;                  ;                       ;
; iCLK50~inputCLKENA0                                                                                                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                    ;                  ;                       ;
; iRST~inputCLKENA0                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_reg[0]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_wire[0]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_reg[1]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_wire[1]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_reg[2]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_wire[2]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_reg[3]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_wire[3]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_reg[4]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_wire[4]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_reg[5]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_wire[5]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_reg[6]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_wire[6]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_reg[7]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_wire[7]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_reg[8]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|dataout_wire[8]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[0]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[0]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[1]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[1]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[2]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[2]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[3]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[3]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[4]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[4]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[5]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[5]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[6]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[6]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[7]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[7]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[8]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[8]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[9]   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[9]   ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[10]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[10]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[11]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[11]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[12]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[12]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[13]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[13]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[14]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[14]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[15]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[15]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[16]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[16]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[17]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[17]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[18]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[18]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[19]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[19]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[20]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[20]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[21]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[21]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[22]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_wire[22]  ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][0]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][1]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][2]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][3]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][4]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][5]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][6]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][7]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][8]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][9]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][10]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][11]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][12]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][13]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][14]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][15]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][16]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][17]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][18]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][19]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][20]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][21]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][22]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][23]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][24]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_a0[0][25]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][0]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][1]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][2]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][3]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][4]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][5]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][6]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][7]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][8]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][9]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][10]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][11]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][12]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][13]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][14]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][15]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][16]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][17]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][18]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][19]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][20]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][21]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][22]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][23]                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][24]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][25]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][26]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][27]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][28]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][29]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][30]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][31]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][32]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][33]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][34]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][35]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][36]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][37]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][38]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][39]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][40]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][41]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][42]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][43]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][44]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][45]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][46]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][47]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][48]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_s[0][49]                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][0]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][1]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][2]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][3]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][4]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][5]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][6]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][7]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][8]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][9]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][10]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_a0[0][11]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][0]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][1]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][2]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][3]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][4]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][5]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][6]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][7]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][8]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][9]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][10]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_c0[0][11]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][11]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][12]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][13]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][14]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][15]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][16]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][17]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][18]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][19]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][20]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][21]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][22]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid142_pT1_uid127_invPolyEval_cma_s[0][23]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][0]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][1]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][2]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][3]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][4]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][5]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][6]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][7]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][8]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][9]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][10]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][11]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][12]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][13]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][0]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][1]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][2]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][3]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][4]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][5]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][6]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][7]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][8]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][9]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][10]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][11]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][12]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][13]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][14]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][15]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][16]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][17]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][18]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][19]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][20]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][21]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_c0[0][22]                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][15]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][16]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][17]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][18]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][19]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][20]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][21]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][22]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][23]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][24]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][25]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][26]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][27]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][28]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][29]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][30]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][31]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][32]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][33]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][34]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][35]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_s[0][36]                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][18]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][19]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][20]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][21]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][22]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_a0[0][23]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][0]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][1]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][2]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][3]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][4]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][5]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][6]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][7]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][8]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][9]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][10]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][11]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][12]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][13]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][14]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][15]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][16]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][17]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][18]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][19]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][20]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][21]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][22]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_c0[0][23]                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][22]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][23]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][24]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][25]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][26]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][27]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][28]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][29]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][30]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][31]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][32]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][33]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][34]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][35]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][36]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][37]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][38]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][39]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][40]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][41]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][42]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][43]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][44]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][45]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][46]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|prodXY_uid94_prod_uid47_fpMulTest_cma_s[0][47]                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8                                                                                                                                     ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_reg[0] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_wire[0] ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_reg[1] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_wire[1] ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_reg[2] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_wire[2] ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_reg[3] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_wire[3] ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_reg[4] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_wire[4] ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_reg[5] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_wire[5] ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_reg[6] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_wire[6] ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_reg[7] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|dataout_wire[7] ; PORTBDATAOUT     ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_a0[0][11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_c0[0][11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][11]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][12]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][13]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][14]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][15]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][16]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][17]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][18]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][19]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][20]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][21]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][22]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid87_pT1_uid75_invPolyEval_cma_s[0][23]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][12]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][13]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][14]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][15]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AY               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][12]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][13]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][14]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][15]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][16]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][17]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][18]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][19]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][20]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][21]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_c0[0][22]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; AX               ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][17]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][18]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][19]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][20]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][21]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][22]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][23]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][24]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][25]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][26]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][27]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][28]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][29]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][30]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][31]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][32]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][33]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][34]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][35]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][36]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][37]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_s[0][38]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8                                                                                                                                 ; RESULTA          ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[0]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[0]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[1]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[1]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[2]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[2]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[3]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[3]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[5]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[5]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[10]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[10]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[11]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[11]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[12]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|CLK50Counter[12]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[0]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[0]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[8]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[8]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[13]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[13]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[23]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[23]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[32]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[32]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[35]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[35]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[38]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[38]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[46]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[46]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[50]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|cycleCounter[50]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[2]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[2]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[3]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[3]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[4]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[4]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[5]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[5]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[9]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[9]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[10]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[10]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[12]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[12]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[14]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[14]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[17]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[17]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[24]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[24]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[27]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[27]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[28]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[28]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[30]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[30]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[32]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[32]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[34]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[34]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[35]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[35]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[36]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[36]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[37]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[37]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[42]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[42]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[43]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[43]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[46]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[46]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[47]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[47]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[55]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[55]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[57]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[57]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[59]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[59]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[62]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[62]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist1_rVStage_uid168_lzCountVal_uid94_fpAddSubTest_ieeeAdd_merged_bit_select_c_1|delay_signals[0][6]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist1_rVStage_uid168_lzCountVal_uid94_fpAddSubTest_ieeeAdd_merged_bit_select_c_1|delay_signals[0][6]~DUPLICATE          ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist8_fracGRS_uid93_fpAddSubTest_ieeeAdd_q_1|delay_signals[0][0]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist8_fracGRS_uid93_fpAddSubTest_ieeeAdd_q_1|delay_signals[0][0]~DUPLICATE                                              ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist25_frac_aSig_uid31_fpAddSubTest_ieeeAdd_b_2|delay_signals[0][7]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist25_frac_aSig_uid31_fpAddSubTest_ieeeAdd_b_2|delay_signals[0][7]~DUPLICATE                                           ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist25_frac_aSig_uid31_fpAddSubTest_ieeeAdd_b_2|delay_signals[0][17]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist25_frac_aSig_uid31_fpAddSubTest_ieeeAdd_b_2|delay_signals[0][17]~DUPLICATE                                          ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|fracBz_uid65_fpAddSubTest_ieeeAdd_q[11]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|fracBz_uid65_fpAddSubTest_ieeeAdd_q[11]~DUPLICATE                                                                                     ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|contador[1]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|contador[1]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist2_vCount_uid49_lzcShifterZ1_uid10_fxpToFPTest_q_1|delay_signals[0][0]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist2_vCount_uid49_lzcShifterZ1_uid10_fxpToFPTest_q_1|delay_signals[0][0]~DUPLICATE                                 ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|vStagei_uid60_lzcShifterZ1_uid10_fxpToFPTest_q[31]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|vStagei_uid60_lzcShifterZ1_uid10_fxpToFPTest_q[31]~DUPLICATE                                                                      ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|dspba_delay:redist0_vCount_uid66_lzcShifterZ1_uid6_fxpToFPTest_q_1|delay_signals[0][0]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|dspba_delay:redist0_vCount_uid66_lzcShifterZ1_uid6_fxpToFPTest_q_1|delay_signals[0][0]~DUPLICATE                              ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|vStagei_uid49_lzcShifterZ1_uid6_fxpToFPTest_q[1]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|vStagei_uid49_lzcShifterZ1_uid6_fxpToFPTest_q[1]~DUPLICATE                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|vStagei_uid49_lzcShifterZ1_uid6_fxpToFPTest_q[2]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|vStagei_uid49_lzcShifterZ1_uid6_fxpToFPTest_q[2]~DUPLICATE                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|vStagei_uid49_lzcShifterZ1_uid6_fxpToFPTest_q[4]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|vStagei_uid49_lzcShifterZ1_uid6_fxpToFPTest_q[4]~DUPLICATE                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|dspba_delay:redist5_frac_x_uid10_fpToFxPTest_b_1|delay_signals[0][13]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|dspba_delay:redist5_frac_x_uid10_fpToFxPTest_b_1|delay_signals[0][13]~DUPLICATE                                                   ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|dspba_delay:redist5_frac_x_uid10_fpToFxPTest_b_1|delay_signals[0][20]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|dspba_delay:redist5_frac_x_uid10_fpToFxPTest_b_1|delay_signals[0][20]~DUPLICATE                                                   ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[2]~DUPLICATE                                                                                     ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[3]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[3]~DUPLICATE                                                                                     ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[5]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[5]~DUPLICATE                                                                                     ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[10]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[10]~DUPLICATE                                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[12]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[12]~DUPLICATE                                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[13]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[13]~DUPLICATE                                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[17]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[17]~DUPLICATE                                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[19]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[19]~DUPLICATE                                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[25]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[25]~DUPLICATE                                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[26]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[26]~DUPLICATE                                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[28]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[28]~DUPLICATE                                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[31]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|sPostRndFull_uid44_fpToFxPTest_o[31]~DUPLICATE                                                                                    ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_wu_s:cvt_wu_s1|cvt_wu_s_0002:cvt_wu_s_inst|dspba_delay:redist1_signX_uid25_fpToFxPTest_b_1|delay_signals[0][0]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_wu_s:cvt_wu_s1|cvt_wu_s_0002:cvt_wu_s_inst|dspba_delay:redist1_signX_uid25_fpToFxPTest_b_1|delay_signals[0][0]~DUPLICATE                                                 ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_wu_s:cvt_wu_s1|cvt_wu_s_0002:cvt_wu_s_inst|rightShiftStage1_uid74_rightShiferNoStickyOut_uid39_fpToFxPTest_q[3]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_wu_s:cvt_wu_s1|cvt_wu_s_0002:cvt_wu_s_inst|rightShiftStage1_uid74_rightShiferNoStickyOut_uid39_fpToFxPTest_q[3]~DUPLICATE                                                ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_wu_s:cvt_wu_s1|cvt_wu_s_0002:cvt_wu_s_inst|rightShiftStage1_uid74_rightShiferNoStickyOut_uid39_fpToFxPTest_q[19]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_wu_s:cvt_wu_s1|cvt_wu_s_0002:cvt_wu_s_inst|rightShiftStage1_uid74_rightShiferNoStickyOut_uid39_fpToFxPTest_q[19]~DUPLICATE                                               ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist11_expXIsMax_uid38_fpDivTest_q_9|delay_signals[6][0]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist11_expXIsMax_uid38_fpDivTest_q_9|delay_signals[6][0]~DUPLICATE                                                            ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist15_excZ_x_uid23_fpDivTest_q_9|delay_signals[6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist15_excZ_x_uid23_fpDivTest_q_9|delay_signals[6][0]~DUPLICATE                                                               ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|redist17_fracX_uid10_fpDivTest_b_6_rdcnt_i[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|redist17_fracX_uid10_fpDivTest_b_6_rdcnt_i[0]~DUPLICATE                                                                                     ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist0_yForPe_uid36_fpSqrtTest_b_2|delay_signals[0][10]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist0_yForPe_uid36_fpSqrtTest_b_2|delay_signals[0][10]~DUPLICATE                                                          ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist2_yAddr_uid35_fpSqrtTest_b_2|delay_signals[0][1]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist2_yAddr_uid35_fpSqrtTest_b_2|delay_signals[0][1]~DUPLICATE                                                            ;                  ;                       ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|redist7_expX_uid6_fpSqrtTest_b_6_rdcnt_i[1]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|redist7_expX_uid6_fpSqrtTest_b_6_rdcnt_i[1]~DUPLICATE                                                                                   ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                              ;
+--------------------------+----------------+--------------+---------------------------------------------+---------------+-----------------------------------------+
; Name                     ; Ignored Entity ; Ignored From ; Ignored To                                  ; Ignored Value ; Ignored Source                          ;
+--------------------------+----------------+--------------+---------------------------------------------+---------------+-----------------------------------------+
; Location                 ;                ;              ; ADC_CS_N                                    ; PIN_AJ4       ; QSF Assignment                          ;
; Location                 ;                ;              ; ADC_DIN                                     ; PIN_AK4       ; QSF Assignment                          ;
; Location                 ;                ;              ; ADC_DOUT                                    ; PIN_AK3       ; QSF Assignment                          ;
; Location                 ;                ;              ; ADC_SCLK                                    ; PIN_AK2       ; QSF Assignment                          ;
; Location                 ;                ;              ; AUD_ADCDAT                                  ; PIN_K7        ; QSF Assignment                          ;
; Location                 ;                ;              ; AUD_ADCLRCK                                 ; PIN_K8        ; QSF Assignment                          ;
; Location                 ;                ;              ; AUD_BCLK                                    ; PIN_H7        ; QSF Assignment                          ;
; Location                 ;                ;              ; AUD_DACDAT                                  ; PIN_J7        ; QSF Assignment                          ;
; Location                 ;                ;              ; AUD_DACLRCK                                 ; PIN_H8        ; QSF Assignment                          ;
; Location                 ;                ;              ; AUD_XCK                                     ; PIN_G7        ; QSF Assignment                          ;
; Location                 ;                ;              ; CLOCK2_50                                   ; PIN_AA16      ; QSF Assignment                          ;
; Location                 ;                ;              ; CLOCK_50                                    ; PIN_AF14      ; QSF Assignment                          ;
; Location                 ;                ;              ; FPGA_I2C_SCLK                               ; PIN_J12       ; QSF Assignment                          ;
; Location                 ;                ;              ; FPGA_I2C_SDAT                               ; PIN_K12       ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[0]                                   ; PIN_AC18      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[10]                                  ; PIN_AH18      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[11]                                  ; PIN_AH17      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[12]                                  ; PIN_AG16      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[13]                                  ; PIN_AE16      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[14]                                  ; PIN_AF16      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[15]                                  ; PIN_AG17      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[16]                                  ; PIN_AA18      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[17]                                  ; PIN_AA19      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[18]                                  ; PIN_AE17      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[19]                                  ; PIN_AC20      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[1]                                   ; PIN_Y17       ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[20]                                  ; PIN_AH19      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[21]                                  ; PIN_AJ20      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[22]                                  ; PIN_AH20      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[23]                                  ; PIN_AK21      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[24]                                  ; PIN_AD19      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[25]                                  ; PIN_AD20      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[26]                                  ; PIN_AE18      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[27]                                  ; PIN_AE19      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[28]                                  ; PIN_AF20      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[29]                                  ; PIN_AF21      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[2]                                   ; PIN_AD17      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[30]                                  ; PIN_AF19      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[31]                                  ; PIN_AG21      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[32]                                  ; PIN_AF18      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[33]                                  ; PIN_AG20      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[34]                                  ; PIN_AG18      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[35]                                  ; PIN_AJ21      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[3]                                   ; PIN_Y18       ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[4]                                   ; PIN_AK16      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[5]                                   ; PIN_AK18      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[6]                                   ; PIN_AK19      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[7]                                   ; PIN_AJ19      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[8]                                   ; PIN_AJ17      ; QSF Assignment                          ;
; Location                 ;                ;              ; GPIO_0[9]                                   ; PIN_AJ16      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX0[0]                                     ; PIN_AE26      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX0[1]                                     ; PIN_AE27      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX0[2]                                     ; PIN_AE28      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX0[3]                                     ; PIN_AG27      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX0[4]                                     ; PIN_AF28      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX0[5]                                     ; PIN_AG28      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX0[6]                                     ; PIN_AH28      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX1[0]                                     ; PIN_AJ29      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX1[1]                                     ; PIN_AH29      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX1[2]                                     ; PIN_AH30      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX1[3]                                     ; PIN_AG30      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX1[4]                                     ; PIN_AF29      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX1[5]                                     ; PIN_AF30      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX1[6]                                     ; PIN_AD27      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX2[0]                                     ; PIN_AB23      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX2[1]                                     ; PIN_AE29      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX2[2]                                     ; PIN_AD29      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX2[3]                                     ; PIN_AC28      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX2[4]                                     ; PIN_AD30      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX2[5]                                     ; PIN_AC29      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX2[6]                                     ; PIN_AC30      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX3[0]                                     ; PIN_AD26      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX3[1]                                     ; PIN_AC27      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX3[2]                                     ; PIN_AD25      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX3[3]                                     ; PIN_AC25      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX3[4]                                     ; PIN_AB28      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX3[5]                                     ; PIN_AB25      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX3[6]                                     ; PIN_AB22      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX4[0]                                     ; PIN_AA24      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX4[1]                                     ; PIN_Y23       ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX4[2]                                     ; PIN_Y24       ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX4[3]                                     ; PIN_W22       ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX4[4]                                     ; PIN_W24       ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX4[5]                                     ; PIN_V23       ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX4[6]                                     ; PIN_W25       ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX5[0]                                     ; PIN_V25       ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX5[1]                                     ; PIN_AA28      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX5[2]                                     ; PIN_Y27       ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX5[3]                                     ; PIN_AB27      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX5[4]                                     ; PIN_AB26      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX5[5]                                     ; PIN_AA26      ; QSF Assignment                          ;
; Location                 ;                ;              ; HEX5[6]                                     ; PIN_AA25      ; QSF Assignment                          ;
; Location                 ;                ;              ; KEY[0]                                      ; PIN_AA14      ; QSF Assignment                          ;
; Location                 ;                ;              ; KEY[1]                                      ; PIN_AA15      ; QSF Assignment                          ;
; Location                 ;                ;              ; KEY[2]                                      ; PIN_W15       ; QSF Assignment                          ;
; Location                 ;                ;              ; KEY[3]                                      ; PIN_Y16       ; QSF Assignment                          ;
; Location                 ;                ;              ; LEDR[0]                                     ; PIN_V16       ; QSF Assignment                          ;
; Location                 ;                ;              ; LEDR[1]                                     ; PIN_W16       ; QSF Assignment                          ;
; Location                 ;                ;              ; LEDR[2]                                     ; PIN_V17       ; QSF Assignment                          ;
; Location                 ;                ;              ; LEDR[3]                                     ; PIN_V18       ; QSF Assignment                          ;
; Location                 ;                ;              ; LEDR[4]                                     ; PIN_W17       ; QSF Assignment                          ;
; Location                 ;                ;              ; LEDR[5]                                     ; PIN_W19       ; QSF Assignment                          ;
; Location                 ;                ;              ; LEDR[6]                                     ; PIN_Y19       ; QSF Assignment                          ;
; Location                 ;                ;              ; LEDR[7]                                     ; PIN_W20       ; QSF Assignment                          ;
; Location                 ;                ;              ; LEDR[8]                                     ; PIN_W21       ; QSF Assignment                          ;
; Location                 ;                ;              ; LEDR[9]                                     ; PIN_Y21       ; QSF Assignment                          ;
; Location                 ;                ;              ; PS2_CLK                                     ; PIN_AD7       ; QSF Assignment                          ;
; Location                 ;                ;              ; PS2_CLK2                                    ; PIN_AD9       ; QSF Assignment                          ;
; Location                 ;                ;              ; PS2_DAT                                     ; PIN_AE7       ; QSF Assignment                          ;
; Location                 ;                ;              ; PS2_DAT2                                    ; PIN_AE9       ; QSF Assignment                          ;
; Location                 ;                ;              ; SW[0]                                       ; PIN_AB12      ; QSF Assignment                          ;
; Location                 ;                ;              ; SW[1]                                       ; PIN_AC12      ; QSF Assignment                          ;
; Location                 ;                ;              ; SW[2]                                       ; PIN_AF9       ; QSF Assignment                          ;
; Location                 ;                ;              ; SW[3]                                       ; PIN_AF10      ; QSF Assignment                          ;
; Location                 ;                ;              ; SW[4]                                       ; PIN_AD11      ; QSF Assignment                          ;
; Location                 ;                ;              ; SW[5]                                       ; PIN_AD12      ; QSF Assignment                          ;
; Location                 ;                ;              ; SW[6]                                       ; PIN_AE11      ; QSF Assignment                          ;
; Location                 ;                ;              ; SW[7]                                       ; PIN_AC9       ; QSF Assignment                          ;
; Location                 ;                ;              ; SW[8]                                       ; PIN_AD10      ; QSF Assignment                          ;
; Location                 ;                ;              ; SW[9]                                       ; PIN_AE12      ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_CLK27                                    ; PIN_H15       ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_DATA[0]                                  ; PIN_D2        ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_DATA[1]                                  ; PIN_B1        ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_DATA[2]                                  ; PIN_E2        ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_DATA[3]                                  ; PIN_B2        ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_DATA[4]                                  ; PIN_D1        ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_DATA[5]                                  ; PIN_E1        ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_DATA[6]                                  ; PIN_C2        ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_DATA[7]                                  ; PIN_B3        ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_HS                                       ; PIN_A5        ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_RESET_N                                  ; PIN_F6        ; QSF Assignment                          ;
; Location                 ;                ;              ; TD_VS                                       ; PIN_A3        ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_BLANK_N                                 ; PIN_F10       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_B[0]                                    ; PIN_B13       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_B[1]                                    ; PIN_G13       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_B[2]                                    ; PIN_H13       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_B[3]                                    ; PIN_F14       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_B[4]                                    ; PIN_H14       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_B[5]                                    ; PIN_F15       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_B[6]                                    ; PIN_G15       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_B[7]                                    ; PIN_J14       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_CLK                                     ; PIN_A11       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_G[0]                                    ; PIN_J9        ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_G[1]                                    ; PIN_J10       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_G[2]                                    ; PIN_H12       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_G[3]                                    ; PIN_G10       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_G[4]                                    ; PIN_G11       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_G[5]                                    ; PIN_G12       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_G[6]                                    ; PIN_F11       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_G[7]                                    ; PIN_E11       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_HS                                      ; PIN_B11       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_R[0]                                    ; PIN_A13       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_R[1]                                    ; PIN_C13       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_R[2]                                    ; PIN_E13       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_R[3]                                    ; PIN_B12       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_R[4]                                    ; PIN_C12       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_R[5]                                    ; PIN_D12       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_R[6]                                    ; PIN_E12       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_R[7]                                    ; PIN_F13       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_SYNC_N                                  ; PIN_C10       ; QSF Assignment                          ;
; Location                 ;                ;              ; VGA_VS                                      ; PIN_D11       ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[0]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[10]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[11]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[12]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[13]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[14]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[15]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[16]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[17]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[18]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[19]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[1]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[20]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[21]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[22]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[23]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[24]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[25]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[26]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[27]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[28]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[29]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[2]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[30]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[31]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[3]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[4]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[5]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[6]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[7]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[8]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Escrita[9]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[0]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[10]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[11]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[12]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[13]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[14]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[15]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[16]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[17]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[18]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[19]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[1]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[20]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[21]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[22]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[23]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[24]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[25]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[26]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[27]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[28]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[29]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[2]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[30]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[31]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[3]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[4]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[5]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[6]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[7]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[8]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura1[9]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[0]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[10]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[11]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[12]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[13]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[14]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[15]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[16]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[17]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[18]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[19]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[1]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[20]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[21]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[22]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[23]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[24]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[25]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[26]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[27]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[28]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[29]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[2]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[30]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[31]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[3]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[4]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[5]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[6]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[7]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[8]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; BR_Leitura2[9]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[0]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[10]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[11]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[12]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[13]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[14]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[15]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[16]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[17]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[18]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[19]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[1]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[20]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[21]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[22]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[23]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[24]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[25]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[26]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[27]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[28]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[29]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[2]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[30]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[31]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[3]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[4]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[5]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[6]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[7]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[8]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; CSRegDisp[9]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[0]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[10]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[11]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[12]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[13]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[14]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[15]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[16]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[17]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[18]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[19]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[1]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[20]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[21]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[22]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[23]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[24]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[25]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[26]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[27]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[28]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[29]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[2]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[30]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[31]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[3]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[4]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[5]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[6]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[7]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[8]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Debug[9]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[0]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[10]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[11]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[12]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[13]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[14]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[15]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[16]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[17]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[18]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[19]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[1]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[20]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[21]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[22]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[23]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[24]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[25]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[26]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[27]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[28]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[29]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[2]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[30]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[31]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[3]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[4]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[5]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[6]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[7]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[8]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada1_FPULA[9]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[0]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[10]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[11]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[12]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[13]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[14]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[15]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[16]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[17]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[18]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[19]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[1]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[20]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[21]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[22]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[23]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[24]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[25]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[26]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[27]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[28]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[29]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[2]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[30]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[31]                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[3]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[4]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[5]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[6]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[7]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[8]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Entrada_FRegister[9]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Escreve_FReg                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Estado                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Estado[0]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Estado[1]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Estado[2]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Estado[3]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Estado[4]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Estado[5]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[0]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[10]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[11]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[12]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[13]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[14]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[15]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[16]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[17]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[18]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[19]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[1]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[20]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[21]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[22]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[23]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[24]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[25]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[26]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[27]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[28]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[29]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[2]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[30]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[31]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[3]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[4]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[5]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[6]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[7]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[8]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegDisp[9]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[0]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[10]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[11]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[12]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[13]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[14]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[15]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[16]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[17]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[18]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[19]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[1]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[20]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[21]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[22]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[23]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[24]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[25]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[26]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[27]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[28]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[29]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[2]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[30]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[31]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[3]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[4]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[5]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[6]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[7]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[8]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister1[9]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[0]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[10]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[11]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[12]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[13]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[14]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[15]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[16]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[17]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[18]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[19]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[1]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[20]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[21]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[22]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[23]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[24]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[25]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[26]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[27]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[28]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[29]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[2]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[30]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[31]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[3]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[4]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[5]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[6]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[7]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[8]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; FRegister2[9]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[0]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[10]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[11]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[12]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[13]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[14]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[15]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[16]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[17]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[18]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[19]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[1]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[20]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[21]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[22]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[23]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[24]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[25]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[26]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[27]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[28]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[29]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[2]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[30]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[31]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[3]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[4]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[5]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[6]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[7]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[8]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Instrucao[9]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_ByteEnable                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_ByteEnable[0]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_ByteEnable[1]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_ByteEnable[2]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_ByteEnable[3]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[0]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[10]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[11]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[12]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[13]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[14]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[15]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[16]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[17]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[18]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[19]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[1]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[20]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[21]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[22]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[23]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[24]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[25]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[26]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[27]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[28]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[29]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[2]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[30]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[31]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[3]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[4]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[5]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[6]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[7]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[8]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoEscrita[9]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[0]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[10]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[11]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[12]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[13]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[14]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[15]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[16]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[17]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[18]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[19]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[1]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[20]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[21]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[22]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[23]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[24]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[25]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[26]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[27]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[28]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[29]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[2]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[30]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[31]                        ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[3]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[4]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[5]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[6]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[7]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[8]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_DadoLeitura[9]                         ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[0]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[10]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[11]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[12]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[13]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[14]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[15]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[16]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[17]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[18]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[19]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[1]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[20]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[21]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[22]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[23]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[24]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[25]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[26]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[27]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[28]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[29]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[2]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[30]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[31]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[3]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[4]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[5]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[6]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[7]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[8]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; MemD_Endereco[9]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC                                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[0]                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[10]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[11]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[12]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[13]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[14]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[15]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[16]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[17]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[18]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[19]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[1]                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[20]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[21]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[22]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[23]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[24]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[25]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[26]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[27]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[28]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[29]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[2]                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[30]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[31]                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[3]                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[4]                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[5]                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[6]                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[7]                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[8]                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; PC[9]                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp                                     ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDispSelect                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDispSelect[0]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDispSelect[1]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDispSelect[2]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDispSelect[3]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDispSelect[4]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[0]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[10]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[11]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[12]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[13]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[14]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[15]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[16]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[17]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[18]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[19]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[1]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[20]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[21]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[22]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[23]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[24]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[25]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[26]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[27]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[28]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[29]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[2]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[30]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[31]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[3]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[4]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[5]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[6]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[7]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[8]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; RegDisp[9]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[0]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[10]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[11]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[12]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[13]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[14]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[15]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[16]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[17]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[18]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[19]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[1]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[20]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[21]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[22]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[23]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[24]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[25]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[26]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[27]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[28]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[29]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[2]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[30]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[31]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[3]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[4]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[5]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[6]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[7]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[8]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_FPULA[9]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[0]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[10]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[11]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[12]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[13]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[14]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[15]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[16]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[17]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[18]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[19]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[1]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[20]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[21]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[22]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[23]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[24]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[25]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[26]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[27]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[28]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[29]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[2]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[30]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[31]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[3]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[4]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[5]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[6]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[7]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[8]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Saida_ULA[9]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Uniao                                       ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Uniao[0]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Uniao[1]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; Uniao[2]                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEXForwardA                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEXForwardB                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_CALUControl                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_CALUControl[0]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_CALUControl[1]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_CALUControl[2]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_CALUControl[3]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_CALUControl[4]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_COrigAULA                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_COrigBULA                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_CSR                                     ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_CSRead                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Funct3                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Funct3[0]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Funct3[1]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Funct3[2]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[0]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[10]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[11]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[12]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[13]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[14]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[15]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[16]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[17]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[18]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[19]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[1]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[20]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[21]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[22]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[23]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[24]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[25]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[26]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[27]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[28]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[29]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[2]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[30]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[31]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[3]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[4]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[5]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[6]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[7]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[8]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Immediate[9]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Instr                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[0]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[10]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[11]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[12]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[1]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[2]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[3]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[4]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[5]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[6]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[7]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[8]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_InstrType[9]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4                                     ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[0]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[10]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[11]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[12]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[13]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[14]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[15]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[16]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[17]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[18]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[19]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[1]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[20]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[21]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[22]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[23]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[24]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[25]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[26]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[27]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[28]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[29]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[2]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[30]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[31]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[3]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[4]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[5]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[6]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[7]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[8]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC4[9]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[0]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[10]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[11]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[12]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[13]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[14]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[15]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[16]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[17]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[18]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[19]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[1]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[20]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[21]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[22]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[23]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[24]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[25]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[26]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[27]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[28]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[29]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[2]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[30]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[31]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[3]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[4]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[5]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[6]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[7]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[8]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_PC[9]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rd                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rd[0]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rd[1]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rd[2]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rd[3]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rd[4]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[0]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[10]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[11]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[12]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[13]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[14]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[15]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[16]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[17]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[18]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[19]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[1]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[20]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[21]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[22]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[23]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[24]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[25]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[26]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[27]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[28]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[29]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[2]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[30]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[31]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[3]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[4]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[5]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[6]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[7]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[8]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read1[9]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[0]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[10]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[11]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[12]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[13]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[14]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[15]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[16]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[17]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[18]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[19]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[1]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[20]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[21]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[22]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[23]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[24]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[25]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[26]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[27]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[28]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[29]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[2]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[30]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[31]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[3]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[4]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[5]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[6]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[7]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[8]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Read2[9]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs1                                     ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs1[0]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs1[1]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs1[2]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs1[3]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs1[4]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs2                                     ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs2[0]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs2[1]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs2[2]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs2[3]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Rs2[4]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Uniao                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Uniao[0]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Uniao[1]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Uniao[2]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Uniao[3]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wEX_Uniao[4]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_Instr                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4                                     ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[0]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[10]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[11]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[12]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[13]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[14]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[15]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[16]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[17]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[18]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[19]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[1]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[20]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[21]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[22]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[23]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[24]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[25]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[26]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[27]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[28]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[29]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[2]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[30]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[31]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[3]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[4]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[5]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[6]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[7]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[8]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC4[9]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[0]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[10]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[11]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[12]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[13]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[14]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[15]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[16]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[17]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[18]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[19]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[1]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[20]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[21]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[22]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[23]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[24]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[25]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[26]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[27]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[28]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[29]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[2]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[30]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[31]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[3]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[4]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[5]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[6]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[7]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[8]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wID_PC[9]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[0]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[10]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[11]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[12]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[13]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[14]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[15]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[16]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[17]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[18]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[19]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[1]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[20]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[21]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[22]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[23]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[24]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[25]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[26]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[27]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[28]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[29]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[2]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[30]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[31]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[3]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[4]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[5]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[6]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[7]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[8]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ALUresult[9]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_CSR                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_CSRead                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[0]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[10]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[11]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[12]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[13]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[14]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[15]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[16]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[17]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[18]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[19]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[1]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[20]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[21]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[22]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[23]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[24]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[25]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[26]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[27]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[28]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[29]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[2]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[30]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[31]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[3]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[4]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[5]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[6]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[7]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[8]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_ForwardB[9]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Funct3                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Funct3[0]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Funct3[1]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Funct3[2]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Instr                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[0]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[10]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[11]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[12]                          ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[1]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[2]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[3]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[4]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[5]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[6]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[7]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[8]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_InstrType[9]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC                                     ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[0]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[10]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[11]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[12]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[13]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[14]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[15]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[16]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[17]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[18]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[19]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[1]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[20]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[21]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[22]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[23]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[24]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[25]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[26]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[27]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[28]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[29]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[2]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[30]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[31]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[3]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[4]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[5]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[6]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[7]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[8]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC4[9]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[0]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[10]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[11]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[12]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[13]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[14]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[15]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[16]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[17]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[18]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[19]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[1]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[20]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[21]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[22]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[23]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[24]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[25]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[26]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[27]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[28]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[29]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[2]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[30]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[31]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[3]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[4]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[5]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[6]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[7]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[8]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_PC[9]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Rd                                     ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Rd[0]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Rd[1]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Rd[2]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Rd[3]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Rd[4]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Uniao                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Uniao[0]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Uniao[1]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wMEM_Uniao[2]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[0]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[10]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[11]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[12]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[13]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[14]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[15]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[16]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[17]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[18]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[19]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[1]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[20]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[21]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[22]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[23]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[24]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[25]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[26]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[27]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[28]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[29]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[2]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[30]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[31]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[3]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[4]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[5]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[6]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[7]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[8]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_ALUresult[9]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_CSR                                     ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_CSRead                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[0]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[10]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[11]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[12]                           ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[1]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[2]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[3]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[4]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[5]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[6]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[7]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[8]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_InstrType[9]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[0]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[10]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[11]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[12]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[13]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[14]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[15]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[16]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[17]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[18]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[19]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[1]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[20]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[21]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[22]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[23]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[24]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[25]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[26]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[27]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[28]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[29]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[2]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[30]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[31]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[3]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[4]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[5]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[6]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[7]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[8]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_MemLoad[9]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4                                     ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[0]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[10]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[11]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[12]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[13]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[14]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[15]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[16]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[17]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[18]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[19]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[1]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[20]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[21]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[22]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[23]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[24]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[25]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[26]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[27]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[28]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[29]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[2]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[30]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[31]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[3]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[4]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[5]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[6]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[7]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[8]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC4[9]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[0]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[10]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[11]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[12]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[13]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[14]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[15]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[16]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[17]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[18]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[19]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[1]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[20]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[21]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[22]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[23]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[24]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[25]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[26]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[27]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[28]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[29]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[2]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[30]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[31]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[3]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[4]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[5]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[6]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[7]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[8]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_PC[9]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_Rd                                      ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_Rd[0]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_Rd[1]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_Rd[2]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_Rd[3]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_Rd[4]                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[0]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[10]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[11]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[12]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[13]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[14]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[15]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[16]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[17]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[18]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[19]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[1]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[20]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[21]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[22]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[23]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[24]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[25]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[26]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[27]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[28]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[29]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[2]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[30]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[31]                            ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[3]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[4]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[5]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[6]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[7]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[8]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_RegWrite[9]                             ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_Uniao                                   ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_Uniao[0]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_Uniao[1]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wWB_Uniao[2]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[0]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[10]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[11]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[12]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[13]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[14]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[15]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[16]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[17]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[18]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[19]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[1]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[20]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[21]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[22]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[23]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[24]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[25]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[26]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[27]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[28]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[29]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[2]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[30]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[31]                              ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[3]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[4]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[5]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[6]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[7]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[8]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_Instr[9]                               ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC                                     ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4                                    ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[0]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[10]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[11]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[12]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[13]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[14]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[15]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[16]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[17]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[18]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[19]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[1]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[20]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[21]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[22]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[23]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[24]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[25]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[26]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[27]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[28]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[29]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[2]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[30]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[31]                                ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[3]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[4]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[5]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[6]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[7]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[8]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC4[9]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[0]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[10]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[11]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[12]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[13]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[14]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[15]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[16]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[17]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[18]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[19]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[1]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[20]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[21]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[22]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[23]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[24]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[25]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[26]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[27]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[28]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[29]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[2]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[30]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[31]                                 ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[3]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[4]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[5]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[6]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[7]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[8]                                  ; ON            ; QSF Assignment                          ;
; Virtual Pin              ; CPU            ;              ; wiIF_PC[9]                                  ; ON            ; QSF Assignment                          ;
; PLL Bandwidth Preset     ; CPU            ;              ; *PLL_Audio_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; AudioCODEC/PLL_Audio/PLL_Audio_0002.qip ;
; PLL Bandwidth Preset     ; CPU            ;              ; *PLL_Main_0002*|altera_pll:altera_pll_i*|*  ; AUTO          ; Tempo/PLL_Main/PLL_Main_0002.qip        ;
; PLL Bandwidth Preset     ; CPU            ;              ; *VgaPll_0002*|altera_pll:altera_pll_i*|*    ; AUTO          ; VGA/VgaPll/VgaPll_0002.qip              ;
; PLL Channel Spacing      ; CPU            ;              ; *PLL_Main_0002*|altera_pll:altera_pll_i*|*  ; 0 kHz         ; Tempo/PLL_Main/PLL_Main_0002.qip        ;
; PLL Compensation Mode    ; CPU            ;              ; *PLL_Audio_0002*|altera_pll:altera_pll_i*|* ; DIRECT        ; AudioCODEC/PLL_Audio/PLL_Audio_0002.qip ;
; PLL Compensation Mode    ; CPU            ;              ; *PLL_Main_0002*|altera_pll:altera_pll_i*|*  ; DIRECT        ; Tempo/PLL_Main/PLL_Main_0002.qip        ;
; PLL Compensation Mode    ; CPU            ;              ; *VgaPll_0002*|altera_pll:altera_pll_i*|*    ; DIRECT        ; VGA/VgaPll/VgaPll_0002.qip              ;
; PLL Automatic Self-Reset ; CPU            ;              ; *PLL_Audio_0002*|altera_pll:altera_pll_i*|* ; OFF           ; AudioCODEC/PLL_Audio/PLL_Audio_0002.qip ;
; PLL Automatic Self-Reset ; CPU            ;              ; *PLL_Main_0002*|altera_pll:altera_pll_i*|*  ; OFF           ; Tempo/PLL_Main/PLL_Main_0002.qip        ;
; PLL Automatic Self-Reset ; CPU            ;              ; *VgaPll_0002*|altera_pll:altera_pll_i*|*    ; OFF           ; VGA/VgaPll/VgaPll_0002.qip              ;
; I/O Standard             ; CPU            ;              ; AUD_ADCDAT                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; AUD_ADCLRCK                                 ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; AUD_BCLK                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; AUD_DACDAT                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; AUD_DACLRCK                                 ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; AUD_XCK                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; CLOCK2_50                                   ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; CLOCK_50                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; FPGA_I2C_SCLK                               ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; FPGA_I2C_SDAT                               ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[0]                                   ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[10]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[11]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[12]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[13]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[14]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[15]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[16]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[17]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[18]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[19]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[1]                                   ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[20]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[21]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[22]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[23]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[24]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[25]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[26]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[27]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[28]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[29]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[2]                                   ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[30]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[31]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[32]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[33]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[34]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[35]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[3]                                   ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[4]                                   ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[5]                                   ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[6]                                   ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[7]                                   ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[8]                                   ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; GPIO_0[9]                                   ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX0[0]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX0[1]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX0[2]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX0[3]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX0[4]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX0[5]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX0[6]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX1[0]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX1[1]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX1[2]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX1[3]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX1[4]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX1[5]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX1[6]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX2[0]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX2[1]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX2[2]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX2[3]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX2[4]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX2[5]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX2[6]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX3[0]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX3[1]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX3[2]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX3[3]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX3[4]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX3[5]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX3[6]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX4[0]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX4[1]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX4[2]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX4[3]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX4[4]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX4[5]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX4[6]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX5[0]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX5[1]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX5[2]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX5[3]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX5[4]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX5[5]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; HEX5[6]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; KEY[0]                                      ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; KEY[1]                                      ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; KEY[2]                                      ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; KEY[3]                                      ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; LEDR[0]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; LEDR[1]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; LEDR[2]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; LEDR[3]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; LEDR[4]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; LEDR[5]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; LEDR[6]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; LEDR[7]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; LEDR[8]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; LEDR[9]                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; PS2_CLK                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; PS2_CLK2                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; PS2_DAT                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; PS2_DAT2                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; SW[0]                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; SW[1]                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; SW[2]                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; SW[3]                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; SW[4]                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; SW[5]                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; SW[6]                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; SW[7]                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; SW[8]                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; SW[9]                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_CLK27                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_DATA[0]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_DATA[1]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_DATA[2]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_DATA[3]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_DATA[4]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_DATA[5]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_DATA[6]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_DATA[7]                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_HS                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_RESET_N                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; TD_VS                                       ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_BLANK_N                                 ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_B[0]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_B[1]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_B[2]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_B[3]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_B[4]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_B[5]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_B[6]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_B[7]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_CLK                                     ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_G[0]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_G[1]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_G[2]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_G[3]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_G[4]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_G[5]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_G[6]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_G[7]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_HS                                      ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_R[0]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_R[1]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_R[2]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_R[3]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_R[4]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_R[5]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_R[6]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_R[7]                                    ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_SYNC_N                                  ; 2.5 V         ; QSF Assignment                          ;
; I/O Standard             ; CPU            ;              ; VGA_VS                                      ; 2.5 V         ; QSF Assignment                          ;
+--------------------------+----------------+--------------+---------------------------------------------+---------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17716 ) ; 0.00 % ( 0 / 17716 )       ; 0.00 % ( 0 / 17716 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17716 ) ; 0.00 % ( 0 / 17716 )       ; 0.00 % ( 0 / 17716 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17716 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/output_files/TopDE.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 7,980 / 32,070        ; 25 %  ;
; ALMs needed [=A-B+C]                                        ; 7,980                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 7,777 / 32,070        ; 24 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,275                 ;       ;
;         [b] ALMs used for LUT logic                         ; 5,444                 ;       ;
;         [c] ALMs used for registers                         ; 1,018                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 40                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 787 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 990 / 32,070          ; 3 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 4                     ;       ;
;         [c] Due to LAB input limits                         ; 393                   ;       ;
;         [d] Due to virtual I/Os                             ; 593                   ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,021 / 3,207         ; 32 %  ;
;     -- Logic LABs                                           ; 1,017                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 4                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 10,800                ;       ;
;     -- 7 input functions                                    ; 129                   ;       ;
;     -- 6 input functions                                    ; 2,686                 ;       ;
;     -- 5 input functions                                    ; 3,359                 ;       ;
;     -- 4 input functions                                    ; 2,095                 ;       ;
;     -- <=3 input functions                                  ; 2,531                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 815                   ;       ;
; Memory ALUT usage                                           ; 40                    ;       ;
;     -- 64-address deep                                      ; 0                     ;       ;
;     -- 32-address deep                                      ; 40                    ;       ;
;                                                             ;                       ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,763                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 4,584 / 64,140        ; 7 %   ;
;         -- Secondary logic registers                        ; 179 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 4,685                 ;       ;
;         -- Routing optimization registers                   ; 78                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 1,185                 ;       ;
; I/O pins                                                    ; 239 / 457             ; 52 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 7 / 397               ; 2 %   ;
; Total MLAB memory bits                                      ; 200                   ;       ;
; Total block memory bits                                     ; 47,616 / 4,065,280    ; 1 %   ;
; Total block memory implementation bits                      ; 71,680 / 4,065,280    ; 2 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 18 / 87               ; 21 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 10.7% / 10.2% / 12.4% ;       ;
; Peak interconnect usage (total/H/V)                         ; 51.9% / 49.3% / 60.0% ;       ;
; Maximum fan-out                                             ; 4738                  ;       ;
; Highest non-global fan-out                                  ; 1762                  ;       ;
; Total fan-out                                               ; 72889                 ;       ;
; Average fan-out                                             ; 4.03                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 7980 / 32070 ( 25 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 7980                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 7777 / 32070 ( 24 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1275                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 5444                  ; 0                              ;
;         [c] ALMs used for registers                         ; 1018                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 40                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 787 / 32070 ( 2 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 990 / 32070 ( 3 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 4                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 393                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 593                   ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 1021 / 3207 ( 32 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 1017                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 4                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 10840                 ; 0                              ;
;     -- 7 input functions                                    ; 129                   ; 0                              ;
;     -- 6 input functions                                    ; 2686                  ; 0                              ;
;     -- 5 input functions                                    ; 3359                  ; 0                              ;
;     -- 4 input functions                                    ; 2095                  ; 0                              ;
;     -- <=3 input functions                                  ; 2531                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 815                   ; 0                              ;
; Memory ALUT usage                                           ; 40                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 40                    ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 4584 / 64140 ( 7 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 179 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 4685                  ; 0                              ;
;         -- Routing optimization registers                   ; 78                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 1185                  ; 0                              ;
; I/O pins                                                    ; 239                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 47616                 ; 0                              ;
; Total block memory implementation bits                      ; 71680                 ; 0                              ;
; M10K block                                                  ; 7 / 397 ( 1 % )       ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 18 / 87 ( 20 % )      ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 3 / 116 ( 2 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 73288                 ; 0                              ;
;     -- Registered Connections                               ; 19404                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 99                    ; 0                              ;
;     -- Output Ports                                         ; 1325                  ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; DwReadData[0]  ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[10] ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[11] ; C10   ; 8A       ; 28           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[12] ; AA13  ; 3B       ; 20           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[13] ; AE13  ; 3B       ; 22           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[14] ; AF13  ; 3B       ; 22           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[15] ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[16] ; B7    ; 8A       ; 32           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[17] ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[18] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[19] ; D2    ; 8A       ; 12           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[1]  ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[20] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[21] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[22] ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[23] ; B3    ; 8A       ; 14           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[24] ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[25] ; AF6   ; 3A       ; 12           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[26] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[27] ; H8    ; 8A       ; 24           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[28] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[29] ; E4    ; 8A       ; 10           ; 81           ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[2]  ; AB13  ; 3B       ; 20           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[30] ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[31] ; AE14  ; 3B       ; 24           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[3]  ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[4]  ; AG12  ; 3B       ; 26           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[5]  ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[6]  ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[7]  ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[8]  ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DwReadData[9]  ; B13   ; 8A       ; 40           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[0]  ; AH3   ; 3A       ; 16           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[10] ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[11] ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[12] ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[13] ; W24   ; 5A       ; 89           ; 15           ; 20           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[14] ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[15] ; AF11  ; 3B       ; 18           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[16] ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[17] ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[18] ; AG15  ; 3B       ; 38           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[19] ; AG8   ; 3A       ; 8            ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[1]  ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[20] ; AH14  ; 3B       ; 30           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[21] ; AH15  ; 3B       ; 38           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[22] ; AJ2   ; 3A       ; 14           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[23] ; AG5   ; 3A       ; 14           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[24] ; G15   ; 8A       ; 40           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[25] ; AH22  ; 4A       ; 66           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[26] ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[27] ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[28] ; AH12  ; 3B       ; 38           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[29] ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[2]  ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[30] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[31] ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[3]  ; J14   ; 8A       ; 32           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[4]  ; W15   ; 3B       ; 40           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[5]  ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[6]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[7]  ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[8]  ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; IwReadData[9]  ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iCLK           ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 4738                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iCLK50         ; AB27  ; 5B       ; 89           ; 23           ; 20           ; 118                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[0]  ; F13   ; 8A       ; 26           ; 81           ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[10] ; F14   ; 8A       ; 36           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[11] ; Y23   ; 5A       ; 89           ; 13           ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[12] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[13] ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[14] ; W16   ; 4A       ; 52           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[15] ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[16] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[17] ; AH25  ; 4A       ; 78           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[18] ; V17   ; 4A       ; 60           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[19] ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[1]  ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[20] ; AK29  ; 4A       ; 82           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[21] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[22] ; W17   ; 4A       ; 60           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[23] ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[24] ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[25] ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[26] ; C5    ; 8A       ; 22           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[27] ; F15   ; 8A       ; 36           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[28] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[29] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[2]  ; H15   ; 8A       ; 40           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[30] ; V16   ; 4A       ; 52           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[31] ; V23   ; 5A       ; 89           ; 15           ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[3]  ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[4]  ; A11   ; 8A       ; 38           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[5]  ; AA28  ; 5B       ; 89           ; 21           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[6]  ; AD29  ; 5B       ; 89           ; 23           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[7]  ; AD30  ; 5B       ; 89           ; 25           ; 37           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[8]  ; AG23  ; 4A       ; 64           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iInitialPC[9]  ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; iRST           ; AA26  ; 5B       ; 89           ; 23           ; 3            ; 3712                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DwAddress[0]    ; B5    ; 8A       ; 14           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[10]   ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[11]   ; A9    ; 8A       ; 34           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[12]   ; D5    ; 8A       ; 20           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[13]   ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[14]   ; AC9   ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[15]   ; K14   ; 8A       ; 32           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[16]   ; D10   ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[17]   ; AH2   ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[18]   ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[19]   ; B8    ; 8A       ; 30           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[1]    ; AH4   ; 3A       ; 6            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[20]   ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[21]   ; A10   ; 8A       ; 38           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[22]   ; E6    ; 8A       ; 4            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[23]   ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[24]   ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[25]   ; A6    ; 8A       ; 26           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[26]   ; C8    ; 8A       ; 30           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[27]   ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[28]   ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[29]   ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[2]    ; E8    ; 8A       ; 18           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[30]   ; E1    ; 8A       ; 6            ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[31]   ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[3]    ; B2    ; 8A       ; 16           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[4]    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[5]    ; G8    ; 8A       ; 24           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[6]    ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[7]    ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[8]    ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwAddress[9]    ; A8    ; 8A       ; 34           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwByteEnable[0] ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwByteEnable[1] ; A5    ; 8A       ; 26           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwByteEnable[2] ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwByteEnable[3] ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwReadEnable    ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[0]  ; AE11  ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[10] ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[11] ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[12] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[13] ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[14] ; A3    ; 8A       ; 24           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[15] ; C7    ; 8A       ; 32           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[16] ; AK9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[17] ; AH10  ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[18] ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[19] ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[1]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[20] ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[21] ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[22] ; K8    ; 8A       ; 8            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[23] ; AA15  ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[24] ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[25] ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[26] ; AK8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[27] ; D4    ; 8A       ; 10           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[28] ; AK6   ; 3B       ; 24           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[29] ; AA14  ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[2]  ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[30] ; D6    ; 8A       ; 22           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[31] ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[3]  ; C2    ; 8A       ; 12           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[4]  ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[5]  ; AH8   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[6]  ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[7]  ; AG6   ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[8]  ; A4    ; 8A       ; 24           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteData[9]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DwWriteEnable   ; AK11  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[0]    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[10]   ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[11]   ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[12]   ; Y26   ; 5B       ; 89           ; 25           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[13]   ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[14]   ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[15]   ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[16]   ; D7    ; 8A       ; 18           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[17]   ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[18]   ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[19]   ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[1]    ; AE22  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[20]   ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[21]   ; AA30  ; 5B       ; 89           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[22]   ; AC18  ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[23]   ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[24]   ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[25]   ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[26]   ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[27]   ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[28]   ; C4    ; 8A       ; 20           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[29]   ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[2]    ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[30]   ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[31]   ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[3]    ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[4]    ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[5]    ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[6]    ; AG2   ; 3A       ; 16           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[7]    ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[8]    ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwAddress[9]    ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwByteEnable[0] ; K12   ; 8A       ; 12           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwByteEnable[1] ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwByteEnable[2] ; AF8   ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwByteEnable[3] ; AE12  ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwReadEnable    ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[0]  ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[10] ; C3    ; 8A       ; 14           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[11] ; AK7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[12] ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[13] ; C9    ; 8A       ; 28           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[14] ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[15] ; B1    ; 8A       ; 16           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[16] ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[17] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[18] ; H7    ; 8A       ; 16           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[19] ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[1]  ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[20] ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[21] ; AD12  ; 3A       ; 16           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[22] ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[23] ; AB21  ; 4A       ; 88           ; 0            ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[24] ; D9    ; 8A       ; 30           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[25] ; AD21  ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[26] ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[27] ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[28] ; F6    ; 8A       ; 2            ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[29] ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[2]  ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[30] ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[31] ; AA20  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[3]  ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[4]  ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[5]  ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[6]  ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[7]  ; F9    ; 8A       ; 2            ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[8]  ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteData[9]  ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IwWriteEnable   ; B6    ; 8A       ; 14           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 19 / 32 ( 59 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 65 / 80 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 22 / 32 ( 69 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 69 / 80 ( 86 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; DwWriteData[14]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; DwWriteData[8]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A5       ; 489        ; 8A             ; DwByteEnable[1]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; DwAddress[25]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; DwAddress[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 471        ; 8A             ; DwAddress[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 465        ; 8A             ; DwAddress[21]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ; 463        ; 8A             ; iInitialPC[4]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; IwAddress[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; DwReadData[12]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; DwWriteData[29]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; DwWriteData[23]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; iInitialPC[19]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; DwAddress[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; IwAddress[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; IwWriteData[31]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; iInitialPC[21]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; DwWriteData[20]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; iRST                            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; iInitialPC[5]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; IwAddress[21]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; DwReadData[22]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DwReadData[2]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DwWriteData[24]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; iInitialPC[13]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; IwWriteData[23]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; DwAddress[28]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; iCLK50                          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; IwAddress[29]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; IwAddress[27]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; DwAddress[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; DwReadData[7]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DwWriteData[9]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; IwAddress[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; IwAddress[31]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; IwWriteData[16]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; IwAddress[26]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; iInitialPC[3]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; iInitialPC[28]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; IwAddress[17]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; DwReadData[17]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; IwWriteData[21]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DwWriteData[25]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; IwAddress[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; IwWriteData[29]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; IwByteEnable[1]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; IwWriteData[25]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; iInitialPC[29]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; iInitialPC[6]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; iInitialPC[7]                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; DwReadData[24]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; DwWriteData[0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; IwByteEnable[3]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DwReadData[13]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DwReadData[31]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; IwReadData[11]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; IwReadData[27]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; IwReadEnable                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; IwWriteData[3]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; IwAddress[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; IwWriteData[19]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; IwReadData[30]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; DwWriteData[12]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; DwReadData[25]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; IwByteEnable[2]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; IwReadData[15]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DwReadData[14]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; DwReadData[1]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DwByteEnable[3]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; IwAddress[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; IwReadData[2]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; iInitialPC[23]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; IwAddress[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; iInitialPC[9]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; IwWriteData[0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; IwWriteData[27]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; IwAddress[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; IwAddress[13]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; DwReadData[28]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; iInitialPC[16]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; IwAddress[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; IwReadData[23]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; DwWriteData[7]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; IwReadData[19]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DwReadData[30]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DwWriteData[11]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DwReadData[4]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; IwReadData[6]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; IwReadData[18]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; IwReadData[7]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; IwReadData[9]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; IwReadData[26]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; IwReadData[1]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; DwWriteData[21]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; IwWriteData[26]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; iInitialPC[8]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; IwReadData[10]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; DwReadData[18]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; DwAddress[8]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; iInitialPC[12]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; DwAddress[17]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; IwReadData[0]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; DwAddress[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DwReadData[3]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DwWriteData[5]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DwReadData[20]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DwWriteData[17]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; IwReadData[28]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DwReadData[26]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; IwReadData[20]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; IwReadData[21]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; iInitialPC[25]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; IwAddress[25]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; IwAddress[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; DwAddress[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; IwReadData[25]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; IwAddress[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; iInitialPC[1]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; iInitialPC[17]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; IwWriteData[9]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; IwWriteData[17]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; DwReadData[21]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; DwWriteData[18]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; IwReadData[22]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; IwAddress[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DwReadData[5]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DwReadData[0]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DwReadData[10]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DwWriteData[2]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DwByteEnable[2]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DwWriteData[1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; IwReadData[29]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; IwAddress[24]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; IwReadData[5]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; IwAddress[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; iInitialPC[24]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; iInitialPC[15]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; IwAddress[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; DwReadData[8]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; IwReadData[8]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; IwReadData[16]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; IwWriteData[12]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; DwAddress[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; DwReadData[15]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; DwReadData[6]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DwWriteData[28]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; IwWriteData[11]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DwWriteData[26]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DwWriteData[16]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DwWriteEnable                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DwReadEnable                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DwWriteData[10]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; IwAddress[19]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; IwReadData[12]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; IwReadData[17]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; IwAddress[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; IwAddress[30]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; IwReadData[14]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; iInitialPC[20]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; IwWriteData[15]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; DwAddress[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; DwReadData[23]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; DwAddress[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B6       ; 510        ; 8A             ; IwWriteEnable                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B7       ; 477        ; 8A             ; DwReadData[16]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ; 481        ; 8A             ; DwAddress[19]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; DwWriteData[31]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; DwAddress[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; DwReadData[9]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; DwWriteData[3]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; IwWriteData[10]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C4       ; 501        ; 8A             ; IwAddress[28]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C5       ; 497        ; 8A             ; iInitialPC[26]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; DwWriteData[15]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C8       ; 479        ; 8A             ; DwAddress[26]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 485        ; 8A             ; IwWriteData[13]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ; 483        ; 8A             ; DwReadData[11]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; IwWriteData[20]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; IwWriteData[8]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; DwReadData[19]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; DwWriteData[27]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D5       ; 499        ; 8A             ; DwAddress[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D6       ; 495        ; 8A             ; DwWriteData[30]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 505        ; 8A             ; IwAddress[16]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; IwWriteData[24]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ; 472        ; 8A             ; DwAddress[16]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D11      ; 470        ; 8A             ; DwWriteData[13]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; IwWriteData[6]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; DwAddress[30]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; DwReadData[29]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; DwAddress[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; DwAddress[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; DwAddress[29]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; DwAddress[24]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; DwByteEnable[0]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; IwWriteData[28]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; IwWriteData[7]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; IwWriteData[4]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; iInitialPC[0]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; iInitialPC[10]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; iInitialPC[27]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; IwWriteData[5]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; DwAddress[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; IwWriteData[14]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; DwWriteData[6]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; IwReadData[24]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; IwWriteData[18]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; DwReadData[27]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; DwAddress[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; DwAddress[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; DwWriteData[19]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; iInitialPC[2]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; DwAddress[27]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; DwAddress[31]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; IwWriteData[22]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; IwReadData[3]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; DwWriteData[22]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; IwByteEnable[0]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; DwAddress[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; iInitialPC[30]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; iInitialPC[18]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; IwAddress[18]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; iInitialPC[31]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; IwAddress[2]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; IwReadData[4]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; iInitialPC[14]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; iInitialPC[22]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; IwWriteData[30]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; DwAddress[7]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; IwReadData[13]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; DwAddress[18]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; IwReadData[31]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; IwAddress[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; IwWriteData[1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; DwWriteData[4]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; iInitialPC[11]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; IwWriteData[2]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; IwAddress[12]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; iCLK                            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; DwReadEnable    ; Incomplete set of assignments ;
; DwWriteEnable   ; Incomplete set of assignments ;
; DwByteEnable[0] ; Incomplete set of assignments ;
; DwByteEnable[1] ; Incomplete set of assignments ;
; DwByteEnable[2] ; Incomplete set of assignments ;
; DwByteEnable[3] ; Incomplete set of assignments ;
; DwAddress[0]    ; Incomplete set of assignments ;
; DwAddress[1]    ; Incomplete set of assignments ;
; DwAddress[2]    ; Incomplete set of assignments ;
; DwAddress[3]    ; Incomplete set of assignments ;
; DwAddress[4]    ; Incomplete set of assignments ;
; DwAddress[5]    ; Incomplete set of assignments ;
; DwAddress[6]    ; Incomplete set of assignments ;
; DwAddress[7]    ; Incomplete set of assignments ;
; DwAddress[8]    ; Incomplete set of assignments ;
; DwAddress[9]    ; Incomplete set of assignments ;
; DwAddress[10]   ; Incomplete set of assignments ;
; DwAddress[11]   ; Incomplete set of assignments ;
; DwAddress[12]   ; Incomplete set of assignments ;
; DwAddress[13]   ; Incomplete set of assignments ;
; DwAddress[14]   ; Incomplete set of assignments ;
; DwAddress[15]   ; Incomplete set of assignments ;
; DwAddress[16]   ; Incomplete set of assignments ;
; DwAddress[17]   ; Incomplete set of assignments ;
; DwAddress[18]   ; Incomplete set of assignments ;
; DwAddress[19]   ; Incomplete set of assignments ;
; DwAddress[20]   ; Incomplete set of assignments ;
; DwAddress[21]   ; Incomplete set of assignments ;
; DwAddress[22]   ; Incomplete set of assignments ;
; DwAddress[23]   ; Incomplete set of assignments ;
; DwAddress[24]   ; Incomplete set of assignments ;
; DwAddress[25]   ; Incomplete set of assignments ;
; DwAddress[26]   ; Incomplete set of assignments ;
; DwAddress[27]   ; Incomplete set of assignments ;
; DwAddress[28]   ; Incomplete set of assignments ;
; DwAddress[29]   ; Incomplete set of assignments ;
; DwAddress[30]   ; Incomplete set of assignments ;
; DwAddress[31]   ; Incomplete set of assignments ;
; DwWriteData[0]  ; Incomplete set of assignments ;
; DwWriteData[1]  ; Incomplete set of assignments ;
; DwWriteData[2]  ; Incomplete set of assignments ;
; DwWriteData[3]  ; Incomplete set of assignments ;
; DwWriteData[4]  ; Incomplete set of assignments ;
; DwWriteData[5]  ; Incomplete set of assignments ;
; DwWriteData[6]  ; Incomplete set of assignments ;
; DwWriteData[7]  ; Incomplete set of assignments ;
; DwWriteData[8]  ; Incomplete set of assignments ;
; DwWriteData[9]  ; Incomplete set of assignments ;
; DwWriteData[10] ; Incomplete set of assignments ;
; DwWriteData[11] ; Incomplete set of assignments ;
; DwWriteData[12] ; Incomplete set of assignments ;
; DwWriteData[13] ; Incomplete set of assignments ;
; DwWriteData[14] ; Incomplete set of assignments ;
; DwWriteData[15] ; Incomplete set of assignments ;
; DwWriteData[16] ; Incomplete set of assignments ;
; DwWriteData[17] ; Incomplete set of assignments ;
; DwWriteData[18] ; Incomplete set of assignments ;
; DwWriteData[19] ; Incomplete set of assignments ;
; DwWriteData[20] ; Incomplete set of assignments ;
; DwWriteData[21] ; Incomplete set of assignments ;
; DwWriteData[22] ; Incomplete set of assignments ;
; DwWriteData[23] ; Incomplete set of assignments ;
; DwWriteData[24] ; Incomplete set of assignments ;
; DwWriteData[25] ; Incomplete set of assignments ;
; DwWriteData[26] ; Incomplete set of assignments ;
; DwWriteData[27] ; Incomplete set of assignments ;
; DwWriteData[28] ; Incomplete set of assignments ;
; DwWriteData[29] ; Incomplete set of assignments ;
; DwWriteData[30] ; Incomplete set of assignments ;
; DwWriteData[31] ; Incomplete set of assignments ;
; IwReadEnable    ; Incomplete set of assignments ;
; IwWriteEnable   ; Incomplete set of assignments ;
; IwByteEnable[0] ; Incomplete set of assignments ;
; IwByteEnable[1] ; Incomplete set of assignments ;
; IwByteEnable[2] ; Incomplete set of assignments ;
; IwByteEnable[3] ; Incomplete set of assignments ;
; IwAddress[0]    ; Incomplete set of assignments ;
; IwAddress[1]    ; Incomplete set of assignments ;
; IwAddress[2]    ; Incomplete set of assignments ;
; IwAddress[3]    ; Incomplete set of assignments ;
; IwAddress[4]    ; Incomplete set of assignments ;
; IwAddress[5]    ; Incomplete set of assignments ;
; IwAddress[6]    ; Incomplete set of assignments ;
; IwAddress[7]    ; Incomplete set of assignments ;
; IwAddress[8]    ; Incomplete set of assignments ;
; IwAddress[9]    ; Incomplete set of assignments ;
; IwAddress[10]   ; Incomplete set of assignments ;
; IwAddress[11]   ; Incomplete set of assignments ;
; IwAddress[12]   ; Incomplete set of assignments ;
; IwAddress[13]   ; Incomplete set of assignments ;
; IwAddress[14]   ; Incomplete set of assignments ;
; IwAddress[15]   ; Incomplete set of assignments ;
; IwAddress[16]   ; Incomplete set of assignments ;
; IwAddress[17]   ; Incomplete set of assignments ;
; IwAddress[18]   ; Incomplete set of assignments ;
; IwAddress[19]   ; Incomplete set of assignments ;
; IwAddress[20]   ; Incomplete set of assignments ;
; IwAddress[21]   ; Incomplete set of assignments ;
; IwAddress[22]   ; Incomplete set of assignments ;
; IwAddress[23]   ; Incomplete set of assignments ;
; IwAddress[24]   ; Incomplete set of assignments ;
; IwAddress[25]   ; Incomplete set of assignments ;
; IwAddress[26]   ; Incomplete set of assignments ;
; IwAddress[27]   ; Incomplete set of assignments ;
; IwAddress[28]   ; Incomplete set of assignments ;
; IwAddress[29]   ; Incomplete set of assignments ;
; IwAddress[30]   ; Incomplete set of assignments ;
; IwAddress[31]   ; Incomplete set of assignments ;
; IwWriteData[0]  ; Incomplete set of assignments ;
; IwWriteData[1]  ; Incomplete set of assignments ;
; IwWriteData[2]  ; Incomplete set of assignments ;
; IwWriteData[3]  ; Incomplete set of assignments ;
; IwWriteData[4]  ; Incomplete set of assignments ;
; IwWriteData[5]  ; Incomplete set of assignments ;
; IwWriteData[6]  ; Incomplete set of assignments ;
; IwWriteData[7]  ; Incomplete set of assignments ;
; IwWriteData[8]  ; Incomplete set of assignments ;
; IwWriteData[9]  ; Incomplete set of assignments ;
; IwWriteData[10] ; Incomplete set of assignments ;
; IwWriteData[11] ; Incomplete set of assignments ;
; IwWriteData[12] ; Incomplete set of assignments ;
; IwWriteData[13] ; Incomplete set of assignments ;
; IwWriteData[14] ; Incomplete set of assignments ;
; IwWriteData[15] ; Incomplete set of assignments ;
; IwWriteData[16] ; Incomplete set of assignments ;
; IwWriteData[17] ; Incomplete set of assignments ;
; IwWriteData[18] ; Incomplete set of assignments ;
; IwWriteData[19] ; Incomplete set of assignments ;
; IwWriteData[20] ; Incomplete set of assignments ;
; IwWriteData[21] ; Incomplete set of assignments ;
; IwWriteData[22] ; Incomplete set of assignments ;
; IwWriteData[23] ; Incomplete set of assignments ;
; IwWriteData[24] ; Incomplete set of assignments ;
; IwWriteData[25] ; Incomplete set of assignments ;
; IwWriteData[26] ; Incomplete set of assignments ;
; IwWriteData[27] ; Incomplete set of assignments ;
; IwWriteData[28] ; Incomplete set of assignments ;
; IwWriteData[29] ; Incomplete set of assignments ;
; IwWriteData[30] ; Incomplete set of assignments ;
; IwWriteData[31] ; Incomplete set of assignments ;
; iRST            ; Incomplete set of assignments ;
; iInitialPC[2]   ; Incomplete set of assignments ;
; iInitialPC[3]   ; Incomplete set of assignments ;
; iInitialPC[4]   ; Incomplete set of assignments ;
; iInitialPC[5]   ; Incomplete set of assignments ;
; iInitialPC[6]   ; Incomplete set of assignments ;
; iInitialPC[7]   ; Incomplete set of assignments ;
; iInitialPC[8]   ; Incomplete set of assignments ;
; iInitialPC[9]   ; Incomplete set of assignments ;
; iInitialPC[10]  ; Incomplete set of assignments ;
; iInitialPC[11]  ; Incomplete set of assignments ;
; iInitialPC[12]  ; Incomplete set of assignments ;
; iInitialPC[13]  ; Incomplete set of assignments ;
; iInitialPC[14]  ; Incomplete set of assignments ;
; iInitialPC[15]  ; Incomplete set of assignments ;
; iInitialPC[16]  ; Incomplete set of assignments ;
; iInitialPC[17]  ; Incomplete set of assignments ;
; iInitialPC[18]  ; Incomplete set of assignments ;
; iInitialPC[19]  ; Incomplete set of assignments ;
; iInitialPC[20]  ; Incomplete set of assignments ;
; iInitialPC[21]  ; Incomplete set of assignments ;
; iInitialPC[22]  ; Incomplete set of assignments ;
; iInitialPC[23]  ; Incomplete set of assignments ;
; iInitialPC[24]  ; Incomplete set of assignments ;
; iInitialPC[25]  ; Incomplete set of assignments ;
; iInitialPC[26]  ; Incomplete set of assignments ;
; iInitialPC[27]  ; Incomplete set of assignments ;
; iInitialPC[28]  ; Incomplete set of assignments ;
; iInitialPC[29]  ; Incomplete set of assignments ;
; iInitialPC[30]  ; Incomplete set of assignments ;
; iInitialPC[31]  ; Incomplete set of assignments ;
; IwReadData[0]   ; Incomplete set of assignments ;
; IwReadData[1]   ; Incomplete set of assignments ;
; IwReadData[2]   ; Incomplete set of assignments ;
; IwReadData[3]   ; Incomplete set of assignments ;
; IwReadData[4]   ; Incomplete set of assignments ;
; IwReadData[5]   ; Incomplete set of assignments ;
; IwReadData[6]   ; Incomplete set of assignments ;
; IwReadData[7]   ; Incomplete set of assignments ;
; IwReadData[8]   ; Incomplete set of assignments ;
; IwReadData[9]   ; Incomplete set of assignments ;
; IwReadData[10]  ; Incomplete set of assignments ;
; IwReadData[11]  ; Incomplete set of assignments ;
; IwReadData[12]  ; Incomplete set of assignments ;
; IwReadData[13]  ; Incomplete set of assignments ;
; IwReadData[14]  ; Incomplete set of assignments ;
; IwReadData[15]  ; Incomplete set of assignments ;
; IwReadData[16]  ; Incomplete set of assignments ;
; IwReadData[17]  ; Incomplete set of assignments ;
; IwReadData[18]  ; Incomplete set of assignments ;
; IwReadData[19]  ; Incomplete set of assignments ;
; IwReadData[20]  ; Incomplete set of assignments ;
; IwReadData[21]  ; Incomplete set of assignments ;
; IwReadData[22]  ; Incomplete set of assignments ;
; IwReadData[23]  ; Incomplete set of assignments ;
; IwReadData[24]  ; Incomplete set of assignments ;
; IwReadData[25]  ; Incomplete set of assignments ;
; IwReadData[26]  ; Incomplete set of assignments ;
; IwReadData[27]  ; Incomplete set of assignments ;
; IwReadData[28]  ; Incomplete set of assignments ;
; IwReadData[29]  ; Incomplete set of assignments ;
; IwReadData[30]  ; Incomplete set of assignments ;
; IwReadData[31]  ; Incomplete set of assignments ;
; iCLK            ; Incomplete set of assignments ;
; iInitialPC[0]   ; Incomplete set of assignments ;
; iInitialPC[1]   ; Incomplete set of assignments ;
; DwReadData[0]   ; Incomplete set of assignments ;
; DwReadData[8]   ; Incomplete set of assignments ;
; DwReadData[24]  ; Incomplete set of assignments ;
; DwReadData[16]  ; Incomplete set of assignments ;
; DwReadData[1]   ; Incomplete set of assignments ;
; DwReadData[9]   ; Incomplete set of assignments ;
; DwReadData[25]  ; Incomplete set of assignments ;
; DwReadData[17]  ; Incomplete set of assignments ;
; DwReadData[2]   ; Incomplete set of assignments ;
; DwReadData[10]  ; Incomplete set of assignments ;
; DwReadData[26]  ; Incomplete set of assignments ;
; DwReadData[18]  ; Incomplete set of assignments ;
; DwReadData[3]   ; Incomplete set of assignments ;
; DwReadData[11]  ; Incomplete set of assignments ;
; DwReadData[27]  ; Incomplete set of assignments ;
; DwReadData[19]  ; Incomplete set of assignments ;
; DwReadData[4]   ; Incomplete set of assignments ;
; DwReadData[12]  ; Incomplete set of assignments ;
; DwReadData[28]  ; Incomplete set of assignments ;
; DwReadData[20]  ; Incomplete set of assignments ;
; DwReadData[5]   ; Incomplete set of assignments ;
; DwReadData[13]  ; Incomplete set of assignments ;
; DwReadData[29]  ; Incomplete set of assignments ;
; DwReadData[21]  ; Incomplete set of assignments ;
; DwReadData[6]   ; Incomplete set of assignments ;
; DwReadData[14]  ; Incomplete set of assignments ;
; DwReadData[30]  ; Incomplete set of assignments ;
; DwReadData[22]  ; Incomplete set of assignments ;
; DwReadData[23]  ; Incomplete set of assignments ;
; DwReadData[7]   ; Incomplete set of assignments ;
; DwReadData[15]  ; Incomplete set of assignments ;
; DwReadData[31]  ; Incomplete set of assignments ;
; iCLK50          ; Incomplete set of assignments ;
; DwReadEnable    ; Missing location assignment   ;
; DwWriteEnable   ; Missing location assignment   ;
; DwByteEnable[0] ; Missing location assignment   ;
; DwByteEnable[1] ; Missing location assignment   ;
; DwByteEnable[2] ; Missing location assignment   ;
; DwByteEnable[3] ; Missing location assignment   ;
; DwAddress[0]    ; Missing location assignment   ;
; DwAddress[1]    ; Missing location assignment   ;
; DwAddress[2]    ; Missing location assignment   ;
; DwAddress[3]    ; Missing location assignment   ;
; DwAddress[4]    ; Missing location assignment   ;
; DwAddress[5]    ; Missing location assignment   ;
; DwAddress[6]    ; Missing location assignment   ;
; DwAddress[7]    ; Missing location assignment   ;
; DwAddress[8]    ; Missing location assignment   ;
; DwAddress[9]    ; Missing location assignment   ;
; DwAddress[10]   ; Missing location assignment   ;
; DwAddress[11]   ; Missing location assignment   ;
; DwAddress[12]   ; Missing location assignment   ;
; DwAddress[13]   ; Missing location assignment   ;
; DwAddress[14]   ; Missing location assignment   ;
; DwAddress[15]   ; Missing location assignment   ;
; DwAddress[16]   ; Missing location assignment   ;
; DwAddress[17]   ; Missing location assignment   ;
; DwAddress[18]   ; Missing location assignment   ;
; DwAddress[19]   ; Missing location assignment   ;
; DwAddress[20]   ; Missing location assignment   ;
; DwAddress[21]   ; Missing location assignment   ;
; DwAddress[22]   ; Missing location assignment   ;
; DwAddress[23]   ; Missing location assignment   ;
; DwAddress[24]   ; Missing location assignment   ;
; DwAddress[25]   ; Missing location assignment   ;
; DwAddress[26]   ; Missing location assignment   ;
; DwAddress[27]   ; Missing location assignment   ;
; DwAddress[28]   ; Missing location assignment   ;
; DwAddress[29]   ; Missing location assignment   ;
; DwAddress[30]   ; Missing location assignment   ;
; DwAddress[31]   ; Missing location assignment   ;
; DwWriteData[0]  ; Missing location assignment   ;
; DwWriteData[1]  ; Missing location assignment   ;
; DwWriteData[2]  ; Missing location assignment   ;
; DwWriteData[3]  ; Missing location assignment   ;
; DwWriteData[4]  ; Missing location assignment   ;
; DwWriteData[5]  ; Missing location assignment   ;
; DwWriteData[6]  ; Missing location assignment   ;
; DwWriteData[7]  ; Missing location assignment   ;
; DwWriteData[8]  ; Missing location assignment   ;
; DwWriteData[9]  ; Missing location assignment   ;
; DwWriteData[10] ; Missing location assignment   ;
; DwWriteData[11] ; Missing location assignment   ;
; DwWriteData[12] ; Missing location assignment   ;
; DwWriteData[13] ; Missing location assignment   ;
; DwWriteData[14] ; Missing location assignment   ;
; DwWriteData[15] ; Missing location assignment   ;
; DwWriteData[16] ; Missing location assignment   ;
; DwWriteData[17] ; Missing location assignment   ;
; DwWriteData[18] ; Missing location assignment   ;
; DwWriteData[19] ; Missing location assignment   ;
; DwWriteData[20] ; Missing location assignment   ;
; DwWriteData[21] ; Missing location assignment   ;
; DwWriteData[22] ; Missing location assignment   ;
; DwWriteData[23] ; Missing location assignment   ;
; DwWriteData[24] ; Missing location assignment   ;
; DwWriteData[25] ; Missing location assignment   ;
; DwWriteData[26] ; Missing location assignment   ;
; DwWriteData[27] ; Missing location assignment   ;
; DwWriteData[28] ; Missing location assignment   ;
; DwWriteData[29] ; Missing location assignment   ;
; DwWriteData[30] ; Missing location assignment   ;
; DwWriteData[31] ; Missing location assignment   ;
; IwReadEnable    ; Missing location assignment   ;
; IwWriteEnable   ; Missing location assignment   ;
; IwByteEnable[0] ; Missing location assignment   ;
; IwByteEnable[1] ; Missing location assignment   ;
; IwByteEnable[2] ; Missing location assignment   ;
; IwByteEnable[3] ; Missing location assignment   ;
; IwAddress[0]    ; Missing location assignment   ;
; IwAddress[1]    ; Missing location assignment   ;
; IwAddress[2]    ; Missing location assignment   ;
; IwAddress[3]    ; Missing location assignment   ;
; IwAddress[4]    ; Missing location assignment   ;
; IwAddress[5]    ; Missing location assignment   ;
; IwAddress[6]    ; Missing location assignment   ;
; IwAddress[7]    ; Missing location assignment   ;
; IwAddress[8]    ; Missing location assignment   ;
; IwAddress[9]    ; Missing location assignment   ;
; IwAddress[10]   ; Missing location assignment   ;
; IwAddress[11]   ; Missing location assignment   ;
; IwAddress[12]   ; Missing location assignment   ;
; IwAddress[13]   ; Missing location assignment   ;
; IwAddress[14]   ; Missing location assignment   ;
; IwAddress[15]   ; Missing location assignment   ;
; IwAddress[16]   ; Missing location assignment   ;
; IwAddress[17]   ; Missing location assignment   ;
; IwAddress[18]   ; Missing location assignment   ;
; IwAddress[19]   ; Missing location assignment   ;
; IwAddress[20]   ; Missing location assignment   ;
; IwAddress[21]   ; Missing location assignment   ;
; IwAddress[22]   ; Missing location assignment   ;
; IwAddress[23]   ; Missing location assignment   ;
; IwAddress[24]   ; Missing location assignment   ;
; IwAddress[25]   ; Missing location assignment   ;
; IwAddress[26]   ; Missing location assignment   ;
; IwAddress[27]   ; Missing location assignment   ;
; IwAddress[28]   ; Missing location assignment   ;
; IwAddress[29]   ; Missing location assignment   ;
; IwAddress[30]   ; Missing location assignment   ;
; IwAddress[31]   ; Missing location assignment   ;
; IwWriteData[0]  ; Missing location assignment   ;
; IwWriteData[1]  ; Missing location assignment   ;
; IwWriteData[2]  ; Missing location assignment   ;
; IwWriteData[3]  ; Missing location assignment   ;
; IwWriteData[4]  ; Missing location assignment   ;
; IwWriteData[5]  ; Missing location assignment   ;
; IwWriteData[6]  ; Missing location assignment   ;
; IwWriteData[7]  ; Missing location assignment   ;
; IwWriteData[8]  ; Missing location assignment   ;
; IwWriteData[9]  ; Missing location assignment   ;
; IwWriteData[10] ; Missing location assignment   ;
; IwWriteData[11] ; Missing location assignment   ;
; IwWriteData[12] ; Missing location assignment   ;
; IwWriteData[13] ; Missing location assignment   ;
; IwWriteData[14] ; Missing location assignment   ;
; IwWriteData[15] ; Missing location assignment   ;
; IwWriteData[16] ; Missing location assignment   ;
; IwWriteData[17] ; Missing location assignment   ;
; IwWriteData[18] ; Missing location assignment   ;
; IwWriteData[19] ; Missing location assignment   ;
; IwWriteData[20] ; Missing location assignment   ;
; IwWriteData[21] ; Missing location assignment   ;
; IwWriteData[22] ; Missing location assignment   ;
; IwWriteData[23] ; Missing location assignment   ;
; IwWriteData[24] ; Missing location assignment   ;
; IwWriteData[25] ; Missing location assignment   ;
; IwWriteData[26] ; Missing location assignment   ;
; IwWriteData[27] ; Missing location assignment   ;
; IwWriteData[28] ; Missing location assignment   ;
; IwWriteData[29] ; Missing location assignment   ;
; IwWriteData[30] ; Missing location assignment   ;
; IwWriteData[31] ; Missing location assignment   ;
; iRST            ; Missing location assignment   ;
; iInitialPC[2]   ; Missing location assignment   ;
; iInitialPC[3]   ; Missing location assignment   ;
; iInitialPC[4]   ; Missing location assignment   ;
; iInitialPC[5]   ; Missing location assignment   ;
; iInitialPC[6]   ; Missing location assignment   ;
; iInitialPC[7]   ; Missing location assignment   ;
; iInitialPC[8]   ; Missing location assignment   ;
; iInitialPC[9]   ; Missing location assignment   ;
; iInitialPC[10]  ; Missing location assignment   ;
; iInitialPC[11]  ; Missing location assignment   ;
; iInitialPC[12]  ; Missing location assignment   ;
; iInitialPC[13]  ; Missing location assignment   ;
; iInitialPC[14]  ; Missing location assignment   ;
; iInitialPC[15]  ; Missing location assignment   ;
; iInitialPC[16]  ; Missing location assignment   ;
; iInitialPC[17]  ; Missing location assignment   ;
; iInitialPC[18]  ; Missing location assignment   ;
; iInitialPC[19]  ; Missing location assignment   ;
; iInitialPC[20]  ; Missing location assignment   ;
; iInitialPC[21]  ; Missing location assignment   ;
; iInitialPC[22]  ; Missing location assignment   ;
; iInitialPC[23]  ; Missing location assignment   ;
; iInitialPC[24]  ; Missing location assignment   ;
; iInitialPC[25]  ; Missing location assignment   ;
; iInitialPC[26]  ; Missing location assignment   ;
; iInitialPC[27]  ; Missing location assignment   ;
; iInitialPC[28]  ; Missing location assignment   ;
; iInitialPC[29]  ; Missing location assignment   ;
; iInitialPC[30]  ; Missing location assignment   ;
; iInitialPC[31]  ; Missing location assignment   ;
; IwReadData[0]   ; Missing location assignment   ;
; IwReadData[1]   ; Missing location assignment   ;
; IwReadData[2]   ; Missing location assignment   ;
; IwReadData[3]   ; Missing location assignment   ;
; IwReadData[4]   ; Missing location assignment   ;
; IwReadData[5]   ; Missing location assignment   ;
; IwReadData[6]   ; Missing location assignment   ;
; IwReadData[7]   ; Missing location assignment   ;
; IwReadData[8]   ; Missing location assignment   ;
; IwReadData[9]   ; Missing location assignment   ;
; IwReadData[10]  ; Missing location assignment   ;
; IwReadData[11]  ; Missing location assignment   ;
; IwReadData[12]  ; Missing location assignment   ;
; IwReadData[13]  ; Missing location assignment   ;
; IwReadData[14]  ; Missing location assignment   ;
; IwReadData[15]  ; Missing location assignment   ;
; IwReadData[16]  ; Missing location assignment   ;
; IwReadData[17]  ; Missing location assignment   ;
; IwReadData[18]  ; Missing location assignment   ;
; IwReadData[19]  ; Missing location assignment   ;
; IwReadData[20]  ; Missing location assignment   ;
; IwReadData[21]  ; Missing location assignment   ;
; IwReadData[22]  ; Missing location assignment   ;
; IwReadData[23]  ; Missing location assignment   ;
; IwReadData[24]  ; Missing location assignment   ;
; IwReadData[25]  ; Missing location assignment   ;
; IwReadData[26]  ; Missing location assignment   ;
; IwReadData[27]  ; Missing location assignment   ;
; IwReadData[28]  ; Missing location assignment   ;
; IwReadData[29]  ; Missing location assignment   ;
; IwReadData[30]  ; Missing location assignment   ;
; IwReadData[31]  ; Missing location assignment   ;
; iCLK            ; Missing location assignment   ;
; iInitialPC[0]   ; Missing location assignment   ;
; iInitialPC[1]   ; Missing location assignment   ;
; DwReadData[0]   ; Missing location assignment   ;
; DwReadData[8]   ; Missing location assignment   ;
; DwReadData[24]  ; Missing location assignment   ;
; DwReadData[16]  ; Missing location assignment   ;
; DwReadData[1]   ; Missing location assignment   ;
; DwReadData[9]   ; Missing location assignment   ;
; DwReadData[25]  ; Missing location assignment   ;
; DwReadData[17]  ; Missing location assignment   ;
; DwReadData[2]   ; Missing location assignment   ;
; DwReadData[10]  ; Missing location assignment   ;
; DwReadData[26]  ; Missing location assignment   ;
; DwReadData[18]  ; Missing location assignment   ;
; DwReadData[3]   ; Missing location assignment   ;
; DwReadData[11]  ; Missing location assignment   ;
; DwReadData[27]  ; Missing location assignment   ;
; DwReadData[19]  ; Missing location assignment   ;
; DwReadData[4]   ; Missing location assignment   ;
; DwReadData[12]  ; Missing location assignment   ;
; DwReadData[28]  ; Missing location assignment   ;
; DwReadData[20]  ; Missing location assignment   ;
; DwReadData[5]   ; Missing location assignment   ;
; DwReadData[13]  ; Missing location assignment   ;
; DwReadData[29]  ; Missing location assignment   ;
; DwReadData[21]  ; Missing location assignment   ;
; DwReadData[6]   ; Missing location assignment   ;
; DwReadData[14]  ; Missing location assignment   ;
; DwReadData[30]  ; Missing location assignment   ;
; DwReadData[22]  ; Missing location assignment   ;
; DwReadData[23]  ; Missing location assignment   ;
; DwReadData[7]   ; Missing location assignment   ;
; DwReadData[15]  ; Missing location assignment   ;
; DwReadData[31]  ; Missing location assignment   ;
; iCLK50          ; Missing location assignment   ;
+-----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node                                                                                                        ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                        ; Entity Name              ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; |CPU                                                                                                                              ; 7975.5 (593.0)       ; 7776.0 (0.5)                     ; 785.5 (0.0)                                       ; 985.0 (592.5)                    ; 40.0 (0.0)           ; 10800 (1)           ; 4763 (0)                  ; 0 (0)         ; 47616             ; 7     ; 18         ; 239  ; 1185         ; |CPU                                                                                                                                                                                                       ; CPU                      ; work         ;
;    |Control_PIPEM:CONTROL0|                                                                                                       ; 45.9 (45.9)          ; 45.8 (45.8)                      ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 86 (86)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Control_PIPEM:CONTROL0                                                                                                                                                                                ; Control_PIPEM            ; work         ;
;    |Datapath_PIPEM:DATAPATH0|                                                                                                     ; 7336.7 (1534.0)      ; 7729.8 (1630.4)                  ; 785.1 (135.2)                                     ; 392.1 (38.8)                     ; 40.0 (0.0)           ; 10713 (1922)        ; 4763 (997)                ; 0 (0)         ; 47616             ; 7     ; 18         ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0                                                                                                                                                                              ; Datapath_PIPEM           ; work         ;
;       |ALU:ALU0|                                                                                                                  ; 3226.5 (522.6)       ; 3011.6 (526.4)                   ; 108.9 (29.7)                                      ; 323.8 (26.0)                     ; 0.0 (0.0)            ; 5440 (722)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 12         ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0                                                                                                                                                                     ; ALU                      ; work         ;
;          |lpm_divide:Div0|                                                                                                        ; 698.9 (0.0)          ; 628.0 (0.0)                      ; 4.3 (0.0)                                         ; 75.2 (0.0)                       ; 0.0 (0.0)            ; 1244 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Div0                                                                                                                                                     ; lpm_divide               ; work         ;
;             |lpm_divide_rqo:auto_generated|                                                                                       ; 698.9 (0.0)          ; 628.0 (0.0)                      ; 4.3 (0.0)                                         ; 75.2 (0.0)                       ; 0.0 (0.0)            ; 1244 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Div0|lpm_divide_rqo:auto_generated                                                                                                                       ; lpm_divide_rqo           ; work         ;
;                |abs_divider_4dg:divider|                                                                                          ; 698.9 (32.0)         ; 628.0 (32.0)                     ; 4.3 (0.5)                                         ; 75.2 (0.5)                       ; 0.0 (0.0)            ; 1244 (65)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Div0|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider                                                                                               ; abs_divider_4dg          ; work         ;
;                   |alt_u_div_o2f:divider|                                                                                         ; 634.8 (634.8)        ; 564.0 (564.0)                    ; 3.8 (3.8)                                         ; 74.7 (74.7)                      ; 0.0 (0.0)            ; 1115 (1115)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Div0|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider                                                                         ; alt_u_div_o2f            ; work         ;
;                   |lpm_abs_4p9:my_abs_den|                                                                                        ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Div0|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den                                                                        ; lpm_abs_4p9              ; work         ;
;                   |lpm_abs_4p9:my_abs_num|                                                                                        ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Div0|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num                                                                        ; lpm_abs_4p9              ; work         ;
;          |lpm_divide:Div1|                                                                                                        ; 648.0 (0.0)          ; 608.0 (0.0)                      ; 35.3 (0.0)                                        ; 75.4 (0.0)                       ; 0.0 (0.0)            ; 1103 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Div1                                                                                                                                                     ; lpm_divide               ; work         ;
;             |lpm_divide_3dm:auto_generated|                                                                                       ; 648.0 (0.0)          ; 608.0 (0.0)                      ; 35.3 (0.0)                                        ; 75.4 (0.0)                       ; 0.0 (0.0)            ; 1103 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Div1|lpm_divide_3dm:auto_generated                                                                                                                       ; lpm_divide_3dm           ; work         ;
;                |sign_div_unsign_9nh:divider|                                                                                      ; 648.0 (0.0)          ; 608.0 (0.0)                      ; 35.3 (0.0)                                        ; 75.4 (0.0)                       ; 0.0 (0.0)            ; 1103 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Div1|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                                                                                           ; sign_div_unsign_9nh      ; work         ;
;                   |alt_u_div_o2f:divider|                                                                                         ; 648.0 (648.0)        ; 608.0 (608.0)                    ; 35.3 (35.3)                                       ; 75.4 (75.4)                      ; 0.0 (0.0)            ; 1103 (1103)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Div1|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider                                                                     ; alt_u_div_o2f            ; work         ;
;          |lpm_divide:Mod0|                                                                                                        ; 699.5 (0.0)          ; 636.8 (0.0)                      ; 1.8 (0.0)                                         ; 64.5 (0.0)                       ; 0.0 (0.0)            ; 1266 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Mod0                                                                                                                                                     ; lpm_divide               ; work         ;
;             |lpm_divide_uio:auto_generated|                                                                                       ; 699.5 (0.0)          ; 636.8 (0.0)                      ; 1.8 (0.0)                                         ; 64.5 (0.0)                       ; 0.0 (0.0)            ; 1266 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Mod0|lpm_divide_uio:auto_generated                                                                                                                       ; lpm_divide_uio           ; work         ;
;                |abs_divider_4dg:divider|                                                                                          ; 699.5 (20.7)         ; 636.8 (19.8)                     ; 1.8 (0.8)                                         ; 64.5 (1.7)                       ; 0.0 (0.0)            ; 1266 (40)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                                                                                               ; abs_divider_4dg          ; work         ;
;                   |alt_u_div_o2f:divider|                                                                                         ; 646.8 (646.8)        ; 586.7 (586.7)                    ; 2.7 (2.7)                                         ; 62.8 (62.8)                      ; 0.0 (0.0)            ; 1162 (1162)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider                                                                         ; alt_u_div_o2f            ; work         ;
;                   |lpm_abs_4p9:my_abs_den|                                                                                        ; 14.7 (14.7)          ; 14.7 (14.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den                                                                        ; lpm_abs_4p9              ; work         ;
;                   |lpm_abs_4p9:my_abs_num|                                                                                        ; 15.7 (15.7)          ; 15.7 (15.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num                                                                        ; lpm_abs_4p9              ; work         ;
;          |lpm_divide:Mod1|                                                                                                        ; 657.4 (0.0)          ; 612.3 (0.0)                      ; 37.7 (0.0)                                        ; 82.8 (0.0)                       ; 0.0 (0.0)            ; 1105 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Mod1                                                                                                                                                     ; lpm_divide               ; work         ;
;             |lpm_divide_65m:auto_generated|                                                                                       ; 657.4 (0.0)          ; 612.3 (0.0)                      ; 37.7 (0.0)                                        ; 82.8 (0.0)                       ; 0.0 (0.0)            ; 1105 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Mod1|lpm_divide_65m:auto_generated                                                                                                                       ; lpm_divide_65m           ; work         ;
;                |sign_div_unsign_9nh:divider|                                                                                      ; 657.4 (0.0)          ; 612.3 (0.0)                      ; 37.7 (0.0)                                        ; 82.8 (0.0)                       ; 0.0 (0.0)            ; 1105 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Mod1|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                                                                                           ; sign_div_unsign_9nh      ; work         ;
;                   |alt_u_div_o2f:divider|                                                                                         ; 657.4 (657.4)        ; 612.3 (612.3)                    ; 37.7 (37.7)                                       ; 82.8 (82.8)                      ; 0.0 (0.0)            ; 1105 (1105)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ALU:ALU0|lpm_divide:Mod1|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider                                                                     ; alt_u_div_o2f            ; work         ;
;       |BranchControl:BC0|                                                                                                         ; 55.1 (55.1)          ; 57.8 (57.8)                      ; 3.0 (3.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 63 (63)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|BranchControl:BC0                                                                                                                                                            ; BranchControl            ; work         ;
;       |CSRegisters:CSREGISTERS0|                                                                                                  ; 237.7 (237.7)        ; 294.3 (294.3)                    ; 58.5 (58.5)                                       ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 275 (275)           ; 635 (635)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0                                                                                                                                                     ; CSRegisters              ; work         ;
;       |ExceptionControl:EXC0|                                                                                                     ; 27.8 (27.8)          ; 32.0 (32.0)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ExceptionControl:EXC0                                                                                                                                                        ; ExceptionControl         ; work         ;
;       |FPALU:FPALU0|                                                                                                              ; 1204.5 (154.7)       ; 1309.3 (166.3)                   ; 121.3 (16.8)                                      ; 16.5 (5.2)                       ; 40.0 (0.0)           ; 1826 (228)          ; 1111 (8)                  ; 0 (0)         ; 47616             ; 7     ; 6          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0                                                                                                                                                                 ; FPALU                    ; work         ;
;          |add_sub:add1|                                                                                                           ; 292.7 (0.0)          ; 305.7 (0.0)                      ; 18.5 (0.0)                                        ; 5.6 (0.0)                        ; 0.0 (0.0)            ; 469 (0)             ; 284 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1                                                                                                                                                    ; add_sub                  ; add_sub      ;
;             |add_sub_0002:add_sub_inst|                                                                                           ; 292.7 (231.3)        ; 305.7 (237.5)                    ; 18.5 (10.3)                                       ; 5.6 (4.2)                        ; 0.0 (0.0)            ; 469 (468)           ; 284 (71)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst                                                                                                                          ; add_sub_0002             ; add_sub      ;
;                |dspba_delay:effSubInvSticky_uid83_fpAddSubTest_ieeeAdd_delay|                                                     ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:effSubInvSticky_uid83_fpAddSubTest_ieeeAdd_delay                                                             ; dspba_delay              ; add_sub      ;
;                |dspba_delay:excN_aSig_uid37_fpAddSubTest_ieeeAdd_delay|                                                           ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:excN_aSig_uid37_fpAddSubTest_ieeeAdd_delay                                                                   ; dspba_delay              ; add_sub      ;
;                |dspba_delay:excN_bSig_uid51_fpAddSubTest_ieeeAdd_delay|                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:excN_bSig_uid51_fpAddSubTest_ieeeAdd_delay                                                                   ; dspba_delay              ; add_sub      ;
;                |dspba_delay:expXIsMax_uid47_fpAddSubTest_ieeeAdd_delay|                                                           ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:expXIsMax_uid47_fpAddSubTest_ieeeAdd_delay                                                                   ; dspba_delay              ; add_sub      ;
;                |dspba_delay:fracBAddOpPostXor_uid90_fpAddSubTest_ieeeAdd_delay|                                                   ; 6.9 (6.9)            ; 7.2 (7.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:fracBAddOpPostXor_uid90_fpAddSubTest_ieeeAdd_delay                                                           ; dspba_delay              ; add_sub      ;
;                |dspba_delay:fracXIsZero_uid34_fpAddSubTest_ieeeAdd_delay|                                                         ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:fracXIsZero_uid34_fpAddSubTest_ieeeAdd_delay                                                                 ; dspba_delay              ; add_sub      ;
;                |dspba_delay:fracXIsZero_uid48_fpAddSubTest_ieeeAdd_delay|                                                         ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:fracXIsZero_uid48_fpAddSubTest_ieeeAdd_delay                                                                 ; dspba_delay              ; add_sub      ;
;                |dspba_delay:invCmpEQ_stickyBits_cZwF_uid81_fpAddSubTest_ieeeAdd_delay|                                            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:invCmpEQ_stickyBits_cZwF_uid81_fpAddSubTest_ieeeAdd_delay                                                    ; dspba_delay              ; add_sub      ;
;                |dspba_delay:rInfOvf_uid130_fpAddSubTest_ieeeAdd_delay|                                                            ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:rInfOvf_uid130_fpAddSubTest_ieeeAdd_delay                                                                    ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist0_rVStage_uid168_lzCountVal_uid94_fpAddSubTest_ieeeAdd_merged_bit_select_b_1|                   ; 1.8 (1.8)            ; 2.1 (2.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist0_rVStage_uid168_lzCountVal_uid94_fpAddSubTest_ieeeAdd_merged_bit_select_b_1                           ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist10_sigB_uid60_fpAddSubTest_ieeeAdd_b_1|                                                         ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist10_sigB_uid60_fpAddSubTest_ieeeAdd_b_1                                                                 ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist11_sigB_uid60_fpAddSubTest_ieeeAdd_b_3|                                                         ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist11_sigB_uid60_fpAddSubTest_ieeeAdd_b_3                                                                 ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist12_sigA_uid59_fpAddSubTest_ieeeAdd_b_1|                                                         ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist12_sigA_uid59_fpAddSubTest_ieeeAdd_b_1                                                                 ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist13_sigA_uid59_fpAddSubTest_ieeeAdd_b_3|                                                         ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist13_sigA_uid59_fpAddSubTest_ieeeAdd_b_3                                                                 ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist14_InvExpXIsZero_uid53_fpAddSubTest_ieeeAdd_q_2|                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist14_InvExpXIsZero_uid53_fpAddSubTest_ieeeAdd_q_2                                                        ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist15_excN_bSig_uid51_fpAddSubTest_ieeeAdd_q_2|                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist15_excN_bSig_uid51_fpAddSubTest_ieeeAdd_q_2                                                            ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist16_excI_bSig_uid50_fpAddSubTest_ieeeAdd_q_2|                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist16_excI_bSig_uid50_fpAddSubTest_ieeeAdd_q_2                                                            ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist17_fracXIsZero_uid48_fpAddSubTest_ieeeAdd_q_3|                                                  ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist17_fracXIsZero_uid48_fpAddSubTest_ieeeAdd_q_3                                                          ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist18_expXIsMax_uid47_fpAddSubTest_ieeeAdd_q_3|                                                    ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist18_expXIsMax_uid47_fpAddSubTest_ieeeAdd_q_3                                                            ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist19_excZ_bSig_uid26_uid46_fpAddSubTest_ieeeAdd_q_1|                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist19_excZ_bSig_uid26_uid46_fpAddSubTest_ieeeAdd_q_1                                                      ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist1_rVStage_uid168_lzCountVal_uid94_fpAddSubTest_ieeeAdd_merged_bit_select_c_1|                   ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist1_rVStage_uid168_lzCountVal_uid94_fpAddSubTest_ieeeAdd_merged_bit_select_c_1                           ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist20_excZ_bSig_uid26_uid46_fpAddSubTest_ieeeAdd_q_3|                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist20_excZ_bSig_uid26_uid46_fpAddSubTest_ieeeAdd_q_3                                                      ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist21_excZ_bSig_uid26_uid46_fpAddSubTest_ieeeAdd_q_4|                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist21_excZ_bSig_uid26_uid46_fpAddSubTest_ieeeAdd_q_4                                                      ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist22_excN_aSig_uid37_fpAddSubTest_ieeeAdd_q_2|                                                    ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist22_excN_aSig_uid37_fpAddSubTest_ieeeAdd_q_2                                                            ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist23_excI_aSig_uid36_fpAddSubTest_ieeeAdd_q_2|                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist23_excI_aSig_uid36_fpAddSubTest_ieeeAdd_q_2                                                            ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist24_excZ_aSig_uid25_uid32_fpAddSubTest_ieeeAdd_q_1|                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist24_excZ_aSig_uid25_uid32_fpAddSubTest_ieeeAdd_q_1                                                      ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist25_frac_aSig_uid31_fpAddSubTest_ieeeAdd_b_2|                                                    ; 18.1 (18.1)          ; 20.2 (20.2)                      ; 3.0 (3.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist25_frac_aSig_uid31_fpAddSubTest_ieeeAdd_b_2                                                            ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist26_exp_aSig_uid30_fpAddSubTest_ieeeAdd_b_3|                                                     ; 7.1 (7.1)            ; 7.8 (7.8)                        ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist26_exp_aSig_uid30_fpAddSubTest_ieeeAdd_b_3                                                             ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist3_vCount_uid161_lzCountVal_uid94_fpAddSubTest_ieeeAdd_q_1|                                      ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist3_vCount_uid161_lzCountVal_uid94_fpAddSubTest_ieeeAdd_q_1                                              ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist4_signRInfRZRReg_uid146_fpAddSubTest_ieeeAdd_q_2|                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist4_signRInfRZRReg_uid146_fpAddSubTest_ieeeAdd_q_2                                                       ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist5_expRPreExc_uid126_fpAddSubTest_ieeeAdd_b_1|                                                   ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist5_expRPreExc_uid126_fpAddSubTest_ieeeAdd_b_1                                                           ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist6_fracRPreExc_uid125_fpAddSubTest_ieeeAdd_b_1|                                                  ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist6_fracRPreExc_uid125_fpAddSubTest_ieeeAdd_b_1                                                          ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist7_aMinusA_uid96_fpAddSubTest_ieeeAdd_q_1|                                                       ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist7_aMinusA_uid96_fpAddSubTest_ieeeAdd_q_1                                                               ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist8_fracGRS_uid93_fpAddSubTest_ieeeAdd_q_1|                                                       ; 6.8 (6.8)            ; 7.5 (7.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist8_fracGRS_uid93_fpAddSubTest_ieeeAdd_q_1                                                               ; dspba_delay              ; add_sub      ;
;                |dspba_delay:redist9_effSub_uid61_fpAddSubTest_ieeeAdd_q_4|                                                        ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:redist9_effSub_uid61_fpAddSubTest_ieeeAdd_q_4                                                                ; dspba_delay              ; add_sub      ;
;                |dspba_delay:regInputs_uid127_fpAddSubTest_ieeeAdd_delay|                                                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:regInputs_uid127_fpAddSubTest_ieeeAdd_delay                                                                  ; dspba_delay              ; add_sub      ;
;                |dspba_delay:signRInfRZRReg_uid146_fpAddSubTest_ieeeAdd_delay|                                                     ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:signRInfRZRReg_uid146_fpAddSubTest_ieeeAdd_delay                                                             ; dspba_delay              ; add_sub      ;
;                |dspba_delay:vCount_uid169_lzCountVal_uid94_fpAddSubTest_ieeeAdd_delay|                                            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|dspba_delay:vCount_uid169_lzCountVal_uid94_fpAddSubTest_ieeeAdd_delay                                                    ; dspba_delay              ; add_sub      ;
;          |comp_s:comp_s1|                                                                                                         ; 29.4 (0.0)           ; 30.9 (0.0)                       ; 2.7 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|comp_s:comp_s1                                                                                                                                                  ; comp_s                   ; work         ;
;             |comp_s_altfp_compare_q6c:comp_s_altfp_compare_q6c_component|                                                         ; 29.4 (11.9)          ; 30.9 (12.1)                      ; 2.7 (0.6)                                         ; 1.1 (0.4)                        ; 0.0 (0.0)            ; 54 (22)             ; 26 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|comp_s:comp_s1|comp_s_altfp_compare_q6c:comp_s_altfp_compare_q6c_component                                                                                      ; comp_s_altfp_compare_q6c ; work         ;
;                |lpm_compare:cmpr1|                                                                                                ; 4.0 (0.0)            ; 4.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|comp_s:comp_s1|comp_s_altfp_compare_q6c:comp_s_altfp_compare_q6c_component|lpm_compare:cmpr1                                                                    ; lpm_compare              ; work         ;
;                   |cmpr_l4j:auto_generated|                                                                                       ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|comp_s:comp_s1|comp_s_altfp_compare_q6c:comp_s_altfp_compare_q6c_component|lpm_compare:cmpr1|cmpr_l4j:auto_generated                                            ; cmpr_l4j                 ; work         ;
;                |lpm_compare:cmpr2|                                                                                                ; 4.5 (0.0)            ; 5.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|comp_s:comp_s1|comp_s_altfp_compare_q6c:comp_s_altfp_compare_q6c_component|lpm_compare:cmpr2                                                                    ; lpm_compare              ; work         ;
;                   |cmpr_l4j:auto_generated|                                                                                       ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|comp_s:comp_s1|comp_s_altfp_compare_q6c:comp_s_altfp_compare_q6c_component|lpm_compare:cmpr2|cmpr_l4j:auto_generated                                            ; cmpr_l4j                 ; work         ;
;                |lpm_compare:cmpr3|                                                                                                ; 4.8 (0.0)            ; 5.1 (0.0)                        ; 0.9 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|comp_s:comp_s1|comp_s_altfp_compare_q6c:comp_s_altfp_compare_q6c_component|lpm_compare:cmpr3                                                                    ; lpm_compare              ; work         ;
;                   |cmpr_l4j:auto_generated|                                                                                       ; 4.8 (4.8)            ; 5.1 (5.1)                        ; 0.9 (0.9)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 9 (9)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|comp_s:comp_s1|comp_s_altfp_compare_q6c:comp_s_altfp_compare_q6c_component|lpm_compare:cmpr3|cmpr_l4j:auto_generated                                            ; cmpr_l4j                 ; work         ;
;                |lpm_compare:cmpr4|                                                                                                ; 4.1 (0.0)            ; 4.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|comp_s:comp_s1|comp_s_altfp_compare_q6c:comp_s_altfp_compare_q6c_component|lpm_compare:cmpr4                                                                    ; lpm_compare              ; work         ;
;                   |cmpr_k4j:auto_generated|                                                                                       ; 4.1 (4.1)            ; 4.2 (4.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|comp_s:comp_s1|comp_s_altfp_compare_q6c:comp_s_altfp_compare_q6c_component|lpm_compare:cmpr4|cmpr_k4j:auto_generated                                            ; cmpr_k4j                 ; work         ;
;          |cvt_s_w:cvt_s_w1|                                                                                                       ; 120.3 (0.0)          ; 124.2 (0.0)                      ; 4.4 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 198 (0)             ; 137 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1                                                                                                                                                ; cvt_s_w                  ; cvt_s_w      ;
;             |cvt_s_w_0002:cvt_s_w_inst|                                                                                           ; 120.3 (93.7)         ; 124.2 (96.6)                     ; 4.4 (3.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 198 (198)           ; 137 (39)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst                                                                                                                      ; cvt_s_w_0002             ; cvt_s_w      ;
;                |dspba_delay:inIsZero_uid12_fxpToFPTest_delay|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:inIsZero_uid12_fxpToFPTest_delay                                                                         ; dspba_delay              ; cvt_s_w      ;
;                |dspba_delay:redist0_fracRnd_uid15_fxpToFPTest_merged_bit_select_b_1|                                              ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist0_fracRnd_uid15_fxpToFPTest_merged_bit_select_b_1                                                  ; dspba_delay              ; cvt_s_w      ;
;                |dspba_delay:redist1_vCount_uid56_lzcShifterZ1_uid10_fxpToFPTest_q_1|                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist1_vCount_uid56_lzcShifterZ1_uid10_fxpToFPTest_q_1                                                  ; dspba_delay              ; cvt_s_w      ;
;                |dspba_delay:redist2_vCount_uid49_lzcShifterZ1_uid10_fxpToFPTest_q_1|                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist2_vCount_uid49_lzcShifterZ1_uid10_fxpToFPTest_q_1                                                  ; dspba_delay              ; cvt_s_w      ;
;                |dspba_delay:redist3_vCount_uid44_lzcShifterZ1_uid10_fxpToFPTest_q_2|                                              ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist3_vCount_uid44_lzcShifterZ1_uid10_fxpToFPTest_q_2                                                  ; dspba_delay              ; cvt_s_w      ;
;                |dspba_delay:redist4_expR_uid26_fxpToFPTest_b_1|                                                                   ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist4_expR_uid26_fxpToFPTest_b_1                                                                       ; dspba_delay              ; cvt_s_w      ;
;                |dspba_delay:redist5_fracR_uid25_fxpToFPTest_b_1|                                                                  ; 5.8 (5.8)            ; 5.9 (5.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist5_fracR_uid25_fxpToFPTest_b_1                                                                      ; dspba_delay              ; cvt_s_w      ;
;                |dspba_delay:redist6_y_uid9_fxpToFPTest_b_1|                                                                       ; 8.0 (8.0)            ; 8.5 (8.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist6_y_uid9_fxpToFPTest_b_1                                                                           ; dspba_delay              ; cvt_s_w      ;
;                |dspba_delay:redist7_signX_uid6_fxpToFPTest_b_4|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist7_signX_uid6_fxpToFPTest_b_4                                                                       ; dspba_delay              ; cvt_s_w      ;
;                |dspba_delay:sticky_uid20_fxpToFPTest_delay|                                                                       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:sticky_uid20_fxpToFPTest_delay                                                                           ; dspba_delay              ; cvt_s_w      ;
;                |dspba_delay:vCount_uid44_lzcShifterZ1_uid10_fxpToFPTest_delay|                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:vCount_uid44_lzcShifterZ1_uid10_fxpToFPTest_delay                                                        ; dspba_delay              ; cvt_s_w      ;
;          |cvt_s_wu:cvt_s_wu1|                                                                                                     ; 89.5 (0.0)           ; 93.6 (0.0)                       ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 109 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1                                                                                                                                              ; cvt_s_wu                 ; cvt_s_wu     ;
;             |cvt_s_wu_0002:cvt_s_wu_inst|                                                                                         ; 89.5 (72.7)          ; 93.6 (76.0)                      ; 4.1 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (111)           ; 109 (67)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst                                                                                                                  ; cvt_s_wu_0002            ; cvt_s_wu     ;
;                |dspba_delay:inIsZero_uid8_fxpToFPTest_delay|                                                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|dspba_delay:inIsZero_uid8_fxpToFPTest_delay                                                                      ; dspba_delay              ; cvt_s_wu     ;
;                |dspba_delay:redist0_vCount_uid66_lzcShifterZ1_uid6_fxpToFPTest_q_1|                                               ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|dspba_delay:redist0_vCount_uid66_lzcShifterZ1_uid6_fxpToFPTest_q_1                                               ; dspba_delay              ; cvt_s_wu     ;
;                |dspba_delay:redist1_vCount_uid59_lzcShifterZ1_uid6_fxpToFPTest_q_1|                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|dspba_delay:redist1_vCount_uid59_lzcShifterZ1_uid6_fxpToFPTest_q_1                                               ; dspba_delay              ; cvt_s_wu     ;
;                |dspba_delay:redist2_vCount_uid52_lzcShifterZ1_uid6_fxpToFPTest_q_1|                                               ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|dspba_delay:redist2_vCount_uid52_lzcShifterZ1_uid6_fxpToFPTest_q_1                                               ; dspba_delay              ; cvt_s_wu     ;
;                |dspba_delay:redist3_vCount_uid45_lzcShifterZ1_uid6_fxpToFPTest_q_2|                                               ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|dspba_delay:redist3_vCount_uid45_lzcShifterZ1_uid6_fxpToFPTest_q_2                                               ; dspba_delay              ; cvt_s_wu     ;
;                |dspba_delay:redist4_vCount_uid40_lzcShifterZ1_uid6_fxpToFPTest_q_2|                                               ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|dspba_delay:redist4_vCount_uid40_lzcShifterZ1_uid6_fxpToFPTest_q_2                                               ; dspba_delay              ; cvt_s_wu     ;
;                |dspba_delay:redist5_expFracRnd_uid12_fxpToFPTest_q_1|                                                             ; 14.2 (14.2)          ; 14.2 (14.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|dspba_delay:redist5_expFracRnd_uid12_fxpToFPTest_q_1                                                             ; dspba_delay              ; cvt_s_wu     ;
;                |dspba_delay:rnd_uid18_fxpToFPTest_delay|                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|dspba_delay:rnd_uid18_fxpToFPTest_delay                                                                          ; dspba_delay              ; cvt_s_wu     ;
;          |cvt_w_s:cvt_w_s1|                                                                                                       ; 124.4 (0.0)          ; 131.7 (0.0)                      ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 212 (0)             ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1                                                                                                                                                ; cvt_w_s                  ; cvt_w_s      ;
;             |cvt_w_s_0002:cvt_w_s_inst|                                                                                           ; 124.4 (115.6)        ; 131.7 (121.4)                    ; 7.3 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 212 (210)           ; 84 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst                                                                                                                      ; cvt_w_s_0002             ; cvt_w_s      ;
;                |dspba_delay:excZ_x_uid11_fpToFxPTest_delay|                                                                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|dspba_delay:excZ_x_uid11_fpToFxPTest_delay                                                                           ; dspba_delay              ; cvt_w_s      ;
;                |dspba_delay:expXIsMax_uid12_fpToFxPTest_delay|                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|dspba_delay:expXIsMax_uid12_fpToFxPTest_delay                                                                        ; dspba_delay              ; cvt_w_s      ;
;                |dspba_delay:redist0_udf_uid29_fpToFxPTest_n_2|                                                                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|dspba_delay:redist0_udf_uid29_fpToFxPTest_n_2                                                                        ; dspba_delay              ; cvt_w_s      ;
;                |dspba_delay:redist1_ovfExpRange_uid27_fpToFxPTest_n_2|                                                            ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|dspba_delay:redist1_ovfExpRange_uid27_fpToFxPTest_n_2                                                                ; dspba_delay              ; cvt_w_s      ;
;                |dspba_delay:redist3_signX_uid25_fpToFxPTest_b_2|                                                                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|dspba_delay:redist3_signX_uid25_fpToFxPTest_b_2                                                                      ; dspba_delay              ; cvt_w_s      ;
;                |dspba_delay:redist4_expXIsMax_uid12_fpToFxPTest_q_2|                                                              ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|dspba_delay:redist4_expXIsMax_uid12_fpToFxPTest_q_2                                                                  ; dspba_delay              ; cvt_w_s      ;
;                |dspba_delay:redist5_frac_x_uid10_fpToFxPTest_b_1|                                                                 ; 6.8 (6.8)            ; 7.8 (7.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_w_s:cvt_w_s1|cvt_w_s_0002:cvt_w_s_inst|dspba_delay:redist5_frac_x_uid10_fpToFxPTest_b_1                                                                     ; dspba_delay              ; cvt_w_s      ;
;          |cvt_wu_s:cvt_wu_s1|                                                                                                     ; 106.1 (0.0)          ; 112.2 (0.0)                      ; 6.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 171 (0)             ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_wu_s:cvt_wu_s1                                                                                                                                              ; cvt_wu_s                 ; cvt_wu_s     ;
;             |cvt_wu_s_0002:cvt_wu_s_inst|                                                                                         ; 106.1 (104.9)        ; 112.2 (111.0)                    ; 6.2 (6.1)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 171 (170)           ; 40 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_wu_s:cvt_wu_s1|cvt_wu_s_0002:cvt_wu_s_inst                                                                                                                  ; cvt_wu_s_0002            ; cvt_wu_s     ;
;                |dspba_delay:redist0_rightShiftStageSel5Dto4_uid62_rightShiferNoStickyOut_uid39_fpToFxPTest_merged_bit_select_d_1| ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_wu_s:cvt_wu_s1|cvt_wu_s_0002:cvt_wu_s_inst|dspba_delay:redist0_rightShiftStageSel5Dto4_uid62_rightShiferNoStickyOut_uid39_fpToFxPTest_merged_bit_select_d_1 ; dspba_delay              ; cvt_wu_s     ;
;                |dspba_delay:redist1_signX_uid25_fpToFxPTest_b_1|                                                                  ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_wu_s:cvt_wu_s1|cvt_wu_s_0002:cvt_wu_s_inst|dspba_delay:redist1_signX_uid25_fpToFxPTest_b_1                                                                  ; dspba_delay              ; cvt_wu_s     ;
;          |div_s:div1|                                                                                                             ; 152.4 (0.0)          ; 200.9 (0.0)                      ; 49.7 (0.0)                                        ; 1.3 (0.0)                        ; 30.0 (0.0)           ; 180 (0)             ; 274 (0)                   ; 0 (0)         ; 31744             ; 4     ; 3          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1                                                                                                                                                      ; div_s                    ; div_s        ;
;             |div_s_0002:div_s_inst|                                                                                               ; 152.4 (80.8)         ; 200.9 (84.7)                     ; 49.7 (3.9)                                        ; 1.3 (0.1)                        ; 30.0 (0.0)           ; 180 (179)           ; 274 (30)                  ; 0 (0)         ; 31744             ; 4     ; 3          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst                                                                                                                                ; div_s_0002               ; div_s        ;
;                |altera_syncram:memoryC0_uid112_invTables_lutmem_dmem|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 2     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC0_uid112_invTables_lutmem_dmem                                                                           ; altera_syncram           ; work         ;
;                   |altera_syncram_j054:auto_generated|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 2     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC0_uid112_invTables_lutmem_dmem|altera_syncram_j054:auto_generated                                        ; altera_syncram_j054      ; work         ;
;                      |altsyncram_vuc4:altsyncram1|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 2     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC0_uid112_invTables_lutmem_dmem|altera_syncram_j054:auto_generated|altsyncram_vuc4:altsyncram1            ; altsyncram_vuc4          ; work         ;
;                |altera_syncram:memoryC0_uid113_invTables_lutmem_dmem|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC0_uid113_invTables_lutmem_dmem                                                                           ; altera_syncram           ; work         ;
;                   |altera_syncram_k054:auto_generated|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC0_uid113_invTables_lutmem_dmem|altera_syncram_k054:auto_generated                                        ; altera_syncram_k054      ; work         ;
;                      |altsyncram_0vc4:altsyncram1|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5120              ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC0_uid113_invTables_lutmem_dmem|altera_syncram_k054:auto_generated|altsyncram_0vc4:altsyncram1            ; altsyncram_0vc4          ; work         ;
;                |altera_syncram:memoryC1_uid116_invTables_lutmem_dmem|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC1_uid116_invTables_lutmem_dmem                                                                           ; altera_syncram           ; work         ;
;                   |altera_syncram_o054:auto_generated|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC1_uid116_invTables_lutmem_dmem|altera_syncram_o054:auto_generated                                        ; altera_syncram_o054      ; work         ;
;                      |altsyncram_4vc4:altsyncram1|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC1_uid116_invTables_lutmem_dmem|altera_syncram_o054:auto_generated|altsyncram_4vc4:altsyncram1            ; altsyncram_4vc4          ; work         ;
;                |altera_syncram:memoryC2_uid120_invTables_lutmem_dmem|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC2_uid120_invTables_lutmem_dmem                                                                           ; altera_syncram           ; work         ;
;                   |altera_syncram_l054:auto_generated|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC2_uid120_invTables_lutmem_dmem|altera_syncram_l054:auto_generated                                        ; altera_syncram_l054      ; work         ;
;                      |altsyncram_1vc4:altsyncram1|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC2_uid120_invTables_lutmem_dmem|altera_syncram_l054:auto_generated|altsyncram_1vc4:altsyncram1            ; altsyncram_1vc4          ; work         ;
;                |altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|                                                       ; 20.0 (0.0)           ; 21.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem                                                                     ; altera_syncram           ; work         ;
;                   |altera_syncram_p914:auto_generated|                                                                            ; 20.0 (0.0)           ; 21.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated                                  ; altera_syncram_p914      ; work         ;
;                      |altsyncram_qmb4:altsyncram1|                                                                                ; 20.0 (20.0)          ; 21.5 (21.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1      ; altsyncram_qmb4          ; work         ;
;                |altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|                                                       ; 10.0 (0.0)           ; 11.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem                                                                     ; altera_syncram           ; work         ;
;                   |altera_syncram_1714:auto_generated|                                                                            ; 10.0 (0.0)           ; 11.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated                                  ; altera_syncram_1714      ; work         ;
;                      |altsyncram_2kb4:altsyncram1|                                                                                ; 10.0 (10.0)          ; 11.5 (11.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1      ; altsyncram_2kb4          ; work         ;
;                |dspba_delay:excZ_y_uid37_fpDivTest_delay|                                                                         ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:excZ_y_uid37_fpDivTest_delay                                                                                       ; dspba_delay              ; div_s        ;
;                |dspba_delay:expXIsMax_uid38_fpDivTest_delay|                                                                      ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:expXIsMax_uid38_fpDivTest_delay                                                                                    ; dspba_delay              ; div_s        ;
;                |dspba_delay:fracXIsZero_uid25_fpDivTest_delay|                                                                    ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:fracXIsZero_uid25_fpDivTest_delay                                                                                  ; dspba_delay              ; div_s        ;
;                |dspba_delay:fracXIsZero_uid39_fpDivTest_delay|                                                                    ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:fracXIsZero_uid39_fpDivTest_delay                                                                                  ; dspba_delay              ; div_s        ;
;                |dspba_delay:fracYPostZ_uid56_fpDivTest_delay|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:fracYPostZ_uid56_fpDivTest_delay                                                                                   ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist0_excRPreExc_uid79_fpDivTest_b_1|                                                               ; 2.1 (2.1)            ; 2.7 (2.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist0_excRPreExc_uid79_fpDivTest_b_1                                                                             ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist10_fracXIsZero_uid39_fpDivTest_q_9|                                                             ; -0.2 (-0.2)          ; 2.7 (2.7)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist10_fracXIsZero_uid39_fpDivTest_q_9                                                                           ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist11_expXIsMax_uid38_fpDivTest_q_9|                                                               ; 0.8 (0.8)            ; 3.2 (3.2)                        ; 2.5 (2.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist11_expXIsMax_uid38_fpDivTest_q_9                                                                             ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist12_excZ_y_uid37_fpDivTest_q_9|                                                                  ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist12_excZ_y_uid37_fpDivTest_q_9                                                                                ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist13_fracXIsZero_uid25_fpDivTest_q_3|                                                             ; -0.3 (-0.3)          ; 0.6 (0.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist13_fracXIsZero_uid25_fpDivTest_q_3                                                                           ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist14_expXIsMax_uid24_fpDivTest_q_9|                                                               ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist14_expXIsMax_uid24_fpDivTest_q_9                                                                             ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist15_excZ_x_uid23_fpDivTest_q_9|                                                                  ; 0.5 (0.5)            ; 3.2 (3.2)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist15_excZ_x_uid23_fpDivTest_q_9                                                                                ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist16_fracYZero_uid15_fpDivTest_q_6|                                                               ; -0.2 (-0.2)          ; 0.5 (0.5)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist16_fracYZero_uid15_fpDivTest_q_6                                                                             ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist1_fracRPreExc_uid78_fpDivTest_b_1|                                                              ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist1_fracRPreExc_uid78_fpDivTest_b_1                                                                            ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist2_lOAdded_uid58_fpDivTest_q_2|                                                                  ; 10.3 (10.3)          ; 14.8 (14.8)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist2_lOAdded_uid58_fpDivTest_q_2                                                                                ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist3_fracYPostZ_uid56_fpDivTest_q_2|                                                               ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist3_fracYPostZ_uid56_fpDivTest_q_2                                                                             ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist4_yPE_uid52_fpDivTest_b_2|                                                                      ; 5.2 (5.2)            ; 9.8 (9.8)                        ; 5.2 (5.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist4_yPE_uid52_fpDivTest_b_2                                                                                    ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist5_yPE_uid52_fpDivTest_b_4|                                                                      ; 2.4 (2.4)            ; 12.2 (12.2)                      ; 9.8 (9.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist5_yPE_uid52_fpDivTest_b_4                                                                                    ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist6_yAddr_uid51_fpDivTest_b_2|                                                                    ; 4.2 (4.2)            ; 8.3 (8.3)                        ; 4.6 (4.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist6_yAddr_uid51_fpDivTest_b_2                                                                                  ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist7_yAddr_uid51_fpDivTest_b_4|                                                                    ; 3.4 (3.4)            ; 6.3 (6.3)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist7_yAddr_uid51_fpDivTest_b_4                                                                                  ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist8_expXmY_uid47_fpDivTest_q_8_outputreg|                                                         ; 2.2 (2.2)            ; 3.2 (3.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist8_expXmY_uid47_fpDivTest_q_8_outputreg                                                                       ; dspba_delay              ; div_s        ;
;                |dspba_delay:redist9_signR_uid46_fpDivTest_q_9|                                                                    ; -0.2 (-0.2)          ; 3.3 (3.3)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist9_signR_uid46_fpDivTest_q_9                                                                                  ; dspba_delay              ; div_s        ;
;                |dspba_delay:signR_uid46_fpDivTest_delay|                                                                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:signR_uid46_fpDivTest_delay                                                                                        ; dspba_delay              ; div_s        ;
;          |fmax_s:fmax_s1|                                                                                                         ; 23.2 (0.0)           ; 22.0 (0.0)                       ; 1.6 (0.0)                                         ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|fmax_s:fmax_s1                                                                                                                                                  ; fmax_s                   ; fmax_s       ;
;             |fmax_s_0002:fmax_s_inst|                                                                                             ; 23.2 (23.2)          ; 22.0 (22.0)                      ; 1.6 (1.6)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|fmax_s:fmax_s1|fmax_s_0002:fmax_s_inst                                                                                                                          ; fmax_s_0002              ; fmax_s       ;
;          |mul_s:mul1|                                                                                                             ; 35.7 (0.0)           ; 38.9 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1                                                                                                                                                      ; mul_s                    ; mul_s        ;
;             |mul_s_0002:mul_s_inst|                                                                                               ; 35.7 (26.5)          ; 38.9 (27.3)                      ; 3.2 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 54 (11)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst                                                                                                                                ; mul_s_0002               ; mul_s        ;
;                |dspba_delay:fracXIsZero_uid17_fpMulTest_delay|                                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|dspba_delay:fracXIsZero_uid17_fpMulTest_delay                                                                                  ; dspba_delay              ; mul_s        ;
;                |dspba_delay:redist0_expRPreExc_uid61_fpMulTest_b_1|                                                               ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|dspba_delay:redist0_expRPreExc_uid61_fpMulTest_b_1                                                                             ; dspba_delay              ; mul_s        ;
;                |dspba_delay:redist1_fracRPreExc_uid59_fpMulTest_b_1|                                                              ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|dspba_delay:redist1_fracRPreExc_uid59_fpMulTest_b_1                                                                            ; dspba_delay              ; mul_s        ;
;                |dspba_delay:redist3_expSum_uid44_fpMulTest_q_2|                                                                   ; 0.9 (0.9)            ; 2.5 (2.5)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|dspba_delay:redist3_expSum_uid44_fpMulTest_q_2                                                                                 ; dspba_delay              ; mul_s        ;
;                |dspba_delay:redist7_fracXIsZero_uid17_fpMulTest_q_3|                                                              ; 0.2 (0.2)            ; 0.6 (0.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|dspba_delay:redist7_fracXIsZero_uid17_fpMulTest_q_3                                                                            ; dspba_delay              ; mul_s        ;
;          |sqrt_s:sqrt1|                                                                                                           ; 76.1 (0.0)           ; 82.8 (0.0)                       ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 89 (0)              ; 95 (0)                    ; 0 (0)         ; 15872             ; 3     ; 2          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1                                                                                                                                                    ; sqrt_s                   ; sqrt_s       ;
;             |sqrt_s_0002:sqrt_s_inst|                                                                                             ; 76.1 (42.7)          ; 82.8 (42.7)                      ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 89 (88)             ; 95 (10)                   ; 0 (0)         ; 15872             ; 3     ; 2          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst                                                                                                                            ; sqrt_s_0002              ; sqrt_s       ;
;                |altera_syncram:memoryC0_uid62_sqrtTables_lutmem_dmem|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7424              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC0_uid62_sqrtTables_lutmem_dmem                                                                       ; altera_syncram           ; work         ;
;                   |altera_syncram_p754:auto_generated|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7424              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC0_uid62_sqrtTables_lutmem_dmem|altera_syncram_p754:auto_generated                                    ; altera_syncram_p754      ; work         ;
;                      |altsyncram_56d4:altsyncram1|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7424              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC0_uid62_sqrtTables_lutmem_dmem|altera_syncram_p754:auto_generated|altsyncram_56d4:altsyncram1        ; altsyncram_56d4          ; work         ;
;                |altera_syncram:memoryC1_uid65_sqrtTables_lutmem_dmem|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5376              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC1_uid65_sqrtTables_lutmem_dmem                                                                       ; altera_syncram           ; work         ;
;                   |altera_syncram_k754:auto_generated|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5376              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC1_uid65_sqrtTables_lutmem_dmem|altera_syncram_k754:auto_generated                                    ; altera_syncram_k754      ; work         ;
;                      |altsyncram_06d4:altsyncram1|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5376              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC1_uid65_sqrtTables_lutmem_dmem|altera_syncram_k754:auto_generated|altsyncram_06d4:altsyncram1        ; altsyncram_06d4          ; work         ;
;                |altera_syncram:memoryC2_uid68_sqrtTables_lutmem_dmem|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC2_uid68_sqrtTables_lutmem_dmem                                                                       ; altera_syncram           ; work         ;
;                   |altera_syncram_o754:auto_generated|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC2_uid68_sqrtTables_lutmem_dmem|altera_syncram_o754:auto_generated                                    ; altera_syncram_o754      ; work         ;
;                      |altsyncram_46d4:altsyncram1|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC2_uid68_sqrtTables_lutmem_dmem|altera_syncram_o754:auto_generated|altsyncram_46d4:altsyncram1        ; altsyncram_46d4          ; work         ;
;                |altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|                                                         ; 10.7 (0.0)           ; 11.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem                                                                   ; altera_syncram           ; work         ;
;                   |altera_syncram_v614:auto_generated|                                                                            ; 10.7 (0.0)           ; 11.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated                                ; altera_syncram_v614      ; work         ;
;                      |altsyncram_0kb4:altsyncram1|                                                                                ; 10.7 (10.7)          ; 11.0 (11.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1    ; altsyncram_0kb4          ; work         ;
;                |dspba_delay:redist0_yForPe_uid36_fpSqrtTest_b_2|                                                                  ; 4.0 (4.0)            ; 5.6 (5.6)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist0_yForPe_uid36_fpSqrtTest_b_2                                                                            ; dspba_delay              ; sqrt_s       ;
;                |dspba_delay:redist1_yForPe_uid36_fpSqrtTest_b_4|                                                                  ; 9.0 (9.0)            ; 12.1 (12.1)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist1_yForPe_uid36_fpSqrtTest_b_4                                                                            ; dspba_delay              ; sqrt_s       ;
;                |dspba_delay:redist2_yAddr_uid35_fpSqrtTest_b_2|                                                                   ; 1.3 (1.3)            ; 2.8 (2.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist2_yAddr_uid35_fpSqrtTest_b_2                                                                             ; dspba_delay              ; sqrt_s       ;
;                |dspba_delay:redist3_yAddr_uid35_fpSqrtTest_b_4|                                                                   ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist3_yAddr_uid35_fpSqrtTest_b_4                                                                             ; dspba_delay              ; sqrt_s       ;
;                |dspba_delay:redist4_expOddSelect_uid30_fpSqrtTest_q_6|                                                            ; 1.5 (1.5)            ; 1.9 (1.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist4_expOddSelect_uid30_fpSqrtTest_q_6                                                                      ; dspba_delay              ; sqrt_s       ;
;                |dspba_delay:redist5_fracXIsZero_uid15_fpSqrtTest_q_6|                                                             ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist5_fracXIsZero_uid15_fpSqrtTest_q_6                                                                       ; dspba_delay              ; sqrt_s       ;
;                |dspba_delay:redist6_signX_uid7_fpSqrtTest_b_6|                                                                    ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist6_signX_uid7_fpSqrtTest_b_6                                                                              ; dspba_delay              ; sqrt_s       ;
;       |FRegisters:FREGISTERS0|                                                                                                    ; 223.6 (223.6)        ; 393.0 (393.0)                    ; 172.5 (172.5)                                     ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 36 (36)             ; 1024 (1024)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0                                                                                                                                                       ; FRegisters               ; work         ;
;       |FwdHazardUnitM:FHU0|                                                                                                       ; 63.9 (63.9)          ; 74.3 (74.3)                      ; 11.1 (11.1)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 141 (141)           ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|FwdHazardUnitM:FHU0                                                                                                                                                          ; FwdHazardUnitM           ; work         ;
;       |ImmGen:IMMGEN0|                                                                                                            ; 46.0 (46.0)          ; 50.4 (50.4)                      ; 5.3 (5.3)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 98 (98)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|ImmGen:IMMGEN0                                                                                                                                                               ; ImmGen                   ; work         ;
;       |MemLoad:MEMLOAD0|                                                                                                          ; 29.0 (29.0)          ; 32.2 (32.2)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0                                                                                                                                                             ; MemLoad                  ; work         ;
;       |MemStore:MEMSTORE0|                                                                                                        ; 17.2 (17.2)          ; 21.7 (21.7)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|MemStore:MEMSTORE0                                                                                                                                                           ; MemStore                 ; work         ;
;       |Registers:REGISTERS0|                                                                                                      ; 671.5 (671.5)        ; 822.7 (822.7)                    ; 157.4 (157.4)                                     ; 6.2 (6.2)                        ; 0.0 (0.0)            ; 766 (766)           ; 992 (992)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0                                                                                                                                                         ; Registers                ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; DwReadEnable    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteEnable   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwByteEnable[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwByteEnable[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwByteEnable[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwByteEnable[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[18]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[19]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[20]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[21]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[22]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[23]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[24]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[25]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[26]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[27]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[28]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[29]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[30]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwAddress[31]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DwWriteData[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwReadEnable    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteEnable   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwByteEnable[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwByteEnable[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwByteEnable[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwByteEnable[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[18]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[19]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[20]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[21]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[22]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[23]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[24]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[25]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[26]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[27]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[28]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[29]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[30]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwAddress[31]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IwWriteData[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; iRST            ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[9]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[10]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[11]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[12]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[13]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[14]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[15]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[16]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[17]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[18]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[19]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[20]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[21]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[22]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[23]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[24]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[25]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[26]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[27]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[28]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[29]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[30]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[31]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[4]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[5]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[7]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[8]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[9]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[10]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[11]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[12]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[13]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[14]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[15]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[16]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[17]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[18]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[19]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[20]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[21]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[22]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[23]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[24]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[25]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[26]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[27]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[28]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[29]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[30]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IwReadData[31]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iCLK            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iInitialPC[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[24]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[16]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[9]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[25]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[17]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[10]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[26]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[18]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[11]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[27]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[19]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[12]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[28]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[20]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[13]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[29]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[21]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[14]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[30]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[22]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[23]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[15]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DwReadData[31]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; iCLK50          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                             ;
+--------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------+-------------------+---------+
; iRST                                                         ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[2]~10                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[3]~14                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[4]~18                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[5]~22                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[6]~26                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[7]~30                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[8]~34                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[9]~38                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[10]~42                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[11]~46                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[12]~50                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[13]~54                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[14]~58                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[15]~62                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[16]~66                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[17]~70                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[18]~74                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[19]~78                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[20]~82                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[21]~86                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[22]~90                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[23]~94                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[24]~98                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[25]~102                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[26]~106                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[27]~110                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[28]~114                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[29]~118                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[30]~122                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[31]~126                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[0]~2                      ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[1]~6                      ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[2]~9                      ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[3]~13                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[4]~17                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[5]~21                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[6]~25                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[7]~29                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[8]~33                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[9]~37                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[10]~41                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[11]~45                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[12]~49                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[13]~53                    ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[14]~57                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[15]~61                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[16]~65                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[17]~69                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[18]~73                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[19]~77                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[20]~81                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[21]~85                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[22]~89                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[23]~93                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[24]~97                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[25]~101                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[26]~105                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[27]~109                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[28]~113                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[29]~117                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[30]~121                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[31]~125                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[0]~1                      ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[1]~5                      ; 1                 ; 0       ;
; iInitialPC[2]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[2]~10                     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[2]~9                      ; 0                 ; 0       ;
; iInitialPC[3]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[3]~14                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[3]~13                     ; 1                 ; 0       ;
; iInitialPC[4]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[4]~18                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[4]~17                     ; 1                 ; 0       ;
; iInitialPC[5]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[5]~22                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[5]~21                     ; 1                 ; 0       ;
; iInitialPC[6]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[6]~26                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[6]~25                     ; 1                 ; 0       ;
; iInitialPC[7]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[7]~30                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[7]~29                     ; 1                 ; 0       ;
; iInitialPC[8]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[8]~34                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[8]~33                     ; 1                 ; 0       ;
; iInitialPC[9]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[9]~38                     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[9]~37                     ; 1                 ; 0       ;
; iInitialPC[10]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[10]~42                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[10]~41                    ; 1                 ; 0       ;
; iInitialPC[11]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[11]~46                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[11]~45                    ; 1                 ; 0       ;
; iInitialPC[12]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[12]~50                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[12]~49                    ; 1                 ; 0       ;
; iInitialPC[13]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[13]~54                    ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[13]~53                    ; 0                 ; 0       ;
; iInitialPC[14]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[14]~58                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[14]~57                    ; 1                 ; 0       ;
; iInitialPC[15]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[15]~62                    ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[15]~61                    ; 0                 ; 0       ;
; iInitialPC[16]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[16]~66                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[16]~65                    ; 1                 ; 0       ;
; iInitialPC[17]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[17]~70                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[17]~69                    ; 1                 ; 0       ;
; iInitialPC[18]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[18]~74                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[18]~73                    ; 1                 ; 0       ;
; iInitialPC[19]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[19]~78                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[19]~77                    ; 1                 ; 0       ;
; iInitialPC[20]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[20]~82                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[20]~81                    ; 1                 ; 0       ;
; iInitialPC[21]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[21]~86                    ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[21]~85                    ; 1                 ; 0       ;
; iInitialPC[22]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[22]~90                    ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[22]~89                    ; 0                 ; 0       ;
; iInitialPC[23]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[23]~94                    ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[23]~93                    ; 0                 ; 0       ;
; iInitialPC[24]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[24]~98                    ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[24]~97                    ; 0                 ; 0       ;
; iInitialPC[25]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[25]~102                   ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[25]~101                   ; 0                 ; 0       ;
; iInitialPC[26]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[26]~106                   ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[26]~105                   ; 0                 ; 0       ;
; iInitialPC[27]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[27]~110                   ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[27]~109                   ; 0                 ; 0       ;
; iInitialPC[28]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[28]~114                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[28]~113                   ; 1                 ; 0       ;
; iInitialPC[29]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[29]~118                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[29]~117                   ; 1                 ; 0       ;
; iInitialPC[30]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[30]~122                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[30]~121                   ; 1                 ; 0       ;
; iInitialPC[31]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[31]~126                   ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[31]~125                   ; 1                 ; 0       ;
; IwReadData[0]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID~1                    ; 0                 ; 0       ;
;      - oiIF_Instr[0]                                         ; 0                 ; 0       ;
; IwReadData[1]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID~2                    ; 0                 ; 0       ;
;      - oiIF_Instr[1]                                         ; 0                 ; 0       ;
; IwReadData[2]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[34]                  ; 0                 ; 0       ;
;      - oiIF_Instr[2]                                         ; 0                 ; 0       ;
; IwReadData[3]                                                ;                   ;         ;
;      - oiIF_Instr[3]                                         ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[35]~feeder           ; 1                 ; 0       ;
; IwReadData[4]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID~3                    ; 0                 ; 0       ;
;      - oiIF_Instr[4]                                         ; 0                 ; 0       ;
; IwReadData[5]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[37]                  ; 0                 ; 0       ;
;      - oiIF_Instr[5]                                         ; 0                 ; 0       ;
; IwReadData[6]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[38]                  ; 1                 ; 0       ;
;      - oiIF_Instr[6]                                         ; 1                 ; 0       ;
; IwReadData[7]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[39]                  ; 0                 ; 0       ;
;      - oiIF_Instr[7]                                         ; 0                 ; 0       ;
; IwReadData[8]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[40]                  ; 0                 ; 0       ;
;      - oiIF_Instr[8]                                         ; 0                 ; 0       ;
; IwReadData[9]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[41]                  ; 1                 ; 0       ;
;      - oiIF_Instr[9]                                         ; 1                 ; 0       ;
; IwReadData[10]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[42]                  ; 0                 ; 0       ;
;      - oiIF_Instr[10]                                        ; 0                 ; 0       ;
; IwReadData[11]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[43]                  ; 0                 ; 0       ;
;      - oiIF_Instr[11]                                        ; 0                 ; 0       ;
; IwReadData[12]                                               ;                   ;         ;
;      - oiIF_Instr[12]                                        ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[44]~feeder           ; 1                 ; 0       ;
; IwReadData[13]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[45]                  ; 0                 ; 0       ;
;      - oiIF_Instr[13]                                        ; 0                 ; 0       ;
; IwReadData[14]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[46]                  ; 1                 ; 0       ;
;      - oiIF_Instr[14]                                        ; 1                 ; 0       ;
; IwReadData[15]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[47]                  ; 0                 ; 0       ;
;      - oiIF_Instr[15]                                        ; 0                 ; 0       ;
; IwReadData[16]                                               ;                   ;         ;
;      - oiIF_Instr[16]                                        ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[48]~feeder           ; 0                 ; 0       ;
; IwReadData[17]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[49]                  ; 0                 ; 0       ;
;      - oiIF_Instr[17]                                        ; 0                 ; 0       ;
; IwReadData[18]                                               ;                   ;         ;
;      - oiIF_Instr[18]                                        ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[50]~feeder           ; 1                 ; 0       ;
; IwReadData[19]                                               ;                   ;         ;
;      - oiIF_Instr[19]                                        ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[51]~feeder           ; 1                 ; 0       ;
; IwReadData[20]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[52]                  ; 0                 ; 0       ;
;      - oiIF_Instr[20]                                        ; 0                 ; 0       ;
; IwReadData[21]                                               ;                   ;         ;
;      - oiIF_Instr[21]                                        ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[53]~feeder           ; 0                 ; 0       ;
; IwReadData[22]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[54]                  ; 1                 ; 0       ;
;      - oiIF_Instr[22]                                        ; 1                 ; 0       ;
; IwReadData[23]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[55]                  ; 0                 ; 0       ;
;      - oiIF_Instr[23]                                        ; 0                 ; 0       ;
; IwReadData[24]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[56]                  ; 0                 ; 0       ;
;      - oiIF_Instr[24]                                        ; 0                 ; 0       ;
; IwReadData[25]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[57]                  ; 0                 ; 0       ;
;      - oiIF_Instr[25]                                        ; 0                 ; 0       ;
; IwReadData[26]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[58]                  ; 0                 ; 0       ;
;      - oiIF_Instr[26]                                        ; 0                 ; 0       ;
; IwReadData[27]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[59]                  ; 1                 ; 0       ;
;      - oiIF_Instr[27]                                        ; 1                 ; 0       ;
; IwReadData[28]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[60]                  ; 1                 ; 0       ;
;      - oiIF_Instr[28]                                        ; 1                 ; 0       ;
; IwReadData[29]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[61]                  ; 0                 ; 0       ;
;      - oiIF_Instr[29]                                        ; 0                 ; 0       ;
; IwReadData[30]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[62]                  ; 1                 ; 0       ;
;      - oiIF_Instr[30]                                        ; 1                 ; 0       ;
; IwReadData[31]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|RegIFID[63]                  ; 0                 ; 0       ;
;      - oiIF_Instr[31]                                        ; 0                 ; 0       ;
; iCLK                                                         ;                   ;         ;
; iInitialPC[0]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[0]~2                      ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[0]~1                      ; 1                 ; 0       ;
; iInitialPC[1]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|PC[1]~6                      ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|PC[1]~5                      ; 1                 ; 0       ;
; DwReadData[0]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux39~3     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux39~4     ; 0                 ; 0       ;
; DwReadData[8]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux39~2     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux31~2     ; 1                 ; 0       ;
; DwReadData[24]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux39~2     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux31~2     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux15~0     ; 0                 ; 0       ;
; DwReadData[16]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux39~3     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux23~1     ; 0                 ; 0       ;
; DwReadData[1]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux38~1     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux38~2     ; 1                 ; 0       ;
; DwReadData[9]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux38~0     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux30~0     ; 0                 ; 0       ;
; DwReadData[25]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux38~0     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux30~0     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux14~0     ; 1                 ; 0       ;
; DwReadData[17]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux38~1     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux22~0     ; 1                 ; 0       ;
; DwReadData[2]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux37~1     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux37~2     ; 0                 ; 0       ;
; DwReadData[10]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux37~0     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux29~0     ; 1                 ; 0       ;
; DwReadData[26]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux37~0     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux29~0     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux13~0     ; 1                 ; 0       ;
; DwReadData[18]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux37~1     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux21~0     ; 1                 ; 0       ;
; DwReadData[3]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux36~1     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux36~2     ; 0                 ; 0       ;
; DwReadData[11]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux36~0     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux28~0     ; 0                 ; 0       ;
; DwReadData[27]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux36~0     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux28~0     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux12~0     ; 1                 ; 0       ;
; DwReadData[19]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux36~1     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux20~0     ; 1                 ; 0       ;
; DwReadData[4]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux35~1     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux35~2     ; 1                 ; 0       ;
; DwReadData[12]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux35~0     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux27~0     ; 0                 ; 0       ;
; DwReadData[28]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux35~0     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux27~0     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux11~0     ; 1                 ; 0       ;
; DwReadData[20]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux35~1     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux19~0     ; 0                 ; 0       ;
; DwReadData[5]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux34~1     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux34~2     ; 1                 ; 0       ;
; DwReadData[13]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux34~0     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux26~0     ; 0                 ; 0       ;
; DwReadData[29]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux34~0     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux26~0     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux10~0     ; 0                 ; 0       ;
; DwReadData[21]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux34~1     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux18~0     ; 1                 ; 0       ;
; DwReadData[6]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux33~1     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux33~2     ; 1                 ; 0       ;
; DwReadData[14]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux33~0     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux25~0     ; 0                 ; 0       ;
; DwReadData[30]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux33~0     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux25~0     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux9~0      ; 0                 ; 0       ;
; DwReadData[22]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux33~1     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux17~0     ; 1                 ; 0       ;
; DwReadData[23]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux32~0     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux0~0      ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux16~0     ; 1                 ; 0       ;
; DwReadData[7]                                                ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux32~0     ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux0~0      ; 1                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux32~1     ; 1                 ; 0       ;
; DwReadData[15]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux0~0      ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Selector0~0 ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux24~0     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux23~0     ; 0                 ; 0       ;
; DwReadData[31]                                               ;                   ;         ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux0~0      ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Selector0~0 ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux23~0     ; 0                 ; 0       ;
;      - Datapath_PIPEM:DATAPATH0|MemLoad:MEMLOAD0|Mux8~0      ; 0                 ; 0       ;
; iCLK50                                                       ;                   ;         ;
+--------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                               ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|Equal0~3                                                                                                         ; LABCELL_X16_Y39_N18  ; 96      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[0][0]~2                                                                                                ; LABCELL_X22_Y38_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[10][0]~13                                                                                              ; LABCELL_X16_Y42_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[12][0]~9                                                                                               ; LABCELL_X16_Y42_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[1][0]~18                                                                                               ; LABCELL_X22_Y42_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[2][0]~20                                                                                               ; MLABCELL_X21_Y38_N42 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[3][0]~19                                                                                               ; MLABCELL_X21_Y38_N27 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[4][0]~10                                                                                               ; LABCELL_X18_Y42_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[5][0]~6                                                                                                ; LABCELL_X23_Y42_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[6][0]~11                                                                                               ; LABCELL_X18_Y42_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[7][24]~4                                                                                               ; LABCELL_X16_Y42_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[8][1]~17                                                                                               ; LABCELL_X17_Y42_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|registers[9][14]~14                                                                                              ; LABCELL_X16_Y44_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|ExceptionControl:EXC0|oExSetPcToUtvec~1                                                                                                   ; LABCELL_X19_Y42_N6   ; 275     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|Add0~1                                                                                ; LABCELL_X22_Y34_N36  ; 72      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|Equal0~3                                                                              ; LABCELL_X22_Y31_N24  ; 25      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|add_sub:add1|add_sub_0002:add_sub_inst|vStagei_uid184_lzCountVal_uid94_fpAddSubTest_ieeeAdd_q[1]~0                           ; MLABCELL_X21_Y28_N48 ; 26      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|Equal1~1                                                                          ; LABCELL_X16_Y25_N0   ; 29      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|Equal2~4                                                                          ; LABCELL_X16_Y25_N21  ; 27      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:vCount_uid44_lzcShifterZ1_uid10_fxpToFPTest_delay|delay_signals[0][0] ; FF_X13_Y28_N50       ; 43      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|vStagei_uid60_lzcShifterZ1_uid10_fxpToFPTest_q[0]~28                              ; LABCELL_X23_Y25_N51  ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|vStagei_uid74_lzcShifterZ1_uid10_fxpToFPTest_q[31]~0                              ; LABCELL_X17_Y25_N12  ; 26      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|Equal0~2                                                                      ; LABCELL_X23_Y32_N27  ; 18      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|Equal1~0                                                                      ; MLABCELL_X21_Y33_N54 ; 18      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|Equal4~0                                                                      ; MLABCELL_X21_Y30_N27 ; 32      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|vStagei_uid49_lzcShifterZ1_uid6_fxpToFPTest_q[1]~0                            ; MLABCELL_X21_Y31_N0  ; 19      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_wu:cvt_s_wu1|cvt_s_wu_0002:cvt_s_wu_inst|vStagei_uid70_lzcShifterZ1_uid6_fxpToFPTest_q[31]                             ; FF_X21_Y30_N41       ; 29      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|redist17_fracX_uid10_fpDivTest_b_6_sticky_ena_q[0]                                          ; FF_X24_Y26_N35       ; 24      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|redist8_expXmY_uid47_fpDivTest_q_8_sticky_ena_q[0]                                          ; FF_X15_Y26_N49       ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|reset                                                                                                                        ; FF_X19_Y30_N56       ; 1147    ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|redist7_expX_uid6_fpSqrtTest_b_6_sticky_ena_q[0]                                        ; FF_X16_Y33_N31       ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[0][0]~24                                                                                                 ; MLABCELL_X47_Y28_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[10][0]~22                                                                                                ; LABCELL_X42_Y27_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[11][0]~23                                                                                                ; LABCELL_X43_Y27_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[12][0]~28                                                                                                ; LABCELL_X40_Y29_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[13][0]~29                                                                                                ; MLABCELL_X39_Y28_N18 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[14][0]~30                                                                                                ; MLABCELL_X39_Y29_N54 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[15][0]~31                                                                                                ; LABCELL_X37_Y28_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[16][0]~1                                                                                                 ; MLABCELL_X34_Y27_N27 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[17][0]~5                                                                                                 ; LABCELL_X36_Y26_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[18][0]~11                                                                                                ; MLABCELL_X34_Y28_N21 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[19][0]~16                                                                                                ; LABCELL_X37_Y28_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[1][0]~25                                                                                                 ; LABCELL_X46_Y28_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[20][0]~2                                                                                                 ; MLABCELL_X34_Y27_N45 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[21][0]~6                                                                                                 ; LABCELL_X36_Y26_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[22][0]~13                                                                                                ; MLABCELL_X34_Y26_N21 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[23][0]~17                                                                                                ; LABCELL_X37_Y28_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[24][0]~3                                                                                                 ; MLABCELL_X34_Y27_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[25][0]~7                                                                                                 ; LABCELL_X36_Y26_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[26][0]~14                                                                                                ; MLABCELL_X34_Y28_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[27][0]~18                                                                                                ; LABCELL_X37_Y28_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[28][0]~4                                                                                                 ; LABCELL_X30_Y27_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[29][0]~8                                                                                                 ; LABCELL_X30_Y26_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[2][0]~26                                                                                                 ; LABCELL_X46_Y28_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[30][0]~15                                                                                                ; MLABCELL_X34_Y28_N9  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[31][0]~19                                                                                                ; LABCELL_X37_Y28_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[3][0]~27                                                                                                 ; MLABCELL_X47_Y28_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[4][0]~32                                                                                                 ; LABCELL_X40_Y29_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[5][0]~33                                                                                                 ; LABCELL_X40_Y27_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[6][0]~34                                                                                                 ; LABCELL_X42_Y27_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[7][0]~35                                                                                                 ; LABCELL_X42_Y28_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[8][0]~20                                                                                                 ; LABCELL_X43_Y26_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FRegisters:FREGISTERS0|registers[9][0]~21                                                                                                 ; LABCELL_X43_Y27_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FwdHazardUnitM:FHU0|oFwdCSR[0]~11                                                                                                         ; MLABCELL_X28_Y42_N24 ; 32      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FwdHazardUnitM:FHU0|oFwdCSR[1]                                                                                                            ; MLABCELL_X28_Y43_N6  ; 33      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FwdHazardUnitM:FHU0|oIDEX_Flush~0                                                                                                         ; LABCELL_X36_Y41_N36  ; 273     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FwdHazardUnitM:FHU0|oIDEX_Flush~1                                                                                                         ; LABCELL_X27_Y42_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FwdHazardUnitM:FHU0|oIFID_Flush~0                                                                                                         ; LABCELL_X40_Y42_N24  ; 29      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|FwdHazardUnitM:FHU0|oIF_Stall~1                                                                                                           ; LABCELL_X40_Y41_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|InstructionCounter                                                                                                                        ; LABCELL_X22_Y42_N54  ; 64      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|MemStore:MEMSTORE0|Mux10~1                                                                                                                ; LABCELL_X33_Y43_N24  ; 16      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|RegEXMEM[113]~0                                                                                                                           ; LABCELL_X33_Y42_N24  ; 789     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|RegIDEX[10]~2                                                                                                                             ; LABCELL_X33_Y44_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|RegIDEX[83]                                                                                                                               ; FF_X27_Y40_N14       ; 34      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|RegIDEX~3                                                                                                                                 ; LABCELL_X36_Y41_N54  ; 19      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|RegIFID~0                                                                                                                                 ; LABCELL_X37_Y42_N18  ; 94      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|RegMEMWB[213]~2                                                                                                                           ; LABCELL_X18_Y45_N6   ; 64      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|RegMEMWB[278]                                                                                                                             ; FF_X18_Y45_N59       ; 108     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[10][31]~28                                                                                                 ; LABCELL_X37_Y42_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[11][31]~29                                                                                                 ; LABCELL_X36_Y34_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[12][31]~36                                                                                                 ; LABCELL_X37_Y34_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[13][31]~37                                                                                                 ; LABCELL_X36_Y34_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[14][31]~38                                                                                                 ; LABCELL_X37_Y42_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[15][31]~39                                                                                                 ; LABCELL_X36_Y34_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[16][31]~2                                                                                                  ; LABCELL_X37_Y34_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[17][31]~9                                                                                                  ; LABCELL_X37_Y34_N3   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[18][31]~14                                                                                                 ; LABCELL_X37_Y34_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[19][31]~18                                                                                                 ; LABCELL_X43_Y31_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[1][31]~31                                                                                                  ; LABCELL_X37_Y34_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[20][31]~3                                                                                                  ; LABCELL_X37_Y34_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[21][31]~10                                                                                                 ; LABCELL_X42_Y34_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[22][31]~15                                                                                                 ; LABCELL_X37_Y34_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[23][31]~19                                                                                                 ; LABCELL_X43_Y31_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[24][31]~6                                                                                                  ; LABCELL_X37_Y34_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[25][31]~12                                                                                                 ; LABCELL_X37_Y34_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[26][31]~16                                                                                                 ; LABCELL_X37_Y34_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[27][31]~20                                                                                                 ; LABCELL_X43_Y31_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[28][31]~7                                                                                                  ; LABCELL_X37_Y34_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[29][31]~13                                                                                                 ; LABCELL_X43_Y31_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[2][31]~33                                                                                                  ; LABCELL_X37_Y42_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[30][31]~17                                                                                                 ; LABCELL_X37_Y34_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[31][31]~21                                                                                                 ; LABCELL_X43_Y31_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[3][31]~34                                                                                                  ; LABCELL_X36_Y34_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[4][31]~40                                                                                                  ; LABCELL_X37_Y34_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[5][31]~41                                                                                                  ; LABCELL_X37_Y42_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[6][31]~42                                                                                                  ; LABCELL_X37_Y42_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[7][31]~43                                                                                                  ; LABCELL_X36_Y34_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[8][31]~24                                                                                                  ; LABCELL_X37_Y34_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; Datapath_PIPEM:DATAPATH0|Registers:REGISTERS0|registers[9][31]~26                                                                                                  ; LABCELL_X37_Y34_N15  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; iCLK                                                                                                                                                               ; PIN_Y27              ; 4698    ; Clock                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; iCLK50                                                                                                                                                             ; PIN_AB27             ; 118     ; Clock                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; iRST                                                                                                                                                               ; PIN_AA26             ; 65      ; Latch enable            ; no     ; --                   ; --               ; --                        ;
; iRST                                                                                                                                                               ; PIN_AA26             ; 3648    ; Async. clear            ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                       ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; iCLK   ; PIN_Y27  ; 4698    ; Global Clock         ; GCLK10           ; --                        ;
; iCLK50 ; PIN_AB27 ; 118     ; Global Clock         ; GCLK9            ; --                        ;
; iRST   ; PIN_AA26 ; 3648    ; Global Clock         ; GCLK8            ; --                        ;
+--------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------+
; Non-Global High Fan-Out Signals                       ;
+---------------------------------------------+---------+
; Name                                        ; Fan-Out ;
+---------------------------------------------+---------+
; Datapath_PIPEM:DATAPATH0|RegIDEX[122]       ; 1762    ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|reset ; 1153    ;
; Datapath_PIPEM:DATAPATH0|RegEXMEM[113]~0    ; 789     ;
+---------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
; Name                                                                                                                                                                                                                 ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                              ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC0_uid112_invTables_lutmem_dmem|altera_syncram_j054:auto_generated|altsyncram_vuc4:altsyncram1|ALTSYNCRAM                ; M10K block ; ROM              ; Single Clock ; 512          ; 20           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 10240 ; 512                         ; 20                          ; --                          ; --                          ; 10240               ; 2           ; 0     ; div_s_0002_memoryC0_uid112_invTables_lutmem.hex  ; M10K_X14_Y24_N0, M10K_X14_Y23_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC0_uid113_invTables_lutmem_dmem|altera_syncram_k054:auto_generated|altsyncram_0vc4:altsyncram1|ALTSYNCRAM                ; M10K block ; ROM              ; Single Clock ; 512          ; 11           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 5632  ; 512                         ; 10                          ; --                          ; --                          ; 5120                ; 2           ; 0     ; div_s_0002_memoryC0_uid113_invTables_lutmem.hex  ; M10K_X14_Y24_N0, M10K_X14_Y23_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC1_uid116_invTables_lutmem_dmem|altera_syncram_o054:auto_generated|altsyncram_4vc4:altsyncram1|ALTSYNCRAM                ; M10K block ; ROM              ; Single Clock ; 512          ; 20           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 10240 ; 512                         ; 20                          ; --                          ; --                          ; 10240               ; 1           ; 0     ; div_s_0002_memoryC1_uid116_invTables_lutmem.hex  ; M10K_X14_Y22_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:memoryC2_uid120_invTables_lutmem_dmem|altera_syncram_l054:auto_generated|altsyncram_1vc4:altsyncram1|ALTSYNCRAM                ; M10K block ; ROM              ; Single Clock ; 512          ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 6144  ; 512                         ; 12                          ; --                          ; --                          ; 6144                ; 1           ; 0     ; div_s_0002_memoryC2_uid120_invTables_lutmem.hex  ; M10K_X14_Y26_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|ALTDPRAM_INSTANCE   ; MLAB       ; Simple Dual Port ; Single Clock ; 5            ; 23           ; 5            ; 23           ; yes                    ; no                      ; no                     ; yes                     ; 115   ; 5                           ; 23                          ; 5                           ; 23                          ; 115                 ; 0           ; 2     ; None                                             ; LAB_X25_Y28_N0, LAB_X25_Y26_N0   ;                      ;                 ;                 ;          ;                        ;                                  ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist8_expXmY_uid47_fpDivTest_q_8_mem_dmem|altera_syncram_1714:auto_generated|altsyncram_2kb4:altsyncram1|ALTDPRAM_INSTANCE   ; MLAB       ; Simple Dual Port ; Single Clock ; 5            ; 9            ; 5            ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 45    ; 5                           ; 9                           ; 5                           ; 9                           ; 45                  ; 0           ; 1     ; None                                             ; LAB_X21_Y26_N0                   ;                      ;                 ;                 ;          ;                        ;                                  ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC0_uid62_sqrtTables_lutmem_dmem|altera_syncram_p754:auto_generated|altsyncram_56d4:altsyncram1|ALTSYNCRAM            ; M10K block ; ROM              ; Single Clock ; 256          ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 7424  ; 256                         ; 29                          ; --                          ; --                          ; 7424                ; 1           ; 0     ; sqrt_s_0002_memoryC0_uid62_sqrtTables_lutmem.hex ; M10K_X14_Y30_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC1_uid65_sqrtTables_lutmem_dmem|altera_syncram_k754:auto_generated|altsyncram_06d4:altsyncram1|ALTSYNCRAM            ; M10K block ; ROM              ; Single Clock ; 256          ; 21           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 5376  ; 256                         ; 21                          ; --                          ; --                          ; 5376                ; 1           ; 0     ; sqrt_s_0002_memoryC1_uid65_sqrtTables_lutmem.hex ; M10K_X14_Y31_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC2_uid68_sqrtTables_lutmem_dmem|altera_syncram_o754:auto_generated|altsyncram_46d4:altsyncram1|ALTSYNCRAM            ; M10K block ; ROM              ; Single Clock ; 256          ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 3072  ; 256                         ; 12                          ; --                          ; --                          ; 3072                ; 1           ; 0     ; sqrt_s_0002_memoryC2_uid68_sqrtTables_lutmem.hex ; M10K_X26_Y33_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:redist7_expX_uid6_fpSqrtTest_b_6_mem_dmem|altera_syncram_v614:auto_generated|altsyncram_0kb4:altsyncram1|ALTDPRAM_INSTANCE ; MLAB       ; Simple Dual Port ; Single Clock ; 5            ; 8            ; 5            ; 8            ; yes                    ; no                      ; no                     ; yes                     ; 40    ; 5                           ; 8                           ; 5                           ; 8                           ; 40                  ; 0           ; 1     ; None                                             ; LAB_X15_Y33_N0                   ;                      ;                 ;                 ;          ;                        ;                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Fitter DSP Block Usage Summary                         ;
+------------------------------------------+-------------+
; Statistic                                ; Number Used ;
+------------------------------------------+-------------+
; Two Independent 18x18                    ; 8           ;
; Sum of two 18x18                         ; 3           ;
; Independent 27x27                        ; 7           ;
; Total number of DSP blocks               ; 18          ;
;                                          ;             ;
; Fixed Point Signed Multiplier            ; 1           ;
; Fixed Point Unsigned Multiplier          ; 14          ;
; Fixed Point Mixed Sign Multiplier        ; 6           ;
; Fixed Point Dedicated Output Adder Chain ; 1           ;
+------------------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                               ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult0~mult_llmac                                 ; Two Independent 18x18 ; DSP_X20_Y57_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult0~507                                        ; Sum of two 18x18      ; DSP_X20_Y53_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult2~140                                        ; Independent 27x27     ; DSP_X20_Y47_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult1~136                                        ; Sum of two 18x18      ; DSP_X32_Y53_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult1~477                                        ; Two Independent 18x18 ; DSP_X32_Y55_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult0~852                                        ; Two Independent 18x18 ; DSP_X20_Y55_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult1~822                                        ; Two Independent 18x18 ; DSP_X32_Y51_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult2~mult_h_mult_hlmac                          ; Independent 27x27     ; DSP_X32_Y47_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult2~892                                        ; Sum of two 18x18      ; DSP_X20_Y49_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult2~1233                                       ; Two Independent 18x18 ; DSP_X20_Y51_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult2~1582                                       ; Two Independent 18x18 ; DSP_X20_Y45_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|ALU:ALU0|Mult2~1923                                       ; Independent 27x27     ; DSP_X32_Y49_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult1~8 ; Independent 27x27     ; DSP_X20_Y30_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult2~8     ; Independent 27x27     ; DSP_X20_Y24_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|mul_s:mul1|mul_s_0002:mul_s_inst|Mult0~8     ; Independent 27x27     ; DSP_X20_Y28_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y33_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult1~8     ; Independent 27x27     ; DSP_X20_Y22_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|Mult0~8     ; Two Independent 18x18 ; DSP_X20_Y26_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 30,528 / 289,320 ( 11 % ) ;
; C12 interconnects                           ; 1,507 / 13,420 ( 11 % )   ;
; C2 interconnects                            ; 12,636 / 119,108 ( 11 % ) ;
; C4 interconnects                            ; 7,325 / 56,300 ( 13 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,323 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 5,117 / 84,580 ( 6 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,463 / 12,676 ( 12 % )   ;
; R14/C12 interconnect drivers                ; 2,589 / 20,720 ( 12 % )   ;
; R3 interconnects                            ; 14,994 / 130,992 ( 11 % ) ;
; R6 interconnects                            ; 21,986 / 266,960 ( 8 % )  ;
; Spine clocks                                ; 14 / 360 ( 4 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 239       ; 0            ; 0            ; 239       ; 239       ; 0            ; 140          ; 0            ; 0            ; 0            ; 0            ; 140          ; 0            ; 0            ; 0            ; 0            ; 140          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 239          ; 239          ; 239          ; 239          ; 239          ; 0         ; 239          ; 239          ; 0         ; 0         ; 239          ; 99           ; 239          ; 239          ; 239          ; 239          ; 99           ; 239          ; 239          ; 239          ; 239          ; 99           ; 239          ; 239          ; 239          ; 239          ; 239          ; 239          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; DwReadEnable       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteEnable      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwByteEnable[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwByteEnable[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwByteEnable[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwByteEnable[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwAddress[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwWriteData[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadEnable       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteEnable      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwByteEnable[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwByteEnable[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwByteEnable[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwByteEnable[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwAddress[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwWriteData[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iRST               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IwReadData[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iCLK               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iInitialPC[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DwReadData[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; iCLK50             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; iCLK            ; iCLK                 ; 89.0              ;
; iCLK,iRST,I/O   ; iCLK                 ; 14.7              ;
; I/O             ; iCLK,I/O             ; 12.9              ;
; iCLK,iRST,I/O   ; iCLK,I/O             ; 10.1              ;
; iCLK            ; iCLK50               ; 4.0               ;
; iCLK,iCLK50     ; iCLK                 ; 3.9               ;
; iCLK50          ; iCLK50               ; 3.8               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                  ; Destination Register                                                                                                                                                                                                           ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist6_y_uid9_fxpToFPTest_b_1|delay_signals[0][16]                                                                 ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|vStagei_uid60_lzcShifterZ1_uid10_fxpToFPTest_q[18]                                                                                            ; 1.601             ;
; iRST                                                                                                                                                                                                             ; Datapath_PIPEM:DATAPATH0|RegIFID[17]                                                                                                                                                                                           ; 1.200             ;
; Datapath_PIPEM:DATAPATH0|RegIDEX[282]                                                                                                                                                                            ; Datapath_PIPEM:DATAPATH0|FwdHazardUnitM:FHU0|cont[2]                                                                                                                                                                           ; 1.124             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|vStagei_uid60_lzcShifterZ1_uid10_fxpToFPTest_q[31]                                                                              ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|cvt_s_w:cvt_s_w1|cvt_s_w_0002:cvt_s_w_inst|dspba_delay:redist0_fracRnd_uid15_fxpToFPTest_merged_bit_select_b_1|delay_signals[0][23]                                                      ; 1.007             ;
; Datapath_PIPEM:DATAPATH0|PC[29]~117                                                                                                                                                                              ; Datapath_PIPEM:DATAPATH0|RegIFID[29]                                                                                                                                                                                           ; 0.693             ;
; Datapath_PIPEM:DATAPATH0|PC[29]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[29]                                                                                                                                                                                           ; 0.693             ;
; iInitialPC[29]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[29]                                                                                                                                                                                           ; 0.693             ;
; Datapath_PIPEM:DATAPATH0|PC[8]~_emulated                                                                                                                                                                         ; Datapath_PIPEM:DATAPATH0|RegIFID[8]                                                                                                                                                                                            ; 0.690             ;
; iInitialPC[8]                                                                                                                                                                                                    ; Datapath_PIPEM:DATAPATH0|RegIFID[8]                                                                                                                                                                                            ; 0.690             ;
; Datapath_PIPEM:DATAPATH0|PC[8]~33                                                                                                                                                                                ; Datapath_PIPEM:DATAPATH0|RegIFID[8]                                                                                                                                                                                            ; 0.690             ;
; Datapath_PIPEM:DATAPATH0|PC[12]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[12]                                                                                                                                                                                           ; 0.657             ;
; iInitialPC[12]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[12]                                                                                                                                                                                           ; 0.657             ;
; Datapath_PIPEM:DATAPATH0|PC[12]~49                                                                                                                                                                               ; Datapath_PIPEM:DATAPATH0|RegIFID[12]                                                                                                                                                                                           ; 0.657             ;
; Datapath_PIPEM:DATAPATH0|PC[17]~69                                                                                                                                                                               ; Datapath_PIPEM:DATAPATH0|RegIFID[17]                                                                                                                                                                                           ; 0.650             ;
; Datapath_PIPEM:DATAPATH0|PC[17]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[17]                                                                                                                                                                                           ; 0.650             ;
; iInitialPC[17]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[17]                                                                                                                                                                                           ; 0.650             ;
; Datapath_PIPEM:DATAPATH0|PC[11]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[11]                                                                                                                                                                                           ; 0.635             ;
; iInitialPC[11]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[11]                                                                                                                                                                                           ; 0.635             ;
; Datapath_PIPEM:DATAPATH0|PC[11]~45                                                                                                                                                                               ; Datapath_PIPEM:DATAPATH0|RegIFID[11]                                                                                                                                                                                           ; 0.635             ;
; Datapath_PIPEM:DATAPATH0|PC[10]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[10]                                                                                                                                                                                           ; 0.611             ;
; iInitialPC[10]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[10]                                                                                                                                                                                           ; 0.611             ;
; Datapath_PIPEM:DATAPATH0|PC[10]~41                                                                                                                                                                               ; Datapath_PIPEM:DATAPATH0|RegIFID[10]                                                                                                                                                                                           ; 0.611             ;
; Datapath_PIPEM:DATAPATH0|PC[6]~_emulated                                                                                                                                                                         ; Datapath_PIPEM:DATAPATH0|RegIFID[6]                                                                                                                                                                                            ; 0.603             ;
; iInitialPC[6]                                                                                                                                                                                                    ; Datapath_PIPEM:DATAPATH0|RegIFID[6]                                                                                                                                                                                            ; 0.603             ;
; Datapath_PIPEM:DATAPATH0|PC[6]~25                                                                                                                                                                                ; Datapath_PIPEM:DATAPATH0|RegIFID[6]                                                                                                                                                                                            ; 0.603             ;
; Datapath_PIPEM:DATAPATH0|PC[14]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[14]                                                                                                                                                                                           ; 0.573             ;
; iInitialPC[14]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[14]                                                                                                                                                                                           ; 0.573             ;
; Datapath_PIPEM:DATAPATH0|PC[20]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[20]                                                                                                                                                                                           ; 0.573             ;
; iInitialPC[20]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[20]                                                                                                                                                                                           ; 0.573             ;
; Datapath_PIPEM:DATAPATH0|PC[14]~57                                                                                                                                                                               ; Datapath_PIPEM:DATAPATH0|RegIFID[14]                                                                                                                                                                                           ; 0.573             ;
; Datapath_PIPEM:DATAPATH0|PC[20]~81                                                                                                                                                                               ; Datapath_PIPEM:DATAPATH0|RegIFID[20]                                                                                                                                                                                           ; 0.573             ;
; Datapath_PIPEM:DATAPATH0|PC[19]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[19]                                                                                                                                                                                           ; 0.572             ;
; iInitialPC[19]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[19]                                                                                                                                                                                           ; 0.572             ;
; Datapath_PIPEM:DATAPATH0|PC[19]~77                                                                                                                                                                               ; Datapath_PIPEM:DATAPATH0|RegIFID[19]                                                                                                                                                                                           ; 0.572             ;
; Datapath_PIPEM:DATAPATH0|PC[15]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[15]                                                                                                                                                                                           ; 0.534             ;
; iInitialPC[15]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[15]                                                                                                                                                                                           ; 0.534             ;
; Datapath_PIPEM:DATAPATH0|PC[15]~61                                                                                                                                                                               ; Datapath_PIPEM:DATAPATH0|RegIFID[15]                                                                                                                                                                                           ; 0.534             ;
; Datapath_PIPEM:DATAPATH0|FwdHazardUnitM:FHU0|cont[3]                                                                                                                                                             ; Datapath_PIPEM:DATAPATH0|RegIFID[36]                                                                                                                                                                                           ; 0.519             ;
; Datapath_PIPEM:DATAPATH0|RegIDEX[359]                                                                                                                                                                            ; Datapath_PIPEM:DATAPATH0|RegIFID[36]                                                                                                                                                                                           ; 0.500             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|oready                                                                                                                                                                     ; Datapath_PIPEM:DATAPATH0|RegIFID[36]                                                                                                                                                                                           ; 0.500             ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[0]                                                                                                                                                 ; Datapath_PIPEM:DATAPATH0|RegIDEX[193]                                                                                                                                                                                          ; 0.497             ;
; Datapath_PIPEM:DATAPATH0|PC[0]~_emulated                                                                                                                                                                         ; Datapath_PIPEM:DATAPATH0|RegIFID[0]                                                                                                                                                                                            ; 0.492             ;
; iInitialPC[0]                                                                                                                                                                                                    ; Datapath_PIPEM:DATAPATH0|RegIFID[0]                                                                                                                                                                                            ; 0.492             ;
; Datapath_PIPEM:DATAPATH0|PC[0]~1                                                                                                                                                                                 ; Datapath_PIPEM:DATAPATH0|RegIFID[0]                                                                                                                                                                                            ; 0.492             ;
; Datapath_PIPEM:DATAPATH0|PC[2]~9                                                                                                                                                                                 ; Datapath_PIPEM:DATAPATH0|RegIFID[2]                                                                                                                                                                                            ; 0.491             ;
; Datapath_PIPEM:DATAPATH0|PC[2]~_emulated                                                                                                                                                                         ; Datapath_PIPEM:DATAPATH0|RegIFID[2]                                                                                                                                                                                            ; 0.491             ;
; iInitialPC[2]                                                                                                                                                                                                    ; Datapath_PIPEM:DATAPATH0|RegIFID[2]                                                                                                                                                                                            ; 0.491             ;
; Datapath_PIPEM:DATAPATH0|PC[22]~89                                                                                                                                                                               ; Datapath_PIPEM:DATAPATH0|RegIFID[22]                                                                                                                                                                                           ; 0.488             ;
; Datapath_PIPEM:DATAPATH0|PC[22]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[22]                                                                                                                                                                                           ; 0.488             ;
; iInitialPC[22]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[22]                                                                                                                                                                                           ; 0.488             ;
; Datapath_PIPEM:DATAPATH0|PC[23]~_emulated                                                                                                                                                                        ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.482             ;
; iInitialPC[23]                                                                                                                                                                                                   ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.482             ;
; Datapath_PIPEM:DATAPATH0|PC[23]~93                                                                                                                                                                               ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.482             ;
; Datapath_PIPEM:DATAPATH0|PC[28]~113                                                                                                                                                                              ; Datapath_PIPEM:DATAPATH0|RegIFID[28]                                                                                                                                                                                           ; 0.479             ;
; Datapath_PIPEM:DATAPATH0|PC[28]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[28]                                                                                                                                                                                           ; 0.479             ;
; iInitialPC[28]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[28]                                                                                                                                                                                           ; 0.479             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[13] ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][13]                                                                                          ; 0.476             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[15] ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][15]                                                                                          ; 0.476             ;
; Datapath_PIPEM:DATAPATH0|PC[26]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[26]                                                                                                                                                                                           ; 0.474             ;
; iInitialPC[26]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[26]                                                                                                                                                                                           ; 0.474             ;
; Datapath_PIPEM:DATAPATH0|PC[26]~105                                                                                                                                                                              ; Datapath_PIPEM:DATAPATH0|RegIFID[26]                                                                                                                                                                                           ; 0.474             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist2_yAddr_uid35_fpSqrtTest_b_2|delay_signals[0][3]                                                                    ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|altera_syncram:memoryC1_uid65_sqrtTables_lutmem_dmem|altera_syncram_k754:auto_generated|altsyncram_06d4:altsyncram1|ram_block2a0~porta_address_reg0 ; 0.468             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[14] ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][14]                                                                                          ; 0.467             ;
; Datapath_PIPEM:DATAPATH0|PC[25]~_emulated                                                                                                                                                                        ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.464             ;
; iInitialPC[25]                                                                                                                                                                                                   ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.464             ;
; Datapath_PIPEM:DATAPATH0|PC[25]~101                                                                                                                                                                              ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.464             ;
; Datapath_PIPEM:DATAPATH0|PC[3]~_emulated                                                                                                                                                                         ; Datapath_PIPEM:DATAPATH0|RegIFID[3]                                                                                                                                                                                            ; 0.463             ;
; iInitialPC[3]                                                                                                                                                                                                    ; Datapath_PIPEM:DATAPATH0|RegIFID[3]                                                                                                                                                                                            ; 0.463             ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[5]                                                                                                                                                 ; Datapath_PIPEM:DATAPATH0|RegIDEX[198]                                                                                                                                                                                          ; 0.463             ;
; Datapath_PIPEM:DATAPATH0|PC[3]~13                                                                                                                                                                                ; Datapath_PIPEM:DATAPATH0|RegIFID[3]                                                                                                                                                                                            ; 0.463             ;
; Datapath_PIPEM:DATAPATH0|PC[24]~_emulated                                                                                                                                                                        ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.462             ;
; iInitialPC[24]                                                                                                                                                                                                   ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.462             ;
; Datapath_PIPEM:DATAPATH0|PC[24]~97                                                                                                                                                                               ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.462             ;
; Datapath_PIPEM:DATAPATH0|PC[27]~_emulated                                                                                                                                                                        ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.461             ;
; iInitialPC[27]                                                                                                                                                                                                   ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.461             ;
; Datapath_PIPEM:DATAPATH0|PC[27]~109                                                                                                                                                                              ; oiIF_PC4[31]                                                                                                                                                                                                                   ; 0.461             ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[1]                                                                                                                                                 ; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[63]                                                                                                                                                              ; 0.445             ;
; Datapath_PIPEM:DATAPATH0|PC[31]~125                                                                                                                                                                              ; Datapath_PIPEM:DATAPATH0|RegIFID[31]                                                                                                                                                                                           ; 0.441             ;
; Datapath_PIPEM:DATAPATH0|PC[31]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[31]                                                                                                                                                                                           ; 0.441             ;
; iInitialPC[31]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[31]                                                                                                                                                                                           ; 0.441             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|dspba_delay:redist1_yForPe_uid36_fpSqrtTest_b_4|delay_signals[0][9]                                                                   ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|sqrt_s:sqrt1|sqrt_s_0002:sqrt_s_inst|prodXY_uid90_pT2_uid81_invPolyEval_cma_a0[0][9]                                                                                                     ; 0.420             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|dspba_delay:redist5_yPE_uid52_fpDivTest_b_4|delay_signals[0][11]                                                                          ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid145_pT2_uid133_invPolyEval_cma_a0[0][11]                                                                                                      ; 0.420             ;
; Datapath_PIPEM:DATAPATH0|CSRegisters:CSREGISTERS0|timeCounter[7]                                                                                                                                                 ; Datapath_PIPEM:DATAPATH0|RegIDEX[200]                                                                                                                                                                                          ; 0.406             ;
; Datapath_PIPEM:DATAPATH0|PC[18]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[18]                                                                                                                                                                                           ; 0.401             ;
; iInitialPC[18]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[18]                                                                                                                                                                                           ; 0.401             ;
; Datapath_PIPEM:DATAPATH0|PC[18]~73                                                                                                                                                                               ; Datapath_PIPEM:DATAPATH0|RegIFID[18]                                                                                                                                                                                           ; 0.401             ;
; Datapath_PIPEM:DATAPATH0|PC[5]~_emulated                                                                                                                                                                         ; Datapath_PIPEM:DATAPATH0|RegIFID[5]                                                                                                                                                                                            ; 0.400             ;
; iInitialPC[5]                                                                                                                                                                                                    ; Datapath_PIPEM:DATAPATH0|RegIFID[5]                                                                                                                                                                                            ; 0.400             ;
; Datapath_PIPEM:DATAPATH0|PC[5]~21                                                                                                                                                                                ; Datapath_PIPEM:DATAPATH0|RegIFID[5]                                                                                                                                                                                            ; 0.400             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[12] ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][12]                                                                                          ; 0.394             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[16] ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][16]                                                                                          ; 0.394             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[18] ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][18]                                                                                          ; 0.394             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[20] ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][20]                                                                                          ; 0.394             ;
; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|altera_syncram:redist17_fracX_uid10_fpDivTest_b_6_mem_dmem|altera_syncram_p914:auto_generated|altsyncram_qmb4:altsyncram1|dataout_reg[21] ; Datapath_PIPEM:DATAPATH0|FPALU:FPALU0|div_s:div1|div_s_0002:div_s_inst|prodXY_uid139_prodDivPreNormProd_uid60_fpDivTest_cma_c0[0][21]                                                                                          ; 0.394             ;
; Datapath_PIPEM:DATAPATH0|PC[16]~65                                                                                                                                                                               ; Datapath_PIPEM:DATAPATH0|RegIFID[16]                                                                                                                                                                                           ; 0.391             ;
; Datapath_PIPEM:DATAPATH0|PC[16]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[16]                                                                                                                                                                                           ; 0.391             ;
; iInitialPC[16]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[16]                                                                                                                                                                                           ; 0.391             ;
; Datapath_PIPEM:DATAPATH0|PC[30]~_emulated                                                                                                                                                                        ; Datapath_PIPEM:DATAPATH0|RegIFID[30]                                                                                                                                                                                           ; 0.387             ;
; iInitialPC[30]                                                                                                                                                                                                   ; Datapath_PIPEM:DATAPATH0|RegIFID[30]                                                                                                                                                                                           ; 0.387             ;
; Datapath_PIPEM:DATAPATH0|PC[30]~121                                                                                                                                                                              ; Datapath_PIPEM:DATAPATH0|RegIFID[30]                                                                                                                                                                                           ; 0.387             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "TopDE"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 239 pins of 239 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): iCLK~inputCLKENA0 with 5149 fanout uses global clock CLKCTRL_G10
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): iRST~inputCLKENA0 with 3605 fanout uses global clock CLKCTRL_G8
    Info (11162): iCLK50~inputCLKENA0 with 84 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 32 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'TopDE.sdc'
Warning (332174): Ignored filter at TopDE.sdc(41): altera_reserved_tck could not be matched with a port File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 41
Warning (332049): Ignored create_clock at TopDE.sdc(41): Argument <targets> is an empty collection File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 41
    Info (332050): create_clock -name {altera_reserved_tck} -period 33.333 -waveform { 0.000 16.666 } [get_ports {altera_reserved_tck}] File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 41
Warning (332174): Ignored filter at TopDE.sdc(42): CLOCK_50 could not be matched with a port File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 42
Warning (332049): Ignored create_clock at TopDE.sdc(42): Argument <targets> is an empty collection File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 42
    Info (332050): create_clock -name {clock} -period 20.000 -waveform { 0.000 10.000 } [get_ports {CLOCK_50}] File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 42
Warning (332174): Ignored filter at TopDE.sdc(43): CLOCK2_50 could not be matched with a port File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 43
Warning (332049): Ignored create_clock at TopDE.sdc(43): Argument <targets> is an empty collection File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 43
    Info (332050): create_clock -name {clock2} -period 20.000 -waveform { 0.000 10.000 } [get_ports {CLOCK2_50}] File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 43
Warning (332174): Ignored filter at TopDE.sdc(63): CLOCK_50 could not be matched with a clock File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 63
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(63): Argument -rise_from with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 63
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.310   File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 63
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(63): Argument -rise_to with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 63
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(64): Argument -rise_from with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 64
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.270   File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 64
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(64): Argument -rise_to with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 64
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(65): Argument -rise_from with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 65
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.310   File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 65
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(65): Argument -fall_to with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 65
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(66): Argument -rise_from with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 66
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.270   File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 66
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(66): Argument -fall_to with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 66
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(67): Argument -fall_from with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 67
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.310   File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 67
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(67): Argument -rise_to with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 67
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(68): Argument -fall_from with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 68
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.270   File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 68
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(68): Argument -rise_to with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 68
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(69): Argument -fall_from with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 69
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.310   File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 69
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(69): Argument -fall_to with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 69
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(70): Argument -fall_from with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 70
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.270   File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 70
Warning (332049): Ignored set_clock_uncertainty at TopDE.sdc(70): Argument -fall_to with value [get_clocks {CLOCK_50}] contains zero elements File: C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/TopDE.sdc Line: 70
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 344 registers into blocks of type DSP block
    Extra Info (176218): Packed 40 registers into blocks of type MLAB cell
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:39
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:59
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 42% of the available device resources in the region that extends from location X22_Y35 to location X32_Y45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:43
Info (11888): Total time spent on timing analysis during the Fitter is 45.79 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:45
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/output_files/TopDE.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 190 warnings
    Info: Peak virtual memory: 7268 megabytes
    Info: Processing ended: Thu Feb 13 14:42:09 2025
    Info: Elapsed time: 00:06:38
    Info: Total CPU time (on all processors): 00:13:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Arthur/Documents/Processador-Risc-V-32bits-Pipeline-ISA-Reduzida/RISCV-v24/RISC-V_v24_restored/output_files/TopDE.fit.smsg.


