
# Fundamentos TeÃ³ricos para el Uso de Vivado

## Â¿QuÃ© es RTL?

**RTL** significa **Register Transfer Level** (Nivel de Transferencia de Registro). El RTL describe el comportamiento del hardware **ciclo a ciclo**.

Es una forma de describir el hardware digital enfocÃ¡ndose en:
- CÃ³mo los datos se mueven entre registros.
- QuÃ© operaciones lÃ³gicas o aritmÃ©ticas se hacen sobre esos datos.
- Todo controlado por seÃ±ales de reloj y control.

---

### ğŸ”¹ Â¿DÃ³nde usamos RTL?
Cuando escribÃ­s cÃ³digo en lenguajes como:
- **Verilog**
- **VHDL**

AhÃ­ estÃ¡s creando una descripciÃ³n RTL del hardware.

---

### ğŸ”¹ Â¿QuÃ© NO es RTL?
- No es cÃ³digo software.
- No es una descripciÃ³n fÃ­sica (eso ocurre despuÃ©s de la sÃ­ntesis e implementaciÃ³n).
- No es aÃºn puertas lÃ³gicas ni cables reales.

###


# Flujo de trabajo en Vivado y explicaciÃ³n de botones

## ğŸ”¹ SIMULATION
### `Run Simulation`
Ejecuta la simulaciÃ³n del diseÃ±o (por ejemplo, usando un testbench).  
âœ… **CuÃ¡ndo usarlo:** Antes de todo, para validar la lÃ³gica funcional del RTL.

---

## ğŸ”¹ RTL ANALYSIS
### `Run Linter`
Revisa errores sintÃ¡cticos y advertencias en tu cÃ³digo RTL.  
âœ… **CuÃ¡ndo usarlo:** Antes de la sÃ­ntesis, para asegurar que no haya errores bÃ¡sicos.

### `Open Elaborated Design`
Genera una vista elaborada del RTL para revisar jerarquÃ­a y conexiones.  
âœ… **CuÃ¡ndo usarlo:** Antes de la sÃ­ntesis, para inspeccionar la estructura del diseÃ±o.

#### Dentro de Elaborated Design:
- **Report Methodology** â†’ Muestra advertencias y sugerencias de buenas prÃ¡cticas.
- **Report DRC** â†’ Verifica reglas bÃ¡sicas de diseÃ±o.
- **Schematic** â†’ VisualizaciÃ³n grÃ¡fica del diseÃ±o RTL.

---

## ğŸ”¹ SYNTHESIS
### `Run Synthesis`
Convierte el cÃ³digo RTL en un netlist lÃ³gico (puertas, registros, etc.).  
âœ… **CuÃ¡ndo usarlo:** Luego de validar el RTL (simulaciÃ³n + anÃ¡lisis).

### `Open Synthesized Design`
Permite revisar el diseÃ±o sintetizado, uso de recursos y tiempos preliminares.

---

## ğŸ”¹ IMPLEMENTATION
### `Run Implementation`
Realiza el mapeo, colocaciÃ³n y ruteo fÃ­sico del diseÃ±o en la FPGA.  
âœ… **CuÃ¡ndo usarlo:** DespuÃ©s de la sÃ­ntesis para verificar tiempos y distribuciÃ³n fÃ­sica.

### `Open Implemented Design`
Permite inspeccionar el diseÃ±o implementado, distribuciÃ³n fÃ­sica y anÃ¡lisis temporal.

---

## ğŸ”¹ PROGRAM AND DEBUG
### `Generate Bitstream`
Genera el archivo `.bit` necesario para programar la FPGA.  
âœ… **CuÃ¡ndo usarlo:** DespuÃ©s de una implementaciÃ³n exitosa.

### `Open Hardware Manager`
Conecta y programa la FPGA con el bitstream generado. Permite debug en hardware real.

---

## ğŸ”„ Flujo tÃ­pico recomendado:
1. `Run Linter`
2. `Run Simulation`
3. `Open Elaborated Design` (opcional)
4. `Run Synthesis`
5. `Open Synthesized Design` (opcional)
6. `Run Implementation`
7. `Open Implemented Design` (opcional)
8. `Generate Bitstream`
9. `Open Hardware Manager`
