{
  "module_name": "dma_ch_3_regs.h",
  "hash_id": "81bbcaebefc979053281bd97bb6e20a85f986e7cf34dbe0a1962f79f86cb7b83",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/dma_ch_3_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_DMA_CH_3_REGS_H_\n#define ASIC_REG_DMA_CH_3_REGS_H_\n\n \n\n#define mmDMA_CH_3_CFG0                                              0x419000\n\n#define mmDMA_CH_3_CFG1                                              0x419004\n\n#define mmDMA_CH_3_ERRMSG_ADDR_LO                                    0x419008\n\n#define mmDMA_CH_3_ERRMSG_ADDR_HI                                    0x41900C\n\n#define mmDMA_CH_3_ERRMSG_WDATA                                      0x419010\n\n#define mmDMA_CH_3_RD_COMP_ADDR_LO                                   0x419014\n\n#define mmDMA_CH_3_RD_COMP_ADDR_HI                                   0x419018\n\n#define mmDMA_CH_3_RD_COMP_WDATA                                     0x41901C\n\n#define mmDMA_CH_3_WR_COMP_ADDR_LO                                   0x419020\n\n#define mmDMA_CH_3_WR_COMP_ADDR_HI                                   0x419024\n\n#define mmDMA_CH_3_WR_COMP_WDATA                                     0x419028\n\n#define mmDMA_CH_3_LDMA_SRC_ADDR_LO                                  0x41902C\n\n#define mmDMA_CH_3_LDMA_SRC_ADDR_HI                                  0x419030\n\n#define mmDMA_CH_3_LDMA_DST_ADDR_LO                                  0x419034\n\n#define mmDMA_CH_3_LDMA_DST_ADDR_HI                                  0x419038\n\n#define mmDMA_CH_3_LDMA_TSIZE                                        0x41903C\n\n#define mmDMA_CH_3_COMIT_TRANSFER                                    0x419040\n\n#define mmDMA_CH_3_STS0                                              0x419044\n\n#define mmDMA_CH_3_STS1                                              0x419048\n\n#define mmDMA_CH_3_STS2                                              0x41904C\n\n#define mmDMA_CH_3_STS3                                              0x419050\n\n#define mmDMA_CH_3_STS4                                              0x419054\n\n#define mmDMA_CH_3_SRC_ADDR_LO_STS                                   0x419058\n\n#define mmDMA_CH_3_SRC_ADDR_HI_STS                                   0x41905C\n\n#define mmDMA_CH_3_SRC_TSIZE_STS                                     0x419060\n\n#define mmDMA_CH_3_DST_ADDR_LO_STS                                   0x419064\n\n#define mmDMA_CH_3_DST_ADDR_HI_STS                                   0x419068\n\n#define mmDMA_CH_3_DST_TSIZE_STS                                     0x41906C\n\n#define mmDMA_CH_3_RD_RATE_LIM_EN                                    0x419070\n\n#define mmDMA_CH_3_RD_RATE_LIM_RST_TOKEN                             0x419074\n\n#define mmDMA_CH_3_RD_RATE_LIM_SAT                                   0x419078\n\n#define mmDMA_CH_3_RD_RATE_LIM_TOUT                                  0x41907C\n\n#define mmDMA_CH_3_WR_RATE_LIM_EN                                    0x419080\n\n#define mmDMA_CH_3_WR_RATE_LIM_RST_TOKEN                             0x419084\n\n#define mmDMA_CH_3_WR_RATE_LIM_SAT                                   0x419088\n\n#define mmDMA_CH_3_WR_RATE_LIM_TOUT                                  0x41908C\n\n#define mmDMA_CH_3_CFG2                                              0x419090\n\n#define mmDMA_CH_3_TDMA_CTL                                          0x419100\n\n#define mmDMA_CH_3_TDMA_SRC_BASE_ADDR_LO                             0x419104\n\n#define mmDMA_CH_3_TDMA_SRC_BASE_ADDR_HI                             0x419108\n\n#define mmDMA_CH_3_TDMA_SRC_ROI_BASE_0                               0x41910C\n\n#define mmDMA_CH_3_TDMA_SRC_ROI_SIZE_0                               0x419110\n\n#define mmDMA_CH_3_TDMA_SRC_VALID_ELEMENTS_0                         0x419114\n\n#define mmDMA_CH_3_TDMA_SRC_START_OFFSET_0                           0x419118\n\n#define mmDMA_CH_3_TDMA_SRC_STRIDE_0                                 0x41911C\n\n#define mmDMA_CH_3_TDMA_SRC_ROI_BASE_1                               0x419120\n\n#define mmDMA_CH_3_TDMA_SRC_ROI_SIZE_1                               0x419124\n\n#define mmDMA_CH_3_TDMA_SRC_VALID_ELEMENTS_1                         0x419128\n\n#define mmDMA_CH_3_TDMA_SRC_START_OFFSET_1                           0x41912C\n\n#define mmDMA_CH_3_TDMA_SRC_STRIDE_1                                 0x419130\n\n#define mmDMA_CH_3_TDMA_SRC_ROI_BASE_2                               0x419134\n\n#define mmDMA_CH_3_TDMA_SRC_ROI_SIZE_2                               0x419138\n\n#define mmDMA_CH_3_TDMA_SRC_VALID_ELEMENTS_2                         0x41913C\n\n#define mmDMA_CH_3_TDMA_SRC_START_OFFSET_2                           0x419140\n\n#define mmDMA_CH_3_TDMA_SRC_STRIDE_2                                 0x419144\n\n#define mmDMA_CH_3_TDMA_SRC_ROI_BASE_3                               0x419148\n\n#define mmDMA_CH_3_TDMA_SRC_ROI_SIZE_3                               0x41914C\n\n#define mmDMA_CH_3_TDMA_SRC_VALID_ELEMENTS_3                         0x419150\n\n#define mmDMA_CH_3_TDMA_SRC_START_OFFSET_3                           0x419154\n\n#define mmDMA_CH_3_TDMA_SRC_STRIDE_3                                 0x419158\n\n#define mmDMA_CH_3_TDMA_SRC_ROI_BASE_4                               0x41915C\n\n#define mmDMA_CH_3_TDMA_SRC_ROI_SIZE_4                               0x419160\n\n#define mmDMA_CH_3_TDMA_SRC_VALID_ELEMENTS_4                         0x419164\n\n#define mmDMA_CH_3_TDMA_SRC_START_OFFSET_4                           0x419168\n\n#define mmDMA_CH_3_TDMA_SRC_STRIDE_4                                 0x41916C\n\n#define mmDMA_CH_3_TDMA_DST_BASE_ADDR_LO                             0x419170\n\n#define mmDMA_CH_3_TDMA_DST_BASE_ADDR_HI                             0x419174\n\n#define mmDMA_CH_3_TDMA_DST_ROI_BASE_0                               0x419178\n\n#define mmDMA_CH_3_TDMA_DST_ROI_SIZE_0                               0x41917C\n\n#define mmDMA_CH_3_TDMA_DST_VALID_ELEMENTS_0                         0x419180\n\n#define mmDMA_CH_3_TDMA_DST_START_OFFSET_0                           0x419184\n\n#define mmDMA_CH_3_TDMA_DST_STRIDE_0                                 0x419188\n\n#define mmDMA_CH_3_TDMA_DST_ROI_BASE_1                               0x41918C\n\n#define mmDMA_CH_3_TDMA_DST_ROI_SIZE_1                               0x419190\n\n#define mmDMA_CH_3_TDMA_DST_VALID_ELEMENTS_1                         0x419194\n\n#define mmDMA_CH_3_TDMA_DST_START_OFFSET_1                           0x419198\n\n#define mmDMA_CH_3_TDMA_DST_STRIDE_1                                 0x41919C\n\n#define mmDMA_CH_3_TDMA_DST_ROI_BASE_2                               0x4191A0\n\n#define mmDMA_CH_3_TDMA_DST_ROI_SIZE_2                               0x4191A4\n\n#define mmDMA_CH_3_TDMA_DST_VALID_ELEMENTS_2                         0x4191A8\n\n#define mmDMA_CH_3_TDMA_DST_START_OFFSET_2                           0x4191AC\n\n#define mmDMA_CH_3_TDMA_DST_STRIDE_2                                 0x4191B0\n\n#define mmDMA_CH_3_TDMA_DST_ROI_BASE_3                               0x4191B4\n\n#define mmDMA_CH_3_TDMA_DST_ROI_SIZE_3                               0x4191B8\n\n#define mmDMA_CH_3_TDMA_DST_VALID_ELEMENTS_3                         0x4191BC\n\n#define mmDMA_CH_3_TDMA_DST_START_OFFSET_3                           0x4191C0\n\n#define mmDMA_CH_3_TDMA_DST_STRIDE_3                                 0x4191C4\n\n#define mmDMA_CH_3_TDMA_DST_ROI_BASE_4                               0x4191C8\n\n#define mmDMA_CH_3_TDMA_DST_ROI_SIZE_4                               0x4191CC\n\n#define mmDMA_CH_3_TDMA_DST_VALID_ELEMENTS_4                         0x4191D0\n\n#define mmDMA_CH_3_TDMA_DST_START_OFFSET_4                           0x4191D4\n\n#define mmDMA_CH_3_TDMA_DST_STRIDE_4                                 0x4191D8\n\n#define mmDMA_CH_3_MEM_INIT_BUSY                                     0x4191FC\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}