# Реализация на ПЛИС корректирующего фильтра для компенсации неравномерности АЧХ децимирующих CIC-структур в системах SDR

Репозиторий с исходным кодом для статьи.

В корне проекта лежат 2 файла SystemVerilog: модуль ISOP-корректора и модуль тестбенча - для проверки работоспособности.

Кроме того, в директории `python-isop` лежит исходный код модуля python
для генерации тестовых данных после CIC-фильтра.
Тестовые данные генерируются в виде ЛЧМ-сигнала с характерным завалом по АЧХ
на высоких частотах, таким образом эмулируется выходной сигнал после CIC-фильтра

## Авторы

Преподаватель каф. ИУ4, к.т.н Аминев Д.А.

Студент гр. ИУ4-73Б Черепнин М.А.

Студент гр. ИУ4-73Б Ахриев С.И.
