TimeQuest Timing Analyzer report for Receptor
Sat Sep 17 17:00:27 2016
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'UC:uct|Sreg'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'UC:uct|Sreg'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'UC:uct|Sreg'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'UC:uct|Sreg'
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'UC:uct|Sreg'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'UC:uct|Sreg'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'UC:uct|Sreg'
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'UC:uct|Sreg'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'UC:uct|Sreg'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Receptor                                                       ;
; Device Family      ; Cyclone IV E                                                   ;
; Device Name        ; EP4CE6E22C6                                                    ;
; Timing Models      ; Preliminary                                                    ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; UC:uct|Sreg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UC:uct|Sreg } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 451.88 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; UC:uct|Sreg ; -2.250 ; -2.250        ;
; clk         ; -1.213 ; -23.380       ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clk         ; 0.012 ; 0.000         ;
; UC:uct|Sreg ; 2.286 ; 0.000         ;
+-------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clk         ; -3.000 ; -30.000                    ;
; UC:uct|Sreg ; -1.000 ; -1.000                     ;
+-------------+--------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UC:uct|Sreg'                                                                                                ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.250 ; FD:fdt|deslocador:serial_shifter|IQ[4] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.174     ; 1.571      ;
; -2.113 ; FD:fdt|deslocador:serial_shifter|IQ[5] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.174     ; 1.434      ;
; -1.993 ; FD:fdt|deslocador:serial_shifter|IQ[0] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.174     ; 1.314      ;
; -1.990 ; FD:fdt|deslocador:serial_shifter|IQ[1] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.174     ; 1.311      ;
; -1.972 ; FD:fdt|deslocador:serial_shifter|IQ[6] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.174     ; 1.293      ;
; -1.844 ; FD:fdt|deslocador:serial_shifter|IQ[3] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.174     ; 1.165      ;
; -1.834 ; FD:fdt|deslocador:serial_shifter|IQ[7] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.174     ; 1.155      ;
; -1.725 ; FD:fdt|deslocador:serial_shifter|IQ[2] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.174     ; 1.046      ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                               ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.213 ; FD:fdt|counter:rx_bit_counter|value[0]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.145      ;
; -1.213 ; FD:fdt|counter:rx_bit_counter|value[0]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.146      ;
; -1.164 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.095      ;
; -1.164 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.095      ;
; -1.164 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.095      ;
; -1.164 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.095      ;
; -1.111 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.043      ;
; -1.111 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.043      ;
; -1.111 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.043      ;
; -1.077 ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.064     ; 2.008      ;
; -1.077 ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.009      ;
; -1.065 ; FD:fdt|counter:rx_bit_counter|value[2]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.998      ;
; -1.064 ; FD:fdt|counter:rx_bit_counter|value[2]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.063     ; 1.996      ;
; -1.053 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 1.983      ;
; -1.053 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 1.000        ; -0.065     ; 1.983      ;
; -1.053 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 1.000        ; -0.065     ; 1.983      ;
; -1.053 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 1.000        ; -0.065     ; 1.983      ;
; -1.053 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 1.000        ; -0.065     ; 1.983      ;
; -1.053 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 1.000        ; -0.065     ; 1.983      ;
; -1.053 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 1.000        ; -0.065     ; 1.983      ;
; -1.053 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 1.000        ; -0.065     ; 1.983      ;
; -1.052 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.985      ;
; -1.052 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.985      ;
; -1.052 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.985      ;
; -1.004 ; UC:uct|start_receiving                  ; UC:uct|start_receiving                  ; clk          ; clk         ; 1.000        ; -0.063     ; 1.936      ;
; -0.994 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.925      ;
; -0.994 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.925      ;
; -0.994 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.925      ;
; -0.994 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.925      ;
; -0.994 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.925      ;
; -0.994 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.925      ;
; -0.994 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.925      ;
; -0.994 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.925      ;
; -0.738 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.063     ; 1.670      ;
; -0.728 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.063     ; 1.660      ;
; -0.726 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.658      ;
; -0.635 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.567      ;
; -0.610 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.542      ;
; -0.605 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.537      ;
; -0.595 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.527      ;
; -0.589 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.521      ;
; -0.583 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.515      ;
; -0.575 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.063     ; 1.507      ;
; -0.574 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.506      ;
; -0.497 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.429      ;
; -0.480 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.063     ; 1.412      ;
; -0.458 ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.390      ;
; -0.458 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.390      ;
; -0.444 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.376      ;
; -0.442 ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.064     ; 1.373      ;
; -0.442 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.374      ;
; -0.369 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.301      ;
; -0.360 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.292      ;
; -0.359 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.291      ;
; -0.347 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.279      ;
; -0.341 ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 1.000        ; -0.065     ; 1.271      ;
; -0.339 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.271      ;
; -0.325 ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|value[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.258      ;
; -0.298 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|value[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.231      ;
; -0.284 ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.215      ;
; -0.255 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.187      ;
; -0.227 ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.158      ;
; -0.213 ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.144      ;
; -0.212 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.143      ;
; -0.206 ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.137      ;
; -0.205 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.137      ;
; -0.161 ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.092      ;
; -0.107 ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 1.038      ;
; -0.065 ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 0.997      ;
; -0.065 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 0.997      ;
; -0.059 ; FD:fdt|deslocador:serial_shifter|IQ[10] ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 0.991      ;
; -0.053 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 0.985      ;
; -0.048 ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.077      ; 2.819      ;
; -0.021 ; UC:uct|Sreg                             ; UC:uct|output_ready                     ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.078      ; 2.793      ;
; -0.016 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.077      ; 2.787      ;
; -0.016 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.077      ; 2.787      ;
; -0.016 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.077      ; 2.787      ;
; -0.016 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.077      ; 2.787      ;
; -0.001 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.077      ; 2.772      ;
; -0.001 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.077      ; 2.772      ;
; -0.001 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.077      ; 2.772      ;
; -0.001 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[0]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.077      ; 2.772      ;
; 0.010  ; UC:uct|Sreg                             ; UC:uct|start_receiving                  ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.078      ; 2.762      ;
; 0.022  ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.063     ; 0.910      ;
; 0.076  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 0.855      ;
; 0.084  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|value[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 0.848      ;
; 0.092  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|pulse        ; UC:uct|Sreg  ; clk         ; 0.500        ; 2.077      ; 2.679      ;
; 0.221  ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 0.711      ;
; 0.223  ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.063     ; 0.709      ;
; 0.234  ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|value[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 0.698      ;
; 0.246  ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 0.686      ;
; 0.273  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 1.000        ; -0.063     ; 0.659      ;
; 0.295  ; UC:uct|output_ready                     ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.063     ; 0.637      ;
; 0.295  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.063     ; 0.637      ;
; 0.295  ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.063     ; 0.637      ;
; 0.545  ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; 1.000        ; 2.077      ; 2.726      ;
; 0.564  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; 1.000        ; 2.077      ; 2.707      ;
; 0.564  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; 1.000        ; 2.077      ; 2.707      ;
; 0.564  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; 1.000        ; 2.077      ; 2.707      ;
; 0.564  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[0]     ; UC:uct|Sreg  ; clk         ; 1.000        ; 2.077      ; 2.707      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                               ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.012 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|pulse        ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.152      ; 2.540      ;
; 0.032 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.152      ; 2.560      ;
; 0.032 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.152      ; 2.560      ;
; 0.032 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.152      ; 2.560      ;
; 0.032 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.152      ; 2.560      ;
; 0.036 ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.152      ; 2.564      ;
; 0.043 ; UC:uct|Sreg                             ; UC:uct|output_ready                     ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.153      ; 2.572      ;
; 0.064 ; UC:uct|Sreg                             ; UC:uct|start_receiving                  ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.153      ; 2.593      ;
; 0.163 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.152      ; 2.691      ;
; 0.163 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.152      ; 2.691      ;
; 0.163 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.152      ; 2.691      ;
; 0.163 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[0]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 2.152      ; 2.691      ;
; 0.337 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; UC:uct|output_ready                     ; UC:uct|output_ready                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.340 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.352 ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.360 ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|value[2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.366 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.606      ;
; 0.370 ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.610      ;
; 0.373 ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|output_ready                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.613      ;
; 0.394 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.634      ;
; 0.478 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|value[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.718      ;
; 0.517 ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.758      ;
; 0.528 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|pulse        ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.152      ; 2.556      ;
; 0.542 ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.782      ;
; 0.551 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.552 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.792      ;
; 0.555 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.795      ;
; 0.556 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.568 ; FD:fdt|deslocador:serial_shifter|IQ[10] ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.808      ;
; 0.601 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[10] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.841      ;
; 0.601 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.841      ;
; 0.607 ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.152      ; 2.635      ;
; 0.618 ; UC:uct|Sreg                             ; UC:uct|output_ready                     ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.153      ; 2.647      ;
; 0.629 ; UC:uct|Sreg                             ; UC:uct|start_receiving                  ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.153      ; 2.658      ;
; 0.655 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.152      ; 2.683      ;
; 0.655 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.152      ; 2.683      ;
; 0.655 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.152      ; 2.683      ;
; 0.655 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.152      ; 2.683      ;
; 0.662 ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.903      ;
; 0.693 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.933      ;
; 0.702 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.942      ;
; 0.703 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.152      ; 2.731      ;
; 0.703 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.152      ; 2.731      ;
; 0.703 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.152      ; 2.731      ;
; 0.703 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[0]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 2.152      ; 2.731      ;
; 0.719 ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.960      ;
; 0.722 ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.963      ;
; 0.745 ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.986      ;
; 0.751 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.990      ;
; 0.757 ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.998      ;
; 0.769 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.008      ;
; 0.794 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.034      ;
; 0.823 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.063      ;
; 0.826 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.066      ;
; 0.829 ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.069      ;
; 0.829 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.069      ;
; 0.831 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.071      ;
; 0.839 ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.080      ;
; 0.844 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.083      ;
; 0.844 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.083      ;
; 0.845 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.084      ;
; 0.846 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.085      ;
; 0.846 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.085      ;
; 0.893 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|value[1]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.134      ;
; 0.916 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.922 ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|value[3]  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.163      ;
; 0.936 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.176      ;
; 0.941 ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.180      ;
; 0.941 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.181      ;
; 0.944 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.184      ;
; 0.976 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.216      ;
; 0.978 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.218      ;
; 0.981 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.220      ;
; 1.012 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.251      ;
; 1.037 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.277      ;
; 1.038 ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|Sreg                             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.277      ;
; 1.061 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.300      ;
; 1.063 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.302      ;
; 1.065 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.304      ;
; 1.088 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.328      ;
; 1.138 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.378      ;
; 1.147 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.387      ;
; 1.159 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.399      ;
; 1.288 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.528      ;
; 1.300 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.540      ;
; 1.541 ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|output_ready                     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.781      ;
; 1.545 ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|Sreg                             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.784      ;
; 1.583 ; UC:uct|start_receiving                  ; UC:uct|start_receiving                  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.823      ;
; 1.618 ; FD:fdt|counter:rx_bit_counter|value[2]  ; UC:uct|output_ready                     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.859      ;
; 1.649 ; FD:fdt|counter:rx_bit_counter|value[2]  ; UC:uct|Sreg                             ; clk          ; clk         ; 0.000        ; 0.063      ; 1.889      ;
; 1.652 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.892      ;
; 1.652 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.892      ;
; 1.652 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.892      ;
; 1.652 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.892      ;
; 1.652 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.892      ;
; 1.652 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.892      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UC:uct|Sreg'                                                                                                ;
+-------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 2.286 ; FD:fdt|deslocador:serial_shifter|IQ[2] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -1.038     ; 0.925      ;
; 2.366 ; FD:fdt|deslocador:serial_shifter|IQ[7] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -1.038     ; 1.005      ;
; 2.373 ; FD:fdt|deslocador:serial_shifter|IQ[3] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -1.038     ; 1.012      ;
; 2.442 ; FD:fdt|deslocador:serial_shifter|IQ[1] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -1.038     ; 1.081      ;
; 2.444 ; FD:fdt|deslocador:serial_shifter|IQ[0] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -1.038     ; 1.083      ;
; 2.471 ; FD:fdt|deslocador:serial_shifter|IQ[6] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -1.038     ; 1.110      ;
; 2.546 ; FD:fdt|deslocador:serial_shifter|IQ[5] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -1.038     ; 1.185      ;
; 2.673 ; FD:fdt|deslocador:serial_shifter|IQ[4] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -1.038     ; 1.312      ;
+-------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|pulse        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UC:uct|Sreg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UC:uct|output_ready                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UC:uct|start_receiving                  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[0] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[1] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[2] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[3] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[0]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[1]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[2]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[3]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[10] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[8]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[9]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[0]     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[1]     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[2]     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[3]     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|pulse        ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UC:uct|Sreg                             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UC:uct|output_ready                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UC:uct|start_receiving                  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[0]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[1]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[2]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[3]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[4]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[5]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[6]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[7]  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[0]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[1]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[2]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[3]|clk          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|pulse|clk             ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[0]|clk        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[1]|clk        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[2]|clk        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[3]|clk        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[0]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[1]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[2]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[3]|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[0]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[10]|clk           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[1]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[2]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[3]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[4]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[5]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[6]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[7]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[8]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[9]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uct|Sreg|clk                            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uct|output_ready|clk                    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uct|start_receiving|clk                 ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                             ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[0] ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[1] ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[2] ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[3] ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[0]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[1]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[2]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[3]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[0]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[10] ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[1]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[2]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[3]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[4]  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[5]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UC:uct|Sreg'                                                  ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UC:uct|Sreg ; Fall       ; FD:fdt|parity_tmp  ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; UC:uct|Sreg ; Fall       ; FD:fdt|parity_tmp  ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; UC:uct|Sreg ; Fall       ; FD:fdt|parity_tmp  ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; UC:uct|Sreg ; Rise       ; fdt|parity_tmp|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UC:uct|Sreg ; Rise       ; uct|Sreg|q         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UC:uct|Sreg ; Rise       ; uct|Sreg|q         ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; UC:uct|Sreg ; Rise       ; fdt|parity_tmp|clk ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial    ; clk        ; 3.521 ; 3.976 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial    ; clk        ; -1.796 ; -2.245 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+----------------------+-------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-------------+-------+-------+------------+-----------------+
; ready_led            ; UC:uct|Sreg ;       ; 3.336 ; Rise       ; UC:uct|Sreg     ;
; parity_ok_led        ; UC:uct|Sreg ; 4.578 ; 4.604 ; Fall       ; UC:uct|Sreg     ;
; ready_led            ; UC:uct|Sreg ; 3.380 ;       ; Fall       ; UC:uct|Sreg     ;
; dbg_rx_bit_count[*]  ; clk         ; 6.332 ; 6.425 ; Rise       ; clk             ;
;  dbg_rx_bit_count[0] ; clk         ; 5.674 ; 5.701 ; Rise       ; clk             ;
;  dbg_rx_bit_count[1] ; clk         ; 5.961 ; 5.973 ; Rise       ; clk             ;
;  dbg_rx_bit_count[2] ; clk         ; 5.636 ; 5.697 ; Rise       ; clk             ;
;  dbg_rx_bit_count[3] ; clk         ; 6.332 ; 6.425 ; Rise       ; clk             ;
; display_1[*]         ; clk         ; 8.504 ; 8.436 ; Rise       ; clk             ;
;  display_1[0]        ; clk         ; 7.183 ; 7.216 ; Rise       ; clk             ;
;  display_1[1]        ; clk         ; 8.504 ; 8.436 ; Rise       ; clk             ;
;  display_1[2]        ; clk         ; 7.184 ; 7.201 ; Rise       ; clk             ;
;  display_1[3]        ; clk         ; 6.933 ; 6.924 ; Rise       ; clk             ;
;  display_1[4]        ; clk         ; 7.395 ; 7.312 ; Rise       ; clk             ;
;  display_1[5]        ; clk         ; 6.924 ; 6.888 ; Rise       ; clk             ;
;  display_1[6]        ; clk         ; 6.991 ; 6.986 ; Rise       ; clk             ;
; display_2[*]         ; clk         ; 9.331 ; 9.460 ; Rise       ; clk             ;
;  display_2[0]        ; clk         ; 8.888 ; 8.913 ; Rise       ; clk             ;
;  display_2[1]        ; clk         ; 7.768 ; 7.794 ; Rise       ; clk             ;
;  display_2[2]        ; clk         ; 7.575 ; 7.611 ; Rise       ; clk             ;
;  display_2[3]        ; clk         ; 9.331 ; 9.460 ; Rise       ; clk             ;
;  display_2[4]        ; clk         ; 7.622 ; 7.666 ; Rise       ; clk             ;
;  display_2[5]        ; clk         ; 7.901 ; 7.954 ; Rise       ; clk             ;
;  display_2[6]        ; clk         ; 7.648 ; 7.693 ; Rise       ; clk             ;
+----------------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------------+-------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-------------+-------+-------+------------+-----------------+
; ready_led            ; UC:uct|Sreg ;       ; 3.230 ; Rise       ; UC:uct|Sreg     ;
; parity_ok_led        ; UC:uct|Sreg ; 4.410 ; 4.435 ; Fall       ; UC:uct|Sreg     ;
; ready_led            ; UC:uct|Sreg ; 3.273 ;       ; Fall       ; UC:uct|Sreg     ;
; dbg_rx_bit_count[*]  ; clk         ; 5.454 ; 5.513 ; Rise       ; clk             ;
;  dbg_rx_bit_count[0] ; clk         ; 5.494 ; 5.519 ; Rise       ; clk             ;
;  dbg_rx_bit_count[1] ; clk         ; 5.769 ; 5.781 ; Rise       ; clk             ;
;  dbg_rx_bit_count[2] ; clk         ; 5.454 ; 5.513 ; Rise       ; clk             ;
;  dbg_rx_bit_count[3] ; clk         ; 6.124 ; 6.213 ; Rise       ; clk             ;
; display_1[*]         ; clk         ; 5.856 ; 5.780 ; Rise       ; clk             ;
;  display_1[0]        ; clk         ; 6.171 ; 6.100 ; Rise       ; clk             ;
;  display_1[1]        ; clk         ; 7.495 ; 7.316 ; Rise       ; clk             ;
;  display_1[2]        ; clk         ; 6.157 ; 6.080 ; Rise       ; clk             ;
;  display_1[3]        ; clk         ; 5.867 ; 5.817 ; Rise       ; clk             ;
;  display_1[4]        ; clk         ; 6.348 ; 6.217 ; Rise       ; clk             ;
;  display_1[5]        ; clk         ; 5.856 ; 5.780 ; Rise       ; clk             ;
;  display_1[6]        ; clk         ; 5.924 ; 5.877 ; Rise       ; clk             ;
; display_2[*]         ; clk         ; 6.265 ; 6.157 ; Rise       ; clk             ;
;  display_2[0]        ; clk         ; 7.135 ; 7.100 ; Rise       ; clk             ;
;  display_2[1]        ; clk         ; 6.265 ; 6.157 ; Rise       ; clk             ;
;  display_2[2]        ; clk         ; 6.517 ; 6.454 ; Rise       ; clk             ;
;  display_2[3]        ; clk         ; 8.100 ; 8.130 ; Rise       ; clk             ;
;  display_2[4]        ; clk         ; 6.536 ; 6.470 ; Rise       ; clk             ;
;  display_2[5]        ; clk         ; 6.823 ; 6.738 ; Rise       ; clk             ;
;  display_2[6]        ; clk         ; 6.585 ; 6.490 ; Rise       ; clk             ;
+----------------------+-------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 500.0 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; UC:uct|Sreg ; -2.014 ; -2.014        ;
; clk         ; -1.000 ; -18.416       ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clk         ; 0.014 ; 0.000         ;
; UC:uct|Sreg ; 2.163 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -30.000                   ;
; UC:uct|Sreg ; -1.000 ; -1.000                    ;
+-------------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UC:uct|Sreg'                                                                                                 ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.014 ; FD:fdt|deslocador:serial_shifter|IQ[4] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.111     ; 1.398      ;
; -1.895 ; FD:fdt|deslocador:serial_shifter|IQ[5] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.111     ; 1.279      ;
; -1.790 ; FD:fdt|deslocador:serial_shifter|IQ[0] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.111     ; 1.174      ;
; -1.788 ; FD:fdt|deslocador:serial_shifter|IQ[1] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.111     ; 1.172      ;
; -1.775 ; FD:fdt|deslocador:serial_shifter|IQ[6] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.111     ; 1.159      ;
; -1.665 ; FD:fdt|deslocador:serial_shifter|IQ[3] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.111     ; 1.049      ;
; -1.647 ; FD:fdt|deslocador:serial_shifter|IQ[7] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.111     ; 1.031      ;
; -1.555 ; FD:fdt|deslocador:serial_shifter|IQ[2] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -1.111     ; 0.939      ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.000 ; FD:fdt|counter:rx_bit_counter|value[0]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.056     ; 1.939      ;
; -0.988 ; FD:fdt|counter:rx_bit_counter|value[0]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.928      ;
; -0.947 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.058     ; 1.884      ;
; -0.947 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.058     ; 1.884      ;
; -0.947 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.058     ; 1.884      ;
; -0.947 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 1.000        ; -0.058     ; 1.884      ;
; -0.897 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.835      ;
; -0.897 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.835      ;
; -0.897 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.835      ;
; -0.886 ; FD:fdt|counter:rx_bit_counter|value[2]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.826      ;
; -0.880 ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.058     ; 1.817      ;
; -0.859 ; FD:fdt|counter:rx_bit_counter|value[2]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.056     ; 1.798      ;
; -0.852 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.792      ;
; -0.852 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.792      ;
; -0.852 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.792      ;
; -0.842 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 1.779      ;
; -0.842 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 1.779      ;
; -0.842 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 1.000        ; -0.058     ; 1.779      ;
; -0.842 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 1.000        ; -0.058     ; 1.779      ;
; -0.842 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 1.000        ; -0.058     ; 1.779      ;
; -0.842 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 1.000        ; -0.058     ; 1.779      ;
; -0.842 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 1.000        ; -0.058     ; 1.779      ;
; -0.842 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 1.000        ; -0.058     ; 1.779      ;
; -0.841 ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.057     ; 1.779      ;
; -0.795 ; UC:uct|start_receiving                  ; UC:uct|start_receiving                  ; clk          ; clk         ; 1.000        ; -0.057     ; 1.733      ;
; -0.795 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.734      ;
; -0.795 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.734      ;
; -0.795 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.734      ;
; -0.795 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.734      ;
; -0.795 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.734      ;
; -0.795 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.734      ;
; -0.795 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.734      ;
; -0.795 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.734      ;
; -0.568 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.056     ; 1.507      ;
; -0.558 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.056     ; 1.497      ;
; -0.546 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.485      ;
; -0.453 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.392      ;
; -0.446 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.385      ;
; -0.441 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.380      ;
; -0.431 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.370      ;
; -0.430 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.056     ; 1.369      ;
; -0.412 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.351      ;
; -0.399 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.338      ;
; -0.394 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.333      ;
; -0.341 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.056     ; 1.280      ;
; -0.332 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.271      ;
; -0.303 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.242      ;
; -0.302 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.241      ;
; -0.300 ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.239      ;
; -0.299 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.238      ;
; -0.294 ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.058     ; 1.231      ;
; -0.228 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.167      ;
; -0.223 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.162      ;
; -0.218 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.157      ;
; -0.218 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.157      ;
; -0.214 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.153      ;
; -0.204 ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 1.000        ; -0.058     ; 1.141      ;
; -0.182 ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|value[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.122      ;
; -0.158 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|value[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.098      ;
; -0.139 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.078      ;
; -0.134 ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.073      ;
; -0.086 ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.025      ;
; -0.078 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.058     ; 1.015      ;
; -0.074 ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.013      ;
; -0.069 ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.008      ;
; -0.065 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 1.004      ;
; -0.028 ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 0.967      ;
; 0.018  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 0.921      ;
; 0.055  ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 0.884      ;
; 0.056  ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 0.883      ;
; 0.056  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 0.883      ;
; 0.059  ; FD:fdt|deslocador:serial_shifter|IQ[10] ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 0.879      ;
; 0.076  ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.914      ; 2.513      ;
; 0.080  ; UC:uct|Sreg                             ; UC:uct|start_receiving                  ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.915      ; 2.510      ;
; 0.084  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.914      ; 2.505      ;
; 0.084  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.914      ; 2.505      ;
; 0.084  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.914      ; 2.505      ;
; 0.084  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.914      ; 2.505      ;
; 0.110  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.914      ; 2.479      ;
; 0.110  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.914      ; 2.479      ;
; 0.110  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.914      ; 2.479      ;
; 0.110  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[0]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.914      ; 2.479      ;
; 0.115  ; UC:uct|Sreg                             ; UC:uct|output_ready                     ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.915      ; 2.475      ;
; 0.132  ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.056     ; 0.807      ;
; 0.181  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 0.758      ;
; 0.182  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|value[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 0.757      ;
; 0.193  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|pulse        ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.914      ; 2.396      ;
; 0.300  ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 0.639      ;
; 0.309  ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.057     ; 0.629      ;
; 0.320  ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|value[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 0.619      ;
; 0.330  ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 0.608      ;
; 0.356  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 1.000        ; -0.056     ; 0.583      ;
; 0.376  ; UC:uct|output_ready                     ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.057     ; 0.562      ;
; 0.377  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.056     ; 0.562      ;
; 0.377  ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.056     ; 0.562      ;
; 0.585  ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; 1.000        ; 1.914      ; 2.504      ;
; 0.598  ; UC:uct|Sreg                             ; UC:uct|output_ready                     ; UC:uct|Sreg  ; clk         ; 1.000        ; 1.915      ; 2.492      ;
; 0.606  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; 1.000        ; 1.914      ; 2.483      ;
; 0.606  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; 1.000        ; 1.914      ; 2.483      ;
; 0.606  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; 1.000        ; 1.914      ; 2.483      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.014 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|pulse        ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.980      ; 2.338      ;
; 0.019 ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.980      ; 2.343      ;
; 0.020 ; UC:uct|Sreg                             ; UC:uct|start_receiving                  ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.982      ; 2.346      ;
; 0.046 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.980      ; 2.370      ;
; 0.046 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.980      ; 2.370      ;
; 0.046 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.980      ; 2.370      ;
; 0.046 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.980      ; 2.370      ;
; 0.048 ; UC:uct|Sreg                             ; UC:uct|output_ready                     ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.982      ; 2.374      ;
; 0.137 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.980      ; 2.461      ;
; 0.137 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.980      ; 2.461      ;
; 0.137 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.980      ; 2.461      ;
; 0.137 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[0]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.980      ; 2.461      ;
; 0.290 ; UC:uct|output_ready                     ; UC:uct|output_ready                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.291 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.299 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.317 ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.538      ;
; 0.324 ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|value[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.324 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.327 ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.547      ;
; 0.335 ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|output_ready                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.556      ;
; 0.345 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.566      ;
; 0.429 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|value[0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.649      ;
; 0.457 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|pulse        ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.980      ; 2.281      ;
; 0.479 ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.699      ;
; 0.486 ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.706      ;
; 0.494 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.495 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.498 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.718      ;
; 0.504 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.723      ;
; 0.506 ; FD:fdt|deslocador:serial_shifter|IQ[10] ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.727      ;
; 0.522 ; UC:uct|Sreg                             ; UC:uct|output_ready                     ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.982      ; 2.348      ;
; 0.527 ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.980      ; 2.351      ;
; 0.534 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[10] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.755      ;
; 0.534 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.755      ;
; 0.588 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.980      ; 2.412      ;
; 0.588 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.980      ; 2.412      ;
; 0.588 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.980      ; 2.412      ;
; 0.588 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.980      ; 2.412      ;
; 0.589 ; UC:uct|Sreg                             ; UC:uct|start_receiving                  ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.982      ; 2.415      ;
; 0.600 ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.820      ;
; 0.616 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.836      ;
; 0.617 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.980      ; 2.441      ;
; 0.617 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.980      ; 2.441      ;
; 0.617 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.980      ; 2.441      ;
; 0.617 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[0]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.980      ; 2.441      ;
; 0.640 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.860      ;
; 0.657 ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.877      ;
; 0.661 ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.881      ;
; 0.676 ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.896      ;
; 0.679 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.898      ;
; 0.691 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.910      ;
; 0.697 ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.917      ;
; 0.705 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.925      ;
; 0.734 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.954      ;
; 0.735 ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.955      ;
; 0.737 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.957      ;
; 0.739 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.959      ;
; 0.741 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.961      ;
; 0.764 ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.984      ;
; 0.770 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.989      ;
; 0.771 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.990      ;
; 0.771 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.990      ;
; 0.772 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.991      ;
; 0.772 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.991      ;
; 0.812 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|value[1]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.034      ;
; 0.817 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.037      ;
; 0.828 ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.048      ;
; 0.830 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.050      ;
; 0.840 ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|value[3]  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.062      ;
; 0.841 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.061      ;
; 0.849 ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.068      ;
; 0.875 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.095      ;
; 0.882 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.102      ;
; 0.896 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.115      ;
; 0.916 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.135      ;
; 0.918 ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.056      ; 1.138      ;
; 0.927 ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|Sreg                             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.146      ;
; 0.971 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.190      ;
; 0.971 ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.191      ;
; 0.972 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.191      ;
; 0.975 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.194      ;
; 1.007 ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.056      ; 1.227      ;
; 1.020 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.240      ;
; 1.030 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.250      ;
; 1.143 ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.056      ; 1.363      ;
; 1.153 ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.056      ; 1.373      ;
; 1.381 ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|Sreg                             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.600      ;
; 1.410 ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|output_ready                     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.631      ;
; 1.435 ; UC:uct|start_receiving                  ; UC:uct|start_receiving                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.656      ;
; 1.439 ; FD:fdt|counter:rx_bit_counter|value[2]  ; UC:uct|output_ready                     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.661      ;
; 1.483 ; FD:fdt|counter:rx_bit_counter|value[2]  ; UC:uct|Sreg                             ; clk          ; clk         ; 0.000        ; 0.056      ; 1.703      ;
; 1.507 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.727      ;
; 1.507 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.727      ;
; 1.507 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.727      ;
; 1.507 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.727      ;
; 1.507 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.727      ;
; 1.507 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.727      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UC:uct|Sreg'                                                                                                 ;
+-------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 2.163 ; FD:fdt|deslocador:serial_shifter|IQ[2] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.993     ; 0.834      ;
; 2.235 ; FD:fdt|deslocador:serial_shifter|IQ[7] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.993     ; 0.906      ;
; 2.238 ; FD:fdt|deslocador:serial_shifter|IQ[3] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.993     ; 0.909      ;
; 2.301 ; FD:fdt|deslocador:serial_shifter|IQ[1] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.993     ; 0.972      ;
; 2.304 ; FD:fdt|deslocador:serial_shifter|IQ[0] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.993     ; 0.975      ;
; 2.327 ; FD:fdt|deslocador:serial_shifter|IQ[6] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.993     ; 0.998      ;
; 2.393 ; FD:fdt|deslocador:serial_shifter|IQ[5] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.993     ; 1.064      ;
; 2.520 ; FD:fdt|deslocador:serial_shifter|IQ[4] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.993     ; 1.191      ;
+-------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|pulse        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UC:uct|Sreg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UC:uct|output_ready                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UC:uct|start_receiving                  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[0] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[1] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[2] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[3] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[0]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[2]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[0]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[1]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[2]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[3]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[4]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[5]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[6]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[7]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[0]     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[1]     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[2]     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[3]     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|pulse        ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UC:uct|Sreg                             ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[1]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[3]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[10] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[8]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[9]  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UC:uct|output_ready                     ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UC:uct|start_receiving                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[0]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[1]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[2]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[3]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|pulse|clk             ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[0]|clk        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[1]|clk        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[2]|clk        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[3]|clk        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[0]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[2]|clk         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[0]|clk            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[1]|clk            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[2]|clk            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[3]|clk            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[4]|clk            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[5]|clk            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[6]|clk            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[7]|clk            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uct|Sreg|clk                            ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[1]|clk         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[3]|clk         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[10]|clk           ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[8]|clk            ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[9]|clk            ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uct|output_ready|clk                    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uct|start_receiving|clk                 ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                 ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[0] ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[1] ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[2] ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[3] ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[0]  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[1]  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[2]  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[3]  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[0]  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[10] ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[1]  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[2]  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[3]  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[4]  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[5]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UC:uct|Sreg'                                                   ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UC:uct|Sreg ; Fall       ; FD:fdt|parity_tmp  ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; UC:uct|Sreg ; Fall       ; FD:fdt|parity_tmp  ;
; 0.336  ; 0.520        ; 0.184          ; Low Pulse Width  ; UC:uct|Sreg ; Fall       ; FD:fdt|parity_tmp  ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; UC:uct|Sreg ; Rise       ; fdt|parity_tmp|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UC:uct|Sreg ; Rise       ; uct|Sreg|q         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UC:uct|Sreg ; Rise       ; uct|Sreg|q         ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; UC:uct|Sreg ; Rise       ; fdt|parity_tmp|clk ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial    ; clk        ; 3.089 ; 3.500 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial    ; clk        ; -1.558 ; -1.906 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+----------------------+-------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-------------+-------+-------+------------+-----------------+
; ready_led            ; UC:uct|Sreg ;       ; 3.237 ; Rise       ; UC:uct|Sreg     ;
; parity_ok_led        ; UC:uct|Sreg ; 4.343 ; 4.326 ; Fall       ; UC:uct|Sreg     ;
; ready_led            ; UC:uct|Sreg ; 3.242 ;       ; Fall       ; UC:uct|Sreg     ;
; dbg_rx_bit_count[*]  ; clk         ; 5.995 ; 6.021 ; Rise       ; clk             ;
;  dbg_rx_bit_count[0] ; clk         ; 5.387 ; 5.384 ; Rise       ; clk             ;
;  dbg_rx_bit_count[1] ; clk         ; 5.651 ; 5.646 ; Rise       ; clk             ;
;  dbg_rx_bit_count[2] ; clk         ; 5.338 ; 5.364 ; Rise       ; clk             ;
;  dbg_rx_bit_count[3] ; clk         ; 5.995 ; 6.021 ; Rise       ; clk             ;
; display_1[*]         ; clk         ; 8.056 ; 7.983 ; Rise       ; clk             ;
;  display_1[0]        ; clk         ; 6.745 ; 6.764 ; Rise       ; clk             ;
;  display_1[1]        ; clk         ; 8.056 ; 7.983 ; Rise       ; clk             ;
;  display_1[2]        ; clk         ; 6.718 ; 6.750 ; Rise       ; clk             ;
;  display_1[3]        ; clk         ; 6.480 ; 6.515 ; Rise       ; clk             ;
;  display_1[4]        ; clk         ; 6.935 ; 6.862 ; Rise       ; clk             ;
;  display_1[5]        ; clk         ; 6.437 ; 6.469 ; Rise       ; clk             ;
;  display_1[6]        ; clk         ; 6.541 ; 6.569 ; Rise       ; clk             ;
; display_2[*]         ; clk         ; 8.814 ; 8.853 ; Rise       ; clk             ;
;  display_2[0]        ; clk         ; 8.367 ; 8.428 ; Rise       ; clk             ;
;  display_2[1]        ; clk         ; 7.280 ; 7.266 ; Rise       ; clk             ;
;  display_2[2]        ; clk         ; 7.106 ; 7.090 ; Rise       ; clk             ;
;  display_2[3]        ; clk         ; 8.814 ; 8.853 ; Rise       ; clk             ;
;  display_2[4]        ; clk         ; 7.152 ; 7.121 ; Rise       ; clk             ;
;  display_2[5]        ; clk         ; 7.381 ; 7.403 ; Rise       ; clk             ;
;  display_2[6]        ; clk         ; 7.160 ; 7.153 ; Rise       ; clk             ;
+----------------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------------+-------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-------------+-------+-------+------------+-----------------+
; ready_led            ; UC:uct|Sreg ;       ; 3.130 ; Rise       ; UC:uct|Sreg     ;
; parity_ok_led        ; UC:uct|Sreg ; 4.182 ; 4.165 ; Fall       ; UC:uct|Sreg     ;
; ready_led            ; UC:uct|Sreg ; 3.135 ;       ; Fall       ; UC:uct|Sreg     ;
; dbg_rx_bit_count[*]  ; clk         ; 5.164 ; 5.189 ; Rise       ; clk             ;
;  dbg_rx_bit_count[0] ; clk         ; 5.215 ; 5.211 ; Rise       ; clk             ;
;  dbg_rx_bit_count[1] ; clk         ; 5.467 ; 5.462 ; Rise       ; clk             ;
;  dbg_rx_bit_count[2] ; clk         ; 5.164 ; 5.189 ; Rise       ; clk             ;
;  dbg_rx_bit_count[3] ; clk         ; 5.795 ; 5.820 ; Rise       ; clk             ;
; display_1[*]         ; clk         ; 5.483 ; 5.468 ; Rise       ; clk             ;
;  display_1[0]        ; clk         ; 5.793 ; 5.772 ; Rise       ; clk             ;
;  display_1[1]        ; clk         ; 7.109 ; 6.986 ; Rise       ; clk             ;
;  display_1[2]        ; clk         ; 5.772 ; 5.754 ; Rise       ; clk             ;
;  display_1[3]        ; clk         ; 5.525 ; 5.512 ; Rise       ; clk             ;
;  display_1[4]        ; clk         ; 5.998 ; 5.844 ; Rise       ; clk             ;
;  display_1[5]        ; clk         ; 5.483 ; 5.468 ; Rise       ; clk             ;
;  display_1[6]        ; clk         ; 5.586 ; 5.566 ; Rise       ; clk             ;
; display_2[*]         ; clk         ; 5.911 ; 5.813 ; Rise       ; clk             ;
;  display_2[0]        ; clk         ; 6.812 ; 6.780 ; Rise       ; clk             ;
;  display_2[1]        ; clk         ; 5.911 ; 5.813 ; Rise       ; clk             ;
;  display_2[2]        ; clk         ; 6.127 ; 6.060 ; Rise       ; clk             ;
;  display_2[3]        ; clk         ; 7.685 ; 7.685 ; Rise       ; clk             ;
;  display_2[4]        ; clk         ; 6.139 ; 6.064 ; Rise       ; clk             ;
;  display_2[5]        ; clk         ; 6.406 ; 6.350 ; Rise       ; clk             ;
;  display_2[6]        ; clk         ; 6.198 ; 6.114 ; Rise       ; clk             ;
+----------------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; UC:uct|Sreg ; -1.057 ; -1.057        ;
; clk         ; -0.286 ; -3.564        ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast 1200mV 0C Model Hold Summary    ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -0.069 ; -0.473        ;
; UC:uct|Sreg ; 1.487  ; 0.000         ;
+-------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -31.635                   ;
; UC:uct|Sreg ; -1.000 ; -1.000                    ;
+-------------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UC:uct|Sreg'                                                                                                 ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.057 ; FD:fdt|deslocador:serial_shifter|IQ[4] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -0.677     ; 0.867      ;
; -0.973 ; FD:fdt|deslocador:serial_shifter|IQ[5] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -0.677     ; 0.783      ;
; -0.913 ; FD:fdt|deslocador:serial_shifter|IQ[0] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -0.677     ; 0.723      ;
; -0.910 ; FD:fdt|deslocador:serial_shifter|IQ[1] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -0.677     ; 0.720      ;
; -0.891 ; FD:fdt|deslocador:serial_shifter|IQ[6] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -0.677     ; 0.701      ;
; -0.826 ; FD:fdt|deslocador:serial_shifter|IQ[3] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -0.677     ; 0.636      ;
; -0.818 ; FD:fdt|deslocador:serial_shifter|IQ[7] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -0.677     ; 0.628      ;
; -0.762 ; FD:fdt|deslocador:serial_shifter|IQ[2] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; 0.500        ; -0.677     ; 0.572      ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.286 ; FD:fdt|counter:rx_bit_counter|value[0]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.237      ;
; -0.238 ; FD:fdt|counter:rx_bit_counter|value[0]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.188      ;
; -0.232 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.181      ;
; -0.232 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.181      ;
; -0.232 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.181      ;
; -0.232 ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.181      ;
; -0.213 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.163      ;
; -0.182 ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.132      ;
; -0.177 ; FD:fdt|counter:rx_bit_counter|value[2]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.127      ;
; -0.168 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.119      ;
; -0.168 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.119      ;
; -0.168 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.119      ;
; -0.167 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.116      ;
; -0.167 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.116      ;
; -0.167 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.116      ;
; -0.167 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.116      ;
; -0.167 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.116      ;
; -0.167 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.116      ;
; -0.167 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.116      ;
; -0.167 ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.116      ;
; -0.142 ; FD:fdt|counter:rx_bit_counter|value[2]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.093      ;
; -0.137 ; UC:uct|start_receiving                  ; UC:uct|start_receiving                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.087      ;
; -0.134 ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.083      ;
; -0.122 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; -0.122 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; -0.122 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; -0.122 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; -0.122 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; -0.122 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; -0.122 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; -0.122 ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.072      ;
; 0.051  ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.899      ;
; 0.054  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.896      ;
; 0.058  ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.892      ;
; 0.087  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.863      ;
; 0.110  ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.840      ;
; 0.110  ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.840      ;
; 0.110  ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.191      ; 1.673      ;
; 0.114  ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.836      ;
; 0.117  ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.833      ;
; 0.122  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.828      ;
; 0.130  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.820      ;
; 0.147  ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.803      ;
; 0.148  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.191      ; 1.635      ;
; 0.148  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.191      ; 1.635      ;
; 0.148  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.191      ; 1.635      ;
; 0.148  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.191      ; 1.635      ;
; 0.157  ; UC:uct|Sreg                             ; UC:uct|output_ready                     ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.192      ; 1.627      ;
; 0.163  ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|Sreg                             ; clk          ; clk         ; 1.000        ; -0.038     ; 0.786      ;
; 0.166  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.784      ;
; 0.184  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|pulse        ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.191      ; 1.599      ;
; 0.193  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.191      ; 1.590      ;
; 0.193  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.191      ; 1.590      ;
; 0.193  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.191      ; 1.590      ;
; 0.193  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[0]     ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.191      ; 1.590      ;
; 0.198  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.752      ;
; 0.199  ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.751      ;
; 0.202  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.748      ;
; 0.209  ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.741      ;
; 0.210  ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.740      ;
; 0.212  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.737      ;
; 0.228  ; UC:uct|Sreg                             ; UC:uct|start_receiving                  ; UC:uct|Sreg  ; clk         ; 0.500        ; 1.192      ; 1.556      ;
; 0.243  ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.707      ;
; 0.245  ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|value[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.706      ;
; 0.250  ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.700      ;
; 0.252  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.698      ;
; 0.261  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.689      ;
; 0.263  ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|value[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.688      ;
; 0.272  ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.678      ;
; 0.277  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.674      ;
; 0.311  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.640      ;
; 0.312  ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.637      ;
; 0.313  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.637      ;
; 0.316  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.635      ;
; 0.322  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.628      ;
; 0.322  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.629      ;
; 0.340  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.611      ;
; 0.378  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.573      ;
; 0.402  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.548      ;
; 0.403  ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.547      ;
; 0.407  ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.543      ;
; 0.408  ; FD:fdt|deslocador:serial_shifter|IQ[10] ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.542      ;
; 0.452  ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.498      ;
; 0.478  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.473      ;
; 0.493  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|value[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.457      ;
; 0.566  ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.384      ;
; 0.566  ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.384      ;
; 0.572  ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|value[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.378      ;
; 0.579  ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.371      ;
; 0.591  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.359      ;
; 0.600  ; UC:uct|output_ready                     ; UC:uct|output_ready                     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 1.000        ; -0.037     ; 0.350      ;
; 0.778  ; UC:uct|Sreg                             ; UC:uct|start_receiving                  ; UC:uct|Sreg  ; clk         ; 1.000        ; 1.192      ; 1.506      ;
; 0.785  ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; 1.000        ; 1.191      ; 1.498      ;
; 0.833  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; 1.000        ; 1.191      ; 1.450      ;
; 0.833  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; 1.000        ; 1.191      ; 1.450      ;
; 0.833  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; 1.000        ; 1.191      ; 1.450      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.069 ; UC:uct|Sreg                             ; UC:uct|output_ready                     ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.237      ; 1.377      ;
; -0.067 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|pulse        ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.236      ; 1.378      ;
; -0.066 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.236      ; 1.379      ;
; -0.066 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.236      ; 1.379      ;
; -0.066 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.236      ; 1.379      ;
; -0.066 ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.236      ; 1.379      ;
; -0.061 ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.236      ; 1.384      ;
; -0.003 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.236      ; 1.442      ;
; -0.003 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.236      ; 1.442      ;
; -0.003 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.236      ; 1.442      ;
; -0.003 ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[0]     ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.236      ; 1.442      ;
; 0.003  ; UC:uct|Sreg                             ; UC:uct|start_receiving                  ; UC:uct|Sreg  ; clk         ; 0.000        ; 1.237      ; 1.449      ;
; 0.166  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; UC:uct|output_ready                     ; UC:uct|output_ready                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.173  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.173  ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.178  ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|value[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.184  ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.184  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.184  ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|output_ready                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205  ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.346      ;
; 0.244  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|value[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.259  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.279  ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.281  ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.285  ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.286  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.289  ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.295  ; FD:fdt|deslocador:serial_shifter|IQ[10] ; FD:fdt|deslocador:serial_shifter|IQ[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315  ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.315  ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.339  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.479      ;
; 0.358  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.370  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.511      ;
; 0.373  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.373  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.377  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.517      ;
; 0.387  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.527      ;
; 0.387  ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.527      ;
; 0.398  ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.538      ;
; 0.425  ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.432  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.434  ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.437  ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.439  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.442  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.445  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.452  ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.591      ;
; 0.452  ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.591      ;
; 0.453  ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.592      ;
; 0.454  ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.593      ;
; 0.455  ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.594      ;
; 0.461  ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|value[1]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.603      ;
; 0.474  ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; FD:fdt|counter:rx_bit_counter|value[3]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.616      ;
; 0.484  ; FD:fdt|deslocador:serial_shifter|IQ[8]  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.623      ;
; 0.492  ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.497  ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.501  ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.505  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.646      ;
; 0.510  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.513  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.519  ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.659      ;
; 0.539  ; UC:uct|start_receiving                  ; FD:fdt|timer:clock_divider|count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.679      ;
; 0.542  ; FD:fdt|counter:rx_bit_counter|value[3]  ; UC:uct|Sreg                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.682      ;
; 0.551  ; UC:uct|Sreg                             ; UC:uct|start_receiving                  ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.237      ; 1.497      ;
; 0.566  ; FD:fdt|timer:clock_divider|count[0]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.569  ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.708      ;
; 0.570  ; UC:uct|Sreg                             ; UC:uct|Sreg                             ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.236      ; 1.515      ;
; 0.571  ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.710      ;
; 0.571  ; UC:uct|start_receiving                  ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.710      ;
; 0.576  ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.717      ;
; 0.583  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|pulse        ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.236      ; 1.528      ;
; 0.594  ; UC:uct|Sreg                             ; UC:uct|output_ready                     ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.237      ; 1.540      ;
; 0.613  ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.754      ;
; 0.619  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[3]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.236      ; 1.564      ;
; 0.619  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[2]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.236      ; 1.564      ;
; 0.619  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[1]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.236      ; 1.564      ;
; 0.619  ; UC:uct|Sreg                             ; FD:fdt|timer:clock_divider|count[0]     ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.236      ; 1.564      ;
; 0.621  ; FD:fdt|timer:clock_divider|count[1]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.762      ;
; 0.622  ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|count[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.763      ;
; 0.628  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[0] ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.236      ; 1.573      ;
; 0.628  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[3] ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.236      ; 1.573      ;
; 0.628  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[1] ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.236      ; 1.573      ;
; 0.628  ; UC:uct|Sreg                             ; FD:fdt|counter:rx_bit_counter|Svalue[2] ; UC:uct|Sreg  ; clk         ; -0.500       ; 1.236      ; 1.573      ;
; 0.697  ; FD:fdt|timer:clock_divider|count[3]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.838      ;
; 0.706  ; FD:fdt|timer:clock_divider|count[2]     ; FD:fdt|timer:clock_divider|pulse        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.847      ;
; 0.808  ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|output_ready                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.949      ;
; 0.816  ; UC:uct|start_receiving                  ; UC:uct|start_receiving                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.957      ;
; 0.862  ; FD:fdt|counter:rx_bit_counter|value[2]  ; UC:uct|Sreg                             ; clk          ; clk         ; 0.000        ; 0.037      ; 1.003      ;
; 0.863  ; FD:fdt|counter:rx_bit_counter|value[1]  ; UC:uct|Sreg                             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.003      ;
; 0.870  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.010      ;
; 0.870  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.010      ;
; 0.870  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.010      ;
; 0.870  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.010      ;
; 0.870  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.010      ;
; 0.870  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.010      ;
; 0.870  ; FD:fdt|timer:clock_divider|pulse        ; FD:fdt|deslocador:serial_shifter|IQ[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.010      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UC:uct|Sreg'                                                                                                 ;
+-------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.487 ; FD:fdt|deslocador:serial_shifter|IQ[2] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.598     ; 0.493      ;
; 1.530 ; FD:fdt|deslocador:serial_shifter|IQ[7] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.598     ; 0.536      ;
; 1.536 ; FD:fdt|deslocador:serial_shifter|IQ[3] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.598     ; 0.542      ;
; 1.573 ; FD:fdt|deslocador:serial_shifter|IQ[1] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.598     ; 0.579      ;
; 1.574 ; FD:fdt|deslocador:serial_shifter|IQ[0] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.598     ; 0.580      ;
; 1.589 ; FD:fdt|deslocador:serial_shifter|IQ[6] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.598     ; 0.595      ;
; 1.633 ; FD:fdt|deslocador:serial_shifter|IQ[5] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.598     ; 0.639      ;
; 1.695 ; FD:fdt|deslocador:serial_shifter|IQ[4] ; FD:fdt|parity_tmp ; clk          ; UC:uct|Sreg ; -0.500       ; -0.598     ; 0.701      ;
+-------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FD:fdt|timer:clock_divider|pulse        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UC:uct|Sreg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UC:uct|output_ready                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UC:uct|start_receiving                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[1]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[3]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[0]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[10] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[1]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[2]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[3]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[4]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[5]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[6]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[7]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[8]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[9]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UC:uct|output_ready                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UC:uct|start_receiving                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[0] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[1] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[2] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[3] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[0]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[2]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[0]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[1]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[2]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|count[3]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FD:fdt|timer:clock_divider|pulse        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UC:uct|Sreg                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[1]|clk         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[3]|clk         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[0]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[10]|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[1]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[2]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[3]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[4]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[5]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[6]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[7]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[8]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|serial_shifter|IQ[9]|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uct|output_ready|clk                    ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uct|start_receiving|clk                 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[0]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[1]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[2]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|count[3]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|clock_divider|pulse|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[0]|clk        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[1]|clk        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[2]|clk        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|Svalue[3]|clk        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[0]|clk         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fdt|rx_bit_counter|value[2]|clk         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uct|Sreg|clk                            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                             ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                             ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[0] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[1] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[2] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|Svalue[3] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[0]  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|counter:rx_bit_counter|value[2]  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[0]  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[1]  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[2]  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[3]  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[4]  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[5]  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FD:fdt|deslocador:serial_shifter|IQ[6]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UC:uct|Sreg'                                                   ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UC:uct|Sreg ; Fall       ; FD:fdt|parity_tmp  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; UC:uct|Sreg ; Fall       ; FD:fdt|parity_tmp  ;
; 0.373  ; 0.557        ; 0.184          ; Low Pulse Width  ; UC:uct|Sreg ; Fall       ; FD:fdt|parity_tmp  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; UC:uct|Sreg ; Rise       ; fdt|parity_tmp|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UC:uct|Sreg ; Rise       ; uct|Sreg|q         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UC:uct|Sreg ; Rise       ; uct|Sreg|q         ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; UC:uct|Sreg ; Rise       ; fdt|parity_tmp|clk ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial    ; clk        ; 2.008 ; 2.588 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial    ; clk        ; -1.031 ; -1.640 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+----------------------+-------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-------------+-------+-------+------------+-----------------+
; ready_led            ; UC:uct|Sreg ;       ; 2.018 ; Rise       ; UC:uct|Sreg     ;
; parity_ok_led        ; UC:uct|Sreg ; 2.699 ; 2.776 ; Fall       ; UC:uct|Sreg     ;
; ready_led            ; UC:uct|Sreg ; 2.106 ;       ; Fall       ; UC:uct|Sreg     ;
; dbg_rx_bit_count[*]  ; clk         ; 3.740 ; 3.875 ; Rise       ; clk             ;
;  dbg_rx_bit_count[0] ; clk         ; 3.337 ; 3.432 ; Rise       ; clk             ;
;  dbg_rx_bit_count[1] ; clk         ; 3.495 ; 3.605 ; Rise       ; clk             ;
;  dbg_rx_bit_count[2] ; clk         ; 3.317 ; 3.399 ; Rise       ; clk             ;
;  dbg_rx_bit_count[3] ; clk         ; 3.740 ; 3.875 ; Rise       ; clk             ;
; display_1[*]         ; clk         ; 5.197 ; 5.158 ; Rise       ; clk             ;
;  display_1[0]        ; clk         ; 4.312 ; 4.252 ; Rise       ; clk             ;
;  display_1[1]        ; clk         ; 5.197 ; 5.158 ; Rise       ; clk             ;
;  display_1[2]        ; clk         ; 4.292 ; 4.215 ; Rise       ; clk             ;
;  display_1[3]        ; clk         ; 4.158 ; 4.073 ; Rise       ; clk             ;
;  display_1[4]        ; clk         ; 4.336 ; 4.383 ; Rise       ; clk             ;
;  display_1[5]        ; clk         ; 4.115 ; 4.042 ; Rise       ; clk             ;
;  display_1[6]        ; clk         ; 4.191 ; 4.100 ; Rise       ; clk             ;
; display_2[*]         ; clk         ; 5.602 ; 5.810 ; Rise       ; clk             ;
;  display_2[0]        ; clk         ; 5.383 ; 5.402 ; Rise       ; clk             ;
;  display_2[1]        ; clk         ; 4.501 ; 4.676 ; Rise       ; clk             ;
;  display_2[2]        ; clk         ; 4.424 ; 4.540 ; Rise       ; clk             ;
;  display_2[3]        ; clk         ; 5.602 ; 5.810 ; Rise       ; clk             ;
;  display_2[4]        ; clk         ; 4.447 ; 4.573 ; Rise       ; clk             ;
;  display_2[5]        ; clk         ; 4.619 ; 4.794 ; Rise       ; clk             ;
;  display_2[6]        ; clk         ; 4.450 ; 4.587 ; Rise       ; clk             ;
+----------------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------------+-------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-------------+-------+-------+------------+-----------------+
; ready_led            ; UC:uct|Sreg ;       ; 1.958 ; Rise       ; UC:uct|Sreg     ;
; parity_ok_led        ; UC:uct|Sreg ; 2.601 ; 2.675 ; Fall       ; UC:uct|Sreg     ;
; ready_led            ; UC:uct|Sreg ; 2.043 ;       ; Fall       ; UC:uct|Sreg     ;
; dbg_rx_bit_count[*]  ; clk         ; 3.211 ; 3.290 ; Rise       ; clk             ;
;  dbg_rx_bit_count[0] ; clk         ; 3.232 ; 3.325 ; Rise       ; clk             ;
;  dbg_rx_bit_count[1] ; clk         ; 3.384 ; 3.491 ; Rise       ; clk             ;
;  dbg_rx_bit_count[2] ; clk         ; 3.211 ; 3.290 ; Rise       ; clk             ;
;  dbg_rx_bit_count[3] ; clk         ; 3.616 ; 3.746 ; Rise       ; clk             ;
; display_1[*]         ; clk         ; 3.482 ; 3.381 ; Rise       ; clk             ;
;  display_1[0]        ; clk         ; 3.717 ; 3.584 ; Rise       ; clk             ;
;  display_1[1]        ; clk         ; 4.650 ; 4.490 ; Rise       ; clk             ;
;  display_1[2]        ; clk         ; 3.682 ; 3.545 ; Rise       ; clk             ;
;  display_1[3]        ; clk         ; 3.525 ; 3.411 ; Rise       ; clk             ;
;  display_1[4]        ; clk         ; 3.714 ; 3.732 ; Rise       ; clk             ;
;  display_1[5]        ; clk         ; 3.482 ; 3.381 ; Rise       ; clk             ;
;  display_1[6]        ; clk         ; 3.555 ; 3.439 ; Rise       ; clk             ;
; display_2[*]         ; clk         ; 3.671 ; 3.717 ; Rise       ; clk             ;
;  display_2[0]        ; clk         ; 4.359 ; 4.409 ; Rise       ; clk             ;
;  display_2[1]        ; clk         ; 3.671 ; 3.717 ; Rise       ; clk             ;
;  display_2[2]        ; clk         ; 3.851 ; 3.841 ; Rise       ; clk             ;
;  display_2[3]        ; clk         ; 4.948 ; 5.012 ; Rise       ; clk             ;
;  display_2[4]        ; clk         ; 3.858 ; 3.851 ; Rise       ; clk             ;
;  display_2[5]        ; clk         ; 4.028 ; 4.070 ; Rise       ; clk             ;
;  display_2[6]        ; clk         ; 3.867 ; 3.871 ; Rise       ; clk             ;
+----------------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.250  ; -0.069 ; N/A      ; N/A     ; -3.000              ;
;  UC:uct|Sreg     ; -2.250  ; 1.487  ; N/A      ; N/A     ; -1.000              ;
;  clk             ; -1.213  ; -0.069 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -25.63  ; -0.473 ; 0.0      ; 0.0     ; -32.635             ;
;  UC:uct|Sreg     ; -2.250  ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  clk             ; -23.380 ; -0.473 ; N/A      ; N/A     ; -31.635             ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; serial    ; clk        ; 3.521 ; 3.976 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; serial    ; clk        ; -1.031 ; -1.640 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+----------------------+-------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-------------+-------+-------+------------+-----------------+
; ready_led            ; UC:uct|Sreg ;       ; 3.336 ; Rise       ; UC:uct|Sreg     ;
; parity_ok_led        ; UC:uct|Sreg ; 4.578 ; 4.604 ; Fall       ; UC:uct|Sreg     ;
; ready_led            ; UC:uct|Sreg ; 3.380 ;       ; Fall       ; UC:uct|Sreg     ;
; dbg_rx_bit_count[*]  ; clk         ; 6.332 ; 6.425 ; Rise       ; clk             ;
;  dbg_rx_bit_count[0] ; clk         ; 5.674 ; 5.701 ; Rise       ; clk             ;
;  dbg_rx_bit_count[1] ; clk         ; 5.961 ; 5.973 ; Rise       ; clk             ;
;  dbg_rx_bit_count[2] ; clk         ; 5.636 ; 5.697 ; Rise       ; clk             ;
;  dbg_rx_bit_count[3] ; clk         ; 6.332 ; 6.425 ; Rise       ; clk             ;
; display_1[*]         ; clk         ; 8.504 ; 8.436 ; Rise       ; clk             ;
;  display_1[0]        ; clk         ; 7.183 ; 7.216 ; Rise       ; clk             ;
;  display_1[1]        ; clk         ; 8.504 ; 8.436 ; Rise       ; clk             ;
;  display_1[2]        ; clk         ; 7.184 ; 7.201 ; Rise       ; clk             ;
;  display_1[3]        ; clk         ; 6.933 ; 6.924 ; Rise       ; clk             ;
;  display_1[4]        ; clk         ; 7.395 ; 7.312 ; Rise       ; clk             ;
;  display_1[5]        ; clk         ; 6.924 ; 6.888 ; Rise       ; clk             ;
;  display_1[6]        ; clk         ; 6.991 ; 6.986 ; Rise       ; clk             ;
; display_2[*]         ; clk         ; 9.331 ; 9.460 ; Rise       ; clk             ;
;  display_2[0]        ; clk         ; 8.888 ; 8.913 ; Rise       ; clk             ;
;  display_2[1]        ; clk         ; 7.768 ; 7.794 ; Rise       ; clk             ;
;  display_2[2]        ; clk         ; 7.575 ; 7.611 ; Rise       ; clk             ;
;  display_2[3]        ; clk         ; 9.331 ; 9.460 ; Rise       ; clk             ;
;  display_2[4]        ; clk         ; 7.622 ; 7.666 ; Rise       ; clk             ;
;  display_2[5]        ; clk         ; 7.901 ; 7.954 ; Rise       ; clk             ;
;  display_2[6]        ; clk         ; 7.648 ; 7.693 ; Rise       ; clk             ;
+----------------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+----------------------+-------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-------------+-------+-------+------------+-----------------+
; ready_led            ; UC:uct|Sreg ;       ; 1.958 ; Rise       ; UC:uct|Sreg     ;
; parity_ok_led        ; UC:uct|Sreg ; 2.601 ; 2.675 ; Fall       ; UC:uct|Sreg     ;
; ready_led            ; UC:uct|Sreg ; 2.043 ;       ; Fall       ; UC:uct|Sreg     ;
; dbg_rx_bit_count[*]  ; clk         ; 3.211 ; 3.290 ; Rise       ; clk             ;
;  dbg_rx_bit_count[0] ; clk         ; 3.232 ; 3.325 ; Rise       ; clk             ;
;  dbg_rx_bit_count[1] ; clk         ; 3.384 ; 3.491 ; Rise       ; clk             ;
;  dbg_rx_bit_count[2] ; clk         ; 3.211 ; 3.290 ; Rise       ; clk             ;
;  dbg_rx_bit_count[3] ; clk         ; 3.616 ; 3.746 ; Rise       ; clk             ;
; display_1[*]         ; clk         ; 3.482 ; 3.381 ; Rise       ; clk             ;
;  display_1[0]        ; clk         ; 3.717 ; 3.584 ; Rise       ; clk             ;
;  display_1[1]        ; clk         ; 4.650 ; 4.490 ; Rise       ; clk             ;
;  display_1[2]        ; clk         ; 3.682 ; 3.545 ; Rise       ; clk             ;
;  display_1[3]        ; clk         ; 3.525 ; 3.411 ; Rise       ; clk             ;
;  display_1[4]        ; clk         ; 3.714 ; 3.732 ; Rise       ; clk             ;
;  display_1[5]        ; clk         ; 3.482 ; 3.381 ; Rise       ; clk             ;
;  display_1[6]        ; clk         ; 3.555 ; 3.439 ; Rise       ; clk             ;
; display_2[*]         ; clk         ; 3.671 ; 3.717 ; Rise       ; clk             ;
;  display_2[0]        ; clk         ; 4.359 ; 4.409 ; Rise       ; clk             ;
;  display_2[1]        ; clk         ; 3.671 ; 3.717 ; Rise       ; clk             ;
;  display_2[2]        ; clk         ; 3.851 ; 3.841 ; Rise       ; clk             ;
;  display_2[3]        ; clk         ; 4.948 ; 5.012 ; Rise       ; clk             ;
;  display_2[4]        ; clk         ; 3.858 ; 3.851 ; Rise       ; clk             ;
;  display_2[5]        ; clk         ; 4.028 ; 4.070 ; Rise       ; clk             ;
;  display_2[6]        ; clk         ; 3.867 ; 3.871 ; Rise       ; clk             ;
+----------------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; ready_led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; parity_ok_led       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_1[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_1[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_1[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_1[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_1[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_1[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_1[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_2[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_2[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display_2[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbg_rx_bit_count[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbg_rx_bit_count[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbg_rx_bit_count[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbg_rx_bit_count[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; serial                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ready_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; parity_ok_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; display_1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; display_1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-009 s                 ; 3.13e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-009 s                ; 3.13e-009 s                ; Yes                       ; Yes                       ;
; display_1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; display_1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; display_1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; display_1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.36 V              ; -0.00454 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-010 s                  ; 4.15e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.36 V             ; -0.00454 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-010 s                 ; 4.15e-010 s                ; Yes                       ; Yes                       ;
; display_1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; display_2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-009 s                 ; 3.13e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-009 s                ; 3.13e-009 s                ; Yes                       ; Yes                       ;
; display_2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; display_2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; display_2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.33 V              ; -0.00342 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-009 s                 ; 3.16e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.33 V             ; -0.00342 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-009 s                ; 3.16e-009 s                ; Yes                       ; Yes                       ;
; display_2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; display_2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; display_2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; dbg_rx_bit_count[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dbg_rx_bit_count[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.35 V              ; -0.00823 V          ; 0.102 V                              ; 0.022 V                              ; 6.39e-010 s                 ; 5.99e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.35 V             ; -0.00823 V         ; 0.102 V                             ; 0.022 V                             ; 6.39e-010 s                ; 5.99e-010 s                ; Yes                       ; Yes                       ;
; dbg_rx_bit_count[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-007 V                  ; 2.36 V              ; -0.00454 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-010 s                  ; 4.15e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-007 V                 ; 2.36 V             ; -0.00454 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-010 s                 ; 4.15e-010 s                ; Yes                       ; Yes                       ;
; dbg_rx_bit_count[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-006 V                  ; 2.36 V              ; -0.00549 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-010 s                 ; 4.25e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-006 V                 ; 2.36 V             ; -0.00549 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-010 s                ; 4.25e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-007 V                  ; 2.36 V              ; -0.0226 V           ; 0.073 V                              ; 0.034 V                              ; 3.97e-010 s                 ; 3.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-007 V                 ; 2.36 V             ; -0.0226 V          ; 0.073 V                             ; 0.034 V                             ; 3.97e-010 s                ; 3.26e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-007 V                  ; 2.35 V              ; -0.00575 V          ; 0.081 V                              ; 0.032 V                              ; 5.3e-010 s                  ; 7.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-007 V                 ; 2.35 V             ; -0.00575 V         ; 0.081 V                             ; 0.032 V                             ; 5.3e-010 s                 ; 7.56e-010 s                ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ready_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; parity_ok_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; display_1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; display_1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; display_1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; display_1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; display_1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; display_1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; display_1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; display_2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; display_2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; display_2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; display_2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; display_2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; display_2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; display_2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; dbg_rx_bit_count[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dbg_rx_bit_count[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; dbg_rx_bit_count[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; dbg_rx_bit_count[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 103      ; 0        ; 0        ; 0        ;
; UC:uct|Sreg ; clk         ; 13       ; 13       ; 0        ; 0        ;
; clk         ; UC:uct|Sreg ; 0        ; 0        ; 8        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 103      ; 0        ; 0        ; 0        ;
; UC:uct|Sreg ; clk         ; 13       ; 13       ; 0        ; 0        ;
; clk         ; UC:uct|Sreg ; 0        ; 0        ; 8        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 69    ; 69   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Sep 17 17:00:25 2016
Info: Command: quartus_sta Receptor -c Receptor
Info: qsta_default_script.tcl version: #1
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'Receptor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name UC:uct|Sreg UC:uct|Sreg
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.250
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.250        -2.250 UC:uct|Sreg 
    Info:    -1.213       -23.380 clk 
Info: Worst-case hold slack is 0.012
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.012         0.000 clk 
    Info:     2.286         0.000 UC:uct|Sreg 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -30.000 clk 
    Info:    -1.000        -1.000 UC:uct|Sreg 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CE6E22C6 are preliminary
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.014
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.014        -2.014 UC:uct|Sreg 
    Info:    -1.000       -18.416 clk 
Info: Worst-case hold slack is 0.014
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.014         0.000 clk 
    Info:     2.163         0.000 UC:uct|Sreg 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -30.000 clk 
    Info:    -1.000        -1.000 UC:uct|Sreg 
Info: Analyzing Fast 1200mV 0C Model
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {UC:uct|Sreg}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {UC:uct|Sreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.057
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.057        -1.057 UC:uct|Sreg 
    Info:    -0.286        -3.564 clk 
Info: Worst-case hold slack is -0.069
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.069        -0.473 clk 
    Info:     1.487         0.000 UC:uct|Sreg 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -31.635 clk 
    Info:    -1.000        -1.000 UC:uct|Sreg 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 250 megabytes
    Info: Processing ended: Sat Sep 17 17:00:27 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


