module FIR(
    clk,
    rst,
    input_data,
    output_data
);

parameter   OUT_WIDTH = 48;
parameter	DATA_LEN=221184;

input           clk,rst;
input [15:0]    input_data;
output reg [OUT_WIDTH-1:0]   output_data [0:DATA_LEN];

wire input_valid,output_valid,coeff_read,cnt_en,cnt_rst,cnt_cout;

DataPath dp(.clk(clk),.rst(rst),.input_valid(input_valid),.output_valid(output_valid),.coeff_read(coeff_read),.cnt_en(cnt_en),.cnt_rst(cnt_rst),
            .input_data(input_data),.output_data(output_data),.cnt_cout(cnt_cout));

Controller cntrlr(.clk(clk),.rst(rst),.cnt_cout(cnt_cout),.input_valid(input_valid),.output_valid(output_valid),.coeff_read(coeff_read),
                  .cnt_en(cnt_en),.cnt_rst(cnt_rst));

endmodule