---
layout: default
title: "DRAM技術導入とその戦略的位置づけ（1997–2001）"
description: "セイコーエプソン酒田事業所におけるDRAM技術導入の経緯と戦略的位置づけを、筆者の実体験をもとに整理したアーカイブ論文。"
tags: ["DRAM", "半導体プロセス", "エプソン", "技術移管", "酒田事業所", "ロジック展開"]
---

# 📝 序論 / Introduction

1997年、世界の半導体産業は急速な成長局面にあった。  
Windows 95 の普及、Intel Pentium II の登場、そして **8インチライン・0.35 µm世代プロセス**の商用化が進み、DRAM・ロジック両分野で国際競争が激化していた。

セイコーエプソンはこの時期、山形県酒田市に新たな**8インチ半導体工場**を建設し、巨額投資（1000億円超と推定）を行った。  
しかし、その狙いは **DRAM事業で勝つことそのものではなく**、むしろ **DRAMを通じて最新プロセス技術を吸収し、自前化すること** にあった。

具体的には以下の三段階を視野に入れていたと筆者は推測する。

1. **DRAM量産による先端プロセス習得**  
   - 三菱電機からの技術供与により、0.5 µm (16M DRAM) → 0.35 µm (64M DRAM) → 0.25 µm (64M DRAM) という三世代を順次導入。  
   - これにより酒田Fabは、短期間で世界最先端のCMOSプロセスを内製化可能となった。  

2. **先端ロジックへの展開**  
   - 習得したプロセスを、Xilinx などのファンドリ案件に応用。  
   - 配線モジュールやトランジスタ技術を吸収し、将来的なファンドリビジネスの基盤を築く。  

3. **社内製品への展開**  
   - 自社ASIC、ロジックICへ展開。  
   - さらに高耐圧・混載CMOSへ応用し、液晶ドライバやインクジェットヘッド駆動ICなど、エプソン独自の製品群を強化する。  

この「**DRAMを通じて先端プロセスを自前化し、最終的に独自デバイスで差別化する**」という戦略的布石こそが、酒田Fab建設の本質であった。  

当時、NEC・東芝・富士通・三菱といった日本の大手メーカーがDRAMを主導していたが、エプソンはその中で**三菱電機から技術移管を受ける道**を選んだ。  
その理由は以下のように整理できる。

- NEC・東芝は規模が大きく外部移管余地が少なかった  
- 富士通は自社Fab集中で外部供与困難  
- 三菱はエプソンと既存取引があり、**三世代一括移管を提示**  
- 熊本KD棟は酒田Fabと同じ8インチ対応で、相性が良かった  

筆者は入社式の場で、当時の安川社長が「この酒田Fabに勝負をかける」と述べたことを今でも鮮明に覚えている。  
この言葉は、DRAMという一見逆風の事業への投資を単なる冒険ではなく、**将来のロジック・混載CMOS展開へとつなげる挑戦**であったことを示していた。  

# 📘 第1章：0.5 µm 第1世代DRAMと 0.35 µm 第2世代DRAMの立ち上げ

## 1.1 0.5 µm 16M DRAM ― 酒田Fab最初の本番製品

酒田Fabで最初に取り組んだのは、**0.5 µm世代の16M DRAM**であった。  
これは工場を本格稼働させるための**最初の量産製品**として位置づけられており、現場にとっては極めて重要な意味を持っていた。  

経営的にも技術的にも、この製品を安定して立ち上げることが「酒田Fabは稼働可能な生産拠点である」ことを示す最初の証明であった。  

- 三菱熊本Fabで確立されたプロセスを導入  
- 酒田の8インチ設備との親和性が高く、大きなトラブルなく立ち上がった  
- 歩留まりも初期から安定し、短期間で量産化に到達  

この成功によってFabは稼働率を確保し、次の**0.35 µm 64M DRAM**へ挑戦する足場が整えられた。  

---

## 1.2 0.35 µm 64M DRAM ― 苦難の始まり

次のステップは、**0.35 µm世代の64M DRAM**であった。  
筆者がDRAMに参画したのはこのプロジェクトからであり、現場で最初の本格的な経験を積むことになった。  

### 1.2.1 初期投入と不具合
1997年秋、試作ロットを**30ロット以上投入**したが、ほぼすべてで**パターン形状が崩れ**、SEMで寸法を測ることすらできなかった。  

- 熊本Fabでは安定していたプロセスが、酒田では再現できない  
- 同じ装置・同じレシピを使っても、結果は形状不良の連続  
- Fab全体が「なぜ動かないのか」という重苦しい空気に包まれていた  

筆者もSEMに張り付く毎日を送り、**「ロットを流しても形ができない」**という絶望的な現実を目の当たりにした。

### 1.2.2 原因究明
原因は意外なところにあった。徹底調査の結果、**洗浄工程のフローが熊本と異なっていた**のである。  

| 工程比較 | 三菱 熊本Fab | エプソン 酒田Fab |
|----------|--------------|-------------------|
| 洗浄フロー | 硫酸過水 → アンモニア過水 → 塩酸過水 | アンモニア過水 → 塩酸過水 （硫酸過水省略） |

酒田では工程短縮のため、硫酸過水が省略されていた。  
しかしそれがウェーハ表面状態を変化させ、後工程のプラズマ処理と相互作用して**膜厚のばらつき**を生み出していた。

### 1.2.3 解決 ― 「鏡写し」
最終的な対応は、**熊本のプロセスを完全に「鏡写し」する**ことであった。  
この一手により異常は解消し、酒田Fabはようやく0.35 µm 64M DRAMの量産化に成功した。  

当時のキーワードはまさに「鏡写し」であり、筆者にとっては**現場で30ロット以上失敗を見届け、その後の完全移植で量産化を達成する**という強烈な原体験となった。  

---

## 1.3 小括

- **0.5 µm 16M DRAM**：酒田Fab最初の本番製品として立ち上げに成功、量産工場としての稼働を確立  
- **0.35 µm 64M DRAM**：30ロット以上の失敗 → 洗浄工程差異が原因 → 熊本の「鏡写し」で解決  

この対比は、酒田Fabの立ち上げ初期を象徴していた。  
そしてこの経験が、次の**0.25 µm 第3世代DRAM立ち上げ**において、筆者が最初から深く関与する土台となった。

# 📘 第2章：0.25 µm 第3世代 64M DRAMの立ち上げ

## 2.1 プロジェクト開始 ― フロッピー2枚からの出発

1998年、酒田Fabは次世代である**0.25 µm世代の64M DRAM**の立ち上げに挑んだ。  
筆者はこのプロジェクトに**最初からフル参画**することとなり、以後の半導体エンジニア人生の基盤となる経験を積むことになる。  

移管元は三菱熊本Fab（KD棟）であり、提供されたデータはわずか**フロッピー2枚**に収められた条件情報であった。  
ただし実際には、各個別要素技術の担当向けに **SCF（Short Cycle Feedback）方式用の仕様書**が別途渡されており、それを基に現場では立ち上げが進められた。  

---

## 2.2 当時の0.25 µm DRAMプロセス仕様（概要）

本プロジェクトで導入された0.25 µm世代プロセスは、当時の最先端DRAM専用仕様であり、ロジックプロセスとは異なる最適化が施されていた。

| 項目 / Item | 内容 / Description |
|------------|---------------------|
| **電源電圧 / Supply Voltage** | **2.5V 単一電源**<br>*2.5V single supply for core, peripheral, and I/O* |
| **ゲート酸化膜 / Gate Oxide** | 80Å 熱酸化膜<br>*80 Å thermal gate oxide* |
| **セルキャパシタ構造 / Cell Capacitor Structure** | スタック型キャパシタ（ONO誘電体）<br>*Stacked capacitor with ONO dielectric* |
| **ウェル構成 / Well Structure** | トリプルウェル構造<br>*Triple-well structure* |
| **ワードライン構造 / Word Line** | デバイデッドWL構造、WSA-ALA接続<br>*Divided word-line structure with WSA-ALA connection* |
| **ビットライン形成 / Bit Line** | BLとBLコンタクトを同時形成（WSB-CVD）<br>*Bit line and BL contact formed simultaneously by WSB-CVD* |
| **ストレージノード処理 / Storage Node Surface Treatment** | 粗面化処理で容量1.5〜1.8倍向上<br>*Surface roughening improved capacitance by 1.5–1.8×* |

これらの技術要素は、DRAMセルの**高密度化・信頼性確保**を同時に実現するためのバランスであり、  
特に**Wプラグ導入**や**ONO誘電体**は歩留まり・保持特性に直結した。

---

## 2.3 SCF方式による立ち上げ

採用した手法は **SCF（Short Cycle Feedback）方式**であった。  
これは短いサイクルで評価・修正を繰り返し、迅速に条件を最適化する方式である。  

手順は以下の通りだった。

1. フロッピー2枚の条件データを電子流動票へ展開  
2. 各工程で形式ロット（10ロット、うち一部はマージン条件付き）を投入  
3. SEM・電気特性を確認 → SCFで条件を修正  
4. 最終条件をFixし、本番ロット投入へ進む  
5. 本番ロット（3ロット、長期信頼性用）＋ マージンロット並行投入  
6. バーンイン評価用にさらに3ロット投入  
7. 信頼性評価を経て量産移行  

この方式により、条件は短期間で整備され、量産準備が整った。

---

## 2.4 初期歩留まりと不良モード

しかし、立ち上げ初期の**歩留まりは約65%**にとどまった。  
主な不良は **ポーズリフレッシュ失敗（Pause Refresh Fail）** であった。  

### ポーズリフレッシュ不良とは
- リフレッシュ動作を一時停止（Pause）し、一定時間経過後にセルを読み出す試験で発生する不良  
- セルの電荷保持性が不足し、ビットエラーが検出される  
- DRAMセル保持時間 $\tau = \dfrac{C_{cell} \cdot V_{cell}}{I_{leak}}$ に直結し、リーク電流の影響を強く受ける  

---

## 2.5 不良解析のプロセス

不良解析の流れは以下のように進んだ。

- **容量確認**：セルキャパシタ容量は正常  
- **疑い**：SNコンタクト～N+/P-well間のリークの可能性  
- **SEM観察**：断面構造に顕著な欠陥は見つからず  
- **工程解析**：WSA-ETドライエッチ後、さらにLDD工程で複数回レジスト剥離（アッシング）を行っていた  
- **結論**：レジストアッシングにより蓄積した**プラズマダメージ**がリーク原因  

---

## 2.6 改善策と結果

改善策は以下のように実施された。

- レジスト剥離を**ウェット処理主体**に変更し、アッシングを最小化  
- SNコンタクト近傍でのプラズマダメージを大幅に低減  

その結果：  
- 歩留まりは **65% → 80%** に改善  
- 信頼性試験（バーンイン・高温保持試験）もクリア  

---

## 2.7 小括

- 0.25 µm世代は、**フロッピー2枚の条件データからのスタート**だった  
- SCF方式により短期間で条件を整備  
- 初期歩留まり65%、主因はポーズリフレッシュ不良  
- LDD工程におけるプラズマダメージを解消することで80%まで改善  
- この経験は、後の**VSRAM開発（2001年）**に直結する知見となった  
