LOG;ADD;ADC Config Start;;;;
OUTPUT;ADC-RST-2;0;;;;reset
WAIT;;20;;;;
OUTPUT;ADC-RST-2;1;;;;
WAIT;;20;;;;
REG;ADC2;0;24;;;
WAIT;;50;;;;
REG;ADC2;26;8;;;
WAIT;;50;;;;
REG_MASK;ADC2;500;0;F;;JESD Low Line Rate Selection
REG_MASK;ADC2;520;5;1F;;JESD number of lanes
REG_MASK;ADC2;520;0;80;;Scrambler disable
REG;ADC2;521;0;;;F
REG;ADC2;523;0;;;1 converter
REG;ADC2;525;20;;;subclass 1 ----------------
REG_MASK;ADC2;525;B;1F;;Total num of bits per sample
REG_MASK;ADC2;524;B;1F;;12 bit resolution
REG_MASK;ADC2;524;0;C0;;Control bits (3)
REG_MASK;ADC2;503;2;2;;Disable frame alignment chars
REG_MASK;ADC2;622;1;3;;Offset binary data format
REG;ADC2;1612;4;;;
REG;ADC2;1613;41;;;
WAIT;;50;;;;
REG;ADC2;681;10;;;Enable jtx clock
WAIT;;5;;;;
REG_BIT;ADC2;150A;1;0;;LVDS sysref
REG;ADC2;1627;40;;;KNOWN_SYSREF_PERIOD
REG;ADC2;1628;0;;;KNOWN_SYSREF_PERIOD
REG;ADC2;1629;0;;;KNOWN_SYSREF_PERIOD
REG;ADC2;162D;0;;;SAMPLE_CLOCK_PERIOD
REG;ADC2;162E;0;;;SAMPLE_CLOCK_PERIOD
REG;ADC2;162F;FA;;;SAMPLE_CLOCK_PERIOD
REG;ADC2;1630;0;;;SAMPLE_CLOCK_PERIOD
REG;ADC2;1521;64;;;SYSREF_x Pulses to Ignore
REG;ADC2;162A;E8;;;SYSREF_x Pulses to Average
REG;ADC2;162B;3;;;SYSREF_x Pulses to Average
REG;ADC2;1521;100;;;Ignore x sysref pulse
REG;ADC2;1516;2;;;Enable delays
REG;ADC2;1517;0;;;Fine delay
REG;ADC2;1518;0;;;Super fine delay
REG_MASK;ADC2;1621;9;F;;MCS Mode
REG_BIT;ADC2;1636;1;0;;MCS Phase Slip Mode
REG_BIT;ADC2;1622;1;1;;Enable MCS to Lock to Internal SYSREF_x
REG_BIT;ADC2;693;1;0;;SYSREF_x Resynchronization Mode Enable
REG_BIT;ADC2;1600;1;0;;USER_CTRL_TRANSFER
REG_BIT;ADC2;570;0;0;;power down jest pll
WAIT;;50;;;;
REG_BIT;ADC2;570;1;0;;power up jest pll
WAIT;;100;;;;
REG_READ;ADC2;501;;;;
LOG;ADD;Read req 501 = ;LAST_VAL;;;
LAST_VAL;BIT;7;;;;
LOG;ADD;Lanes Lock = ;LAST_VAL;;;
LOG;ADD;ADC Config Done;;;;
