m255
K4
z2
!s11e MIXED_VERSIONS
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dD:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte3/simulation/modelsim
Ealu16
Z1 w1651832011
Z2 DPx4 ieee 11 numeric_std 0 22 aU^R8eGcicLcUFIaBQSL>3
Z3 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z4 DPx4 ieee 14 std_logic_1164 0 22 cVAk:aDinOX8^VGI1ekP<3
!i122 5
R0
Z5 8D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte3/ALU16.vhd
Z6 FD:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte3/ALU16.vhd
l0
L5 1
VWWbH__[i0UGjBdfP^OU7b2
!s100 YoHoaPV[XXY[bL@=jmM[H0
Z7 OV;C;2020.1;71
32
Z8 !s110 1651832038
!i10b 1
Z9 !s108 1651832038.000000
Z10 !s90 -reportprogress|300|-work|work|D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte3/ALU16.vhd|
Z11 !s107 D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte3/ALU16.vhd|
!i113 1
Z12 o-work work
Z13 tExplicit 1 CvgOpt 0
Abehavioral
R2
R3
R4
Z14 DEx4 work 5 alu16 0 22 WWbH__[i0UGjBdfP^OU7b2
!i122 5
l15
L13 31
V8dd>h8Z=g4odCk;2<MHB63
!s100 ]aSEnK4?m[coH1TG7jKM_0
R7
32
R8
!i10b 1
R9
R10
R11
!i113 1
R12
R13
Ealu16_tb
Z15 w1651831525
R3
R4
!i122 6
R0
Z16 8D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte3/ALU16_Tb.vhd
Z17 FD:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte3/ALU16_Tb.vhd
l0
L5 1
VG2^Z^5fF7L6:m2l8SkTf<2
!s100 VVCMmeFUJ?Ln]0LQ9gGT:2
R7
32
Z18 !s110 1651832041
!i10b 1
Z19 !s108 1651832041.000000
Z20 !s90 -reportprogress|300|-work|work|D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte3/ALU16_Tb.vhd|
Z21 !s107 D:/Universidade-de-Aveiro---LECI/UA/FPGA/aula07/parte3/ALU16_Tb.vhd|
!i113 1
R12
R13
Astimulus
R2
R14
R3
R4
Z22 DEx4 work 8 alu16_tb 0 22 G2^Z^5fF7L6:m2l8SkTf<2
!i122 6
l17
Z23 L9 44
Z24 Vi6J4hVFj:Ci;e7@:V79NR0
Z25 !s100 B<]oeZ7jUZ0AUmI?8_aQB2
R7
32
R18
!i10b 1
R19
R20
R21
!i113 1
R12
R13
