Timing Analyzer report for ConstrainedWallace
Mon May 23 15:40:00 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ConstrainedWallace                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.6%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.49 MHz ; 47.49 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -10.367 ; -1286.231         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -555.822                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                          ;
+---------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.367 ; Leaky1[4]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 11.287     ;
; -10.270 ; Leaky1[4]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 11.190     ;
; -10.126 ; Leaky1[4]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 11.046     ;
; -10.056 ; Leaky1[3]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.976     ;
; -10.031 ; Leaky1[4]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.951     ;
; -10.031 ; Leaky1[2]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.951     ;
; -10.029 ; cwControlPath:CP1|muxControl[16] ; PA[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.158     ; 10.369     ;
; -9.999  ; Leaky1[4]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.919     ;
; -9.999  ; Leaky3[13]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.917     ;
; -9.959  ; Leaky1[3]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.879     ;
; -9.952  ; Leaky1[4]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.297      ; 11.287     ;
; -9.952  ; Leaky3[8]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.870     ;
; -9.934  ; Leaky3[7]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.852     ;
; -9.934  ; Leaky1[2]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.854     ;
; -9.932  ; cwControlPath:CP1|muxControl[16] ; PA[13]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.158     ; 10.272     ;
; -9.909  ; Leaky1[1]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.829     ;
; -9.902  ; Leaky3[13]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.820     ;
; -9.860  ; Leaky1[4]                        ; PA[12]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.780     ;
; -9.859  ; Leaky1[5]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.779     ;
; -9.857  ; Leaky1[0]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.777     ;
; -9.855  ; Leaky3[8]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.773     ;
; -9.837  ; Leaky3[7]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.755     ;
; -9.819  ; Leaky1[4]                        ; PA[7]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.078     ; 10.739     ;
; -9.815  ; Leaky1[3]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.735     ;
; -9.812  ; Leaky1[1]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.732     ;
; -9.790  ; Leaky1[2]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.710     ;
; -9.788  ; Leaky3[14]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.074     ; 10.712     ;
; -9.788  ; cwControlPath:CP1|muxControl[16] ; PA[11]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.158     ; 10.128     ;
; -9.780  ; Leaky3[0]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.701     ;
; -9.774  ; Leaky1[14]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.697     ;
; -9.762  ; Leaky1[5]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.682     ;
; -9.761  ; Leaky3[12]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.683     ;
; -9.760  ; Leaky1[0]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.680     ;
; -9.758  ; Leaky3[13]                       ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.676     ;
; -9.744  ; Leaky1[10]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.667     ;
; -9.743  ; Leaky3[9]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.665     ;
; -9.730  ; Leaky1[4]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.297      ; 11.065     ;
; -9.730  ; Leaky1[9]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.653     ;
; -9.730  ; Leaky3[2]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.651     ;
; -9.727  ; Leaky1[4]                        ; Leaky2[10]                                                                                               ; clk          ; clk         ; 1.000        ; 0.348      ; 11.073     ;
; -9.720  ; Leaky1[3]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.640     ;
; -9.713  ; Leaky1[6]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.633     ;
; -9.711  ; Leaky3[8]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.629     ;
; -9.710  ; Leaky3[10]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.632     ;
; -9.703  ; Leaky1[11]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.626     ;
; -9.700  ; Leaky1[7]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.623     ;
; -9.695  ; Leaky1[2]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.615     ;
; -9.693  ; Leaky3[7]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.611     ;
; -9.693  ; cwControlPath:CP1|muxControl[16] ; PA[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.158     ; 10.033     ;
; -9.692  ; Leaky3[1]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 10.620     ;
; -9.691  ; Leaky3[14]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.074     ; 10.615     ;
; -9.688  ; Leaky1[3]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.608     ;
; -9.683  ; Leaky3[0]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.604     ;
; -9.677  ; Leaky1[14]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.600     ;
; -9.668  ; Leaky1[1]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.588     ;
; -9.664  ; Leaky3[12]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.586     ;
; -9.663  ; Leaky3[13]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.581     ;
; -9.663  ; Leaky1[2]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.583     ;
; -9.661  ; cwControlPath:CP1|muxControl[16] ; PA[10]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.158     ; 10.001     ;
; -9.658  ; Leaky3[5]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.074     ; 10.582     ;
; -9.647  ; Leaky1[10]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.570     ;
; -9.646  ; Leaky3[9]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.568     ;
; -9.643  ; Leaky3[11]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.565     ;
; -9.641  ; Leaky1[3]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.297      ; 10.976     ;
; -9.633  ; Leaky1[9]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.556     ;
; -9.633  ; Leaky3[2]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.554     ;
; -9.631  ; Leaky3[13]                       ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.549     ;
; -9.625  ; Leaky3[6]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.074     ; 10.549     ;
; -9.618  ; Leaky1[5]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.538     ;
; -9.616  ; Leaky1[6]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.536     ;
; -9.616  ; Leaky1[0]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.536     ;
; -9.616  ; Leaky3[8]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.534     ;
; -9.616  ; Leaky1[2]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.297      ; 10.951     ;
; -9.614  ; cwControlPath:CP1|muxControl[16] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 0.500        ; 0.217      ; 10.369     ;
; -9.613  ; Leaky3[10]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.535     ;
; -9.608  ; Leaky1[4]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.078     ; 10.528     ;
; -9.606  ; Leaky1[11]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.529     ;
; -9.603  ; Leaky1[7]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.526     ;
; -9.598  ; Leaky3[7]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.516     ;
; -9.595  ; Leaky3[1]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 10.523     ;
; -9.584  ; Leaky3[8]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.502     ;
; -9.584  ; Leaky3[13]                       ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.295      ; 10.917     ;
; -9.582  ; Leaky1[13]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.505     ;
; -9.578  ; Leaky1[4]                        ; chi[12]                                                                                                  ; clk          ; clk         ; 1.000        ; 0.301      ; 10.877     ;
; -9.577  ; Leaky1[4]                        ; Leaky2[13]                                                                                               ; clk          ; clk         ; 1.000        ; 0.348      ; 10.923     ;
; -9.573  ; Leaky1[1]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.493     ;
; -9.566  ; Leaky3[7]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.080     ; 10.484     ;
; -9.561  ; Leaky3[5]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.074     ; 10.485     ;
; -9.549  ; Leaky1[3]                        ; PA[12]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.469     ;
; -9.547  ; Leaky3[14]                       ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.074     ; 10.471     ;
; -9.546  ; Leaky3[11]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.468     ;
; -9.541  ; Leaky1[1]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.461     ;
; -9.540  ; Leaky1[12]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.463     ;
; -9.539  ; Leaky3[0]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.460     ;
; -9.538  ; Leaky1[8]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.461     ;
; -9.537  ; Leaky3[8]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.295      ; 10.870     ;
; -9.533  ; Leaky1[14]                       ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.456     ;
; -9.530  ; Leaky1[15]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.075     ; 10.453     ;
; -9.528  ; Leaky3[6]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.074     ; 10.452     ;
; -9.524  ; Leaky1[2]                        ; PA[12]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.078     ; 10.444     ;
+---------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; cwControlPath:CP1|muxControl[9]                 ; cwControlPath:CP1|muxControl[9]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.419 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1]                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.686      ;
; 0.420 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.687      ;
; 0.426 ; LFSR_29:LFSR|shift_register[27]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.693      ;
; 0.441 ; LFSR_29:LFSR|shift_register[12]                 ; LFSR_29:LFSR|shift_register[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.709      ;
; 0.441 ; LFSR_29:LFSR|shift_register[8]                  ; LFSR_29:LFSR|shift_register[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.709      ;
; 0.441 ; LFSR_29:LFSR|shift_register[6]                  ; LFSR_29:LFSR|shift_register[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.709      ;
; 0.442 ; LFSR_29:LFSR|shift_register[7]                  ; LFSR_29:LFSR|shift_register[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.709      ;
; 0.443 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.710      ;
; 0.447 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.715      ;
; 0.448 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.715      ;
; 0.450 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.718      ;
; 0.452 ; LFSR_29:LFSR|shift_register[11]                 ; LFSR_29:LFSR|shift_register[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.719      ;
; 0.457 ; LFSR_29:LFSR|shift_register[17]                 ; LFSR_29:LFSR|shift_register[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.725      ;
; 0.556 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.823      ;
; 0.559 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.826      ;
; 0.563 ; LFSR_29:LFSR|shift_register[28]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.831      ;
; 0.564 ; LFSR_29:LFSR|shift_register[23]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.832      ;
; 0.566 ; LFSR_29:LFSR|shift_register[10]                 ; LFSR_29:LFSR|shift_register[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.834      ;
; 0.571 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.839      ;
; 0.571 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.839      ;
; 0.576 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.843      ;
; 0.589 ; LFSR_29:LFSR|shift_register[2]                  ; LFSR_29:LFSR|shift_register[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.857      ;
; 0.606 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.872      ;
; 0.614 ; cwControlPath:CP1|i[7]                          ; cwControlPath:CP1|i[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.881      ;
; 0.620 ; LFSR_29:LFSR|shift_register[1]                  ; LFSR_29:LFSR|shift_register[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.888      ;
; 0.623 ; LFSR_29:LFSR|shift_register[0]                  ; LFSR_29:LFSR|shift_register[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.890      ;
; 0.627 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2]                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.894      ;
; 0.632 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.899      ;
; 0.635 ; O1[15]                                          ; PA[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.635 ; O1[14]                                          ; PA[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.636 ; O1[13]                                          ; PA[13]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.636 ; O1[11]                                          ; PA[11]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.636 ; Leaky3[4]                                       ; output[4]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.638 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.660 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.668 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.936      ;
; 0.669 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.937      ;
; 0.670 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.938      ;
; 0.671 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.939      ;
; 0.673 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.940      ;
; 0.694 ; LFSR_29:LFSR|shift_register[17]                 ; LFSR_29:LFSR|shift_register[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.962      ;
; 0.695 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.962      ;
; 0.701 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.967      ;
; 0.713 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.979      ;
; 0.716 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.982      ;
; 0.775 ; LFSR_29:LFSR|shift_register[9]                  ; LFSR_29:LFSR|shift_register[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.794 ; cwControlPath:CP1|i[5]                          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.061      ;
; 0.798 ; cwControlPath:CP1|i[2]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.807 ; LFSR_29:LFSR|shift_register[4]                  ; LFSR_29:LFSR|shift_register[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.075      ;
; 0.829 ; TPO[10]                                         ; O1[10]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.095      ;
; 0.837 ; cwControlPath:CP1|i[3]                          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.104      ;
; 0.837 ; cwControlPath:CP1|i[6]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.104      ;
; 0.837 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[9]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.103      ;
; 0.841 ; Leaky3[15]                                      ; output[15]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.109      ;
; 0.847 ; Leaky3[3]                                       ; output[3]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.115      ;
; 0.852 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.118      ;
; 0.852 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.118      ;
; 0.871 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.138      ;
; 0.871 ; LFSR_29:LFSR|shift_register[14]                 ; LFSR_29:LFSR|shift_register[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.137      ;
; 0.887 ; TPO[15]                                         ; O1[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.155      ;
; 0.903 ; O1[12]                                          ; PA[12]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.083      ; 1.172      ;
; 0.910 ; TPO[7]                                          ; O1[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.088      ; 1.184      ;
; 0.914 ; LFSR_29:LFSR|shift_register[15]                 ; LFSR_29:LFSR|shift_register[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.083      ; 1.183      ;
; 0.921 ; TPO[13]                                         ; O1[13]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.086      ; 1.193      ;
; 0.938 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.205      ;
; 0.947 ; A1[3]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.611      ;
; 0.950 ; LFSR_29:LFSR|shift_register[3]                  ; LFSR_29:LFSR|shift_register[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.216      ;
; 0.950 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.217      ;
; 0.952 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.084      ; 1.222      ;
; 0.961 ; A1[9]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.442      ; 1.625      ;
; 0.964 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.231      ;
; 0.965 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.966 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.232      ;
; 0.968 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.232      ;
; 0.969 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; Leaky1[8]                                       ; output[8]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.233      ;
; 0.970 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.236      ;
; 0.970 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.973 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.239      ;
; 0.978 ; Leaky1[12]                                      ; output[12]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.077      ; 1.241      ;
; 0.979 ; Leaky1[13]                                      ; output[13]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.077      ; 1.242      ;
; 0.979 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.245      ;
; 0.982 ; Leaky1[15]                                      ; output[15]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.077      ; 1.245      ;
; 0.982 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.249      ;
; 0.995 ; A1[0]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.444      ; 1.661      ;
; 0.998 ; M[9]                                            ; A2[9]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.259      ;
; 1.013 ; Leaky2[7]                                       ; Leaky3[7]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.346     ; 0.853      ;
; 1.026 ; Leaky3[6]                                       ; output[6]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 1.290      ;
; 1.027 ; Leaky3[5]                                       ; output[5]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 1.291      ;
; 1.039 ; Leaky2[8]                                       ; Leaky3[8]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.346     ; 0.879      ;
; 1.043 ; Leaky2[13]                                      ; Leaky3[13]                                                                                                ; clk          ; clk         ; 0.000        ; -0.346     ; 0.883      ;
; 1.045 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.311      ;
; 1.052 ; Leaky3[11]                                      ; output[11]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.314      ;
; 1.058 ; Leaky3[1]                                       ; output[1]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.326      ;
; 1.065 ; Leaky1[10]                                      ; output[10]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.077      ; 1.328      ;
; 1.069 ; Leaky1[11]                                      ; output[11]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.077      ; 1.332      ;
; 1.071 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.338      ;
; 1.076 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.343      ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 52.44 MHz ; 52.44 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -9.357 ; -1146.276         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -553.886                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                          ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.357 ; Leaky1[4]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 10.288     ;
; -9.272 ; Leaky1[4]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 10.203     ;
; -9.146 ; Leaky1[4]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 10.077     ;
; -9.082 ; Leaky1[4]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 10.013     ;
; -9.074 ; Leaky1[4]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 10.005     ;
; -9.064 ; Leaky1[3]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.995      ;
; -9.034 ; cwControlPath:CP1|muxControl[16] ; PA[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.123     ; 9.410      ;
; -9.014 ; Leaky1[4]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.262      ; 10.306     ;
; -8.993 ; Leaky3[13]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.921      ;
; -8.992 ; Leaky1[2]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.923      ;
; -8.979 ; Leaky1[3]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.910      ;
; -8.949 ; cwControlPath:CP1|muxControl[16] ; PA[13]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.123     ; 9.325      ;
; -8.944 ; Leaky3[8]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.872      ;
; -8.934 ; Leaky3[7]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.862      ;
; -8.918 ; Leaky1[4]                        ; PA[12]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.849      ;
; -8.918 ; Leaky1[1]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.849      ;
; -8.908 ; Leaky3[13]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.836      ;
; -8.907 ; Leaky1[2]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.838      ;
; -8.882 ; Leaky1[4]                        ; PA[7]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.068     ; 9.813      ;
; -8.871 ; Leaky1[4]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.262      ; 10.163     ;
; -8.871 ; Leaky1[0]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.802      ;
; -8.871 ; Leaky1[5]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.802      ;
; -8.859 ; Leaky3[8]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.787      ;
; -8.853 ; Leaky1[3]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.784      ;
; -8.849 ; Leaky3[7]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.777      ;
; -8.833 ; Leaky1[1]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.764      ;
; -8.829 ; Leaky1[4]                        ; Leaky2[10]                                                                                               ; clk          ; clk         ; 1.000        ; 0.321      ; 10.149     ;
; -8.823 ; cwControlPath:CP1|muxControl[16] ; PA[11]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.123     ; 9.199      ;
; -8.789 ; Leaky1[3]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.720      ;
; -8.786 ; Leaky1[0]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.717      ;
; -8.786 ; Leaky1[5]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.717      ;
; -8.782 ; Leaky3[13]                       ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.710      ;
; -8.781 ; Leaky1[2]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.712      ;
; -8.781 ; Leaky1[3]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.712      ;
; -8.776 ; Leaky3[0]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.706      ;
; -8.775 ; Leaky3[14]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.064     ; 9.710      ;
; -8.767 ; Leaky1[9]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.066     ; 9.700      ;
; -8.759 ; cwControlPath:CP1|muxControl[16] ; PA[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.123     ; 9.135      ;
; -8.754 ; Leaky1[14]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.066     ; 9.687      ;
; -8.751 ; cwControlPath:CP1|muxControl[16] ; PA[10]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.123     ; 9.127      ;
; -8.746 ; Leaky1[6]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.677      ;
; -8.734 ; Leaky3[12]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.067     ; 9.666      ;
; -8.733 ; Leaky3[8]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.661      ;
; -8.723 ; Leaky3[7]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.651      ;
; -8.721 ; Leaky1[3]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.262      ; 10.013     ;
; -8.718 ; Leaky3[13]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.646      ;
; -8.717 ; Leaky1[2]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.648      ;
; -8.716 ; Leaky3[9]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.067     ; 9.648      ;
; -8.715 ; Leaky3[2]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.645      ;
; -8.711 ; Leaky1[10]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.066     ; 9.644      ;
; -8.710 ; Leaky3[13]                       ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.638      ;
; -8.709 ; Leaky1[2]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.640      ;
; -8.707 ; Leaky1[1]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.638      ;
; -8.703 ; Leaky3[1]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.060     ; 9.642      ;
; -8.699 ; Leaky3[10]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.067     ; 9.631      ;
; -8.694 ; Leaky1[7]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.066     ; 9.627      ;
; -8.691 ; Leaky3[0]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.621      ;
; -8.691 ; cwControlPath:CP1|muxControl[16] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 0.500        ; 0.207      ; 9.428      ;
; -8.690 ; Leaky3[14]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.064     ; 9.625      ;
; -8.685 ; Leaky1[11]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.066     ; 9.618      ;
; -8.682 ; Leaky1[9]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.066     ; 9.615      ;
; -8.671 ; Leaky1[4]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.068     ; 9.602      ;
; -8.669 ; Leaky3[8]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.597      ;
; -8.669 ; Leaky1[14]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.066     ; 9.602      ;
; -8.668 ; Leaky1[4]                        ; chi[12]                                                                                                  ; clk          ; clk         ; 1.000        ; 0.275      ; 9.942      ;
; -8.661 ; Leaky1[6]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.592      ;
; -8.661 ; Leaky3[8]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.589      ;
; -8.661 ; Leaky3[5]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 9.595      ;
; -8.660 ; Leaky1[0]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.591      ;
; -8.660 ; Leaky1[5]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.591      ;
; -8.659 ; Leaky3[7]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.587      ;
; -8.651 ; Leaky3[7]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.071     ; 9.579      ;
; -8.650 ; Leaky3[13]                       ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.259      ; 9.939      ;
; -8.649 ; Leaky3[12]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.067     ; 9.581      ;
; -8.649 ; Leaky1[2]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.262      ; 9.941      ;
; -8.644 ; Leaky3[11]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.067     ; 9.576      ;
; -8.643 ; Leaky1[1]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.574      ;
; -8.635 ; Leaky1[1]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.566      ;
; -8.631 ; Leaky3[9]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.067     ; 9.563      ;
; -8.630 ; Leaky3[2]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.069     ; 9.560      ;
; -8.630 ; Leaky3[6]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 9.564      ;
; -8.629 ; Leaky1[4]                        ; Leaky2[13]                                                                                               ; clk          ; clk         ; 1.000        ; 0.321      ; 9.949      ;
; -8.626 ; Leaky1[10]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.066     ; 9.559      ;
; -8.625 ; Leaky1[3]                        ; PA[12]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.556      ;
; -8.618 ; Leaky3[1]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.060     ; 9.557      ;
; -8.614 ; Leaky3[10]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.067     ; 9.546      ;
; -8.609 ; Leaky1[7]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.066     ; 9.542      ;
; -8.601 ; Leaky3[8]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.259      ; 9.890      ;
; -8.600 ; Leaky1[11]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.066     ; 9.533      ;
; -8.598 ; Leaky1[13]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.066     ; 9.531      ;
; -8.596 ; Leaky1[0]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.527      ;
; -8.596 ; Leaky1[5]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.527      ;
; -8.595 ; cwControlPath:CP1|muxControl[16] ; PA[12]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.123     ; 8.971      ;
; -8.591 ; Leaky3[7]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.259      ; 9.880      ;
; -8.589 ; Leaky1[3]                        ; PA[7]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.068     ; 9.520      ;
; -8.588 ; Leaky1[0]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.519      ;
; -8.588 ; Leaky1[5]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.068     ; 9.519      ;
; -8.578 ; Leaky1[3]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.262      ; 9.870      ;
; -8.576 ; Leaky3[5]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.065     ; 9.510      ;
; -8.575 ; Leaky1[4]                        ; PA[6]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.068     ; 9.506      ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                          ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; cwControlPath:CP1|muxControl[9]                 ; cwControlPath:CP1|muxControl[9]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.379 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.623      ;
; 0.379 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1]                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.623      ;
; 0.385 ; LFSR_29:LFSR|shift_register[27]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.628      ;
; 0.399 ; LFSR_29:LFSR|shift_register[12]                 ; LFSR_29:LFSR|shift_register[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.643      ;
; 0.400 ; LFSR_29:LFSR|shift_register[8]                  ; LFSR_29:LFSR|shift_register[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.644      ;
; 0.400 ; LFSR_29:LFSR|shift_register[6]                  ; LFSR_29:LFSR|shift_register[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.644      ;
; 0.401 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.644      ;
; 0.401 ; LFSR_29:LFSR|shift_register[7]                  ; LFSR_29:LFSR|shift_register[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.644      ;
; 0.404 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.648      ;
; 0.406 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.649      ;
; 0.407 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.651      ;
; 0.418 ; LFSR_29:LFSR|shift_register[11]                 ; LFSR_29:LFSR|shift_register[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.661      ;
; 0.421 ; LFSR_29:LFSR|shift_register[17]                 ; LFSR_29:LFSR|shift_register[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.665      ;
; 0.504 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.506 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.749      ;
; 0.511 ; LFSR_29:LFSR|shift_register[28]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.755      ;
; 0.512 ; LFSR_29:LFSR|shift_register[23]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.756      ;
; 0.514 ; LFSR_29:LFSR|shift_register[10]                 ; LFSR_29:LFSR|shift_register[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.758      ;
; 0.518 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.762      ;
; 0.518 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.762      ;
; 0.522 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.765      ;
; 0.546 ; LFSR_29:LFSR|shift_register[2]                  ; LFSR_29:LFSR|shift_register[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.790      ;
; 0.552 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.795      ;
; 0.567 ; LFSR_29:LFSR|shift_register[1]                  ; LFSR_29:LFSR|shift_register[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.811      ;
; 0.567 ; cwControlPath:CP1|i[7]                          ; cwControlPath:CP1|i[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.810      ;
; 0.569 ; LFSR_29:LFSR|shift_register[0]                  ; LFSR_29:LFSR|shift_register[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.812      ;
; 0.577 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2]                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.821      ;
; 0.578 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.821      ;
; 0.580 ; O1[15]                                          ; PA[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.823      ;
; 0.582 ; O1[14]                                          ; PA[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; O1[11]                                          ; PA[11]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.583 ; O1[13]                                          ; PA[13]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; Leaky3[4]                                       ; output[4]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.584 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.604 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.612 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.856      ;
; 0.613 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.857      ;
; 0.614 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.858      ;
; 0.615 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.858      ;
; 0.615 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.859      ;
; 0.635 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.878      ;
; 0.635 ; LFSR_29:LFSR|shift_register[17]                 ; LFSR_29:LFSR|shift_register[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.879      ;
; 0.641 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.884      ;
; 0.657 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.899      ;
; 0.660 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.902      ;
; 0.720 ; LFSR_29:LFSR|shift_register[9]                  ; LFSR_29:LFSR|shift_register[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.739 ; cwControlPath:CP1|i[5]                          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.742 ; cwControlPath:CP1|i[2]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.751 ; TPO[10]                                         ; O1[10]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.993      ;
; 0.753 ; LFSR_29:LFSR|shift_register[4]                  ; LFSR_29:LFSR|shift_register[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.997      ;
; 0.774 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[9]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.017      ;
; 0.775 ; cwControlPath:CP1|i[3]                          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.018      ;
; 0.775 ; cwControlPath:CP1|i[6]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.018      ;
; 0.778 ; Leaky3[15]                                      ; output[15]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.022      ;
; 0.785 ; Leaky3[3]                                       ; output[3]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.029      ;
; 0.788 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.031      ;
; 0.788 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.031      ;
; 0.804 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.048      ;
; 0.809 ; LFSR_29:LFSR|shift_register[14]                 ; LFSR_29:LFSR|shift_register[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.051      ;
; 0.815 ; TPO[15]                                         ; O1[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.059      ;
; 0.820 ; O1[12]                                          ; PA[12]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.066      ;
; 0.836 ; TPO[7]                                          ; O1[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.087      ;
; 0.844 ; TPO[13]                                         ; O1[13]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.093      ;
; 0.847 ; LFSR_29:LFSR|shift_register[15]                 ; LFSR_29:LFSR|shift_register[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.092      ;
; 0.864 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.107      ;
; 0.868 ; A1[3]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.396      ; 1.465      ;
; 0.868 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.111      ;
; 0.871 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.114      ;
; 0.872 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.875 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.075      ; 1.121      ;
; 0.881 ; LFSR_29:LFSR|shift_register[3]                  ; LFSR_29:LFSR|shift_register[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.123      ;
; 0.881 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.124      ;
; 0.882 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.125      ;
; 0.883 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.888 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.069      ; 1.128      ;
; 0.892 ; Leaky1[8]                                       ; output[8]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.132      ;
; 0.893 ; Leaky1[15]                                      ; output[15]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.069      ; 1.133      ;
; 0.902 ; A1[0]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.398      ; 1.501      ;
; 0.902 ; Leaky1[12]                                      ; output[12]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.069      ; 1.142      ;
; 0.903 ; Leaky1[13]                                      ; output[13]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.069      ; 1.143      ;
; 0.903 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.145      ;
; 0.909 ; A1[9]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.396      ; 1.506      ;
; 0.913 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.155      ;
; 0.919 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.161      ;
; 0.926 ; M[9]                                            ; A2[9]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.066      ; 1.163      ;
; 0.929 ; Leaky2[7]                                       ; Leaky3[7]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.318     ; 0.782      ;
; 0.941 ; Leaky3[5]                                       ; output[5]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.181      ;
; 0.941 ; Leaky3[6]                                       ; output[6]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.181      ;
; 0.951 ; Leaky2[8]                                       ; Leaky3[8]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.318     ; 0.804      ;
; 0.957 ; Leaky2[13]                                      ; Leaky3[13]                                                                                                ; clk          ; clk         ; 0.000        ; -0.318     ; 0.810      ;
; 0.958 ; Leaky3[1]                                       ; output[1]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 1.203      ;
; 0.960 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.203      ;
; 0.963 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.206      ;
; 0.974 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.217      ;
; 0.977 ; Leaky1[7]                                       ; output[7]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.217      ;
; 0.981 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.224      ;
; 0.982 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.036 ; -625.491          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -413.997                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                          ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.036 ; cwControlPath:CP1|muxControl[16] ; PA[15]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.426     ; 5.097      ;
; -4.983 ; cwControlPath:CP1|muxControl[16] ; PA[13]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.426     ; 5.044      ;
; -4.909 ; cwControlPath:CP1|muxControl[16] ; PA[11]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.426     ; 4.970      ;
; -4.889 ; cwControlPath:CP1|muxControl[16] ; PA[14]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.426     ; 4.950      ;
; -4.885 ; cwControlPath:CP1|muxControl[16] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 0.500        ; -0.243     ; 5.151      ;
; -4.863 ; cwControlPath:CP1|muxControl[16] ; PA[10]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.426     ; 4.924      ;
; -4.806 ; cwControlPath:CP1|muxControl[16] ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 0.500        ; -0.242     ; 5.073      ;
; -4.802 ; cwControlPath:CP1|muxControl[16] ; PA[12]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.426     ; 4.863      ;
; -4.780 ; cwControlPath:CP1|muxControl[16] ; PA[7]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 4.841      ;
; -4.734 ; cwControlPath:CP1|muxControl[16] ; Leaky2[10]                                                                                               ; clk          ; clk         ; 0.500        ; -0.225     ; 4.996      ;
; -4.682 ; cwControlPath:CP1|muxControl[16] ; chi[12]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.248     ; 4.921      ;
; -4.676 ; cwControlPath:CP1|muxControl[16] ; PA[9]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 4.737      ;
; -4.658 ; cwControlPath:CP1|muxControl[16] ; Leaky2[13]                                                                                               ; clk          ; clk         ; 0.500        ; -0.225     ; 4.920      ;
; -4.644 ; Leaky1[4]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.593      ;
; -4.618 ; cwControlPath:CP1|muxControl[16] ; PA[6]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.425     ; 4.680      ;
; -4.604 ; cwControlPath:CP1|muxControl[16] ; chi[9]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.248     ; 4.843      ;
; -4.601 ; cwControlPath:CP1|muxControl[16] ; PA[8]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.426     ; 4.662      ;
; -4.591 ; Leaky1[4]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.540      ;
; -4.581 ; cwControlPath:CP1|muxControl[16] ; Leaky2[7]                                                                                                ; clk          ; clk         ; 0.500        ; -0.225     ; 4.843      ;
; -4.580 ; cwControlPath:CP1|muxControl[16] ; chi[14]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.240     ; 4.827      ;
; -4.575 ; cwControlPath:CP1|muxControl[16] ; PA[4]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.425     ; 4.637      ;
; -4.531 ; cwControlPath:CP1|muxControl[16] ; chi[11]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.248     ; 4.770      ;
; -4.524 ; cwControlPath:CP1|muxControl[16] ; PA[5]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.425     ; 4.586      ;
; -4.517 ; Leaky1[4]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.466      ;
; -4.497 ; Leaky1[4]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.446      ;
; -4.493 ; Leaky1[4]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 5.647      ;
; -4.486 ; Leaky1[3]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.435      ;
; -4.474 ; Leaky1[2]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.423      ;
; -4.471 ; Leaky1[4]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.420      ;
; -4.469 ; cwControlPath:CP1|muxControl[16] ; PA[3]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.425     ; 4.531      ;
; -4.465 ; Leaky3[13]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.413      ;
; -4.463 ; cwControlPath:CP1|muxControl[16] ; Leaky2[8]                                                                                                ; clk          ; clk         ; 0.500        ; -0.225     ; 4.725      ;
; -4.459 ; cwControlPath:CP1|muxControl[16] ; PA[1]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.425     ; 4.521      ;
; -4.443 ; Leaky3[8]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.391      ;
; -4.433 ; Leaky1[3]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.382      ;
; -4.431 ; Leaky3[7]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.379      ;
; -4.421 ; Leaky1[2]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.370      ;
; -4.417 ; cwControlPath:CP1|muxControl[16] ; chi[6]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.245     ; 4.659      ;
; -4.414 ; Leaky1[4]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.146      ; 5.569      ;
; -4.413 ; Leaky1[1]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.362      ;
; -4.412 ; Leaky3[13]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.360      ;
; -4.410 ; Leaky1[4]                        ; PA[12]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.359      ;
; -4.409 ; cwControlPath:CP1|muxControl[16] ; PA[2]                                                                                                    ; clk          ; clk         ; 0.500        ; -0.425     ; 4.471      ;
; -4.398 ; cwControlPath:CP1|muxControl[16] ; Leaky2[15]                                                                                               ; clk          ; clk         ; 0.500        ; -0.225     ; 4.660      ;
; -4.390 ; Leaky3[8]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.338      ;
; -4.389 ; cwControlPath:CP1|muxControl[16] ; chi[4]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.245     ; 4.631      ;
; -4.388 ; Leaky1[4]                        ; PA[7]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.038     ; 5.337      ;
; -4.385 ; Leaky1[5]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.334      ;
; -4.383 ; Leaky1[0]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.332      ;
; -4.378 ; Leaky3[7]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.326      ;
; -4.360 ; Leaky1[1]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.309      ;
; -4.359 ; Leaky1[3]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.308      ;
; -4.357 ; cwControlPath:CP1|muxControl[16] ; chi[2]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.426     ; 4.418      ;
; -4.348 ; Leaky3[0]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.298      ;
; -4.347 ; Leaky1[2]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.296      ;
; -4.345 ; cwControlPath:CP1|muxControl[16] ; chi[13]                                                                                                  ; clk          ; clk         ; 0.500        ; -0.240     ; 4.592      ;
; -4.342 ; Leaky1[4]                        ; Leaky2[10]                                                                                               ; clk          ; clk         ; 1.000        ; 0.163      ; 5.492      ;
; -4.341 ; cwControlPath:CP1|muxControl[16] ; chi[5]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.245     ; 4.583      ;
; -4.339 ; Leaky1[3]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.288      ;
; -4.338 ; Leaky3[14]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.031     ; 5.294      ;
; -4.338 ; Leaky3[13]                       ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.286      ;
; -4.335 ; Leaky1[3]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 5.489      ;
; -4.334 ; cwControlPath:CP1|muxControl[16] ; Leaky2[14]                                                                                               ; clk          ; clk         ; 0.500        ; -0.225     ; 4.596      ;
; -4.333 ; Leaky3[12]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.034     ; 5.286      ;
; -4.332 ; Leaky1[5]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.281      ;
; -4.330 ; Leaky1[0]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.279      ;
; -4.330 ; Leaky1[14]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.035     ; 5.282      ;
; -4.327 ; Leaky1[2]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.276      ;
; -4.325 ; Leaky3[2]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.275      ;
; -4.324 ; Leaky3[9]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.034     ; 5.277      ;
; -4.323 ; Leaky1[2]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.145      ; 5.477      ;
; -4.318 ; Leaky3[13]                       ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.266      ;
; -4.316 ; Leaky3[8]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.264      ;
; -4.314 ; Leaky3[13]                       ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.144      ; 5.467      ;
; -4.313 ; Leaky1[3]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.262      ;
; -4.309 ; Leaky1[10]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.035     ; 5.261      ;
; -4.306 ; Leaky1[9]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.035     ; 5.258      ;
; -4.304 ; Leaky3[7]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.252      ;
; -4.303 ; Leaky3[10]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.034     ; 5.256      ;
; -4.301 ; Leaky1[2]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.250      ;
; -4.300 ; Leaky1[6]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.249      ;
; -4.296 ; Leaky3[8]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.244      ;
; -4.295 ; Leaky3[0]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.245      ;
; -4.292 ; Leaky3[8]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.144      ; 5.445      ;
; -4.292 ; Leaky3[13]                       ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.240      ;
; -4.290 ; Leaky1[4]                        ; chi[12]                                                                                                  ; clk          ; clk         ; 1.000        ; 0.140      ; 5.417      ;
; -4.290 ; Leaky1[11]                       ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.035     ; 5.242      ;
; -4.290 ; Leaky1[7]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.035     ; 5.242      ;
; -4.286 ; Leaky1[1]                        ; PA[11]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.038     ; 5.235      ;
; -4.285 ; Leaky3[14]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.031     ; 5.241      ;
; -4.284 ; Leaky1[4]                        ; PA[9]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.038     ; 5.233      ;
; -4.284 ; Leaky3[7]                        ; PA[14]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.232      ;
; -4.282 ; cwControlPath:CP1|muxControl[16] ; chi[3]                                                                                                   ; clk          ; clk         ; 0.500        ; -0.245     ; 4.524      ;
; -4.280 ; Leaky3[12]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.034     ; 5.233      ;
; -4.280 ; Leaky3[7]                        ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_datain_reg0 ; clk          ; clk         ; 1.000        ; 0.144      ; 5.433      ;
; -4.277 ; Leaky1[14]                       ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.035     ; 5.229      ;
; -4.276 ; Leaky3[1]                        ; PA[15]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.026     ; 5.237      ;
; -4.272 ; Leaky3[2]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.037     ; 5.222      ;
; -4.271 ; Leaky3[9]                        ; PA[13]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.034     ; 5.224      ;
; -4.270 ; Leaky3[8]                        ; PA[10]                                                                                                   ; clk          ; clk         ; 1.000        ; -0.039     ; 5.218      ;
+--------+----------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                          ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; cwControlPath:CP1|muxControl[9]                 ; cwControlPath:CP1|muxControl[9]                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.187 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.191 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1]                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.318      ;
; 0.191 ; LFSR_29:LFSR|shift_register[27]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.317      ;
; 0.201 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.327      ;
; 0.201 ; LFSR_29:LFSR|shift_register[11]                 ; LFSR_29:LFSR|shift_register[22]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.327      ;
; 0.202 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.328      ;
; 0.203 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; LFSR_29:LFSR|shift_register[12]                 ; LFSR_29:LFSR|shift_register[23]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; LFSR_29:LFSR|shift_register[8]                  ; LFSR_29:LFSR|shift_register[19]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; LFSR_29:LFSR|shift_register[7]                  ; LFSR_29:LFSR|shift_register[18]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; LFSR_29:LFSR|shift_register[17]                 ; LFSR_29:LFSR|shift_register[28]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.204 ; LFSR_29:LFSR|shift_register[6]                  ; LFSR_29:LFSR|shift_register[17]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.330      ;
; 0.205 ; LFSR_29:LFSR|shift_register[19]                 ; LFSR_29:LFSR|shift_register[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.331      ;
; 0.254 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.380      ;
; 0.257 ; LFSR_29:LFSR|shift_register[25]                 ; LFSR_29:LFSR|shift_register[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.383      ;
; 0.257 ; LFSR_29:LFSR|shift_register[28]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.383      ;
; 0.259 ; LFSR_29:LFSR|shift_register[23]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.385      ;
; 0.260 ; LFSR_29:LFSR|shift_register[10]                 ; LFSR_29:LFSR|shift_register[21]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.386      ;
; 0.261 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; LFSR_29:LFSR|shift_register[2]                  ; LFSR_29:LFSR|shift_register[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.389      ;
; 0.262 ; LFSR_29:LFSR|shift_register[24]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.388      ;
; 0.264 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.390      ;
; 0.273 ; LFSR_29:LFSR|shift_register[1]                  ; LFSR_29:LFSR|shift_register[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.399      ;
; 0.274 ; LFSR_29:LFSR|shift_register[0]                  ; LFSR_29:LFSR|shift_register[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.400      ;
; 0.276 ; cwControlPath:CP1|i[7]                          ; cwControlPath:CP1|i[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.405      ;
; 0.281 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.410      ;
; 0.283 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[2]                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.410      ;
; 0.284 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.286 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.288 ; O1[15]                                          ; PA[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; O1[14]                                          ; PA[14]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; O1[13]                                          ; PA[13]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; Leaky3[4]                                       ; output[4]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; O1[11]                                          ; PA[11]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.297 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.307 ; LFSR_29:LFSR|shift_register[18]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.433      ;
; 0.308 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.434      ;
; 0.308 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.434      ;
; 0.309 ; LFSR_29:LFSR|shift_register[21]                 ; LFSR_29:LFSR|shift_register[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.435      ;
; 0.310 ; LFSR_29:LFSR|shift_register[26]                 ; LFSR_29:LFSR|shift_register[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.436      ;
; 0.318 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.444      ;
; 0.318 ; LFSR_29:LFSR|shift_register[20]                 ; LFSR_29:LFSR|shift_register[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.444      ;
; 0.318 ; LFSR_29:LFSR|shift_register[17]                 ; LFSR_29:LFSR|shift_register[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.444      ;
; 0.321 ; LFSR_29:LFSR|shift_register[16]                 ; LFSR_29:LFSR|shift_register[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.447      ;
; 0.324 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[11]                                                                          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.453      ;
; 0.334 ; LFSR_29:LFSR|shift_register[9]                  ; LFSR_29:LFSR|shift_register[20]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.460      ;
; 0.348 ; LFSR_29:LFSR|shift_register[4]                  ; LFSR_29:LFSR|shift_register[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.475      ;
; 0.350 ; cwControlPath:CP1|i[5]                          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.479      ;
; 0.352 ; cwControlPath:CP1|i[2]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.481      ;
; 0.370 ; TPO[10]                                         ; O1[10]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.493      ;
; 0.371 ; Leaky3[15]                                      ; output[15]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.498      ;
; 0.374 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[9]                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.503      ;
; 0.376 ; Leaky3[3]                                       ; output[3]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.503      ;
; 0.377 ; cwControlPath:CP1|i[3]                          ; cwControlPath:CP1|i[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.506      ;
; 0.378 ; cwControlPath:CP1|i[6]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.507      ;
; 0.381 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[10]                                                                          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.510      ;
; 0.381 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[2]                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.510      ;
; 0.386 ; LFSR_29:LFSR|shift_register[14]                 ; LFSR_29:LFSR|shift_register[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.512      ;
; 0.392 ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[1] ; cwControlPath:CP1|LFSR_3:LFSR|shift_register[0]                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.519      ;
; 0.401 ; TPO[15]                                         ; O1[15]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.528      ;
; 0.402 ; O1[12]                                          ; PA[12]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.046      ; 0.532      ;
; 0.405 ; A1[3]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.737      ;
; 0.409 ; A1[9]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.741      ;
; 0.415 ; TPO[7]                                          ; O1[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.548      ;
; 0.417 ; LFSR_29:LFSR|shift_register[15]                 ; LFSR_29:LFSR|shift_register[26]                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.546      ;
; 0.418 ; TPO[13]                                         ; O1[13]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.047      ; 0.549      ;
; 0.423 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|State[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.552      ;
; 0.427 ; LFSR_29:LFSR|shift_register[22]                 ; LFSR_29:LFSR|shift_register[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.556      ;
; 0.433 ; LFSR_29:LFSR|shift_register[3]                  ; LFSR_29:LFSR|shift_register[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.557      ;
; 0.433 ; cwControlPath:CP1|State[1]                      ; cwControlPath:CP1|State[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.562      ;
; 0.433 ; cwControlPath:CP1|i[1]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.562      ;
; 0.435 ; cwControlPath:CP1|State[0]                      ; cwControlPath:CP1|muxControl[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.562      ;
; 0.436 ; Leaky1[8]                                       ; output[8]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.556      ;
; 0.437 ; Leaky1[13]                                      ; output[13]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.557      ;
; 0.438 ; Leaky1[15]                                      ; output[15]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.558      ;
; 0.440 ; Leaky1[12]                                      ; output[12]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.560      ;
; 0.442 ; A1[0]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.776      ;
; 0.444 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.444 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.444 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.447 ; cwControlPath:CP1|i[4]                          ; cwControlPath:CP1|i[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.576      ;
; 0.447 ; cwControlPath:CP1|i[0]                          ; cwControlPath:CP1|i[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.576      ;
; 0.450 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|muxControl[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.579      ;
; 0.453 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|validNum                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.582      ;
; 0.453 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|regControl[13]                                                                          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.582      ;
; 0.456 ; Leaky2[7]                                       ; Leaky3[7]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.162     ; 0.378      ;
; 0.465 ; M[9]                                            ; A2[9]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.588      ;
; 0.466 ; Leaky2[8]                                       ; Leaky3[8]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.162     ; 0.388      ;
; 0.467 ; Leaky3[5]                                       ; output[5]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; Leaky3[6]                                       ; output[6]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; Leaky2[13]                                      ; Leaky3[13]                                                                                                ; clk          ; clk         ; 0.000        ; -0.162     ; 0.392      ;
; 0.471 ; Leaky3[1]                                       ; output[1]~reg0                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.599      ;
; 0.472 ; A4[7]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.806      ;
; 0.474 ; cwControlPath:CP1|State[2]                      ; cwControlPath:CP1|State[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.603      ;
; 0.482 ; A4[3]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.816      ;
; 0.482 ; A4[5]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.816      ;
; 0.483 ; A4[8]                                           ; wcRAM:RAM1|altsyncram:altsyncram_component|altsyncram_9fr3:auto_generated|ram_block1a9~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.817      ;
; 0.484 ; Leaky3[11]                                      ; output[11]~reg0                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.367   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -10.367   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1286.231 ; 0.0   ; 0.0      ; 0.0     ; -555.822            ;
;  clk             ; -1286.231 ; 0.000 ; N/A      ; N/A     ; -555.822            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; valid         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61291    ; 25680    ; 8        ; 309      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61291    ; 25680    ; 8        ; 309      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; output[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valid       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon May 23 15:39:55 2022
Info: Command: quartus_sta ConstrainedWallace -c ConstrainedWallace
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ConstrainedWallace.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.367           -1286.231 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -555.822 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.357           -1146.276 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -553.886 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.036
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.036            -625.491 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -413.997 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4832 megabytes
    Info: Processing ended: Mon May 23 15:40:00 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


