###############################################################################################################
# Core-Level Timing Constraints for axi_register_slice Component "design_1_hard_data_reg_0"
###############################################################################################################
#
# This component is not configured in a multi-SLR crossing or auto-pipelining mode.
# No timing core-level constraints are needed.
