# ichw3

## 第一题

-------

**<font color=grey size=4>详述通用的高速缓存存储器结构及工作原理。</font>**

### 结构

&emsp;&emsp;主要由cache存储体、地址转换部件及替换部件组成。<sup>[1][2]</sup>

### 工作原理

&emsp;&emsp;当CPU运行程序时，主存储器中相应的部分数据被分割成多个数据块，并被调入不同的高速存储器的存储单元组。此时与联想存储器对应位置的存储单元记录调入的存储单元组所对应的地址。

&emsp;&emsp;当CPU存取主存储器时，硬件首先获取其调用的主存储器的数据地址，同时联想存储器将这些地址与其之前记录的高速存储器中的存储单元地址进行比对，若符合则说明需调用的数据已存在于高速存储器中，称之为命中，硬件就将本需调用的主存储器地址更换为高速存储器中的地址，以方便数据的高速调用；若查无符合的结果，说明所需的数据并未进入高速存储器内，称之为脱靶，此时为保证数据的高速调用，硬件将所需的主存储器中的相应数据调入高速存储器中空着的单元组中，并将相应地址存入联想存储器对应位置的单元内。

&emsp;&emsp;若脱靶时高速存储器内并无空着的单元组，则替换逻辑电路介入工作，将高速存储器内已有的数据单元淘汰，以腾出位置调入新的数据。<sup>[1][3]</sup>

### Ref:</font>

<font size=2>[1]https://baike.baidu.com/item/高速缓冲存储器/9027270?fr=aladdin#reference-[2]-496990-wrap

[2]https://wenku.baidu.com/view/d41b3c61312b3169a551a40e.html

[3]https://caodg.github.io/ic/slides/03.hardware/#22,#23
</font>
