# Computer Organization and Architecture - COMPACT MIPS PROCESSOR VHDL

# ğŸ§  Compact MIPS Processor (VHDL)

Un procesor **MIPS redus** (Compact MIPS) implementat Ã®n **VHDL**, dezvoltat ca parte a proiectului de *Computer Organization and Architecture (COA)*. Acest design include componentele esenÈ›iale ale unui CPU MIPS: ALU, banc de registre, memorie de instrucÈ›iuni, memorie RAM È™i unitate de control.

---

## ğŸ“‘ Cuprins

- [Descriere](#descriere)
- [FuncÈ›ionalitÄƒÈ›i](#funcÈ›ionalitÄƒÈ›i)
- [ArhitecturÄƒ](#arhitecturÄƒ)
- [Tehnologii & Unelte](#tehnologii--unelte)
- [Structura proiectului](#structura-proiectului)
- [Instalare & Simulare](#instalare--simulare)
- [Exemplu de utilizare](#exemplu-de-utilizare)
- [LimitÄƒri cunoscute](#limitÄƒri-cunoscute)
- [Roadmap](#roadmap)
- [ContribuÈ›ii](#contribuÈ›ii)
- [LicenÈ›Äƒ](#licenÈ›Äƒ)

---

## ğŸ“ Descriere

Proiectul reprezintÄƒ implementarea unui **procesor MIPS redus**, proiectat pentru a exemplifica funcÈ›ionarea internÄƒ a unui procesor simplificat. Permite execuÈ›ia unui subset de instrucÈ›iuni MIPS de bazÄƒ: operaÈ›ii aritmetice, logice, Ã®ncÄƒrcÄƒri Ã®n memorie È™i instrucÈ›iuni de branch.

Scopul este educaÈ›ional È™i orientat spre Ã®nÈ›elegerea arhitecturii la nivel **RTL (Register-Transfer Level)**.

---

## âš™ï¸ FuncÈ›ionalitÄƒÈ›i

- Unitate aritmeticÄƒ È™i logicÄƒ (**ALU**)  
- **Banc de registre** (Register File)  
- **Memorie instrucÈ›iuni (ROM)** pentru program  
- **Memorie date (RAM)**  
- ExecuÈ›ie instrucÈ›iuni **R-type È™i I-type**  
- **Branch condiÈ›ionat**  
- Semnale de control È™i suport complet de simulare

---

## ğŸ§± ArhitecturÄƒ

Arhitectura este inspiratÄƒ din modelul standard **MIPS single-cycle**, fiind structuratÄƒ Ã®n urmÄƒtoarele blocuri principale:

1. **PC + ROM** â€“ aducerea instrucÈ›iunilor
2. **Register File** â€“ stocare temporarÄƒ valori
3. **ALU** â€“ execuÈ›ie operaÈ›ii
4. **Memory Unit (RAM)** â€“ citire/scriere
5. **Control Unit** â€“ generare semnale control Ã®n funcÈ›ie de opcode

---

## ğŸ›  Tehnologii & Unelte

| ComponentÄƒ | Utilizat |
|-----------|---------|
| Limbaj descriere hardware | **VHDL** |
| Simulare | **ModelSim / GHDL / Vivado** |
| Vizualizare semnale | **GTKWave** |
| PlatformÄƒ colaborare | **Git / GitHub** |

---

## ğŸ“ Structura proiectului

```bash
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ alu.vhd
â”‚   â”œâ”€â”€ register_file.vhd
â”‚   â”œâ”€â”€ memory.vhd
â”‚   â”œâ”€â”€ control.vhd
â”‚   â”œâ”€â”€ pc.vhd
â”‚   â””â”€â”€ top.vhd
â”œâ”€â”€ tb/
â”‚   â””â”€â”€ tb_top.vhd
â”œâ”€â”€ programs/
â”‚   â””â”€â”€ test_program.mem
â”œâ”€â”€ docs/
â”‚   â””â”€â”€ (diagrame È™i resurse)
â””â”€â”€ LICENSE
