sim:/tprocessor_vhd/uut/reset sim:/tprocessor_vhd/uut/clock sim:/tprocessor_vhd/uut/PC_Next sim:/tprocessor_vhd/uut/PC_Next4 sim:/tprocessor_vhd/uut/Next_Inst sim:/tprocessor_vhd/uut/Branch_Out sim:/tprocessor_vhd/uut/Instruction sim:/tprocessor_vhd/uut/D1 sim:/tprocessor_vhd/uut/D2 sim:/tprocessor_vhd/uut/ImmOrD2 sim:/tprocessor_vhd/uut/Imm_Out sim:/tprocessor_vhd/uut/ALUOut sim:/tprocessor_vhd/uut/DmemOut sim:/tprocessor_vhd/uut/RegWriteData sim:/tprocessor_vhd/uut/Mem_Addr sim:/tprocessor_vhd/uut/MemRead sim:/tprocessor_vhd/uut/MemtoReg sim:/tprocessor_vhd/uut/MemWrite sim:/tprocessor_vhd/uut/ALUSrc sim:/tprocessor_vhd/uut/RegWrite sim:/tprocessor_vhd/uut/BranchMuxSel sim:/tprocessor_vhd/uut/ALU_Zero sim:/tprocessor_vhd/uut/Ctrl_Branch sim:/tprocessor_vhd/uut/ImmGenerator sim:/tprocessor_vhd/uut/ALUCtrl sim:/tprocessor_vhd/uut/trash sim:/tprocessor_vhd/uut/BranchSelector sim:/tprocessor_vhd/uut/Data_Memory/i_ram sim:/tprocessor_vhd/uut/Our_Reg/Gen1(0)/RegI/dataout sim:/tprocessor_vhd/uut/Our_Reg/Gen1(1)/RegI/dataout sim:/tprocessor_vhd/uut/Our_Reg/Gen1(2)/RegI/dataout sim:/tprocessor_vhd/uut/Our_Reg/Gen1(3)/RegI/dataout sim:/tprocessor_vhd/uut/Our_Reg/Gen1(4)/RegI/dataout sim:/tprocessor_vhd/uut/Our_Reg/Gen1(5)/RegI/dataout sim:/tprocessor_vhd/uut/Our_Reg/Gen1(6)/RegI/dataout sim:/tprocessor_vhd/uut/Our_Reg/Gen1(7)/RegI/dataout sim:/tprocessor_vhd/uut/Our_Reg/Gen1(8)/RegI/dataout sim:/tprocessor_vhd/uut/Our_Reg/Gen1(0)/RegI/datain 