# 第六章 异步时序逻辑电路

## 一、异步时序逻辑电路概述

### 特点

- 电路中没有统一的同步时钟脉冲信号，电路状态的改变是**外部输入信号变化直接作用**的结果
- 电路的记忆功能可以由**触发器**实现，也可以由**延时加反馈**实现
- 无论输入信号是脉冲信号还是电平信号，对其变化均有一定约束

### 分类

- 根据电路结构和输入信号形式分类
  - 脉冲异步时序逻辑电路
  - 电平异步时序逻辑电路
- 根据电路输出与输入的关系分类
  - Mealy 型
  - Moore 型

## 二、脉冲异步时序逻辑电路分析

### 结构模型

略，见 [第五章](./chap5.md)

### 输入信号的要求

- 输入信号为脉冲信号
- 输入脉冲的宽度，必须保证触发器可靠翻转
- 输入脉冲的间隔，必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来
- **不允许在两个或两个以上的输入端同时出现脉冲**

### 注意

对 n 个输入的电路，一位输入只允许出现 n + 1 种取值组合，其中有效输入取值组合为 n 种

### 输出信号的形式

脉冲异步时序逻辑电路的输出信号可以是脉冲信号也可以是电平信号

- 若电路结构为 Mealy 型，则输出为脉冲信号

  输出不仅是状态变量的函数，而且是输入的函数，而**输入为脉冲信号**，所以输出一般是脉冲信号

- 若电路结构为 Moore 型，则输出为电平信号

  输出仅仅是状态变量的函数，输出值被定义在两个间隔不定的输入脉冲之间，即由**两个输入脉冲之间的状态**决定

### 脉冲异步时序电路与同步时序电路的异同

- 相同点
  - 状态的改变都依赖于外加脉冲
  - 存储元件都是触发器
- 不同点
  - 脉冲异步时序电路无外加的统一的时钟脉冲
  - 输入变量 x 为脉冲信号，由输入脉冲直接引起电路的状态改变
  - 由次态逻辑产生各触发器控制输入信号和时间有先后的各触发器的时钟控制信号、

### 分析方法

- 与同步时序逻辑电路大致相同
- 当存储元件采用时钟控制触发器时，对触发器的时钟控制端应作为激励函数处理
- 简化状态图和状态表
  - 仅当**时钟端有脉冲作用**时，才根据触发器的输入确定状态转移方向，否则触发器状态不变
  - 分析时可以排除**两个或两个以上输入端同时出现脉冲**以及**输入端无脉冲出现**的情况

### 分析步骤

<div align=center><img
    src="https://gitee.com/Miraclezjy/utoolspic/raw/master/%E8%84%89%E5%86%B2%E5%BC%82%E6%AD%A5%E6%97%B6%E5%BA%8F%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF%E5%88%86%E6%9E%90-2021-12-2417:49:37.png"
</div>

### 注意

- 脉冲异步时序逻辑电路使用边沿触发器时，上升沿或者下降沿对电路功能有很大的影响
- 为了保证脉冲异步时序逻辑电路正常工作，使用的边沿触发器应该在输入脉冲的后沿触发
- **输入为正脉冲，使用下降沿触发的边沿触发器**
- **输入为负脉冲，使用上升沿触发的边沿触发器**

## 三、脉冲异步时序逻辑电路设计

#### 流程

<div align=center><img
	src="https://gitee.com/Miraclezjy/utoolspic/raw/master/%E8%84%89%E5%86%B2%E5%BC%82%E6%AD%A5%E6%97%B6%E5%BA%8F%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1-2021-12-2419:37:39.png"
</div>

#### 与同步时序电路的区别

- 采用时钟控制触发器时，时钟端应作为激励函数处理
- 在形成原始状态图和原始状态表时，对于 n 个输入，只需考虑 n 种输入信号中仅一个为 1 的情况；在确定激励函数时，对两个或两个以上输入为 1 的情况，可作为无关条件处理
- 当输入端无脉冲时，应保证电路状态不变

#### 激励表

<div align=center><img
    src="https://gitee.com/Miraclezjy/utoolspic/raw/master/%E8%84%89%E5%86%B2%E5%BC%82%E6%AD%A5%E6%97%B6%E5%BA%8F%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF%E6%BF%80%E5%8A%B1%E8%A1%A8-2021-12-2419:41:56.png"
</div>

#### 激励函数和输出函数

- 输入端无脉冲出现，触发器时钟端为 0，输入端为 d（**推荐**）
- 输入端无脉冲出现，触发器时钟端为 d，输入端为 1 / 0（需要加缓冲器，解决时序冲突，故不推荐）
- 两个输入端同时为 1（不允许）作为无关条件处理

## 四、电平异步时序逻辑电路分析

#### 脉冲异步时序电路和同步时序电路共同的特点

- 电路状态的转换是在脉冲作用下实现的
- 电路对过去输入信号的记忆由触发器的状态体现

#### 电平异步时序逻辑电路

##### 特点

- 电路输出和状态的改变是由输入信号电位的变化直接引起的，工作速度较高
- 电路的二次状态和激励状态仅仅相差一个时间延迟，即二次状态 y 是激励状态 Y 经过延迟 $\Delta t$ 后的“重现”
- 输入信号的一次变化可能引起二次状态的**多次变化**
- 电路在状态转换过程中存在稳定状态和非稳定状态
  - 稳定状态：Y = y
  - 非稳定状态：Y $\neq$ y

##### 输入信号的约束

- 不允许两个或两个以上输入信号同时发生变化
- 输入信号变化引起的电路响应必须完全结束后，才允许输入信号再次变化。即必须使电路进入稳定状态后，才允许输入信号发生变化

以上两条是使电平异步时序电路能可靠工作的基本条件，通常将满足上述条件的工作方式称为**基本工作方式**，并将按基本工作方式工作的电平异步时序逻辑电路称为**基本型电路**

#### 电平异步时序逻辑电路的描述

##### 逻辑方程

##### 流程表

流程表：是一种以**卡诺图**的格式反映电路输出信号、激励状态与电路输入信号、二次状态之间关系的一种表格

<div align=center><img
	src="https://gitee.com/Miraclezjy/utoolspic/raw/master/%E6%B5%81%E7%A8%8B%E8%A1%A8-2021-12-2420:23:11.png"                      
>
</div>

注意：

- 将表中与二次状态相同的激励状态画上圆圈，以表示电路处于稳态，否则处于非稳态
- 将一位输入的各种取值按代码相邻的关系排列（与卡诺图相同），以表示输入信号只能在相邻位置上发生变化

流程表能详细反映电路的工作过程及工作特点，但**不能清晰地反映电路的逻辑功能**

##### 总态图

- 总态：指电路输入和二次状态的组合，记作`(x, y)`
- 在流程表中，代表某个二次状态的一行和代表某种输入取值的一列的交叉点对应一个总态（即一个格子）
- 总态图：反映稳定总态之间转移关系及相应输出的一种有向图

#### 电平异步时序逻辑电路分析步骤

<div align=center><img
    src="https://gitee.com/Miraclezjy/utoolspic/raw/master/%E7%94%B5%E5%B9%B3%E5%BC%82%E6%AD%A5%E6%97%B6%E5%BA%8F%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF%E5%88%86%E6%9E%90%E6%AD%A5%E9%AA%A4-2021-12-2420:31:46.png">
</div>

#### 电平异步时序逻辑电路的竞争

##### 竞争的类型

- 非临界竞争：竞争的结果能够到达预定的稳态

- 临界竞争：竞争的结果可能使电路到达不同的稳态，即状态转移不可预测

##### 用流程表检查电路竞争的一般法则

- 若输入信号变化所到达的列只有一个稳态，则该竞争属于非临界竞争
- 若输入信号变化所到达的列有两个或两个以上稳态，则该竞争属于临界竞争