TimeQuest Timing Analyzer report for CEG-3155-LAB-2
Wed Oct 23 17:29:43 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'GClock'
 13. Slow 1200mV 85C Model Hold: 'GClock'
 14. Slow 1200mV 85C Model Recovery: 'GClock'
 15. Slow 1200mV 85C Model Removal: 'GClock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'GClock'
 31. Slow 1200mV 0C Model Hold: 'GClock'
 32. Slow 1200mV 0C Model Recovery: 'GClock'
 33. Slow 1200mV 0C Model Removal: 'GClock'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'GClock'
 48. Fast 1200mV 0C Model Hold: 'GClock'
 49. Fast 1200mV 0C Model Recovery: 'GClock'
 50. Fast 1200mV 0C Model Removal: 'GClock'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Signal Integrity Metrics (Slow 1200mv 0c Model)
 69. Signal Integrity Metrics (Slow 1200mv 85c Model)
 70. Signal Integrity Metrics (Fast 1200mv 0c Model)
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG-3155-LAB-2                                                    ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; GClock     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 166.72 MHz ; 166.72 MHz      ; GClock     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; GClock ; -4.998 ; -178.975          ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; GClock ; 0.402 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; GClock ; -0.950 ; -40.779              ;
+--------+--------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; GClock ; 0.812 ; 0.000                ;
+--------+-------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; GClock ; -3.000 ; -89.095                         ;
+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                                                                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                          ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.998 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.914      ;
; -4.930 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.846      ;
; -4.909 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.825      ;
; -4.906 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.822      ;
; -4.864 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.779      ;
; -4.796 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.711      ;
; -4.775 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.690      ;
; -4.772 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.687      ;
; -4.698 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.614      ;
; -4.652 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.568      ;
; -4.629 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.545      ;
; -4.609 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.525      ;
; -4.605 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.521      ;
; -4.584 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.500      ;
; -4.563 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.479      ;
; -4.560 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.476      ;
; -4.521 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.437      ;
; -4.506 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.422      ;
; -4.492 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.407      ;
; -4.438 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.354      ;
; -4.424 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.339      ;
; -4.417 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.333      ;
; -4.414 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.330      ;
; -4.403 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.318      ;
; -4.400 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.315      ;
; -4.396 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 5.313      ;
; -4.387 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.302      ;
; -4.375 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.290      ;
; -4.329 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.245      ;
; -4.326 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.244      ;
; -4.320 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.236      ;
; -4.307 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.223      ;
; -4.302 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.218      ;
; -4.294 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.210      ;
; -4.262 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.178      ;
; -4.252 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.168      ;
; -4.243 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.159      ;
; -4.243 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 5.160      ;
; -4.241 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.084     ; 5.155      ;
; -4.238 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.154      ;
; -4.231 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.147      ;
; -4.228 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.144      ;
; -4.225 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.141      ;
; -4.221 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.137      ;
; -4.219 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.135      ;
; -4.218 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.134      ;
; -4.214 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.130      ;
; -4.213 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.129      ;
; -4.205 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.121      ;
; -4.201 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.117      ;
; -4.195 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.110      ;
; -4.192 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.081     ; 5.109      ;
; -4.175 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.091      ;
; -4.109 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.025      ;
; -4.105 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.020      ;
; -4.102 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.083     ; 5.017      ;
; -4.095 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.081     ; 5.012      ;
; -4.074 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.083     ; 4.989      ;
; -4.050 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 4.967      ;
; -4.041 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 4.956      ;
; -4.029 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.945      ;
; -4.029 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.083     ; 4.944      ;
; -4.028 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.944      ;
; -4.026 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.944      ;
; -4.017 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 4.932      ;
; -4.016 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 4.931      ;
; -4.015 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 4.930      ;
; -3.997 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q          ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q     ; GClock       ; GClock      ; 1.000        ; -0.481     ; 4.514      ;
; -3.983 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.901      ;
; -3.983 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.899      ;
; -3.981 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.897      ;
; -3.980 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.898      ;
; -3.968 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.084     ; 4.882      ;
; -3.961 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.879      ;
; -3.943 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.081     ; 4.860      ;
; -3.931 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.847      ;
; -3.919 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.835      ;
; -3.911 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.827      ;
; -3.904 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 4.821      ;
; -3.904 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.822      ;
; -3.903 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.821      ;
; -3.897 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 4.814      ;
; -3.895 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.083     ; 4.810      ;
; -3.892 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.808      ;
; -3.890 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.806      ;
; -3.887 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.803      ;
; -3.883 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.083     ; 4.798      ;
; -3.879 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.797      ;
; -3.872 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.790      ;
; -3.871 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.789      ;
; -3.869 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.084     ; 4.783      ;
; -3.865 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.781      ;
; -3.847 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.765      ;
; -3.843 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.759      ;
; -3.837 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.753      ;
; -3.834 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.752      ;
; -3.830 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.746      ;
; -3.826 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 4.743      ;
; -3.825 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.741      ;
; -3.823 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.083     ; 4.738      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                        ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.443 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.710      ;
; 0.449 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.716      ;
; 0.451 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.718      ;
; 0.456 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.723      ;
; 0.457 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.477      ; 1.120      ;
; 0.466 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.733      ;
; 0.575 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.842      ;
; 0.586 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.853      ;
; 0.595 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.862      ;
; 0.600 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.867      ;
; 0.605 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.872      ;
; 0.607 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.874      ;
; 0.608 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.875      ;
; 0.610 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.877      ;
; 0.619 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.082      ; 0.887      ;
; 0.620 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.082      ; 0.888      ;
; 0.621 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.082      ; 0.889      ;
; 0.621 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.082      ; 0.889      ;
; 0.621 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.888      ;
; 0.622 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.082      ; 0.890      ;
; 0.629 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.896      ;
; 0.639 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.080      ; 0.905      ;
; 0.644 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.911      ;
; 0.647 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.914      ;
; 0.664 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.931      ;
; 0.666 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.933      ;
; 0.751 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.018      ;
; 0.830 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.097      ;
; 0.855 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.125      ;
; 0.874 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.141      ;
; 0.900 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.484      ; 1.570      ;
; 0.902 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.169      ;
; 0.913 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.180      ;
; 0.915 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.183      ;
; 0.919 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.186      ;
; 0.927 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.195      ;
; 0.936 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.203      ;
; 0.942 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.209      ;
; 0.943 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.210      ;
; 1.005 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.272      ;
; 1.010 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.280      ;
; 1.011 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.278      ;
; 1.014 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.484      ; 1.684      ;
; 1.018 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.285      ;
; 1.034 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.301      ;
; 1.036 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.303      ;
; 1.037 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.304      ;
; 1.040 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.308      ;
; 1.047 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.315      ;
; 1.048 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.317      ;
; 1.052 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.321      ;
; 1.054 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.322      ;
; 1.058 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.474      ; 1.718      ;
; 1.067 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.335      ;
; 1.074 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.339      ;
; 1.081 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.350      ;
; 1.084 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.350      ;
; 1.090 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.360      ;
; 1.099 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.365      ;
; 1.102 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.371      ;
; 1.102 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.371      ;
; 1.113 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.383      ;
; 1.113 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.383      ;
; 1.114 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.383      ;
; 1.116 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.384      ;
; 1.118 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.386      ;
; 1.121 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.389      ;
; 1.127 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.483      ; 1.796      ;
; 1.135 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.402      ;
; 1.137 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.405      ;
; 1.140 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.407      ;
; 1.143 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.410      ;
; 1.145 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.412      ;
; 1.146 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.413      ;
; 1.146 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.413      ;
; 1.150 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.418      ;
; 1.156 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.423      ;
; 1.156 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.423      ;
; 1.159 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.426      ;
; 1.160 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.427      ;
; 1.184 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.451      ;
; 1.193 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.477      ; 1.856      ;
; 1.197 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; -0.298     ; 1.085      ;
; 1.210 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.477      ;
; 1.211 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.478      ;
; 1.229 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.496      ;
; 1.232 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.499      ;
; 1.246 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.513      ;
; 1.251 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.518      ;
; 1.252 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; -0.306     ; 1.132      ;
; 1.257 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.524      ;
; 1.261 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.528      ;
; 1.269 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.535      ;
; 1.270 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.537      ;
; 1.278 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.545      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'GClock'                                                                                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.950 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.870      ;
; -0.950 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.870      ;
; -0.950 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.870      ;
; -0.950 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.870      ;
; -0.939 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.858      ;
; -0.939 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.858      ;
; -0.914 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.832      ;
; -0.914 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.832      ;
; -0.914 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.832      ;
; -0.914 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.832      ;
; -0.914 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.832      ;
; -0.914 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.832      ;
; -0.914 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.832      ;
; -0.914 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.832      ;
; -0.909 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.826      ;
; -0.909 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.826      ;
; -0.909 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.826      ;
; -0.909 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.826      ;
; -0.909 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.826      ;
; -0.909 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.826      ;
; -0.909 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.826      ;
; -0.909 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.826      ;
; -0.899 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.818      ;
; -0.899 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.818      ;
; -0.899 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.818      ;
; -0.899 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.818      ;
; -0.899 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.818      ;
; -0.899 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.818      ;
; -0.899 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.818      ;
; -0.886 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.805      ;
; -0.886 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.805      ;
; -0.886 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.805      ;
; -0.886 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.805      ;
; -0.707 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.625      ;
; -0.707 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.625      ;
; -0.707 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.625      ;
; -0.707 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.625      ;
; -0.707 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.625      ;
; -0.687 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 1.603      ;
; -0.687 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 1.603      ;
; -0.684 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.602      ;
; -0.684 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.602      ;
; -0.512 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.429      ;
; -0.512 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.429      ;
; -0.512 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.429      ;
; -0.512 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.429      ;
; -0.512 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.429      ;
; -0.512 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.429      ;
; -0.512 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.429      ;
; -0.512 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.429      ;
; -0.307 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.298      ; 1.603      ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'GClock'                                                                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                          ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.812 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.476      ; 1.474      ;
; 1.023 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.290      ;
; 1.023 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.290      ;
; 1.023 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.290      ;
; 1.023 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.290      ;
; 1.023 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.290      ;
; 1.023 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.290      ;
; 1.023 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.290      ;
; 1.023 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.290      ;
; 1.204 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.472      ;
; 1.204 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.472      ;
; 1.208 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.474      ;
; 1.208 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.474      ;
; 1.223 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.491      ;
; 1.223 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.491      ;
; 1.223 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.491      ;
; 1.223 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.491      ;
; 1.223 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.491      ;
; 1.426 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.695      ;
; 1.426 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.695      ;
; 1.426 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.695      ;
; 1.426 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.695      ;
; 1.435 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.705      ;
; 1.435 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.705      ;
; 1.435 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.705      ;
; 1.435 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.705      ;
; 1.435 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.705      ;
; 1.435 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.705      ;
; 1.435 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.705      ;
; 1.437 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.704      ;
; 1.437 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.704      ;
; 1.437 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.704      ;
; 1.437 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.704      ;
; 1.437 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.704      ;
; 1.437 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.704      ;
; 1.437 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.704      ;
; 1.437 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.704      ;
; 1.453 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.721      ;
; 1.453 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.721      ;
; 1.453 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.721      ;
; 1.453 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.721      ;
; 1.453 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.721      ;
; 1.453 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.721      ;
; 1.453 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.721      ;
; 1.453 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.721      ;
; 1.463 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.732      ;
; 1.463 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.732      ;
; 1.471 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.741      ;
; 1.471 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.741      ;
; 1.471 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.741      ;
; 1.471 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.741      ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                                                                           ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GReset       ; GClock     ; 0.594 ; 0.607 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 5.957 ; 6.382 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 5.957 ; 6.382 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 5.724 ; 6.117 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 5.733 ; 6.116 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 5.083 ; 5.454 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 4.514 ; 4.811 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 4.375 ; 4.727 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 3.878 ; 4.251 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 4.514 ; 4.811 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 3.940 ; 4.286 ; Rise       ; GClock          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -0.184 ; -0.192 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.646 ; -1.012 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -0.913 ; -1.264 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.646 ; -1.012 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -1.104 ; -1.446 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.670 ; -1.054 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.445 ; -0.783 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -0.683 ; -1.063 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -0.664 ; -0.989 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -1.236 ; -1.549 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -0.445 ; -0.783 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; BCDOutA[*]  ; GClock     ; 10.540 ; 10.438 ; Rise       ; GClock          ;
;  BCDOutA[0] ; GClock     ; 10.402 ; 10.290 ; Rise       ; GClock          ;
;  BCDOutA[1] ; GClock     ; 10.540 ; 10.438 ; Rise       ; GClock          ;
;  BCDOutA[2] ; GClock     ; 10.497 ; 10.375 ; Rise       ; GClock          ;
;  BCDOutA[3] ; GClock     ; 10.505 ; 10.408 ; Rise       ; GClock          ;
;  BCDOutA[4] ; GClock     ; 10.450 ; 10.343 ; Rise       ; GClock          ;
;  BCDOutA[5] ; GClock     ; 10.164 ; 10.078 ; Rise       ; GClock          ;
;  BCDOutA[6] ; GClock     ; 10.071 ; 10.160 ; Rise       ; GClock          ;
; BCDOutB[*]  ; GClock     ; 9.713  ; 9.547  ; Rise       ; GClock          ;
;  BCDOutB[0] ; GClock     ; 9.713  ; 9.547  ; Rise       ; GClock          ;
;  BCDOutB[1] ; GClock     ; 9.428  ; 9.388  ; Rise       ; GClock          ;
;  BCDOutB[2] ; GClock     ; 9.451  ; 9.399  ; Rise       ; GClock          ;
;  BCDOutB[3] ; GClock     ; 9.707  ; 9.539  ; Rise       ; GClock          ;
;  BCDOutB[4] ; GClock     ; 9.705  ; 9.538  ; Rise       ; GClock          ;
;  BCDOutB[5] ; GClock     ; 9.482  ; 9.355  ; Rise       ; GClock          ;
;  BCDOutB[6] ; GClock     ; 9.380  ; 9.488  ; Rise       ; GClock          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; BCDOutA[*]  ; GClock     ; 8.196 ; 8.245 ; Rise       ; GClock          ;
;  BCDOutA[0] ; GClock     ; 8.534 ; 8.412 ; Rise       ; GClock          ;
;  BCDOutA[1] ; GClock     ; 8.666 ; 8.555 ; Rise       ; GClock          ;
;  BCDOutA[2] ; GClock     ; 8.669 ; 8.492 ; Rise       ; GClock          ;
;  BCDOutA[3] ; GClock     ; 8.626 ; 8.521 ; Rise       ; GClock          ;
;  BCDOutA[4] ; GClock     ; 8.598 ; 8.510 ; Rise       ; GClock          ;
;  BCDOutA[5] ; GClock     ; 8.302 ; 8.245 ; Rise       ; GClock          ;
;  BCDOutA[6] ; GClock     ; 8.196 ; 8.294 ; Rise       ; GClock          ;
; BCDOutB[*]  ; GClock     ; 8.300 ; 8.290 ; Rise       ; GClock          ;
;  BCDOutB[0] ; GClock     ; 8.612 ; 8.491 ; Rise       ; GClock          ;
;  BCDOutB[1] ; GClock     ; 8.389 ; 8.290 ; Rise       ; GClock          ;
;  BCDOutB[2] ; GClock     ; 8.397 ; 8.343 ; Rise       ; GClock          ;
;  BCDOutB[3] ; GClock     ; 8.607 ; 8.484 ; Rise       ; GClock          ;
;  BCDOutB[4] ; GClock     ; 8.615 ; 8.482 ; Rise       ; GClock          ;
;  BCDOutB[5] ; GClock     ; 8.426 ; 8.324 ; Rise       ; GClock          ;
;  BCDOutB[6] ; GClock     ; 8.300 ; 8.395 ; Rise       ; GClock          ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; BCDOutA[0]  ; 11.333 ; 11.241 ; 11.686 ; 11.594 ;
; OperandA[0]        ; BCDOutA[1]  ; 11.454 ; 11.411 ; 11.807 ; 11.764 ;
; OperandA[0]        ; BCDOutA[2]  ; 11.484 ; 11.337 ; 11.837 ; 11.690 ;
; OperandA[0]        ; BCDOutA[3]  ; 11.476 ; 11.366 ; 11.829 ; 11.719 ;
; OperandA[0]        ; BCDOutA[4]  ; 11.408 ; 11.312 ; 11.761 ; 11.665 ;
; OperandA[0]        ; BCDOutA[5]  ; 11.152 ; 11.039 ; 11.505 ; 11.392 ;
; OperandA[0]        ; BCDOutA[6]  ; 11.027 ; 11.099 ; 11.380 ; 11.452 ;
; OperandA[0]        ; BCDOutB[0]  ; 11.828 ; 11.687 ; 12.181 ; 12.040 ;
; OperandA[0]        ; BCDOutB[1]  ; 11.543 ; 11.503 ; 11.896 ; 11.856 ;
; OperandA[0]        ; BCDOutB[2]  ; 11.566 ; 11.514 ; 11.919 ; 11.867 ;
; OperandA[0]        ; BCDOutB[3]  ; 11.822 ; 11.672 ; 12.175 ; 12.025 ;
; OperandA[0]        ; BCDOutB[4]  ; 11.820 ; 11.683 ; 12.173 ; 12.036 ;
; OperandA[0]        ; BCDOutB[5]  ; 11.597 ; 11.470 ; 11.950 ; 11.823 ;
; OperandA[0]        ; BCDOutB[6]  ; 11.495 ; 11.603 ; 11.848 ; 11.956 ;
; OperandA[1]        ; BCDOutA[0]  ; 11.218 ; 11.126 ; 11.585 ; 11.484 ;
; OperandA[1]        ; BCDOutA[1]  ; 11.339 ; 11.296 ; 11.706 ; 11.654 ;
; OperandA[1]        ; BCDOutA[2]  ; 11.369 ; 11.222 ; 11.727 ; 11.589 ;
; OperandA[1]        ; BCDOutA[3]  ; 11.361 ; 11.251 ; 11.719 ; 11.615 ;
; OperandA[1]        ; BCDOutA[4]  ; 11.293 ; 11.197 ; 11.660 ; 11.555 ;
; OperandA[1]        ; BCDOutA[5]  ; 11.037 ; 10.924 ; 11.395 ; 11.291 ;
; OperandA[1]        ; BCDOutA[6]  ; 10.912 ; 10.984 ; 11.270 ; 11.345 ;
; OperandA[1]        ; BCDOutB[0]  ; 11.713 ; 11.572 ; 11.935 ; 11.845 ;
; OperandA[1]        ; BCDOutB[1]  ; 11.428 ; 11.388 ; 11.678 ; 11.565 ;
; OperandA[1]        ; BCDOutB[2]  ; 11.451 ; 11.399 ; 11.686 ; 11.608 ;
; OperandA[1]        ; BCDOutB[3]  ; 11.707 ; 11.557 ; 11.921 ; 11.837 ;
; OperandA[1]        ; BCDOutB[4]  ; 11.705 ; 11.568 ; 11.932 ; 11.836 ;
; OperandA[1]        ; BCDOutB[5]  ; 11.482 ; 11.355 ; 11.664 ; 11.641 ;
; OperandA[1]        ; BCDOutB[6]  ; 11.380 ; 11.488 ; 11.647 ; 11.706 ;
; OperandA[2]        ; BCDOutA[0]  ; 10.427 ; 10.334 ; 10.757 ; 10.666 ;
; OperandA[2]        ; BCDOutA[1]  ; 10.548 ; 10.504 ; 10.843 ; 10.836 ;
; OperandA[2]        ; BCDOutA[2]  ; 10.577 ; 10.431 ; 10.909 ; 10.744 ;
; OperandA[2]        ; BCDOutA[3]  ; 10.569 ; 10.459 ; 10.901 ; 10.791 ;
; OperandA[2]        ; BCDOutA[4]  ; 10.502 ; 10.405 ; 10.798 ; 10.737 ;
; OperandA[2]        ; BCDOutA[5]  ; 10.245 ; 10.133 ; 10.577 ; 10.428 ;
; OperandA[2]        ; BCDOutA[6]  ; 10.120 ; 10.192 ; 10.452 ; 10.524 ;
; OperandA[2]        ; BCDOutB[0]  ; 10.925 ; 10.784 ; 11.119 ; 11.029 ;
; OperandA[2]        ; BCDOutB[1]  ; 10.640 ; 10.600 ; 10.862 ; 10.749 ;
; OperandA[2]        ; BCDOutB[2]  ; 10.663 ; 10.611 ; 10.870 ; 10.792 ;
; OperandA[2]        ; BCDOutB[3]  ; 10.919 ; 10.769 ; 11.105 ; 11.021 ;
; OperandA[2]        ; BCDOutB[4]  ; 10.917 ; 10.780 ; 11.116 ; 11.020 ;
; OperandA[2]        ; BCDOutB[5]  ; 10.694 ; 10.567 ; 10.848 ; 10.825 ;
; OperandA[2]        ; BCDOutB[6]  ; 10.592 ; 10.700 ; 10.831 ; 10.890 ;
; OperandA[3]        ; BCDOutA[0]  ; 9.590  ; 9.466  ; 9.960  ; 9.836  ;
; OperandA[3]        ; BCDOutA[1]  ; 9.728  ; 9.614  ; 10.098 ; 9.984  ;
; OperandA[3]        ; BCDOutA[2]  ; 9.685  ; 9.548  ; 10.055 ; 9.918  ;
; OperandA[3]        ; BCDOutA[3]  ; 9.693  ; 9.585  ; 10.063 ; 9.955  ;
; OperandA[3]        ; BCDOutA[4]  ; 9.599  ; 9.531  ; 9.951  ; 9.901  ;
; OperandA[3]        ; BCDOutA[5]  ; 9.352  ; 9.254  ; 9.722  ; 9.624  ;
; OperandA[3]        ; BCDOutA[6]  ; 9.244  ; 9.348  ; 9.614  ; 9.718  ;
; OperandA[3]        ; BCDOutB[0]  ; 9.944  ; 9.803  ; 10.213 ; 10.123 ;
; OperandA[3]        ; BCDOutB[1]  ; 9.659  ; 9.619  ; 9.956  ; 9.843  ;
; OperandA[3]        ; BCDOutB[2]  ; 9.682  ; 9.630  ; 9.964  ; 9.886  ;
; OperandA[3]        ; BCDOutB[3]  ; 9.938  ; 9.788  ; 10.199 ; 10.115 ;
; OperandA[3]        ; BCDOutB[4]  ; 9.936  ; 9.799  ; 10.210 ; 10.114 ;
; OperandA[3]        ; BCDOutB[5]  ; 9.713  ; 9.586  ; 9.942  ; 9.919  ;
; OperandA[3]        ; BCDOutB[6]  ; 9.611  ; 9.719  ; 9.925  ; 9.984  ;
; OperandB[0]        ; BCDOutA[0]  ; 11.682 ; 11.590 ; 12.080 ; 11.988 ;
; OperandB[0]        ; BCDOutA[1]  ; 11.803 ; 11.760 ; 12.201 ; 12.158 ;
; OperandB[0]        ; BCDOutA[2]  ; 11.833 ; 11.686 ; 12.231 ; 12.084 ;
; OperandB[0]        ; BCDOutA[3]  ; 11.825 ; 11.715 ; 12.223 ; 12.113 ;
; OperandB[0]        ; BCDOutA[4]  ; 11.757 ; 11.661 ; 12.155 ; 12.059 ;
; OperandB[0]        ; BCDOutA[5]  ; 11.501 ; 11.388 ; 11.899 ; 11.786 ;
; OperandB[0]        ; BCDOutA[6]  ; 11.376 ; 11.448 ; 11.774 ; 11.846 ;
; OperandB[0]        ; BCDOutB[0]  ; 12.177 ; 12.036 ; 12.575 ; 12.434 ;
; OperandB[0]        ; BCDOutB[1]  ; 11.892 ; 11.852 ; 12.290 ; 12.250 ;
; OperandB[0]        ; BCDOutB[2]  ; 11.915 ; 11.863 ; 12.313 ; 12.261 ;
; OperandB[0]        ; BCDOutB[3]  ; 12.171 ; 12.021 ; 12.569 ; 12.419 ;
; OperandB[0]        ; BCDOutB[4]  ; 12.169 ; 12.032 ; 12.567 ; 12.430 ;
; OperandB[0]        ; BCDOutB[5]  ; 11.946 ; 11.819 ; 12.344 ; 12.217 ;
; OperandB[0]        ; BCDOutB[6]  ; 11.844 ; 11.952 ; 12.242 ; 12.350 ;
; OperandB[1]        ; BCDOutA[0]  ; 11.075 ; 10.983 ; 11.407 ; 11.306 ;
; OperandB[1]        ; BCDOutA[1]  ; 11.196 ; 11.153 ; 11.528 ; 11.476 ;
; OperandB[1]        ; BCDOutA[2]  ; 11.226 ; 11.079 ; 11.549 ; 11.411 ;
; OperandB[1]        ; BCDOutA[3]  ; 11.218 ; 11.108 ; 11.541 ; 11.437 ;
; OperandB[1]        ; BCDOutA[4]  ; 11.150 ; 11.054 ; 11.482 ; 11.377 ;
; OperandB[1]        ; BCDOutA[5]  ; 10.894 ; 10.781 ; 11.217 ; 11.113 ;
; OperandB[1]        ; BCDOutA[6]  ; 10.769 ; 10.841 ; 11.092 ; 11.167 ;
; OperandB[1]        ; BCDOutB[0]  ; 11.570 ; 11.429 ; 11.892 ; 11.751 ;
; OperandB[1]        ; BCDOutB[1]  ; 11.285 ; 11.245 ; 11.607 ; 11.567 ;
; OperandB[1]        ; BCDOutB[2]  ; 11.308 ; 11.256 ; 11.630 ; 11.578 ;
; OperandB[1]        ; BCDOutB[3]  ; 11.564 ; 11.414 ; 11.886 ; 11.736 ;
; OperandB[1]        ; BCDOutB[4]  ; 11.562 ; 11.425 ; 11.884 ; 11.747 ;
; OperandB[1]        ; BCDOutB[5]  ; 11.339 ; 11.212 ; 11.661 ; 11.534 ;
; OperandB[1]        ; BCDOutB[6]  ; 11.237 ; 11.345 ; 11.559 ; 11.667 ;
; OperandB[2]        ; BCDOutA[0]  ; 10.102 ; 10.011 ; 10.447 ; 10.346 ;
; OperandB[2]        ; BCDOutA[1]  ; 10.188 ; 10.181 ; 10.568 ; 10.516 ;
; OperandB[2]        ; BCDOutA[2]  ; 10.254 ; 10.089 ; 10.589 ; 10.451 ;
; OperandB[2]        ; BCDOutA[3]  ; 10.246 ; 10.136 ; 10.581 ; 10.477 ;
; OperandB[2]        ; BCDOutA[4]  ; 10.143 ; 10.082 ; 10.522 ; 10.417 ;
; OperandB[2]        ; BCDOutA[5]  ; 9.922  ; 9.773  ; 10.257 ; 10.153 ;
; OperandB[2]        ; BCDOutA[6]  ; 9.797  ; 9.869  ; 10.132 ; 10.207 ;
; OperandB[2]        ; BCDOutB[0]  ; 10.546 ; 10.405 ; 10.927 ; 10.786 ;
; OperandB[2]        ; BCDOutB[1]  ; 10.261 ; 10.221 ; 10.642 ; 10.602 ;
; OperandB[2]        ; BCDOutB[2]  ; 10.284 ; 10.232 ; 10.665 ; 10.613 ;
; OperandB[2]        ; BCDOutB[3]  ; 10.540 ; 10.390 ; 10.921 ; 10.771 ;
; OperandB[2]        ; BCDOutB[4]  ; 10.538 ; 10.401 ; 10.919 ; 10.782 ;
; OperandB[2]        ; BCDOutB[5]  ; 10.315 ; 10.188 ; 10.696 ; 10.569 ;
; OperandB[2]        ; BCDOutB[6]  ; 10.213 ; 10.321 ; 10.594 ; 10.702 ;
; OperandB[3]        ; BCDOutA[0]  ; 9.436  ; 9.312  ; 9.789  ; 9.665  ;
; OperandB[3]        ; BCDOutA[1]  ; 9.574  ; 9.460  ; 9.927  ; 9.813  ;
; OperandB[3]        ; BCDOutA[2]  ; 9.531  ; 9.394  ; 9.884  ; 9.747  ;
; OperandB[3]        ; BCDOutA[3]  ; 9.539  ; 9.431  ; 9.892  ; 9.784  ;
; OperandB[3]        ; BCDOutA[4]  ; 9.444  ; 9.377  ; 9.806  ; 9.730  ;
; OperandB[3]        ; BCDOutA[5]  ; 9.198  ; 9.100  ; 9.551  ; 9.453  ;
; OperandB[3]        ; BCDOutA[6]  ; 9.090  ; 9.194  ; 9.443  ; 9.547  ;
; OperandB[3]        ; BCDOutB[0]  ; 9.938  ; 9.797  ; 10.319 ; 10.178 ;
; OperandB[3]        ; BCDOutB[1]  ; 9.653  ; 9.613  ; 10.034 ; 9.994  ;
; OperandB[3]        ; BCDOutB[2]  ; 9.676  ; 9.624  ; 10.057 ; 10.005 ;
; OperandB[3]        ; BCDOutB[3]  ; 9.932  ; 9.782  ; 10.313 ; 10.163 ;
; OperandB[3]        ; BCDOutB[4]  ; 9.930  ; 9.793  ; 10.311 ; 10.174 ;
; OperandB[3]        ; BCDOutB[5]  ; 9.707  ; 9.580  ; 10.088 ; 9.961  ;
; OperandB[3]        ; BCDOutB[6]  ; 9.605  ; 9.713  ; 9.986  ; 10.094 ;
; OperationSelect[0] ; BCDOutA[0]  ; 12.109 ; 12.017 ; 12.549 ; 12.457 ;
; OperationSelect[0] ; BCDOutA[1]  ; 12.230 ; 12.187 ; 12.670 ; 12.627 ;
; OperationSelect[0] ; BCDOutA[2]  ; 12.260 ; 12.113 ; 12.700 ; 12.553 ;
; OperationSelect[0] ; BCDOutA[3]  ; 12.252 ; 12.142 ; 12.692 ; 12.582 ;
; OperationSelect[0] ; BCDOutA[4]  ; 12.184 ; 12.088 ; 12.624 ; 12.528 ;
; OperationSelect[0] ; BCDOutA[5]  ; 11.928 ; 11.815 ; 12.368 ; 12.255 ;
; OperationSelect[0] ; BCDOutA[6]  ; 11.803 ; 11.875 ; 12.243 ; 12.315 ;
; OperationSelect[0] ; BCDOutB[0]  ; 12.604 ; 12.463 ; 13.044 ; 12.903 ;
; OperationSelect[0] ; BCDOutB[1]  ; 12.319 ; 12.279 ; 12.759 ; 12.719 ;
; OperationSelect[0] ; BCDOutB[2]  ; 12.342 ; 12.290 ; 12.782 ; 12.730 ;
; OperationSelect[0] ; BCDOutB[3]  ; 12.598 ; 12.448 ; 13.038 ; 12.888 ;
; OperationSelect[0] ; BCDOutB[4]  ; 12.596 ; 12.459 ; 13.036 ; 12.899 ;
; OperationSelect[0] ; BCDOutB[5]  ; 12.373 ; 12.246 ; 12.813 ; 12.686 ;
; OperationSelect[0] ; BCDOutB[6]  ; 12.271 ; 12.379 ; 12.711 ; 12.819 ;
; OperationSelect[1] ; BCDOutA[0]  ; 10.140 ; 10.028 ; 10.480 ; 10.368 ;
; OperationSelect[1] ; BCDOutA[1]  ; 10.278 ; 10.176 ; 10.618 ; 10.516 ;
; OperationSelect[1] ; BCDOutA[2]  ; 10.235 ; 10.113 ; 10.575 ; 10.453 ;
; OperationSelect[1] ; BCDOutA[3]  ; 10.243 ; 10.146 ; 10.583 ; 10.486 ;
; OperationSelect[1] ; BCDOutA[4]  ; 10.188 ; 10.081 ; 10.528 ; 10.421 ;
; OperationSelect[1] ; BCDOutA[5]  ; 9.902  ; 9.816  ; 10.242 ; 10.156 ;
; OperationSelect[1] ; BCDOutA[6]  ; 9.809  ; 9.898  ; 10.149 ; 10.238 ;
; OperationSelect[1] ; BCDOutB[0]  ; 9.618  ; 9.479  ; 10.015 ; 9.926  ;
; OperationSelect[1] ; BCDOutB[1]  ; 9.360  ; 9.179  ; 9.669  ; 9.725  ;
; OperationSelect[1] ; BCDOutB[2]  ; 9.369  ; 9.291  ; 9.788  ; 9.736  ;
; OperationSelect[1] ; BCDOutB[3]  ; 9.604  ; 9.512  ; 10.038 ; 9.911  ;
; OperationSelect[1] ; BCDOutB[4]  ; 9.615  ; 9.466  ; 10.016 ; 9.922  ;
; OperationSelect[1] ; BCDOutB[5]  ; 9.347  ; 9.324  ; 9.827  ; 9.701  ;
; OperationSelect[1] ; BCDOutB[6]  ; 9.330  ; 9.388  ; 9.720  ; 9.840  ;
+--------------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Minimum Propagation Delay                                            ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; BCDOutA[0]  ; 8.225  ; 8.103  ; 8.609  ; 8.479  ;
; OperandA[0]        ; BCDOutA[1]  ; 8.357  ; 8.246  ; 8.741  ; 8.622  ;
; OperandA[0]        ; BCDOutA[2]  ; 8.372  ; 8.183  ; 8.696  ; 8.567  ;
; OperandA[0]        ; BCDOutA[3]  ; 8.317  ; 8.212  ; 8.701  ; 8.588  ;
; OperandA[0]        ; BCDOutA[4]  ; 8.289  ; 8.213  ; 8.673  ; 8.537  ;
; OperandA[0]        ; BCDOutA[5]  ; 7.993  ; 7.948  ; 8.377  ; 8.272  ;
; OperandA[0]        ; BCDOutA[6]  ; 7.887  ; 7.985  ; 8.263  ; 8.369  ;
; OperandA[0]        ; BCDOutB[0]  ; 10.937 ; 10.817 ; 11.277 ; 11.157 ;
; OperandA[0]        ; BCDOutB[1]  ; 10.708 ; 10.607 ; 11.048 ; 10.947 ;
; OperandA[0]        ; BCDOutB[2]  ; 10.765 ; 10.618 ; 11.105 ; 10.958 ;
; OperandA[0]        ; BCDOutB[3]  ; 10.927 ; 10.805 ; 11.267 ; 11.145 ;
; OperandA[0]        ; BCDOutB[4]  ; 10.934 ; 10.852 ; 11.274 ; 11.192 ;
; OperandA[0]        ; BCDOutB[5]  ; 10.751 ; 10.687 ; 11.091 ; 11.027 ;
; OperandA[0]        ; BCDOutB[6]  ; 10.621 ; 10.718 ; 10.961 ; 11.058 ;
; OperandA[1]        ; BCDOutA[0]  ; 8.423  ; 8.303  ; 8.725  ; 8.621  ;
; OperandA[1]        ; BCDOutA[1]  ; 8.538  ; 8.446  ; 8.840  ; 8.776  ;
; OperandA[1]        ; BCDOutA[2]  ; 8.496  ; 8.414  ; 8.798  ; 8.823  ;
; OperandA[1]        ; BCDOutA[3]  ; 8.500  ; 8.433  ; 8.802  ; 8.735  ;
; OperandA[1]        ; BCDOutA[4]  ; 8.504  ; 8.375  ; 8.913  ; 8.677  ;
; OperandA[1]        ; BCDOutA[5]  ; 8.174  ; 8.127  ; 8.476  ; 8.438  ;
; OperandA[1]        ; BCDOutA[6]  ; 8.099  ; 8.187  ; 8.421  ; 8.489  ;
; OperandA[1]        ; BCDOutB[0]  ; 10.869 ; 10.749 ; 11.153 ; 11.033 ;
; OperandA[1]        ; BCDOutB[1]  ; 10.640 ; 10.539 ; 10.924 ; 10.823 ;
; OperandA[1]        ; BCDOutB[2]  ; 10.676 ; 10.550 ; 10.981 ; 10.834 ;
; OperandA[1]        ; BCDOutB[3]  ; 10.859 ; 10.737 ; 11.143 ; 11.021 ;
; OperandA[1]        ; BCDOutB[4]  ; 10.866 ; 10.763 ; 11.150 ; 11.068 ;
; OperandA[1]        ; BCDOutB[5]  ; 10.683 ; 10.598 ; 10.967 ; 10.903 ;
; OperandA[1]        ; BCDOutB[6]  ; 10.553 ; 10.650 ; 10.837 ; 10.934 ;
; OperandA[2]        ; BCDOutA[0]  ; 9.592  ; 9.506  ; 9.914  ; 9.828  ;
; OperandA[2]        ; BCDOutA[1]  ; 9.724  ; 9.648  ; 10.046 ; 9.970  ;
; OperandA[2]        ; BCDOutA[2]  ; 9.685  ; 9.589  ; 10.007 ; 9.911  ;
; OperandA[2]        ; BCDOutA[3]  ; 9.690  ; 9.620  ; 10.012 ; 9.942  ;
; OperandA[2]        ; BCDOutA[4]  ; 9.663  ; 9.592  ; 9.985  ; 9.922  ;
; OperandA[2]        ; BCDOutA[5]  ; 9.363  ; 9.302  ; 9.685  ; 9.624  ;
; OperandA[2]        ; BCDOutA[6]  ; 9.295  ; 9.359  ; 9.617  ; 9.681  ;
; OperandA[2]        ; BCDOutB[0]  ; 10.172 ; 10.052 ; 10.437 ; 10.317 ;
; OperandA[2]        ; BCDOutB[1]  ; 9.943  ; 9.842  ; 10.208 ; 10.107 ;
; OperandA[2]        ; BCDOutB[2]  ; 9.979  ; 9.853  ; 10.265 ; 10.118 ;
; OperandA[2]        ; BCDOutB[3]  ; 10.162 ; 10.040 ; 10.427 ; 10.305 ;
; OperandA[2]        ; BCDOutB[4]  ; 10.169 ; 10.066 ; 10.434 ; 10.352 ;
; OperandA[2]        ; BCDOutB[5]  ; 9.986  ; 9.901  ; 10.251 ; 10.187 ;
; OperandA[2]        ; BCDOutB[6]  ; 9.856  ; 9.953  ; 10.121 ; 10.218 ;
; OperandA[3]        ; BCDOutA[0]  ; 9.112  ; 9.010  ; 9.438  ; 9.336  ;
; OperandA[3]        ; BCDOutA[1]  ; 9.244  ; 9.156  ; 9.570  ; 9.482  ;
; OperandA[3]        ; BCDOutA[2]  ; 9.205  ; 9.093  ; 9.531  ; 9.419  ;
; OperandA[3]        ; BCDOutA[3]  ; 9.210  ; 9.124  ; 9.536  ; 9.450  ;
; OperandA[3]        ; BCDOutA[4]  ; 9.183  ; 9.074  ; 9.509  ; 9.400  ;
; OperandA[3]        ; BCDOutA[5]  ; 8.883  ; 8.805  ; 9.209  ; 9.131  ;
; OperandA[3]        ; BCDOutA[6]  ; 8.799  ; 8.879  ; 9.125  ; 9.205  ;
; OperandA[3]        ; BCDOutB[0]  ; 9.175  ; 9.055  ; 9.475  ; 9.355  ;
; OperandA[3]        ; BCDOutB[1]  ; 8.946  ; 8.845  ; 9.246  ; 9.145  ;
; OperandA[3]        ; BCDOutB[2]  ; 8.982  ; 8.856  ; 9.303  ; 9.156  ;
; OperandA[3]        ; BCDOutB[3]  ; 9.165  ; 9.043  ; 9.465  ; 9.343  ;
; OperandA[3]        ; BCDOutB[4]  ; 9.172  ; 9.069  ; 9.472  ; 9.390  ;
; OperandA[3]        ; BCDOutB[5]  ; 8.989  ; 8.904  ; 9.289  ; 9.225  ;
; OperandA[3]        ; BCDOutB[6]  ; 8.859  ; 8.956  ; 9.159  ; 9.256  ;
; OperandB[0]        ; BCDOutA[0]  ; 8.301  ; 8.179  ; 8.656  ; 8.534  ;
; OperandB[0]        ; BCDOutA[1]  ; 8.433  ; 8.322  ; 8.788  ; 8.677  ;
; OperandB[0]        ; BCDOutA[2]  ; 8.444  ; 8.259  ; 8.755  ; 8.614  ;
; OperandB[0]        ; BCDOutA[3]  ; 8.393  ; 8.288  ; 8.748  ; 8.643  ;
; OperandB[0]        ; BCDOutA[4]  ; 8.365  ; 8.285  ; 8.720  ; 8.596  ;
; OperandB[0]        ; BCDOutA[5]  ; 8.069  ; 8.020  ; 8.424  ; 8.331  ;
; OperandB[0]        ; BCDOutA[6]  ; 7.963  ; 8.061  ; 8.318  ; 8.416  ;
; OperandB[0]        ; BCDOutB[0]  ; 11.243 ; 11.123 ; 11.565 ; 11.445 ;
; OperandB[0]        ; BCDOutB[1]  ; 11.014 ; 10.913 ; 11.336 ; 11.235 ;
; OperandB[0]        ; BCDOutB[2]  ; 11.071 ; 10.924 ; 11.393 ; 11.246 ;
; OperandB[0]        ; BCDOutB[3]  ; 11.233 ; 11.111 ; 11.555 ; 11.433 ;
; OperandB[0]        ; BCDOutB[4]  ; 11.240 ; 11.158 ; 11.562 ; 11.480 ;
; OperandB[0]        ; BCDOutB[5]  ; 11.057 ; 10.993 ; 11.379 ; 11.315 ;
; OperandB[0]        ; BCDOutB[6]  ; 10.927 ; 11.024 ; 11.249 ; 11.346 ;
; OperandB[1]        ; BCDOutA[0]  ; 8.614  ; 8.510  ; 8.931  ; 8.827  ;
; OperandB[1]        ; BCDOutA[1]  ; 8.729  ; 8.665  ; 9.046  ; 8.982  ;
; OperandB[1]        ; BCDOutA[2]  ; 8.687  ; 8.635  ; 9.004  ; 8.960  ;
; OperandB[1]        ; BCDOutA[3]  ; 8.691  ; 8.624  ; 9.008  ; 8.941  ;
; OperandB[1]        ; BCDOutA[4]  ; 8.725  ; 8.566  ; 9.050  ; 8.883  ;
; OperandB[1]        ; BCDOutA[5]  ; 8.365  ; 8.327  ; 8.682  ; 8.644  ;
; OperandB[1]        ; BCDOutA[6]  ; 8.310  ; 8.378  ; 8.627  ; 8.695  ;
; OperandB[1]        ; BCDOutB[0]  ; 10.694 ; 10.574 ; 11.047 ; 10.927 ;
; OperandB[1]        ; BCDOutB[1]  ; 10.465 ; 10.364 ; 10.818 ; 10.717 ;
; OperandB[1]        ; BCDOutB[2]  ; 10.522 ; 10.375 ; 10.875 ; 10.728 ;
; OperandB[1]        ; BCDOutB[3]  ; 10.684 ; 10.562 ; 11.037 ; 10.915 ;
; OperandB[1]        ; BCDOutB[4]  ; 10.691 ; 10.609 ; 11.044 ; 10.962 ;
; OperandB[1]        ; BCDOutB[5]  ; 10.508 ; 10.444 ; 10.861 ; 10.797 ;
; OperandB[1]        ; BCDOutB[6]  ; 10.378 ; 10.475 ; 10.731 ; 10.828 ;
; OperandB[2]        ; BCDOutA[0]  ; 9.188  ; 9.102  ; 9.536  ; 9.450  ;
; OperandB[2]        ; BCDOutA[1]  ; 9.320  ; 9.244  ; 9.668  ; 9.592  ;
; OperandB[2]        ; BCDOutA[2]  ; 9.281  ; 9.185  ; 9.629  ; 9.533  ;
; OperandB[2]        ; BCDOutA[3]  ; 9.286  ; 9.216  ; 9.634  ; 9.564  ;
; OperandB[2]        ; BCDOutA[4]  ; 9.259  ; 9.188  ; 9.607  ; 9.544  ;
; OperandB[2]        ; BCDOutA[5]  ; 8.959  ; 8.898  ; 9.307  ; 9.246  ;
; OperandB[2]        ; BCDOutA[6]  ; 8.891  ; 8.955  ; 9.239  ; 9.303  ;
; OperandB[2]        ; BCDOutB[0]  ; 9.738  ; 9.618  ; 10.059 ; 9.939  ;
; OperandB[2]        ; BCDOutB[1]  ; 9.509  ; 9.408  ; 9.830  ; 9.729  ;
; OperandB[2]        ; BCDOutB[2]  ; 9.566  ; 9.419  ; 9.887  ; 9.740  ;
; OperandB[2]        ; BCDOutB[3]  ; 9.728  ; 9.606  ; 10.049 ; 9.927  ;
; OperandB[2]        ; BCDOutB[4]  ; 9.735  ; 9.653  ; 10.056 ; 9.974  ;
; OperandB[2]        ; BCDOutB[5]  ; 9.552  ; 9.488  ; 9.873  ; 9.809  ;
; OperandB[2]        ; BCDOutB[6]  ; 9.422  ; 9.519  ; 9.743  ; 9.840  ;
; OperandB[3]        ; BCDOutA[0]  ; 8.963  ; 8.861  ; 9.317  ; 9.215  ;
; OperandB[3]        ; BCDOutA[1]  ; 9.095  ; 9.007  ; 9.449  ; 9.361  ;
; OperandB[3]        ; BCDOutA[2]  ; 9.056  ; 8.944  ; 9.410  ; 9.298  ;
; OperandB[3]        ; BCDOutA[3]  ; 9.061  ; 8.975  ; 9.415  ; 9.329  ;
; OperandB[3]        ; BCDOutA[4]  ; 9.034  ; 8.925  ; 9.388  ; 9.279  ;
; OperandB[3]        ; BCDOutA[5]  ; 8.734  ; 8.656  ; 9.088  ; 9.010  ;
; OperandB[3]        ; BCDOutA[6]  ; 8.650  ; 8.730  ; 9.004  ; 9.084  ;
; OperandB[3]        ; BCDOutB[0]  ; 9.140  ; 9.020  ; 9.478  ; 9.358  ;
; OperandB[3]        ; BCDOutB[1]  ; 8.911  ; 8.810  ; 9.249  ; 9.148  ;
; OperandB[3]        ; BCDOutB[2]  ; 8.968  ; 8.821  ; 9.306  ; 9.159  ;
; OperandB[3]        ; BCDOutB[3]  ; 9.130  ; 9.008  ; 9.468  ; 9.346  ;
; OperandB[3]        ; BCDOutB[4]  ; 9.137  ; 9.055  ; 9.475  ; 9.393  ;
; OperandB[3]        ; BCDOutB[5]  ; 8.954  ; 8.890  ; 9.292  ; 9.228  ;
; OperandB[3]        ; BCDOutB[6]  ; 8.824  ; 8.921  ; 9.162  ; 9.259  ;
; OperationSelect[0] ; BCDOutA[0]  ; 8.991  ; 8.869  ; 9.374  ; 9.244  ;
; OperationSelect[0] ; BCDOutA[1]  ; 9.123  ; 9.012  ; 9.506  ; 9.387  ;
; OperationSelect[0] ; BCDOutA[2]  ; 9.177  ; 8.949  ; 9.461  ; 9.398  ;
; OperationSelect[0] ; BCDOutA[3]  ; 9.083  ; 8.978  ; 9.466  ; 9.353  ;
; OperationSelect[0] ; BCDOutA[4]  ; 9.055  ; 9.018  ; 9.504  ; 9.302  ;
; OperationSelect[0] ; BCDOutA[5]  ; 8.759  ; 8.753  ; 9.208  ; 9.037  ;
; OperationSelect[0] ; BCDOutA[6]  ; 8.653  ; 8.751  ; 9.028  ; 9.134  ;
; OperationSelect[0] ; BCDOutB[0]  ; 8.529  ; 8.409  ; 8.902  ; 8.782  ;
; OperationSelect[0] ; BCDOutB[1]  ; 8.300  ; 8.199  ; 8.673  ; 8.572  ;
; OperationSelect[0] ; BCDOutB[2]  ; 8.326  ; 8.210  ; 8.736  ; 8.583  ;
; OperationSelect[0] ; BCDOutB[3]  ; 8.519  ; 8.397  ; 8.892  ; 8.770  ;
; OperationSelect[0] ; BCDOutB[4]  ; 8.526  ; 8.413  ; 8.899  ; 8.823  ;
; OperationSelect[0] ; BCDOutB[5]  ; 8.343  ; 8.248  ; 8.716  ; 8.658  ;
; OperationSelect[0] ; BCDOutB[6]  ; 8.213  ; 8.310  ; 8.586  ; 8.683  ;
; OperationSelect[1] ; BCDOutA[0]  ; 8.414  ; 8.284  ; 8.762  ; 8.640  ;
; OperationSelect[1] ; BCDOutA[1]  ; 8.546  ; 8.427  ; 8.894  ; 8.783  ;
; OperationSelect[1] ; BCDOutA[2]  ; 8.501  ; 8.647  ; 9.057  ; 8.720  ;
; OperationSelect[1] ; BCDOutA[3]  ; 8.506  ; 8.393  ; 8.854  ; 8.749  ;
; OperationSelect[1] ; BCDOutA[4]  ; 8.737  ; 8.342  ; 8.826  ; 8.936  ;
; OperationSelect[1] ; BCDOutA[5]  ; 8.461  ; 8.077  ; 8.530  ; 8.697  ;
; OperationSelect[1] ; BCDOutA[6]  ; 8.068  ; 8.174  ; 8.424  ; 8.522  ;
; OperationSelect[1] ; BCDOutB[0]  ; 8.838  ; 8.710  ; 9.163  ; 9.043  ;
; OperationSelect[1] ; BCDOutB[1]  ; 8.609  ; 8.500  ; 8.934  ; 8.833  ;
; OperationSelect[1] ; BCDOutB[2]  ; 8.618  ; 8.672  ; 9.066  ; 8.844  ;
; OperationSelect[1] ; BCDOutB[3]  ; 8.828  ; 8.698  ; 9.153  ; 9.031  ;
; OperationSelect[1] ; BCDOutB[4]  ; 8.945  ; 8.705  ; 9.160  ; 9.151  ;
; OperationSelect[1] ; BCDOutB[5]  ; 8.766  ; 8.540  ; 8.977  ; 8.993  ;
; OperationSelect[1] ; BCDOutB[6]  ; 8.513  ; 8.618  ; 8.847  ; 8.944  ;
+--------------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 181.65 MHz ; 181.65 MHz      ; GClock     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; GClock ; -4.505 ; -159.353         ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.353 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; GClock ; -0.753 ; -31.546             ;
+--------+--------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; GClock ; 0.741 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -89.095                        ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                          ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.505 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 5.431      ;
; -4.425 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 5.351      ;
; -4.404 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 5.330      ;
; -4.383 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 5.308      ;
; -4.377 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 5.303      ;
; -4.303 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 5.228      ;
; -4.282 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 5.207      ;
; -4.255 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 5.180      ;
; -4.210 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 5.135      ;
; -4.180 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 5.105      ;
; -4.130 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 5.055      ;
; -4.121 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 5.047      ;
; -4.109 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 5.034      ;
; -4.100 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 5.025      ;
; -4.082 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 5.007      ;
; -4.079 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 5.004      ;
; -4.052 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.978      ;
; -4.052 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.977      ;
; -4.039 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.964      ;
; -3.999 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.924      ;
; -3.972 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.898      ;
; -3.960 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.886      ;
; -3.959 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.884      ;
; -3.949 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.874      ;
; -3.947 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.872      ;
; -3.933 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.859      ;
; -3.920 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.848      ;
; -3.920 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.845      ;
; -3.915 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.841      ;
; -3.873 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.799      ;
; -3.872 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.797      ;
; -3.869 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.795      ;
; -3.859 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.785      ;
; -3.849 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.774      ;
; -3.848 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.774      ;
; -3.827 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.075     ; 4.751      ;
; -3.826 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.751      ;
; -3.798 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.725      ;
; -3.796 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.721      ;
; -3.795 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.721      ;
; -3.793 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.718      ;
; -3.793 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.719      ;
; -3.792 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.717      ;
; -3.791 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.717      ;
; -3.789 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.715      ;
; -3.780 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.705      ;
; -3.769 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.694      ;
; -3.768 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.694      ;
; -3.764 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.690      ;
; -3.753 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.678      ;
; -3.748 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.673      ;
; -3.737 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.662      ;
; -3.726 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.651      ;
; -3.721 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.646      ;
; -3.684 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.609      ;
; -3.671 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.596      ;
; -3.668 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.594      ;
; -3.655 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.580      ;
; -3.654 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.075     ; 4.578      ;
; -3.625 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.552      ;
; -3.624 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.075     ; 4.548      ;
; -3.620 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.545      ;
; -3.606 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.531      ;
; -3.604 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.529      ;
; -3.597 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.525      ;
; -3.595 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.522      ;
; -3.590 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.515      ;
; -3.579 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.504      ;
; -3.570 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.496      ;
; -3.565 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.493      ;
; -3.564 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.489      ;
; -3.564 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.490      ;
; -3.556 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.482      ;
; -3.553 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.478      ;
; -3.549 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.075     ; 4.473      ;
; -3.541 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q          ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q     ; GClock       ; GClock      ; 1.000        ; -0.438     ; 4.102      ;
; -3.534 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.459      ;
; -3.523 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.448      ;
; -3.518 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.446      ;
; -3.516 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.441      ;
; -3.496 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.421      ;
; -3.490 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.416      ;
; -3.489 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.415      ;
; -3.488 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.413      ;
; -3.485 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.411      ;
; -3.485 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.413      ;
; -3.485 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.413      ;
; -3.483 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.075     ; 4.407      ;
; -3.476 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.402      ;
; -3.471 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.397      ;
; -3.467 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.394      ;
; -3.467 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.395      ;
; -3.465 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.390      ;
; -3.463 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.389      ;
; -3.461 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.388      ;
; -3.458 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.074     ; 4.383      ;
; -3.458 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.386      ;
; -3.458 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.386      ;
; -3.454 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.381      ;
; -3.453 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.379      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                        ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.406 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.650      ;
; 0.409 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.652      ;
; 0.415 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.659      ;
; 0.421 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.664      ;
; 0.428 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.433      ; 1.032      ;
; 0.430 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.673      ;
; 0.528 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.771      ;
; 0.530 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.774      ;
; 0.552 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 0.797      ;
; 0.553 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.796      ;
; 0.553 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.797      ;
; 0.555 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.798      ;
; 0.556 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.799      ;
; 0.558 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.801      ;
; 0.567 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.810      ;
; 0.567 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.811      ;
; 0.568 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.811      ;
; 0.569 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.812      ;
; 0.569 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.812      ;
; 0.570 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.813      ;
; 0.575 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.818      ;
; 0.589 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.833      ;
; 0.592 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.836      ;
; 0.592 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.834      ;
; 0.593 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.835      ;
; 0.607 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.850      ;
; 0.610 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.853      ;
; 0.699 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.943      ;
; 0.768 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.013      ;
; 0.781 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.025      ;
; 0.782 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.028      ;
; 0.815 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.059      ;
; 0.824 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.068      ;
; 0.829 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.440      ; 1.440      ;
; 0.829 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.073      ;
; 0.842 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.087      ;
; 0.844 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.089      ;
; 0.861 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.104      ;
; 0.861 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.105      ;
; 0.862 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.106      ;
; 0.919 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.163      ;
; 0.923 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.440      ; 1.534      ;
; 0.925 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.169      ;
; 0.929 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.172      ;
; 0.933 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.432      ; 1.536      ;
; 0.934 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.179      ;
; 0.949 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.193      ;
; 0.950 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.193      ;
; 0.950 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.195      ;
; 0.953 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.196      ;
; 0.956 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.201      ;
; 0.965 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.210      ;
; 0.967 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.213      ;
; 0.971 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.216      ;
; 0.974 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.219      ;
; 0.976 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.218      ;
; 0.980 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.222      ;
; 0.986 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.229      ;
; 0.989 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.231      ;
; 0.991 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.233      ;
; 0.993 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.439      ; 1.603      ;
; 1.001 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.247      ;
; 1.007 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.252      ;
; 1.007 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.252      ;
; 1.013 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.255      ;
; 1.015 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.261      ;
; 1.015 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.259      ;
; 1.019 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.265      ;
; 1.019 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.265      ;
; 1.034 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.279      ;
; 1.036 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.280      ;
; 1.040 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.284      ;
; 1.042 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.287      ;
; 1.042 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.286      ;
; 1.043 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.286      ;
; 1.049 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.294      ;
; 1.053 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.296      ;
; 1.054 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.299      ;
; 1.054 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.298      ;
; 1.055 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.300      ;
; 1.055 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.299      ;
; 1.091 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.336      ;
; 1.100 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.433      ; 1.704      ;
; 1.106 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; -0.273     ; 1.004      ;
; 1.109 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.354      ;
; 1.112 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.357      ;
; 1.120 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.363      ;
; 1.121 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.364      ;
; 1.130 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; -0.281     ; 1.020      ;
; 1.132 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.375      ;
; 1.142 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.386      ;
; 1.146 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.389      ;
; 1.149 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.392      ;
; 1.153 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.396      ;
; 1.157 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.400      ;
; 1.160 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.404      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'GClock'                                                                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.753 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.681      ;
; -0.753 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.681      ;
; -0.753 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.681      ;
; -0.753 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.681      ;
; -0.744 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.671      ;
; -0.744 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.671      ;
; -0.722 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.648      ;
; -0.722 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.648      ;
; -0.722 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.648      ;
; -0.722 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.648      ;
; -0.722 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.648      ;
; -0.722 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.648      ;
; -0.722 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.648      ;
; -0.722 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.648      ;
; -0.716 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.641      ;
; -0.716 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.641      ;
; -0.716 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.641      ;
; -0.716 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.641      ;
; -0.716 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.641      ;
; -0.716 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.641      ;
; -0.716 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.641      ;
; -0.716 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.641      ;
; -0.706 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.635      ;
; -0.706 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.635      ;
; -0.706 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.635      ;
; -0.706 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.635      ;
; -0.706 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.635      ;
; -0.706 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.635      ;
; -0.706 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.635      ;
; -0.696 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.624      ;
; -0.696 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.624      ;
; -0.696 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.624      ;
; -0.696 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.624      ;
; -0.534 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.461      ;
; -0.534 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.461      ;
; -0.534 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.461      ;
; -0.534 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.461      ;
; -0.534 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.461      ;
; -0.516 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.442      ;
; -0.516 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 1.442      ;
; -0.516 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.441      ;
; -0.516 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.074     ; 1.441      ;
; -0.364 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.291      ;
; -0.364 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.291      ;
; -0.364 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.291      ;
; -0.364 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.291      ;
; -0.364 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.291      ;
; -0.364 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.291      ;
; -0.364 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.291      ;
; -0.364 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.291      ;
; -0.170 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.273      ; 1.442      ;
+--------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'GClock'                                                                                                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                          ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.741 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.432      ; 1.344      ;
; 0.924 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.167      ;
; 0.924 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.167      ;
; 0.924 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.167      ;
; 0.924 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.167      ;
; 0.924 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.167      ;
; 0.924 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.167      ;
; 0.924 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.167      ;
; 0.924 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.167      ;
; 1.100 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.342      ;
; 1.100 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.342      ;
; 1.102 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.344      ;
; 1.102 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.344      ;
; 1.119 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.363      ;
; 1.119 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.363      ;
; 1.119 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.363      ;
; 1.119 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.363      ;
; 1.119 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.363      ;
; 1.308 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.553      ;
; 1.308 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.553      ;
; 1.308 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.553      ;
; 1.308 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.553      ;
; 1.318 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.563      ;
; 1.318 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.563      ;
; 1.318 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.563      ;
; 1.318 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.563      ;
; 1.318 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.563      ;
; 1.318 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.563      ;
; 1.318 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.563      ;
; 1.328 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.569      ;
; 1.328 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.569      ;
; 1.328 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.569      ;
; 1.328 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.569      ;
; 1.328 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.569      ;
; 1.328 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.569      ;
; 1.328 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.569      ;
; 1.328 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.569      ;
; 1.329 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.572      ;
; 1.329 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.572      ;
; 1.329 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.572      ;
; 1.329 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.572      ;
; 1.329 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.572      ;
; 1.329 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.572      ;
; 1.329 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.572      ;
; 1.329 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.572      ;
; 1.344 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.587      ;
; 1.344 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.587      ;
; 1.351 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.595      ;
; 1.351 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.595      ;
; 1.351 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.595      ;
; 1.351 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.595      ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                                                                                                ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                                                                           ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GReset       ; GClock     ; 0.552 ; 0.642 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 5.381 ; 5.659 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 5.381 ; 5.659 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 5.182 ; 5.507 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 5.228 ; 5.470 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 4.599 ; 4.859 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 4.081 ; 4.233 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 3.926 ; 4.139 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 3.474 ; 3.741 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 4.081 ; 4.233 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 3.516 ; 3.717 ; Rise       ; GClock          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -0.183 ; -0.265 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.515 ; -0.774 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -0.732 ; -0.992 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.515 ; -0.774 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -0.943 ; -1.161 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.527 ; -0.808 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.324 ; -0.554 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -0.540 ; -0.813 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -0.539 ; -0.729 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -1.061 ; -1.247 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -0.324 ; -0.554 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; BCDOutA[*]  ; GClock     ; 9.635 ; 9.498 ; Rise       ; GClock          ;
;  BCDOutA[0] ; GClock     ; 9.502 ; 9.363 ; Rise       ; GClock          ;
;  BCDOutA[1] ; GClock     ; 9.635 ; 9.498 ; Rise       ; GClock          ;
;  BCDOutA[2] ; GClock     ; 9.592 ; 9.442 ; Rise       ; GClock          ;
;  BCDOutA[3] ; GClock     ; 9.604 ; 9.474 ; Rise       ; GClock          ;
;  BCDOutA[4] ; GClock     ; 9.504 ; 9.426 ; Rise       ; GClock          ;
;  BCDOutA[5] ; GClock     ; 9.274 ; 9.171 ; Rise       ; GClock          ;
;  BCDOutA[6] ; GClock     ; 9.164 ; 9.271 ; Rise       ; GClock          ;
; BCDOutB[*]  ; GClock     ; 8.750 ; 8.659 ; Rise       ; GClock          ;
;  BCDOutB[0] ; GClock     ; 8.743 ; 8.659 ; Rise       ; GClock          ;
;  BCDOutB[1] ; GClock     ; 8.526 ; 8.430 ; Rise       ; GClock          ;
;  BCDOutB[2] ; GClock     ; 8.531 ; 8.452 ; Rise       ; GClock          ;
;  BCDOutB[3] ; GClock     ; 8.750 ; 8.656 ; Rise       ; GClock          ;
;  BCDOutB[4] ; GClock     ; 8.735 ; 8.652 ; Rise       ; GClock          ;
;  BCDOutB[5] ; GClock     ; 8.527 ; 8.473 ; Rise       ; GClock          ;
;  BCDOutB[6] ; GClock     ; 8.479 ; 8.550 ; Rise       ; GClock          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; BCDOutA[*]  ; GClock     ; 7.380 ; 7.388 ; Rise       ; GClock          ;
;  BCDOutA[0] ; GClock     ; 7.717 ; 7.576 ; Rise       ; GClock          ;
;  BCDOutA[1] ; GClock     ; 7.844 ; 7.706 ; Rise       ; GClock          ;
;  BCDOutA[2] ; GClock     ; 7.798 ; 7.673 ; Rise       ; GClock          ;
;  BCDOutA[3] ; GClock     ; 7.808 ; 7.677 ; Rise       ; GClock          ;
;  BCDOutA[4] ; GClock     ; 7.794 ; 7.632 ; Rise       ; GClock          ;
;  BCDOutA[5] ; GClock     ; 7.511 ; 7.388 ; Rise       ; GClock          ;
;  BCDOutA[6] ; GClock     ; 7.380 ; 7.487 ; Rise       ; GClock          ;
; BCDOutB[*]  ; GClock     ; 7.473 ; 7.465 ; Rise       ; GClock          ;
;  BCDOutB[0] ; GClock     ; 7.748 ; 7.646 ; Rise       ; GClock          ;
;  BCDOutB[1] ; GClock     ; 7.540 ; 7.465 ; Rise       ; GClock          ;
;  BCDOutB[2] ; GClock     ; 7.605 ; 7.474 ; Rise       ; GClock          ;
;  BCDOutB[3] ; GClock     ; 7.746 ; 7.643 ; Rise       ; GClock          ;
;  BCDOutB[4] ; GClock     ; 7.740 ; 7.667 ; Rise       ; GClock          ;
;  BCDOutB[5] ; GClock     ; 7.572 ; 7.494 ; Rise       ; GClock          ;
;  BCDOutB[6] ; GClock     ; 7.473 ; 7.543 ; Rise       ; GClock          ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; BCDOutA[0]  ; 10.254 ; 10.101 ; 10.509 ; 10.356 ;
; OperandA[0]        ; BCDOutA[1]  ; 10.374 ; 10.226 ; 10.629 ; 10.481 ;
; OperandA[0]        ; BCDOutA[2]  ; 10.333 ; 10.235 ; 10.588 ; 10.490 ;
; OperandA[0]        ; BCDOutA[3]  ; 10.358 ; 10.262 ; 10.613 ; 10.517 ;
; OperandA[0]        ; BCDOutA[4]  ; 10.326 ; 10.151 ; 10.581 ; 10.406 ;
; OperandA[0]        ; BCDOutA[5]  ; 9.999  ; 9.961  ; 10.254 ; 10.216 ;
; OperandA[0]        ; BCDOutA[6]  ; 9.934  ; 10.025 ; 10.189 ; 10.280 ;
; OperandA[0]        ; BCDOutB[0]  ; 10.703 ; 10.546 ; 10.958 ; 10.801 ;
; OperandA[0]        ; BCDOutB[1]  ; 10.438 ; 10.390 ; 10.693 ; 10.645 ;
; OperandA[0]        ; BCDOutB[2]  ; 10.459 ; 10.401 ; 10.714 ; 10.656 ;
; OperandA[0]        ; BCDOutB[3]  ; 10.701 ; 10.535 ; 10.956 ; 10.790 ;
; OperandA[0]        ; BCDOutB[4]  ; 10.695 ; 10.543 ; 10.950 ; 10.798 ;
; OperandA[0]        ; BCDOutB[5]  ; 10.487 ; 10.358 ; 10.742 ; 10.613 ;
; OperandA[0]        ; BCDOutB[6]  ; 10.382 ; 10.489 ; 10.637 ; 10.744 ;
; OperandA[1]        ; BCDOutA[0]  ; 10.153 ; 10.000 ; 10.340 ; 10.187 ;
; OperandA[1]        ; BCDOutA[1]  ; 10.273 ; 10.125 ; 10.460 ; 10.307 ;
; OperandA[1]        ; BCDOutA[2]  ; 10.232 ; 10.134 ; 10.419 ; 10.321 ;
; OperandA[1]        ; BCDOutA[3]  ; 10.257 ; 10.161 ; 10.444 ; 10.348 ;
; OperandA[1]        ; BCDOutA[4]  ; 10.225 ; 10.050 ; 10.412 ; 10.237 ;
; OperandA[1]        ; BCDOutA[5]  ; 9.898  ; 9.860  ; 10.080 ; 10.047 ;
; OperandA[1]        ; BCDOutA[6]  ; 9.833  ; 9.924  ; 10.020 ; 10.111 ;
; OperandA[1]        ; BCDOutB[0]  ; 10.602 ; 10.445 ; 10.597 ; 10.496 ;
; OperandA[1]        ; BCDOutB[1]  ; 10.337 ; 10.289 ; 10.363 ; 10.247 ;
; OperandA[1]        ; BCDOutB[2]  ; 10.358 ; 10.300 ; 10.368 ; 10.289 ;
; OperandA[1]        ; BCDOutB[3]  ; 10.600 ; 10.434 ; 10.588 ; 10.493 ;
; OperandA[1]        ; BCDOutB[4]  ; 10.594 ; 10.442 ; 10.594 ; 10.489 ;
; OperandA[1]        ; BCDOutB[5]  ; 10.386 ; 10.257 ; 10.345 ; 10.313 ;
; OperandA[1]        ; BCDOutB[6]  ; 10.281 ; 10.388 ; 10.316 ; 10.387 ;
; OperandA[2]        ; BCDOutA[0]  ; 9.406  ; 9.253  ; 9.577  ; 9.430  ;
; OperandA[2]        ; BCDOutA[1]  ; 9.526  ; 9.377  ; 9.697  ; 9.582  ;
; OperandA[2]        ; BCDOutA[2]  ; 9.485  ; 9.387  ; 9.673  ; 9.558  ;
; OperandA[2]        ; BCDOutA[3]  ; 9.510  ; 9.414  ; 9.681  ; 9.585  ;
; OperandA[2]        ; BCDOutA[4]  ; 9.478  ; 9.303  ; 9.649  ; 9.499  ;
; OperandA[2]        ; BCDOutA[5]  ; 9.150  ; 9.113  ; 9.355  ; 9.284  ;
; OperandA[2]        ; BCDOutA[6]  ; 9.086  ; 9.177  ; 9.257  ; 9.348  ;
; OperandA[2]        ; BCDOutB[0]  ; 9.858  ; 9.701  ; 9.875  ; 9.774  ;
; OperandA[2]        ; BCDOutB[1]  ; 9.593  ; 9.545  ; 9.641  ; 9.525  ;
; OperandA[2]        ; BCDOutB[2]  ; 9.614  ; 9.556  ; 9.646  ; 9.567  ;
; OperandA[2]        ; BCDOutB[3]  ; 9.856  ; 9.690  ; 9.866  ; 9.771  ;
; OperandA[2]        ; BCDOutB[4]  ; 9.850  ; 9.698  ; 9.872  ; 9.767  ;
; OperandA[2]        ; BCDOutB[5]  ; 9.642  ; 9.513  ; 9.623  ; 9.591  ;
; OperandA[2]        ; BCDOutB[6]  ; 9.537  ; 9.644  ; 9.594  ; 9.665  ;
; OperandA[3]        ; BCDOutA[0]  ; 8.590  ; 8.451  ; 8.869  ; 8.730  ;
; OperandA[3]        ; BCDOutA[1]  ; 8.723  ; 8.586  ; 9.002  ; 8.865  ;
; OperandA[3]        ; BCDOutA[2]  ; 8.680  ; 8.530  ; 8.959  ; 8.809  ;
; OperandA[3]        ; BCDOutA[3]  ; 8.692  ; 8.562  ; 8.971  ; 8.841  ;
; OperandA[3]        ; BCDOutA[4]  ; 8.577  ; 8.514  ; 8.827  ; 8.793  ;
; OperandA[3]        ; BCDOutA[5]  ; 8.362  ; 8.259  ; 8.641  ; 8.538  ;
; OperandA[3]        ; BCDOutA[6]  ; 8.252  ; 8.359  ; 8.531  ; 8.638  ;
; OperandA[3]        ; BCDOutB[0]  ; 8.932  ; 8.775  ; 9.055  ; 8.954  ;
; OperandA[3]        ; BCDOutB[1]  ; 8.667  ; 8.619  ; 8.821  ; 8.705  ;
; OperandA[3]        ; BCDOutB[2]  ; 8.688  ; 8.630  ; 8.826  ; 8.747  ;
; OperandA[3]        ; BCDOutB[3]  ; 8.930  ; 8.764  ; 9.046  ; 8.951  ;
; OperandA[3]        ; BCDOutB[4]  ; 8.924  ; 8.772  ; 9.052  ; 8.947  ;
; OperandA[3]        ; BCDOutB[5]  ; 8.716  ; 8.587  ; 8.803  ; 8.771  ;
; OperandA[3]        ; BCDOutB[6]  ; 8.611  ; 8.718  ; 8.774  ; 8.845  ;
; OperandB[0]        ; BCDOutA[0]  ; 10.570 ; 10.417 ; 10.846 ; 10.693 ;
; OperandB[0]        ; BCDOutA[1]  ; 10.690 ; 10.542 ; 10.966 ; 10.818 ;
; OperandB[0]        ; BCDOutA[2]  ; 10.649 ; 10.551 ; 10.925 ; 10.827 ;
; OperandB[0]        ; BCDOutA[3]  ; 10.674 ; 10.578 ; 10.950 ; 10.854 ;
; OperandB[0]        ; BCDOutA[4]  ; 10.642 ; 10.467 ; 10.918 ; 10.743 ;
; OperandB[0]        ; BCDOutA[5]  ; 10.315 ; 10.277 ; 10.591 ; 10.553 ;
; OperandB[0]        ; BCDOutA[6]  ; 10.250 ; 10.341 ; 10.526 ; 10.617 ;
; OperandB[0]        ; BCDOutB[0]  ; 11.019 ; 10.862 ; 11.295 ; 11.138 ;
; OperandB[0]        ; BCDOutB[1]  ; 10.754 ; 10.706 ; 11.030 ; 10.982 ;
; OperandB[0]        ; BCDOutB[2]  ; 10.775 ; 10.717 ; 11.051 ; 10.993 ;
; OperandB[0]        ; BCDOutB[3]  ; 11.017 ; 10.851 ; 11.293 ; 11.127 ;
; OperandB[0]        ; BCDOutB[4]  ; 11.011 ; 10.859 ; 11.287 ; 11.135 ;
; OperandB[0]        ; BCDOutB[5]  ; 10.803 ; 10.674 ; 11.079 ; 10.950 ;
; OperandB[0]        ; BCDOutB[6]  ; 10.698 ; 10.805 ; 10.974 ; 11.081 ;
; OperandB[1]        ; BCDOutA[0]  ; 10.013 ; 9.860  ; 10.240 ; 10.087 ;
; OperandB[1]        ; BCDOutA[1]  ; 10.133 ; 9.985  ; 10.360 ; 10.212 ;
; OperandB[1]        ; BCDOutA[2]  ; 10.092 ; 9.994  ; 10.319 ; 10.221 ;
; OperandB[1]        ; BCDOutA[3]  ; 10.117 ; 10.021 ; 10.344 ; 10.248 ;
; OperandB[1]        ; BCDOutA[4]  ; 10.085 ; 9.910  ; 10.312 ; 10.137 ;
; OperandB[1]        ; BCDOutA[5]  ; 9.758  ; 9.720  ; 9.985  ; 9.947  ;
; OperandB[1]        ; BCDOutA[6]  ; 9.693  ; 9.784  ; 9.920  ; 10.011 ;
; OperandB[1]        ; BCDOutB[0]  ; 10.462 ; 10.305 ; 10.689 ; 10.532 ;
; OperandB[1]        ; BCDOutB[1]  ; 10.197 ; 10.149 ; 10.424 ; 10.376 ;
; OperandB[1]        ; BCDOutB[2]  ; 10.218 ; 10.160 ; 10.445 ; 10.387 ;
; OperandB[1]        ; BCDOutB[3]  ; 10.460 ; 10.294 ; 10.687 ; 10.521 ;
; OperandB[1]        ; BCDOutB[4]  ; 10.454 ; 10.302 ; 10.681 ; 10.529 ;
; OperandB[1]        ; BCDOutB[5]  ; 10.246 ; 10.117 ; 10.473 ; 10.344 ;
; OperandB[1]        ; BCDOutB[6]  ; 10.141 ; 10.248 ; 10.368 ; 10.475 ;
; OperandB[2]        ; BCDOutA[0]  ; 9.057  ; 8.910  ; 9.323  ; 9.170  ;
; OperandB[2]        ; BCDOutA[1]  ; 9.177  ; 9.062  ; 9.443  ; 9.292  ;
; OperandB[2]        ; BCDOutA[2]  ; 9.153  ; 9.038  ; 9.402  ; 9.304  ;
; OperandB[2]        ; BCDOutA[3]  ; 9.161  ; 9.065  ; 9.427  ; 9.331  ;
; OperandB[2]        ; BCDOutA[4]  ; 9.129  ; 8.979  ; 9.395  ; 9.220  ;
; OperandB[2]        ; BCDOutA[5]  ; 8.835  ; 8.764  ; 9.065  ; 9.030  ;
; OperandB[2]        ; BCDOutA[6]  ; 8.737  ; 8.828  ; 9.003  ; 9.094  ;
; OperandB[2]        ; BCDOutB[0]  ; 9.495  ; 9.338  ; 9.761  ; 9.604  ;
; OperandB[2]        ; BCDOutB[1]  ; 9.230  ; 9.182  ; 9.496  ; 9.448  ;
; OperandB[2]        ; BCDOutB[2]  ; 9.251  ; 9.193  ; 9.517  ; 9.459  ;
; OperandB[2]        ; BCDOutB[3]  ; 9.493  ; 9.327  ; 9.759  ; 9.593  ;
; OperandB[2]        ; BCDOutB[4]  ; 9.487  ; 9.335  ; 9.753  ; 9.601  ;
; OperandB[2]        ; BCDOutB[5]  ; 9.279  ; 9.150  ; 9.545  ; 9.416  ;
; OperandB[2]        ; BCDOutB[6]  ; 9.174  ; 9.281  ; 9.440  ; 9.547  ;
; OperandB[3]        ; BCDOutA[0]  ; 8.452  ; 8.313  ; 8.712  ; 8.573  ;
; OperandB[3]        ; BCDOutA[1]  ; 8.585  ; 8.448  ; 8.845  ; 8.708  ;
; OperandB[3]        ; BCDOutA[2]  ; 8.542  ; 8.392  ; 8.802  ; 8.652  ;
; OperandB[3]        ; BCDOutA[3]  ; 8.554  ; 8.424  ; 8.814  ; 8.684  ;
; OperandB[3]        ; BCDOutA[4]  ; 8.438  ; 8.376  ; 8.703  ; 8.636  ;
; OperandB[3]        ; BCDOutA[5]  ; 8.224  ; 8.121  ; 8.484  ; 8.381  ;
; OperandB[3]        ; BCDOutA[6]  ; 8.114  ; 8.221  ; 8.374  ; 8.481  ;
; OperandB[3]        ; BCDOutB[0]  ; 8.925  ; 8.768  ; 9.204  ; 9.047  ;
; OperandB[3]        ; BCDOutB[1]  ; 8.660  ; 8.612  ; 8.939  ; 8.891  ;
; OperandB[3]        ; BCDOutB[2]  ; 8.681  ; 8.623  ; 8.960  ; 8.902  ;
; OperandB[3]        ; BCDOutB[3]  ; 8.923  ; 8.757  ; 9.202  ; 9.036  ;
; OperandB[3]        ; BCDOutB[4]  ; 8.917  ; 8.765  ; 9.196  ; 9.044  ;
; OperandB[3]        ; BCDOutB[5]  ; 8.709  ; 8.580  ; 8.988  ; 8.859  ;
; OperandB[3]        ; BCDOutB[6]  ; 8.604  ; 8.711  ; 8.883  ; 8.990  ;
; OperationSelect[0] ; BCDOutA[0]  ; 10.972 ; 10.819 ; 11.270 ; 11.117 ;
; OperationSelect[0] ; BCDOutA[1]  ; 11.092 ; 10.944 ; 11.390 ; 11.242 ;
; OperationSelect[0] ; BCDOutA[2]  ; 11.051 ; 10.953 ; 11.349 ; 11.251 ;
; OperationSelect[0] ; BCDOutA[3]  ; 11.076 ; 10.980 ; 11.374 ; 11.278 ;
; OperationSelect[0] ; BCDOutA[4]  ; 11.044 ; 10.869 ; 11.342 ; 11.167 ;
; OperationSelect[0] ; BCDOutA[5]  ; 10.717 ; 10.679 ; 11.015 ; 10.977 ;
; OperationSelect[0] ; BCDOutA[6]  ; 10.652 ; 10.743 ; 10.950 ; 11.041 ;
; OperationSelect[0] ; BCDOutB[0]  ; 11.421 ; 11.264 ; 11.719 ; 11.562 ;
; OperationSelect[0] ; BCDOutB[1]  ; 11.156 ; 11.108 ; 11.454 ; 11.406 ;
; OperationSelect[0] ; BCDOutB[2]  ; 11.177 ; 11.119 ; 11.475 ; 11.417 ;
; OperationSelect[0] ; BCDOutB[3]  ; 11.419 ; 11.253 ; 11.717 ; 11.551 ;
; OperationSelect[0] ; BCDOutB[4]  ; 11.413 ; 11.261 ; 11.711 ; 11.559 ;
; OperationSelect[0] ; BCDOutB[5]  ; 11.205 ; 11.076 ; 11.503 ; 11.374 ;
; OperationSelect[0] ; BCDOutB[6]  ; 11.100 ; 11.207 ; 11.398 ; 11.505 ;
; OperationSelect[1] ; BCDOutA[0]  ; 9.149  ; 9.010  ; 9.384  ; 9.245  ;
; OperationSelect[1] ; BCDOutA[1]  ; 9.282  ; 9.145  ; 9.517  ; 9.380  ;
; OperationSelect[1] ; BCDOutA[2]  ; 9.239  ; 9.089  ; 9.474  ; 9.324  ;
; OperationSelect[1] ; BCDOutA[3]  ; 9.251  ; 9.121  ; 9.486  ; 9.356  ;
; OperationSelect[1] ; BCDOutA[4]  ; 9.151  ; 9.073  ; 9.386  ; 9.308  ;
; OperationSelect[1] ; BCDOutA[5]  ; 8.921  ; 8.818  ; 9.156  ; 9.053  ;
; OperationSelect[1] ; BCDOutA[6]  ; 8.811  ; 8.918  ; 9.046  ; 9.153  ;
; OperationSelect[1] ; BCDOutB[0]  ; 8.643  ; 8.491  ; 8.871  ; 8.769  ;
; OperationSelect[1] ; BCDOutB[1]  ; 8.406  ; 8.214  ; 8.558  ; 8.589  ;
; OperationSelect[1] ; BCDOutB[2]  ; 8.407  ; 8.332  ; 8.658  ; 8.600  ;
; OperationSelect[1] ; BCDOutB[3]  ; 8.634  ; 8.527  ; 8.895  ; 8.758  ;
; OperationSelect[1] ; BCDOutB[4]  ; 8.640  ; 8.478  ; 8.868  ; 8.766  ;
; OperationSelect[1] ; BCDOutB[5]  ; 8.389  ; 8.359  ; 8.694  ; 8.565  ;
; OperationSelect[1] ; BCDOutB[6]  ; 8.357  ; 8.424  ; 8.584  ; 8.699  ;
+--------------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+--------------------+-------------+--------+-------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF    ; FR     ; FF     ;
+--------------------+-------------+--------+-------+--------+--------+
; OperandA[0]        ; BCDOutA[0]  ; 7.343  ; 7.207 ; 7.607  ; 7.466  ;
; OperandA[0]        ; BCDOutA[1]  ; 7.470  ; 7.337 ; 7.734  ; 7.596  ;
; OperandA[0]        ; BCDOutA[2]  ; 7.465  ; 7.282 ; 7.688  ; 7.553  ;
; OperandA[0]        ; BCDOutA[3]  ; 7.434  ; 7.308 ; 7.698  ; 7.567  ;
; OperandA[0]        ; BCDOutA[4]  ; 7.403  ; 7.299 ; 7.674  ; 7.522  ;
; OperandA[0]        ; BCDOutA[5]  ; 7.120  ; 7.055 ; 7.391  ; 7.278  ;
; OperandA[0]        ; BCDOutA[6]  ; 7.011  ; 7.113 ; 7.270  ; 7.377  ;
; OperandA[0]        ; BCDOutB[0]  ; 9.756  ; 9.621 ; 9.997  ; 9.862  ;
; OperandA[0]        ; BCDOutB[1]  ; 9.542  ; 9.435 ; 9.783  ; 9.676  ;
; OperandA[0]        ; BCDOutB[2]  ; 9.580  ; 9.445 ; 9.821  ; 9.686  ;
; OperandA[0]        ; BCDOutB[3]  ; 9.749  ; 9.614 ; 9.990  ; 9.855  ;
; OperandA[0]        ; BCDOutB[4]  ; 9.751  ; 9.644 ; 9.992  ; 9.885  ;
; OperandA[0]        ; BCDOutB[5]  ; 9.579  ; 9.496 ; 9.820  ; 9.737  ;
; OperandA[0]        ; BCDOutB[6]  ; 9.445  ; 9.547 ; 9.686  ; 9.788  ;
; OperandA[1]        ; BCDOutA[0]  ; 7.522  ; 7.383 ; 7.725  ; 7.609  ;
; OperandA[1]        ; BCDOutA[1]  ; 7.638  ; 7.513 ; 7.832  ; 7.744  ;
; OperandA[1]        ; BCDOutA[2]  ; 7.596  ; 7.488 ; 7.790  ; 7.779  ;
; OperandA[1]        ; BCDOutA[3]  ; 7.606  ; 7.515 ; 7.800  ; 7.716  ;
; OperandA[1]        ; BCDOutA[4]  ; 7.590  ; 7.471 ; 7.881  ; 7.665  ;
; OperandA[1]        ; BCDOutA[5]  ; 7.290  ; 7.225 ; 7.484  ; 7.440  ;
; OperandA[1]        ; BCDOutA[6]  ; 7.199  ; 7.305 ; 7.422  ; 7.499  ;
; OperandA[1]        ; BCDOutB[0]  ; 9.829  ; 9.694 ; 9.881  ; 9.746  ;
; OperandA[1]        ; BCDOutB[1]  ; 9.615  ; 9.508 ; 9.667  ; 9.560  ;
; OperandA[1]        ; BCDOutB[2]  ; 9.638  ; 9.518 ; 9.705  ; 9.570  ;
; OperandA[1]        ; BCDOutB[3]  ; 9.822  ; 9.687 ; 9.874  ; 9.739  ;
; OperandA[1]        ; BCDOutB[4]  ; 9.824  ; 9.702 ; 9.876  ; 9.769  ;
; OperandA[1]        ; BCDOutB[5]  ; 9.652  ; 9.554 ; 9.704  ; 9.621  ;
; OperandA[1]        ; BCDOutB[6]  ; 9.518  ; 9.620 ; 9.570  ; 9.672  ;
; OperandA[2]        ; BCDOutA[0]  ; 8.590  ; 8.487 ; 8.777  ; 8.674  ;
; OperandA[2]        ; BCDOutA[1]  ; 8.717  ; 8.616 ; 8.904  ; 8.803  ;
; OperandA[2]        ; BCDOutA[2]  ; 8.677  ; 8.566 ; 8.864  ; 8.753  ;
; OperandA[2]        ; BCDOutA[3]  ; 8.687  ; 8.593 ; 8.874  ; 8.780  ;
; OperandA[2]        ; BCDOutA[4]  ; 8.657  ; 8.613 ; 8.844  ; 8.805  ;
; OperandA[2]        ; BCDOutA[5]  ; 8.371  ; 8.303 ; 8.558  ; 8.490  ;
; OperandA[2]        ; BCDOutA[6]  ; 8.296  ; 8.367 ; 8.483  ; 8.554  ;
; OperandA[2]        ; BCDOutB[0]  ; 9.173  ; 9.038 ; 9.250  ; 9.115  ;
; OperandA[2]        ; BCDOutB[1]  ; 8.959  ; 8.852 ; 9.036  ; 8.929  ;
; OperandA[2]        ; BCDOutB[2]  ; 8.982  ; 8.862 ; 9.074  ; 8.939  ;
; OperandA[2]        ; BCDOutB[3]  ; 9.166  ; 9.031 ; 9.243  ; 9.108  ;
; OperandA[2]        ; BCDOutB[4]  ; 9.168  ; 9.046 ; 9.245  ; 9.138  ;
; OperandA[2]        ; BCDOutB[5]  ; 8.996  ; 8.898 ; 9.073  ; 8.990  ;
; OperandA[2]        ; BCDOutB[6]  ; 8.862  ; 8.964 ; 8.939  ; 9.041  ;
; OperandA[3]        ; BCDOutA[0]  ; 8.120  ; 8.017 ; 8.364  ; 8.261  ;
; OperandA[3]        ; BCDOutA[1]  ; 8.247  ; 8.146 ; 8.491  ; 8.390  ;
; OperandA[3]        ; BCDOutA[2]  ; 8.207  ; 8.096 ; 8.451  ; 8.340  ;
; OperandA[3]        ; BCDOutA[3]  ; 8.217  ; 8.123 ; 8.461  ; 8.367  ;
; OperandA[3]        ; BCDOutA[4]  ; 8.187  ; 8.110 ; 8.431  ; 8.348  ;
; OperandA[3]        ; BCDOutA[5]  ; 7.901  ; 7.833 ; 8.145  ; 8.077  ;
; OperandA[3]        ; BCDOutA[6]  ; 7.826  ; 7.897 ; 8.070  ; 8.141  ;
; OperandA[3]        ; BCDOutB[0]  ; 8.230  ; 8.095 ; 8.381  ; 8.246  ;
; OperandA[3]        ; BCDOutB[1]  ; 8.016  ; 7.909 ; 8.167  ; 8.060  ;
; OperandA[3]        ; BCDOutB[2]  ; 8.039  ; 7.919 ; 8.205  ; 8.070  ;
; OperandA[3]        ; BCDOutB[3]  ; 8.223  ; 8.088 ; 8.374  ; 8.239  ;
; OperandA[3]        ; BCDOutB[4]  ; 8.225  ; 8.103 ; 8.376  ; 8.269  ;
; OperandA[3]        ; BCDOutB[5]  ; 8.053  ; 7.955 ; 8.204  ; 8.121  ;
; OperandA[3]        ; BCDOutB[6]  ; 7.919  ; 8.021 ; 8.070  ; 8.172  ;
; OperandB[0]        ; BCDOutA[0]  ; 7.411  ; 7.275 ; 7.653  ; 7.513  ;
; OperandB[0]        ; BCDOutA[1]  ; 7.538  ; 7.405 ; 7.780  ; 7.643  ;
; OperandB[0]        ; BCDOutA[2]  ; 7.529  ; 7.350 ; 7.735  ; 7.592  ;
; OperandB[0]        ; BCDOutA[3]  ; 7.502  ; 7.376 ; 7.744  ; 7.614  ;
; OperandB[0]        ; BCDOutA[4]  ; 7.471  ; 7.363 ; 7.713  ; 7.569  ;
; OperandB[0]        ; BCDOutA[5]  ; 7.188  ; 7.119 ; 7.430  ; 7.325  ;
; OperandB[0]        ; BCDOutA[6]  ; 7.079  ; 7.181 ; 7.317  ; 7.423  ;
; OperandB[0]        ; BCDOutB[0]  ; 10.043 ; 9.908 ; 10.247 ; 10.112 ;
; OperandB[0]        ; BCDOutB[1]  ; 9.829  ; 9.722 ; 10.033 ; 9.926  ;
; OperandB[0]        ; BCDOutB[2]  ; 9.867  ; 9.732 ; 10.071 ; 9.936  ;
; OperandB[0]        ; BCDOutB[3]  ; 10.036 ; 9.901 ; 10.240 ; 10.105 ;
; OperandB[0]        ; BCDOutB[4]  ; 10.038 ; 9.931 ; 10.242 ; 10.135 ;
; OperandB[0]        ; BCDOutB[5]  ; 9.866  ; 9.783 ; 10.070 ; 9.987  ;
; OperandB[0]        ; BCDOutB[6]  ; 9.732  ; 9.834 ; 9.936  ; 10.038 ;
; OperandB[1]        ; BCDOutA[0]  ; 7.693  ; 7.570 ; 7.925  ; 7.807  ;
; OperandB[1]        ; BCDOutA[1]  ; 7.800  ; 7.700 ; 8.032  ; 7.937  ;
; OperandB[1]        ; BCDOutA[2]  ; 7.758  ; 7.675 ; 7.990  ; 7.912  ;
; OperandB[1]        ; BCDOutA[3]  ; 7.768  ; 7.684 ; 8.000  ; 7.916  ;
; OperandB[1]        ; BCDOutA[4]  ; 7.777  ; 7.633 ; 8.014  ; 7.865  ;
; OperandB[1]        ; BCDOutA[5]  ; 7.452  ; 7.408 ; 7.684  ; 7.640  ;
; OperandB[1]        ; BCDOutA[6]  ; 7.386  ; 7.467 ; 7.622  ; 7.699  ;
; OperandB[1]        ; BCDOutB[0]  ; 9.535  ; 9.400 ; 9.788  ; 9.653  ;
; OperandB[1]        ; BCDOutB[1]  ; 9.321  ; 9.214 ; 9.574  ; 9.467  ;
; OperandB[1]        ; BCDOutB[2]  ; 9.359  ; 9.224 ; 9.612  ; 9.477  ;
; OperandB[1]        ; BCDOutB[3]  ; 9.528  ; 9.393 ; 9.781  ; 9.646  ;
; OperandB[1]        ; BCDOutB[4]  ; 9.530  ; 9.423 ; 9.783  ; 9.676  ;
; OperandB[1]        ; BCDOutB[5]  ; 9.358  ; 9.275 ; 9.611  ; 9.528  ;
; OperandB[1]        ; BCDOutB[6]  ; 9.224  ; 9.326 ; 9.477  ; 9.579  ;
; OperandB[2]        ; BCDOutA[0]  ; 8.205  ; 8.102 ; 8.433  ; 8.330  ;
; OperandB[2]        ; BCDOutA[1]  ; 8.332  ; 8.231 ; 8.560  ; 8.459  ;
; OperandB[2]        ; BCDOutA[2]  ; 8.292  ; 8.181 ; 8.520  ; 8.409  ;
; OperandB[2]        ; BCDOutA[3]  ; 8.302  ; 8.208 ; 8.530  ; 8.436  ;
; OperandB[2]        ; BCDOutA[4]  ; 8.272  ; 8.228 ; 8.500  ; 8.461  ;
; OperandB[2]        ; BCDOutA[5]  ; 7.986  ; 7.918 ; 8.214  ; 8.146  ;
; OperandB[2]        ; BCDOutA[6]  ; 7.911  ; 7.982 ; 8.139  ; 8.210  ;
; OperandB[2]        ; BCDOutB[0]  ; 8.690  ; 8.555 ; 8.906  ; 8.771  ;
; OperandB[2]        ; BCDOutB[1]  ; 8.476  ; 8.369 ; 8.692  ; 8.585  ;
; OperandB[2]        ; BCDOutB[2]  ; 8.514  ; 8.379 ; 8.730  ; 8.595  ;
; OperandB[2]        ; BCDOutB[3]  ; 8.683  ; 8.548 ; 8.899  ; 8.764  ;
; OperandB[2]        ; BCDOutB[4]  ; 8.685  ; 8.578 ; 8.901  ; 8.794  ;
; OperandB[2]        ; BCDOutB[5]  ; 8.513  ; 8.430 ; 8.729  ; 8.646  ;
; OperandB[2]        ; BCDOutB[6]  ; 8.379  ; 8.481 ; 8.595  ; 8.697  ;
; OperandB[3]        ; BCDOutA[0]  ; 7.987  ; 7.884 ; 8.238  ; 8.135  ;
; OperandB[3]        ; BCDOutA[1]  ; 8.114  ; 8.013 ; 8.365  ; 8.264  ;
; OperandB[3]        ; BCDOutA[2]  ; 8.074  ; 7.963 ; 8.325  ; 8.214  ;
; OperandB[3]        ; BCDOutA[3]  ; 8.084  ; 7.990 ; 8.335  ; 8.241  ;
; OperandB[3]        ; BCDOutA[4]  ; 8.054  ; 7.978 ; 8.305  ; 8.234  ;
; OperandB[3]        ; BCDOutA[5]  ; 7.768  ; 7.700 ; 8.019  ; 7.951  ;
; OperandB[3]        ; BCDOutA[6]  ; 7.693  ; 7.764 ; 7.944  ; 8.015  ;
; OperandB[3]        ; BCDOutB[0]  ; 8.153  ; 8.018 ; 8.383  ; 8.248  ;
; OperandB[3]        ; BCDOutB[1]  ; 7.939  ; 7.832 ; 8.169  ; 8.062  ;
; OperandB[3]        ; BCDOutB[2]  ; 7.977  ; 7.842 ; 8.207  ; 8.072  ;
; OperandB[3]        ; BCDOutB[3]  ; 8.146  ; 8.011 ; 8.376  ; 8.241  ;
; OperandB[3]        ; BCDOutB[4]  ; 8.148  ; 8.041 ; 8.378  ; 8.271  ;
; OperandB[3]        ; BCDOutB[5]  ; 7.976  ; 7.893 ; 8.206  ; 8.123  ;
; OperandB[3]        ; BCDOutB[6]  ; 7.842  ; 7.944 ; 8.072  ; 8.174  ;
; OperationSelect[0] ; BCDOutA[0]  ; 8.061  ; 7.925 ; 8.291  ; 8.150  ;
; OperationSelect[0] ; BCDOutA[1]  ; 8.188  ; 8.055 ; 8.418  ; 8.280  ;
; OperationSelect[0] ; BCDOutA[2]  ; 8.211  ; 8.000 ; 8.372  ; 8.309  ;
; OperationSelect[0] ; BCDOutA[3]  ; 8.152  ; 8.026 ; 8.382  ; 8.251  ;
; OperationSelect[0] ; BCDOutA[4]  ; 8.121  ; 8.045 ; 8.430  ; 8.206  ;
; OperationSelect[0] ; BCDOutA[5]  ; 7.838  ; 7.801 ; 8.147  ; 7.962  ;
; OperationSelect[0] ; BCDOutA[6]  ; 7.729  ; 7.831 ; 7.954  ; 8.061  ;
; OperationSelect[0] ; BCDOutB[0]  ; 7.632  ; 7.495 ; 7.884  ; 7.749  ;
; OperationSelect[0] ; BCDOutB[1]  ; 7.418  ; 7.309 ; 7.670  ; 7.563  ;
; OperationSelect[0] ; BCDOutB[2]  ; 7.427  ; 7.321 ; 7.711  ; 7.573  ;
; OperationSelect[0] ; BCDOutB[3]  ; 7.625  ; 7.488 ; 7.877  ; 7.742  ;
; OperationSelect[0] ; BCDOutB[4]  ; 7.627  ; 7.491 ; 7.879  ; 7.775  ;
; OperationSelect[0] ; BCDOutB[5]  ; 7.455  ; 7.343 ; 7.707  ; 7.627  ;
; OperationSelect[0] ; BCDOutB[6]  ; 7.319  ; 7.423 ; 7.573  ; 7.675  ;
; OperationSelect[1] ; BCDOutA[0]  ; 7.518  ; 7.377 ; 7.759  ; 7.623  ;
; OperationSelect[1] ; BCDOutA[1]  ; 7.645  ; 7.507 ; 7.886  ; 7.753  ;
; OperationSelect[1] ; BCDOutA[2]  ; 7.599  ; 7.709 ; 8.031  ; 7.698  ;
; OperationSelect[1] ; BCDOutA[3]  ; 7.609  ; 7.478 ; 7.850  ; 7.724  ;
; OperationSelect[1] ; BCDOutA[4]  ; 7.811  ; 7.433 ; 7.819  ; 7.906  ;
; OperationSelect[1] ; BCDOutA[5]  ; 7.548  ; 7.189 ; 7.536  ; 7.681  ;
; OperationSelect[1] ; BCDOutA[6]  ; 7.181  ; 7.288 ; 7.427  ; 7.529  ;
; OperationSelect[1] ; BCDOutB[0]  ; 7.915  ; 7.775 ; 8.107  ; 7.972  ;
; OperationSelect[1] ; BCDOutB[1]  ; 7.701  ; 7.589 ; 7.893  ; 7.786  ;
; OperationSelect[1] ; BCDOutB[2]  ; 7.707  ; 7.743 ; 8.008  ; 7.796  ;
; OperationSelect[1] ; BCDOutB[3]  ; 7.908  ; 7.768 ; 8.100  ; 7.965  ;
; OperationSelect[1] ; BCDOutB[4]  ; 8.009  ; 7.771 ; 8.102  ; 8.070  ;
; OperationSelect[1] ; BCDOutB[5]  ; 7.841  ; 7.623 ; 7.930  ; 7.927  ;
; OperationSelect[1] ; BCDOutB[6]  ; 7.599  ; 7.706 ; 7.796  ; 7.898  ;
+--------------------+-------------+--------+-------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; GClock ; -1.941 ; -56.751          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.181 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; GClock ; 0.006 ; 0.000                ;
+--------+-------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; GClock ; 0.391 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -74.083                        ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                          ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.941 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.885      ;
; -1.872 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.813      ;
; -1.870 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.814      ;
; -1.855 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.799      ;
; -1.850 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.794      ;
; -1.801 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.742      ;
; -1.788 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.731      ;
; -1.786 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.727      ;
; -1.781 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.722      ;
; -1.772 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.715      ;
; -1.717 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.660      ;
; -1.702 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.645      ;
; -1.701 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.644      ;
; -1.697 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.640      ;
; -1.693 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.637      ;
; -1.690 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.631      ;
; -1.686 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.629      ;
; -1.681 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.624      ;
; -1.650 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.594      ;
; -1.643 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.587      ;
; -1.634 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.039     ; 2.582      ;
; -1.622 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.566      ;
; -1.619 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.560      ;
; -1.608 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.551      ;
; -1.607 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.551      ;
; -1.605 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.549      ;
; -1.604 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.545      ;
; -1.603 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.548      ;
; -1.602 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.546      ;
; -1.600 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.544      ;
; -1.600 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.543      ;
; -1.599 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.540      ;
; -1.581 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.522      ;
; -1.574 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.515      ;
; -1.569 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.513      ;
; -1.565 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.510      ;
; -1.545 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.490      ;
; -1.537 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.480      ;
; -1.534 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.478      ;
; -1.529 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.473      ;
; -1.529 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.472      ;
; -1.522 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.465      ;
; -1.519 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.463      ;
; -1.517 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.460      ;
; -1.514 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.458      ;
; -1.514 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.457      ;
; -1.514 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.458      ;
; -1.511 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.455      ;
; -1.509 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.453      ;
; -1.509 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.452      ;
; -1.505 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.446      ;
; -1.500 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.441      ;
; -1.497 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.440      ;
; -1.490 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.433      ;
; -1.481 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.428      ;
; -1.481 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.424      ;
; -1.478 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.422      ;
; -1.476 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.045     ; 2.418      ;
; -1.474 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.417      ;
; -1.473 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.417      ;
; -1.465 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.412      ;
; -1.464 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.409      ;
; -1.462 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.406      ;
; -1.450 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.394      ;
; -1.449 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.394      ;
; -1.444 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q          ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q     ; GClock       ; GClock      ; 1.000        ; -0.232     ; 2.199      ;
; -1.442 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.383      ;
; -1.434 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.378      ;
; -1.434 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.375      ;
; -1.422 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.367      ;
; -1.419 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.360      ;
; -1.417 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.362      ;
; -1.416 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.359      ;
; -1.414 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.355      ;
; -1.402 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.346      ;
; -1.400 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.343      ;
; -1.399 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.340      ;
; -1.398 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.343      ;
; -1.395 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.339      ;
; -1.394 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.338      ;
; -1.393 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.338      ;
; -1.392 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.046     ; 2.333      ;
; -1.392 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.336      ;
; -1.391 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.335      ;
; -1.389 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.333      ;
; -1.387 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.039     ; 2.335      ;
; -1.386 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.039     ; 2.334      ;
; -1.383 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.328      ;
; -1.381 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.326      ;
; -1.378 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.323      ;
; -1.376 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.320      ;
; -1.376 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.321      ;
; -1.376 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.320      ;
; -1.373 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.318      ;
; -1.371 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.315      ;
; -1.368 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.313      ;
; -1.363 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.308      ;
; -1.358 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q      ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.044     ; 2.301      ;
; -1.358 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                   ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.303      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                        ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.307      ;
; 0.195 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.321      ;
; 0.197 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.229      ; 0.510      ;
; 0.199 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.325      ;
; 0.202 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.328      ;
; 0.203 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.329      ;
; 0.207 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.333      ;
; 0.259 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.385      ;
; 0.260 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.386      ;
; 0.265 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.391      ;
; 0.267 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.393      ;
; 0.267 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.394      ;
; 0.268 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.394      ;
; 0.269 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.395      ;
; 0.270 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.396      ;
; 0.271 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.397      ;
; 0.273 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.399      ;
; 0.273 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.399      ;
; 0.274 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.400      ;
; 0.274 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.400      ;
; 0.274 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.399      ;
; 0.277 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.403      ;
; 0.285 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.410      ;
; 0.285 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.410      ;
; 0.293 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.419      ;
; 0.296 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.422      ;
; 0.302 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.428      ;
; 0.305 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.431      ;
; 0.329 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.456      ;
; 0.369 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.496      ;
; 0.378 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.507      ;
; 0.384 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.510      ;
; 0.386 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.235      ; 0.705      ;
; 0.409 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.537      ;
; 0.409 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.537      ;
; 0.410 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.536      ;
; 0.417 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.543      ;
; 0.418 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.544      ;
; 0.419 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.545      ;
; 0.430 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.556      ;
; 0.431 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.557      ;
; 0.440 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.566      ;
; 0.442 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.235      ; 0.761      ;
; 0.452 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.581      ;
; 0.461 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.589      ;
; 0.462 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.589      ;
; 0.464 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.227      ; 0.775      ;
; 0.465 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.593      ;
; 0.465 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.591      ;
; 0.467 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.593      ;
; 0.468 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.596      ;
; 0.469 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.598      ;
; 0.471 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.597      ;
; 0.472 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.600      ;
; 0.472 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.598      ;
; 0.481 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.609      ;
; 0.483 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.608      ;
; 0.486 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.609      ;
; 0.487 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.616      ;
; 0.493 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.621      ;
; 0.494 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.622      ;
; 0.496 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.621      ;
; 0.497 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.621      ;
; 0.499 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.623      ;
; 0.499 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.234      ; 0.817      ;
; 0.499 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.628      ;
; 0.499 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.625      ;
; 0.500 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.629      ;
; 0.504 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.632      ;
; 0.512 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.639      ;
; 0.513 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.641      ;
; 0.513 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.638      ;
; 0.513 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.641      ;
; 0.514 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.640      ;
; 0.516 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.643      ;
; 0.517 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.644      ;
; 0.524 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.650      ;
; 0.526 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.653      ;
; 0.532 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; -0.136     ; 0.480      ;
; 0.534 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.661      ;
; 0.535 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.229      ; 0.848      ;
; 0.535 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.661      ;
; 0.536 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.662      ;
; 0.542 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.668      ;
; 0.542 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.668      ;
; 0.549 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.675      ;
; 0.559 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.684      ;
; 0.562 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.689      ;
; 0.562 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.687      ;
; 0.564 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.689      ;
; 0.565 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.692      ;
; 0.565 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.690      ;
; 0.570 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; -0.143     ; 0.511      ;
; 0.575 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.701      ;
; 0.586 ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.713      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'GClock'                                                                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                          ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.006 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.940      ;
; 0.006 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.940      ;
; 0.006 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.940      ;
; 0.006 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.940      ;
; 0.014 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.932      ;
; 0.014 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.932      ;
; 0.032 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.913      ;
; 0.032 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.913      ;
; 0.032 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.913      ;
; 0.032 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.913      ;
; 0.032 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.913      ;
; 0.032 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.913      ;
; 0.032 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.913      ;
; 0.032 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.913      ;
; 0.034 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.908      ;
; 0.034 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.908      ;
; 0.034 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.908      ;
; 0.034 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.908      ;
; 0.034 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.908      ;
; 0.034 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.908      ;
; 0.034 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.908      ;
; 0.034 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.908      ;
; 0.037 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.911      ;
; 0.037 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.911      ;
; 0.037 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.911      ;
; 0.037 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.911      ;
; 0.037 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.911      ;
; 0.037 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.911      ;
; 0.037 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.039     ; 0.911      ;
; 0.045 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.902      ;
; 0.045 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.902      ;
; 0.045 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.902      ;
; 0.045 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.902      ;
; 0.145 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.801      ;
; 0.145 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.801      ;
; 0.145 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.801      ;
; 0.145 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.801      ;
; 0.145 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.801      ;
; 0.151 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.793      ;
; 0.151 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.793      ;
; 0.154 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.790      ;
; 0.154 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 0.790      ;
; 0.246 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.699      ;
; 0.246 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.699      ;
; 0.246 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.699      ;
; 0.246 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.699      ;
; 0.246 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.699      ;
; 0.246 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.699      ;
; 0.246 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.699      ;
; 0.246 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.699      ;
; 0.333 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.136      ; 0.790      ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'GClock'                                                                                                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                          ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.228      ; 0.703      ;
; 0.500 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.578 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.703      ;
; 0.578 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.703      ;
; 0.580 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.704      ;
; 0.580 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.704      ;
; 0.581 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.708      ;
; 0.581 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.708      ;
; 0.581 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.708      ;
; 0.581 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.708      ;
; 0.581 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.708      ;
; 0.676 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.804      ;
; 0.676 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.804      ;
; 0.676 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.804      ;
; 0.676 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.804      ;
; 0.682 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.811      ;
; 0.682 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.811      ;
; 0.682 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.811      ;
; 0.682 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.811      ;
; 0.682 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.811      ;
; 0.682 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.811      ;
; 0.682 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.045      ; 0.811      ;
; 0.683 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.806      ;
; 0.685 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.811      ;
; 0.685 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.811      ;
; 0.685 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.811      ;
; 0.685 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.811      ;
; 0.685 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.811      ;
; 0.685 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.811      ;
; 0.685 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.811      ;
; 0.685 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.811      ;
; 0.695 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.822      ;
; 0.695 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.822      ;
; 0.701 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.828      ;
; 0.701 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.828      ;
; 0.701 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.828      ;
; 0.701 ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.828      ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                                                                                                ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                                                                           ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; -0.075 ; 0.109        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; fixedPointALUStruct:ALU_Inst|dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
+--------+--------------+----------------+-----------------+--------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GReset       ; GClock     ; 0.336 ; 0.535 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 2.786 ; 3.444 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 2.786 ; 3.444 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 2.752 ; 3.292 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 2.713 ; 3.351 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 2.416 ; 3.026 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 2.101 ; 2.752 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 2.034 ; 2.656 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 1.819 ; 2.415 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 2.101 ; 2.752 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 1.813 ; 2.444 ; Rise       ; GClock          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -0.129 ; -0.329 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.257 ; -0.824 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -0.377 ; -0.943 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.257 ; -0.824 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -0.468 ; -1.072 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.269 ; -0.845 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.140 ; -0.713 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -0.277 ; -0.852 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -0.224 ; -0.814 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -0.530 ; -1.114 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -0.140 ; -0.713 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; BCDOutA[*]  ; GClock     ; 5.496 ; 5.553 ; Rise       ; GClock          ;
;  BCDOutA[0] ; GClock     ; 5.412 ; 5.453 ; Rise       ; GClock          ;
;  BCDOutA[1] ; GClock     ; 5.496 ; 5.553 ; Rise       ; GClock          ;
;  BCDOutA[2] ; GClock     ; 5.474 ; 5.519 ; Rise       ; GClock          ;
;  BCDOutA[3] ; GClock     ; 5.485 ; 5.538 ; Rise       ; GClock          ;
;  BCDOutA[4] ; GClock     ; 5.465 ; 5.455 ; Rise       ; GClock          ;
;  BCDOutA[5] ; GClock     ; 5.294 ; 5.330 ; Rise       ; GClock          ;
;  BCDOutA[6] ; GClock     ; 5.328 ; 5.292 ; Rise       ; GClock          ;
; BCDOutB[*]  ; GClock     ; 5.087 ; 5.080 ; Rise       ; GClock          ;
;  BCDOutB[0] ; GClock     ; 5.084 ; 5.072 ; Rise       ; GClock          ;
;  BCDOutB[1] ; GClock     ; 4.950 ; 4.991 ; Rise       ; GClock          ;
;  BCDOutB[2] ; GClock     ; 4.967 ; 5.002 ; Rise       ; GClock          ;
;  BCDOutB[3] ; GClock     ; 5.087 ; 5.080 ; Rise       ; GClock          ;
;  BCDOutB[4] ; GClock     ; 5.085 ; 5.009 ; Rise       ; GClock          ;
;  BCDOutB[5] ; GClock     ; 4.974 ; 4.980 ; Rise       ; GClock          ;
;  BCDOutB[6] ; GClock     ; 4.986 ; 4.983 ; Rise       ; GClock          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; BCDOutA[*]  ; GClock     ; 4.286 ; 4.282 ; Rise       ; GClock          ;
;  BCDOutA[0] ; GClock     ; 4.404 ; 4.430 ; Rise       ; GClock          ;
;  BCDOutA[1] ; GClock     ; 4.485 ; 4.525 ; Rise       ; GClock          ;
;  BCDOutA[2] ; GClock     ; 4.558 ; 4.490 ; Rise       ; GClock          ;
;  BCDOutA[3] ; GClock     ; 4.469 ; 4.506 ; Rise       ; GClock          ;
;  BCDOutA[4] ; GClock     ; 4.450 ; 4.570 ; Rise       ; GClock          ;
;  BCDOutA[5] ; GClock     ; 4.286 ; 4.399 ; Rise       ; GClock          ;
;  BCDOutA[6] ; GClock     ; 4.304 ; 4.282 ; Rise       ; GClock          ;
; BCDOutB[*]  ; GClock     ; 4.319 ; 4.324 ; Rise       ; GClock          ;
;  BCDOutB[0] ; GClock     ; 4.423 ; 4.445 ; Rise       ; GClock          ;
;  BCDOutB[1] ; GClock     ; 4.319 ; 4.336 ; Rise       ; GClock          ;
;  BCDOutB[2] ; GClock     ; 4.331 ; 4.401 ; Rise       ; GClock          ;
;  BCDOutB[3] ; GClock     ; 4.425 ; 4.445 ; Rise       ; GClock          ;
;  BCDOutB[4] ; GClock     ; 4.480 ; 4.444 ; Rise       ; GClock          ;
;  BCDOutB[5] ; GClock     ; 4.336 ; 4.355 ; Rise       ; GClock          ;
;  BCDOutB[6] ; GClock     ; 4.342 ; 4.324 ; Rise       ; GClock          ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+--------------------+-------------+-------+-------+-------+-------+
; Input Port         ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------------+-------------+-------+-------+-------+-------+
; OperandA[0]        ; BCDOutA[0]  ; 5.860 ; 5.889 ; 6.435 ; 6.464 ;
; OperandA[0]        ; BCDOutA[1]  ; 5.846 ; 6.004 ; 6.421 ; 6.579 ;
; OperandA[0]        ; BCDOutA[2]  ; 5.953 ; 5.959 ; 6.528 ; 6.534 ;
; OperandA[0]        ; BCDOutA[3]  ; 5.957 ; 5.978 ; 6.532 ; 6.553 ;
; OperandA[0]        ; BCDOutA[4]  ; 5.896 ; 5.949 ; 6.471 ; 6.524 ;
; OperandA[0]        ; BCDOutA[5]  ; 5.773 ; 5.733 ; 6.348 ; 6.308 ;
; OperandA[0]        ; BCDOutA[6]  ; 5.768 ; 5.745 ; 6.343 ; 6.320 ;
; OperandA[0]        ; BCDOutB[0]  ; 6.018 ; 6.058 ; 6.593 ; 6.633 ;
; OperandA[0]        ; BCDOutB[1]  ; 5.902 ; 5.912 ; 6.477 ; 6.487 ;
; OperandA[0]        ; BCDOutB[2]  ; 5.912 ; 5.931 ; 6.487 ; 6.506 ;
; OperandA[0]        ; BCDOutB[3]  ; 6.012 ; 6.058 ; 6.587 ; 6.633 ;
; OperandA[0]        ; BCDOutB[4]  ; 6.021 ; 6.059 ; 6.596 ; 6.634 ;
; OperandA[0]        ; BCDOutB[5]  ; 5.890 ; 5.943 ; 6.465 ; 6.518 ;
; OperandA[0]        ; BCDOutB[6]  ; 5.949 ; 5.914 ; 6.524 ; 6.489 ;
; OperandA[1]        ; BCDOutA[0]  ; 5.739 ; 5.768 ; 6.401 ; 6.430 ;
; OperandA[1]        ; BCDOutA[1]  ; 5.718 ; 5.883 ; 6.387 ; 6.545 ;
; OperandA[1]        ; BCDOutA[2]  ; 5.832 ; 5.838 ; 6.494 ; 6.500 ;
; OperandA[1]        ; BCDOutA[3]  ; 5.836 ; 5.857 ; 6.498 ; 6.519 ;
; OperandA[1]        ; BCDOutA[4]  ; 5.775 ; 5.828 ; 6.437 ; 6.490 ;
; OperandA[1]        ; BCDOutA[5]  ; 5.652 ; 5.612 ; 6.314 ; 6.274 ;
; OperandA[1]        ; BCDOutA[6]  ; 5.647 ; 5.624 ; 6.309 ; 6.286 ;
; OperandA[1]        ; BCDOutB[0]  ; 5.874 ; 5.878 ; 6.559 ; 6.599 ;
; OperandA[1]        ; BCDOutB[1]  ; 5.740 ; 5.781 ; 6.443 ; 6.453 ;
; OperandA[1]        ; BCDOutB[2]  ; 5.757 ; 5.792 ; 6.453 ; 6.472 ;
; OperandA[1]        ; BCDOutB[3]  ; 5.877 ; 5.870 ; 6.553 ; 6.599 ;
; OperandA[1]        ; BCDOutB[4]  ; 5.875 ; 5.882 ; 6.562 ; 6.600 ;
; OperandA[1]        ; BCDOutB[5]  ; 5.764 ; 5.770 ; 6.431 ; 6.484 ;
; OperandA[1]        ; BCDOutB[6]  ; 5.776 ; 5.773 ; 6.490 ; 6.455 ;
; OperandA[2]        ; BCDOutA[0]  ; 5.355 ; 5.384 ; 5.979 ; 6.008 ;
; OperandA[2]        ; BCDOutA[1]  ; 5.337 ; 5.499 ; 5.943 ; 6.123 ;
; OperandA[2]        ; BCDOutA[2]  ; 5.448 ; 5.454 ; 6.072 ; 6.078 ;
; OperandA[2]        ; BCDOutA[3]  ; 5.452 ; 5.473 ; 6.076 ; 6.097 ;
; OperandA[2]        ; BCDOutA[4]  ; 5.391 ; 5.444 ; 6.015 ; 6.068 ;
; OperandA[2]        ; BCDOutA[5]  ; 5.268 ; 5.228 ; 5.892 ; 5.852 ;
; OperandA[2]        ; BCDOutA[6]  ; 5.263 ; 5.240 ; 5.887 ; 5.864 ;
; OperandA[2]        ; BCDOutB[0]  ; 5.496 ; 5.500 ; 6.140 ; 6.180 ;
; OperandA[2]        ; BCDOutB[1]  ; 5.362 ; 5.403 ; 6.024 ; 6.034 ;
; OperandA[2]        ; BCDOutB[2]  ; 5.379 ; 5.414 ; 6.034 ; 6.053 ;
; OperandA[2]        ; BCDOutB[3]  ; 5.499 ; 5.492 ; 6.134 ; 6.180 ;
; OperandA[2]        ; BCDOutB[4]  ; 5.497 ; 5.504 ; 6.143 ; 6.181 ;
; OperandA[2]        ; BCDOutB[5]  ; 5.386 ; 5.392 ; 6.012 ; 6.065 ;
; OperandA[2]        ; BCDOutB[6]  ; 5.398 ; 5.395 ; 6.071 ; 6.036 ;
; OperandA[3]        ; BCDOutA[0]  ; 4.909 ; 4.950 ; 5.476 ; 5.517 ;
; OperandA[3]        ; BCDOutA[1]  ; 4.993 ; 5.050 ; 5.560 ; 5.617 ;
; OperandA[3]        ; BCDOutA[2]  ; 4.971 ; 5.016 ; 5.538 ; 5.583 ;
; OperandA[3]        ; BCDOutA[3]  ; 4.982 ; 5.035 ; 5.549 ; 5.602 ;
; OperandA[3]        ; BCDOutA[4]  ; 4.962 ; 4.959 ; 5.529 ; 5.526 ;
; OperandA[3]        ; BCDOutA[5]  ; 4.791 ; 4.827 ; 5.358 ; 5.394 ;
; OperandA[3]        ; BCDOutA[6]  ; 4.825 ; 4.789 ; 5.392 ; 5.356 ;
; OperandA[3]        ; BCDOutB[0]  ; 5.043 ; 5.047 ; 5.636 ; 5.676 ;
; OperandA[3]        ; BCDOutB[1]  ; 4.909 ; 4.950 ; 5.520 ; 5.530 ;
; OperandA[3]        ; BCDOutB[2]  ; 4.926 ; 4.961 ; 5.530 ; 5.549 ;
; OperandA[3]        ; BCDOutB[3]  ; 5.046 ; 5.039 ; 5.630 ; 5.676 ;
; OperandA[3]        ; BCDOutB[4]  ; 5.044 ; 5.051 ; 5.639 ; 5.677 ;
; OperandA[3]        ; BCDOutB[5]  ; 4.933 ; 4.939 ; 5.508 ; 5.561 ;
; OperandA[3]        ; BCDOutB[6]  ; 4.945 ; 4.942 ; 5.567 ; 5.532 ;
; OperandB[0]        ; BCDOutA[0]  ; 5.996 ; 6.025 ; 6.624 ; 6.653 ;
; OperandB[0]        ; BCDOutA[1]  ; 5.982 ; 6.140 ; 6.610 ; 6.768 ;
; OperandB[0]        ; BCDOutA[2]  ; 6.089 ; 6.095 ; 6.717 ; 6.723 ;
; OperandB[0]        ; BCDOutA[3]  ; 6.093 ; 6.114 ; 6.721 ; 6.742 ;
; OperandB[0]        ; BCDOutA[4]  ; 6.032 ; 6.085 ; 6.660 ; 6.713 ;
; OperandB[0]        ; BCDOutA[5]  ; 5.909 ; 5.869 ; 6.537 ; 6.497 ;
; OperandB[0]        ; BCDOutA[6]  ; 5.904 ; 5.881 ; 6.532 ; 6.509 ;
; OperandB[0]        ; BCDOutB[0]  ; 6.154 ; 6.194 ; 6.782 ; 6.822 ;
; OperandB[0]        ; BCDOutB[1]  ; 6.038 ; 6.048 ; 6.666 ; 6.676 ;
; OperandB[0]        ; BCDOutB[2]  ; 6.048 ; 6.067 ; 6.676 ; 6.695 ;
; OperandB[0]        ; BCDOutB[3]  ; 6.148 ; 6.194 ; 6.776 ; 6.822 ;
; OperandB[0]        ; BCDOutB[4]  ; 6.157 ; 6.195 ; 6.785 ; 6.823 ;
; OperandB[0]        ; BCDOutB[5]  ; 6.026 ; 6.079 ; 6.654 ; 6.707 ;
; OperandB[0]        ; BCDOutB[6]  ; 6.085 ; 6.050 ; 6.713 ; 6.678 ;
; OperandB[1]        ; BCDOutA[0]  ; 5.708 ; 5.737 ; 6.294 ; 6.323 ;
; OperandB[1]        ; BCDOutA[1]  ; 5.694 ; 5.852 ; 6.280 ; 6.438 ;
; OperandB[1]        ; BCDOutA[2]  ; 5.801 ; 5.807 ; 6.387 ; 6.393 ;
; OperandB[1]        ; BCDOutA[3]  ; 5.805 ; 5.826 ; 6.391 ; 6.412 ;
; OperandB[1]        ; BCDOutA[4]  ; 5.744 ; 5.797 ; 6.330 ; 6.383 ;
; OperandB[1]        ; BCDOutA[5]  ; 5.621 ; 5.581 ; 6.207 ; 6.167 ;
; OperandB[1]        ; BCDOutA[6]  ; 5.616 ; 5.593 ; 6.202 ; 6.179 ;
; OperandB[1]        ; BCDOutB[0]  ; 5.866 ; 5.906 ; 6.452 ; 6.492 ;
; OperandB[1]        ; BCDOutB[1]  ; 5.750 ; 5.760 ; 6.336 ; 6.346 ;
; OperandB[1]        ; BCDOutB[2]  ; 5.760 ; 5.779 ; 6.346 ; 6.365 ;
; OperandB[1]        ; BCDOutB[3]  ; 5.860 ; 5.906 ; 6.446 ; 6.492 ;
; OperandB[1]        ; BCDOutB[4]  ; 5.869 ; 5.907 ; 6.455 ; 6.493 ;
; OperandB[1]        ; BCDOutB[5]  ; 5.738 ; 5.791 ; 6.324 ; 6.377 ;
; OperandB[1]        ; BCDOutB[6]  ; 5.797 ; 5.762 ; 6.383 ; 6.348 ;
; OperandB[2]        ; BCDOutA[0]  ; 5.218 ; 5.247 ; 5.788 ; 5.817 ;
; OperandB[2]        ; BCDOutA[1]  ; 5.183 ; 5.362 ; 5.785 ; 5.932 ;
; OperandB[2]        ; BCDOutA[2]  ; 5.311 ; 5.317 ; 5.881 ; 5.887 ;
; OperandB[2]        ; BCDOutA[3]  ; 5.315 ; 5.336 ; 5.885 ; 5.906 ;
; OperandB[2]        ; BCDOutA[4]  ; 5.254 ; 5.307 ; 5.824 ; 5.877 ;
; OperandB[2]        ; BCDOutA[5]  ; 5.131 ; 5.091 ; 5.701 ; 5.661 ;
; OperandB[2]        ; BCDOutA[6]  ; 5.126 ; 5.103 ; 5.696 ; 5.673 ;
; OperandB[2]        ; BCDOutB[0]  ; 5.374 ; 5.414 ; 5.935 ; 5.974 ;
; OperandB[2]        ; BCDOutB[1]  ; 5.258 ; 5.268 ; 5.818 ; 5.842 ;
; OperandB[2]        ; BCDOutB[2]  ; 5.268 ; 5.287 ; 5.828 ; 5.853 ;
; OperandB[2]        ; BCDOutB[3]  ; 5.368 ; 5.414 ; 5.938 ; 5.974 ;
; OperandB[2]        ; BCDOutB[4]  ; 5.377 ; 5.415 ; 5.937 ; 5.975 ;
; OperandB[2]        ; BCDOutB[5]  ; 5.246 ; 5.299 ; 5.825 ; 5.859 ;
; OperandB[2]        ; BCDOutB[6]  ; 5.305 ; 5.270 ; 5.865 ; 5.834 ;
; OperandB[3]        ; BCDOutA[0]  ; 4.840 ; 4.881 ; 5.398 ; 5.439 ;
; OperandB[3]        ; BCDOutA[1]  ; 4.924 ; 4.981 ; 5.482 ; 5.539 ;
; OperandB[3]        ; BCDOutA[2]  ; 4.902 ; 4.947 ; 5.460 ; 5.505 ;
; OperandB[3]        ; BCDOutA[3]  ; 4.913 ; 4.966 ; 5.471 ; 5.524 ;
; OperandB[3]        ; BCDOutA[4]  ; 4.893 ; 4.890 ; 5.451 ; 5.448 ;
; OperandB[3]        ; BCDOutA[5]  ; 4.722 ; 4.758 ; 5.280 ; 5.316 ;
; OperandB[3]        ; BCDOutA[6]  ; 4.756 ; 4.720 ; 5.314 ; 5.278 ;
; OperandB[3]        ; BCDOutB[0]  ; 5.065 ; 5.105 ; 5.633 ; 5.673 ;
; OperandB[3]        ; BCDOutB[1]  ; 4.949 ; 4.959 ; 5.517 ; 5.531 ;
; OperandB[3]        ; BCDOutB[2]  ; 4.959 ; 4.978 ; 5.527 ; 5.546 ;
; OperandB[3]        ; BCDOutB[3]  ; 5.059 ; 5.105 ; 5.627 ; 5.673 ;
; OperandB[3]        ; BCDOutB[4]  ; 5.068 ; 5.106 ; 5.636 ; 5.674 ;
; OperandB[3]        ; BCDOutB[5]  ; 4.937 ; 4.990 ; 5.514 ; 5.558 ;
; OperandB[3]        ; BCDOutB[6]  ; 4.996 ; 4.961 ; 5.564 ; 5.529 ;
; OperationSelect[0] ; BCDOutA[0]  ; 6.247 ; 6.276 ; 6.911 ; 6.940 ;
; OperationSelect[0] ; BCDOutA[1]  ; 6.233 ; 6.391 ; 6.897 ; 7.055 ;
; OperationSelect[0] ; BCDOutA[2]  ; 6.340 ; 6.346 ; 7.004 ; 7.010 ;
; OperationSelect[0] ; BCDOutA[3]  ; 6.344 ; 6.365 ; 7.008 ; 7.029 ;
; OperationSelect[0] ; BCDOutA[4]  ; 6.283 ; 6.336 ; 6.947 ; 7.000 ;
; OperationSelect[0] ; BCDOutA[5]  ; 6.160 ; 6.120 ; 6.824 ; 6.784 ;
; OperationSelect[0] ; BCDOutA[6]  ; 6.155 ; 6.132 ; 6.819 ; 6.796 ;
; OperationSelect[0] ; BCDOutB[0]  ; 6.405 ; 6.445 ; 7.069 ; 7.109 ;
; OperationSelect[0] ; BCDOutB[1]  ; 6.289 ; 6.299 ; 6.953 ; 6.963 ;
; OperationSelect[0] ; BCDOutB[2]  ; 6.299 ; 6.318 ; 6.963 ; 6.982 ;
; OperationSelect[0] ; BCDOutB[3]  ; 6.399 ; 6.445 ; 7.063 ; 7.109 ;
; OperationSelect[0] ; BCDOutB[4]  ; 6.408 ; 6.446 ; 7.072 ; 7.110 ;
; OperationSelect[0] ; BCDOutB[5]  ; 6.277 ; 6.330 ; 6.941 ; 6.994 ;
; OperationSelect[0] ; BCDOutB[6]  ; 6.336 ; 6.301 ; 7.000 ; 6.965 ;
; OperationSelect[1] ; BCDOutA[0]  ; 5.205 ; 5.246 ; 5.792 ; 5.833 ;
; OperationSelect[1] ; BCDOutA[1]  ; 5.289 ; 5.346 ; 5.876 ; 5.933 ;
; OperationSelect[1] ; BCDOutA[2]  ; 5.267 ; 5.312 ; 5.854 ; 5.899 ;
; OperationSelect[1] ; BCDOutA[3]  ; 5.278 ; 5.331 ; 5.865 ; 5.918 ;
; OperationSelect[1] ; BCDOutA[4]  ; 5.258 ; 5.248 ; 5.845 ; 5.835 ;
; OperationSelect[1] ; BCDOutA[5]  ; 5.087 ; 5.123 ; 5.674 ; 5.710 ;
; OperationSelect[1] ; BCDOutA[6]  ; 5.121 ; 5.085 ; 5.708 ; 5.672 ;
; OperationSelect[1] ; BCDOutB[0]  ; 4.894 ; 4.907 ; 5.591 ; 5.620 ;
; OperationSelect[1] ; BCDOutB[1]  ; 4.771 ; 4.781 ; 5.420 ; 5.511 ;
; OperationSelect[1] ; BCDOutB[2]  ; 4.782 ; 4.803 ; 5.483 ; 5.522 ;
; OperationSelect[1] ; BCDOutB[3]  ; 4.888 ; 4.924 ; 5.603 ; 5.611 ;
; OperationSelect[1] ; BCDOutB[4]  ; 4.897 ; 4.907 ; 5.595 ; 5.624 ;
; OperationSelect[1] ; BCDOutB[5]  ; 4.766 ; 4.819 ; 5.498 ; 5.508 ;
; OperationSelect[1] ; BCDOutB[6]  ; 4.822 ; 4.786 ; 5.505 ; 5.509 ;
+--------------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+--------------------+-------------+-------+-------+-------+-------+
; Input Port         ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------------+-------------+-------+-------+-------+-------+
; OperandA[0]        ; BCDOutA[0]  ; 4.250 ; 4.276 ; 4.851 ; 4.876 ;
; OperandA[0]        ; BCDOutA[1]  ; 4.331 ; 4.371 ; 4.932 ; 4.971 ;
; OperandA[0]        ; BCDOutA[2]  ; 4.344 ; 4.336 ; 4.909 ; 4.937 ;
; OperandA[0]        ; BCDOutA[3]  ; 4.315 ; 4.352 ; 4.916 ; 4.949 ;
; OperandA[0]        ; BCDOutA[4]  ; 4.296 ; 4.356 ; 4.897 ; 4.921 ;
; OperandA[0]        ; BCDOutA[5]  ; 4.132 ; 4.185 ; 4.733 ; 4.750 ;
; OperandA[0]        ; BCDOutA[6]  ; 4.150 ; 4.128 ; 4.747 ; 4.729 ;
; OperandA[0]        ; BCDOutB[0]  ; 5.521 ; 5.548 ; 6.096 ; 6.123 ;
; OperandA[0]        ; BCDOutB[1]  ; 5.412 ; 5.433 ; 5.987 ; 6.008 ;
; OperandA[0]        ; BCDOutB[2]  ; 5.444 ; 5.445 ; 6.019 ; 6.020 ;
; OperandA[0]        ; BCDOutB[3]  ; 5.519 ; 5.544 ; 6.094 ; 6.119 ;
; OperandA[0]        ; BCDOutB[4]  ; 5.524 ; 5.566 ; 6.099 ; 6.141 ;
; OperandA[0]        ; BCDOutB[5]  ; 5.433 ; 5.470 ; 6.008 ; 6.045 ;
; OperandA[0]        ; BCDOutB[6]  ; 5.440 ; 5.418 ; 6.015 ; 5.993 ;
; OperandA[1]        ; BCDOutA[0]  ; 4.341 ; 4.367 ; 4.903 ; 4.929 ;
; OperandA[1]        ; BCDOutA[1]  ; 4.415 ; 4.465 ; 4.977 ; 5.033 ;
; OperandA[1]        ; BCDOutA[2]  ; 4.393 ; 4.450 ; 4.955 ; 5.064 ;
; OperandA[1]        ; BCDOutA[3]  ; 4.402 ; 4.447 ; 4.964 ; 5.009 ;
; OperandA[1]        ; BCDOutA[4]  ; 4.410 ; 4.418 ; 5.024 ; 4.980 ;
; OperandA[1]        ; BCDOutA[5]  ; 4.217 ; 4.260 ; 4.779 ; 4.822 ;
; OperandA[1]        ; BCDOutA[6]  ; 4.252 ; 4.222 ; 4.816 ; 4.784 ;
; OperandA[1]        ; BCDOutB[0]  ; 5.446 ; 5.473 ; 6.165 ; 6.192 ;
; OperandA[1]        ; BCDOutB[1]  ; 5.337 ; 5.358 ; 6.056 ; 6.077 ;
; OperandA[1]        ; BCDOutB[2]  ; 5.369 ; 5.370 ; 6.097 ; 6.089 ;
; OperandA[1]        ; BCDOutB[3]  ; 5.444 ; 5.469 ; 6.163 ; 6.188 ;
; OperandA[1]        ; BCDOutB[4]  ; 5.449 ; 5.491 ; 6.168 ; 6.219 ;
; OperandA[1]        ; BCDOutB[5]  ; 5.358 ; 5.395 ; 6.077 ; 6.123 ;
; OperandA[1]        ; BCDOutB[6]  ; 5.365 ; 5.343 ; 6.084 ; 6.062 ;
; OperandA[2]        ; BCDOutA[0]  ; 4.884 ; 4.905 ; 5.516 ; 5.537 ;
; OperandA[2]        ; BCDOutA[1]  ; 4.966 ; 5.002 ; 5.598 ; 5.634 ;
; OperandA[2]        ; BCDOutA[2]  ; 4.944 ; 4.969 ; 5.576 ; 5.601 ;
; OperandA[2]        ; BCDOutA[3]  ; 4.954 ; 4.986 ; 5.586 ; 5.618 ;
; OperandA[2]        ; BCDOutA[4]  ; 4.986 ; 4.959 ; 5.611 ; 5.591 ;
; OperandA[2]        ; BCDOutA[5]  ; 4.770 ; 4.786 ; 5.402 ; 5.418 ;
; OperandA[2]        ; BCDOutA[6]  ; 4.784 ; 4.767 ; 5.416 ; 5.399 ;
; OperandA[2]        ; BCDOutB[0]  ; 5.113 ; 5.140 ; 5.796 ; 5.823 ;
; OperandA[2]        ; BCDOutB[1]  ; 5.004 ; 5.025 ; 5.687 ; 5.708 ;
; OperandA[2]        ; BCDOutB[2]  ; 5.036 ; 5.037 ; 5.728 ; 5.720 ;
; OperandA[2]        ; BCDOutB[3]  ; 5.111 ; 5.136 ; 5.794 ; 5.819 ;
; OperandA[2]        ; BCDOutB[4]  ; 5.116 ; 5.158 ; 5.799 ; 5.850 ;
; OperandA[2]        ; BCDOutB[5]  ; 5.025 ; 5.062 ; 5.708 ; 5.754 ;
; OperandA[2]        ; BCDOutB[6]  ; 5.032 ; 5.010 ; 5.715 ; 5.693 ;
; OperandA[3]        ; BCDOutA[0]  ; 4.633 ; 4.654 ; 5.174 ; 5.195 ;
; OperandA[3]        ; BCDOutA[1]  ; 4.715 ; 4.751 ; 5.256 ; 5.292 ;
; OperandA[3]        ; BCDOutA[2]  ; 4.693 ; 4.718 ; 5.234 ; 5.259 ;
; OperandA[3]        ; BCDOutA[3]  ; 4.703 ; 4.735 ; 5.244 ; 5.276 ;
; OperandA[3]        ; BCDOutA[4]  ; 4.743 ; 4.708 ; 5.284 ; 5.249 ;
; OperandA[3]        ; BCDOutA[5]  ; 4.519 ; 4.535 ; 5.060 ; 5.076 ;
; OperandA[3]        ; BCDOutA[6]  ; 4.533 ; 4.516 ; 5.074 ; 5.057 ;
; OperandA[3]        ; BCDOutB[0]  ; 4.648 ; 4.675 ; 5.263 ; 5.290 ;
; OperandA[3]        ; BCDOutB[1]  ; 4.539 ; 4.560 ; 5.154 ; 5.175 ;
; OperandA[3]        ; BCDOutB[2]  ; 4.571 ; 4.572 ; 5.195 ; 5.187 ;
; OperandA[3]        ; BCDOutB[3]  ; 4.646 ; 4.671 ; 5.261 ; 5.286 ;
; OperandA[3]        ; BCDOutB[4]  ; 4.651 ; 4.693 ; 5.266 ; 5.317 ;
; OperandA[3]        ; BCDOutB[5]  ; 4.560 ; 4.597 ; 5.175 ; 5.221 ;
; OperandA[3]        ; BCDOutB[6]  ; 4.567 ; 4.545 ; 5.182 ; 5.160 ;
; OperandB[0]        ; BCDOutA[0]  ; 4.266 ; 4.292 ; 4.871 ; 4.897 ;
; OperandB[0]        ; BCDOutA[1]  ; 4.347 ; 4.387 ; 4.952 ; 4.992 ;
; OperandB[0]        ; BCDOutA[2]  ; 4.359 ; 4.352 ; 4.936 ; 4.957 ;
; OperandB[0]        ; BCDOutA[3]  ; 4.331 ; 4.368 ; 4.936 ; 4.973 ;
; OperandB[0]        ; BCDOutA[4]  ; 4.312 ; 4.371 ; 4.917 ; 4.948 ;
; OperandB[0]        ; BCDOutA[5]  ; 4.148 ; 4.200 ; 4.753 ; 4.777 ;
; OperandB[0]        ; BCDOutA[6]  ; 4.166 ; 4.144 ; 4.771 ; 4.749 ;
; OperandB[0]        ; BCDOutB[0]  ; 5.642 ; 5.669 ; 6.244 ; 6.271 ;
; OperandB[0]        ; BCDOutB[1]  ; 5.533 ; 5.554 ; 6.135 ; 6.156 ;
; OperandB[0]        ; BCDOutB[2]  ; 5.565 ; 5.566 ; 6.167 ; 6.168 ;
; OperandB[0]        ; BCDOutB[3]  ; 5.640 ; 5.665 ; 6.242 ; 6.267 ;
; OperandB[0]        ; BCDOutB[4]  ; 5.645 ; 5.687 ; 6.247 ; 6.289 ;
; OperandB[0]        ; BCDOutB[5]  ; 5.554 ; 5.591 ; 6.156 ; 6.193 ;
; OperandB[0]        ; BCDOutB[6]  ; 5.561 ; 5.539 ; 6.163 ; 6.141 ;
; OperandB[1]        ; BCDOutA[0]  ; 4.403 ; 4.429 ; 4.962 ; 4.988 ;
; OperandB[1]        ; BCDOutA[1]  ; 4.477 ; 4.533 ; 5.036 ; 5.092 ;
; OperandB[1]        ; BCDOutA[2]  ; 4.455 ; 4.540 ; 5.014 ; 5.099 ;
; OperandB[1]        ; BCDOutA[3]  ; 4.464 ; 4.509 ; 5.023 ; 5.068 ;
; OperandB[1]        ; BCDOutA[4]  ; 4.500 ; 4.480 ; 5.059 ; 5.039 ;
; OperandB[1]        ; BCDOutA[5]  ; 4.279 ; 4.322 ; 4.838 ; 4.881 ;
; OperandB[1]        ; BCDOutA[6]  ; 4.316 ; 4.284 ; 4.875 ; 4.843 ;
; OperandB[1]        ; BCDOutB[0]  ; 5.389 ; 5.416 ; 5.948 ; 5.975 ;
; OperandB[1]        ; BCDOutB[1]  ; 5.280 ; 5.301 ; 5.839 ; 5.860 ;
; OperandB[1]        ; BCDOutB[2]  ; 5.312 ; 5.313 ; 5.871 ; 5.872 ;
; OperandB[1]        ; BCDOutB[3]  ; 5.387 ; 5.412 ; 5.946 ; 5.971 ;
; OperandB[1]        ; BCDOutB[4]  ; 5.392 ; 5.434 ; 5.951 ; 5.993 ;
; OperandB[1]        ; BCDOutB[5]  ; 5.301 ; 5.338 ; 5.860 ; 5.897 ;
; OperandB[1]        ; BCDOutB[6]  ; 5.308 ; 5.286 ; 5.867 ; 5.845 ;
; OperandB[2]        ; BCDOutA[0]  ; 4.706 ; 4.727 ; 5.298 ; 5.319 ;
; OperandB[2]        ; BCDOutA[1]  ; 4.788 ; 4.824 ; 5.380 ; 5.416 ;
; OperandB[2]        ; BCDOutA[2]  ; 4.766 ; 4.791 ; 5.358 ; 5.383 ;
; OperandB[2]        ; BCDOutA[3]  ; 4.776 ; 4.808 ; 5.368 ; 5.400 ;
; OperandB[2]        ; BCDOutA[4]  ; 4.808 ; 4.781 ; 5.393 ; 5.373 ;
; OperandB[2]        ; BCDOutA[5]  ; 4.592 ; 4.608 ; 5.184 ; 5.200 ;
; OperandB[2]        ; BCDOutA[6]  ; 4.606 ; 4.589 ; 5.198 ; 5.181 ;
; OperandB[2]        ; BCDOutB[0]  ; 4.935 ; 4.962 ; 5.530 ; 5.557 ;
; OperandB[2]        ; BCDOutB[1]  ; 4.826 ; 4.847 ; 5.421 ; 5.442 ;
; OperandB[2]        ; BCDOutB[2]  ; 4.858 ; 4.859 ; 5.453 ; 5.454 ;
; OperandB[2]        ; BCDOutB[3]  ; 4.933 ; 4.958 ; 5.528 ; 5.553 ;
; OperandB[2]        ; BCDOutB[4]  ; 4.938 ; 4.980 ; 5.533 ; 5.575 ;
; OperandB[2]        ; BCDOutB[5]  ; 4.847 ; 4.884 ; 5.442 ; 5.479 ;
; OperandB[2]        ; BCDOutB[6]  ; 4.854 ; 4.832 ; 5.449 ; 5.427 ;
; OperandB[3]        ; BCDOutA[0]  ; 4.564 ; 4.585 ; 5.121 ; 5.142 ;
; OperandB[3]        ; BCDOutA[1]  ; 4.646 ; 4.682 ; 5.203 ; 5.239 ;
; OperandB[3]        ; BCDOutA[2]  ; 4.624 ; 4.649 ; 5.181 ; 5.206 ;
; OperandB[3]        ; BCDOutA[3]  ; 4.634 ; 4.666 ; 5.191 ; 5.223 ;
; OperandB[3]        ; BCDOutA[4]  ; 4.674 ; 4.639 ; 5.231 ; 5.196 ;
; OperandB[3]        ; BCDOutA[5]  ; 4.450 ; 4.466 ; 5.007 ; 5.023 ;
; OperandB[3]        ; BCDOutA[6]  ; 4.464 ; 4.447 ; 5.021 ; 5.004 ;
; OperandB[3]        ; BCDOutB[0]  ; 4.652 ; 4.679 ; 5.217 ; 5.244 ;
; OperandB[3]        ; BCDOutB[1]  ; 4.543 ; 4.564 ; 5.108 ; 5.129 ;
; OperandB[3]        ; BCDOutB[2]  ; 4.575 ; 4.576 ; 5.140 ; 5.141 ;
; OperandB[3]        ; BCDOutB[3]  ; 4.650 ; 4.675 ; 5.215 ; 5.240 ;
; OperandB[3]        ; BCDOutB[4]  ; 4.655 ; 4.697 ; 5.220 ; 5.262 ;
; OperandB[3]        ; BCDOutB[5]  ; 4.564 ; 4.601 ; 5.129 ; 5.166 ;
; OperandB[3]        ; BCDOutB[6]  ; 4.571 ; 4.549 ; 5.136 ; 5.114 ;
; OperationSelect[0] ; BCDOutA[0]  ; 4.621 ; 4.647 ; 5.280 ; 5.299 ;
; OperationSelect[0] ; BCDOutA[1]  ; 4.702 ; 4.742 ; 5.361 ; 5.394 ;
; OperationSelect[0] ; BCDOutA[2]  ; 4.751 ; 4.707 ; 5.332 ; 5.375 ;
; OperationSelect[0] ; BCDOutA[3]  ; 4.686 ; 4.723 ; 5.342 ; 5.372 ;
; OperationSelect[0] ; BCDOutA[4]  ; 4.667 ; 4.763 ; 5.335 ; 5.344 ;
; OperationSelect[0] ; BCDOutA[5]  ; 4.503 ; 4.592 ; 5.171 ; 5.173 ;
; OperationSelect[0] ; BCDOutA[6]  ; 4.521 ; 4.499 ; 5.170 ; 5.155 ;
; OperationSelect[0] ; BCDOutB[0]  ; 4.401 ; 4.428 ; 5.026 ; 5.053 ;
; OperationSelect[0] ; BCDOutB[1]  ; 4.292 ; 4.313 ; 4.917 ; 4.938 ;
; OperationSelect[0] ; BCDOutB[2]  ; 4.326 ; 4.325 ; 4.970 ; 4.950 ;
; OperationSelect[0] ; BCDOutB[3]  ; 4.399 ; 4.424 ; 5.024 ; 5.049 ;
; OperationSelect[0] ; BCDOutB[4]  ; 4.404 ; 4.448 ; 5.029 ; 5.092 ;
; OperationSelect[0] ; BCDOutB[5]  ; 4.313 ; 4.352 ; 4.938 ; 4.996 ;
; OperationSelect[0] ; BCDOutB[6]  ; 4.320 ; 4.298 ; 4.945 ; 4.923 ;
; OperationSelect[1] ; BCDOutA[0]  ; 4.365 ; 4.384 ; 4.942 ; 4.968 ;
; OperationSelect[1] ; BCDOutA[1]  ; 4.446 ; 4.479 ; 5.023 ; 5.063 ;
; OperationSelect[1] ; BCDOutA[2]  ; 4.417 ; 4.579 ; 5.105 ; 5.028 ;
; OperationSelect[1] ; BCDOutA[3]  ; 4.427 ; 4.457 ; 5.007 ; 5.044 ;
; OperationSelect[1] ; BCDOutA[4]  ; 4.539 ; 4.429 ; 4.988 ; 5.130 ;
; OperationSelect[1] ; BCDOutA[5]  ; 4.375 ; 4.258 ; 4.824 ; 4.972 ;
; OperationSelect[1] ; BCDOutA[6]  ; 4.255 ; 4.240 ; 4.842 ; 4.820 ;
; OperationSelect[1] ; BCDOutB[0]  ; 4.541 ; 4.561 ; 5.154 ; 5.181 ;
; OperationSelect[1] ; BCDOutB[1]  ; 4.429 ; 4.443 ; 5.045 ; 5.066 ;
; OperationSelect[1] ; BCDOutB[2]  ; 4.441 ; 4.510 ; 5.119 ; 5.078 ;
; OperationSelect[1] ; BCDOutB[3]  ; 4.535 ; 4.553 ; 5.152 ; 5.177 ;
; OperationSelect[1] ; BCDOutB[4]  ; 4.589 ; 4.563 ; 5.157 ; 5.232 ;
; OperationSelect[1] ; BCDOutB[5]  ; 4.498 ; 4.467 ; 5.066 ; 5.143 ;
; OperationSelect[1] ; BCDOutB[6]  ; 4.450 ; 4.435 ; 5.073 ; 5.051 ;
+--------------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.998   ; 0.181 ; -0.950   ; 0.391   ; -3.000              ;
;  GClock          ; -4.998   ; 0.181 ; -0.950   ; 0.391   ; -3.000              ;
; Design-wide TNS  ; -178.975 ; 0.0   ; -40.779  ; 0.0     ; -89.095             ;
;  GClock          ; -178.975 ; 0.000 ; -40.779  ; 0.000   ; -89.095             ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GReset       ; GClock     ; 0.594 ; 0.642 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 5.957 ; 6.382 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 5.957 ; 6.382 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 5.724 ; 6.117 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 5.733 ; 6.116 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 5.083 ; 5.454 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 4.514 ; 4.811 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 4.375 ; 4.727 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 3.878 ; 4.251 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 4.514 ; 4.811 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 3.940 ; 4.286 ; Rise       ; GClock          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -0.129 ; -0.192 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.257 ; -0.774 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -0.377 ; -0.943 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.257 ; -0.774 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -0.468 ; -1.072 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.269 ; -0.808 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.140 ; -0.554 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -0.277 ; -0.813 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -0.224 ; -0.729 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -0.530 ; -1.114 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -0.140 ; -0.554 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; BCDOutA[*]  ; GClock     ; 10.540 ; 10.438 ; Rise       ; GClock          ;
;  BCDOutA[0] ; GClock     ; 10.402 ; 10.290 ; Rise       ; GClock          ;
;  BCDOutA[1] ; GClock     ; 10.540 ; 10.438 ; Rise       ; GClock          ;
;  BCDOutA[2] ; GClock     ; 10.497 ; 10.375 ; Rise       ; GClock          ;
;  BCDOutA[3] ; GClock     ; 10.505 ; 10.408 ; Rise       ; GClock          ;
;  BCDOutA[4] ; GClock     ; 10.450 ; 10.343 ; Rise       ; GClock          ;
;  BCDOutA[5] ; GClock     ; 10.164 ; 10.078 ; Rise       ; GClock          ;
;  BCDOutA[6] ; GClock     ; 10.071 ; 10.160 ; Rise       ; GClock          ;
; BCDOutB[*]  ; GClock     ; 9.713  ; 9.547  ; Rise       ; GClock          ;
;  BCDOutB[0] ; GClock     ; 9.713  ; 9.547  ; Rise       ; GClock          ;
;  BCDOutB[1] ; GClock     ; 9.428  ; 9.388  ; Rise       ; GClock          ;
;  BCDOutB[2] ; GClock     ; 9.451  ; 9.399  ; Rise       ; GClock          ;
;  BCDOutB[3] ; GClock     ; 9.707  ; 9.539  ; Rise       ; GClock          ;
;  BCDOutB[4] ; GClock     ; 9.705  ; 9.538  ; Rise       ; GClock          ;
;  BCDOutB[5] ; GClock     ; 9.482  ; 9.355  ; Rise       ; GClock          ;
;  BCDOutB[6] ; GClock     ; 9.380  ; 9.488  ; Rise       ; GClock          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; BCDOutA[*]  ; GClock     ; 4.286 ; 4.282 ; Rise       ; GClock          ;
;  BCDOutA[0] ; GClock     ; 4.404 ; 4.430 ; Rise       ; GClock          ;
;  BCDOutA[1] ; GClock     ; 4.485 ; 4.525 ; Rise       ; GClock          ;
;  BCDOutA[2] ; GClock     ; 4.558 ; 4.490 ; Rise       ; GClock          ;
;  BCDOutA[3] ; GClock     ; 4.469 ; 4.506 ; Rise       ; GClock          ;
;  BCDOutA[4] ; GClock     ; 4.450 ; 4.570 ; Rise       ; GClock          ;
;  BCDOutA[5] ; GClock     ; 4.286 ; 4.399 ; Rise       ; GClock          ;
;  BCDOutA[6] ; GClock     ; 4.304 ; 4.282 ; Rise       ; GClock          ;
; BCDOutB[*]  ; GClock     ; 4.319 ; 4.324 ; Rise       ; GClock          ;
;  BCDOutB[0] ; GClock     ; 4.423 ; 4.445 ; Rise       ; GClock          ;
;  BCDOutB[1] ; GClock     ; 4.319 ; 4.336 ; Rise       ; GClock          ;
;  BCDOutB[2] ; GClock     ; 4.331 ; 4.401 ; Rise       ; GClock          ;
;  BCDOutB[3] ; GClock     ; 4.425 ; 4.445 ; Rise       ; GClock          ;
;  BCDOutB[4] ; GClock     ; 4.480 ; 4.444 ; Rise       ; GClock          ;
;  BCDOutB[5] ; GClock     ; 4.336 ; 4.355 ; Rise       ; GClock          ;
;  BCDOutB[6] ; GClock     ; 4.342 ; 4.324 ; Rise       ; GClock          ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Progagation Delay                                                    ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; BCDOutA[0]  ; 11.333 ; 11.241 ; 11.686 ; 11.594 ;
; OperandA[0]        ; BCDOutA[1]  ; 11.454 ; 11.411 ; 11.807 ; 11.764 ;
; OperandA[0]        ; BCDOutA[2]  ; 11.484 ; 11.337 ; 11.837 ; 11.690 ;
; OperandA[0]        ; BCDOutA[3]  ; 11.476 ; 11.366 ; 11.829 ; 11.719 ;
; OperandA[0]        ; BCDOutA[4]  ; 11.408 ; 11.312 ; 11.761 ; 11.665 ;
; OperandA[0]        ; BCDOutA[5]  ; 11.152 ; 11.039 ; 11.505 ; 11.392 ;
; OperandA[0]        ; BCDOutA[6]  ; 11.027 ; 11.099 ; 11.380 ; 11.452 ;
; OperandA[0]        ; BCDOutB[0]  ; 11.828 ; 11.687 ; 12.181 ; 12.040 ;
; OperandA[0]        ; BCDOutB[1]  ; 11.543 ; 11.503 ; 11.896 ; 11.856 ;
; OperandA[0]        ; BCDOutB[2]  ; 11.566 ; 11.514 ; 11.919 ; 11.867 ;
; OperandA[0]        ; BCDOutB[3]  ; 11.822 ; 11.672 ; 12.175 ; 12.025 ;
; OperandA[0]        ; BCDOutB[4]  ; 11.820 ; 11.683 ; 12.173 ; 12.036 ;
; OperandA[0]        ; BCDOutB[5]  ; 11.597 ; 11.470 ; 11.950 ; 11.823 ;
; OperandA[0]        ; BCDOutB[6]  ; 11.495 ; 11.603 ; 11.848 ; 11.956 ;
; OperandA[1]        ; BCDOutA[0]  ; 11.218 ; 11.126 ; 11.585 ; 11.484 ;
; OperandA[1]        ; BCDOutA[1]  ; 11.339 ; 11.296 ; 11.706 ; 11.654 ;
; OperandA[1]        ; BCDOutA[2]  ; 11.369 ; 11.222 ; 11.727 ; 11.589 ;
; OperandA[1]        ; BCDOutA[3]  ; 11.361 ; 11.251 ; 11.719 ; 11.615 ;
; OperandA[1]        ; BCDOutA[4]  ; 11.293 ; 11.197 ; 11.660 ; 11.555 ;
; OperandA[1]        ; BCDOutA[5]  ; 11.037 ; 10.924 ; 11.395 ; 11.291 ;
; OperandA[1]        ; BCDOutA[6]  ; 10.912 ; 10.984 ; 11.270 ; 11.345 ;
; OperandA[1]        ; BCDOutB[0]  ; 11.713 ; 11.572 ; 11.935 ; 11.845 ;
; OperandA[1]        ; BCDOutB[1]  ; 11.428 ; 11.388 ; 11.678 ; 11.565 ;
; OperandA[1]        ; BCDOutB[2]  ; 11.451 ; 11.399 ; 11.686 ; 11.608 ;
; OperandA[1]        ; BCDOutB[3]  ; 11.707 ; 11.557 ; 11.921 ; 11.837 ;
; OperandA[1]        ; BCDOutB[4]  ; 11.705 ; 11.568 ; 11.932 ; 11.836 ;
; OperandA[1]        ; BCDOutB[5]  ; 11.482 ; 11.355 ; 11.664 ; 11.641 ;
; OperandA[1]        ; BCDOutB[6]  ; 11.380 ; 11.488 ; 11.647 ; 11.706 ;
; OperandA[2]        ; BCDOutA[0]  ; 10.427 ; 10.334 ; 10.757 ; 10.666 ;
; OperandA[2]        ; BCDOutA[1]  ; 10.548 ; 10.504 ; 10.843 ; 10.836 ;
; OperandA[2]        ; BCDOutA[2]  ; 10.577 ; 10.431 ; 10.909 ; 10.744 ;
; OperandA[2]        ; BCDOutA[3]  ; 10.569 ; 10.459 ; 10.901 ; 10.791 ;
; OperandA[2]        ; BCDOutA[4]  ; 10.502 ; 10.405 ; 10.798 ; 10.737 ;
; OperandA[2]        ; BCDOutA[5]  ; 10.245 ; 10.133 ; 10.577 ; 10.428 ;
; OperandA[2]        ; BCDOutA[6]  ; 10.120 ; 10.192 ; 10.452 ; 10.524 ;
; OperandA[2]        ; BCDOutB[0]  ; 10.925 ; 10.784 ; 11.119 ; 11.029 ;
; OperandA[2]        ; BCDOutB[1]  ; 10.640 ; 10.600 ; 10.862 ; 10.749 ;
; OperandA[2]        ; BCDOutB[2]  ; 10.663 ; 10.611 ; 10.870 ; 10.792 ;
; OperandA[2]        ; BCDOutB[3]  ; 10.919 ; 10.769 ; 11.105 ; 11.021 ;
; OperandA[2]        ; BCDOutB[4]  ; 10.917 ; 10.780 ; 11.116 ; 11.020 ;
; OperandA[2]        ; BCDOutB[5]  ; 10.694 ; 10.567 ; 10.848 ; 10.825 ;
; OperandA[2]        ; BCDOutB[6]  ; 10.592 ; 10.700 ; 10.831 ; 10.890 ;
; OperandA[3]        ; BCDOutA[0]  ; 9.590  ; 9.466  ; 9.960  ; 9.836  ;
; OperandA[3]        ; BCDOutA[1]  ; 9.728  ; 9.614  ; 10.098 ; 9.984  ;
; OperandA[3]        ; BCDOutA[2]  ; 9.685  ; 9.548  ; 10.055 ; 9.918  ;
; OperandA[3]        ; BCDOutA[3]  ; 9.693  ; 9.585  ; 10.063 ; 9.955  ;
; OperandA[3]        ; BCDOutA[4]  ; 9.599  ; 9.531  ; 9.951  ; 9.901  ;
; OperandA[3]        ; BCDOutA[5]  ; 9.352  ; 9.254  ; 9.722  ; 9.624  ;
; OperandA[3]        ; BCDOutA[6]  ; 9.244  ; 9.348  ; 9.614  ; 9.718  ;
; OperandA[3]        ; BCDOutB[0]  ; 9.944  ; 9.803  ; 10.213 ; 10.123 ;
; OperandA[3]        ; BCDOutB[1]  ; 9.659  ; 9.619  ; 9.956  ; 9.843  ;
; OperandA[3]        ; BCDOutB[2]  ; 9.682  ; 9.630  ; 9.964  ; 9.886  ;
; OperandA[3]        ; BCDOutB[3]  ; 9.938  ; 9.788  ; 10.199 ; 10.115 ;
; OperandA[3]        ; BCDOutB[4]  ; 9.936  ; 9.799  ; 10.210 ; 10.114 ;
; OperandA[3]        ; BCDOutB[5]  ; 9.713  ; 9.586  ; 9.942  ; 9.919  ;
; OperandA[3]        ; BCDOutB[6]  ; 9.611  ; 9.719  ; 9.925  ; 9.984  ;
; OperandB[0]        ; BCDOutA[0]  ; 11.682 ; 11.590 ; 12.080 ; 11.988 ;
; OperandB[0]        ; BCDOutA[1]  ; 11.803 ; 11.760 ; 12.201 ; 12.158 ;
; OperandB[0]        ; BCDOutA[2]  ; 11.833 ; 11.686 ; 12.231 ; 12.084 ;
; OperandB[0]        ; BCDOutA[3]  ; 11.825 ; 11.715 ; 12.223 ; 12.113 ;
; OperandB[0]        ; BCDOutA[4]  ; 11.757 ; 11.661 ; 12.155 ; 12.059 ;
; OperandB[0]        ; BCDOutA[5]  ; 11.501 ; 11.388 ; 11.899 ; 11.786 ;
; OperandB[0]        ; BCDOutA[6]  ; 11.376 ; 11.448 ; 11.774 ; 11.846 ;
; OperandB[0]        ; BCDOutB[0]  ; 12.177 ; 12.036 ; 12.575 ; 12.434 ;
; OperandB[0]        ; BCDOutB[1]  ; 11.892 ; 11.852 ; 12.290 ; 12.250 ;
; OperandB[0]        ; BCDOutB[2]  ; 11.915 ; 11.863 ; 12.313 ; 12.261 ;
; OperandB[0]        ; BCDOutB[3]  ; 12.171 ; 12.021 ; 12.569 ; 12.419 ;
; OperandB[0]        ; BCDOutB[4]  ; 12.169 ; 12.032 ; 12.567 ; 12.430 ;
; OperandB[0]        ; BCDOutB[5]  ; 11.946 ; 11.819 ; 12.344 ; 12.217 ;
; OperandB[0]        ; BCDOutB[6]  ; 11.844 ; 11.952 ; 12.242 ; 12.350 ;
; OperandB[1]        ; BCDOutA[0]  ; 11.075 ; 10.983 ; 11.407 ; 11.306 ;
; OperandB[1]        ; BCDOutA[1]  ; 11.196 ; 11.153 ; 11.528 ; 11.476 ;
; OperandB[1]        ; BCDOutA[2]  ; 11.226 ; 11.079 ; 11.549 ; 11.411 ;
; OperandB[1]        ; BCDOutA[3]  ; 11.218 ; 11.108 ; 11.541 ; 11.437 ;
; OperandB[1]        ; BCDOutA[4]  ; 11.150 ; 11.054 ; 11.482 ; 11.377 ;
; OperandB[1]        ; BCDOutA[5]  ; 10.894 ; 10.781 ; 11.217 ; 11.113 ;
; OperandB[1]        ; BCDOutA[6]  ; 10.769 ; 10.841 ; 11.092 ; 11.167 ;
; OperandB[1]        ; BCDOutB[0]  ; 11.570 ; 11.429 ; 11.892 ; 11.751 ;
; OperandB[1]        ; BCDOutB[1]  ; 11.285 ; 11.245 ; 11.607 ; 11.567 ;
; OperandB[1]        ; BCDOutB[2]  ; 11.308 ; 11.256 ; 11.630 ; 11.578 ;
; OperandB[1]        ; BCDOutB[3]  ; 11.564 ; 11.414 ; 11.886 ; 11.736 ;
; OperandB[1]        ; BCDOutB[4]  ; 11.562 ; 11.425 ; 11.884 ; 11.747 ;
; OperandB[1]        ; BCDOutB[5]  ; 11.339 ; 11.212 ; 11.661 ; 11.534 ;
; OperandB[1]        ; BCDOutB[6]  ; 11.237 ; 11.345 ; 11.559 ; 11.667 ;
; OperandB[2]        ; BCDOutA[0]  ; 10.102 ; 10.011 ; 10.447 ; 10.346 ;
; OperandB[2]        ; BCDOutA[1]  ; 10.188 ; 10.181 ; 10.568 ; 10.516 ;
; OperandB[2]        ; BCDOutA[2]  ; 10.254 ; 10.089 ; 10.589 ; 10.451 ;
; OperandB[2]        ; BCDOutA[3]  ; 10.246 ; 10.136 ; 10.581 ; 10.477 ;
; OperandB[2]        ; BCDOutA[4]  ; 10.143 ; 10.082 ; 10.522 ; 10.417 ;
; OperandB[2]        ; BCDOutA[5]  ; 9.922  ; 9.773  ; 10.257 ; 10.153 ;
; OperandB[2]        ; BCDOutA[6]  ; 9.797  ; 9.869  ; 10.132 ; 10.207 ;
; OperandB[2]        ; BCDOutB[0]  ; 10.546 ; 10.405 ; 10.927 ; 10.786 ;
; OperandB[2]        ; BCDOutB[1]  ; 10.261 ; 10.221 ; 10.642 ; 10.602 ;
; OperandB[2]        ; BCDOutB[2]  ; 10.284 ; 10.232 ; 10.665 ; 10.613 ;
; OperandB[2]        ; BCDOutB[3]  ; 10.540 ; 10.390 ; 10.921 ; 10.771 ;
; OperandB[2]        ; BCDOutB[4]  ; 10.538 ; 10.401 ; 10.919 ; 10.782 ;
; OperandB[2]        ; BCDOutB[5]  ; 10.315 ; 10.188 ; 10.696 ; 10.569 ;
; OperandB[2]        ; BCDOutB[6]  ; 10.213 ; 10.321 ; 10.594 ; 10.702 ;
; OperandB[3]        ; BCDOutA[0]  ; 9.436  ; 9.312  ; 9.789  ; 9.665  ;
; OperandB[3]        ; BCDOutA[1]  ; 9.574  ; 9.460  ; 9.927  ; 9.813  ;
; OperandB[3]        ; BCDOutA[2]  ; 9.531  ; 9.394  ; 9.884  ; 9.747  ;
; OperandB[3]        ; BCDOutA[3]  ; 9.539  ; 9.431  ; 9.892  ; 9.784  ;
; OperandB[3]        ; BCDOutA[4]  ; 9.444  ; 9.377  ; 9.806  ; 9.730  ;
; OperandB[3]        ; BCDOutA[5]  ; 9.198  ; 9.100  ; 9.551  ; 9.453  ;
; OperandB[3]        ; BCDOutA[6]  ; 9.090  ; 9.194  ; 9.443  ; 9.547  ;
; OperandB[3]        ; BCDOutB[0]  ; 9.938  ; 9.797  ; 10.319 ; 10.178 ;
; OperandB[3]        ; BCDOutB[1]  ; 9.653  ; 9.613  ; 10.034 ; 9.994  ;
; OperandB[3]        ; BCDOutB[2]  ; 9.676  ; 9.624  ; 10.057 ; 10.005 ;
; OperandB[3]        ; BCDOutB[3]  ; 9.932  ; 9.782  ; 10.313 ; 10.163 ;
; OperandB[3]        ; BCDOutB[4]  ; 9.930  ; 9.793  ; 10.311 ; 10.174 ;
; OperandB[3]        ; BCDOutB[5]  ; 9.707  ; 9.580  ; 10.088 ; 9.961  ;
; OperandB[3]        ; BCDOutB[6]  ; 9.605  ; 9.713  ; 9.986  ; 10.094 ;
; OperationSelect[0] ; BCDOutA[0]  ; 12.109 ; 12.017 ; 12.549 ; 12.457 ;
; OperationSelect[0] ; BCDOutA[1]  ; 12.230 ; 12.187 ; 12.670 ; 12.627 ;
; OperationSelect[0] ; BCDOutA[2]  ; 12.260 ; 12.113 ; 12.700 ; 12.553 ;
; OperationSelect[0] ; BCDOutA[3]  ; 12.252 ; 12.142 ; 12.692 ; 12.582 ;
; OperationSelect[0] ; BCDOutA[4]  ; 12.184 ; 12.088 ; 12.624 ; 12.528 ;
; OperationSelect[0] ; BCDOutA[5]  ; 11.928 ; 11.815 ; 12.368 ; 12.255 ;
; OperationSelect[0] ; BCDOutA[6]  ; 11.803 ; 11.875 ; 12.243 ; 12.315 ;
; OperationSelect[0] ; BCDOutB[0]  ; 12.604 ; 12.463 ; 13.044 ; 12.903 ;
; OperationSelect[0] ; BCDOutB[1]  ; 12.319 ; 12.279 ; 12.759 ; 12.719 ;
; OperationSelect[0] ; BCDOutB[2]  ; 12.342 ; 12.290 ; 12.782 ; 12.730 ;
; OperationSelect[0] ; BCDOutB[3]  ; 12.598 ; 12.448 ; 13.038 ; 12.888 ;
; OperationSelect[0] ; BCDOutB[4]  ; 12.596 ; 12.459 ; 13.036 ; 12.899 ;
; OperationSelect[0] ; BCDOutB[5]  ; 12.373 ; 12.246 ; 12.813 ; 12.686 ;
; OperationSelect[0] ; BCDOutB[6]  ; 12.271 ; 12.379 ; 12.711 ; 12.819 ;
; OperationSelect[1] ; BCDOutA[0]  ; 10.140 ; 10.028 ; 10.480 ; 10.368 ;
; OperationSelect[1] ; BCDOutA[1]  ; 10.278 ; 10.176 ; 10.618 ; 10.516 ;
; OperationSelect[1] ; BCDOutA[2]  ; 10.235 ; 10.113 ; 10.575 ; 10.453 ;
; OperationSelect[1] ; BCDOutA[3]  ; 10.243 ; 10.146 ; 10.583 ; 10.486 ;
; OperationSelect[1] ; BCDOutA[4]  ; 10.188 ; 10.081 ; 10.528 ; 10.421 ;
; OperationSelect[1] ; BCDOutA[5]  ; 9.902  ; 9.816  ; 10.242 ; 10.156 ;
; OperationSelect[1] ; BCDOutA[6]  ; 9.809  ; 9.898  ; 10.149 ; 10.238 ;
; OperationSelect[1] ; BCDOutB[0]  ; 9.618  ; 9.479  ; 10.015 ; 9.926  ;
; OperationSelect[1] ; BCDOutB[1]  ; 9.360  ; 9.179  ; 9.669  ; 9.725  ;
; OperationSelect[1] ; BCDOutB[2]  ; 9.369  ; 9.291  ; 9.788  ; 9.736  ;
; OperationSelect[1] ; BCDOutB[3]  ; 9.604  ; 9.512  ; 10.038 ; 9.911  ;
; OperationSelect[1] ; BCDOutB[4]  ; 9.615  ; 9.466  ; 10.016 ; 9.922  ;
; OperationSelect[1] ; BCDOutB[5]  ; 9.347  ; 9.324  ; 9.827  ; 9.701  ;
; OperationSelect[1] ; BCDOutB[6]  ; 9.330  ; 9.388  ; 9.720  ; 9.840  ;
+--------------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Progagation Delay                                        ;
+--------------------+-------------+-------+-------+-------+-------+
; Input Port         ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------------+-------------+-------+-------+-------+-------+
; OperandA[0]        ; BCDOutA[0]  ; 4.250 ; 4.276 ; 4.851 ; 4.876 ;
; OperandA[0]        ; BCDOutA[1]  ; 4.331 ; 4.371 ; 4.932 ; 4.971 ;
; OperandA[0]        ; BCDOutA[2]  ; 4.344 ; 4.336 ; 4.909 ; 4.937 ;
; OperandA[0]        ; BCDOutA[3]  ; 4.315 ; 4.352 ; 4.916 ; 4.949 ;
; OperandA[0]        ; BCDOutA[4]  ; 4.296 ; 4.356 ; 4.897 ; 4.921 ;
; OperandA[0]        ; BCDOutA[5]  ; 4.132 ; 4.185 ; 4.733 ; 4.750 ;
; OperandA[0]        ; BCDOutA[6]  ; 4.150 ; 4.128 ; 4.747 ; 4.729 ;
; OperandA[0]        ; BCDOutB[0]  ; 5.521 ; 5.548 ; 6.096 ; 6.123 ;
; OperandA[0]        ; BCDOutB[1]  ; 5.412 ; 5.433 ; 5.987 ; 6.008 ;
; OperandA[0]        ; BCDOutB[2]  ; 5.444 ; 5.445 ; 6.019 ; 6.020 ;
; OperandA[0]        ; BCDOutB[3]  ; 5.519 ; 5.544 ; 6.094 ; 6.119 ;
; OperandA[0]        ; BCDOutB[4]  ; 5.524 ; 5.566 ; 6.099 ; 6.141 ;
; OperandA[0]        ; BCDOutB[5]  ; 5.433 ; 5.470 ; 6.008 ; 6.045 ;
; OperandA[0]        ; BCDOutB[6]  ; 5.440 ; 5.418 ; 6.015 ; 5.993 ;
; OperandA[1]        ; BCDOutA[0]  ; 4.341 ; 4.367 ; 4.903 ; 4.929 ;
; OperandA[1]        ; BCDOutA[1]  ; 4.415 ; 4.465 ; 4.977 ; 5.033 ;
; OperandA[1]        ; BCDOutA[2]  ; 4.393 ; 4.450 ; 4.955 ; 5.064 ;
; OperandA[1]        ; BCDOutA[3]  ; 4.402 ; 4.447 ; 4.964 ; 5.009 ;
; OperandA[1]        ; BCDOutA[4]  ; 4.410 ; 4.418 ; 5.024 ; 4.980 ;
; OperandA[1]        ; BCDOutA[5]  ; 4.217 ; 4.260 ; 4.779 ; 4.822 ;
; OperandA[1]        ; BCDOutA[6]  ; 4.252 ; 4.222 ; 4.816 ; 4.784 ;
; OperandA[1]        ; BCDOutB[0]  ; 5.446 ; 5.473 ; 6.165 ; 6.192 ;
; OperandA[1]        ; BCDOutB[1]  ; 5.337 ; 5.358 ; 6.056 ; 6.077 ;
; OperandA[1]        ; BCDOutB[2]  ; 5.369 ; 5.370 ; 6.097 ; 6.089 ;
; OperandA[1]        ; BCDOutB[3]  ; 5.444 ; 5.469 ; 6.163 ; 6.188 ;
; OperandA[1]        ; BCDOutB[4]  ; 5.449 ; 5.491 ; 6.168 ; 6.219 ;
; OperandA[1]        ; BCDOutB[5]  ; 5.358 ; 5.395 ; 6.077 ; 6.123 ;
; OperandA[1]        ; BCDOutB[6]  ; 5.365 ; 5.343 ; 6.084 ; 6.062 ;
; OperandA[2]        ; BCDOutA[0]  ; 4.884 ; 4.905 ; 5.516 ; 5.537 ;
; OperandA[2]        ; BCDOutA[1]  ; 4.966 ; 5.002 ; 5.598 ; 5.634 ;
; OperandA[2]        ; BCDOutA[2]  ; 4.944 ; 4.969 ; 5.576 ; 5.601 ;
; OperandA[2]        ; BCDOutA[3]  ; 4.954 ; 4.986 ; 5.586 ; 5.618 ;
; OperandA[2]        ; BCDOutA[4]  ; 4.986 ; 4.959 ; 5.611 ; 5.591 ;
; OperandA[2]        ; BCDOutA[5]  ; 4.770 ; 4.786 ; 5.402 ; 5.418 ;
; OperandA[2]        ; BCDOutA[6]  ; 4.784 ; 4.767 ; 5.416 ; 5.399 ;
; OperandA[2]        ; BCDOutB[0]  ; 5.113 ; 5.140 ; 5.796 ; 5.823 ;
; OperandA[2]        ; BCDOutB[1]  ; 5.004 ; 5.025 ; 5.687 ; 5.708 ;
; OperandA[2]        ; BCDOutB[2]  ; 5.036 ; 5.037 ; 5.728 ; 5.720 ;
; OperandA[2]        ; BCDOutB[3]  ; 5.111 ; 5.136 ; 5.794 ; 5.819 ;
; OperandA[2]        ; BCDOutB[4]  ; 5.116 ; 5.158 ; 5.799 ; 5.850 ;
; OperandA[2]        ; BCDOutB[5]  ; 5.025 ; 5.062 ; 5.708 ; 5.754 ;
; OperandA[2]        ; BCDOutB[6]  ; 5.032 ; 5.010 ; 5.715 ; 5.693 ;
; OperandA[3]        ; BCDOutA[0]  ; 4.633 ; 4.654 ; 5.174 ; 5.195 ;
; OperandA[3]        ; BCDOutA[1]  ; 4.715 ; 4.751 ; 5.256 ; 5.292 ;
; OperandA[3]        ; BCDOutA[2]  ; 4.693 ; 4.718 ; 5.234 ; 5.259 ;
; OperandA[3]        ; BCDOutA[3]  ; 4.703 ; 4.735 ; 5.244 ; 5.276 ;
; OperandA[3]        ; BCDOutA[4]  ; 4.743 ; 4.708 ; 5.284 ; 5.249 ;
; OperandA[3]        ; BCDOutA[5]  ; 4.519 ; 4.535 ; 5.060 ; 5.076 ;
; OperandA[3]        ; BCDOutA[6]  ; 4.533 ; 4.516 ; 5.074 ; 5.057 ;
; OperandA[3]        ; BCDOutB[0]  ; 4.648 ; 4.675 ; 5.263 ; 5.290 ;
; OperandA[3]        ; BCDOutB[1]  ; 4.539 ; 4.560 ; 5.154 ; 5.175 ;
; OperandA[3]        ; BCDOutB[2]  ; 4.571 ; 4.572 ; 5.195 ; 5.187 ;
; OperandA[3]        ; BCDOutB[3]  ; 4.646 ; 4.671 ; 5.261 ; 5.286 ;
; OperandA[3]        ; BCDOutB[4]  ; 4.651 ; 4.693 ; 5.266 ; 5.317 ;
; OperandA[3]        ; BCDOutB[5]  ; 4.560 ; 4.597 ; 5.175 ; 5.221 ;
; OperandA[3]        ; BCDOutB[6]  ; 4.567 ; 4.545 ; 5.182 ; 5.160 ;
; OperandB[0]        ; BCDOutA[0]  ; 4.266 ; 4.292 ; 4.871 ; 4.897 ;
; OperandB[0]        ; BCDOutA[1]  ; 4.347 ; 4.387 ; 4.952 ; 4.992 ;
; OperandB[0]        ; BCDOutA[2]  ; 4.359 ; 4.352 ; 4.936 ; 4.957 ;
; OperandB[0]        ; BCDOutA[3]  ; 4.331 ; 4.368 ; 4.936 ; 4.973 ;
; OperandB[0]        ; BCDOutA[4]  ; 4.312 ; 4.371 ; 4.917 ; 4.948 ;
; OperandB[0]        ; BCDOutA[5]  ; 4.148 ; 4.200 ; 4.753 ; 4.777 ;
; OperandB[0]        ; BCDOutA[6]  ; 4.166 ; 4.144 ; 4.771 ; 4.749 ;
; OperandB[0]        ; BCDOutB[0]  ; 5.642 ; 5.669 ; 6.244 ; 6.271 ;
; OperandB[0]        ; BCDOutB[1]  ; 5.533 ; 5.554 ; 6.135 ; 6.156 ;
; OperandB[0]        ; BCDOutB[2]  ; 5.565 ; 5.566 ; 6.167 ; 6.168 ;
; OperandB[0]        ; BCDOutB[3]  ; 5.640 ; 5.665 ; 6.242 ; 6.267 ;
; OperandB[0]        ; BCDOutB[4]  ; 5.645 ; 5.687 ; 6.247 ; 6.289 ;
; OperandB[0]        ; BCDOutB[5]  ; 5.554 ; 5.591 ; 6.156 ; 6.193 ;
; OperandB[0]        ; BCDOutB[6]  ; 5.561 ; 5.539 ; 6.163 ; 6.141 ;
; OperandB[1]        ; BCDOutA[0]  ; 4.403 ; 4.429 ; 4.962 ; 4.988 ;
; OperandB[1]        ; BCDOutA[1]  ; 4.477 ; 4.533 ; 5.036 ; 5.092 ;
; OperandB[1]        ; BCDOutA[2]  ; 4.455 ; 4.540 ; 5.014 ; 5.099 ;
; OperandB[1]        ; BCDOutA[3]  ; 4.464 ; 4.509 ; 5.023 ; 5.068 ;
; OperandB[1]        ; BCDOutA[4]  ; 4.500 ; 4.480 ; 5.059 ; 5.039 ;
; OperandB[1]        ; BCDOutA[5]  ; 4.279 ; 4.322 ; 4.838 ; 4.881 ;
; OperandB[1]        ; BCDOutA[6]  ; 4.316 ; 4.284 ; 4.875 ; 4.843 ;
; OperandB[1]        ; BCDOutB[0]  ; 5.389 ; 5.416 ; 5.948 ; 5.975 ;
; OperandB[1]        ; BCDOutB[1]  ; 5.280 ; 5.301 ; 5.839 ; 5.860 ;
; OperandB[1]        ; BCDOutB[2]  ; 5.312 ; 5.313 ; 5.871 ; 5.872 ;
; OperandB[1]        ; BCDOutB[3]  ; 5.387 ; 5.412 ; 5.946 ; 5.971 ;
; OperandB[1]        ; BCDOutB[4]  ; 5.392 ; 5.434 ; 5.951 ; 5.993 ;
; OperandB[1]        ; BCDOutB[5]  ; 5.301 ; 5.338 ; 5.860 ; 5.897 ;
; OperandB[1]        ; BCDOutB[6]  ; 5.308 ; 5.286 ; 5.867 ; 5.845 ;
; OperandB[2]        ; BCDOutA[0]  ; 4.706 ; 4.727 ; 5.298 ; 5.319 ;
; OperandB[2]        ; BCDOutA[1]  ; 4.788 ; 4.824 ; 5.380 ; 5.416 ;
; OperandB[2]        ; BCDOutA[2]  ; 4.766 ; 4.791 ; 5.358 ; 5.383 ;
; OperandB[2]        ; BCDOutA[3]  ; 4.776 ; 4.808 ; 5.368 ; 5.400 ;
; OperandB[2]        ; BCDOutA[4]  ; 4.808 ; 4.781 ; 5.393 ; 5.373 ;
; OperandB[2]        ; BCDOutA[5]  ; 4.592 ; 4.608 ; 5.184 ; 5.200 ;
; OperandB[2]        ; BCDOutA[6]  ; 4.606 ; 4.589 ; 5.198 ; 5.181 ;
; OperandB[2]        ; BCDOutB[0]  ; 4.935 ; 4.962 ; 5.530 ; 5.557 ;
; OperandB[2]        ; BCDOutB[1]  ; 4.826 ; 4.847 ; 5.421 ; 5.442 ;
; OperandB[2]        ; BCDOutB[2]  ; 4.858 ; 4.859 ; 5.453 ; 5.454 ;
; OperandB[2]        ; BCDOutB[3]  ; 4.933 ; 4.958 ; 5.528 ; 5.553 ;
; OperandB[2]        ; BCDOutB[4]  ; 4.938 ; 4.980 ; 5.533 ; 5.575 ;
; OperandB[2]        ; BCDOutB[5]  ; 4.847 ; 4.884 ; 5.442 ; 5.479 ;
; OperandB[2]        ; BCDOutB[6]  ; 4.854 ; 4.832 ; 5.449 ; 5.427 ;
; OperandB[3]        ; BCDOutA[0]  ; 4.564 ; 4.585 ; 5.121 ; 5.142 ;
; OperandB[3]        ; BCDOutA[1]  ; 4.646 ; 4.682 ; 5.203 ; 5.239 ;
; OperandB[3]        ; BCDOutA[2]  ; 4.624 ; 4.649 ; 5.181 ; 5.206 ;
; OperandB[3]        ; BCDOutA[3]  ; 4.634 ; 4.666 ; 5.191 ; 5.223 ;
; OperandB[3]        ; BCDOutA[4]  ; 4.674 ; 4.639 ; 5.231 ; 5.196 ;
; OperandB[3]        ; BCDOutA[5]  ; 4.450 ; 4.466 ; 5.007 ; 5.023 ;
; OperandB[3]        ; BCDOutA[6]  ; 4.464 ; 4.447 ; 5.021 ; 5.004 ;
; OperandB[3]        ; BCDOutB[0]  ; 4.652 ; 4.679 ; 5.217 ; 5.244 ;
; OperandB[3]        ; BCDOutB[1]  ; 4.543 ; 4.564 ; 5.108 ; 5.129 ;
; OperandB[3]        ; BCDOutB[2]  ; 4.575 ; 4.576 ; 5.140 ; 5.141 ;
; OperandB[3]        ; BCDOutB[3]  ; 4.650 ; 4.675 ; 5.215 ; 5.240 ;
; OperandB[3]        ; BCDOutB[4]  ; 4.655 ; 4.697 ; 5.220 ; 5.262 ;
; OperandB[3]        ; BCDOutB[5]  ; 4.564 ; 4.601 ; 5.129 ; 5.166 ;
; OperandB[3]        ; BCDOutB[6]  ; 4.571 ; 4.549 ; 5.136 ; 5.114 ;
; OperationSelect[0] ; BCDOutA[0]  ; 4.621 ; 4.647 ; 5.280 ; 5.299 ;
; OperationSelect[0] ; BCDOutA[1]  ; 4.702 ; 4.742 ; 5.361 ; 5.394 ;
; OperationSelect[0] ; BCDOutA[2]  ; 4.751 ; 4.707 ; 5.332 ; 5.375 ;
; OperationSelect[0] ; BCDOutA[3]  ; 4.686 ; 4.723 ; 5.342 ; 5.372 ;
; OperationSelect[0] ; BCDOutA[4]  ; 4.667 ; 4.763 ; 5.335 ; 5.344 ;
; OperationSelect[0] ; BCDOutA[5]  ; 4.503 ; 4.592 ; 5.171 ; 5.173 ;
; OperationSelect[0] ; BCDOutA[6]  ; 4.521 ; 4.499 ; 5.170 ; 5.155 ;
; OperationSelect[0] ; BCDOutB[0]  ; 4.401 ; 4.428 ; 5.026 ; 5.053 ;
; OperationSelect[0] ; BCDOutB[1]  ; 4.292 ; 4.313 ; 4.917 ; 4.938 ;
; OperationSelect[0] ; BCDOutB[2]  ; 4.326 ; 4.325 ; 4.970 ; 4.950 ;
; OperationSelect[0] ; BCDOutB[3]  ; 4.399 ; 4.424 ; 5.024 ; 5.049 ;
; OperationSelect[0] ; BCDOutB[4]  ; 4.404 ; 4.448 ; 5.029 ; 5.092 ;
; OperationSelect[0] ; BCDOutB[5]  ; 4.313 ; 4.352 ; 4.938 ; 4.996 ;
; OperationSelect[0] ; BCDOutB[6]  ; 4.320 ; 4.298 ; 4.945 ; 4.923 ;
; OperationSelect[1] ; BCDOutA[0]  ; 4.365 ; 4.384 ; 4.942 ; 4.968 ;
; OperationSelect[1] ; BCDOutA[1]  ; 4.446 ; 4.479 ; 5.023 ; 5.063 ;
; OperationSelect[1] ; BCDOutA[2]  ; 4.417 ; 4.579 ; 5.105 ; 5.028 ;
; OperationSelect[1] ; BCDOutA[3]  ; 4.427 ; 4.457 ; 5.007 ; 5.044 ;
; OperationSelect[1] ; BCDOutA[4]  ; 4.539 ; 4.429 ; 4.988 ; 5.130 ;
; OperationSelect[1] ; BCDOutA[5]  ; 4.375 ; 4.258 ; 4.824 ; 4.972 ;
; OperationSelect[1] ; BCDOutA[6]  ; 4.255 ; 4.240 ; 4.842 ; 4.820 ;
; OperationSelect[1] ; BCDOutB[0]  ; 4.541 ; 4.561 ; 5.154 ; 5.181 ;
; OperationSelect[1] ; BCDOutB[1]  ; 4.429 ; 4.443 ; 5.045 ; 5.066 ;
; OperationSelect[1] ; BCDOutB[2]  ; 4.441 ; 4.510 ; 5.119 ; 5.078 ;
; OperationSelect[1] ; BCDOutB[3]  ; 4.535 ; 4.553 ; 5.152 ; 5.177 ;
; OperationSelect[1] ; BCDOutB[4]  ; 4.589 ; 4.563 ; 5.157 ; 5.232 ;
; OperationSelect[1] ; BCDOutB[5]  ; 4.498 ; 4.467 ; 5.066 ; 5.143 ;
; OperationSelect[1] ; BCDOutB[6]  ; 4.450 ; 4.435 ; 5.073 ; 5.051 ;
+--------------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; BCDOutA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutA[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutA[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutA[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutA[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutA[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutB[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutB[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutB[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutB[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutB[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutB[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BCDOutB[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; OperationSelect[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperationSelect[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GClock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BCDOutA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutA[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutA[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutA[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutA[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutA[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutB[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutB[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutB[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutB[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BCDOutB[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BCDOutA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BCDOutA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutA[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BCDOutB[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 2710     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 2710     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 51       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 51       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 337   ; 337  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 252   ; 252  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 23 17:29:41 2024
Info: Command: quartus_sta CEG-3155-LAB-2 -c CEG-3155-LAB-2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG-3155-LAB-2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GClock GClock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.998
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.998      -178.975 GClock 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 GClock 
Info (332146): Worst-case recovery slack is -0.950
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.950       -40.779 GClock 
Info (332146): Worst-case removal slack is 0.812
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.812         0.000 GClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -89.095 GClock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.505      -159.353 GClock 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.353         0.000 GClock 
Info (332146): Worst-case recovery slack is -0.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.753       -31.546 GClock 
Info (332146): Worst-case removal slack is 0.741
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.741         0.000 GClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -89.095 GClock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -56.751 GClock 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 GClock 
Info (332146): Worst-case recovery slack is 0.006
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.006         0.000 GClock 
Info (332146): Worst-case removal slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 GClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -74.083 GClock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4651 megabytes
    Info: Processing ended: Wed Oct 23 17:29:42 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


