.TH "CoreDebug_Type" 3 "Viernes, 14 de Septiembre de 2018" "Ejercicio 1 - TP 5" \" -*- nroff -*-
.ad l
.nh
.SH NAME
CoreDebug_Type \- Structure type to access the Core Debug Register (CoreDebug)\&.  

.SH SYNOPSIS
.br
.PP
.PP
\fC#include <core_cm3\&.h>\fP
.SS "Campos de datos"

.in +1c
.ti -1c
.RI "\fB__IO\fP uint32_t \fBDHCSR\fP"
.br
.ti -1c
.RI "\fB__O\fP uint32_t \fBDCRSR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBDCRDR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBDEMCR\fP"
.br
.in -1c
.SH "Descripción detallada"
.PP 
Structure type to access the Core Debug Register (CoreDebug)\&. 
.PP
Definición en la línea 1132 del archivo core_cm3\&.h\&.
.SH "Documentación de los campos"
.PP 
.SS "\fB__IO\fP uint32_t DCRDR"
Offset: 0x008 (R/W) Debug Core Register Data Register 
.PP
Definición en la línea 1136 del archivo core_cm3\&.h\&.
.SS "\fB__O\fP uint32_t DCRSR"
Offset: 0x004 ( /W) Debug Core Register Selector Register 
.PP
Definición en la línea 1135 del archivo core_cm3\&.h\&.
.SS "\fB__IO\fP uint32_t DEMCR"
Offset: 0x00C (R/W) Debug Exception and Monitor Control Register 
.PP
Definición en la línea 1137 del archivo core_cm3\&.h\&.
.SS "\fB__IO\fP uint32_t DHCSR"
Offset: 0x000 (R/W) Debug Halting Control and Status Register 
.PP
Definición en la línea 1134 del archivo core_cm3\&.h\&.

.SH "Autor"
.PP 
Generado automáticamente por Doxygen para Ejercicio 1 - TP 5 del código fuente\&.
