## 3.9 常见问题

### 1.存取时间Ta就是存储周期Tm吗？

*   1.存取时间Ta就是存储周期Tm吗？
    
    不是。
    
    存取时间Ta是执行一次读操作或写操作的时间，分为读出时间和写入时间。读出时间是从主存接收到有效地址开始到数据稳定为止的时间；写入时间是从主存接收到有效地址开始到数据写入被写单元为止的时间。-
    存储周期Tm是指存储器进行连续两次独立地读或写操作所需的最小时间间隔。所以存取时间Ta不等于存储周期Tm。通常存储周期Tm大于存取时间Ta。

### 2\. Cache行的大小和命中率之间有什么关系？

*   2.Cache行的大小和命中率之间有什么关系？行的长度较大，可以充分利用程序访问的空间局部性，使一个较大的局部空间被一起调到Cache中，因而可以增加命中机会。但是，行长也不能太大，主要原因有两个：-
    1)行长大使失效损失变大。也就是说，若未命中，则需花更多时间从主存读块。-
    2)行长太大， Cache项数变少，因而命中的可能性变小

### 3.发生取指令 Cache缺失的处理过程是什么？

*   3.发生取指令 Cache缺失的处理过程是什么？
    
    1)程序计数器恢复当前指令的值。-
    2)对主存进行读的操作。-
    3)将读入的指令写入 Cache中，更改有效位和标记位。-
    4)重新执行当前指令。
    

### 4.关于 Cache的一些小知识

*   4.关于 Cache的一些小知识。
    
    1)**多级 Cache**。现代计算机系统中，一般采用多级的 Cache系统。CPU执行指令时，先到速度最快的一级 Cache( LI Cache)中寻找指令或数据，找不到时，再到速度次快的二级Cache(L2 Cache)中找…最后到主存中找。-
    2)**指令 Cache和数据 Cache**。指令和数据可以分别存储在不同的 Cache中（ LI Cache一般会这么做），这种结构也称哈佛 Cache,其特点是允许CPU在同一个 Cache存储周期内同时提取指令和数据，由于指令执行过程取指和取数据都有可能访问 Cache,因此这一特性可以保证不同的指令同时访存。