---
# Basic info
title: "Superskalar"
date: 2020-07-08
draft: false
type: docs # page type
authors: ["admin"]
tags: ["Vorlesung", "Zusammenfassung", "Rechnerstruktur"]
categories: ["Computer Structure"]
toc: true # Show table of contents?

# Advanced settings
profile: false  # Show author profile?

reading_time: true # Show estimated reading time?
summary: ""
share: false  # Show social sharing links?
featured: true
lastmod: true

comments: false  # Show comments?
disable_comment: true
commentable: false  # Allow visitors to comment? Supported by the Page, Post, and Docs content types.

editable: false  # Allow visitors to edit the page? Supported by the Page, Post, and Docs content types.

# Optional header image (relative to `static/img/` folder).
header:
  caption: ""
  image: ""

# Menu
menu: 
    rechner-struktur:
        parent: prozessor-techniken
        weight: 3

# Prev/next pager order (if `docs_section_pager` enabled in `params.toml`)
weight: 22
---

## TL;DR

- Dynamische Parallelisierung eines sequentiellen Befehlsstroms
- Pro Takt werden **ein oder mehrere Befehle** aus dem Programmspeicher geholt und dekodiert
- Pro Takt können **mehrere Befehle** den Ausführungseinheiten zugewiesen werden
- **Konfliktauflösung:** Parallele Ausführbarkeit der Befehle wird durch die Hardware ermittelt

- **Dynamisches Konzept**

- Weit verbreitet

- **Sequentielles Erscheinungsbild**
- 5 Phasen:
  - **Dekodierung**
  - **Registerumbenennung**
  - **Befehlszuordnung** (Issue + Dispatch)
  - **Ausführung**
  - **Rückordnung**

## **RISC $\rightarrow$ Superskalar**

- Mehrfachzuweisungsmethoden (multiple issue)
  - Pro Takt mehrere Befehle den Ausführungseinheiten zuzuordnen und eine gleiche Anzahl von Befehlsausführungen pro Takt zu beenden.
- Superskalare RISC-Prozessoren
  - RISC-Charakteristika werden auch heute noch weitgehend beibehalten
    - Lade-/Speicher-Architektur
    - Festes Befehlsformat *(z. B.: Befehlslänge: 32 Bit)*
  - 🎯 Entwurfsziel: **Erhöhung des IPC (Instruction per Cycle)**

## Superskalarer Prozessor

> A **superscalar processor** is a [CPU](https://en.wikipedia.org/wiki/Central_processing_unit) that implements a form of [parallelism](https://en.wikipedia.org/wiki/Parallel_computer) called [instruction-level parallelism](https://en.wikipedia.org/wiki/Instruction-level_parallelism) within a single processor. In contrast to a [scalar processor](https://en.wikipedia.org/wiki/Scalar_processor) that can execute at most one single instruction per clock cycle, a superscalar processor can execute more than one instruction during a clock cycle by simultaneously dispatching multiple instructions to different [execution units](https://en.wikipedia.org/wiki/Execution_unit) on the processor. It therefore allows for more [throughput](https://en.wikipedia.org/wiki/Throughput) (the number of instructions that can be executed in a unit of time) than would otherwise be possible at a given [clock rate](https://en.wikipedia.org/wiki/Clock_rate). Each execution unit is not a separate processor (or a core if the processor is a [multi-core processor](https://en.wikipedia.org/wiki/Multi-core_processor)), but an execution resource within a single CPU such as an [arithmetic logic unit](https://en.wikipedia.org/wiki/Arithmetic_logic_unit).
>
> More see: [Superscalar Processor](https://en.wikipedia.org/wiki/Superscalar_processor)

- Nützt den **Parallelismus auf Befehlsebene** aus

  - Vielstufige Befehlspipeline 
  - Superskalartechnik

- **Eigenschaften**

  - Mehrere *voneinander unabhängige* Ausführungseinheiten

  - Zur Laufzeit werden pro Takt mehrere Befehle aus einem sequentiellen Befehlsstrom den Verarbeitungseinheiten zugeordnet und ausgeführt

  - Dynamische Erkennung und Auflösung von Konflikten zwischen Befehlen im Befehlsstrom ist Aufgabe der Hardware

- **Struktur**

  <img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/截屏2020-06-28%2013.07.17.png" alt="截屏2020-06-28 13.07.17" style="zoom:80%;" />

  - **Befehlsholeinheit** (Instruction Fetch)

  - **Dekodiereinheit** (Instruction Decode) mit **Registerumbenennung** (register renaming)

  - **Zuordnungseinheit** (Instruction Issue)

  - *Unabhängige* **Verarbeitungseinheiten** (Functional Units) 

  - **Rückordnungseinheit** (Retire Unit)

  - **Register**: 
    - Allzweckregister

    - Multimediaregister 
    - Spezialregister

  *(Anmerkung: Die Bezeichnungen der Einheiten sind bei den verschiedenen Prozessoren nicht einheitlich!)*



## Dynamische Pipelines

|                                                              |                                                              |
| ------------------------------------------------------------ | ------------------------------------------------------------ |
| <img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/截屏2020-06-28%2013.16.50.png" alt="截屏2020-06-28 13.16.50" style="zoom:80%;" /> | <img src="https://github.com/EckoTan0804/upic-repo/blob/master/uPic/截屏2020-06-28 13.17.10.png?raw=true" alt="截屏2020-06-28 13.17.10.png" style="zoom:80%;" /> |

- **1.In-order-Abschnitt**

  - Befehle werden **entsprechend ihrer Programmordnung ("in-order")** bearbeitet
  - Umfasst
    - die Befehlsholphase (IF)

    - die Dekodierphase (ID)

    - die Zuordnungsstufe (Dispatch)
      - *Dynamische* Zuordnung der Befehle an die Ausführungseinheiten
      - Scheduler bestimmt die Anzahl der Befehle, die im nächsten Takt zugeordnet werden können

- **Out-of-order-Abschnitt** 

  - Ausführungsphase

- **2.In-order-Abschnitt**

  - Gültigmachen der Ergebnisse **entsprechend der ursprünglichen Programmordnung (Retire)**

  - Erhalten der *korrekten* Programmsemantik 
    - Ausnahmeverarbeitung (precise interrupts) 
    - Spekulation

### Befehlsholphase (IF Phase)

- **Befehlsbereitstellung**

  - Holen mehrerer Befehle aus dem Befehls-Cache in den Befehlsholpuffer

    - Anzahl der Befehle, die geholt werden, entspricht typischer Weise der Zuordnungsbandbreite

    - Welche Befehle geholt werden hängt von der Sprungvorhersage ab

- **Verzweigungseinheit**

  - **Überwacht** die Ausführung von Verzweigungen, Sprungbefehlen

  - **Spekulatives** Holen von Befehlen

    - Spekulation über weiteren Programmverlauf wird von dynamischen Sprungvorhersagetechnik entschieden

    - Verwendung der Vorgeschichte von Sprüngen

    - Gewährleistet im Falle einer Fehlspekulation die Abänderung der Tabellen sowie das Rückrollen der fälschlicherweise ausgeführten Befehle

- **Befehlsholpuffer**

  - entkoppelt die IF Phase von der ID Phase

#### **Sprungvorhersage**

> Siehe auch: [Branch Prediction](https://en.wikipedia.org/wiki/Branch_predictor)

Vorhersage des Verhaltens bei Verzweigungen

- Beim Auftreten einer Verzweigung: Vorhersage des Sprungziels
- Füllen der Verzögerungsphasen spekulativ mit Befehlen, die dem Sprung folgen oder die am Sprungziel stehen
- Nach Auswertung der Sprungbedingung:
  - **Fortfahren** mit der Ausführung ohne Verzögerung bei **korrekter Vorhersage**. 
  - **Verwerfen** der geholten Befehle bei **falscher Vorhersage**

Typ:

- **Statische** Sprungvorhersage

  - Die Richtung der Vorhersage ist für einen Befehl **immer gleich** 
    - Alway Taken (T), or
    - Always Not Taken (NT)
  - Für superskalare Prozessorarchitekturen zu unflexibel und nicht geeignet 🤪

- **Dynamische** Sprungvorhersage

  - Die Verzweigungsrichtung hängt von der *Vorgeschichte* der Verzweigung ab 

  - Berücksichtigung des Programmverhaltens

  - Genaue Vorhersagen möglich 👍

  - Hoher Hardware-Aufwand! 🤪

  - Detail:	

    ​	<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/截屏2020-06-29%2011.16.13.png" alt="截屏2020-06-29 11.16.13" style="zoom:80%;" />

    - **Sprungziel-Cache: Branch Target Address Cache (BTAC), Branch Target Buffer (BTB)**

      - Speichert die Adresse der Verzweigung und das entsprechende Sprungziel

    - **Sprungverlaufstabelle, Branch History Table (BHT)**

      - **Prädiktoren**: Festhalten des Verhaltens der Sprungbefehle während der Ausführung des Programms

      - Vorhersage des Verhaltens eines geholten Sprungbefehls

      - **Vorhersagebit**

        - Ein-Bit Predictor

          - Wenn das Bit gesetzt ist, wird angenommen, dass der Sprung ausgeführt wird.

          - Bei einer Fehlannahme: *Invertieren* des Bits

            <img src="https://github.com/EckoTan0804/upic-repo/blob/master/uPic/截屏2020-06-29 11.18.31.png?raw=true" alt="截屏2020-06-29 11.18.31.png" style="zoom:80%;" />

        - Zwei-Bit Predictor

          - 2 Bit $\rightarrow$ 4 Zustände

            - Sicher genommen (stronly taken)
            - Vielleicht genommen (weakly taken) 
            - Vielleicht nicht genommen (weakly not taken) 
            - Sicher nicht genommen (stronly not taken)

          - In einem sicheren Zustand sind *zwei* aufeinander folgende Fehlannahmen notwendig, um die Vorhersageannahme umzudrehen.

          - **Sättigungszähler** (Two Bit Predictor with Saturation Scheme)

            - T: Taken
            - NT: Not Taken

            <img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/截屏2020-06-29 11.30.32.png" alt="截屏2020-06-29 11.30.32" style="zoom:70%;" />

          - **Hysteresemethode** (Two Bit Predictor with Hysteresis Scheme)

            <img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/截屏2020-06-29%2011.31.34.png" alt="截屏2020-06-29 11.31.34" style="zoom:70%;" />

### Dekodierphase (ID Phase)

- Dekodierung der im Befehlspuffer abgelegten Befehle

  - \#dekodierte Befehle = Befehlsbereitstellungsbandbreite

- Bei CISC-Architekturen (IA-32)

  - Aufteilung der Dekodierung in *mehrere Schritte*
    - Bestimmung der Grenzen der geholten Befehle
    - Dekodierung der Befehle
    - Generierung einer Folge von RISC-ähnlichen Operationen mit Hilfe dynamischer Übersetzungstechniken
    - Ermöglicht effizientes Pipelining und superskalare Verarbeitung

- **Registerumbenennung**

  - *Dynamische* Umbenennung der Operanden- und Ergebnisregister

  - Abbildung: 
    $$
    \text{außen hin sichtbaren Architekturregister} \rightarrow \text{interne physikalische Register}
    $$

    - Zur Laufzeit wird für jeden Befehl das jeweils spezifizierte Zielregister auf ein *noch nicht belegtes* physikalisches Register abgebildet
    - Nachfolgende Befehle, die dasselbe Architekturregister als Operandenregister verwenden, erhalten das entsprechende physikalische Register
    - Anzahl der Umbenennungsregister kann die Anzahl der Architekturregister überschreiten

  - **Konflikten** aufgrund von Namensabhängigkeiten

    - **Lese-nach-Schreib-Konflikt (Write-After-Read, WAR)**

      - Befehl $j$ beschreibt sein Zielregister, bevor Befehl $i$ den Operanden gelesen hat.

        (der Befehl $i$ liest einen falschen Wert)

    - **Schreib-nach-Schreib-Konflikt (Write-After-Write, WAW)**

      - Befehl $j$ beschreibt sein Zielregister , bevor Befehl $i$ das Ergebnis geschrieben hat.

        (Der Befehl $i$ liefert den Wert für das Zielregister, anstelle von $j$)

  - **Namensabhängigkeiten**

    - Ursachen für Datenkonflikte

    - Treten auf, wenn zwei Instruktionen dasselbe Register dieselbe Speicherzelle (den Namen) verwenden, aber kein Datenfluss zwischen den Befehlen mit dem Namen verbunden ist.

    - zwei Arten von Namensabhängigkeiten zwischen zwei Befehlen $i$ und $j$:

      - **Gegenabhängigkeit (Anti dependence)**

        <img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/截屏2020-06-29%2013.01.41.png" alt="截屏2020-06-29 13.01.41" style="zoom:80%;" />

      - **Ausgabeabhängigkeit (Output dependence)**

        <img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/截屏2020-06-29%2013.07.37.png" alt="截屏2020-06-29 13.07.37" style="zoom:80%;" />

- Schreiben der Befehle in ein Befehlsfenster (instruction window)

  - Befehle sind durch die Sprungvorhersage frei von Steuerflussabhängigkeiten 👏
  - Befehle sind aufgrund der Registerumbenennung frei von Namensabhängigkeiten 👏

### Zuordnungsphase (Dispatch)

- Zuführung der im Befehlsfenster wartenden Befehle zu den Ausführungseinheiten

- Zuordnung bis zur maximalen Zuordnungsbandbreite pro Takt

- Dynamische Auflösung der Konflikte aufgrund von echten Datenabhängigkeiten und Ressourcenkonflikten

  - **Lese-nach-Schreib-Konflikt (Read-After-Write, RAW)**

    - Befehl $j$ liest sein Quellregister , bevor Befehl $i$ das Ergebnis geschrieben hat.

    - Ursache: **Echte Datenabhängigkeit (true dependence, flow dependence)**

      - Ein Befehl $j$ ist datenabhängig von einem Befehl $i$, wenn eine der folgenden Bedingungen gilt:

        - Befehl $i$ produziert ein Ergebnis, das von Befehl $j$ verwendet wird, oder

        - Befehl $j$ ist datenabhängig von Befehl $k$ und Befehl $k$ ist datenabhängig von Befehl $i$ (Abhängigkeitskette)

      - Bsp:

        <img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/截屏2020-06-29%2014.29.25.png" alt="截屏2020-06-29 14.29.25" style="zoom:80%;" />

- **Umordnungspuffer (Reservierungstabellen, reservation stations)**

  - Liegen *VOR* den Verarbeitungseinheiten
  - Jede Ausführungseinheit hat seinen eigenen Umordnungspuffer oder mehrere Ausführungseinheiten teilen sich einen Umordnungspuffer
  - Zuordnung eines Befehls an Umordnungspuffer kann nur erfolgen, wenn ein freier Platz vorhanden ist, ansonsten müssen die nachfolgenden Befehle warten (Auflösen von Ressourcenkonflikten)

- **Rückordnungspuffer (reorder buffer)**

  - *Festhalten der ursprünglichen Befehlsanordnung* 💪
  - Eintragen der Befehle, die die Dekodierphase verlassen und in das Befehlsfenster eingetragen werden
  - Während der folgenden Phasen, die ein Befehl zu durchlaufen hat, wird dessen jeweiliger Ausführungsstand protokolliert.

### Befehlsausführung (Execution)

- Ausführung der im Opcode spezifizierten Operation und Speichern des Ergebnisses im Zielregister (Umbenennungsregister)

- *Ein*zyklusoperationen

  - Ausführung benötigt *einen* Taktzyklus

- *Mehr*zyklusoperationen

  - Ausführung einer Operation auf einer Ausführungseinheit kann *mehrere* Zyklen dauern

  - Ausführungs-Pipeline, arithmetische Pipeline

### Completion

- Eine Instruktion beendet ihre Ausführung, wenn das Ergebnis für nachfolgende Befehle bereitsteht (Forwarding, Puffer)

- **Completion** heißt: eine Befehlsausführung ist „vollständig“ 

  - Erfolgt *unabhängig von* der Programmordnung!

- Bereinigung der Reservierungstabellen

- Aktualisierung des Zustands des Rückordnungspuffers (Reorder Buffer)

  - Es kann eine Unterbrechung angezeigt sein.

  - Es kann ein vollständiger Befehl angezeigt werden, der von einer Spekulation abhängt.

### Rückordnungsstufe (Retire)

- **Commitment**:

  - Nach der Vervollständigung beenden die Befehle ihre Bearbeitung (Commitment), d.h. die Befehlsresultate werden in der Programmreihenfolge *gültig* gemacht

  - Ergebnisse werden in den Architekturregistern dauerhaft gemacht, d.h. aus den internen Umbenennungsregistern (Schattenregistern) zurück geschrieben.

- **Bedingungen** für Commitment:

  - Die Befehlsausführung ist *vollständig*
  - Alle Befehle, die in der Programmordnung vor dem Befehl stehen, haben bereits ihre Bearbeitung beendet oder beenden ihre Bearbeitung im selben Takt.
  - Der Befehl hängt von KEINer Spekulation ab.

  - KEINe Unterbrechung ist vor oder während der Ausführung aufgetreten

- Forderung: **Precise Interrupts** bei Auftreten einer Unterbrechung

  - Alle Resultate von Befehlen, die in der Programmreihenfolge *vor* dem Ereignis

    stehen, werden *gültig* gemacht

  - Die Resultate aller nachfolgenden Befehle werden *verworfen*

  - Das Ergebnis des verursachenden Befehls wird in Abhängigkeit der Architektur oder der Art der Unterbrechung gültig gemacht oder verworfen, ohne weitere Auswirkungen zu haben