module mux41_tb();
reg a,b,c,d,s1,s0;
wire y;
mux41 uut(a,b,c,d,s1,s0,y);
initial
    begin
    a=0;b=1;c=0;d=1;
    s1=0;s0=1;
    #10
    s1=0;s0=0;
    #10    
    s1=1;s0=1;
    #10
    s1=1;s0=0;
    #10
    $finish;
    end
endmodule
