# 5.5 テスト構造（スキャン、JTAG、BIST）

SoCなどの大規模ICでは、製造後の機能検証・不良検出のために、  
**テスト容易化設計（DFT: Design for Testability）** が不可欠です。

本節では、**スキャン構造・JTAG・BIST**などの基本概念と、実設計における導入方法を学びます。

---

## 🎯 テスト構造の目的と分類

### ▶ なぜテストが必要か？

- 配線断線・トランジスタ故障・製造ばらつきによる**不良検出**
- 全ピンを外部から制御できない大規模回路において、**内部状態の観測と制御**を実現

### ▶ 主な手法と分類

| 手法 | 概要 |
|------|------|
| スキャン（Scan） | 内部FFを直列につないで状態観測を可能にする |
| JTAG | デバッグ/製造/制御向けの標準的テストアクセスポート |
| BIST | 回路内に自己検査機構を組み込む（Built-In Self Test） |

---

## 🔁 スキャンチェーンの基礎

### ▶ 構造イメージ

```
      DFF         DFF         DFF
   +-------+   +-------+   +-------+
-->|  SI   |-->|  SI   |-->|  SI   |--> 観測
   |   Q   |   |   Q   |   |   Q   |
   +-------+   +-------+   +-------+
```

- **スキャンイン（SI）**から各FFにデータを送り込み
- 通常のクロック駆動で回路を動かし
- 結果を**スキャンアウト**として観測

### ▶ モード切替

- `scan_enable` 信号により、**通常動作モード／スキャンモード**を切り替える

---

## 🔌 JTAG（IEEE 1149.1）

- 代表的な**テストアクセスポート（TAP）規格**
- TDI（入力）→ TDO（出力）を通じて**バウンダリスキャン**や**制御アクセス**が可能

### ▶ 主な用途

| 用途 | 説明 |
|------|------|
| 製造テスト | 接続不良やショートの確認 |
| デバッグ | チップ内の信号制御・観測 |
| 書き込み | FPGAやCPUのプログラム書き込み（例：SWD） |

---

## 🧠 BIST（自己検査機構）

- 回路内部に**パターン生成器（PG）**と**応答評価器（OR）**を持つ
- テスト時間の短縮と、**自立検査**が可能

### ▶ 実装例

- **メモリBIST（MBIST）**：SRAMなどのリード／ライト検証
- **ロジックBIST（LBIST）**：論理ブロックの自己診断

---

## 📐 DFT挿入の設計フロー

1. 論理合成後のネットリストに対し  
2. スキャンチェーンやテストモジュールを挿入  
3. 配置配線時にもスキャンチェーン考慮  
4. DFTベクタ作成、ATEとの連携

---

## 🎓 教育的演習例

| 演習テーマ | 内容 |
|------------|------|
| スキャン挿入の可視化 | scan_enable の動作を含む回路をシミュレーション |
| JTAGインターフェース観察 | TDI/TDOの波形解析、簡易JTAGモジュール構築 |
| MBISTシナリオ設計 | メモリへのパターン書き込み／応答確認を模擬実装 |

---

## 📘 まとめと次章への導入

テスト構造は、製造後の品質保証・量産対応に不可欠な設計要素です。  
次章では、SoC完成後の**ウエハテスト、パッケージング、最終検査工程**を学び、製品化への流れを締めくくります。

👉 [第6章 テストとパッケージ](../chapter6_test_and_package/README.md)

---
