Verilog基本编写规范\<br>  
====
#一、宏定义文件的编写规范\<br>  
	##1.设计文件包含的宏定义文件命名为'"Define.v"'；\<br>  
	##2.仿真文件包含的宏定义文件命名为'"TestDefine.v"'；\<br>  
	##3.宏定义的变量名使用'驼峰命名'原则；\<br>  
	##4.宏定义的值在'右侧'对齐。\<br>  

#二、模块的信号定义原则\<br>  
----
	##1.输入信号一律定义为'wire'型；\<br>  
	##2.若输出信号需要锁存，则定义为'reg'型；\<br>  
	##3.若输出信号不需要锁存，则定义为'wire'型；\<br>  
	##4.顶层文件的输入输出一律为'wire'型；\<br>  
	##5.顶层文件的输入信号名为'i_<信号名>'；\<br>  
	##6.顶层文件的输出信号名为'o_<信号名>'；\<br>  
	##7.顶层模块内部各模块相连接的共用信号名为'<m1>_<m2>_<信号名>'。\<br>  

#三、仿真文件的编写规范\<br>  
----
	##1.只有一个的仿真文件命名为'"TestBench"'；\<br>  
	##2.若有多个仿真文件，仿真文件命名为'"TestBench_<模块名>"'；\<br>  
	##3.仿真文件中连接模块输入信号的变量定义为'"reg"'，连接输出信号的变量定义为'"wire"'。\<br>  

#四、设计文件的格式编写规范\<br>  
----
	##1.对于
		``````````Verilog
		begin end
		语句，语句内部内容严格缩进1个tab；\<br>  
	##2.对于
		``````````Verilog
		if else
		语句，一律使用
		``````````Verilog
		begin end
		语句编辑内容，并且每个分支块空隔一行；\<br>  
	##3.输出为'reg'型的信号赋值使用
		``````````Verilog
		always @ * 
		；\<br>  
	##4.输出为'wire'型的信号赋值使用
		``````````Verilog
		assgin
		。\<br>  
