## CPU4
フェッチステージとデコードステージの間にパイプラインレジスタを挿入。</br>
jumpが発生した場合に前のフラッシュする処理が必要になる。

命令メモリとパイプラインレジスタのクロックを合わせることで、命令メモリをBRAM化している。
