中等 通过率：46.53%

## 描述

请用Verilog设计十六进制递增计数器电路，每个时钟周期递增1。

电路的接口如下图所示。Q[3:0]中，Q[3]是高位。

接口电路图如下：

![img](https://uploadfiles.nowcoder.com/images/20220320/110_1647787735205/C1C670AA71E132E39D2B7F91DA6E6C35)



### 输入描述：

  input        clk  ,
  input        rst_n ,

### 输出描述：

  output  reg [3:0] Q  