m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
<<<<<<< HEAD
Z0 dC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/simulation/modelsim
vA10
Z1 !s110 1589419755
!i10b 1
!s100 _:j8Gg<znc6D6L^mLMjlm0
IOeL0She>XT7l@i;:U6cie1
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
w1589180677
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/A10.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/A10.v
=======
Z0 dC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/simulation/modelsim
vA10
Z1 !s110 1589654900
!i10b 1
!s100 >R[d]<25@koadX7PY]bnJ1
IU6c4[6k]jc^_S6NW7dBjm3
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
w1589653357
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/A10.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/A10.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
Z3 OV;L;10.5b;63
r1
!s85 0
31
<<<<<<< HEAD
Z4 !s108 1589419755.000000
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/A10.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/A10.v|
!i113 1
Z5 o-vlog01compat -work work
Z6 !s92 -vlog01compat -work work +incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1
Z7 tCvgOpt 0
n@a10
=======
!s108 1589654899.000000
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/A10.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/A10.v|
!i113 1
Z4 o-vlog01compat -work work
Z5 !s92 -vlog01compat -work work {+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10}
Z6 tCvgOpt 0
n@a10
vadd1
Z7 !s110 1589654902
!i10b 1
!s100 ;;<9[]i5=2afll3NzVUTG0
I3J2Wmh:YBZQ;g0;`^G41O0
R2
R0
w1589652884
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/add1.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/add1.v
L0 1
R3
r1
!s85 0
31
Z8 !s108 1589654902.000000
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/add1.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/add1.v|
!i113 1
R4
R5
R6
vadd2
R7
!i10b 1
!s100 22_lXJii=lC3@LG9L@>BR0
IM?eE`lVzfk9R;=lYB9U170
R2
R0
w1589652440
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/add2.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/add2.v
L0 1
R3
r1
!s85 0
31
R8
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/add2.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/add2.v|
!i113 1
R4
R5
R6
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
vAlu
R1
!i10b 1
!s100 IR[NBn>k;3GYd[U1iVoN<1
<<<<<<< HEAD
IEJD9E_RadoCEl`LmC8hZk1
R2
R0
w1589180667
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/Alu.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/Alu.v
=======
IZcH@=iHX>_3Al`Z4Gfj<j1
R2
R0
w1589217923
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/Alu.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/Alu.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
<<<<<<< HEAD
R4
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/Alu.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/Alu.v|
!i113 1
R5
R6
R7
n@alu
vbanco
Z8 !s110 1589419756
!i10b 1
!s100 ^;5B:b9_ZOMQWJF8Ne?zz1
IAHIFz]a?Q??WIg9l;cl@L2
R2
R0
w1589215712
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/banco.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/banco.v
=======
Z9 !s108 1589654900.000000
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/Alu.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/Alu.v|
!i113 1
R4
R5
R6
n@alu
vbanco
R1
!i10b 1
!s100 K4nL<CT^`GVSg>OY;OlBe1
I16Y;eO`VI<K94dP]2f1RL2
R2
R0
w1587929072
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/banco.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/banco.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
<<<<<<< HEAD
Z9 !s108 1589419756.000000
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/banco.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/banco.v|
!i113 1
R5
R6
R7
vbuffer1
R1
!i10b 1
!s100 RhW_:l]`9ML>F]id>[Yc03
Ik]g3JnU7JBFeQl5BkCdgG2
R2
R0
w1589181039
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer1.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer1.v
=======
R9
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/banco.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/banco.v|
!i113 1
R4
R5
R6
vbranch
R7
!i10b 1
!s100 BJo3cNkIjN=n?lc5>:4XE3
IL0^>IgSJFEZ?gZG0H=KgU3
R2
R0
w1589651030
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/branch.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/branch.v
L0 1
R3
r1
!s85 0
31
R8
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/branch.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/branch.v|
!i113 1
R4
R5
R6
vbuffer1
R1
!i10b 1
!s100 L[RTIVYPgRf4:1?4Wh5EQ2
IoNab:^Y=efgF`Yc_BS0Dh0
R2
R0
w1589653033
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer1.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer1.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
<<<<<<< HEAD
R4
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer1.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer1.v|
!i113 1
R5
R6
R7
vbuffer2
R1
!i10b 1
!s100 =gE`T[z8kEoW9C6]4QEdc0
Ic_z1NZ<CDo@zFY67A<Zl[1
R2
R0
w1589181049
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer2.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer2.v
=======
R9
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer1.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer1.v|
!i113 1
R4
R5
R6
vbuffer2
R1
!i10b 1
!s100 26iLVeWC6Q=hHGD^CaBPi2
I>aN8:Nl_j0LaDb7[?SR190
R2
R0
w1589653027
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer2.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer2.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
<<<<<<< HEAD
R4
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer2.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer2.v|
!i113 1
R5
R6
R7
vbuffer3
R1
!i10b 1
!s100 972iVKa@<IPB;[JU2j<>W2
IZPj9DzQE?JbWPn@9;k9T^3
R2
R0
w1589181060
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer3.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer3.v
=======
R9
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer2.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer2.v|
!i113 1
R4
R5
R6
vbuffer3
R1
!i10b 1
!s100 RZ453n8jT9ALFPKKHz>mI1
IZ[V5;]QCmX0G]b_^>8[jE1
R2
R0
w1589653137
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer3.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer3.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
<<<<<<< HEAD
R4
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer3.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer3.v|
!i113 1
R5
R6
R7
vbuffer4
R1
!i10b 1
!s100 h`<S6FmY=[_Dc8fHK[dH^1
Ii@6P<fVV4HlIoUi4inWzz0
R2
R0
w1589181079
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer4.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer4.v
=======
R9
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer3.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer3.v|
!i113 1
R4
R5
R6
vbuffer4
Z10 !s110 1589654901
!i10b 1
!s100 MC>Pl22jE7Tz3i099^^RQ3
IAQeAoAc2Az;d=NQ1Oz7;81
R2
R0
w1589390759
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer4.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer4.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
<<<<<<< HEAD
R4
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer4.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/buffer4.v|
!i113 1
R5
R6
R7
vfetch
R1
!i10b 1
!s100 >_>JY6`d9U2[K]O[i`hV@2
Ii>8hYCo1LjD6mm<LH5HUQ1
R2
R0
w1589181090
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/fetch.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/fetch.v
=======
Z11 !s108 1589654901.000000
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer4.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/buffer4.v|
!i113 1
R4
R5
R6
vmem
R10
!i10b 1
!s100 67j[06?_;M4K17LHhkRJH0
IiLlSJ<GdXFDkcd4Geo<Uk0
R2
R0
w1589389922
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mem.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mem.v
L0 1
R3
r1
!s85 0
31
R11
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mem.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mem.v|
!i113 1
R4
R5
R6
vmemIn
R7
!i10b 1
!s100 ][o0i^NHebfd4JfgE[;=00
I5hB51AkMA9S:3;nb_4hA`1
R2
R0
w1589652919
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/memIn.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/memIn.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
<<<<<<< HEAD
R4
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/fetch.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/fetch.v|
!i113 1
R5
R6
R7
vmemIn
R8
!i10b 1
!s100 ;H_<?JO=2Qza;imKSR=jL3
I`H=cMRAgn@mN2?<VDN[hR3
R2
R0
w1589215711
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/memIn.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/memIn.v
=======
R8
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/memIn.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/memIn.v|
!i113 1
R4
R5
R6
nmem@in
vmux1
R7
!i10b 1
!s100 jFWhLoWXIJ4IWMAWYQo_B3
Ik;?=OeRY6zfGfjQD_<c<m0
R2
R0
w1589654688
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux1.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux1.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
<<<<<<< HEAD
R9
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/memIn.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/memIn.v|
!i113 1
R5
R6
R7
nmem@in
vmux2
R1
!i10b 1
!s100 MJKcoIWmTMBd;f^ZRLc4a0
I:L;F=?C?Q<YFW2`6=7ocN3
R2
R0
w1589181117
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux2.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux2.v
=======
R8
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux1.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux1.v|
!i113 1
R4
R5
R6
vmux2
R10
!i10b 1
!s100 V:aBPA45W@:`KQ8Kl:YiA2
ILX4o6GiBW:M0<I1M`mBWS0
R2
R0
w1589392216
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux2.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux2.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
<<<<<<< HEAD
R4
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux2.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux2.v|
!i113 1
R5
R6
R7
vmux3
R8
!i10b 1
!s100 z4okQ]kEj^onPGJOZCo8j0
IJkQa<zNicGEh[C`?=fX4h3
R2
R0
w1589181133
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux3.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux3.v
=======
R11
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux2.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux2.v|
!i113 1
R4
R5
R6
vmux3
R10
!i10b 1
!s100 km?mXcCPejnSGco[_[b;]2
ILfj]MRjYYlTA<h7MJoLgK2
R2
R0
w1589392234
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux3.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux3.v
L0 1
R3
r1
!s85 0
31
R11
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux3.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux3.v|
!i113 1
R4
R5
R6
vmux4
R10
!i10b 1
!s100 =kbA:5YnWYaOHio=E23`I3
Izk^G2D;I[b_K9O9NeRgh50
R2
R0
w1589392226
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux4.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux4.v
L0 1
R3
r1
!s85 0
31
R11
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux4.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/mux4.v|
!i113 1
R4
R5
R6
vpc
R7
!i10b 1
!s100 m<95HhV^6RVSM[R:<4JNc1
IFDZIP>mN:M?TC73EUJVZ@3
R2
R0
w1589652858
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/pc.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/pc.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
<<<<<<< HEAD
R9
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux3.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux3.v|
!i113 1
R5
R6
R7
vmux4
R8
!i10b 1
!s100 _^B:DUAcD`FI5en_?hI`]1
Ih;kA=XGJ`H>i>Xn8;H^ih3
R2
R0
w1589181192
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux4.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux4.v
=======
R11
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/pc.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/pc.v|
!i113 1
R4
R5
R6
vshift1
R7
!i10b 1
!s100 mXZne[IA3J@^346CWim9J3
IR78mCzCIZmh]UH_2g>8zQ3
R2
R0
w1589651280
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/shift1.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/shift1.v
L0 1
R3
r1
!s85 0
31
R8
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/shift1.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/shift1.v|
!i113 1
R4
R5
R6
vsign
R10
!i10b 1
!s100 ^WoP1ESjYGd]gDh6b_`OM0
IhUn1TF3KdbU?eF;idElSV2
R2
R0
w1589388072
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/sign.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/sign.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
<<<<<<< HEAD
R9
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux4.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/mux4.v|
!i113 1
R5
R6
R7
vtest
R8
!i10b 1
!s100 k93o1O<]S3m5fS@_h0H972
IMTfO8PA6Yj_kYGN:bo]=z1
R2
R0
w1589215543
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/test.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/test.v
=======
R11
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/sign.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/sign.v|
!i113 1
R4
R5
R6
vtest
!s110 1589654903
!i10b 1
!s100 9?2JE5gT=Kb8CWJ0;76Hn2
I:_KBNPjn9<VCR8cj^zUXl1
R2
R0
w1589395598
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/test.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/test.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 2
R3
r1
!s85 0
31
<<<<<<< HEAD
R9
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/test.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/test.v|
!i113 1
R5
R6
R7
vuc
R8
!i10b 1
!s100 X1i:E`4i`Q>=[`G^;KEI`2
I_PBYSiN?3CCN8A[9o^gc]1
R2
R0
w1589181210
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/uc.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/uc.v
=======
R8
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/test.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/test.v|
!i113 1
R4
R5
R6
vuc
R10
!i10b 1
!s100 1DDo`8NVaU_4M[>6jWL=c3
IKHQnz:AleTUTz:HWUoam]1
R2
R0
w1589651011
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/uc.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/uc.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
R9
<<<<<<< HEAD
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/uc.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/uc.v|
!i113 1
R5
R6
R7
vuc_alu
R8
!i10b 1
!s100 26mFdCoRNmh:04TR8TQKG2
In>:ocCi<T?gchF2zoYjz61
R2
R0
w1589181225
8C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/uc_alu.v
FC:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/uc_alu.v
=======
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/uc.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/uc.v|
!i113 1
R4
R5
R6
vuc_alu
R1
!i10b 1
!s100 Gh?dl`@iC6;7ZGkNFnfGl1
I<Z;MlHh9oJZ?6YPa<X9l11
R2
R0
w1589392292
8C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/uc_alu.v
FC:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/uc_alu.v
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
L0 1
R3
r1
!s85 0
31
R9
<<<<<<< HEAD
!s107 C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/uc_alu.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1|C:/intelFPGA_lite/18.1/proyectos/ProyectoFinal/Fases/Fase1/uc_alu.v|
!i113 1
R5
R6
R7
=======
!s107 C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/uc_alu.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10|C:/Users/Default.DESKTOP-8GME6EK/Documents/Seminario de arquitectura/A10/uc_alu.v|
!i113 1
R4
R5
R6
>>>>>>> 29809fb09eebb26cc0862e9f0e52b14ab7498c06
