<!DOCTYPE html>
<html lang="es">
<head>
<meta charset="UTF-8">
<meta http-equiv="X-UA-Compatible" content="IE=edge">
<meta name="viewport" content="width=device-width, initial-scale=1.0">
<meta name="generator" content="Asciidoctor 2.0.17">
<meta name="keywords" content="computer, architecture">
<meta name="author" content="Cándido Aramburu">
<title>Estructura de Computadores  (240306)</title>
<style>
@import "https://fonts.googleapis.com/css?family=Open+Sans:300,300italic,400,400italic,600,600italic%7CNoto+Serif:400,400italic,700,700italic%7CDroid+Sans+Mono:400,700";
@import "https://cdn.jsdelivr.net/gh/asciidoctor/asciidoctor@2.0/data/stylesheets/asciidoctor-default.css";



h1, h2, h3, h4, h5, h6, #toctitle,
.sidebarblock > .content > .title {
  color: rgba(221, 72, 20, 0.8);
}



</style>
<link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/font-awesome/4.7.0/css/font-awesome.min.css">
<!-- Change some CSS.
<style>
.imageblock{
  &.text-center > .title {
    text-align: center !important;
  }
}
</style>

-->

<style type="text/css"> .imageblock > .title { text-align: center; } </style>

<style>.toc-current{font-weight: bold;} .toc-root{font-family: "Open Sans","DejaVu Sans",sans-serif;
                       font-size: 0.9em;} #content{display: flex; flex-direction: column; flex: 1 1 auto;}
             .nav-footer{text-align: center; margin-top: auto;}
             .nav-footer > p > a {white-space: nowrap;}</style>
</head>
<body id="_representación_de_las_instrucciones" class="book">
<div id="header">
<h1>Estructura de Computadores  (240306)</h1>
<div class="details">
<span id="author" class="author">Cándido Aramburu</span><br>
<span id="email" class="email"><a href="mailto:candido@unavarra.es">candido@unavarra.es</a></span><br>
<span id="revdate">2022-09-06</span>
</div>
<div id="toc" class="toc">
<div id="toctitle">Table of Contents</div>
<p><span class="toc-root"><a href="eecc_book.html">Estructura de Computadores  (240306)</a></span></p><ul class="sectlevel0">
<li><a href="_i_arquitectura_del_repertorio_de_instrucciones_isa_computadora_von_neumann_datos_instrucciones_programación.html">I Arquitectura del Repertorio de Instrucciones (ISA): computadora von Neumann, datos, instrucciones, programación.</a>
<ul class="sectlevel1">
<li><a href="_introducción_a_la_estructura_de_los_computadores.html">1. Introducción a la Estructura de los Computadores</a>
</li>
<li><a href="_arquitectura_von_neumann.html">2. Arquitectura Von Neumann</a>
</li>
<li><a href="_representación_de_los_datos.html">3. Representación de los Datos</a>
</li>
<li><a href="_operaciones_aritmeticas_y_logicas.html">4. Operaciones Aritmeticas y Logicas</a>
</li>
<li><a href="_representación_de_las_instrucciones.html"><span class="toc-current">5. Representación de las Instrucciones</span></a>
<ul class="sectlevel2">
<li><a href="_representación_de_las_instrucciones.html#_temario_5">5.1. Temario</a>
<ul class="sectlevel3">
<li><a href="_representación_de_las_instrucciones.html#_bibliografía">5.1.1. Bibliografía</a>
</li>
</ul>
</li>
<li><a href="_representación_de_las_instrucciones.html#_objetivos">5.2. Objetivos</a>
<ul class="sectlevel3">
<li><a href="_representación_de_las_instrucciones.html#_requisitos">5.2.1. Requisitos</a>
</li>
</ul>
</li>
<li><a href="_representación_de_las_instrucciones.html#_introducción">5.3. Introducción</a>
<ul class="sectlevel3">
<li><a href="_representación_de_las_instrucciones.html#_lenguaje_máquina_y_el_formato_binario">5.3.1. Lenguaje máquina y el formato binario</a>
</li>
<li><a href="_representación_de_las_instrucciones.html#_el_lenguaje_máquina_y_el_lenguaje_ensamblador">5.3.2. El lenguaje máquina y el lenguaje ensamblador</a>
</li>
<li><a href="_representación_de_las_instrucciones.html#_lenguajes_de_alto_nivel">5.3.3. Lenguajes de Alto Nivel</a>
</li>
</ul>
</li>
<li><a href="_representación_de_las_instrucciones.html#_arquitectura_2">5.4. Arquitectura</a>
<ul class="sectlevel3">
<li><a href="_representación_de_las_instrucciones.html#_contexto">5.4.1. Contexto</a>
</li>
<li><a href="_representación_de_las_instrucciones.html#_instruction_set_architecture_isa">5.4.2. Instruction Set Architecture (ISA)</a>
</li>
</ul>
</li>
<li><a href="_representación_de_las_instrucciones.html#_procesadores_intel_con_arquitectura_x86">5.5. Procesadores Intel con arquitectura x86</a>
<ul class="sectlevel3">
<li><a href="_representación_de_las_instrucciones.html#_nomenclatura">5.5.1. Nomenclatura</a>
</li>
</ul>
</li>
<li><a href="_representación_de_las_instrucciones.html#_estructura_de_la_computadora">5.6. Estructura de la  Computadora</a>
<ul class="sectlevel3">
<li><a href="_representación_de_las_instrucciones.html#_arquitectura_3">5.6.1. Arquitectura</a>
</li>
<li><a href="_representación_de_las_instrucciones.html#_cpu">5.6.2. CPU</a>
</li>
<li><a href="_representación_de_las_instrucciones.html#_memoria">5.6.3. Memoria</a>
</li>
</ul>
</li>
<li><a href="_representación_de_las_instrucciones.html#_elementos_de_una_instrucción_máquina">5.7. Elementos de una Instrucción Máquina</a>
<ul class="sectlevel3">
<li><a href="_representación_de_las_instrucciones.html#_direcciones_implícitas">5.7.1. Direcciones implícitas</a>
</li>
<li><a href="_representación_de_las_instrucciones.html#_tipos_de_arquitecturas_de_operando_ejemplos">5.7.2. Tipos de Arquitecturas de Operando: Ejemplos</a>
</li>
</ul>
</li>
<li><a href="_representación_de_las_instrucciones.html#_representación_de_las_instrucciones_en_lenguaje_ensamblador_asm_para_computadoras_en_general">5.8. Representación de las instrucciones en lenguaje ensamblador (ASM) para computadoras en general</a>
<ul class="sectlevel3">
<li><a href="_representación_de_las_instrucciones.html#_lenguaje_máquina_binario">5.8.1. Lenguaje Máquina Binario</a>
</li>
</ul>
</li>
<li><a href="_representación_de_las_instrucciones.html#_operandos_modos_de_direccionamiento">5.9. Operandos: Modos de Direccionamiento</a>
<ul class="sectlevel3">
<li><a href="_representación_de_las_instrucciones.html#_localización">5.9.1. Localización</a>
</li>
<li><a href="_representación_de_las_instrucciones.html#_direcciones_referenciadas_durante_el_ciclo_de_instrucción">5.9.2. Direcciones referenciadas durante el ciclo de instrucción</a>
</li>
<li><a href="_representación_de_las_instrucciones.html#_direccionamiento_para_un_lenguaje_general">5.9.3. Direccionamiento para un lenguaje general</a>
</li>
</ul>
</li>
<li><a href="_representación_de_las_instrucciones.html#_operaciones">5.10. Operaciones</a>
<ul class="sectlevel3">
<li><a href="_representación_de_las_instrucciones.html#_códigos_de_operación">5.10.1. Códigos de Operación</a>
</li>
<li><a href="_representación_de_las_instrucciones.html#_tipos_de_operaciones">5.10.2. Tipos de Operaciones</a>
</li>
</ul>
</li>
</ul>
</li>
<li><a href="_programación_en_lenguaje_ensamblador_x86_construcciones_básicas_de_los_lenguajes_de_alto_nivel.html">6. Programación en Lenguaje Ensamblador (x86): Construcciones básicas de los lenguajes de alto nivel.</a>
</li>
</ul>
</li>
<li><a href="_ii_unidades_básicas_procesador_central_unidad_de_memoria_mecanismos_entradasalida.html">II Unidades Básicas: Procesador Central, Unidad de Memoria, Mecanismos Entrada/Salida.</a>
</li>
<li><a href="_iii_ejercicios_de_teoría.html">III Ejercicios de Teoría</a>
</li>
<li><a href="_iv_autoevaluación_teoría.html">IV Autoevaluación Teoría</a>
</li>
<li><a href="_v_guiones_de_prácticas_programación_ensamblador_x86.html">V Guiones de Prácticas: Programación Ensamblador x86</a>
</li>
<li><a href="_vi_hojas_de_referencia_rápida.html">VI Hojas de Referencia Rápida</a>
</li>
<li><a href="_vii_autoevaluación_prácticas.html">VII Autoevaluación Prácticas</a>
</li>
<li><a href="_viii_apéndices.html">VIII Apéndices</a>
</li>
<li><a href="_ix_bibliografía.html">IX Bibliografía</a>
</li>
<li><a href="_x_glosario.html">X Glosario</a>
</li>
<li><a href="_xi_colofón.html">XI Colofón</a>
</li>
<li><a href="_index.html">Index</a>
</li>
</ul>
</div>
</div>
<div id="content">
<div class="sect1">
<h2 id="_representación_de_las_instrucciones">5. Representación de las Instrucciones</h2>
<div class="sectionbody">
<div class="sect2">
<h3 id="_temario_5">5.1. Temario</h3>
<div class="olist arabic">
<ol class="arabic">
<li>
<p>Representación de instrucciones</p>
<div class="olist loweralpha">
<ol class="loweralpha" type="a">
<li>
<p>Lenguaje máquina, lenguaje ensamblador y lenguajes de alto nivel</p>
</li>
<li>
<p>Formato de instrucción</p>
</li>
<li>
<p>Tipos de instrucción y modos de direccionamiento</p>
</li>
</ol>
</div>
</li>
</ol>
</div>
<div class="sect3">
<h4 id="_bibliografía">5.1.1. Bibliografía</h4>
<div class="ulist">
<ul>
<li>
<p>Tema referenciado en el libro de texto W. Stalling</p>
<div class="ulist">
<ul>
<li>
<p>Capítulo 12: Conjuntos de Instrucciones : Características y Funciones (Datos, Operandos y Operaciones)</p>
</li>
<li>
<p>Capítulo 13: Conjuntos de Instrucciones: Formatos de instrucciones y Modos de Direccionamiento (Lenguaje Ensamblador)</p>
</li>
<li>
<p>Apéndice B: Lenguaje Ensamblador y Toolchain</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</div>
</div>
<div class="sect2">
<h3 id="_objetivos">5.2. Objetivos</h3>
<div class="ulist">
<ul>
<li>
<p>Analizar la arquitectura del repertorio de las instrucciones máquina (Formato de instrucciones, formato de datos, operaciones y direccionamiento de operandos) de arquitecturas ISA en general.</p>
</li>
</ul>
</div>
<div class="sect3">
<h4 id="_requisitos">5.2.1. Requisitos</h4>
<div class="ulist">
<ul>
<li>
<p>Requisitos:</p>
<div class="ulist">
<ul>
<li>
<p>Von Neumann Architecture: Arquitectura de una Computadora, Máquina IAS.</p>
</li>
<li>
<p>Programación en lenguaje ensamblador IAS</p>
</li>
<li>
<p>Representacion de datos</p>
</li>
<li>
<p>Operaciones Aritméticas y Lógicas</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</div>
</div>
<div class="sect2">
<h3 id="_introducción">5.3. Introducción</h3>
<div class="sect3">
<h4 id="_lenguaje_máquina_y_el_formato_binario">5.3.1. Lenguaje máquina y el formato binario</h4>
<div class="paragraph">
<p>Los lenguajes de alto nivel como Java, Python, C, etc &#8230;&#8203; se desarrollaron para facilitar la tarea de programar algoritmos, estructuras de datos, etc&#8230;&#8203;utilizando un lenguaje sencillo de manejar por los programadores. En cambio, los datos y las instrucciones que manejan las CPU de las computadoras están en otro lenguaje, el lenguaje MAQUINA, que depende del tipo de procesador (intel,AMD,RISC-V,etc&#8230;&#8203;) de la computadora. El lenguaje máquina de un procesador intel de nuestra computadora difiere del lenguaje MAQUINA del procesador arm de un smartphone.</p>
</div>
<div class="paragraph">
<p>Al igual que los datos, las instrucciones también es necesario codificarlas en un formato BINARIO. Los programas en lenguaje máquina formados por datos e instrucciones binarias están preparados para ser cargados en la memoria principal RAM y ser procesados por la CPU.</p>
</div>
</div>
<div class="sect3">
<h4 id="_el_lenguaje_máquina_y_el_lenguaje_ensamblador">5.3.2. El lenguaje máquina y el lenguaje ensamblador</h4>
<div class="sect4">
<h5 id="_representación_de_las_instrucciones_2">Representación de las instrucciones</h5>
<div class="ulist">
<ul>
<li>
<p>En este tema se trata de la representación e interpretación de las instrucciones.</p>
</li>
<li>
<p>Las instrucciones se pueden representar en dos lenguajes</p>
<div class="ulist">
<ul>
<li>
<p>Lenguaje máquina en formato binario : 0101010101111111000011111</p>
<div class="ulist">
<ul>
<li>
<p>El lenguaje binario implica un <em>formato de la instrucción</em>.</p>
</li>
</ul>
</div>
</li>
<li>
<p>Lenguaje símbolico o lenguaje ensamblador en formato texto :  <em>fin: ADD 0x33,resultado</em></p>
<div class="ulist">
<ul>
<li>
<p>El lenguaje ensamblador implica una <em>sintaxis</em></p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</li>
<li>
<p>La representación de las instrucciones en lenguaje binario permite su almacenamiento en la memoria principal así como facilitar el ciclo de instrucción mediante su decodificación y ejecución por parte de la CPU.</p>
</li>
<li>
<p>La representación de las instrucciones en lenguaje simbólico tiene como objetivo facilitar la tarea del programador en la interpretación  de las instrucciones y en el desarrollo de programas en lenguaje ensamblador.</p>
</li>
</ul>
</div>
</div>
</div>
<div class="sect3">
<h4 id="_lenguajes_de_alto_nivel">5.3.3. Lenguajes de Alto Nivel</h4>
<div class="ulist">
<ul>
<li>
<p>Aunque en los años 1960 se programaba en el lenguaje máquina y lenguaje ensamblador, esto resultaba muy poco productivo ya que refequería mucho esfuerzo y tiempo.</p>
</li>
<li>
<p>La solución fue abstraer funciones de la computadora mediante lenguajes de alto nivel:</p>
<div class="ulist">
<ul>
<li>
<p><a href="https://www.tiobe.com/tiobe-index/" class="bare">https://www.tiobe.com/tiobe-index/</a></p>
</li>
</ul>
</div>
</li>
<li>
<p>El empleo de lenguajes de alto nivel efectivos para los programadores requiere de un traductor al lenguaje máquina de la computadora.</p>
</li>
</ul>
</div>
<div class="imageblock text-center text-center kroki-format-svg kroki">
<div class="content">
<img src="https://kroki.io/graphviz/svg/eNqNj00KwkAMhfeeIszeEwiCFnVjsegBSmYaNHV-SmpX4mE8gCuP0Is5rVgRRFzm5X0vLwXvBasDrOA8Uml7LxobYNmQPxEkCsZTyIQqCYZqdBzl0GlJcBVbLIJ008DNdmmPqIWPbm2xJPVh2OiSYsKcPQoH2FKj2aC2T9ua_ZHkF7AoyTSnAVAJyr5vQR5SckEYn4usbxw6vWcMt3evJsOL9Sv5XaFWQ4UvPstaSNob5gX79uoik0fN5ORz989luDwAO-SAQg==" alt="proceso_compilacion.png">
</div>
<div class="title">Figure 30. Proceso de Compilación</div>
</div>
</div>
</div>
<div class="sect2">
<h3 id="_arquitectura_2">5.4. Arquitectura</h3>
<div class="sect3">
<h4 id="_contexto">5.4.1. Contexto</h4>
<div class="ulist">
<ul>
<li>
<p>El significado del término arquitectura en una computadora depende del contexto.</p>
<div class="ulist">
<ul>
<li>
<p>Arquitectura de un computadora: es la organización en grandes bloques como CPU,Memoria,controladores de periféricos,buses, etc</p>
</li>
<li>
<p>Arquitectura de un procesador: Es el repertorio de instrucciones y datos capaz  de interpretar y ejecutar la cpu. Puede haber dos procesadores fabricados con distinta estructura interna pero que procesen las mismas instrucciones y datos ,es decir, que procesen el mismo el lenguaje máquina y por lo tanto tienen la misma arquitectura. En este contexto utilizaremos el termino ISA (Instruction Set Architecture ). La ISA de un procesador AMD64 y un procesador Intel x86-64 es la misma, operan con el mismo lenguaje máquina. Un programa binario en AMD64 es compatible con Intel x86-64.</p>
</li>
<li>
<p>Microarquitectura de un procesador: es la organización interna de un procesador.</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</div>
<div class="sect3">
<h4 id="_instruction_set_architecture_isa">5.4.2. Instruction Set Architecture (ISA)</h4>
<div class="ulist">
<ul>
<li>
<p>La arquitectura del repertorio de instrucciones (<strong>ISA</strong>: instruction set architecture) de una computadora comprende definir principalmente:</p>
<div class="ulist">
<ul>
<li>
<p>Estructura de la Computadora: CPU-Memoria-Bus-I/O</p>
</li>
<li>
<p><strong>La representación y formato de los datos</strong> :</p>
</li>
<li>
<p><strong>La representación y formato de las instrucciones</strong></p>
</li>
<li>
<p>Repertorio de instrucciones: Las operaciones y modos de direccionamiento que ha de interpretar y ejecutar la computadora.</p>
</li>
</ul>
</div>
</li>
<li>
<p>La arquitectura ISA define la potencialidad de la CPU de la computadora.</p>
</li>
<li>
<p>El diseño de la arquitectura ISA va a afectar al rendimiento de la computadora.</p>
<div class="ulist">
<ul>
<li>
<p>Programa binario resultado de la compilación del programa fuente.</p>
</li>
<li>
<p>Ocupación de Memoria</p>
</li>
<li>
<p>Implementación (dificultad) y rendimiento de la CPU.</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
<div class="imageblock kroki">
<div class="content">
<img src="https://kroki.io/graphviz/svg/eNqNUktOw0AM3XMKK-tUiC6phJSmFAU1tErhAG7GDSMlmTCZrBAHYsGqR8jF8ORDQ0tLV5nYz8_PfhYy0Vi8wgO8X0Gw9mB0B859aXQVm0ojCIIUwVdZURkUSqMz2ePmSmdoVDmMRVSQNkpLZWtl3lDFUuXUwM5zWwZ_9XIRLqSMu-BFWCe4Xl7WfVqVjOu4beCRNOq3qv5C4MTgz9L2uJWWeSwLTJsmx9FuqwXyImAhc-LYaSBrACE1dWuDmzFspCmdw_YRJZLnUVbxz7th8OKYSrlJudjzXS9yDgFPCvaYW1j5bjCN3CByQ_6ETcHeXVsRDI20Q_4KtLr9eidkomDJF4Bd4m9kRNsWlQsF84pyQ21i1o5d73LwNqVK2ZojKc6sv7n-2a6XSex41tGUMuZUgDBuHDl3lLZ4oNjChwM03M-stNySJrYJR56WJqs_jYxxtKh3if2uMTXKV7mQtq6197-uTqgEC-bcrHcbM2mFt2d0MntyVZOrj29OWkQ_" alt="isa-ias.png">
</div>
</div>
<div class="sect4">
<h5 id="_ejemplos_intel_x86_motorola_68000_mips_arm">Ejemplos: Intel x86, Motorola 68000, MIPS, ARM</h5>
<div class="ulist">
<ul>
<li>
<p>Ver <a href="_lenguajes_ensamblador.html#leng_asm">Apéndice Lenguajes Ensamblador</a></p>
</li>
</ul>
</div>
</div>
</div>
</div>
<div class="sect2">
<h3 id="_procesadores_intel_con_arquitectura_x86">5.5. Procesadores Intel con arquitectura x86</h3>
<div class="sect3">
<h4 id="_nomenclatura">5.5.1. Nomenclatura</h4>
<div class="sect4">
<h5 id="_general">General</h5>
<div class="ulist">
<ul>
<li>
<p>Los procesadores intel reciben nombres por todos conocidos: Pentium II, Pentium III, Corei3, Corei5, Corei7, etc</p>
</li>
<li>
<p>La arquitectura de las computadoras que utilizan dichos procesadores responden a una arquitectura común</p>
<div class="ulist">
<ul>
<li>
<p>Arquitectura x86 en el caso de la arquitectura de 32 bits</p>
</li>
<li>
<p>Arquitectura x86-64 en el caso de la arquitectura de 64 bits.</p>
</li>
</ul>
</div>
</li>
<li>
<p>Procesadores con arquitectura x86 de 32 bits</p>
<div class="listingblock">
<div class="content">
<pre>*** 1978 y 1979 Intel 8086 y 8088. Primeros microprocesadores de la arquitectura x86.
    1980 Intel 8087. Primer coprocesador numérico de la arquitectura x86, inicio de la serie x87.
    1980 NEC V20 y V30. Clones de procesadores 8088 y 8086, respectivamente, fabricados por NEC.
    1982 Intel 80186 y 80188. Mejoras del 8086 y 8088.
    1982 Intel 80286. Aparece el modo protegido, tiene capacidad para multitarea.
*** 1985 Intel 80386. Primer microprocesador x86 de 32 bits.
    1989 Intel 80486. Incorpora el coprocesador numérico en el propio circuito integrado.
    1993 Intel Pentium. Mejor desempeño, arquitectura superescalar.
    1995 Pentium Pro. Ejecución fuera de orden y Ejecución especulativa
    1996 Amd k5. Rival directo del Intel Pentium.
    1997 Intel Pentium II. Mejora la velocidad en código de 16 Bits, incorpora MMX
    1998 AMD K6-2. Competidor directo del Intel Pentium II, introducción de 3DNow!
    1999 Intel Pentium III. Introducción de las instrucciones SSE
    2000 Intel Pentium 4. NetBurst. Mejora en las instrucciones SSE
    2005 Intel Pentium D. EM64T. Bit NX, Intel Viiv</pre>
</div>
</div>
</li>
<li>
<p>Procesadores con arquitectura x86-64 de 64 bits</p>
<div class="listingblock">
<div class="content">
<pre>*** 2003 AMD Opteron. Primer microprocesador x86 de 64 bits, con el conjunto de instrucciones AMD64)
    2003 AMD Athlon.
    2006 Intel Core 2. Introducción de microarquitectura Intel P8. Menor consumo, múltiples núcleos, soporte de virtualización en     hardware    incluyendo x86-64 y SSSE3.
    2008 Core i7
    2009 Core i5
    2010 Core i3</pre>
</div>
</div>
</li>
<li>
<p><a href="https://computerhoy.com/noticias/hardware/que-significan-numeros-letras-procesadores-intel-56812">significado del código de los nombres de procesadores intel serie Core</a>: El primer dígito del código indica la generación (en el 2017 salió la 8ª generación)</p>
</li>
<li>
<p>Intel Serie Core:</p>
<div class="ulist">
<ul>
<li>
<p><a href="https://www.intel.com/content/www/us/en/products/processors/core/view-all.html" class="bare">https://www.intel.com/content/www/us/en/products/processors/core/view-all.html</a></p>
</li>
</ul>
</div>
</li>
<li>
<p>Intel Serie Core X : familias i9, i7 ,i5</p>
<div class="ulist">
<ul>
<li>
<p><a href="https://www.intel.com/content/www/us/en/products/processors/core/x-series.html">Intel Serie X</a>:</p>
</li>
<li>
<p><a href="https://ark.intel.com/products/series/123588/Intel-Core-X-series-Processors" class="bare">https://ark.intel.com/products/series/123588/Intel-Core-X-series-Processors</a></p>
</li>
</ul>
</div>
</li>
<li>
<p><a href="https://es.wikipedia.org/wiki/Anexo:Procesadores_AMD" class="bare">https://es.wikipedia.org/wiki/Anexo:Procesadores_AMD</a></p>
</li>
<li>
<p>COMPETENCIA INTEL-AMD año 2018 en computadoras de sobremesa.</p>
<div class="ulist">
<ul>
<li>
<p><a href="https://www.techradar.com/news/intel-coffee-lake-release-date-news-and-rumors">AMD Ryzen 2nd Generation - INTEL Core i7-8086K</a></p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</div>
</div>
</div>
<div class="sect2">
<h3 id="_estructura_de_la_computadora">5.6. Estructura de la  Computadora</h3>
<div class="sect3">
<h4 id="_arquitectura_3">5.6.1. Arquitectura</h4>
<div class="imageblock kroki">
<div class="content">
<img src="https://kroki.io/ditaa/svg/eNrT1kUG2grIQBtFiqsGRRIPrwZTqaOLS5BrcDBBpShW2mkTMFVBwam0mDgHkODWgVfq4hjiiEups0KAQig0sGzQA8vX1dc_yNMRu6nwsBpegRWkH06MUhJTFp0DS5v4bAgAkMOang==" alt="Diagram">
</div>
</div>
</div>
<div class="sect3">
<h4 id="_cpu">5.6.2. CPU</h4>
<div class="ulist">
<ul>
<li>
<p>Componentes básicos de la CPU</p>
<div class="ulist">
<ul>
<li>
<p>ALU</p>
</li>
<li>
<p>FPU</p>
</li>
<li>
<p>Unidad de Control</p>
</li>
<li>
<p>Registros internos</p>
</li>
</ul>
</div>
</li>
<li>
<p>Función de la CPU</p>
<div class="ulist">
<ul>
<li>
<p>Llevar a cabo el ciclo de instrucción de las instrucciones almacenadas en la memoria principal</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
<div class="imageblock kroki">
<div class="content">
<img src="https://kroki.io/ditaa/svg/eNrllt9LwzAQx5_bv-IelSJhIj6JsE4fBIdjUhQpHaENUpiJJBEU8i_5V_iPyTrXbtmuaeoYgvfU5sflk7vclwNobMS4lnQOEylyppSQkPBSw9FokhwH4LQxexGypHD9rpnkFKbDcRid9LAosE9D3EShCSqrFhmUDJkxm9uD-lj8OGgHi7Z9mdWX2d5tYMrU21zTQqwvrdbFyT1clZLleSk4U3sCE1jML9s4l5ZZgT4_g_nXJ2dUdUkUkoId0cez1fwQ7B69kknQl5N2Syj5GRreJo7dThpSv_1HfxL7IgRSy4knDwlsh-B02Z4_-6QlcroxlvasyAx5tl1r0iBP1I_GLj2kIF1QBu5emaS8ELNBw7Y2elptqsEXgjFltCAPstRs_6gt0tFJXtEa66oZ25LmIbYLqX0ulZYChojuHJojPgBHBym1qOCPROc_cfhn6ekAVBfVFMAA4g_NYFXslquY8lxAwWo21Z9q1UHe8KqDdKTMt3fbvR4Nfr_W1V_lkGYLfm9Z6NUO110n1UK5fJvQ65p-QQy9r9r0ot8r_SEh" alt="Diagram">
</div>
</div>
<div class="imageblock text-center">
<div class="content">
<img src="./images/von_neumann/ias_structure.png" alt="ias structure">
</div>
<div class="title">Figure 31. IAS Structure</div>
</div>
</div>
<div class="sect3">
<h4 id="_memoria">5.6.3. Memoria</h4>
<div class="ulist">
<ul>
<li>
<p>Jerarquía de Memoria: Registros internos a la CPU y Memoria principal (DRAM) externa a la CPU</p>
</li>
</ul>
</div>
<div class="sect4">
<h5 id="_memoria_principal_2">Memoria Principal</h5>
<div class="ulist">
<ul>
<li>
<p>Memoria DRAM: Dynamic Random Access Memory</p>
</li>
<li>
<p>Almacena la secuencia de instrucciones máquina binarias y los datos en formato binario.</p>
</li>
<li>
<p>Espacio de direcciones lineal: Notación hexacecimal</p>
</li>
<li>
<p>Direccionamiento: bytes : notación hexadecimal</p>
</li>
</ul>
</div>
<div class="imageblock kroki">
<div class="content">
<img src="https://kroki.io/ditaa/svg/eNrjcvEMcnV29vT3cw1WgAFnf78QVz9PF38uLgUUoK2LFWhzGVQYQAFIWQ2IMFQwQMFAYZJNM6SqaUbUMA1VGdQ0VEiZaZhgWJgGjwVLqpqWONzDbUjEaRo1TOPiAgCKxrYT" alt="Diagram">
</div>
</div>
</div>
<div class="sect4">
<h5 id="_registros_internos_a_la_cpu">Registros internos a la CPU</h5>

</div>
<div class="sect4">
<h5 id="_registros_no_visibles_al_programador">Registros NO visibles al programador</h5>
<div class="ulist">
<ul>
<li>
<p>Registos NO accesibles por el programador en la arquitectura amd64</p>
<div class="ulist">
<ul>
<li>
<p>PC: Contador del Programa : x86 lo denomina RIP: 64 bits</p>
</li>
<li>
<p>IR: Registro de instrucción : 64 bits</p>
</li>
<li>
<p>MBR: Registro buffer de Memoria : 64 bits &#8594; WORD SIZE : 64</p>
</li>
<li>
<p>MAR: Registro de direcciones de Memoria: 40 bits</p>
<div class="ulist">
<ul>
<li>
<p>Capacidad de Memoria: 2<sup>40</sup> : 1TB</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</li>
<li>
<p>Para el caso de la arquitectura i386 sustituir 64 bits por 32 bits y el registro MAR también es de 32 bits.</p>
</li>
</ul>
</div>
</div>
<div class="sect4">
<h5 id="_registros_visibles_al_programador">Registros visibles al programador</h5>
<div class="ulist">
<ul>
<li>
<p>El programador utiliza dichos registros para almacenar datos (escribir y leer).</p>
</li>
<li>
<p>Hay operaciones (suma,resta, etc&#8230;&#8203;) donde los operandos pueden estar en los registros.</p>
</li>
<li>
<p>El acceso de la CPU a un registro es mucho más RAPIDO que el acceso a una posición de la memoria principal RAM.</p>
</li>
</ul>
</div>
<div class="imageblock text-center">
<div class="content">
<img src="./images/von_neumann/ias_architecture.png" alt="ias architecture">
</div>
<div class="title">Figure 32. IAS_Architecture</div>
</div>
</div>
</div>
</div>
<div class="sect2">
<h3 id="_elementos_de_una_instrucción_máquina">5.7. Elementos de una Instrucción Máquina</h3>
<div class="ulist">
<ul>
<li>
<p>Código de Operaciones:</p>
<div class="ulist">
<ul>
<li>
<p>La instrucción debe de especificar que operación debe de realizar la CPU. Operaciones cómo las aritméticas de suma y resta ,  operaciones lógicas como not y and, operaciones de transferencia de datos entre posiciones de la memoria principal, operaciones de entrada y salida como la transferencia de datos del disco duro a la memoria principal, etc</p>
</li>
</ul>
</div>
</li>
<li>
<p>Source Operand Reference:</p>
<div class="ulist">
<ul>
<li>
<p>Una operación puede requerir el procesamiento de uno o más datos. Por ejemplo la operación lógica not requiere de un operando.</p>
</li>
</ul>
</div>
</li>
<li>
<p>Target Operand Reference:</p>
<div class="ulist">
<ul>
<li>
<p>Una operación  de suma requiere de dos operandos, uno es el operando fuente y otro el operando destino.</p>
</li>
</ul>
</div>
</li>
<li>
<p>Result Reference:</p>
<div class="ulist">
<ul>
<li>
<p>Una operación de suma requiere salvar el resultado de la operación.</p>
</li>
</ul>
</div>
</li>
<li>
<p>Next Instruction Reference:</p>
<div class="ulist">
<ul>
<li>
<p>Una vez finalizada la ejecución de la instrucción es necesario indicar a la CPU donde esta almacenada la próxima instrucción a ejecutar a través del Contador de Programa PC.</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
<div class="sect3">
<h4 id="_direcciones_implícitas">5.7.1. Direcciones implícitas</h4>
<div class="ulist">
<ul>
<li>
<p>Direcciones que no aparecen explícitamente en la instrucción. Ejemplos:</p>
<div class="ulist">
<ul>
<li>
<p>Próxima instrucción en el Contador de Programa</p>
</li>
<li>
<p>Resultado en el Acumulador</p>
</li>
<li>
<p>etc</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</div>
<div class="sect3">
<h4 id="_tipos_de_arquitecturas_de_operando_ejemplos">5.7.2. Tipos de Arquitecturas de Operando: Ejemplos</h4>
<div class="ulist">
<ul>
<li>
<p>3 Tipos</p>
<div class="ulist">
<ul>
<li>
<p>Arquitectura orientada a Acumulador: Un operando está implicitamente en el Acumulador</p>
</li>
<li>
<p>Arquitectura orientada a Stack (<a href="_pila.html#pila">Apéndice Pila</a>):</p>
<div class="ulist">
<ul>
<li>
<p>Los operandos se introducen o extraen de la pila interna de la CPU</p>
</li>
<li>
<p>Concepto de pila: push/pop &#8594; empujar/extraer &#8594; el primero en entrar es el último en salir &#8594; First Input Last Output</p>
</li>
<li>
<p>SP: Registro Stack Pointer : registro que apunta al Top de la pila (parte alta de la pila)</p>
</li>
</ul>
</div>
</li>
<li>
<p>Arquitectura orientada a Registros:</p>
<div class="ulist">
<ul>
<li>
<p>Dos tipos: Reg/Mem y Load/Store, como es el caso de la arquitectura amd64 y arm respectivamente.</p>
</li>
<li>
<p>Reg/Mem : para que la instrucción se ejecute uno de los dos operandos debe de estar en un registro</p>
</li>
<li>
<p>Load/Store: Los dos operandos deben de estar en dos registros para que dicha instrucción se ejecute</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</li>
<li>
<p>Ejemplo: código para realizar la operación <strong>C=A+B</strong> en 4 arquitecturas de operando diferentes.</p>
<table class="tableblock frame-ends grid-all" style="width: 80%;">
<colgroup>
<col style="width: 25%;">
<col style="width: 25%;">
<col style="width: 25%;">
<col style="width: 25%;">
</colgroup>
<thead>
<tr>
<th class="tableblock halign-center valign-top">Stack</th>
<th class="tableblock halign-center valign-top">Acumulator</th>
<th class="tableblock halign-center valign-top">Register/Memory</th>
<th class="tableblock halign-center valign-top">Load/Store</th>
</tr>
</thead>
<tbody>
<tr>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Push A</strong></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Load A</strong></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Load R1,A</strong></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Load R1,A</strong></p></td>
</tr>
<tr>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Push B</strong></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Add B</strong></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Add R3,R1,B</strong></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Load R2,B</strong></p></td>
</tr>
<tr>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Add</strong></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Store C</strong></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Store R3,C</strong></p></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Add R3,R1,R2</strong></p></td>
</tr>
<tr>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Pop C</strong></p></td>
<td class="tableblock halign-center valign-top"></td>
<td class="tableblock halign-center valign-top"></td>
<td class="tableblock halign-center valign-top"><p class="tableblock"><strong>Store R3,C</strong></p></td>
</tr>
</tbody>
</table>
<div class="ulist">
<ul>
<li>
<p>Los nombres de las variables, A, B,C son referencias a la Memoria Principal.</p>
</li>
<li>
<p>Descripción RTL</p>
<div class="ulist">
<ul>
<li>
<p>Stack: M[SP]&#8592;M[A],SP&#8592;SP-1; M[SP]&#8592;M[B],SP&#8592;SP-1;M[SP+1]&#8592;M[SP]+M[SP+1],SP&#8592;SP+1;</p>
<div class="ulist">
<ul>
<li>
<p><strong>Add</strong>    &#8594; NO hay referencia ni al operando fuente ni al operando destino.</p>
</li>
<li>
<p>Los operandos han de cargarse previamente en la pila</p>
</li>
</ul>
</div>
</li>
<li>
<p>Acumulator: AC&#8592;M[A];AC&#8592;AC+M[B];C&#8592;M[AC]</p>
<div class="ulist">
<ul>
<li>
<p><strong>Add B</strong>   &#8594; NO hay referencia al operando DESTINO</p>
</li>
<li>
<p>El Operando destino a de cargarse previamente en el acumulador.</p>
</li>
</ul>
</div>
</li>
<li>
<p>Reg/Mem: R1&#8592;M[A];R3&#8592;R1+M[B];M[C]&#8592;R3</p>
<div class="ulist">
<ul>
<li>
<p><strong>Add R3,R1,B</strong>  &#8594; NO se puede referencia a más de un operando en MEMORIA</p>
</li>
</ul>
</div>
</li>
<li>
<p>Si un operando está almacenado en la memoria, el resto a de cargarse previamente en los registros.</p>
</li>
<li>
<p>Load/Store: R1&#8592;M[A];R2&#8592;M[B];R3&#8592;R1+R2;M[C]&#8592;R3.</p>
<div class="ulist">
<ul>
<li>
<p><strong>Add R3,R1,R2</strong> &#8594;Solamente se hacen referencias a REGISTROS, ninguna referencia a memoria</p>
</li>
<li>
<p>Los operandos fuente y destino han de cargarse previamente en los registros</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</li>
</ul>
</div>
</li>
</ul>
</div>
<div class="admonitionblock note">
<table>
<tr>
<td class="icon">
<i class="fa icon-note" title="Note"></i>
</td>
<td class="content">
La arquitectura x86 está orientada a Reg/Mem, por lo que no se puede referenciar en la misma instrucción a un operando fuente en MEMORIA y el operando destino también en MEMORIA, es decir, ambos operandos referenciados a MEMORIA.
</td>
</tr>
</table>
</div>
<div class="ulist">
<ul>
<li>
<p>Ejemplo de código para realizar la opeación <strong>(A-B)/(DxE+C)</strong> según 4 arquitecturas ISA diferentes: arquitectura con 3 operandos referenciados, con 2 operandos referenciados, con 1 operando referenciado y ninǵún operando referenciado</p>
<div class="imageblock">
<div class="content">
<img src="./images/instrucciones_representacion/addresses_arch.jpg" alt="addresses arch">
</div>
</div>
</li>
<li>
<p>4º Caso: Arquitectura de Operando tipo Stack:</p>
<div class="ulist">
<ul>
<li>
<p>M[SP]&#8592;M[C];M[SP]&#8592;M[E];M[SP]&#8592;M[D];MUL;ADD;M[SP]&#8592;M[B];M[SP]&#8592;M[A];SUB;DIV</p>
</li>
<li>
<p>push C; push E; push D; mul; add; push B; push A; sub; div;</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</div>
</div>
<div class="sect2">
<h3 id="_representación_de_las_instrucciones_en_lenguaje_ensamblador_asm_para_computadoras_en_general">5.8. Representación de las instrucciones en lenguaje ensamblador (ASM) para computadoras en general</h3>
<div class="sect3">
<h4 id="_lenguaje_máquina_binario">5.8.1. Lenguaje Máquina Binario</h4>
<div class="sect4">
<h5 id="_ejemplos">Ejemplos</h5>
<div class="ulist">
<ul>
<li>
<p><code>objdump -d módulo_binario</code></p>
</li>
<li>
<p>Ver  <a href="_lenguajes_ensamblador.html#leng_asm">Apéndice Lenguajes Ensamblador</a></p>
</li>
</ul>
</div>
</div>
<div class="sect4">
<h5 id="_almacenamiento_en_memoria">Almacenamiento en Memoria</h5>
<div class="ulist">
<ul>
<li>
<p>Una vez realizado el proceso de traducción del módulo fuente en lenguaje ensamblador se genera un módulo objeto en lenguaje binario que se almacena en el disco duro en forma de fichero.</p>
</li>
<li>
<p>El fichero que contiene el módulo objeto ejecutable en lenguaje binario es necesario cargarlo en la memoria principal. Esta tarea la realiza el <strong>cargador</strong> del sistema operativo.</p>
</li>
<li>
<p>Cada dirección de memoria apunta a 1 byte.</p>
</li>
<li>
<p>La dirección más baja apunta a todo el objeto: instrucción o dato.</p>
</li>
<li>
<p>Ejemplo:</p>
<div class="ulist">
<ul>
<li>
<p><strong>4001a4:       48 83 ec 10</strong></p>
<div class="ulist">
<ul>
<li>
<p>En la posición <strong>0x4001A4</strong> está el byte <strong>48</strong></p>
</li>
<li>
<p>En la posición <strong>0x4001A4+1</strong> está el byte <strong>83</strong></p>
</li>
<li>
<p>En la posición <strong>0x4001A4+2</strong> está el byte <strong>EC</strong></p>
</li>
<li>
<p>En la posición <strong>0x4001A4+3</strong> está el byte <strong>10</strong></p>
</li>
<li>
<p>En la posición de memoria principal <code>0x4001A4</code> está almacenada la instrucción de 4 Bytes</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</li>
</ul>
</div>
</div>
</div>
</div>
<div class="sect2">
<h3 id="_operandos_modos_de_direccionamiento">5.9. Operandos: Modos de Direccionamiento</h3>
<div class="sect3">
<h4 id="_localización">5.9.1. Localización</h4>
<div class="ulist">
<ul>
<li>
<p>Posibles ubicaciones de los operandos.</p>
<div class="ulist">
<ul>
<li>
<p>En la propia instrucción</p>
</li>
<li>
<p>Memoria interna: registros CPU</p>
</li>
<li>
<p>Memoria Principal: memoria DRAM</p>
</li>
<li>
<p>Memoria i/o: registros en controladores de entrada/salidas denominados puertos.</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</div>
<div class="sect3">
<h4 id="_direcciones_referenciadas_durante_el_ciclo_de_instrucción">5.9.2. Direcciones referenciadas durante el ciclo de instrucción</h4>
<div class="ulist">
<ul>
<li>
<p>Durante el ciclo de instrucción se pueden referenciar:</p>
<div class="ulist">
<ul>
<li>
<p>Una dirección para referenciar a la instrucción</p>
</li>
<li>
<p>Una dirección para el operando primero</p>
</li>
<li>
<p>Una dirección para el operando segundo</p>
</li>
<li>
<p>Una dirección para el resultado</p>
</li>
<li>
<p>Una dirección que referencie a la siguiente instrucción</p>
</li>
</ul>
</div>
</li>
<li>
<p>Tipos de  instrucciones según el número de direcciones referenciadas durante su ejecución.</p>
<div class="ulist">
<ul>
<li>
<p>Instrucciones sin operando, con un operando, con múltiples operandos.</p>
</li>
<li>
<p>Depende de la arquitectura: Acumulador (Ej: máquina IAS), Registro-Memoria(Ej: máquina x86), Load/Store (Ej:ARM ), Stack (Ej: máquina JVM), Memoria-Memoria</p>
</li>
<li>
<p>referencias implicitas al operando</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</div>
<div class="sect3">
<h4 id="_direccionamiento_para_un_lenguaje_general">5.9.3. Direccionamiento para un lenguaje general</h4>
<div class="sect4">
<h5 id="_formato_de_instrucción_campos">Formato de instrucción: Campos</h5>
<div class="imageblock kroki">
<div class="content">
<img src="https://kroki.io/ditaa/svg/eNrjUoABbV0ogDMwAJqMNhdcc42Cc36Kgn8BkKHgm5-ip-CSWZSanJyZn5eYm5maV5IPUgIGjjAdXBTZDADb5SPY" alt="Diagram">
</div>
</div>
<div class="ulist">
<ul>
<li>
<p><strong>Ejemplo particular</strong> de una estructura del formato de instrucción en tres campos en una arquitectura ISA.</p>
<div class="ulist">
<ul>
<li>
<p>Código de Operación: mover, cargar, sumar, restar, etc</p>
</li>
<li>
<p>Código A: campo de operando : hace referencia a la localización del operando</p>
</li>
<li>
<p>Código Mod. Direc: representa el modo de interpretar el campo A</p>
</li>
</ul>
</div>
</li>
<li>
<p>EA: Efective Address : Dirección efectiva donde está localizado el operando</p>
</li>
<li>
<p>Op: Operando .Es el dato contenido en la dirección efectiva EA.</p>
</li>
<li>
<p>Los datos <em>operando</em> Op pueden estar almacenados en:</p>
<div class="olist arabic">
<ol class="arabic">
<li>
<p>Memoria externa RAM</p>
<div class="olist loweralpha">
<ol class="loweralpha" type="a">
<li>
<p>Una dirección de memoria conteniendo un dato.</p>
</li>
<li>
<p>Una dirección de memoria conteniendo una instrucción. El dato es uno de los campos de a propia instrucción. Direccionamieno Inmediato.</p>
</li>
</ol>
</div>
</li>
<li>
<p>Memoria interna GPR</p>
<div class="olist loweralpha">
<ol class="loweralpha" type="a">
<li>
<p>Registros rax,eax,&#8230;&#8203;</p>
</li>
</ol>
</div>
</li>
</ol>
</div>
</li>
</ul>
</div>
</div>
<div class="sect4">
<h5 id="_tipos_de_direccionamiento">Tipos de direccionamiento</h5>
<div class="ulist">
<ul>
<li>
<p>La <em>dirección</em> de referencia efectiva E.A. de la ubicación del operando se obtiene según los distintos modos de direccionamiento.</p>
</li>
<li>
<p>El modo de direccionamiento está codificado en el campo M.D.</p>
</li>
<li>
<p>Inmediato:</p>
<div class="ulist">
<ul>
<li>
<p>El operando se obtiene del campo de la propia instrucción.</p>
</li>
<li>
<p>EA= no existe</p>
</li>
<li>
<p>Op=A</p>
</li>
</ul>
</div>
</li>
<li>
<p>Directo:</p>
<div class="ulist">
<ul>
<li>
<p>El operando está en la memoria externa. El campo de operando contiene la dirección efectiva</p>
</li>
<li>
<p>EA=A</p>
</li>
<li>
<p>Op=M[EA]</p>
</li>
</ul>
</div>
</li>
<li>
<p>Registro:</p>
<div class="ulist">
<ul>
<li>
<p>El operando está en la memoria interna. El campo de operando contiene la referencia del Registro.</p>
</li>
<li>
<p>EA=A</p>
</li>
<li>
<p>Op=R</p>
</li>
</ul>
</div>
</li>
<li>
<p>Indirecto:</p>
<div class="ulist">
<ul>
<li>
<p>La dirección efectiva esta almacenada en una posición de memoria externa o interna.</p>
</li>
<li>
<p>EA=M[A] o R</p>
</li>
<li>
<p>Op=M[M[A]] o M[R]</p>
</li>
</ul>
</div>
</li>
<li>
<p>Desplazamiento:</p>
<div class="ulist">
<ul>
<li>
<p>La dirección efectiva del operando se obtiene mediante una operación aritmética entre una dirección base y un desplazamiento relativo a la dirección base. La dirección base se toma como referencia y el desplazamiento es relativo a la dirección base.</p>
<div class="olist loweralpha">
<ol class="loweralpha" type="a">
<li>
<p>Relativo al contador de programa PC:</p>
<div class="ulist">
<ul>
<li>
<p>La dirección base es implíctamente el contador de programa y el desplazamiento está en el campo de operando.</p>
</li>
<li>
<p>EA=PC+A</p>
</li>
<li>
<p>Op=M[EA]</p>
</li>
</ul>
</div>
</li>
<li>
<p>Relativo a Base:</p>
<div class="ulist">
<ul>
<li>
<p>El desplazamiento está en el campo de operando y la dirección base está en el registro.</p>
</li>
<li>
<p>EA=R+A</p>
</li>
<li>
<p>Op=M[EA]</p>
</li>
</ul>
</div>
</li>
<li>
<p>Indexado:</p>
<div class="ulist">
<ul>
<li>
<p>El desplazamiento está en el registro y la dirección base está en el campo de operando.</p>
</li>
<li>
<p>EA=A+R</p>
</li>
<li>
<p>Op=M[EA]</p>
</li>
</ul>
</div>
</li>
</ol>
</div>
</li>
</ul>
</div>
</li>
<li>
<p>Para hacer referencia a los operandos fuente o destino la arquitectura de la instrucción es muy <em>flexible</em> ya que se dispone de distintos modos de direccionar dichos operandos.</p>
</li>
</ul>
</div>
</div>
</div>
</div>
<div class="sect2">
<h3 id="_operaciones">5.10. Operaciones</h3>
<div class="sect3">
<h4 id="_códigos_de_operación">5.10.1. Códigos de Operación</h4>
<div class="ulist">
<ul>
<li>
<p>La codificación del conjunto de operaciones depende de cada arquitectura ISA.</p>
</li>
</ul>
</div>
</div>
<div class="sect3">
<h4 id="_tipos_de_operaciones">5.10.2. Tipos de Operaciones</h4>
<div class="ulist">
<ul>
<li>
<p>Categorías:</p>
<div class="ulist">
<ul>
<li>
<p>Data Processing: Arithmetic and logic instructions</p>
</li>
<li>
<p>Data Load/Store: Movement of data into or out of register and/or memory
locations</p>
</li>
<li>
<p>Data Movement: I/O instructions</p>
</li>
<li>
<p>Control: Test and Branch instructions</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
<div class="paragraph">
<p><span class="image"><img src="./images/instrucciones_representacion/tipos_instrucciones.png" alt="tipos de instrucciones"></span></p>
</div>
<div class="ulist">
<ul>
<li>
<p>El repertorio puede ser: reducido/extenso, complejo/sencillo.</p>
</li>
</ul>
</div>
</div>
</div>
</div>
</div>
<div class="paragraph nav-footer">
<p>← Previous: <a href="_operaciones_aritmeticas_y_logicas.html">Operaciones Aritmeticas y Logicas</a> | ↑ Up: <a href="_i_arquitectura_del_repertorio_de_instrucciones_isa_computadora_von_neumann_datos_instrucciones_programación.html">I Arquitectura del Repertorio de Instrucciones (ISA): computadora von Neumann, datos, instrucciones, programación.</a> | ⌂ Home: <a href="eecc_book.html">Estructura de Computadores  (240306)</a> | Next: <a href="_programación_en_lenguaje_ensamblador_x86_construcciones_básicas_de_los_lenguajes_de_alto_nivel.html">Programación en Lenguaje Ensamblador (x86): Construcciones básicas de los lenguajes de alto nivel.</a> →</p>
</div>
</div>
<div id="footer">
<div id="footer-text">
Last updated 2022-09-05 10:43:18 +0200
</div>
</div>
</body>
</html>