/**
 *
 * @file DMA_RegisterDefines_WAITSTAT.h
 * @copyright
 * @verbatim InDeviceMex 2020 @endverbatim
 *
 * @par Responsibility
 * @verbatim InDeviceMex Developers @endverbatim
 *
 * @version
 * @verbatim 1.0 @endverbatim
 *
 * @date
 * @verbatim 28 jul. 2020 @endverbatim
 *
 * @author
 * @verbatim vyldram @endverbatim
 *
 * @par Change History
 * @verbatim
 * Date           Author     Version     Description
 * 28 jul. 2020     vyldram    1.0         initial Version@endverbatim
 */

#ifndef XDRIVER_MCU_DRIVER_HEADER_DMA_DMA_PERIPHERAL_DMA_REGISTER_DMA_REGISTERDEFINES_DMA_REGISTERDEFINES_CH_WAITSTAT_H_
#define XDRIVER_MCU_DRIVER_HEADER_DMA_DMA_PERIPHERAL_DMA_REGISTER_DMA_REGISTERDEFINES_DMA_REGISTERDEFINES_CH_WAITSTAT_H_

#include <xDriver_MCU/DMA/Peripheral/xHeader/DMA_Enum.h>

/**************************************************************************************
************************************* 8 WAITSTAT *************************************
****************************************************************************************/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ0_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_R_WAITREQ0_BIT    ((UBase_t) 0UL)
#define DMA_CH_WAITSTAT_R_WAITREQ0_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ0_WAIT    ((UBase_t) 0x00000001UL)

#define DMA_CH_WAITSTAT_WAITREQ0_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ0_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ0_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ1_MASK    ((UBase_t) 0x00000002UL)
#define DMA_CH_WAITSTAT_R_WAITREQ1_BIT    ((UBase_t) 1UL)
#define DMA_CH_WAITSTAT_R_WAITREQ1_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ1_WAIT    ((UBase_t) 0x00000002UL)

#define DMA_CH_WAITSTAT_WAITREQ1_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ1_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ1_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ2_MASK    ((UBase_t) 0x00000004UL)
#define DMA_CH_WAITSTAT_R_WAITREQ2_BIT    ((UBase_t) 2UL)
#define DMA_CH_WAITSTAT_R_WAITREQ2_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ2_WAIT    ((UBase_t) 0x00000004UL)

#define DMA_CH_WAITSTAT_WAITREQ2_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ2_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ2_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ3_MASK    ((UBase_t) 0x00000008UL)
#define DMA_CH_WAITSTAT_R_WAITREQ3_BIT    ((UBase_t) 3UL)
#define DMA_CH_WAITSTAT_R_WAITREQ3_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ3_WAIT    ((UBase_t) 0x00000008UL)

#define DMA_CH_WAITSTAT_WAITREQ3_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ3_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ3_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ4_MASK    ((UBase_t) 0x00000010UL)
#define DMA_CH_WAITSTAT_R_WAITREQ4_BIT    ((UBase_t) 4UL)
#define DMA_CH_WAITSTAT_R_WAITREQ4_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ4_WAIT    ((UBase_t) 0x00000010UL)

#define DMA_CH_WAITSTAT_WAITREQ4_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ4_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ4_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ5_MASK    ((UBase_t) 0x00000020UL)
#define DMA_CH_WAITSTAT_R_WAITREQ5_BIT    ((UBase_t) 5UL)
#define DMA_CH_WAITSTAT_R_WAITREQ5_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ5_WAIT    ((UBase_t) 0x00000020UL)

#define DMA_CH_WAITSTAT_WAITREQ5_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ5_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ5_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ6_MASK    ((UBase_t) 0x00000040UL)
#define DMA_CH_WAITSTAT_R_WAITREQ6_BIT    ((UBase_t) 6UL)
#define DMA_CH_WAITSTAT_R_WAITREQ6_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ6_WAIT    ((UBase_t) 0x00000040UL)

#define DMA_CH_WAITSTAT_WAITREQ6_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ6_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ6_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ7_MASK    ((UBase_t) 0x00000080UL)
#define DMA_CH_WAITSTAT_R_WAITREQ7_BIT    ((UBase_t) 7UL)
#define DMA_CH_WAITSTAT_R_WAITREQ7_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ7_WAIT    ((UBase_t) 0x00000080UL)

#define DMA_CH_WAITSTAT_WAITREQ7_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ7_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ7_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ8_MASK    ((UBase_t) 0x00000100UL)
#define DMA_CH_WAITSTAT_R_WAITREQ8_BIT    ((UBase_t) 8UL)
#define DMA_CH_WAITSTAT_R_WAITREQ8_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ8_WAIT    ((UBase_t) 0x00000100UL)

#define DMA_CH_WAITSTAT_WAITREQ8_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ8_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ8_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ9_MASK    ((UBase_t) 0x00000200UL)
#define DMA_CH_WAITSTAT_R_WAITREQ9_BIT    ((UBase_t) 9UL)
#define DMA_CH_WAITSTAT_R_WAITREQ9_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ9_WAIT    ((UBase_t) 0x00000200UL)

#define DMA_CH_WAITSTAT_WAITREQ9_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ9_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ9_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ10_MASK    ((UBase_t) 0x00000400UL)
#define DMA_CH_WAITSTAT_R_WAITREQ10_BIT    ((UBase_t) 10UL)
#define DMA_CH_WAITSTAT_R_WAITREQ10_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ10_WAIT    ((UBase_t) 0x00000400UL)

#define DMA_CH_WAITSTAT_WAITREQ10_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ10_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ10_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ11_MASK    ((UBase_t) 0x00000800UL)
#define DMA_CH_WAITSTAT_R_WAITREQ11_BIT    ((UBase_t) 11UL)
#define DMA_CH_WAITSTAT_R_WAITREQ11_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ11_WAIT    ((UBase_t) 0x00000800UL)

#define DMA_CH_WAITSTAT_WAITREQ11_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ11_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ11_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ12_MASK    ((UBase_t) 0x00001000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ12_BIT    ((UBase_t) 12UL)
#define DMA_CH_WAITSTAT_R_WAITREQ12_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ12_WAIT    ((UBase_t) 0x00001000UL)

#define DMA_CH_WAITSTAT_WAITREQ12_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ12_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ12_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ13_MASK    ((UBase_t) 0x00002000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ13_BIT    ((UBase_t) 13UL)
#define DMA_CH_WAITSTAT_R_WAITREQ13_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ13_WAIT    ((UBase_t) 0x00002000UL)

#define DMA_CH_WAITSTAT_WAITREQ13_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ13_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ13_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ14_MASK    ((UBase_t) 0x00004000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ14_BIT    ((UBase_t) 14UL)
#define DMA_CH_WAITSTAT_R_WAITREQ14_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ14_WAIT    ((UBase_t) 0x00004000UL)

#define DMA_CH_WAITSTAT_WAITREQ14_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ14_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ14_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ15_MASK    ((UBase_t) 0x00008000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ15_BIT    ((UBase_t) 15UL)
#define DMA_CH_WAITSTAT_R_WAITREQ15_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ15_WAIT    ((UBase_t) 0x00008000UL)

#define DMA_CH_WAITSTAT_WAITREQ15_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ15_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ15_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ16_MASK    ((UBase_t) 0x00010000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ16_BIT    ((UBase_t) 16UL)
#define DMA_CH_WAITSTAT_R_WAITREQ16_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ16_WAIT    ((UBase_t) 0x00010000UL)

#define DMA_CH_WAITSTAT_WAITREQ16_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ16_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ16_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ17_MASK    ((UBase_t) 0x00020000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ17_BIT    ((UBase_t) 17UL)
#define DMA_CH_WAITSTAT_R_WAITREQ17_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ17_WAIT    ((UBase_t) 0x00020000UL)

#define DMA_CH_WAITSTAT_WAITREQ17_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ17_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ17_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ18_MASK    ((UBase_t) 0x00040000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ18_BIT    ((UBase_t) 18UL)
#define DMA_CH_WAITSTAT_R_WAITREQ18_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ18_WAIT    ((UBase_t) 0x00040000UL)

#define DMA_CH_WAITSTAT_WAITREQ18_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ18_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ18_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ19_MASK    ((UBase_t) 0x00080000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ19_BIT    ((UBase_t) 19UL)
#define DMA_CH_WAITSTAT_R_WAITREQ19_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ19_WAIT    ((UBase_t) 0x00080000UL)

#define DMA_CH_WAITSTAT_WAITREQ19_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ19_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ19_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ20_MASK    ((UBase_t) 0x00100000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ20_BIT    ((UBase_t) 20UL)
#define DMA_CH_WAITSTAT_R_WAITREQ20_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ20_WAIT    ((UBase_t) 0x00100000UL)

#define DMA_CH_WAITSTAT_WAITREQ20_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ20_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ20_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ21_MASK    ((UBase_t) 0x00200000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ21_BIT    ((UBase_t) 21UL)
#define DMA_CH_WAITSTAT_R_WAITREQ21_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ21_WAIT    ((UBase_t) 0x00200000UL)

#define DMA_CH_WAITSTAT_WAITREQ21_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ21_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ21_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ22_MASK    ((UBase_t) 0x00400000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ22_BIT    ((UBase_t) 22UL)
#define DMA_CH_WAITSTAT_R_WAITREQ22_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ22_WAIT    ((UBase_t) 0x00400000UL)

#define DMA_CH_WAITSTAT_WAITREQ22_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ22_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ22_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ23_MASK    ((UBase_t) 0x00800000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ23_BIT    ((UBase_t) 23UL)
#define DMA_CH_WAITSTAT_R_WAITREQ23_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ23_WAIT    ((UBase_t) 0x00800000UL)

#define DMA_CH_WAITSTAT_WAITREQ23_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ23_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ23_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ24_MASK    ((UBase_t) 0x01000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ24_BIT    ((UBase_t) 24UL)
#define DMA_CH_WAITSTAT_R_WAITREQ24_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ24_WAIT    ((UBase_t) 0x01000000UL)

#define DMA_CH_WAITSTAT_WAITREQ24_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ24_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ24_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ25_MASK    ((UBase_t) 0x02000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ25_BIT    ((UBase_t) 25UL)
#define DMA_CH_WAITSTAT_R_WAITREQ25_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ25_WAIT    ((UBase_t) 0x02000000UL)

#define DMA_CH_WAITSTAT_WAITREQ25_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ25_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ25_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ26_MASK    ((UBase_t) 0x04000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ26_BIT    ((UBase_t) 26UL)
#define DMA_CH_WAITSTAT_R_WAITREQ26_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ26_WAIT    ((UBase_t) 0x04000000UL)

#define DMA_CH_WAITSTAT_WAITREQ26_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ26_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ26_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ27_MASK    ((UBase_t) 0x08000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ27_BIT    ((UBase_t) 27UL)
#define DMA_CH_WAITSTAT_R_WAITREQ27_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ27_WAIT    ((UBase_t) 0x08000000UL)

#define DMA_CH_WAITSTAT_WAITREQ27_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ27_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ27_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ28_MASK    ((UBase_t) 0x10000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ28_BIT    ((UBase_t) 28UL)
#define DMA_CH_WAITSTAT_R_WAITREQ28_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ28_WAIT    ((UBase_t) 0x10000000UL)

#define DMA_CH_WAITSTAT_WAITREQ28_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ28_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ28_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ29_MASK    ((UBase_t) 0x20000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ29_BIT    ((UBase_t) 29UL)
#define DMA_CH_WAITSTAT_R_WAITREQ29_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ29_WAIT    ((UBase_t) 0x20000000UL)

#define DMA_CH_WAITSTAT_WAITREQ29_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ29_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ29_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ30_MASK    ((UBase_t) 0x40000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ30_BIT    ((UBase_t) 30UL)
#define DMA_CH_WAITSTAT_R_WAITREQ30_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ30_WAIT    ((UBase_t) 0x40000000UL)

#define DMA_CH_WAITSTAT_WAITREQ30_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ30_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ30_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

/*--------*/
#define DMA_CH_WAITSTAT_R_WAITREQ31_MASK    ((UBase_t) 0x80000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ31_BIT    ((UBase_t) 31UL)
#define DMA_CH_WAITSTAT_R_WAITREQ31_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_R_WAITREQ31_WAIT    ((UBase_t) 0x80000000UL)

#define DMA_CH_WAITSTAT_WAITREQ31_MASK    ((UBase_t) 0x00000001UL)
#define DMA_CH_WAITSTAT_WAITREQ31_NOWAIT    ((UBase_t) 0x00000000UL)
#define DMA_CH_WAITSTAT_WAITREQ31_WAIT    ((UBase_t) 0x00000001UL)
/*--------*/

#endif /* XDRIVER_MCU_DRIVER_HEADER_DMA_DMA_PERIPHERAL_DMA_REGISTER_DMA_REGISTERDEFINES_DMA_REGISTERDEFINES_CH_WAITSTAT_H_ */
