<h4>Projeto desenvolvido como atividade na disciplina de Arquitetura de computadores 2 na FESA (Faculdade Engenheiro Salvador Arena).</h4>

Esse projeto basicamente consiste em, a partir de uma única entrada, registrar dois números diferentes e controlar a visualização de cada um em um display de 7 segmentos. Para isso foram usados registradores, mux e decodificador para display de 7 segmentos, todos esses componentes e interligações utilizando VHDL na IDE ISE.

