# lab01- sumador 
laboratorio 01 introducción a HDL

Estudiante:

Ruben Dario Ramos Ipia

# Introducción
En este primer laboratorio se trabaja en la implementación de un full adder y su uso para un sumador de 4 bits, usando el framework quartus.

# Objetivos
* Conocer el framework de trabajo de la FPGA y Git Hub.

* Iniciar en el lenguaje de verilog.

# Desarrollo

## Sumador 1 Bit.

Se implemento el codigo para un sumador de 1 bit (full adder) de la siguiente manera:

![sumador primitivo](https://user-images.githubusercontent.com/77936395/112007592-c6fb2a80-8af2-11eb-830f-499a8d8bef4a.png)






