{
  "Top": "dut",
  "RtlTop": "dut",
  "RtlPrefix": "",
  "RtlSubPrefix": "dut_",
  "SourceLanguage": "cpp",
  "HostMachineBits": "64",
  "FunctionProtocol": "ap_ctrl_hs",
  "ResetStyle": "control",
  "Target": {
    "Family": "virtexuplushbm",
    "Device": "xcu280",
    "Package": "-fsvh2892",
    "Speed": "-2L-e",
    "Triple": "fpga64-xilinx-none"
  },
  "Args": {
    "strm_in": {
      "index": "0",
      "direction": "in",
      "srcType": "stream<ap_uint<32>, 0>&",
      "srcSize": "32",
      "hwRefs": [{
          "type": "interface",
          "interface": "strm_in",
          "name": "",
          "usage": "data",
          "direction": "in"
        }]
    },
    "strm_out": {
      "index": "1",
      "direction": "out",
      "srcType": "stream<ap_uint<32>, 0>&",
      "srcSize": "32",
      "hwRefs": [{
          "type": "interface",
          "interface": "strm_out",
          "name": "",
          "usage": "data",
          "direction": "out"
        }]
    }
  },
  "HlsSolution": {
    "FlowTarget": "vivado",
    "ConfigTcl": ["config_interface -m_axi_latency=0"],
    "DirectiveTcl": ["set_directive_top dut -name dut"],
    "ProfileOption": "0",
    "ProfileType": "none",
    "KernelName": "dut"
  },
  "ClockInfo": {
    "ClockName": "ap_clk",
    "ClockPeriod": "10",
    "Uncertainty": "2.7",
    "IsCombinational": "0",
    "II": "3836",
    "Latency": "3835"
  },
  "Xdc": {"OocClocks": ["create_clock -name ap_clk -period 10.000 [get_ports ap_clk]"]},
  "Ipx": {
    "Vendor": "xilinx.com",
    "Library": "hls",
    "Name": "dut",
    "Version": "1.0",
    "DisplayName": "Dut",
    "Revision": "2113816671",
    "Description": "An IP generated by Vitis HLS",
    "Taxonomy": "\/VITIS_HLS_IP",
    "AutoFamilySupport": "",
    "ZipFile": "xilinx_com_hls_dut_1_0.zip"
  },
  "Files": {
    "CSource": ["..\/..\/bnn.cpp"],
    "Vhdl": [
      "impl\/vhdl\/dut_argmax.vhd",
      "impl\/vhdl\/dut_argmax_Pipeline_digit_loop.vhd",
      "impl\/vhdl\/dut_bnn_xcel.vhd",
      "impl\/vhdl\/dut_bnn_xcel_conv1_pooled_0_RAM_AUTO_1R1W.vhd",
      "impl\/vhdl\/dut_bnn_xcel_conv1_pooled_padded_RAM_AUTO_1R1W.vhd",
      "impl\/vhdl\/dut_bnn_xcel_conv1_RAM_AUTO_1R1W.vhd",
      "impl\/vhdl\/dut_bnn_xcel_conv2_0_0_RAM_AUTO_1R1W.vhd",
      "impl\/vhdl\/dut_bnn_xcel_conv2_pooled_RAM_1WNR_AUTO_1R1W.vhd",
      "impl\/vhdl\/dut_bnn_xcel_dense1_V_RAM_AUTO_1R1W.vhd",
      "impl\/vhdl\/dut_bnn_xcel_dense2_V_RAM_AUTO_1R1W.vhd",
      "impl\/vhdl\/dut_bnn_xcel_input_padded_RAM_1WNR_AUTO_1R1W.vhd",
      "impl\/vhdl\/dut_bnn_xcel_Pipeline_m_loop_x_loop.vhd",
      "impl\/vhdl\/dut_bnn_xcel_Pipeline_outer.vhd",
      "impl\/vhdl\/dut_bnn_xcel_Pipeline_VITIS_LOOP_22_1_VITIS_LOOP_23_2.vhd",
      "impl\/vhdl\/dut_bnn_xcel_Pipeline_VITIS_LOOP_23_2_VITIS_LOOP_24_3.vhd",
      "impl\/vhdl\/dut_conv1_f.vhd",
      "impl\/vhdl\/dut_conv1_f_input_padded_0230_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv1_f_p_ZL7w_conv1_0_0_88_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv1_f_p_ZL7w_conv1_0_1_87_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv1_f_p_ZL7w_conv1_0_2_86_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv1_f_p_ZL7w_conv1_1_0_85_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv1_f_p_ZL7w_conv1_1_1_84_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv1_f_p_ZL7w_conv1_1_2_83_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv1_f_p_ZL7w_conv1_2_0_82_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv1_f_p_ZL7w_conv1_2_1_81_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv1_f_p_ZL7w_conv1_2_2_80_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv1_f_threshold_conv1_V_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_0_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_0_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_0_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_0_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_0_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_0_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_0_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_0_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_0_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_1_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_1_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_1_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_1_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_1_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_1_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_1_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_1_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_1_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_2_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_2_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_2_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_2_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_2_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_2_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_2_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_2_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_2_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_3_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_3_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_3_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_3_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_3_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_3_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_3_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_3_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_3_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_4_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_4_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_4_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_4_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_4_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_4_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_4_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_4_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_4_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_5_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_5_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_5_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_5_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_5_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_5_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_5_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_5_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_5_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_6_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_6_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_6_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_6_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_6_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_6_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_6_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_6_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_6_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_7_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_7_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_7_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_7_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_7_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_7_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_7_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_7_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_7_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_8_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_8_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_8_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_8_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_8_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_8_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_8_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_8_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_8_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_9_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_9_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_9_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_9_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_9_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_9_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_9_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_9_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_9_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_10_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_10_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_10_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_10_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_10_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_10_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_10_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_10_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_10_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_11_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_11_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_11_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_11_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_11_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_11_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_11_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_11_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_11_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_12_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_12_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_12_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_12_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_12_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_12_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_12_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_12_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_12_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_13_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_13_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_13_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_13_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_13_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_13_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_13_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_13_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_13_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_14_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_14_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_14_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_14_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_14_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_14_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_14_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_14_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_14_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_15_0_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_15_0_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_15_0_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_15_1_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_15_1_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_15_1_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_15_2_0_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_15_2_1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_p_ZL7w_conv2_15_2_2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_conv2_f_threshold_conv2_V_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_dense_256_10_s.vhd",
      "impl\/vhdl\/dut_dense_256_10_s_w_fc2_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_dense_512_256_s.vhd",
      "impl\/vhdl\/dut_dense_512_256_s_w_fc1_ROM_AUTO_1R.vhd",
      "impl\/vhdl\/dut_dut_Pipeline_VITIS_LOOP_26_1.vhd",
      "impl\/vhdl\/dut_flow_control_loop_pipe_sequential_init.vhd",
      "impl\/vhdl\/dut_initialize_padded_memory_16_10_0_s.vhd",
      "impl\/vhdl\/dut_input_0_RAM_AUTO_1R1W.vhd",
      "impl\/vhdl\/dut_max_pool_16_16_s.vhd",
      "impl\/vhdl\/dut_mux_73_1_1_1.vhd",
      "impl\/vhdl\/dut_sign.vhd",
      "impl\/vhdl\/dut.vhd"
    ],
    "Verilog": [
      "impl\/verilog\/dut_argmax.v",
      "impl\/verilog\/dut_argmax_Pipeline_digit_loop.v",
      "impl\/verilog\/dut_bnn_xcel.v",
      "impl\/verilog\/dut_bnn_xcel_conv1_pooled_0_RAM_AUTO_1R1W.v",
      "impl\/verilog\/dut_bnn_xcel_conv1_pooled_padded_RAM_AUTO_1R1W.v",
      "impl\/verilog\/dut_bnn_xcel_conv1_RAM_AUTO_1R1W.v",
      "impl\/verilog\/dut_bnn_xcel_conv2_0_0_RAM_AUTO_1R1W.v",
      "impl\/verilog\/dut_bnn_xcel_conv2_pooled_RAM_1WNR_AUTO_1R1W.v",
      "impl\/verilog\/dut_bnn_xcel_dense1_V_RAM_AUTO_1R1W.v",
      "impl\/verilog\/dut_bnn_xcel_dense2_V_RAM_AUTO_1R1W.v",
      "impl\/verilog\/dut_bnn_xcel_input_padded_RAM_1WNR_AUTO_1R1W.v",
      "impl\/verilog\/dut_bnn_xcel_Pipeline_m_loop_x_loop.v",
      "impl\/verilog\/dut_bnn_xcel_Pipeline_outer.v",
      "impl\/verilog\/dut_bnn_xcel_Pipeline_VITIS_LOOP_22_1_VITIS_LOOP_23_2.v",
      "impl\/verilog\/dut_bnn_xcel_Pipeline_VITIS_LOOP_23_2_VITIS_LOOP_24_3.v",
      "impl\/verilog\/dut_conv1_f.v",
      "impl\/verilog\/dut_conv1_f_input_padded_0230_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv1_f_input_padded_0230_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_0_0_88_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_0_0_88_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_0_1_87_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_0_1_87_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_0_2_86_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_0_2_86_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_1_0_85_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_1_0_85_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_1_1_84_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_1_1_84_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_1_2_83_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_1_2_83_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_2_0_82_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_2_0_82_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_2_1_81_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_2_1_81_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_2_2_80_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv1_f_p_ZL7w_conv1_2_2_80_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv1_f_threshold_conv1_V_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv1_f_threshold_conv1_V_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_0_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_1_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_2_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_3_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_4_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_5_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_6_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_7_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_8_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_9_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_10_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_11_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_12_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_13_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_14_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_0_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_0_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_0_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_0_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_0_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_0_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_1_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_1_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_1_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_1_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_1_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_1_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_2_0_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_2_0_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_2_1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_2_1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_2_2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_p_ZL7w_conv2_15_2_2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_conv2_f_threshold_conv2_V_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_conv2_f_threshold_conv2_V_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_dense_256_10_s.v",
      "impl\/verilog\/dut_dense_256_10_s_w_fc2_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_dense_256_10_s_w_fc2_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_dense_512_256_s.v",
      "impl\/verilog\/dut_dense_512_256_s_w_fc1_ROM_AUTO_1R.dat",
      "impl\/verilog\/dut_dense_512_256_s_w_fc1_ROM_AUTO_1R.v",
      "impl\/verilog\/dut_dut_Pipeline_VITIS_LOOP_26_1.v",
      "impl\/verilog\/dut_flow_control_loop_pipe_sequential_init.v",
      "impl\/verilog\/dut_initialize_padded_memory_16_10_0_s.v",
      "impl\/verilog\/dut_input_0_RAM_AUTO_1R1W.v",
      "impl\/verilog\/dut_max_pool_16_16_s.v",
      "impl\/verilog\/dut_mux_73_1_1_1.v",
      "impl\/verilog\/dut_sign.v",
      "impl\/verilog\/dut.v"
    ],
    "IpMisc": ["impl\/misc\/logo.png"],
    "CsynthXml": "syn\/report\/csynth.xml",
    "DebugDir": ".debug",
    "KernelXml": ".autopilot\/db\/kernel.internal.xml",
    "Xo": "",
    "XoHlsDir": "",
    "ProtoInst": [".debug\/dut.protoinst"]
  },
  "SubcoreInfo": {
    "HasXpmMemory": false,
    "HasClockedDsp": false,
    "Ip": []
  },
  "Interfaces": {
    "ap_clk": {
      "type": "clock",
      "busTypeName": "clock",
      "mode": "slave",
      "busParams": {"ASSOCIATED_RESET": "ap_rst"},
      "portMap": {"ap_clk": "CLK"},
      "ports": ["ap_clk"]
    },
    "ap_rst": {
      "type": "reset",
      "busTypeName": "reset",
      "mode": "slave",
      "busParams": {"POLARITY": "ACTIVE_HIGH"},
      "portMap": {"ap_rst": "RST"},
      "ports": ["ap_rst"]
    },
    "ap_ctrl": {
      "type": "ap_ctrl",
      "busTypeName": "acc_handshake",
      "mode": "slave",
      "portMap": {
        "ap_start": "start",
        "ap_done": "done",
        "ap_idle": "idle",
        "ap_ready": "ready"
      },
      "ports": [
        "ap_done",
        "ap_idle",
        "ap_ready",
        "ap_start"
      ]
    },
    "strm_in": {
      "type": "ap_fifo",
      "busTypeName": "acc_fifo_read",
      "mode": "master",
      "dataWidth": "32",
      "portPrefix": "strm_in_",
      "portMap": {
        "strm_in_dout": "RD_DATA",
        "strm_in_empty_n": "EMPTY_N",
        "strm_in_read": "RD_EN"
      },
      "ports": [
        "strm_in_dout",
        "strm_in_empty_n",
        "strm_in_read"
      ],
      "constraints": [{
          "constraint_type": "pragma interface",
          "mode": "ap_fifo",
          "register_option": "0",
          "argName": "strm_in"
        }]
    },
    "strm_out": {
      "type": "ap_fifo",
      "busTypeName": "acc_fifo_write",
      "mode": "master",
      "dataWidth": "32",
      "portPrefix": "strm_out_",
      "portMap": {
        "strm_out_din": "WR_DATA",
        "strm_out_full_n": "FULL_N",
        "strm_out_write": "WR_EN"
      },
      "ports": [
        "strm_out_din",
        "strm_out_full_n",
        "strm_out_write"
      ],
      "constraints": [{
          "constraint_type": "pragma interface",
          "mode": "ap_fifo",
          "register_option": "0",
          "argName": "strm_out"
        }]
    }
  },
  "RtlPorts": {
    "ap_clk": {
      "dir": "in",
      "width": "1"
    },
    "ap_rst": {
      "dir": "in",
      "width": "1"
    },
    "ap_start": {
      "dir": "in",
      "width": "1"
    },
    "ap_done": {
      "dir": "out",
      "width": "1"
    },
    "ap_idle": {
      "dir": "out",
      "width": "1"
    },
    "ap_ready": {
      "dir": "out",
      "width": "1"
    },
    "strm_in_dout": {
      "dir": "in",
      "width": "32"
    },
    "strm_in_empty_n": {
      "dir": "in",
      "width": "1"
    },
    "strm_in_read": {
      "dir": "out",
      "width": "1"
    },
    "strm_out_din": {
      "dir": "out",
      "width": "32"
    },
    "strm_out_full_n": {
      "dir": "in",
      "width": "1"
    },
    "strm_out_write": {
      "dir": "out",
      "width": "1"
    }
  },
  "ModuleInfo": {
    "Hierarchy": {
      "ModuleName": "dut",
      "Instances": [
        {
          "ModuleName": "dut_Pipeline_VITIS_LOOP_26_1",
          "InstanceName": "grp_dut_Pipeline_VITIS_LOOP_26_1_fu_359"
        },
        {
          "ModuleName": "bnn_xcel",
          "InstanceName": "grp_bnn_xcel_fu_367",
          "Instances": [
            {
              "ModuleName": "initialize_padded_memory_16_10_0_s",
              "InstanceName": "grp_initialize_padded_memory_16_10_0_s_fu_3370"
            },
            {
              "ModuleName": "bnn_xcel_Pipeline_VITIS_LOOP_23_2_VITIS_LOOP_24_3",
              "InstanceName": "grp_bnn_xcel_Pipeline_VITIS_LOOP_23_2_VITIS_LOOP_24_3_fu_3390"
            },
            {
              "ModuleName": "conv1_f",
              "InstanceName": "grp_conv1_f_fu_3412"
            },
            {
              "ModuleName": "max_pool_16_16_s",
              "InstanceName": "grp_max_pool_16_16_s_fu_3488"
            },
            {
              "ModuleName": "bnn_xcel_Pipeline_VITIS_LOOP_22_1_VITIS_LOOP_23_2",
              "InstanceName": "grp_bnn_xcel_Pipeline_VITIS_LOOP_22_1_VITIS_LOOP_23_2_fu_3532"
            },
            {
              "ModuleName": "conv2_f",
              "InstanceName": "grp_conv2_f_fu_3560"
            },
            {
              "ModuleName": "bnn_xcel_Pipeline_m_loop_x_loop",
              "InstanceName": "grp_bnn_xcel_Pipeline_m_loop_x_loop_fu_3934"
            },
            {
              "ModuleName": "bnn_xcel_Pipeline_outer",
              "InstanceName": "grp_bnn_xcel_Pipeline_outer_fu_4006"
            },
            {
              "ModuleName": "dense_512_256_s",
              "InstanceName": "grp_dense_512_256_s_fu_4015"
            },
            {
              "ModuleName": "sign",
              "InstanceName": "grp_sign_fu_4023"
            },
            {
              "ModuleName": "dense_256_10_s",
              "InstanceName": "grp_dense_256_10_s_fu_4028"
            },
            {
              "ModuleName": "argmax",
              "InstanceName": "grp_argmax_fu_4037",
              "Instances": [{
                  "ModuleName": "argmax_Pipeline_digit_loop",
                  "InstanceName": "grp_argmax_Pipeline_digit_loop_fu_26"
                }]
            }
          ]
        }
      ]
    },
    "Info": {
      "dut_Pipeline_VITIS_LOOP_26_1": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "initialize_padded_memory_16_10_0_s": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "bnn_xcel_Pipeline_VITIS_LOOP_23_2_VITIS_LOOP_24_3": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "conv1_f": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "max_pool_16_16_s": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "bnn_xcel_Pipeline_VITIS_LOOP_22_1_VITIS_LOOP_23_2": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "conv2_f": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "bnn_xcel_Pipeline_m_loop_x_loop": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "bnn_xcel_Pipeline_outer": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "dense_512_256_s": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "sign": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "dense_256_10_s": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "argmax_Pipeline_digit_loop": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "1",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "argmax": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "0",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "bnn_xcel": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "0",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      },
      "dut": {
        "FunctionProtocol": "ap_ctrl_hs",
        "isTaskLevelControl": "0",
        "isPipelined": "0",
        "isCombinational": "0",
        "isOneStateSeq": "0"
      }
    },
    "Metrics": {
      "dut_Pipeline_VITIS_LOOP_26_1": {
        "Latency": {
          "LatencyBest": "130",
          "LatencyAvg": "130",
          "LatencyWorst": "130",
          "PipelineII": "130",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "2.022"
        },
        "Loops": [{
            "Name": "VITIS_LOOP_26_1",
            "TripCount": "8",
            "Latency": "128",
            "PipelineII": "16",
            "PipelineDepth": "17"
          }],
        "Area": {
          "FF": "98",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "1186",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "initialize_padded_memory_16_10_0_s": {
        "Latency": {
          "LatencyBest": "162",
          "LatencyAvg": "162",
          "LatencyWorst": "162",
          "PipelineII": "162",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "2.102"
        },
        "Loops": [{
            "Name": "VITIS_LOOP_40_1_VITIS_LOOP_41_2",
            "TripCount": "160",
            "Latency": "160",
            "PipelineII": "1",
            "PipelineDepth": "1"
          }],
        "Area": {
          "FF": "19",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "131",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "bnn_xcel_Pipeline_VITIS_LOOP_23_2_VITIS_LOOP_24_3": {
        "Latency": {
          "LatencyBest": "258",
          "LatencyAvg": "258",
          "LatencyWorst": "258",
          "PipelineII": "258",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "2.284"
        },
        "Loops": [{
            "Name": "VITIS_LOOP_23_2_VITIS_LOOP_24_3",
            "TripCount": "256",
            "Latency": "256",
            "PipelineII": "1",
            "PipelineDepth": "2"
          }],
        "Area": {
          "FF": "31",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "160",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "conv1_f": {
        "Latency": {
          "LatencyBest": "1028",
          "LatencyAvg": "1028",
          "LatencyWorst": "1028",
          "PipelineII": "1028",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "3.964"
        },
        "Loops": [{
            "Name": "VITIS_LOOP_68_1_VITIS_LOOP_69_2",
            "TripCount": "256",
            "Latency": "1026",
            "PipelineII": "4",
            "PipelineDepth": "7"
          }],
        "Area": {
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "FF": "172",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "5630",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "max_pool_16_16_s": {
        "Latency": {
          "LatencyBest": "130",
          "LatencyAvg": "130",
          "LatencyWorst": "130",
          "PipelineII": "130",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "2.250"
        },
        "Loops": [{
            "Name": "m_loop_x_loop",
            "TripCount": "128",
            "Latency": "128",
            "PipelineII": "1",
            "PipelineDepth": "2"
          }],
        "Area": {
          "FF": "27",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "204",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "bnn_xcel_Pipeline_VITIS_LOOP_22_1_VITIS_LOOP_23_2": {
        "Latency": {
          "LatencyBest": "1026",
          "LatencyAvg": "1026",
          "LatencyWorst": "1026",
          "PipelineII": "1026",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "2.250"
        },
        "Loops": [{
            "Name": "VITIS_LOOP_22_1_VITIS_LOOP_23_2",
            "TripCount": "128",
            "Latency": "1024",
            "PipelineII": "8",
            "PipelineDepth": "8"
          }],
        "Area": {
          "FF": "1980",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "2018",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "conv2_f": {
        "Latency": {
          "LatencyBest": "514",
          "LatencyAvg": "514",
          "LatencyWorst": "514",
          "PipelineII": "514",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "7.023"
        },
        "Loops": [{
            "Name": "VITIS_LOOP_97_1_VITIS_LOOP_98_2",
            "TripCount": "256",
            "Latency": "512",
            "PipelineII": "2",
            "PipelineDepth": "3"
          }],
        "Area": {
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "FF": "725",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "13697",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "1",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "bnn_xcel_Pipeline_m_loop_x_loop": {
        "Latency": {
          "LatencyBest": "130",
          "LatencyAvg": "130",
          "LatencyWorst": "130",
          "PipelineII": "130",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "1.849"
        },
        "Loops": [{
            "Name": "m_loop_x_loop",
            "TripCount": "128",
            "Latency": "128",
            "PipelineII": "1",
            "PipelineDepth": "2"
          }],
        "Area": {
          "FF": "28",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "776",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "bnn_xcel_Pipeline_outer": {
        "Latency": {
          "LatencyBest": "34",
          "LatencyAvg": "34",
          "LatencyWorst": "34",
          "PipelineII": "34",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "1.093"
        },
        "Loops": [{
            "Name": "outer",
            "TripCount": "32",
            "Latency": "32",
            "PipelineII": "1",
            "PipelineDepth": "2"
          }],
        "Area": {
          "FF": "527",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "136",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "dense_512_256_s": {
        "Latency": {
          "LatencyBest": "259",
          "LatencyAvg": "259",
          "LatencyWorst": "259",
          "PipelineII": "259",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "6.892"
        },
        "Loops": [{
            "Name": "n_loop",
            "TripCount": "256",
            "Latency": "257",
            "PipelineII": "1",
            "PipelineDepth": "3"
          }],
        "Area": {
          "BRAM_18K": "8",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "~0",
          "FF": "554",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "7296",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "sign": {
        "Latency": {
          "LatencyBest": "258",
          "LatencyAvg": "258",
          "LatencyWorst": "258",
          "PipelineII": "258",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "1.794"
        },
        "Loops": [{
            "Name": "VITIS_LOOP_174_1",
            "TripCount": "256",
            "Latency": "256",
            "PipelineII": "1",
            "PipelineDepth": "2"
          }],
        "Area": {
          "FF": "277",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "85",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "dense_256_10_s": {
        "Latency": {
          "LatencyBest": "12",
          "LatencyAvg": "12",
          "LatencyWorst": "12",
          "PipelineII": "12",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "7.130"
        },
        "Loops": [{
            "Name": "n_loop",
            "TripCount": "10",
            "Latency": "10",
            "PipelineII": "1",
            "PipelineDepth": "2"
          }],
        "Area": {
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "FF": "523",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "3931",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "argmax_Pipeline_digit_loop": {
        "Latency": {
          "LatencyBest": "11",
          "LatencyAvg": "11",
          "LatencyWorst": "11",
          "PipelineII": "11",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "2.097"
        },
        "Loops": [{
            "Name": "digit_loop",
            "TripCount": "9",
            "Latency": "9",
            "PipelineII": "1",
            "PipelineDepth": "2"
          }],
        "Area": {
          "FF": "31",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "110",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "argmax": {
        "Latency": {
          "LatencyBest": "15",
          "LatencyAvg": "15",
          "LatencyWorst": "15",
          "PipelineII": "15",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "2.097"
        },
        "Area": {
          "FF": "47",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "169",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "~0",
          "BRAM_18K": "0",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0"
        }
      },
      "bnn_xcel": {
        "Latency": {
          "LatencyBest": "3702",
          "LatencyAvg": "3702",
          "LatencyWorst": "3702",
          "PipelineII": "3702",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "7.130"
        },
        "Area": {
          "BRAM_18K": "9",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "~0",
          "FF": "5741",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "44004",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "3",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0"
        }
      },
      "dut": {
        "Latency": {
          "LatencyBest": "3835",
          "LatencyAvg": "3835",
          "LatencyWorst": "3835",
          "PipelineII": "3836",
          "PipelineDepth": "",
          "PipelineType": "no"
        },
        "Timing": {
          "Target": "10.00",
          "Uncertainty": "2.70",
          "Estimate": "7.130"
        },
        "Area": {
          "BRAM_18K": "9",
          "AVAIL_BRAM": "4032",
          "UTIL_BRAM": "~0",
          "FF": "5847",
          "AVAIL_FF": "2607360",
          "UTIL_FF": "~0",
          "LUT": "45298",
          "AVAIL_LUT": "1303680",
          "UTIL_LUT": "3",
          "URAM": "0",
          "AVAIL_URAM": "960",
          "UTIL_URAM": "0",
          "DSP": "0",
          "AVAIL_DSP": "9024",
          "UTIL_DSP": "0"
        }
      }
    }
  },
  "GenerateBdFiles": "0",
  "GenData": {
    "DataVersion": "0.2",
    "Time": "2024-11-10 15:51:02 EST",
    "ToolName": "vitis_hls",
    "ToolVersion": "2022.1.2"
  }
}
