$comment
	File created using the following command:
		vcd file cpe271-final-project.msim.vcd -direction
$end
$date
	Mon Dec 04 17:28:59 2023
$end
$version
	ModelSim Version 10.5b
$end
$timescale
	1ps
$end

$scope module simplecpu_template_vhd_vec_tst $end
$var wire 1 ! aOut [7] $end
$var wire 1 " aOut [6] $end
$var wire 1 # aOut [5] $end
$var wire 1 $ aOut [4] $end
$var wire 1 % aOut [3] $end
$var wire 1 & aOut [2] $end
$var wire 1 ' aOut [1] $end
$var wire 1 ( aOut [0] $end
$var wire 1 ) clk $end
$var wire 1 * incrementOut $end
$var wire 1 + irOutput [7] $end
$var wire 1 , irOutput [6] $end
$var wire 1 - irOutput [5] $end
$var wire 1 . irOutput [4] $end
$var wire 1 / irOutput [3] $end
$var wire 1 0 irOutput [2] $end
$var wire 1 1 irOutput [1] $end
$var wire 1 2 irOutput [0] $end
$var wire 1 3 marOut [7] $end
$var wire 1 4 marOut [6] $end
$var wire 1 5 marOut [5] $end
$var wire 1 6 marOut [4] $end
$var wire 1 7 marOut [3] $end
$var wire 1 8 marOut [2] $end
$var wire 1 9 marOut [1] $end
$var wire 1 : marOut [0] $end
$var wire 1 ; mdriOutput [7] $end
$var wire 1 < mdriOutput [6] $end
$var wire 1 = mdriOutput [5] $end
$var wire 1 > mdriOutput [4] $end
$var wire 1 ? mdriOutput [3] $end
$var wire 1 @ mdriOutput [2] $end
$var wire 1 A mdriOutput [1] $end
$var wire 1 B mdriOutput [0] $end
$var wire 1 C mdroOutput [7] $end
$var wire 1 D mdroOutput [6] $end
$var wire 1 E mdroOutput [5] $end
$var wire 1 F mdroOutput [4] $end
$var wire 1 G mdroOutput [3] $end
$var wire 1 H mdroOutput [2] $end
$var wire 1 I mdroOutput [1] $end
$var wire 1 J mdroOutput [0] $end
$var wire 1 K pcOut [7] $end
$var wire 1 L pcOut [6] $end
$var wire 1 M pcOut [5] $end
$var wire 1 N pcOut [4] $end
$var wire 1 O pcOut [3] $end
$var wire 1 P pcOut [2] $end
$var wire 1 Q pcOut [1] $end
$var wire 1 R pcOut [0] $end

$scope module i1 $end
$var wire 1 S gnd $end
$var wire 1 T vcc $end
$var wire 1 U unknown $end
$var wire 1 V devoe $end
$var wire 1 W devclrn $end
$var wire 1 X devpor $end
$var wire 1 Y ww_devoe $end
$var wire 1 Z ww_devclrn $end
$var wire 1 [ ww_devpor $end
$var wire 1 \ ww_clk $end
$var wire 1 ] ww_pcOut [7] $end
$var wire 1 ^ ww_pcOut [6] $end
$var wire 1 _ ww_pcOut [5] $end
$var wire 1 ` ww_pcOut [4] $end
$var wire 1 a ww_pcOut [3] $end
$var wire 1 b ww_pcOut [2] $end
$var wire 1 c ww_pcOut [1] $end
$var wire 1 d ww_pcOut [0] $end
$var wire 1 e ww_marOut [7] $end
$var wire 1 f ww_marOut [6] $end
$var wire 1 g ww_marOut [5] $end
$var wire 1 h ww_marOut [4] $end
$var wire 1 i ww_marOut [3] $end
$var wire 1 j ww_marOut [2] $end
$var wire 1 k ww_marOut [1] $end
$var wire 1 l ww_marOut [0] $end
$var wire 1 m ww_irOutput [7] $end
$var wire 1 n ww_irOutput [6] $end
$var wire 1 o ww_irOutput [5] $end
$var wire 1 p ww_irOutput [4] $end
$var wire 1 q ww_irOutput [3] $end
$var wire 1 r ww_irOutput [2] $end
$var wire 1 s ww_irOutput [1] $end
$var wire 1 t ww_irOutput [0] $end
$var wire 1 u ww_mdriOutput [7] $end
$var wire 1 v ww_mdriOutput [6] $end
$var wire 1 w ww_mdriOutput [5] $end
$var wire 1 x ww_mdriOutput [4] $end
$var wire 1 y ww_mdriOutput [3] $end
$var wire 1 z ww_mdriOutput [2] $end
$var wire 1 { ww_mdriOutput [1] $end
$var wire 1 | ww_mdriOutput [0] $end
$var wire 1 } ww_mdroOutput [7] $end
$var wire 1 ~ ww_mdroOutput [6] $end
$var wire 1 !! ww_mdroOutput [5] $end
$var wire 1 "! ww_mdroOutput [4] $end
$var wire 1 #! ww_mdroOutput [3] $end
$var wire 1 $! ww_mdroOutput [2] $end
$var wire 1 %! ww_mdroOutput [1] $end
$var wire 1 &! ww_mdroOutput [0] $end
$var wire 1 '! ww_aOut [7] $end
$var wire 1 (! ww_aOut [6] $end
$var wire 1 )! ww_aOut [5] $end
$var wire 1 *! ww_aOut [4] $end
$var wire 1 +! ww_aOut [3] $end
$var wire 1 ,! ww_aOut [2] $end
$var wire 1 -! ww_aOut [1] $end
$var wire 1 .! ww_aOut [0] $end
$var wire 1 /! ww_incrementOut $end
$var wire 1 0! \~QUARTUS_CREATED_ADC1~_CHSEL_bus\ [4] $end
$var wire 1 1! \~QUARTUS_CREATED_ADC1~_CHSEL_bus\ [3] $end
$var wire 1 2! \~QUARTUS_CREATED_ADC1~_CHSEL_bus\ [2] $end
$var wire 1 3! \~QUARTUS_CREATED_ADC1~_CHSEL_bus\ [1] $end
$var wire 1 4! \~QUARTUS_CREATED_ADC1~_CHSEL_bus\ [0] $end
$var wire 1 5! \~QUARTUS_CREATED_ADC2~_CHSEL_bus\ [4] $end
$var wire 1 6! \~QUARTUS_CREATED_ADC2~_CHSEL_bus\ [3] $end
$var wire 1 7! \~QUARTUS_CREATED_ADC2~_CHSEL_bus\ [2] $end
$var wire 1 8! \~QUARTUS_CREATED_ADC2~_CHSEL_bus\ [1] $end
$var wire 1 9! \~QUARTUS_CREATED_ADC2~_CHSEL_bus\ [0] $end
$var wire 1 :! \clk~input_o\ $end
$var wire 1 ;! \~QUARTUS_CREATED_GND~I_combout\ $end
$var wire 1 <! \~QUARTUS_CREATED_UNVM~~busy\ $end
$var wire 1 =! \~QUARTUS_CREATED_ADC1~~eoc\ $end
$var wire 1 >! \~QUARTUS_CREATED_ADC2~~eoc\ $end
$var wire 1 ?! \pcOut[0]~output_o\ $end
$var wire 1 @! \pcOut[1]~output_o\ $end
$var wire 1 A! \pcOut[2]~output_o\ $end
$var wire 1 B! \pcOut[3]~output_o\ $end
$var wire 1 C! \pcOut[4]~output_o\ $end
$var wire 1 D! \pcOut[5]~output_o\ $end
$var wire 1 E! \pcOut[6]~output_o\ $end
$var wire 1 F! \pcOut[7]~output_o\ $end
$var wire 1 G! \marOut[0]~output_o\ $end
$var wire 1 H! \marOut[1]~output_o\ $end
$var wire 1 I! \marOut[2]~output_o\ $end
$var wire 1 J! \marOut[3]~output_o\ $end
$var wire 1 K! \marOut[4]~output_o\ $end
$var wire 1 L! \marOut[5]~output_o\ $end
$var wire 1 M! \marOut[6]~output_o\ $end
$var wire 1 N! \marOut[7]~output_o\ $end
$var wire 1 O! \irOutput[0]~output_o\ $end
$var wire 1 P! \irOutput[1]~output_o\ $end
$var wire 1 Q! \irOutput[2]~output_o\ $end
$var wire 1 R! \irOutput[3]~output_o\ $end
$var wire 1 S! \irOutput[4]~output_o\ $end
$var wire 1 T! \irOutput[5]~output_o\ $end
$var wire 1 U! \irOutput[6]~output_o\ $end
$var wire 1 V! \irOutput[7]~output_o\ $end
$var wire 1 W! \mdriOutput[0]~output_o\ $end
$var wire 1 X! \mdriOutput[1]~output_o\ $end
$var wire 1 Y! \mdriOutput[2]~output_o\ $end
$var wire 1 Z! \mdriOutput[3]~output_o\ $end
$var wire 1 [! \mdriOutput[4]~output_o\ $end
$var wire 1 \! \mdriOutput[5]~output_o\ $end
$var wire 1 ]! \mdriOutput[6]~output_o\ $end
$var wire 1 ^! \mdriOutput[7]~output_o\ $end
$var wire 1 _! \mdroOutput[0]~output_o\ $end
$var wire 1 `! \mdroOutput[1]~output_o\ $end
$var wire 1 a! \mdroOutput[2]~output_o\ $end
$var wire 1 b! \mdroOutput[3]~output_o\ $end
$var wire 1 c! \mdroOutput[4]~output_o\ $end
$var wire 1 d! \mdroOutput[5]~output_o\ $end
$var wire 1 e! \mdroOutput[6]~output_o\ $end
$var wire 1 f! \mdroOutput[7]~output_o\ $end
$var wire 1 g! \aOut[0]~output_o\ $end
$var wire 1 h! \aOut[1]~output_o\ $end
$var wire 1 i! \aOut[2]~output_o\ $end
$var wire 1 j! \aOut[3]~output_o\ $end
$var wire 1 k! \aOut[4]~output_o\ $end
$var wire 1 l! \aOut[5]~output_o\ $end
$var wire 1 m! \aOut[6]~output_o\ $end
$var wire 1 n! \aOut[7]~output_o\ $end
$var wire 1 o! \incrementOut~output_o\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0)
0*
0S
1T
xU
1V
1W
1X
1Y
1Z
1[
0\
0/!
0:!
0;!
z<!
z=!
z>!
0?!
0@!
0A!
0B!
0C!
0D!
0E!
0F!
0G!
0H!
0I!
0J!
0K!
0L!
0M!
0N!
0O!
0P!
0Q!
0R!
0S!
0T!
0U!
0V!
0W!
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0h!
0i!
0j!
0k!
0l!
0m!
0n!
0o!
0K
0L
0M
0N
0O
0P
0Q
0R
03
04
05
06
07
08
09
0:
0+
0,
0-
0.
0/
00
01
02
0;
0<
0=
0>
0?
0@
0A
0B
0C
0D
0E
0F
0G
0H
0I
0J
0!
0"
0#
0$
0%
0&
0'
0(
0]
0^
0_
0`
0a
0b
0c
0d
0e
0f
0g
0h
0i
0j
0k
0l
0m
0n
0o
0p
0q
0r
0s
0t
0u
0v
0w
0x
0y
0z
0{
0|
0}
0~
0!!
0"!
0#!
0$!
0%!
0&!
0'!
0(!
0)!
0*!
0+!
0,!
0-!
0.!
00!
01!
02!
03!
04!
05!
06!
07!
08!
09!
$end
#5000
1)
1\
1:!
#10000
0)
0\
0:!
#15000
1)
1\
1:!
#20000
0)
0\
0:!
#25000
1)
1\
1:!
#30000
0)
0\
0:!
#35000
1)
1\
1:!
#40000
0)
0\
0:!
#45000
1)
1\
1:!
#50000
0)
0\
0:!
#55000
1)
1\
1:!
#60000
0)
0\
0:!
#65000
1)
1\
1:!
#70000
0)
0\
0:!
#75000
1)
1\
1:!
#80000
0)
0\
0:!
#85000
1)
1\
1:!
#90000
0)
0\
0:!
#95000
1)
1\
1:!
#100000
0)
0\
0:!
#105000
1)
1\
1:!
#110000
0)
0\
0:!
#115000
1)
1\
1:!
#120000
0)
0\
0:!
#125000
1)
1\
1:!
#130000
0)
0\
0:!
#135000
1)
1\
1:!
#140000
0)
0\
0:!
#145000
1)
1\
1:!
#150000
0)
0\
0:!
#155000
1)
1\
1:!
#160000
0)
0\
0:!
#165000
1)
1\
1:!
#170000
0)
0\
0:!
#175000
1)
1\
1:!
#180000
0)
0\
0:!
#185000
1)
1\
1:!
#190000
0)
0\
0:!
#195000
1)
1\
1:!
#200000
0)
0\
0:!
#205000
1)
1\
1:!
#210000
0)
0\
0:!
#215000
1)
1\
1:!
#220000
0)
0\
0:!
#225000
1)
1\
1:!
#230000
0)
0\
0:!
#235000
1)
1\
1:!
#240000
0)
0\
0:!
#245000
1)
1\
1:!
#250000
0)
0\
0:!
#255000
1)
1\
1:!
#260000
0)
0\
0:!
#265000
1)
1\
1:!
#270000
0)
0\
0:!
#275000
1)
1\
1:!
#280000
0)
0\
0:!
#285000
1)
1\
1:!
#290000
0)
0\
0:!
#295000
1)
1\
1:!
#300000
0)
0\
0:!
#305000
1)
1\
1:!
#310000
0)
0\
0:!
#315000
1)
1\
1:!
#320000
0)
0\
0:!
#325000
1)
1\
1:!
#330000
0)
0\
0:!
#335000
1)
1\
1:!
#340000
0)
0\
0:!
#345000
1)
1\
1:!
#350000
0)
0\
0:!
#355000
1)
1\
1:!
#360000
0)
0\
0:!
#365000
1)
1\
1:!
#370000
0)
0\
0:!
#375000
1)
1\
1:!
#380000
0)
0\
0:!
#385000
1)
1\
1:!
#390000
0)
0\
0:!
#395000
1)
1\
1:!
#400000
0)
0\
0:!
#405000
1)
1\
1:!
#410000
0)
0\
0:!
#415000
1)
1\
1:!
#420000
0)
0\
0:!
#425000
1)
1\
1:!
#430000
0)
0\
0:!
#435000
1)
1\
1:!
#440000
0)
0\
0:!
#445000
1)
1\
1:!
#450000
0)
0\
0:!
#455000
1)
1\
1:!
#460000
0)
0\
0:!
#465000
1)
1\
1:!
#470000
0)
0\
0:!
#475000
1)
1\
1:!
#480000
0)
0\
0:!
#485000
1)
1\
1:!
#490000
0)
0\
0:!
#495000
1)
1\
1:!
#500000
0)
0\
0:!
#505000
1)
1\
1:!
#510000
0)
0\
0:!
#515000
1)
1\
1:!
#520000
0)
0\
0:!
#525000
1)
1\
1:!
#530000
0)
0\
0:!
#535000
1)
1\
1:!
#540000
0)
0\
0:!
#545000
1)
1\
1:!
#550000
0)
0\
0:!
#555000
1)
1\
1:!
#560000
0)
0\
0:!
#565000
1)
1\
1:!
#570000
0)
0\
0:!
#575000
1)
1\
1:!
#580000
0)
0\
0:!
#585000
1)
1\
1:!
#590000
0)
0\
0:!
#595000
1)
1\
1:!
#600000
0)
0\
0:!
#605000
1)
1\
1:!
#610000
0)
0\
0:!
#615000
1)
1\
1:!
#620000
0)
0\
0:!
#625000
1)
1\
1:!
#630000
0)
0\
0:!
#635000
1)
1\
1:!
#640000
0)
0\
0:!
#645000
1)
1\
1:!
#650000
0)
0\
0:!
#655000
1)
1\
1:!
#660000
0)
0\
0:!
#665000
1)
1\
1:!
#670000
0)
0\
0:!
#675000
1)
1\
1:!
#680000
0)
0\
0:!
#685000
1)
1\
1:!
#690000
0)
0\
0:!
#695000
1)
1\
1:!
#700000
0)
0\
0:!
#705000
1)
1\
1:!
#710000
0)
0\
0:!
#715000
1)
1\
1:!
#720000
0)
0\
0:!
#725000
1)
1\
1:!
#730000
0)
0\
0:!
#735000
1)
1\
1:!
#740000
0)
0\
0:!
#745000
1)
1\
1:!
#750000
0)
0\
0:!
#755000
1)
1\
1:!
#760000
0)
0\
0:!
#765000
1)
1\
1:!
#770000
0)
0\
0:!
#775000
1)
1\
1:!
#780000
0)
0\
0:!
#785000
1)
1\
1:!
#790000
0)
0\
0:!
#795000
1)
1\
1:!
#800000
0)
0\
0:!
#805000
1)
1\
1:!
#810000
0)
0\
0:!
#815000
1)
1\
1:!
#820000
0)
0\
0:!
#825000
1)
1\
1:!
#830000
0)
0\
0:!
#835000
1)
1\
1:!
#840000
0)
0\
0:!
#845000
1)
1\
1:!
#850000
0)
0\
0:!
#855000
1)
1\
1:!
#860000
0)
0\
0:!
#865000
1)
1\
1:!
#870000
0)
0\
0:!
#875000
1)
1\
1:!
#880000
0)
0\
0:!
#885000
1)
1\
1:!
#890000
0)
0\
0:!
#895000
1)
1\
1:!
#900000
0)
0\
0:!
#905000
1)
1\
1:!
#910000
0)
0\
0:!
#915000
1)
1\
1:!
#920000
0)
0\
0:!
#925000
1)
1\
1:!
#930000
0)
0\
0:!
#935000
1)
1\
1:!
#940000
0)
0\
0:!
#945000
1)
1\
1:!
#950000
0)
0\
0:!
#955000
1)
1\
1:!
#960000
0)
0\
0:!
#965000
1)
1\
1:!
#970000
0)
0\
0:!
#975000
1)
1\
1:!
#980000
0)
0\
0:!
#985000
1)
1\
1:!
#990000
0)
0\
0:!
#995000
1)
1\
1:!
#1000000
