<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1607113797">
  <File Type="PA-TCL" Name="LIB_LCD_INTESC_REVD.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="LIB_LCD_INTESC_REVD_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="LIB_LCD_INTESC_REVD_reports.tcl"/>
  <File Type="RDS-RDS" Name="LIB_LCD_INTESC_REVD.vds"/>
  <File Type="RDS-UTIL" Name="LIB_LCD_INTESC_REVD_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="LIB_LCD_INTESC_REVD_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="LIB_LCD_INTESC_REVD.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="LIB_LCD_INTESC_REVD_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="LIB_LCD_INTESC_REVD_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/BCDtoASCII.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/BINARYtoBCD.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/INTESC_LCD_8BITS_RevD/CARACTERES_ESPECIALES_REVD.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../../INTESC_LCD_8BITS_RevD/COMANDOS_LCD_REVD.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/INTESC_LCD_8BITS_RevD/PROCESADOR_LCD_REVD.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/PFV3_Raul_Sebas/TWICtl.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../PFV3_Raul_Sebas/TWICtl.vhdl"/>
        <Attr Name="ImportTime" Val="1605642223"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/PFV3_Raul_Sebas/TempSensorCtl.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../PFV3_Raul_Sebas/TempSensorCtl.vhdl"/>
        <Attr Name="ImportTime" Val="1605642205"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/one_shot.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../PruebaPF/LCD/LCD/LCD.srcs/sources_1/new/one_shot.vhd"/>
        <Attr Name="ImportTime" Val="1605938133"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/INTESC_LCD_8BITS_RevD/LIB_LCD_INTESC_REVD.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="LIB_LCD_INTESC_REVD"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/LCD/Nexys-4-DDR-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../PruebaPF/LCD/LCD/Nexys-4-DDR-Master.xdc"/>
        <Attr Name="ImportTime" Val="1605938271"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
