TimeQuest Timing Analyzer report for sketch
Sun Nov 25 21:20:40 2012
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'VGA|mypll|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'KEY[1]'
 14. Slow Model Setup: 'KEY[0]'
 15. Slow Model Setup: 'KEY[2]'
 16. Slow Model Setup: 'KEY[3]'
 17. Slow Model Hold: 'CLOCK_50'
 18. Slow Model Hold: 'VGA|mypll|altpll_component|pll|clk[0]'
 19. Slow Model Hold: 'KEY[3]'
 20. Slow Model Hold: 'KEY[2]'
 21. Slow Model Hold: 'KEY[0]'
 22. Slow Model Hold: 'KEY[1]'
 23. Slow Model Minimum Pulse Width: 'KEY[0]'
 24. Slow Model Minimum Pulse Width: 'KEY[1]'
 25. Slow Model Minimum Pulse Width: 'KEY[2]'
 26. Slow Model Minimum Pulse Width: 'KEY[3]'
 27. Slow Model Minimum Pulse Width: 'CLOCK_50'
 28. Slow Model Minimum Pulse Width: 'VGA|mypll|altpll_component|pll|clk[0]'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'VGA|mypll|altpll_component|pll|clk[0]'
 39. Fast Model Setup: 'CLOCK_50'
 40. Fast Model Setup: 'KEY[0]'
 41. Fast Model Setup: 'KEY[2]'
 42. Fast Model Setup: 'KEY[3]'
 43. Fast Model Setup: 'KEY[1]'
 44. Fast Model Hold: 'CLOCK_50'
 45. Fast Model Hold: 'VGA|mypll|altpll_component|pll|clk[0]'
 46. Fast Model Hold: 'KEY[3]'
 47. Fast Model Hold: 'KEY[2]'
 48. Fast Model Hold: 'KEY[0]'
 49. Fast Model Hold: 'KEY[1]'
 50. Fast Model Minimum Pulse Width: 'KEY[0]'
 51. Fast Model Minimum Pulse Width: 'KEY[1]'
 52. Fast Model Minimum Pulse Width: 'KEY[2]'
 53. Fast Model Minimum Pulse Width: 'KEY[3]'
 54. Fast Model Minimum Pulse Width: 'CLOCK_50'
 55. Fast Model Minimum Pulse Width: 'VGA|mypll|altpll_component|pll|clk[0]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Multicorner Timing Analysis Summary
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                        ;
+--------------------+---------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Full Version ;
; Revision Name      ; sketch                                                              ;
; Device Family      ; Cyclone II                                                          ;
; Device Name        ; EP2C35F672C6                                                        ;
; Timing Models      ; Final                                                               ;
; Delay Model        ; Combined                                                            ;
; Rise/Fall Delays   ; Unavailable                                                         ;
+--------------------+---------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.63        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   6.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                ;
+---------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------+-------------------------------------------+
; Clock Name                            ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                  ; Targets                                   ;
+---------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------+-------------------------------------------+
; CLOCK_50                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                         ; { CLOCK_50 }                              ;
; KEY[0]                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                         ; { KEY[0] }                                ;
; KEY[1]                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                         ; { KEY[1] }                                ;
; KEY[2]                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                         ; { KEY[2] }                                ;
; KEY[3]                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                         ; { KEY[3] }                                ;
; VGA|mypll|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; VGA|mypll|altpll_component|pll|inclk[0] ; { VGA|mypll|altpll_component|pll|clk[0] } ;
+---------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                              ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 101.08 MHz ; 101.08 MHz      ; CLOCK_50                              ;                                                               ;
; 118.3 MHz  ; 118.3 MHz       ; VGA|mypll|altpll_component|pll|clk[0] ;                                                               ;
; 508.13 MHz ; 450.05 MHz      ; KEY[1]                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 530.22 MHz ; 450.05 MHz      ; KEY[0]                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 536.19 MHz ; 450.05 MHz      ; KEY[2]                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 536.77 MHz ; 450.05 MHz      ; KEY[3]                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; VGA|mypll|altpll_component|pll|clk[0] ; -7.991 ; -53.755       ;
; CLOCK_50                              ; -5.030 ; -252.740      ;
; KEY[1]                                ; -0.968 ; -5.999        ;
; KEY[0]                                ; -0.886 ; -6.997        ;
; KEY[2]                                ; -0.865 ; -5.653        ;
; KEY[3]                                ; -0.863 ; -5.330        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow Model Hold Summary                                        ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; CLOCK_50                              ; -0.385 ; -0.818        ;
; VGA|mypll|altpll_component|pll|clk[0] ; 0.512  ; 0.000         ;
; KEY[3]                                ; 0.521  ; 0.000         ;
; KEY[2]                                ; 0.529  ; 0.000         ;
; KEY[0]                                ; 0.540  ; 0.000         ;
; KEY[1]                                ; 0.704  ; 0.000         ;
+---------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                         ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; KEY[0]                                ; -1.222 ; -9.222        ;
; KEY[1]                                ; -1.222 ; -9.222        ;
; KEY[2]                                ; -1.222 ; -8.222        ;
; KEY[3]                                ; -1.222 ; -8.222        ;
; CLOCK_50                              ; 7.620  ; 0.000         ;
; VGA|mypll|altpll_component|pll|clk[0] ; 17.873 ; 0.000         ;
+---------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA|mypll|altpll_component|pll|clk[0]'                                                                            ;
+--------+-----------+-----------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+---------------------------------------+--------------+------------+------------+
; -7.991 ; down[0]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 6.225      ;
; -7.920 ; down[0]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 6.154      ;
; -7.886 ; down[1]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 6.120      ;
; -7.849 ; down[0]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 6.083      ;
; -7.815 ; down[1]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 6.049      ;
; -7.771 ; down[2]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 6.005      ;
; -7.744 ; down[1]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.978      ;
; -7.743 ; down[3]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.977      ;
; -7.700 ; down[2]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.934      ;
; -7.690 ; down[0]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.924      ;
; -7.672 ; down[3]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.906      ;
; -7.629 ; down[2]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.863      ;
; -7.619 ; down[0]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.853      ;
; -7.601 ; down[3]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.835      ;
; -7.585 ; down[1]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.819      ;
; -7.548 ; down[0]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.782      ;
; -7.514 ; down[1]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.748      ;
; -7.470 ; down[2]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.704      ;
; -7.443 ; down[1]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.677      ;
; -7.442 ; down[3]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.676      ;
; -7.399 ; down[2]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.633      ;
; -7.371 ; down[3]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.605      ;
; -7.328 ; down[2]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.562      ;
; -7.315 ; down[4]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.549      ;
; -7.300 ; down[3]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.534      ;
; -7.276 ; up[0]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.448      ;
; -7.244 ; down[4]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.478      ;
; -7.205 ; up[0]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.377      ;
; -7.197 ; up[1]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.369      ;
; -7.173 ; down[4]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.407      ;
; -7.138 ; down[0]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.372      ;
; -7.134 ; up[0]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.306      ;
; -7.126 ; up[1]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.298      ;
; -7.055 ; up[1]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.227      ;
; -7.048 ; up[2]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.220      ;
; -7.033 ; down[1]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.267      ;
; -7.014 ; down[4]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.248      ;
; -6.985 ; up[3]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.157      ;
; -6.977 ; up[2]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.149      ;
; -6.975 ; up[0]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.147      ;
; -6.968 ; down[5]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.202      ;
; -6.943 ; down[4]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.177      ;
; -6.918 ; down[2]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.152      ;
; -6.914 ; up[3]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.086      ;
; -6.906 ; up[2]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.078      ;
; -6.904 ; up[0]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.076      ;
; -6.897 ; down[5]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.131      ;
; -6.896 ; up[1]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.068      ;
; -6.890 ; down[3]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.124      ;
; -6.887 ; up[4]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.059      ;
; -6.872 ; down[4]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.106      ;
; -6.843 ; up[3]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.015      ;
; -6.833 ; up[0]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 5.005      ;
; -6.826 ; down[5]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 5.060      ;
; -6.825 ; up[1]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.997      ;
; -6.816 ; up[4]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.988      ;
; -6.754 ; up[1]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.926      ;
; -6.747 ; up[2]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.919      ;
; -6.745 ; up[4]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.917      ;
; -6.684 ; up[3]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.856      ;
; -6.676 ; up[2]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.848      ;
; -6.667 ; down[5]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 4.901      ;
; -6.613 ; up[3]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.785      ;
; -6.605 ; up[2]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.777      ;
; -6.596 ; down[5]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 4.830      ;
; -6.586 ; up[4]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.758      ;
; -6.542 ; up[3]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.714      ;
; -6.525 ; down[5]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 4.759      ;
; -6.515 ; up[4]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.687      ;
; -6.505 ; up[5]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.677      ;
; -6.462 ; down[4]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 4.696      ;
; -6.444 ; up[4]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.616      ;
; -6.434 ; up[5]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.606      ;
; -6.423 ; up[0]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.595      ;
; -6.363 ; up[5]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.535      ;
; -6.344 ; up[1]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.516      ;
; -6.204 ; up[5]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.376      ;
; -6.195 ; up[2]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.367      ;
; -6.133 ; up[5]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.305      ;
; -6.132 ; up[3]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.304      ;
; -6.115 ; down[5]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 4.349      ;
; -6.062 ; up[5]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.234      ;
; -6.034 ; up[4]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 4.206      ;
; -5.826 ; up[6]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 3.998      ;
; -5.755 ; up[6]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 3.927      ;
; -5.684 ; up[6]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 3.856      ;
; -5.672 ; down[6]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 3.906      ;
; -5.652 ; up[5]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 3.824      ;
; -5.601 ; down[6]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 3.835      ;
; -5.530 ; down[6]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 3.764      ;
; -5.525 ; up[6]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 3.697      ;
; -5.454 ; up[6]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 3.626      ;
; -5.383 ; up[6]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 3.555      ;
; -5.371 ; down[6]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 3.605      ;
; -5.300 ; down[6]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 3.534      ;
; -5.229 ; down[6]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 3.463      ;
; -4.973 ; up[6]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.364     ; 3.145      ;
; -4.819 ; down[6]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -2.302     ; 3.053      ;
; 9.510  ; A[2]      ; constantLEFT[8] ; CLOCK_50     ; VGA|mypll|altpll_component|pll|clk[0] ; 20.000       ; -2.388     ; 8.138      ;
; 9.581  ; A[2]      ; constantLEFT[7] ; CLOCK_50     ; VGA|mypll|altpll_component|pll|clk[0] ; 20.000       ; -2.388     ; 8.067      ;
+--------+-----------+-----------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                               ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -5.030 ; down[0]   ; enable[0]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[1]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[2]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[3]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[4]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[5]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[6]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[7]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[8]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[9]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[10]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[11]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[12]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[13]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[14]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -5.030 ; down[0]   ; enable[15]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.654      ;
; -4.933 ; down[0]   ; counterTIME[7]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.555      ;
; -4.933 ; down[0]   ; counterTIME[10] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.555      ;
; -4.933 ; down[0]   ; counterTIME[9]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.555      ;
; -4.933 ; down[0]   ; counterTIME[8]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.555      ;
; -4.933 ; down[0]   ; counterTIME[1]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.555      ;
; -4.933 ; down[0]   ; counterTIME[2]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.555      ;
; -4.933 ; down[0]   ; counterTIME[6]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.555      ;
; -4.933 ; down[0]   ; counterTIME[3]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.555      ;
; -4.933 ; down[0]   ; counterTIME[4]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.555      ;
; -4.933 ; down[0]   ; counterTIME[12] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.555      ;
; -4.933 ; down[0]   ; counterTIME[11] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.555      ;
; -4.925 ; down[1]   ; enable[0]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[1]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[2]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[3]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[4]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[5]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[6]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[7]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[8]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[9]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[10]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[11]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[12]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[13]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[14]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.925 ; down[1]   ; enable[15]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.549      ;
; -4.828 ; down[1]   ; counterTIME[7]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.450      ;
; -4.828 ; down[1]   ; counterTIME[10] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.450      ;
; -4.828 ; down[1]   ; counterTIME[9]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.450      ;
; -4.828 ; down[1]   ; counterTIME[8]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.450      ;
; -4.828 ; down[1]   ; counterTIME[1]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.450      ;
; -4.828 ; down[1]   ; counterTIME[2]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.450      ;
; -4.828 ; down[1]   ; counterTIME[6]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.450      ;
; -4.828 ; down[1]   ; counterTIME[3]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.450      ;
; -4.828 ; down[1]   ; counterTIME[4]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.450      ;
; -4.828 ; down[1]   ; counterTIME[12] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.450      ;
; -4.828 ; down[1]   ; counterTIME[11] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.450      ;
; -4.810 ; down[2]   ; enable[0]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[1]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[2]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[3]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[4]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[5]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[6]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[7]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[8]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[9]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[10]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[11]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[12]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[13]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[14]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.810 ; down[2]   ; enable[15]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.434      ;
; -4.782 ; down[3]   ; enable[0]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[1]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[2]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[3]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[4]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[5]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[6]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[7]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[8]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[9]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[10]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[11]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[12]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[13]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[14]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.782 ; down[3]   ; enable[15]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.088      ; 5.406      ;
; -4.713 ; down[2]   ; counterTIME[7]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.335      ;
; -4.713 ; down[2]   ; counterTIME[10] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.335      ;
; -4.713 ; down[2]   ; counterTIME[9]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.335      ;
; -4.713 ; down[2]   ; counterTIME[8]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.335      ;
; -4.713 ; down[2]   ; counterTIME[1]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.335      ;
; -4.713 ; down[2]   ; counterTIME[2]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.335      ;
; -4.713 ; down[2]   ; counterTIME[6]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.335      ;
; -4.713 ; down[2]   ; counterTIME[3]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.335      ;
; -4.713 ; down[2]   ; counterTIME[4]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.335      ;
; -4.713 ; down[2]   ; counterTIME[12] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.335      ;
; -4.713 ; down[2]   ; counterTIME[11] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.335      ;
; -4.685 ; down[3]   ; counterTIME[7]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.307      ;
; -4.685 ; down[3]   ; counterTIME[10] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.307      ;
; -4.685 ; down[3]   ; counterTIME[9]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.086      ; 5.307      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                         ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.968 ; left[0]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 2.004      ;
; -0.897 ; left[0]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.933      ;
; -0.897 ; left[1]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.933      ;
; -0.826 ; left[0]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.862      ;
; -0.826 ; left[1]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.862      ;
; -0.791 ; left[2]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.827      ;
; -0.755 ; left[0]   ; left[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.791      ;
; -0.755 ; left[1]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.791      ;
; -0.720 ; left[2]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.756      ;
; -0.684 ; left[0]   ; left[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.720      ;
; -0.684 ; left[1]   ; left[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.720      ;
; -0.662 ; left[3]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.698      ;
; -0.649 ; left[2]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.685      ;
; -0.623 ; curr~2    ; left[0] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.093     ; 1.066      ;
; -0.623 ; curr~2    ; left[1] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.093     ; 1.066      ;
; -0.623 ; curr~2    ; left[2] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.093     ; 1.066      ;
; -0.623 ; curr~2    ; left[3] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.093     ; 1.066      ;
; -0.623 ; curr~2    ; left[4] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.093     ; 1.066      ;
; -0.623 ; curr~2    ; left[5] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.093     ; 1.066      ;
; -0.623 ; curr~2    ; left[6] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.093     ; 1.066      ;
; -0.623 ; curr~2    ; left[7] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.093     ; 1.066      ;
; -0.613 ; left[1]   ; left[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.649      ;
; -0.591 ; left[3]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.627      ;
; -0.578 ; left[2]   ; left[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.614      ;
; -0.561 ; left[4]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.597      ;
; -0.525 ; left[0]   ; left[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.561      ;
; -0.525 ; left[5]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.561      ;
; -0.520 ; left[3]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.556      ;
; -0.507 ; left[2]   ; left[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.543      ;
; -0.490 ; left[4]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.526      ;
; -0.454 ; left[0]   ; left[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.490      ;
; -0.454 ; left[5]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.490      ;
; -0.454 ; left[1]   ; left[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.490      ;
; -0.449 ; left[3]   ; left[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.485      ;
; -0.419 ; left[6]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.455      ;
; -0.419 ; left[4]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.455      ;
; -0.068 ; left[0]   ; left[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; left[5]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; left[1]   ; left[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.104      ;
; -0.063 ; left[3]   ; left[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.099      ;
; -0.036 ; left[6]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.072      ;
; -0.036 ; left[4]   ; left[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.072      ;
; -0.032 ; left[2]   ; left[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 1.068      ;
; 0.066  ; left[7]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.970      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                          ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.886 ; right[0]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.922      ;
; -0.873 ; curr~2    ; right[0] ; CLOCK_50     ; KEY[0]      ; 0.500        ; 0.144      ; 1.553      ;
; -0.873 ; curr~2    ; right[1] ; CLOCK_50     ; KEY[0]      ; 0.500        ; 0.144      ; 1.553      ;
; -0.873 ; curr~2    ; right[2] ; CLOCK_50     ; KEY[0]      ; 0.500        ; 0.144      ; 1.553      ;
; -0.873 ; curr~2    ; right[3] ; CLOCK_50     ; KEY[0]      ; 0.500        ; 0.144      ; 1.553      ;
; -0.873 ; curr~2    ; right[4] ; CLOCK_50     ; KEY[0]      ; 0.500        ; 0.144      ; 1.553      ;
; -0.873 ; curr~2    ; right[5] ; CLOCK_50     ; KEY[0]      ; 0.500        ; 0.144      ; 1.553      ;
; -0.873 ; curr~2    ; right[6] ; CLOCK_50     ; KEY[0]      ; 0.500        ; 0.144      ; 1.553      ;
; -0.873 ; curr~2    ; right[7] ; CLOCK_50     ; KEY[0]      ; 0.500        ; 0.144      ; 1.553      ;
; -0.815 ; right[0]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.851      ;
; -0.773 ; right[1]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.809      ;
; -0.745 ; right[2]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.781      ;
; -0.744 ; right[0]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.780      ;
; -0.702 ; right[1]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.738      ;
; -0.674 ; right[2]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.710      ;
; -0.673 ; right[0]  ; right[4] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.709      ;
; -0.632 ; right[3]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.668      ;
; -0.631 ; right[1]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.667      ;
; -0.604 ; right[4]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.640      ;
; -0.603 ; right[2]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.639      ;
; -0.602 ; right[0]  ; right[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.638      ;
; -0.561 ; right[3]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.597      ;
; -0.560 ; right[1]  ; right[4] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.596      ;
; -0.533 ; right[4]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.569      ;
; -0.532 ; right[2]  ; right[4] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.568      ;
; -0.531 ; right[0]  ; right[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.567      ;
; -0.498 ; right[5]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.534      ;
; -0.490 ; right[3]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.526      ;
; -0.489 ; right[1]  ; right[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.525      ;
; -0.462 ; right[4]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.498      ;
; -0.461 ; right[2]  ; right[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.497      ;
; -0.460 ; right[0]  ; right[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.496      ;
; -0.427 ; right[6]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.463      ;
; -0.427 ; right[5]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.463      ;
; -0.419 ; right[3]  ; right[4] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.455      ;
; -0.418 ; right[1]  ; right[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.454      ;
; -0.076 ; right[4]  ; right[4] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.112      ;
; -0.075 ; right[2]  ; right[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.111      ;
; -0.074 ; right[0]  ; right[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.110      ;
; -0.044 ; right[6]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.080      ;
; -0.044 ; right[5]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.080      ;
; -0.036 ; right[3]  ; right[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.072      ;
; -0.035 ; right[1]  ; right[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.071      ;
; 0.230  ; right[7]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.806      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[2]'                                                                         ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.865 ; down[0]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.901      ;
; -0.798 ; curr~2    ; down[0] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.087     ; 1.247      ;
; -0.798 ; curr~2    ; down[1] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.087     ; 1.247      ;
; -0.798 ; curr~2    ; down[6] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.087     ; 1.247      ;
; -0.798 ; curr~2    ; down[3] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.087     ; 1.247      ;
; -0.798 ; curr~2    ; down[2] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.087     ; 1.247      ;
; -0.798 ; curr~2    ; down[4] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.087     ; 1.247      ;
; -0.798 ; curr~2    ; down[5] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.087     ; 1.247      ;
; -0.794 ; down[0]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.830      ;
; -0.751 ; down[1]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.787      ;
; -0.723 ; down[0]   ; down[4] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.759      ;
; -0.680 ; down[1]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.716      ;
; -0.652 ; down[0]   ; down[3] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.688      ;
; -0.638 ; down[2]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.674      ;
; -0.610 ; down[3]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.646      ;
; -0.609 ; down[1]   ; down[4] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.645      ;
; -0.581 ; down[0]   ; down[2] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.617      ;
; -0.567 ; down[2]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.603      ;
; -0.539 ; down[3]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.575      ;
; -0.538 ; down[1]   ; down[3] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.574      ;
; -0.510 ; down[0]   ; down[1] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.546      ;
; -0.497 ; down[4]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.533      ;
; -0.496 ; down[2]   ; down[4] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.532      ;
; -0.469 ; down[5]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.505      ;
; -0.468 ; down[3]   ; down[4] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.504      ;
; -0.467 ; down[1]   ; down[2] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.503      ;
; -0.426 ; down[4]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.462      ;
; -0.425 ; down[2]   ; down[3] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.461      ;
; -0.083 ; down[5]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.119      ;
; -0.082 ; down[3]   ; down[3] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.118      ;
; -0.081 ; down[1]   ; down[1] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.117      ;
; -0.043 ; down[4]   ; down[4] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.079      ;
; -0.042 ; down[2]   ; down[2] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.078      ;
; -0.035 ; down[0]   ; down[0] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 1.071      ;
; 0.241  ; down[6]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.795      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[3]'                                                                         ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.863 ; up[0]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.899      ;
; -0.792 ; up[0]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.828      ;
; -0.746 ; up[1]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.782      ;
; -0.735 ; curr~2    ; up[0]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.025     ; 1.246      ;
; -0.735 ; curr~2    ; up[1]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.025     ; 1.246      ;
; -0.735 ; curr~2    ; up[6]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.025     ; 1.246      ;
; -0.735 ; curr~2    ; up[3]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.025     ; 1.246      ;
; -0.735 ; curr~2    ; up[2]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.025     ; 1.246      ;
; -0.735 ; curr~2    ; up[4]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.025     ; 1.246      ;
; -0.735 ; curr~2    ; up[5]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.025     ; 1.246      ;
; -0.721 ; up[0]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.757      ;
; -0.675 ; up[1]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.711      ;
; -0.650 ; up[0]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.686      ;
; -0.635 ; up[2]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.671      ;
; -0.604 ; up[3]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.640      ;
; -0.604 ; up[1]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.640      ;
; -0.579 ; up[0]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.615      ;
; -0.564 ; up[2]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.600      ;
; -0.533 ; up[3]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.569      ;
; -0.533 ; up[1]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.569      ;
; -0.508 ; up[0]     ; up[1]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.544      ;
; -0.494 ; up[4]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.530      ;
; -0.493 ; up[2]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.529      ;
; -0.462 ; up[5]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.498      ;
; -0.462 ; up[3]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.498      ;
; -0.462 ; up[1]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.498      ;
; -0.423 ; up[4]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.459      ;
; -0.422 ; up[2]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.458      ;
; -0.076 ; up[5]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.112      ;
; -0.076 ; up[1]     ; up[1]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.112      ;
; -0.051 ; up[3]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.087      ;
; -0.040 ; up[4]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.076      ;
; -0.039 ; up[2]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.075      ;
; -0.033 ; up[0]     ; up[0]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 1.069      ;
; 0.249  ; up[6]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.787      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                               ;
+--------+-----------------+-----------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.385 ; constantLEFT[8] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 2.266      ;
; -0.217 ; constantLEFT[7] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 2.432      ;
; -0.216 ; constantLEFT[7] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 2.433      ;
; -0.065 ; constantLEFT[8] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 2.584      ;
; -0.064 ; constantLEFT[8] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 2.585      ;
; 0.113  ; constantLEFT[6] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 2.762      ;
; 0.114  ; constantLEFT[6] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 2.763      ;
; 0.197  ; constantLEFT[7] ; curr~5          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 2.846      ;
; 0.249  ; constantLEFT[6] ; y[4]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 2.900      ;
; 0.349  ; constantLEFT[8] ; curr~5          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 2.998      ;
; 0.382  ; constantLEFT[6] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.033      ;
; 0.391  ; curr~2          ; curr~2          ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; B[0]            ; B[0]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; B[1]            ; B[1]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; B[2]            ; B[2]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; B[3]            ; B[3]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; A[0]            ; A[0]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; A[1]            ; A[1]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; A[2]            ; A[2]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; A[3]            ; A[3]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; eraseX[0]       ; eraseX[0]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; curr~5          ; curr~5          ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; didGamefinish   ; didGamefinish   ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; endofdraw       ; endofdraw       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.471  ; constantLEFT[2] ; y[0]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.122      ;
; 0.485  ; constantLEFT[3] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 3.134      ;
; 0.486  ; constantLEFT[3] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 3.135      ;
; 0.517  ; constantLEFT[7] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.168      ;
; 0.527  ; constantLEFT[6] ; curr~5          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 3.176      ;
; 0.530  ; counterTIME[26] ; counterTIME[26] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; enable[15]      ; enable[15]      ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.539  ; B[0]            ; B[1]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.539  ; B[0]            ; B[2]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.541  ; eraseX[7]       ; eraseX[7]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.559  ; constantLEFT[4] ; y[2]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.210      ;
; 0.564  ; A[2]            ; A[3]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.830      ;
; 0.606  ; constantLEFT[5] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 3.255      ;
; 0.607  ; constantLEFT[5] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 3.256      ;
; 0.628  ; constantLEFT[7] ; y[5]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.279      ;
; 0.632  ; constantLEFT[6] ; y[5]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.283      ;
; 0.633  ; halfsec         ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.372      ; 3.271      ;
; 0.671  ; constantLEFT[5] ; y[3]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.322      ;
; 0.688  ; constantLEFT[5] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.339      ;
; 0.795  ; eraseY[0]       ; eraseY[0]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; enable[0]       ; enable[0]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.801  ; constantLEFT[4] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 3.450      ;
; 0.801  ; counterTIME[15] ; counterTIME[15] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; constantLEFT[4] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 3.451      ;
; 0.802  ; counterTIME[20] ; counterTIME[20] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; eraseX[4]       ; eraseX[4]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; counterTIME[14] ; counterTIME[14] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; enable[1]       ; enable[1]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; counterTIME[1]  ; counterTIME[1]  ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; counterTIME[6]  ; counterTIME[6]  ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; counterTIME[4]  ; counterTIME[4]  ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; counterTIME[22] ; counterTIME[22] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; counterTIME[24] ; counterTIME[24] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; counterTIME[12] ; counterTIME[12] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; counterTIME[11] ; counterTIME[11] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; enable[2]       ; enable[2]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; enable[4]       ; enable[4]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; enable[7]       ; enable[7]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; enable[9]       ; enable[9]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; enable[11]      ; enable[11]      ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; enable[13]      ; enable[13]      ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; enable[14]      ; enable[14]      ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; constantLEFT[4] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.460      ;
; 0.816  ; eraseX[6]       ; eraseX[6]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.816  ; eraseY[6]       ; eraseY[6]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.817  ; eraseY[3]       ; eraseY[3]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.083      ;
; 0.821  ; eraseY[1]       ; eraseY[1]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.823  ; B[1]            ; B[2]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.089      ;
; 0.825  ; constantLEFT[5] ; y[4]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.476      ;
; 0.835  ; counterTIME[9]  ; counterTIME[9]  ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; counterTIME[2]  ; counterTIME[2]  ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; counterTIME[3]  ; counterTIME[3]  ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; counterTIME[19] ; counterTIME[19] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; counterTIME[16] ; counterTIME[16] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; counterTIME[25] ; counterTIME[25] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; counterTIME[23] ; counterTIME[23] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; B[3]            ; A[1]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; enable[3]       ; enable[3]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; enable[8]       ; enable[8]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; enable[10]      ; enable[10]      ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; enable[12]      ; enable[12]      ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; B[3]            ; A[0]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; enable[5]       ; enable[5]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; enable[6]       ; enable[6]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.852  ; eraseY[2]       ; eraseY[2]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.118      ;
; 0.854  ; constantLEFT[2] ; y[1]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.505      ;
; 0.856  ; eraseY[4]       ; eraseY[4]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.122      ;
; 0.860  ; eraseX[3]       ; eraseX[3]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.126      ;
; 0.861  ; eraseX[5]       ; eraseX[5]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.127      ;
; 0.863  ; eraseY[5]       ; eraseY[5]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.129      ;
; 0.864  ; eraseX[1]       ; eraseX[1]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.130      ;
; 0.867  ; curr~3          ; curr~5          ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.133      ;
; 0.869  ; curr~3          ; curr~4          ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 1.135      ;
; 0.888  ; constantLEFT[2] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.539      ;
; 0.894  ; constantLEFT[5] ; y[5]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.385      ; 3.545      ;
; 0.899  ; constantLEFT[3] ; curr~5          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.383      ; 3.548      ;
+--------+-----------------+-----------------+---------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA|mypll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                          ; To Node                                                                                                                            ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.512 ; vga_adapter:VGA|vga_controller:controller|VGA_BLANK1                                                               ; vga_adapter:VGA|vga_controller:controller|VGA_BLANK                                                                                ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.778      ;
; 0.521 ; count[26]                                                                                                          ; count[26]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.692 ; vga_adapter:VGA|vga_controller:controller|VGA_HS1                                                                  ; vga_adapter:VGA|vga_controller:controller|VGA_HS                                                                                   ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 0.966      ;
; 0.727 ; vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_HS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.992      ;
; 0.795 ; count[6]                                                                                                           ; count[6]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; count[20]                                                                                                          ; count[20]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; count[11]                                                                                                          ; count[11]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; count[15]                                                                                                          ; count[15]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; vga_adapter:VGA|vga_controller:controller|yCounter[8]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[8]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; count[22]                                                                                                          ; count[22]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; count[1]                                                                                                           ; count[1]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; count[4]                                                                                                           ; count[4]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; count[12]                                                                                                          ; count[12]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; count[14]                                                                                                          ; count[14]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; count[24]                                                                                                          ; count[24]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.824 ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.826 ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.092      ;
; 0.830 ; count[9]                                                                                                           ; count[9]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.096      ;
; 0.832 ; constantLEFT[7]                                                                                                    ; constantLEFT[7]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; constantLEFT[5]                                                                                                    ; constantLEFT[5]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; count[23]                                                                                                          ; count[23]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; count[19]                                                                                                          ; count[19]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; vga_adapter:VGA|vga_controller:controller|yCounter[7]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[7]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; count[25]                                                                                                          ; count[25]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; count[16]                                                                                                          ; count[16]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; count[3]                                                                                                           ; count[3]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; count[2]                                                                                                           ; count[2]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; vga_adapter:VGA|vga_controller:controller|yCounter[1]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[1]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.845 ; vga_adapter:VGA|vga_controller:controller|xCounter[1]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[1]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; vga_adapter:VGA|vga_controller:controller|xCounter[0]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[0]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.847 ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.114      ;
; 0.857 ; vga_adapter:VGA|vga_controller:controller|yCounter[0]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_VS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.124      ;
; 0.877 ; constantLEFT[3]                                                                                                    ; constantLEFT[3]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.143      ;
; 0.879 ; constantLEFT[8]                                                                                                    ; constantLEFT[8]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.145      ;
; 0.880 ; constantLEFT[6]                                                                                                    ; constantLEFT[6]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.146      ;
; 0.885 ; constantLEFT[4]                                                                                                    ; constantLEFT[4]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.151      ;
; 0.944 ; vga_adapter:VGA|vga_controller:controller|xCounter[5]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a9~porta_address_reg3  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 1.240      ;
; 0.948 ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a9~porta_address_reg1  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 1.244      ;
; 0.955 ; vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a9~porta_address_reg0  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 1.251      ;
; 0.979 ; vga_adapter:VGA|vga_controller:controller|VGA_VS1                                                                  ; vga_adapter:VGA|vga_controller:controller|VGA_VS                                                                                   ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.022      ; 1.267      ;
; 1.004 ; vga_adapter:VGA|vga_controller:controller|xCounter[9]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_HS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.269      ;
; 1.025 ; constantLEFT[2]                                                                                                    ; constantLEFT[2]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.291      ;
; 1.038 ; vga_adapter:VGA|vga_controller:controller|xCounter[8]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_HS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.303      ;
; 1.129 ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|address_reg_a[1] ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|out_address_reg_a[1]             ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.385      ;
; 1.134 ; vga_adapter:VGA|vga_controller:controller|yCounter[2]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_VS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.401      ;
; 1.136 ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|address_reg_a[2] ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|out_address_reg_a[2]             ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.392      ;
; 1.147 ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|address_reg_a[0] ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|out_address_reg_a[0]             ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.403      ;
; 1.185 ; count[11]                                                                                                          ; count[12]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; count[15]                                                                                                          ; count[16]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; count[22]                                                                                                          ; count[23]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[7]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; count[1]                                                                                                           ; count[2]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; count[14]                                                                                                          ; count[15]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; vga_adapter:VGA|vga_controller:controller|yCounter[3]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; count[24]                                                                                                          ; count[25]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.459      ;
; 1.207 ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.473      ;
; 1.208 ; vga_adapter:VGA|vga_controller:controller|xCounter[5]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.474      ;
; 1.208 ; vga_adapter:VGA|vga_controller:controller|yCounter[1]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_VS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.475      ;
; 1.215 ; constantLEFT[7]                                                                                                    ; constantLEFT[8]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.220 ; count[23]                                                                                                          ; count[24]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.486      ;
; 1.221 ; count[19]                                                                                                          ; count[20]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.224 ; count[25]                                                                                                          ; count[26]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; vga_adapter:VGA|vga_controller:controller|yCounter[7]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[8]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; count[3]                                                                                                           ; count[4]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; count[2]                                                                                                           ; count[3]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; vga_adapter:VGA|vga_controller:controller|yCounter[0]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[1]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.231 ; vga_adapter:VGA|vga_controller:controller|xCounter[1]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; vga_adapter:VGA|vga_controller:controller|xCounter[0]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[1]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.497      ;
; 1.233 ; vga_adapter:VGA|vga_controller:controller|xCounter[8]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[8]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.499      ;
; 1.238 ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a9~porta_address_reg4  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 1.534      ;
; 1.248 ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_HS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.513      ;
; 1.250 ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg2 ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 1.546      ;
; 1.251 ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg2 ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.069      ; 1.554      ;
; 1.260 ; count[22]                                                                                                          ; count[24]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[8]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; count[1]                                                                                                           ; count[3]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; constantLEFT[3]                                                                                                    ; constantLEFT[4]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; count[14]                                                                                                          ; count[16]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; vga_adapter:VGA|vga_controller:controller|yCounter[3]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; count[24]                                                                                                          ; count[26]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 1.265 ; count[24]                                                                                                          ; halfsec                                                                                                                            ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.532      ;
; 1.266 ; constantLEFT[6]                                                                                                    ; constantLEFT[7]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.268 ; vga_adapter:VGA|vga_controller:controller|xCounter[5]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg3 ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.052      ; 1.554      ;
; 1.269 ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a13~porta_address_reg2 ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.076      ; 1.579      ;
; 1.271 ; constantLEFT[4]                                                                                                    ; constantLEFT[5]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.537      ;
; 1.274 ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg1 ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 1.570      ;
; 1.278 ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg1 ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.052      ; 1.564      ;
; 1.279 ; vga_adapter:VGA|vga_controller:controller|xCounter[5]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.545      ;
; 1.280 ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.546      ;
; 1.287 ; vga_adapter:VGA|vga_controller:controller|xCounter[5]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg3 ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 1.583      ;
; 1.287 ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg1 ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.069      ; 1.590      ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[3]'                                                                         ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.521 ; up[6]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.787      ;
; 0.803 ; up[0]     ; up[0]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.069      ;
; 0.809 ; up[2]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; up[4]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.076      ;
; 0.821 ; up[3]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.087      ;
; 0.846 ; up[1]     ; up[1]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; up[5]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.112      ;
; 1.192 ; up[2]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; up[4]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.459      ;
; 1.232 ; up[5]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; up[1]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; up[3]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.498      ;
; 1.263 ; up[2]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; up[4]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.530      ;
; 1.278 ; up[0]     ; up[1]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.544      ;
; 1.303 ; up[1]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; up[3]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.569      ;
; 1.334 ; up[2]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.600      ;
; 1.349 ; up[0]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.615      ;
; 1.374 ; up[1]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.640      ;
; 1.374 ; up[3]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.640      ;
; 1.405 ; up[2]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.671      ;
; 1.420 ; up[0]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.686      ;
; 1.445 ; up[1]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.711      ;
; 1.491 ; up[0]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.757      ;
; 1.505 ; curr~2    ; up[0]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.025     ; 1.246      ;
; 1.505 ; curr~2    ; up[1]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.025     ; 1.246      ;
; 1.505 ; curr~2    ; up[6]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.025     ; 1.246      ;
; 1.505 ; curr~2    ; up[3]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.025     ; 1.246      ;
; 1.505 ; curr~2    ; up[2]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.025     ; 1.246      ;
; 1.505 ; curr~2    ; up[4]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.025     ; 1.246      ;
; 1.505 ; curr~2    ; up[5]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.025     ; 1.246      ;
; 1.516 ; up[1]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.782      ;
; 1.562 ; up[0]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.828      ;
; 1.633 ; up[0]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.899      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[2]'                                                                         ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.529 ; down[6]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.795      ;
; 0.805 ; down[0]   ; down[0] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.812 ; down[2]   ; down[2] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; down[4]   ; down[4] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.079      ;
; 0.851 ; down[1]   ; down[1] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; down[3]   ; down[3] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; down[5]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.119      ;
; 1.195 ; down[2]   ; down[3] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; down[4]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.462      ;
; 1.237 ; down[1]   ; down[2] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.503      ;
; 1.238 ; down[3]   ; down[4] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.504      ;
; 1.239 ; down[5]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.505      ;
; 1.266 ; down[2]   ; down[4] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.532      ;
; 1.267 ; down[4]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.533      ;
; 1.280 ; down[0]   ; down[1] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.546      ;
; 1.308 ; down[1]   ; down[3] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.574      ;
; 1.309 ; down[3]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.575      ;
; 1.337 ; down[2]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.603      ;
; 1.351 ; down[0]   ; down[2] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.617      ;
; 1.379 ; down[1]   ; down[4] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.645      ;
; 1.380 ; down[3]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.646      ;
; 1.408 ; down[2]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.674      ;
; 1.422 ; down[0]   ; down[3] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.688      ;
; 1.450 ; down[1]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.716      ;
; 1.493 ; down[0]   ; down[4] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.759      ;
; 1.521 ; down[1]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.787      ;
; 1.564 ; down[0]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.830      ;
; 1.568 ; curr~2    ; down[0] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.087     ; 1.247      ;
; 1.568 ; curr~2    ; down[1] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.087     ; 1.247      ;
; 1.568 ; curr~2    ; down[6] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.087     ; 1.247      ;
; 1.568 ; curr~2    ; down[3] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.087     ; 1.247      ;
; 1.568 ; curr~2    ; down[2] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.087     ; 1.247      ;
; 1.568 ; curr~2    ; down[4] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.087     ; 1.247      ;
; 1.568 ; curr~2    ; down[5] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.087     ; 1.247      ;
; 1.635 ; down[0]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 1.901      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                          ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.540 ; right[7]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.806      ;
; 0.805 ; right[1]  ; right[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; right[3]  ; right[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.814 ; right[5]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; right[6]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.080      ;
; 0.844 ; right[0]  ; right[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; right[2]  ; right[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; right[4]  ; right[4] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.112      ;
; 1.188 ; right[1]  ; right[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; right[3]  ; right[4] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.197 ; right[6]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; right[5]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.463      ;
; 1.230 ; right[0]  ; right[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; right[2]  ; right[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; right[4]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.498      ;
; 1.259 ; right[1]  ; right[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; right[3]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.268 ; right[5]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.534      ;
; 1.301 ; right[0]  ; right[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; right[2]  ; right[4] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; right[4]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.569      ;
; 1.330 ; right[1]  ; right[4] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; right[3]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.372 ; right[0]  ; right[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.638      ;
; 1.373 ; right[2]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; right[4]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.640      ;
; 1.401 ; right[1]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.667      ;
; 1.402 ; right[3]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.668      ;
; 1.443 ; right[0]  ; right[4] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.709      ;
; 1.444 ; right[2]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.710      ;
; 1.472 ; right[1]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.738      ;
; 1.514 ; right[0]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.780      ;
; 1.515 ; right[2]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.781      ;
; 1.543 ; right[1]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.809      ;
; 1.585 ; right[0]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.851      ;
; 1.643 ; curr~2    ; right[0] ; CLOCK_50     ; KEY[0]      ; -0.500       ; 0.144      ; 1.553      ;
; 1.643 ; curr~2    ; right[1] ; CLOCK_50     ; KEY[0]      ; -0.500       ; 0.144      ; 1.553      ;
; 1.643 ; curr~2    ; right[2] ; CLOCK_50     ; KEY[0]      ; -0.500       ; 0.144      ; 1.553      ;
; 1.643 ; curr~2    ; right[3] ; CLOCK_50     ; KEY[0]      ; -0.500       ; 0.144      ; 1.553      ;
; 1.643 ; curr~2    ; right[4] ; CLOCK_50     ; KEY[0]      ; -0.500       ; 0.144      ; 1.553      ;
; 1.643 ; curr~2    ; right[5] ; CLOCK_50     ; KEY[0]      ; -0.500       ; 0.144      ; 1.553      ;
; 1.643 ; curr~2    ; right[6] ; CLOCK_50     ; KEY[0]      ; -0.500       ; 0.144      ; 1.553      ;
; 1.643 ; curr~2    ; right[7] ; CLOCK_50     ; KEY[0]      ; -0.500       ; 0.144      ; 1.553      ;
; 1.656 ; right[0]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.922      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                         ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.704 ; left[7]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.970      ;
; 0.802 ; left[2]   ; left[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; left[4]   ; left[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; left[6]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.833 ; left[3]   ; left[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.099      ;
; 0.838 ; left[0]   ; left[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; left[1]   ; left[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; left[5]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 1.189 ; left[6]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; left[4]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.219 ; left[3]   ; left[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.485      ;
; 1.224 ; left[1]   ; left[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; left[5]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; left[0]   ; left[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.260 ; left[4]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; left[2]   ; left[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.543      ;
; 1.290 ; left[3]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.556      ;
; 1.295 ; left[5]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; left[0]   ; left[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.331 ; left[4]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.348 ; left[2]   ; left[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.614      ;
; 1.361 ; left[3]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.627      ;
; 1.383 ; left[1]   ; left[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.649      ;
; 1.393 ; curr~2    ; left[0] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.093     ; 1.066      ;
; 1.393 ; curr~2    ; left[1] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.093     ; 1.066      ;
; 1.393 ; curr~2    ; left[2] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.093     ; 1.066      ;
; 1.393 ; curr~2    ; left[3] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.093     ; 1.066      ;
; 1.393 ; curr~2    ; left[4] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.093     ; 1.066      ;
; 1.393 ; curr~2    ; left[5] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.093     ; 1.066      ;
; 1.393 ; curr~2    ; left[6] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.093     ; 1.066      ;
; 1.393 ; curr~2    ; left[7] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.093     ; 1.066      ;
; 1.419 ; left[2]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.685      ;
; 1.432 ; left[3]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.698      ;
; 1.454 ; left[1]   ; left[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.720      ;
; 1.454 ; left[0]   ; left[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.720      ;
; 1.490 ; left[2]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.756      ;
; 1.525 ; left[1]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.791      ;
; 1.525 ; left[0]   ; left[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.791      ;
; 1.561 ; left[2]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.827      ;
; 1.596 ; left[1]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.862      ;
; 1.596 ; left[0]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.862      ;
; 1.667 ; left[1]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.933      ;
; 1.667 ; left[0]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.933      ;
; 1.738 ; left[0]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 2.004      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[7]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[7]|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[6]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[6]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[7]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[7]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[7]|clk                  ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[2]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[6]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[6]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[6]|clk                  ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[3]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[6]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[6]|clk                    ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                             ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                              ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg1   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg1   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg10  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg10  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg11  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg11  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg2   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg2   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg3   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg3   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg4   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg4   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg5   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg5   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg6   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg6   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg7   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg7   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg8   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg8   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg9   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg9   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_datain_reg0    ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_datain_reg0    ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_memory_reg0    ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_memory_reg0    ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_we_reg         ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_we_reg         ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg2  ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA|mypll|altpll_component|pll|clk[0]'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0                      ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0                      ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a1                      ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a1                      ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10                     ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10                     ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11                     ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11                     ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12                     ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12                     ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg6  ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 5.152 ; 5.152 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 1.666 ; 1.666 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 5.152 ; 5.152 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 0.393  ; 0.393  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.393  ; 0.393  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -4.404 ; -4.404 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+-----------+------------+--------+--------+------------+---------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-----------+------------+--------+--------+------------+---------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 10.095 ; 10.095 ; Rise       ; CLOCK_50                              ;
;  HEX0[0]  ; CLOCK_50   ; 10.095 ; 10.095 ; Rise       ; CLOCK_50                              ;
;  HEX0[1]  ; CLOCK_50   ; 10.060 ; 10.060 ; Rise       ; CLOCK_50                              ;
;  HEX0[2]  ; CLOCK_50   ; 10.084 ; 10.084 ; Rise       ; CLOCK_50                              ;
;  HEX0[3]  ; CLOCK_50   ; 9.846  ; 9.846  ; Rise       ; CLOCK_50                              ;
;  HEX0[4]  ; CLOCK_50   ; 9.847  ; 9.847  ; Rise       ; CLOCK_50                              ;
;  HEX0[5]  ; CLOCK_50   ; 10.031 ; 10.031 ; Rise       ; CLOCK_50                              ;
;  HEX0[6]  ; CLOCK_50   ; 9.817  ; 9.817  ; Rise       ; CLOCK_50                              ;
; HEX1[*]   ; CLOCK_50   ; 9.602  ; 9.602  ; Rise       ; CLOCK_50                              ;
;  HEX1[0]  ; CLOCK_50   ; 9.548  ; 9.548  ; Rise       ; CLOCK_50                              ;
;  HEX1[1]  ; CLOCK_50   ; 9.602  ; 9.602  ; Rise       ; CLOCK_50                              ;
;  HEX1[2]  ; CLOCK_50   ; 9.401  ; 9.401  ; Rise       ; CLOCK_50                              ;
;  HEX1[3]  ; CLOCK_50   ; 9.430  ; 9.430  ; Rise       ; CLOCK_50                              ;
;  HEX1[4]  ; CLOCK_50   ; 9.393  ; 9.393  ; Rise       ; CLOCK_50                              ;
;  HEX1[5]  ; CLOCK_50   ; 9.405  ; 9.405  ; Rise       ; CLOCK_50                              ;
;  HEX1[6]  ; CLOCK_50   ; 9.402  ; 9.402  ; Rise       ; CLOCK_50                              ;
; HEX2[*]   ; CLOCK_50   ; 9.413  ; 9.413  ; Rise       ; CLOCK_50                              ;
;  HEX2[0]  ; CLOCK_50   ; 9.413  ; 9.413  ; Rise       ; CLOCK_50                              ;
;  HEX2[1]  ; CLOCK_50   ; 9.389  ; 9.389  ; Rise       ; CLOCK_50                              ;
;  HEX2[2]  ; CLOCK_50   ; 9.323  ; 9.323  ; Rise       ; CLOCK_50                              ;
;  HEX2[3]  ; CLOCK_50   ; 9.393  ; 9.393  ; Rise       ; CLOCK_50                              ;
;  HEX2[4]  ; CLOCK_50   ; 9.115  ; 9.115  ; Rise       ; CLOCK_50                              ;
;  HEX2[5]  ; CLOCK_50   ; 9.107  ; 9.107  ; Rise       ; CLOCK_50                              ;
;  HEX2[6]  ; CLOCK_50   ; 9.128  ; 9.128  ; Rise       ; CLOCK_50                              ;
; HEX3[*]   ; CLOCK_50   ; 9.320  ; 9.320  ; Rise       ; CLOCK_50                              ;
;  HEX3[0]  ; CLOCK_50   ; 9.320  ; 9.320  ; Rise       ; CLOCK_50                              ;
;  HEX3[1]  ; CLOCK_50   ; 9.112  ; 9.112  ; Rise       ; CLOCK_50                              ;
;  HEX3[2]  ; CLOCK_50   ; 9.110  ; 9.110  ; Rise       ; CLOCK_50                              ;
;  HEX3[3]  ; CLOCK_50   ; 9.064  ; 9.064  ; Rise       ; CLOCK_50                              ;
;  HEX3[4]  ; CLOCK_50   ; 9.108  ; 9.108  ; Rise       ; CLOCK_50                              ;
;  HEX3[5]  ; CLOCK_50   ; 9.278  ; 9.278  ; Rise       ; CLOCK_50                              ;
;  HEX3[6]  ; CLOCK_50   ; 9.313  ; 9.313  ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 10.105 ; 10.105 ; Rise       ; CLOCK_50                              ;
;  LEDR[0]  ; CLOCK_50   ; 9.524  ; 9.524  ; Rise       ; CLOCK_50                              ;
;  LEDR[1]  ; CLOCK_50   ; 10.105 ; 10.105 ; Rise       ; CLOCK_50                              ;
;  LEDR[2]  ; CLOCK_50   ; 8.126  ; 8.126  ; Rise       ; CLOCK_50                              ;
;  LEDR[13] ; CLOCK_50   ; 8.652  ; 8.652  ; Rise       ; CLOCK_50                              ;
;  LEDR[14] ; CLOCK_50   ; 8.453  ; 8.453  ; Rise       ; CLOCK_50                              ;
;  LEDR[15] ; CLOCK_50   ; 8.537  ; 8.537  ; Rise       ; CLOCK_50                              ;
;  LEDR[16] ; CLOCK_50   ; 8.681  ; 8.681  ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 6.443  ; 6.443  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 6.443  ; 6.443  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 9.050  ; 9.050  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_50   ; 8.563  ; 8.563  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_50   ; 8.563  ; 8.563  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_50   ; 8.565  ; 8.565  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_50   ; 8.555  ; 8.555  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_50   ; 8.864  ; 8.864  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_50   ; 8.854  ; 8.854  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_50   ; 8.834  ; 8.834  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_50   ; 8.834  ; 8.834  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_50   ; 9.050  ; 9.050  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_50   ; 9.050  ; 9.050  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_50   ; 5.049  ; 5.049  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ; 2.937  ;        ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_50   ; 8.401  ; 8.401  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_50   ; 8.401  ; 8.401  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_50   ; 8.401  ; 8.401  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_50   ; 8.166  ; 8.166  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_50   ; 8.166  ; 8.166  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_50   ; 8.176  ; 8.176  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_50   ; 8.176  ; 8.176  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_50   ; 8.349  ; 8.349  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_50   ; 8.369  ; 8.369  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_50   ; 8.379  ; 8.379  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_50   ; 8.379  ; 8.379  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_50   ; 5.050  ; 5.050  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_50   ; 9.059  ; 9.059  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_50   ; 9.012  ; 9.012  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_50   ; 9.049  ; 9.049  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_50   ; 9.049  ; 9.049  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_50   ; 9.059  ; 9.059  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_50   ; 9.059  ; 9.059  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_50   ; 9.007  ; 9.007  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_50   ; 8.766  ; 8.766  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_50   ; 8.776  ; 8.776  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_50   ; 8.756  ; 8.756  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_50   ; 8.756  ; 8.756  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_50   ; 4.509  ; 4.509  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;        ; 2.937  ; Fall       ; VGA|mypll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+-----------+------------+--------+--------+------------+---------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-----------+------------+--------+--------+------------+---------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 8.765  ; 8.765  ; Rise       ; CLOCK_50                              ;
;  HEX0[0]  ; CLOCK_50   ; 9.033  ; 9.033  ; Rise       ; CLOCK_50                              ;
;  HEX0[1]  ; CLOCK_50   ; 8.995  ; 8.995  ; Rise       ; CLOCK_50                              ;
;  HEX0[2]  ; CLOCK_50   ; 9.019  ; 9.019  ; Rise       ; CLOCK_50                              ;
;  HEX0[3]  ; CLOCK_50   ; 8.781  ; 8.781  ; Rise       ; CLOCK_50                              ;
;  HEX0[4]  ; CLOCK_50   ; 8.782  ; 8.782  ; Rise       ; CLOCK_50                              ;
;  HEX0[5]  ; CLOCK_50   ; 8.979  ; 8.979  ; Rise       ; CLOCK_50                              ;
;  HEX0[6]  ; CLOCK_50   ; 8.765  ; 8.765  ; Rise       ; CLOCK_50                              ;
; HEX1[*]   ; CLOCK_50   ; 9.086  ; 9.086  ; Rise       ; CLOCK_50                              ;
;  HEX1[0]  ; CLOCK_50   ; 9.241  ; 9.241  ; Rise       ; CLOCK_50                              ;
;  HEX1[1]  ; CLOCK_50   ; 9.294  ; 9.294  ; Rise       ; CLOCK_50                              ;
;  HEX1[2]  ; CLOCK_50   ; 9.096  ; 9.096  ; Rise       ; CLOCK_50                              ;
;  HEX1[3]  ; CLOCK_50   ; 9.123  ; 9.123  ; Rise       ; CLOCK_50                              ;
;  HEX1[4]  ; CLOCK_50   ; 9.086  ; 9.086  ; Rise       ; CLOCK_50                              ;
;  HEX1[5]  ; CLOCK_50   ; 9.099  ; 9.099  ; Rise       ; CLOCK_50                              ;
;  HEX1[6]  ; CLOCK_50   ; 9.095  ; 9.095  ; Rise       ; CLOCK_50                              ;
; HEX2[*]   ; CLOCK_50   ; 8.156  ; 8.156  ; Rise       ; CLOCK_50                              ;
;  HEX2[0]  ; CLOCK_50   ; 8.464  ; 8.464  ; Rise       ; CLOCK_50                              ;
;  HEX2[1]  ; CLOCK_50   ; 8.422  ; 8.422  ; Rise       ; CLOCK_50                              ;
;  HEX2[2]  ; CLOCK_50   ; 8.355  ; 8.355  ; Rise       ; CLOCK_50                              ;
;  HEX2[3]  ; CLOCK_50   ; 8.421  ; 8.421  ; Rise       ; CLOCK_50                              ;
;  HEX2[4]  ; CLOCK_50   ; 8.174  ; 8.174  ; Rise       ; CLOCK_50                              ;
;  HEX2[5]  ; CLOCK_50   ; 8.168  ; 8.168  ; Rise       ; CLOCK_50                              ;
;  HEX2[6]  ; CLOCK_50   ; 8.156  ; 8.156  ; Rise       ; CLOCK_50                              ;
; HEX3[*]   ; CLOCK_50   ; 8.664  ; 8.664  ; Rise       ; CLOCK_50                              ;
;  HEX3[0]  ; CLOCK_50   ; 8.895  ; 8.895  ; Rise       ; CLOCK_50                              ;
;  HEX3[1]  ; CLOCK_50   ; 8.707  ; 8.707  ; Rise       ; CLOCK_50                              ;
;  HEX3[2]  ; CLOCK_50   ; 8.707  ; 8.707  ; Rise       ; CLOCK_50                              ;
;  HEX3[3]  ; CLOCK_50   ; 8.664  ; 8.664  ; Rise       ; CLOCK_50                              ;
;  HEX3[4]  ; CLOCK_50   ; 8.678  ; 8.678  ; Rise       ; CLOCK_50                              ;
;  HEX3[5]  ; CLOCK_50   ; 8.907  ; 8.907  ; Rise       ; CLOCK_50                              ;
;  HEX3[6]  ; CLOCK_50   ; 8.911  ; 8.911  ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 8.126  ; 8.126  ; Rise       ; CLOCK_50                              ;
;  LEDR[0]  ; CLOCK_50   ; 9.524  ; 9.524  ; Rise       ; CLOCK_50                              ;
;  LEDR[1]  ; CLOCK_50   ; 10.105 ; 10.105 ; Rise       ; CLOCK_50                              ;
;  LEDR[2]  ; CLOCK_50   ; 8.126  ; 8.126  ; Rise       ; CLOCK_50                              ;
;  LEDR[13] ; CLOCK_50   ; 8.652  ; 8.652  ; Rise       ; CLOCK_50                              ;
;  LEDR[14] ; CLOCK_50   ; 8.453  ; 8.453  ; Rise       ; CLOCK_50                              ;
;  LEDR[15] ; CLOCK_50   ; 8.537  ; 8.537  ; Rise       ; CLOCK_50                              ;
;  LEDR[16] ; CLOCK_50   ; 8.681  ; 8.681  ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 6.443  ; 6.443  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 6.443  ; 6.443  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 5.325  ; 5.325  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_50   ; 5.333  ; 5.333  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_50   ; 5.333  ; 5.333  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_50   ; 5.335  ; 5.335  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_50   ; 5.325  ; 5.325  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_50   ; 5.634  ; 5.634  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_50   ; 5.624  ; 5.624  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_50   ; 5.604  ; 5.604  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_50   ; 5.604  ; 5.604  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_50   ; 5.820  ; 5.820  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_50   ; 5.820  ; 5.820  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_50   ; 5.049  ; 5.049  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ; 2.937  ;        ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_50   ; 5.127  ; 5.127  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_50   ; 5.362  ; 5.362  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_50   ; 5.362  ; 5.362  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_50   ; 5.127  ; 5.127  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_50   ; 5.127  ; 5.127  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_50   ; 5.137  ; 5.137  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_50   ; 5.137  ; 5.137  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_50   ; 5.310  ; 5.310  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_50   ; 5.330  ; 5.330  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_50   ; 5.340  ; 5.340  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_50   ; 5.340  ; 5.340  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_50   ; 5.050  ; 5.050  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_50   ; 5.329  ; 5.329  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_50   ; 5.585  ; 5.585  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_50   ; 5.622  ; 5.622  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_50   ; 5.622  ; 5.622  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_50   ; 5.632  ; 5.632  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_50   ; 5.632  ; 5.632  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_50   ; 5.580  ; 5.580  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_50   ; 5.339  ; 5.339  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_50   ; 5.349  ; 5.349  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_50   ; 5.329  ; 5.329  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_50   ; 5.329  ; 5.329  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_50   ; 4.509  ; 4.509  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;        ; 2.937  ; Fall       ; VGA|mypll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; VGA|mypll|altpll_component|pll|clk[0] ; -3.694 ; -24.784       ;
; CLOCK_50                              ; -1.939 ; -93.795       ;
; KEY[0]                                ; -0.390 ; -3.120        ;
; KEY[2]                                ; -0.214 ; -1.498        ;
; KEY[3]                                ; -0.167 ; -1.169        ;
; KEY[1]                                ; -0.138 ; -1.104        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Hold Summary                                        ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; CLOCK_50                              ; -0.728 ; -4.617        ;
; VGA|mypll|altpll_component|pll|clk[0] ; 0.235  ; 0.000         ;
; KEY[3]                                ; 0.238  ; 0.000         ;
; KEY[2]                                ; 0.242  ; 0.000         ;
; KEY[0]                                ; 0.250  ; 0.000         ;
; KEY[1]                                ; 0.321  ; 0.000         ;
+---------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                         ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; KEY[0]                                ; -1.222 ; -9.222        ;
; KEY[1]                                ; -1.222 ; -9.222        ;
; KEY[2]                                ; -1.222 ; -8.222        ;
; KEY[3]                                ; -1.222 ; -8.222        ;
; CLOCK_50                              ; 7.620  ; 0.000         ;
; VGA|mypll|altpll_component|pll|clk[0] ; 17.873 ; 0.000         ;
+---------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA|mypll|altpll_component|pll|clk[0]'                                                                            ;
+--------+-----------+-----------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+---------------------------------------+--------------+------------+------------+
; -3.694 ; down[0]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.704      ;
; -3.659 ; down[0]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.669      ;
; -3.635 ; down[1]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.645      ;
; -3.624 ; down[0]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.634      ;
; -3.600 ; down[1]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.610      ;
; -3.581 ; down[2]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.591      ;
; -3.565 ; down[1]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.575      ;
; -3.564 ; down[3]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.574      ;
; -3.546 ; down[2]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.556      ;
; -3.530 ; down[0]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.540      ;
; -3.529 ; down[3]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.539      ;
; -3.511 ; down[2]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.521      ;
; -3.495 ; down[0]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.505      ;
; -3.494 ; down[3]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.504      ;
; -3.471 ; down[1]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.481      ;
; -3.460 ; down[0]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.470      ;
; -3.459 ; up[0]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.423      ;
; -3.436 ; down[1]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.446      ;
; -3.424 ; up[0]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.388      ;
; -3.417 ; down[2]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.427      ;
; -3.412 ; up[1]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.376      ;
; -3.406 ; down[4]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.416      ;
; -3.401 ; down[1]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.411      ;
; -3.400 ; down[3]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.410      ;
; -3.389 ; up[0]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.353      ;
; -3.382 ; down[2]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.392      ;
; -3.377 ; up[1]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.341      ;
; -3.371 ; down[4]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.381      ;
; -3.365 ; down[3]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.375      ;
; -3.347 ; down[2]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.357      ;
; -3.342 ; up[1]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.306      ;
; -3.336 ; down[4]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.346      ;
; -3.330 ; down[3]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.340      ;
; -3.323 ; up[2]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.287      ;
; -3.322 ; down[0]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.332      ;
; -3.295 ; up[0]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.259      ;
; -3.291 ; up[3]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.255      ;
; -3.288 ; up[2]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.252      ;
; -3.281 ; down[5]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.291      ;
; -3.263 ; down[1]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.273      ;
; -3.260 ; up[0]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.224      ;
; -3.256 ; up[3]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.220      ;
; -3.253 ; up[2]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.217      ;
; -3.249 ; up[4]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.213      ;
; -3.248 ; up[1]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.212      ;
; -3.246 ; down[5]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.256      ;
; -3.242 ; down[4]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.252      ;
; -3.225 ; up[0]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.189      ;
; -3.221 ; up[3]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.185      ;
; -3.214 ; up[4]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.178      ;
; -3.213 ; up[1]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.177      ;
; -3.211 ; down[5]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.221      ;
; -3.209 ; down[2]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.219      ;
; -3.207 ; down[4]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.217      ;
; -3.192 ; down[3]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.202      ;
; -3.179 ; up[4]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.143      ;
; -3.178 ; up[1]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.142      ;
; -3.172 ; down[4]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.182      ;
; -3.159 ; up[2]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.123      ;
; -3.127 ; up[3]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.091      ;
; -3.124 ; up[2]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.088      ;
; -3.117 ; down[5]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.127      ;
; -3.111 ; up[5]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.075      ;
; -3.092 ; up[3]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.056      ;
; -3.089 ; up[2]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.053      ;
; -3.087 ; up[0]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.051      ;
; -3.085 ; up[4]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.049      ;
; -3.082 ; down[5]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.092      ;
; -3.076 ; up[5]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.040      ;
; -3.057 ; up[3]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.021      ;
; -3.050 ; up[4]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.014      ;
; -3.047 ; down[5]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.057      ;
; -3.041 ; up[5]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.005      ;
; -3.040 ; up[1]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 2.004      ;
; -3.034 ; down[4]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 2.044      ;
; -3.015 ; up[4]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.979      ;
; -2.951 ; up[2]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.915      ;
; -2.947 ; up[5]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.911      ;
; -2.919 ; up[3]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.883      ;
; -2.912 ; up[5]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.876      ;
; -2.909 ; down[5]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 1.919      ;
; -2.877 ; up[5]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.841      ;
; -2.877 ; up[4]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.841      ;
; -2.840 ; up[6]     ; constantLEFT[8] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.804      ;
; -2.805 ; up[6]     ; constantLEFT[7] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.769      ;
; -2.770 ; up[6]     ; constantLEFT[6] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.734      ;
; -2.739 ; up[5]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.703      ;
; -2.735 ; down[6]   ; constantLEFT[8] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 1.745      ;
; -2.700 ; down[6]   ; constantLEFT[7] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 1.710      ;
; -2.676 ; up[6]     ; constantLEFT[5] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.640      ;
; -2.665 ; down[6]   ; constantLEFT[6] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 1.675      ;
; -2.641 ; up[6]     ; constantLEFT[4] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.605      ;
; -2.606 ; up[6]     ; constantLEFT[3] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.570      ;
; -2.571 ; down[6]   ; constantLEFT[5] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 1.581      ;
; -2.536 ; down[6]   ; constantLEFT[4] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 1.546      ;
; -2.501 ; down[6]   ; constantLEFT[3] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 1.511      ;
; -2.468 ; up[6]     ; constantLEFT[2] ; KEY[3]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.568     ; 1.432      ;
; -2.363 ; down[6]   ; constantLEFT[2] ; KEY[2]       ; VGA|mypll|altpll_component|pll|clk[0] ; 0.500        ; -1.522     ; 1.373      ;
; 14.949 ; A[2]      ; constantLEFT[8] ; CLOCK_50     ; VGA|mypll|altpll_component|pll|clk[0] ; 20.000       ; -1.606     ; 3.477      ;
; 14.984 ; A[2]      ; constantLEFT[7] ; CLOCK_50     ; VGA|mypll|altpll_component|pll|clk[0] ; 20.000       ; -1.606     ; 3.442      ;
+--------+-----------+-----------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                               ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.939 ; down[0]   ; enable[0]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[1]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[2]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[3]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[4]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[5]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[6]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[7]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[8]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[9]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[10]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[11]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[12]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[13]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[14]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.939 ; down[0]   ; enable[15]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.558      ;
; -1.919 ; down[0]   ; counterTIME[7]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.536      ;
; -1.919 ; down[0]   ; counterTIME[10] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.536      ;
; -1.919 ; down[0]   ; counterTIME[9]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.536      ;
; -1.919 ; down[0]   ; counterTIME[8]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.536      ;
; -1.919 ; down[0]   ; counterTIME[1]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.536      ;
; -1.919 ; down[0]   ; counterTIME[2]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.536      ;
; -1.919 ; down[0]   ; counterTIME[6]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.536      ;
; -1.919 ; down[0]   ; counterTIME[3]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.536      ;
; -1.919 ; down[0]   ; counterTIME[4]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.536      ;
; -1.919 ; down[0]   ; counterTIME[12] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.536      ;
; -1.919 ; down[0]   ; counterTIME[11] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.536      ;
; -1.880 ; down[1]   ; enable[0]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[1]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[2]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[3]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[4]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[5]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[6]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[7]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[8]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[9]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[10]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[11]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[12]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[13]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[14]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.880 ; down[1]   ; enable[15]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.499      ;
; -1.860 ; down[1]   ; counterTIME[7]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.477      ;
; -1.860 ; down[1]   ; counterTIME[10] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.477      ;
; -1.860 ; down[1]   ; counterTIME[9]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.477      ;
; -1.860 ; down[1]   ; counterTIME[8]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.477      ;
; -1.860 ; down[1]   ; counterTIME[1]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.477      ;
; -1.860 ; down[1]   ; counterTIME[2]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.477      ;
; -1.860 ; down[1]   ; counterTIME[6]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.477      ;
; -1.860 ; down[1]   ; counterTIME[3]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.477      ;
; -1.860 ; down[1]   ; counterTIME[4]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.477      ;
; -1.860 ; down[1]   ; counterTIME[12] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.477      ;
; -1.860 ; down[1]   ; counterTIME[11] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.477      ;
; -1.826 ; down[2]   ; enable[0]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[1]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[2]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[3]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[4]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[5]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[6]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[7]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[8]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[9]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[10]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[11]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[12]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[13]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[14]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.826 ; down[2]   ; enable[15]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.445      ;
; -1.809 ; down[3]   ; enable[0]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[1]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[2]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[3]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[4]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[5]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[6]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[7]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[8]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[9]       ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[10]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[11]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[12]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[13]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[14]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.809 ; down[3]   ; enable[15]      ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.087      ; 2.428      ;
; -1.806 ; down[2]   ; counterTIME[7]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.423      ;
; -1.806 ; down[2]   ; counterTIME[10] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.423      ;
; -1.806 ; down[2]   ; counterTIME[9]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.423      ;
; -1.806 ; down[2]   ; counterTIME[8]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.423      ;
; -1.806 ; down[2]   ; counterTIME[1]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.423      ;
; -1.806 ; down[2]   ; counterTIME[2]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.423      ;
; -1.806 ; down[2]   ; counterTIME[6]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.423      ;
; -1.806 ; down[2]   ; counterTIME[3]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.423      ;
; -1.806 ; down[2]   ; counterTIME[4]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.423      ;
; -1.806 ; down[2]   ; counterTIME[12] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.423      ;
; -1.806 ; down[2]   ; counterTIME[11] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.423      ;
; -1.789 ; down[3]   ; counterTIME[7]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.406      ;
; -1.789 ; down[3]   ; counterTIME[10] ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.406      ;
; -1.789 ; down[3]   ; counterTIME[9]  ; KEY[2]       ; CLOCK_50    ; 0.500        ; 0.085      ; 2.406      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                          ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.390 ; curr~2    ; right[0] ; CLOCK_50     ; KEY[0]      ; 0.500        ; -0.113     ; 0.809      ;
; -0.390 ; curr~2    ; right[1] ; CLOCK_50     ; KEY[0]      ; 0.500        ; -0.113     ; 0.809      ;
; -0.390 ; curr~2    ; right[2] ; CLOCK_50     ; KEY[0]      ; 0.500        ; -0.113     ; 0.809      ;
; -0.390 ; curr~2    ; right[3] ; CLOCK_50     ; KEY[0]      ; 0.500        ; -0.113     ; 0.809      ;
; -0.390 ; curr~2    ; right[4] ; CLOCK_50     ; KEY[0]      ; 0.500        ; -0.113     ; 0.809      ;
; -0.390 ; curr~2    ; right[5] ; CLOCK_50     ; KEY[0]      ; 0.500        ; -0.113     ; 0.809      ;
; -0.390 ; curr~2    ; right[6] ; CLOCK_50     ; KEY[0]      ; 0.500        ; -0.113     ; 0.809      ;
; -0.390 ; curr~2    ; right[7] ; CLOCK_50     ; KEY[0]      ; 0.500        ; -0.113     ; 0.809      ;
; 0.154  ; right[0]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.878      ;
; 0.189  ; right[0]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.843      ;
; 0.205  ; right[1]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.827      ;
; 0.223  ; right[2]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.809      ;
; 0.224  ; right[0]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.808      ;
; 0.240  ; right[1]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.792      ;
; 0.258  ; right[2]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.774      ;
; 0.259  ; right[0]  ; right[4] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.773      ;
; 0.275  ; right[3]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.757      ;
; 0.275  ; right[1]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.757      ;
; 0.292  ; right[4]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.740      ;
; 0.293  ; right[2]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.739      ;
; 0.294  ; right[0]  ; right[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.738      ;
; 0.310  ; right[3]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.722      ;
; 0.310  ; right[1]  ; right[4] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.722      ;
; 0.327  ; right[4]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.705      ;
; 0.328  ; right[2]  ; right[4] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.704      ;
; 0.329  ; right[0]  ; right[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.703      ;
; 0.340  ; right[5]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.692      ;
; 0.345  ; right[3]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.687      ;
; 0.345  ; right[1]  ; right[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.687      ;
; 0.362  ; right[4]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.670      ;
; 0.363  ; right[2]  ; right[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.669      ;
; 0.364  ; right[0]  ; right[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.668      ;
; 0.375  ; right[6]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.375  ; right[5]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.380  ; right[3]  ; right[4] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.652      ;
; 0.380  ; right[1]  ; right[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.652      ;
; 0.502  ; right[4]  ; right[4] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.530      ;
; 0.503  ; right[2]  ; right[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.529      ;
; 0.504  ; right[0]  ; right[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.528      ;
; 0.513  ; right[6]  ; right[6] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.519      ;
; 0.513  ; right[5]  ; right[5] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.519      ;
; 0.518  ; right[3]  ; right[3] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.514      ;
; 0.518  ; right[1]  ; right[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.514      ;
; 0.630  ; right[7]  ; right[7] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 0.402      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[2]'                                                                         ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.214 ; curr~2    ; down[0] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.084     ; 0.662      ;
; -0.214 ; curr~2    ; down[1] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.084     ; 0.662      ;
; -0.214 ; curr~2    ; down[6] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.084     ; 0.662      ;
; -0.214 ; curr~2    ; down[3] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.084     ; 0.662      ;
; -0.214 ; curr~2    ; down[2] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.084     ; 0.662      ;
; -0.214 ; curr~2    ; down[4] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.084     ; 0.662      ;
; -0.214 ; curr~2    ; down[5] ; CLOCK_50     ; KEY[2]      ; 0.500        ; -0.084     ; 0.662      ;
; 0.152  ; down[0]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.880      ;
; 0.187  ; down[0]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.845      ;
; 0.222  ; down[0]   ; down[4] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.810      ;
; 0.222  ; down[1]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.810      ;
; 0.257  ; down[0]   ; down[3] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.775      ;
; 0.257  ; down[1]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.775      ;
; 0.273  ; down[2]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.759      ;
; 0.291  ; down[3]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.741      ;
; 0.292  ; down[0]   ; down[2] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.740      ;
; 0.292  ; down[1]   ; down[4] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.740      ;
; 0.308  ; down[2]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.724      ;
; 0.326  ; down[3]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.706      ;
; 0.327  ; down[0]   ; down[1] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.705      ;
; 0.327  ; down[1]   ; down[3] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.705      ;
; 0.343  ; down[4]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.689      ;
; 0.343  ; down[2]   ; down[4] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.689      ;
; 0.360  ; down[5]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.672      ;
; 0.361  ; down[3]   ; down[4] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.671      ;
; 0.362  ; down[1]   ; down[2] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.670      ;
; 0.378  ; down[4]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.654      ;
; 0.378  ; down[2]   ; down[3] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.654      ;
; 0.500  ; down[5]   ; down[5] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.532      ;
; 0.501  ; down[3]   ; down[3] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.531      ;
; 0.502  ; down[1]   ; down[1] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.530      ;
; 0.516  ; down[4]   ; down[4] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.516      ;
; 0.516  ; down[2]   ; down[2] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.516      ;
; 0.520  ; down[0]   ; down[0] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.512      ;
; 0.638  ; down[6]   ; down[6] ; KEY[2]       ; KEY[2]      ; 1.000        ; 0.000      ; 0.394      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[3]'                                                                         ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.167 ; curr~2    ; up[0]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.038     ; 0.661      ;
; -0.167 ; curr~2    ; up[1]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.038     ; 0.661      ;
; -0.167 ; curr~2    ; up[6]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.038     ; 0.661      ;
; -0.167 ; curr~2    ; up[3]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.038     ; 0.661      ;
; -0.167 ; curr~2    ; up[2]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.038     ; 0.661      ;
; -0.167 ; curr~2    ; up[4]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.038     ; 0.661      ;
; -0.167 ; curr~2    ; up[5]   ; CLOCK_50     ; KEY[3]      ; 0.500        ; -0.038     ; 0.661      ;
; 0.153  ; up[0]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.879      ;
; 0.188  ; up[0]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.844      ;
; 0.223  ; up[0]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.809      ;
; 0.226  ; up[1]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.806      ;
; 0.258  ; up[0]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.774      ;
; 0.261  ; up[1]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.771      ;
; 0.276  ; up[2]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.756      ;
; 0.293  ; up[0]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.739      ;
; 0.296  ; up[3]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.736      ;
; 0.296  ; up[1]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.736      ;
; 0.311  ; up[2]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.721      ;
; 0.328  ; up[0]     ; up[1]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.704      ;
; 0.331  ; up[3]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.701      ;
; 0.331  ; up[1]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.701      ;
; 0.346  ; up[4]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.686      ;
; 0.346  ; up[2]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.686      ;
; 0.365  ; up[5]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.667      ;
; 0.366  ; up[3]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.666      ;
; 0.366  ; up[1]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.666      ;
; 0.381  ; up[4]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.651      ;
; 0.381  ; up[2]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.651      ;
; 0.505  ; up[5]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.527      ;
; 0.506  ; up[3]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.526      ;
; 0.506  ; up[1]     ; up[1]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.526      ;
; 0.519  ; up[4]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.513      ;
; 0.519  ; up[2]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.513      ;
; 0.521  ; up[0]     ; up[0]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.511      ;
; 0.642  ; up[6]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.390      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                         ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.138 ; curr~2    ; left[0] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.088     ; 0.582      ;
; -0.138 ; curr~2    ; left[1] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.088     ; 0.582      ;
; -0.138 ; curr~2    ; left[2] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.088     ; 0.582      ;
; -0.138 ; curr~2    ; left[3] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.088     ; 0.582      ;
; -0.138 ; curr~2    ; left[4] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.088     ; 0.582      ;
; -0.138 ; curr~2    ; left[5] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.088     ; 0.582      ;
; -0.138 ; curr~2    ; left[6] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.088     ; 0.582      ;
; -0.138 ; curr~2    ; left[7] ; CLOCK_50     ; KEY[1]      ; 0.500        ; -0.088     ; 0.582      ;
; 0.097  ; left[0]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.935      ;
; 0.132  ; left[0]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; left[1]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.900      ;
; 0.167  ; left[0]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.865      ;
; 0.167  ; left[1]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.865      ;
; 0.186  ; left[2]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.846      ;
; 0.202  ; left[0]   ; left[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.830      ;
; 0.202  ; left[1]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.830      ;
; 0.221  ; left[2]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.811      ;
; 0.237  ; left[0]   ; left[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.795      ;
; 0.237  ; left[1]   ; left[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.795      ;
; 0.256  ; left[2]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.776      ;
; 0.264  ; left[3]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.768      ;
; 0.272  ; left[1]   ; left[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.760      ;
; 0.291  ; left[2]   ; left[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.741      ;
; 0.299  ; left[3]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.733      ;
; 0.312  ; left[4]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.720      ;
; 0.326  ; left[2]   ; left[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.706      ;
; 0.331  ; left[0]   ; left[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.701      ;
; 0.334  ; left[5]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.698      ;
; 0.334  ; left[3]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.698      ;
; 0.347  ; left[4]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.685      ;
; 0.366  ; left[0]   ; left[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.666      ;
; 0.366  ; left[1]   ; left[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.666      ;
; 0.369  ; left[5]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.663      ;
; 0.369  ; left[3]   ; left[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.663      ;
; 0.381  ; left[6]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.651      ;
; 0.382  ; left[4]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.650      ;
; 0.506  ; left[0]   ; left[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.526      ;
; 0.506  ; left[1]   ; left[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.526      ;
; 0.509  ; left[5]   ; left[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.523      ;
; 0.509  ; left[3]   ; left[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.523      ;
; 0.519  ; left[6]   ; left[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.513      ;
; 0.519  ; left[2]   ; left[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.513      ;
; 0.520  ; left[4]   ; left[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.512      ;
; 0.559  ; left[7]   ; left[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 0.473      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                               ;
+--------+-----------------+-----------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.728 ; constantLEFT[8] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.027      ;
; -0.652 ; constantLEFT[7] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.101      ;
; -0.649 ; constantLEFT[7] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.104      ;
; -0.590 ; constantLEFT[8] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.163      ;
; -0.587 ; constantLEFT[8] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.166      ;
; -0.510 ; constantLEFT[6] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.243      ;
; -0.507 ; constantLEFT[6] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.246      ;
; -0.473 ; constantLEFT[7] ; curr~5          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.280      ;
; -0.464 ; constantLEFT[6] ; y[4]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.291      ;
; -0.426 ; constantLEFT[6] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.329      ;
; -0.411 ; constantLEFT[8] ; curr~5          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.342      ;
; -0.360 ; constantLEFT[7] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.395      ;
; -0.356 ; constantLEFT[2] ; y[0]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.399      ;
; -0.337 ; constantLEFT[3] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.416      ;
; -0.334 ; constantLEFT[3] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.419      ;
; -0.331 ; constantLEFT[6] ; curr~5          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.422      ;
; -0.326 ; constantLEFT[6] ; y[5]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.429      ;
; -0.318 ; constantLEFT[4] ; y[2]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.437      ;
; -0.311 ; constantLEFT[5] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.442      ;
; -0.308 ; constantLEFT[5] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.445      ;
; -0.285 ; constantLEFT[7] ; y[5]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.470      ;
; -0.270 ; constantLEFT[5] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.485      ;
; -0.254 ; constantLEFT[5] ; y[3]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.501      ;
; -0.224 ; constantLEFT[4] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.529      ;
; -0.221 ; constantLEFT[2] ; y[1]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.534      ;
; -0.221 ; constantLEFT[4] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.532      ;
; -0.219 ; constantLEFT[5] ; y[4]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.536      ;
; -0.219 ; constantLEFT[4] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.536      ;
; -0.186 ; constantLEFT[2] ; y[2]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.569      ;
; -0.185 ; constantLEFT[2] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.570      ;
; -0.184 ; constantLEFT[5] ; y[5]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.571      ;
; -0.178 ; constantLEFT[4] ; y[3]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.577      ;
; -0.176 ; constantLEFT[7] ; color1[1]       ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.599      ; 1.575      ;
; -0.162 ; halfsec         ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.595      ; 1.585      ;
; -0.158 ; constantLEFT[3] ; curr~5          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.595      ;
; -0.152 ; constantLEFT[4] ; y[4]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.603      ;
; -0.151 ; constantLEFT[2] ; y[3]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.604      ;
; -0.132 ; constantLEFT[5] ; curr~5          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.621      ;
; -0.118 ; constantLEFT[2] ; y[4]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.637      ;
; -0.115 ; constantLEFT[4] ; y[5]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.640      ;
; -0.114 ; constantLEFT[8] ; color1[1]       ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.599      ; 1.637      ;
; -0.081 ; constantLEFT[2] ; y[5]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.674      ;
; -0.064 ; constantLEFT[3] ; y[1]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.691      ;
; -0.045 ; constantLEFT[4] ; curr~5          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 1.708      ;
; -0.034 ; constantLEFT[6] ; color1[1]       ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.599      ; 1.717      ;
; -0.008 ; constantLEFT[3] ; y[6]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.747      ;
; -0.002 ; constantLEFT[3] ; y[2]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.753      ;
; 0.059  ; constantLEFT[3] ; y[4]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.814      ;
; 0.111  ; constantLEFT[3] ; y[3]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.866      ;
; 0.139  ; constantLEFT[3] ; color1[1]       ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.599      ; 1.890      ;
; 0.165  ; constantLEFT[5] ; color1[1]       ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.599      ; 1.916      ;
; 0.170  ; constantLEFT[3] ; y[5]            ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.603      ; 1.925      ;
; 0.215  ; curr~2          ; curr~2          ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; B[0]            ; B[0]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; B[1]            ; B[1]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; B[2]            ; B[2]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; B[3]            ; B[3]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; A[0]            ; A[0]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; A[1]            ; A[1]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; A[2]            ; A[2]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; A[3]            ; A[3]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; eraseX[0]       ; eraseX[0]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; curr~5          ; curr~5          ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; didGamefinish   ; didGamefinish   ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; endofdraw       ; endofdraw       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; counterTIME[26] ; counterTIME[26] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; enable[15]      ; enable[15]      ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.249  ; eraseX[7]       ; eraseX[7]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; B[0]            ; B[1]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; B[0]            ; B[2]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.252  ; constantLEFT[4] ; color1[1]       ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.599      ; 2.003      ;
; 0.259  ; constantLEFT[2] ; curr~3          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 2.012      ;
; 0.262  ; constantLEFT[2] ; curr~4          ; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 1.601      ; 2.015      ;
; 0.262  ; A[2]            ; A[3]            ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.414      ;
; 0.355  ; eraseY[0]       ; eraseY[0]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; enable[0]       ; enable[0]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.358  ; counterTIME[20] ; counterTIME[20] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; counterTIME[15] ; counterTIME[15] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; counterTIME[14] ; counterTIME[14] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; enable[1]       ; enable[1]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; eraseX[4]       ; eraseX[4]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; counterTIME[1]  ; counterTIME[1]  ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; counterTIME[6]  ; counterTIME[6]  ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; counterTIME[22] ; counterTIME[22] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; counterTIME[24] ; counterTIME[24] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; enable[2]       ; enable[2]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; enable[9]       ; enable[9]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; enable[11]      ; enable[11]      ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; counterTIME[4]  ; counterTIME[4]  ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; counterTIME[12] ; counterTIME[12] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; counterTIME[11] ; counterTIME[11] ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; enable[4]       ; enable[4]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; enable[7]       ; enable[7]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; enable[13]      ; enable[13]      ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; enable[14]      ; enable[14]      ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.367  ; eraseX[6]       ; eraseX[6]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; eraseY[3]       ; eraseY[3]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; eraseY[1]       ; eraseY[1]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; eraseY[6]       ; eraseY[6]       ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; counterTIME[9]  ; counterTIME[9]  ; CLOCK_50                              ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
+--------+-----------------+-----------------+---------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA|mypll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                          ; To Node                                                                                                                            ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.235 ; vga_adapter:VGA|vga_controller:controller|VGA_BLANK1                                                               ; vga_adapter:VGA|vga_controller:controller|VGA_BLANK                                                                                ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.387      ;
; 0.238 ; count[26]                                                                                                          ; count[26]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.313 ; vga_adapter:VGA|vga_controller:controller|VGA_HS1                                                                  ; vga_adapter:VGA|vga_controller:controller|VGA_HS                                                                                   ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 0.472      ;
; 0.353 ; vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_HS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.504      ;
; 0.356 ; count[6]                                                                                                           ; count[6]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; vga_adapter:VGA|vga_controller:controller|yCounter[8]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[8]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count[11]                                                                                                          ; count[11]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count[15]                                                                                                          ; count[15]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count[20]                                                                                                          ; count[20]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count[14]                                                                                                          ; count[14]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count[12]                                                                                                          ; count[12]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; count[22]                                                                                                          ; count[22]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; count[24]                                                                                                          ; count[24]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; count[1]                                                                                                           ; count[1]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; count[4]                                                                                                           ; count[4]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; count[9]                                                                                                           ; count[9]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; vga_adapter:VGA|vga_controller:controller|yCounter[7]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[7]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; count[23]                                                                                                          ; count[23]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; count[25]                                                                                                          ; count[25]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; count[16]                                                                                                          ; count[16]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; vga_adapter:VGA|vga_controller:controller|yCounter[1]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[1]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; count[19]                                                                                                          ; count[19]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; count[3]                                                                                                           ; count[3]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; count[2]                                                                                                           ; count[2]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; vga_adapter:VGA|vga_controller:controller|xCounter[0]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[0]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; constantLEFT[7]                                                                                                    ; constantLEFT[7]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; vga_adapter:VGA|vga_controller:controller|xCounter[1]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[1]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; constantLEFT[5]                                                                                                    ; constantLEFT[5]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.385 ; vga_adapter:VGA|vga_controller:controller|yCounter[0]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_VS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.538      ;
; 0.394 ; constantLEFT[3]                                                                                                    ; constantLEFT[3]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.546      ;
; 0.395 ; constantLEFT[6]                                                                                                    ; constantLEFT[6]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.547      ;
; 0.397 ; constantLEFT[8]                                                                                                    ; constantLEFT[8]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.549      ;
; 0.397 ; constantLEFT[4]                                                                                                    ; constantLEFT[4]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.549      ;
; 0.405 ; vga_adapter:VGA|vga_controller:controller|xCounter[5]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a9~porta_address_reg3  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.068      ; 0.611      ;
; 0.410 ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a9~porta_address_reg1  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.068      ; 0.616      ;
; 0.415 ; vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a9~porta_address_reg0  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.068      ; 0.621      ;
; 0.441 ; vga_adapter:VGA|vga_controller:controller|VGA_VS1                                                                  ; vga_adapter:VGA|vga_controller:controller|VGA_VS                                                                                   ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.021      ; 0.614      ;
; 0.452 ; vga_adapter:VGA|vga_controller:controller|xCounter[9]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_HS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.603      ;
; 0.457 ; constantLEFT[2]                                                                                                    ; constantLEFT[2]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.609      ;
; 0.460 ; vga_adapter:VGA|vga_controller:controller|xCounter[8]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_HS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.611      ;
; 0.498 ; count[11]                                                                                                          ; count[12]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; count[15]                                                                                                          ; count[16]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; count[14]                                                                                                          ; count[15]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[7]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; count[22]                                                                                                          ; count[23]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; count[24]                                                                                                          ; count[25]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; count[1]                                                                                                           ; count[2]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; vga_adapter:VGA|vga_controller:controller|yCounter[3]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.509 ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; count[25]                                                                                                          ; count[26]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; vga_adapter:VGA|vga_controller:controller|yCounter[7]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[8]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; count[23]                                                                                                          ; count[24]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; vga_adapter:VGA|vga_controller:controller|xCounter[5]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; count[19]                                                                                                          ; count[20]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; vga_adapter:VGA|vga_controller:controller|yCounter[0]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[1]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; constantLEFT[7]                                                                                                    ; constantLEFT[8]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; count[3]                                                                                                           ; count[4]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; count[2]                                                                                                           ; count[3]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; vga_adapter:VGA|vga_controller:controller|xCounter[0]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[1]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; vga_adapter:VGA|vga_controller:controller|xCounter[1]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.524 ; vga_adapter:VGA|vga_controller:controller|yCounter[2]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_VS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.677      ;
; 0.533 ; vga_adapter:VGA|vga_controller:controller|yCounter[4]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; constantLEFT[3]                                                                                                    ; constantLEFT[4]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; count[14]                                                                                                          ; count[16]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; vga_adapter:VGA|vga_controller:controller|yCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[8]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; constantLEFT[6]                                                                                                    ; constantLEFT[7]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; count[22]                                                                                                          ; count[24]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; count[24]                                                                                                          ; count[26]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; count[1]                                                                                                           ; count[3]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; constantLEFT[4]                                                                                                    ; constantLEFT[5]                                                                                                                    ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; vga_adapter:VGA|vga_controller:controller|yCounter[3]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|address_reg_a[1] ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|out_address_reg_a[1]             ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 0.681      ;
; 0.539 ; vga_adapter:VGA|vga_controller:controller|yCounter[1]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_VS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.692      ;
; 0.544 ; vga_adapter:VGA|vga_controller:controller|xCounter[8]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[8]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|address_reg_a[2] ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|out_address_reg_a[2]             ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 0.687      ;
; 0.544 ; count[9]                                                                                                           ; count[11]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a9~porta_address_reg4  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.068      ; 0.752      ;
; 0.546 ; vga_adapter:VGA|vga_controller:controller|yCounter[5]                                                              ; vga_adapter:VGA|vga_controller:controller|yCounter[7]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; count[23]                                                                                                          ; count[25]                                                                                                                          ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; vga_adapter:VGA|vga_controller:controller|xCounter[5]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[7]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; count[2]                                                                                                           ; count[4]                                                                                                                           ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg2 ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.068      ; 0.756      ;
; 0.550 ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|address_reg_a[0] ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|out_address_reg_a[0]             ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 0.693      ;
; 0.550 ; vga_adapter:VGA|vga_controller:controller|xCounter[0]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; vga_adapter:VGA|vga_controller:controller|xCounter[4]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg2 ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.075      ; 0.764      ;
; 0.558 ; vga_adapter:VGA|vga_controller:controller|xCounter[5]                                                              ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg3 ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.059      ; 0.755      ;
; 0.558 ; vga_adapter:VGA|vga_controller:controller|xCounter[2]                                                              ; vga_adapter:VGA|vga_controller:controller|xCounter[3]                                                                              ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.560 ; vga_adapter:VGA|vga_controller:controller|xCounter[6]                                                              ; vga_adapter:VGA|vga_controller:controller|VGA_HS1                                                                                  ; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.711      ;
+-------+--------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[3]'                                                                         ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.238 ; up[6]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.359 ; up[0]     ; up[0]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; up[2]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; up[4]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.374 ; up[1]     ; up[1]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; up[3]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; up[5]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.527      ;
; 0.499 ; up[2]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; up[4]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.514 ; up[1]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; up[3]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; up[5]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.667      ;
; 0.534 ; up[2]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; up[4]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.549 ; up[1]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; up[3]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; up[0]     ; up[1]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.704      ;
; 0.569 ; up[2]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.721      ;
; 0.584 ; up[1]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; up[3]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; up[0]     ; up[2]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.739      ;
; 0.604 ; up[2]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.756      ;
; 0.619 ; up[1]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.771      ;
; 0.622 ; up[0]     ; up[3]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.774      ;
; 0.654 ; up[1]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.806      ;
; 0.657 ; up[0]     ; up[4]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.809      ;
; 0.692 ; up[0]     ; up[5]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.844      ;
; 0.727 ; up[0]     ; up[6]   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.879      ;
; 1.047 ; curr~2    ; up[0]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.038     ; 0.661      ;
; 1.047 ; curr~2    ; up[1]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.038     ; 0.661      ;
; 1.047 ; curr~2    ; up[6]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.038     ; 0.661      ;
; 1.047 ; curr~2    ; up[3]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.038     ; 0.661      ;
; 1.047 ; curr~2    ; up[2]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.038     ; 0.661      ;
; 1.047 ; curr~2    ; up[4]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.038     ; 0.661      ;
; 1.047 ; curr~2    ; up[5]   ; CLOCK_50     ; KEY[3]      ; -0.500       ; -0.038     ; 0.661      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[2]'                                                                         ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.242 ; down[6]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.394      ;
; 0.360 ; down[0]   ; down[0] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; down[2]   ; down[2] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; down[4]   ; down[4] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.516      ;
; 0.378 ; down[1]   ; down[1] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; down[3]   ; down[3] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; down[5]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.532      ;
; 0.502 ; down[2]   ; down[3] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; down[4]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.654      ;
; 0.518 ; down[1]   ; down[2] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; down[3]   ; down[4] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; down[5]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.672      ;
; 0.537 ; down[2]   ; down[4] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; down[4]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.689      ;
; 0.553 ; down[0]   ; down[1] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; down[1]   ; down[3] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; down[3]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.706      ;
; 0.572 ; down[2]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.724      ;
; 0.588 ; down[0]   ; down[2] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; down[1]   ; down[4] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; down[3]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.741      ;
; 0.607 ; down[2]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.759      ;
; 0.623 ; down[0]   ; down[3] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; down[1]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.775      ;
; 0.658 ; down[0]   ; down[4] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; down[1]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.810      ;
; 0.693 ; down[0]   ; down[5] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.845      ;
; 0.728 ; down[0]   ; down[6] ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.000      ; 0.880      ;
; 1.094 ; curr~2    ; down[0] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.084     ; 0.662      ;
; 1.094 ; curr~2    ; down[1] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.084     ; 0.662      ;
; 1.094 ; curr~2    ; down[6] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.084     ; 0.662      ;
; 1.094 ; curr~2    ; down[3] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.084     ; 0.662      ;
; 1.094 ; curr~2    ; down[2] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.084     ; 0.662      ;
; 1.094 ; curr~2    ; down[4] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.084     ; 0.662      ;
; 1.094 ; curr~2    ; down[5] ; CLOCK_50     ; KEY[2]      ; -0.500       ; -0.084     ; 0.662      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                          ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.250 ; right[7]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.402      ;
; 0.362 ; right[1]  ; right[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; right[3]  ; right[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; right[5]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; right[6]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.519      ;
; 0.376 ; right[0]  ; right[0] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; right[2]  ; right[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; right[4]  ; right[4] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.530      ;
; 0.500 ; right[1]  ; right[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; right[3]  ; right[4] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.652      ;
; 0.505 ; right[6]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; right[5]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; right[0]  ; right[1] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; right[2]  ; right[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; right[4]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.670      ;
; 0.535 ; right[1]  ; right[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; right[3]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.687      ;
; 0.540 ; right[5]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.692      ;
; 0.551 ; right[0]  ; right[2] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; right[2]  ; right[4] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; right[4]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.705      ;
; 0.570 ; right[1]  ; right[4] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; right[3]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.722      ;
; 0.586 ; right[0]  ; right[3] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; right[2]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; right[4]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.740      ;
; 0.605 ; right[1]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; right[3]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.757      ;
; 0.621 ; right[0]  ; right[4] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; right[2]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.774      ;
; 0.640 ; right[1]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.792      ;
; 0.656 ; right[0]  ; right[5] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.808      ;
; 0.657 ; right[2]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.809      ;
; 0.675 ; right[1]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.827      ;
; 0.691 ; right[0]  ; right[6] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.843      ;
; 0.726 ; right[0]  ; right[7] ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.878      ;
; 1.270 ; curr~2    ; right[0] ; CLOCK_50     ; KEY[0]      ; -0.500       ; -0.113     ; 0.809      ;
; 1.270 ; curr~2    ; right[1] ; CLOCK_50     ; KEY[0]      ; -0.500       ; -0.113     ; 0.809      ;
; 1.270 ; curr~2    ; right[2] ; CLOCK_50     ; KEY[0]      ; -0.500       ; -0.113     ; 0.809      ;
; 1.270 ; curr~2    ; right[3] ; CLOCK_50     ; KEY[0]      ; -0.500       ; -0.113     ; 0.809      ;
; 1.270 ; curr~2    ; right[4] ; CLOCK_50     ; KEY[0]      ; -0.500       ; -0.113     ; 0.809      ;
; 1.270 ; curr~2    ; right[5] ; CLOCK_50     ; KEY[0]      ; -0.500       ; -0.113     ; 0.809      ;
; 1.270 ; curr~2    ; right[6] ; CLOCK_50     ; KEY[0]      ; -0.500       ; -0.113     ; 0.809      ;
; 1.270 ; curr~2    ; right[7] ; CLOCK_50     ; KEY[0]      ; -0.500       ; -0.113     ; 0.809      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                         ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.321 ; left[7]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.473      ;
; 0.360 ; left[4]   ; left[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; left[2]   ; left[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; left[6]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; left[3]   ; left[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; left[5]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; left[0]   ; left[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; left[1]   ; left[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.498 ; left[4]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; left[6]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; left[3]   ; left[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; left[5]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.514 ; left[1]   ; left[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; left[0]   ; left[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.666      ;
; 0.533 ; left[4]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.546 ; left[3]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; left[5]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; left[0]   ; left[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.701      ;
; 0.554 ; left[2]   ; left[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; left[4]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.581 ; left[3]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.589 ; left[2]   ; left[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.741      ;
; 0.608 ; left[1]   ; left[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.760      ;
; 0.616 ; left[3]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.768      ;
; 0.624 ; left[2]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.776      ;
; 0.643 ; left[1]   ; left[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; left[0]   ; left[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.795      ;
; 0.659 ; left[2]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.811      ;
; 0.678 ; left[1]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.830      ;
; 0.678 ; left[0]   ; left[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.830      ;
; 0.694 ; left[2]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.846      ;
; 0.713 ; left[1]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.865      ;
; 0.713 ; left[0]   ; left[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.865      ;
; 0.748 ; left[1]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; left[0]   ; left[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.900      ;
; 0.783 ; left[0]   ; left[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.935      ;
; 1.018 ; curr~2    ; left[0] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.088     ; 0.582      ;
; 1.018 ; curr~2    ; left[1] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.088     ; 0.582      ;
; 1.018 ; curr~2    ; left[2] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.088     ; 0.582      ;
; 1.018 ; curr~2    ; left[3] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.088     ; 0.582      ;
; 1.018 ; curr~2    ; left[4] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.088     ; 0.582      ;
; 1.018 ; curr~2    ; left[5] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.088     ; 0.582      ;
; 1.018 ; curr~2    ; left[6] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.088     ; 0.582      ;
; 1.018 ; curr~2    ; left[7] ; CLOCK_50     ; KEY[1]      ; -0.500       ; -0.088     ; 0.582      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Fall       ; right[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Fall       ; right[7]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; right[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; right[7]|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[6]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[6]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Fall       ; left[7]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Fall       ; left[7]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; left[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; left[7]|clk                  ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[2]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Fall       ; down[6]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Fall       ; down[6]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; down[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; down[6]|clk                  ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[3]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[5]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; up[6]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; up[6]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; up[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; up[6]|clk                    ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                             ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                              ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg1   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg1   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg10  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg10  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg11  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg11  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg2   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg2   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg3   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg3   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg4   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg4   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg5   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg5   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg6   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg6   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg7   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg7   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg8   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg8   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg9   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_address_reg9   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_datain_reg0    ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_datain_reg0    ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_memory_reg0    ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_memory_reg0    ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_we_reg         ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~portb_we_reg         ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg3  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg4  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg5  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg6  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg7  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg8  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_address_reg9  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_datain_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_memory_reg0   ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~portb_we_reg        ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg0  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg1  ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg10 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg11 ;
; 7.620 ; 10.000       ; 2.380          ; High Pulse Width ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg2  ;
; 7.620 ; 10.000       ; 2.380          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~portb_address_reg2  ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA|mypll|altpll_component|pll|clk[0]'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0                      ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0                      ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a1                      ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a1                      ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10                     ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10                     ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11                     ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11                     ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12                     ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12                     ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; VGA|mypll|altpll_component|pll|clk[0] ; Rise       ; vga_adapter:VGA|altsyncram:VideoMemory|altsyncram_v9g1:auto_generated|altsyncram_v3r1:altsyncram1|ram_block2a12~porta_address_reg6  ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 2.747 ; 2.747 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.415 ; 0.415 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 2.747 ; 2.747 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 0.517  ; 0.517  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.517  ; 0.517  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -2.370 ; -2.370 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+-----------+------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+------------+-------+-------+------------+---------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 5.406 ; 5.406 ; Rise       ; CLOCK_50                              ;
;  HEX0[0]  ; CLOCK_50   ; 5.406 ; 5.406 ; Rise       ; CLOCK_50                              ;
;  HEX0[1]  ; CLOCK_50   ; 5.375 ; 5.375 ; Rise       ; CLOCK_50                              ;
;  HEX0[2]  ; CLOCK_50   ; 5.391 ; 5.391 ; Rise       ; CLOCK_50                              ;
;  HEX0[3]  ; CLOCK_50   ; 5.290 ; 5.290 ; Rise       ; CLOCK_50                              ;
;  HEX0[4]  ; CLOCK_50   ; 5.293 ; 5.293 ; Rise       ; CLOCK_50                              ;
;  HEX0[5]  ; CLOCK_50   ; 5.357 ; 5.357 ; Rise       ; CLOCK_50                              ;
;  HEX0[6]  ; CLOCK_50   ; 5.262 ; 5.262 ; Rise       ; CLOCK_50                              ;
; HEX1[*]   ; CLOCK_50   ; 5.134 ; 5.134 ; Rise       ; CLOCK_50                              ;
;  HEX1[0]  ; CLOCK_50   ; 5.103 ; 5.103 ; Rise       ; CLOCK_50                              ;
;  HEX1[1]  ; CLOCK_50   ; 5.134 ; 5.134 ; Rise       ; CLOCK_50                              ;
;  HEX1[2]  ; CLOCK_50   ; 4.984 ; 4.984 ; Rise       ; CLOCK_50                              ;
;  HEX1[3]  ; CLOCK_50   ; 5.005 ; 5.005 ; Rise       ; CLOCK_50                              ;
;  HEX1[4]  ; CLOCK_50   ; 4.987 ; 4.987 ; Rise       ; CLOCK_50                              ;
;  HEX1[5]  ; CLOCK_50   ; 4.991 ; 4.991 ; Rise       ; CLOCK_50                              ;
;  HEX1[6]  ; CLOCK_50   ; 4.997 ; 4.997 ; Rise       ; CLOCK_50                              ;
; HEX2[*]   ; CLOCK_50   ; 5.015 ; 5.015 ; Rise       ; CLOCK_50                              ;
;  HEX2[0]  ; CLOCK_50   ; 5.015 ; 5.015 ; Rise       ; CLOCK_50                              ;
;  HEX2[1]  ; CLOCK_50   ; 4.974 ; 4.974 ; Rise       ; CLOCK_50                              ;
;  HEX2[2]  ; CLOCK_50   ; 4.971 ; 4.971 ; Rise       ; CLOCK_50                              ;
;  HEX2[3]  ; CLOCK_50   ; 4.999 ; 4.999 ; Rise       ; CLOCK_50                              ;
;  HEX2[4]  ; CLOCK_50   ; 4.879 ; 4.879 ; Rise       ; CLOCK_50                              ;
;  HEX2[5]  ; CLOCK_50   ; 4.880 ; 4.880 ; Rise       ; CLOCK_50                              ;
;  HEX2[6]  ; CLOCK_50   ; 4.870 ; 4.870 ; Rise       ; CLOCK_50                              ;
; HEX3[*]   ; CLOCK_50   ; 4.951 ; 4.951 ; Rise       ; CLOCK_50                              ;
;  HEX3[0]  ; CLOCK_50   ; 4.950 ; 4.950 ; Rise       ; CLOCK_50                              ;
;  HEX3[1]  ; CLOCK_50   ; 4.876 ; 4.876 ; Rise       ; CLOCK_50                              ;
;  HEX3[2]  ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50                              ;
;  HEX3[3]  ; CLOCK_50   ; 4.846 ; 4.846 ; Rise       ; CLOCK_50                              ;
;  HEX3[4]  ; CLOCK_50   ; 4.873 ; 4.873 ; Rise       ; CLOCK_50                              ;
;  HEX3[5]  ; CLOCK_50   ; 4.942 ; 4.942 ; Rise       ; CLOCK_50                              ;
;  HEX3[6]  ; CLOCK_50   ; 4.951 ; 4.951 ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 5.461 ; 5.461 ; Rise       ; CLOCK_50                              ;
;  LEDR[0]  ; CLOCK_50   ; 5.257 ; 5.257 ; Rise       ; CLOCK_50                              ;
;  LEDR[1]  ; CLOCK_50   ; 5.461 ; 5.461 ; Rise       ; CLOCK_50                              ;
;  LEDR[2]  ; CLOCK_50   ; 4.541 ; 4.541 ; Rise       ; CLOCK_50                              ;
;  LEDR[13] ; CLOCK_50   ; 4.723 ; 4.723 ; Rise       ; CLOCK_50                              ;
;  LEDR[14] ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50                              ;
;  LEDR[15] ; CLOCK_50   ; 4.727 ; 4.727 ; Rise       ; CLOCK_50                              ;
;  LEDR[16] ; CLOCK_50   ; 4.753 ; 4.753 ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 3.323 ; 3.323 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 3.323 ; 3.323 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 4.348 ; 4.348 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_50   ; 4.122 ; 4.122 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_50   ; 4.122 ; 4.122 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_50   ; 4.123 ; 4.123 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_50   ; 4.113 ; 4.113 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_50   ; 4.292 ; 4.292 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_50   ; 4.282 ; 4.282 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_50   ; 4.262 ; 4.262 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_50   ; 4.262 ; 4.262 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_50   ; 4.348 ; 4.348 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_50   ; 4.348 ; 4.348 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_50   ; 2.542 ; 2.542 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ; 1.473 ;       ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_50   ; 4.095 ; 4.095 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_50   ; 4.095 ; 4.095 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_50   ; 4.095 ; 4.095 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_50   ; 3.981 ; 3.981 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_50   ; 3.981 ; 3.981 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_50   ; 4.049 ; 4.049 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_50   ; 4.069 ; 4.069 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_50   ; 4.079 ; 4.079 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_50   ; 4.079 ; 4.079 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_50   ; 2.549 ; 2.549 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_50   ; 4.402 ; 4.402 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_50   ; 4.375 ; 4.375 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_50   ; 4.392 ; 4.392 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_50   ; 4.392 ; 4.392 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_50   ; 4.402 ; 4.402 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_50   ; 4.402 ; 4.402 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_50   ; 4.371 ; 4.371 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_50   ; 4.255 ; 4.255 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_50   ; 4.265 ; 4.265 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_50   ; 4.245 ; 4.245 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_50   ; 4.245 ; 4.245 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_50   ; 2.293 ; 2.293 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;       ; 1.473 ; Fall       ; VGA|mypll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+-----------+------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+------------+-------+-------+------------+---------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 4.828 ; 4.828 ; Rise       ; CLOCK_50                              ;
;  HEX0[0]  ; CLOCK_50   ; 4.961 ; 4.961 ; Rise       ; CLOCK_50                              ;
;  HEX0[1]  ; CLOCK_50   ; 4.931 ; 4.931 ; Rise       ; CLOCK_50                              ;
;  HEX0[2]  ; CLOCK_50   ; 4.946 ; 4.946 ; Rise       ; CLOCK_50                              ;
;  HEX0[3]  ; CLOCK_50   ; 4.846 ; 4.846 ; Rise       ; CLOCK_50                              ;
;  HEX0[4]  ; CLOCK_50   ; 4.845 ; 4.845 ; Rise       ; CLOCK_50                              ;
;  HEX0[5]  ; CLOCK_50   ; 4.923 ; 4.923 ; Rise       ; CLOCK_50                              ;
;  HEX0[6]  ; CLOCK_50   ; 4.828 ; 4.828 ; Rise       ; CLOCK_50                              ;
; HEX1[*]   ; CLOCK_50   ; 4.856 ; 4.856 ; Rise       ; CLOCK_50                              ;
;  HEX1[0]  ; CLOCK_50   ; 4.975 ; 4.975 ; Rise       ; CLOCK_50                              ;
;  HEX1[1]  ; CLOCK_50   ; 5.006 ; 5.006 ; Rise       ; CLOCK_50                              ;
;  HEX1[2]  ; CLOCK_50   ; 4.856 ; 4.856 ; Rise       ; CLOCK_50                              ;
;  HEX1[3]  ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50                              ;
;  HEX1[4]  ; CLOCK_50   ; 4.859 ; 4.859 ; Rise       ; CLOCK_50                              ;
;  HEX1[5]  ; CLOCK_50   ; 4.863 ; 4.863 ; Rise       ; CLOCK_50                              ;
;  HEX1[6]  ; CLOCK_50   ; 4.870 ; 4.870 ; Rise       ; CLOCK_50                              ;
; HEX2[*]   ; CLOCK_50   ; 4.488 ; 4.488 ; Rise       ; CLOCK_50                              ;
;  HEX2[0]  ; CLOCK_50   ; 4.637 ; 4.637 ; Rise       ; CLOCK_50                              ;
;  HEX2[1]  ; CLOCK_50   ; 4.598 ; 4.598 ; Rise       ; CLOCK_50                              ;
;  HEX2[2]  ; CLOCK_50   ; 4.589 ; 4.589 ; Rise       ; CLOCK_50                              ;
;  HEX2[3]  ; CLOCK_50   ; 4.619 ; 4.619 ; Rise       ; CLOCK_50                              ;
;  HEX2[4]  ; CLOCK_50   ; 4.504 ; 4.504 ; Rise       ; CLOCK_50                              ;
;  HEX2[5]  ; CLOCK_50   ; 4.499 ; 4.499 ; Rise       ; CLOCK_50                              ;
;  HEX2[6]  ; CLOCK_50   ; 4.488 ; 4.488 ; Rise       ; CLOCK_50                              ;
; HEX3[*]   ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50                              ;
;  HEX3[0]  ; CLOCK_50   ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                              ;
;  HEX3[1]  ; CLOCK_50   ; 4.706 ; 4.706 ; Rise       ; CLOCK_50                              ;
;  HEX3[2]  ; CLOCK_50   ; 4.704 ; 4.704 ; Rise       ; CLOCK_50                              ;
;  HEX3[3]  ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50                              ;
;  HEX3[4]  ; CLOCK_50   ; 4.707 ; 4.707 ; Rise       ; CLOCK_50                              ;
;  HEX3[5]  ; CLOCK_50   ; 4.773 ; 4.773 ; Rise       ; CLOCK_50                              ;
;  HEX3[6]  ; CLOCK_50   ; 4.782 ; 4.782 ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 4.541 ; 4.541 ; Rise       ; CLOCK_50                              ;
;  LEDR[0]  ; CLOCK_50   ; 5.257 ; 5.257 ; Rise       ; CLOCK_50                              ;
;  LEDR[1]  ; CLOCK_50   ; 5.461 ; 5.461 ; Rise       ; CLOCK_50                              ;
;  LEDR[2]  ; CLOCK_50   ; 4.541 ; 4.541 ; Rise       ; CLOCK_50                              ;
;  LEDR[13] ; CLOCK_50   ; 4.723 ; 4.723 ; Rise       ; CLOCK_50                              ;
;  LEDR[14] ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50                              ;
;  LEDR[15] ; CLOCK_50   ; 4.727 ; 4.727 ; Rise       ; CLOCK_50                              ;
;  LEDR[16] ; CLOCK_50   ; 4.753 ; 4.753 ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 3.323 ; 3.323 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 3.323 ; 3.323 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 2.658 ; 2.658 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_50   ; 2.667 ; 2.667 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_50   ; 2.667 ; 2.667 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_50   ; 2.668 ; 2.668 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_50   ; 2.658 ; 2.658 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_50   ; 2.837 ; 2.837 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_50   ; 2.827 ; 2.827 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_50   ; 2.807 ; 2.807 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_50   ; 2.807 ; 2.807 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_50   ; 2.893 ; 2.893 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_50   ; 2.893 ; 2.893 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_50   ; 2.542 ; 2.542 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ; 1.473 ;       ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_50   ; 2.542 ; 2.542 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_50   ; 2.656 ; 2.656 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_50   ; 2.656 ; 2.656 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_50   ; 2.542 ; 2.542 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_50   ; 2.542 ; 2.542 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_50   ; 2.552 ; 2.552 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_50   ; 2.552 ; 2.552 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_50   ; 2.610 ; 2.610 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_50   ; 2.630 ; 2.630 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_50   ; 2.640 ; 2.640 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_50   ; 2.640 ; 2.640 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_50   ; 2.549 ; 2.549 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_50   ; 2.623 ; 2.623 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_50   ; 2.753 ; 2.753 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_50   ; 2.770 ; 2.770 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_50   ; 2.770 ; 2.770 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_50   ; 2.780 ; 2.780 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_50   ; 2.780 ; 2.780 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_50   ; 2.749 ; 2.749 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_50   ; 2.633 ; 2.633 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_50   ; 2.643 ; 2.643 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_50   ; 2.623 ; 2.623 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_50   ; 2.623 ; 2.623 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_50   ; 2.293 ; 2.293 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;       ; 1.473 ; Fall       ; VGA|mypll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+----------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                  ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                       ; -7.991   ; -0.728 ; N/A      ; N/A     ; -1.222              ;
;  CLOCK_50                              ; -5.030   ; -0.728 ; N/A      ; N/A     ; 7.620               ;
;  KEY[0]                                ; -0.886   ; 0.250  ; N/A      ; N/A     ; -1.222              ;
;  KEY[1]                                ; -0.968   ; 0.321  ; N/A      ; N/A     ; -1.222              ;
;  KEY[2]                                ; -0.865   ; 0.242  ; N/A      ; N/A     ; -1.222              ;
;  KEY[3]                                ; -0.863   ; 0.238  ; N/A      ; N/A     ; -1.222              ;
;  VGA|mypll|altpll_component|pll|clk[0] ; -7.991   ; 0.235  ; N/A      ; N/A     ; 17.873              ;
; Design-wide TNS                        ; -330.474 ; -4.617 ; 0.0      ; 0.0     ; -34.888             ;
;  CLOCK_50                              ; -252.740 ; -4.617 ; N/A      ; N/A     ; 0.000               ;
;  KEY[0]                                ; -6.997   ; 0.000  ; N/A      ; N/A     ; -9.222              ;
;  KEY[1]                                ; -5.999   ; 0.000  ; N/A      ; N/A     ; -9.222              ;
;  KEY[2]                                ; -5.653   ; 0.000  ; N/A      ; N/A     ; -8.222              ;
;  KEY[3]                                ; -5.330   ; 0.000  ; N/A      ; N/A     ; -8.222              ;
;  VGA|mypll|altpll_component|pll|clk[0] ; -53.755  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 5.152 ; 5.152 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 1.666 ; 1.666 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 5.152 ; 5.152 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 0.517  ; 0.517  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.517  ; 0.517  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -2.370 ; -2.370 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+-----------+------------+--------+--------+------------+---------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-----------+------------+--------+--------+------------+---------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 10.095 ; 10.095 ; Rise       ; CLOCK_50                              ;
;  HEX0[0]  ; CLOCK_50   ; 10.095 ; 10.095 ; Rise       ; CLOCK_50                              ;
;  HEX0[1]  ; CLOCK_50   ; 10.060 ; 10.060 ; Rise       ; CLOCK_50                              ;
;  HEX0[2]  ; CLOCK_50   ; 10.084 ; 10.084 ; Rise       ; CLOCK_50                              ;
;  HEX0[3]  ; CLOCK_50   ; 9.846  ; 9.846  ; Rise       ; CLOCK_50                              ;
;  HEX0[4]  ; CLOCK_50   ; 9.847  ; 9.847  ; Rise       ; CLOCK_50                              ;
;  HEX0[5]  ; CLOCK_50   ; 10.031 ; 10.031 ; Rise       ; CLOCK_50                              ;
;  HEX0[6]  ; CLOCK_50   ; 9.817  ; 9.817  ; Rise       ; CLOCK_50                              ;
; HEX1[*]   ; CLOCK_50   ; 9.602  ; 9.602  ; Rise       ; CLOCK_50                              ;
;  HEX1[0]  ; CLOCK_50   ; 9.548  ; 9.548  ; Rise       ; CLOCK_50                              ;
;  HEX1[1]  ; CLOCK_50   ; 9.602  ; 9.602  ; Rise       ; CLOCK_50                              ;
;  HEX1[2]  ; CLOCK_50   ; 9.401  ; 9.401  ; Rise       ; CLOCK_50                              ;
;  HEX1[3]  ; CLOCK_50   ; 9.430  ; 9.430  ; Rise       ; CLOCK_50                              ;
;  HEX1[4]  ; CLOCK_50   ; 9.393  ; 9.393  ; Rise       ; CLOCK_50                              ;
;  HEX1[5]  ; CLOCK_50   ; 9.405  ; 9.405  ; Rise       ; CLOCK_50                              ;
;  HEX1[6]  ; CLOCK_50   ; 9.402  ; 9.402  ; Rise       ; CLOCK_50                              ;
; HEX2[*]   ; CLOCK_50   ; 9.413  ; 9.413  ; Rise       ; CLOCK_50                              ;
;  HEX2[0]  ; CLOCK_50   ; 9.413  ; 9.413  ; Rise       ; CLOCK_50                              ;
;  HEX2[1]  ; CLOCK_50   ; 9.389  ; 9.389  ; Rise       ; CLOCK_50                              ;
;  HEX2[2]  ; CLOCK_50   ; 9.323  ; 9.323  ; Rise       ; CLOCK_50                              ;
;  HEX2[3]  ; CLOCK_50   ; 9.393  ; 9.393  ; Rise       ; CLOCK_50                              ;
;  HEX2[4]  ; CLOCK_50   ; 9.115  ; 9.115  ; Rise       ; CLOCK_50                              ;
;  HEX2[5]  ; CLOCK_50   ; 9.107  ; 9.107  ; Rise       ; CLOCK_50                              ;
;  HEX2[6]  ; CLOCK_50   ; 9.128  ; 9.128  ; Rise       ; CLOCK_50                              ;
; HEX3[*]   ; CLOCK_50   ; 9.320  ; 9.320  ; Rise       ; CLOCK_50                              ;
;  HEX3[0]  ; CLOCK_50   ; 9.320  ; 9.320  ; Rise       ; CLOCK_50                              ;
;  HEX3[1]  ; CLOCK_50   ; 9.112  ; 9.112  ; Rise       ; CLOCK_50                              ;
;  HEX3[2]  ; CLOCK_50   ; 9.110  ; 9.110  ; Rise       ; CLOCK_50                              ;
;  HEX3[3]  ; CLOCK_50   ; 9.064  ; 9.064  ; Rise       ; CLOCK_50                              ;
;  HEX3[4]  ; CLOCK_50   ; 9.108  ; 9.108  ; Rise       ; CLOCK_50                              ;
;  HEX3[5]  ; CLOCK_50   ; 9.278  ; 9.278  ; Rise       ; CLOCK_50                              ;
;  HEX3[6]  ; CLOCK_50   ; 9.313  ; 9.313  ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 10.105 ; 10.105 ; Rise       ; CLOCK_50                              ;
;  LEDR[0]  ; CLOCK_50   ; 9.524  ; 9.524  ; Rise       ; CLOCK_50                              ;
;  LEDR[1]  ; CLOCK_50   ; 10.105 ; 10.105 ; Rise       ; CLOCK_50                              ;
;  LEDR[2]  ; CLOCK_50   ; 8.126  ; 8.126  ; Rise       ; CLOCK_50                              ;
;  LEDR[13] ; CLOCK_50   ; 8.652  ; 8.652  ; Rise       ; CLOCK_50                              ;
;  LEDR[14] ; CLOCK_50   ; 8.453  ; 8.453  ; Rise       ; CLOCK_50                              ;
;  LEDR[15] ; CLOCK_50   ; 8.537  ; 8.537  ; Rise       ; CLOCK_50                              ;
;  LEDR[16] ; CLOCK_50   ; 8.681  ; 8.681  ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 6.443  ; 6.443  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 6.443  ; 6.443  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 9.050  ; 9.050  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_50   ; 8.563  ; 8.563  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_50   ; 8.563  ; 8.563  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_50   ; 8.565  ; 8.565  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_50   ; 8.555  ; 8.555  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_50   ; 8.864  ; 8.864  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_50   ; 8.854  ; 8.854  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_50   ; 8.834  ; 8.834  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_50   ; 8.834  ; 8.834  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_50   ; 9.050  ; 9.050  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_50   ; 9.050  ; 9.050  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_50   ; 5.049  ; 5.049  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ; 2.937  ;        ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_50   ; 8.401  ; 8.401  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_50   ; 8.401  ; 8.401  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_50   ; 8.401  ; 8.401  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_50   ; 8.166  ; 8.166  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_50   ; 8.166  ; 8.166  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_50   ; 8.176  ; 8.176  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_50   ; 8.176  ; 8.176  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_50   ; 8.349  ; 8.349  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_50   ; 8.369  ; 8.369  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_50   ; 8.379  ; 8.379  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_50   ; 8.379  ; 8.379  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_50   ; 5.050  ; 5.050  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_50   ; 9.059  ; 9.059  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_50   ; 9.012  ; 9.012  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_50   ; 9.049  ; 9.049  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_50   ; 9.049  ; 9.049  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_50   ; 9.059  ; 9.059  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_50   ; 9.059  ; 9.059  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_50   ; 9.007  ; 9.007  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_50   ; 8.766  ; 8.766  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_50   ; 8.776  ; 8.776  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_50   ; 8.756  ; 8.756  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_50   ; 8.756  ; 8.756  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_50   ; 4.509  ; 4.509  ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;        ; 2.937  ; Fall       ; VGA|mypll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+-----------+------------+-------+-------+------------+---------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+-----------+------------+-------+-------+------------+---------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 4.828 ; 4.828 ; Rise       ; CLOCK_50                              ;
;  HEX0[0]  ; CLOCK_50   ; 4.961 ; 4.961 ; Rise       ; CLOCK_50                              ;
;  HEX0[1]  ; CLOCK_50   ; 4.931 ; 4.931 ; Rise       ; CLOCK_50                              ;
;  HEX0[2]  ; CLOCK_50   ; 4.946 ; 4.946 ; Rise       ; CLOCK_50                              ;
;  HEX0[3]  ; CLOCK_50   ; 4.846 ; 4.846 ; Rise       ; CLOCK_50                              ;
;  HEX0[4]  ; CLOCK_50   ; 4.845 ; 4.845 ; Rise       ; CLOCK_50                              ;
;  HEX0[5]  ; CLOCK_50   ; 4.923 ; 4.923 ; Rise       ; CLOCK_50                              ;
;  HEX0[6]  ; CLOCK_50   ; 4.828 ; 4.828 ; Rise       ; CLOCK_50                              ;
; HEX1[*]   ; CLOCK_50   ; 4.856 ; 4.856 ; Rise       ; CLOCK_50                              ;
;  HEX1[0]  ; CLOCK_50   ; 4.975 ; 4.975 ; Rise       ; CLOCK_50                              ;
;  HEX1[1]  ; CLOCK_50   ; 5.006 ; 5.006 ; Rise       ; CLOCK_50                              ;
;  HEX1[2]  ; CLOCK_50   ; 4.856 ; 4.856 ; Rise       ; CLOCK_50                              ;
;  HEX1[3]  ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50                              ;
;  HEX1[4]  ; CLOCK_50   ; 4.859 ; 4.859 ; Rise       ; CLOCK_50                              ;
;  HEX1[5]  ; CLOCK_50   ; 4.863 ; 4.863 ; Rise       ; CLOCK_50                              ;
;  HEX1[6]  ; CLOCK_50   ; 4.870 ; 4.870 ; Rise       ; CLOCK_50                              ;
; HEX2[*]   ; CLOCK_50   ; 4.488 ; 4.488 ; Rise       ; CLOCK_50                              ;
;  HEX2[0]  ; CLOCK_50   ; 4.637 ; 4.637 ; Rise       ; CLOCK_50                              ;
;  HEX2[1]  ; CLOCK_50   ; 4.598 ; 4.598 ; Rise       ; CLOCK_50                              ;
;  HEX2[2]  ; CLOCK_50   ; 4.589 ; 4.589 ; Rise       ; CLOCK_50                              ;
;  HEX2[3]  ; CLOCK_50   ; 4.619 ; 4.619 ; Rise       ; CLOCK_50                              ;
;  HEX2[4]  ; CLOCK_50   ; 4.504 ; 4.504 ; Rise       ; CLOCK_50                              ;
;  HEX2[5]  ; CLOCK_50   ; 4.499 ; 4.499 ; Rise       ; CLOCK_50                              ;
;  HEX2[6]  ; CLOCK_50   ; 4.488 ; 4.488 ; Rise       ; CLOCK_50                              ;
; HEX3[*]   ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50                              ;
;  HEX3[0]  ; CLOCK_50   ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                              ;
;  HEX3[1]  ; CLOCK_50   ; 4.706 ; 4.706 ; Rise       ; CLOCK_50                              ;
;  HEX3[2]  ; CLOCK_50   ; 4.704 ; 4.704 ; Rise       ; CLOCK_50                              ;
;  HEX3[3]  ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50                              ;
;  HEX3[4]  ; CLOCK_50   ; 4.707 ; 4.707 ; Rise       ; CLOCK_50                              ;
;  HEX3[5]  ; CLOCK_50   ; 4.773 ; 4.773 ; Rise       ; CLOCK_50                              ;
;  HEX3[6]  ; CLOCK_50   ; 4.782 ; 4.782 ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 4.541 ; 4.541 ; Rise       ; CLOCK_50                              ;
;  LEDR[0]  ; CLOCK_50   ; 5.257 ; 5.257 ; Rise       ; CLOCK_50                              ;
;  LEDR[1]  ; CLOCK_50   ; 5.461 ; 5.461 ; Rise       ; CLOCK_50                              ;
;  LEDR[2]  ; CLOCK_50   ; 4.541 ; 4.541 ; Rise       ; CLOCK_50                              ;
;  LEDR[13] ; CLOCK_50   ; 4.723 ; 4.723 ; Rise       ; CLOCK_50                              ;
;  LEDR[14] ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50                              ;
;  LEDR[15] ; CLOCK_50   ; 4.727 ; 4.727 ; Rise       ; CLOCK_50                              ;
;  LEDR[16] ; CLOCK_50   ; 4.753 ; 4.753 ; Rise       ; CLOCK_50                              ;
; LEDR[*]   ; CLOCK_50   ; 3.323 ; 3.323 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 3.323 ; 3.323 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_B[*]  ; CLOCK_50   ; 2.658 ; 2.658 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_50   ; 2.667 ; 2.667 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_50   ; 2.667 ; 2.667 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_50   ; 2.668 ; 2.668 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_50   ; 2.658 ; 2.658 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_50   ; 2.837 ; 2.837 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_50   ; 2.827 ; 2.827 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_50   ; 2.807 ; 2.807 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_50   ; 2.807 ; 2.807 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_50   ; 2.893 ; 2.893 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_50   ; 2.893 ; 2.893 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_50   ; 2.542 ; 2.542 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ; 1.473 ;       ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_50   ; 2.542 ; 2.542 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_50   ; 2.656 ; 2.656 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_50   ; 2.656 ; 2.656 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_50   ; 2.542 ; 2.542 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_50   ; 2.542 ; 2.542 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_50   ; 2.552 ; 2.552 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_50   ; 2.552 ; 2.552 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_50   ; 2.610 ; 2.610 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_50   ; 2.630 ; 2.630 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_50   ; 2.640 ; 2.640 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_50   ; 2.640 ; 2.640 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_50   ; 2.549 ; 2.549 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_50   ; 2.623 ; 2.623 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[0] ; CLOCK_50   ; 2.753 ; 2.753 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[1] ; CLOCK_50   ; 2.770 ; 2.770 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[2] ; CLOCK_50   ; 2.770 ; 2.770 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[3] ; CLOCK_50   ; 2.780 ; 2.780 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[4] ; CLOCK_50   ; 2.780 ; 2.780 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[5] ; CLOCK_50   ; 2.749 ; 2.749 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[6] ; CLOCK_50   ; 2.633 ; 2.633 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[7] ; CLOCK_50   ; 2.643 ; 2.643 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[8] ; CLOCK_50   ; 2.623 ; 2.623 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_50   ; 2.623 ; 2.623 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_50   ; 2.293 ; 2.293 ; Rise       ; VGA|mypll|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_50   ;       ; 1.473 ; Fall       ; VGA|mypll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 63035    ; 0        ; 0        ; 0        ;
; KEY[0]                                ; CLOCK_50                              ; 0        ; 120      ; 0        ; 0        ;
; KEY[1]                                ; CLOCK_50                              ; 0        ; 36       ; 0        ; 0        ;
; KEY[2]                                ; CLOCK_50                              ; 0        ; 5040     ; 0        ; 0        ;
; KEY[3]                                ; CLOCK_50                              ; 0        ; 1680     ; 0        ; 0        ;
; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50                              ; 14957    ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; KEY[0]                                ; 0        ; 0        ; 8        ; 0        ;
; KEY[0]                                ; KEY[0]                                ; 0        ; 0        ; 0        ; 36       ;
; CLOCK_50                              ; KEY[1]                                ; 0        ; 0        ; 8        ; 0        ;
; KEY[1]                                ; KEY[1]                                ; 0        ; 0        ; 0        ; 36       ;
; CLOCK_50                              ; KEY[2]                                ; 0        ; 0        ; 7        ; 0        ;
; KEY[2]                                ; KEY[2]                                ; 0        ; 0        ; 0        ; 28       ;
; CLOCK_50                              ; KEY[3]                                ; 0        ; 0        ; 7        ; 0        ;
; KEY[3]                                ; KEY[3]                                ; 0        ; 0        ; 0        ; 28       ;
; CLOCK_50                              ; VGA|mypll|altpll_component|pll|clk[0] ; 3269     ; 0        ; 0        ; 0        ;
; KEY[2]                                ; VGA|mypll|altpll_component|pll|clk[0] ; 0        ; 882      ; 0        ; 0        ;
; KEY[3]                                ; VGA|mypll|altpll_component|pll|clk[0] ; 0        ; 280      ; 0        ; 0        ;
; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 36737    ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 63035    ; 0        ; 0        ; 0        ;
; KEY[0]                                ; CLOCK_50                              ; 0        ; 120      ; 0        ; 0        ;
; KEY[1]                                ; CLOCK_50                              ; 0        ; 36       ; 0        ; 0        ;
; KEY[2]                                ; CLOCK_50                              ; 0        ; 5040     ; 0        ; 0        ;
; KEY[3]                                ; CLOCK_50                              ; 0        ; 1680     ; 0        ; 0        ;
; VGA|mypll|altpll_component|pll|clk[0] ; CLOCK_50                              ; 14957    ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; KEY[0]                                ; 0        ; 0        ; 8        ; 0        ;
; KEY[0]                                ; KEY[0]                                ; 0        ; 0        ; 0        ; 36       ;
; CLOCK_50                              ; KEY[1]                                ; 0        ; 0        ; 8        ; 0        ;
; KEY[1]                                ; KEY[1]                                ; 0        ; 0        ; 0        ; 36       ;
; CLOCK_50                              ; KEY[2]                                ; 0        ; 0        ; 7        ; 0        ;
; KEY[2]                                ; KEY[2]                                ; 0        ; 0        ; 0        ; 28       ;
; CLOCK_50                              ; KEY[3]                                ; 0        ; 0        ; 7        ; 0        ;
; KEY[3]                                ; KEY[3]                                ; 0        ; 0        ; 0        ; 28       ;
; CLOCK_50                              ; VGA|mypll|altpll_component|pll|clk[0] ; 3269     ; 0        ; 0        ; 0        ;
; KEY[2]                                ; VGA|mypll|altpll_component|pll|clk[0] ; 0        ; 882      ; 0        ; 0        ;
; KEY[3]                                ; VGA|mypll|altpll_component|pll|clk[0] ; 0        ; 280      ; 0        ; 0        ;
; VGA|mypll|altpll_component|pll|clk[0] ; VGA|mypll|altpll_component|pll|clk[0] ; 36737    ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 70    ; 70   ;
; Unconstrained Output Port Paths ; 364   ; 364  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Full Version
    Info: Processing started: Sun Nov 25 21:20:23 2012
Info: Command: quartus_sta sketch -c sketch
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sketch.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {VGA|mypll|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {VGA|mypll|altpll_component|pll|clk[0]} {VGA|mypll|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name KEY[3] KEY[3]
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
    Info (332105): create_clock -period 1.000 -name KEY[2] KEY[2]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.991
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.991       -53.755 VGA|mypll|altpll_component|pll|clk[0] 
    Info (332119):    -5.030      -252.740 CLOCK_50 
    Info (332119):    -0.968        -5.999 KEY[1] 
    Info (332119):    -0.886        -6.997 KEY[0] 
    Info (332119):    -0.865        -5.653 KEY[2] 
    Info (332119):    -0.863        -5.330 KEY[3] 
Info (332146): Worst-case hold slack is -0.385
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.385        -0.818 CLOCK_50 
    Info (332119):     0.512         0.000 VGA|mypll|altpll_component|pll|clk[0] 
    Info (332119):     0.521         0.000 KEY[3] 
    Info (332119):     0.529         0.000 KEY[2] 
    Info (332119):     0.540         0.000 KEY[0] 
    Info (332119):     0.704         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -9.222 KEY[0] 
    Info (332119):    -1.222        -9.222 KEY[1] 
    Info (332119):    -1.222        -8.222 KEY[2] 
    Info (332119):    -1.222        -8.222 KEY[3] 
    Info (332119):     7.620         0.000 CLOCK_50 
    Info (332119):    17.873         0.000 VGA|mypll|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 81 output pins without output pin load capacitance assignment
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.694
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.694       -24.784 VGA|mypll|altpll_component|pll|clk[0] 
    Info (332119):    -1.939       -93.795 CLOCK_50 
    Info (332119):    -0.390        -3.120 KEY[0] 
    Info (332119):    -0.214        -1.498 KEY[2] 
    Info (332119):    -0.167        -1.169 KEY[3] 
    Info (332119):    -0.138        -1.104 KEY[1] 
Info (332146): Worst-case hold slack is -0.728
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.728        -4.617 CLOCK_50 
    Info (332119):     0.235         0.000 VGA|mypll|altpll_component|pll|clk[0] 
    Info (332119):     0.238         0.000 KEY[3] 
    Info (332119):     0.242         0.000 KEY[2] 
    Info (332119):     0.250         0.000 KEY[0] 
    Info (332119):     0.321         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -9.222 KEY[0] 
    Info (332119):    -1.222        -9.222 KEY[1] 
    Info (332119):    -1.222        -8.222 KEY[2] 
    Info (332119):    -1.222        -8.222 KEY[3] 
    Info (332119):     7.620         0.000 CLOCK_50 
    Info (332119):    17.873         0.000 VGA|mypll|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 438 megabytes
    Info: Processing ended: Sun Nov 25 21:20:40 2012
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:04


