<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1731054945">
  <File Type="VDS-TIMINGSUMMARY" Name="controller_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="controller.dcp"/>
  <File Type="RDS-UTIL-PB" Name="controller_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="controller_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="controller_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="controller.vds"/>
  <File Type="REPORTS-TCL" Name="controller_reports.tcl"/>
  <File Type="VDS-TIMING-PB" Name="controller_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="controller.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/UART_RX/uart_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../src/UART_RX/uart_rx.v"/>
        <Attr Name="ImportTime" Val="1637988006"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/uart_tx.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/controller.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART_RX/UART_RX.srcs/sources_1/new/controller.v"/>
        <Attr Name="ImportTime" Val="1637955883"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/seven_segment/seven_seg_drive.v">
      <FileInfo SFType="SVerilog">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../src/seven_segment/seven_seg_drive.v"/>
        <Attr Name="ImportTime" Val="1637396936"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="controller"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/uart_rx_constraints.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../UART_RX/UART_RX.srcs/constrs_1/new/uart_rx_constraints.xdc"/>
        <Attr Name="ImportTime" Val="1637954932"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/uart_rx_constraints.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="ila_0"/>
</GenRun>
