<?xml version="1.0" encoding="UTF-8"?>
<!--
//                                                                        //
// Author : John Eaton  Ouabache Designworks                              //
//                                                                        //
//   Copyright (C) 2010 Authors and OPENCORES.ORG			  //
//  									  //
//   This source file may be used and distributed without		  //
//   restriction provided that this copyright statement is not		  //
//   removed from the file and that any derivative work contains	  //
//   the original copyright notice and the associated disclaimer.	  //
//  									  //
//   This source file is free software; you can redistribute it		  //
//   and/or modify it under the terms of the GNU Lesser General		  //
//   Public License as published by the Free Software Foundation;	  //
//   either version 2.1 of the License, or (at your option) any		  //
//   later version.							  //
//  									  //
//   This source is distributed in the hope that it will be		  //
//   useful, but WITHOUT ANY WARRANTY; without even the implied		  //
//   warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR		  //
//   PURPOSE. See the GNU Lesser General Public License for more	  //
//   details.								  //
//  									  //
//   You should have received a copy of the GNU Lesser General		  //
//   Public License along with this source; if not, download it		  //
//   from http://www.opencores.org/lgpl.shtml				  //
//  									  //
-->
<ipxact:component 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">

<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>logic</ipxact:library>
<ipxact:name>micro_bus</ipxact:name>
<ipxact:version>def</ipxact:version>  <ipxact:configuration>default</ipxact:configuration>  



<ipxact:busInterfaces>

 <ipxact:busInterface><ipxact:name>slave_clk</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="clock" version="def"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="clock" version="rtl"/>

    <ipxact:portMaps>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>clk</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>clk</ipxact:name></ipxact:physicalPort>
      </ipxact:portMap>
    </ipxact:portMaps>

  
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>



  <ipxact:slave/>

 </ipxact:busInterface>


 <ipxact:busInterface><ipxact:name>slave_reset</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="reset" version="def"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="reset" version="rtl"/>

    <ipxact:portMaps>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>reset</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>reset</ipxact:name></ipxact:physicalPort>
      </ipxact:portMap>
    </ipxact:portMaps>
  
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>

  <ipxact:slave/>

 </ipxact:busInterface>


 <ipxact:busInterface><ipxact:name>master_enable</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="enable" version="def"/>



  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="enable" version="rtl"/>
    <ipxact:portMaps>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>enable</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>enable</ipxact:name></ipxact:physicalPort>
      </ipxact:portMap>
    </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
  <ipxact:master/>
 </ipxact:busInterface>


 <ipxact:busInterface><ipxact:name>cpu</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="micro_bus" version="def"/>


  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="micro_bus" version="rtl"/>
    <ipxact:portMaps>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>addr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>addr_in</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>rdata_out</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>reg</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>



      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>wdata_in</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>wr_in</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rd</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>rd_in</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>



    </ipxact:portMaps>
  
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>



  <ipxact:slave>
  <ipxact:memoryMapRef ipxact:memoryMapRef="cpu"/>
  <ipxact:bridge ipxact:masterRef="ext_mem"          ipxact:opaque="true"/>
  <ipxact:bridge ipxact:masterRef="io_reg"           ipxact:opaque="true"/>
  <ipxact:bridge ipxact:masterRef="data"             ipxact:opaque="true"/>
  <ipxact:bridge ipxact:masterRef="prog_rom_mem"     ipxact:opaque="true"/>
  <ipxact:bridge ipxact:masterRef="sh_prog_rom_mem"  ipxact:opaque="true"/>
  </ipxact:slave>


 </ipxact:busInterface>



 <ipxact:busInterface><ipxact:name>mem</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="micro_bus" version="def"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="micro_bus" version="rtl"/>

    <ipxact:portMaps>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>addr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>mem_addr</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>cs</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>mem_cs</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>reg</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>mem_wdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>mem_rdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wait</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>mem_wait</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>1</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rd</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>mem_rd</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>mem_wr</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>
  
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>



  <ipxact:master> <ipxact:addressSpaceRef ipxact:addressSpaceRef= "mem" /></ipxact:master>



 </ipxact:busInterface>





 <ipxact:busInterface><ipxact:name>data</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="micro_bus" version="def"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="micro_bus" version="rtl"/>

    <ipxact:portMaps>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>addr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>data_addr</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>11</ipxact:left><ipxact:right>1</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>cs</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>data_cs</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>reg</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>data_wdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>data_rdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>be</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>data_be</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>1</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rd</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>data_rd</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>data_wr</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>
  
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>




  <ipxact:master> <ipxact:addressSpaceRef ipxact:addressSpaceRef= "data" />        </ipxact:master>


 </ipxact:busInterface>




 <ipxact:busInterface><ipxact:name>io_reg</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="micro_bus" version="def"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="micro_bus" version="rtl"/>

    <ipxact:portMaps>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>addr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>io_reg_addr</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>cs</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>io_reg_cs</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>reg</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>io_reg_wdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>7</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>io_reg_rdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wait</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>io_reg_wait</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rd</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>io_reg_rd</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>io_reg_wr</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>

      </ipxact:abstractionType>
      </ipxact:abstractionTypes>



  <ipxact:master> <ipxact:addressSpaceRef ipxact:addressSpaceRef= "io_reg" />        </ipxact:master>


 </ipxact:busInterface>




 <ipxact:busInterface><ipxact:name>ext_mem</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="micro_bus" version="def"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="micro_bus" version="rtl"/>

    <ipxact:portMaps>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>addr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>ext_mem_addr</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>13</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>cs</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>ext_mem_cs</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>reg</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>ext_mem_wdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>ext_mem_rdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wait</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>ext_mem_wait</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rd</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>ext_mem_rd</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>ext_mem_wr</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>  
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>



  <ipxact:master> <ipxact:addressSpaceRef ipxact:addressSpaceRef= "ext_mem" />        </ipxact:master>



 </ipxact:busInterface>






 <ipxact:busInterface><ipxact:name>prog_rom_mem</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="micro_bus" version="def"/>
  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="micro_bus" version="rtl"/>
  
      <ipxact:portMaps>
      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>addr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>prog_rom_mem_addr</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>11</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>cs</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>prog_rom_mem_cs</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>reg</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>prog_rom_mem_wdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>prog_rom_mem_rdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rd</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>prog_rom_mem_rd</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>prog_rom_mem_wr</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>


    </ipxact:abstractionType>
      </ipxact:abstractionTypes>

    
  <ipxact:master/>
  


 </ipxact:busInterface>





 <ipxact:busInterface><ipxact:name>sh_prog_rom_mem</ipxact:name>
  <ipxact:busType vendor="opencores.org" library="Busdefs" name="micro_bus" version="def"/>


  <ipxact:abstractionTypes>
      <ipxact:abstractionType>
  <ipxact:abstractionRef vendor="opencores.org" library="Busdefs" name="micro_bus" version="rtl"/>

    <ipxact:portMaps>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>addr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>sh_prog_rom_mem_addr</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>11</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>cs</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>sh_prog_rom_mem_cs</ipxact:name>
        <ipxact:wireTypeDefs><ipxact:wireTypeDef><ipxact:typeName>reg</ipxact:typeName></ipxact:wireTypeDef></ipxact:wireTypeDefs>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>sh_prog_rom_mem_wdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rdata</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>sh_prog_rom_mem_rdata</ipxact:name>
        <ipxact:wire><ipxact:vector><ipxact:left>15</ipxact:left><ipxact:right>0</ipxact:right></ipxact:vector></ipxact:wire>
        </ipxact:physicalPort>
      </ipxact:portMap>


      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>rd</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>sh_prog_rom_mem_rd</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

      <ipxact:portMap>
        <ipxact:logicalPort><ipxact:name>wr</ipxact:name></ipxact:logicalPort>
        <ipxact:physicalPort><ipxact:name>sh_prog_rom_mem_wr</ipxact:name>
        </ipxact:physicalPort>
      </ipxact:portMap>

    </ipxact:portMaps>
  
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>


  <ipxact:master/>

 </ipxact:busInterface>




</ipxact:busInterfaces>



<ipxact:componentGenerators>



<ipxact:componentGenerator>
  <ipxact:name>gen_verilog</ipxact:name>
  <ipxact:phase>104.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions><socgen:envIdentifier>:*common:*</socgen:envIdentifier></ipxact:vendorExtensions>
  <ipxact:generatorExe>tools/verilog/gen_verilog</ipxact:generatorExe>
    <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>destination</ipxact:name>
      <ipxact:value>micro_bus_def</ipxact:value>
    </ipxact:parameter>
  </ipxact:parameters>
</ipxact:componentGenerator>


</ipxact:componentGenerators>





  <ipxact:fileSets>

    <ipxact:fileSet>
      <ipxact:name>fs-common</ipxact:name>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/top.body</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>fragment</ipxact:userFileType>
      </ipxact:file>

    </ipxact:fileSet>


    <ipxact:fileSet>
      <ipxact:name>fs-sim</ipxact:name>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/copyright.v</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>include</ipxact:userFileType>
      </ipxact:file>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/common/micro_bus_def</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>module</ipxact:userFileType>
      </ipxact:file>


    </ipxact:fileSet>


    <ipxact:fileSet>
      <ipxact:name>fs-syn</ipxact:name>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/copyright.v</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>include</ipxact:userFileType>
      </ipxact:file>

      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/common/micro_bus_def</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>module</ipxact:userFileType>
      </ipxact:file>


    </ipxact:fileSet>







  </ipxact:fileSets>




<ipxact:model>

      <ipxact:views>


              <ipxact:view>
              <ipxact:name>verilog</ipxact:name>              
              <ipxact:vendorExtensions>
              <ipxact:componentRef ipxact:vendor="opencores.org" 
                                   ipxact:library="Testbench" 
                                   ipxact:name="toolflow" 
                                   ipxact:version="verilog"/> 
              </ipxact:vendorExtensions>
              </ipxact:view>






              <ipxact:view>
              <ipxact:name>common</ipxact:name><ipxact:envIdentifier>:*common:*</ipxact:envIdentifier>
              
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-common</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>


              <ipxact:view>
              <ipxact:name>sim</ipxact:name><ipxact:envIdentifier>:*Simulation:*</ipxact:envIdentifier>
              
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-sim</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>

              <ipxact:view>
              <ipxact:name>syn</ipxact:name><ipxact:envIdentifier>:*Synthesis:*</ipxact:envIdentifier>
              
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-syn</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>


              <ipxact:view>
              <ipxact:name>doc</ipxact:name>
              <ipxact:vendorExtensions>
              <ipxact:componentRef ipxact:vendor="opencores.org" 
                                   ipxact:library="Testbench" 
                                   ipxact:name="toolflow" 
                                   ipxact:version="documentation"/> 
              </ipxact:vendorExtensions>
              <ipxact:envIdentifier>:*Documentation:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              </ipxact:view>



      </ipxact:views>








</ipxact:model>







<ipxact:memoryMaps>


 <ipxact:memoryMap>
  <ipxact:name>cpu</ipxact:name>

   <ipxact:subspaceMap ipxact:masterRef="io_reg">
     <ipxact:name>io_reg</ipxact:name>
     <ipxact:baseAddress>0x8000</ipxact:baseAddress>
   </ipxact:subspaceMap>


   <ipxact:subspaceMap ipxact:masterRef="data">
     <ipxact:name>data</ipxact:name>
     <ipxact:baseAddress>0x1000</ipxact:baseAddress>
   </ipxact:subspaceMap>

   <ipxact:subspaceMap ipxact:masterRef="ext_mem">
     <ipxact:name>ext_mem</ipxact:name>
     <ipxact:baseAddress>0x4000</ipxact:baseAddress>
   </ipxact:subspaceMap>


   <ipxact:subspaceMap ipxact:masterRef="prog_rom_mem">
     <ipxact:name>prog_rom_mem</ipxact:name>
     <ipxact:baseAddress>0xc000</ipxact:baseAddress>
   </ipxact:subspaceMap>


   <ipxact:subspaceMap ipxact:masterRef="sh_prog_rom_mem">
     <ipxact:name>sh_prog_rom_mem</ipxact:name>
     <ipxact:baseAddress>0xf000</ipxact:baseAddress>
   </ipxact:subspaceMap>


 </ipxact:memoryMap>

</ipxact:memoryMaps>





<ipxact:addressSpaces>

  <ipxact:addressSpace>
    <ipxact:name>io_reg</ipxact:name>
    <ipxact:range>0x8000</ipxact:range>
    <ipxact:width>8</ipxact:width>
  </ipxact:addressSpace>


  <ipxact:addressSpace>
    <ipxact:name>data</ipxact:name>
    <ipxact:range>0x1000</ipxact:range>
    <ipxact:width>8</ipxact:width>
  </ipxact:addressSpace>



  <ipxact:addressSpace>
    <ipxact:name>mem</ipxact:name>
    <ipxact:range>0x0000</ipxact:range>
    <ipxact:width>8</ipxact:width>
  </ipxact:addressSpace>




  <ipxact:addressSpace>
    <ipxact:name>ext_mem</ipxact:name>
    <ipxact:range>0x4000</ipxact:range>
    <ipxact:width>8</ipxact:width>
  </ipxact:addressSpace>


  <ipxact:addressSpace>
    <ipxact:name>prog_rom_mem</ipxact:name>
    <ipxact:range>0xff00</ipxact:range>
    <ipxact:width>8</ipxact:width>
  </ipxact:addressSpace>


  <ipxact:addressSpace>
    <ipxact:name>sh_prog_rom_mem</ipxact:name>
    <ipxact:range>0xc000</ipxact:range>
    <ipxact:width>8</ipxact:width>
  </ipxact:addressSpace>



</ipxact:addressSpaces>






</ipxact:component>
