TimeQuest Timing Analyzer report for RC4
Wed Mar 28 01:48:50 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'rc4:inst|i[0]'
 14. Slow 1200mV 85C Model Hold: 'rc4:inst|i[0]'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Recovery: 'rc4:inst|i[0]'
 17. Slow 1200mV 85C Model Removal: 'rc4:inst|i[0]'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 26. Slow 1200mV 0C Model Setup: 'rc4:inst|i[0]'
 27. Slow 1200mV 0C Model Hold: 'rc4:inst|i[0]'
 28. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 29. Slow 1200mV 0C Model Recovery: 'rc4:inst|i[0]'
 30. Slow 1200mV 0C Model Removal: 'rc4:inst|i[0]'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 38. Fast 1200mV 0C Model Setup: 'rc4:inst|i[0]'
 39. Fast 1200mV 0C Model Hold: 'rc4:inst|i[0]'
 40. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 41. Fast 1200mV 0C Model Recovery: 'rc4:inst|i[0]'
 42. Fast 1200mV 0C Model Removal: 'rc4:inst|i[0]'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; RC4                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.33        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  44.7%      ;
;     Processor 3            ;  41.1%      ;
;     Processor 4            ;  39.6%      ;
;     Processors 5-6         ;   3.8%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; CLOCK_50      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }      ;
; rc4:inst|i[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rc4:inst|i[0] } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                 ;
+-----------+-----------------+---------------+------+
; Fmax      ; Restricted Fmax ; Clock Name    ; Note ;
+-----------+-----------------+---------------+------+
; 63.03 MHz ; 63.03 MHz       ; CLOCK_50      ;      ;
; 88.06 MHz ; 88.06 MHz       ; rc4:inst|i[0] ;      ;
+-----------+-----------------+---------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------+
; Slow 1200mV 85C Model Setup Summary     ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; CLOCK_50      ; -14.865 ; -16779.364    ;
; rc4:inst|i[0] ; -8.200  ; -59.787       ;
+---------------+---------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Hold Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; rc4:inst|i[0] ; -0.010 ; -0.010        ;
; CLOCK_50      ; 0.402  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; rc4:inst|i[0] ; -1.858 ; -10.772       ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; rc4:inst|i[0] ; 0.665 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+--------+--------------------------+
; Clock         ; Slack  ; End Point TNS            ;
+---------------+--------+--------------------------+
; CLOCK_50      ; -3.000 ; -2716.920                ;
; rc4:inst|i[0] ; 0.430  ; 0.000                    ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                             ;
+---------+-------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -14.865 ; rc4:inst|i[7]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 15.815     ;
; -14.724 ; rc4:inst|i[7]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 15.674     ;
; -14.300 ; rc4:inst|i[7]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 15.251     ;
; -13.867 ; rc4:inst|i[6]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 14.871     ;
; -13.726 ; rc4:inst|i[6]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 14.730     ;
; -13.302 ; rc4:inst|i[6]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 14.307     ;
; -13.085 ; rc4:inst|PRGA                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 13.997     ;
; -13.079 ; rc4:inst|PRGA                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 13.990     ;
; -13.030 ; rc4:inst|i[2]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 14.004     ;
; -13.024 ; rc4:inst|i[2]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 13.997     ;
; -12.913 ; rc4:inst|PRGA                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 13.824     ;
; -12.907 ; rc4:inst|i[1]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 13.881     ;
; -12.901 ; rc4:inst|i[1]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 13.874     ;
; -12.858 ; rc4:inst|i[2]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 13.831     ;
; -12.735 ; rc4:inst|i[1]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 13.708     ;
; -12.733 ; rc4:inst|i[4]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 13.738     ;
; -12.727 ; rc4:inst|i[4]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.731     ;
; -12.719 ; rc4:inst|i[5]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 13.724     ;
; -12.713 ; rc4:inst|i[5]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.717     ;
; -12.672 ; rc4:inst|state.STEP_1         ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.074      ; 13.744     ;
; -12.666 ; rc4:inst|state.STEP_1         ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.073      ; 13.737     ;
; -12.643 ; rc4:inst|PRGA                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 13.555     ;
; -12.625 ; rc4:inst|i[3]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 13.599     ;
; -12.619 ; rc4:inst|i[3]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 13.592     ;
; -12.588 ; rc4:inst|i[2]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 13.562     ;
; -12.561 ; rc4:inst|i[4]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.565     ;
; -12.547 ; rc4:inst|i[5]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.551     ;
; -12.500 ; rc4:inst|state.STEP_1         ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.073      ; 13.571     ;
; -12.465 ; rc4:inst|i[1]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 13.439     ;
; -12.453 ; rc4:inst|i[3]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 13.426     ;
; -12.422 ; rc4:inst|i[7]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 13.373     ;
; -12.369 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 13.288     ;
; -12.291 ; rc4:inst|i[4]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 13.296     ;
; -12.289 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 13.208     ;
; -12.277 ; rc4:inst|i[5]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 13.282     ;
; -12.237 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 13.156     ;
; -12.230 ; rc4:inst|state.STEP_1         ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.074      ; 13.302     ;
; -12.183 ; rc4:inst|i[3]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 13.157     ;
; -12.157 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 13.076     ;
; -12.119 ; rc4:inst|i[6]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 13.124     ;
; -12.105 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 13.024     ;
; -12.068 ; rc4:inst|j[4]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.948     ;
; -12.062 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 12.977     ;
; -12.048 ; rc4:inst|ram:SBox|mem[16][2]  ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 12.953     ;
; -12.025 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 12.944     ;
; -12.001 ; rc4:inst|j[4]                 ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.881     ;
; -11.995 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 12.910     ;
; -11.963 ; rc4:inst|ram:SBox|mem[144][2] ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 12.868     ;
; -11.936 ; rc4:inst|j[4]                 ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.816     ;
; -11.930 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 12.845     ;
; -11.871 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 12.772     ;
; -11.869 ; rc4:inst|j[4]                 ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.749     ;
; -11.863 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 12.778     ;
; -11.851 ; rc4:inst|ram:SBox|mem[67][2]  ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 12.756     ;
; -11.844 ; rc4:inst|ram:SBox|mem[16][2]  ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 12.750     ;
; -11.804 ; rc4:inst|j[4]                 ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.684     ;
; -11.804 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 12.705     ;
; -11.798 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 12.713     ;
; -11.771 ; rc4:inst|ram:SBox|mem[16][2]  ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 12.676     ;
; -11.759 ; rc4:inst|ram:SBox|mem[144][2] ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 12.665     ;
; -11.739 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 12.640     ;
; -11.737 ; rc4:inst|j[4]                 ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.617     ;
; -11.731 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 12.646     ;
; -11.686 ; rc4:inst|ram:SBox|mem[144][2] ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 12.591     ;
; -11.672 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 12.573     ;
; -11.669 ; rc4:inst|j[5]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.549     ;
; -11.647 ; rc4:inst|ram:SBox|mem[67][2]  ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 12.553     ;
; -11.634 ; rc4:inst|ram:SBox|mem[66][2]  ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 12.564     ;
; -11.608 ; rc4:inst|j[5]                 ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.488     ;
; -11.607 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 12.508     ;
; -11.593 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 12.499     ;
; -11.589 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 12.508     ;
; -11.584 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.108     ; 12.474     ;
; -11.574 ; rc4:inst|ram:SBox|mem[67][2]  ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 12.479     ;
; -11.540 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 12.441     ;
; -11.537 ; rc4:inst|j[5]                 ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.417     ;
; -11.526 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 12.432     ;
; -11.517 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.108     ; 12.407     ;
; -11.476 ; rc4:inst|j[5]                 ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.356     ;
; -11.475 ; rc4:inst|j[2]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 12.356     ;
; -11.461 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 12.367     ;
; -11.456 ; rc4:inst|ram:SBox|mem[16][2]  ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 12.362     ;
; -11.453 ; rc4:inst|j[3]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.333     ;
; -11.452 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.108     ; 12.342     ;
; -11.430 ; rc4:inst|ram:SBox|mem[66][2]  ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 12.361     ;
; -11.405 ; rc4:inst|j[5]                 ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.285     ;
; -11.395 ; rc4:inst|PRGA                 ; rc4:inst|Si[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 12.308     ;
; -11.394 ; rc4:inst|PRGA                 ; rc4:inst|wdata_3[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 12.307     ;
; -11.394 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 12.300     ;
; -11.385 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.108     ; 12.275     ;
; -11.371 ; rc4:inst|ram:SBox|mem[144][2] ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 12.277     ;
; -11.369 ; rc4:inst|k[7]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.093     ; 12.274     ;
; -11.357 ; rc4:inst|ram:SBox|mem[66][2]  ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 12.287     ;
; -11.344 ; rc4:inst|j[5]                 ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.224     ;
; -11.343 ; rc4:inst|j[2]                 ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 12.224     ;
; -11.340 ; rc4:inst|i[2]                 ; rc4:inst|Si[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.315     ;
; -11.339 ; rc4:inst|i[2]                 ; rc4:inst|wdata_3[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.314     ;
; -11.329 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 12.235     ;
; -11.324 ; rc4:inst|j[2]                 ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.117     ; 12.205     ;
; -11.321 ; rc4:inst|j[3]                 ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.118     ; 12.201     ;
+---------+-------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rc4:inst|i[0]'                                                                                      ;
+--------+-------------------------------+------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------+--------------+---------------+--------------+------------+------------+
; -8.200 ; rc4:inst|i[7]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.601      ; 10.918     ;
; -8.180 ; rc4:inst|i[2]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.624      ; 10.921     ;
; -8.168 ; rc4:inst|i[3]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.624      ; 10.909     ;
; -8.049 ; rc4:inst|i[5]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.655      ; 10.821     ;
; -8.031 ; rc4:inst|i[1]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.624      ; 10.772     ;
; -7.973 ; rc4:inst|i[4]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.655      ; 10.745     ;
; -7.919 ; rc4:inst|i[6]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.655      ; 10.691     ;
; -7.821 ; rc4:inst|k[0]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.548      ; 10.486     ;
; -7.714 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.722      ; 10.553     ;
; -7.670 ; rc4:inst|i[7]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.606      ; 10.392     ;
; -7.650 ; rc4:inst|i[2]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.629      ; 10.395     ;
; -7.638 ; rc4:inst|i[3]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.629      ; 10.383     ;
; -7.550 ; rc4:inst|i[7]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.770      ; 10.598     ;
; -7.535 ; rc4:inst|i[7]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.620      ; 10.271     ;
; -7.530 ; rc4:inst|i[2]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.793      ; 10.601     ;
; -7.519 ; rc4:inst|i[5]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.660      ; 10.295     ;
; -7.518 ; rc4:inst|i[3]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.793      ; 10.589     ;
; -7.515 ; rc4:inst|i[2]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.643      ; 10.274     ;
; -7.503 ; rc4:inst|i[3]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.643      ; 10.262     ;
; -7.501 ; rc4:inst|i[1]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.629      ; 10.246     ;
; -7.443 ; rc4:inst|i[4]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.660      ; 10.219     ;
; -7.399 ; rc4:inst|i[5]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.824      ; 10.501     ;
; -7.389 ; rc4:inst|i[6]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.660      ; 10.165     ;
; -7.384 ; rc4:inst|i[5]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.674      ; 10.174     ;
; -7.381 ; rc4:inst|i[7]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.620      ; 10.122     ;
; -7.381 ; rc4:inst|i[1]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.793      ; 10.452     ;
; -7.366 ; rc4:inst|i[1]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.643      ; 10.125     ;
; -7.361 ; rc4:inst|i[2]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.643      ; 10.125     ;
; -7.349 ; rc4:inst|i[3]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.643      ; 10.113     ;
; -7.326 ; rc4:inst|i[7]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.613      ; 10.056     ;
; -7.323 ; rc4:inst|i[4]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.824      ; 10.425     ;
; -7.308 ; rc4:inst|i[4]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.674      ; 10.098     ;
; -7.306 ; rc4:inst|i[2]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.636      ; 10.059     ;
; -7.294 ; rc4:inst|i[3]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.636      ; 10.047     ;
; -7.269 ; rc4:inst|i[6]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.824      ; 10.371     ;
; -7.254 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.727      ; 10.097     ;
; -7.254 ; rc4:inst|i[6]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.674      ; 10.044     ;
; -7.230 ; rc4:inst|i[5]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.674      ; 10.025     ;
; -7.212 ; rc4:inst|i[1]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.643      ; 9.976      ;
; -7.185 ; rc4:inst|i[7]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.630      ; 9.932      ;
; -7.175 ; rc4:inst|i[5]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.667      ; 9.959      ;
; -7.165 ; rc4:inst|i[2]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.653      ; 9.935      ;
; -7.157 ; rc4:inst|i[1]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.636      ; 9.910      ;
; -7.154 ; rc4:inst|i[4]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.674      ; 9.949      ;
; -7.153 ; rc4:inst|i[3]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.653      ; 9.923      ;
; -7.111 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.741      ; 9.968      ;
; -7.100 ; rc4:inst|i[6]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.674      ; 9.895      ;
; -7.099 ; rc4:inst|i[4]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.667      ; 9.883      ;
; -7.064 ; rc4:inst|k[7]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.553      ; 9.733      ;
; -7.051 ; rc4:inst|k[1]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.548      ; 9.716      ;
; -7.045 ; rc4:inst|i[6]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.667      ; 9.829      ;
; -7.043 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.891      ; 10.212     ;
; -7.034 ; rc4:inst|i[5]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.684      ; 9.835      ;
; -7.016 ; rc4:inst|i[1]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.653      ; 9.786      ;
; -6.968 ; rc4:inst|k[0]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.717      ; 9.963      ;
; -6.958 ; rc4:inst|i[4]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.684      ; 9.759      ;
; -6.940 ; rc4:inst|i[7]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.606      ; 9.664      ;
; -6.928 ; rc4:inst|k[0]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.560      ; 9.605      ;
; -6.920 ; rc4:inst|i[2]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.629      ; 9.667      ;
; -6.908 ; rc4:inst|i[3]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.629      ; 9.655      ;
; -6.904 ; rc4:inst|i[6]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.684      ; 9.705      ;
; -6.867 ; rc4:inst|k[7]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.717      ; 9.862      ;
; -6.859 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.741      ; 9.721      ;
; -6.834 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.734      ; 9.685      ;
; -6.799 ; rc4:inst|k[0]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.567      ; 9.482      ;
; -6.789 ; rc4:inst|i[5]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.660      ; 9.567      ;
; -6.785 ; rc4:inst|k[1]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.567      ; 9.468      ;
; -6.771 ; rc4:inst|i[1]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.629      ; 9.518      ;
; -6.735 ; rc4:inst|k[7]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.567      ; 9.418      ;
; -6.724 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.751      ; 9.592      ;
; -6.714 ; rc4:inst|k[1]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.577      ; 9.408      ;
; -6.713 ; rc4:inst|i[4]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.660      ; 9.491      ;
; -6.659 ; rc4:inst|i[6]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.660      ; 9.437      ;
; -6.655 ; rc4:inst|k[0]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.577      ; 9.349      ;
; -6.548 ; rc4:inst|k[6]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.567      ; 9.231      ;
; -6.491 ; rc4:inst|k[4]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.560      ; 9.168      ;
; -6.486 ; rc4:inst|k[7]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.567      ; 9.174      ;
; -6.479 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.727      ; 9.324      ;
; -6.471 ; rc4:inst|ram:SBox|mem[42][6]  ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.613      ; 9.201      ;
; -6.464 ; rc4:inst|ram:SBox|mem[216][1] ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.554      ; 9.139      ;
; -6.400 ; rc4:inst|k[6]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.717      ; 9.395      ;
; -6.395 ; rc4:inst|k[0]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.553      ; 9.066      ;
; -6.383 ; rc4:inst|ram:SBox|mem[170][6] ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.577      ; 9.077      ;
; -6.376 ; rc4:inst|ram:SBox|mem[9][1]   ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.575      ; 9.072      ;
; -6.373 ; rc4:inst|k[6]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.577      ; 9.067      ;
; -6.373 ; rc4:inst|k[7]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.577      ; 9.067      ;
; -6.366 ; rc4:inst|k[4]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.548      ; 9.031      ;
; -6.313 ; rc4:inst|k[5]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.548      ; 8.978      ;
; -6.308 ; rc4:inst|ram:SBox|mem[19][0]  ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.550      ; 8.975      ;
; -6.306 ; rc4:inst|ram:SBox|mem[89][0]  ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.535      ; 8.958      ;
; -6.300 ; rc4:inst|k[6]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.567      ; 8.988      ;
; -6.294 ; rc4:inst|ram:SBox|mem[42][4]  ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.573      ; 8.984      ;
; -6.289 ; rc4:inst|k[7]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.553      ; 8.960      ;
; -6.240 ; rc4:inst|k[5]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.560      ; 8.917      ;
; -6.180 ; rc4:inst|ram:SBox|mem[149][4] ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.564      ; 8.861      ;
; -6.172 ; rc4:inst|k[2]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.717      ; 9.167      ;
; -6.166 ; rc4:inst|ram:SBox|mem[168][4] ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.542      ; 8.825      ;
; -6.147 ; rc4:inst|ram:SBox|mem[136][4] ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.541      ; 8.805      ;
; -6.145 ; rc4:inst|k[0]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.553      ; 8.814      ;
; -6.145 ; rc4:inst|ram:SBox|mem[73][0]  ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.541      ; 8.803      ;
+--------+-------------------------------+------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rc4:inst|i[0]'                                                                                        ;
+--------+-------------------------------+------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node          ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------+---------------+---------------+--------------+------------+------------+
; -0.010 ; rc4:inst|i[0]                 ; rc4:inst|ckey[0] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.825      ; 6.047      ;
; 0.110  ; rc4:inst|i[0]                 ; rc4:inst|ckey[7] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 6.000      ; 6.342      ;
; 0.263  ; rc4:inst|i[0]                 ; rc4:inst|ckey[3] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.830      ; 6.325      ;
; 0.486  ; rc4:inst|i[0]                 ; rc4:inst|ckey[2] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.844      ; 6.562      ;
; 0.526  ; rc4:inst|i[0]                 ; rc4:inst|ckey[0] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.825      ; 6.103      ;
; 0.585  ; rc4:inst|i[0]                 ; rc4:inst|ckey[7] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 6.000      ; 6.337      ;
; 0.670  ; rc4:inst|i[0]                 ; rc4:inst|ckey[4] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.836      ; 6.738      ;
; 0.678  ; rc4:inst|i[0]                 ; rc4:inst|ckey[5] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.830      ; 6.740      ;
; 0.756  ; rc4:inst|i[0]                 ; rc4:inst|ckey[3] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.830      ; 6.338      ;
; 0.791  ; rc4:inst|ram:SBox|mem[127][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.891      ; 3.712      ;
; 0.795  ; rc4:inst|i[0]                 ; rc4:inst|ckey[6] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.854      ; 6.881      ;
; 0.821  ; rc4:inst|ram:SBox|mem[143][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.086      ; 3.937      ;
; 0.841  ; rc4:inst|ram:SBox|mem[247][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.087      ; 3.958      ;
; 0.888  ; rc4:inst|ram:SBox|mem[207][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.081      ; 3.999      ;
; 1.001  ; rc4:inst|ram:SBox|mem[15][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.082      ; 4.113      ;
; 1.035  ; rc4:inst|i[0]                 ; rc4:inst|ckey[1] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.844      ; 7.111      ;
; 1.046  ; rc4:inst|ram:SBox|mem[139][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.086      ; 4.162      ;
; 1.046  ; rc4:inst|ram:SBox|mem[11][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.082      ; 4.158      ;
; 1.084  ; rc4:inst|ram:SBox|mem[239][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.907      ; 4.021      ;
; 1.086  ; rc4:inst|i[0]                 ; rc4:inst|ckey[2] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.844      ; 6.682      ;
; 1.094  ; rc4:inst|ram:SBox|mem[239][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.904      ; 4.028      ;
; 1.101  ; rc4:inst|ram:SBox|mem[255][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.895      ; 4.026      ;
; 1.113  ; rc4:inst|ram:SBox|mem[231][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.091      ; 4.234      ;
; 1.114  ; rc4:inst|ram:SBox|mem[219][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.084      ; 4.228      ;
; 1.145  ; rc4:inst|ram:SBox|mem[159][1] ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.909      ; 4.084      ;
; 1.149  ; rc4:inst|ram:SBox|mem[186][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.090      ; 4.269      ;
; 1.153  ; rc4:inst|ram:SBox|mem[215][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.898      ; 4.081      ;
; 1.198  ; rc4:inst|ram:SBox|mem[239][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.091      ; 4.319      ;
; 1.199  ; rc4:inst|ram:SBox|mem[255][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.902      ; 4.131      ;
; 1.204  ; rc4:inst|ram:SBox|mem[95][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.082      ; 4.316      ;
; 1.218  ; rc4:inst|ram:SBox|mem[47][6]  ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.896      ; 4.144      ;
; 1.221  ; rc4:inst|ram:SBox|mem[254][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.087      ; 4.338      ;
; 1.223  ; rc4:inst|i[0]                 ; rc4:inst|ckey[4] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.836      ; 6.811      ;
; 1.237  ; rc4:inst|ram:SBox|mem[223][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.084      ; 4.351      ;
; 1.241  ; rc4:inst|ram:SBox|mem[241][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.910      ; 4.181      ;
; 1.257  ; rc4:inst|ram:SBox|mem[191][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.087      ; 4.374      ;
; 1.258  ; rc4:inst|ram:SBox|mem[241][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.900      ; 4.188      ;
; 1.258  ; rc4:inst|ram:SBox|mem[177][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.904      ; 4.192      ;
; 1.268  ; rc4:inst|ram:SBox|mem[87][1]  ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.909      ; 4.207      ;
; 1.270  ; rc4:inst|ram:SBox|mem[124][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.896      ; 4.196      ;
; 1.276  ; rc4:inst|i[0]                 ; rc4:inst|ckey[5] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.830      ; 6.858      ;
; 1.280  ; rc4:inst|ram:SBox|mem[123][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.909      ; 4.219      ;
; 1.286  ; rc4:inst|ram:SBox|mem[203][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.081      ; 4.397      ;
; 1.293  ; rc4:inst|ram:SBox|mem[218][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.090      ; 4.413      ;
; 1.308  ; rc4:inst|ram:SBox|mem[220][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.093      ; 4.431      ;
; 1.309  ; rc4:inst|ram:SBox|mem[216][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.093      ; 4.432      ;
; 1.311  ; rc4:inst|ram:SBox|mem[253][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.902      ; 4.243      ;
; 1.316  ; rc4:inst|ram:SBox|mem[125][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.887      ; 4.233      ;
; 1.325  ; rc4:inst|ram:SBox|mem[255][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.082      ; 4.437      ;
; 1.341  ; rc4:inst|i[0]                 ; rc4:inst|ckey[6] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.854      ; 6.947      ;
; 1.345  ; rc4:inst|ram:SBox|mem[253][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.895      ; 4.270      ;
; 1.355  ; rc4:inst|ram:SBox|mem[118][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.098      ; 4.483      ;
; 1.362  ; rc4:inst|ram:SBox|mem[23][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.090      ; 4.482      ;
; 1.362  ; rc4:inst|ram:SBox|mem[227][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.892      ; 4.284      ;
; 1.369  ; rc4:inst|ram:SBox|mem[105][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.098      ; 4.497      ;
; 1.372  ; rc4:inst|ram:SBox|mem[158][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.910      ; 4.312      ;
; 1.378  ; rc4:inst|ram:SBox|mem[189][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.898      ; 4.306      ;
; 1.381  ; rc4:inst|ram:SBox|mem[153][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.897      ; 4.308      ;
; 1.386  ; rc4:inst|ram:SBox|mem[230][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.896      ; 4.312      ;
; 1.391  ; rc4:inst|ram:SBox|mem[134][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.082      ; 4.503      ;
; 1.400  ; rc4:inst|ram:SBox|mem[111][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.091      ; 4.521      ;
; 1.403  ; rc4:inst|ram:SBox|mem[250][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.090      ; 4.523      ;
; 1.404  ; rc4:inst|ram:SBox|mem[185][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.900      ; 4.334      ;
; 1.407  ; rc4:inst|ram:SBox|mem[228][6] ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.893      ; 4.330      ;
; 1.408  ; rc4:inst|ram:SBox|mem[233][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.913      ; 4.351      ;
; 1.415  ; rc4:inst|ram:SBox|mem[145][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.904      ; 4.349      ;
; 1.419  ; rc4:inst|ram:SBox|mem[79][1]  ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.910      ; 4.359      ;
; 1.421  ; rc4:inst|ram:SBox|mem[207][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.883      ; 4.334      ;
; 1.426  ; rc4:inst|ram:SBox|mem[63][6]  ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.896      ; 4.352      ;
; 1.429  ; rc4:inst|ram:SBox|mem[188][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.897      ; 4.356      ;
; 1.454  ; rc4:inst|ram:SBox|mem[109][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.098      ; 4.582      ;
; 1.457  ; rc4:inst|ram:SBox|mem[196][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.081      ; 4.568      ;
; 1.462  ; rc4:inst|ram:SBox|mem[185][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.889      ; 4.381      ;
; 1.465  ; rc4:inst|ram:SBox|mem[203][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.883      ; 4.378      ;
; 1.478  ; rc4:inst|ram:SBox|mem[252][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.896      ; 4.404      ;
; 1.485  ; rc4:inst|ram:SBox|mem[225][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.892      ; 4.407      ;
; 1.489  ; rc4:inst|ram:SBox|mem[205][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.899      ; 4.418      ;
; 1.501  ; rc4:inst|ram:SBox|mem[254][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.913      ; 4.444      ;
; 1.501  ; rc4:inst|ram:SBox|mem[250][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.913      ; 4.444      ;
; 1.502  ; rc4:inst|ram:SBox|mem[190][6] ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.906      ; 4.438      ;
; 1.503  ; rc4:inst|ram:SBox|mem[217][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.897      ; 4.430      ;
; 1.505  ; rc4:inst|ram:SBox|mem[208][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.908      ; 4.443      ;
; 1.512  ; rc4:inst|ram:SBox|mem[231][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.881      ; 4.423      ;
; 1.513  ; rc4:inst|ram:SBox|mem[127][6] ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.903      ; 4.446      ;
; 1.513  ; rc4:inst|ram:SBox|mem[43][2]  ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.904      ; 4.447      ;
; 1.514  ; rc4:inst|ram:SBox|mem[107][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.091      ; 4.635      ;
; 1.515  ; rc4:inst|ram:SBox|mem[109][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.886      ; 4.431      ;
; 1.516  ; rc4:inst|ram:SBox|mem[15][3]  ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.890      ; 4.436      ;
; 1.517  ; rc4:inst|ram:SBox|mem[167][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.088      ; 4.635      ;
; 1.520  ; rc4:inst|ram:SBox|mem[238][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.094      ; 4.644      ;
; 1.523  ; rc4:inst|ram:SBox|mem[93][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.068      ; 4.621      ;
; 1.523  ; rc4:inst|ram:SBox|mem[245][1] ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.913      ; 4.466      ;
; 1.531  ; rc4:inst|ram:SBox|mem[90][4]  ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.898      ; 4.459      ;
; 1.547  ; rc4:inst|i[0]                 ; rc4:inst|ckey[1] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.844      ; 7.143      ;
; 1.548  ; rc4:inst|ram:SBox|mem[43][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.084      ; 4.662      ;
; 1.548  ; rc4:inst|ram:SBox|mem[165][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 3.088      ; 4.666      ;
; 1.551  ; rc4:inst|ram:SBox|mem[255][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.912      ; 4.493      ;
; 1.558  ; rc4:inst|ram:SBox|mem[123][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.897      ; 4.485      ;
; 1.559  ; rc4:inst|ram:SBox|mem[11][3]  ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.890      ; 4.479      ;
; 1.561  ; rc4:inst|ram:SBox|mem[188][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.901      ; 4.492      ;
+--------+-------------------------------+------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                               ;
+-------+-----------------------+-------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+---------------+-------------+--------------+------------+------------+
; 0.402 ; rc4:inst|done         ; rc4:inst|done                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; rc4:inst|PRGA         ; rc4:inst|PRGA                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.440 ; rc4:inst|wen          ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.043      ; 0.669      ;
; 0.574 ; rc4:inst|Si[3]        ; rc4:inst|wdata_3[3]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.841      ;
; 0.575 ; rc4:inst|Si[1]        ; rc4:inst|wdata_3[1]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.842      ;
; 0.576 ; rc4:inst|Si[0]        ; rc4:inst|wdata_3[0]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.081      ; 0.843      ;
; 0.741 ; rc4:inst|state.STEP_1 ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.049      ; 0.976      ;
; 0.765 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[184][1] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.115      ; 1.066      ;
; 0.812 ; rc4:inst|state.STEP_2 ; rc4:inst|i[5]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.008      ; 1.006      ;
; 0.815 ; rc4:inst|state.000    ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.055     ; 0.946      ;
; 0.819 ; rc4:inst|state.STEP_2 ; rc4:inst|i[4]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.008      ; 1.013      ;
; 0.846 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[138][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.084      ; 1.116      ;
; 0.856 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[56][1]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.115      ; 1.157      ;
; 0.873 ; rc4:inst|state.STEP_2 ; rc4:inst|state.000            ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.136      ;
; 0.883 ; rc4:inst|state.STEP_2 ; rc4:inst|done                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.146      ;
; 0.907 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[96][3]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.086      ; 1.179      ;
; 0.910 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[160][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.086      ; 1.182      ;
; 0.916 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[160][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.086      ; 1.188      ;
; 0.918 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[66][1]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.185      ;
; 0.939 ; rc4:inst|state.STEP_2 ; rc4:inst|i[6]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.008      ; 1.133      ;
; 0.967 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[10][6]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.074      ; 1.227      ;
; 0.970 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[120][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.233      ;
; 0.992 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[238][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.080      ; 1.258      ;
; 1.020 ; rc4:inst|state.STEP_2 ; rc4:inst|state.STEP_1         ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.059     ; 1.147      ;
; 1.022 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[18][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.114      ; 1.322      ;
; 1.026 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[219][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.113      ; 1.325      ;
; 1.061 ; rc4:inst|Si[4]        ; rc4:inst|wdata_3[4]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.082      ; 1.329      ;
; 1.068 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[56][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.115      ; 1.369      ;
; 1.070 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[184][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.115      ; 1.371      ;
; 1.072 ; rc4:inst|wdata_2[3]   ; rc4:inst|ram:SBox|mem[208][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.084      ; 1.342      ;
; 1.072 ; rc4:inst|wdata_2[3]   ; rc4:inst|ram:SBox|mem[214][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.084      ; 1.342      ;
; 1.075 ; rc4:inst|wdata_2[4]   ; rc4:inst|ram:SBox|mem[13][4]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.074      ; 1.335      ;
; 1.094 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[161][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.086      ; 1.366      ;
; 1.096 ; rc4:inst|PRGA         ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.055     ; 1.227      ;
; 1.096 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[162][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.086      ; 1.368      ;
; 1.106 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[27][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.114      ; 1.406      ;
; 1.110 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[216][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.113      ; 1.409      ;
; 1.121 ; rc4:inst|Si[4]        ; rc4:inst|k[4]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.092      ; 1.399      ;
; 1.122 ; rc4:inst|KSA          ; rc4:inst|first_iter           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.385      ;
; 1.129 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[92][5]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.070      ; 1.385      ;
; 1.131 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[225][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.088      ; 1.405      ;
; 1.133 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[227][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.088      ; 1.407      ;
; 1.137 ; rc4:inst|j[7]         ; rc4:inst|j[7]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.404      ;
; 1.150 ; rc4:inst|first_iter   ; rc4:inst|i[6]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.012      ; 1.348      ;
; 1.154 ; rc4:inst|first_iter   ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.055     ; 1.285      ;
; 1.156 ; rc4:inst|Si[6]        ; rc4:inst|k[6]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.092      ; 1.434      ;
; 1.160 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[96][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.086      ; 1.432      ;
; 1.167 ; rc4:inst|Si[2]        ; rc4:inst|k[2]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.092      ; 1.445      ;
; 1.168 ; rc4:inst|first_iter   ; rc4:inst|i[4]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.012      ; 1.366      ;
; 1.170 ; rc4:inst|Si[1]        ; rc4:inst|k[1]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.091      ; 1.447      ;
; 1.170 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[68][5]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.088      ; 1.444      ;
; 1.172 ; rc4:inst|Si[3]        ; rc4:inst|k[3]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.091      ; 1.449      ;
; 1.179 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[104][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.442      ;
; 1.179 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[160][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.086      ; 1.451      ;
; 1.180 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[9][5]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.075      ; 1.441      ;
; 1.180 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[5][5]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.075      ; 1.441      ;
; 1.181 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[96][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.086      ; 1.453      ;
; 1.183 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[64][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.086      ; 1.455      ;
; 1.189 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[142][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.083      ; 1.458      ;
; 1.193 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[156][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.078      ; 1.457      ;
; 1.228 ; rc4:inst|j[7]         ; rc4:inst|wdata_2[7]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.093      ; 1.507      ;
; 1.234 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[167][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.497      ;
; 1.238 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[165][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.501      ;
; 1.241 ; rc4:inst|wdata_3[4]   ; rc4:inst|ram:SBox|mem[1][4]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.100      ; 1.527      ;
; 1.249 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[248][1] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.112      ; 1.547      ;
; 1.249 ; rc4:inst|wdata_3[5]   ; rc4:inst|ram:SBox|mem[68][5]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.512      ;
; 1.252 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[157][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.510      ; 1.948      ;
; 1.253 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[196][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.086      ; 1.525      ;
; 1.260 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[15][6]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.080      ; 1.526      ;
; 1.273 ; rc4:inst|state.000    ; rc4:inst|state.STEP_1         ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.055     ; 1.404      ;
; 1.274 ; rc4:inst|state.STEP_1 ; rc4:inst|first_iter           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.274      ; 1.734      ;
; 1.275 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[198][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.086      ; 1.547      ;
; 1.283 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[0][0]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.546      ;
; 1.284 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[130][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.089      ; 1.559      ;
; 1.288 ; rc4:inst|wdata_3[5]   ; rc4:inst|ram:SBox|mem[8][5]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.090      ; 1.564      ;
; 1.294 ; rc4:inst|i[0]         ; rc4:inst|i[2]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 2.968      ; 4.710      ;
; 1.299 ; rc4:inst|wdata_2[3]   ; rc4:inst|ram:SBox|mem[144][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.087      ; 1.572      ;
; 1.317 ; rc4:inst|Si[5]        ; rc4:inst|wdata_3[5]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.580      ;
; 1.320 ; rc4:inst|wdata_2[7]   ; rc4:inst|ram:SBox|mem[20][7]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.071      ; 1.577      ;
; 1.320 ; rc4:inst|wdata_3[4]   ; rc4:inst|ram:SBox|mem[202][4] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.075      ; 1.581      ;
; 1.322 ; rc4:inst|done         ; rc4:inst|state.STEP_1         ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.055     ; 1.453      ;
; 1.327 ; rc4:inst|PRGA         ; rc4:inst|wdata_3[5]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.120      ; 1.633      ;
; 1.330 ; rc4:inst|wdata_2[7]   ; rc4:inst|ram:SBox|mem[76][7]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.069      ; 1.585      ;
; 1.335 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[168][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.123      ; 1.644      ;
; 1.342 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[28][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.088      ; 1.616      ;
; 1.342 ; rc4:inst|i[0]         ; rc4:inst|j[6]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 3.056      ; 4.846      ;
; 1.342 ; rc4:inst|i[0]         ; rc4:inst|first_iter           ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 3.038      ; 4.828      ;
; 1.343 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[20][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.071      ; 1.600      ;
; 1.347 ; rc4:inst|wdata_2[4]   ; rc4:inst|ram:SBox|mem[5][4]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.075      ; 1.608      ;
; 1.349 ; rc4:inst|KSA          ; rc4:inst|PRGA                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.612      ;
; 1.351 ; rc4:inst|first_iter   ; rc4:inst|first_iter           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.618      ;
; 1.359 ; rc4:inst|state.STEP_1 ; rc4:inst|state.STEP_2         ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.278      ; 1.823      ;
; 1.359 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[64][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.096      ; 1.641      ;
; 1.361 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[193][1] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.118      ; 1.665      ;
; 1.364 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[76][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.069      ; 1.619      ;
; 1.369 ; rc4:inst|state.000    ; rc4:inst|state.000            ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.636      ;
; 1.369 ; rc4:inst|i[0]         ; rc4:inst|i[4]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 2.937      ; 4.754      ;
; 1.370 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[185][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.633      ;
; 1.372 ; rc4:inst|i[0]         ; rc4:inst|i[3]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 2.968      ; 4.788      ;
; 1.374 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[4][0]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.637      ;
+-------+-----------------------+-------------------------------+---------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rc4:inst|i[0]'                                                                   ;
+--------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; -1.858 ; rc4:inst|PRGA ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.554      ; 4.529      ;
; -1.396 ; rc4:inst|PRGA ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.583      ; 4.096      ;
; -1.351 ; rc4:inst|PRGA ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.566      ; 4.034      ;
; -1.339 ; rc4:inst|PRGA ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.559      ; 4.014      ;
; -1.296 ; rc4:inst|PRGA ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.559      ; 3.973      ;
; -1.276 ; rc4:inst|PRGA ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.573      ; 3.965      ;
; -1.271 ; rc4:inst|PRGA ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.573      ; 3.965      ;
; -0.985 ; rc4:inst|PRGA ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.723      ; 3.986      ;
+--------+---------------+------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rc4:inst|i[0]'                                                                   ;
+-------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node     ; To Node          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; 0.665 ; rc4:inst|PRGA ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 3.075      ; 3.770      ;
; 0.792 ; rc4:inst|PRGA ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.919      ; 3.741      ;
; 0.793 ; rc4:inst|PRGA ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.919      ; 3.742      ;
; 0.816 ; rc4:inst|PRGA ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.905      ; 3.751      ;
; 0.897 ; rc4:inst|PRGA ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.905      ; 3.832      ;
; 0.917 ; rc4:inst|PRGA ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.911      ; 3.858      ;
; 0.977 ; rc4:inst|PRGA ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.929      ; 3.936      ;
; 1.323 ; rc4:inst|PRGA ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.900      ; 4.253      ;
+-------+---------------+------------------+--------------+---------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                  ;
+-----------+-----------------+---------------+------+
; Fmax      ; Restricted Fmax ; Clock Name    ; Note ;
+-----------+-----------------+---------------+------+
; 69.93 MHz ; 69.93 MHz       ; CLOCK_50      ;      ;
; 96.43 MHz ; 96.43 MHz       ; rc4:inst|i[0] ;      ;
+-----------+-----------------+---------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------+
; Slow 1200mV 0C Model Setup Summary      ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; CLOCK_50      ; -13.299 ; -15255.931    ;
; rc4:inst|i[0] ; -7.445  ; -54.496       ;
+---------------+---------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; rc4:inst|i[0] ; -0.008 ; -0.008        ;
; CLOCK_50      ; 0.354  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Recovery Summary  ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; rc4:inst|i[0] ; -1.730 ; -9.916        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Removal Summary  ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; rc4:inst|i[0] ; 0.580 ; 0.000         ;
+---------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; CLOCK_50      ; -3.000 ; -2716.920               ;
; rc4:inst|i[0] ; 0.438  ; 0.000                   ;
+---------------+--------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                              ;
+---------+-------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -13.299 ; rc4:inst|i[7]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 14.231     ;
; -13.183 ; rc4:inst|i[7]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 14.115     ;
; -12.827 ; rc4:inst|i[7]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 13.759     ;
; -12.464 ; rc4:inst|i[6]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 13.440     ;
; -12.348 ; rc4:inst|i[6]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 13.324     ;
; -11.992 ; rc4:inst|i[6]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.968     ;
; -11.878 ; rc4:inst|PRGA                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 12.803     ;
; -11.853 ; rc4:inst|PRGA                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 12.778     ;
; -11.787 ; rc4:inst|i[2]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 12.738     ;
; -11.762 ; rc4:inst|i[2]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 12.713     ;
; -11.748 ; rc4:inst|PRGA                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 12.673     ;
; -11.673 ; rc4:inst|i[1]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 12.624     ;
; -11.660 ; rc4:inst|i[2]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 12.611     ;
; -11.648 ; rc4:inst|i[1]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 12.599     ;
; -11.546 ; rc4:inst|i[1]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 12.497     ;
; -11.533 ; rc4:inst|i[5]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.509     ;
; -11.520 ; rc4:inst|i[4]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.496     ;
; -11.508 ; rc4:inst|i[5]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.484     ;
; -11.495 ; rc4:inst|i[4]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.471     ;
; -11.485 ; rc4:inst|PRGA                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 12.410     ;
; -11.462 ; rc4:inst|state.STEP_1         ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.031      ; 12.492     ;
; -11.437 ; rc4:inst|state.STEP_1         ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.031      ; 12.467     ;
; -11.418 ; rc4:inst|i[3]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 12.369     ;
; -11.406 ; rc4:inst|i[5]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.382     ;
; -11.394 ; rc4:inst|i[2]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 12.345     ;
; -11.393 ; rc4:inst|i[4]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.369     ;
; -11.393 ; rc4:inst|i[3]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 12.344     ;
; -11.372 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 12.300     ;
; -11.335 ; rc4:inst|state.STEP_1         ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.031      ; 12.365     ;
; -11.317 ; rc4:inst|i[7]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 12.249     ;
; -11.291 ; rc4:inst|i[3]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 12.242     ;
; -11.280 ; rc4:inst|i[1]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 12.231     ;
; -11.256 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 12.184     ;
; -11.227 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 12.155     ;
; -11.149 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 12.073     ;
; -11.140 ; rc4:inst|i[5]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.116     ;
; -11.140 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 12.068     ;
; -11.127 ; rc4:inst|i[4]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.103     ;
; -11.111 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 12.039     ;
; -11.078 ; rc4:inst|j[4]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.970     ;
; -11.069 ; rc4:inst|state.STEP_1         ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.031      ; 12.099     ;
; -11.045 ; rc4:inst|i[6]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 12.021     ;
; -11.033 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 11.957     ;
; -11.025 ; rc4:inst|i[3]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 11.976     ;
; -11.004 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 11.928     ;
; -10.995 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 11.923     ;
; -10.992 ; rc4:inst|ram:SBox|mem[16][2]  ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 11.910     ;
; -10.962 ; rc4:inst|j[4]                 ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.854     ;
; -10.933 ; rc4:inst|j[4]                 ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.825     ;
; -10.917 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 11.841     ;
; -10.905 ; rc4:inst|ram:SBox|mem[144][2] ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 11.823     ;
; -10.903 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 11.817     ;
; -10.888 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 11.812     ;
; -10.856 ; rc4:inst|ram:SBox|mem[16][2]  ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 11.774     ;
; -10.846 ; rc4:inst|j[4]                 ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.738     ;
; -10.817 ; rc4:inst|j[4]                 ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.709     ;
; -10.803 ; rc4:inst|ram:SBox|mem[67][2]  ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 11.720     ;
; -10.787 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 11.701     ;
; -10.772 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 11.696     ;
; -10.769 ; rc4:inst|ram:SBox|mem[144][2] ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 11.687     ;
; -10.758 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 11.672     ;
; -10.740 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 11.642     ;
; -10.729 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 11.646     ;
; -10.724 ; rc4:inst|ram:SBox|mem[16][2]  ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 11.642     ;
; -10.720 ; rc4:inst|j[5]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.612     ;
; -10.701 ; rc4:inst|j[4]                 ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.593     ;
; -10.675 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 11.603     ;
; -10.671 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 11.585     ;
; -10.667 ; rc4:inst|ram:SBox|mem[67][2]  ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 11.584     ;
; -10.642 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 11.556     ;
; -10.637 ; rc4:inst|ram:SBox|mem[144][2] ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 11.555     ;
; -10.624 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 11.526     ;
; -10.613 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 11.530     ;
; -10.604 ; rc4:inst|j[5]                 ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.496     ;
; -10.595 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 11.497     ;
; -10.588 ; rc4:inst|ram:SBox|mem[66][2]  ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 11.533     ;
; -10.584 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 11.501     ;
; -10.575 ; rc4:inst|j[5]                 ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.467     ;
; -10.535 ; rc4:inst|ram:SBox|mem[67][2]  ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 11.452     ;
; -10.526 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 11.440     ;
; -10.508 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 11.410     ;
; -10.497 ; rc4:inst|j[3]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.389     ;
; -10.497 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 11.414     ;
; -10.492 ; rc4:inst|j[2]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.106     ; 11.385     ;
; -10.488 ; rc4:inst|j[5]                 ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.380     ;
; -10.479 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 11.381     ;
; -10.468 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 11.385     ;
; -10.465 ; rc4:inst|ram:SBox|mem[16][2]  ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 11.383     ;
; -10.459 ; rc4:inst|j[5]                 ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.351     ;
; -10.452 ; rc4:inst|ram:SBox|mem[66][2]  ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 11.397     ;
; -10.452 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 11.376     ;
; -10.418 ; rc4:inst|ram:SBox|mem[22][2]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.111     ; 11.306     ;
; -10.406 ; rc4:inst|PRGA                 ; rc4:inst|Si[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 11.332     ;
; -10.405 ; rc4:inst|PRGA                 ; rc4:inst|wdata_3[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 11.331     ;
; -10.381 ; rc4:inst|j[4]                 ; rc4:inst|k[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.273     ;
; -10.381 ; rc4:inst|j[3]                 ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.273     ;
; -10.378 ; rc4:inst|ram:SBox|mem[144][2] ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 11.296     ;
; -10.376 ; rc4:inst|j[2]                 ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.106     ; 11.269     ;
; -10.363 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.097     ; 11.265     ;
; -10.352 ; rc4:inst|j[3]                 ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.107     ; 11.244     ;
+---------+-------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rc4:inst|i[0]'                                                                                       ;
+--------+-------------------------------+------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------+--------------+---------------+--------------+------------+------------+
; -7.445 ; rc4:inst|i[7]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.315      ; 9.949      ;
; -7.386 ; rc4:inst|i[2]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.334      ; 9.909      ;
; -7.374 ; rc4:inst|i[3]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.334      ; 9.897      ;
; -7.269 ; rc4:inst|i[5]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.359      ; 9.817      ;
; -7.258 ; rc4:inst|i[1]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.334      ; 9.781      ;
; -7.209 ; rc4:inst|i[4]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.359      ; 9.757      ;
; -7.173 ; rc4:inst|i[6]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.359      ; 9.721      ;
; -7.105 ; rc4:inst|k[0]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.295      ; 9.589      ;
; -7.040 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.413      ; 9.642      ;
; -7.017 ; rc4:inst|i[7]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.321      ; 9.527      ;
; -6.942 ; rc4:inst|i[2]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.340      ; 9.471      ;
; -6.930 ; rc4:inst|i[3]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.340      ; 9.459      ;
; -6.887 ; rc4:inst|i[7]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.469      ; 9.689      ;
; -6.877 ; rc4:inst|i[7]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.332      ; 9.397      ;
; -6.840 ; rc4:inst|i[5]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.365      ; 9.394      ;
; -6.814 ; rc4:inst|i[1]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.340      ; 9.343      ;
; -6.812 ; rc4:inst|i[2]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.488      ; 9.633      ;
; -6.802 ; rc4:inst|i[2]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.351      ; 9.341      ;
; -6.800 ; rc4:inst|i[3]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.488      ; 9.621      ;
; -6.790 ; rc4:inst|i[3]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.351      ; 9.329      ;
; -6.781 ; rc4:inst|i[4]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.365      ; 9.335      ;
; -6.745 ; rc4:inst|i[6]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.365      ; 9.299      ;
; -6.737 ; rc4:inst|i[7]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.327      ; 9.253      ;
; -6.710 ; rc4:inst|i[5]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.513      ; 9.556      ;
; -6.700 ; rc4:inst|i[5]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.376      ; 9.264      ;
; -6.684 ; rc4:inst|i[7]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.332      ; 9.208      ;
; -6.684 ; rc4:inst|i[1]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.488      ; 9.505      ;
; -6.674 ; rc4:inst|i[1]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.351      ; 9.213      ;
; -6.657 ; rc4:inst|i[2]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.351      ; 9.200      ;
; -6.653 ; rc4:inst|i[2]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.346      ; 9.188      ;
; -6.651 ; rc4:inst|i[4]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.513      ; 9.497      ;
; -6.645 ; rc4:inst|i[3]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.351      ; 9.188      ;
; -6.641 ; rc4:inst|i[4]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.376      ; 9.205      ;
; -6.623 ; rc4:inst|i[3]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.346      ; 9.158      ;
; -6.615 ; rc4:inst|i[6]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.513      ; 9.461      ;
; -6.611 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.419      ; 9.219      ;
; -6.605 ; rc4:inst|i[6]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.376      ; 9.169      ;
; -6.560 ; rc4:inst|i[5]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.371      ; 9.120      ;
; -6.540 ; rc4:inst|i[5]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.376      ; 9.108      ;
; -6.529 ; rc4:inst|i[1]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.351      ; 9.072      ;
; -6.513 ; rc4:inst|i[1]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.346      ; 9.048      ;
; -6.501 ; rc4:inst|i[4]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.371      ; 9.061      ;
; -6.493 ; rc4:inst|i[7]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.343      ; 9.025      ;
; -6.481 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.567      ; 9.381      ;
; -6.474 ; rc4:inst|i[4]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.376      ; 9.042      ;
; -6.472 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.430      ; 9.090      ;
; -6.465 ; rc4:inst|i[6]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.371      ; 9.025      ;
; -6.453 ; rc4:inst|k[1]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.295      ; 8.937      ;
; -6.441 ; rc4:inst|k[7]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.301      ; 8.931      ;
; -6.429 ; rc4:inst|i[6]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.376      ; 8.997      ;
; -6.418 ; rc4:inst|i[2]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.362      ; 8.969      ;
; -6.406 ; rc4:inst|i[3]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.362      ; 8.957      ;
; -6.397 ; rc4:inst|k[0]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.307      ; 8.893      ;
; -6.356 ; rc4:inst|i[7]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.321      ; 8.867      ;
; -6.336 ; rc4:inst|k[0]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.449      ; 9.118      ;
; -6.332 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.425      ; 8.946      ;
; -6.316 ; rc4:inst|i[5]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.387      ; 8.892      ;
; -6.314 ; rc4:inst|i[2]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.340      ; 8.844      ;
; -6.311 ; rc4:inst|k[7]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.449      ; 9.093      ;
; -6.302 ; rc4:inst|i[3]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.340      ; 8.832      ;
; -6.299 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.430      ; 8.921      ;
; -6.290 ; rc4:inst|i[1]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.362      ; 8.841      ;
; -6.257 ; rc4:inst|i[4]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.387      ; 8.833      ;
; -6.221 ; rc4:inst|i[6]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.387      ; 8.797      ;
; -6.197 ; rc4:inst|i[5]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.365      ; 8.752      ;
; -6.186 ; rc4:inst|i[1]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.340      ; 8.716      ;
; -6.165 ; rc4:inst|k[0]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.312      ; 8.665      ;
; -6.131 ; rc4:inst|i[4]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.365      ; 8.686      ;
; -6.117 ; rc4:inst|k[7]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.312      ; 8.617      ;
; -6.088 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.441      ; 8.718      ;
; -6.086 ; rc4:inst|i[6]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.365      ; 8.641      ;
; -6.070 ; rc4:inst|k[1]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.312      ; 8.570      ;
; -6.015 ; rc4:inst|k[1]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.323      ; 8.527      ;
; -5.986 ; rc4:inst|k[0]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.323      ; 8.498      ;
; -5.922 ; rc4:inst|k[6]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.312      ; 8.422      ;
; -5.917 ; rc4:inst|k[6]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.449      ; 8.699      ;
; -5.917 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.419      ; 8.526      ;
; -5.917 ; rc4:inst|ram:SBox|mem[216][1] ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.298      ; 8.407      ;
; -5.890 ; rc4:inst|k[7]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.312      ; 8.394      ;
; -5.867 ; rc4:inst|k[0]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.301      ; 8.358      ;
; -5.848 ; rc4:inst|k[4]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.307      ; 8.344      ;
; -5.826 ; rc4:inst|ram:SBox|mem[9][1]   ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.320      ; 8.338      ;
; -5.789 ; rc4:inst|ram:SBox|mem[42][6]  ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.358      ; 8.336      ;
; -5.755 ; rc4:inst|ram:SBox|mem[19][0]  ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.295      ; 8.239      ;
; -5.747 ; rc4:inst|k[7]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.301      ; 8.238      ;
; -5.701 ; rc4:inst|ram:SBox|mem[170][6] ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.322      ; 8.212      ;
; -5.696 ; rc4:inst|k[7]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.323      ; 8.208      ;
; -5.687 ; rc4:inst|k[6]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.323      ; 8.199      ;
; -5.670 ; rc4:inst|k[6]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.312      ; 8.174      ;
; -5.662 ; rc4:inst|k[4]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.295      ; 8.146      ;
; -5.642 ; rc4:inst|k[0]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.301      ; 8.132      ;
; -5.587 ; rc4:inst|k[2]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.295      ; 8.071      ;
; -5.580 ; rc4:inst|k[2]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.449      ; 8.362      ;
; -5.568 ; rc4:inst|k[5]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.295      ; 8.052      ;
; -5.561 ; rc4:inst|ram:SBox|mem[89][0]  ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.282      ; 8.032      ;
; -5.533 ; rc4:inst|k[6]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.301      ; 8.023      ;
; -5.528 ; rc4:inst|k[5]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.307      ; 8.024      ;
; -5.525 ; rc4:inst|ram:SBox|mem[42][4]  ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.320      ; 8.034      ;
; -5.508 ; rc4:inst|k[4]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.312      ; 8.008      ;
; -5.494 ; rc4:inst|ram:SBox|mem[149][4] ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.310      ; 7.993      ;
+--------+-------------------------------+------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rc4:inst|i[0]'                                                                                         ;
+--------+-------------------------------+------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node          ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------+---------------+---------------+--------------+------------+------------+
; -0.008 ; rc4:inst|i[0]                 ; rc4:inst|ckey[0] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.262      ; 5.467      ;
; 0.236  ; rc4:inst|i[0]                 ; rc4:inst|ckey[7] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.422      ; 5.871      ;
; 0.343  ; rc4:inst|i[0]                 ; rc4:inst|ckey[3] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.269      ; 5.825      ;
; 0.462  ; rc4:inst|i[0]                 ; rc4:inst|ckey[0] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.262      ; 5.457      ;
; 0.515  ; rc4:inst|i[0]                 ; rc4:inst|ckey[2] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.281      ; 6.009      ;
; 0.555  ; rc4:inst|i[0]                 ; rc4:inst|ckey[7] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.422      ; 5.710      ;
; 0.624  ; rc4:inst|i[0]                 ; rc4:inst|ckey[5] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.269      ; 6.106      ;
; 0.673  ; rc4:inst|i[0]                 ; rc4:inst|ckey[4] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.276      ; 6.162      ;
; 0.675  ; rc4:inst|ram:SBox|mem[127][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.605      ; 3.310      ;
; 0.718  ; rc4:inst|i[0]                 ; rc4:inst|ckey[3] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.269      ; 5.720      ;
; 0.752  ; rc4:inst|ram:SBox|mem[143][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.779      ; 3.561      ;
; 0.780  ; rc4:inst|ram:SBox|mem[247][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.782      ; 3.592      ;
; 0.835  ; rc4:inst|i[0]                 ; rc4:inst|ckey[6] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.292      ; 6.340      ;
; 0.895  ; rc4:inst|ram:SBox|mem[207][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.775      ; 3.700      ;
; 0.954  ; rc4:inst|i[0]                 ; rc4:inst|ckey[2] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.281      ; 5.968      ;
; 0.969  ; rc4:inst|ram:SBox|mem[255][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.609      ; 3.608      ;
; 0.990  ; rc4:inst|ram:SBox|mem[15][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.775      ; 3.795      ;
; 0.993  ; rc4:inst|ram:SBox|mem[139][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.779      ; 3.802      ;
; 1.025  ; rc4:inst|ram:SBox|mem[11][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.775      ; 3.830      ;
; 1.044  ; rc4:inst|ram:SBox|mem[239][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.618      ; 3.692      ;
; 1.049  ; rc4:inst|ram:SBox|mem[219][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.779      ; 3.858      ;
; 1.050  ; rc4:inst|ram:SBox|mem[215][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.607      ; 3.687      ;
; 1.052  ; rc4:inst|ram:SBox|mem[186][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.784      ; 3.866      ;
; 1.079  ; rc4:inst|ram:SBox|mem[239][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.617      ; 3.726      ;
; 1.086  ; rc4:inst|ram:SBox|mem[231][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.785      ; 3.901      ;
; 1.088  ; rc4:inst|i[0]                 ; rc4:inst|ckey[4] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.276      ; 6.097      ;
; 1.089  ; rc4:inst|i[0]                 ; rc4:inst|ckey[1] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 5.280      ; 6.582      ;
; 1.101  ; rc4:inst|ram:SBox|mem[159][1] ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.617      ; 3.748      ;
; 1.137  ; rc4:inst|ram:SBox|mem[254][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.780      ; 3.947      ;
; 1.141  ; rc4:inst|ram:SBox|mem[177][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.612      ; 3.783      ;
; 1.149  ; rc4:inst|ram:SBox|mem[95][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.775      ; 3.954      ;
; 1.150  ; rc4:inst|ram:SBox|mem[255][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.611      ; 3.791      ;
; 1.157  ; rc4:inst|i[0]                 ; rc4:inst|ckey[5] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.269      ; 6.159      ;
; 1.159  ; rc4:inst|ram:SBox|mem[125][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.601      ; 3.790      ;
; 1.163  ; rc4:inst|ram:SBox|mem[239][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.785      ; 3.978      ;
; 1.165  ; rc4:inst|ram:SBox|mem[218][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.785      ; 3.980      ;
; 1.172  ; rc4:inst|ram:SBox|mem[241][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.619      ; 3.821      ;
; 1.174  ; rc4:inst|ram:SBox|mem[47][6]  ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.607      ; 3.811      ;
; 1.185  ; rc4:inst|ram:SBox|mem[253][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.609      ; 3.824      ;
; 1.192  ; rc4:inst|ram:SBox|mem[223][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.779      ; 4.001      ;
; 1.195  ; rc4:inst|ram:SBox|mem[87][1]  ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.617      ; 3.842      ;
; 1.201  ; rc4:inst|ram:SBox|mem[158][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.619      ; 3.850      ;
; 1.206  ; rc4:inst|ram:SBox|mem[241][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.614      ; 3.850      ;
; 1.209  ; rc4:inst|ram:SBox|mem[124][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.606      ; 3.845      ;
; 1.217  ; rc4:inst|ram:SBox|mem[153][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.609      ; 3.856      ;
; 1.221  ; rc4:inst|ram:SBox|mem[253][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.611      ; 3.862      ;
; 1.229  ; rc4:inst|ram:SBox|mem[255][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.776      ; 4.035      ;
; 1.230  ; rc4:inst|ram:SBox|mem[203][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.775      ; 4.035      ;
; 1.231  ; rc4:inst|i[0]                 ; rc4:inst|ckey[6] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.292      ; 6.256      ;
; 1.236  ; rc4:inst|ram:SBox|mem[123][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.622      ; 3.888      ;
; 1.237  ; rc4:inst|ram:SBox|mem[191][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.780      ; 4.047      ;
; 1.237  ; rc4:inst|ram:SBox|mem[185][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.613      ; 3.880      ;
; 1.245  ; rc4:inst|ram:SBox|mem[118][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.792      ; 4.067      ;
; 1.247  ; rc4:inst|ram:SBox|mem[216][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.788      ; 4.065      ;
; 1.250  ; rc4:inst|ram:SBox|mem[220][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.788      ; 4.068      ;
; 1.253  ; rc4:inst|ram:SBox|mem[233][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.627      ; 3.910      ;
; 1.254  ; rc4:inst|ram:SBox|mem[145][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.612      ; 3.896      ;
; 1.255  ; rc4:inst|ram:SBox|mem[134][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.776      ; 4.061      ;
; 1.259  ; rc4:inst|ram:SBox|mem[250][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.784      ; 4.073      ;
; 1.263  ; rc4:inst|ram:SBox|mem[189][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.610      ; 3.903      ;
; 1.270  ; rc4:inst|ram:SBox|mem[228][6] ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.605      ; 3.905      ;
; 1.288  ; rc4:inst|ram:SBox|mem[185][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.598      ; 3.916      ;
; 1.308  ; rc4:inst|ram:SBox|mem[23][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.785      ; 4.123      ;
; 1.310  ; rc4:inst|ram:SBox|mem[105][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.793      ; 4.133      ;
; 1.315  ; rc4:inst|ram:SBox|mem[227][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.603      ; 3.948      ;
; 1.321  ; rc4:inst|ram:SBox|mem[230][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.609      ; 3.960      ;
; 1.333  ; rc4:inst|ram:SBox|mem[188][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.610      ; 3.973      ;
; 1.337  ; rc4:inst|ram:SBox|mem[109][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.598      ; 3.965      ;
; 1.338  ; rc4:inst|ram:SBox|mem[111][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.786      ; 4.154      ;
; 1.343  ; rc4:inst|ram:SBox|mem[207][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.593      ; 3.966      ;
; 1.350  ; rc4:inst|ram:SBox|mem[79][1]  ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.618      ; 3.998      ;
; 1.359  ; rc4:inst|ram:SBox|mem[63][6]  ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.607      ; 3.996      ;
; 1.364  ; rc4:inst|ram:SBox|mem[245][1] ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.621      ; 4.015      ;
; 1.371  ; rc4:inst|ram:SBox|mem[203][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.593      ; 3.994      ;
; 1.375  ; rc4:inst|ram:SBox|mem[93][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.763      ; 4.168      ;
; 1.377  ; rc4:inst|ram:SBox|mem[196][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.774      ; 4.181      ;
; 1.388  ; rc4:inst|ram:SBox|mem[109][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.793      ; 4.211      ;
; 1.396  ; rc4:inst|ram:SBox|mem[255][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.623      ; 4.049      ;
; 1.399  ; rc4:inst|ram:SBox|mem[63][5]  ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.606      ; 4.035      ;
; 1.400  ; rc4:inst|ram:SBox|mem[205][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.611      ; 4.041      ;
; 1.401  ; rc4:inst|i[0]                 ; rc4:inst|ckey[1] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 5.280      ; 6.414      ;
; 1.404  ; rc4:inst|ram:SBox|mem[172][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.610      ; 4.044      ;
; 1.406  ; rc4:inst|ram:SBox|mem[90][4]  ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.612      ; 4.048      ;
; 1.409  ; rc4:inst|ram:SBox|mem[123][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.607      ; 4.046      ;
; 1.413  ; rc4:inst|ram:SBox|mem[120][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.609      ; 4.052      ;
; 1.415  ; rc4:inst|ram:SBox|mem[169][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.598      ; 4.043      ;
; 1.418  ; rc4:inst|ram:SBox|mem[190][6] ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.617      ; 4.065      ;
; 1.418  ; rc4:inst|ram:SBox|mem[208][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.620      ; 4.068      ;
; 1.420  ; rc4:inst|ram:SBox|mem[254][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.624      ; 4.074      ;
; 1.420  ; rc4:inst|ram:SBox|mem[250][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.624      ; 4.074      ;
; 1.424  ; rc4:inst|ram:SBox|mem[117][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.251      ; 3.705      ;
; 1.424  ; rc4:inst|ram:SBox|mem[252][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.606      ; 4.060      ;
; 1.425  ; rc4:inst|ram:SBox|mem[225][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.603      ; 4.058      ;
; 1.426  ; rc4:inst|ram:SBox|mem[217][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.609      ; 4.065      ;
; 1.426  ; rc4:inst|ram:SBox|mem[107][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.607      ; 4.063      ;
; 1.427  ; rc4:inst|ram:SBox|mem[111][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.591      ; 4.048      ;
; 1.429  ; rc4:inst|ram:SBox|mem[167][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.782      ; 4.241      ;
; 1.433  ; rc4:inst|ram:SBox|mem[190][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.613      ; 4.076      ;
; 1.436  ; rc4:inst|ram:SBox|mem[174][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.608      ; 4.074      ;
; 1.437  ; rc4:inst|ram:SBox|mem[239][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 2.616      ; 4.083      ;
+--------+-------------------------------+------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                ;
+-------+-----------------------+-------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+---------------+-------------+--------------+------------+------------+
; 0.354 ; rc4:inst|done         ; rc4:inst|done                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; rc4:inst|PRGA         ; rc4:inst|PRGA                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.387 ; rc4:inst|wen          ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.039      ; 0.597      ;
; 0.527 ; rc4:inst|Si[3]        ; rc4:inst|wdata_3[3]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.072      ; 0.770      ;
; 0.528 ; rc4:inst|Si[1]        ; rc4:inst|wdata_3[1]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.072      ; 0.771      ;
; 0.529 ; rc4:inst|Si[0]        ; rc4:inst|wdata_3[0]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.072      ; 0.772      ;
; 0.674 ; rc4:inst|state.STEP_1 ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.044      ; 0.889      ;
; 0.704 ; rc4:inst|state.000    ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.012     ; 0.863      ;
; 0.709 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[184][1] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.103      ; 0.983      ;
; 0.712 ; rc4:inst|state.STEP_2 ; rc4:inst|i[5]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.921      ;
; 0.720 ; rc4:inst|state.STEP_2 ; rc4:inst|i[4]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.929      ;
; 0.772 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[138][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.076      ; 1.019      ;
; 0.792 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[56][1]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.103      ; 1.066      ;
; 0.793 ; rc4:inst|state.STEP_2 ; rc4:inst|done                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.068      ; 1.032      ;
; 0.813 ; rc4:inst|state.STEP_2 ; rc4:inst|state.000            ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.068      ; 1.052      ;
; 0.830 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[160][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.078      ;
; 0.834 ; rc4:inst|state.STEP_2 ; rc4:inst|i[6]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.038      ; 1.043      ;
; 0.834 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[96][3]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.082      ;
; 0.837 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[160][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.085      ;
; 0.846 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[66][1]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.072      ; 1.089      ;
; 0.879 ; rc4:inst|state.STEP_2 ; rc4:inst|state.STEP_1         ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.016     ; 1.034      ;
; 0.887 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[10][6]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.066      ; 1.124      ;
; 0.899 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[120][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.069      ; 1.139      ;
; 0.928 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[238][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.071      ; 1.170      ;
; 0.950 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[18][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.102      ; 1.223      ;
; 0.955 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[219][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.101      ; 1.227      ;
; 0.956 ; rc4:inst|PRGA         ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.012     ; 1.115      ;
; 0.987 ; rc4:inst|Si[4]        ; rc4:inst|wdata_3[4]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.992 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[56][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.103      ; 1.266      ;
; 0.993 ; rc4:inst|KSA          ; rc4:inst|first_iter           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.068      ; 1.232      ;
; 0.994 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[184][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.103      ; 1.268      ;
; 0.995 ; rc4:inst|wdata_2[3]   ; rc4:inst|ram:SBox|mem[208][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.074      ; 1.240      ;
; 0.995 ; rc4:inst|wdata_2[3]   ; rc4:inst|ram:SBox|mem[214][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.074      ; 1.240      ;
; 1.001 ; rc4:inst|wdata_2[4]   ; rc4:inst|ram:SBox|mem[13][4]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.065      ; 1.237      ;
; 1.009 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[161][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.078      ; 1.258      ;
; 1.011 ; rc4:inst|first_iter   ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.012     ; 1.170      ;
; 1.011 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[162][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.078      ; 1.260      ;
; 1.023 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[27][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.102      ; 1.296      ;
; 1.027 ; rc4:inst|first_iter   ; rc4:inst|i[6]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.042      ; 1.240      ;
; 1.028 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[216][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.101      ; 1.300      ;
; 1.042 ; rc4:inst|j[7]         ; rc4:inst|j[7]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.072      ; 1.285      ;
; 1.044 ; rc4:inst|Si[4]        ; rc4:inst|k[4]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.080      ; 1.295      ;
; 1.047 ; rc4:inst|first_iter   ; rc4:inst|i[4]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.042      ; 1.260      ;
; 1.050 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[225][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.079      ; 1.300      ;
; 1.051 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[227][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.079      ; 1.301      ;
; 1.054 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[92][5]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.062      ; 1.287      ;
; 1.063 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[64][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.078      ; 1.312      ;
; 1.075 ; rc4:inst|Si[6]        ; rc4:inst|k[6]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.080      ; 1.326      ;
; 1.080 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[96][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.328      ;
; 1.083 ; rc4:inst|Si[3]        ; rc4:inst|k[3]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.079      ; 1.333      ;
; 1.083 ; rc4:inst|Si[1]        ; rc4:inst|k[1]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.079      ; 1.333      ;
; 1.085 ; rc4:inst|Si[2]        ; rc4:inst|k[2]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.080      ; 1.336      ;
; 1.087 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[68][5]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.079      ; 1.337      ;
; 1.090 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[104][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.069      ; 1.330      ;
; 1.094 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[5][5]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.066      ; 1.331      ;
; 1.095 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[160][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.343      ;
; 1.095 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[9][5]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.066      ; 1.332      ;
; 1.097 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[96][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.345      ;
; 1.102 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[142][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.074      ; 1.347      ;
; 1.103 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[156][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.069      ; 1.343      ;
; 1.107 ; rc4:inst|state.000    ; rc4:inst|state.STEP_1         ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.012     ; 1.266      ;
; 1.133 ; rc4:inst|j[7]         ; rc4:inst|wdata_2[7]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.080      ; 1.384      ;
; 1.137 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[196][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.079      ; 1.387      ;
; 1.142 ; rc4:inst|wdata_3[5]   ; rc4:inst|ram:SBox|mem[68][5]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.067      ; 1.380      ;
; 1.144 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[167][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.069      ; 1.384      ;
; 1.148 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[157][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.468      ; 1.787      ;
; 1.148 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[165][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.069      ; 1.388      ;
; 1.151 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[248][1] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.100      ; 1.422      ;
; 1.151 ; rc4:inst|wdata_3[4]   ; rc4:inst|ram:SBox|mem[1][4]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.089      ; 1.411      ;
; 1.158 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[198][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.077      ; 1.406      ;
; 1.163 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[15][6]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.072      ; 1.406      ;
; 1.165 ; rc4:inst|done         ; rc4:inst|state.STEP_1         ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.012     ; 1.324      ;
; 1.166 ; rc4:inst|Si[5]        ; rc4:inst|wdata_3[5]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.069      ; 1.406      ;
; 1.174 ; rc4:inst|wdata_2[3]   ; rc4:inst|ram:SBox|mem[144][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.078      ; 1.423      ;
; 1.175 ; rc4:inst|wdata_3[5]   ; rc4:inst|ram:SBox|mem[8][5]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.427      ;
; 1.181 ; rc4:inst|state.STEP_1 ; rc4:inst|first_iter           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.207      ; 1.559      ;
; 1.184 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[130][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.081      ; 1.436      ;
; 1.190 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[0][0]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.070      ; 1.431      ;
; 1.212 ; rc4:inst|PRGA         ; rc4:inst|wdata_3[5]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.109      ; 1.492      ;
; 1.212 ; rc4:inst|i[0]         ; rc4:inst|i[2]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 2.719      ; 4.345      ;
; 1.216 ; rc4:inst|wdata_2[7]   ; rc4:inst|ram:SBox|mem[20][7]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.451      ;
; 1.224 ; rc4:inst|wdata_3[4]   ; rc4:inst|ram:SBox|mem[202][4] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.066      ; 1.461      ;
; 1.228 ; rc4:inst|wdata_2[7]   ; rc4:inst|ram:SBox|mem[76][7]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.460      ;
; 1.228 ; rc4:inst|first_iter   ; rc4:inst|first_iter           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.072      ; 1.471      ;
; 1.230 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[168][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.111      ; 1.512      ;
; 1.233 ; rc4:inst|wdata_2[3]   ; rc4:inst|ram:SBox|mem[63][3]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.435      ; 1.839      ;
; 1.233 ; rc4:inst|i[0]         ; rc4:inst|i[4]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 2.694      ; 4.341      ;
; 1.235 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[20][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.470      ;
; 1.237 ; rc4:inst|state.000    ; rc4:inst|state.000            ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.072      ; 1.480      ;
; 1.240 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[28][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.080      ; 1.491      ;
; 1.241 ; rc4:inst|KSA          ; rc4:inst|PRGA                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.068      ; 1.480      ;
; 1.242 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[98][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.064      ; 1.477      ;
; 1.243 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[128][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.068      ; 1.482      ;
; 1.253 ; rc4:inst|i[0]         ; rc4:inst|i[3]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 2.719      ; 4.386      ;
; 1.254 ; rc4:inst|wdata_2[4]   ; rc4:inst|ram:SBox|mem[5][4]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.066      ; 1.491      ;
; 1.259 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[193][1] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.105      ; 1.535      ;
; 1.261 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[76][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.061      ; 1.493      ;
; 1.261 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[64][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.085      ; 1.517      ;
; 1.262 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[185][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.069      ; 1.502      ;
; 1.273 ; rc4:inst|i[0]         ; rc4:inst|j[6]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 2.771      ; 4.458      ;
+-------+-----------------------+-------------------------------+---------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rc4:inst|i[0]'                                                                    ;
+--------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; -1.730 ; rc4:inst|PRGA ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.301      ; 4.220      ;
; -1.287 ; rc4:inst|PRGA ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.329      ; 3.805      ;
; -1.238 ; rc4:inst|PRGA ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.307      ; 3.734      ;
; -1.209 ; rc4:inst|PRGA ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.313      ; 3.711      ;
; -1.196 ; rc4:inst|PRGA ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.307      ; 3.693      ;
; -1.174 ; rc4:inst|PRGA ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.318      ; 3.680      ;
; -1.170 ; rc4:inst|PRGA ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.318      ; 3.680      ;
; -0.912 ; rc4:inst|PRGA ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 2.455      ; 3.700      ;
+--------+---------------+------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rc4:inst|i[0]'                                                                    ;
+-------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node     ; To Node          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; 0.580 ; rc4:inst|PRGA ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.770      ; 3.380      ;
; 0.704 ; rc4:inst|PRGA ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.629      ; 3.363      ;
; 0.705 ; rc4:inst|PRGA ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.628      ; 3.363      ;
; 0.725 ; rc4:inst|PRGA ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.617      ; 3.372      ;
; 0.791 ; rc4:inst|PRGA ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.617      ; 3.438      ;
; 0.826 ; rc4:inst|PRGA ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.624      ; 3.480      ;
; 0.866 ; rc4:inst|PRGA ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.640      ; 3.536      ;
; 1.184 ; rc4:inst|PRGA ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 2.610      ; 3.824      ;
+-------+---------------+------------------+--------------+---------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------+
; Fast 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; CLOCK_50      ; -6.666 ; -7892.730     ;
; rc4:inst|i[0] ; -3.671 ; -26.388       ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; rc4:inst|i[0] ; -0.383 ; -1.021        ;
; CLOCK_50      ; 0.182  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast 1200mV 0C Model Recovery Summary  ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; rc4:inst|i[0] ; -0.485 ; -1.736        ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Removal Summary  ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; rc4:inst|i[0] ; 0.142 ; 0.000         ;
+---------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; CLOCK_50      ; -3.000 ; -2722.071               ;
; rc4:inst|i[0] ; 0.393  ; 0.000                   ;
+---------------+--------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                             ;
+--------+-------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -6.666 ; rc4:inst|i[7]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 7.627      ;
; -6.614 ; rc4:inst|i[7]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 7.575      ;
; -6.371 ; rc4:inst|i[7]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 7.333      ;
; -6.230 ; rc4:inst|PRGA                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 7.177      ;
; -6.223 ; rc4:inst|i[6]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 7.220      ;
; -6.194 ; rc4:inst|PRGA                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 7.142      ;
; -6.171 ; rc4:inst|i[6]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 7.168      ;
; -6.126 ; rc4:inst|PRGA                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 7.073      ;
; -6.069 ; rc4:inst|i[2]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 7.050      ;
; -6.069 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 7.024      ;
; -6.065 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 7.020      ;
; -6.033 ; rc4:inst|i[2]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 7.015      ;
; -6.019 ; rc4:inst|PRGA                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 6.967      ;
; -6.013 ; rc4:inst|i[1]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.994      ;
; -6.001 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 6.956      ;
; -5.997 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 6.952      ;
; -5.977 ; rc4:inst|i[1]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.959      ;
; -5.965 ; rc4:inst|i[2]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.946      ;
; -5.933 ; rc4:inst|i[4]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 6.930      ;
; -5.933 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 6.888      ;
; -5.929 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 6.884      ;
; -5.928 ; rc4:inst|i[6]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.926      ;
; -5.925 ; rc4:inst|state.STEP_1         ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.046      ; 6.958      ;
; -5.921 ; rc4:inst|i[5]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 6.918      ;
; -5.909 ; rc4:inst|i[1]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.890      ;
; -5.908 ; rc4:inst|j[4]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.829      ;
; -5.904 ; rc4:inst|j[4]                 ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.825      ;
; -5.897 ; rc4:inst|i[4]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.895      ;
; -5.889 ; rc4:inst|state.STEP_1         ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.047      ; 6.923      ;
; -5.885 ; rc4:inst|i[5]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.883      ;
; -5.883 ; rc4:inst|i[3]                 ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.864      ;
; -5.858 ; rc4:inst|i[2]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.840      ;
; -5.857 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 6.807      ;
; -5.853 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 6.803      ;
; -5.847 ; rc4:inst|i[3]                 ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.829      ;
; -5.840 ; rc4:inst|j[4]                 ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.761      ;
; -5.836 ; rc4:inst|j[4]                 ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.757      ;
; -5.829 ; rc4:inst|i[4]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 6.826      ;
; -5.824 ; rc4:inst|i[7]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.025     ; 6.786      ;
; -5.821 ; rc4:inst|state.STEP_1         ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.046      ; 6.854      ;
; -5.817 ; rc4:inst|i[5]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 6.814      ;
; -5.802 ; rc4:inst|i[1]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.784      ;
; -5.789 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 6.739      ;
; -5.785 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 6.735      ;
; -5.779 ; rc4:inst|i[3]                 ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.760      ;
; -5.772 ; rc4:inst|j[4]                 ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.693      ;
; -5.769 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 6.716      ;
; -5.768 ; rc4:inst|j[4]                 ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.689      ;
; -5.765 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 6.712      ;
; -5.722 ; rc4:inst|i[4]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.720      ;
; -5.721 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 6.671      ;
; -5.717 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 6.667      ;
; -5.714 ; rc4:inst|state.STEP_1         ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.047      ; 6.748      ;
; -5.710 ; rc4:inst|i[5]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.708      ;
; -5.701 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 6.648      ;
; -5.697 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 6.644      ;
; -5.688 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 6.634      ;
; -5.685 ; rc4:inst|j[5]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.606      ;
; -5.684 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 6.630      ;
; -5.681 ; rc4:inst|j[5]                 ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.602      ;
; -5.675 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 6.603      ;
; -5.672 ; rc4:inst|i[3]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.654      ;
; -5.671 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 6.599      ;
; -5.645 ; rc4:inst|ram:SBox|mem[143][1] ; rc4:inst|k[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 6.600      ;
; -5.636 ; rc4:inst|i[6]                 ; rc4:inst|j[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 6.634      ;
; -5.633 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 6.580      ;
; -5.629 ; rc4:inst|ram:SBox|mem[29][1]  ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 6.576      ;
; -5.620 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 6.566      ;
; -5.617 ; rc4:inst|j[5]                 ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.538      ;
; -5.616 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 6.562      ;
; -5.613 ; rc4:inst|j[5]                 ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.534      ;
; -5.607 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 6.535      ;
; -5.603 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 6.531      ;
; -5.589 ; rc4:inst|ram:SBox|mem[16][2]  ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 6.529      ;
; -5.552 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 6.498      ;
; -5.549 ; rc4:inst|j[5]                 ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.470      ;
; -5.548 ; rc4:inst|ram:SBox|mem[45][1]  ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 6.494      ;
; -5.545 ; rc4:inst|j[5]                 ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.466      ;
; -5.539 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 6.467      ;
; -5.535 ; rc4:inst|ram:SBox|mem[61][1]  ; rc4:inst|k[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.059     ; 6.463      ;
; -5.532 ; rc4:inst|ram:SBox|mem[67][2]  ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 6.472      ;
; -5.519 ; rc4:inst|ram:SBox|mem[16][2]  ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 6.460      ;
; -5.513 ; rc4:inst|ram:SBox|mem[144][2] ; rc4:inst|j[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 6.453      ;
; -5.507 ; rc4:inst|PRGA                 ; rc4:inst|Si[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 6.455      ;
; -5.506 ; rc4:inst|PRGA                 ; rc4:inst|wdata_3[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 6.454      ;
; -5.484 ; rc4:inst|j[4]                 ; rc4:inst|k[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.405      ;
; -5.472 ; rc4:inst|ram:SBox|mem[16][2]  ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 6.412      ;
; -5.470 ; rc4:inst|ram:SBox|mem[22][2]  ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 6.390      ;
; -5.466 ; rc4:inst|ram:SBox|mem[22][2]  ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 6.386      ;
; -5.462 ; rc4:inst|ram:SBox|mem[67][2]  ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 6.403      ;
; -5.454 ; rc4:inst|j[2]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 6.376      ;
; -5.450 ; rc4:inst|j[2]                 ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 6.372      ;
; -5.449 ; rc4:inst|j[3]                 ; rc4:inst|k[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.370      ;
; -5.445 ; rc4:inst|j[3]                 ; rc4:inst|k[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 6.366      ;
; -5.443 ; rc4:inst|ram:SBox|mem[144][2] ; rc4:inst|j[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 6.384      ;
; -5.433 ; rc4:inst|ram:SBox|mem[13][1]  ; rc4:inst|k[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 6.383      ;
; -5.415 ; rc4:inst|ram:SBox|mem[67][2]  ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 6.355      ;
; -5.402 ; rc4:inst|ram:SBox|mem[22][2]  ; rc4:inst|k[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 6.322      ;
; -5.398 ; rc4:inst|ram:SBox|mem[22][2]  ; rc4:inst|k[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 6.318      ;
; -5.396 ; rc4:inst|ram:SBox|mem[144][2] ; rc4:inst|j[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 6.336      ;
+--------+-------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rc4:inst|i[0]'                                                                                       ;
+--------+-------------------------------+------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------+--------------+---------------+--------------+------------+------------+
; -3.671 ; rc4:inst|i[7]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.392      ; 5.622      ;
; -3.608 ; rc4:inst|i[2]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.412      ; 5.579      ;
; -3.606 ; rc4:inst|i[3]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.412      ; 5.577      ;
; -3.552 ; rc4:inst|i[5]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.428      ; 5.539      ;
; -3.529 ; rc4:inst|i[1]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.412      ; 5.500      ;
; -3.521 ; rc4:inst|k[0]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.364      ; 5.444      ;
; -3.514 ; rc4:inst|i[4]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.428      ; 5.501      ;
; -3.483 ; rc4:inst|i[6]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.428      ; 5.470      ;
; -3.393 ; rc4:inst|i[7]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.391      ; 5.343      ;
; -3.384 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.464      ; 5.407      ;
; -3.383 ; rc4:inst|i[7]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.403      ; 5.346      ;
; -3.330 ; rc4:inst|i[2]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.411      ; 5.300      ;
; -3.328 ; rc4:inst|i[3]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.411      ; 5.298      ;
; -3.320 ; rc4:inst|i[2]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.423      ; 5.303      ;
; -3.318 ; rc4:inst|i[3]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.423      ; 5.301      ;
; -3.314 ; rc4:inst|i[7]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.462      ; 5.426      ;
; -3.291 ; rc4:inst|i[7]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.398      ; 5.249      ;
; -3.274 ; rc4:inst|i[5]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.427      ; 5.260      ;
; -3.264 ; rc4:inst|i[5]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.439      ; 5.263      ;
; -3.251 ; rc4:inst|i[1]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.411      ; 5.221      ;
; -3.251 ; rc4:inst|i[2]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.482      ; 5.383      ;
; -3.249 ; rc4:inst|i[3]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.482      ; 5.381      ;
; -3.241 ; rc4:inst|i[1]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.423      ; 5.224      ;
; -3.236 ; rc4:inst|i[4]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.427      ; 5.222      ;
; -3.228 ; rc4:inst|i[2]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.418      ; 5.206      ;
; -3.226 ; rc4:inst|i[4]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.439      ; 5.225      ;
; -3.226 ; rc4:inst|i[3]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.418      ; 5.204      ;
; -3.205 ; rc4:inst|i[6]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.427      ; 5.191      ;
; -3.195 ; rc4:inst|i[6]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.439      ; 5.194      ;
; -3.195 ; rc4:inst|i[5]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.498      ; 5.343      ;
; -3.178 ; rc4:inst|i[7]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.402      ; 5.143      ;
; -3.172 ; rc4:inst|i[5]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.434      ; 5.166      ;
; -3.172 ; rc4:inst|i[1]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.482      ; 5.304      ;
; -3.164 ; rc4:inst|k[0]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.434      ; 5.248      ;
; -3.157 ; rc4:inst|i[4]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.498      ; 5.305      ;
; -3.149 ; rc4:inst|i[1]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.418      ; 5.127      ;
; -3.141 ; rc4:inst|k[0]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.370      ; 5.071      ;
; -3.136 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.463      ; 5.158      ;
; -3.134 ; rc4:inst|i[4]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.434      ; 5.128      ;
; -3.132 ; rc4:inst|k[7]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.363      ; 5.054      ;
; -3.126 ; rc4:inst|i[6]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.498      ; 5.274      ;
; -3.126 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.475      ; 5.161      ;
; -3.115 ; rc4:inst|i[2]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.422      ; 5.100      ;
; -3.113 ; rc4:inst|i[3]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.422      ; 5.098      ;
; -3.103 ; rc4:inst|i[6]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.434      ; 5.097      ;
; -3.088 ; rc4:inst|i[7]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.411      ; 5.059      ;
; -3.071 ; rc4:inst|k[1]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.364      ; 4.994      ;
; -3.070 ; rc4:inst|i[7]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.395      ; 5.025      ;
; -3.059 ; rc4:inst|i[5]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.438      ; 5.060      ;
; -3.036 ; rc4:inst|i[1]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.422      ; 5.021      ;
; -3.027 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.534      ; 5.211      ;
; -3.025 ; rc4:inst|i[2]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.431      ; 5.016      ;
; -3.023 ; rc4:inst|k[7]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.434      ; 5.107      ;
; -3.023 ; rc4:inst|i[3]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.431      ; 5.014      ;
; -3.021 ; rc4:inst|i[4]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.438      ; 5.022      ;
; -3.007 ; rc4:inst|i[2]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.415      ; 4.982      ;
; -3.005 ; rc4:inst|i[3]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.415      ; 4.980      ;
; -3.004 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.470      ; 5.034      ;
; -2.990 ; rc4:inst|i[6]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.438      ; 4.991      ;
; -2.989 ; rc4:inst|k[7]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.375      ; 4.924      ;
; -2.969 ; rc4:inst|i[5]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.447      ; 4.976      ;
; -2.959 ; rc4:inst|k[0]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.375      ; 4.894      ;
; -2.951 ; rc4:inst|i[5]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.431      ; 4.942      ;
; -2.946 ; rc4:inst|i[1]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.431      ; 4.937      ;
; -2.931 ; rc4:inst|i[4]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.447      ; 4.938      ;
; -2.928 ; rc4:inst|i[1]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.415      ; 4.903      ;
; -2.927 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.474      ; 4.964      ;
; -2.913 ; rc4:inst|i[4]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.431      ; 4.904      ;
; -2.900 ; rc4:inst|i[6]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.447      ; 4.907      ;
; -2.900 ; rc4:inst|k[0]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.383      ; 4.843      ;
; -2.882 ; rc4:inst|i[6]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.431      ; 4.873      ;
; -2.878 ; rc4:inst|k[6]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.375      ; 4.813      ;
; -2.876 ; rc4:inst|k[0]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.363      ; 4.798      ;
; -2.822 ; rc4:inst|k[1]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.383      ; 4.765      ;
; -2.818 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.483      ; 4.861      ;
; -2.777 ; rc4:inst|k[1]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.375      ; 4.712      ;
; -2.773 ; rc4:inst|k[0]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.367      ; 4.700      ;
; -2.765 ; rc4:inst|state.STEP_1         ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.467      ; 4.792      ;
; -2.755 ; rc4:inst|k[7]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.374      ; 4.692      ;
; -2.752 ; rc4:inst|k[7]                 ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.367      ; 4.679      ;
; -2.747 ; rc4:inst|k[6]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.434      ; 4.831      ;
; -2.744 ; rc4:inst|ram:SBox|mem[216][1] ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.368      ; 4.675      ;
; -2.703 ; rc4:inst|k[7]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.383      ; 4.646      ;
; -2.699 ; rc4:inst|k[4]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.370      ; 4.629      ;
; -2.679 ; rc4:inst|ram:SBox|mem[42][6]  ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.423      ; 4.662      ;
; -2.636 ; rc4:inst|ram:SBox|mem[170][6] ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.390      ; 4.586      ;
; -2.628 ; rc4:inst|ram:SBox|mem[9][1]   ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.389      ; 4.580      ;
; -2.617 ; rc4:inst|k[6]                 ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.383      ; 4.560      ;
; -2.614 ; rc4:inst|k[2]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.364      ; 4.537      ;
; -2.614 ; rc4:inst|k[6]                 ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.363      ; 4.536      ;
; -2.614 ; rc4:inst|k[0]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.374      ; 4.551      ;
; -2.612 ; rc4:inst|ram:SBox|mem[19][0]  ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.370      ; 4.541      ;
; -2.609 ; rc4:inst|k[4]                 ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.375      ; 4.544      ;
; -2.595 ; rc4:inst|k[4]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.364      ; 4.518      ;
; -2.593 ; rc4:inst|ram:SBox|mem[89][0]  ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.357      ; 4.509      ;
; -2.591 ; rc4:inst|k[6]                 ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.374      ; 4.528      ;
; -2.587 ; rc4:inst|k[5]                 ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.364      ; 4.510      ;
; -2.577 ; rc4:inst|k[2]                 ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.434      ; 4.661      ;
; -2.557 ; rc4:inst|k[5]                 ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.370      ; 4.487      ;
; -2.548 ; rc4:inst|ram:SBox|mem[42][4]  ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.391      ; 4.499      ;
+--------+-------------------------------+------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rc4:inst|i[0]'                                                                                         ;
+--------+-------------------------------+------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node          ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------+---------------+---------------+--------------+------------+------------+
; -0.383 ; rc4:inst|i[0]                 ; rc4:inst|ckey[0] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 3.044      ; 2.766      ;
; -0.282 ; rc4:inst|i[0]                 ; rc4:inst|ckey[7] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 3.117      ; 2.940      ;
; -0.259 ; rc4:inst|i[0]                 ; rc4:inst|ckey[3] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 3.047      ; 2.893      ;
; -0.097 ; rc4:inst|i[0]                 ; rc4:inst|ckey[2] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 3.055      ; 3.063      ;
; 0.018  ; rc4:inst|i[0]                 ; rc4:inst|ckey[4] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 3.050      ; 3.173      ;
; 0.025  ; rc4:inst|i[0]                 ; rc4:inst|ckey[6] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 3.064      ; 3.194      ;
; 0.039  ; rc4:inst|i[0]                 ; rc4:inst|ckey[5] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 3.042      ; 3.186      ;
; 0.092  ; rc4:inst|ram:SBox|mem[127][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.549      ; 1.671      ;
; 0.105  ; rc4:inst|ram:SBox|mem[143][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.639      ; 1.774      ;
; 0.121  ; rc4:inst|ram:SBox|mem[247][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.641      ; 1.792      ;
; 0.147  ; rc4:inst|ram:SBox|mem[207][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.633      ; 1.810      ;
; 0.197  ; rc4:inst|i[0]                 ; rc4:inst|ckey[1] ; rc4:inst|i[0] ; rc4:inst|i[0] ; 0.000        ; 3.054      ; 3.356      ;
; 0.206  ; rc4:inst|ram:SBox|mem[15][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.634      ; 1.870      ;
; 0.213  ; rc4:inst|ram:SBox|mem[139][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.639      ; 1.882      ;
; 0.218  ; rc4:inst|i[0]                 ; rc4:inst|ckey[0] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 3.044      ; 2.887      ;
; 0.225  ; rc4:inst|ram:SBox|mem[11][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.634      ; 1.889      ;
; 0.227  ; rc4:inst|ram:SBox|mem[255][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.551      ; 1.808      ;
; 0.244  ; rc4:inst|ram:SBox|mem[239][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.562      ; 1.836      ;
; 0.244  ; rc4:inst|ram:SBox|mem[239][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.559      ; 1.833      ;
; 0.245  ; rc4:inst|ram:SBox|mem[186][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.645      ; 1.920      ;
; 0.260  ; rc4:inst|ram:SBox|mem[159][1] ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.556      ; 1.846      ;
; 0.261  ; rc4:inst|ram:SBox|mem[215][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.550      ; 1.841      ;
; 0.261  ; rc4:inst|ram:SBox|mem[231][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.644      ; 1.935      ;
; 0.275  ; rc4:inst|ram:SBox|mem[219][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.636      ; 1.941      ;
; 0.283  ; rc4:inst|ram:SBox|mem[254][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.640      ; 1.953      ;
; 0.291  ; rc4:inst|ram:SBox|mem[255][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.555      ; 1.876      ;
; 0.305  ; rc4:inst|ram:SBox|mem[177][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.558      ; 1.893      ;
; 0.306  ; rc4:inst|ram:SBox|mem[239][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.644      ; 1.980      ;
; 0.311  ; rc4:inst|ram:SBox|mem[191][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.640      ; 1.981      ;
; 0.314  ; rc4:inst|ram:SBox|mem[241][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.557      ; 1.901      ;
; 0.316  ; rc4:inst|ram:SBox|mem[47][6]  ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.550      ; 1.896      ;
; 0.317  ; rc4:inst|ram:SBox|mem[95][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.634      ; 1.981      ;
; 0.318  ; rc4:inst|ram:SBox|mem[218][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.643      ; 1.991      ;
; 0.321  ; rc4:inst|ram:SBox|mem[241][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.553      ; 1.904      ;
; 0.327  ; rc4:inst|ram:SBox|mem[203][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.633      ; 1.990      ;
; 0.329  ; rc4:inst|ram:SBox|mem[87][1]  ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.556      ; 1.915      ;
; 0.335  ; rc4:inst|ram:SBox|mem[124][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.548      ; 1.913      ;
; 0.335  ; rc4:inst|ram:SBox|mem[223][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.636      ; 2.001      ;
; 0.339  ; rc4:inst|ram:SBox|mem[216][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.646      ; 2.015      ;
; 0.340  ; rc4:inst|ram:SBox|mem[220][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.646      ; 2.016      ;
; 0.341  ; rc4:inst|ram:SBox|mem[253][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.551      ; 1.922      ;
; 0.342  ; rc4:inst|ram:SBox|mem[253][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.555      ; 1.927      ;
; 0.342  ; rc4:inst|ram:SBox|mem[123][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.560      ; 1.932      ;
; 0.348  ; rc4:inst|ram:SBox|mem[255][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.636      ; 2.014      ;
; 0.354  ; rc4:inst|ram:SBox|mem[250][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.645      ; 2.029      ;
; 0.355  ; rc4:inst|ram:SBox|mem[118][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.652      ; 2.037      ;
; 0.360  ; rc4:inst|ram:SBox|mem[125][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.543      ; 1.933      ;
; 0.362  ; rc4:inst|ram:SBox|mem[230][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.552      ; 1.944      ;
; 0.368  ; rc4:inst|ram:SBox|mem[153][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.552      ; 1.950      ;
; 0.369  ; rc4:inst|ram:SBox|mem[145][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.558      ; 1.957      ;
; 0.372  ; rc4:inst|ram:SBox|mem[228][6] ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.549      ; 1.951      ;
; 0.374  ; rc4:inst|ram:SBox|mem[111][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.646      ; 2.050      ;
; 0.375  ; rc4:inst|ram:SBox|mem[158][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.566      ; 1.971      ;
; 0.375  ; rc4:inst|ram:SBox|mem[105][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.653      ; 2.058      ;
; 0.380  ; rc4:inst|ram:SBox|mem[23][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.642      ; 2.052      ;
; 0.387  ; rc4:inst|ram:SBox|mem[134][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.633      ; 2.050      ;
; 0.387  ; rc4:inst|ram:SBox|mem[189][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.552      ; 1.969      ;
; 0.388  ; rc4:inst|ram:SBox|mem[227][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.546      ; 1.964      ;
; 0.389  ; rc4:inst|ram:SBox|mem[185][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.554      ; 1.973      ;
; 0.392  ; rc4:inst|ram:SBox|mem[233][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.568      ; 1.990      ;
; 0.394  ; rc4:inst|ram:SBox|mem[79][1]  ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.557      ; 1.981      ;
; 0.396  ; rc4:inst|i[0]                 ; rc4:inst|ckey[3] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 3.047      ; 3.068      ;
; 0.397  ; rc4:inst|ram:SBox|mem[185][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.547      ; 1.974      ;
; 0.408  ; rc4:inst|ram:SBox|mem[196][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.632      ; 2.070      ;
; 0.409  ; rc4:inst|ram:SBox|mem[188][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.554      ; 1.993      ;
; 0.415  ; rc4:inst|ram:SBox|mem[207][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.539      ; 1.984      ;
; 0.419  ; rc4:inst|ram:SBox|mem[63][6]  ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.550      ; 1.999      ;
; 0.420  ; rc4:inst|ram:SBox|mem[109][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.653      ; 2.103      ;
; 0.428  ; rc4:inst|ram:SBox|mem[107][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.646      ; 2.104      ;
; 0.434  ; rc4:inst|ram:SBox|mem[203][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.539      ; 2.003      ;
; 0.436  ; rc4:inst|ram:SBox|mem[238][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.649      ; 2.115      ;
; 0.437  ; rc4:inst|ram:SBox|mem[252][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.548      ; 2.015      ;
; 0.441  ; rc4:inst|ram:SBox|mem[205][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.554      ; 2.025      ;
; 0.443  ; rc4:inst|ram:SBox|mem[250][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.562      ; 2.035      ;
; 0.445  ; rc4:inst|ram:SBox|mem[217][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.552      ; 2.027      ;
; 0.445  ; rc4:inst|ram:SBox|mem[254][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.562      ; 2.037      ;
; 0.446  ; rc4:inst|i[0]                 ; rc4:inst|ckey[7] ; rc4:inst|i[0] ; rc4:inst|i[0] ; -0.500       ; 3.117      ; 3.188      ;
; 0.447  ; rc4:inst|ram:SBox|mem[190][6] ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.558      ; 2.035      ;
; 0.447  ; rc4:inst|ram:SBox|mem[225][2] ; rc4:inst|ckey[2] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.546      ; 2.023      ;
; 0.447  ; rc4:inst|ram:SBox|mem[169][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.547      ; 2.024      ;
; 0.449  ; rc4:inst|ram:SBox|mem[245][1] ; rc4:inst|ckey[1] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.560      ; 2.039      ;
; 0.449  ; rc4:inst|ram:SBox|mem[208][5] ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.557      ; 2.036      ;
; 0.450  ; rc4:inst|ram:SBox|mem[63][5]  ; rc4:inst|ckey[5] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.547      ; 2.027      ;
; 0.451  ; rc4:inst|ram:SBox|mem[15][3]  ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.546      ; 2.027      ;
; 0.452  ; rc4:inst|ram:SBox|mem[90][4]  ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.555      ; 2.037      ;
; 0.452  ; rc4:inst|ram:SBox|mem[231][0] ; rc4:inst|ckey[0] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.538      ; 2.020      ;
; 0.453  ; rc4:inst|ram:SBox|mem[167][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.640      ; 2.123      ;
; 0.460  ; rc4:inst|ram:SBox|mem[251][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.550      ; 2.040      ;
; 0.462  ; rc4:inst|ram:SBox|mem[243][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.646      ; 2.138      ;
; 0.464  ; rc4:inst|ram:SBox|mem[227][6] ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.555      ; 2.049      ;
; 0.464  ; rc4:inst|ram:SBox|mem[247][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.370      ; 1.864      ;
; 0.465  ; rc4:inst|ram:SBox|mem[127][6] ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.554      ; 2.049      ;
; 0.465  ; rc4:inst|ram:SBox|mem[43][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.636      ; 2.131      ;
; 0.465  ; rc4:inst|ram:SBox|mem[165][7] ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.640      ; 2.135      ;
; 0.467  ; rc4:inst|ram:SBox|mem[120][3] ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.553      ; 2.050      ;
; 0.468  ; rc4:inst|ram:SBox|mem[93][7]  ; rc4:inst|ckey[7] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.626      ; 2.124      ;
; 0.469  ; rc4:inst|ram:SBox|mem[188][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.557      ; 2.056      ;
; 0.469  ; rc4:inst|ram:SBox|mem[109][4] ; rc4:inst|ckey[4] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.542      ; 2.041      ;
; 0.469  ; rc4:inst|ram:SBox|mem[53][6]  ; rc4:inst|ckey[6] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.558      ; 2.057      ;
; 0.469  ; rc4:inst|ram:SBox|mem[11][3]  ; rc4:inst|ckey[3] ; CLOCK_50      ; rc4:inst|i[0] ; 0.000        ; 1.546      ; 2.045      ;
+--------+-------------------------------+------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                ;
+-------+-----------------------+-------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+---------------+-------------+--------------+------------+------------+
; 0.182 ; rc4:inst|done         ; rc4:inst|done                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; rc4:inst|PRGA         ; rc4:inst|PRGA                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.201 ; rc4:inst|wen          ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.258 ; rc4:inst|Si[3]        ; rc4:inst|wdata_3[3]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.042      ; 0.384      ;
; 0.259 ; rc4:inst|Si[1]        ; rc4:inst|wdata_3[1]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.042      ; 0.385      ;
; 0.260 ; rc4:inst|Si[0]        ; rc4:inst|wdata_3[0]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.042      ; 0.386      ;
; 0.346 ; rc4:inst|state.STEP_1 ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.026      ; 0.456      ;
; 0.347 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[184][1] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.493      ;
; 0.372 ; rc4:inst|state.STEP_2 ; rc4:inst|i[5]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.001      ; 0.457      ;
; 0.379 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[138][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.043      ; 0.506      ;
; 0.380 ; rc4:inst|state.STEP_2 ; rc4:inst|i[4]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.001      ; 0.465      ;
; 0.382 ; rc4:inst|state.000    ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.030     ; 0.436      ;
; 0.394 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[56][1]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.540      ;
; 0.394 ; rc4:inst|state.STEP_2 ; rc4:inst|done                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.514      ;
; 0.397 ; rc4:inst|state.STEP_2 ; rc4:inst|state.000            ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.517      ;
; 0.411 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[66][1]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.536      ;
; 0.418 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[96][3]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.547      ;
; 0.421 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[160][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.550      ;
; 0.421 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[160][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.550      ;
; 0.435 ; rc4:inst|state.STEP_2 ; rc4:inst|i[6]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.001      ; 0.520      ;
; 0.447 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[238][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.040      ; 0.571      ;
; 0.450 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[10][6]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.039      ; 0.573      ;
; 0.451 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[120][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.573      ;
; 0.456 ; rc4:inst|i[0]         ; rc4:inst|i[2]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 1.511      ; 2.186      ;
; 0.462 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[18][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.608      ;
; 0.465 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[219][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.061      ; 0.610      ;
; 0.466 ; rc4:inst|state.STEP_2 ; rc4:inst|state.STEP_1         ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.035     ; 0.515      ;
; 0.480 ; rc4:inst|Si[4]        ; rc4:inst|wdata_3[4]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.042      ; 0.606      ;
; 0.486 ; rc4:inst|wdata_2[3]   ; rc4:inst|ram:SBox|mem[208][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.044      ; 0.614      ;
; 0.486 ; rc4:inst|wdata_2[3]   ; rc4:inst|ram:SBox|mem[214][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.044      ; 0.614      ;
; 0.490 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[56][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.636      ;
; 0.492 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[184][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.638      ;
; 0.498 ; rc4:inst|i[0]         ; rc4:inst|i[3]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 1.511      ; 2.228      ;
; 0.499 ; rc4:inst|i[0]         ; rc4:inst|i[4]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 1.495      ; 2.213      ;
; 0.503 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[27][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.062      ; 0.649      ;
; 0.503 ; rc4:inst|wdata_2[4]   ; rc4:inst|ram:SBox|mem[13][4]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.034      ; 0.621      ;
; 0.504 ; rc4:inst|KSA          ; rc4:inst|first_iter           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.624      ;
; 0.504 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[161][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.633      ;
; 0.506 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[216][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.061      ; 0.651      ;
; 0.507 ; rc4:inst|wdata_3[3]   ; rc4:inst|ram:SBox|mem[162][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.636      ;
; 0.519 ; rc4:inst|Si[4]        ; rc4:inst|k[4]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.048      ; 0.651      ;
; 0.519 ; rc4:inst|j[7]         ; rc4:inst|j[7]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; rc4:inst|PRGA         ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.030     ; 0.574      ;
; 0.527 ; rc4:inst|first_iter   ; rc4:inst|i[6]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.006      ; 0.617      ;
; 0.530 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[225][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.659      ;
; 0.530 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[92][5]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.031      ; 0.645      ;
; 0.531 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[227][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.660      ;
; 0.534 ; rc4:inst|Si[1]        ; rc4:inst|k[1]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.048      ; 0.666      ;
; 0.535 ; rc4:inst|Si[6]        ; rc4:inst|k[6]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.048      ; 0.667      ;
; 0.535 ; rc4:inst|Si[3]        ; rc4:inst|k[3]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.048      ; 0.667      ;
; 0.535 ; rc4:inst|wdata_3[2]   ; rc4:inst|ram:SBox|mem[96][2]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.664      ;
; 0.535 ; rc4:inst|i[0]         ; rc4:inst|i[6]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 1.495      ; 2.249      ;
; 0.537 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[68][5]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.049      ; 0.670      ;
; 0.538 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[64][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.044      ; 0.666      ;
; 0.538 ; rc4:inst|first_iter   ; rc4:inst|i[4]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.006      ; 0.628      ;
; 0.539 ; rc4:inst|Si[2]        ; rc4:inst|k[2]                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.048      ; 0.671      ;
; 0.539 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[142][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.043      ; 0.666      ;
; 0.542 ; rc4:inst|first_iter   ; rc4:inst|wen                  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.030     ; 0.596      ;
; 0.549 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[160][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.678      ;
; 0.549 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[156][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.039      ; 0.672      ;
; 0.551 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[96][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.680      ;
; 0.552 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[104][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.038      ; 0.674      ;
; 0.552 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[9][5]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.672      ;
; 0.552 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[5][5]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.672      ;
; 0.554 ; rc4:inst|i[0]         ; rc4:inst|j[6]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 1.567      ; 2.340      ;
; 0.560 ; rc4:inst|i[0]         ; rc4:inst|first_iter           ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 1.550      ; 2.329      ;
; 0.570 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[196][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.048      ; 0.702      ;
; 0.571 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[157][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.244      ; 0.899      ;
; 0.573 ; rc4:inst|j[7]         ; rc4:inst|wdata_2[7]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.049      ; 0.706      ;
; 0.573 ; rc4:inst|wdata_3[4]   ; rc4:inst|ram:SBox|mem[1][4]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.053      ; 0.710      ;
; 0.582 ; rc4:inst|wdata_2[1]   ; rc4:inst|ram:SBox|mem[248][1] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.060      ; 0.726      ;
; 0.583 ; rc4:inst|state.STEP_1 ; rc4:inst|state.STEP_2         ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.155      ; 0.822      ;
; 0.587 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[167][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.708      ;
; 0.587 ; rc4:inst|wdata_2[3]   ; rc4:inst|ram:SBox|mem[144][3] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.048      ; 0.719      ;
; 0.590 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[15][6]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.040      ; 0.714      ;
; 0.590 ; rc4:inst|wdata_3[5]   ; rc4:inst|ram:SBox|mem[8][5]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.050      ; 0.724      ;
; 0.590 ; rc4:inst|wdata_3[5]   ; rc4:inst|ram:SBox|mem[68][5]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.710      ;
; 0.591 ; rc4:inst|wdata_3[6]   ; rc4:inst|ram:SBox|mem[165][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.712      ;
; 0.594 ; rc4:inst|i[0]         ; rc4:inst|wdata_3[6]           ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 1.577      ; 2.390      ;
; 0.595 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[0][0]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.040      ; 0.719      ;
; 0.596 ; rc4:inst|Si[5]        ; rc4:inst|wdata_3[5]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; rc4:inst|i[0]         ; rc4:inst|i[7]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 1.531      ; 2.346      ;
; 0.599 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[198][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.044      ; 0.727      ;
; 0.599 ; rc4:inst|first_iter   ; rc4:inst|first_iter           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.041      ; 0.724      ;
; 0.601 ; rc4:inst|state.STEP_1 ; rc4:inst|first_iter           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.149      ; 0.834      ;
; 0.604 ; rc4:inst|wdata_2[5]   ; rc4:inst|ram:SBox|mem[130][5] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.050      ; 0.738      ;
; 0.605 ; rc4:inst|wdata_3[4]   ; rc4:inst|ram:SBox|mem[202][4] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.034      ; 0.723      ;
; 0.606 ; rc4:inst|PRGA         ; rc4:inst|wdata_3[5]           ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.069      ; 0.759      ;
; 0.610 ; rc4:inst|state.000    ; rc4:inst|state.STEP_1         ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.030     ; 0.664      ;
; 0.610 ; rc4:inst|i[0]         ; rc4:inst|j[4]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 1.568      ; 2.397      ;
; 0.611 ; rc4:inst|i[0]         ; rc4:inst|j[5]                 ; rc4:inst|i[0] ; CLOCK_50    ; 0.000        ; 1.568      ; 2.398      ;
; 0.615 ; rc4:inst|KSA          ; rc4:inst|PRGA                 ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.735      ;
; 0.615 ; rc4:inst|wdata_3[0]   ; rc4:inst|ram:SBox|mem[168][0] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.067      ; 0.766      ;
; 0.621 ; rc4:inst|wdata_2[0]   ; rc4:inst|ram:SBox|mem[28][0]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.045      ; 0.750      ;
; 0.623 ; rc4:inst|wdata_2[2]   ; rc4:inst|ram:SBox|mem[185][2] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.039      ; 0.746      ;
; 0.625 ; rc4:inst|wdata_2[3]   ; rc4:inst|ram:SBox|mem[63][3]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.230      ; 0.939      ;
; 0.625 ; rc4:inst|wdata_2[4]   ; rc4:inst|ram:SBox|mem[5][4]   ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.036      ; 0.745      ;
; 0.626 ; rc4:inst|done         ; rc4:inst|state.STEP_1         ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.030     ; 0.680      ;
; 0.631 ; rc4:inst|wdata_2[7]   ; rc4:inst|ram:SBox|mem[20][7]  ; CLOCK_50      ; CLOCK_50    ; 0.000        ; 0.033      ; 0.748      ;
; 0.634 ; rc4:inst|wdata_2[6]   ; rc4:inst|ram:SBox|mem[190][6] ; CLOCK_50      ; CLOCK_50    ; 0.000        ; -0.153     ; 0.565      ;
+-------+-----------------------+-------------------------------+---------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rc4:inst|i[0]'                                                                    ;
+--------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; -0.485 ; rc4:inst|PRGA ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.373      ; 2.417      ;
; -0.270 ; rc4:inst|PRGA ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.392      ; 2.222      ;
; -0.229 ; rc4:inst|PRGA ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.379      ; 2.168      ;
; -0.215 ; rc4:inst|PRGA ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.372      ; 2.146      ;
; -0.163 ; rc4:inst|PRGA ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.384      ; 2.107      ;
; -0.162 ; rc4:inst|PRGA ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.376      ; 2.098      ;
; -0.161 ; rc4:inst|PRGA ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.383      ; 2.107      ;
; -0.051 ; rc4:inst|PRGA ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 1.000        ; 1.443      ; 2.144      ;
+--------+---------------+------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rc4:inst|i[0]'                                                                    ;
+-------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node     ; To Node          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+------------------+--------------+---------------+--------------+------------+------------+
; 0.142 ; rc4:inst|PRGA ; rc4:inst|ckey[7] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 1.628      ; 1.800      ;
; 0.212 ; rc4:inst|PRGA ; rc4:inst|ckey[2] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 1.566      ; 1.808      ;
; 0.214 ; rc4:inst|PRGA ; rc4:inst|ckey[1] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 1.565      ; 1.809      ;
; 0.215 ; rc4:inst|PRGA ; rc4:inst|ckey[3] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 1.558      ; 1.803      ;
; 0.239 ; rc4:inst|PRGA ; rc4:inst|ckey[5] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 1.553      ; 1.822      ;
; 0.244 ; rc4:inst|PRGA ; rc4:inst|ckey[4] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 1.561      ; 1.835      ;
; 0.273 ; rc4:inst|PRGA ; rc4:inst|ckey[6] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 1.575      ; 1.878      ;
; 0.480 ; rc4:inst|PRGA ; rc4:inst|ckey[0] ; CLOCK_50     ; rc4:inst|i[0] ; 0.000        ; 1.555      ; 2.065      ;
+-------+---------------+------------------+--------------+---------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+------------+--------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack ; -14.865    ; -0.383 ; -1.858   ; 0.142   ; -3.000              ;
;  CLOCK_50        ; -14.865    ; 0.182  ; N/A      ; N/A     ; -3.000              ;
;  rc4:inst|i[0]   ; -8.200     ; -0.383 ; -1.858   ; 0.142   ; 0.393               ;
; Design-wide TNS  ; -16839.151 ; -1.021 ; -10.772  ; 0.0     ; -2722.071           ;
;  CLOCK_50        ; -16779.364 ; 0.000  ; N/A      ; N/A     ; -2722.071           ;
;  rc4:inst|i[0]   ; -59.787    ; -1.021 ; -10.772  ; 0.000   ; 0.000               ;
+------------------+------------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ckey[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ckey[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ckey[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ckey[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ckey[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ckey[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ckey[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ckey[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ckey[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ckey[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ckey[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ckey[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ckey[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ckey[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ckey[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ckey[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ckey[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ckey[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ckey[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ckey[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ckey[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ckey[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ckey[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ckey[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ckey[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ckey[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ckey[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ckey[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ckey[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ckey[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ckey[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ckey[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; CLOCK_50      ; CLOCK_50      ; 2235358  ; 0        ; 0        ; 0        ;
; rc4:inst|i[0] ; CLOCK_50      ; 34309    ; 34309    ; 0        ; 0        ;
; CLOCK_50      ; rc4:inst|i[0] ; 35827    ; 0        ; 0        ; 0        ;
; rc4:inst|i[0] ; rc4:inst|i[0] ; 2241     ; 2241     ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; CLOCK_50      ; CLOCK_50      ; 2235358  ; 0        ; 0        ; 0        ;
; rc4:inst|i[0] ; CLOCK_50      ; 34309    ; 34309    ; 0        ; 0        ;
; CLOCK_50      ; rc4:inst|i[0] ; 35827    ; 0        ; 0        ; 0        ;
; rc4:inst|i[0] ; rc4:inst|i[0] ; 2241     ; 2241     ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Recovery Transfers                                                     ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLOCK_50   ; rc4:inst|i[0] ; 8        ; 0        ; 0        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Removal Transfers                                                      ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLOCK_50   ; rc4:inst|i[0] ; 8        ; 0        ; 0        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2114  ; 2114 ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+----------------------------------------------------+
; Clock Status Summary                               ;
+---------------+---------------+------+-------------+
; Target        ; Clock         ; Type ; Status      ;
+---------------+---------------+------+-------------+
; CLOCK_50      ; CLOCK_50      ; Base ; Constrained ;
; rc4:inst|i[0] ; rc4:inst|i[0] ; Base ; Constrained ;
+---------------+---------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ckey[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Wed Mar 28 01:48:42 2018
Info: Command: quartus_sta RC4 -c RC4
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RC4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name rc4:inst|i[0] rc4:inst|i[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.865
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.865          -16779.364 CLOCK_50 
    Info (332119):    -8.200             -59.787 rc4:inst|i[0] 
Info (332146): Worst-case hold slack is -0.010
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.010              -0.010 rc4:inst|i[0] 
    Info (332119):     0.402               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -1.858
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.858             -10.772 rc4:inst|i[0] 
Info (332146): Worst-case removal slack is 0.665
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.665               0.000 rc4:inst|i[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2716.920 CLOCK_50 
    Info (332119):     0.430               0.000 rc4:inst|i[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.299          -15255.931 CLOCK_50 
    Info (332119):    -7.445             -54.496 rc4:inst|i[0] 
Info (332146): Worst-case hold slack is -0.008
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.008              -0.008 rc4:inst|i[0] 
    Info (332119):     0.354               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -1.730
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.730              -9.916 rc4:inst|i[0] 
Info (332146): Worst-case removal slack is 0.580
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.580               0.000 rc4:inst|i[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2716.920 CLOCK_50 
    Info (332119):     0.438               0.000 rc4:inst|i[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.666           -7892.730 CLOCK_50 
    Info (332119):    -3.671             -26.388 rc4:inst|i[0] 
Info (332146): Worst-case hold slack is -0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.383              -1.021 rc4:inst|i[0] 
    Info (332119):     0.182               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.485              -1.736 rc4:inst|i[0] 
Info (332146): Worst-case removal slack is 0.142
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.142               0.000 rc4:inst|i[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2722.071 CLOCK_50 
    Info (332119):     0.393               0.000 rc4:inst|i[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 872 megabytes
    Info: Processing ended: Wed Mar 28 01:48:50 2018
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:10


