# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Esercizio2.srcs/sources_1/new/riconoscitore_beh.vhd" \
"../../../../Esercizio2.srcs/sim_1/new/riconoscitore_tb.vhd" \

# Do not sort compile order
nosort
