TimeQuest Timing Analyzer report for uk101_41kRAM
Fri Jun 25 17:36:24 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'w_cpuClock'
 12. Slow Model Setup: 'PLL|altpll_component|pll|clk[2]'
 13. Slow Model Setup: 'clk'
 14. Slow Model Setup: 'PLL|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'w_cpuClock'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'PLL|altpll_component|pll|clk[0]'
 18. Slow Model Hold: 'PLL|altpll_component|pll|clk[2]'
 19. Slow Model Recovery: 'w_cpuClock'
 20. Slow Model Recovery: 'clk'
 21. Slow Model Removal: 'w_cpuClock'
 22. Slow Model Removal: 'clk'
 23. Slow Model Minimum Pulse Width: 'w_cpuClock'
 24. Slow Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[2]'
 25. Slow Model Minimum Pulse Width: 'clk'
 26. Slow Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'w_cpuClock'
 43. Fast Model Setup: 'PLL|altpll_component|pll|clk[2]'
 44. Fast Model Setup: 'clk'
 45. Fast Model Setup: 'PLL|altpll_component|pll|clk[0]'
 46. Fast Model Hold: 'w_cpuClock'
 47. Fast Model Hold: 'clk'
 48. Fast Model Hold: 'PLL|altpll_component|pll|clk[0]'
 49. Fast Model Hold: 'PLL|altpll_component|pll|clk[2]'
 50. Fast Model Recovery: 'w_cpuClock'
 51. Fast Model Recovery: 'clk'
 52. Fast Model Removal: 'w_cpuClock'
 53. Fast Model Removal: 'clk'
 54. Fast Model Minimum Pulse Width: 'w_cpuClock'
 55. Fast Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[2]'
 56. Fast Model Minimum Pulse Width: 'clk'
 57. Fast Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uk101_41kRAM                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                            ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                            ; Targets                             ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; clk                             ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { clk }                             ;
; PLL|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; PLL|altpll_component|pll|inclk[0] ; { PLL|altpll_component|pll|clk[0] } ;
; PLL|altpll_component|pll|clk[2] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; clk    ; PLL|altpll_component|pll|inclk[0] ; { PLL|altpll_component|pll|clk[2] } ;
; w_cpuClock                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { w_cpuClock }                      ;
+---------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 32.06 MHz  ; 32.06 MHz       ; w_cpuClock                      ;                                                       ;
; 63.66 MHz  ; 63.66 MHz       ; PLL|altpll_component|pll|clk[0] ;                                                       ;
; 115.82 MHz ; 115.82 MHz      ; clk                             ;                                                       ;
; 249.88 MHz ; 163.03 MHz      ; PLL|altpll_component|pll|clk[2] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; w_cpuClock                      ; -23.128 ; -2176.276     ;
; PLL|altpll_component|pll|clk[2] ; -9.873  ; -438.194      ;
; clk                             ; -8.829  ; -1343.328     ;
; PLL|altpll_component|pll|clk[0] ; 5.552   ; 0.000         ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; w_cpuClock                      ; -2.103 ; -12.472       ;
; clk                             ; 0.262  ; 0.000         ;
; PLL|altpll_component|pll|clk[0] ; 0.760  ; 0.000         ;
; PLL|altpll_component|pll|clk[2] ; 2.121  ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------+
; Slow Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; 1.558  ; 0.000         ;
; clk        ; 15.740 ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow Model Removal Summary          ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; -0.854 ; -5.034        ;
; clk        ; 2.791  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; w_cpuClock                      ; -0.742 ; -225.568      ;
; PLL|altpll_component|pll|clk[2] ; 6.933  ; 0.000         ;
; clk                             ; 7.223  ; 0.000         ;
; PLL|altpll_component|pll|clk[0] ; 18.758 ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClock'                                                                                   ;
+---------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -23.128 ; T65:u1|DL[0]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.580     ;
; -23.057 ; T65:u1|DL[1]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.509     ;
; -23.056 ; T65:u1|DL[0]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.508     ;
; -23.034 ; T65:u1|DL[0]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.486     ;
; -22.985 ; T65:u1|DL[1]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.437     ;
; -22.980 ; T65:u1|DL[0]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.432     ;
; -22.963 ; T65:u1|DL[1]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.415     ;
; -22.909 ; T65:u1|DL[1]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.361     ;
; -22.808 ; T65:u1|DL[0]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.260     ;
; -22.737 ; T65:u1|DL[1]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.189     ;
; -22.721 ; T65:u1|DL[0]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.173     ;
; -22.694 ; T65:u1|DL[2]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.146     ;
; -22.690 ; T65:u1|IR[1]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.373     ;
; -22.661 ; T65:u1|IR[0]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.344     ;
; -22.650 ; T65:u1|DL[1]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.102     ;
; -22.632 ; T65:u1|DL[0]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.084     ;
; -22.622 ; T65:u1|DL[2]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.074     ;
; -22.618 ; T65:u1|IR[1]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.301     ;
; -22.608 ; T65:u1|DL[3]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.060     ;
; -22.600 ; T65:u1|DL[2]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.052     ;
; -22.596 ; T65:u1|IR[1]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.279     ;
; -22.589 ; T65:u1|IR[0]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.272     ;
; -22.567 ; T65:u1|IR[0]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.250     ;
; -22.561 ; T65:u1|DL[1]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 23.013     ;
; -22.546 ; T65:u1|DL[2]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.998     ;
; -22.542 ; T65:u1|IR[1]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.225     ;
; -22.536 ; T65:u1|DL[3]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.988     ;
; -22.535 ; T65:u1|MCycle[0] ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 23.217     ;
; -22.532 ; T65:u1|DL[4]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.984     ;
; -22.514 ; T65:u1|DL[3]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.966     ;
; -22.513 ; T65:u1|IR[0]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.196     ;
; -22.478 ; T65:u1|MCycle[2] ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 23.160     ;
; -22.463 ; T65:u1|MCycle[0] ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 23.145     ;
; -22.460 ; T65:u1|DL[4]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.912     ;
; -22.460 ; T65:u1|DL[3]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.912     ;
; -22.443 ; T65:u1|DL[5]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.895     ;
; -22.441 ; T65:u1|MCycle[0] ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 23.123     ;
; -22.438 ; T65:u1|DL[4]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.890     ;
; -22.406 ; T65:u1|MCycle[2] ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 23.088     ;
; -22.394 ; T65:u1|PC[0]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.051     ; 23.383     ;
; -22.387 ; T65:u1|MCycle[0] ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 23.069     ;
; -22.384 ; T65:u1|DL[4]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.836     ;
; -22.384 ; T65:u1|MCycle[2] ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 23.066     ;
; -22.374 ; T65:u1|DL[2]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.826     ;
; -22.371 ; T65:u1|DL[5]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.823     ;
; -22.370 ; T65:u1|IR[1]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.053     ;
; -22.356 ; T65:u1|DL[6]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.808     ;
; -22.349 ; T65:u1|DL[5]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.801     ;
; -22.341 ; T65:u1|IR[0]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.024     ;
; -22.330 ; T65:u1|MCycle[2] ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 23.012     ;
; -22.322 ; T65:u1|PC[0]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.051     ; 23.311     ;
; -22.318 ; T65:u1|PC[1]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.051     ; 23.307     ;
; -22.317 ; T65:u1|IR[3]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.000     ;
; -22.317 ; T65:u1|IR[4]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 23.000     ;
; -22.300 ; T65:u1|PC[0]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.051     ; 23.289     ;
; -22.295 ; T65:u1|DL[5]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.747     ;
; -22.288 ; T65:u1|DL[3]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.740     ;
; -22.287 ; T65:u1|DL[2]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.739     ;
; -22.284 ; T65:u1|DL[6]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.736     ;
; -22.283 ; T65:u1|IR[1]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 22.966     ;
; -22.262 ; T65:u1|DL[6]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.714     ;
; -22.254 ; T65:u1|IR[0]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 22.937     ;
; -22.246 ; T65:u1|PC[1]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.051     ; 23.235     ;
; -22.246 ; T65:u1|PC[0]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.051     ; 23.235     ;
; -22.245 ; T65:u1|IR[3]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 22.928     ;
; -22.245 ; T65:u1|IR[4]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 22.928     ;
; -22.224 ; T65:u1|PC[1]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.051     ; 23.213     ;
; -22.223 ; T65:u1|IR[3]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 22.906     ;
; -22.223 ; T65:u1|IR[4]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 22.906     ;
; -22.215 ; T65:u1|MCycle[0] ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 22.897     ;
; -22.212 ; T65:u1|DL[4]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.664     ;
; -22.208 ; T65:u1|DL[6]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.660     ;
; -22.201 ; T65:u1|DL[3]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.653     ;
; -22.198 ; T65:u1|DL[2]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.650     ;
; -22.194 ; T65:u1|IR[1]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 22.877     ;
; -22.170 ; T65:u1|PC[1]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.051     ; 23.159     ;
; -22.169 ; T65:u1|IR[3]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 22.852     ;
; -22.169 ; T65:u1|IR[4]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 22.852     ;
; -22.165 ; T65:u1|IR[0]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 22.848     ;
; -22.158 ; T65:u1|MCycle[2] ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 22.840     ;
; -22.154 ; T65:u1|S[0]      ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.415     ; 20.779     ;
; -22.145 ; T65:u1|MCycle[1] ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 22.827     ;
; -22.128 ; T65:u1|MCycle[0] ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 22.810     ;
; -22.125 ; T65:u1|DL[4]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.577     ;
; -22.123 ; T65:u1|DL[5]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.575     ;
; -22.112 ; T65:u1|DL[3]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.564     ;
; -22.082 ; T65:u1|S[0]      ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.415     ; 20.707     ;
; -22.074 ; T65:u1|PC[0]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.051     ; 23.063     ;
; -22.073 ; T65:u1|MCycle[1] ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 22.755     ;
; -22.071 ; T65:u1|MCycle[2] ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 22.753     ;
; -22.068 ; T65:u1|IR[2]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.357     ; 22.751     ;
; -22.060 ; T65:u1|S[0]      ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.415     ; 20.685     ;
; -22.051 ; T65:u1|MCycle[1] ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 22.733     ;
; -22.039 ; T65:u1|MCycle[0] ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 22.721     ;
; -22.036 ; T65:u1|DL[6]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.488     ;
; -22.036 ; T65:u1|DL[5]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.488     ;
; -22.036 ; T65:u1|DL[4]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.588     ; 22.488     ;
; -22.006 ; T65:u1|S[0]      ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -2.415     ; 20.631     ;
; -21.998 ; T65:u1|PC[1]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.051     ; 22.987     ;
; -21.997 ; T65:u1|MCycle[1] ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.358     ; 22.679     ;
+---------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                                                               ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -9.873 ; T65:u1|BAH[6]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.310     ; 8.517      ;
; -9.869 ; T65:u1|BAH[6]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.322     ; 8.501      ;
; -9.864 ; T65:u1|BAH[6]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.328     ; 8.490      ;
; -9.842 ; T65:u1|BAH[6]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.314     ; 8.482      ;
; -9.471 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.972     ; 8.453      ;
; -9.467 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.984     ; 8.437      ;
; -9.462 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.990     ; 8.426      ;
; -9.440 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.976     ; 8.418      ;
; -9.118 ; T65:u1|BAH[7]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.310     ; 7.762      ;
; -9.114 ; T65:u1|BAH[7]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.322     ; 7.746      ;
; -9.109 ; T65:u1|BAH[7]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.328     ; 7.735      ;
; -9.097 ; T65:u1|BAH[4]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.310     ; 7.741      ;
; -9.093 ; T65:u1|BAH[4]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.322     ; 7.725      ;
; -9.088 ; T65:u1|BAH[4]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.328     ; 7.714      ;
; -9.087 ; T65:u1|BAH[7]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.314     ; 7.727      ;
; -9.074 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.248     ; 7.780      ;
; -9.066 ; T65:u1|BAH[4]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.314     ; 7.706      ;
; -9.003 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.248     ; 7.709      ;
; -8.910 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.972     ; 7.892      ;
; -8.906 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.984     ; 7.876      ;
; -8.901 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.990     ; 7.865      ;
; -8.879 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.976     ; 7.857      ;
; -8.790 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -4.015     ; 5.729      ;
; -8.789 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -4.019     ; 5.724      ;
; -8.713 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -4.019     ; 5.648      ;
; -8.685 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 7.405      ;
; -8.636 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.017     ; 7.573      ;
; -8.622 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 7.342      ;
; -8.614 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 7.334      ;
; -8.607 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.017     ; 7.544      ;
; -8.601 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.604     ; 7.951      ;
; -8.601 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -4.019     ; 5.536      ;
; -8.599 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.230     ; 7.323      ;
; -8.597 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.616     ; 7.935      ;
; -8.592 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.622     ; 7.924      ;
; -8.570 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.608     ; 7.916      ;
; -8.556 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -4.019     ; 5.491      ;
; -8.554 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.248     ; 7.260      ;
; -8.551 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 7.271      ;
; -8.530 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.236     ; 8.248      ;
; -8.528 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.230     ; 7.252      ;
; -8.526 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.248     ; 8.232      ;
; -8.521 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.254     ; 8.221      ;
; -8.499 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.240     ; 8.213      ;
; -8.496 ; T65:u1|P[6]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -4.034     ; 5.416      ;
; -8.493 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 7.213      ;
; -8.481 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.018     ; 7.417      ;
; -8.468 ; T65:u1|S[7]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.122     ; 7.300      ;
; -8.432 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -4.015     ; 5.371      ;
; -8.424 ; T65:u1|MCycle[2]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.018     ; 7.360      ;
; -8.421 ; T65:u1|P[7]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -4.018     ; 5.357      ;
; -8.407 ; T65:u1|DL[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 7.127      ;
; -8.402 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.248     ; 7.108      ;
; -8.378 ; T65:u1|PC[12]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.972     ; 7.360      ;
; -8.376 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.003     ; 7.327      ;
; -8.374 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 7.094      ;
; -8.374 ; T65:u1|PC[12]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.984     ; 7.344      ;
; -8.369 ; T65:u1|PC[12]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.990     ; 7.333      ;
; -8.364 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.017     ; 7.301      ;
; -8.361 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.242     ; 7.073      ;
; -8.347 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 7.067      ;
; -8.347 ; T65:u1|PC[12]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.976     ; 7.325      ;
; -8.347 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.003     ; 7.298      ;
; -8.344 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -4.015     ; 5.283      ;
; -8.340 ; T65:u1|PC[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.711     ; 7.583      ;
; -8.335 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.017     ; 7.272      ;
; -8.331 ; T65:u1|DL[4]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 7.051      ;
; -8.331 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.248     ; 7.037      ;
; -8.309 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.230     ; 7.033      ;
; -8.303 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 7.023      ;
; -8.291 ; T65:u1|X[7]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -4.039     ; 5.206      ;
; -8.290 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.242     ; 7.002      ;
; -8.273 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.248     ; 6.979      ;
; -8.266 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.248     ; 6.972      ;
; -8.264 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.248     ; 6.970      ;
; -8.264 ; T65:u1|PC[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.711     ; 7.507      ;
; -8.263 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.242     ; 6.975      ;
; -8.263 ; T65:u1|IR[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.017     ; 7.200      ;
; -8.263 ; T65:u1|IR[4]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.017     ; 7.200      ;
; -8.250 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg7 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 6.970      ;
; -8.247 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.003     ; 7.198      ;
; -8.245 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.248     ; 6.951      ;
; -8.245 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 6.965      ;
; -8.238 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.230     ; 6.962      ;
; -8.236 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg7 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.230     ; 6.960      ;
; -8.236 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.003     ; 7.187      ;
; -8.232 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.242     ; 6.944      ;
; -8.232 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.242     ; 6.944      ;
; -8.227 ; T65:u1|DL[7]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.235     ; 6.946      ;
; -8.221 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.004     ; 7.171      ;
; -8.218 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.003     ; 7.169      ;
; -8.215 ; T65:u1|PC[7]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.034     ; 7.135      ;
; -8.214 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.230     ; 6.938      ;
; -8.209 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.018     ; 7.145      ;
; -8.207 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.003     ; 7.158      ;
; -8.195 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.248     ; 6.901      ;
; -8.192 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.242     ; 6.904      ;
; -8.183 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -4.033     ; 5.104      ;
; -8.180 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.230     ; 6.904      ;
; -8.179 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg7 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -2.234     ; 6.899      ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                        ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -8.829 ; T65:u1|DL[0]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.308      ; 10.177     ;
; -8.792 ; T65:u1|DL[0]     ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.303      ; 10.135     ;
; -8.758 ; T65:u1|DL[1]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.308      ; 10.106     ;
; -8.721 ; T65:u1|DL[1]     ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.303      ; 10.064     ;
; -8.700 ; T65:u1|DL[2]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.308      ; 10.048     ;
; -8.663 ; T65:u1|DL[2]     ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.303      ; 10.006     ;
; -8.614 ; T65:u1|DL[3]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.308      ; 9.962      ;
; -8.577 ; T65:u1|DL[3]     ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.303      ; 9.920      ;
; -8.538 ; T65:u1|DL[4]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.308      ; 9.886      ;
; -8.501 ; T65:u1|DL[4]     ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.303      ; 9.844      ;
; -8.449 ; T65:u1|DL[5]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.308      ; 9.797      ;
; -8.425 ; T65:u1|DL[0]     ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.787      ;
; -8.425 ; T65:u1|DL[0]     ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.787      ;
; -8.425 ; T65:u1|DL[0]     ; OutLatch:latchIO1|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.787      ;
; -8.425 ; T65:u1|DL[0]     ; OutLatch:latchIO1|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.787      ;
; -8.425 ; T65:u1|DL[0]     ; OutLatch:latchIO1|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.787      ;
; -8.425 ; T65:u1|DL[0]     ; OutLatch:latchIO1|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.787      ;
; -8.425 ; T65:u1|DL[0]     ; OutLatch:latchIO1|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.787      ;
; -8.425 ; T65:u1|DL[0]     ; OutLatch:latchIO1|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.787      ;
; -8.412 ; T65:u1|DL[5]     ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.303      ; 9.755      ;
; -8.362 ; T65:u1|DL[6]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.308      ; 9.710      ;
; -8.354 ; T65:u1|DL[1]     ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.716      ;
; -8.354 ; T65:u1|DL[1]     ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.716      ;
; -8.354 ; T65:u1|DL[1]     ; OutLatch:latchIO1|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.716      ;
; -8.354 ; T65:u1|DL[1]     ; OutLatch:latchIO1|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.716      ;
; -8.354 ; T65:u1|DL[1]     ; OutLatch:latchIO1|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.716      ;
; -8.354 ; T65:u1|DL[1]     ; OutLatch:latchIO1|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.716      ;
; -8.354 ; T65:u1|DL[1]     ; OutLatch:latchIO1|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.716      ;
; -8.354 ; T65:u1|DL[1]     ; OutLatch:latchIO1|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.716      ;
; -8.352 ; T65:u1|IR[1]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.539      ; 9.931      ;
; -8.325 ; T65:u1|DL[6]     ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.303      ; 9.668      ;
; -8.323 ; T65:u1|IR[0]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.539      ; 9.902      ;
; -8.315 ; T65:u1|IR[1]     ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.534      ; 9.889      ;
; -8.296 ; T65:u1|DL[2]     ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.658      ;
; -8.296 ; T65:u1|DL[2]     ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.658      ;
; -8.296 ; T65:u1|DL[2]     ; OutLatch:latchIO1|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.658      ;
; -8.296 ; T65:u1|DL[2]     ; OutLatch:latchIO1|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.658      ;
; -8.296 ; T65:u1|DL[2]     ; OutLatch:latchIO1|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.658      ;
; -8.296 ; T65:u1|DL[2]     ; OutLatch:latchIO1|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.658      ;
; -8.296 ; T65:u1|DL[2]     ; OutLatch:latchIO1|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.658      ;
; -8.296 ; T65:u1|DL[2]     ; OutLatch:latchIO1|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.658      ;
; -8.286 ; T65:u1|IR[0]     ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.534      ; 9.860      ;
; -8.211 ; T65:u1|DL[0]     ; bufferedUART:UART|func_reset ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.572      ;
; -8.210 ; T65:u1|DL[3]     ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.572      ;
; -8.210 ; T65:u1|DL[3]     ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.572      ;
; -8.210 ; T65:u1|DL[3]     ; OutLatch:latchIO1|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.572      ;
; -8.210 ; T65:u1|DL[3]     ; OutLatch:latchIO1|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.572      ;
; -8.210 ; T65:u1|DL[3]     ; OutLatch:latchIO1|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.572      ;
; -8.210 ; T65:u1|DL[3]     ; OutLatch:latchIO1|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.572      ;
; -8.210 ; T65:u1|DL[3]     ; OutLatch:latchIO1|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.572      ;
; -8.210 ; T65:u1|DL[3]     ; OutLatch:latchIO1|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.572      ;
; -8.197 ; T65:u1|MCycle[0] ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.538      ; 9.775      ;
; -8.160 ; T65:u1|MCycle[0] ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.533      ; 9.733      ;
; -8.140 ; T65:u1|DL[1]     ; bufferedUART:UART|func_reset ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.501      ;
; -8.140 ; T65:u1|MCycle[2] ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.538      ; 9.718      ;
; -8.134 ; T65:u1|DL[4]     ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.496      ;
; -8.134 ; T65:u1|DL[4]     ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.496      ;
; -8.134 ; T65:u1|DL[4]     ; OutLatch:latchIO1|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.496      ;
; -8.134 ; T65:u1|DL[4]     ; OutLatch:latchIO1|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.496      ;
; -8.134 ; T65:u1|DL[4]     ; OutLatch:latchIO1|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.496      ;
; -8.134 ; T65:u1|DL[4]     ; OutLatch:latchIO1|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.496      ;
; -8.134 ; T65:u1|DL[4]     ; OutLatch:latchIO1|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.496      ;
; -8.134 ; T65:u1|DL[4]     ; OutLatch:latchIO1|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.496      ;
; -8.122 ; T65:u1|DL[0]     ; OutLatch:latchIO0|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.483      ;
; -8.122 ; T65:u1|DL[0]     ; OutLatch:latchIO0|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.483      ;
; -8.122 ; T65:u1|DL[0]     ; OutLatch:latchIO0|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.483      ;
; -8.122 ; T65:u1|DL[0]     ; OutLatch:latchIO0|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.483      ;
; -8.122 ; T65:u1|DL[0]     ; OutLatch:latchIO0|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.483      ;
; -8.122 ; T65:u1|DL[0]     ; OutLatch:latchIO0|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.483      ;
; -8.103 ; T65:u1|MCycle[2] ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.533      ; 9.676      ;
; -8.095 ; T65:u1|PC[0]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.845      ; 9.980      ;
; -8.082 ; T65:u1|DL[2]     ; bufferedUART:UART|func_reset ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.443      ;
; -8.058 ; T65:u1|PC[0]     ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.840      ; 9.938      ;
; -8.051 ; T65:u1|DL[1]     ; OutLatch:latchIO0|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.412      ;
; -8.051 ; T65:u1|DL[1]     ; OutLatch:latchIO0|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.412      ;
; -8.051 ; T65:u1|DL[1]     ; OutLatch:latchIO0|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.412      ;
; -8.051 ; T65:u1|DL[1]     ; OutLatch:latchIO0|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.412      ;
; -8.051 ; T65:u1|DL[1]     ; OutLatch:latchIO0|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.412      ;
; -8.051 ; T65:u1|DL[1]     ; OutLatch:latchIO0|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.412      ;
; -8.045 ; T65:u1|DL[5]     ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.407      ;
; -8.045 ; T65:u1|DL[5]     ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.407      ;
; -8.045 ; T65:u1|DL[5]     ; OutLatch:latchIO1|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.407      ;
; -8.045 ; T65:u1|DL[5]     ; OutLatch:latchIO1|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.407      ;
; -8.045 ; T65:u1|DL[5]     ; OutLatch:latchIO1|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.407      ;
; -8.045 ; T65:u1|DL[5]     ; OutLatch:latchIO1|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.407      ;
; -8.045 ; T65:u1|DL[5]     ; OutLatch:latchIO1|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.407      ;
; -8.045 ; T65:u1|DL[5]     ; OutLatch:latchIO1|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.407      ;
; -8.019 ; T65:u1|PC[1]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.845      ; 9.904      ;
; -7.996 ; T65:u1|DL[3]     ; bufferedUART:UART|func_reset ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.357      ;
; -7.993 ; T65:u1|DL[2]     ; OutLatch:latchIO0|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.354      ;
; -7.993 ; T65:u1|DL[2]     ; OutLatch:latchIO0|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.354      ;
; -7.993 ; T65:u1|DL[2]     ; OutLatch:latchIO0|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.354      ;
; -7.993 ; T65:u1|DL[2]     ; OutLatch:latchIO0|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.354      ;
; -7.993 ; T65:u1|DL[2]     ; OutLatch:latchIO0|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.354      ;
; -7.993 ; T65:u1|DL[2]     ; OutLatch:latchIO0|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.321      ; 9.354      ;
; -7.982 ; T65:u1|PC[1]     ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.840      ; 9.862      ;
; -7.979 ; T65:u1|IR[3]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.539      ; 9.558      ;
; -7.979 ; T65:u1|IR[4]     ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.539      ; 9.558      ;
; -7.958 ; T65:u1|DL[6]     ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.320      ;
; -7.958 ; T65:u1|DL[6]     ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.322      ; 9.320      ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                                                                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 5.552  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.060     ; 14.428     ;
; 6.401  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.060     ; 13.579     ;
; 6.825  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.078     ; 13.137     ;
; 7.162  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.066     ; 12.812     ;
; 7.213  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.066     ; 12.761     ;
; 7.293  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.078     ; 12.669     ;
; 14.670 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.074     ; 5.296      ;
; 15.470 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.074     ; 4.496      ;
; 24.292 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 15.753     ;
; 24.517 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 15.528     ;
; 24.722 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 15.322     ;
; 24.755 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 15.289     ;
; 25.240 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 14.804     ;
; 25.748 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.005      ; 14.297     ;
; 33.939 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 6.101      ;
; 33.939 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 6.101      ;
; 33.939 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 6.101      ;
; 33.939 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 6.101      ;
; 33.939 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 6.101      ;
; 33.939 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 6.101      ;
; 33.939 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 6.101      ;
; 33.939 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 6.101      ;
; 33.939 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 6.101      ;
; 33.939 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 6.101      ;
; 34.439 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.601      ;
; 34.590 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.450      ;
; 35.117 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.923      ;
; 35.168 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.872      ;
; 35.221 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.820      ;
; 35.221 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.820      ;
; 35.221 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.820      ;
; 35.221 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.820      ;
; 35.221 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.820      ;
; 35.221 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.820      ;
; 35.221 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.820      ;
; 35.221 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.820      ;
; 35.221 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.820      ;
; 35.221 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.820      ;
; 35.270 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.771      ;
; 35.270 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.771      ;
; 35.270 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.771      ;
; 35.270 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.771      ;
; 35.270 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.771      ;
; 35.270 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.771      ;
; 35.270 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.771      ;
; 35.270 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.771      ;
; 35.270 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.771      ;
; 35.270 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.771      ;
; 35.463 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.578      ;
; 35.463 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.578      ;
; 35.463 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.578      ;
; 35.463 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.578      ;
; 35.463 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.578      ;
; 35.463 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.578      ;
; 35.463 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.578      ;
; 35.463 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.578      ;
; 35.463 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.578      ;
; 35.463 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.578      ;
; 35.481 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.559      ;
; 35.481 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.559      ;
; 35.481 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.559      ;
; 35.481 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.559      ;
; 35.481 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.559      ;
; 35.481 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.559      ;
; 35.481 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.559      ;
; 35.481 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.559      ;
; 35.481 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.559      ;
; 35.481 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.559      ;
; 35.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.408      ;
; 35.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.408      ;
; 35.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.408      ;
; 35.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.408      ;
; 35.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.408      ;
; 35.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.408      ;
; 35.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.408      ;
; 35.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.408      ;
; 35.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.408      ;
; 35.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 4.408      ;
; 35.707 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.333      ;
; 35.707 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.333      ;
; 35.707 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.333      ;
; 35.707 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.333      ;
; 35.707 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.333      ;
; 35.707 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.333      ;
; 35.707 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.333      ;
; 35.707 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.333      ;
; 35.707 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.333      ;
; 35.707 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.333      ;
; 35.734 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.306      ;
; 35.734 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.306      ;
; 35.734 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.306      ;
; 35.734 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.306      ;
; 35.734 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.306      ;
; 35.734 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.306      ;
; 35.734 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.306      ;
; 35.734 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.306      ;
; 35.734 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.306      ;
; 35.734 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.306      ;
; 35.756 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.284      ;
; 35.756 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 4.284      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClock'                                                                                                                      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.103 ; bufferedUART:UART|txByteSent     ; bufferedUART:UART|txByteWritten  ; clk          ; w_cpuClock  ; 0.000        ; 3.352      ; 1.555      ;
; -1.883 ; bufferedUART:UART|rxBuffer~105   ; bufferedUART:UART|dataOut[4]     ; clk          ; w_cpuClock  ; -0.500       ; 3.756      ; 1.679      ;
; -1.403 ; bufferedUART:UART|rxBuffer~64    ; bufferedUART:UART|dataOut[3]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 2.154      ;
; -1.359 ; bufferedUART:UART|rxBuffer~138   ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.754      ; 2.201      ;
; -1.317 ; bufferedUART:UART|rxBuffer~87    ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.752      ; 2.241      ;
; -1.309 ; bufferedUART:UART|rxBuffer~101   ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.752      ; 2.249      ;
; -1.294 ; bufferedUART:UART|rxBuffer~127   ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.748      ; 2.260      ;
; -1.261 ; bufferedUART:UART|rxBuffer~67    ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 2.292      ;
; -1.133 ; bufferedUART:UART|rxBuffer~140   ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.752      ; 2.425      ;
; -1.100 ; bufferedUART:UART|rxBuffer~136   ; bufferedUART:UART|dataOut[3]     ; clk          ; w_cpuClock  ; -0.500       ; 3.754      ; 2.460      ;
; -1.087 ; bufferedUART:UART|rxBuffer~139   ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 2.469      ;
; -0.993 ; bufferedUART:UART|rxBuffer~41    ; bufferedUART:UART|dataOut[4]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 2.564      ;
; -0.911 ; bufferedUART:UART|rxBuffer~91    ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.748      ; 2.643      ;
; -0.900 ; bufferedUART:UART|rxBuffer~23    ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 2.657      ;
; -0.791 ; bufferedUART:UART|rxBuffer~106   ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.754      ; 2.769      ;
; -0.685 ; bufferedUART:UART|rxBuffer~121   ; bufferedUART:UART|dataOut[4]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 2.868      ;
; -0.658 ; bufferedUART:UART|rxBuffer~82    ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.748      ; 2.896      ;
; -0.579 ; bufferedUART:UART|rxBuffer~71    ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 2.974      ;
; -0.571 ; bufferedUART:UART|rxBuffer~98    ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 2.986      ;
; -0.499 ; bufferedUART:UART|rxBuffer~119   ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 3.054      ;
; -0.495 ; bufferedUART:UART|rxInPointer[2] ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.061      ;
; -0.467 ; bufferedUART:UART|rxBuffer~108   ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.752      ; 3.091      ;
; -0.455 ; bufferedUART:UART|rxBuffer~128   ; bufferedUART:UART|dataOut[3]     ; clk          ; w_cpuClock  ; -0.500       ; 3.748      ; 3.099      ;
; -0.442 ; bufferedUART:UART|rxBuffer~104   ; bufferedUART:UART|dataOut[3]     ; clk          ; w_cpuClock  ; -0.500       ; 3.754      ; 3.118      ;
; -0.435 ; bufferedUART:UART|rxBuffer~25    ; bufferedUART:UART|dataOut[4]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 3.122      ;
; -0.427 ; bufferedUART:UART|rxBuffer~27    ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 3.126      ;
; -0.404 ; T65:u1|Set_Addr_To_r[1]          ; bufferedUART:UART|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.649      ; 4.551      ;
; -0.394 ; bufferedUART:UART|rxBuffer~68    ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.749      ; 3.161      ;
; -0.388 ; bufferedUART:UART|rxBuffer~59    ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.746      ; 3.164      ;
; -0.379 ; bufferedUART:UART|rxBuffer~48    ; bufferedUART:UART|dataOut[3]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.177      ;
; -0.320 ; bufferedUART:UART|rxBuffer~116   ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.746      ; 3.232      ;
; -0.312 ; bufferedUART:UART|rxBuffer~81    ; bufferedUART:UART|dataOut[4]     ; clk          ; w_cpuClock  ; -0.500       ; 3.748      ; 3.242      ;
; -0.306 ; bufferedUART:UART|rxInPointer[3] ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.250      ;
; -0.302 ; bufferedUART:UART|rxBuffer~88    ; bufferedUART:UART|dataOut[3]     ; clk          ; w_cpuClock  ; -0.500       ; 3.752      ; 3.256      ;
; -0.272 ; T65:u1|Set_Addr_To_r[0]          ; bufferedUART:UART|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.649      ; 4.683      ;
; -0.263 ; bufferedUART:UART|rxBuffer~44    ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 3.294      ;
; -0.250 ; bufferedUART:UART|rxBuffer~118   ; bufferedUART:UART|dataOut[1]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 3.303      ;
; -0.238 ; bufferedUART:UART|rxInPointer[4] ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.318      ;
; -0.237 ; bufferedUART:UART|rxInPointer[2] ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.319      ;
; -0.225 ; bufferedUART:UART|rxBuffer~37    ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.749      ; 3.330      ;
; -0.215 ; bufferedUART:UART|rxBuffer~117   ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.745      ; 3.336      ;
; -0.196 ; bufferedUART:UART|rxInPointer[0] ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.360      ;
; -0.180 ; bufferedUART:UART|rxBuffer~39    ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 3.377      ;
; -0.159 ; bufferedUART:UART|rxBuffer~133   ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.752      ; 3.399      ;
; -0.140 ; bufferedUART:UART|rxBuffer~124   ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.745      ; 3.411      ;
; -0.105 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.770      ; 3.471      ;
; -0.105 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|dataOut[4]     ; clk          ; w_cpuClock  ; -0.500       ; 3.770      ; 3.471      ;
; -0.105 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.770      ; 3.471      ;
; -0.105 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|dataOut[1]     ; clk          ; w_cpuClock  ; -0.500       ; 3.770      ; 3.471      ;
; -0.105 ; bufferedUART:UART|func_reset     ; bufferedUART:UART|dataOut[3]     ; clk          ; w_cpuClock  ; -0.500       ; 3.770      ; 3.471      ;
; -0.104 ; bufferedUART:UART|rxBuffer~32    ; bufferedUART:UART|dataOut[3]     ; clk          ; w_cpuClock  ; -0.500       ; 3.753      ; 3.455      ;
; -0.103 ; bufferedUART:UART|rxBuffer~58    ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.453      ;
; -0.087 ; bufferedUART:UART|rxBuffer~77    ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.746      ; 3.465      ;
; -0.052 ; bufferedUART:UART|rxBuffer~97    ; bufferedUART:UART|dataOut[4]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 3.505      ;
; -0.050 ; T65:u1|IR[1]                     ; T65:u1|ALU_Op_r[2]               ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.015      ; 2.271      ;
; -0.048 ; bufferedUART:UART|rxInPointer[3] ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.508      ;
; -0.041 ; bufferedUART:UART|rxInPointer[5] ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.515      ;
; -0.026 ; bufferedUART:UART|rxBuffer~31    ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.530      ;
; -0.025 ; bufferedUART:UART|rxBuffer~33    ; bufferedUART:UART|dataOut[4]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.531      ;
; -0.025 ; bufferedUART:UART|rxBuffer~53    ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.748      ; 3.529      ;
; -0.024 ; bufferedUART:UART|rxBuffer~95    ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 3.533      ;
; -0.007 ; bufferedUART:UART|rxBuffer~66    ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 3.550      ;
; -0.002 ; bufferedUART:UART|rxBuffer~56    ; bufferedUART:UART|dataOut[3]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.554      ;
; 0.001  ; T65:u1|IR[2]                     ; T65:u1|Write_Data_r[1]           ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.015      ; 2.322      ;
; 0.003  ; bufferedUART:UART|rxBuffer~73    ; bufferedUART:UART|dataOut[4]     ; clk          ; w_cpuClock  ; -0.500       ; 3.749      ; 3.558      ;
; 0.007  ; bufferedUART:UART|rxBuffer~134   ; bufferedUART:UART|dataOut[1]     ; clk          ; w_cpuClock  ; -0.500       ; 3.754      ; 3.567      ;
; 0.019  ; bufferedUART:UART|rxBuffer~63    ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 3.576      ;
; 0.031  ; bufferedUART:UART|rxBuffer~122   ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 3.584      ;
; 0.047  ; bufferedUART:UART|rxBuffer~103   ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.754      ; 3.607      ;
; 0.054  ; bufferedUART:UART|rxBuffer~74    ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 3.607      ;
; 0.069  ; bufferedUART:UART|rxInPointer[1] ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.625      ;
; 0.074  ; bufferedUART:UART|rxBuffer~75    ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.743      ; 3.623      ;
; 0.086  ; bufferedUART:UART|rxBuffer~135   ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.754      ; 3.646      ;
; 0.097  ; bufferedUART:UART|rxInPointer[0] ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.653      ;
; 0.161  ; bufferedUART:UART|rxBuffer~42    ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 3.718      ;
; 0.168  ; bufferedUART:UART|txByteSent     ; bufferedUART:UART|dataOut[1]     ; clk          ; w_cpuClock  ; -0.500       ; 3.771      ; 3.745      ;
; 0.180  ; bufferedUART:UART|rxBuffer~65    ; bufferedUART:UART|dataOut[4]     ; clk          ; w_cpuClock  ; -0.500       ; 3.751      ; 3.737      ;
; 0.211  ; bufferedUART:UART|rxBuffer~50    ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.767      ;
; 0.212  ; bufferedUART:UART|rxBuffer~15    ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.768      ;
; 0.218  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.768      ; 3.792      ;
; 0.218  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.768      ; 3.792      ;
; 0.228  ; bufferedUART:UART|rxBuffer~72    ; bufferedUART:UART|dataOut[3]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 3.781      ;
; 0.233  ; bufferedUART:UART|rxBuffer~123   ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.743      ; 3.782      ;
; 0.236  ; bufferedUART:UART|rxBuffer~120   ; bufferedUART:UART|dataOut[3]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 3.789      ;
; 0.238  ; bufferedUART:UART|func_reset     ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.766      ; 3.810      ;
; 0.238  ; bufferedUART:UART|rxBuffer~90    ; bufferedUART:UART|dataOut[5]     ; clk          ; w_cpuClock  ; -0.500       ; 3.752      ; 3.796      ;
; 0.240  ; bufferedUART:UART|rxBuffer~55    ; bufferedUART:UART|dataOut[2]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.796      ;
; 0.264  ; bufferedUART:UART|rxBuffer~51    ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.746      ; 3.816      ;
; 0.277  ; T65:u1|PC[11]                    ; bufferedUART:UART|txByteLatch[3] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 3.931      ; 4.514      ;
; 0.281  ; bufferedUART:UART|rxBuffer~137   ; bufferedUART:UART|dataOut[4]     ; clk          ; w_cpuClock  ; -0.500       ; 3.754      ; 3.841      ;
; 0.291  ; bufferedUART:UART|rxBuffer~43    ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 3.844      ;
; 0.300  ; bufferedUART:UART|rxBuffer~109   ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.746      ; 3.852      ;
; 0.323  ; bufferedUART:UART|rxInPointer[4] ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.879      ;
; 0.324  ; bufferedUART:UART|rxBuffer~131   ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.744      ; 3.874      ;
; 0.333  ; bufferedUART:UART|rxBuffer~21    ; bufferedUART:UART|dataOut[0]     ; clk          ; w_cpuClock  ; -0.500       ; 3.749      ; 3.888      ;
; 0.362  ; bufferedUART:UART|rxInPointer[1] ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.750      ; 3.918      ;
; 0.365  ; bufferedUART:UART|rxBuffer~99    ; bufferedUART:UART|dataOut[6]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 3.918      ;
; 0.384  ; bufferedUART:UART|rxBuffer~78    ; bufferedUART:UART|dataOut[1]     ; clk          ; w_cpuClock  ; -0.500       ; 3.748      ; 3.938      ;
; 0.415  ; bufferedUART:UART|rxBuffer~54    ; bufferedUART:UART|dataOut[1]     ; clk          ; w_cpuClock  ; -0.500       ; 3.747      ; 3.968      ;
; 0.418  ; bufferedUART:UART|rxBuffer~60    ; bufferedUART:UART|dataOut[7]     ; clk          ; w_cpuClock  ; -0.500       ; 3.745      ; 3.969      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                   ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.262 ; w_cpuClock                                   ; bufferedUART:UART|func_reset                                                                                ; w_cpuClock   ; clk         ; 0.000        ; 2.742      ; 3.614      ;
; 0.308 ; T65:u1|Set_Addr_To_r[1]                      ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                 ; w_cpuClock   ; clk         ; 0.000        ; 1.316      ; 1.930      ;
; 0.499 ; w_serialClkCount[4]                          ; w_serialClkCount[4]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|rxdFiltered                ; bufferedUART:UART|rxdFiltered                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|rxBitCount[0]              ; bufferedUART:UART|rxBitCount[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|rxBitCount[1]              ; bufferedUART:UART|rxBitCount[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|rxBitCount[2]              ; bufferedUART:UART|rxBitCount[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|rxBitCount[3]              ; bufferedUART:UART|rxBitCount[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[0]  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[2]  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[3]  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[1]  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|ps2_intf:ps2|parity        ; UK101keyboard:KBD|ps2_intf:ps2|parity                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|release                    ; UK101keyboard:KBD|release                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[0][1]                 ; UK101keyboard:KBD|keys[0][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[7][4]                 ; UK101keyboard:KBD|keys[7][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[6][4]                 ; UK101keyboard:KBD|keys[6][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|FNtoggledKeysSig[1]        ; UK101keyboard:KBD|FNtoggledKeysSig[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[1][4]                 ; UK101keyboard:KBD|keys[1][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[5][4]                 ; UK101keyboard:KBD|keys[5][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[4][4]                 ; UK101keyboard:KBD|keys[4][4]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[7][5]                 ; UK101keyboard:KBD|keys[7][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[6][5]                 ; UK101keyboard:KBD|keys[6][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[4][5]                 ; UK101keyboard:KBD|keys[4][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[5][5]                 ; UK101keyboard:KBD|keys[5][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[3][5]                 ; UK101keyboard:KBD|keys[3][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[2][5]                 ; UK101keyboard:KBD|keys[2][5]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[2][1]                 ; UK101keyboard:KBD|keys[2][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[1][1]                 ; UK101keyboard:KBD|keys[1][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[3][1]                 ; UK101keyboard:KBD|keys[3][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[4][1]                 ; UK101keyboard:KBD|keys[4][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[6][1]                 ; UK101keyboard:KBD|keys[6][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[7][1]                 ; UK101keyboard:KBD|keys[7][1]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|txBitCount[0]              ; bufferedUART:UART|txBitCount[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|txBitCount[1]              ; bufferedUART:UART|txBitCount[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|txBitCount[2]              ; bufferedUART:UART|txBitCount[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|txBitCount[3]              ; bufferedUART:UART|txBitCount[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|txByteSent                 ; bufferedUART:UART|txByteSent                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[6][2]                 ; UK101keyboard:KBD|keys[6][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[7][2]                 ; UK101keyboard:KBD|keys[7][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[3][2]                 ; UK101keyboard:KBD|keys[3][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[4][2]                 ; UK101keyboard:KBD|keys[4][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[1][2]                 ; UK101keyboard:KBD|keys[1][2]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[0][0]                 ; UK101keyboard:KBD|keys[0][0]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[5][7]                 ; UK101keyboard:KBD|keys[5][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[4][7]                 ; UK101keyboard:KBD|keys[4][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[2][7]                 ; UK101keyboard:KBD|keys[2][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[3][7]                 ; UK101keyboard:KBD|keys[3][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[1][7]                 ; UK101keyboard:KBD|keys[1][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[7][7]                 ; UK101keyboard:KBD|keys[7][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[6][7]                 ; UK101keyboard:KBD|keys[6][7]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[3][6]                 ; UK101keyboard:KBD|keys[3][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[2][6]                 ; UK101keyboard:KBD|keys[2][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[1][6]                 ; UK101keyboard:KBD|keys[1][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[0][6]                 ; UK101keyboard:KBD|keys[0][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[5][6]                 ; UK101keyboard:KBD|keys[5][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[4][6]                 ; UK101keyboard:KBD|keys[4][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[7][6]                 ; UK101keyboard:KBD|keys[7][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[6][6]                 ; UK101keyboard:KBD|keys[6][6]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[1][3]                 ; UK101keyboard:KBD|keys[1][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[6][3]                 ; UK101keyboard:KBD|keys[6][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[7][3]                 ; UK101keyboard:KBD|keys[7][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[5][3]                 ; UK101keyboard:KBD|keys[5][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[4][3]                 ; UK101keyboard:KBD|keys[4][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[2][3]                 ; UK101keyboard:KBD|keys[2][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:KBD|keys[3][3]                 ; UK101keyboard:KBD|keys[3][3]                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|txBuffer[7]                ; bufferedUART:UART|txBuffer[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:UART|txd                        ; bufferedUART:UART|txd                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; OutLatch:latchLED|Q_tmp[0]                   ; OutLatch:latchLED|Q_tmp[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.599 ; T65:u1|Set_Addr_To_r[0]                      ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                 ; w_cpuClock   ; clk         ; 0.000        ; 1.316      ; 2.221      ;
; 0.745 ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[8]   ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[7]                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.754 ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[7]   ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[6]                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; bufferedUART:UART|rxCurrentByteBuffer[7]     ; bufferedUART:UART|rxCurrentByteBuffer[6]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; bufferedUART:UART|rxCurrentByteBuffer[1]     ; bufferedUART:UART|rxCurrentByteBuffer[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[5] ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; bufferedUART:UART|rxCurrentByteBuffer[7]     ; bufferedUART:UART|rxBuffer~28                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.757 ; bufferedUART:UART|rxCurrentByteBuffer[6]     ; bufferedUART:UART|rxCurrentByteBuffer[5]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; bufferedUART:UART|txState.idle               ; bufferedUART:UART|txState.dataBit                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; bufferedUART:UART|rxCurrentByteBuffer[2]     ; bufferedUART:UART|rxCurrentByteBuffer[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.760 ; bufferedUART:UART|rxState.idle               ; bufferedUART:UART|rxState.dataBit                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.760 ; bufferedUART:UART|rxState.stopBit            ; bufferedUART:UART|rxState.idle                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.761 ; bufferedUART:UART|rxClockCount[5]            ; bufferedUART:UART|rxClockCount[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.762 ; w_cpuClock                                   ; bufferedUART:UART|func_reset                                                                                ; w_cpuClock   ; clk         ; -0.500       ; 2.742      ; 3.614      ;
; 0.763 ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[3] ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.768 ; bufferedUART:UART|rxBitCount[0]              ; bufferedUART:UART|rxBitCount[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.769 ; bufferedUART:UART|rxBitCount[0]              ; bufferedUART:UART|rxBitCount[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.775 ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[2] ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.775 ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[1] ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[0]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.777 ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[4] ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.778 ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[6] ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.786 ; w_cpuClkCount[5]                             ; w_cpuClkCount[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.092      ;
; 0.858 ; T65:u1|Set_Addr_To_r[1]                      ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg11 ; w_cpuClock   ; clk         ; 0.000        ; 1.415      ; 2.540      ;
; 0.901 ; bufferedUART:UART|rxCurrentByteBuffer[5]     ; bufferedUART:UART|rxCurrentByteBuffer[4]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.207      ;
; 0.903 ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[6]   ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[5]                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.209      ;
; 0.906 ; bufferedUART:UART|rxCurrentByteBuffer[4]     ; bufferedUART:UART|rxCurrentByteBuffer[3]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; bufferedUART:UART|rxCurrentByteBuffer[3]     ; bufferedUART:UART|rxCurrentByteBuffer[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.919 ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[7] ; UK101keyboard:KBD|ps2_intf:ps2|clk_filter[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.225      ;
; 0.922 ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[4]   ; UK101keyboard:KBD|ps2_intf:ps2|shiftreg[3]                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.228      ;
; 0.932 ; UK101keyboard:KBD|ps2_intf:ps2|ps2_clk_in    ; UK101keyboard:KBD|ps2_intf:ps2|clk_edge                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.238      ;
; 0.953 ; bufferedUART:UART|rxState.dataBit            ; bufferedUART:UART|rxState.stopBit                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.259      ;
+-------+----------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.760 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.066      ;
; 0.766 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.781 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.957 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.968 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.274      ;
; 1.199 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.505      ;
; 1.200 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.506      ;
; 1.202 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.508      ;
; 1.203 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.510      ;
; 1.224 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 1.239 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.545      ;
; 1.247 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.553      ;
; 1.251 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.557      ;
; 1.252 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.558      ;
; 1.253 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.559      ;
; 1.257 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.563      ;
; 1.257 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.563      ;
; 1.257 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.563      ;
; 1.258 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.564      ;
; 1.260 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.566      ;
; 1.533 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.839      ;
; 1.538 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.844      ;
; 1.540 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.614 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.925      ;
; 1.616 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.927      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.653 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.959      ;
; 1.676 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.982      ;
; 1.677 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.983      ;
; 1.679 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.985      ;
; 1.681 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.987      ;
; 1.682 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.988      ;
; 1.715 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.719 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.029      ;
; 1.720 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.026      ;
; 1.727 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.033      ;
; 1.731 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.037      ;
; 1.732 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.038      ;
; 1.733 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.039      ;
; 1.734 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.040      ;
; 1.737 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.043      ;
; 1.738 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.044      ;
; 1.740 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.046      ;
; 1.753 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.063      ;
; 1.763 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.069      ;
; 1.765 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.071      ;
; 1.765 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.071      ;
; 1.767 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.073      ;
; 1.768 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.074      ;
; 1.793 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.099      ;
; 1.801 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.107      ;
; 1.807 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.113      ;
; 1.818 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.124      ;
; 1.819 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.125      ;
; 1.823 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.129      ;
; 1.823 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.129      ;
; 1.824 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.130      ;
; 1.826 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.132      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.837 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.143      ;
; 1.849 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.155      ;
; 1.851 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.157      ;
; 1.853 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.159      ;
; 1.854 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.160      ;
; 1.868 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.174      ;
; 1.868 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.174      ;
; 1.868 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.174      ;
; 1.868 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.174      ;
; 1.868 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.174      ;
; 1.868 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.174      ;
; 1.868 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.174      ;
; 1.868 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.174      ;
; 1.868 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.174      ;
; 1.879 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.185      ;
; 1.904 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.210      ;
; 1.905 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.211      ;
; 1.909 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.215      ;
; 1.910 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.216      ;
; 1.913 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.219      ;
; 1.917 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.223      ;
; 1.927 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.233      ;
; 1.935 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.241      ;
; 1.939 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.245      ;
; 1.965 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.271      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                             ; To Node                                                                                                                                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 2.121 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg5  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.140      ; 2.528      ;
; 2.122 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg10 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.139      ; 2.528      ;
; 2.125 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg7  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.139      ; 2.531      ;
; 2.130 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg4  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.140      ; 2.537      ;
; 2.249 ; w_cpuClock                                                                                                                                            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.187      ; 3.007      ;
; 2.271 ; w_cpuClock                                                                                                                                            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.173      ; 3.015      ;
; 2.276 ; w_cpuClock                                                                                                                                            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.179      ; 3.026      ;
; 2.280 ; w_cpuClock                                                                                                                                            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.191      ; 3.042      ;
; 2.489 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg6  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.139      ; 2.895      ;
; 2.505 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg10 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.127      ; 2.899      ;
; 2.542 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg3  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.140      ; 2.949      ;
; 2.543 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg5  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.128      ; 2.938      ;
; 2.550 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg4  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.128      ; 2.945      ;
; 2.553 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg10 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.135      ; 2.955      ;
; 2.555 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg5  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.122      ; 2.944      ;
; 2.556 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg10 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.121      ; 2.944      ;
; 2.562 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg3  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.128      ; 2.957      ;
; 2.572 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg5  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.136      ; 2.975      ;
; 2.574 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg8  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.135      ; 2.976      ;
; 2.577 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg3  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.136      ; 2.980      ;
; 2.579 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.122      ; 2.968      ;
; 2.582 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg0  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.136      ; 2.985      ;
; 2.583 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg7  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.121      ; 2.971      ;
; 2.605 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg2  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.136      ; 3.008      ;
; 2.696 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg1  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.136      ; 3.099      ;
; 2.746 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg9  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.127      ; 3.140      ;
; 2.749 ; w_cpuClock                                                                                                                                            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; -0.500       ; 0.187      ; 3.007      ;
; 2.771 ; w_cpuClock                                                                                                                                            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; -0.500       ; 0.173      ; 3.015      ;
; 2.776 ; w_cpuClock                                                                                                                                            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; -0.500       ; 0.179      ; 3.026      ;
; 2.780 ; w_cpuClock                                                                                                                                            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; -0.500       ; 0.191      ; 3.042      ;
; 2.938 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg6  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.135      ; 3.340      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg0   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a4~porta_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg1   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a4~portb_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg0   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_datain_reg0   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg1   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a5~porta_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_datain_reg1   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a5~portb_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_datain_reg0   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_datain_reg0   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_datain_reg1   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a3~porta_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_datain_reg1   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a3~portb_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg0   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_datain_reg0   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.037     ; 3.173      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a7~porta_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_datain_reg1   ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a7~portb_memory_reg0   ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.037     ; 3.173      ;
; 2.954 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg4  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.136      ; 3.357      ;
; 2.982 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.122      ; 3.371      ;
; 2.998 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.121      ; 3.386      ;
; 3.000 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg8  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.127      ; 3.394      ;
; 3.007 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg0  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.122      ; 3.396      ;
; 3.008 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg7  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.127      ; 3.402      ;
; 3.018 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg8  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.139      ; 3.424      ;
; 3.018 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg0  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.140      ; 3.425      ;
; 3.021 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg0  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.128      ; 3.416      ;
; 3.053 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg2  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.122      ; 3.442      ;
; 3.055 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg2  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.128      ; 3.450      ;
; 3.059 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg2  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.140      ; 3.466      ;
; 3.110 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg9  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.139      ; 3.516      ;
; 3.146 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.122      ; 3.535      ;
; 3.166 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg1  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.140      ; 3.573      ;
; 3.168 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg9  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.135      ; 3.570      ;
; 3.174 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.121      ; 3.562      ;
; 3.177 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]                                                                         ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg1  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.128      ; 3.572      ;
; 3.565 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7]                                                                      ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.121      ; 3.953      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg1  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg1  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg0  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg1  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg3  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg4  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg5  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg6  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg7  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
; 3.654 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg8  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.020     ; 3.901      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'w_cpuClock'                                                                                                               ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.558 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[2] ; clk          ; w_cpuClock  ; 0.500        ; 3.749      ; 2.731      ;
; 1.558 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[1] ; clk          ; w_cpuClock  ; 0.500        ; 3.749      ; 2.731      ;
; 1.558 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[0] ; clk          ; w_cpuClock  ; 0.500        ; 3.749      ; 2.731      ;
; 1.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[3] ; clk          ; w_cpuClock  ; 0.500        ; 3.748      ; 2.700      ;
; 1.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[4] ; clk          ; w_cpuClock  ; 0.500        ; 3.748      ; 2.700      ;
; 1.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[5] ; clk          ; w_cpuClock  ; 0.500        ; 3.748      ; 2.700      ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 15.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 20.000       ; 0.026      ; 4.326      ;
; 15.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 20.000       ; 0.026      ; 4.326      ;
; 15.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 20.000       ; 0.026      ; 4.326      ;
; 15.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 20.000       ; 0.026      ; 4.326      ;
; 15.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 20.000       ; 0.026      ; 4.326      ;
; 15.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 20.000       ; 0.026      ; 4.326      ;
; 15.740 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 20.000       ; 0.026      ; 4.326      ;
; 15.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 20.000       ; 0.026      ; 4.325      ;
; 15.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 20.000       ; 0.026      ; 4.325      ;
; 15.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 20.000       ; 0.026      ; 4.325      ;
; 15.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 20.000       ; 0.026      ; 4.325      ;
; 15.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 20.000       ; 0.026      ; 4.325      ;
; 15.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 20.000       ; 0.026      ; 4.325      ;
; 16.124 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 20.000       ; 0.018      ; 3.934      ;
; 16.124 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 20.000       ; 0.018      ; 3.934      ;
; 16.124 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 20.000       ; 0.018      ; 3.934      ;
; 16.124 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 20.000       ; 0.018      ; 3.934      ;
; 16.124 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 20.000       ; 0.018      ; 3.934      ;
; 16.124 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 20.000       ; 0.018      ; 3.934      ;
; 16.926 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 20.000       ; -0.001     ; 3.113      ;
; 16.939 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 20.000       ; -0.005     ; 3.096      ;
; 16.939 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 20.000       ; -0.005     ; 3.096      ;
; 16.939 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 20.000       ; -0.005     ; 3.096      ;
; 16.939 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 20.000       ; -0.005     ; 3.096      ;
; 16.939 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 20.000       ; -0.005     ; 3.096      ;
; 16.939 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 20.000       ; -0.005     ; 3.096      ;
; 16.939 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 20.000       ; -0.005     ; 3.096      ;
; 16.943 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 20.000       ; -0.006     ; 3.091      ;
; 16.943 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 20.000       ; -0.006     ; 3.091      ;
; 16.943 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 20.000       ; -0.006     ; 3.091      ;
; 16.943 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 20.000       ; -0.006     ; 3.091      ;
; 16.943 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 20.000       ; -0.006     ; 3.091      ;
; 16.943 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 20.000       ; -0.006     ; 3.091      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'w_cpuClock'                                                                                                                 ;
+--------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.854 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[3] ; clk          ; w_cpuClock  ; -0.500       ; 3.748      ; 2.700      ;
; -0.854 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[4] ; clk          ; w_cpuClock  ; -0.500       ; 3.748      ; 2.700      ;
; -0.854 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[5] ; clk          ; w_cpuClock  ; -0.500       ; 3.748      ; 2.700      ;
; -0.824 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[2] ; clk          ; w_cpuClock  ; -0.500       ; 3.749      ; 2.731      ;
; -0.824 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[1] ; clk          ; w_cpuClock  ; -0.500       ; 3.749      ; 2.731      ;
; -0.824 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[0] ; clk          ; w_cpuClock  ; -0.500       ; 3.749      ; 2.731      ;
+--------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.791 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 0.000        ; -0.006     ; 3.091      ;
; 2.791 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 0.000        ; -0.006     ; 3.091      ;
; 2.791 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 0.000        ; -0.006     ; 3.091      ;
; 2.791 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 0.000        ; -0.006     ; 3.091      ;
; 2.791 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 0.000        ; -0.006     ; 3.091      ;
; 2.791 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 0.000        ; -0.006     ; 3.091      ;
; 2.795 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 0.000        ; -0.005     ; 3.096      ;
; 2.795 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 0.000        ; -0.005     ; 3.096      ;
; 2.795 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 0.000        ; -0.005     ; 3.096      ;
; 2.795 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 0.000        ; -0.005     ; 3.096      ;
; 2.795 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 0.000        ; -0.005     ; 3.096      ;
; 2.795 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 0.000        ; -0.005     ; 3.096      ;
; 2.795 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 0.000        ; -0.005     ; 3.096      ;
; 2.808 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 0.000        ; -0.001     ; 3.113      ;
; 3.610 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 0.000        ; 0.018      ; 3.934      ;
; 3.610 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 0.000        ; 0.018      ; 3.934      ;
; 3.610 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 0.000        ; 0.018      ; 3.934      ;
; 3.610 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 0.000        ; 0.018      ; 3.934      ;
; 3.610 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 0.000        ; 0.018      ; 3.934      ;
; 3.610 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 0.000        ; 0.018      ; 3.934      ;
; 3.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 0.000        ; 0.026      ; 4.325      ;
; 3.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 0.000        ; 0.026      ; 4.325      ;
; 3.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 0.000        ; 0.026      ; 4.325      ;
; 3.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 0.000        ; 0.026      ; 4.325      ;
; 3.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 0.000        ; 0.026      ; 4.325      ;
; 3.993 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 0.000        ; 0.026      ; 4.325      ;
; 3.994 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 0.000        ; 0.026      ; 4.326      ;
; 3.994 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.026      ; 4.326      ;
; 3.994 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.026      ; 4.326      ;
; 3.994 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.026      ; 4.326      ;
; 3.994 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.026      ; 4.326      ;
; 3.994 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 0.000        ; 0.026      ; 4.326      ;
; 3.994 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 0.000        ; 0.026      ; 4.326      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClock'                                                             ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[4]     ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[1]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[1]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[2]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[2]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[3]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[3]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7]                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7]                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0                      ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0                      ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg10  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg11  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg8   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg9   ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1                      ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1                      ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10                     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10                     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg6  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg7  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg8  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg9  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11                     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11                     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg6  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg6  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg7  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg7  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg8  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg8  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg9  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg9  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12                     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12                     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg0  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg1  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg10 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg11 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg2  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg3  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg4  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg5  ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg6  ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg6  ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[0]'                                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|hAct|clk                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|hAct|clk                                          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[0]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[0]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[1]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[1]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[2]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[2]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[3]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[3]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[4]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[4]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[5]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[5]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[6]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[6]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[7]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[7]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[8]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[8]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[9]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[9]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_hSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_hSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_vSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_vSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[0]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[0]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[1]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[1]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[2]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[2]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[3]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[3]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[4]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[4]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[5]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[5]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[6]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[6]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[7]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[7]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[8]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[8]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[9]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[9]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|video|clk                                         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|video|clk                                         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|inclk[0]                                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|inclk[0]                                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|outclk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|outclk                                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; i_n_reset       ; clk        ; 9.205  ; 9.205  ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; 4.841  ; 4.841  ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; 5.141  ; 5.141  ; Rise       ; clk             ;
; i_rxd           ; clk        ; 6.681  ; 6.681  ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; 16.214 ; 16.214 ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 16.214 ; 16.214 ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 15.483 ; 15.483 ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 13.296 ; 13.296 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 15.541 ; 15.541 ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 14.602 ; 14.602 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 14.169 ; 14.169 ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 13.077 ; 13.077 ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 13.931 ; 13.931 ; Rise       ; w_cpuClock      ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; i_n_reset       ; clk        ; -8.939 ; -8.939 ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; -4.575 ; -4.575 ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; -4.875 ; -4.875 ; Rise       ; clk             ;
; i_rxd           ; clk        ; -4.295 ; -4.295 ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; -6.800 ; -6.800 ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; -9.322 ; -9.322 ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; -9.695 ; -9.695 ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; -7.119 ; -7.119 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; -9.716 ; -9.716 ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; -9.324 ; -9.324 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; -6.800 ; -6.800 ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; -7.992 ; -7.992 ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; -8.311 ; -8.311 ; Rise       ; w_cpuClock      ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 5.392  ; 5.392  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 5.378  ; 5.378  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 5.392  ; 5.392  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 5.374  ; 5.374  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 5.374  ; 5.374  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 5.040  ; 5.040  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 5.394  ; 5.394  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 5.394  ; 5.394  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 5.384  ; 5.384  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 5.728  ; 5.728  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 5.749  ; 5.749  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 8.852  ; 8.852  ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 8.283  ; 8.283  ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 8.590  ; 8.590  ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 8.852  ; 8.852  ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 8.701  ; 8.701  ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 8.345  ; 8.345  ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 8.774  ; 8.774  ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 8.348  ; 8.348  ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 8.355  ; 8.355  ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 8.693  ; 8.693  ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 8.462  ; 8.462  ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 8.673  ; 8.673  ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 7.709  ; 7.709  ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 8.450  ; 8.450  ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 7.645  ; 7.645  ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 8.047  ; 8.047  ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 8.693  ; 8.693  ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 8.035  ; 8.035  ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 8.042  ; 8.042  ; Rise       ; clk                             ;
; o_rts              ; clk        ; 9.728  ; 9.728  ; Rise       ; clk                             ;
; o_txd              ; clk        ; 10.000 ; 10.000 ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 15.473 ; 15.473 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 14.744 ; 14.744 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 14.064 ; 14.064 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 15.473 ; 15.473 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 14.344 ; 14.344 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 13.611 ; 13.611 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 14.763 ; 14.763 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 14.809 ; 14.809 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 14.292 ; 14.292 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 17.146 ; 17.146 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 7.585  ; 7.585  ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 8.834  ; 8.834  ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 14.088 ; 14.088 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 12.148 ; 12.148 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 12.930 ; 12.930 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 12.958 ; 12.958 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 13.084 ; 13.084 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 13.282 ; 13.282 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 13.739 ; 13.739 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 13.453 ; 13.453 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 14.088 ; 14.088 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 11.239 ; 11.239 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 10.472 ; 10.472 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 10.062 ; 10.062 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 9.857  ; 9.857  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 11.078 ; 11.078 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 11.674 ; 11.674 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 10.873 ; 10.873 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 9.915  ; 9.915  ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;        ; 6.464  ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;        ; 6.673  ; Fall       ; w_cpuClock                      ;
+--------------------+------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 5.378  ; 5.378  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 5.378  ; 5.378  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 5.392  ; 5.392  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 5.040  ; 5.040  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 5.374  ; 5.374  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 5.040  ; 5.040  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 5.384  ; 5.384  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 5.394  ; 5.394  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 5.384  ; 5.384  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 5.728  ; 5.728  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 5.749  ; 5.749  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 8.283  ; 8.283  ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 8.283  ; 8.283  ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 8.590  ; 8.590  ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 8.852  ; 8.852  ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 8.701  ; 8.701  ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 8.345  ; 8.345  ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 8.774  ; 8.774  ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 8.348  ; 8.348  ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 8.355  ; 8.355  ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 7.645  ; 7.645  ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 8.462  ; 8.462  ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 8.673  ; 8.673  ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 7.709  ; 7.709  ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 8.450  ; 8.450  ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 7.645  ; 7.645  ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 8.047  ; 8.047  ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 8.693  ; 8.693  ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 8.035  ; 8.035  ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 8.042  ; 8.042  ; Rise       ; clk                             ;
; o_rts              ; clk        ; 9.728  ; 9.728  ; Rise       ; clk                             ;
; o_txd              ; clk        ; 10.000 ; 10.000 ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 11.149 ; 11.149 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 11.863 ; 11.863 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 12.311 ; 12.311 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 12.820 ; 12.820 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 11.846 ; 11.846 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 11.149 ; 11.149 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 11.522 ; 11.522 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 12.777 ; 12.777 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 12.286 ; 12.286 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 10.617 ; 10.617 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 6.464  ; 7.585  ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 6.673  ; 8.834  ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 8.228  ; 8.228  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 9.910  ; 9.910  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 9.000  ; 9.000  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 8.647  ; 8.647  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 9.421  ; 9.421  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 9.697  ; 9.697  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 9.585  ; 9.585  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 9.132  ; 9.132  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 9.892  ; 9.892  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 8.523  ; 8.523  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 8.747  ; 8.747  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 8.336  ; 8.336  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 8.231  ; 8.231  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 9.266  ; 9.266  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 8.851  ; 8.851  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 8.420  ; 8.420  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 8.228  ; 8.228  ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;        ; 6.464  ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;        ; 6.673  ; Fall       ; w_cpuClock                      ;
+--------------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 9.806 ;    ;    ; 9.806 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 9.806 ;    ;    ; 9.806 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+-----------------+------------+-------+------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 7.881 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 7.914 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 8.291 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 8.291 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 8.291 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 8.291 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 7.904 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 7.881 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 7.881 ;      ; Rise       ; w_cpuClock      ;
+-----------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+-----------------+------------+-------+------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 7.881 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 7.914 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 8.291 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 8.291 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 8.291 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 8.291 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 7.904 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 7.881 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 7.881 ;      ; Rise       ; w_cpuClock      ;
+-----------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 7.881     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 7.914     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 8.291     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 8.291     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 8.291     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 8.291     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 7.904     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 7.881     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 7.881     ;           ; Rise       ; w_cpuClock      ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 7.881     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 7.914     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 8.291     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 8.291     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 8.291     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 8.291     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 7.904     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 7.881     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 7.881     ;           ; Rise       ; w_cpuClock      ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; w_cpuClock                      ; -6.446 ; -570.409      ;
; PLL|altpll_component|pll|clk[2] ; -2.658 ; -121.066      ;
; clk                             ; -1.936 ; -194.501      ;
; PLL|altpll_component|pll|clk[0] ; 15.577 ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; w_cpuClock                      ; -0.600 ; -4.318        ;
; clk                             ; -0.489 ; -1.395        ;
; PLL|altpll_component|pll|clk[0] ; 0.246  ; 0.000         ;
; PLL|altpll_component|pll|clk[2] ; 0.647  ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------+
; Fast Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; 0.491  ; 0.000         ;
; clk        ; 18.458 ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Fast Model Removal Summary         ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; w_cpuClock ; 0.375 ; 0.000         ;
; clk        ; 1.028 ; 0.000         ;
+------------+-------+---------------+


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; w_cpuClock                      ; -0.500 ; -152.000      ;
; PLL|altpll_component|pll|clk[2] ; 7.873  ; 0.000         ;
; clk                             ; 8.077  ; 0.000         ;
; PLL|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClock'                                                                                  ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -6.446 ; T65:u1|DL[0]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.217      ;
; -6.435 ; T65:u1|DL[0]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.206      ;
; -6.430 ; T65:u1|DL[0]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.201      ;
; -6.425 ; T65:u1|S[0]      ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.071     ; 6.386      ;
; -6.424 ; T65:u1|DL[0]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.195      ;
; -6.414 ; T65:u1|S[0]      ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.071     ; 6.375      ;
; -6.409 ; T65:u1|S[0]      ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.071     ; 6.370      ;
; -6.407 ; T65:u1|DL[1]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.178      ;
; -6.403 ; T65:u1|S[0]      ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.071     ; 6.364      ;
; -6.396 ; T65:u1|DL[1]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.167      ;
; -6.391 ; T65:u1|DL[1]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.162      ;
; -6.385 ; T65:u1|DL[1]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.156      ;
; -6.365 ; T65:u1|DL[0]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.136      ;
; -6.348 ; T65:u1|DL[2]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.119      ;
; -6.344 ; T65:u1|S[0]      ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.071     ; 6.305      ;
; -6.337 ; T65:u1|DL[2]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.108      ;
; -6.332 ; T65:u1|DL[2]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.103      ;
; -6.329 ; T65:u1|DL[0]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.100      ;
; -6.328 ; T65:u1|AD[0]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.062     ; 6.298      ;
; -6.326 ; T65:u1|DL[2]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.097      ;
; -6.326 ; T65:u1|DL[1]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.097      ;
; -6.317 ; T65:u1|AD[0]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.062     ; 6.287      ;
; -6.312 ; T65:u1|AD[0]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.062     ; 6.282      ;
; -6.308 ; T65:u1|DL[3]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.079      ;
; -6.308 ; T65:u1|S[0]      ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.071     ; 6.269      ;
; -6.306 ; T65:u1|AD[0]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.062     ; 6.276      ;
; -6.297 ; T65:u1|DL[3]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.068      ;
; -6.292 ; T65:u1|DL[3]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.063      ;
; -6.290 ; T65:u1|DL[1]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.061      ;
; -6.286 ; T65:u1|DL[3]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.057      ;
; -6.285 ; T65:u1|DL[4]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.056      ;
; -6.276 ; T65:u1|DL[0]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.047      ;
; -6.274 ; T65:u1|DL[4]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.045      ;
; -6.269 ; T65:u1|DL[4]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.040      ;
; -6.267 ; T65:u1|DL[2]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.038      ;
; -6.263 ; T65:u1|DL[4]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.034      ;
; -6.255 ; T65:u1|S[0]      ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.071     ; 6.216      ;
; -6.247 ; T65:u1|AD[0]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.062     ; 6.217      ;
; -6.246 ; T65:u1|DL[5]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.017      ;
; -6.237 ; T65:u1|DL[1]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.008      ;
; -6.235 ; T65:u1|DL[5]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.006      ;
; -6.231 ; T65:u1|DL[2]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.002      ;
; -6.230 ; T65:u1|DL[5]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 7.001      ;
; -6.228 ; T65:u1|IR[1]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.156      ;
; -6.227 ; T65:u1|DL[3]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.998      ;
; -6.224 ; T65:u1|DL[5]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.995      ;
; -6.217 ; T65:u1|IR[1]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.145      ;
; -6.217 ; T65:u1|IR[0]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.145      ;
; -6.212 ; T65:u1|IR[1]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.140      ;
; -6.211 ; T65:u1|DL[6]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.982      ;
; -6.211 ; T65:u1|AD[0]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.062     ; 6.181      ;
; -6.209 ; T65:u1|BAL[0]    ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.052     ; 6.189      ;
; -6.206 ; T65:u1|IR[1]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.134      ;
; -6.206 ; T65:u1|IR[0]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.134      ;
; -6.204 ; T65:u1|DL[4]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.975      ;
; -6.201 ; T65:u1|IR[0]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.129      ;
; -6.200 ; T65:u1|DL[6]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.971      ;
; -6.198 ; T65:u1|BAL[0]    ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.052     ; 6.178      ;
; -6.195 ; T65:u1|DL[6]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.966      ;
; -6.195 ; T65:u1|IR[0]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.123      ;
; -6.193 ; T65:u1|BAL[0]    ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.052     ; 6.173      ;
; -6.191 ; T65:u1|DL[3]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.962      ;
; -6.191 ; T65:u1|MCycle[2] ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.119      ;
; -6.189 ; T65:u1|DL[6]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.960      ;
; -6.187 ; T65:u1|BAL[0]    ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.052     ; 6.167      ;
; -6.182 ; T65:u1|MCycle[0] ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.110      ;
; -6.180 ; T65:u1|MCycle[2] ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.108      ;
; -6.178 ; T65:u1|DL[2]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.949      ;
; -6.175 ; T65:u1|MCycle[2] ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.103      ;
; -6.171 ; T65:u1|MCycle[0] ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.099      ;
; -6.169 ; T65:u1|MCycle[2] ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.097      ;
; -6.168 ; T65:u1|DL[4]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.939      ;
; -6.166 ; T65:u1|MCycle[0] ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.094      ;
; -6.165 ; T65:u1|DL[5]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.936      ;
; -6.160 ; T65:u1|MCycle[0] ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.088      ;
; -6.158 ; T65:u1|AD[0]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.062     ; 6.128      ;
; -6.150 ; T65:u1|PC[0]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.046     ; 7.136      ;
; -6.147 ; T65:u1|IR[1]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.075      ;
; -6.139 ; T65:u1|PC[0]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.046     ; 7.125      ;
; -6.138 ; T65:u1|DL[3]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.909      ;
; -6.136 ; T65:u1|IR[0]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.064      ;
; -6.134 ; T65:u1|PC[0]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.046     ; 7.120      ;
; -6.131 ; T65:u1|IR[4]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.059      ;
; -6.130 ; T65:u1|DL[6]     ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.901      ;
; -6.129 ; T65:u1|DL[5]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.900      ;
; -6.128 ; T65:u1|PC[0]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.046     ; 7.114      ;
; -6.128 ; T65:u1|BAL[0]    ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.052     ; 6.108      ;
; -6.120 ; T65:u1|IR[4]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.048      ;
; -6.115 ; T65:u1|DL[4]     ; T65:u1|BAL[1] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.886      ;
; -6.115 ; T65:u1|IR[4]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.043      ;
; -6.111 ; T65:u1|IR[1]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.039      ;
; -6.110 ; T65:u1|PC[1]     ; T65:u1|BAL[6] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.046     ; 7.096      ;
; -6.110 ; T65:u1|MCycle[2] ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.038      ;
; -6.109 ; T65:u1|IR[4]     ; T65:u1|BAL[3] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.037      ;
; -6.101 ; T65:u1|MCycle[0] ; T65:u1|BAL[5] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.029      ;
; -6.100 ; T65:u1|IR[0]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.104     ; 7.028      ;
; -6.099 ; T65:u1|PC[1]     ; T65:u1|BAL[7] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.046     ; 7.085      ;
; -6.094 ; T65:u1|PC[1]     ; T65:u1|BAL[2] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.046     ; 7.080      ;
; -6.094 ; T65:u1|DL[6]     ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.261     ; 6.865      ;
; -6.092 ; T65:u1|BAL[0]    ; T65:u1|BAL[4] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.052     ; 6.072      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                                                               ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -2.658 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.815     ; 1.842      ;
; -2.650 ; T65:u1|BAH[6]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.981     ; 2.668      ;
; -2.648 ; T65:u1|BAH[6]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.969     ; 2.678      ;
; -2.642 ; T65:u1|BAH[6]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.985     ; 2.656      ;
; -2.627 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.815     ; 1.811      ;
; -2.617 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.813     ; 1.803      ;
; -2.615 ; T65:u1|BAH[6]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.971     ; 2.643      ;
; -2.583 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.815     ; 1.767      ;
; -2.572 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.815     ; 1.756      ;
; -2.564 ; T65:u1|P[6]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.830     ; 1.733      ;
; -2.560 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.885     ; 2.674      ;
; -2.558 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.873     ; 2.684      ;
; -2.552 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.889     ; 2.662      ;
; -2.525 ; T65:u1|PC[14]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.875     ; 2.649      ;
; -2.516 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.813     ; 1.702      ;
; -2.506 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.055     ; 2.450      ;
; -2.506 ; T65:u1|P[7]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.814     ; 1.691      ;
; -2.500 ; T65:u1|X[7]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.832     ; 1.667      ;
; -2.479 ; T65:u1|BAH[7]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.981     ; 2.497      ;
; -2.477 ; T65:u1|BAH[7]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.969     ; 2.507      ;
; -2.471 ; T65:u1|BAH[7]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.985     ; 2.485      ;
; -2.467 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.813     ; 1.653      ;
; -2.467 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.055     ; 2.411      ;
; -2.447 ; T65:u1|BAH[4]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.981     ; 2.465      ;
; -2.445 ; T65:u1|BAH[4]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.969     ; 2.475      ;
; -2.444 ; T65:u1|BAH[7]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.971     ; 2.472      ;
; -2.439 ; T65:u1|BAH[4]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.985     ; 2.453      ;
; -2.428 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.885     ; 2.542      ;
; -2.426 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.873     ; 2.552      ;
; -2.424 ; T65:u1|ABC[6]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.832     ; 1.591      ;
; -2.421 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.829     ; 1.591      ;
; -2.420 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.889     ; 2.530      ;
; -2.415 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.373      ;
; -2.412 ; T65:u1|BAH[4]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.971     ; 2.440      ;
; -2.409 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.813     ; 1.595      ;
; -2.402 ; T65:u1|ABC[7]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.831     ; 1.570      ;
; -2.401 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.829     ; 1.571      ;
; -2.393 ; T65:u1|PC[11]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.875     ; 2.517      ;
; -2.376 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.334      ;
; -2.374 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.332      ;
; -2.373 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.829     ; 1.543      ;
; -2.355 ; T65:u1|ABC[5]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.829     ; 1.525      ;
; -2.352 ; T65:u1|S[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.866     ; 1.485      ;
; -2.349 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.825     ; 1.523      ;
; -2.348 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.055     ; 2.292      ;
; -2.341 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.829     ; 1.511      ;
; -2.339 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.782     ; 2.556      ;
; -2.337 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.770     ; 2.566      ;
; -2.335 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.293      ;
; -2.331 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.786     ; 2.544      ;
; -2.329 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.287      ;
; -2.318 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.039     ; 2.278      ;
; -2.317 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.051     ; 2.265      ;
; -2.317 ; T65:u1|IR[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.898     ; 2.418      ;
; -2.317 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.275      ;
; -2.316 ; T65:u1|ABC[4]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.829     ; 1.486      ;
; -2.312 ; T65:u1|ABC[0]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.829     ; 1.482      ;
; -2.311 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.055     ; 2.255      ;
; -2.309 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.055     ; 2.253      ;
; -2.306 ; T65:u1|IR[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.898     ; 2.407      ;
; -2.304 ; T65:u1|PC[15]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.772     ; 2.531      ;
; -2.303 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.055     ; 2.247      ;
; -2.301 ; T65:u1|S[7]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.968     ; 2.332      ;
; -2.298 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg7 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.256      ;
; -2.294 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.055     ; 2.238      ;
; -2.292 ; T65:u1|Write_Data_r[0]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.825     ; 1.466      ;
; -2.290 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.248      ;
; -2.288 ; T65:u1|Write_Data_r[1]  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.825     ; 1.462      ;
; -2.285 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.666     ; 2.618      ;
; -2.283 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.051     ; 2.231      ;
; -2.283 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.654     ; 2.628      ;
; -2.281 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg7 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.039     ; 2.241      ;
; -2.280 ; T65:u1|MCycle[2]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.898     ; 2.381      ;
; -2.279 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.039     ; 2.239      ;
; -2.279 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.039     ; 2.239      ;
; -2.278 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.051     ; 2.226      ;
; -2.277 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.670     ; 2.606      ;
; -2.277 ; T65:u1|DL[3]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.235      ;
; -2.275 ; T65:u1|P[2]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.812     ; 1.462      ;
; -2.274 ; T65:u1|S[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.861     ; 1.412      ;
; -2.272 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.055     ; 2.216      ;
; -2.271 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.039     ; 2.231      ;
; -2.271 ; T65:u1|S[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.849     ; 1.421      ;
; -2.271 ; T65:u1|MCycle[0]        ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.898     ; 2.372      ;
; -2.269 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg1 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.227      ;
; -2.269 ; T65:u1|ABC[2]           ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_datain_reg0  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.829     ; 1.439      ;
; -2.259 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg7 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.217      ;
; -2.258 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.039     ; 2.218      ;
; -2.257 ; T65:u1|DL[7]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_datain_reg1  ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.042     ; 2.214      ;
; -2.255 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.213      ;
; -2.255 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.055     ; 2.199      ;
; -2.254 ; T65:u1|DL[4]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.041     ; 2.212      ;
; -2.252 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg6 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.051     ; 2.200      ;
; -2.250 ; T65:u1|DL[0]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.055     ; 2.194      ;
; -2.250 ; T65:u1|S[0]             ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg0 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.851     ; 1.398      ;
; -2.250 ; T65:u1|Set_Addr_To_r[0] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg       ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -0.656     ; 2.593      ;
; -2.250 ; T65:u1|DL[2]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.055     ; 2.194      ;
; -2.244 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg5 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.051     ; 2.192      ;
; -2.242 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg7 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.039     ; 2.202      ;
; -2.240 ; T65:u1|DL[1]            ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg3 ; w_cpuClock   ; PLL|altpll_component|pll|clk[2] ; 1.000        ; -1.039     ; 2.200      ;
+--------+-------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                          ;
+--------+------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.936 ; bufferedUART:UART|rxReadPointer[1] ; bufferedUART:UART|n_rts      ; w_cpuClock   ; clk         ; 0.500        ; -1.066     ; 1.402      ;
; -1.894 ; bufferedUART:UART|rxReadPointer[2] ; bufferedUART:UART|n_rts      ; w_cpuClock   ; clk         ; 0.500        ; -1.066     ; 1.360      ;
; -1.893 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.441      ; 3.366      ;
; -1.882 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.443      ; 3.357      ;
; -1.880 ; bufferedUART:UART|rxReadPointer[0] ; bufferedUART:UART|n_rts      ; w_cpuClock   ; clk         ; 0.500        ; -1.066     ; 1.346      ;
; -1.866 ; bufferedUART:UART|rxReadPointer[3] ; bufferedUART:UART|n_rts      ; w_cpuClock   ; clk         ; 0.500        ; -1.064     ; 1.334      ;
; -1.854 ; T65:u1|DL[1]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.441      ; 3.327      ;
; -1.843 ; T65:u1|DL[1]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.443      ; 3.318      ;
; -1.830 ; bufferedUART:UART|rxReadPointer[4] ; bufferedUART:UART|n_rts      ; w_cpuClock   ; clk         ; 0.500        ; -1.064     ; 1.298      ;
; -1.795 ; T65:u1|DL[2]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.441      ; 3.268      ;
; -1.784 ; T65:u1|DL[2]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.443      ; 3.259      ;
; -1.755 ; T65:u1|DL[3]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.441      ; 3.228      ;
; -1.744 ; T65:u1|DL[3]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.443      ; 3.219      ;
; -1.739 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.230      ;
; -1.739 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.230      ;
; -1.739 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.230      ;
; -1.739 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.230      ;
; -1.739 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.230      ;
; -1.739 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.230      ;
; -1.739 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.230      ;
; -1.739 ; T65:u1|DL[0]                       ; OutLatch:latchIO1|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.230      ;
; -1.732 ; T65:u1|DL[4]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.441      ; 3.205      ;
; -1.721 ; T65:u1|DL[4]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.443      ; 3.196      ;
; -1.700 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.191      ;
; -1.700 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.191      ;
; -1.700 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.191      ;
; -1.700 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.191      ;
; -1.700 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.191      ;
; -1.700 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.191      ;
; -1.700 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.191      ;
; -1.700 ; T65:u1|DL[1]                       ; OutLatch:latchIO1|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.191      ;
; -1.693 ; T65:u1|DL[5]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.441      ; 3.166      ;
; -1.682 ; T65:u1|DL[5]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.443      ; 3.157      ;
; -1.661 ; T65:u1|S[0]                        ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; -0.369     ; 2.324      ;
; -1.658 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.148      ;
; -1.658 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.148      ;
; -1.658 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.148      ;
; -1.658 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.148      ;
; -1.658 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.148      ;
; -1.658 ; T65:u1|DL[0]                       ; OutLatch:latchIO0|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.148      ;
; -1.658 ; T65:u1|DL[6]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.441      ; 3.131      ;
; -1.650 ; T65:u1|S[0]                        ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; -0.367     ; 2.315      ;
; -1.647 ; T65:u1|DL[6]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.443      ; 3.122      ;
; -1.641 ; T65:u1|DL[2]                       ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.132      ;
; -1.641 ; T65:u1|DL[2]                       ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.132      ;
; -1.641 ; T65:u1|DL[2]                       ; OutLatch:latchIO1|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.132      ;
; -1.641 ; T65:u1|DL[2]                       ; OutLatch:latchIO1|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.132      ;
; -1.641 ; T65:u1|DL[2]                       ; OutLatch:latchIO1|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.132      ;
; -1.641 ; T65:u1|DL[2]                       ; OutLatch:latchIO1|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.132      ;
; -1.641 ; T65:u1|DL[2]                       ; OutLatch:latchIO1|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.132      ;
; -1.641 ; T65:u1|DL[2]                       ; OutLatch:latchIO1|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.132      ;
; -1.638 ; T65:u1|IR[1]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.598      ; 3.268      ;
; -1.627 ; T65:u1|IR[1]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.600      ; 3.259      ;
; -1.627 ; T65:u1|IR[0]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.598      ; 3.257      ;
; -1.619 ; T65:u1|DL[1]                       ; OutLatch:latchIO0|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.109      ;
; -1.619 ; T65:u1|DL[1]                       ; OutLatch:latchIO0|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.109      ;
; -1.619 ; T65:u1|DL[1]                       ; OutLatch:latchIO0|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.109      ;
; -1.619 ; T65:u1|DL[1]                       ; OutLatch:latchIO0|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.109      ;
; -1.619 ; T65:u1|DL[1]                       ; OutLatch:latchIO0|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.109      ;
; -1.619 ; T65:u1|DL[1]                       ; OutLatch:latchIO0|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.109      ;
; -1.616 ; T65:u1|IR[0]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.600      ; 3.248      ;
; -1.601 ; T65:u1|DL[3]                       ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.092      ;
; -1.601 ; T65:u1|DL[3]                       ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.092      ;
; -1.601 ; T65:u1|DL[3]                       ; OutLatch:latchIO1|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.092      ;
; -1.601 ; T65:u1|DL[3]                       ; OutLatch:latchIO1|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.092      ;
; -1.601 ; T65:u1|DL[3]                       ; OutLatch:latchIO1|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.092      ;
; -1.601 ; T65:u1|DL[3]                       ; OutLatch:latchIO1|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.092      ;
; -1.601 ; T65:u1|DL[3]                       ; OutLatch:latchIO1|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.092      ;
; -1.601 ; T65:u1|DL[3]                       ; OutLatch:latchIO1|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.092      ;
; -1.601 ; T65:u1|MCycle[2]                   ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.598      ; 3.231      ;
; -1.597 ; T65:u1|PC[0]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.656      ; 3.285      ;
; -1.596 ; T65:u1|Write_Data_r[0]             ; bufferedUART:UART|func_reset ; w_cpuClock   ; clk         ; 1.000        ; -0.315     ; 2.313      ;
; -1.592 ; T65:u1|MCycle[0]                   ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.598      ; 3.222      ;
; -1.590 ; T65:u1|MCycle[2]                   ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.600      ; 3.222      ;
; -1.587 ; T65:u1|Write_Data_r[0]             ; OutLatch:latchLED|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; -0.315     ; 2.304      ;
; -1.586 ; T65:u1|PC[0]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.658      ; 3.276      ;
; -1.581 ; T65:u1|MCycle[0]                   ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.600      ; 3.213      ;
; -1.578 ; T65:u1|DL[4]                       ; OutLatch:latchIO1|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.069      ;
; -1.578 ; T65:u1|DL[4]                       ; OutLatch:latchIO1|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.069      ;
; -1.578 ; T65:u1|DL[4]                       ; OutLatch:latchIO1|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.069      ;
; -1.578 ; T65:u1|DL[4]                       ; OutLatch:latchIO1|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.069      ;
; -1.578 ; T65:u1|DL[4]                       ; OutLatch:latchIO1|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.069      ;
; -1.578 ; T65:u1|DL[4]                       ; OutLatch:latchIO1|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.069      ;
; -1.578 ; T65:u1|DL[4]                       ; OutLatch:latchIO1|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.069      ;
; -1.578 ; T65:u1|DL[4]                       ; OutLatch:latchIO1|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.459      ; 3.069      ;
; -1.577 ; bufferedUART:UART|rxReadPointer[5] ; bufferedUART:UART|n_rts      ; w_cpuClock   ; clk         ; 0.500        ; -1.064     ; 1.045      ;
; -1.568 ; T65:u1|Write_Data_r[1]             ; bufferedUART:UART|func_reset ; w_cpuClock   ; clk         ; 1.000        ; -0.315     ; 2.285      ;
; -1.564 ; T65:u1|AD[0]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; -0.360     ; 2.236      ;
; -1.560 ; T65:u1|DL[2]                       ; OutLatch:latchIO0|Q_tmp[1]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.050      ;
; -1.560 ; T65:u1|DL[2]                       ; OutLatch:latchIO0|Q_tmp[2]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.050      ;
; -1.560 ; T65:u1|DL[2]                       ; OutLatch:latchIO0|Q_tmp[3]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.050      ;
; -1.560 ; T65:u1|DL[2]                       ; OutLatch:latchIO0|Q_tmp[5]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.050      ;
; -1.560 ; T65:u1|DL[2]                       ; OutLatch:latchIO0|Q_tmp[6]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.050      ;
; -1.560 ; T65:u1|DL[2]                       ; OutLatch:latchIO0|Q_tmp[7]   ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.050      ;
; -1.559 ; T65:u1|Write_Data_r[1]             ; OutLatch:latchLED|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; -0.315     ; 2.276      ;
; -1.557 ; T65:u1|PC[1]                       ; OutLatch:latchIO0|Q_tmp[0]   ; w_cpuClock   ; clk         ; 1.000        ; 0.656      ; 3.245      ;
; -1.553 ; T65:u1|AD[0]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; -0.358     ; 2.227      ;
; -1.552 ; T65:u1|DL[0]                       ; bufferedUART:UART|func_reset ; w_cpuClock   ; clk         ; 1.000        ; 0.458      ; 3.042      ;
; -1.547 ; T65:u1|S[0]                        ; bufferedUART:UART|func_reset ; w_cpuClock   ; clk         ; 1.000        ; -0.352     ; 2.227      ;
; -1.546 ; T65:u1|PC[1]                       ; OutLatch:latchIO0|Q_tmp[4]   ; w_cpuClock   ; clk         ; 1.000        ; 0.658      ; 3.236      ;
+--------+------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                                                                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 15.577 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.023     ; 4.432      ;
; 15.941 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.023     ; 4.068      ;
; 16.046 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.039     ; 3.947      ;
; 16.114 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.027     ; 3.891      ;
; 16.117 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.027     ; 3.888      ;
; 16.133 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.039     ; 3.860      ;
; 18.330 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.037     ; 1.665      ;
; 18.535 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 20.000       ; -0.037     ; 1.460      ;
; 35.286 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 4.750      ;
; 35.328 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 4.708      ;
; 35.407 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 4.629      ;
; 35.413 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 4.623      ;
; 35.507 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 4.529      ;
; 35.756 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.004      ; 4.280      ;
; 37.983 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.049      ;
; 37.983 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.049      ;
; 37.983 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.049      ;
; 37.983 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.049      ;
; 37.983 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.049      ;
; 37.983 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.049      ;
; 37.983 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.049      ;
; 37.983 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.049      ;
; 37.983 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.049      ;
; 37.983 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.049      ;
; 38.236 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.796      ;
; 38.295 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.737      ;
; 38.409 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.623      ;
; 38.409 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.623      ;
; 38.409 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.623      ;
; 38.409 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.623      ;
; 38.409 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.623      ;
; 38.409 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.623      ;
; 38.409 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.623      ;
; 38.409 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.623      ;
; 38.409 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.623      ;
; 38.409 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.623      ;
; 38.423 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.609      ;
; 38.423 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.609      ;
; 38.423 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.609      ;
; 38.423 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.609      ;
; 38.423 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.609      ;
; 38.423 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.609      ;
; 38.423 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.609      ;
; 38.423 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.609      ;
; 38.423 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.609      ;
; 38.423 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.609      ;
; 38.485 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.547      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.492 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.540      ;
; 38.496 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.536      ;
; 38.539 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 38.539 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 38.539 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 38.539 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 38.539 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 38.539 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 38.539 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 38.539 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 38.539 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 38.539 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.493      ;
; 38.558 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.474      ;
; 38.558 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.474      ;
; 38.558 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.474      ;
; 38.558 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.474      ;
; 38.558 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.474      ;
; 38.558 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.474      ;
; 38.558 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.474      ;
; 38.558 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.474      ;
; 38.558 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.474      ;
; 38.558 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3]                                            ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.474      ;
; 38.573 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.459      ;
; 38.573 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.459      ;
; 38.573 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.459      ;
; 38.573 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.459      ;
; 38.573 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.459      ;
; 38.573 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.459      ;
; 38.573 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.459      ;
; 38.573 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.459      ;
; 38.573 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.459      ;
; 38.573 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.459      ;
; 38.587 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.445      ;
; 38.587 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]                                               ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.445      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClock'                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                            ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.600 ; bufferedUART:UART|txByteSent                                                                                                ; bufferedUART:UART|txByteWritten    ; clk                             ; w_cpuClock  ; 0.000        ; 0.986      ; 0.538      ;
; -0.419 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6] ; T65:u1|BusA_r[6]                   ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.850      ; 1.583      ;
; -0.411 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6] ; T65:u1|IR[6]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.844      ; 1.585      ;
; -0.385 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[2] ; T65:u1|BusA_r[2]                   ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.826      ; 1.593      ;
; -0.379 ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|controlReg[6]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.813      ; 1.586      ;
; -0.348 ; T65:u1|Set_Addr_To_r[0]                                                                                                     ; bufferedUART:UART|controlReg[6]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.813      ; 1.617      ;
; -0.332 ; T65:u1|PC[11]                                                                                                               ; bufferedUART:UART|txByteLatch[3]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.609      ; 1.429      ;
; -0.275 ; T65:u1|IR[1]                                                                                                                ; T65:u1|ALU_Op_r[2]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 0.807      ;
; -0.245 ; T65:u1|IR[2]                                                                                                                ; T65:u1|Write_Data_r[1]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 0.837      ;
; -0.184 ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5] ; T65:u1|IR[5]                       ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.850      ; 1.818      ;
; -0.161 ; T65:u1|BAL[6]                                                                                                               ; T65:u1|BAL[8]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.052      ; 1.043      ;
; -0.127 ; T65:u1|IR[3]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 0.955      ;
; -0.117 ; T65:u1|IR[1]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 0.965      ;
; -0.114 ; T65:u1|BAL[2]                                                                                                               ; T65:u1|BAL[8]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.052      ; 1.090      ;
; -0.103 ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|txByteLatch[0]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.877      ;
; -0.103 ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|txByteLatch[1]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.877      ;
; -0.103 ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|txByteLatch[2]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.877      ;
; -0.103 ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|txByteLatch[3]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.877      ;
; -0.103 ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|txByteLatch[4]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.877      ;
; -0.103 ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|txByteLatch[5]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.877      ;
; -0.103 ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|txByteLatch[6]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.877      ;
; -0.101 ; bufferedUART:UART|rxBuffer~105                                                                                              ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.065      ; 0.616      ;
; -0.084 ; T65:u1|BAL[1]                                                                                                               ; T65:u1|BAL[8]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.052      ; 1.120      ;
; -0.083 ; T65:u1|PC[12]                                                                                                               ; bufferedUART:UART|txByteLatch[4]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.609      ; 1.678      ;
; -0.081 ; T65:u1|IR[2]                                                                                                                ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 1.001      ;
; -0.078 ; T65:u1|BAL[4]                                                                                                               ; T65:u1|BAL[8]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.052      ; 1.126      ;
; -0.072 ; T65:u1|Set_Addr_To_r[0]                                                                                                     ; bufferedUART:UART|txByteLatch[0]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.908      ;
; -0.072 ; T65:u1|Set_Addr_To_r[0]                                                                                                     ; bufferedUART:UART|txByteLatch[1]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.908      ;
; -0.072 ; T65:u1|Set_Addr_To_r[0]                                                                                                     ; bufferedUART:UART|txByteLatch[2]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.908      ;
; -0.072 ; T65:u1|Set_Addr_To_r[0]                                                                                                     ; bufferedUART:UART|txByteLatch[3]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.908      ;
; -0.072 ; T65:u1|Set_Addr_To_r[0]                                                                                                     ; bufferedUART:UART|txByteLatch[4]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.908      ;
; -0.072 ; T65:u1|Set_Addr_To_r[0]                                                                                                     ; bufferedUART:UART|txByteLatch[5]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.908      ;
; -0.072 ; T65:u1|Set_Addr_To_r[0]                                                                                                     ; bufferedUART:UART|txByteLatch[6]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.828      ; 1.908      ;
; -0.051 ; T65:u1|PC[4]                                                                                                                ; bufferedUART:UART|txByteLatch[4]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.658      ; 1.759      ;
; -0.036 ; T65:u1|IR[2]                                                                                                                ; T65:u1|ALU_Op_r[2]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 1.046      ;
; -0.011 ; T65:u1|IR[2]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 1.071      ;
; -0.002 ; T65:u1|S[3]                                                                                                                 ; bufferedUART:UART|txByteLatch[3]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.525      ; 1.675      ;
; 0.002  ; T65:u1|IR[0]                                                                                                                ; T65:u1|Write_Data_r[1]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 1.084      ;
; 0.003  ; T65:u1|IR[0]                                                                                                                ; T65:u1|ALU_Op_r[2]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 1.085      ;
; 0.004  ; T65:u1|PC[0]                                                                                                                ; bufferedUART:UART|controlReg[6]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.643      ; 1.799      ;
; 0.009  ; T65:u1|IR[0]                                                                                                                ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 1.091      ;
; 0.023  ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; T65:u1|BAL[0]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.176      ; 1.351      ;
; 0.029  ; T65:u1|PC[8]                                                                                                                ; bufferedUART:UART|txByteLatch[0]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.712      ; 1.893      ;
; 0.032  ; bufferedUART:UART|rxBuffer~64                                                                                               ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.061      ; 0.745      ;
; 0.036  ; T65:u1|PC[9]                                                                                                                ; bufferedUART:UART|txByteLatch[1]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.712      ; 1.900      ;
; 0.037  ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|txByteWritten    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.827      ; 2.016      ;
; 0.037  ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|txByteLatch[7]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.827      ; 2.016      ;
; 0.041  ; T65:u1|IR[2]                                                                                                                ; bufferedUART:UART|controlReg[6]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.585      ; 1.778      ;
; 0.051  ; bufferedUART:UART|rxBuffer~138                                                                                              ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.066      ; 0.769      ;
; 0.052  ; T65:u1|PC[3]                                                                                                                ; bufferedUART:UART|txByteLatch[3]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.658      ; 1.862      ;
; 0.064  ; bufferedUART:UART|rxBuffer~87                                                                                               ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.063      ; 0.779      ;
; 0.066  ; bufferedUART:UART|rxBuffer~101                                                                                              ; bufferedUART:UART|dataOut[0]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.063      ; 0.781      ;
; 0.068  ; T65:u1|Set_Addr_To_r[0]                                                                                                     ; bufferedUART:UART|txByteWritten    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.827      ; 2.047      ;
; 0.068  ; T65:u1|Set_Addr_To_r[0]                                                                                                     ; bufferedUART:UART|txByteLatch[7]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.827      ; 2.047      ;
; 0.069  ; T65:u1|IR[3]                                                                                                                ; bufferedUART:UART|controlReg[6]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.585      ; 1.806      ;
; 0.091  ; T65:u1|IR[3]                                                                                                                ; T65:u1|ALU_Op_r[2]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 1.173      ;
; 0.091  ; bufferedUART:UART|rxBuffer~127                                                                                              ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.059      ; 0.802      ;
; 0.095  ; T65:u1|MCycle[1]                                                                                                            ; bufferedUART:UART|controlReg[6]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.585      ; 1.832      ;
; 0.097  ; T65:u1|MCycle[2]                                                                                                            ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 1.179      ;
; 0.105  ; bufferedUART:UART|rxBuffer~67                                                                                               ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.057      ; 0.814      ;
; 0.120  ; bufferedUART:UART|rxBuffer~140                                                                                              ; bufferedUART:UART|dataOut[7]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.063      ; 0.835      ;
; 0.124  ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|controlReg[5]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.840      ; 2.116      ;
; 0.128  ; bufferedUART:UART|rxBuffer~139                                                                                              ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.062      ; 0.842      ;
; 0.129  ; T65:u1|BAL[7]                                                                                                               ; T65:u1|BAL[8]                      ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.052      ; 1.333      ;
; 0.134  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4] ; T65:u1|BusA_r[4]                   ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.864      ; 2.150      ;
; 0.139  ; bufferedUART:UART|rxBuffer~136                                                                                              ; bufferedUART:UART|dataOut[3]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.066      ; 0.857      ;
; 0.144  ; T65:u1|IR[1]                                                                                                                ; T65:u1|ALU_Op_r[0]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.967      ; 1.263      ;
; 0.155  ; T65:u1|Set_Addr_To_r[0]                                                                                                     ; bufferedUART:UART|controlReg[5]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.840      ; 2.147      ;
; 0.157  ; T65:u1|IR[4]                                                                                                                ; T65:u1|ALU_Op_r[2]                 ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 1.239      ;
; 0.167  ; T65:u1|DL[3]                                                                                                                ; bufferedUART:UART|txByteLatch[3]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.443      ; 1.762      ;
; 0.169  ; T65:u1|IR[4]                                                                                                                ; bufferedUART:UART|controlReg[6]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.585      ; 1.906      ;
; 0.170  ; T65:u1|PC[5]                                                                                                                ; bufferedUART:UART|txByteLatch[5]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.658      ; 1.980      ;
; 0.177  ; T65:u1|MCycle[2]                                                                                                            ; T65:u1|RstCycle                    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.958      ; 1.287      ;
; 0.179  ; T65:u1|IR[0]                                                                                                                ; T65:u1|Write_Data_r[0]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 1.261      ;
; 0.183  ; bufferedUART:UART|rxBuffer~41                                                                                               ; bufferedUART:UART|dataOut[4]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.061      ; 0.896      ;
; 0.186  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6] ; T65:u1|BusB[6]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.842      ; 2.180      ;
; 0.192  ; bufferedUART:UART|rxBuffer~91                                                                                               ; bufferedUART:UART|dataOut[6]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.059      ; 0.903      ;
; 0.198  ; T65:u1|IR[0]                                                                                                                ; bufferedUART:UART|controlReg[6]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.585      ; 1.935      ;
; 0.198  ; bufferedUART:UART|rxBuffer~23                                                                                               ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.061      ; 0.911      ;
; 0.201  ; T65:u1|S[1]                                                                                                                 ; bufferedUART:UART|txByteLatch[1]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.525      ; 1.878      ;
; 0.203  ; T65:u1|S[4]                                                                                                                 ; bufferedUART:UART|txByteLatch[4]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.525      ; 1.880      ;
; 0.209  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6] ; T65:u1|BAL[8]                      ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.850      ; 2.211      ;
; 0.209  ; T65:u1|IR[1]                                                                                                                ; bufferedUART:UART|controlReg[6]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.585      ; 1.946      ;
; 0.215  ; T65:u1|MCycle[0]                                                                                                            ; T65:u1|MCycle[0]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:u1|MCycle[2]                                                                                                            ; T65:u1|MCycle[2]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:u1|MCycle[1]                                                                                                            ; T65:u1|MCycle[1]                   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T65:u1|RstCycle                                                                                                             ; T65:u1|RstCycle                    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.216  ; T65:u1|PC[13]                                                                                                               ; bufferedUART:UART|txByteLatch[5]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.712      ; 2.080      ;
; 0.217  ; bufferedUART:UART|rxBuffer~106                                                                                              ; bufferedUART:UART|dataOut[5]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.066      ; 0.935      ;
; 0.220  ; T65:u1|PC[10]                                                                                                               ; bufferedUART:UART|txByteLatch[2]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.712      ; 2.084      ;
; 0.220  ; T65:u1|MCycle[0]                                                                                                            ; bufferedUART:UART|controlReg[6]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.585      ; 1.957      ;
; 0.229  ; T65:u1|MCycle[2]                                                                                                            ; bufferedUART:UART|controlReg[6]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.585      ; 1.966      ;
; 0.234  ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[1] ; T65:u1|BusB[1]                     ; PLL|altpll_component|pll|clk[2] ; w_cpuClock  ; 0.000        ; 1.840      ; 2.226      ;
; 0.238  ; bufferedUART:UART|rxBuffer~71                                                                                               ; bufferedUART:UART|dataOut[2]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.058      ; 0.948      ;
; 0.239  ; T65:u1|PC[1]                                                                                                                ; bufferedUART:UART|txByteLatch[1]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.658      ; 2.049      ;
; 0.247  ; bufferedUART:UART|rxReadPointer[5]                                                                                          ; bufferedUART:UART|rxReadPointer[5] ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.000      ; 0.399      ;
; 0.250  ; T65:u1|IR[3]                                                                                                                ; T65:u1|Write_Data_r[2]             ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.930      ; 1.332      ;
; 0.255  ; T65:u1|Set_Addr_To_r[1]                                                                                                     ; bufferedUART:UART|controlReg[7]    ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 1.838      ; 2.245      ;
; 0.257  ; T65:u1|X[3]                                                                                                                 ; bufferedUART:UART|txByteLatch[3]   ; w_cpuClock                      ; w_cpuClock  ; 0.000        ; 0.653      ; 1.062      ;
; 0.261  ; bufferedUART:UART|rxBuffer~108                                                                                              ; bufferedUART:UART|dataOut[7]       ; clk                             ; w_cpuClock  ; -0.500       ; 1.063      ; 0.976      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                    ;
+--------+---------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.489 ; w_cpuClock                                  ; bufferedUART:UART|func_reset                                                                                 ; w_cpuClock   ; clk         ; 0.000        ; 1.428      ; 1.232      ;
; -0.338 ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                  ; w_cpuClock   ; clk         ; 0.000        ; 0.846      ; 0.660      ;
; -0.243 ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                  ; w_cpuClock   ; clk         ; 0.000        ; 0.846      ; 0.755      ;
; -0.201 ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 0.905      ; 0.842      ;
; -0.073 ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg8   ; w_cpuClock   ; clk         ; 0.000        ; 0.905      ; 0.970      ;
; -0.068 ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 0.905      ; 0.975      ;
; -0.067 ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a8~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 0.909      ; 0.980      ;
; -0.054 ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg10  ; w_cpuClock   ; clk         ; 0.000        ; 0.905      ; 0.989      ;
; -0.053 ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a5~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 0.917      ; 1.002      ;
; -0.050 ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a7~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 0.920      ; 1.008      ;
; -0.036 ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg9   ; w_cpuClock   ; clk         ; 0.000        ; 0.905      ; 1.007      ;
; -0.034 ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a3~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 0.921      ; 1.025      ;
; -0.001 ; T65:u1|PC[12]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|address_reg_a[0]                  ; w_cpuClock   ; clk         ; 0.000        ; 0.627      ; 0.778      ;
; 0.010  ; T65:u1|BAH[3]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 1.006      ; 1.154      ;
; 0.011  ; w_cpuClock                                  ; bufferedUART:UART|func_reset                                                                                 ; w_cpuClock   ; clk         ; -0.500       ; 1.428      ; 1.232      ;
; 0.042  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a5~porta_address_reg10  ; w_cpuClock   ; clk         ; 0.000        ; 0.917      ; 1.097      ;
; 0.048  ; T65:u1|BAL[5]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a6~porta_address_reg5   ; w_cpuClock   ; clk         ; 0.000        ; 0.782      ; 0.968      ;
; 0.051  ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg10  ; w_cpuClock   ; clk         ; 0.000        ; 0.905      ; 1.094      ;
; 0.060  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg8  ; w_cpuClock   ; clk         ; 0.000        ; 0.913      ; 1.111      ;
; 0.061  ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg8   ; w_cpuClock   ; clk         ; 0.000        ; 0.905      ; 1.104      ;
; 0.065  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a3~porta_address_reg10  ; w_cpuClock   ; clk         ; 0.000        ; 0.921      ; 1.124      ;
; 0.066  ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a8~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 0.909      ; 1.113      ;
; 0.070  ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg9   ; w_cpuClock   ; clk         ; 0.000        ; 0.905      ; 1.113      ;
; 0.080  ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a5~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 0.917      ; 1.135      ;
; 0.083  ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a7~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 0.920      ; 1.141      ;
; 0.099  ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a3~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 0.921      ; 1.158      ;
; 0.115  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.905      ; 1.158      ;
; 0.127  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a5~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.917      ; 1.182      ;
; 0.128  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a8~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.909      ; 1.175      ;
; 0.129  ; T65:u1|BAL[6]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.781      ; 1.048      ;
; 0.136  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a6~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.906      ; 1.180      ;
; 0.141  ; T65:u1|BAL[6]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a5~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.793      ; 1.072      ;
; 0.142  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a7~porta_address_reg8   ; w_cpuClock   ; clk         ; 0.000        ; 0.920      ; 1.200      ;
; 0.142  ; T65:u1|BAL[6]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a8~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.785      ; 1.065      ;
; 0.144  ; T65:u1|BAH[3]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a8~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 1.010      ; 1.292      ;
; 0.147  ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a5~porta_address_reg10  ; w_cpuClock   ; clk         ; 0.000        ; 0.917      ; 1.202      ;
; 0.149  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg10 ; w_cpuClock   ; clk         ; 0.000        ; 0.913      ; 1.200      ;
; 0.150  ; T65:u1|BAL[6]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a6~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.782      ; 1.070      ;
; 0.151  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg6  ; w_cpuClock   ; clk         ; 0.000        ; 0.909      ; 1.198      ;
; 0.153  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a6~porta_address_reg5   ; w_cpuClock   ; clk         ; 0.000        ; 0.906      ; 1.197      ;
; 0.156  ; T65:u1|AD[6]                                ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.754      ; 1.048      ;
; 0.158  ; T65:u1|BAH[3]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a5~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 1.018      ; 1.314      ;
; 0.161  ; T65:u1|BAH[3]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a7~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 1.021      ; 1.320      ;
; 0.163  ; T65:u1|BAH[1]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg9   ; w_cpuClock   ; clk         ; 0.000        ; 0.904      ; 1.205      ;
; 0.164  ; T65:u1|AD[5]                                ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a6~porta_address_reg5   ; w_cpuClock   ; clk         ; 0.000        ; 0.755      ; 1.057      ;
; 0.165  ; T65:u1|BAL[6]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg6  ; w_cpuClock   ; clk         ; 0.000        ; 0.785      ; 1.088      ;
; 0.168  ; T65:u1|AD[6]                                ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a5~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.766      ; 1.072      ;
; 0.169  ; T65:u1|AD[6]                                ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a8~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.758      ; 1.065      ;
; 0.170  ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a3~porta_address_reg10  ; w_cpuClock   ; clk         ; 0.000        ; 0.921      ; 1.229      ;
; 0.177  ; T65:u1|BAH[3]                               ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a3~porta_address_reg11  ; w_cpuClock   ; clk         ; 0.000        ; 1.022      ; 1.337      ;
; 0.177  ; T65:u1|AD[6]                                ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a6~porta_address_reg6   ; w_cpuClock   ; clk         ; 0.000        ; 0.755      ; 1.070      ;
; 0.187  ; T65:u1|R_W_n_i                              ; OutLatch:latchLED|Q_tmp[0]                                                                                   ; w_cpuClock   ; clk         ; 0.000        ; 0.843      ; 1.182      ;
; 0.192  ; T65:u1|AD[6]                                ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg6  ; w_cpuClock   ; clk         ; 0.000        ; 0.758      ; 1.088      ;
; 0.194  ; T65:u1|Set_Addr_To_r[0]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg8  ; w_cpuClock   ; clk         ; 0.000        ; 0.913      ; 1.245      ;
; 0.213  ; T65:u1|Set_Addr_To_r[1]                     ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg7   ; w_cpuClock   ; clk         ; 0.000        ; 0.905      ; 1.256      ;
; 0.215  ; w_serialClkCount[4]                         ; w_serialClkCount[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxdFiltered               ; bufferedUART:UART|rxdFiltered                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[0]             ; bufferedUART:UART|rxBitCount[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[1]             ; bufferedUART:UART|rxBitCount[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[2]             ; bufferedUART:UART|rxBitCount[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|rxBitCount[3]             ; bufferedUART:UART|rxBitCount[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[0] ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[0]                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[2] ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[2]                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[3] ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[3]                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[1] ; UK101keyboard:KBD|ps2_intf:ps2|bit_count[1]                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|ps2_intf:ps2|parity       ; UK101keyboard:KBD|ps2_intf:ps2|parity                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|release                   ; UK101keyboard:KBD|release                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[0][1]                ; UK101keyboard:KBD|keys[0][1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[7][4]                ; UK101keyboard:KBD|keys[7][4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[6][4]                ; UK101keyboard:KBD|keys[6][4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|FNtoggledKeysSig[1]       ; UK101keyboard:KBD|FNtoggledKeysSig[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[1][4]                ; UK101keyboard:KBD|keys[1][4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[5][4]                ; UK101keyboard:KBD|keys[5][4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[4][4]                ; UK101keyboard:KBD|keys[4][4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[7][5]                ; UK101keyboard:KBD|keys[7][5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[6][5]                ; UK101keyboard:KBD|keys[6][5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[4][5]                ; UK101keyboard:KBD|keys[4][5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[5][5]                ; UK101keyboard:KBD|keys[5][5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[3][5]                ; UK101keyboard:KBD|keys[3][5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[2][5]                ; UK101keyboard:KBD|keys[2][5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[2][1]                ; UK101keyboard:KBD|keys[2][1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[1][1]                ; UK101keyboard:KBD|keys[1][1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[3][1]                ; UK101keyboard:KBD|keys[3][1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[4][1]                ; UK101keyboard:KBD|keys[4][1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[6][1]                ; UK101keyboard:KBD|keys[6][1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[7][1]                ; UK101keyboard:KBD|keys[7][1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|txBitCount[0]             ; bufferedUART:UART|txBitCount[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|txBitCount[1]             ; bufferedUART:UART|txBitCount[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|txBitCount[2]             ; bufferedUART:UART|txBitCount[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|txBitCount[3]             ; bufferedUART:UART|txBitCount[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:UART|txByteSent                ; bufferedUART:UART|txByteSent                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[6][2]                ; UK101keyboard:KBD|keys[6][2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[7][2]                ; UK101keyboard:KBD|keys[7][2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[3][2]                ; UK101keyboard:KBD|keys[3][2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[4][2]                ; UK101keyboard:KBD|keys[4][2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[1][2]                ; UK101keyboard:KBD|keys[1][2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[0][0]                ; UK101keyboard:KBD|keys[0][0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[5][7]                ; UK101keyboard:KBD|keys[5][7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[4][7]                ; UK101keyboard:KBD|keys[4][7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:KBD|keys[2][7]                ; UK101keyboard:KBD|keys[2][7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+---------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.246 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.260 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.412      ;
; 0.309 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.461      ;
; 0.345 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.497      ;
; 0.371 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.379 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.387 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.459 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.611      ;
; 0.464 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.616      ;
; 0.484 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.636      ;
; 0.494 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.650      ;
; 0.496 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.652      ;
; 0.509 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.519 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.522 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.674      ;
; 0.524 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.527 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.543 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.559 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.562 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.568 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.579 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.738      ;
; 0.583 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.739      ;
; 0.594 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.746      ;
; 0.595 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.747      ;
; 0.597 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.749      ;
; 0.598 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.752      ;
; 0.603 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.614 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.616 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.621 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.773      ;
; 0.628 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.629 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.632 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.636 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.638 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.648 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.649 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.650 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.651 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.656 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.659 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                                                                                               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.647 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg5  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.063      ; 0.848      ;
; 0.650 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg10 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.063      ; 0.851      ;
; 0.651 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg7  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.063      ; 0.852      ;
; 0.654 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg4  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.063      ; 0.855      ;
; 0.756 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg6  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.063      ; 0.957      ;
; 0.762 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg10 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.051      ; 0.951      ;
; 0.778 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg3  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.063      ; 0.979      ;
; 0.785 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg5  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.051      ; 0.974      ;
; 0.791 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.071     ; 0.999      ;
; 0.794 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg4  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.051      ; 0.983      ;
; 0.795 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg10 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 0.994      ;
; 0.799 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg10 ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 0.984      ;
; 0.802 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg5  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 0.987      ;
; 0.802 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg3  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.051      ; 0.991      ;
; 0.807 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg5  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.006      ;
; 0.812 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg8  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.011      ;
; 0.814 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg7  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 0.999      ;
; 0.815 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg3  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.014      ;
; 0.815 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg0  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.014      ;
; 0.818 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.085     ; 1.012      ;
; 0.820 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.005      ;
; 0.824 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.069     ; 1.034      ;
; 0.825 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg2  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.024      ;
; 0.826 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.081     ; 1.024      ;
; 0.877 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg1  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.076      ;
; 0.901 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg9  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.051      ; 1.090      ;
; 0.915 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg6  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.114      ;
; 0.919 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg4  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.118      ;
; 0.949 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.134      ;
; 0.953 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.138      ;
; 0.953 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg7  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.051      ; 1.142      ;
; 0.959 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg0  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.144      ;
; 0.961 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg8  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.051      ; 1.150      ;
; 0.966 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg8  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.063      ; 1.167      ;
; 0.971 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg0  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.063      ; 1.172      ;
; 0.975 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg0  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.051      ; 1.164      ;
; 0.979 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg2  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.164      ;
; 0.989 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg2  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.051      ; 1.178      ;
; 0.990 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg2  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.063      ; 1.191      ;
; 0.996 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg9  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.063      ; 1.197      ;
; 1.029 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.214      ;
; 1.035 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg9  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.234      ;
; 1.050 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~portb_address_reg1  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.063      ; 1.251      ;
; 1.056 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg1  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.051      ; 1.245      ;
; 1.069 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.254      ;
; 1.176 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.361      ;
; 1.206 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~portb_address_reg6  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.051      ; 1.395      ;
; 1.242 ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~portb_address_reg7  ; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 0.000        ; 0.061      ; 1.441      ;
; 1.291 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; -0.500       ; -0.071     ; 0.999      ;
; 1.318 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; -0.500       ; -0.085     ; 1.012      ;
; 1.324 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; -0.500       ; -0.069     ; 1.034      ;
; 1.326 ; w_cpuClock                                                                       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_we_reg        ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; -0.500       ; -0.081     ; 1.024      ;
; 1.535 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.670     ; 1.003      ;
; 1.549 ; T65:u1|BAL[6]                                                                    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.794     ; 0.893      ;
; 1.576 ; T65:u1|AD[6]                                                                     ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.821     ; 0.893      ;
; 1.631 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg7  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.666     ; 1.103      ;
; 1.632 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg10 ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.656     ; 1.114      ;
; 1.641 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.670     ; 1.109      ;
; 1.647 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg8  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.654     ; 1.131      ;
; 1.647 ; T65:u1|AD[7]                                                                     ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg7  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.817     ; 0.968      ;
; 1.656 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg8  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.666     ; 1.128      ;
; 1.659 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg10 ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.654     ; 1.143      ;
; 1.663 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.656     ; 1.145      ;
; 1.664 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.670     ; 1.132      ;
; 1.673 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.670     ; 1.141      ;
; 1.677 ; T65:u1|BAL[6]                                                                    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.780     ; 1.035      ;
; 1.688 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.666     ; 1.160      ;
; 1.694 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.654     ; 1.178      ;
; 1.702 ; T65:u1|BAL[6]                                                                    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.790     ; 1.050      ;
; 1.704 ; T65:u1|AD[6]                                                                     ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.807     ; 1.035      ;
; 1.708 ; T65:u1|BAL[6]                                                                    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.778     ; 1.068      ;
; 1.718 ; T65:u1|BAL[7]                                                                    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg7  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.790     ; 1.066      ;
; 1.729 ; T65:u1|AD[6]                                                                     ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.817     ; 1.050      ;
; 1.733 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.666     ; 1.205      ;
; 1.735 ; T65:u1|AD[6]                                                                     ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.805     ; 1.068      ;
; 1.737 ; T65:u1|Set_Addr_To_r[0]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg10 ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.656     ; 1.219      ;
; 1.744 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.666     ; 1.216      ;
; 1.748 ; T65:u1|BAL[2]                                                                    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.790     ; 1.096      ;
; 1.753 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg1  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.654     ; 1.237      ;
; 1.758 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg8  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.656     ; 1.240      ;
; 1.764 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg9  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.656     ; 1.246      ;
; 1.764 ; T65:u1|Set_Addr_To_r[0]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg10 ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.654     ; 1.248      ;
; 1.768 ; T65:u1|BAL[5]                                                                    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg5  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.778     ; 1.128      ;
; 1.769 ; T65:u1|Set_Addr_To_r[0]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.670     ; 1.237      ;
; 1.774 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg7  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.654     ; 1.258      ;
; 1.775 ; T65:u1|Set_Addr_To_r[0]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.670     ; 1.243      ;
; 1.779 ; T65:u1|Set_Addr_To_r[0]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.670     ; 1.247      ;
; 1.780 ; T65:u1|BAL[5]                                                                    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg5  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.790     ; 1.128      ;
; 1.781 ; T65:u1|Set_Addr_To_r[0]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg8  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.654     ; 1.265      ;
; 1.786 ; T65:u1|Set_Addr_To_r[0]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg7  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.666     ; 1.258      ;
; 1.787 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.670     ; 1.255      ;
; 1.790 ; T65:u1|Set_Addr_To_r[0]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg8  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.666     ; 1.262      ;
; 1.790 ; T65:u1|AD[7]                                                                     ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a2~porta_address_reg7  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.805     ; 1.123      ;
; 1.791 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg7  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.656     ; 1.273      ;
; 1.793 ; T65:u1|Set_Addr_To_r[1]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg10 ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.666     ; 1.265      ;
; 1.803 ; T65:u1|AD[7]                                                                     ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.821     ; 1.120      ;
; 1.807 ; T65:u1|AD[7]                                                                     ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a6~porta_address_reg7  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.807     ; 1.138      ;
; 1.808 ; T65:u1|BAL[5]                                                                    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.794     ; 1.152      ;
; 1.822 ; T65:u1|BAL[1]                                                                    ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.790     ; 1.170      ;
; 1.822 ; T65:u1|Set_Addr_To_r[0]                                                          ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 0.000        ; -0.670     ; 1.290      ;
+-------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'w_cpuClock'                                                                                                               ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.491 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[2] ; clk          ; w_cpuClock  ; 0.500        ; 1.058      ; 1.099      ;
; 0.491 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[1] ; clk          ; w_cpuClock  ; 0.500        ; 1.058      ; 1.099      ;
; 0.491 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[0] ; clk          ; w_cpuClock  ; 0.500        ; 1.058      ; 1.099      ;
; 0.505 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[3] ; clk          ; w_cpuClock  ; 0.500        ; 1.056      ; 1.083      ;
; 0.505 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[4] ; clk          ; w_cpuClock  ; 0.500        ; 1.056      ; 1.083      ;
; 0.505 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[5] ; clk          ; w_cpuClock  ; 0.500        ; 1.056      ; 1.083      ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 18.458 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 20.000       ; 0.022      ; 1.596      ;
; 18.458 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 20.000       ; 0.022      ; 1.596      ;
; 18.458 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 20.000       ; 0.022      ; 1.596      ;
; 18.458 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 20.000       ; 0.022      ; 1.596      ;
; 18.458 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 20.000       ; 0.022      ; 1.596      ;
; 18.458 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 20.000       ; 0.022      ; 1.596      ;
; 18.458 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 20.000       ; 0.022      ; 1.596      ;
; 18.460 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 20.000       ; 0.023      ; 1.595      ;
; 18.460 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 20.000       ; 0.023      ; 1.595      ;
; 18.460 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 20.000       ; 0.023      ; 1.595      ;
; 18.460 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 20.000       ; 0.023      ; 1.595      ;
; 18.460 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 20.000       ; 0.023      ; 1.595      ;
; 18.460 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 20.000       ; 0.023      ; 1.595      ;
; 18.584 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 20.000       ; 0.012      ; 1.460      ;
; 18.584 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 20.000       ; 0.012      ; 1.460      ;
; 18.584 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 20.000       ; 0.012      ; 1.460      ;
; 18.584 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 20.000       ; 0.012      ; 1.460      ;
; 18.584 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 20.000       ; 0.012      ; 1.460      ;
; 18.584 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 20.000       ; 0.012      ; 1.460      ;
; 18.844 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 20.000       ; -0.002     ; 1.186      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 20.000       ; -0.003     ; 1.177      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 20.000       ; -0.003     ; 1.177      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 20.000       ; -0.005     ; 1.175      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 20.000       ; -0.005     ; 1.175      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 20.000       ; -0.005     ; 1.175      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 20.000       ; -0.005     ; 1.175      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 20.000       ; -0.005     ; 1.175      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 20.000       ; -0.005     ; 1.175      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.177      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.177      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.177      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 20.000       ; -0.003     ; 1.177      ;
; 18.852 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 20.000       ; -0.003     ; 1.177      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'w_cpuClock'                                                                                                                ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[3] ; clk          ; w_cpuClock  ; -0.500       ; 1.056      ; 1.083      ;
; 0.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[4] ; clk          ; w_cpuClock  ; -0.500       ; 1.056      ; 1.083      ;
; 0.375 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[5] ; clk          ; w_cpuClock  ; -0.500       ; 1.056      ; 1.083      ;
; 0.389 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[2] ; clk          ; w_cpuClock  ; -0.500       ; 1.058      ; 1.099      ;
; 0.389 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[1] ; clk          ; w_cpuClock  ; -0.500       ; 1.058      ; 1.099      ;
; 0.389 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxReadPointer[0] ; clk          ; w_cpuClock  ; -0.500       ; 1.058      ; 1.099      ;
+-------+------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; clk          ; clk         ; 0.000        ; -0.003     ; 1.177      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; clk          ; clk         ; 0.000        ; -0.003     ; 1.177      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; clk          ; clk         ; 0.000        ; -0.005     ; 1.175      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; clk          ; clk         ; 0.000        ; -0.005     ; 1.175      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; clk          ; clk         ; 0.000        ; -0.005     ; 1.175      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; clk          ; clk         ; 0.000        ; -0.005     ; 1.175      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; clk          ; clk         ; 0.000        ; -0.005     ; 1.175      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; clk          ; clk         ; 0.000        ; -0.005     ; 1.175      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.177      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.177      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.177      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.177      ;
; 1.028 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; clk          ; clk         ; 0.000        ; -0.003     ; 1.177      ;
; 1.036 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.186      ;
; 1.296 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.460      ;
; 1.296 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.460      ;
; 1.296 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.460      ;
; 1.296 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.460      ;
; 1.296 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.460      ;
; 1.296 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.460      ;
; 1.420 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; clk          ; clk         ; 0.000        ; 0.023      ; 1.595      ;
; 1.420 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; clk          ; clk         ; 0.000        ; 0.023      ; 1.595      ;
; 1.420 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; clk          ; clk         ; 0.000        ; 0.023      ; 1.595      ;
; 1.420 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; clk          ; clk         ; 0.000        ; 0.023      ; 1.595      ;
; 1.420 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; clk          ; clk         ; 0.000        ; 0.023      ; 1.595      ;
; 1.420 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; clk          ; clk         ; 0.000        ; 0.023      ; 1.595      ;
; 1.422 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; clk          ; clk         ; 0.000        ; 0.022      ; 1.596      ;
; 1.422 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; clk          ; clk         ; 0.000        ; 0.022      ; 1.596      ;
; 1.422 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; clk          ; clk         ; 0.000        ; 0.022      ; 1.596      ;
; 1.422 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; clk          ; clk         ; 0.000        ; 0.022      ; 1.596      ;
; 1.422 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; clk          ; clk         ; 0.000        ; 0.022      ; 1.596      ;
; 1.422 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; clk          ; clk         ; 0.000        ; 0.022      ; 1.596      ;
; 1.422 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; clk          ; clk         ; 0.000        ; 0.022      ; 1.596      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClock'                                                             ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; T65:u1|BusB[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; T65:u1|BusB[4]     ;
+--------+--------------+----------------+------------------+------------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[2]'                                                                                                                                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[0]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[1]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[1]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[2]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[2]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[3]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[3]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[4]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[5]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[6]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_a[7]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[0]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[1]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[2]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[3]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[4]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[5]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[6]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7]                           ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|q_b[7]                           ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[2] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|DisplayRam2k:DisplayRAM|altsyncram:altsyncram_component|altsyncram_uh52:auto_generated|ram_block1a1~porta_address_reg3  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0                      ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0                      ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg10  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg10  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg11  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg11  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg8   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg8   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg9   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a0~porta_address_reg9   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1                      ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1                      ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10                     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10                     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11                     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11                     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a11~porta_address_reg9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12                     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12                     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg0  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg6  ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL|altpll_component|pll|clk[0]'                                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|hAct             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[0]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[1]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[2]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[3]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[4]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[5]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[6]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[7]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[8]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|horizCount[9]    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_hSync          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|n_vSync          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[7] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[8] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|vertLineCount[9] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; Mem_Mapped_SVGA:MemMappedSVGA|Video_SVGA_64x32:Video_SVGA_64x32|video            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|hAct|clk                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|hAct|clk                                          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[0]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[0]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[1]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[1]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[2]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[2]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[3]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[3]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[4]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[4]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[5]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[5]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[6]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[6]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[7]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[7]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[8]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[8]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[9]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|horizCount[9]|clk                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_hSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_hSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_vSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|n_vSync|clk                                       ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[0]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[0]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[1]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[1]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[2]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[2]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[3]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[3]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[4]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[4]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[5]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[5]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[6]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[6]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[7]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[7]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[8]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[8]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[9]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|vertLineCount[9]|clk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|video|clk                                         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; MemMappedSVGA|Video_SVGA_64x32|video|clk                                         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|inclk[0]                                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|inclk[0]                                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|outclk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; PLL|altpll_component|pll|clk[0] ; Rise       ; PLL|altpll_component|_clk0~clkctrl|outclk                                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; i_n_reset       ; clk        ; 3.543 ; 3.543 ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; 2.195 ; 2.195 ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; 2.342 ; 2.342 ; Rise       ; clk             ;
; i_rxd           ; clk        ; 2.828 ; 2.828 ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; 6.033 ; 6.033 ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 6.033 ; 6.033 ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 5.833 ; 5.833 ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 5.259 ; 5.259 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 5.798 ; 5.798 ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 5.619 ; 5.619 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 5.352 ; 5.352 ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 5.018 ; 5.018 ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 5.289 ; 5.289 ; Rise       ; w_cpuClock      ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; i_n_reset       ; clk        ; -3.423 ; -3.423 ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; -2.075 ; -2.075 ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; -2.222 ; -2.222 ; Rise       ; clk             ;
; i_rxd           ; clk        ; -1.921 ; -1.921 ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; -2.772 ; -2.772 ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; -3.625 ; -3.625 ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; -3.788 ; -3.788 ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; -3.040 ; -3.040 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; -3.926 ; -3.926 ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; -3.680 ; -3.680 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; -2.772 ; -2.772 ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; -3.146 ; -3.146 ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; -3.240 ; -3.240 ; Rise       ; w_cpuClock      ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 2.151 ; 2.151 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 2.142 ; 2.142 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 2.151 ; 2.151 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 2.126 ; 2.126 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 2.126 ; 2.126 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 2.046 ; 2.046 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 2.147 ; 2.147 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 2.147 ; 2.147 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 2.137 ; 2.137 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 2.248 ; 2.248 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 2.256 ; 2.256 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 3.977 ; 3.977 ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 3.693 ; 3.693 ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 3.896 ; 3.896 ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 3.977 ; 3.977 ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 3.887 ; 3.887 ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 3.775 ; 3.775 ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 3.926 ; 3.926 ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 3.787 ; 3.787 ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 3.791 ; 3.791 ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 3.978 ; 3.978 ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 3.843 ; 3.843 ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 3.978 ; 3.978 ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 3.613 ; 3.613 ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 3.835 ; 3.835 ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 3.573 ; 3.573 ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 3.703 ; 3.703 ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 3.840 ; 3.840 ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 3.699 ; 3.699 ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 3.700 ; 3.700 ; Rise       ; clk                             ;
; o_rts              ; clk        ; 4.237 ; 4.237 ; Rise       ; clk                             ;
; o_txd              ; clk        ; 4.316 ; 4.316 ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 5.881 ; 5.881 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 5.707 ; 5.707 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 5.461 ; 5.461 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 5.881 ; 5.881 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 5.526 ; 5.526 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 5.303 ; 5.303 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 5.654 ; 5.654 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 5.714 ; 5.714 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 5.530 ; 5.530 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 6.095 ; 6.095 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 3.207 ; 3.207 ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 3.482 ; 3.482 ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 5.270 ; 5.270 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 4.883 ; 4.883 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 4.812 ; 4.812 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 4.836 ; 4.836 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 4.947 ; 4.947 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 4.973 ; 4.973 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 5.162 ; 5.162 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 5.058 ; 5.058 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 5.270 ; 5.270 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 4.313 ; 4.313 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 4.062 ; 4.062 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 3.909 ; 3.909 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 3.815 ; 3.815 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 4.134 ; 4.134 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 4.296 ; 4.296 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 4.074 ; 4.074 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 3.776 ; 3.776 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;       ; 2.621 ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;       ; 2.639 ; Fall       ; w_cpuClock                      ;
+--------------------+------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 2.142 ; 2.142 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 2.142 ; 2.142 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 2.151 ; 2.151 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 2.046 ; 2.046 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 2.126 ; 2.126 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 2.046 ; 2.046 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 2.137 ; 2.137 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 2.147 ; 2.147 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 2.137 ; 2.137 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 2.248 ; 2.248 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 2.256 ; 2.256 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 3.693 ; 3.693 ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 3.693 ; 3.693 ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 3.896 ; 3.896 ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 3.977 ; 3.977 ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 3.887 ; 3.887 ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 3.775 ; 3.775 ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 3.926 ; 3.926 ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 3.787 ; 3.787 ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 3.791 ; 3.791 ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 3.573 ; 3.573 ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 3.843 ; 3.843 ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 3.978 ; 3.978 ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 3.613 ; 3.613 ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 3.835 ; 3.835 ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 3.573 ; 3.573 ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 3.703 ; 3.703 ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 3.840 ; 3.840 ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 3.699 ; 3.699 ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 3.700 ; 3.700 ; Rise       ; clk                             ;
; o_rts              ; clk        ; 4.237 ; 4.237 ; Rise       ; clk                             ;
; o_txd              ; clk        ; 4.316 ; 4.316 ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 4.242 ; 4.242 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 4.543 ; 4.543 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 4.578 ; 4.578 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 4.761 ; 4.761 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 4.443 ; 4.443 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 4.242 ; 4.242 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 4.365 ; 4.365 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 4.809 ; 4.809 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 4.659 ; 4.659 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 4.031 ; 4.031 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 2.621 ; 3.207 ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 2.639 ; 3.482 ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 3.270 ; 3.270 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 3.882 ; 3.882 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 3.591 ; 3.591 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 3.485 ; 3.485 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 3.743 ; 3.743 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 3.850 ; 3.850 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 3.798 ; 3.798 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 3.633 ; 3.633 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 3.902 ; 3.902 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 3.478 ; 3.478 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 3.512 ; 3.512 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 3.366 ; 3.366 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 3.315 ; 3.315 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 3.581 ; 3.581 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 3.437 ; 3.437 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 3.372 ; 3.372 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 3.270 ; 3.270 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;       ; 2.621 ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;       ; 2.639 ; Fall       ; w_cpuClock                      ;
+--------------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 4.826 ;    ;    ; 4.826 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 4.826 ;    ;    ; 4.826 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+-----------------+------------+-------+------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 3.223 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 3.242 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 3.361 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 3.362 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 3.362 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 3.362 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 3.232 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 3.224 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 3.223 ;      ; Rise       ; w_cpuClock      ;
+-----------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+-----------------+------------+-------+------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 3.223 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 3.242 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 3.361 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 3.362 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 3.362 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 3.362 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 3.232 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 3.224 ;      ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 3.223 ;      ; Rise       ; w_cpuClock      ;
+-----------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 3.223     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 3.242     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 3.361     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 3.362     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 3.362     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 3.362     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 3.232     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 3.224     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 3.223     ;           ; Rise       ; w_cpuClock      ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; io_sramData[*]  ; w_cpuClock ; 3.223     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 3.242     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 3.361     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 3.362     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 3.362     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 3.362     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 3.232     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 3.224     ;           ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 3.223     ;           ; Rise       ; w_cpuClock      ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+----------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                 ; -23.128   ; -2.103  ; 0.491    ; -0.854  ; -0.742              ;
;  PLL|altpll_component|pll|clk[0] ; 5.552     ; 0.246   ; N/A      ; N/A     ; 18.758              ;
;  PLL|altpll_component|pll|clk[2] ; -9.873    ; 0.647   ; N/A      ; N/A     ; 6.933               ;
;  clk                             ; -8.829    ; -0.489  ; 15.740   ; 1.028   ; 7.223               ;
;  w_cpuClock                      ; -23.128   ; -2.103  ; 0.491    ; -0.854  ; -0.742              ;
; Design-wide TNS                  ; -3957.798 ; -12.472 ; 0.0      ; -5.034  ; -225.568            ;
;  PLL|altpll_component|pll|clk[0] ; 0.000     ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  PLL|altpll_component|pll|clk[2] ; -438.194  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  clk                             ; -1343.328 ; -1.395  ; 0.000    ; 0.000   ; 0.000               ;
;  w_cpuClock                      ; -2176.276 ; -12.472 ; 0.000    ; -5.034  ; -225.568            ;
+----------------------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; i_n_reset       ; clk        ; 9.205  ; 9.205  ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; 4.841  ; 4.841  ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; 5.141  ; 5.141  ; Rise       ; clk             ;
; i_rxd           ; clk        ; 6.681  ; 6.681  ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; 16.214 ; 16.214 ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; 16.214 ; 16.214 ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; 15.483 ; 15.483 ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; 13.296 ; 13.296 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; 15.541 ; 15.541 ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; 14.602 ; 14.602 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; 14.169 ; 14.169 ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; 13.077 ; 13.077 ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; 13.931 ; 13.931 ; Rise       ; w_cpuClock      ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; i_n_reset       ; clk        ; -3.423 ; -3.423 ; Rise       ; clk             ;
; i_ps2Clk        ; clk        ; -2.075 ; -2.075 ; Rise       ; clk             ;
; i_ps2Data       ; clk        ; -2.222 ; -2.222 ; Rise       ; clk             ;
; i_rxd           ; clk        ; -1.921 ; -1.921 ; Rise       ; clk             ;
; io_sramData[*]  ; w_cpuClock ; -2.772 ; -2.772 ; Rise       ; w_cpuClock      ;
;  io_sramData[0] ; w_cpuClock ; -3.625 ; -3.625 ; Rise       ; w_cpuClock      ;
;  io_sramData[1] ; w_cpuClock ; -3.788 ; -3.788 ; Rise       ; w_cpuClock      ;
;  io_sramData[2] ; w_cpuClock ; -3.040 ; -3.040 ; Rise       ; w_cpuClock      ;
;  io_sramData[3] ; w_cpuClock ; -3.926 ; -3.926 ; Rise       ; w_cpuClock      ;
;  io_sramData[4] ; w_cpuClock ; -3.680 ; -3.680 ; Rise       ; w_cpuClock      ;
;  io_sramData[5] ; w_cpuClock ; -2.772 ; -2.772 ; Rise       ; w_cpuClock      ;
;  io_sramData[6] ; w_cpuClock ; -3.146 ; -3.146 ; Rise       ; w_cpuClock      ;
;  io_sramData[7] ; w_cpuClock ; -3.240 ; -3.240 ; Rise       ; w_cpuClock      ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+--------+--------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 5.392  ; 5.392  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 5.378  ; 5.378  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 5.392  ; 5.392  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 5.374  ; 5.374  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 5.374  ; 5.374  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 5.040  ; 5.040  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 5.394  ; 5.394  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 5.394  ; 5.394  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 5.384  ; 5.384  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 5.728  ; 5.728  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 5.749  ; 5.749  ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 8.852  ; 8.852  ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 8.283  ; 8.283  ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 8.590  ; 8.590  ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 8.852  ; 8.852  ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 8.701  ; 8.701  ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 8.345  ; 8.345  ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 8.774  ; 8.774  ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 8.348  ; 8.348  ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 8.355  ; 8.355  ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 8.693  ; 8.693  ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 8.462  ; 8.462  ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 8.673  ; 8.673  ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 7.709  ; 7.709  ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 8.450  ; 8.450  ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 7.645  ; 7.645  ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 8.047  ; 8.047  ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 8.693  ; 8.693  ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 8.035  ; 8.035  ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 8.042  ; 8.042  ; Rise       ; clk                             ;
; o_rts              ; clk        ; 9.728  ; 9.728  ; Rise       ; clk                             ;
; o_txd              ; clk        ; 10.000 ; 10.000 ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 15.473 ; 15.473 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 14.744 ; 14.744 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 14.064 ; 14.064 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 15.473 ; 15.473 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 14.344 ; 14.344 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 13.611 ; 13.611 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 14.763 ; 14.763 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 14.809 ; 14.809 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 14.292 ; 14.292 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 17.146 ; 17.146 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 7.585  ; 7.585  ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 8.834  ; 8.834  ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 14.088 ; 14.088 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 12.148 ; 12.148 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 12.930 ; 12.930 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 12.958 ; 12.958 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 13.084 ; 13.084 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 13.282 ; 13.282 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 13.739 ; 13.739 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 13.453 ; 13.453 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 14.088 ; 14.088 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 11.239 ; 11.239 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 10.472 ; 10.472 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 10.062 ; 10.062 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 9.857  ; 9.857  ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 11.078 ; 11.078 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 11.674 ; 11.674 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 10.873 ; 10.873 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 9.915  ; 9.915  ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;        ; 6.464  ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;        ; 6.673  ; Fall       ; w_cpuClock                      ;
+--------------------+------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------------+------------+-------+-------+------------+---------------------------------+
; o_Vid_Blu[*]       ; clk        ; 2.142 ; 2.142 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[0]      ; clk        ; 2.142 ; 2.142 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Blu[1]      ; clk        ; 2.151 ; 2.151 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Grn[*]       ; clk        ; 2.046 ; 2.046 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[0]      ; clk        ; 2.126 ; 2.126 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Grn[1]      ; clk        ; 2.046 ; 2.046 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_Red[*]       ; clk        ; 2.137 ; 2.137 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[0]      ; clk        ; 2.147 ; 2.147 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
;  o_Vid_Red[1]      ; clk        ; 2.137 ; 2.137 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_hSync        ; clk        ; 2.248 ; 2.248 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_Vid_vSync        ; clk        ; 2.256 ; 2.256 ; Rise       ; PLL|altpll_component|pll|clk[0] ;
; o_J6IO8[*]         ; clk        ; 3.693 ; 3.693 ; Rise       ; clk                             ;
;  o_J6IO8[0]        ; clk        ; 3.693 ; 3.693 ; Rise       ; clk                             ;
;  o_J6IO8[1]        ; clk        ; 3.896 ; 3.896 ; Rise       ; clk                             ;
;  o_J6IO8[2]        ; clk        ; 3.977 ; 3.977 ; Rise       ; clk                             ;
;  o_J6IO8[3]        ; clk        ; 3.887 ; 3.887 ; Rise       ; clk                             ;
;  o_J6IO8[4]        ; clk        ; 3.775 ; 3.775 ; Rise       ; clk                             ;
;  o_J6IO8[5]        ; clk        ; 3.926 ; 3.926 ; Rise       ; clk                             ;
;  o_J6IO8[6]        ; clk        ; 3.787 ; 3.787 ; Rise       ; clk                             ;
;  o_J6IO8[7]        ; clk        ; 3.791 ; 3.791 ; Rise       ; clk                             ;
; o_J8IO8[*]         ; clk        ; 3.573 ; 3.573 ; Rise       ; clk                             ;
;  o_J8IO8[0]        ; clk        ; 3.843 ; 3.843 ; Rise       ; clk                             ;
;  o_J8IO8[1]        ; clk        ; 3.978 ; 3.978 ; Rise       ; clk                             ;
;  o_J8IO8[2]        ; clk        ; 3.613 ; 3.613 ; Rise       ; clk                             ;
;  o_J8IO8[3]        ; clk        ; 3.835 ; 3.835 ; Rise       ; clk                             ;
;  o_J8IO8[4]        ; clk        ; 3.573 ; 3.573 ; Rise       ; clk                             ;
;  o_J8IO8[5]        ; clk        ; 3.703 ; 3.703 ; Rise       ; clk                             ;
;  o_J8IO8[6]        ; clk        ; 3.840 ; 3.840 ; Rise       ; clk                             ;
;  o_J8IO8[7]        ; clk        ; 3.699 ; 3.699 ; Rise       ; clk                             ;
; o_ledOut           ; clk        ; 3.700 ; 3.700 ; Rise       ; clk                             ;
; o_rts              ; clk        ; 4.237 ; 4.237 ; Rise       ; clk                             ;
; o_txd              ; clk        ; 4.316 ; 4.316 ; Rise       ; clk                             ;
; io_sramData[*]     ; w_cpuClock ; 4.242 ; 4.242 ; Rise       ; w_cpuClock                      ;
;  io_sramData[0]    ; w_cpuClock ; 4.543 ; 4.543 ; Rise       ; w_cpuClock                      ;
;  io_sramData[1]    ; w_cpuClock ; 4.578 ; 4.578 ; Rise       ; w_cpuClock                      ;
;  io_sramData[2]    ; w_cpuClock ; 4.761 ; 4.761 ; Rise       ; w_cpuClock                      ;
;  io_sramData[3]    ; w_cpuClock ; 4.443 ; 4.443 ; Rise       ; w_cpuClock                      ;
;  io_sramData[4]    ; w_cpuClock ; 4.242 ; 4.242 ; Rise       ; w_cpuClock                      ;
;  io_sramData[5]    ; w_cpuClock ; 4.365 ; 4.365 ; Rise       ; w_cpuClock                      ;
;  io_sramData[6]    ; w_cpuClock ; 4.809 ; 4.809 ; Rise       ; w_cpuClock                      ;
;  io_sramData[7]    ; w_cpuClock ; 4.659 ; 4.659 ; Rise       ; w_cpuClock                      ;
; o_n_sRamCS         ; w_cpuClock ; 4.031 ; 4.031 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ; 2.621 ; 3.207 ; Rise       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ; 2.639 ; 3.482 ; Rise       ; w_cpuClock                      ;
; o_sramAddress[*]   ; w_cpuClock ; 3.270 ; 3.270 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[0]  ; w_cpuClock ; 3.882 ; 3.882 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[1]  ; w_cpuClock ; 3.591 ; 3.591 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[2]  ; w_cpuClock ; 3.485 ; 3.485 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[3]  ; w_cpuClock ; 3.743 ; 3.743 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[4]  ; w_cpuClock ; 3.850 ; 3.850 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[5]  ; w_cpuClock ; 3.798 ; 3.798 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[6]  ; w_cpuClock ; 3.633 ; 3.633 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[7]  ; w_cpuClock ; 3.902 ; 3.902 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[8]  ; w_cpuClock ; 3.478 ; 3.478 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[9]  ; w_cpuClock ; 3.512 ; 3.512 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[10] ; w_cpuClock ; 3.366 ; 3.366 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[11] ; w_cpuClock ; 3.315 ; 3.315 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[12] ; w_cpuClock ; 3.581 ; 3.581 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[13] ; w_cpuClock ; 3.437 ; 3.437 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[14] ; w_cpuClock ; 3.372 ; 3.372 ; Rise       ; w_cpuClock                      ;
;  o_sramAddress[15] ; w_cpuClock ; 3.270 ; 3.270 ; Rise       ; w_cpuClock                      ;
; o_n_sRamOE         ; w_cpuClock ;       ; 2.621 ; Fall       ; w_cpuClock                      ;
; o_n_sRamWE         ; w_cpuClock ;       ; 2.639 ; Fall       ; w_cpuClock                      ;
+--------------------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 9.806 ;    ;    ; 9.806 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; i_n_reset  ; o_reset_LED ; 4.826 ;    ;    ; 4.826 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 4382     ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; clk                             ; 8868     ; 57       ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 1725     ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 1157     ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 44       ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 200      ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 1056     ; 4        ; 0        ; 0        ;
; clk                             ; w_cpuClock                      ; 1350     ; 0        ; 186      ; 0        ;
; PLL|altpll_component|pll|clk[2] ; w_cpuClock                      ; 139      ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; w_cpuClock                      ; 1918192  ; 139      ; 243      ; 225      ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 4382     ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; clk                             ; 8868     ; 57       ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[0] ; 1725     ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[0] ; 1157     ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[0] ; PLL|altpll_component|pll|clk[2] ; 44       ; 0        ; 0        ; 0        ;
; PLL|altpll_component|pll|clk[2] ; PLL|altpll_component|pll|clk[2] ; 200      ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; PLL|altpll_component|pll|clk[2] ; 1056     ; 4        ; 0        ; 0        ;
; clk                             ; w_cpuClock                      ; 1350     ; 0        ; 186      ; 0        ;
; PLL|altpll_component|pll|clk[2] ; w_cpuClock                      ; 139      ; 0        ; 0        ; 0        ;
; w_cpuClock                      ; w_cpuClock                      ; 1918192  ; 139      ; 243      ; 225      ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 33       ; 0        ; 0        ; 0        ;
; clk        ; w_cpuClock ; 0        ; 0        ; 6        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 33       ; 0        ; 0        ; 0        ;
; clk        ; w_cpuClock ; 0        ; 0        ; 6        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 309   ; 309  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 402   ; 402  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 25 17:36:21 2021
Info: Command: quartus_sta uk101_41kRAM -c uk101_41kRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uk101_41kRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {PLL|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {PLL|altpll_component|pll|clk[0]} {PLL|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {PLL|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL|altpll_component|pll|clk[2]} {PLL|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name w_cpuClock w_cpuClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.128
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.128     -2176.276 w_cpuClock 
    Info (332119):    -9.873      -438.194 PLL|altpll_component|pll|clk[2] 
    Info (332119):    -8.829     -1343.328 clk 
    Info (332119):     5.552         0.000 PLL|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.103
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.103       -12.472 w_cpuClock 
    Info (332119):     0.262         0.000 clk 
    Info (332119):     0.760         0.000 PLL|altpll_component|pll|clk[0] 
    Info (332119):     2.121         0.000 PLL|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 1.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.558         0.000 w_cpuClock 
    Info (332119):    15.740         0.000 clk 
Info (332146): Worst-case removal slack is -0.854
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.854        -5.034 w_cpuClock 
    Info (332119):     2.791         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -0.742
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.742      -225.568 w_cpuClock 
    Info (332119):     6.933         0.000 PLL|altpll_component|pll|clk[2] 
    Info (332119):     7.223         0.000 clk 
    Info (332119):    18.758         0.000 PLL|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.446
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.446      -570.409 w_cpuClock 
    Info (332119):    -2.658      -121.066 PLL|altpll_component|pll|clk[2] 
    Info (332119):    -1.936      -194.501 clk 
    Info (332119):    15.577         0.000 PLL|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -0.600
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.600        -4.318 w_cpuClock 
    Info (332119):    -0.489        -1.395 clk 
    Info (332119):     0.246         0.000 PLL|altpll_component|pll|clk[0] 
    Info (332119):     0.647         0.000 PLL|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 0.491
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.491         0.000 w_cpuClock 
    Info (332119):    18.458         0.000 clk 
Info (332146): Worst-case removal slack is 0.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.375         0.000 w_cpuClock 
    Info (332119):     1.028         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500      -152.000 w_cpuClock 
    Info (332119):     7.873         0.000 PLL|altpll_component|pll|clk[2] 
    Info (332119):     8.077         0.000 clk 
    Info (332119):    19.000         0.000 PLL|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4582 megabytes
    Info: Processing ended: Fri Jun 25 17:36:24 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


