Fitter report for lab5
Mon Apr 13 14:33:13 2015
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 13 14:33:13 2015    ;
; Quartus II Version                 ; 9.1 Build 222 10/21/2009 SJ Full Version ;
; Revision Name                      ; lab5                                     ;
; Top-level Entity Name              ; g26_lab5_FSM                             ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 693 / 18,752 ( 4 % )                     ;
;     Total combinational functions  ; 618 / 18,752 ( 3 % )                     ;
;     Dedicated logic registers      ; 373 / 18,752 ( 2 % )                     ;
; Total registers                    ; 373                                      ;
; Total pins                         ; 64 / 315 ( 20 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 12,432 / 239,616 ( 5 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.92        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  10.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                   ;
+----------+----------------+--------------+---------------------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To                ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------------------+---------------+----------------+
; Location ;                ;              ; segmentsofnoteduration[0] ; PIN_F4        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnoteduration[1] ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnoteduration[2] ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnoteduration[3] ; PIN_J4        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnoteduration[4] ; PIN_L8        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnoteduration[5] ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnoteduration[6] ; PIN_D4        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnotenumber[0]   ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnotenumber[1]   ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnotenumber[2]   ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnotenumber[3]   ; PIN_C1        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnotenumber[4]   ; PIN_E3        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnotenumber[5]   ; PIN_E4        ; QSF Assignment ;
; Location ;                ;              ; segmentsofnotenumber[6]   ; PIN_D3        ; QSF Assignment ;
; Location ;                ;              ; segmentsofoctave[0]       ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; segmentsofoctave[1]       ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; segmentsofoctave[2]       ; PIN_H5        ; QSF Assignment ;
; Location ;                ;              ; segmentsofoctave[3]       ; PIN_H4        ; QSF Assignment ;
; Location ;                ;              ; segmentsofoctave[4]       ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; segmentsofoctave[5]       ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; segmentsofoctave[6]       ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; segmentsofvolume[0]       ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; segmentsofvolume[1]       ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; segmentsofvolume[2]       ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; segmentsofvolume[3]       ; PIN_H1        ; QSF Assignment ;
; Location ;                ;              ; segmentsofvolume[4]       ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; segmentsofvolume[5]       ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; segmentsofvolume[6]       ; PIN_E2        ; QSF Assignment ;
+----------+----------------+--------------+---------------------------+---------------+----------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 1116 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 1116 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 1116    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Lab-5/lab5.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 693 / 18,752 ( 4 % )      ;
;     -- Combinational with no register       ; 320                       ;
;     -- Register only                        ; 75                        ;
;     -- Combinational with a register        ; 298                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 284                       ;
;     -- 3 input functions                    ; 169                       ;
;     -- <=2 input functions                  ; 165                       ;
;     -- Register only                        ; 75                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 452                       ;
;     -- arithmetic mode                      ; 166                       ;
;                                             ;                           ;
; Total registers*                            ; 373 / 19,649 ( 2 % )      ;
;     -- Dedicated logic registers            ; 373 / 18,752 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 50 / 1,172 ( 4 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 64 / 315 ( 20 % )         ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )            ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 5 / 52 ( 10 % )           ;
; Total block memory bits                     ; 12,432 / 239,616 ( 5 % )  ;
; Total block memory implementation bits      ; 23,040 / 239,616 ( 10 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%              ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%              ;
; Maximum fan-out node                        ; clk~clkctrl               ;
; Maximum fan-out                             ; 378                       ;
; Highest non-global fan-out signal           ; reset                     ;
; Highest non-global fan-out                  ; 305                       ;
; Total fan-out                               ; 3520                      ;
; Average fan-out                             ; 3.16                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; BPM[0]      ; W12   ; 7        ; 26           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BPM[1]      ; U12   ; 8        ; 26           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BPM[2]      ; U11   ; 8        ; 26           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BPM[3]      ; M2    ; 1        ; 0            ; 13           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BPM[4]      ; M1    ; 1        ; 0            ; 13           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BPM[5]      ; L2    ; 2        ; 0            ; 13           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INIT        ; T21   ; 6        ; 50           ; 9            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk         ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; i_data[0]   ; AA11  ; 8        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_data[1]   ; G12   ; 4        ; 31           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_data[2]   ; B14   ; 4        ; 29           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_data[3]   ; A14   ; 4        ; 29           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_data[4]   ; A13   ; 4        ; 26           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_data[5]   ; R18   ; 6        ; 50           ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_data[6]   ; AB11  ; 8        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_data[7]   ; P18   ; 6        ; 50           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pause       ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset       ; T22   ; 6        ; 50           ; 9            ; 0           ; 305                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; shiftoctave ; L21   ; 5        ; 50           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; songnumber  ; L22   ; 5        ; 50           ; 14           ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; start       ; R22   ; 6        ; 50           ; 10           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; stop        ; R21   ; 6        ; 50           ; 10           ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; whetherloop ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_BCLK      ; A4    ; 3        ; 1            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACDAT    ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACLRCK   ; A5    ; 3        ; 3            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_MCLK      ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AB20  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AA20  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; Y16   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; U15   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; R14   ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; Y14   ; 7        ; 39           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SDAT      ; B3    ; 3        ; 1            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; triggerforled ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                            ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------+---------------------+
; FL_DQ[0] ; AB16  ; 7        ; 35           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[1] ; AA16  ; 7        ; 35           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[2] ; AB17  ; 7        ; 37           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[3] ; AA17  ; 7        ; 37           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[4] ; AB18  ; 7        ; 42           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[5] ; AA18  ; 7        ; 44           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[6] ; AB19  ; 7        ; 48           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
; FL_DQ[7] ; AA19  ; 7        ; 48           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 4 / 33 ( 12 % )  ; 3.3V          ; --           ;
; 3        ; 6 / 43 ( 14 % )  ; 3.3V          ; --           ;
; 4        ; 4 / 40 ( 10 % )  ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 9 / 36 ( 25 % )  ; 3.3V          ; --           ;
; 7        ; 36 / 40 ( 90 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 43 ( 9 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; i_data[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 279        ; 4        ; i_data[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; i_data[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; i_data[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_MCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; i_data[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; i_data[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; BPM[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; shiftoctave                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; songnumber                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; BPM[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; BPM[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; pause                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; i_data[7]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 145        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 150        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 151        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; i_data[5]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; triggerforled                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; stop                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; start                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; INIT                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; BPM[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; BPM[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 157        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; whetherloop                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; BPM[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 149        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                        ; Library Name ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |g26_lab5_FSM                                           ; 693 (44)    ; 373 (14)                  ; 0 (0)         ; 12432       ; 5    ; 0            ; 0       ; 0         ; 64   ; 0            ; 320 (30)     ; 75 (0)            ; 298 (14)         ; |g26_lab5_FSM                                                                                                                              ; work         ;
;    |g26_flash_read:Gate2|                               ; 587 (0)     ; 325 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 262 (0)      ; 75 (0)            ; 250 (0)          ; |g26_lab5_FSM|g26_flash_read:Gate2                                                                                                         ;              ;
;       |Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2| ; 162 (31)    ; 127 (31)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 51 (28)           ; 76 (2)           ; |g26_lab5_FSM|g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2                                                         ;              ;
;          |Altera_UP_Flash_Memory_Controller:fm|         ; 67 (67)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 7 (7)             ; 45 (45)          ; |g26_lab5_FSM|g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm                    ;              ;
;          |Altera_UP_Flash_Memory_User_Interface:ui|     ; 96 (96)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 16 (16)           ; 60 (60)          ; |g26_lab5_FSM|g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui                ;              ;
;       |g26_audio_interface:Gate3|                       ; 156 (156)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 8 (8)             ; 79 (79)          ; |g26_lab5_FSM|g26_flash_read:Gate2|g26_audio_interface:Gate3                                                                               ;              ;
;       |g26_flash_read_control:Gate1|                    ; 269 (269)   ; 111 (111)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (158)    ; 16 (16)           ; 95 (95)          ; |g26_lab5_FSM|g26_flash_read:Gate2|g26_flash_read_control:Gate1                                                                            ;              ;
;    |g26_note_timer_board:Gate1|                         ; 62 (30)     ; 34 (10)                   ; 0 (0)         ; 6288        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (20)      ; 0 (0)             ; 34 (10)          ; |g26_lab5_FSM|g26_note_timer_board:Gate1                                                                                                   ;              ;
;       |g26_tempo:Gate1|                                 ; 32 (8)      ; 24 (0)                    ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 24 (0)           ; |g26_lab5_FSM|g26_note_timer_board:Gate1|g26_tempo:Gate1                                                                                   ;              ;
;          |lpm_counter:U1|                               ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (0)           ; |g26_lab5_FSM|g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1                                                                    ;              ;
;             |cntr_akk:auto_generated|                   ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |g26_lab5_FSM|g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated                                            ;              ;
;          |lpm_rom:crc_table|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_rom:crc_table                                                                 ;              ;
;             |altrom:srom|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_rom:crc_table|altrom:srom                                                     ;              ;
;                |altsyncram:rom_block|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block                                ;              ;
;                   |altsyncram_1p01:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_1p01:auto_generated ;              ;
;       |lpm_rom:crc_table|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|g26_note_timer_board:Gate1|lpm_rom:crc_table                                                                                 ;              ;
;          |altrom:srom|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|g26_note_timer_board:Gate1|lpm_rom:crc_table|altrom:srom                                                                     ;              ;
;             |altsyncram:rom_block|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|g26_note_timer_board:Gate1|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block                                                ;              ;
;                |altsyncram_9p01:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|g26_note_timer_board:Gate1|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_9p01:auto_generated                 ;              ;
;    |lpm_rom:crc_table2|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|lpm_rom:crc_table2                                                                                                           ;              ;
;       |altrom:srom|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|lpm_rom:crc_table2|altrom:srom                                                                                               ;              ;
;          |altsyncram:rom_block|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|lpm_rom:crc_table2|altrom:srom|altsyncram:rom_block                                                                          ;              ;
;             |altsyncram_8q01:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|lpm_rom:crc_table2|altrom:srom|altsyncram:rom_block|altsyncram_8q01:auto_generated                                           ;              ;
;    |lpm_rom:crc_table|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|lpm_rom:crc_table                                                                                                            ;              ;
;       |altrom:srom|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|lpm_rom:crc_table|altrom:srom                                                                                                ;              ;
;          |altsyncram:rom_block|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block                                                                           ;              ;
;             |altsyncram_mo01:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g26_lab5_FSM|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_mo01:auto_generated                                            ;              ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; I2C_SDAT      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_DQ[0]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[1]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[2]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[3]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[4]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[5]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[6]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[7]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; triggerforled ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_MCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_BCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACLRCK   ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; clk           ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; reset         ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; songnumber    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; pause         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; BPM[0]        ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; BPM[1]        ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; BPM[2]        ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; BPM[3]        ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; BPM[4]        ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; BPM[5]        ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; start         ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; stop          ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; whetherloop   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; i_data[7]     ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; shiftoctave   ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; INIT          ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; i_data[0]     ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_data[1]     ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_data[2]     ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_data[3]     ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_data[4]     ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_data[5]     ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; i_data[6]     ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FL_DQ[0]                                                                                                                                                  ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[0]                       ; 1                 ; 6       ;
; FL_DQ[1]                                                                                                                                                  ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[1]                       ; 0                 ; 6       ;
; FL_DQ[2]                                                                                                                                                  ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[2]~feeder                ; 0                 ; 6       ;
; FL_DQ[3]                                                                                                                                                  ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[3]                       ; 0                 ; 6       ;
; FL_DQ[4]                                                                                                                                                  ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[4]                       ; 0                 ; 6       ;
; FL_DQ[5]                                                                                                                                                  ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[5]~feeder                ; 0                 ; 6       ;
; FL_DQ[6]                                                                                                                                                  ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[6]                       ; 0                 ; 6       ;
; FL_DQ[7]                                                                                                                                                  ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[7]                       ; 0                 ; 6       ;
; clk                                                                                                                                                       ;                   ;         ;
; reset                                                                                                                                                     ;                   ;         ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[23]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[22]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[21]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[20]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[19]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[18]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[17]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[16]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[15]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[14]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[13]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[12]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[11]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[10]                                            ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[9]                                             ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[8]                                             ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[7]                                             ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[6]                                             ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[5]                                             ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[4]                                             ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[3]                                             ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[2]                                             ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[1]                                             ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_counter:U1|cntr_akk:auto_generated|counter_reg_bit1a[0]                                             ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_reset_n                            ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|AUD_DACDAT                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|AUD_DACLRCK                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|AUD_BCLK                                                                                            ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|AUD_MCLK                                                                                            ; 0                 ; 6       ;
;      - whetherpause                                                                                                                                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|I2C_SCLK                                                                                            ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|command_cycle[2]                     ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|command_cycle[0]                     ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|command_cycle[1]                     ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|count[0]                                                                                                                ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|count[1]                                                                                                                ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|count[2]                                                                                                                ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|count[3]                                                                                                                ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|count[4]                                                                                                                ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|count[5]                                                                                                                ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|count[6]                                                                                                                ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|count[7]                                                                                                                ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|count[8]                                                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|cycle_counter[0]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|cycle_counter[1]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|cycle_counter[2]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|cycle_counter[3]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|cycle_counter[4]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|clk_count[0]                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|clk_count[1]                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|clk_count[2]                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|clk_count[3]                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|clk_count[4]                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|clk_count[5]                                                                                        ; 0                 ; 6       ;
;      - addresscounter[0]                                                                                                                                  ; 0                 ; 6       ;
;      - addresscounter[1]                                                                                                                                  ; 0                 ; 6       ;
;      - addresscounter[2]                                                                                                                                  ; 0                 ; 6       ;
;      - addresscounter[3]                                                                                                                                  ; 0                 ; 6       ;
;      - addresscounter[4]                                                                                                                                  ; 0                 ; 6       ;
;      - addresscounter[5]                                                                                                                                  ; 0                 ; 6       ;
;      - addresscounter[6]                                                                                                                                  ; 0                 ; 6       ;
;      - addresscounter[7]                                                                                                                                  ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[24]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[25]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[26]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[27]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[28]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[29]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[30]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[31]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[32]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[33]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[34]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[35]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[36]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[37]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[38]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[39]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[40]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[41]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[42]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[43]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[44]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[23]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[22]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[21]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[20]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[19]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[18]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[17]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[16]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[15]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[14]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[13]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[12]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[11]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[10]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[9]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[8]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[7]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[6]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[5]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[4]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[3]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[2]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[1]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[0]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|read_start                                                                                       ; 0                 ; 6       ;
;      - g26_note_timer_board:Gate1|TRIGGER                                                                                                                 ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[0]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[1]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[2]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[3]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[4]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[5]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[6]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[7]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[8]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[9]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[10]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[11]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[12]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[13]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[14]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[15]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[16]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[17]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[18]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[19]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[20]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_address[21]                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_ce_n                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_oe_n                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|flash_we_n                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_ERASE_CYCLE          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_WRITE_CYCLE          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_READ                 ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_WAIT_UNTIL_WRITTEN   ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_ERASE_WAIT_COMPLETED ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[0]                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[1]                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[2]                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[3]                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[4]                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[5]                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[6]                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[7]                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[8]                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[9]                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[10]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[11]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[12]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[13]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[14]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[15]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[16]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[17]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[18]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[19]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[20]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|address_reg[21]                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WAIT_COMMAND             ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_ACKNOWLEDGE              ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_RESET                    ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_READ                     ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE                    ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|Mcount                                                                                              ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|Bcount[1]                                                                                           ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|Bcount[0]                                                                                           ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|Bcount[2]                                                                                           ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[44]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[5]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[3]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[45]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[4]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[37]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[36]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[0]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[2]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[35]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[42]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[43]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[34]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[1]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[48]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[40]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[41]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[49]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[39]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[46]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[47]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[38]                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|I2C_SDAT~reg0                                                                                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|I2C_SDAT~en                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.s1                                                                                            ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.s0                                                                                            ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sw_init1                                                                                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sw_init0                                                                                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.send                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sack12                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sack22                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sack32                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sab2                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sw1b2                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sw2b2                                                                                         ; 0                 ; 6       ;
;      - whetherstop                                                                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_ERASE_CYCLE_DELAY    ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_WRITE_CYCLE_DELAY    ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_WAIT_COMMAND         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_CHECK_WRITE_COMPLETE ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|data_reg[7]                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_CHECK_ERASE_DONE     ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[10]                                                                                  ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[11]                                                                                  ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[3]                                                                                   ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[2]                                                                                   ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[1]                                                                                   ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[8]                                                                                   ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[9]                                                                                   ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[0]                                                                                   ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[14]                                                                                  ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[6]                                                                                   ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[7]                                                                                   ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[15]                                                                                  ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[5]                                                                                   ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[12]                                                                                  ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[13]                                                                                  ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[4]                                                                                   ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sw2b1                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sw2b3                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|bit_count[0]                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|bit_count[1]                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|bit_count[2]                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sab1                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sab3                                                                                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sw1b1                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sw1b3                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sack11                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sack21                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sack31                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sack13                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sack23                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.sack33                                                                                        ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|SCI_WRITE                                                                                           ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state.s2                                                                                            ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_to_flash[0]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_to_flash[1]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_to_flash[2]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_to_flash[3]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_to_flash[4]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_to_flash[5]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_to_flash[6]                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_to_flash[7]                         ; 0                 ; 6       ;
;      - y.WSH                                                                                                                                              ; 0                 ; 6       ;
;      - y.WTL                                                                                                                                              ; 0                 ; 6       ;
;      - y.WTH                                                                                                                                              ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_ACKNOWLEDGE          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[7]~0                     ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[0]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[1]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[2]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[3]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[4]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[5]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[6]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[7]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[8]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[9]                                                                                ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[10]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[11]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[12]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[13]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[14]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[15]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[16]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[17]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[18]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[19]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[20]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[21]                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|state[3]                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|state[0]                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|state[2]                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|state[1]                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|word_count[2]                                                                                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|word_count[1]                                                                                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|word_count[0]                                                                                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state2.sw_write                                                                                     ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|word_count[3]                                                                                       ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|SCI_WORD1[4]~0                                                                                      ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|data_reg[0]                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|data_reg[1]                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|data_reg[2]                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|data_reg[3]                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|data_reg[4]                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|data_reg[5]                          ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|data_reg[6]                          ; 0                 ; 6       ;
;      - y.WSL                                                                                                                                              ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|pulse                                                                                               ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state2.sw_init1                                                                                     ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state2.sw_ready                                                                                     ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|SCI_READY                                                                                           ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|init                                                                                             ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|state2.sw_init0                                                                                     ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_flash_read_control:Gate1|data_size[7]~0                                                                                   ; 0                 ; 6       ;
; songnumber                                                                                                                                                ;                   ;         ;
; pause                                                                                                                                                     ;                   ;         ;
; BPM[0]                                                                                                                                                    ;                   ;         ;
; BPM[1]                                                                                                                                                    ;                   ;         ;
; BPM[2]                                                                                                                                                    ;                   ;         ;
; BPM[3]                                                                                                                                                    ;                   ;         ;
; BPM[4]                                                                                                                                                    ;                   ;         ;
; BPM[5]                                                                                                                                                    ;                   ;         ;
; start                                                                                                                                                     ;                   ;         ;
;      - y~12                                                                                                                                               ; 1                 ; 6       ;
;      - whetherstop~3                                                                                                                                      ; 1                 ; 6       ;
;      - y~13                                                                                                                                               ; 1                 ; 6       ;
;      - y~16                                                                                                                                               ; 1                 ; 6       ;
;      - y.WTH~0                                                                                                                                            ; 1                 ; 6       ;
;      - y~17                                                                                                                                               ; 1                 ; 6       ;
;      - whetherstop~5                                                                                                                                      ; 1                 ; 6       ;
;      - y.WSH~2                                                                                                                                            ; 1                 ; 6       ;
; stop                                                                                                                                                      ;                   ;         ;
;      - addresscounter~8                                                                                                                                   ; 0                 ; 6       ;
;      - addresscounter~11                                                                                                                                  ; 0                 ; 6       ;
;      - addresscounter[4]~14                                                                                                                               ; 0                 ; 6       ;
;      - y~13                                                                                                                                               ; 0                 ; 6       ;
;      - y~14                                                                                                                                               ; 0                 ; 6       ;
;      - y~17                                                                                                                                               ; 0                 ; 6       ;
;      - y~19                                                                                                                                               ; 0                 ; 6       ;
;      - whetherstop~5                                                                                                                                      ; 0                 ; 6       ;
;      - y.WSH~2                                                                                                                                            ; 0                 ; 6       ;
;      - y.WTL~3                                                                                                                                            ; 0                 ; 6       ;
; whetherloop                                                                                                                                               ;                   ;         ;
; i_data[7]                                                                                                                                                 ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|data_reg[7]~feeder                                                            ; 0                 ; 6       ;
; shiftoctave                                                                                                                                               ;                   ;         ;
; INIT                                                                                                                                                      ;                   ;         ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|Selector5~1                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|Selector6~3                                                                                         ; 0                 ; 6       ;
;      - g26_flash_read:Gate2|g26_audio_interface:Gate3|Selector4~2                                                                                         ; 0                 ; 6       ;
; i_data[0]                                                                                                                                                 ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|data_reg[0]~feeder                                                            ; 0                 ; 6       ;
; i_data[1]                                                                                                                                                 ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|data_reg[1]~feeder                                                            ; 0                 ; 6       ;
; i_data[2]                                                                                                                                                 ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|data_reg[2]                                                                   ; 1                 ; 6       ;
; i_data[3]                                                                                                                                                 ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|data_reg[3]~feeder                                                            ; 1                 ; 6       ;
; i_data[4]                                                                                                                                                 ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|data_reg[4]                                                                   ; 1                 ; 6       ;
; i_data[5]                                                                                                                                                 ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|data_reg[5]~feeder                                                            ; 0                 ; 6       ;
; i_data[6]                                                                                                                                                 ;                   ;         ;
;      - g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|data_reg[6]                                                                   ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; addresscounter[4]~14                                                                                                                       ; LCCOMB_X20_Y18_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; addresscounter~11                                                                                                                          ; LCCOMB_X20_Y18_N18 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                        ; PIN_L1             ; 378     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|WideNor0~2                       ; LCCOMB_X33_Y8_N0   ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_from_flash[7]~0             ; LCCOMB_X30_Y10_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WAIT_COMMAND     ; LCFF_X33_Y8_N9     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE            ; LCFF_X34_Y8_N23    ; 12      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_WAIT_COMMAND ; LCFF_X31_Y10_N29   ; 35      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[5]~0                                                                                ; LCCOMB_X25_Y26_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|Equal7~0                                                                                    ; LCCOMB_X21_Y26_N20 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|I2C_SDAT~en                                                                                 ; LCFF_X21_Y26_N3    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[49]~0                                                                                ; LCCOMB_X25_Y26_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|Mcount                                                                                      ; LCFF_X25_Y26_N27   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|SCI_WORD1[4]~0                                                                              ; LCCOMB_X18_Y26_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|Selector11~10                                                                               ; LCCOMB_X20_Y26_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|bit_count[2]~0                                                                              ; LCCOMB_X19_Y26_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|clk_count[1]~18                                                                             ; LCCOMB_X20_Y26_N26 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|data_size[15]~2                                                                          ; LCCOMB_X24_Y17_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|data_size[21]~1                                                                          ; LCCOMB_X24_Y17_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|data_size[7]~3                                                                           ; LCCOMB_X24_Y17_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[21]~4                                                                     ; LCCOMB_X24_Y17_N10 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[29]~95                                                                    ; LCCOMB_X20_Y18_N30 ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[15]~0                                                                        ; LCCOMB_X30_Y10_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_data[4]~1                                                                         ; LCCOMB_X25_Y15_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|state[0]                                                                                 ; LCFF_X30_Y10_N9    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; g26_note_timer_board:Gate1|Equal0~5                                                                                                        ; LCCOMB_X18_Y17_N30 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; g26_note_timer_board:Gate1|TRIGGER                                                                                                         ; LCFF_X19_Y17_N1    ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; g26_note_timer_board:Gate1|counter1~0                                                                                                      ; LCCOMB_X19_Y17_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; g26_note_timer_board:Gate1|g26_tempo:Gate1|Equal0~7                                                                                        ; LCCOMB_X18_Y16_N6  ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                      ; PIN_T22            ; 305     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_L1   ; 378     ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; reset                                                                                                                                      ; 305     ;
; g26_note_timer_board:Gate1|TRIGGER                                                                                                         ; 58      ;
; ~GND                                                                                                                                       ; 49      ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[29]~95                                                                    ; 45      ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|Mux86~0                                                                                  ; 39      ;
; tempofoctave[0]~2                                                                                                                          ; 35      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_WAIT_COMMAND ; 35      ;
; tempofoctave[1]~0                                                                                                                          ; 32      ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|state[0]                                                                                 ; 32      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_WRITE_CYCLE  ; 28      ;
; tempofoctave[2]~1                                                                                                                          ; 27      ;
; g26_note_timer_board:Gate1|g26_tempo:Gate1|Equal0~7                                                                                        ; 24      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|command_cycle[0]             ; 22      ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|iflash_address[21]~4                                                                     ; 21      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|command_cycle[2]             ; 21      ;
; tempofnotenumber[3]~3                                                                                                                      ; 20      ;
; tempofnotenumber[1]~1                                                                                                                      ; 20      ;
; tempofnotenumber[2]~0                                                                                                                      ; 20      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|Equal7~0                                                                                    ; 20      ;
; tempofnotenumber[0]~2                                                                                                                      ; 19      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|o_address_to_flash~5         ; 19      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|Equal7~0                     ; 17      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|LRDATA[49]~0                                                                                ; 16      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[0]                                                                                  ; 16      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_ACKNOWLEDGE  ; 15      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_ACKNOWLEDGE      ; 15      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|present_state.s_ERASE_CYCLE  ; 14      ;
; songnumber                                                                                                                                 ; 13      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|word_count[1]                                                                               ; 13      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|word_count[2]                                                                               ; 13      ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|state[1]                                                                                 ; 13      ;
; g26_flash_read:Gate2|g26_flash_read_control:Gate1|state[2]                                                                                 ; 13      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|Equal5~1                                                                                    ; 13      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[4]                                                                                  ; 13      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WAIT_COMMAND     ; 13      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|o_data_to_flash[0]~1         ; 13      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|command_cycle[1]             ; 13      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|word_count[0]                                                                               ; 12      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|present_state.s_WRITE            ; 12      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|o_data_to_flash[5]~0         ; 12      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|bit_count[0]                                                                                ; 11      ;
; stop                                                                                                                                       ; 10      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_User_Interface:ui|o_data_to_flash[0]~2         ; 10      ;
; g26_flash_read:Gate2|Altera_UP_Flash_Memory_UP_Core_Standalone:Gate2|Altera_UP_Flash_Memory_Controller:fm|data_to_flash[0]~0               ; 10      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|SCI_WORD1[4]~0                                                                              ; 10      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|state2.sw_write                                                                             ; 10      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|bit_count[1]                                                                                ; 10      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[5]~0                                                                                ; 10      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[3]                                                                                  ; 10      ;
; g26_flash_read:Gate2|g26_audio_interface:Gate3|BBcount[5]                                                                                  ; 10      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------+
; Name                                                                                                                                    ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                ; Location                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------+
; g26_note_timer_board:Gate1|g26_tempo:Gate1|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_1p01:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 24           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 6144 ; 256                         ; 24                          ; --                          ; --                          ; 6144                ; 2    ; g26_tempo_div.mif  ; M4K_X17_Y15, M4K_X17_Y16 ;
; g26_note_timer_board:Gate1|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_9p01:auto_generated|ALTSYNCRAM                 ; AUTO ; ROM  ; Single Clock ; 16           ; 9            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144  ; 16                          ; 9                           ; --                          ; --                          ; 144                 ; 1    ; g26_note_timer.mif ; M4K_X17_Y17              ;
; lpm_rom:crc_table2|altrom:srom|altsyncram:rom_block|altsyncram_8q01:auto_generated|ALTSYNCRAM                                           ; AUTO ; ROM  ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 12                          ; --                          ; --                          ; 3072                ; 2    ; g26_demo_song2.mif ; M4K_X17_Y21, M4K_X17_Y20 ;
; lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_mo01:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM  ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 12                          ; --                          ; --                          ; 3072                ; 2    ; g26_demo_song.mif  ; M4K_X17_Y21, M4K_X17_Y20 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 885 / 54,004 ( 2 % )   ;
; C16 interconnects          ; 26 / 2,100 ( 1 % )     ;
; C4 interconnects           ; 459 / 36,000 ( 1 % )   ;
; Direct links               ; 194 / 54,004 ( < 1 % ) ;
; Global clocks              ; 1 / 16 ( 6 % )         ;
; Local interconnects        ; 360 / 18,752 ( 2 % )   ;
; R24 interconnects          ; 37 / 1,900 ( 2 % )     ;
; R4 interconnects           ; 578 / 46,920 ( 1 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.86) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 1                            ;
; 16                                          ; 37                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.02) ; Number of LABs  (Total = 50) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 31                           ;
; 1 Clock                            ; 41                           ;
; 1 Clock enable                     ; 17                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.40) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 8                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 3                            ;
; 27                                           ; 5                            ;
; 28                                           ; 4                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.06) ; Number of LABs  (Total = 50) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 6                            ;
; 2                                               ; 0                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 3                            ;
; 7                                               ; 6                            ;
; 8                                               ; 2                            ;
; 9                                               ; 3                            ;
; 10                                              ; 5                            ;
; 11                                              ; 5                            ;
; 12                                              ; 2                            ;
; 13                                              ; 3                            ;
; 14                                              ; 4                            ;
; 15                                              ; 2                            ;
; 16                                              ; 5                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.00) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 4                            ;
; 13                                           ; 2                            ;
; 14                                           ; 5                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 6                            ;
; 18                                           ; 4                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Mon Apr 13 14:33:03 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off lab5 -c lab5
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C20F484C7 for design "lab5"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C7 is compatible
    Info: Device EP2C35F484C7 is compatible
    Info: Device EP2C50F484C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 8 pins of 64 total pins
    Info: Pin i_data[7] not assigned to an exact location on the device
    Info: Pin i_data[0] not assigned to an exact location on the device
    Info: Pin i_data[1] not assigned to an exact location on the device
    Info: Pin i_data[2] not assigned to an exact location on the device
    Info: Pin i_data[3] not assigned to an exact location on the device
    Info: Pin i_data[4] not assigned to an exact location on the device
    Info: Pin i_data[5] not assigned to an exact location on the device
    Info: Pin i_data[6] not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 8 (unused VREF, 3.3V VCCIO, 8 input, 0 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  29 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  37 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  29 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  4 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "segmentsofnoteduration[0]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnoteduration[1]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnoteduration[2]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnoteduration[3]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnoteduration[4]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnoteduration[5]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnoteduration[6]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnotenumber[0]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnotenumber[1]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnotenumber[2]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnotenumber[3]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnotenumber[4]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnotenumber[5]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofnotenumber[6]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofoctave[0]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofoctave[1]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofoctave[2]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofoctave[3]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofoctave[4]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofoctave[5]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofoctave[6]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofvolume[0]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofvolume[1]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofvolume[2]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofvolume[3]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofvolume[4]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofvolume[5]" is assigned to location or region, but does not exist in design
    Warning: Node "segmentsofvolume[6]" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is memory to register delay of 14.987 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X17_Y20; Fanout = 1; MEM Node = 'lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_mo01:auto_generated|ram_block1a3~porta_address_reg7'
    Info: 2: + IC(0.000 ns) + CELL(3.377 ns) = 3.377 ns; Loc. = M4K_X17_Y20; Fanout = 1; MEM Node = 'lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_mo01:auto_generated|q_a[3]'
    Info: 3: + IC(1.017 ns) + CELL(0.521 ns) = 4.915 ns; Loc. = LAB_X21_Y21; Fanout = 20; COMB Node = 'tempofnotenumber[3]~3'
    Info: 4: + IC(1.073 ns) + CELL(0.178 ns) = 6.166 ns; Loc. = LAB_X21_Y20; Fanout = 3; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|Mux81~0'
    Info: 5: + IC(1.237 ns) + CELL(0.322 ns) = 7.725 ns; Loc. = LAB_X23_Y21; Fanout = 1; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|Mux87~2'
    Info: 6: + IC(0.732 ns) + CELL(0.178 ns) = 8.635 ns; Loc. = LAB_X22_Y21; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|Mux87~3'
    Info: 7: + IC(0.729 ns) + CELL(0.521 ns) = 9.885 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|Mux103~3'
    Info: 8: + IC(0.475 ns) + CELL(0.517 ns) = 10.877 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[1]~48'
    Info: 9: + IC(0.000 ns) + CELL(0.080 ns) = 10.957 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[2]~50'
    Info: 10: + IC(0.000 ns) + CELL(0.080 ns) = 11.037 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[3]~52'
    Info: 11: + IC(0.000 ns) + CELL(0.080 ns) = 11.117 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[4]~54'
    Info: 12: + IC(0.000 ns) + CELL(0.080 ns) = 11.197 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[5]~56'
    Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 11.277 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[6]~58'
    Info: 14: + IC(0.000 ns) + CELL(0.080 ns) = 11.357 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[7]~60'
    Info: 15: + IC(0.000 ns) + CELL(0.080 ns) = 11.437 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[8]~62'
    Info: 16: + IC(0.000 ns) + CELL(0.080 ns) = 11.517 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[9]~64'
    Info: 17: + IC(0.000 ns) + CELL(0.080 ns) = 11.597 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[10]~66'
    Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 11.677 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[11]~68'
    Info: 19: + IC(0.000 ns) + CELL(0.080 ns) = 11.757 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[12]~70'
    Info: 20: + IC(0.000 ns) + CELL(0.080 ns) = 11.837 ns; Loc. = LAB_X22_Y20; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[13]~72'
    Info: 21: + IC(0.098 ns) + CELL(0.080 ns) = 12.015 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[14]~74'
    Info: 22: + IC(0.000 ns) + CELL(0.080 ns) = 12.095 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[15]~76'
    Info: 23: + IC(0.000 ns) + CELL(0.080 ns) = 12.175 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[16]~78'
    Info: 24: + IC(0.000 ns) + CELL(0.080 ns) = 12.255 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[17]~80'
    Info: 25: + IC(0.000 ns) + CELL(0.080 ns) = 12.335 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[18]~82'
    Info: 26: + IC(0.000 ns) + CELL(0.080 ns) = 12.415 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[19]~84'
    Info: 27: + IC(0.000 ns) + CELL(0.080 ns) = 12.495 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[20]~86'
    Info: 28: + IC(0.000 ns) + CELL(0.080 ns) = 12.575 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[21]~88'
    Info: 29: + IC(0.000 ns) + CELL(0.080 ns) = 12.655 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[22]~90'
    Info: 30: + IC(0.000 ns) + CELL(0.080 ns) = 12.735 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[23]~92'
    Info: 31: + IC(0.000 ns) + CELL(0.080 ns) = 12.815 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[24]~94'
    Info: 32: + IC(0.000 ns) + CELL(0.080 ns) = 12.895 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[25]~97'
    Info: 33: + IC(0.000 ns) + CELL(0.080 ns) = 12.975 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[26]~99'
    Info: 34: + IC(0.000 ns) + CELL(0.080 ns) = 13.055 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[27]~101'
    Info: 35: + IC(0.000 ns) + CELL(0.080 ns) = 13.135 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[28]~103'
    Info: 36: + IC(0.000 ns) + CELL(0.080 ns) = 13.215 ns; Loc. = LAB_X22_Y19; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[29]~105'
    Info: 37: + IC(0.098 ns) + CELL(0.080 ns) = 13.393 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[30]~107'
    Info: 38: + IC(0.000 ns) + CELL(0.080 ns) = 13.473 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[31]~109'
    Info: 39: + IC(0.000 ns) + CELL(0.080 ns) = 13.553 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[32]~111'
    Info: 40: + IC(0.000 ns) + CELL(0.080 ns) = 13.633 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[33]~113'
    Info: 41: + IC(0.000 ns) + CELL(0.080 ns) = 13.713 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[34]~115'
    Info: 42: + IC(0.000 ns) + CELL(0.080 ns) = 13.793 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[35]~117'
    Info: 43: + IC(0.000 ns) + CELL(0.080 ns) = 13.873 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[36]~119'
    Info: 44: + IC(0.000 ns) + CELL(0.080 ns) = 13.953 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[37]~121'
    Info: 45: + IC(0.000 ns) + CELL(0.080 ns) = 14.033 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[38]~123'
    Info: 46: + IC(0.000 ns) + CELL(0.080 ns) = 14.113 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[39]~125'
    Info: 47: + IC(0.000 ns) + CELL(0.080 ns) = 14.193 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[40]~127'
    Info: 48: + IC(0.000 ns) + CELL(0.080 ns) = 14.273 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[41]~129'
    Info: 49: + IC(0.000 ns) + CELL(0.080 ns) = 14.353 ns; Loc. = LAB_X22_Y18; Fanout = 2; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[42]~131'
    Info: 50: + IC(0.000 ns) + CELL(0.080 ns) = 14.433 ns; Loc. = LAB_X22_Y18; Fanout = 1; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[43]~133'
    Info: 51: + IC(0.000 ns) + CELL(0.458 ns) = 14.891 ns; Loc. = LAB_X22_Y18; Fanout = 1; COMB Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[44]~134'
    Info: 52: + IC(0.000 ns) + CELL(0.096 ns) = 14.987 ns; Loc. = LAB_X22_Y18; Fanout = 3; REG Node = 'g26_flash_read:Gate2|g26_flash_read_control:Gate1|sample_address[44]'
    Info: Total cell delay = 9.528 ns ( 63.58 % )
    Info: Total interconnect delay = 5.459 ns ( 36.42 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 1% of the available device resources
    Info: Peak interconnect usage is 4% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 41 output pins without output pin load capacitance assignment
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "triggerforled" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_MCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file E:/Lab-5/lab5.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 33 warnings
    Info: Peak virtual memory: 283 megabytes
    Info: Processing ended: Mon Apr 13 14:33:22 2015
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Lab-5/lab5.fit.smsg.


