TimeQuest Timing Analyzer report for Multiciclo
Wed Dec 12 18:08:51 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 65.18 MHz  ; 65.18 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -14.341 ; -1777.698     ;
; clk_rom ; -3.821  ; -227.248      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.524 ; 0.000         ;
; clk_rom ; 1.139 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -14.341 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.048     ; 15.329     ;
; -14.286 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.048     ; 15.274     ;
; -14.231 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.048     ; 15.219     ;
; -14.205 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.053     ; 15.188     ;
; -14.127 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.126     ;
; -14.127 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.126     ;
; -14.127 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.126     ;
; -14.127 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.126     ;
; -14.122 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.048     ; 15.110     ;
; -14.117 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.050     ; 15.103     ;
; -14.115 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.114     ;
; -14.115 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.114     ;
; -14.112 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.048     ; 15.100     ;
; -14.108 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.011      ; 15.155     ;
; -14.090 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.027     ; 15.099     ;
; -14.089 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.026     ; 15.099     ;
; -14.089 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.026     ; 15.099     ;
; -14.087 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.129     ;
; -14.087 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.129     ;
; -14.087 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.129     ;
; -14.086 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.014      ; 15.136     ;
; -14.076 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.012      ; 15.124     ;
; -14.072 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 15.115     ;
; -14.072 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 15.115     ;
; -14.072 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 15.115     ;
; -14.072 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.071     ;
; -14.072 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.071     ;
; -14.072 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.071     ;
; -14.072 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.071     ;
; -14.070 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 15.088     ;
; -14.062 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 15.082     ;
; -14.062 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.016     ; 15.082     ;
; -14.062 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.050     ; 15.048     ;
; -14.060 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.059     ;
; -14.060 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.059     ;
; -14.053 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.011      ; 15.100     ;
; -14.052 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.005      ; 15.093     ;
; -14.049 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.002     ; 15.083     ;
; -14.041 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.053     ; 15.024     ;
; -14.035 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.027     ; 15.044     ;
; -14.034 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.026     ; 15.044     ;
; -14.034 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.026     ; 15.044     ;
; -14.032 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.074     ;
; -14.032 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.074     ;
; -14.032 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.074     ;
; -14.031 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.014      ; 15.081     ;
; -14.021 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.012      ; 15.069     ;
; -14.017 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.016     ;
; -14.017 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.016     ;
; -14.017 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.016     ;
; -14.017 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.016     ;
; -14.017 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 15.060     ;
; -14.017 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 15.060     ;
; -14.017 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 15.060     ;
; -14.015 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 15.033     ;
; -14.007 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.050     ; 14.993     ;
; -14.007 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 15.027     ;
; -14.007 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.016     ; 15.027     ;
; -14.005 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.004     ;
; -14.005 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.004     ;
; -14.003 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.048     ; 14.991     ;
; -13.998 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.011      ; 15.045     ;
; -13.997 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.005      ; 15.038     ;
; -13.994 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.002     ; 15.028     ;
; -13.991 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.003     ; 15.024     ;
; -13.991 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.042     ; 14.985     ;
; -13.991 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.042     ; 14.985     ;
; -13.991 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.042     ; 14.985     ;
; -13.991 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.042     ; 14.985     ;
; -13.981 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 14.962     ;
; -13.980 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.989     ;
; -13.979 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.042     ; 14.973     ;
; -13.979 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 14.973     ;
; -13.979 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.026     ; 14.989     ;
; -13.979 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.026     ; 14.989     ;
; -13.977 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.019     ;
; -13.977 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.019     ;
; -13.977 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.019     ;
; -13.976 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.014      ; 15.026     ;
; -13.972 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.006      ; 15.014     ;
; -13.966 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.012      ; 15.014     ;
; -13.962 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.007      ; 15.005     ;
; -13.962 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 15.005     ;
; -13.962 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 15.005     ;
; -13.960 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 14.978     ;
; -13.954 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.032     ; 14.958     ;
; -13.953 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.031     ; 14.958     ;
; -13.953 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.031     ; 14.958     ;
; -13.952 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 14.972     ;
; -13.952 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.016     ; 14.972     ;
; -13.951 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.988     ;
; -13.951 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.988     ;
; -13.951 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.988     ;
; -13.950 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.995     ;
; -13.942 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.983     ;
; -13.940 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.983     ;
; -13.939 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.973     ;
; -13.936 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.974     ;
; -13.936 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.974     ;
; -13.936 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.974     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                            ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.821 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.835      ;
; -3.820 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.834      ;
; -3.818 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.832      ;
; -3.811 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.825      ;
; -3.811 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.825      ;
; -3.808 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.822      ;
; -3.807 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.821      ;
; -3.777 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.784      ;
; -3.769 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.776      ;
; -3.761 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.768      ;
; -3.731 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.738      ;
; -3.703 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.710      ;
; -3.697 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.704      ;
; -3.694 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.701      ;
; -3.684 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.698      ;
; -3.683 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.697      ;
; -3.681 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.695      ;
; -3.674 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.688      ;
; -3.674 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.688      ;
; -3.671 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.685      ;
; -3.670 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.684      ;
; -3.668 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.682      ;
; -3.659 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.673      ;
; -3.643 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.657      ;
; -3.642 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.656      ;
; -3.640 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.647      ;
; -3.640 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.654      ;
; -3.633 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.647      ;
; -3.633 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.647      ;
; -3.632 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.639      ;
; -3.630 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.644      ;
; -3.629 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.643      ;
; -3.627 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.641      ;
; -3.624 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.631      ;
; -3.618 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.632      ;
; -3.599 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.606      ;
; -3.594 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.601      ;
; -3.591 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.598      ;
; -3.583 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.590      ;
; -3.566 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.573      ;
; -3.560 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.567      ;
; -3.557 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.564      ;
; -3.553 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.560      ;
; -3.525 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.532      ;
; -3.525 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.532      ;
; -3.521 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.528      ;
; -3.520 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.527      ;
; -3.519 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.526      ;
; -3.519 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.526      ;
; -3.518 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.521      ;
; -3.516 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.523      ;
; -3.500 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.507      ;
; -3.477 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.480      ;
; -3.467 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.481      ;
; -3.463 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.477      ;
; -3.461 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.475      ;
; -3.461 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.475      ;
; -3.459 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.473      ;
; -3.437 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.444      ;
; -3.426 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.433      ;
; -3.426 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.440      ;
; -3.422 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.452      ;
; -3.422 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.429      ;
; -3.422 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.436      ;
; -3.421 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.451      ;
; -3.420 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.427      ;
; -3.420 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.434      ;
; -3.420 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.434      ;
; -3.419 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.449      ;
; -3.418 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.432      ;
; -3.416 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.423      ;
; -3.412 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.442      ;
; -3.412 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.442      ;
; -3.409 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.439      ;
; -3.408 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.438      ;
; -3.396 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.403      ;
; -3.391 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.437      ;
; -3.390 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.436      ;
; -3.388 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.434      ;
; -3.385 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.392      ;
; -3.381 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.388      ;
; -3.381 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.427      ;
; -3.381 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.427      ;
; -3.379 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.386      ;
; -3.378 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.424      ;
; -3.377 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 4.423      ;
; -3.375 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.398      ;
; -3.375 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.382      ;
; -3.372 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.386      ;
; -3.367 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.390      ;
; -3.359 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.382      ;
; -3.351 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.358      ;
; -3.350 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.357      ;
; -3.347 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.354      ;
; -3.344 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 4.383      ;
; -3.336 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 4.375      ;
; -3.331 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.345      ;
; -3.329 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.352      ;
; -3.328 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 4.367      ;
; -3.327 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.334      ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.524 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.531 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.543 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.546 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.668 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.671 ; breg:bcoreg|breg32_rtl_1_bypass[43]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.671 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.722 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.987      ;
; 0.727 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.993      ;
; 0.734 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.000      ;
; 0.795 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.801 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.818 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.832 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.834 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.926 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.005      ; 1.197      ;
; 0.927 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.193      ;
; 0.938 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.944 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.210      ;
; 0.947 ; regbuf:regULA|sr_out[29]                  ; breg:bcoreg|breg32_rtl_1_bypass[69]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.980 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.245      ;
; 1.020 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.286      ;
; 1.028 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.042 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.100 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.362      ;
; 1.112 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.378      ;
; 1.112 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.378      ;
; 1.112 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.378      ;
; 1.112 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.378      ;
; 1.120 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.394      ;
; 1.137 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[55]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.403      ;
; 1.161 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.427      ;
; 1.170 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.016     ; 1.420      ;
; 1.211 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.005      ; 1.482      ;
; 1.237 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.503      ;
; 1.245 ; regbuf:regULA|sr_out[26]                  ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.246 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.512      ;
; 1.249 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.006     ; 1.509      ;
; 1.261 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.261 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.263 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.531      ;
; 1.268 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.536      ;
; 1.271 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[73]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.278 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.549      ;
; 1.279 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.010      ; 1.555      ;
; 1.296 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.306 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; -0.006     ; 1.566      ;
; 1.315 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.607      ;
; 1.317 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.021      ; 1.604      ;
; 1.323 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.597      ;
; 1.324 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgA|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.008      ; 1.598      ;
; 1.334 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.337 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; -0.008     ; 1.595      ;
; 1.338 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.015      ; 1.619      ;
; 1.353 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.021     ; 1.598      ;
; 1.360 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.680      ;
; 1.372 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.687      ;
; 1.398 ; reg:ir|sr_out[14]                         ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.671      ;
; 1.410 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.670      ;
; 1.446 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.712      ;
; 1.451 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.745      ;
; 1.453 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.032     ; 1.687      ;
; 1.462 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 1.736      ;
; 1.487 ; regbuf:regULA|sr_out[1]                   ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 1.761      ;
; 1.488 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[73]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 1.762      ;
; 1.494 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.048     ; 1.712      ;
; 1.502 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.768      ;
; 1.513 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.766      ;
; 1.526 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.029     ; 1.763      ;
; 1.539 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.007     ; 1.798      ;
; 1.585 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.009     ; 1.842      ;
; 1.605 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.867      ;
; 1.605 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.858      ;
; 1.624 ; reg:ir|sr_out[25]                         ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.889      ;
; 1.624 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.890      ;
; 1.627 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.913      ;
; 1.629 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.916      ;
; 1.636 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.899      ;
; 1.636 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.899      ;
; 1.636 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.899      ;
; 1.640 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[65]                                                                ; clk          ; clk         ; 0.000        ; 0.016      ; 1.922      ;
; 1.649 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 1.922      ;
; 1.654 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.911      ;
; 1.666 ; reg:ir|sr_out[19]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.075      ; 1.975      ;
; 1.668 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.954      ;
; 1.668 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; -0.020     ; 1.914      ;
; 1.670 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.029     ; 1.907      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.139 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.423      ;
; 1.433 ; regbuf:rgB|sr_out[4]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.718      ;
; 1.549 ; regbuf:rgB|sr_out[7]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.834      ;
; 1.559 ; regbuf:rgB|sr_out[6]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.844      ;
; 1.608 ; regbuf:rgB|sr_out[12]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.900      ;
; 1.637 ; regbuf:rgB|sr_out[3]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.921      ;
; 1.679 ; reg:pc|sr_out[5]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.956      ;
; 1.694 ; reg:pc|sr_out[7]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.964      ;
; 1.699 ; regbuf:rgB|sr_out[6]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.984      ;
; 1.707 ; reg:pc|sr_out[7]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.970      ;
; 1.719 ; reg:pc|sr_out[5]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.989      ;
; 1.797 ; regbuf:rgB|sr_out[1]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.104      ;
; 1.803 ; regbuf:rgB|sr_out[14]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.095      ;
; 1.809 ; reg:pc|sr_out[2]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 2.079      ;
; 1.828 ; regbuf:rgB|sr_out[1]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.135      ;
; 1.838 ; regbuf:rgB|sr_out[5]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.122      ;
; 1.848 ; regbuf:rgB|sr_out[1]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.148      ;
; 1.851 ; reg:pc|sr_out[2]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.128      ;
; 1.864 ; regbuf:regULA|sr_out[2]                                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.133      ;
; 1.867 ; regbuf:rgB|sr_out[7]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.152      ;
; 1.880 ; regbuf:rgB|sr_out[5]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.164      ;
; 1.906 ; regbuf:regULA|sr_out[2]                                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.182      ;
; 1.908 ; regbuf:rgB|sr_out[4]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.186      ;
; 1.912 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.189      ;
; 1.914 ; regbuf:rgB|sr_out[5]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.191      ;
; 2.003 ; regbuf:rgB|sr_out[15]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.284      ;
; 2.015 ; reg:pc|sr_out[3]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.302      ;
; 2.020 ; regbuf:rgB|sr_out[0]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.298      ;
; 2.045 ; regbuf:rgB|sr_out[11]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.329      ;
; 2.059 ; regbuf:rgB|sr_out[0]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.337      ;
; 2.069 ; regbuf:rgB|sr_out[25]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 2.324      ;
; 2.089 ; regbuf:rgB|sr_out[26]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 2.344      ;
; 2.118 ; regbuf:rgB|sr_out[6]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.396      ;
; 2.126 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.405      ;
; 2.129 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.408      ;
; 2.151 ; regbuf:rgB|sr_out[7]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.429      ;
; 2.195 ; regbuf:rgB|sr_out[0]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.480      ;
; 2.199 ; regbuf:regULA|sr_out[3]                                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.486      ;
; 2.199 ; regbuf:rgB|sr_out[16]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 2.470      ;
; 2.214 ; reg:pc|sr_out[6]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 2.484      ;
; 2.227 ; regbuf:rgB|sr_out[14]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.512      ;
; 2.233 ; regbuf:rgB|sr_out[12]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.518      ;
; 2.237 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.520      ;
; 2.253 ; regbuf:regULA|sr_out[5]                                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.530      ;
; 2.278 ; regbuf:rgB|sr_out[4]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.563      ;
; 2.283 ; regbuf:rgB|sr_out[2]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.587      ;
; 2.293 ; regbuf:regULA|sr_out[5]                                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 2.563      ;
; 2.312 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.612      ;
; 2.313 ; reg:pc|sr_out[8]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 2.647      ;
; 2.335 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.628      ;
; 2.342 ; reg:pc|sr_out[0]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.637      ;
; 2.344 ; reg:pc|sr_out[8]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.093      ; 2.671      ;
; 2.346 ; regbuf:rgB|sr_out[3]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.630      ;
; 2.346 ; reg:pc|sr_out[0]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.641      ;
; 2.355 ; regbuf:rgB|sr_out[30]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.611      ;
; 2.369 ; regbuf:rgB|sr_out[31]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 2.628      ;
; 2.386 ; regbuf:rgB|sr_out[27]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 2.641      ;
; 2.409 ; regbuf:rgB|sr_out[19]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 2.675      ;
; 2.428 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 2.700      ;
; 2.436 ; regbuf:rgB|sr_out[9]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 2.699      ;
; 2.460 ; regbuf:regULA|sr_out[7]                                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.727      ;
; 2.462 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.762      ;
; 2.473 ; regbuf:regULA|sr_out[7]                                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 2.733      ;
; 2.486 ; regbuf:rgB|sr_out[3]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.763      ;
; 2.487 ; reg:pc|sr_out[6]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.764      ;
; 2.493 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.786      ;
; 2.508 ; regbuf:rgB|sr_out[1]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.808      ;
; 2.520 ; regbuf:rgB|sr_out[4]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.798      ;
; 2.522 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.798      ;
; 2.542 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.818      ;
; 2.545 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.821      ;
; 2.546 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.822      ;
; 2.547 ; reg:pc|sr_out[3]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.827      ;
; 2.557 ; regbuf:regULA|sr_out[6]                                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.842      ;
; 2.581 ; regbuf:rgB|sr_out[21]                                                                                       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.839      ;
; 2.586 ; regbuf:rgB|sr_out[5]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.863      ;
; 2.604 ; regbuf:rgB|sr_out[8]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.889      ;
; 2.605 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.905      ;
; 2.619 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.912      ;
; 2.619 ; regbuf:regULA|sr_out[0]                                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.914      ;
; 2.623 ; regbuf:regULA|sr_out[0]                                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.918      ;
; 2.627 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.906      ;
; 2.628 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.911      ;
; 2.630 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.930      ;
; 2.630 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.913      ;
; 2.630 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.913      ;
; 2.630 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.909      ;
; 2.632 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.915      ;
; 2.636 ; reg:ir|sr_out[27]                                                                                           ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.919      ;
; 2.643 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.936      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
+-------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.426 ; 2.426 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.209 ; -0.209 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.313 ; 21.313 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.426 ; 20.426 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.872 ; 17.872 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.345 ; 20.345 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 20.152 ; 20.152 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.603 ; 19.603 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.940 ; 19.940 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.168 ; 20.168 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.406 ; 19.406 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.004 ; 20.004 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 20.331 ; 20.331 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.313 ; 21.313 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.462 ; 19.462 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.688 ; 20.688 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.066 ; 19.066 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.856 ; 19.856 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.264 ; 19.264 ; Rise       ; clk             ;
;  data[16] ; clk        ; 20.007 ; 20.007 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.081 ; 18.081 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.456 ; 18.456 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.148 ; 18.148 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.401 ; 19.401 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.104 ; 19.104 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.364 ; 19.364 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.958 ; 18.958 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.421 ; 20.421 ; Rise       ; clk             ;
;  data[25] ; clk        ; 20.233 ; 20.233 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.575 ; 20.575 ; Rise       ; clk             ;
;  data[27] ; clk        ; 20.400 ; 20.400 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.273 ; 19.273 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.614 ; 18.614 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.459 ; 19.459 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.516 ; 19.516 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.836 ; 13.836 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.789 ; 12.789 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.627 ; 12.627 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.112 ; 12.112 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.257 ; 13.257 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.076 ; 13.076 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.050 ; 13.050 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.631 ; 11.631 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.847 ; 12.847 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.681 ; 12.681 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 13.836 ; 13.836 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.600 ; 11.600 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.131 ; 12.131 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.397 ; 12.397 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.489 ; 12.489 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.094 ; 13.094 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.359 ; 13.359 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.960 ; 11.960 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.027 ; 12.027 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.855 ; 11.855 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.505 ; 11.505 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.226 ; 12.226 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.898 ; 11.898 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.585 ; 11.585 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.367 ; 13.367 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.872 ; 12.872 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.427 ; 11.427 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.401 ; 12.401 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.322 ; 12.322 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.056 ; 12.056 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.093 ; 12.093 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.873 ; 11.873 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.172 ; 13.172 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.853  ; 7.853  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.938  ; 9.938  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.909  ; 9.909  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 10.684 ; 10.684 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 10.303 ; 10.303 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 10.596 ; 10.596 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.669  ; 9.669  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.730  ; 9.730  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.291  ; 9.291  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 10.363 ; 10.363 ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.538  ; 9.538  ; Rise       ; clk             ;
;  data[11] ; clk        ; 10.177 ; 10.177 ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.670  ; 9.670  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.802  ; 9.802  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.124  ; 9.124  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.391  ; 9.391  ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  data[17] ; clk        ; 7.853  ; 7.853  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.999  ; 8.999  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.068  ; 9.068  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.452  ; 9.452  ; Rise       ; clk             ;
;  data[21] ; clk        ; 10.484 ; 10.484 ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.514  ; 8.514  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.291  ; 9.291  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.557 ; 10.557 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.574  ; 9.574  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  data[27] ; clk        ; 10.229 ; 10.229 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.389  ; 9.389  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.114  ; 9.114  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.347  ; 9.347  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.552  ; 9.552  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.427 ; 11.427 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.789 ; 12.789 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.627 ; 12.627 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.112 ; 12.112 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.257 ; 13.257 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.076 ; 13.076 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.050 ; 13.050 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.631 ; 11.631 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.847 ; 12.847 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.681 ; 12.681 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 13.836 ; 13.836 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.600 ; 11.600 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.131 ; 12.131 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.397 ; 12.397 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.489 ; 12.489 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.094 ; 13.094 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.359 ; 13.359 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.960 ; 11.960 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.027 ; 12.027 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.855 ; 11.855 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.505 ; 11.505 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.226 ; 12.226 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.898 ; 11.898 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.585 ; 11.585 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.367 ; 13.367 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.872 ; 12.872 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.427 ; 11.427 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.401 ; 12.401 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.322 ; 12.322 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.056 ; 12.056 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.093 ; 12.093 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.873 ; 11.873 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.172 ; 13.172 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.527  ; 9.527  ; 9.527  ; 9.527  ;
; debug[0]   ; data[1]     ; 8.264  ; 8.264  ; 8.264  ; 8.264  ;
; debug[0]   ; data[2]     ; 8.418  ; 8.418  ; 8.418  ; 8.418  ;
; debug[0]   ; data[3]     ; 9.938  ; 9.938  ; 9.938  ; 9.938  ;
; debug[0]   ; data[4]     ; 10.617 ; 10.617 ; 10.617 ; 10.617 ;
; debug[0]   ; data[5]     ; 10.043 ; 10.043 ; 10.043 ; 10.043 ;
; debug[0]   ; data[6]     ; 7.763  ; 7.763  ; 7.763  ; 7.763  ;
; debug[0]   ; data[7]     ; 9.418  ; 9.418  ; 9.418  ; 9.418  ;
; debug[0]   ; data[8]     ; 8.547  ; 8.547  ; 8.547  ; 8.547  ;
; debug[0]   ; data[9]     ; 9.280  ; 9.280  ; 9.280  ; 9.280  ;
; debug[0]   ; data[10]    ; 9.737  ; 9.737  ; 9.737  ; 9.737  ;
; debug[0]   ; data[11]    ; 8.183  ; 8.183  ; 8.183  ; 8.183  ;
; debug[0]   ; data[12]    ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; debug[0]   ; data[13]    ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; debug[0]   ; data[14]    ; 8.675  ; 8.675  ; 8.675  ; 8.675  ;
; debug[0]   ; data[15]    ; 7.577  ; 7.577  ; 7.577  ; 7.577  ;
; debug[0]   ; data[16]    ; 7.956  ; 7.956  ; 7.956  ; 7.956  ;
; debug[0]   ; data[17]    ; 7.609  ; 7.609  ; 7.609  ; 7.609  ;
; debug[0]   ; data[18]    ; 7.717  ; 7.717  ; 7.717  ; 7.717  ;
; debug[0]   ; data[19]    ; 7.817  ; 7.817  ; 7.817  ; 7.817  ;
; debug[0]   ; data[20]    ; 9.248  ; 9.248  ; 9.248  ; 9.248  ;
; debug[0]   ; data[21]    ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; debug[0]   ; data[22]    ; 8.921  ; 8.921  ; 8.921  ; 8.921  ;
; debug[0]   ; data[23]    ; 9.166  ; 9.166  ; 9.166  ; 9.166  ;
; debug[0]   ; data[24]    ; 9.526  ; 9.526  ; 9.526  ; 9.526  ;
; debug[0]   ; data[25]    ; 8.589  ; 8.589  ; 8.589  ; 8.589  ;
; debug[0]   ; data[26]    ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; debug[0]   ; data[27]    ; 8.310  ; 8.310  ; 8.310  ; 8.310  ;
; debug[0]   ; data[28]    ; 9.533  ; 9.533  ; 9.533  ; 9.533  ;
; debug[0]   ; data[29]    ; 9.573  ; 9.573  ; 9.573  ; 9.573  ;
; debug[0]   ; data[30]    ; 8.606  ; 8.606  ; 8.606  ; 8.606  ;
; debug[0]   ; data[31]    ; 8.885  ; 8.885  ; 8.885  ; 8.885  ;
; debug[1]   ; data[0]     ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; debug[1]   ; data[1]     ; 7.622  ; 7.622  ; 7.622  ; 7.622  ;
; debug[1]   ; data[2]     ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; debug[1]   ; data[3]     ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; debug[1]   ; data[4]     ; 10.448 ; 10.448 ; 10.448 ; 10.448 ;
; debug[1]   ; data[5]     ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; debug[1]   ; data[6]     ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; debug[1]   ; data[7]     ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; debug[1]   ; data[8]     ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; debug[1]   ; data[9]     ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; debug[1]   ; data[10]    ; 9.730  ; 9.730  ; 9.730  ; 9.730  ;
; debug[1]   ; data[11]    ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; debug[1]   ; data[12]    ; 9.727  ; 9.727  ; 9.727  ; 9.727  ;
; debug[1]   ; data[13]    ; 8.327  ; 8.327  ; 8.327  ; 8.327  ;
; debug[1]   ; data[14]    ; 7.764  ; 7.764  ; 7.764  ; 7.764  ;
; debug[1]   ; data[15]    ; 8.028  ; 8.028  ; 8.028  ; 8.028  ;
; debug[1]   ; data[16]    ; 8.668  ; 8.668  ; 8.668  ; 8.668  ;
; debug[1]   ; data[17]    ; 7.874  ; 7.874  ; 7.874  ; 7.874  ;
; debug[1]   ; data[18]    ; 7.801  ; 7.801  ; 7.801  ; 7.801  ;
; debug[1]   ; data[19]    ; 8.080  ; 8.080  ; 8.080  ; 8.080  ;
; debug[1]   ; data[20]    ; 9.064  ; 9.064  ; 9.064  ; 9.064  ;
; debug[1]   ; data[21]    ; 8.728  ; 8.728  ; 8.728  ; 8.728  ;
; debug[1]   ; data[22]    ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; debug[1]   ; data[23]    ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; debug[1]   ; data[24]    ; 9.541  ; 9.541  ; 9.541  ; 9.541  ;
; debug[1]   ; data[25]    ; 8.563  ; 8.563  ; 8.563  ; 8.563  ;
; debug[1]   ; data[26]    ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; debug[1]   ; data[27]    ; 8.409  ; 8.409  ; 8.409  ; 8.409  ;
; debug[1]   ; data[28]    ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; debug[1]   ; data[29]    ; 8.977  ; 8.977  ; 8.977  ; 8.977  ;
; debug[1]   ; data[30]    ; 7.964  ; 7.964  ; 7.964  ; 7.964  ;
; debug[1]   ; data[31]    ; 9.707  ; 9.707  ; 9.707  ; 9.707  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.527  ; 9.527  ; 9.527  ; 9.527  ;
; debug[0]   ; data[1]     ; 7.565  ; 7.565  ; 7.565  ; 7.565  ;
; debug[0]   ; data[2]     ; 8.418  ; 8.418  ; 8.418  ; 8.418  ;
; debug[0]   ; data[3]     ; 9.236  ; 9.236  ; 9.236  ; 9.236  ;
; debug[0]   ; data[4]     ; 10.617 ; 10.617 ; 10.617 ; 10.617 ;
; debug[0]   ; data[5]     ; 9.341  ; 9.341  ; 9.341  ; 9.341  ;
; debug[0]   ; data[6]     ; 7.763  ; 7.763  ; 7.763  ; 7.763  ;
; debug[0]   ; data[7]     ; 9.263  ; 9.263  ; 9.263  ; 9.263  ;
; debug[0]   ; data[8]     ; 8.547  ; 8.547  ; 8.547  ; 8.547  ;
; debug[0]   ; data[9]     ; 9.199  ; 9.199  ; 9.199  ; 9.199  ;
; debug[0]   ; data[10]    ; 9.737  ; 9.737  ; 9.737  ; 9.737  ;
; debug[0]   ; data[11]    ; 7.397  ; 7.397  ; 7.397  ; 7.397  ;
; debug[0]   ; data[12]    ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; debug[0]   ; data[13]    ; 7.255  ; 7.255  ; 7.255  ; 7.255  ;
; debug[0]   ; data[14]    ; 8.675  ; 8.675  ; 8.675  ; 8.675  ;
; debug[0]   ; data[15]    ; 7.189  ; 7.189  ; 7.189  ; 7.189  ;
; debug[0]   ; data[16]    ; 7.956  ; 7.956  ; 7.956  ; 7.956  ;
; debug[0]   ; data[17]    ; 7.218  ; 7.218  ; 7.218  ; 7.218  ;
; debug[0]   ; data[18]    ; 7.717  ; 7.717  ; 7.717  ; 7.717  ;
; debug[0]   ; data[19]    ; 7.385  ; 7.385  ; 7.385  ; 7.385  ;
; debug[0]   ; data[20]    ; 9.248  ; 9.248  ; 9.248  ; 9.248  ;
; debug[0]   ; data[21]    ; 7.461  ; 7.461  ; 7.461  ; 7.461  ;
; debug[0]   ; data[22]    ; 8.921  ; 8.921  ; 8.921  ; 8.921  ;
; debug[0]   ; data[23]    ; 8.185  ; 8.185  ; 8.185  ; 8.185  ;
; debug[0]   ; data[24]    ; 9.526  ; 9.526  ; 9.526  ; 9.526  ;
; debug[0]   ; data[25]    ; 8.200  ; 8.200  ; 8.200  ; 8.200  ;
; debug[0]   ; data[26]    ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; debug[0]   ; data[27]    ; 7.472  ; 7.472  ; 7.472  ; 7.472  ;
; debug[0]   ; data[28]    ; 9.533  ; 9.533  ; 9.533  ; 9.533  ;
; debug[0]   ; data[29]    ; 8.622  ; 8.622  ; 8.622  ; 8.622  ;
; debug[0]   ; data[30]    ; 8.606  ; 8.606  ; 8.606  ; 8.606  ;
; debug[0]   ; data[31]    ; 8.181  ; 8.181  ; 8.181  ; 8.181  ;
; debug[1]   ; data[0]     ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; debug[1]   ; data[1]     ; 7.622  ; 7.622  ; 7.622  ; 7.622  ;
; debug[1]   ; data[2]     ; 8.451  ; 8.451  ; 8.451  ; 8.451  ;
; debug[1]   ; data[3]     ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; debug[1]   ; data[4]     ; 9.959  ; 9.959  ; 9.959  ; 9.959  ;
; debug[1]   ; data[5]     ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; debug[1]   ; data[6]     ; 7.466  ; 7.466  ; 7.466  ; 7.466  ;
; debug[1]   ; data[7]     ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; debug[1]   ; data[8]     ; 7.192  ; 7.192  ; 7.192  ; 7.192  ;
; debug[1]   ; data[9]     ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; debug[1]   ; data[10]    ; 8.070  ; 8.070  ; 8.070  ; 8.070  ;
; debug[1]   ; data[11]    ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; debug[1]   ; data[12]    ; 7.808  ; 7.808  ; 7.808  ; 7.808  ;
; debug[1]   ; data[13]    ; 8.327  ; 8.327  ; 8.327  ; 8.327  ;
; debug[1]   ; data[14]    ; 7.370  ; 7.370  ; 7.370  ; 7.370  ;
; debug[1]   ; data[15]    ; 8.028  ; 8.028  ; 8.028  ; 8.028  ;
; debug[1]   ; data[16]    ; 7.965  ; 7.965  ; 7.965  ; 7.965  ;
; debug[1]   ; data[17]    ; 7.874  ; 7.874  ; 7.874  ; 7.874  ;
; debug[1]   ; data[18]    ; 7.397  ; 7.397  ; 7.397  ; 7.397  ;
; debug[1]   ; data[19]    ; 8.080  ; 8.080  ; 8.080  ; 8.080  ;
; debug[1]   ; data[20]    ; 7.844  ; 7.844  ; 7.844  ; 7.844  ;
; debug[1]   ; data[21]    ; 8.728  ; 8.728  ; 8.728  ; 8.728  ;
; debug[1]   ; data[22]    ; 7.706  ; 7.706  ; 7.706  ; 7.706  ;
; debug[1]   ; data[23]    ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; debug[1]   ; data[24]    ; 9.141  ; 9.141  ; 9.141  ; 9.141  ;
; debug[1]   ; data[25]    ; 8.563  ; 8.563  ; 8.563  ; 8.563  ;
; debug[1]   ; data[26]    ; 7.906  ; 7.906  ; 7.906  ; 7.906  ;
; debug[1]   ; data[27]    ; 8.409  ; 8.409  ; 8.409  ; 8.409  ;
; debug[1]   ; data[28]    ; 8.259  ; 8.259  ; 8.259  ; 8.259  ;
; debug[1]   ; data[29]    ; 8.977  ; 8.977  ; 8.977  ; 8.977  ;
; debug[1]   ; data[30]    ; 7.266  ; 7.266  ; 7.266  ; 7.266  ;
; debug[1]   ; data[31]    ; 9.707  ; 9.707  ; 9.707  ; 9.707  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.984 ; -743.026      ;
; clk_rom ; -1.460 ; -91.543       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.240 ; 0.000         ;
; clk_rom ; 0.506 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.984 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 6.971      ;
; -5.968 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 6.955      ;
; -5.948 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 6.935      ;
; -5.936 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.048     ; 6.920      ;
; -5.899 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 6.886      ;
; -5.888 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.874      ;
; -5.886 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.884      ;
; -5.886 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.884      ;
; -5.886 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.884      ;
; -5.886 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.884      ;
; -5.885 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 6.872      ;
; -5.878 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.876      ;
; -5.878 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.876      ;
; -5.872 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.858      ;
; -5.870 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.868      ;
; -5.870 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.868      ;
; -5.870 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.868      ;
; -5.870 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.868      ;
; -5.862 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.860      ;
; -5.862 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.860      ;
; -5.859 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.902      ;
; -5.858 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.866      ;
; -5.858 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.024     ; 6.866      ;
; -5.858 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.866      ;
; -5.852 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.838      ;
; -5.850 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.848      ;
; -5.850 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.848      ;
; -5.850 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.848      ;
; -5.850 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.848      ;
; -5.847 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.893      ;
; -5.846 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.884      ;
; -5.846 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.884      ;
; -5.846 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.884      ;
; -5.843 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.886      ;
; -5.842 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.840      ;
; -5.842 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.840      ;
; -5.842 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.850      ;
; -5.842 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.024     ; 6.850      ;
; -5.842 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.850      ;
; -5.840 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.878      ;
; -5.840 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.878      ;
; -5.840 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.878      ;
; -5.840 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.049     ; 6.823      ;
; -5.839 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.882      ;
; -5.838 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.833      ;
; -5.838 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.833      ;
; -5.838 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.833      ;
; -5.838 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.833      ;
; -5.837 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.016     ; 6.853      ;
; -5.835 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.852      ;
; -5.835 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.852      ;
; -5.831 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.877      ;
; -5.830 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 6.817      ;
; -5.830 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.825      ;
; -5.830 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.825      ;
; -5.830 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.868      ;
; -5.830 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.868      ;
; -5.830 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.868      ;
; -5.829 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.861      ;
; -5.824 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.862      ;
; -5.824 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.862      ;
; -5.824 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.862      ;
; -5.823 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.866      ;
; -5.823 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.866      ;
; -5.822 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.830      ;
; -5.822 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.024     ; 6.830      ;
; -5.822 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.830      ;
; -5.821 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.016     ; 6.837      ;
; -5.819 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.836      ;
; -5.819 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.836      ;
; -5.818 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.048     ; 6.802      ;
; -5.813 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.845      ;
; -5.811 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.851      ;
; -5.811 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.857      ;
; -5.810 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.815      ;
; -5.810 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.027     ; 6.815      ;
; -5.810 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.027     ; 6.815      ;
; -5.810 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.848      ;
; -5.810 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.848      ;
; -5.810 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.848      ;
; -5.807 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.005      ; 6.844      ;
; -5.804 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.842      ;
; -5.804 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.842      ;
; -5.804 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.842      ;
; -5.803 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.046     ; 6.789      ;
; -5.803 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.846      ;
; -5.802 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 6.789      ;
; -5.801 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.799      ;
; -5.801 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.799      ;
; -5.801 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.799      ;
; -5.801 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.799      ;
; -5.801 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.016     ; 6.817      ;
; -5.799 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.011      ; 6.842      ;
; -5.799 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.816      ;
; -5.799 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.816      ;
; -5.798 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.833      ;
; -5.798 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.833      ;
; -5.798 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.833      ;
; -5.797 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.825      ;
; -5.793 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.791      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.156 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.209      ;
; -1.156 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.209      ;
; -1.154 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.207      ;
; -1.151 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.204      ;
; -1.150 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.203      ;
; -1.150 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.203      ;
; -1.146 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.199      ;
; -1.130 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.176      ;
; -1.125 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.171      ;
; -1.123 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.169      ;
; -1.106 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.152      ;
; -1.084 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 2.127      ;
; -1.084 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.130      ;
; -1.081 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.127      ;
; -1.080 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.126      ;
; -1.077 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.130      ;
; -1.077 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.130      ;
; -1.075 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.128      ;
; -1.072 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.125      ;
; -1.071 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.124      ;
; -1.071 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.124      ;
; -1.067 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.120      ;
; -1.067 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 2.110      ;
; -1.060 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.113      ;
; -1.060 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.113      ;
; -1.058 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.111      ;
; -1.055 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.108      ;
; -1.054 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.107      ;
; -1.054 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.107      ;
; -1.050 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.103      ;
; -1.048 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.094      ;
; -1.043 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.089      ;
; -1.041 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.087      ;
; -1.040 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.086      ;
; -1.039 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.085      ;
; -1.038 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.084      ;
; -1.038 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.091      ;
; -1.037 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.083      ;
; -1.035 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.088      ;
; -1.031 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.077      ;
; -1.026 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.072      ;
; -1.024 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.070      ;
; -1.024 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.070      ;
; -1.021 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.074      ;
; -1.018 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.071      ;
; -1.009 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.055      ;
; -1.007 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.053      ;
; -1.007 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.053      ;
; -1.006 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.052      ;
; -1.004 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.050      ;
; -1.002 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.048      ;
; -0.994 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.040      ;
; -0.992 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.038      ;
; -0.990 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.036      ;
; -0.989 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.035      ;
; -0.987 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.033      ;
; -0.985 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.031      ;
; -0.963 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.016      ;
; -0.961 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.014      ;
; -0.959 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.012      ;
; -0.959 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.012      ;
; -0.958 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.004      ;
; -0.957 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.003      ;
; -0.957 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 2.010      ;
; -0.957 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 2.003      ;
; -0.953 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 1.999      ;
; -0.953 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 1.999      ;
; -0.952 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 1.998      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.251 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.298 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.301 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.305 ; breg:bcoreg|breg32_rtl_1_bypass[43]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.331 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.482      ;
; 0.335 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.341 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.493      ;
; 0.359 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.370 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.409 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.416 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.004      ; 0.572      ;
; 0.427 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.431 ; regbuf:regULA|sr_out[29]                  ; breg:bcoreg|breg32_rtl_1_bypass[69]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.583      ;
; 0.438 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.467 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.467 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.475 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.627      ;
; 0.478 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.507 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[55]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.526 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.676      ;
; 0.533 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 0.694      ;
; 0.539 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.738      ;
; 0.541 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.014     ; 0.679      ;
; 0.548 ; regbuf:regULA|sr_out[26]                  ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.550 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.554 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 0.708      ;
; 0.555 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[73]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.710      ;
; 0.558 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.710      ;
; 0.566 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.791      ;
; 0.567 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.005     ; 0.714      ;
; 0.572 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.725      ;
; 0.574 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.576 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.729      ;
; 0.578 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 0.738      ;
; 0.588 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.743      ;
; 0.591 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; -0.005     ; 0.738      ;
; 0.593 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgA|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.008      ; 0.753      ;
; 0.597 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.604 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.020      ; 0.776      ;
; 0.607 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; -0.006     ; 0.753      ;
; 0.608 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.809      ;
; 0.610 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.013      ; 0.775      ;
; 0.628 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 0.774      ;
; 0.632 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 0.793      ;
; 0.652 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.019     ; 0.785      ;
; 0.653 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[73]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 0.813      ;
; 0.654 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 0.814      ;
; 0.664 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.670 ; reg:ir|sr_out[14]                         ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.830      ;
; 0.670 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.678 ; regbuf:regULA|sr_out[1]                   ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 0.838      ;
; 0.685 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.879      ;
; 0.690 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 0.830      ;
; 0.703 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.895      ;
; 0.706 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.005     ; 0.853      ;
; 0.708 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.027     ; 0.833      ;
; 0.711 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.903      ;
; 0.712 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.904      ;
; 0.713 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.905      ;
; 0.713 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.915      ;
; 0.726 ; reg:ir|sr_out[19]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.940      ;
; 0.726 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.028     ; 0.850      ;
; 0.728 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[65]                                                                ; clk          ; clk         ; 0.000        ; 0.015      ; 0.895      ;
; 0.730 ; reg:ir|sr_out[19]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.949      ;
; 0.730 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; 0.006      ; 0.888      ;
; 0.731 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.045     ; 0.838      ;
; 0.735 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.006     ; 0.881      ;
; 0.735 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.877      ;
; 0.737 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.966      ;
; 0.737 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.942      ;
; 0.740 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.974      ;
; 0.755 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.955      ;
; 0.758 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.007      ; 0.917      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.506 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 0.699      ;
; 0.626 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.818      ;
; 0.670 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.862      ;
; 0.674 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.875      ;
; 0.676 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.868      ;
; 0.720 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.912      ;
; 0.726 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.918      ;
; 0.736 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 0.923      ;
; 0.746 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 0.925      ;
; 0.755 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.956      ;
; 0.758 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 0.930      ;
; 0.763 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 0.978      ;
; 0.769 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 0.949      ;
; 0.772 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.980      ;
; 0.773 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 0.988      ;
; 0.785 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.977      ;
; 0.794 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 0.974      ;
; 0.816 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.003      ;
; 0.817 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.009      ;
; 0.821 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.006      ;
; 0.825 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.010      ;
; 0.825 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.017      ;
; 0.829 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.008      ;
; 0.851 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.037      ;
; 0.855 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.042      ;
; 0.863 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.049      ;
; 0.872 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.069      ;
; 0.886 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.076      ;
; 0.887 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.074      ;
; 0.889 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.081      ;
; 0.913 ; regbuf:rgB|sr_out[25]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.080      ;
; 0.922 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.107      ;
; 0.924 ; regbuf:rgB|sr_out[26]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.091      ;
; 0.936 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.130      ;
; 0.943 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.132      ;
; 0.944 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.138      ;
; 0.946 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.135      ;
; 0.949 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.134      ;
; 0.965 ; regbuf:regULA|sr_out[3]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.162      ;
; 0.971 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.153      ;
; 0.978 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.172      ;
; 0.985 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.177      ;
; 0.991 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.178      ;
; 0.993 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.185      ;
; 0.996 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.176      ;
; 1.003 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.101      ; 1.242      ;
; 1.013 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.221      ;
; 1.016 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.220      ;
; 1.017 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.230      ;
; 1.019 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.223      ;
; 1.024 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.204      ;
; 1.027 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 1.259      ;
; 1.030 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.222      ;
; 1.033 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.234      ;
; 1.034 ; regbuf:rgB|sr_out[30]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.202      ;
; 1.044 ; regbuf:rgB|sr_out[31]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.215      ;
; 1.052 ; regbuf:rgB|sr_out[19]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.227      ;
; 1.052 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.260      ;
; 1.068 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.253      ;
; 1.069 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.244      ;
; 1.071 ; regbuf:rgB|sr_out[27]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.238      ;
; 1.076 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.261      ;
; 1.085 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.267      ;
; 1.085 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.293      ;
; 1.099 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.277      ;
; 1.105 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.290      ;
; 1.109 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.310      ;
; 1.110 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.297      ;
; 1.111 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.282      ;
; 1.112 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.302      ;
; 1.124 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.316      ;
; 1.130 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.315      ;
; 1.131 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.316      ;
; 1.131 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.316      ;
; 1.135 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.320      ;
; 1.136 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.306      ;
; 1.137 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.341      ;
; 1.140 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.344      ;
; 1.143 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.347      ;
; 1.146 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.350      ;
; 1.155 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.344      ;
; 1.156 ; regbuf:regULA|sr_out[6]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.349      ;
; 1.157 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.346      ;
; 1.159 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.356      ;
; 1.164 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.349      ;
; 1.168 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.360      ;
; 1.170 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.362      ;
; 1.170 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.362      ;
; 1.172 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.380      ;
; 1.172 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.380      ;
; 1.172 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.364      ;
; 1.173 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.358      ;
; 1.174 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.366      ;
; 1.174 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.101      ; 1.413      ;
; 1.182 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 1.399      ;
; 1.184 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.385      ;
; 1.184 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.385      ;
; 1.189 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.389      ;
; 1.194 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.404      ;
; 1.195 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.384      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.891 ; 0.891 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.159 ; 0.159 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.388 ; 10.388 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.883  ; 9.883  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.779  ; 8.779  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.915  ; 9.915  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.798  ; 9.798  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.537  ; 9.537  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.689  ; 9.689  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.754  ; 9.754  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.472  ; 9.472  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.758  ; 9.758  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.894  ; 9.894  ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.388 ; 10.388 ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.494  ; 9.494  ; Rise       ; clk             ;
;  data[12] ; clk        ; 10.048 ; 10.048 ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.315  ; 9.315  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.646  ; 9.646  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.766  ; 9.766  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.876  ; 8.876  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.018  ; 9.018  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.025  ; 9.025  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.564  ; 9.564  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.442  ; 9.442  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.394  ; 9.394  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.376  ; 9.376  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.028 ; 10.028 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.904  ; 9.904  ; Rise       ; clk             ;
;  data[26] ; clk        ; 10.100 ; 10.100 ; Rise       ; clk             ;
;  data[27] ; clk        ; 10.018 ; 10.018 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.585  ; 9.585  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.302  ; 9.302  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.557  ; 9.557  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.663  ; 9.663  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.726  ; 7.726  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.219  ; 7.219  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.126  ; 7.126  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.901  ; 6.901  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.429  ; 7.429  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.376  ; 7.376  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.332  ; 7.332  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.662  ; 6.662  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.254  ; 7.254  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.172  ; 7.172  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.726  ; 7.726  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.700  ; 6.700  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.923  ; 6.923  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.022  ; 7.022  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.091  ; 7.091  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.349  ; 7.349  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.519  ; 7.519  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.842  ; 6.842  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.884  ; 6.884  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.754  ; 6.754  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.632  ; 6.632  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.946  ; 6.946  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.785  ; 6.785  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.627  ; 6.627  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.475  ; 7.475  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.265  ; 7.265  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.575  ; 6.575  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.055  ; 7.055  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.981  ; 6.981  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.913  ; 6.913  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.928  ; 6.928  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.785  ; 6.785  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.404  ; 7.404  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.365 ; 4.365 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.322 ; 5.322 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.279 ; 5.279 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.343 ; 5.343 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.652 ; 5.652 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.540 ; 5.540 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.598 ; 5.598 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.175 ; 5.175 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.228 ; 5.228 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.992 ; 4.992 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.528 ; 5.528 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.197 ; 5.197 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.445 ; 5.445 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.203 ; 5.203 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.240 ; 5.240 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.911 ; 4.911 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.067 ; 5.067 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.365 ; 4.365 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.837 ; 4.837 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.097 ; 5.097 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.535 ; 5.535 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.630 ; 4.630 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.997 ; 4.997 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.608 ; 5.608 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.134 ; 5.134 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.988 ; 4.988 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.418 ; 5.418 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.102 ; 5.102 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.987 ; 4.987 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.086 ; 5.086 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.146 ; 5.146 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.575 ; 6.575 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.219 ; 7.219 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.126 ; 7.126 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.901 ; 6.901 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.429 ; 7.429 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.376 ; 7.376 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.332 ; 7.332 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.662 ; 6.662 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.254 ; 7.254 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.172 ; 7.172 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.726 ; 7.726 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.700 ; 6.700 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.923 ; 6.923 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.022 ; 7.022 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.091 ; 7.091 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.349 ; 7.349 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.519 ; 7.519 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.842 ; 6.842 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.884 ; 6.884 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.754 ; 6.754 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.632 ; 6.632 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.946 ; 6.946 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.785 ; 6.785 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.627 ; 6.627 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.475 ; 7.475 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.265 ; 7.265 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.575 ; 6.575 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.055 ; 7.055 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.981 ; 6.981 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.913 ; 6.913 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.928 ; 6.928 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.785 ; 6.785 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.404 ; 7.404 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; debug[0]   ; data[1]     ; 4.205 ; 4.205 ; 4.205 ; 4.205 ;
; debug[0]   ; data[2]     ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[0]   ; data[3]     ; 4.999 ; 4.999 ; 4.999 ; 4.999 ;
; debug[0]   ; data[4]     ; 5.325 ; 5.325 ; 5.325 ; 5.325 ;
; debug[0]   ; data[5]     ; 5.033 ; 5.033 ; 5.033 ; 5.033 ;
; debug[0]   ; data[6]     ; 3.973 ; 3.973 ; 3.973 ; 3.973 ;
; debug[0]   ; data[7]     ; 4.761 ; 4.761 ; 4.761 ; 4.761 ;
; debug[0]   ; data[8]     ; 4.357 ; 4.357 ; 4.357 ; 4.357 ;
; debug[0]   ; data[9]     ; 4.726 ; 4.726 ; 4.726 ; 4.726 ;
; debug[0]   ; data[10]    ; 4.925 ; 4.925 ; 4.925 ; 4.925 ;
; debug[0]   ; data[11]    ; 4.196 ; 4.196 ; 4.196 ; 4.196 ;
; debug[0]   ; data[12]    ; 5.109 ; 5.109 ; 5.109 ; 5.109 ;
; debug[0]   ; data[13]    ; 4.045 ; 4.045 ; 4.045 ; 4.045 ;
; debug[0]   ; data[14]    ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; debug[0]   ; data[15]    ; 3.911 ; 3.911 ; 3.911 ; 3.911 ;
; debug[0]   ; data[16]    ; 4.095 ; 4.095 ; 4.095 ; 4.095 ;
; debug[0]   ; data[17]    ; 3.933 ; 3.933 ; 3.933 ; 3.933 ;
; debug[0]   ; data[18]    ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; debug[0]   ; data[19]    ; 4.021 ; 4.021 ; 4.021 ; 4.021 ;
; debug[0]   ; data[20]    ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; debug[0]   ; data[21]    ; 4.724 ; 4.724 ; 4.724 ; 4.724 ;
; debug[0]   ; data[22]    ; 4.480 ; 4.480 ; 4.480 ; 4.480 ;
; debug[0]   ; data[23]    ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; debug[0]   ; data[24]    ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; debug[0]   ; data[25]    ; 4.372 ; 4.372 ; 4.372 ; 4.372 ;
; debug[0]   ; data[26]    ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; debug[0]   ; data[27]    ; 4.209 ; 4.209 ; 4.209 ; 4.209 ;
; debug[0]   ; data[28]    ; 4.852 ; 4.852 ; 4.852 ; 4.852 ;
; debug[0]   ; data[29]    ; 4.867 ; 4.867 ; 4.867 ; 4.867 ;
; debug[0]   ; data[30]    ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; debug[0]   ; data[31]    ; 4.528 ; 4.528 ; 4.528 ; 4.528 ;
; debug[1]   ; data[0]     ; 5.034 ; 5.034 ; 5.034 ; 5.034 ;
; debug[1]   ; data[1]     ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; debug[1]   ; data[2]     ; 4.604 ; 4.604 ; 4.604 ; 4.604 ;
; debug[1]   ; data[3]     ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; debug[1]   ; data[4]     ; 5.207 ; 5.207 ; 5.207 ; 5.207 ;
; debug[1]   ; data[5]     ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; debug[1]   ; data[6]     ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; debug[1]   ; data[7]     ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[1]   ; data[8]     ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; debug[1]   ; data[9]     ; 4.886 ; 4.886 ; 4.886 ; 4.886 ;
; debug[1]   ; data[10]    ; 4.885 ; 4.885 ; 4.885 ; 4.885 ;
; debug[1]   ; data[11]    ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[1]   ; data[12]    ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; debug[1]   ; data[13]    ; 4.189 ; 4.189 ; 4.189 ; 4.189 ;
; debug[1]   ; data[14]    ; 3.941 ; 3.941 ; 3.941 ; 3.941 ;
; debug[1]   ; data[15]    ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; debug[1]   ; data[16]    ; 4.393 ; 4.393 ; 4.393 ; 4.393 ;
; debug[1]   ; data[17]    ; 4.009 ; 4.009 ; 4.009 ; 4.009 ;
; debug[1]   ; data[18]    ; 3.933 ; 3.933 ; 3.933 ; 3.933 ;
; debug[1]   ; data[19]    ; 4.086 ; 4.086 ; 4.086 ; 4.086 ;
; debug[1]   ; data[20]    ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; debug[1]   ; data[21]    ; 4.386 ; 4.386 ; 4.386 ; 4.386 ;
; debug[1]   ; data[22]    ; 4.527 ; 4.527 ; 4.527 ; 4.527 ;
; debug[1]   ; data[23]    ; 4.550 ; 4.550 ; 4.550 ; 4.550 ;
; debug[1]   ; data[24]    ; 4.815 ; 4.815 ; 4.815 ; 4.815 ;
; debug[1]   ; data[25]    ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; debug[1]   ; data[26]    ; 4.579 ; 4.579 ; 4.579 ; 4.579 ;
; debug[1]   ; data[27]    ; 4.213 ; 4.213 ; 4.213 ; 4.213 ;
; debug[1]   ; data[28]    ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; debug[1]   ; data[29]    ; 4.550 ; 4.550 ; 4.550 ; 4.550 ;
; debug[1]   ; data[30]    ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; debug[1]   ; data[31]    ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; debug[0]   ; data[1]     ; 3.916 ; 3.916 ; 3.916 ; 3.916 ;
; debug[0]   ; data[2]     ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[0]   ; data[3]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; debug[0]   ; data[4]     ; 5.325 ; 5.325 ; 5.325 ; 5.325 ;
; debug[0]   ; data[5]     ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; debug[0]   ; data[6]     ; 3.973 ; 3.973 ; 3.973 ; 3.973 ;
; debug[0]   ; data[7]     ; 4.703 ; 4.703 ; 4.703 ; 4.703 ;
; debug[0]   ; data[8]     ; 4.357 ; 4.357 ; 4.357 ; 4.357 ;
; debug[0]   ; data[9]     ; 4.695 ; 4.695 ; 4.695 ; 4.695 ;
; debug[0]   ; data[10]    ; 4.925 ; 4.925 ; 4.925 ; 4.925 ;
; debug[0]   ; data[11]    ; 3.842 ; 3.842 ; 3.842 ; 3.842 ;
; debug[0]   ; data[12]    ; 5.109 ; 5.109 ; 5.109 ; 5.109 ;
; debug[0]   ; data[13]    ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; debug[0]   ; data[14]    ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; debug[0]   ; data[15]    ; 3.749 ; 3.749 ; 3.749 ; 3.749 ;
; debug[0]   ; data[16]    ; 4.095 ; 4.095 ; 4.095 ; 4.095 ;
; debug[0]   ; data[17]    ; 3.771 ; 3.771 ; 3.771 ; 3.771 ;
; debug[0]   ; data[18]    ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; debug[0]   ; data[19]    ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; debug[0]   ; data[20]    ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; debug[0]   ; data[21]    ; 3.853 ; 3.853 ; 3.853 ; 3.853 ;
; debug[0]   ; data[22]    ; 4.480 ; 4.480 ; 4.480 ; 4.480 ;
; debug[0]   ; data[23]    ; 4.207 ; 4.207 ; 4.207 ; 4.207 ;
; debug[0]   ; data[24]    ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; debug[0]   ; data[25]    ; 4.213 ; 4.213 ; 4.213 ; 4.213 ;
; debug[0]   ; data[26]    ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; debug[0]   ; data[27]    ; 3.860 ; 3.860 ; 3.860 ; 3.860 ;
; debug[0]   ; data[28]    ; 4.852 ; 4.852 ; 4.852 ; 4.852 ;
; debug[0]   ; data[29]    ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; debug[0]   ; data[30]    ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; debug[0]   ; data[31]    ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; debug[1]   ; data[0]     ; 4.668 ; 4.668 ; 4.668 ; 4.668 ;
; debug[1]   ; data[1]     ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; debug[1]   ; data[2]     ; 4.312 ; 4.312 ; 4.312 ; 4.312 ;
; debug[1]   ; data[3]     ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; debug[1]   ; data[4]     ; 5.001 ; 5.001 ; 5.001 ; 5.001 ;
; debug[1]   ; data[5]     ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; debug[1]   ; data[6]     ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; debug[1]   ; data[7]     ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[1]   ; data[8]     ; 3.710 ; 3.710 ; 3.710 ; 3.710 ;
; debug[1]   ; data[9]     ; 4.886 ; 4.886 ; 4.886 ; 4.886 ;
; debug[1]   ; data[10]    ; 4.160 ; 4.160 ; 4.160 ; 4.160 ;
; debug[1]   ; data[11]    ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[1]   ; data[12]    ; 3.980 ; 3.980 ; 3.980 ; 3.980 ;
; debug[1]   ; data[13]    ; 4.189 ; 4.189 ; 4.189 ; 4.189 ;
; debug[1]   ; data[14]    ; 3.777 ; 3.777 ; 3.777 ; 3.777 ;
; debug[1]   ; data[15]    ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; debug[1]   ; data[16]    ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; debug[1]   ; data[17]    ; 4.009 ; 4.009 ; 4.009 ; 4.009 ;
; debug[1]   ; data[18]    ; 3.763 ; 3.763 ; 3.763 ; 3.763 ;
; debug[1]   ; data[19]    ; 4.086 ; 4.086 ; 4.086 ; 4.086 ;
; debug[1]   ; data[20]    ; 4.016 ; 4.016 ; 4.016 ; 4.016 ;
; debug[1]   ; data[21]    ; 4.386 ; 4.386 ; 4.386 ; 4.386 ;
; debug[1]   ; data[22]    ; 3.908 ; 3.908 ; 3.908 ; 3.908 ;
; debug[1]   ; data[23]    ; 4.550 ; 4.550 ; 4.550 ; 4.550 ;
; debug[1]   ; data[24]    ; 4.644 ; 4.644 ; 4.644 ; 4.644 ;
; debug[1]   ; data[25]    ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; debug[1]   ; data[26]    ; 4.041 ; 4.041 ; 4.041 ; 4.041 ;
; debug[1]   ; data[27]    ; 4.213 ; 4.213 ; 4.213 ; 4.213 ;
; debug[1]   ; data[28]    ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; debug[1]   ; data[29]    ; 4.550 ; 4.550 ; 4.550 ; 4.550 ;
; debug[1]   ; data[30]    ; 3.717 ; 3.717 ; 3.717 ; 3.717 ;
; debug[1]   ; data[31]    ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.341   ; 0.240 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -14.341   ; 0.240 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -3.821    ; 0.506 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -2004.946 ; 0.0   ; 0.0      ; 0.0     ; -1075.86            ;
;  clk             ; -1777.698 ; 0.000 ; N/A      ; N/A     ; -730.480            ;
;  clk_rom         ; -227.248  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.426 ; 2.426 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.159 ; 0.159 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.313 ; 21.313 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.426 ; 20.426 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.872 ; 17.872 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.345 ; 20.345 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 20.152 ; 20.152 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.603 ; 19.603 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.940 ; 19.940 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.168 ; 20.168 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.406 ; 19.406 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.004 ; 20.004 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 20.331 ; 20.331 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.313 ; 21.313 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.462 ; 19.462 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.688 ; 20.688 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.066 ; 19.066 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.856 ; 19.856 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.264 ; 19.264 ; Rise       ; clk             ;
;  data[16] ; clk        ; 20.007 ; 20.007 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.081 ; 18.081 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.456 ; 18.456 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.148 ; 18.148 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.401 ; 19.401 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.104 ; 19.104 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.364 ; 19.364 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.958 ; 18.958 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.421 ; 20.421 ; Rise       ; clk             ;
;  data[25] ; clk        ; 20.233 ; 20.233 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.575 ; 20.575 ; Rise       ; clk             ;
;  data[27] ; clk        ; 20.400 ; 20.400 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.273 ; 19.273 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.614 ; 18.614 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.459 ; 19.459 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.516 ; 19.516 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.836 ; 13.836 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.789 ; 12.789 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.627 ; 12.627 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.112 ; 12.112 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.257 ; 13.257 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.076 ; 13.076 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.050 ; 13.050 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.631 ; 11.631 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.847 ; 12.847 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.681 ; 12.681 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 13.836 ; 13.836 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.600 ; 11.600 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.131 ; 12.131 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.397 ; 12.397 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.489 ; 12.489 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.094 ; 13.094 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.359 ; 13.359 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.960 ; 11.960 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.027 ; 12.027 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.855 ; 11.855 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.505 ; 11.505 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.226 ; 12.226 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.898 ; 11.898 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.585 ; 11.585 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.367 ; 13.367 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.872 ; 12.872 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.427 ; 11.427 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.401 ; 12.401 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.322 ; 12.322 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.056 ; 12.056 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.093 ; 12.093 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.873 ; 11.873 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.172 ; 13.172 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.365 ; 4.365 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.322 ; 5.322 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.279 ; 5.279 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.343 ; 5.343 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.652 ; 5.652 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.540 ; 5.540 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.598 ; 5.598 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.175 ; 5.175 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.228 ; 5.228 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.992 ; 4.992 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.528 ; 5.528 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.197 ; 5.197 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.445 ; 5.445 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.203 ; 5.203 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.240 ; 5.240 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.911 ; 4.911 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.067 ; 5.067 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.365 ; 4.365 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.837 ; 4.837 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.097 ; 5.097 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.535 ; 5.535 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.630 ; 4.630 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.997 ; 4.997 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.608 ; 5.608 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.134 ; 5.134 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.988 ; 4.988 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.418 ; 5.418 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.102 ; 5.102 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.987 ; 4.987 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.086 ; 5.086 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.146 ; 5.146 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.575 ; 6.575 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.219 ; 7.219 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.126 ; 7.126 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.901 ; 6.901 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.429 ; 7.429 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.376 ; 7.376 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.332 ; 7.332 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.662 ; 6.662 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.254 ; 7.254 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.172 ; 7.172 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.726 ; 7.726 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.700 ; 6.700 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.923 ; 6.923 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.022 ; 7.022 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.091 ; 7.091 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.349 ; 7.349 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.519 ; 7.519 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.842 ; 6.842 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.884 ; 6.884 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.754 ; 6.754 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.632 ; 6.632 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.946 ; 6.946 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.785 ; 6.785 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.627 ; 6.627 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.475 ; 7.475 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.265 ; 7.265 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.575 ; 6.575 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.055 ; 7.055 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.981 ; 6.981 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.913 ; 6.913 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.928 ; 6.928 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.785 ; 6.785 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.404 ; 7.404 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.527  ; 9.527  ; 9.527  ; 9.527  ;
; debug[0]   ; data[1]     ; 8.264  ; 8.264  ; 8.264  ; 8.264  ;
; debug[0]   ; data[2]     ; 8.418  ; 8.418  ; 8.418  ; 8.418  ;
; debug[0]   ; data[3]     ; 9.938  ; 9.938  ; 9.938  ; 9.938  ;
; debug[0]   ; data[4]     ; 10.617 ; 10.617 ; 10.617 ; 10.617 ;
; debug[0]   ; data[5]     ; 10.043 ; 10.043 ; 10.043 ; 10.043 ;
; debug[0]   ; data[6]     ; 7.763  ; 7.763  ; 7.763  ; 7.763  ;
; debug[0]   ; data[7]     ; 9.418  ; 9.418  ; 9.418  ; 9.418  ;
; debug[0]   ; data[8]     ; 8.547  ; 8.547  ; 8.547  ; 8.547  ;
; debug[0]   ; data[9]     ; 9.280  ; 9.280  ; 9.280  ; 9.280  ;
; debug[0]   ; data[10]    ; 9.737  ; 9.737  ; 9.737  ; 9.737  ;
; debug[0]   ; data[11]    ; 8.183  ; 8.183  ; 8.183  ; 8.183  ;
; debug[0]   ; data[12]    ; 10.200 ; 10.200 ; 10.200 ; 10.200 ;
; debug[0]   ; data[13]    ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; debug[0]   ; data[14]    ; 8.675  ; 8.675  ; 8.675  ; 8.675  ;
; debug[0]   ; data[15]    ; 7.577  ; 7.577  ; 7.577  ; 7.577  ;
; debug[0]   ; data[16]    ; 7.956  ; 7.956  ; 7.956  ; 7.956  ;
; debug[0]   ; data[17]    ; 7.609  ; 7.609  ; 7.609  ; 7.609  ;
; debug[0]   ; data[18]    ; 7.717  ; 7.717  ; 7.717  ; 7.717  ;
; debug[0]   ; data[19]    ; 7.817  ; 7.817  ; 7.817  ; 7.817  ;
; debug[0]   ; data[20]    ; 9.248  ; 9.248  ; 9.248  ; 9.248  ;
; debug[0]   ; data[21]    ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; debug[0]   ; data[22]    ; 8.921  ; 8.921  ; 8.921  ; 8.921  ;
; debug[0]   ; data[23]    ; 9.166  ; 9.166  ; 9.166  ; 9.166  ;
; debug[0]   ; data[24]    ; 9.526  ; 9.526  ; 9.526  ; 9.526  ;
; debug[0]   ; data[25]    ; 8.589  ; 8.589  ; 8.589  ; 8.589  ;
; debug[0]   ; data[26]    ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; debug[0]   ; data[27]    ; 8.310  ; 8.310  ; 8.310  ; 8.310  ;
; debug[0]   ; data[28]    ; 9.533  ; 9.533  ; 9.533  ; 9.533  ;
; debug[0]   ; data[29]    ; 9.573  ; 9.573  ; 9.573  ; 9.573  ;
; debug[0]   ; data[30]    ; 8.606  ; 8.606  ; 8.606  ; 8.606  ;
; debug[0]   ; data[31]    ; 8.885  ; 8.885  ; 8.885  ; 8.885  ;
; debug[1]   ; data[0]     ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; debug[1]   ; data[1]     ; 7.622  ; 7.622  ; 7.622  ; 7.622  ;
; debug[1]   ; data[2]     ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; debug[1]   ; data[3]     ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; debug[1]   ; data[4]     ; 10.448 ; 10.448 ; 10.448 ; 10.448 ;
; debug[1]   ; data[5]     ; 10.470 ; 10.470 ; 10.470 ; 10.470 ;
; debug[1]   ; data[6]     ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; debug[1]   ; data[7]     ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; debug[1]   ; data[8]     ; 8.046  ; 8.046  ; 8.046  ; 8.046  ;
; debug[1]   ; data[9]     ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; debug[1]   ; data[10]    ; 9.730  ; 9.730  ; 9.730  ; 9.730  ;
; debug[1]   ; data[11]    ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; debug[1]   ; data[12]    ; 9.727  ; 9.727  ; 9.727  ; 9.727  ;
; debug[1]   ; data[13]    ; 8.327  ; 8.327  ; 8.327  ; 8.327  ;
; debug[1]   ; data[14]    ; 7.764  ; 7.764  ; 7.764  ; 7.764  ;
; debug[1]   ; data[15]    ; 8.028  ; 8.028  ; 8.028  ; 8.028  ;
; debug[1]   ; data[16]    ; 8.668  ; 8.668  ; 8.668  ; 8.668  ;
; debug[1]   ; data[17]    ; 7.874  ; 7.874  ; 7.874  ; 7.874  ;
; debug[1]   ; data[18]    ; 7.801  ; 7.801  ; 7.801  ; 7.801  ;
; debug[1]   ; data[19]    ; 8.080  ; 8.080  ; 8.080  ; 8.080  ;
; debug[1]   ; data[20]    ; 9.064  ; 9.064  ; 9.064  ; 9.064  ;
; debug[1]   ; data[21]    ; 8.728  ; 8.728  ; 8.728  ; 8.728  ;
; debug[1]   ; data[22]    ; 9.138  ; 9.138  ; 9.138  ; 9.138  ;
; debug[1]   ; data[23]    ; 9.130  ; 9.130  ; 9.130  ; 9.130  ;
; debug[1]   ; data[24]    ; 9.541  ; 9.541  ; 9.541  ; 9.541  ;
; debug[1]   ; data[25]    ; 8.563  ; 8.563  ; 8.563  ; 8.563  ;
; debug[1]   ; data[26]    ; 9.182  ; 9.182  ; 9.182  ; 9.182  ;
; debug[1]   ; data[27]    ; 8.409  ; 8.409  ; 8.409  ; 8.409  ;
; debug[1]   ; data[28]    ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; debug[1]   ; data[29]    ; 8.977  ; 8.977  ; 8.977  ; 8.977  ;
; debug[1]   ; data[30]    ; 7.964  ; 7.964  ; 7.964  ; 7.964  ;
; debug[1]   ; data[31]    ; 9.707  ; 9.707  ; 9.707  ; 9.707  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; debug[0]   ; data[1]     ; 3.916 ; 3.916 ; 3.916 ; 3.916 ;
; debug[0]   ; data[2]     ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[0]   ; data[3]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; debug[0]   ; data[4]     ; 5.325 ; 5.325 ; 5.325 ; 5.325 ;
; debug[0]   ; data[5]     ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; debug[0]   ; data[6]     ; 3.973 ; 3.973 ; 3.973 ; 3.973 ;
; debug[0]   ; data[7]     ; 4.703 ; 4.703 ; 4.703 ; 4.703 ;
; debug[0]   ; data[8]     ; 4.357 ; 4.357 ; 4.357 ; 4.357 ;
; debug[0]   ; data[9]     ; 4.695 ; 4.695 ; 4.695 ; 4.695 ;
; debug[0]   ; data[10]    ; 4.925 ; 4.925 ; 4.925 ; 4.925 ;
; debug[0]   ; data[11]    ; 3.842 ; 3.842 ; 3.842 ; 3.842 ;
; debug[0]   ; data[12]    ; 5.109 ; 5.109 ; 5.109 ; 5.109 ;
; debug[0]   ; data[13]    ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; debug[0]   ; data[14]    ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; debug[0]   ; data[15]    ; 3.749 ; 3.749 ; 3.749 ; 3.749 ;
; debug[0]   ; data[16]    ; 4.095 ; 4.095 ; 4.095 ; 4.095 ;
; debug[0]   ; data[17]    ; 3.771 ; 3.771 ; 3.771 ; 3.771 ;
; debug[0]   ; data[18]    ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; debug[0]   ; data[19]    ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; debug[0]   ; data[20]    ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; debug[0]   ; data[21]    ; 3.853 ; 3.853 ; 3.853 ; 3.853 ;
; debug[0]   ; data[22]    ; 4.480 ; 4.480 ; 4.480 ; 4.480 ;
; debug[0]   ; data[23]    ; 4.207 ; 4.207 ; 4.207 ; 4.207 ;
; debug[0]   ; data[24]    ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; debug[0]   ; data[25]    ; 4.213 ; 4.213 ; 4.213 ; 4.213 ;
; debug[0]   ; data[26]    ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; debug[0]   ; data[27]    ; 3.860 ; 3.860 ; 3.860 ; 3.860 ;
; debug[0]   ; data[28]    ; 4.852 ; 4.852 ; 4.852 ; 4.852 ;
; debug[0]   ; data[29]    ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; debug[0]   ; data[30]    ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; debug[0]   ; data[31]    ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; debug[1]   ; data[0]     ; 4.668 ; 4.668 ; 4.668 ; 4.668 ;
; debug[1]   ; data[1]     ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; debug[1]   ; data[2]     ; 4.312 ; 4.312 ; 4.312 ; 4.312 ;
; debug[1]   ; data[3]     ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; debug[1]   ; data[4]     ; 5.001 ; 5.001 ; 5.001 ; 5.001 ;
; debug[1]   ; data[5]     ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; debug[1]   ; data[6]     ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; debug[1]   ; data[7]     ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[1]   ; data[8]     ; 3.710 ; 3.710 ; 3.710 ; 3.710 ;
; debug[1]   ; data[9]     ; 4.886 ; 4.886 ; 4.886 ; 4.886 ;
; debug[1]   ; data[10]    ; 4.160 ; 4.160 ; 4.160 ; 4.160 ;
; debug[1]   ; data[11]    ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[1]   ; data[12]    ; 3.980 ; 3.980 ; 3.980 ; 3.980 ;
; debug[1]   ; data[13]    ; 4.189 ; 4.189 ; 4.189 ; 4.189 ;
; debug[1]   ; data[14]    ; 3.777 ; 3.777 ; 3.777 ; 3.777 ;
; debug[1]   ; data[15]    ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; debug[1]   ; data[16]    ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; debug[1]   ; data[17]    ; 4.009 ; 4.009 ; 4.009 ; 4.009 ;
; debug[1]   ; data[18]    ; 3.763 ; 3.763 ; 3.763 ; 3.763 ;
; debug[1]   ; data[19]    ; 4.086 ; 4.086 ; 4.086 ; 4.086 ;
; debug[1]   ; data[20]    ; 4.016 ; 4.016 ; 4.016 ; 4.016 ;
; debug[1]   ; data[21]    ; 4.386 ; 4.386 ; 4.386 ; 4.386 ;
; debug[1]   ; data[22]    ; 3.908 ; 3.908 ; 3.908 ; 3.908 ;
; debug[1]   ; data[23]    ; 4.550 ; 4.550 ; 4.550 ; 4.550 ;
; debug[1]   ; data[24]    ; 4.644 ; 4.644 ; 4.644 ; 4.644 ;
; debug[1]   ; data[25]    ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; debug[1]   ; data[26]    ; 4.041 ; 4.041 ; 4.041 ; 4.041 ;
; debug[1]   ; data[27]    ; 4.213 ; 4.213 ; 4.213 ; 4.213 ;
; debug[1]   ; data[28]    ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; debug[1]   ; data[29]    ; 4.550 ; 4.550 ; 4.550 ; 4.550 ;
; debug[1]   ; data[30]    ; 3.717 ; 3.717 ; 3.717 ; 3.717 ;
; debug[1]   ; data[31]    ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9736132  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1284     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9736132  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1284     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4238  ; 4238 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed Dec 12 18:08:48 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.341
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.341     -1777.698 clk 
    Info (332119):    -3.821      -227.248 clk_rom 
Info (332146): Worst-case hold slack is 0.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.524         0.000 clk 
    Info (332119):     1.139         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.984
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.984      -743.026 clk 
    Info (332119):    -1.460       -91.543 clk_rom 
Info (332146): Worst-case hold slack is 0.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.240         0.000 clk 
    Info (332119):     0.506         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4693 megabytes
    Info: Processing ended: Wed Dec 12 18:08:51 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


