[Inputs]
clk
[Outputs]
reset
[BiDir]
[ATTRIBUTES]
VeriModel reset_modul

