module mux_tb;
  reg a,b,c,d,s0,s1;
  wire y;
  mux x1(a,b,c,d,s0,s1,y);
  initial begin
    $dumpfile("mux.vcd");
    $dumpvars(1);
    
    $monitor("s0=%b s1=%b y=%b",s0,s1,y);
    
    a=1'b0;b=1'b1;c=1'b0;d=1'b0;
    
    s0=1'b0;s1=1'b0;
    
    #2 s0=1'b0;s1=1'b1;
    
    #2 s0=1'b1;s1=1'b0;
    
    #2 s0=1'b1;s1=1'b1;
    
  end
endmodule

    
  
