# 实现思路
先实现额外增加的指令，再完成数据旁路

# 添加的指令
## and
code: 0110011 (与add相同)
mid op code: 111 (add为000)

在`ID_DECODER`中add指令处添加分支即可

## auipc
code: 0010111

在`ID_DECODER`中添加分支即可

## bne
code: 1100011 (与beq相同)
mid op code: 001 (beq为000)

在`ID_DECODER`中beq指令处添加分支，然后在`ID_NPC_CALCULATOR`中添加分支

## jal
code: 1101111

在`ID_DECODER`中添加分支

JAL要求目的寄存器存储值为pc+4,所以还需要对ALU添加一个新的运算码，用于计算pc+4(原本的imm也需要，用来算真正的跳转地址)

为此，我们需要将ALU的操作信号位宽设置为5位(其实对位宽没必要吝啬，这点资源是小的)

## jalr
code: 1100111

这个逻辑更复杂，我的实现如下：
`ID_DECODER`输出情况：
* data a: pc
* data b: rs1
* imm: imm
* alu op: JAL

采用这种逻辑，ALU计算不会用到rs1,而是直接把pc+4,另一方面，由于rs1被设置为要读，如果前面的指令要读rs1，那么这个指令就会被阻塞，直到前面的指令写入rs1，可以避免数据冲突。

在这种基础上，我们还需要在`ID_NPC_CALCULATOR`中添加分支，增加`rs1+imm&~1`的计算即可。

## lw
code: 0000011 (与lb相同)
mid op code: 010 (lb为000)

逻辑比较简单，只需要在`ID_DECODER`中添加分支即可(Hopefully that's enough)

## or
code: 0110011 (与add相同)
mid op code: 110 (add为000)

## ori
code: 0010011 (与addi相同)
mid op code: 110 (addi为000)

## slli
code: 0010011 (与addi相同)
mid op code: 001 (addi为000)

## srli
code: 0010011 (与addi相同)
mid op code: 101 (addi为000)

## xor
code: 0110011 (与add相同)
mid op code: 100 (add为000)

## min (注意是有符号数比较)
https://github.com/riscv/riscv-bitmanip/blob/main/bitmanip/insns/min.adoc

code: 0110011 (与add相同)
mid op code: 100 (add为000)
funct7: 0000101

## sbset
https://github.com/riscv/riscv-bitmanip/blob/main/bitmanip/insns/bset.adoc

code: 0110011 (与add相同)
mid op code: 001 (add为000)
funct7: 0010100 (参考提供的0.92版本手册，与网址不同！)

## andn
https://github.com/riscv/riscv-bitmanip/blob/main/bitmanip/insns/andn.adoc

code: 0110011 (与add相同)
mid op code: 111 (add为000)
funct7: 0100000

# 数据旁路
## 数据冲突的类型
* 写后读(RAW): 之前的一条指令还没写寄存器，后一条指令就要读取这个寄存器(最常见)
* 写后写(WAW): 两条指令都要写同一个寄存器，覆盖顺序反了(Risc-V不会出现,都是WB阶段写寄存器)(可能是把mem优化了之类的)
* 读后写(WAR): 前一条指令还没读我就写了(不会出现)

## 数据旁路的实现
我的设计是将所有的写入数据和目标寄存器都回传到ID的寄存器堆，这样后续指令读取到该寄存器时可以立即获得其值，同时取消CONTROLLER部分的部分情况数据冲突设置即可。

从EXE,MEM,WB三个阶段分别向寄存器堆发送数据，这样寄存器堆就可以在译码阶段直接获取到数据。

这个优先性显然是EXE>MEM>WB，因为可能有EXE和MEM同时写入同一个寄存器的情况，此时我们应该优先选择EXE的数据。

可能出现问题的情况是在EXE阶段的指令需要访存，例如EXE阶段只是计算地址，要等到MEM阶段读取数据后写入，此时还是只能data_hazard。

相关连线先添加到`ID_RF`中，添加超前读逻辑。

此时controller中的data_hazard信号应该做出变化，仅EXE阶段出现了访存读指令&写读寄存器时才会出现data_hazard。

## complication 1: 写寄存器为0的情况
如果EXE的写寄存器为x0且其写内容不为0，此时不能使用data bypassing (在j指令中会出现这种情况)

`ID_RF`中增加相关判定，如果目的寄存器为0则不进行数据旁路。

## complication 2: MEM阶段是否需要考虑访存
MEM阶段的访存不需要考虑，因为其访存期间上位的dm_hazard会处理冲突问题，等到进行数据冲突判定时，MEM阶段的数据已经取回，

数据旁路唯一不起作用的情况就是EXE阶段的访存指令，此时只能等到MEM阶段读取内存数据。

# 其他修改
## 将`instr_type_o`位宽修改为6位，以支持更多指令
同时修改了其余相关的信号线

## 添加了新增指令的对应常量于`macros.svh`中

## 增加了alu op和instr repr对应的宏定义于`macros.svh`中

## 内存读写更改的片选信号问题：`MEM_DM.sv`中的逻辑有修改

## 修改了`thinpad_top.sv`中两条地址线位宽错误的问题

# 新增的测例
**测试时记得修改测例地址**

在testcases目录下添加了几个常用测例：
* `kernel.bin`: 基础版监控程序
* `lab5.bin`: lab5的测试程序
* `quicktest`: 简短的快速测试，检查指令完成情况
* `test19`: 19条指令的完整测试