# x86_64
[intel主板架构](/misc/img/z390_chipset.jpg)

平台路径控制器(Platform Controller Hub，PCH)了取代南/北桥.
目前北桥芯片的功能已被集成在cpu里, 可参考[消失的北桥 主板芯片组背后的故事](http://www.mcplive.cn/?controller=Article&id=3008), 因此主板芯片组就等价于南桥芯片.

> 北桥负责高速IO, 与CPU通信，并且连接高速设备（内存/显卡），并且与南桥通信
> 南桥负责低速IO, 与低速设备（硬盘/USB）通信，时钟/BIOS/系统管理/旧式设备控制，并且与北桥通信

## cpu
参考:
- [支撑处理器的技术 永无止境地追求速度的世界.pdf]()

cpu包括三个部分,运算单元、数据单元和控制单元, 其实它还包括时钟.

运算单元只管算,可以执行算术和逻辑运算, 例如做加法、做位移等等.

数据单元包括 CPU 内部的缓存和寄存器组,空间很小,但是速度飞快,可以暂时存放数据/指令和运算结果. 寄存器组可分为专用寄存器和通用寄存器. 专用寄存器的作用是固定的，分别寄存相应的数据；而通用寄存器用途广泛并可由程序员规定其用途.

控制单元是整个CPU的指挥控制中心，由指令寄存器IR（Instruction Register）、指令译码器ID（Instruction Decoder）和 操作控制器OC（Operation Controller） 等组成，协调整个cpu有序工作.  它根据用户预先编好的程序，依次从存储器中取出各条指令，放在指令寄存器IR中，通过指令译码（分析）确定应该进行什么操作，然后通过操作控制器OC，按确定的时序，向相应的部件发出微操作控制信号. 操作控制器OC中主要包括：节拍脉冲发生器、控制矩阵、时钟脉冲发生器、复位电路和启停电路等控制逻辑.

现代cpu使用了多级高速cache, 超标量处理器, 流水线, 分支预测, 乱序执行, 微代码转换, 协处理器等优化技术.

> 多核cpu的每个cpu都有自己的独立cache、寄存器、运算单元, 但也允许共享某些高速cache, 比如L3 Cache.

**对于CPU, 我们只需要了解寄存器即可, 其他部分不需要太过关注:　程序是把寄存器作为操作对象来描述的**．因此对程序员来说CPU就是具有各种功能的寄存器的集合体.

> CPU 字长是CPU在单位时间内(同一时间)能一次处理的二进制数的位数叫字长.
> 外频(来自主板时钟, 其目前都相当低只有100MHz)指的是CPU与外部组件进行数据传输时的速度，倍频则是CPU内部用来加速工作效能的一个倍数，两者相乘才是CPU的频率速度. 因为CPU的倍频通常在出厂时已经被锁定而无法修改，因此较常被超频的是外频
> CPU通常在内部设计有一个锁相环频率发生器，对于输入的时钟信号(即外频)进行分频处理，按照一定比例提高输入的外频频率，从而得到CPU的实际工作频率，这个比例就称之为倍频系数
> 时钟周期作为CPU操作的最小时间单位，内部的所有操作都是以这个时钟周期作为基准

CPU架构:
- SMP(symmetric Multi-Processing, 对称多处理结构), 主要特征是共享: CPU核心独享L1 Cache, 但共享L2 Cache和L3 Cache.
- NUMA(Non-Uniform Memory Access,非一致性存储访问), 每个NUMA节点就是一个SMP, 多见于服务器.

### 工作原理
1. 取指令
CPU 的控制单元里面,有一个指令指针寄存器,执行的是下一条指令在内存中的地址. 控制单元会不停地将代码段的指令拿进来,先放入指令寄存器.

指令=操作码+操作数地址.
操作码：汇编语言里的 mov，add，jmp 等符号码；
操作数地址：该指令需要的操作数所在的地方，是在内存里还是在CPU的内部寄存器里
1. 指令译码
指令寄存器中的指令经过译码，决定该指令应进行何种操作（就是指令里的操作码）、操作数在哪里（操作数的地址） 。
1. 执行指令
执行指令分为两个阶段： 取操作数 和 进行运算:
- 取操作数：CPU 通过寻址操作，从内存（数据段）中读取操作数到通用寄存器中，暂存起来
- 进行运算：运算单元通过指令中的操作码，对寄存器中的操作数进行 mov，add，jmp 操作
1. 指令计数
修改指令计数器，决定下一条指令的地址 . CPU 重复上述三步操作，处于内存代码段的指令被逐个的执行，直到程序执行完毕为止

### 流水线
![](/misc/img/os/c35eec09e6194d528fddb8803dca82e4.png)

流水线是指将计算机指令处理过程拆分为多个步骤，并通过多个硬件处理单元并行执行来加快指令执行速度. 从本质上讲，流水线技术是一种时间并行技术, 即多条指令重叠进行操作.

指令形成流水线以后，就需要一种高效的调控来保证硬件层面并发的效果：最佳情况是每条流水线里的十几个指令都是正确的，这样完全不浪费时钟周期. 而分支预测就是干这个的.

分支预测器猜测条件表达式两路分支中哪一路最可能发生，然后推测执行这一路的指令，来避免流水线停顿造成的时间浪费. 但是，如果后来发现分支预测错误，那么流水线中推测执行的那些中间结果全部放弃，重新获取正确的分支路线上的指令开始执行，这就带来了十几个时钟周期的延迟，这个时候，这个 CPU 核心就是完全在浪费时间. 幸运的是，当下的主流 CPU 在现代编译器的配合下，把这项工作做得越来越好了.

### cpu所处状态的三种状态
- 运行于用户空间, 执行用户进程
- 运行于内核空间, 处于进程上下文, 代表某个特定的进程在执行
- 运行于内核空间, 处于中断上下文, 与任何进程无关, 处理某个特定的中断


### 超标量
![](/misc/img/os/Superscalarpipeline.png)

指在一颗处理器内核中实行了指令级并行的一类并行运算, 即同时进行多条流水线. 

未实现超标量体系结构时，CPU在每个时钟周期仅执行单条指令，因此仅有一个执行单元在工作，其它执行单元空闲. 超标量体系结构的CPU在一个时钟周期可以同时分派（dispatching）多条指令在不同的执行单元中被执行，这就实现了指令级的并行.

### [x86_64寄存器](https://docs.microsoft.com/zh-CN/windows-hardware/drivers/debugger/x64-architecture)
参考:
- [X86 Assembly/X86 Architecture](https://en.wikibooks.org/wiki/X86_Assembly/X86_Architecture)
- [80386微处理器内部结构](http://www.voycn.com/article/intel-80386weichuliqiia-32jiagou)
- [Intel 80386 程序员参考手册](https://wizardforcel.gitbooks.io/intel-80386-ref-manual/content/)

x86_64寄存器的变化不仅体现在位数上，更加体现在寄存器数量上. 新增加寄存器%r8到%r15, 加上x86的原有8个，一共16个寄存器:
```txt
%rbx, %rsp，%rbp，%r12，%r13，%14，%15 被调用者保存寄存器. 遵循被调用者使用规则: 不使用 或 入栈备份，使用完后再出栈恢复
// 以下都是调用者保存寄存器
%rax 作为函数返回值使用
%rdi，%rsi，%rdx，%rcx，%r8，%r9 用作传递函数参数，依次对应第1参数，第2参数...
%r10，%r11 用作数据存储，遵循调用者使用规则，简单说就是使用之前要先保存原值
```
x86_64中，所有寄存器都是64位，相对32位的x86来说，标识符发生了变化.

多年来，体系结构从8位扩展到16位，32位，64位, 因此每个寄存器都有一些内部结构： 
![rax](/misc/img/register_rax.png)

%rax的低8位是8位寄存器%al, 紧靠的8位是%ah; 低16位是 %ax， 低32位是 %eax，整个64位是%rax.
为了向后兼容性，`%eax`依然可以使用，不过指向了`%rax`的低32位, 其他位数同理.

寄存器`%r8-%r15`也有相同结构，但命名方式稍有不同： 
![rx](/misc/img/register_rxx.png)


如何查看寄存器:
1. [gdb](https://wizardforcel.gitbooks.io/100-gdb-tips/print-registers.html)
    打印寄存器命令: `i registers`/`i all-registers`
    `i all-registers` =`i registers` + 浮点寄存器(FPRs)和向量寄存器
1. dlv
    打印寄存器命令: `regs`

做法相同: 设置断点, 等程序运行到断点时打印寄存器信息即可:
```c
(gdb) i registers
rax            0x5555555546b0	93824992233136  // 返回值
rbx            0x0	0                           // 被调者保存
rcx            0x0	0                           // 第4个参数
rdx            0x7fffffffe1f8	140737488347640 // 第3个参数
rsi            0x7fffffffe1e8	140737488347624 // 第2个参数
rdi            0x1	1                           // 第1个参数
rbp            0x7fffffffe100	0x7fffffffe100  // 被调者保存
rsp            0x7fffffffe0f0	0x7fffffffe0f0  // 
r8             0x555555554750	93824992233296  // 第5个参数
r9             0x7ffff7de8c60	140737351945312 // 第6个参数
r10            0xc	12                          // 调者保存
r11            0x1	1                           // 调者保存
r12            0x555555554580	93824992232832  // 被调者保存
r13            0x7fffffffe1e0	140737488347616 // 被调者保存
r14            0x0	0                           // 被调者保存
r15            0x0	0                           // 被调者保存
rip            0x5555555546bf	0x5555555546bf <main+15>
eflags         0x206	[ PF IF ]
cs             0x33	51
ss             0x2b	43
ds             0x0	0
es             0x0	0
fs             0x0	0
gs             0x0	0
```

[寄存器分类](https://software.intel.com/sites/default/files/managed/39/c5/325462-sdm-vol-1-2abcd-3abcd.pdf#BASIC PROGRAM EXECUTION REGISTERS):
- 通用寄存器(General-Purpose Registers)
    RAX, RBX, RCX, RDX, RSI, RDI, or R8-R15 : 存储任意数据
    - RSP : 栈指针(Stack Pointer)寄存器，保存当前栈顶位置, 与SS配合使用
    - RBP : 基址指针(Base Pointer)寄存器，保存当前帧的栈底地址
- eflags : 标志寄存器(Program Status and Control Register) : 用于反应处理器的状态和运算结果的某些特征以及控制指令的执行
    ![rflags](/misc/img/register_flags.png)

    INTEL手册将EFLAGS中的标志按功能划分为三类:
    - 状态标志（status flags）
    - 控制标志（control flags）
    - 系统标志（system flags）
    
    这里只关注状态标志，即哪些指令会改变状态标志，然后Jcc指令又是如何根据状态标志决定程序执行流程的. EFLAGS寄存器的状态标志(0、2、4、6、7以及11位)指示算术指令（如ADD, SUB, MUL以及DIV指令）的结果，这些状态标志的作用如下:
    - CF(bit 0) [Carry flag]   若算术操作产生的结果在最高有效位(most-significant bit)发生进位或借位则将其置1，反之清零. 这个标志指示**无符号整型运算的溢出状态**，这个标志同样在多倍精度运算(multiple-precision arithmetic)中使用
    - PF(bit 2) [Parity flag]   如果结果的最低有效字节(least-significant byte)包含偶数个1位则该位置1，否则清零, 用于判断奇偶.
    - AF(bit 4) [Adjust flag]   如果算术操作在结果的第3位发生进位或借位则将该标志置1，否则清零. 这个标志在BCD(binary-code decimal)算术运算中被使用.
    - ZF(bit 6) [Zero flag]   若**结果为0**则将其置1，反之清零
    - SF(bit 7) [Sign flag]   该标志被设置为**有符号整型的最高有效位**(0指示结果为正，反之则为负)
    - OF(bit 11) [Overflow flag]  如果整型结果是较大的正数或较小的负数，并且无法匹配目的操作数时将该位置1，反之清零. 这个标志为**带符号整型运算指示溢出状态**

    rflags的高32是保留位, 因此rflags = eflags
- (E|R)IP, 指令指针寄存器(Instruction Pointer Register, 也叫程序计数器) : 指向代码段中下一条指令的位置
- 段寄存器：
    参考
    - [segment 寄存器的真实结构](https://my.oschina.net/u/1777508/blog/1821254)

    具体分类:
    - CS : 代码段寄存器(Code Segment Register)，其值为代码段的段值, 通过它可以找到代码在内存中的位置

        CS 寄存器包含两个部分：可视段选择器(CS selector)和隐含基址(CS base).
        自从80386以来，因为增加了保护模式的缘故，CS等段寄存器不再是简简单单的段寄存器了，而是一个包含了段选择器（segment selector）、段基址（segment base），以及段限制（segment limit）的一组复杂寄存器. 显然段基址决定着内存段的基地址. **不过需要说明的是作为程序员只能操作CS寄存器中的“段选择器”这16位的大小，其它的区域作为隐藏区域对程序员不可见，我们无法访问**.
    - DS : 数据段寄存器(Data Segment Register)，其值为数据段的段值, 通过它可以找到数据在内存中的位置
    - SS : 堆栈段寄存器(Stack Segment Register)，其值为堆栈段的段值, 栈是程序运行中一个特殊的数据结构,数据的存取只能从一端进行,秉承后 进先出的原则. 凡是与函数调用相关的操作,都与栈紧密相关.
    - ES : 附加段寄存器(Extra Segment Register)，其值为附加数据段的段值
    - FS : 附加段寄存器(Extra Segment Register)，其值为附加数据段的段值
    - GS : 附加段寄存器(Extra Segment Register)，其值为附加数据段的段值
- 指令寄存器(IR) :   储存正在被运行的指令，CPU内部使用，程序员无法对该寄存器进行读写
- 累加寄存器(AC, 累加器) : 存储运行的数据和运算后的数据
- 其他隐式寄存器, 比如debug register, MMX/XMM/YMM/MSR(Model Specific Register)寄存器等


> **x64禁止mov的两个操作数都指向内存, 因此将一个内存值复制到另一个内存位置需要两条指令, 中间通过寄存器中转**.

参考:
- [CPU 寄存器](http://chengqian90.com/Linux%E5%86%85%E6%A0%B8/CPU-%E5%AF%84%E5%AD%98%E5%99%A8.html)
- [深入浅出GNU X86-64 汇编](https://blog.csdn.net/pro_technician/article/details/78173777)
- [Intel® 64 and IA-32 Architectures Software Developer Manuals](https://software.intel.com/en-us/articles/intel-sdm)里的[Intel® 64 and IA-32 architectures software developer’s manual combined volumes](https://software.intel.com/en-us/download/intel-64-and-ia-32-architectures-sdm-combined-volumes-1-2a-2b-2c-2d-3a-3b-3c-3d-and-4)
- [AMD Developer Guides, Manuals & ISA Documents](https://developer.amd.com/resources/developer-guides-manuals/)里的[AMD64 Architecture Programmer's Manual Volume 1: Application Programming](https://www.amd.com/system/files/TechDocs/24592.pdf)

实模式: 总线带宽20位即只能寻址1M(2^20),每个段最多 64K(2^16), 可以直接访问物理地址. 物理地址的计算公式为`physicaladdress=segment << 4 + offset`

    实模式将整个物理内存看成分段的区域，程序代码和数据位于不同区域，操作系统和用户程序并没有区别对待，而且每一个指针都是指向实际的物理地址. 这样用户程序的一个指针如果指向了操作系统区域或其他用户程序区域，并修改了内容，那么其后果就很可能是灾难性的.
保护模式: 访问内存的地址采用的是 分页 方式，生成的是 虚拟地址 ，不能直接访问物理内存，需要通过 MMU 硬件将虚拟地址转换为物理地址后才能访问物理内存. 此时CS、SS、DS、ES 仍然是 16 位的,但是不再是段的起始地址. 段的起始地址放在内存的某个表格里,表格中的每一项是段描述符(Segment Descriptor), 它才是真正的段的起始地址, 而段寄存器里面保存的是在这个表格中的哪一项,称为选择子(Selector). 将一个从段寄存器直接拿到的段起始地址,就变成了先间接地从段寄存器找到表格中的一项,再从表格中的一项中拿到段起始地址. 这样段起始地址就会很灵活了. 当然为了快速拿到段起始地址,段寄存器会从内存中拿到 CPU 的描述符放入高速缓存器中.

    保护模式的一个主要目标是确保应用程序无法对操作系统进行破坏.

    实际上，80386就是通过在实模式下初始化控制寄存器（如GDTR，LDTR，IDTR与TR等管理寄存器）以及页表，然后再通过设置CR0寄存器使其中的保护模式使能位置位，从而进入到80386的保护模式. 当80386工作在保护模式下的时候，其所有的32根地址线都可供寻址，物理寻址空间高达4GB. 保护模式下80386支持多任务，还支持优先级机制，不同的程序可以运行在不同的特权级上. 特权级一共分0～3四个级别，操作系统运行在最高的特权级0上，应用程序则运行在比较低的级别上.

指令的寻址：
- 实模式：CS:IP
- 保护模式：CS:EIP

## Linux 开机引导和启动过程详解
参考:
- [Linux 开机引导和启动过程详解](https://linux.cn/article-8807-1.html)
- [Linux内核加载启动过程分析](http://www.qingpingshan.com/pc/fwq/288265.html)
- [在UEFI平台通过grub2引导各种介质操作系统](https://www.ibm.com/developerworks/community/blogs/5144904d-5d75-45ed-9d2b-cf1754ee936a/entry/uefi-grub2?lang=en)
- [bios内存分布-编写最简单操作系统(mbr)](https://blog.csdn.net/u011391093/article/details/51701602)
- ![real-mode memory map](/misc/img/arch/10535A225-0.jpg)
- [QEMU/seaBIOS启动流程分析](https://blog.csdn.net/u011414616/article/details/81456584)

> UEFI中运行实模式部分(即setup.bin), 已由Bootloader取代.
> grub2在加载内核期间就已经将cpu切换到了保护模式.

事实上，操作系统的启动分为两个阶段：引导boot和启动startup. 引导阶段开始于打开电源开关，结束于内核初始化完成和 systemd 进程成功运行. 启动阶段接管了剩余工作，直到操作系统进入可操作状态.

Intel x86 系列的 CPU 可以分别在 16 位 实模式（Real mode） 和 32 位 保护模式（Protected mode） 下运行. 为了向后兼容，Intel 将所有 x86 系列的 CPU（包括最新型号的 CPU）的硬件都设计为加电即进入 16 位实模式运行, 实模式的特征是 CPU 的寻址空间只有 2 ^ 20 = 1048576 Bytes = 1 MB，且硬件不支持分页机制和实时多任务.

### 预备知识
#### grub2
GRUB2可以用于引导Linux等操作系统，或者用于链式引导其它引导程序（比如Windows Boot Manager），分为三个部分，分别称为步骤1、1.5、2，看名字就可以知道，步骤1.5是可有可没有的，这三个步骤对应的文件分别是：
1. Boot.img：步骤1对应的文件，446个字节大小，作用是找到第二个 bootloader 并将其加载到物理内存中，并跳转到第二个 bootloader 中执行. 步骤1可以引导步骤1.5也可以引导步骤2:

    - MBR分区格式的磁盘中，放在MBR里（446也是为了符合MBR的启动代码区大小）
    - GPT分区格式的磁盘中，放在Protective MBR中
1. Core.img：步骤1.5对应的文件，32256字节大小. 该空间足够容纳一些通用的文件系统驱动程序，如标准的 EXT 和其它的 Linux 文件系统. 这意味着 GRUB2 的阶段 2 能够放在它支持的文件系统内, 比如ext4.


    - MBR分区格式的磁盘中，放在紧邻MBR的若干扇区中
    - GPT分区格式的磁盘中，则放在34号扇区开始的位置（第一个分区所处的位置），而对应的GPT分区表中的第一个分区的entry被置空. Core.img通常其中包含文件系统驱动以便load步骤2的文件
1. /boot/grub：步骤2对应的文件目录，放在系统分区或者单独的Boot分区中.

    找到磁盘中存放的 Linux Kernel 镜像文件以及 initrd 文件（如果在内核命令行参数中指定了的话），并将其加载到物理内存当中, 开始建立运行内核的所需的基本环境, 再加载 systemd 进程，并转移控制权到 systemd. 由于此时还没有其他任何程序在执行，故其不能执行任何有关用户的功能性任务.

![GRUB2](/misc/img/GNU_GRUB_components.png)
> GRUB2 = Boot.img + Core.img. 现代启动装载程序的大小通常超出了 MBR 空间所能容纳的范围，因此必须采用多阶段设计.

#### cpu加电
参考:
- [从引导加载程序内核](https://www.cntofu.com/book/104/Booting/linux-bootstrap-1.md)
- [bios内存分布详解](https://blog.csdn.net/u013961718/article/details/53506127)
- [基于Intel 80×86 CPU的IBM PC及其兼容计算机的启动流程](https://blog.csdn.net/weixin_33834910/article/details/90683508)

当我们按下电源开关时，电源就开始向主板和其它设备供电，此时电压还不太稳定，主板上的控制芯片组会向CPU发出并保持一个RESET（重置）信号，让CPU内部自动恢复到初始状态，但CPU在此刻不会马上执行指令. 当芯片组检测到电源已经开始稳定供电了（当然从不稳定到稳定的过程只是一瞬间的事情），它便撤去RESET信号（如果是手工按下计算机面板上的Reset按钮来重启机器，那么松开该按钮时芯片组就会撤去RESET信号）, 而cpu立马开始执行.

80386 以及后来的 CPUs 在电脑复位后，在 CPU 寄存器中定义了如下预定义数据：
```asm
EIP         0xfff0
CS selector 0xf000
CS base     0xffff0000
```

处理器开始在实模式工作. 从8086到现在的 Intel 64 位 CPU，所有 x86兼容处理器都支持实模式. 8086 处理器有一个20位寻址总线，这意味着它可以对0到 2^20 位地址空间（ 1MB ）进行操作. 不过它只有16位的寄存器，所以最大寻址空间是 2^16 即 0xffff （64 KB）. 实模式使用段式内存管理 来管理整个内存空间. 所有内存被分成固定的65536字节（64 KB） 大小的小块. 由于我们不能用16位寄存器寻址大于 64KB 的内存，一种替代的方法被设计出来了, 一个地址包括两个部分：数据段起始地址和从该数据段起的偏移量. 为了得到内存中的物理地址，我们要让数据段乘16并加上偏移量：
```
PhysicalAddress = Segment * 16 + Offset
```

举个例子，如果 CS:EIP (CS指CS base)是 0x2000:0x0010, 则对应的物理地址将会是：

>>> hex((0x2000 << 4) + 0x0010)
'0x20010'

不过如果我们使用16位2进制能表示的最大值进行寻址：0xffff:0xffff，根据上面的公式，结果将会是：

>>> hex((0xffff << 4) + 0xffff)
'0x10ffef' # 0x10ffef - 1MB = 65519 = 0x00ffef

这比1MB多出65519 字节. 既然实模式下， CPU 只能访问 1MB 地址空间，0x10ffef 变成有 [A20总线](https://en.wikipedia.org/wiki/A20_line) 的 0x00ffef.

结合cpu初始化后的 CS 基址和 IP 值，逻辑地址应该是：

0xffff0000:0xfff0

这种形式的起始地址为EIP寄存器里的值加上基址地址：

>>> 0xffff0000 + 0xfff0
'0xfffffff0'

得到的 0xfffffff0 是 4GB - 16 字节处. 这个地方是[复位向量(Reset vector)](http://en.wikipedia.org/wiki/Reset_vector).这是CPU在重置后期望执行的第一条指令的内存地址. cpu其实很逼，它根本不知道也不用知道这个地址对应的设备在哪里，并且里面有什么. 本质来说，cpu从这个地址来取指令，你给它什么就是什么. 参考[intel主板架构](/misc/img/z390_chipset.jpg), 与cpu连接的主板芯片组里面存储了一张物理地址映射表，这张表里面将这个地址定向到了系统BIOS即在0xFFFFFFF0地址处，该处一般放置一条跳转指令`ljmp $0xf000,$0xe05b`, 这个指令指向BIOS入口点, 因此cup会跳转到BIOS代码中64K范围内的某一条指令开始执行. 接下来就是BIOS的执行.

> 没内存条下开机，蜂鸣器会报警=> bios rom内能执行代码.

> 长跳转指令`jmp F000:E05B`会触发更新CS寄存器和它的shadow register，即执行`jmp F000 : E05B`后，CS将被更新成0xF000. 表面上看CS其实没有变化，但CS的shadow register被更新为另外一个值了，它的Base域被更新成0x000F0000，此时形成的物理地址为Base+EIP=0x000FE05B，这就是CPU执行的第二条指令的地址. 此时这条指令的地址已经是1M以内了，且此地址不再位于BIOS ROM中，而是位于RAM空间中. 由于Intel设计了一种映射机制，将内存高端的BIOS ROM映射到1MB以内的RAM空间里，并且可以使这一段被映射的RAM空间具有与ROM类似的只读属性. 所以PC机启动时就开启了这种映射机制，让4GB地址空间的最高一个64KB的内容等同于1MB地址空间的最高一个64K的内容，从而使得执行了长跳转指令后，其实是回到了早期的8086 CPU初始化控制流，保证了向下兼容.

bios做完计算机硬件自检(是否有必须的硬件)和初始化后. 当硬件检测通过之后，就在内存的物理内存的起始位置 0x000 ~ 0x3FF （刚好 1KB 的内存空间)建立中断向量表（IVT）, 在紧挨着它的位置用256字节的内存空间构建**BIOS数据区**(0x00400~0x004FF),并在大约57KB以后的位置(0x0E05B~0x0FFFE)加载了8KB左右与中断向量表相应的若干**中断服务程序**

> x86 中断向量表中有 256 个中断向量，每个中断向量用 4 个字节来表示（CS 用两个字节表示，IP 也用两个字节表示），通过中断向量中保存的 CS:IP 地址就可以跳转到对应的中断处理程序去处理中断请求信号

BIOS让CPU接收到一个int 13H中断，CPU接收到这个中断后，会立即在中断向量表中找到这个中断向量. 该中断服务程序的作用是将某个可引导设备的引导扇区（MBR 扇区，Master Boot Record）的 512 个字节(前446B是boot loader)的数据加载到物理内存地址为 0x7C00 ~ 0x7E00 的区域，然后程序就跳转到 0x7C00 处开始执行，至此，BIOS 就完成了所有的工作，将控制权转交到了 MBR 中的代码. 这个中断服务程序是BIOS事先设计好的，代码是固定的，与操作系统无关.

> 传统BIOS使用Int 13H中断读取磁盘，每次只能读64KB，非常低效，而UEFI每次可以读1MB，载入更快.

####  A20
实模式只能寻址 1MB 以内的地址空间. 为了突破这一瓶颈,接下来的代码将开启 A20 以开启实模式下的4GB寻址功能.

开启 A20功能的常用方法是:
1. 操作键盘控制器,由于键盘控制器是低速设备, 以 至于功能开启速度相对较慢
1. A20快速门 ( Fast Gate A20 ),它使用 I/O端口 Ox92来处理A20信号线. 对于不含键盘控制器的操作系统,就只能使用 Ox92端口来控制,但是该端口有可能被其他设备使用.
1. 使用 BIOS 中 断服务程序INT 15h的 主功能号AX=2401 可开启 A2 0地址线 ,功能号AX=2400可禁; 用A20地址线,功能号AX=2403 可查询A20地址线 的 当前状态
4. 通过读Oxee端口来开启 A20信号线,而写该端口 则会禁止A20信号线

### cpu如何从0xFFFFFFF0开始执行
CPU一点也不知道它连接了什么东西. CPU仅仅通过一组针脚与外界交互，它并不关心外界到底有什么. CPU主要通过3种方式与外界交互：内存地址空间，I/O地址空间，还有中断. 我们可能曾经认为内存指的就是RAM，被各式各样的程序读写着. 的确，大部分CPU发出的内存请求都被芯片组转送给了RAM管理器，但并非全部如此. 物理内存地址还可能被用于主板上各种设备间的通信，这种通信方式叫做内存映射I/O, 这类设备包括显卡，大多数的PCI卡（比如扫描仪或SCSI卡），以及BIOS中的flash存储器等.

当芯片组接收到一个物理内存访问请求时，它需要决定把这个请求转发到哪里：是发给RAM？抑或是显卡？具体发给谁是由内存地址映射表(物理地址映射表)来决定的. 映射表知道每一个物理内存地址区域所对应的设备. 绝大部分的地址被映射到了RAM，其余地址由映射表来通知芯片组该由哪个设备来响应此地址的访问请求. **这些被映射为设备的内存地址**形成了一个经典的空洞，位于PC内存的640KB到1MB之间. 当内存地址被保留用于显卡和PCI设备时，就会形成更大的空洞, 这就是为什么32位的操作系统无法使用全部的4GB RAM. Linux中，/proc/iomem这个文件简明的列举了这些空洞的地址范围.

> 地址映射只是占用了地址空间,并没有使用内存,只是将那块的内存地址分配给了ROM.

> 物理内存地址和设备内存地址是统一编码的.

记住，这些在主板总线上使用的都是物理地址. 在CPU内部（比如我们正在编写和运行的程序），使用的是逻辑地址，必须先由CPU翻译成物理地址以后，才能发布到总线上去访问内存.

这个把逻辑地址翻译成物理地址的规则比较复杂，而且还依赖于当时CPU的运行模式（实模式，32位保护模式，64位保护模式）. 不管采用哪种翻译机制，CPU的运行模式决定了有多少物理内存可以被访问. 比如，当CPU工作于32位保护模式时，它只可以寻址4GB物理地址空间（当然，也有个例外叫做物理地址扩展，但暂且忽略这个技术吧）. 由于顶部的大约1GB物理地址被映射到了主板上的设备，CPU实际能够使用的也就只有大约3GB的RAM. 如果CPU工作于实模式，那么它将只能寻址1MB的物理地址空间（这是早期的Intel处理器所支持的唯一模式）.如果CPU工作于64位保护模式，则可以寻址64GB的地址空间（虽然很少有芯片组支持这么大的RAM）. 处于64位保护模式时，CPU就有可能访问到RAM空间中被主板上的设备映射走了的区域了（即访问空洞下的RAM）. 要达到这种效果，就需要使用比系统中所装载的RAM地址区域更高的地址. 这种技术叫做回收(reclaiming)，而且还需要芯片组的配合.

> `《Intel Software Developer's Manuals》`是杰出的文档. 它优美的解释了体系结构的各个部分，一点也不会让人感到含糊不清. 第一卷和第三卷A部很值得一读（别被"卷"字吓倒，每卷都不长，而且可以选择性的阅读）.

> 参考`<<BIOS研发技术剖析>>`

> 多处理器系统的CPU按功能分两种BSP(Bootstrap processor)和AP(application processor). BSP就是在系统启动时执行启动代码的CPU，AP则处于等待状态, 一般是0号cpu作为BSP.

> 参考`Intel® 64 and IA-32 Architectures Software Developer’s Manual Combined Volumes`的`9.1.4 First Instruction Executed`, EPROM中包含软件初始化代码必须位于0xfffffff0上.

> 实际上，80386以上CPU在计算物理地址的时候，遵循非常简单的规则，就是将CS基地址部分和EIP简单相加，得出最终物理地址. 这个貌似既不是实模式的方法，也不是保护模式的方法（保护模式需要段氏页式转换），所有有很多资料称之为一种奇特的模式, 所以我们说CPU执行第一条指令的时候不是实模式也不是保护模式. 一旦CS被重新更新过，计算地址的方式就变成真正的实模式方式，就是`CS*0x10+IP = CS<<4+IP`.

> CPU进入保护模式的方法是CR0寄存器的PE Bit置为1. 而在CPU刚加电的时候，CR0寄存器的PE位确实没有置1.

> uefi的做法和传统的Legacy BIOS不同: 就Legacy BIOS来说，放在0xFFFFFFF0的第一条指令一般是一个远跳转指令（far jump），也就是说CPU在执行Legacy BIOS时，会直接从0xFFFFFFF0跳回到1MB以下这个Legacy BIOS的老巢里去. 而UEFI BIOS的第一条指令是wbinvd（清洗CPU高速缓存），之后做一些设定之后，会直接进入保护模式.

![uefi和Legacy BIOS的不同](/misc/img/arch/uefi1.png)

### 引导过程
#### mbr/bios
1. BIOS加电自检（Power On Self Test -- POST）
1. 加电自检后，BIOS 初始化一些必要的硬件以准备引导，比如硬盘和键盘等
1. 读取主引导记录（MBR）. BIOS根据CMOS中的设置依次检查启动设备：将相应启动设备的第一个扇区（也就是MBR扇区）读入内存.

    1. 检查MBR的结束标志位是否等于55AAH，若不等于则转去尝试其他磁盘设备，如果没有启动设备满足要求则显示"NO ROM BASIC"然后死机
    1. 当检测到有启动设备满足要求后，BIOS将控制权交给相应启动设备的MBR

1. 根据MBR中的引导代码启动引导程序. MBR 接管后，执行它之后的第二阶段代码，如果后者存在的话，它一般就是启动引导器
1. 第二阶段代码会读取它的支持文件和配置文件

#### uefi
1. Pre-EFI初始化模块运行，自检
1. 加载DXE（EFI驱动程序执行环境），枚举并加载EFI驱动程序（设备ROM中）, 然后UEFI就会有设备列表了. 对于其中的磁盘，UEFI会加载对应的驱动解析其中的分区表（GPT和MBR）. 然后UEFI就会有所有分区的列表
1. 找到ESP中的引导程序
1. `/boot/efi/EFI/boot/bootx64.efi`->`/boot/efi/EFI/boot/grubx64.efi`读取`/boot/efi/EFI/boot/grub.cfg`, 通过该配置加载系统分区中的grub具体配置, 然后由 grub 引导 linux 启动.

如何判断是否是从 UEFI 启动:
- BISO 里面查看启动选项
- `dmesg| grep EFI`
- `efibootmgr`
- `df -h --local | grep /boot` # 是否出现`/boot/efi`

#### linux kernel 初始化
内核的启动从入口函数 start_kernel() 开始, 在 ${kernel_root}/init/main.c 文件中,start_kernel 相当于内核的main 函数.

start_kernel流程:
1. 在操作系统里面,先要有个创始进程`set_task_stack_end_magic(&init_task)`. 它是系统创建的第一个进程,我们称为0 号进程, 也是唯一一个没有通过 fork 或者 kernel_thread 产生的进程,是进程列表的第一个.
1. trap_init() 设置了很多中断门 (Interrupt Gate),用于处理各种中断
1. mm_init() 用来初始化内存管理模块
1. sched_init() 用于初始化调度模块
1. vfs_caches_init() 用来初始化基于内存的文件系统 rootfs
1. rest_init()用来做其他方面的初始化
    1. 用kernel_thread(kernel_init, NULL, CLONE_FS) 创建第二个进程,这个是1 号进程, 是用户态的进程
    1. 用kernel_thread(kthreadd, NULL, CLONE_FS | CLONE_FILES), 创建第2 号进程. 函数 kthreadd,负责所有内核态的线程的调度和管理,是内核态所有线程运行的祖先

### 启动过程
systemd 是所有进程的父进程. 它负责将 Linux 主机带到一个用户可操作状态（可以执行功能任务）.

首先，systemd 挂载在 /etc/fstab 中配置的文件系统，包括内存交换文件或分区. systemd 借助其配置文件 /etc/systemd/system/default.target 决定 Linux 系统应该启动达到哪个状态（或目标态target）, 对于桌面系统，其链接到 graphical.target, 对于一个服务器操作系统来说，default.target 更多是默认链接到 multi-user.target.
然后, 直至执行/bin/login程序，跳出登录界面，等待用户输入用户名和密码, 至此，全部启动过程完成.

> /etc/systemd/system/default.target没有则使用/usr/lib/systemd/system/default.target
> target查看: systemctl get-default

## grub2
参考:
- [GRUB 与系统引导](https://blog.nanpuyue.com/2017/037.html)

core.img 由 lzma_decompress.img、diskboot.img、kernel.img(是grub2的kernel) 和一系列的模块组成.

boot.img 先加载的是 core.img 的第一个扇区, 如果从硬盘启动的话,这个扇区里面是diskboot.img.

boot.img 将控制权交给 diskboot.img 后,diskboot.img 的任务就是将 core.img 的其他部分加载进来;
- 先是解压缩程序 lzma_decompress.img
- 再往下是 kernel.img(grub 的内核而不是linux kernel)
- 最后是各个模块 module

kernel.img 是压缩过的,现在执行的时候,需要解压缩. 但实模式这 1M 的地址空间实在放不下了,所以在真正的解压缩之前,lzma_decompress.img 做了一个重要的决定,就是调用 real_to_prot,切换到保护模式,这样就有了更大的寻址空间.

> 切换保护模式的函数 DATA32 call real_to_prot 会打开 Gate A20,也就是第 21 根地址线的控制线

切换到保护模式要干很多工作,大部分工作都与内存的访问方式有关:
1. 启用分段, 即在内存里面建立段描述符表,将寄存器里面的段寄存器变成段选择子,指向某个段描述符,这样就能实现不同进程的切换了
1. 启动分页

kernel.img 对应的代码里有 grub_main, 它是grub kernel 的主函数. 在这个函数里面,grub_load_config() 开始解析 `/boot/grub/grub.conf` 文件里的配置信息.
如果是正常启动,grub_main 最后会调用 grub_command_execute ("normal", 0, 0),最终会调用 grub_normal_execute() 函数. 在这个函数里面 grub_show_menu() 会显示出让你选择的那
个操作系统的列表, 选中某个操作系统后就会调用 grub_menu_execute_entry() , 开始解析并执行你选择的那一项.

比如`linux	/vmlinuz-4.15.0-30deepin-generic root=UUID=e7da8b89-73e6-414f-b3ab-2189f31131a8 ro  splash quiet  DEEPIN_GFXMODE=$DEEPIN_GFXMODE`命令,表示装载指定的内核文件,并传递内核启动参数, 于是grub_cmd_linux() 函数会被调用, 它会首先读取 Linux 内核镜像头部的一些数据结构,放到内存
中并进行检查. 如果检查通过,则会读取整个 Linux 内核镜像到内存. 如果配置文件里面还有 initrd 命令,用于为即将启动的内核传递 init ramdisk 路径, 那么grub_cmd_initrd() 函数会被调用,将 initramfs 加载到内存中来.

当这些事情做完之后,grub_command_execute ("boot", 0, 0) 才开始真正地启动内核.

## 中断、异常和系统调用
系统调用(System call)是应用程序主动向操作系统发出的服务请求.
异常(Exception)则是非法指令或者其他原因导致的指令执行失败(如：内存出错)之后的处理请求.
中断(hardware interrupt)是硬件设备对操作系统提出的处理请求.

中断、异常和系统调用的比较
- 源头
    中断：外设
    异常：应用程序意想不到的行为
    系统调用：应用程序请求操作提供服务
- 响应方式
    中断：异步
    异常：同步. 因为异常是与当前指令有关的，必须处理完该异常问题才能继续下去
    系统调用：异步或同步
- 处理机制
    中断：持续，对用户应用程序是透明的
    异常：杀死或者重新执行意想不到的应用程序指令. 异常会处理当前所出现的问题
    系统调用：用户请求后开始处理，处理完成后继续等待用户请求

### 中断
中断处理是优先级最高的任务之一, 其通常由io设备产生. 中断也意味着上下文切换.

中断类型:
1. 硬中断

   可通过`/proc/interrupts`查看, 其表示了各个cpu上处理特定的中断的情况.
   `/proc/irq/${n}/smp_affinity`确定了哪个cpu处理哪个特定中断, 计算方法是value=2^n[+2^n...], n为cpu索引.
1. 软中断

## Ring
x86 提供了分层的权限机制,把区域分成了四个 Ring,越往里权限越高,越往外权限越低.

操作系统很好地利用了这个机制,将能够访问关键资源的代码放在 Ring0称为内核态(Kernel Mode);将普通的程序代码放在 Ring3称为用户态 (User Mode)

系统调用过程: 用户态 - 系统调用 - kernel保存寄存器 - 内核态执行系统调用 - kernel恢复寄存器 - 返回
用户态,然后接着运行.

## FAQ
### 一颗现代处理器,每秒大概可以执行多少条简单的MOV指令,有哪些主要的影响因素
每执行一条mov指令需要消耗1个时钟周期,所以每秒执行的mov指令和CPU主频相关.

在CPU微架构上,要考虑数据预取,乱序执行,多发射,内存stall(前端stall和后端stall)等诸多因素,因此除了cpu主频外,还和流水线上的效率(IPC)强相关,比较复杂的一个问题.
