`test_tb`
* tb - testbench

`#10` - default 10 nanoseconds

## Компаратор

Полный компаратор от неполного сравнивает значения на всех битах (в моем случае на 4). Неполный как правило сравнивает биты.

## Verilog

In `begin` `end` block statements are executed sequentially.
