TimeQuest Timing Analyzer report for RX_module_Demo
Tue Sep 13 21:01:16 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; RX_module_Demo                                      ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 262.54 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.809 ; -56.847            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.435 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -47.610                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.809 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.728      ;
; -2.808 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.727      ;
; -2.804 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.723      ;
; -2.803 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.722      ;
; -2.766 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.685      ;
; -2.765 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.684      ;
; -2.690 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.609      ;
; -2.689 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.608      ;
; -2.628 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.547      ;
; -2.627 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.546      ;
; -2.623 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.542      ;
; -2.622 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.541      ;
; -2.581 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.500      ;
; -2.580 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.499      ;
; -2.546 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.465      ;
; -2.545 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.464      ;
; -2.427 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.346      ;
; -2.426 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.345      ;
; -2.373 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.725      ;
; -2.371 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.723      ;
; -2.371 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.723      ;
; -2.368 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.720      ;
; -2.368 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.720      ;
; -2.366 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.718      ;
; -2.366 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.718      ;
; -2.363 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.715      ;
; -2.330 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.682      ;
; -2.328 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.680      ;
; -2.328 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.680      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.326 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.247      ;
; -2.325 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.677      ;
; -2.313 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.232      ;
; -2.312 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.231      ;
; -2.276 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.195      ;
; -2.275 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.194      ;
; -2.254 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.606      ;
; -2.252 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.604      ;
; -2.252 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.604      ;
; -2.249 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.601      ;
; -2.243 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.162      ;
; -2.242 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.161      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.236 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.157      ;
; -2.192 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.544      ;
; -2.190 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.542      ;
; -2.190 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.542      ;
; -2.187 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.539      ;
; -2.187 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.539      ;
; -2.185 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.537      ;
; -2.185 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.537      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.183 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.104      ;
; -2.182 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.534      ;
; -2.145 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.497      ;
; -2.143 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.495      ;
; -2.143 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.495      ;
; -2.140 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.351      ; 3.492      ;
; -2.139 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.058      ;
; -2.138 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.057      ;
; -2.115 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.036      ;
; -2.115 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.036      ;
; -2.115 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.036      ;
; -2.115 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.036      ;
; -2.115 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.036      ;
; -2.115 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.036      ;
; -2.115 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.036      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; Rx_module:U1|rx_control_module:U3|rData[3]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; Rx_module:U1|rx_control_module:U3|rData[2]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; Rx_module:U1|rx_control_module:U3|rData[1]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; Rx_module:U1|rx_control_module:U3|rData[0]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; Rx_module:U1|rx_control_module:U3|isDone    ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.453 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Rx_module:U1|rx_control_module:U3|isCount   ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.763 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.059      ;
; 0.772 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.064      ;
; 0.773 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.066      ;
; 0.774 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.066      ;
; 0.775 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.067      ;
; 0.789 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.081      ;
; 0.812 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.104      ;
; 0.817 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.567      ;
; 0.877 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.531      ; 1.620      ;
; 0.925 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.533      ; 1.670      ;
; 0.935 ; Rx_module:U1|rx_control_module:U3|rData[0]  ; control_module:U2|rData[0]                  ; CLK          ; CLK         ; 0.000        ; -0.353     ; 0.794      ;
; 0.937 ; Rx_module:U1|rx_control_module:U3|rData[2]  ; control_module:U2|rData[2]                  ; CLK          ; CLK         ; 0.000        ; -0.353     ; 0.796      ;
; 0.955 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.531      ; 1.698      ;
; 0.956 ; Rx_module:U1|Detect_module:U1|H2L_F2        ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.706      ;
; 0.972 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.531      ; 1.715      ;
; 0.976 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.531      ; 1.719      ;
; 0.979 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.531      ; 1.722      ;
; 0.983 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.531      ; 1.726      ;
; 0.987 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.737      ;
; 0.994 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.287      ;
; 1.060 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.364      ;
; 1.062 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.366      ;
; 1.066 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.359      ;
; 1.077 ; Rx_module:U1|rx_control_module:U3|rData[3]  ; control_module:U2|rData[3]                  ; CLK          ; CLK         ; 0.000        ; -0.353     ; 0.936      ;
; 1.078 ; Rx_module:U1|rx_control_module:U3|rData[1]  ; control_module:U2|rData[1]                  ; CLK          ; CLK         ; 0.000        ; -0.353     ; 0.937      ;
; 1.086 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.390      ;
; 1.112 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.538      ; 1.862      ;
; 1.117 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.410      ;
; 1.125 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.418      ;
; 1.128 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.420      ;
; 1.134 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.531      ; 1.877      ;
; 1.134 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.429      ;
; 1.143 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.435      ;
; 1.143 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.435      ;
; 1.145 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.437      ;
; 1.148 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.452      ;
; 1.150 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.442      ;
; 1.159 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.451      ;
; 1.201 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.953      ;
; 1.201 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.953      ;
; 1.248 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; -0.358     ; 1.102      ;
; 1.248 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; -0.358     ; 1.104      ;
; 1.257 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.531      ; 2.000      ;
; 1.258 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.551      ;
; 1.260 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.538      ; 2.010      ;
; 1.263 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.556      ;
; 1.265 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.557      ;
; 1.266 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.558      ;
; 1.268 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.560      ;
; 1.268 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.560      ;
; 1.274 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.566      ;
; 1.274 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.566      ;
; 1.275 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.567      ;
; 1.276 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.568      ;
; 1.277 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.569      ;
; 1.283 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.575      ;
; 1.285 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.577      ;
; 1.290 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.582      ;
; 1.299 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.591      ;
; 1.305 ; Rx_module:U1|Detect_module:U1|H2L_F2        ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.598      ;
; 1.306 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.536      ; 2.054      ;
; 1.313 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 0.000        ; 0.531      ; 2.056      ;
; 1.333 ; Rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|isEn                      ; CLK          ; CLK         ; 0.000        ; -0.354     ; 1.191      ;
; 1.333 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.628      ;
; 1.387 ; Rx_module:U1|Detect_module:U1|H2L_F1        ; Rx_module:U1|Detect_module:U1|H2L_F2        ; CLK          ; CLK         ; 0.000        ; -0.352     ; 1.247      ;
; 1.388 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.680      ;
; 1.389 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.681      ;
; 1.389 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.681      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F2        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isCount   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isDone    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F1        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isDone    ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[0]  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[1]  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[2]  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[3]  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[0]      ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[3]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F2        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[1]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[2]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isCount   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F2        ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[1]      ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[2]      ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isCount   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; 0.327  ; 0.515        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[0]      ;
; 0.327  ; 0.515        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[3]      ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F1        ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isDone    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[0]  ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[1]  ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[2]  ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[3]  ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U1|H2L_F2|clk                            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[0]|clk                      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[10]|clk                     ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[11]|clk                     ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[12]|clk                     ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[1]|clk                      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[2]|clk                      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[3]|clk                      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[4]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; RSTn      ; CLK        ; 0.259  ; 0.376 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; -0.074 ; 0.071 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; -0.035 ; -0.148 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 0.617  ; 0.493  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 7.501 ; 7.403 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 7.427 ; 7.317 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 7.501 ; 7.403 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 7.480 ; 7.377 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 7.469 ; 7.361 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 7.167 ; 7.061 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 7.167 ; 7.061 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 7.238 ; 7.144 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 7.218 ; 7.119 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 7.208 ; 7.104 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 279.41 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.579 ; -52.079           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.384 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -47.610                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.579 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.508      ;
; -2.578 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.507      ;
; -2.565 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.494      ;
; -2.564 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.493      ;
; -2.521 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.450      ;
; -2.520 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.449      ;
; -2.483 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.412      ;
; -2.482 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.411      ;
; -2.433 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.362      ;
; -2.432 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.361      ;
; -2.373 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.302      ;
; -2.372 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.301      ;
; -2.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.293      ;
; -2.363 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.292      ;
; -2.336 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.265      ;
; -2.335 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.264      ;
; -2.232 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.161      ;
; -2.231 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.160      ;
; -2.190 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.521      ;
; -2.188 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.519      ;
; -2.188 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.519      ;
; -2.185 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.516      ;
; -2.176 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.507      ;
; -2.174 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.505      ;
; -2.174 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.505      ;
; -2.171 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.502      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.091      ;
; -2.132 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.463      ;
; -2.131 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.060      ;
; -2.130 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.059      ;
; -2.130 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.461      ;
; -2.130 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.461      ;
; -2.127 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.458      ;
; -2.094 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.425      ;
; -2.092 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.423      ;
; -2.092 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.423      ;
; -2.089 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.420      ;
; -2.044 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.375      ;
; -2.042 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.971      ;
; -2.042 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.373      ;
; -2.042 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.373      ;
; -2.041 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.970      ;
; -2.039 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.370      ;
; -2.015 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.944      ;
; -2.014 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.943      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.003 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.933      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -2.000 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.930      ;
; -1.984 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.315      ;
; -1.982 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.313      ;
; -1.982 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.313      ;
; -1.979 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.310      ;
; -1.975 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.306      ;
; -1.973 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.304      ;
; -1.973 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.304      ;
; -1.970 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.301      ;
; -1.947 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.278      ;
; -1.945 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.276      ;
; -1.945 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.276      ;
; -1.942 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 3.273      ;
; -1.929 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.859      ;
; -1.929 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.859      ;
; -1.929 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.859      ;
; -1.929 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.859      ;
; -1.929 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.859      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; Rx_module:U1|rx_control_module:U3|rData[3]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; Rx_module:U1|rx_control_module:U3|rData[2]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; Rx_module:U1|rx_control_module:U3|rData[1]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; Rx_module:U1|rx_control_module:U3|rData[0]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; Rx_module:U1|rx_control_module:U3|isDone    ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.402 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Rx_module:U1|rx_control_module:U3|isCount   ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.707 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.713 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.980      ;
; 0.717 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.984      ;
; 0.721 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.988      ;
; 0.732 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.999      ;
; 0.747 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.442      ;
; 0.757 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.024      ;
; 0.799 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.485      ;
; 0.804 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.493      ; 1.492      ;
; 0.863 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.549      ;
; 0.867 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.553      ;
; 0.871 ; Rx_module:U1|Detect_module:U1|H2L_F2        ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.566      ;
; 0.873 ; Rx_module:U1|rx_control_module:U3|rData[0]  ; control_module:U2|rData[0]                  ; CLK          ; CLK         ; 0.000        ; -0.331     ; 0.737      ;
; 0.875 ; Rx_module:U1|rx_control_module:U3|rData[2]  ; control_module:U2|rData[2]                  ; CLK          ; CLK         ; 0.000        ; -0.331     ; 0.739      ;
; 0.893 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.579      ;
; 0.918 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.613      ;
; 0.919 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.186      ;
; 0.929 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.615      ;
; 0.933 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.619      ;
; 0.946 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.222      ;
; 0.972 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.248      ;
; 0.975 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.251      ;
; 0.996 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.263      ;
; 1.004 ; Rx_module:U1|rx_control_module:U3|rData[3]  ; control_module:U2|rData[3]                  ; CLK          ; CLK         ; 0.000        ; -0.331     ; 0.868      ;
; 1.004 ; Rx_module:U1|rx_control_module:U3|rData[1]  ; control_module:U2|rData[1]                  ; CLK          ; CLK         ; 0.000        ; -0.331     ; 0.868      ;
; 1.027 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.294      ;
; 1.029 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.305      ;
; 1.031 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.727      ;
; 1.032 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.300      ;
; 1.036 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.303      ;
; 1.040 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.307      ;
; 1.041 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.308      ;
; 1.041 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.308      ;
; 1.042 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.309      ;
; 1.047 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.314      ;
; 1.050 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.317      ;
; 1.051 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.318      ;
; 1.053 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.739      ;
; 1.055 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.322      ;
; 1.056 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.323      ;
; 1.067 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.334      ;
; 1.081 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.502      ; 1.778      ;
; 1.081 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.502      ; 1.778      ;
; 1.122 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.389      ;
; 1.127 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.395      ;
; 1.139 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.406      ;
; 1.146 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.841      ;
; 1.149 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.836      ;
; 1.151 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.418      ;
; 1.153 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.420      ;
; 1.154 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.421      ;
; 1.155 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.422      ;
; 1.159 ; Rx_module:U1|Detect_module:U1|H2L_F2        ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.426      ;
; 1.162 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.429      ;
; 1.163 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.430      ;
; 1.164 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.431      ;
; 1.164 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.431      ;
; 1.165 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; -0.338     ; 1.022      ;
; 1.167 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; -0.338     ; 1.024      ;
; 1.169 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.436      ;
; 1.172 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.439      ;
; 1.177 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.444      ;
; 1.178 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.445      ;
; 1.180 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.447      ;
; 1.187 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.456      ;
; 1.189 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.456      ;
; 1.195 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.499      ; 1.889      ;
; 1.209 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 0.000        ; 0.491      ; 1.895      ;
; 1.217 ; Rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|isEn                      ; CLK          ; CLK         ; 0.000        ; -0.331     ; 1.081      ;
; 1.244 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.511      ;
; 1.249 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.516      ;
; 1.250 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.517      ;
; 1.271 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.538      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F2        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isCount   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isDone    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F1        ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isDone    ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[0]  ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[1]  ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[2]  ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[3]  ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[0]      ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[3]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F2        ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[1]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[2]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isCount   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F2        ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[1]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[2]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isCount   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[0]      ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[3]      ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F1        ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isDone    ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[0]  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[1]  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[2]  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[3]  ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[0]|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[10]|clk                     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[11]|clk                     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[12]|clk                     ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[1]|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[2]|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[3]|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[4]|clk                      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[5]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; RSTn      ; CLK        ; 0.263  ; 0.428 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; -0.071 ; 0.156 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; -0.060 ; -0.221 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 0.567  ; 0.355  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 6.890 ; 6.663 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 6.816 ; 6.589 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 6.890 ; 6.663 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 6.860 ; 6.639 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 6.851 ; 6.628 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 6.561 ; 6.341 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 6.561 ; 6.341 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 6.632 ; 6.413 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 6.604 ; 6.390 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 6.596 ; 6.380 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.659 ; -9.201            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -35.043                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.659 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.608      ;
; -0.657 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.606      ;
; -0.613 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.562      ;
; -0.611 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.560      ;
; -0.591 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.540      ;
; -0.589 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.538      ;
; -0.587 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.536      ;
; -0.585 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.534      ;
; -0.541 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.490      ;
; -0.539 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.488      ;
; -0.538 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.487      ;
; -0.536 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.485      ;
; -0.531 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.480      ;
; -0.529 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.478      ;
; -0.510 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.459      ;
; -0.508 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.457      ;
; -0.464 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.589      ;
; -0.460 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.585      ;
; -0.459 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.584      ;
; -0.459 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.584      ;
; -0.451 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.400      ;
; -0.449 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.398      ;
; -0.418 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.367      ;
; -0.418 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.543      ;
; -0.416 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.365      ;
; -0.414 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.539      ;
; -0.413 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.538      ;
; -0.413 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.538      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.362      ;
; -0.407 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.532      ;
; -0.404 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.529      ;
; -0.402 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.527      ;
; -0.402 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.527      ;
; -0.392 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.517      ;
; -0.388 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.513      ;
; -0.387 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.512      ;
; -0.387 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.512      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.364 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.315      ;
; -0.358 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.307      ;
; -0.356 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.305      ;
; -0.346 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.471      ;
; -0.343 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.468      ;
; -0.342 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.467      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.466      ;
; -0.341 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.466      ;
; -0.339 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.464      ;
; -0.338 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.463      ;
; -0.338 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.463      ;
; -0.336 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.461      ;
; -0.335 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.284      ;
; -0.333 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.282      ;
; -0.332 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.457      ;
; -0.331 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.456      ;
; -0.331 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.456      ;
; -0.317 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.442      ;
; -0.314 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.439      ;
; -0.312 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.437      ;
; -0.312 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.138      ; 1.437      ;
; -0.306 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 1.000        ; 0.140      ; 1.433      ;
; -0.295 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.246      ;
; -0.295 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.246      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; Rx_module:U1|rx_control_module:U3|rData[3]  ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; Rx_module:U1|rx_control_module:U3|rData[2]  ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; Rx_module:U1|rx_control_module:U3|rData[1]  ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; Rx_module:U1|rx_control_module:U3|rData[0]  ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; Rx_module:U1|rx_control_module:U3|isDone    ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Rx_module:U1|rx_control_module:U3|isCount   ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.305 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.620      ;
; 0.318 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.438      ;
; 0.329 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.449      ;
; 0.334 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.637      ;
; 0.360 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.665      ;
; 0.371 ; Rx_module:U1|rx_control_module:U3|rData[0]  ; control_module:U2|rData[0]                  ; CLK          ; CLK         ; 0.000        ; -0.141     ; 0.314      ;
; 0.373 ; Rx_module:U1|rx_control_module:U3|rData[2]  ; control_module:U2|rData[2]                  ; CLK          ; CLK         ; 0.000        ; -0.141     ; 0.316      ;
; 0.388 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.691      ;
; 0.388 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.691      ;
; 0.391 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.511      ;
; 0.392 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.695      ;
; 0.392 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.695      ;
; 0.394 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.697      ;
; 0.396 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.702      ;
; 0.401 ; Rx_module:U1|Detect_module:U1|H2L_F2        ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.707      ;
; 0.416 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.541      ;
; 0.418 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.543      ;
; 0.427 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.552      ;
; 0.429 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.549      ;
; 0.432 ; Rx_module:U1|rx_control_module:U3|rData[3]  ; control_module:U2|rData[3]                  ; CLK          ; CLK         ; 0.000        ; -0.141     ; 0.375      ;
; 0.432 ; Rx_module:U1|rx_control_module:U3|rData[1]  ; control_module:U2|rData[1]                  ; CLK          ; CLK         ; 0.000        ; -0.141     ; 0.375      ;
; 0.434 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.737      ;
; 0.438 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.744      ;
; 0.446 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.571      ;
; 0.454 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.460 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.580      ;
; 0.464 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.590      ;
; 0.472 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.593      ;
; 0.476 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.596      ;
; 0.479 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.599      ;
; 0.492 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.800      ;
; 0.492 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.800      ;
; 0.504 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.810      ;
; 0.509 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; -0.142     ; 0.451      ;
; 0.511 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; -0.142     ; 0.453      ;
; 0.517 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.820      ;
; 0.517 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.523 ; Rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|isEn                      ; CLK          ; CLK         ; 0.000        ; -0.142     ; 0.465      ;
; 0.523 ; Rx_module:U1|Detect_module:U1|H2L_F2        ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.643      ;
; 0.526 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.646      ;
; 0.530 ; control_module:U2|isEn                      ; Rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.652      ;
; 0.530 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; Rx_module:U1|Detect_module:U1|H2L_F1        ; Rx_module:U1|Detect_module:U1|H2L_F2        ; CLK          ; CLK         ; 0.000        ; -0.140     ; 0.475      ;
; 0.532 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.656      ;
; 0.539 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.659      ;
; 0.542 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.662      ;
; 0.545 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.665      ;
; 0.551 ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.855      ;
; 0.555 ; Rx_module:U1|rx_control_module:U3|i[1]      ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.858      ;
; 0.559 ; Rx_module:U1|rx_control_module:U3|i[3]      ; Rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.687      ;
; 0.560 ; Rx_module:U1|rx_control_module:U3|i[0]      ; Rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.688      ;
; 0.580 ; Rx_module:U1|rx_control_module:U3|i[2]      ; Rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.883      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isCount   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isDone    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[0]      ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[3]      ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F1        ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isDone    ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[0]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[1]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[2]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|rData[3]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F2        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[12] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[1]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|i[2]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Rx_module:U1|rx_control_module:U3|isCount   ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|i[0]|clk                              ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|i[3]|clk                              ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U1|H2L_F1|clk                            ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|isDone|clk                            ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|rData[0]|clk                          ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|rData[1]|clk                          ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|rData[2]|clk                          ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|rData[3]|clk                          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U2|isEn|clk                                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U2|rData[0]|clk                             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U2|rData[1]|clk                             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U2|rData[2]|clk                             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U2|rData[3]|clk                             ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U1|H2L_F2|clk                            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[0]|clk                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[10]|clk                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[11]|clk                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[12]|clk                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[1]|clk                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[2]|clk                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[3]|clk                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[4]|clk                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[5]|clk                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[6]|clk                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[7]|clk                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[8]|clk                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[9]|clk                      ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|i[1]|clk                              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|i[2]|clk                              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|isCount|clk                           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                 ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                 ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|Detect_module:U1|H2L_F2        ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTn      ; CLK        ; 0.143 ; 0.455 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 0.028 ; 0.330 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; -0.044 ; -0.357 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 0.201  ; -0.077 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 3.476 ; 3.593 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 3.440 ; 3.543 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 3.476 ; 3.593 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 3.471 ; 3.580 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 3.469 ; 3.576 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 3.331 ; 3.431 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 3.331 ; 3.431 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 3.366 ; 3.479 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 3.361 ; 3.467 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 3.360 ; 3.464 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.809  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.809  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -56.847 ; 0.0   ; 0.0      ; 0.0     ; -47.61              ;
;  CLK             ; -56.847 ; 0.000 ; N/A      ; N/A     ; -47.610             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTn      ; CLK        ; 0.263 ; 0.455 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 0.028 ; 0.330 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; -0.035 ; -0.148 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 0.617  ; 0.493  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 7.501 ; 7.403 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 7.427 ; 7.317 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 7.501 ; 7.403 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 7.480 ; 7.377 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 7.469 ; 7.361 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 3.331 ; 3.431 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 3.331 ; 3.431 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 3.366 ; 3.479 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 3.361 ; 3.467 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 3.360 ; 3.464 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Number_Data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Number_Data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Number_Data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Number_Data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX_Pin_In               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Number_Data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Number_Data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Number_Data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; Number_Data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Number_Data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Number_Data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Number_Data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Number_Data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Number_Data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Number_Data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Number_Data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Number_Data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 466      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 466      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Tue Sep 13 21:01:14 2016
Info: Command: quartus_sta RX_module_Demo -c RX_module_Demo
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RX_module_Demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.809
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.809             -56.847 CLK 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.610 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.579
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.579             -52.079 CLK 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.610 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.659
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.659              -9.201 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.043 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 663 megabytes
    Info: Processing ended: Tue Sep 13 21:01:16 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


