Timing Analyzer report for DATA_PATH
Fri Nov 17 13:39:32 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; DATA_PATH                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.19        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   2.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 96.57 MHz ; 96.57 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -9.355 ; -1864.970          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.442 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -1443.485                        ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                  ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.355 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 10.279     ;
; -9.344 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 10.268     ;
; -9.179 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 10.101     ;
; -9.168 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 10.090     ;
; -9.151 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.072     ; 10.077     ;
; -9.107 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 10.031     ;
; -9.087 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.338      ; 10.423     ;
; -9.079 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 10.003     ;
; -9.076 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.338      ; 10.412     ;
; -9.033 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.957      ;
; -8.985 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.909      ;
; -8.975 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.899      ;
; -8.931 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 9.853      ;
; -8.903 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 9.825      ;
; -8.883 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.340      ; 10.221     ;
; -8.857 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 9.779      ;
; -8.839 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.338      ; 10.175     ;
; -8.811 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.338      ; 10.147     ;
; -8.804 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.728      ;
; -8.793 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.717      ;
; -8.790 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 9.712      ;
; -8.785 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.072     ; 9.711      ;
; -8.765 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.338      ; 10.101     ;
; -8.712 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.338      ; 10.048     ;
; -8.652 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.507     ; 9.143      ;
; -8.609 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.533      ;
; -8.603 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.527      ;
; -8.600 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.072     ; 9.526      ;
; -8.556 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.480      ;
; -8.528 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.452      ;
; -8.517 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.340      ; 9.855      ;
; -8.486 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.410      ;
; -8.463 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.387      ;
; -8.462 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.509     ; 8.951      ;
; -8.421 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 9.343      ;
; -8.408 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 9.330      ;
; -8.401 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.321      ;
; -8.401 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.321      ;
; -8.390 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.310      ;
; -8.390 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.310      ;
; -8.379 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.095     ; 9.282      ;
; -8.330 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.338      ; 9.666      ;
; -8.299 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.503     ; 8.794      ;
; -8.271 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.507     ; 8.762      ;
; -8.245 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.165      ;
; -8.234 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.072     ; 9.160      ;
; -8.228 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.521     ; 8.705      ;
; -8.222 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 9.144      ;
; -8.197 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 9.119      ;
; -8.197 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 9.119      ;
; -8.153 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.336      ; 9.487      ;
; -8.153 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.073      ;
; -8.153 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.073      ;
; -8.144 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.503     ; 8.639      ;
; -8.130 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.507     ; 8.621      ;
; -8.125 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.045      ;
; -8.125 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.045      ;
; -8.123 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.505     ; 8.616      ;
; -8.088 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.509     ; 8.577      ;
; -8.081 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 9.005      ;
; -8.079 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.999      ;
; -8.079 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.999      ;
; -8.055 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.975      ;
; -8.055 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.975      ;
; -8.052 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.523     ; 8.527      ;
; -8.046 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.966      ;
; -8.031 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.091     ; 8.938      ;
; -7.998 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.095     ; 8.901      ;
; -7.960 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.109     ; 8.849      ;
; -7.960 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.505     ; 8.453      ;
; -7.954 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.336      ; 9.288      ;
; -7.887 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.507     ; 8.378      ;
; -7.884 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.806      ;
; -7.873 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.795      ;
; -7.871 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.091     ; 8.778      ;
; -7.870 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.792      ;
; -7.831 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.753      ;
; -7.831 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.753      ;
; -7.780 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.700      ;
; -7.778 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.698      ;
; -7.769 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.689      ;
; -7.767 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.687      ;
; -7.752 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.503     ; 8.247      ;
; -7.749 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.507     ; 8.240      ;
; -7.722 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.511     ; 8.209      ;
; -7.722 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.511     ; 8.209      ;
; -7.710 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.509     ; 8.199      ;
; -7.680 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.074     ; 8.604      ;
; -7.677 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.521     ; 8.154      ;
; -7.673 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.593      ;
; -7.673 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 8.593      ;
; -7.671 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.593      ;
; -7.636 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.558      ;
; -7.628 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.550      ;
; -7.622 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.503     ; 8.117      ;
; -7.618 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.095     ; 8.521      ;
; -7.615 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.537      ;
; -7.613 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.535      ;
; -7.608 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.530      ;
; -7.562 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.076     ; 8.484      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.442 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.708      ;
; 0.443 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.709      ;
; 0.443 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.709      ;
; 0.449 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.715      ;
; 0.451 ; registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.717      ;
; 0.565 ; registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.831      ;
; 0.567 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.833      ;
; 0.573 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.839      ;
; 0.574 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.840      ;
; 0.574 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.840      ;
; 0.625 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:17:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.891      ;
; 0.642 ; registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.925      ;
; 0.646 ; registro_n_reset:REG_A|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.929      ;
; 0.659 ; registro_n_reset:REG_B|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.925      ;
; 0.662 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; registro_n_reset:REG_A|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.928      ;
; 0.666 ; registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.932      ;
; 0.670 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.936      ;
; 0.670 ; registro_n_reset:REG_A|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.936      ;
; 0.670 ; registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.936      ;
; 0.671 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.937      ;
; 0.679 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.945      ;
; 0.685 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.951      ;
; 0.687 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.953      ;
; 0.687 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.953      ;
; 0.750 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.510      ; 1.446      ;
; 0.777 ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:0:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.043      ;
; 0.835 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.097      ;
; 0.836 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.098      ;
; 0.841 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.105      ;
; 0.841 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.511      ; 1.538      ;
; 0.855 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.121      ;
; 0.865 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.129      ;
; 0.906 ; registro_n_reset:REG_A|FF_D:\REG:16:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.172      ;
; 0.907 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.190      ;
; 0.920 ; registro_n_reset:REG_B|FF_D:\REG:21:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.187      ;
; 0.937 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.201      ;
; 0.952 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.511      ; 1.649      ;
; 0.957 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.221      ;
; 0.958 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:23:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.517      ; 1.661      ;
; 0.989 ; registro_n_reset:REG_A|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.336     ; 0.839      ;
; 1.000 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.264      ;
; 1.006 ; registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.272      ;
; 1.010 ; registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.276      ;
; 1.018 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:30:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.280      ;
; 1.019 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:30:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.281      ;
; 1.029 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.294      ;
; 1.030 ; registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.296      ;
; 1.030 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.292      ;
; 1.030 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.097      ; 1.313      ;
; 1.030 ; registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.296      ;
; 1.032 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.294      ;
; 1.032 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.292      ;
; 1.037 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.299      ;
; 1.040 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.302      ;
; 1.043 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.301      ;
; 1.043 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.301      ;
; 1.046 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.314      ;
; 1.049 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.311      ;
; 1.049 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.311      ;
; 1.055 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG5|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.325      ;
; 1.060 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.326      ;
; 1.065 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.327      ;
; 1.065 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.327      ;
; 1.066 ; registro_n_reset:REG_A|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.332      ;
; 1.068 ; registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.340      ;
; 1.068 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:16:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.328      ;
; 1.069 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG2|FF_D_nr:\REG:16:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.329      ;
; 1.072 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG18|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.338      ;
; 1.076 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.334      ;
; 1.076 ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:9:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.346      ;
; 1.076 ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:9:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.346      ;
; 1.077 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.335      ;
; 1.078 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.341      ;
; 1.078 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.341      ;
; 1.085 ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.336     ; 0.935      ;
; 1.089 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.336     ; 0.939      ;
; 1.091 ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.336     ; 0.941      ;
; 1.098 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:26:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.358      ;
; 1.101 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:26:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.361      ;
; 1.102 ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.336     ; 0.952      ;
; 1.103 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.336     ; 0.953      ;
; 1.104 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.368      ;
; 1.106 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.351      ;
; 1.107 ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:28:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.367      ;
; 1.108 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.372      ;
; 1.110 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.373      ;
; 1.112 ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:3:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.373      ;
; 1.113 ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:3:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.374      ;
; 1.114 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.377      ;
; 1.124 ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:3:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.387      ;
; 1.132 ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:31:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.389      ;
; 1.132 ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:5:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.093      ; 1.411      ;
; 1.133 ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG2|FF_D_nr:\REG:5:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.093      ; 1.412      ;
; 1.138 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:30:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.400      ;
; 1.138 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:30:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.400      ;
; 1.141 ; registro_n_reset:REG_B|FF_D:\REG:21:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.408      ;
; 1.141 ; registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.336     ; 0.991      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 105.3 MHz ; 105.3 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -8.497 ; -1624.031         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.400 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -1443.485                       ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                   ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.497 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.432      ;
; -8.490 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.425      ;
; -8.371 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.308      ;
; -8.307 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 9.240      ;
; -8.300 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 9.233      ;
; -8.272 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.207      ;
; -8.259 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.194      ;
; -8.236 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.315      ; 9.550      ;
; -8.233 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.168      ;
; -8.229 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.315      ; 9.543      ;
; -8.227 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.162      ;
; -8.181 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 9.116      ;
; -8.110 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.317      ; 9.426      ;
; -8.082 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 9.015      ;
; -8.069 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 9.002      ;
; -8.043 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.976      ;
; -8.037 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.970      ;
; -8.016 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 8.951      ;
; -8.011 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.315      ; 9.325      ;
; -8.009 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 8.944      ;
; -8.001 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 8.938      ;
; -7.998 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.315      ; 9.312      ;
; -7.972 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.315      ; 9.286      ;
; -7.966 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.315      ; 9.280      ;
; -7.918 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.463     ; 8.454      ;
; -7.890 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 8.827      ;
; -7.874 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 8.809      ;
; -7.811 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 8.746      ;
; -7.791 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 8.726      ;
; -7.778 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 8.713      ;
; -7.752 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 8.687      ;
; -7.746 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 8.681      ;
; -7.740 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.317      ; 9.056      ;
; -7.728 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.465     ; 8.262      ;
; -7.684 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.617      ;
; -7.659 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.592      ;
; -7.657 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.084     ; 8.572      ;
; -7.636 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.567      ;
; -7.636 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.567      ;
; -7.629 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.560      ;
; -7.629 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.560      ;
; -7.613 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.315      ; 8.927      ;
; -7.588 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.459     ; 8.128      ;
; -7.566 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.463     ; 8.102      ;
; -7.520 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 8.457      ;
; -7.510 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.443      ;
; -7.510 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.443      ;
; -7.509 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.442      ;
; -7.490 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.475     ; 8.014      ;
; -7.470 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.459     ; 8.010      ;
; -7.469 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.400      ;
; -7.437 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.463     ; 7.973      ;
; -7.411 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.342      ;
; -7.411 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.342      ;
; -7.398 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.461     ; 7.936      ;
; -7.398 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.313      ; 8.710      ;
; -7.398 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.329      ;
; -7.398 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.329      ;
; -7.393 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 8.328      ;
; -7.376 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.465     ; 7.910      ;
; -7.372 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.303      ;
; -7.372 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.303      ;
; -7.366 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.297      ;
; -7.366 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.297      ;
; -7.327 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 8.246      ;
; -7.319 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.250      ;
; -7.305 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.084     ; 8.220      ;
; -7.300 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.477     ; 7.822      ;
; -7.280 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.461     ; 7.818      ;
; -7.248 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.313      ; 8.560      ;
; -7.229 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.096     ; 8.132      ;
; -7.210 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.463     ; 7.746      ;
; -7.209 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.080     ; 8.128      ;
; -7.178 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.111      ;
; -7.140 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.073      ;
; -7.140 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.073      ;
; -7.132 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.065      ;
; -7.125 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 8.058      ;
; -7.109 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.040      ;
; -7.107 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.038      ;
; -7.107 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.459     ; 7.647      ;
; -7.102 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.033      ;
; -7.100 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.031      ;
; -7.085 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.463     ; 7.621      ;
; -7.057 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.467     ; 7.589      ;
; -7.057 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.467     ; 7.589      ;
; -7.028 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 7.961      ;
; -7.020 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.465     ; 7.554      ;
; -7.013 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 7.944      ;
; -7.013 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 7.944      ;
; -7.009 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.475     ; 7.533      ;
; -7.006 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.064     ; 7.941      ;
; -6.989 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.459     ; 7.529      ;
; -6.983 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 7.916      ;
; -6.981 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 7.914      ;
; -6.949 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.084     ; 7.864      ;
; -6.946 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 7.879      ;
; -6.907 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 7.840      ;
; -6.894 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.066     ; 7.827      ;
; -6.884 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.068     ; 7.815      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.643      ;
; 0.400 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.643      ;
; 0.402 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.644      ;
; 0.407 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.649      ;
; 0.408 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.650      ;
; 0.410 ; registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.652      ;
; 0.512 ; registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.754      ;
; 0.514 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.757      ;
; 0.519 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.761      ;
; 0.521 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.763      ;
; 0.521 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.763      ;
; 0.572 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:17:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.814      ;
; 0.587 ; registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.845      ;
; 0.592 ; registro_n_reset:REG_A|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.850      ;
; 0.603 ; registro_n_reset:REG_B|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.845      ;
; 0.604 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; registro_n_reset:REG_A|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.847      ;
; 0.610 ; registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.852      ;
; 0.613 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.856      ;
; 0.614 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.856      ;
; 0.614 ; registro_n_reset:REG_A|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.856      ;
; 0.614 ; registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.856      ;
; 0.624 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.866      ;
; 0.627 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.870      ;
; 0.630 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.872      ;
; 0.631 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.873      ;
; 0.700 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.466      ; 1.337      ;
; 0.722 ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:0:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.965      ;
; 0.747 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.467      ; 1.385      ;
; 0.758 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.997      ;
; 0.759 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.998      ;
; 0.780 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.020      ;
; 0.796 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.038      ;
; 0.802 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.043      ;
; 0.828 ; registro_n_reset:REG_A|FF_D:\REG:16:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.070      ;
; 0.830 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:23:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.474      ; 1.475      ;
; 0.830 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.088      ;
; 0.830 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.071      ;
; 0.853 ; registro_n_reset:REG_B|FF_D:\REG:21:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.096      ;
; 0.862 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.103      ;
; 0.882 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.467      ; 1.520      ;
; 0.903 ; registro_n_reset:REG_A|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.312     ; 0.762      ;
; 0.916 ; registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.158      ;
; 0.920 ; registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.162      ;
; 0.920 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.161      ;
; 0.940 ; registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.182      ;
; 0.940 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.198      ;
; 0.943 ; registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.185      ;
; 0.946 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:30:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.184      ;
; 0.948 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:30:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.186      ;
; 0.956 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.194      ;
; 0.957 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.198      ;
; 0.958 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.196      ;
; 0.958 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.195      ;
; 0.963 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.201      ;
; 0.966 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.204      ;
; 0.969 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.212      ;
; 0.970 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.203      ;
; 0.971 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.204      ;
; 0.972 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.210      ;
; 0.972 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.210      ;
; 0.974 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.218      ;
; 0.978 ; registro_n_reset:REG_A|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.220      ;
; 0.983 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG5|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.229      ;
; 0.989 ; registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.237      ;
; 0.989 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.227      ;
; 0.989 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.227      ;
; 0.990 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:16:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.226      ;
; 0.990 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.230      ;
; 0.991 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.231      ;
; 0.992 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG2|FF_D_nr:\REG:16:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.228      ;
; 0.994 ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.312     ; 0.853      ;
; 0.996 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.229      ;
; 0.996 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.238      ;
; 0.997 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.230      ;
; 0.997 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG18|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.239      ;
; 0.998 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.312     ; 0.857      ;
; 0.999 ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:9:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.245      ;
; 0.999 ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:9:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.245      ;
; 1.000 ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.312     ; 0.859      ;
; 1.014 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.312     ; 0.873      ;
; 1.014 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:26:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.250      ;
; 1.014 ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.312     ; 0.873      ;
; 1.017 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:26:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.253      ;
; 1.019 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.260      ;
; 1.021 ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:28:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.257      ;
; 1.023 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.264      ;
; 1.028 ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:3:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.266      ;
; 1.028 ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:3:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.266      ;
; 1.030 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.251      ;
; 1.033 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.274      ;
; 1.036 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.277      ;
; 1.040 ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:3:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.281      ;
; 1.050 ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:5:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.308      ;
; 1.051 ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG2|FF_D_nr:\REG:5:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.309      ;
; 1.052 ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG27|FF_D_nr:\REG:31:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.285      ;
; 1.053 ; registro_n_reset:REG_B|FF_D:\REG:16:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.295      ;
; 1.053 ; registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.312     ; 0.912      ;
; 1.057 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:30:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.293      ;
; 1.057 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:30:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.293      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.060 ; -443.730          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.201 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -1195.573                       ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                   ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.060 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 5.013      ;
; -4.060 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 5.013      ;
; -3.971 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.032     ; 4.926      ;
; -3.967 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.918      ;
; -3.967 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.918      ;
; -3.939 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.892      ;
; -3.935 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.888      ;
; -3.933 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.159      ; 5.079      ;
; -3.933 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.159      ; 5.079      ;
; -3.905 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.858      ;
; -3.878 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.831      ;
; -3.870 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.823      ;
; -3.846 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.797      ;
; -3.844 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.161      ; 4.992      ;
; -3.842 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.793      ;
; -3.812 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.763      ;
; -3.812 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.159      ; 4.958      ;
; -3.808 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.159      ; 4.954      ;
; -3.796 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.749      ;
; -3.796 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.749      ;
; -3.789 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.032     ; 4.744      ;
; -3.778 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.159      ; 4.924      ;
; -3.777 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.728      ;
; -3.743 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.159      ; 4.889      ;
; -3.707 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.237     ; 4.457      ;
; -3.707 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.032     ; 4.662      ;
; -3.696 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.649      ;
; -3.688 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.641      ;
; -3.675 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.628      ;
; -3.671 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.624      ;
; -3.662 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.161      ; 4.810      ;
; -3.641 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.594      ;
; -3.614 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.239     ; 4.362      ;
; -3.613 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.564      ;
; -3.606 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.559      ;
; -3.602 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.551      ;
; -3.602 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.551      ;
; -3.602 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.551      ;
; -3.602 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.551      ;
; -3.595 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.546      ;
; -3.580 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.523      ;
; -3.579 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.234     ; 4.332      ;
; -3.561 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.159      ; 4.707      ;
; -3.544 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.252     ; 4.279      ;
; -3.526 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.477      ;
; -3.525 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.237     ; 4.275      ;
; -3.525 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.032     ; 4.480      ;
; -3.520 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.469      ;
; -3.513 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.464      ;
; -3.513 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.464      ;
; -3.503 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.234     ; 4.256      ;
; -3.486 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.236     ; 4.237      ;
; -3.486 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.157      ; 4.630      ;
; -3.481 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.430      ;
; -3.481 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.430      ;
; -3.477 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.426      ;
; -3.477 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.426      ;
; -3.452 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.041     ; 4.398      ;
; -3.451 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.254     ; 4.184      ;
; -3.447 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.396      ;
; -3.447 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.396      ;
; -3.443 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.237     ; 4.193      ;
; -3.433 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.382      ;
; -3.432 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.239     ; 4.180      ;
; -3.424 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.377      ;
; -3.417 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.059     ; 4.345      ;
; -3.412 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.361      ;
; -3.412 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.361      ;
; -3.410 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.236     ; 4.161      ;
; -3.399 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.157      ; 4.543      ;
; -3.398 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.341      ;
; -3.376 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.041     ; 4.322      ;
; -3.349 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.300      ;
; -3.343 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.294      ;
; -3.343 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.294      ;
; -3.340 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.237     ; 4.090      ;
; -3.331 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.282      ;
; -3.331 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.282      ;
; -3.318 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.267      ;
; -3.318 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.267      ;
; -3.316 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.265      ;
; -3.316 ; registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.265      ;
; -3.315 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.234     ; 4.068      ;
; -3.280 ; registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.252     ; 4.015      ;
; -3.262 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.213      ;
; -3.261 ; registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.237     ; 4.011      ;
; -3.254 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.034     ; 4.207      ;
; -3.249 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.241     ; 3.995      ;
; -3.249 ; registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.241     ; 3.995      ;
; -3.247 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.239     ; 3.995      ;
; -3.239 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.234     ; 3.992      ;
; -3.230 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.181      ;
; -3.230 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.179      ;
; -3.230 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.179      ;
; -3.229 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.180      ;
; -3.227 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.178      ;
; -3.222 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.173      ;
; -3.218 ; registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.036     ; 4.169      ;
; -3.213 ; registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.156      ;
; -3.197 ; registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.038     ; 4.146      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; registro_n_reset:REG_A|FF_D:\REG:7:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; registro_n_reset:REG_A|FF_D:\REG:5:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.326      ;
; 0.205 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.329      ;
; 0.206 ; registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.331      ;
; 0.206 ; registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.330      ;
; 0.258 ; registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.383      ;
; 0.261 ; registro_n_reset:REG_B|FF_D:\REG:6:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:6:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.385      ;
; 0.262 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.387      ;
; 0.264 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.388      ;
; 0.265 ; registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.389      ;
; 0.276 ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:17:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.401      ;
; 0.293 ; registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.426      ;
; 0.296 ; registro_n_reset:REG_A|FF_D:\REG:10:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.429      ;
; 0.302 ; registro_n_reset:REG_B|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; registro_n_reset:REG_A|FF_D:\REG:13:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.427      ;
; 0.304 ; registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.428      ;
; 0.306 ; registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.431      ;
; 0.308 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:31:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.433      ;
; 0.308 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:15:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.432      ;
; 0.308 ; registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.433      ;
; 0.309 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.433      ;
; 0.309 ; registro_n_reset:REG_A|FF_D:\REG:11:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.433      ;
; 0.312 ; registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.436      ;
; 0.313 ; registro_n_reset:REG_A|FF_D:\REG:18:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.438      ;
; 0.315 ; registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.439      ;
; 0.327 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.242      ; 0.653      ;
; 0.338 ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:0:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.463      ;
; 0.370 ; registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.242      ; 0.696      ;
; 0.377 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:0:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.497      ;
; 0.378 ; registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.498      ;
; 0.379 ; registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.502      ;
; 0.384 ; registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.508      ;
; 0.390 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.513      ;
; 0.410 ; registro_n_reset:REG_B|FF_D:\REG:9:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.543      ;
; 0.411 ; registro_n_reset:REG_A|FF_D:\REG:16:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.535      ;
; 0.418 ; registro_n_reset:REG_B|FF_D:\REG:21:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.543      ;
; 0.423 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; FF_D:REG_cout|Q                                                              ; CLK          ; CLK         ; 0.000        ; 0.242      ; 0.749      ;
; 0.424 ; registro_n_reset:REG_B|FF_D:\REG:2:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.546      ;
; 0.426 ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:23:REG|Q ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.248      ; 0.758      ;
; 0.429 ; registro_n_reset:REG_A|FF_D:\REG:0:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.551      ;
; 0.447 ; registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.569      ;
; 0.449 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:30:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.570      ;
; 0.450 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:30:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.571      ;
; 0.457 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; registro_n_reset:REG_A|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.388      ;
; 0.458 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.583      ;
; 0.460 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG1|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:7:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.581      ;
; 0.464 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG3|FF_D_nr:\REG:26:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG5|FF_D_nr:\REG:4:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.594      ;
; 0.469 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:23:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.595      ;
; 0.470 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.586      ;
; 0.470 ; registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.603      ;
; 0.471 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.587      ;
; 0.471 ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:9:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.599      ;
; 0.471 ; registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:9:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.599      ;
; 0.472 ; registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.597      ;
; 0.473 ; registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.596      ;
; 0.475 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.595      ;
; 0.476 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:16:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.594      ;
; 0.476 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.596      ;
; 0.476 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG20|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.592      ;
; 0.476 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.599      ;
; 0.477 ; registro_n_reset:REG_C|FF_D:\REG:12:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG28|FF_D_nr:\REG:12:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.593      ;
; 0.477 ; registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:1:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.600      ;
; 0.478 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG2|FF_D_nr:\REG:16:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.596      ;
; 0.482 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.606      ;
; 0.483 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG18|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.607      ;
; 0.483 ; registro_n_reset:REG_A|FF_D:\REG:12:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.608      ;
; 0.486 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:26:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.605      ;
; 0.488 ; registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:26:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.607      ;
; 0.489 ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:28:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.608      ;
; 0.491 ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:3:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.611      ;
; 0.491 ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:3:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.611      ;
; 0.491 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.614      ;
; 0.494 ; registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.617      ;
; 0.495 ; registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.622      ;
; 0.499 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.620      ;
; 0.501 ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.431      ;
; 0.502 ; registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG19|FF_D_nr:\REG:4:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.623      ;
; 0.503 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.433      ;
; 0.504 ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG0|FF_D_nr:\REG:5:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.642      ;
; 0.505 ; registro_n_reset:REG_C|FF_D:\REG:5:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG2|FF_D_nr:\REG:5:REG|Q   ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.643      ;
; 0.505 ; registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:3:REG|Q  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:23:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.435      ;
; 0.508 ; registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.438      ;
; 0.508 ; registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.438      ;
; 0.510 ; registro_n_reset:REG_C|FF_D:\REG:16:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG17|FF_D_nr:\REG:16:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.023      ; 0.617      ;
; 0.513 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG30|FF_D_nr:\REG:30:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG26|FF_D_nr:\REG:30:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.634      ;
; 0.518 ; registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:24:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.448      ;
; 0.520 ; registro_n_reset:REG_B|FF_D:\REG:21:REG|Q                                    ; registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.645      ;
; 0.521 ; registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                    ; Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:30:REG|Q ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.643      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.355    ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -9.355    ; 0.201 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1864.97  ; 0.0   ; 0.0      ; 0.0     ; -1443.485           ;
;  CLK             ; -1864.970 ; 0.000 ; N/A      ; N/A     ; -1443.485           ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; REG_cout_out  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EN                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 4434     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 4434     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 5634  ; 5634 ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; EN              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; REG_cout_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; EN              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST             ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; REG_cout_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Fri Nov 17 13:39:30 2023
Info: Command: quartus_sta DATA_PATH -c DATA_PATH
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DATA_PATH.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.355           -1864.970 CLK 
Info (332146): Worst-case hold slack is 0.442
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.442               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1443.485 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.497
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.497           -1624.031 CLK 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.400               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1443.485 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.060            -443.730 CLK 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.201               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1195.573 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4910 megabytes
    Info: Processing ended: Fri Nov 17 13:39:32 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


