                              1 ;--------------------------------------------------------
                              2 ; File Created by SDCC : free open source ANSI-C Compiler
                              3 ; Version 3.0.1 #6227 (Oct  2 2015) (Linux)
                              4 ; This file was generated Fri Oct  2 17:18:19 2015
                              5 ;--------------------------------------------------------
                              6 	.module _divulong
                              7 	.optsdcc -mgbz80
                              8 	
                              9 ;--------------------------------------------------------
                             10 ; Public variables in this module
                             11 ;--------------------------------------------------------
                             12 	.globl __divulong
                             13 ;--------------------------------------------------------
                             14 ;  ram data
                             15 ;--------------------------------------------------------
                             16 	.area _DATA
                             17 ;--------------------------------------------------------
                             18 ; overlayable items in  ram 
                             19 ;--------------------------------------------------------
                             20 	.area _OVERLAY
                             21 ;--------------------------------------------------------
                             22 ; external initialized ram data
                             23 ;--------------------------------------------------------
                             24 ;--------------------------------------------------------
                             25 ; global & static initialisations
                             26 ;--------------------------------------------------------
                             27 	.area _HOME
                             28 	.area _GSINIT
                             29 	.area _GSFINAL
                             30 	.area _GSINIT
                             31 ;--------------------------------------------------------
                             32 ; Home
                             33 ;--------------------------------------------------------
                             34 	.area _HOME
                             35 	.area _HOME
                             36 ;--------------------------------------------------------
                             37 ; code
                             38 ;--------------------------------------------------------
                             39 	.area _CODE
                             40 ;../_divulong.c:331: _divulong (unsigned long x, unsigned long y)
                             41 ;	---------------------------------
                             42 ; Function _divulong
                             43 ; ---------------------------------
   0000                      44 __divulong_start::
   0000                      45 __divulong:
   0000 E8 F8                46 	lda	sp,-8(sp)
                             47 ;../_divulong.c:333: unsigned long reste = 0L;
   0002 AF                   48 	xor	a,a
   0003 F8 04                49 	ldhl	sp,#4
   0005 77                   50 	ld	(hl),a
   0006 23                   51 	inc	hl
   0007 77                   52 	ld	(hl),a
   0008 23                   53 	inc	hl
   0009 77                   54 	ld	(hl),a
   000A 23                   55 	inc	hl
   000B 77                   56 	ld	(hl),a
                             57 ;../_divulong.c:337: do
   000C 06 20                58 	ld	b,#0x20
   000E                      59 00105$:
                             60 ;../_divulong.c:340: c = MSB_SET(x);
   000E F8 0D                61 	ldhl	sp,#13
   0010 7E                   62 	ld	a,(hl)
   0011 CB 07                63 	rlc	a
   0013 E6 01                64 	and	a,#0x01
   0015 4F                   65 	ld	c,a
                             66 ;../_divulong.c:341: x <<= 1;
   0016 C5                   67 	push	bc
   0017 3E 01                68 	ld	a,#0x01
   0019 F5                   69 	push	af
   001A 33                   70 	inc	sp
   001B 2B                   71 	dec	hl
   001C 7E                   72 	ld	a,(hl)
   001D 23                   73 	inc	hl
   001E 66                   74 	ld	h,(hl)
   001F 6F                   75 	ld	l,a
   0020 E5                   76 	push	hl
   0021 F8 0F                77 	ldhl	sp,#15
   0023 7E                   78 	ld	a,(hl)
   0024 23                   79 	inc	hl
   0025 66                   80 	ld	h,(hl)
   0026 6F                   81 	ld	l,a
   0027 E5                   82 	push	hl
   0028 CDr00s00             83 	call	__rlulong_rrx_s
   002B E8 05                84 	lda	sp,5(sp)
   002D E5                   85 	push	hl
   002E F8 04                86 	ldhl	sp,#4
   0030 73                   87 	ld	(hl),e
   0031 23                   88 	inc	hl
   0032 72                   89 	ld	(hl),d
   0033 D1                   90 	pop	de
   0034 23                   91 	inc	hl
   0035 73                   92 	ld	(hl),e
   0036 23                   93 	inc	hl
   0037 72                   94 	ld	(hl),d
   0038 C1                   95 	pop	bc
   0039 F8 00                96 	ldhl	sp,#0
   003B 54                   97 	ld	d,h
   003C 5D                   98 	ld	e,l
   003D F8 0A                99 	ldhl	sp,#10
   003F 1A                  100 	ld	a,(de)
   0040 77                  101 	ld	(hl),a
   0041 23                  102 	inc	hl
   0042 13                  103 	inc	de
   0043 1A                  104 	ld	a,(de)
   0044 77                  105 	ld	(hl),a
   0045 23                  106 	inc	hl
   0046 13                  107 	inc	de
   0047 1A                  108 	ld	a,(de)
   0048 77                  109 	ld	(hl),a
   0049 23                  110 	inc	hl
   004A 13                  111 	inc	de
   004B 1A                  112 	ld	a,(de)
   004C 77                  113 	ld	(hl),a
                            114 ;../_divulong.c:342: reste <<= 1;
   004D C5                  115 	push	bc
   004E 3E 01               116 	ld	a,#0x01
   0050 F5                  117 	push	af
   0051 33                  118 	inc	sp
   0052 F8 09               119 	ldhl	sp,#9
   0054 7E                  120 	ld	a,(hl)
   0055 23                  121 	inc	hl
   0056 66                  122 	ld	h,(hl)
   0057 6F                  123 	ld	l,a
   0058 E5                  124 	push	hl
   0059 F8 09               125 	ldhl	sp,#9
   005B 7E                  126 	ld	a,(hl)
   005C 23                  127 	inc	hl
   005D 66                  128 	ld	h,(hl)
   005E 6F                  129 	ld	l,a
   005F E5                  130 	push	hl
   0060 CDr00s00            131 	call	__rlulong_rrx_s
   0063 E8 05               132 	lda	sp,5(sp)
   0065 E5                  133 	push	hl
   0066 F8 04               134 	ldhl	sp,#4
   0068 73                  135 	ld	(hl),e
   0069 23                  136 	inc	hl
   006A 72                  137 	ld	(hl),d
   006B D1                  138 	pop	de
   006C 23                  139 	inc	hl
   006D 73                  140 	ld	(hl),e
   006E 23                  141 	inc	hl
   006F 72                  142 	ld	(hl),d
   0070 C1                  143 	pop	bc
   0071 F8 00               144 	ldhl	sp,#0
   0073 54                  145 	ld	d,h
   0074 5D                  146 	ld	e,l
   0075 F8 04               147 	ldhl	sp,#4
   0077 1A                  148 	ld	a,(de)
   0078 77                  149 	ld	(hl),a
   0079 23                  150 	inc	hl
   007A 13                  151 	inc	de
   007B 1A                  152 	ld	a,(de)
   007C 77                  153 	ld	(hl),a
   007D 23                  154 	inc	hl
   007E 13                  155 	inc	de
   007F 1A                  156 	ld	a,(de)
   0080 77                  157 	ld	(hl),a
   0081 23                  158 	inc	hl
   0082 13                  159 	inc	de
   0083 1A                  160 	ld	a,(de)
   0084 77                  161 	ld	(hl),a
                            162 ;../_divulong.c:343: if (c)
   0085 CB 41               163 	bit	0,c
   0087 CAr90s00            164 	jp	Z,00102$
                            165 ;../_divulong.c:344: reste |= 1L;
   008A F8 04               166 	ldhl	sp,#4
   008C 7E                  167 	ld	a,(hl)
   008D CB C7               168 	set	0, a
   008F 77                  169 	ld	(hl),a
   0090                     170 00102$:
                            171 ;../_divulong.c:346: if (reste >= y)
   0090 F8 04               172 	ldhl	sp,#4
   0092 54                  173 	ld	d, h
   0093 5D                  174 	ld	e, l
   0094 F8 0E               175 	ldhl	sp,#14
   0096 1A                  176 	ld	a, (de)
   0097 96                  177 	sub	a, (hl)
   0098 23                  178 	inc	hl
   0099 13                  179 	inc	de
   009A 1A                  180 	ld	a, (de)
   009B 9E                  181 	sbc	a, (hl)
   009C 23                  182 	inc	hl
   009D 13                  183 	inc	de
   009E 1A                  184 	ld	a, (de)
   009F 9E                  185 	sbc	a, (hl)
   00A0 23                  186 	inc	hl
   00A1 13                  187 	inc	de
   00A2 1A                  188 	ld	a, (de)
   00A3 9E                  189 	sbc	a, (hl)
   00A4 DArD5s00            190 	jp	C,00106$
                            191 ;../_divulong.c:348: reste -= y;
   00A7 F8 05               192 	ldhl	sp,#5
   00A9 2B                  193 	dec	hl
   00AA 5E                  194 	ld	e,(hl)
   00AB 23                  195 	inc	hl
   00AC 56                  196 	ld	d,(hl)
   00AD 7B                  197 	ld	a,e
   00AE F8 0E               198 	ldhl	sp,#14
   00B0 96                  199 	sub	a,(hl)
   00B1 5F                  200 	ld	e,a
   00B2 7A                  201 	ld	a,d
   00B3 23                  202 	inc	hl
   00B4 9E                  203 	sbc	a,(hl)
   00B5 F5                  204 	push	af
   00B6 F8 07               205 	ldhl	sp,#7
   00B8 77                  206 	ld	(hl),a
   00B9 2B                  207 	dec	hl
   00BA 73                  208 	ld	(hl),e
   00BB F8 09               209 	ldhl	sp,#9
   00BD 2B                  210 	dec	hl
   00BE 5E                  211 	ld	e,(hl)
   00BF 23                  212 	inc	hl
   00C0 56                  213 	ld	d,(hl)
   00C1 F8 12               214 	ldhl	sp,#18
   00C3 F1                  215 	pop	af
   00C4 7B                  216 	ld	a,e
   00C5 9E                  217 	sbc	a,(hl)
   00C6 5F                  218 	ld	e,a
   00C7 7A                  219 	ld	a,d
   00C8 23                  220 	inc	hl
   00C9 9E                  221 	sbc	a,(hl)
   00CA F8 07               222 	ldhl	sp,#7
   00CC 77                  223 	ld	(hl),a
   00CD 2B                  224 	dec	hl
   00CE 73                  225 	ld	(hl),e
                            226 ;../_divulong.c:350: x |= 1L;
   00CF F8 0A               227 	ldhl	sp,#10
   00D1 7E                  228 	ld	a,(hl)
   00D2 CB C7               229 	set	0, a
   00D4 77                  230 	ld	(hl),a
   00D5                     231 00106$:
                            232 ;../_divulong.c:353: while (--count);
   00D5 05                  233 	dec	b
   00D6 AF                  234 	xor	a,a
   00D7 B0                  235 	or	a,b
   00D8 C2r0Es00            236 	jp	NZ,00105$
                            237 ;../_divulong.c:354: return x;
   00DB F8 0B               238 	ldhl	sp,#11
   00DD 2B                  239 	dec	hl
   00DE 5E                  240 	ld	e,(hl)
   00DF 23                  241 	inc	hl
   00E0 56                  242 	ld	d,(hl)
   00E1 23                  243 	inc	hl
   00E2 7E                  244 	ld	a,(hl)
   00E3 23                  245 	inc	hl
   00E4 66                  246 	ld	h,(hl)
   00E5 6F                  247 	ld	l,a
   00E6                     248 00108$:
   00E6 E8 08               249 	lda	sp,8(sp)
   00E8 C9                  250 	ret
   00E9                     251 __divulong_end::
                            252 	.area _CODE
                            253 	.area _CABS
