 
****************************************
Report : timing
        -path full
        -delay max
        -max_paths 10
Design : CarrySelectAdder
Version: U-2022.12-SP7
Date   : Tue Dec 12 13:47:07 2023
****************************************

Operating Conditions: TYPICAL   Library: saed90nm_typ_ht
Wire Load Model Mode: enclosed

  Startpoint: B[0] (input port clocked by vsysclk)
  Endpoint: Sum[31] (output port clocked by vsysclk)
  Path Group: vsysclk
  Path Type: max

  Des/Clust/Port     Wire Load Model       Library
  ------------------------------------------------
  CarrySelectAdder   8000                  saed90nm_typ_ht
  FullAdder_95       ForQA                 saed90nm_typ_ht

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock vsysclk (rise edge)                               0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  input external delay                                    1.00       1.00 r
  B[0] (in)                                               0.00       1.00 r
  genblk1[0].add1/b (FullAdder_95)                        0.00       1.00 r
  genblk1[0].add1/U3/Q (XOR2X1)                           0.24       1.24 f
  genblk1[0].add1/U2/Q (AO22X1)                           0.18       1.41 f
  genblk1[0].add1/cout (FullAdder_95)                     0.00       1.41 f
  genblk1[1].add1/cin (FullAdder_93)                      0.00       1.41 f
  genblk1[1].add1/U2/Q (AO22X1)                           0.17       1.59 f
  genblk1[1].add1/cout (FullAdder_93)                     0.00       1.59 f
  genblk1[2].add1/cin (FullAdder_91)                      0.00       1.59 f
  genblk1[2].add1/U2/Q (AO22X1)                           0.17       1.76 f
  genblk1[2].add1/cout (FullAdder_91)                     0.00       1.76 f
  genblk1[3].add1/cin (FullAdder_89)                      0.00       1.76 f
  genblk1[3].add1/U2/Q (AO22X1)                           0.17       1.93 f
  genblk1[3].add1/cout (FullAdder_89)                     0.00       1.93 f
  genblk1[4].add1/cin (FullAdder_87)                      0.00       1.93 f
  genblk1[4].add1/U2/Q (AO22X1)                           0.17       2.11 f
  genblk1[4].add1/cout (FullAdder_87)                     0.00       2.11 f
  genblk1[5].add1/cin (FullAdder_85)                      0.00       2.11 f
  genblk1[5].add1/U2/Q (AO22X1)                           0.17       2.28 f
  genblk1[5].add1/cout (FullAdder_85)                     0.00       2.28 f
  genblk1[6].add1/cin (FullAdder_83)                      0.00       2.28 f
  genblk1[6].add1/U2/Q (AO22X1)                           0.17       2.46 f
  genblk1[6].add1/cout (FullAdder_83)                     0.00       2.46 f
  genblk1[7].add1/cin (FullAdder_81)                      0.00       2.46 f
  genblk1[7].add1/U2/Q (AO22X1)                           0.17       2.63 f
  genblk1[7].add1/cout (FullAdder_81)                     0.00       2.63 f
  genblk1[8].add1/cin (FullAdder_79)                      0.00       2.63 f
  genblk1[8].add1/U2/Q (AO22X1)                           0.17       2.80 f
  genblk1[8].add1/cout (FullAdder_79)                     0.00       2.80 f
  genblk1[9].add1/cin (FullAdder_77)                      0.00       2.80 f
  genblk1[9].add1/U2/Q (AO22X1)                           0.17       2.98 f
  genblk1[9].add1/cout (FullAdder_77)                     0.00       2.98 f
  genblk1[10].add1/cin (FullAdder_75)                     0.00       2.98 f
  genblk1[10].add1/U2/Q (AO22X1)                          0.17       3.15 f
  genblk1[10].add1/cout (FullAdder_75)                    0.00       3.15 f
  genblk1[11].add1/cin (FullAdder_73)                     0.00       3.15 f
  genblk1[11].add1/U2/Q (AO22X1)                          0.17       3.33 f
  genblk1[11].add1/cout (FullAdder_73)                    0.00       3.33 f
  genblk1[12].add1/cin (FullAdder_71)                     0.00       3.33 f
  genblk1[12].add1/U2/Q (AO22X1)                          0.17       3.50 f
  genblk1[12].add1/cout (FullAdder_71)                    0.00       3.50 f
  genblk1[13].add1/cin (FullAdder_69)                     0.00       3.50 f
  genblk1[13].add1/U2/Q (AO22X1)                          0.17       3.67 f
  genblk1[13].add1/cout (FullAdder_69)                    0.00       3.67 f
  genblk1[14].add1/cin (FullAdder_67)                     0.00       3.67 f
  genblk1[14].add1/U2/Q (AO22X1)                          0.17       3.85 f
  genblk1[14].add1/cout (FullAdder_67)                    0.00       3.85 f
  genblk1[15].add1/cin (FullAdder_65)                     0.00       3.85 f
  genblk1[15].add1/U2/Q (AO22X1)                          0.17       4.02 f
  genblk1[15].add1/cout (FullAdder_65)                    0.00       4.02 f
  genblk1[16].add1/cin (FullAdder_63)                     0.00       4.02 f
  genblk1[16].add1/U2/Q (AO22X1)                          0.17       4.20 f
  genblk1[16].add1/cout (FullAdder_63)                    0.00       4.20 f
  genblk1[17].add1/cin (FullAdder_61)                     0.00       4.20 f
  genblk1[17].add1/U2/Q (AO22X1)                          0.17       4.37 f
  genblk1[17].add1/cout (FullAdder_61)                    0.00       4.37 f
  genblk1[18].add1/cin (FullAdder_59)                     0.00       4.37 f
  genblk1[18].add1/U2/Q (AO22X1)                          0.17       4.54 f
  genblk1[18].add1/cout (FullAdder_59)                    0.00       4.54 f
  genblk1[19].add1/cin (FullAdder_57)                     0.00       4.54 f
  genblk1[19].add1/U2/Q (AO22X1)                          0.17       4.72 f
  genblk1[19].add1/cout (FullAdder_57)                    0.00       4.72 f
  genblk1[20].add1/cin (FullAdder_55)                     0.00       4.72 f
  genblk1[20].add1/U2/Q (AO22X1)                          0.17       4.89 f
  genblk1[20].add1/cout (FullAdder_55)                    0.00       4.89 f
  genblk1[21].add1/cin (FullAdder_53)                     0.00       4.89 f
  genblk1[21].add1/U2/Q (AO22X1)                          0.17       5.07 f
  genblk1[21].add1/cout (FullAdder_53)                    0.00       5.07 f
  genblk1[22].add1/cin (FullAdder_51)                     0.00       5.07 f
  genblk1[22].add1/U2/Q (AO22X1)                          0.17       5.24 f
  genblk1[22].add1/cout (FullAdder_51)                    0.00       5.24 f
  genblk1[23].add1/cin (FullAdder_49)                     0.00       5.24 f
  genblk1[23].add1/U2/Q (AO22X1)                          0.17       5.41 f
  genblk1[23].add1/cout (FullAdder_49)                    0.00       5.41 f
  genblk1[24].add1/cin (FullAdder_47)                     0.00       5.41 f
  genblk1[24].add1/U2/Q (AO22X1)                          0.17       5.59 f
  genblk1[24].add1/cout (FullAdder_47)                    0.00       5.59 f
  genblk1[25].add1/cin (FullAdder_45)                     0.00       5.59 f
  genblk1[25].add1/U2/Q (AO22X1)                          0.17       5.76 f
  genblk1[25].add1/cout (FullAdder_45)                    0.00       5.76 f
  genblk1[26].add1/cin (FullAdder_43)                     0.00       5.76 f
  genblk1[26].add1/U2/Q (AO22X1)                          0.17       5.94 f
  genblk1[26].add1/cout (FullAdder_43)                    0.00       5.94 f
  genblk1[27].add1/cin (FullAdder_41)                     0.00       5.94 f
  genblk1[27].add1/U2/Q (AO22X1)                          0.17       6.11 f
  genblk1[27].add1/cout (FullAdder_41)                    0.00       6.11 f
  genblk1[28].add1/cin (FullAdder_39)                     0.00       6.11 f
  genblk1[28].add1/U2/Q (AO22X1)                          0.17       6.28 f
  genblk1[28].add1/cout (FullAdder_39)                    0.00       6.28 f
  genblk1[29].add1/cin (FullAdder_37)                     0.00       6.28 f
  genblk1[29].add1/U2/Q (AO22X1)                          0.17       6.46 f
  genblk1[29].add1/cout (FullAdder_37)                    0.00       6.46 f
  genblk1[30].add1/cin (FullAdder_35)                     0.00       6.46 f
  genblk1[30].add1/U2/Q (AO22X1)                          0.17       6.63 f
  genblk1[30].add1/cout (FullAdder_35)                    0.00       6.63 f
  genblk1[31].add1/cin (FullAdder_33)                     0.00       6.63 f
  genblk1[31].add1/U1/Q (XOR2X1)                          0.21       6.84 f
  genblk1[31].add1/sum (FullAdder_33)                     0.00       6.84 f
  U11/Q (AO22X1)                                          0.20       7.05 f
  Sum[31] (out)                                           0.22       7.27 f
  data arrival time                                                  7.27

  clock vsysclk (rise edge)                              20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  output external delay                                  -0.50      19.50
  data required time                                                19.50
  --------------------------------------------------------------------------
  data required time                                                19.50
  data arrival time                                                 -7.27
  --------------------------------------------------------------------------
  slack (MET)                                                       12.23


  Startpoint: B[0] (input port clocked by vsysclk)
  Endpoint: Cout (output port clocked by vsysclk)
  Path Group: vsysclk
  Path Type: max

  Des/Clust/Port     Wire Load Model       Library
  ------------------------------------------------
  CarrySelectAdder   8000                  saed90nm_typ_ht
  FullAdder_95       ForQA                 saed90nm_typ_ht

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock vsysclk (rise edge)                               0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  input external delay                                    1.00       1.00 r
  B[0] (in)                                               0.00       1.00 r
  genblk1[0].add1/b (FullAdder_95)                        0.00       1.00 r
  genblk1[0].add1/U3/Q (XOR2X1)                           0.24       1.24 f
  genblk1[0].add1/U2/Q (AO22X1)                           0.18       1.41 f
  genblk1[0].add1/cout (FullAdder_95)                     0.00       1.41 f
  genblk1[1].add1/cin (FullAdder_93)                      0.00       1.41 f
  genblk1[1].add1/U2/Q (AO22X1)                           0.17       1.59 f
  genblk1[1].add1/cout (FullAdder_93)                     0.00       1.59 f
  genblk1[2].add1/cin (FullAdder_91)                      0.00       1.59 f
  genblk1[2].add1/U2/Q (AO22X1)                           0.17       1.76 f
  genblk1[2].add1/cout (FullAdder_91)                     0.00       1.76 f
  genblk1[3].add1/cin (FullAdder_89)                      0.00       1.76 f
  genblk1[3].add1/U2/Q (AO22X1)                           0.17       1.93 f
  genblk1[3].add1/cout (FullAdder_89)                     0.00       1.93 f
  genblk1[4].add1/cin (FullAdder_87)                      0.00       1.93 f
  genblk1[4].add1/U2/Q (AO22X1)                           0.17       2.11 f
  genblk1[4].add1/cout (FullAdder_87)                     0.00       2.11 f
  genblk1[5].add1/cin (FullAdder_85)                      0.00       2.11 f
  genblk1[5].add1/U2/Q (AO22X1)                           0.17       2.28 f
  genblk1[5].add1/cout (FullAdder_85)                     0.00       2.28 f
  genblk1[6].add1/cin (FullAdder_83)                      0.00       2.28 f
  genblk1[6].add1/U2/Q (AO22X1)                           0.17       2.46 f
  genblk1[6].add1/cout (FullAdder_83)                     0.00       2.46 f
  genblk1[7].add1/cin (FullAdder_81)                      0.00       2.46 f
  genblk1[7].add1/U2/Q (AO22X1)                           0.17       2.63 f
  genblk1[7].add1/cout (FullAdder_81)                     0.00       2.63 f
  genblk1[8].add1/cin (FullAdder_79)                      0.00       2.63 f
  genblk1[8].add1/U2/Q (AO22X1)                           0.17       2.80 f
  genblk1[8].add1/cout (FullAdder_79)                     0.00       2.80 f
  genblk1[9].add1/cin (FullAdder_77)                      0.00       2.80 f
  genblk1[9].add1/U2/Q (AO22X1)                           0.17       2.98 f
  genblk1[9].add1/cout (FullAdder_77)                     0.00       2.98 f
  genblk1[10].add1/cin (FullAdder_75)                     0.00       2.98 f
  genblk1[10].add1/U2/Q (AO22X1)                          0.17       3.15 f
  genblk1[10].add1/cout (FullAdder_75)                    0.00       3.15 f
  genblk1[11].add1/cin (FullAdder_73)                     0.00       3.15 f
  genblk1[11].add1/U2/Q (AO22X1)                          0.17       3.33 f
  genblk1[11].add1/cout (FullAdder_73)                    0.00       3.33 f
  genblk1[12].add1/cin (FullAdder_71)                     0.00       3.33 f
  genblk1[12].add1/U2/Q (AO22X1)                          0.17       3.50 f
  genblk1[12].add1/cout (FullAdder_71)                    0.00       3.50 f
  genblk1[13].add1/cin (FullAdder_69)                     0.00       3.50 f
  genblk1[13].add1/U2/Q (AO22X1)                          0.17       3.67 f
  genblk1[13].add1/cout (FullAdder_69)                    0.00       3.67 f
  genblk1[14].add1/cin (FullAdder_67)                     0.00       3.67 f
  genblk1[14].add1/U2/Q (AO22X1)                          0.17       3.85 f
  genblk1[14].add1/cout (FullAdder_67)                    0.00       3.85 f
  genblk1[15].add1/cin (FullAdder_65)                     0.00       3.85 f
  genblk1[15].add1/U2/Q (AO22X1)                          0.17       4.02 f
  genblk1[15].add1/cout (FullAdder_65)                    0.00       4.02 f
  genblk1[16].add1/cin (FullAdder_63)                     0.00       4.02 f
  genblk1[16].add1/U2/Q (AO22X1)                          0.17       4.20 f
  genblk1[16].add1/cout (FullAdder_63)                    0.00       4.20 f
  genblk1[17].add1/cin (FullAdder_61)                     0.00       4.20 f
  genblk1[17].add1/U2/Q (AO22X1)                          0.17       4.37 f
  genblk1[17].add1/cout (FullAdder_61)                    0.00       4.37 f
  genblk1[18].add1/cin (FullAdder_59)                     0.00       4.37 f
  genblk1[18].add1/U2/Q (AO22X1)                          0.17       4.54 f
  genblk1[18].add1/cout (FullAdder_59)                    0.00       4.54 f
  genblk1[19].add1/cin (FullAdder_57)                     0.00       4.54 f
  genblk1[19].add1/U2/Q (AO22X1)                          0.17       4.72 f
  genblk1[19].add1/cout (FullAdder_57)                    0.00       4.72 f
  genblk1[20].add1/cin (FullAdder_55)                     0.00       4.72 f
  genblk1[20].add1/U2/Q (AO22X1)                          0.17       4.89 f
  genblk1[20].add1/cout (FullAdder_55)                    0.00       4.89 f
  genblk1[21].add1/cin (FullAdder_53)                     0.00       4.89 f
  genblk1[21].add1/U2/Q (AO22X1)                          0.17       5.07 f
  genblk1[21].add1/cout (FullAdder_53)                    0.00       5.07 f
  genblk1[22].add1/cin (FullAdder_51)                     0.00       5.07 f
  genblk1[22].add1/U2/Q (AO22X1)                          0.17       5.24 f
  genblk1[22].add1/cout (FullAdder_51)                    0.00       5.24 f
  genblk1[23].add1/cin (FullAdder_49)                     0.00       5.24 f
  genblk1[23].add1/U2/Q (AO22X1)                          0.17       5.41 f
  genblk1[23].add1/cout (FullAdder_49)                    0.00       5.41 f
  genblk1[24].add1/cin (FullAdder_47)                     0.00       5.41 f
  genblk1[24].add1/U2/Q (AO22X1)                          0.17       5.59 f
  genblk1[24].add1/cout (FullAdder_47)                    0.00       5.59 f
  genblk1[25].add1/cin (FullAdder_45)                     0.00       5.59 f
  genblk1[25].add1/U2/Q (AO22X1)                          0.17       5.76 f
  genblk1[25].add1/cout (FullAdder_45)                    0.00       5.76 f
  genblk1[26].add1/cin (FullAdder_43)                     0.00       5.76 f
  genblk1[26].add1/U2/Q (AO22X1)                          0.17       5.94 f
  genblk1[26].add1/cout (FullAdder_43)                    0.00       5.94 f
  genblk1[27].add1/cin (FullAdder_41)                     0.00       5.94 f
  genblk1[27].add1/U2/Q (AO22X1)                          0.17       6.11 f
  genblk1[27].add1/cout (FullAdder_41)                    0.00       6.11 f
  genblk1[28].add1/cin (FullAdder_39)                     0.00       6.11 f
  genblk1[28].add1/U2/Q (AO22X1)                          0.17       6.28 f
  genblk1[28].add1/cout (FullAdder_39)                    0.00       6.28 f
  genblk1[29].add1/cin (FullAdder_37)                     0.00       6.28 f
  genblk1[29].add1/U2/Q (AO22X1)                          0.17       6.46 f
  genblk1[29].add1/cout (FullAdder_37)                    0.00       6.46 f
  genblk1[30].add1/cin (FullAdder_35)                     0.00       6.46 f
  genblk1[30].add1/U2/Q (AO22X1)                          0.17       6.63 f
  genblk1[30].add1/cout (FullAdder_35)                    0.00       6.63 f
  genblk1[31].add1/cin (FullAdder_33)                     0.00       6.63 f
  genblk1[31].add1/U2/Q (AO22X1)                          0.16       6.79 f
  genblk1[31].add1/cout (FullAdder_33)                    0.00       6.79 f
  U36/Q (AO22X1)                                          0.20       7.00 f
  Cout (out)                                              0.22       7.22 f
  data arrival time                                                  7.22

  clock vsysclk (rise edge)                              20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  output external delay                                  -0.50      19.50
  data required time                                                19.50
  --------------------------------------------------------------------------
  data required time                                                19.50
  data arrival time                                                 -7.22
  --------------------------------------------------------------------------
  slack (MET)                                                       12.28


  Startpoint: B[0] (input port clocked by vsysclk)
  Endpoint: Sum[30] (output port clocked by vsysclk)
  Path Group: vsysclk
  Path Type: max

  Des/Clust/Port     Wire Load Model       Library
  ------------------------------------------------
  CarrySelectAdder   8000                  saed90nm_typ_ht
  FullAdder_95       ForQA                 saed90nm_typ_ht

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock vsysclk (rise edge)                               0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  input external delay                                    1.00       1.00 r
  B[0] (in)                                               0.00       1.00 r
  genblk1[0].add1/b (FullAdder_95)                        0.00       1.00 r
  genblk1[0].add1/U3/Q (XOR2X1)                           0.24       1.24 f
  genblk1[0].add1/U2/Q (AO22X1)                           0.18       1.41 f
  genblk1[0].add1/cout (FullAdder_95)                     0.00       1.41 f
  genblk1[1].add1/cin (FullAdder_93)                      0.00       1.41 f
  genblk1[1].add1/U2/Q (AO22X1)                           0.17       1.59 f
  genblk1[1].add1/cout (FullAdder_93)                     0.00       1.59 f
  genblk1[2].add1/cin (FullAdder_91)                      0.00       1.59 f
  genblk1[2].add1/U2/Q (AO22X1)                           0.17       1.76 f
  genblk1[2].add1/cout (FullAdder_91)                     0.00       1.76 f
  genblk1[3].add1/cin (FullAdder_89)                      0.00       1.76 f
  genblk1[3].add1/U2/Q (AO22X1)                           0.17       1.93 f
  genblk1[3].add1/cout (FullAdder_89)                     0.00       1.93 f
  genblk1[4].add1/cin (FullAdder_87)                      0.00       1.93 f
  genblk1[4].add1/U2/Q (AO22X1)                           0.17       2.11 f
  genblk1[4].add1/cout (FullAdder_87)                     0.00       2.11 f
  genblk1[5].add1/cin (FullAdder_85)                      0.00       2.11 f
  genblk1[5].add1/U2/Q (AO22X1)                           0.17       2.28 f
  genblk1[5].add1/cout (FullAdder_85)                     0.00       2.28 f
  genblk1[6].add1/cin (FullAdder_83)                      0.00       2.28 f
  genblk1[6].add1/U2/Q (AO22X1)                           0.17       2.46 f
  genblk1[6].add1/cout (FullAdder_83)                     0.00       2.46 f
  genblk1[7].add1/cin (FullAdder_81)                      0.00       2.46 f
  genblk1[7].add1/U2/Q (AO22X1)                           0.17       2.63 f
  genblk1[7].add1/cout (FullAdder_81)                     0.00       2.63 f
  genblk1[8].add1/cin (FullAdder_79)                      0.00       2.63 f
  genblk1[8].add1/U2/Q (AO22X1)                           0.17       2.80 f
  genblk1[8].add1/cout (FullAdder_79)                     0.00       2.80 f
  genblk1[9].add1/cin (FullAdder_77)                      0.00       2.80 f
  genblk1[9].add1/U2/Q (AO22X1)                           0.17       2.98 f
  genblk1[9].add1/cout (FullAdder_77)                     0.00       2.98 f
  genblk1[10].add1/cin (FullAdder_75)                     0.00       2.98 f
  genblk1[10].add1/U2/Q (AO22X1)                          0.17       3.15 f
  genblk1[10].add1/cout (FullAdder_75)                    0.00       3.15 f
  genblk1[11].add1/cin (FullAdder_73)                     0.00       3.15 f
  genblk1[11].add1/U2/Q (AO22X1)                          0.17       3.33 f
  genblk1[11].add1/cout (FullAdder_73)                    0.00       3.33 f
  genblk1[12].add1/cin (FullAdder_71)                     0.00       3.33 f
  genblk1[12].add1/U2/Q (AO22X1)                          0.17       3.50 f
  genblk1[12].add1/cout (FullAdder_71)                    0.00       3.50 f
  genblk1[13].add1/cin (FullAdder_69)                     0.00       3.50 f
  genblk1[13].add1/U2/Q (AO22X1)                          0.17       3.67 f
  genblk1[13].add1/cout (FullAdder_69)                    0.00       3.67 f
  genblk1[14].add1/cin (FullAdder_67)                     0.00       3.67 f
  genblk1[14].add1/U2/Q (AO22X1)                          0.17       3.85 f
  genblk1[14].add1/cout (FullAdder_67)                    0.00       3.85 f
  genblk1[15].add1/cin (FullAdder_65)                     0.00       3.85 f
  genblk1[15].add1/U2/Q (AO22X1)                          0.17       4.02 f
  genblk1[15].add1/cout (FullAdder_65)                    0.00       4.02 f
  genblk1[16].add1/cin (FullAdder_63)                     0.00       4.02 f
  genblk1[16].add1/U2/Q (AO22X1)                          0.17       4.20 f
  genblk1[16].add1/cout (FullAdder_63)                    0.00       4.20 f
  genblk1[17].add1/cin (FullAdder_61)                     0.00       4.20 f
  genblk1[17].add1/U2/Q (AO22X1)                          0.17       4.37 f
  genblk1[17].add1/cout (FullAdder_61)                    0.00       4.37 f
  genblk1[18].add1/cin (FullAdder_59)                     0.00       4.37 f
  genblk1[18].add1/U2/Q (AO22X1)                          0.17       4.54 f
  genblk1[18].add1/cout (FullAdder_59)                    0.00       4.54 f
  genblk1[19].add1/cin (FullAdder_57)                     0.00       4.54 f
  genblk1[19].add1/U2/Q (AO22X1)                          0.17       4.72 f
  genblk1[19].add1/cout (FullAdder_57)                    0.00       4.72 f
  genblk1[20].add1/cin (FullAdder_55)                     0.00       4.72 f
  genblk1[20].add1/U2/Q (AO22X1)                          0.17       4.89 f
  genblk1[20].add1/cout (FullAdder_55)                    0.00       4.89 f
  genblk1[21].add1/cin (FullAdder_53)                     0.00       4.89 f
  genblk1[21].add1/U2/Q (AO22X1)                          0.17       5.07 f
  genblk1[21].add1/cout (FullAdder_53)                    0.00       5.07 f
  genblk1[22].add1/cin (FullAdder_51)                     0.00       5.07 f
  genblk1[22].add1/U2/Q (AO22X1)                          0.17       5.24 f
  genblk1[22].add1/cout (FullAdder_51)                    0.00       5.24 f
  genblk1[23].add1/cin (FullAdder_49)                     0.00       5.24 f
  genblk1[23].add1/U2/Q (AO22X1)                          0.17       5.41 f
  genblk1[23].add1/cout (FullAdder_49)                    0.00       5.41 f
  genblk1[24].add1/cin (FullAdder_47)                     0.00       5.41 f
  genblk1[24].add1/U2/Q (AO22X1)                          0.17       5.59 f
  genblk1[24].add1/cout (FullAdder_47)                    0.00       5.59 f
  genblk1[25].add1/cin (FullAdder_45)                     0.00       5.59 f
  genblk1[25].add1/U2/Q (AO22X1)                          0.17       5.76 f
  genblk1[25].add1/cout (FullAdder_45)                    0.00       5.76 f
  genblk1[26].add1/cin (FullAdder_43)                     0.00       5.76 f
  genblk1[26].add1/U2/Q (AO22X1)                          0.17       5.94 f
  genblk1[26].add1/cout (FullAdder_43)                    0.00       5.94 f
  genblk1[27].add1/cin (FullAdder_41)                     0.00       5.94 f
  genblk1[27].add1/U2/Q (AO22X1)                          0.17       6.11 f
  genblk1[27].add1/cout (FullAdder_41)                    0.00       6.11 f
  genblk1[28].add1/cin (FullAdder_39)                     0.00       6.11 f
  genblk1[28].add1/U2/Q (AO22X1)                          0.17       6.28 f
  genblk1[28].add1/cout (FullAdder_39)                    0.00       6.28 f
  genblk1[29].add1/cin (FullAdder_37)                     0.00       6.28 f
  genblk1[29].add1/U2/Q (AO22X1)                          0.17       6.46 f
  genblk1[29].add1/cout (FullAdder_37)                    0.00       6.46 f
  genblk1[30].add1/cin (FullAdder_35)                     0.00       6.46 f
  genblk1[30].add1/U1/Q (XOR2X1)                          0.21       6.67 f
  genblk1[30].add1/sum (FullAdder_35)                     0.00       6.67 f
  U12/Q (AO22X1)                                          0.20       6.87 f
  Sum[30] (out)                                           0.22       7.09 f
  data arrival time                                                  7.09

  clock vsysclk (rise edge)                              20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  output external delay                                  -0.50      19.50
  data required time                                                19.50
  --------------------------------------------------------------------------
  data required time                                                19.50
  data arrival time                                                 -7.09
  --------------------------------------------------------------------------
  slack (MET)                                                       12.41


  Startpoint: B[0] (input port clocked by vsysclk)
  Endpoint: Sum[29] (output port clocked by vsysclk)
  Path Group: vsysclk
  Path Type: max

  Des/Clust/Port     Wire Load Model       Library
  ------------------------------------------------
  CarrySelectAdder   8000                  saed90nm_typ_ht
  FullAdder_95       ForQA                 saed90nm_typ_ht

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock vsysclk (rise edge)                               0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  input external delay                                    1.00       1.00 r
  B[0] (in)                                               0.00       1.00 r
  genblk1[0].add1/b (FullAdder_95)                        0.00       1.00 r
  genblk1[0].add1/U3/Q (XOR2X1)                           0.24       1.24 f
  genblk1[0].add1/U2/Q (AO22X1)                           0.18       1.41 f
  genblk1[0].add1/cout (FullAdder_95)                     0.00       1.41 f
  genblk1[1].add1/cin (FullAdder_93)                      0.00       1.41 f
  genblk1[1].add1/U2/Q (AO22X1)                           0.17       1.59 f
  genblk1[1].add1/cout (FullAdder_93)                     0.00       1.59 f
  genblk1[2].add1/cin (FullAdder_91)                      0.00       1.59 f
  genblk1[2].add1/U2/Q (AO22X1)                           0.17       1.76 f
  genblk1[2].add1/cout (FullAdder_91)                     0.00       1.76 f
  genblk1[3].add1/cin (FullAdder_89)                      0.00       1.76 f
  genblk1[3].add1/U2/Q (AO22X1)                           0.17       1.93 f
  genblk1[3].add1/cout (FullAdder_89)                     0.00       1.93 f
  genblk1[4].add1/cin (FullAdder_87)                      0.00       1.93 f
  genblk1[4].add1/U2/Q (AO22X1)                           0.17       2.11 f
  genblk1[4].add1/cout (FullAdder_87)                     0.00       2.11 f
  genblk1[5].add1/cin (FullAdder_85)                      0.00       2.11 f
  genblk1[5].add1/U2/Q (AO22X1)                           0.17       2.28 f
  genblk1[5].add1/cout (FullAdder_85)                     0.00       2.28 f
  genblk1[6].add1/cin (FullAdder_83)                      0.00       2.28 f
  genblk1[6].add1/U2/Q (AO22X1)                           0.17       2.46 f
  genblk1[6].add1/cout (FullAdder_83)                     0.00       2.46 f
  genblk1[7].add1/cin (FullAdder_81)                      0.00       2.46 f
  genblk1[7].add1/U2/Q (AO22X1)                           0.17       2.63 f
  genblk1[7].add1/cout (FullAdder_81)                     0.00       2.63 f
  genblk1[8].add1/cin (FullAdder_79)                      0.00       2.63 f
  genblk1[8].add1/U2/Q (AO22X1)                           0.17       2.80 f
  genblk1[8].add1/cout (FullAdder_79)                     0.00       2.80 f
  genblk1[9].add1/cin (FullAdder_77)                      0.00       2.80 f
  genblk1[9].add1/U2/Q (AO22X1)                           0.17       2.98 f
  genblk1[9].add1/cout (FullAdder_77)                     0.00       2.98 f
  genblk1[10].add1/cin (FullAdder_75)                     0.00       2.98 f
  genblk1[10].add1/U2/Q (AO22X1)                          0.17       3.15 f
  genblk1[10].add1/cout (FullAdder_75)                    0.00       3.15 f
  genblk1[11].add1/cin (FullAdder_73)                     0.00       3.15 f
  genblk1[11].add1/U2/Q (AO22X1)                          0.17       3.33 f
  genblk1[11].add1/cout (FullAdder_73)                    0.00       3.33 f
  genblk1[12].add1/cin (FullAdder_71)                     0.00       3.33 f
  genblk1[12].add1/U2/Q (AO22X1)                          0.17       3.50 f
  genblk1[12].add1/cout (FullAdder_71)                    0.00       3.50 f
  genblk1[13].add1/cin (FullAdder_69)                     0.00       3.50 f
  genblk1[13].add1/U2/Q (AO22X1)                          0.17       3.67 f
  genblk1[13].add1/cout (FullAdder_69)                    0.00       3.67 f
  genblk1[14].add1/cin (FullAdder_67)                     0.00       3.67 f
  genblk1[14].add1/U2/Q (AO22X1)                          0.17       3.85 f
  genblk1[14].add1/cout (FullAdder_67)                    0.00       3.85 f
  genblk1[15].add1/cin (FullAdder_65)                     0.00       3.85 f
  genblk1[15].add1/U2/Q (AO22X1)                          0.17       4.02 f
  genblk1[15].add1/cout (FullAdder_65)                    0.00       4.02 f
  genblk1[16].add1/cin (FullAdder_63)                     0.00       4.02 f
  genblk1[16].add1/U2/Q (AO22X1)                          0.17       4.20 f
  genblk1[16].add1/cout (FullAdder_63)                    0.00       4.20 f
  genblk1[17].add1/cin (FullAdder_61)                     0.00       4.20 f
  genblk1[17].add1/U2/Q (AO22X1)                          0.17       4.37 f
  genblk1[17].add1/cout (FullAdder_61)                    0.00       4.37 f
  genblk1[18].add1/cin (FullAdder_59)                     0.00       4.37 f
  genblk1[18].add1/U2/Q (AO22X1)                          0.17       4.54 f
  genblk1[18].add1/cout (FullAdder_59)                    0.00       4.54 f
  genblk1[19].add1/cin (FullAdder_57)                     0.00       4.54 f
  genblk1[19].add1/U2/Q (AO22X1)                          0.17       4.72 f
  genblk1[19].add1/cout (FullAdder_57)                    0.00       4.72 f
  genblk1[20].add1/cin (FullAdder_55)                     0.00       4.72 f
  genblk1[20].add1/U2/Q (AO22X1)                          0.17       4.89 f
  genblk1[20].add1/cout (FullAdder_55)                    0.00       4.89 f
  genblk1[21].add1/cin (FullAdder_53)                     0.00       4.89 f
  genblk1[21].add1/U2/Q (AO22X1)                          0.17       5.07 f
  genblk1[21].add1/cout (FullAdder_53)                    0.00       5.07 f
  genblk1[22].add1/cin (FullAdder_51)                     0.00       5.07 f
  genblk1[22].add1/U2/Q (AO22X1)                          0.17       5.24 f
  genblk1[22].add1/cout (FullAdder_51)                    0.00       5.24 f
  genblk1[23].add1/cin (FullAdder_49)                     0.00       5.24 f
  genblk1[23].add1/U2/Q (AO22X1)                          0.17       5.41 f
  genblk1[23].add1/cout (FullAdder_49)                    0.00       5.41 f
  genblk1[24].add1/cin (FullAdder_47)                     0.00       5.41 f
  genblk1[24].add1/U2/Q (AO22X1)                          0.17       5.59 f
  genblk1[24].add1/cout (FullAdder_47)                    0.00       5.59 f
  genblk1[25].add1/cin (FullAdder_45)                     0.00       5.59 f
  genblk1[25].add1/U2/Q (AO22X1)                          0.17       5.76 f
  genblk1[25].add1/cout (FullAdder_45)                    0.00       5.76 f
  genblk1[26].add1/cin (FullAdder_43)                     0.00       5.76 f
  genblk1[26].add1/U2/Q (AO22X1)                          0.17       5.94 f
  genblk1[26].add1/cout (FullAdder_43)                    0.00       5.94 f
  genblk1[27].add1/cin (FullAdder_41)                     0.00       5.94 f
  genblk1[27].add1/U2/Q (AO22X1)                          0.17       6.11 f
  genblk1[27].add1/cout (FullAdder_41)                    0.00       6.11 f
  genblk1[28].add1/cin (FullAdder_39)                     0.00       6.11 f
  genblk1[28].add1/U2/Q (AO22X1)                          0.17       6.28 f
  genblk1[28].add1/cout (FullAdder_39)                    0.00       6.28 f
  genblk1[29].add1/cin (FullAdder_37)                     0.00       6.28 f
  genblk1[29].add1/U1/Q (XOR2X1)                          0.21       6.50 f
  genblk1[29].add1/sum (FullAdder_37)                     0.00       6.50 f
  U14/Q (AO22X1)                                          0.20       6.70 f
  Sum[29] (out)                                           0.22       6.92 f
  data arrival time                                                  6.92

  clock vsysclk (rise edge)                              20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  output external delay                                  -0.50      19.50
  data required time                                                19.50
  --------------------------------------------------------------------------
  data required time                                                19.50
  data arrival time                                                 -6.92
  --------------------------------------------------------------------------
  slack (MET)                                                       12.58


  Startpoint: B[0] (input port clocked by vsysclk)
  Endpoint: Sum[28] (output port clocked by vsysclk)
  Path Group: vsysclk
  Path Type: max

  Des/Clust/Port     Wire Load Model       Library
  ------------------------------------------------
  CarrySelectAdder   8000                  saed90nm_typ_ht
  FullAdder_95       ForQA                 saed90nm_typ_ht

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock vsysclk (rise edge)                               0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  input external delay                                    1.00       1.00 r
  B[0] (in)                                               0.00       1.00 r
  genblk1[0].add1/b (FullAdder_95)                        0.00       1.00 r
  genblk1[0].add1/U3/Q (XOR2X1)                           0.24       1.24 f
  genblk1[0].add1/U2/Q (AO22X1)                           0.18       1.41 f
  genblk1[0].add1/cout (FullAdder_95)                     0.00       1.41 f
  genblk1[1].add1/cin (FullAdder_93)                      0.00       1.41 f
  genblk1[1].add1/U2/Q (AO22X1)                           0.17       1.59 f
  genblk1[1].add1/cout (FullAdder_93)                     0.00       1.59 f
  genblk1[2].add1/cin (FullAdder_91)                      0.00       1.59 f
  genblk1[2].add1/U2/Q (AO22X1)                           0.17       1.76 f
  genblk1[2].add1/cout (FullAdder_91)                     0.00       1.76 f
  genblk1[3].add1/cin (FullAdder_89)                      0.00       1.76 f
  genblk1[3].add1/U2/Q (AO22X1)                           0.17       1.93 f
  genblk1[3].add1/cout (FullAdder_89)                     0.00       1.93 f
  genblk1[4].add1/cin (FullAdder_87)                      0.00       1.93 f
  genblk1[4].add1/U2/Q (AO22X1)                           0.17       2.11 f
  genblk1[4].add1/cout (FullAdder_87)                     0.00       2.11 f
  genblk1[5].add1/cin (FullAdder_85)                      0.00       2.11 f
  genblk1[5].add1/U2/Q (AO22X1)                           0.17       2.28 f
  genblk1[5].add1/cout (FullAdder_85)                     0.00       2.28 f
  genblk1[6].add1/cin (FullAdder_83)                      0.00       2.28 f
  genblk1[6].add1/U2/Q (AO22X1)                           0.17       2.46 f
  genblk1[6].add1/cout (FullAdder_83)                     0.00       2.46 f
  genblk1[7].add1/cin (FullAdder_81)                      0.00       2.46 f
  genblk1[7].add1/U2/Q (AO22X1)                           0.17       2.63 f
  genblk1[7].add1/cout (FullAdder_81)                     0.00       2.63 f
  genblk1[8].add1/cin (FullAdder_79)                      0.00       2.63 f
  genblk1[8].add1/U2/Q (AO22X1)                           0.17       2.80 f
  genblk1[8].add1/cout (FullAdder_79)                     0.00       2.80 f
  genblk1[9].add1/cin (FullAdder_77)                      0.00       2.80 f
  genblk1[9].add1/U2/Q (AO22X1)                           0.17       2.98 f
  genblk1[9].add1/cout (FullAdder_77)                     0.00       2.98 f
  genblk1[10].add1/cin (FullAdder_75)                     0.00       2.98 f
  genblk1[10].add1/U2/Q (AO22X1)                          0.17       3.15 f
  genblk1[10].add1/cout (FullAdder_75)                    0.00       3.15 f
  genblk1[11].add1/cin (FullAdder_73)                     0.00       3.15 f
  genblk1[11].add1/U2/Q (AO22X1)                          0.17       3.33 f
  genblk1[11].add1/cout (FullAdder_73)                    0.00       3.33 f
  genblk1[12].add1/cin (FullAdder_71)                     0.00       3.33 f
  genblk1[12].add1/U2/Q (AO22X1)                          0.17       3.50 f
  genblk1[12].add1/cout (FullAdder_71)                    0.00       3.50 f
  genblk1[13].add1/cin (FullAdder_69)                     0.00       3.50 f
  genblk1[13].add1/U2/Q (AO22X1)                          0.17       3.67 f
  genblk1[13].add1/cout (FullAdder_69)                    0.00       3.67 f
  genblk1[14].add1/cin (FullAdder_67)                     0.00       3.67 f
  genblk1[14].add1/U2/Q (AO22X1)                          0.17       3.85 f
  genblk1[14].add1/cout (FullAdder_67)                    0.00       3.85 f
  genblk1[15].add1/cin (FullAdder_65)                     0.00       3.85 f
  genblk1[15].add1/U2/Q (AO22X1)                          0.17       4.02 f
  genblk1[15].add1/cout (FullAdder_65)                    0.00       4.02 f
  genblk1[16].add1/cin (FullAdder_63)                     0.00       4.02 f
  genblk1[16].add1/U2/Q (AO22X1)                          0.17       4.20 f
  genblk1[16].add1/cout (FullAdder_63)                    0.00       4.20 f
  genblk1[17].add1/cin (FullAdder_61)                     0.00       4.20 f
  genblk1[17].add1/U2/Q (AO22X1)                          0.17       4.37 f
  genblk1[17].add1/cout (FullAdder_61)                    0.00       4.37 f
  genblk1[18].add1/cin (FullAdder_59)                     0.00       4.37 f
  genblk1[18].add1/U2/Q (AO22X1)                          0.17       4.54 f
  genblk1[18].add1/cout (FullAdder_59)                    0.00       4.54 f
  genblk1[19].add1/cin (FullAdder_57)                     0.00       4.54 f
  genblk1[19].add1/U2/Q (AO22X1)                          0.17       4.72 f
  genblk1[19].add1/cout (FullAdder_57)                    0.00       4.72 f
  genblk1[20].add1/cin (FullAdder_55)                     0.00       4.72 f
  genblk1[20].add1/U2/Q (AO22X1)                          0.17       4.89 f
  genblk1[20].add1/cout (FullAdder_55)                    0.00       4.89 f
  genblk1[21].add1/cin (FullAdder_53)                     0.00       4.89 f
  genblk1[21].add1/U2/Q (AO22X1)                          0.17       5.07 f
  genblk1[21].add1/cout (FullAdder_53)                    0.00       5.07 f
  genblk1[22].add1/cin (FullAdder_51)                     0.00       5.07 f
  genblk1[22].add1/U2/Q (AO22X1)                          0.17       5.24 f
  genblk1[22].add1/cout (FullAdder_51)                    0.00       5.24 f
  genblk1[23].add1/cin (FullAdder_49)                     0.00       5.24 f
  genblk1[23].add1/U2/Q (AO22X1)                          0.17       5.41 f
  genblk1[23].add1/cout (FullAdder_49)                    0.00       5.41 f
  genblk1[24].add1/cin (FullAdder_47)                     0.00       5.41 f
  genblk1[24].add1/U2/Q (AO22X1)                          0.17       5.59 f
  genblk1[24].add1/cout (FullAdder_47)                    0.00       5.59 f
  genblk1[25].add1/cin (FullAdder_45)                     0.00       5.59 f
  genblk1[25].add1/U2/Q (AO22X1)                          0.17       5.76 f
  genblk1[25].add1/cout (FullAdder_45)                    0.00       5.76 f
  genblk1[26].add1/cin (FullAdder_43)                     0.00       5.76 f
  genblk1[26].add1/U2/Q (AO22X1)                          0.17       5.94 f
  genblk1[26].add1/cout (FullAdder_43)                    0.00       5.94 f
  genblk1[27].add1/cin (FullAdder_41)                     0.00       5.94 f
  genblk1[27].add1/U2/Q (AO22X1)                          0.17       6.11 f
  genblk1[27].add1/cout (FullAdder_41)                    0.00       6.11 f
  genblk1[28].add1/cin (FullAdder_39)                     0.00       6.11 f
  genblk1[28].add1/U1/Q (XOR2X1)                          0.21       6.32 f
  genblk1[28].add1/sum (FullAdder_39)                     0.00       6.32 f
  U15/Q (AO22X1)                                          0.20       6.52 f
  Sum[28] (out)                                           0.22       6.74 f
  data arrival time                                                  6.74

  clock vsysclk (rise edge)                              20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  output external delay                                  -0.50      19.50
  data required time                                                19.50
  --------------------------------------------------------------------------
  data required time                                                19.50
  data arrival time                                                 -6.74
  --------------------------------------------------------------------------
  slack (MET)                                                       12.76


  Startpoint: B[0] (input port clocked by vsysclk)
  Endpoint: Sum[27] (output port clocked by vsysclk)
  Path Group: vsysclk
  Path Type: max

  Des/Clust/Port     Wire Load Model       Library
  ------------------------------------------------
  CarrySelectAdder   8000                  saed90nm_typ_ht
  FullAdder_95       ForQA                 saed90nm_typ_ht

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock vsysclk (rise edge)                               0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  input external delay                                    1.00       1.00 r
  B[0] (in)                                               0.00       1.00 r
  genblk1[0].add1/b (FullAdder_95)                        0.00       1.00 r
  genblk1[0].add1/U3/Q (XOR2X1)                           0.24       1.24 f
  genblk1[0].add1/U2/Q (AO22X1)                           0.18       1.41 f
  genblk1[0].add1/cout (FullAdder_95)                     0.00       1.41 f
  genblk1[1].add1/cin (FullAdder_93)                      0.00       1.41 f
  genblk1[1].add1/U2/Q (AO22X1)                           0.17       1.59 f
  genblk1[1].add1/cout (FullAdder_93)                     0.00       1.59 f
  genblk1[2].add1/cin (FullAdder_91)                      0.00       1.59 f
  genblk1[2].add1/U2/Q (AO22X1)                           0.17       1.76 f
  genblk1[2].add1/cout (FullAdder_91)                     0.00       1.76 f
  genblk1[3].add1/cin (FullAdder_89)                      0.00       1.76 f
  genblk1[3].add1/U2/Q (AO22X1)                           0.17       1.93 f
  genblk1[3].add1/cout (FullAdder_89)                     0.00       1.93 f
  genblk1[4].add1/cin (FullAdder_87)                      0.00       1.93 f
  genblk1[4].add1/U2/Q (AO22X1)                           0.17       2.11 f
  genblk1[4].add1/cout (FullAdder_87)                     0.00       2.11 f
  genblk1[5].add1/cin (FullAdder_85)                      0.00       2.11 f
  genblk1[5].add1/U2/Q (AO22X1)                           0.17       2.28 f
  genblk1[5].add1/cout (FullAdder_85)                     0.00       2.28 f
  genblk1[6].add1/cin (FullAdder_83)                      0.00       2.28 f
  genblk1[6].add1/U2/Q (AO22X1)                           0.17       2.46 f
  genblk1[6].add1/cout (FullAdder_83)                     0.00       2.46 f
  genblk1[7].add1/cin (FullAdder_81)                      0.00       2.46 f
  genblk1[7].add1/U2/Q (AO22X1)                           0.17       2.63 f
  genblk1[7].add1/cout (FullAdder_81)                     0.00       2.63 f
  genblk1[8].add1/cin (FullAdder_79)                      0.00       2.63 f
  genblk1[8].add1/U2/Q (AO22X1)                           0.17       2.80 f
  genblk1[8].add1/cout (FullAdder_79)                     0.00       2.80 f
  genblk1[9].add1/cin (FullAdder_77)                      0.00       2.80 f
  genblk1[9].add1/U2/Q (AO22X1)                           0.17       2.98 f
  genblk1[9].add1/cout (FullAdder_77)                     0.00       2.98 f
  genblk1[10].add1/cin (FullAdder_75)                     0.00       2.98 f
  genblk1[10].add1/U2/Q (AO22X1)                          0.17       3.15 f
  genblk1[10].add1/cout (FullAdder_75)                    0.00       3.15 f
  genblk1[11].add1/cin (FullAdder_73)                     0.00       3.15 f
  genblk1[11].add1/U2/Q (AO22X1)                          0.17       3.33 f
  genblk1[11].add1/cout (FullAdder_73)                    0.00       3.33 f
  genblk1[12].add1/cin (FullAdder_71)                     0.00       3.33 f
  genblk1[12].add1/U2/Q (AO22X1)                          0.17       3.50 f
  genblk1[12].add1/cout (FullAdder_71)                    0.00       3.50 f
  genblk1[13].add1/cin (FullAdder_69)                     0.00       3.50 f
  genblk1[13].add1/U2/Q (AO22X1)                          0.17       3.67 f
  genblk1[13].add1/cout (FullAdder_69)                    0.00       3.67 f
  genblk1[14].add1/cin (FullAdder_67)                     0.00       3.67 f
  genblk1[14].add1/U2/Q (AO22X1)                          0.17       3.85 f
  genblk1[14].add1/cout (FullAdder_67)                    0.00       3.85 f
  genblk1[15].add1/cin (FullAdder_65)                     0.00       3.85 f
  genblk1[15].add1/U2/Q (AO22X1)                          0.17       4.02 f
  genblk1[15].add1/cout (FullAdder_65)                    0.00       4.02 f
  genblk1[16].add1/cin (FullAdder_63)                     0.00       4.02 f
  genblk1[16].add1/U2/Q (AO22X1)                          0.17       4.20 f
  genblk1[16].add1/cout (FullAdder_63)                    0.00       4.20 f
  genblk1[17].add1/cin (FullAdder_61)                     0.00       4.20 f
  genblk1[17].add1/U2/Q (AO22X1)                          0.17       4.37 f
  genblk1[17].add1/cout (FullAdder_61)                    0.00       4.37 f
  genblk1[18].add1/cin (FullAdder_59)                     0.00       4.37 f
  genblk1[18].add1/U2/Q (AO22X1)                          0.17       4.54 f
  genblk1[18].add1/cout (FullAdder_59)                    0.00       4.54 f
  genblk1[19].add1/cin (FullAdder_57)                     0.00       4.54 f
  genblk1[19].add1/U2/Q (AO22X1)                          0.17       4.72 f
  genblk1[19].add1/cout (FullAdder_57)                    0.00       4.72 f
  genblk1[20].add1/cin (FullAdder_55)                     0.00       4.72 f
  genblk1[20].add1/U2/Q (AO22X1)                          0.17       4.89 f
  genblk1[20].add1/cout (FullAdder_55)                    0.00       4.89 f
  genblk1[21].add1/cin (FullAdder_53)                     0.00       4.89 f
  genblk1[21].add1/U2/Q (AO22X1)                          0.17       5.07 f
  genblk1[21].add1/cout (FullAdder_53)                    0.00       5.07 f
  genblk1[22].add1/cin (FullAdder_51)                     0.00       5.07 f
  genblk1[22].add1/U2/Q (AO22X1)                          0.17       5.24 f
  genblk1[22].add1/cout (FullAdder_51)                    0.00       5.24 f
  genblk1[23].add1/cin (FullAdder_49)                     0.00       5.24 f
  genblk1[23].add1/U2/Q (AO22X1)                          0.17       5.41 f
  genblk1[23].add1/cout (FullAdder_49)                    0.00       5.41 f
  genblk1[24].add1/cin (FullAdder_47)                     0.00       5.41 f
  genblk1[24].add1/U2/Q (AO22X1)                          0.17       5.59 f
  genblk1[24].add1/cout (FullAdder_47)                    0.00       5.59 f
  genblk1[25].add1/cin (FullAdder_45)                     0.00       5.59 f
  genblk1[25].add1/U2/Q (AO22X1)                          0.17       5.76 f
  genblk1[25].add1/cout (FullAdder_45)                    0.00       5.76 f
  genblk1[26].add1/cin (FullAdder_43)                     0.00       5.76 f
  genblk1[26].add1/U2/Q (AO22X1)                          0.17       5.94 f
  genblk1[26].add1/cout (FullAdder_43)                    0.00       5.94 f
  genblk1[27].add1/cin (FullAdder_41)                     0.00       5.94 f
  genblk1[27].add1/U1/Q (XOR2X1)                          0.21       6.15 f
  genblk1[27].add1/sum (FullAdder_41)                     0.00       6.15 f
  U16/Q (AO22X1)                                          0.20       6.35 f
  Sum[27] (out)                                           0.22       6.57 f
  data arrival time                                                  6.57

  clock vsysclk (rise edge)                              20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  output external delay                                  -0.50      19.50
  data required time                                                19.50
  --------------------------------------------------------------------------
  data required time                                                19.50
  data arrival time                                                 -6.57
  --------------------------------------------------------------------------
  slack (MET)                                                       12.93


  Startpoint: B[0] (input port clocked by vsysclk)
  Endpoint: Sum[26] (output port clocked by vsysclk)
  Path Group: vsysclk
  Path Type: max

  Des/Clust/Port     Wire Load Model       Library
  ------------------------------------------------
  CarrySelectAdder   8000                  saed90nm_typ_ht
  FullAdder_95       ForQA                 saed90nm_typ_ht

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock vsysclk (rise edge)                               0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  input external delay                                    1.00       1.00 r
  B[0] (in)                                               0.00       1.00 r
  genblk1[0].add1/b (FullAdder_95)                        0.00       1.00 r
  genblk1[0].add1/U3/Q (XOR2X1)                           0.24       1.24 f
  genblk1[0].add1/U2/Q (AO22X1)                           0.18       1.41 f
  genblk1[0].add1/cout (FullAdder_95)                     0.00       1.41 f
  genblk1[1].add1/cin (FullAdder_93)                      0.00       1.41 f
  genblk1[1].add1/U2/Q (AO22X1)                           0.17       1.59 f
  genblk1[1].add1/cout (FullAdder_93)                     0.00       1.59 f
  genblk1[2].add1/cin (FullAdder_91)                      0.00       1.59 f
  genblk1[2].add1/U2/Q (AO22X1)                           0.17       1.76 f
  genblk1[2].add1/cout (FullAdder_91)                     0.00       1.76 f
  genblk1[3].add1/cin (FullAdder_89)                      0.00       1.76 f
  genblk1[3].add1/U2/Q (AO22X1)                           0.17       1.93 f
  genblk1[3].add1/cout (FullAdder_89)                     0.00       1.93 f
  genblk1[4].add1/cin (FullAdder_87)                      0.00       1.93 f
  genblk1[4].add1/U2/Q (AO22X1)                           0.17       2.11 f
  genblk1[4].add1/cout (FullAdder_87)                     0.00       2.11 f
  genblk1[5].add1/cin (FullAdder_85)                      0.00       2.11 f
  genblk1[5].add1/U2/Q (AO22X1)                           0.17       2.28 f
  genblk1[5].add1/cout (FullAdder_85)                     0.00       2.28 f
  genblk1[6].add1/cin (FullAdder_83)                      0.00       2.28 f
  genblk1[6].add1/U2/Q (AO22X1)                           0.17       2.46 f
  genblk1[6].add1/cout (FullAdder_83)                     0.00       2.46 f
  genblk1[7].add1/cin (FullAdder_81)                      0.00       2.46 f
  genblk1[7].add1/U2/Q (AO22X1)                           0.17       2.63 f
  genblk1[7].add1/cout (FullAdder_81)                     0.00       2.63 f
  genblk1[8].add1/cin (FullAdder_79)                      0.00       2.63 f
  genblk1[8].add1/U2/Q (AO22X1)                           0.17       2.80 f
  genblk1[8].add1/cout (FullAdder_79)                     0.00       2.80 f
  genblk1[9].add1/cin (FullAdder_77)                      0.00       2.80 f
  genblk1[9].add1/U2/Q (AO22X1)                           0.17       2.98 f
  genblk1[9].add1/cout (FullAdder_77)                     0.00       2.98 f
  genblk1[10].add1/cin (FullAdder_75)                     0.00       2.98 f
  genblk1[10].add1/U2/Q (AO22X1)                          0.17       3.15 f
  genblk1[10].add1/cout (FullAdder_75)                    0.00       3.15 f
  genblk1[11].add1/cin (FullAdder_73)                     0.00       3.15 f
  genblk1[11].add1/U2/Q (AO22X1)                          0.17       3.33 f
  genblk1[11].add1/cout (FullAdder_73)                    0.00       3.33 f
  genblk1[12].add1/cin (FullAdder_71)                     0.00       3.33 f
  genblk1[12].add1/U2/Q (AO22X1)                          0.17       3.50 f
  genblk1[12].add1/cout (FullAdder_71)                    0.00       3.50 f
  genblk1[13].add1/cin (FullAdder_69)                     0.00       3.50 f
  genblk1[13].add1/U2/Q (AO22X1)                          0.17       3.67 f
  genblk1[13].add1/cout (FullAdder_69)                    0.00       3.67 f
  genblk1[14].add1/cin (FullAdder_67)                     0.00       3.67 f
  genblk1[14].add1/U2/Q (AO22X1)                          0.17       3.85 f
  genblk1[14].add1/cout (FullAdder_67)                    0.00       3.85 f
  genblk1[15].add1/cin (FullAdder_65)                     0.00       3.85 f
  genblk1[15].add1/U2/Q (AO22X1)                          0.17       4.02 f
  genblk1[15].add1/cout (FullAdder_65)                    0.00       4.02 f
  genblk1[16].add1/cin (FullAdder_63)                     0.00       4.02 f
  genblk1[16].add1/U2/Q (AO22X1)                          0.17       4.20 f
  genblk1[16].add1/cout (FullAdder_63)                    0.00       4.20 f
  genblk1[17].add1/cin (FullAdder_61)                     0.00       4.20 f
  genblk1[17].add1/U2/Q (AO22X1)                          0.17       4.37 f
  genblk1[17].add1/cout (FullAdder_61)                    0.00       4.37 f
  genblk1[18].add1/cin (FullAdder_59)                     0.00       4.37 f
  genblk1[18].add1/U2/Q (AO22X1)                          0.17       4.54 f
  genblk1[18].add1/cout (FullAdder_59)                    0.00       4.54 f
  genblk1[19].add1/cin (FullAdder_57)                     0.00       4.54 f
  genblk1[19].add1/U2/Q (AO22X1)                          0.17       4.72 f
  genblk1[19].add1/cout (FullAdder_57)                    0.00       4.72 f
  genblk1[20].add1/cin (FullAdder_55)                     0.00       4.72 f
  genblk1[20].add1/U2/Q (AO22X1)                          0.17       4.89 f
  genblk1[20].add1/cout (FullAdder_55)                    0.00       4.89 f
  genblk1[21].add1/cin (FullAdder_53)                     0.00       4.89 f
  genblk1[21].add1/U2/Q (AO22X1)                          0.17       5.07 f
  genblk1[21].add1/cout (FullAdder_53)                    0.00       5.07 f
  genblk1[22].add1/cin (FullAdder_51)                     0.00       5.07 f
  genblk1[22].add1/U2/Q (AO22X1)                          0.17       5.24 f
  genblk1[22].add1/cout (FullAdder_51)                    0.00       5.24 f
  genblk1[23].add1/cin (FullAdder_49)                     0.00       5.24 f
  genblk1[23].add1/U2/Q (AO22X1)                          0.17       5.41 f
  genblk1[23].add1/cout (FullAdder_49)                    0.00       5.41 f
  genblk1[24].add1/cin (FullAdder_47)                     0.00       5.41 f
  genblk1[24].add1/U2/Q (AO22X1)                          0.17       5.59 f
  genblk1[24].add1/cout (FullAdder_47)                    0.00       5.59 f
  genblk1[25].add1/cin (FullAdder_45)                     0.00       5.59 f
  genblk1[25].add1/U2/Q (AO22X1)                          0.17       5.76 f
  genblk1[25].add1/cout (FullAdder_45)                    0.00       5.76 f
  genblk1[26].add1/cin (FullAdder_43)                     0.00       5.76 f
  genblk1[26].add1/U1/Q (XOR2X1)                          0.21       5.97 f
  genblk1[26].add1/sum (FullAdder_43)                     0.00       5.97 f
  U17/Q (AO22X1)                                          0.20       6.18 f
  Sum[26] (out)                                           0.22       6.40 f
  data arrival time                                                  6.40

  clock vsysclk (rise edge)                              20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  output external delay                                  -0.50      19.50
  data required time                                                19.50
  --------------------------------------------------------------------------
  data required time                                                19.50
  data arrival time                                                 -6.40
  --------------------------------------------------------------------------
  slack (MET)                                                       13.10


  Startpoint: B[0] (input port clocked by vsysclk)
  Endpoint: Sum[25] (output port clocked by vsysclk)
  Path Group: vsysclk
  Path Type: max

  Des/Clust/Port     Wire Load Model       Library
  ------------------------------------------------
  CarrySelectAdder   8000                  saed90nm_typ_ht
  FullAdder_95       ForQA                 saed90nm_typ_ht

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock vsysclk (rise edge)                               0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  input external delay                                    1.00       1.00 r
  B[0] (in)                                               0.00       1.00 r
  genblk1[0].add1/b (FullAdder_95)                        0.00       1.00 r
  genblk1[0].add1/U3/Q (XOR2X1)                           0.24       1.24 f
  genblk1[0].add1/U2/Q (AO22X1)                           0.18       1.41 f
  genblk1[0].add1/cout (FullAdder_95)                     0.00       1.41 f
  genblk1[1].add1/cin (FullAdder_93)                      0.00       1.41 f
  genblk1[1].add1/U2/Q (AO22X1)                           0.17       1.59 f
  genblk1[1].add1/cout (FullAdder_93)                     0.00       1.59 f
  genblk1[2].add1/cin (FullAdder_91)                      0.00       1.59 f
  genblk1[2].add1/U2/Q (AO22X1)                           0.17       1.76 f
  genblk1[2].add1/cout (FullAdder_91)                     0.00       1.76 f
  genblk1[3].add1/cin (FullAdder_89)                      0.00       1.76 f
  genblk1[3].add1/U2/Q (AO22X1)                           0.17       1.93 f
  genblk1[3].add1/cout (FullAdder_89)                     0.00       1.93 f
  genblk1[4].add1/cin (FullAdder_87)                      0.00       1.93 f
  genblk1[4].add1/U2/Q (AO22X1)                           0.17       2.11 f
  genblk1[4].add1/cout (FullAdder_87)                     0.00       2.11 f
  genblk1[5].add1/cin (FullAdder_85)                      0.00       2.11 f
  genblk1[5].add1/U2/Q (AO22X1)                           0.17       2.28 f
  genblk1[5].add1/cout (FullAdder_85)                     0.00       2.28 f
  genblk1[6].add1/cin (FullAdder_83)                      0.00       2.28 f
  genblk1[6].add1/U2/Q (AO22X1)                           0.17       2.46 f
  genblk1[6].add1/cout (FullAdder_83)                     0.00       2.46 f
  genblk1[7].add1/cin (FullAdder_81)                      0.00       2.46 f
  genblk1[7].add1/U2/Q (AO22X1)                           0.17       2.63 f
  genblk1[7].add1/cout (FullAdder_81)                     0.00       2.63 f
  genblk1[8].add1/cin (FullAdder_79)                      0.00       2.63 f
  genblk1[8].add1/U2/Q (AO22X1)                           0.17       2.80 f
  genblk1[8].add1/cout (FullAdder_79)                     0.00       2.80 f
  genblk1[9].add1/cin (FullAdder_77)                      0.00       2.80 f
  genblk1[9].add1/U2/Q (AO22X1)                           0.17       2.98 f
  genblk1[9].add1/cout (FullAdder_77)                     0.00       2.98 f
  genblk1[10].add1/cin (FullAdder_75)                     0.00       2.98 f
  genblk1[10].add1/U2/Q (AO22X1)                          0.17       3.15 f
  genblk1[10].add1/cout (FullAdder_75)                    0.00       3.15 f
  genblk1[11].add1/cin (FullAdder_73)                     0.00       3.15 f
  genblk1[11].add1/U2/Q (AO22X1)                          0.17       3.33 f
  genblk1[11].add1/cout (FullAdder_73)                    0.00       3.33 f
  genblk1[12].add1/cin (FullAdder_71)                     0.00       3.33 f
  genblk1[12].add1/U2/Q (AO22X1)                          0.17       3.50 f
  genblk1[12].add1/cout (FullAdder_71)                    0.00       3.50 f
  genblk1[13].add1/cin (FullAdder_69)                     0.00       3.50 f
  genblk1[13].add1/U2/Q (AO22X1)                          0.17       3.67 f
  genblk1[13].add1/cout (FullAdder_69)                    0.00       3.67 f
  genblk1[14].add1/cin (FullAdder_67)                     0.00       3.67 f
  genblk1[14].add1/U2/Q (AO22X1)                          0.17       3.85 f
  genblk1[14].add1/cout (FullAdder_67)                    0.00       3.85 f
  genblk1[15].add1/cin (FullAdder_65)                     0.00       3.85 f
  genblk1[15].add1/U2/Q (AO22X1)                          0.17       4.02 f
  genblk1[15].add1/cout (FullAdder_65)                    0.00       4.02 f
  genblk1[16].add1/cin (FullAdder_63)                     0.00       4.02 f
  genblk1[16].add1/U2/Q (AO22X1)                          0.17       4.20 f
  genblk1[16].add1/cout (FullAdder_63)                    0.00       4.20 f
  genblk1[17].add1/cin (FullAdder_61)                     0.00       4.20 f
  genblk1[17].add1/U2/Q (AO22X1)                          0.17       4.37 f
  genblk1[17].add1/cout (FullAdder_61)                    0.00       4.37 f
  genblk1[18].add1/cin (FullAdder_59)                     0.00       4.37 f
  genblk1[18].add1/U2/Q (AO22X1)                          0.17       4.54 f
  genblk1[18].add1/cout (FullAdder_59)                    0.00       4.54 f
  genblk1[19].add1/cin (FullAdder_57)                     0.00       4.54 f
  genblk1[19].add1/U2/Q (AO22X1)                          0.17       4.72 f
  genblk1[19].add1/cout (FullAdder_57)                    0.00       4.72 f
  genblk1[20].add1/cin (FullAdder_55)                     0.00       4.72 f
  genblk1[20].add1/U2/Q (AO22X1)                          0.17       4.89 f
  genblk1[20].add1/cout (FullAdder_55)                    0.00       4.89 f
  genblk1[21].add1/cin (FullAdder_53)                     0.00       4.89 f
  genblk1[21].add1/U2/Q (AO22X1)                          0.17       5.07 f
  genblk1[21].add1/cout (FullAdder_53)                    0.00       5.07 f
  genblk1[22].add1/cin (FullAdder_51)                     0.00       5.07 f
  genblk1[22].add1/U2/Q (AO22X1)                          0.17       5.24 f
  genblk1[22].add1/cout (FullAdder_51)                    0.00       5.24 f
  genblk1[23].add1/cin (FullAdder_49)                     0.00       5.24 f
  genblk1[23].add1/U2/Q (AO22X1)                          0.17       5.41 f
  genblk1[23].add1/cout (FullAdder_49)                    0.00       5.41 f
  genblk1[24].add1/cin (FullAdder_47)                     0.00       5.41 f
  genblk1[24].add1/U2/Q (AO22X1)                          0.17       5.59 f
  genblk1[24].add1/cout (FullAdder_47)                    0.00       5.59 f
  genblk1[25].add1/cin (FullAdder_45)                     0.00       5.59 f
  genblk1[25].add1/U1/Q (XOR2X1)                          0.21       5.80 f
  genblk1[25].add1/sum (FullAdder_45)                     0.00       5.80 f
  U18/Q (AO22X1)                                          0.20       6.00 f
  Sum[25] (out)                                           0.22       6.22 f
  data arrival time                                                  6.22

  clock vsysclk (rise edge)                              20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  output external delay                                  -0.50      19.50
  data required time                                                19.50
  --------------------------------------------------------------------------
  data required time                                                19.50
  data arrival time                                                 -6.22
  --------------------------------------------------------------------------
  slack (MET)                                                       13.28


  Startpoint: B[0] (input port clocked by vsysclk)
  Endpoint: Sum[24] (output port clocked by vsysclk)
  Path Group: vsysclk
  Path Type: max

  Des/Clust/Port     Wire Load Model       Library
  ------------------------------------------------
  CarrySelectAdder   8000                  saed90nm_typ_ht
  FullAdder_95       ForQA                 saed90nm_typ_ht

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock vsysclk (rise edge)                               0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  input external delay                                    1.00       1.00 r
  B[0] (in)                                               0.00       1.00 r
  genblk1[0].add1/b (FullAdder_95)                        0.00       1.00 r
  genblk1[0].add1/U3/Q (XOR2X1)                           0.24       1.24 f
  genblk1[0].add1/U2/Q (AO22X1)                           0.18       1.41 f
  genblk1[0].add1/cout (FullAdder_95)                     0.00       1.41 f
  genblk1[1].add1/cin (FullAdder_93)                      0.00       1.41 f
  genblk1[1].add1/U2/Q (AO22X1)                           0.17       1.59 f
  genblk1[1].add1/cout (FullAdder_93)                     0.00       1.59 f
  genblk1[2].add1/cin (FullAdder_91)                      0.00       1.59 f
  genblk1[2].add1/U2/Q (AO22X1)                           0.17       1.76 f
  genblk1[2].add1/cout (FullAdder_91)                     0.00       1.76 f
  genblk1[3].add1/cin (FullAdder_89)                      0.00       1.76 f
  genblk1[3].add1/U2/Q (AO22X1)                           0.17       1.93 f
  genblk1[3].add1/cout (FullAdder_89)                     0.00       1.93 f
  genblk1[4].add1/cin (FullAdder_87)                      0.00       1.93 f
  genblk1[4].add1/U2/Q (AO22X1)                           0.17       2.11 f
  genblk1[4].add1/cout (FullAdder_87)                     0.00       2.11 f
  genblk1[5].add1/cin (FullAdder_85)                      0.00       2.11 f
  genblk1[5].add1/U2/Q (AO22X1)                           0.17       2.28 f
  genblk1[5].add1/cout (FullAdder_85)                     0.00       2.28 f
  genblk1[6].add1/cin (FullAdder_83)                      0.00       2.28 f
  genblk1[6].add1/U2/Q (AO22X1)                           0.17       2.46 f
  genblk1[6].add1/cout (FullAdder_83)                     0.00       2.46 f
  genblk1[7].add1/cin (FullAdder_81)                      0.00       2.46 f
  genblk1[7].add1/U2/Q (AO22X1)                           0.17       2.63 f
  genblk1[7].add1/cout (FullAdder_81)                     0.00       2.63 f
  genblk1[8].add1/cin (FullAdder_79)                      0.00       2.63 f
  genblk1[8].add1/U2/Q (AO22X1)                           0.17       2.80 f
  genblk1[8].add1/cout (FullAdder_79)                     0.00       2.80 f
  genblk1[9].add1/cin (FullAdder_77)                      0.00       2.80 f
  genblk1[9].add1/U2/Q (AO22X1)                           0.17       2.98 f
  genblk1[9].add1/cout (FullAdder_77)                     0.00       2.98 f
  genblk1[10].add1/cin (FullAdder_75)                     0.00       2.98 f
  genblk1[10].add1/U2/Q (AO22X1)                          0.17       3.15 f
  genblk1[10].add1/cout (FullAdder_75)                    0.00       3.15 f
  genblk1[11].add1/cin (FullAdder_73)                     0.00       3.15 f
  genblk1[11].add1/U2/Q (AO22X1)                          0.17       3.33 f
  genblk1[11].add1/cout (FullAdder_73)                    0.00       3.33 f
  genblk1[12].add1/cin (FullAdder_71)                     0.00       3.33 f
  genblk1[12].add1/U2/Q (AO22X1)                          0.17       3.50 f
  genblk1[12].add1/cout (FullAdder_71)                    0.00       3.50 f
  genblk1[13].add1/cin (FullAdder_69)                     0.00       3.50 f
  genblk1[13].add1/U2/Q (AO22X1)                          0.17       3.67 f
  genblk1[13].add1/cout (FullAdder_69)                    0.00       3.67 f
  genblk1[14].add1/cin (FullAdder_67)                     0.00       3.67 f
  genblk1[14].add1/U2/Q (AO22X1)                          0.17       3.85 f
  genblk1[14].add1/cout (FullAdder_67)                    0.00       3.85 f
  genblk1[15].add1/cin (FullAdder_65)                     0.00       3.85 f
  genblk1[15].add1/U2/Q (AO22X1)                          0.17       4.02 f
  genblk1[15].add1/cout (FullAdder_65)                    0.00       4.02 f
  genblk1[16].add1/cin (FullAdder_63)                     0.00       4.02 f
  genblk1[16].add1/U2/Q (AO22X1)                          0.17       4.20 f
  genblk1[16].add1/cout (FullAdder_63)                    0.00       4.20 f
  genblk1[17].add1/cin (FullAdder_61)                     0.00       4.20 f
  genblk1[17].add1/U2/Q (AO22X1)                          0.17       4.37 f
  genblk1[17].add1/cout (FullAdder_61)                    0.00       4.37 f
  genblk1[18].add1/cin (FullAdder_59)                     0.00       4.37 f
  genblk1[18].add1/U2/Q (AO22X1)                          0.17       4.54 f
  genblk1[18].add1/cout (FullAdder_59)                    0.00       4.54 f
  genblk1[19].add1/cin (FullAdder_57)                     0.00       4.54 f
  genblk1[19].add1/U2/Q (AO22X1)                          0.17       4.72 f
  genblk1[19].add1/cout (FullAdder_57)                    0.00       4.72 f
  genblk1[20].add1/cin (FullAdder_55)                     0.00       4.72 f
  genblk1[20].add1/U2/Q (AO22X1)                          0.17       4.89 f
  genblk1[20].add1/cout (FullAdder_55)                    0.00       4.89 f
  genblk1[21].add1/cin (FullAdder_53)                     0.00       4.89 f
  genblk1[21].add1/U2/Q (AO22X1)                          0.17       5.07 f
  genblk1[21].add1/cout (FullAdder_53)                    0.00       5.07 f
  genblk1[22].add1/cin (FullAdder_51)                     0.00       5.07 f
  genblk1[22].add1/U2/Q (AO22X1)                          0.17       5.24 f
  genblk1[22].add1/cout (FullAdder_51)                    0.00       5.24 f
  genblk1[23].add1/cin (FullAdder_49)                     0.00       5.24 f
  genblk1[23].add1/U2/Q (AO22X1)                          0.17       5.41 f
  genblk1[23].add1/cout (FullAdder_49)                    0.00       5.41 f
  genblk1[24].add1/cin (FullAdder_47)                     0.00       5.41 f
  genblk1[24].add1/U1/Q (XOR2X1)                          0.21       5.63 f
  genblk1[24].add1/sum (FullAdder_47)                     0.00       5.63 f
  U19/Q (AO22X1)                                          0.20       5.83 f
  Sum[24] (out)                                           0.22       6.05 f
  data arrival time                                                  6.05

  clock vsysclk (rise edge)                              20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  output external delay                                  -0.50      19.50
  data required time                                                19.50
  --------------------------------------------------------------------------
  data required time                                                19.50
  data arrival time                                                 -6.05
  --------------------------------------------------------------------------
  slack (MET)                                                       13.45


  Startpoint: B[0] (input port clocked by vsysclk)
  Endpoint: Sum[23] (output port clocked by vsysclk)
  Path Group: vsysclk
  Path Type: max

  Des/Clust/Port     Wire Load Model       Library
  ------------------------------------------------
  CarrySelectAdder   8000                  saed90nm_typ_ht
  FullAdder_95       ForQA                 saed90nm_typ_ht

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock vsysclk (rise edge)                               0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  input external delay                                    1.00       1.00 r
  B[0] (in)                                               0.00       1.00 r
  genblk1[0].add1/b (FullAdder_95)                        0.00       1.00 r
  genblk1[0].add1/U3/Q (XOR2X1)                           0.24       1.24 f
  genblk1[0].add1/U2/Q (AO22X1)                           0.18       1.41 f
  genblk1[0].add1/cout (FullAdder_95)                     0.00       1.41 f
  genblk1[1].add1/cin (FullAdder_93)                      0.00       1.41 f
  genblk1[1].add1/U2/Q (AO22X1)                           0.17       1.59 f
  genblk1[1].add1/cout (FullAdder_93)                     0.00       1.59 f
  genblk1[2].add1/cin (FullAdder_91)                      0.00       1.59 f
  genblk1[2].add1/U2/Q (AO22X1)                           0.17       1.76 f
  genblk1[2].add1/cout (FullAdder_91)                     0.00       1.76 f
  genblk1[3].add1/cin (FullAdder_89)                      0.00       1.76 f
  genblk1[3].add1/U2/Q (AO22X1)                           0.17       1.93 f
  genblk1[3].add1/cout (FullAdder_89)                     0.00       1.93 f
  genblk1[4].add1/cin (FullAdder_87)                      0.00       1.93 f
  genblk1[4].add1/U2/Q (AO22X1)                           0.17       2.11 f
  genblk1[4].add1/cout (FullAdder_87)                     0.00       2.11 f
  genblk1[5].add1/cin (FullAdder_85)                      0.00       2.11 f
  genblk1[5].add1/U2/Q (AO22X1)                           0.17       2.28 f
  genblk1[5].add1/cout (FullAdder_85)                     0.00       2.28 f
  genblk1[6].add1/cin (FullAdder_83)                      0.00       2.28 f
  genblk1[6].add1/U2/Q (AO22X1)                           0.17       2.46 f
  genblk1[6].add1/cout (FullAdder_83)                     0.00       2.46 f
  genblk1[7].add1/cin (FullAdder_81)                      0.00       2.46 f
  genblk1[7].add1/U2/Q (AO22X1)                           0.17       2.63 f
  genblk1[7].add1/cout (FullAdder_81)                     0.00       2.63 f
  genblk1[8].add1/cin (FullAdder_79)                      0.00       2.63 f
  genblk1[8].add1/U2/Q (AO22X1)                           0.17       2.80 f
  genblk1[8].add1/cout (FullAdder_79)                     0.00       2.80 f
  genblk1[9].add1/cin (FullAdder_77)                      0.00       2.80 f
  genblk1[9].add1/U2/Q (AO22X1)                           0.17       2.98 f
  genblk1[9].add1/cout (FullAdder_77)                     0.00       2.98 f
  genblk1[10].add1/cin (FullAdder_75)                     0.00       2.98 f
  genblk1[10].add1/U2/Q (AO22X1)                          0.17       3.15 f
  genblk1[10].add1/cout (FullAdder_75)                    0.00       3.15 f
  genblk1[11].add1/cin (FullAdder_73)                     0.00       3.15 f
  genblk1[11].add1/U2/Q (AO22X1)                          0.17       3.33 f
  genblk1[11].add1/cout (FullAdder_73)                    0.00       3.33 f
  genblk1[12].add1/cin (FullAdder_71)                     0.00       3.33 f
  genblk1[12].add1/U2/Q (AO22X1)                          0.17       3.50 f
  genblk1[12].add1/cout (FullAdder_71)                    0.00       3.50 f
  genblk1[13].add1/cin (FullAdder_69)                     0.00       3.50 f
  genblk1[13].add1/U2/Q (AO22X1)                          0.17       3.67 f
  genblk1[13].add1/cout (FullAdder_69)                    0.00       3.67 f
  genblk1[14].add1/cin (FullAdder_67)                     0.00       3.67 f
  genblk1[14].add1/U2/Q (AO22X1)                          0.17       3.85 f
  genblk1[14].add1/cout (FullAdder_67)                    0.00       3.85 f
  genblk1[15].add1/cin (FullAdder_65)                     0.00       3.85 f
  genblk1[15].add1/U2/Q (AO22X1)                          0.17       4.02 f
  genblk1[15].add1/cout (FullAdder_65)                    0.00       4.02 f
  genblk1[16].add1/cin (FullAdder_63)                     0.00       4.02 f
  genblk1[16].add1/U2/Q (AO22X1)                          0.17       4.20 f
  genblk1[16].add1/cout (FullAdder_63)                    0.00       4.20 f
  genblk1[17].add1/cin (FullAdder_61)                     0.00       4.20 f
  genblk1[17].add1/U2/Q (AO22X1)                          0.17       4.37 f
  genblk1[17].add1/cout (FullAdder_61)                    0.00       4.37 f
  genblk1[18].add1/cin (FullAdder_59)                     0.00       4.37 f
  genblk1[18].add1/U2/Q (AO22X1)                          0.17       4.54 f
  genblk1[18].add1/cout (FullAdder_59)                    0.00       4.54 f
  genblk1[19].add1/cin (FullAdder_57)                     0.00       4.54 f
  genblk1[19].add1/U2/Q (AO22X1)                          0.17       4.72 f
  genblk1[19].add1/cout (FullAdder_57)                    0.00       4.72 f
  genblk1[20].add1/cin (FullAdder_55)                     0.00       4.72 f
  genblk1[20].add1/U2/Q (AO22X1)                          0.17       4.89 f
  genblk1[20].add1/cout (FullAdder_55)                    0.00       4.89 f
  genblk1[21].add1/cin (FullAdder_53)                     0.00       4.89 f
  genblk1[21].add1/U2/Q (AO22X1)                          0.17       5.07 f
  genblk1[21].add1/cout (FullAdder_53)                    0.00       5.07 f
  genblk1[22].add1/cin (FullAdder_51)                     0.00       5.07 f
  genblk1[22].add1/U2/Q (AO22X1)                          0.17       5.24 f
  genblk1[22].add1/cout (FullAdder_51)                    0.00       5.24 f
  genblk1[23].add1/cin (FullAdder_49)                     0.00       5.24 f
  genblk1[23].add1/U1/Q (XOR2X1)                          0.21       5.45 f
  genblk1[23].add1/sum (FullAdder_49)                     0.00       5.45 f
  U20/Q (AO22X1)                                          0.20       5.65 f
  Sum[23] (out)                                           0.22       5.87 f
  data arrival time                                                  5.87

  clock vsysclk (rise edge)                              20.00      20.00
  clock network delay (ideal)                             0.00      20.00
  output external delay                                  -0.50      19.50
  data required time                                                19.50
  --------------------------------------------------------------------------
  data required time                                                19.50
  data arrival time                                                 -5.87
  --------------------------------------------------------------------------
  slack (MET)                                                       13.63


1
