{"patent_id": "10-2023-0063492", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0078963", "출원번호": "10-2023-0063492", "발명의 명칭": "연산 방법, 장치, 칩, 전자 기기 및 저장 매체", "출원인": "쿤룬신 테크놀로지", "발명자": "우 펑"}}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "연산 장치에 의해 수행되는 연산 방법으로서,상기 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하여, 상기 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 상기 다수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하되,상기 다수의 제1 부동 소수점은 상기 다수의 제2 부동 소수점과 일대일로 대응되고, 상기 다수의 제1 고정 소수점 및 상기 다수의 제2 고정 소수점 중의 각각의 고정 소수점은 각각 부호 비트 및 제1 기설정 수량의 고정 소수점 숫자 비트를 포함하는 단계;상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 상기 제1 고정 소수점에 대응되는 제2 고정 소수점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하는 단계;상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에상응하는 고정 소수점 곱 지수에 기반하여, 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를획득하는 단계; 및상기 고정 소수점 내적 계산 결과에 기반하여, 상기 고정 소수점 내적 계산 결과에 대응되는 부동 소수점 데이터 포맷의 부동 소수점 내적 계산 결과를 획득하는 단계를 포함하는 연산 방법."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에상응하는 고정 소수점 곱 지수에 기반하여, 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를획득하는 상기 단계는,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에상응하는 고정 소수점 곱 지수에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하는 단계; 및상기 다수의 제1 고정 소수점에 상응하는 산술 시프트된 후의 다수의 고정 소수점 곱셈 값의 합을 구하여, 상기제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하는 단계를 포함하는 연산 방법."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에상응하는 고정 소수점 곱 지수에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하는 상기 단계는,상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소수점 곱 지수를 결정하는단계;상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 상기 제1 고정 소수점 곱 지수에 기반하여, 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값을 획득하는단계; 및상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하는 단계를 포함하는 연산 방법."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "공개특허 10-2023-0078963-3-제3항에 있어서,상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소수점 곱 지수를 결정하는상기 단계는,상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 값이 제일 큰 고정 소수점 곱 지수를획득하여 제1 고정 소수점 곱 지수로 사용하는 단계를 포함하고,상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 상기 제1 고정 소수점 곱 지수에 기반하여, 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값을 획득하는상기 단계는,상기 제1 고정 소수점 곱 지수와 상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 사이의 차이값을 계산하여 상기 고정 수소점 곱 지수에 대응되는 고정 소수점 곱셈 값의 상응하는 산술 시프트 값으로 사용하는 단계를 포함하는 연산 방법."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항 내지 제4항 중 어느 한 항에 있어서,상기 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 상기 다수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하는 상기 단계는, 상기 다수의 제1 부동 소수점 및 상기 다수의 제2 부동 소수점 중의 각각의 부동 소수점에 대해 하기 동작을 수행하는 단계를 포함하되, 상기 동작은,상기 부동 소수점 중의 부호 비트, 지수 비트 및 부동 소수점 숫자 비트를 추출하되, 상기 부동 소수점은 이진으로 표현되는 단계;상기 부동 소수점 숫자 비트 중 최상위의 상기 제2 기설정 수량의 상위 숫자 비트를 추출하는 단계;상기 상위 숫자 비트에 기반하여, 상기 부동 소수점에 대응되는 고정 소수점을 결정하는 단계; 및상기 부동 소수점의 지수 비트에 기반하여, 상기 부동 소수점에 대응되는 지수를 결정하는 단계를 포함하는 연산 방법."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 상기 제1 고정 소수점에 대응되는 제2 고정 소수점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하는 상기 단계는,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 제1 부동 소수점의 부호 비트 및 상기 다수의 제2 고정소수점에 각각 상응하는 다수의 제2 부동 소수점의 부호 비트에 기반하여, 상기 다수의 제1 고정 소수점에 상응하는 다수의 제1 보수(complement) 및 상기 다수의 제2 고정 소수점에 상응하는 다수의 제2 보수를 획득하는 단계; 상기 다수의 제1 보수 중의 각각의 제1 보수와 상기 제1 보수에 대응되는 제2 보수의 곱을 계산하여 상기 고정소수점 곱셈 값을 획득하는 단계; 및상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점에 상응하는 제1 지수와 상기 제1 고정 소수점에 대응되는 제2 고정 소수점에 상응하는 제2 지수의 총합을 계산하여 상기 고정 소수점 곱 지수를 획득하는 단계를포함하는 연산 방법."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항 내지 제6항 중 어느 한 항에 있어서,상기 연산 장치는 하나의 연산 주기 내에서 두개의 제1 기설정 길이의 벡터의 내적을 계산할 수 있고, 벡터의길이가 동일하고 모두 상기 제1 기설정 길이보다 큰 제3 벡터 및 제4 벡터에 대해, 상기 방법은,공개특허 10-2023-0078963-4-상기 제1 기설정 길이에 기반하여 제3 벡터 및 제4 벡터를 각각 다수의 제1 벡터 및 다수의 제2 벡터로 분할하되, 상기 다수의 제1 벡터와 상기 다수의 제2 벡터는 일대일로 대응되는 단계;대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과를 각각 계산하는 단계; 및상기 대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과의 총합을 계산하여 상기 제3벡터 및 상기 제4 벡터의 내적 계산 결과를 획득하는 단계를 더 포함하는 연산 방법."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "연산 장치에 의해 수행되는 연산 방법으로서,제1 행렬 및 제2 행렬을 획득하되, 상기 제1 행렬은 제1 수량의 행 벡터를 포함하고, 상기 제2 행렬은 제2 수량의 열 벡터를 포함하며, 상기 행 벡터와 상기 열 벡터의 벡터 길이는 동일한 단계; 및제1항 내지 제7항 중 어느 한 항에 따른 방법에 따라, 상기 제1 행렬 중의 각각의 행 벡터 및 상기 제2 행렬 중의 각각의 열 벡터의 내적 결과를 각각 획득하여 상기 제1 행렬 및 상기 제2 행렬의 내적 결과 행렬을 획득하는단계를 포함하는 연산 방법."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "연산 장치로서,상기 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하여, 상기 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 상기 다수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하도록구성되되, 상기 다수의 제1 부동 소수점은 상기 다수의 제2 부동 소수점과 일대일로 대응되고, 상기 다수의 제1고정 소수점 및 상기 다수의 제2 고정 소수점 중의 각각의 고정 소수점은 각각 부호 비트 및 제1 기설정 수량의고정 소수점 숫자 비트를 포함하는 제1 획득 유닛; 상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 상기 제1 고정 소수점에 대응되는 제2 고정 소수점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하도록 구성되는 곱셈기; 상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에상응하는 고정 소수점 곱 지수에 기반하여, 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를획득하도록 구성되는 제2 획득 유닛; 및 상기 고정 소수점 내적 계산 결과에 기반하여, 상기 고정 소수점 내적 계산 결과에 대응되는 부동 소수점 데이터 포맷의 부동 소수점 내적 계산 결과를 획득하도록 구성되는 제3 획득 유닛을 포함하는 연산 장치."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 제2 획득 유닛은,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에상응하는 고정 소수점 곱 지수에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하도록 구성되는 시프터; 및상기 다수의 제1 고정 소수점에 상응하는 산술 시프트된 후의 다수의 고정 소수점 곱셈 값의 합을 구하여 상기제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하도록 구성되는 가산기를 포함하는 연산장치."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,상기 시프터는,상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소수점 곱 지수를 결정하도공개특허 10-2023-0078963-5-록 구성되는 결정 모듈; 상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 상기 제1 고정 소수점 곱 지수에 기반하여, 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값을 획득하도록 구성되는 획득 모듈; 및 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하도록 구성되는 자리 이동 모듈을 포함하는 연산 장치."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 결정 모듈은 상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 값이 제일 큰 고정소수점 곱 지수를 획득하여 제1 고정 소수점 곱 지수로 사용하도록 구성되고,상기 획득 모듈은 상기 제1 고정 소수점 곱 지수와 상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점곱 지수 사이의 차이값을 계산하여 상기 고정 수소점 곱 지수에 대응되는 고정 소수점 곱셈 값의 상응하는 산술시프트 값으로 사용하도록 구성되는 연산 장치."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제9항 내지 제12항 중 어느 한 항에 있어서,상기 제1 획득 유닛은 상기 다수의 제1 부동 소수점 및 상기 다수의 제2 부동 소수점 중의 각각의 부동 소수점에 대해 하기 서브 유닛의 동작을 수행하도록 구성되되,제1 추출 서브 유닛은 상기 부동 소수점 중의 부호 비트, 지수 비트 및 부동 소수점 숫자 비트를 추출하도록 구성되되, 상기 부동 소수점은 이진으로 표현되고;제2 추출 서브 유닛은 상기 부동 소수점 숫자 비트 중 최상위의 상기 제2 기설정 수량의 상위 숫자 비트를 추출하도록 구성되며; 제1 결정 서브 유닛은 상기 상위 숫자 비트에 기반하여, 상기 부동 소수점에 대응되는 고정 소수점을 결정하도록 구성되고;제2 결정 서브 유닛은 상기 부동 소수점의 지수 비트에 기반하여, 상기 부동 소수점에 대응되는 지수를 결정하도록 구성되는 연산 장치."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 곱셈기는,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 제1 부동 소수점의 부호 비트 및 상기 다수의 제2 고정소수점에 각각 상응하는 다수의 제2 부동 소수점의 부호 비트에 기반하여, 상기 다수의 제1 고정 소수점에 상응하는 다수의 제1 보수 및 상기 다수의 제2 고정 소수점에 상응하는 다수의 제2 보수를 획득하도록 구성되는 획득 서브 유닛; 상기 다수의 제1 보수 중의 각각의 제1 보수와 상기 제1 보수에 대응되는 제2 보수의 곱을 계산하여 상기 고정소수점 곱셈 값을 획득하도록 구성되는 제1 계산 서브 유닛; 및 상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점에 상응하는 제1 지수와 상기 제1 고정 소수점에 대응되는 제2 고정 소수점에 상응하는 제2 지수의 총합을 계산하여 상기 고정 소수점 곱 지수를 획득하도록 구성되는 제2 계산 서브 유닛을 포함하는 연산 장치."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제9항 내지 제14항 중 어느 한 항에 있어서,상기 연산 장치는 하나의 연산 주기 내에서 두개의 제1 기설정 길이의 벡터의 내적을 계산할 수 있고, 벡터의공개특허 10-2023-0078963-6-길이가 동일하고 모두 상기 제1 기설정 길이보다 큰 제3 벡터 및 제4 벡터에 대해, 상기 장치는,상기 제1 기설정 길이에 기반하여 제3 벡터 및 제4 벡터를 각각 다수의 제1 벡터 및 다수의 제2 벡터로 분할하도록 구성되되, 상기 다수의 제1 벡터와 상기 다수의 제2 벡터는 일대일로 대응되는 분할 유닛;대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과를 각각 계산하도록 구성되는 제1 컴퓨팅 유닛; 및상기 대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과의 총합을 계산하여 상기 제3벡터 및 상기 제4 벡터의 내적 계산 결과를 획득하도록 구성되는 제2 컴퓨팅 유닛을 더 포함하는 연산 장치."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "연산 장치로서,제1 행렬 및 제2 행렬을 획득하도록 구성되되, 상기 제1 행렬은 제1 수량의 행 벡터를 포함하고, 상기 제2 행렬은 제2 수량의 열 벡터를 포함하며, 상기 행 벡터와 상기 열 벡터의 벡터 길이는 동일한 제4 획득 유닛; 및제1항 내지 제7항 중 어느 한 항에 따른 방법에 따라, 상기 제1 행렬 중의 각각의 행 벡터 및 상기 제2 행렬 중의 각각의 열 벡터의 내적 결과를 각각 획득하여 상기 제1 행렬 및 상기 제2 행렬의 내적 결과 행렬을 획득하도록 구성되는 제5 획득 유닛을 포함하는 연산 장치."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "칩으로서,제9항 내지 제15항 중 어느 한 항에 따른 장치, 및제16항에 따른 장치; 중 적어도 하나를 포함하는 칩."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "전자 기기로서,제17항에 따른 칩을 포함하는 전자 기기."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "전자 기기로서,적어도 하나의 프로세서; 및 상기 적어도 하나의 프로세서에 통신 연결된 메모리를 포함하되,상기 메모리에는 상기 적어도 하나의 프로세서에 의해 실행 가능한 명령이 저장되고, 상기 명령은 상기 적어도하나의 프로세서에 의해 실행되어 상기 적어도 하나의 프로세서가 제1항 내지 제8항 중 어느 한 항에 따른 방법을 수행할 수 있도록 하는 전자 기기."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "컴퓨터 명령이 저장된 비일시적 컴퓨터 판독 가능 저장 매체로서,상기 컴퓨터 명령은 상기 컴퓨터가 제1항 내지 제8항 중 어느 한 항에 따른 방법을 수행하도록 하는데 사용되는비일시적 컴퓨터 판독 가능 저장 매체."}
{"patent_id": "10-2023-0063492", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "컴퓨터 판독 가능 저장 매체에 저장된 컴퓨터 프로그램으로서，상기 컴퓨터 프로그램은 명령을 포함하되, 상기 명령은 적어도 하나의 프로세서에 의해 실행될 경우, 제1항 내지 제8항에 따른 연산 방법을 구현하는 컴퓨터 프로그램."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 컴퓨터"}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "에 관한 것으로, 특히 칩 기술 분야, 인공지능 분야에 관한 연산 방법, 장치, 칩, 전 자 기기 및 저장 매체를 제공한다. 구현 방식은, 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하여, 다수의 제1 부동 소수점에 상응하는 다수의 제1 고정 소수점 및 다 (뒷면에 계속) 대 표 도 - 도1"}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 2, "content": "공개특허10-2023-0078963 수의 제1 지수, 및 다수의 제2 부동 소수점에 상응하는 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하고; 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 이에 대응되는 제2 고정 소수점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하며; 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 제1 벡터 및 제2 벡터의 고정 소수점 내적 계산 결과를 획득하고; 고 정 소수점 내적 계산 결과에 기반하여, 고정 소수점 내적 계산 결과에 대응되는 부동 소수점 데이터 포맷의 부동 소수점 내적 계산 결과를 획득하는 것이다. CPC특허분류 G06F 7/4876 (2013.01) G06F 7/5443 (2013.01) G06G 7/19 (2013.01) G06N 3/063 (2013.01)명 세 서 청구범위 청구항 1 연산 장치에 의해 수행되는 연산 방법으로서, 상기 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하 여, 상기 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 상 기 다수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하되, 상기 다수의 제1 부동 소수점은 상기 다수의 제2 부동 소수점과 일대일로 대응되고, 상기 다수의 제1 고정 소수 점 및 상기 다수의 제2 고정 소수점 중의 각각의 고정 소수점은 각각 부호 비트 및 제1 기설정 수량의 고정 소 수점 숫자 비트를 포함하는 단계; 상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 상기 제1 고정 소수점에 대응되는 제2 고정 소수 점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하는 단계; 상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하는 단계; 및 상기 고정 소수점 내적 계산 결과에 기반하여, 상기 고정 소수점 내적 계산 결과에 대응되는 부동 소수점 데이 터 포맷의 부동 소수점 내적 계산 결과를 획득하는 단계를 포함하는 연산 방법. 청구항 2 제1항에 있어서, 상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하는 상기 단계는, 상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하는 단계; 및 상기 다수의 제1 고정 소수점에 상응하는 산술 시프트된 후의 다수의 고정 소수점 곱셈 값의 합을 구하여, 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하는 단계를 포함하는 연산 방법. 청구항 3 제2항에 있어서, 상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하는 상기 단 계는, 상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소수점 곱 지수를 결정하는 단계; 상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 상기 제1 고정 소수점 곱 지수에 기반하 여, 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값을 획득하는 단계; 및 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값에 기반하여, 상 기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하는 단계를 포함하는 연산 방법. 청구항 4 제3항에 있어서, 상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소수점 곱 지수를 결정하는 상기 단계는, 상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 값이 제일 큰 고정 소수점 곱 지수를 획득하여 제1 고정 소수점 곱 지수로 사용하는 단계를 포함하고, 상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 상기 제1 고정 소수점 곱 지수에 기반하 여, 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값을 획득하는 상기 단계는, 상기 제1 고정 소수점 곱 지수와 상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 사이의 차 이값을 계산하여 상기 고정 수소점 곱 지수에 대응되는 고정 소수점 곱셈 값의 상응하는 산술 시프트 값으로 사 용하는 단계를 포함하는 연산 방법. 청구항 5 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 상기 다 수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하는 상기 단 계는, 상기 다수의 제1 부동 소수점 및 상기 다수의 제2 부동 소수점 중의 각각의 부동 소수점에 대해 하기 동작을 수 행하는 단계를 포함하되, 상기 동작은, 상기 부동 소수점 중의 부호 비트, 지수 비트 및 부동 소수점 숫자 비트를 추출하되, 상기 부동 소수점은 이진 으로 표현되는 단계; 상기 부동 소수점 숫자 비트 중 최상위의 상기 제2 기설정 수량의 상위 숫자 비트를 추출하는 단계; 상기 상위 숫자 비트에 기반하여, 상기 부동 소수점에 대응되는 고정 소수점을 결정하는 단계; 및 상기 부동 소수점의 지수 비트에 기반하여, 상기 부동 소수점에 대응되는 지수를 결정하는 단계를 포함하는 연 산 방법. 청구항 6 제5항에 있어서, 상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 상기 제1 고정 소수점에 대응되는 제2 고정 소수 점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하는 상기 단계는, 상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 제1 부동 소수점의 부호 비트 및 상기 다수의 제2 고정 소수점에 각각 상응하는 다수의 제2 부동 소수점의 부호 비트에 기반하여, 상기 다수의 제1 고정 소수점에 상응 하는 다수의 제1 보수(complement) 및 상기 다수의 제2 고정 소수점에 상응하는 다수의 제2 보수를 획득하는 단 계; 상기 다수의 제1 보수 중의 각각의 제1 보수와 상기 제1 보수에 대응되는 제2 보수의 곱을 계산하여 상기 고정 소수점 곱셈 값을 획득하는 단계; 및 상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점에 상응하는 제1 지수와 상기 제1 고정 소수점에 대 응되는 제2 고정 소수점에 상응하는 제2 지수의 총합을 계산하여 상기 고정 소수점 곱 지수를 획득하는 단계를 포함하는 연산 방법. 청구항 7 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 연산 장치는 하나의 연산 주기 내에서 두개의 제1 기설정 길이의 벡터의 내적을 계산할 수 있고, 벡터의 길이가 동일하고 모두 상기 제1 기설정 길이보다 큰 제3 벡터 및 제4 벡터에 대해, 상기 방법은,상기 제1 기설정 길이에 기반하여 제3 벡터 및 제4 벡터를 각각 다수의 제1 벡터 및 다수의 제2 벡터로 분할하 되, 상기 다수의 제1 벡터와 상기 다수의 제2 벡터는 일대일로 대응되는 단계; 대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과를 각각 계산하는 단계; 및 상기 대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과의 총합을 계산하여 상기 제3 벡터 및 상기 제4 벡터의 내적 계산 결과를 획득하는 단계를 더 포함하는 연산 방법. 청구항 8 연산 장치에 의해 수행되는 연산 방법으로서, 제1 행렬 및 제2 행렬을 획득하되, 상기 제1 행렬은 제1 수량의 행 벡터를 포함하고, 상기 제2 행렬은 제2 수량 의 열 벡터를 포함하며, 상기 행 벡터와 상기 열 벡터의 벡터 길이는 동일한 단계; 및 제1항 내지 제7항 중 어느 한 항에 따른 방법에 따라, 상기 제1 행렬 중의 각각의 행 벡터 및 상기 제2 행렬 중 의 각각의 열 벡터의 내적 결과를 각각 획득하여 상기 제1 행렬 및 상기 제2 행렬의 내적 결과 행렬을 획득하는 단계를 포함하는 연산 방법. 청구항 9 연산 장치로서, 상기 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하 여, 상기 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 상 기 다수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하도록 구성되되, 상기 다수의 제1 부동 소수점은 상기 다수의 제2 부동 소수점과 일대일로 대응되고, 상기 다수의 제1 고정 소수점 및 상기 다수의 제2 고정 소수점 중의 각각의 고정 소수점은 각각 부호 비트 및 제1 기설정 수량의 고정 소수점 숫자 비트를 포함하는 제1 획득 유닛; 상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 상기 제1 고정 소수점에 대응되는 제2 고정 소수 점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하도록 구성되는 곱셈기; 상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하도록 구성되는 제2 획득 유닛; 및 상기 고정 소수점 내적 계산 결과에 기반하여, 상기 고정 소수점 내적 계산 결과에 대응되는 부동 소수점 데이 터 포맷의 부동 소수점 내적 계산 결과를 획득하도록 구성되는 제3 획득 유닛을 포함하는 연산 장치. 청구항 10 제9항에 있어서, 상기 제2 획득 유닛은, 상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하도록 구성되 는 시프터; 및 상기 다수의 제1 고정 소수점에 상응하는 산술 시프트된 후의 다수의 고정 소수점 곱셈 값의 합을 구하여 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하도록 구성되는 가산기를 포함하는 연산 장치. 청구항 11 제10항에 있어서, 상기 시프터는, 상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소수점 곱 지수를 결정하도록 구성되는 결정 모듈; 상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 상기 제1 고정 소수점 곱 지수에 기반하 여, 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값을 획득하도 록 구성되는 획득 모듈; 및 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값에 기반하여, 상 기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하도록 구성되는 자리 이동 모듈을 포함하는 연산 장치. 청구항 12 제11항에 있어서, 상기 결정 모듈은 상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 값이 제일 큰 고정 소수점 곱 지수를 획득하여 제1 고정 소수점 곱 지수로 사용하도록 구성되고, 상기 획득 모듈은 상기 제1 고정 소수점 곱 지수와 상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 사이의 차이값을 계산하여 상기 고정 수소점 곱 지수에 대응되는 고정 소수점 곱셈 값의 상응하는 산술 시프트 값으로 사용하도록 구성되는 연산 장치. 청구항 13 제9항 내지 제12항 중 어느 한 항에 있어서, 상기 제1 획득 유닛은 상기 다수의 제1 부동 소수점 및 상기 다수의 제2 부동 소수점 중의 각각의 부동 소수점 에 대해 하기 서브 유닛의 동작을 수행하도록 구성되되, 제1 추출 서브 유닛은 상기 부동 소수점 중의 부호 비트, 지수 비트 및 부동 소수점 숫자 비트를 추출하도록 구 성되되, 상기 부동 소수점은 이진으로 표현되고; 제2 추출 서브 유닛은 상기 부동 소수점 숫자 비트 중 최상위의 상기 제2 기설정 수량의 상위 숫자 비트를 추출 하도록 구성되며; 제1 결정 서브 유닛은 상기 상위 숫자 비트에 기반하여, 상기 부동 소수점에 대응되는 고정 소수점을 결정하도 록 구성되고; 제2 결정 서브 유닛은 상기 부동 소수점의 지수 비트에 기반하여, 상기 부동 소수점에 대응되는 지수를 결정하 도록 구성되는 연산 장치. 청구항 14 제13항에 있어서, 상기 곱셈기는, 상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 제1 부동 소수점의 부호 비트 및 상기 다수의 제2 고정 소수점에 각각 상응하는 다수의 제2 부동 소수점의 부호 비트에 기반하여, 상기 다수의 제1 고정 소수점에 상응 하는 다수의 제1 보수 및 상기 다수의 제2 고정 소수점에 상응하는 다수의 제2 보수를 획득하도록 구성되는 획 득 서브 유닛; 상기 다수의 제1 보수 중의 각각의 제1 보수와 상기 제1 보수에 대응되는 제2 보수의 곱을 계산하여 상기 고정 소수점 곱셈 값을 획득하도록 구성되는 제1 계산 서브 유닛; 및 상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점에 상응하는 제1 지수와 상기 제1 고정 소수점에 대 응되는 제2 고정 소수점에 상응하는 제2 지수의 총합을 계산하여 상기 고정 소수점 곱 지수를 획득하도록 구성 되는 제2 계산 서브 유닛을 포함하는 연산 장치. 청구항 15 제9항 내지 제14항 중 어느 한 항에 있어서, 상기 연산 장치는 하나의 연산 주기 내에서 두개의 제1 기설정 길이의 벡터의 내적을 계산할 수 있고, 벡터의길이가 동일하고 모두 상기 제1 기설정 길이보다 큰 제3 벡터 및 제4 벡터에 대해, 상기 장치는, 상기 제1 기설정 길이에 기반하여 제3 벡터 및 제4 벡터를 각각 다수의 제1 벡터 및 다수의 제2 벡터로 분할하 도록 구성되되, 상기 다수의 제1 벡터와 상기 다수의 제2 벡터는 일대일로 대응되는 분할 유닛; 대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과를 각각 계산하도록 구성되는 제1 컴 퓨팅 유닛; 및 상기 대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과의 총합을 계산하여 상기 제3 벡터 및 상기 제4 벡터의 내적 계산 결과를 획득하도록 구성되는 제2 컴퓨팅 유닛을 더 포함하는 연산 장치. 청구항 16 연산 장치로서, 제1 행렬 및 제2 행렬을 획득하도록 구성되되, 상기 제1 행렬은 제1 수량의 행 벡터를 포함하고, 상기 제2 행렬 은 제2 수량의 열 벡터를 포함하며, 상기 행 벡터와 상기 열 벡터의 벡터 길이는 동일한 제4 획득 유닛; 및 제1항 내지 제7항 중 어느 한 항에 따른 방법에 따라, 상기 제1 행렬 중의 각각의 행 벡터 및 상기 제2 행렬 중 의 각각의 열 벡터의 내적 결과를 각각 획득하여 상기 제1 행렬 및 상기 제2 행렬의 내적 결과 행렬을 획득하도 록 구성되는 제5 획득 유닛을 포함하는 연산 장치. 청구항 17 칩으로서, 제9항 내지 제15항 중 어느 한 항에 따른 장치, 및 제16항에 따른 장치; 중 적어도 하나를 포함하는 칩. 청구항 18 전자 기기로서, 제17항에 따른 칩을 포함하는 전자 기기. 청구항 19 전자 기기로서, 적어도 하나의 프로세서; 및 상기 적어도 하나의 프로세서에 통신 연결된 메모리를 포함하되, 상기 메모리에는 상기 적어도 하나의 프로세서에 의해 실행 가능한 명령이 저장되고, 상기 명령은 상기 적어도 하나의 프로세서에 의해 실행되어 상기 적어도 하나의 프로세서가 제1항 내지 제8항 중 어느 한 항에 따른 방법 을 수행할 수 있도록 하는 전자 기기. 청구항 20 컴퓨터 명령이 저장된 비일시적 컴퓨터 판독 가능 저장 매체로서, 상기 컴퓨터 명령은 상기 컴퓨터가 제1항 내지 제8항 중 어느 한 항에 따른 방법을 수행하도록 하는데 사용되는 비일시적 컴퓨터 판독 가능 저장 매체. 청구항 21 컴퓨터 판독 가능 저장 매체에 저장된 컴퓨터 프로그램으로서， 상기 컴퓨터 프로그램은 명령을 포함하되, 상기 명령은 적어도 하나의 프로세서에 의해 실행될 경우, 제1항 내 지 제8항에 따른 연산 방법을 구현하는 컴퓨터 프로그램. 발명의 설명기 술 분 야 본 발명은 컴퓨터 기술 분야에 관한 것으로, 특히 칩 기술 분야, 인공지능 분야에 관한 것이고, 구체적으로 연 산 방법, 장치, 칩, 전자 기기, 컴퓨터 판독 가능 저장 매체 및 컴퓨터 프로그램 제품에 관한 것이다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능 기술의 발전에 따라 갈수록 많은 애플리케이션이 인공지능 기술을 기반으로 기존 알고리즘을 훨씬 능 가하는 효과를 획득하였고; 딥러닝은 현재 인공지능 기술의 핵심 기술이다. 딥러닝은 데이터 집약형 알고리즘이 자 계산 집약형 알고리즘이고, 또한 쾌속 반복 발전하는 알고리즘이다. CPU, GPU, DSP와 같은 기존의 범용 처리 기기는 범용 계산 작업을 위해 설계되었고, 딥러닝 애플리케이션을 처 리할 때, 계산 성능이 낮고, 효능이 낮는 등의 단점이 존재하여, 데이터 센터 등의 장면에 딥러닝 알고리즘의 대규모 배치를 효과적으로 지원할 수 없다. ASIC/FPGA 기반의 딥러닝 전용 가속 기기는 딥러닝의 계산 특점에 맞추어 하드웨어 구조를 딥 커스터마이징하여, 기존의 CPU, GPU, DSP 등 기기에 비해, 보다 높은 계산 성능 및 계산 효능을 구현할 수 있다. 이 부분에서 설명된 방법은 반드시 이전에 구상되거나 사용된 방법은 아니다. 별도로 명시되지 않는 한, 이 부 분에서 설명된 어떤 방법도 단지 이 부분에 포함된다는 이유만으로 선행 기술로 간주되어서는 안된다. 마찬가지 로, 별도로 명시되지 않는 한, 이 부분에서 제기된 문제는 임의의 선행 기술에서 공지된 것으로 간주되어서는 안된다. 본 발명은 연산 방법, 장치, 칩, 전자 기기, 컴퓨터 판독 가능 저장 매체 및 컴퓨터 프로그램 제품을 제공한다. 본 발명의 일 양태에 따르면, 본 발명은 연산 장치에 의해 수행되는 연산 방법을 제공하고, 상기 방법은, 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하여, 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 다수의 제2 부동 소 수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하되, 다수의 제1 부동 소수점 은 다수의 제2 부동 소수점과 일대일로 대응되고, 다수의 제1 고정 소수점 및 다수의 제2 고정 소수점 중의 각 각의 고정 소수점은 각각 부호 비트 및 제1 기설정 수량의 고정 소수점 숫자 비트를 포함하는 단계; 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 제1 고정 소수점에 대응되는 제2 고정 소수점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하는 단계; 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 제1 벡터 및 제 2 벡터의 고정 소수점 내적 계산 결과를 획득하는 단계; 및 고정 소수점 내적 계산 결과에 기반하여, 고정 소수 점 내적 계산 결과에 대응되는 부동 소수점 데이터 포맷의 부동 소수점 내적 계산 결과를 획득하는 단계를 포함 한다. 본 발명의 다른 양태에 따르면, 본 발명은 연산 장치에 의해 수행되는 연산 방법을 제공하고, 상기 방법은, 제1 행렬 및 제2 행렬을 획득하되, 제1 행렬은 제1 수량의 행 벡터를 포함하고, 제2 행렬은 제2 수량의 열 벡터를 포함하며, 행 벡터와 열 벡터의 벡터 길이는 동일한 단계; 및 상술한 벡터의 내적을 계산하기 위한 연산 장치에 의해 수행되는 연산 방법에 따라, 제1 행렬 중의 각각의 행 벡터 및 제2 행렬 중의 각각의 열 벡터의 내적 결과 를 각각 획득하여 제1 행렬 및 제2 행렬의 내적 결과 행렬을 획득하는 단계를 포함한다. 본 발명의 다른 양태에 따르면, 본 발명은 연산 장치를 제공하고, 상기 연산 장치는, 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하여, 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 다수의 제2 부동 소수점에 상응하는 이 진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하도록 구성되되, 다수의 제1 부동 소수점은 다수 의 제2 부동 소수점과 일대일로 대응되고, 다수의 제1 고정 소수점 및 다수의 제2 고정 소수점 중의 각각의 고 정 소수점은 각각 부호 비트 및 제1 기설정 수량의 고정 소수점 숫자 비트를 포함하는 제1 획득 유닛; 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 제1 고정 소수점에 대응되는 제2 고정 소수점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하도록 구성되는 곱셈기; 다수의 제1 고정 소수점에 각각 상응 하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하 여, 제1 벡터 및 제2 벡터의 고정 소수점 내적 계산 결과를 획득하도록 구성되는 제2 획득 유닛; 및 고정 소수점 내적 계산 결과에 기반하여, 고정 소수점 내적 계산 결과에 대응되는 부동 소수점 데이터 포맷의 부동 소수 점 내적 계산 결과를 획득하도록 구성되는 제3 획득 유닛을 포함한다. 본 발명의 다른 양태에 따르면, 본 발명은 연산 장치를 제공하고, 상기 연산 장치는, 제1 행렬 및 제2 행렬을 획득하도록 구성되되, 제1 행렬은 제1 수량의 행 벡터를 포함하고, 제2 행렬은 제2 수량의 열 벡터를 포함하며, 행 벡터와 열 벡터의 벡터 길이는 동일한 제4 획득 유닛; 및 상술한 벡터의 내적을 계산하기 위한 연산 장치에 의해 수행되는 연산 방법에 따라, 제1 행렬 중의 각각의 행 벡터 및 제2 행렬 중의 각각의 열 벡터의 내적 결과 를 각각 획득하여 제1 행렬 및 제2 행렬의 내적 결과 행렬을 획득하도록 구성되는 제5 획득 유닛을 포함한다. 본 발명의 다른 양태에 따르면, 상기 벡터의 내적을 계산하는 연산 장치 및 상기 행렬의 내적을 계산하는 연산 장치 중 적어도 하나를 포함하는 칩을 제공한다. 본 발명의 다른 양태에 따르면, 상기 칩을 포함하는 전자 기기를 제공한다. 본 발명의 다른 양태에 따르면, 적어도 하나의 프로세서; 및 적어도 하나의 프로세서에 통신 연결된 메모리를 포함하되, 메모리에는 적어도 하나의 프로세서에 의해 실행 가능한 명령이 저장되고, 명령은 적어도 하나의 프 로세서에 의해 실행되어 적어도 하나의 프로세서가 상기 벡터의 내적을 계산하는 연산 방법 또는 상기 행렬의 내적을 계산하는 연산 방법을 수행할 수 있도록 하는 전자 기기를 제공한다. 본 발명의 다른 양태에 따르면, 본 발명은 컴퓨터 명령이 저장된 비일시적 컴퓨터 판독 가능 저장 매체를 제공 하고, 컴퓨터 명령은 컴퓨터가 상기 벡터의 내적을 계산하기 위한 연산 방법 또는 상기 행렬의 내적을 계산하는 연산 방법을 수행하도록 한다. 본 발명의 다른 양태에 따르면, 본 발명은 컴퓨터 판독 가능 저장 매체에 저장된 컴퓨터 프로그램을 제공하고, 상기 컴퓨터 프로그램은 명령을 포함하되, 여기서 상기 명령은 적어도 하나의 프로세서에 의해 실행될 경우, 상 기 벡터의 내적을 계산하는 연산 방법 또는 상기 행렬의 내적을 계산하는 연산 방법을 구현한다. 본 발명의 하나 이상의 실시예에 따르면, 연산 장치 내부의 연산을 통해 연산 장치에 입력된 부동 소수점 데이 터를 고정 소수점 데이터로 전환하고, 고정 소수점 데이터에 기반하여 관련 연산을 완성할 수 있어, 부동 소수 점 데이터를 고정 소수점 데이터로 전환하는 센스리스 동작을 구현하고, 인건비와 계산 리소스를 절약한다. 본 부분에서 설명된 내용은 본 발명의 실시예의 핵심 또는 중요 특징을 표시하지 않으며, 또한 본 발명의 범위 도 한정하지 않는 것으로 이해해야 할 것이다. 본 발명의 다른 특징은 아래 명세서를 통해 쉽게 이해될 것이다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래 도면과 결부시켜 본 발명의 예시적 실시예를 설명하되, 여기에 이해를 돕기 위한 본 발명의 실시예의 다양"}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "한 세부사항들이 포함되지만, 이들은 단지 예시적인 것으로 이해해야 한다. 따라서, 본 기술분야의 통상의 기술 자는 본 발명의 범위를 벗어나지 않는 전제 하에 여기서 설명된 실시예에 대해 다양한 변형 및 수정을 진행할 수 있음을 이해해야 한다. 마찬가지로, 명확 및 간략을 위해, 아래의 설명에서 공지 기능 및 구조에 대한 설명 을 생략한다. 본 발명에서, 별도의 설명이 없는 한, \"제1\", \"제2\" 등의 용어는 다양한 요소들을 설명하기 위해 사용된 것으로, 이 요소들의 위치 관계, 시간 순서 관계 또는 중요성 관계를 한정하려는 의도가 아니며, 이러한 용어들 은 단지 한 요소와 다른 한 요소를 구별하기 위함이다. 일부 예시에서, 제1 요소와 제2 요소는 해당 요소의 동 일한 구현예를 가리킬 수 있는 반면, 일부 경우에는 문맥 상의 설명을 기반으로 서로 다른 구현예를 가리킬 수 도 있다. 본 발명에서 다양한 상기 예시에 대한 설명에서 사용된 용어는 단지 특정 예시를 설명하려는 목적을 위한 것이 지 한정하려는 것이 아니다. 문맥 상 별도로 명확히 알려진 바가 없는 한, 특별히 요소의 수량을 한정하지 않는 다면, 해당 요소는 하나일 수도 있고 다수일 수도 있다. 또한, 본 발명에서 사용된 용어 \"및/또는\"은 나열된 항 목 중의 어느 하나 및 모든 가능한 조합 방식을 포함한다. 아래, 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 딥러닝 알고리즘의 핵심 동작은 행렬 곱셈 동작이고, 주류의 언어 모델(예를 들어, BERT, ERNIE 등)에는 다량의 행렬 곱셈이 포함되며, 주류의 머신 비전 모델(예를 들어, RESNET, MASK-RCNN, YOLO, SSD 등의 네트워크)에는 대량의 콘볼루션 동작이 포함되고, 콘볼루션 동작은 일반적으로 행렬 연산으로 전환되어 구현된다. 딥러닝 네트워크는 모두 단정밀도 부동 소수점 포맷(즉, float 포맷)의 데이터에 기반하여 행렬 곱셈 연산을 진 행한 것으로, 딥러닝의 발전에 따라, 관련 기술자들은 행렬 곱셈 동작 및 콘볼루션 동작에 대하여 부호 16 bit 가 있는 고정 소수점 데이터와 같은 고정 소수점 정밀도를 사용하면, 하드웨어가 구현하는 면적 및 소비 전력을 현저히 감소하고, 더 나은 성능/소비 전력비, 성능/면적비를 획득하며, 동시에 정밀도에 현저한 손실이 없음을 보증할수 있는 것을 발견하였다. 관련 기술에서, 딥러닝 네트워크 중의 행렬 곱셈 연산은 딥러닝 칩 중의 행렬 곱셈 장치를 통해 완성할 수 있다. 행렬 곱셈 장치는 고정 소수점 연산을 지원하지만, 관련 기술자가 독립적인 장치를 사용하여 먼저 고정 소수점화를 통해 부동 소수점 정밀도의 데이터를 고정 소수점 데이터로 전환한 다음, 고정 소수점 데이터를 행 렬 곱셈 장치에 입력하여 연산을 진행해야 한다. 본 발명의 실시예는 연산 장치에 의해 수행되는 연산 방법을 제공하고, 연산 장치 내부의 연산을 통해 연산 장 치에 입력된 부동 소수점 데이터를 고정 소수점 데이터로 전환한 다음, 고정 소수점 데이터에 기반하여 벡터 곱 셈 또는 행렬 곱셈 연산을 진행할 수 있어, 부동 소수점 데이터를 고정 소수점 데이터로 전환하는 센스리스 동 작을 구현하고, 인건비와 계산 리소스를 절약한다. 본 발명의 실시예에 따르면, 도 1에 도시된 바와 같이, 연산 장치에 의해 수행되는 연산 방법을 제공하고, 상기 연산 방법은, 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하여, 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 다 수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하되, 다수의 제1 부동 소수점은 다수의 제2 부동 소수점과 일대일로 대응되고, 다수의 제1 고정 소수점 및 다수의 제2 고정 소수점 중의 각각의 고정 소수점은 각각 부호 비트 및 제1 기설정 수량의 고정 소수점 숫자 비트를 포함하는 단 계 S101; 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 제1 고정 소수점에 대응되는 제2 고정 소수 점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하는 단계 S102; 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수 에 기반하여, 제1 벡터 및 제2 벡터의 고정 소수점 내적 계산 결과를 획득하는 단계 S103; 및 고정 소수점 내적 계산 결과에 기반하여, 고정 소수점 내적 계산 결과에 대응되는 부동 소수점 데이터 포맷의 부동 소수점 내적 계산 결과를 획득하는 단계 S104를 포함할 수 있다. 이로써, 연산 장치 내부의 연산을 통해 연산 장치에 입력된 부동 소수점 데이터를 고정 소수점 데이터로 전환하 고, 고정 소수점 데이터에 기반하여 관련 연산을 완성할 수 있어, 부동 소수점 데이터를 고정 소수점 데이터로전환하는 센스리스 동작을 구현하고, 인건비와 계산 리소스를 절약한다. 도 2는 본 발명의 실시예의 벡터 곱셈 장치의 구조 블록도를 도시한다. 일부 실시예에서, 도 2에 도시된 바와 같은 벡터 곱셈 장치는 칩 상에 배치된 하나의 연산 장치일 수 있고, 상기 연산 방법은 벡터 곱셈 장치에 의해 구현될 수 있다. 구체적으로, 벡터 곱셈 장치는 데이 터 추출 모듈, 고정 소수점 곱셈 모듈, 지수 비교 모듈, 자리 이동 모듈, 가산기및 역 고정 소수점화 모듈을 포함한다. IEEE 754 표준에 따르면, 단정밀도 부동 소수점 데이터는 {S, E, M}으로 표시되고, 그 중에는 1bit의 부호 비트 S, 8bit의 지수 비트 E 및 23bit의 부동 소수점 숫자 비트 M이 포함되며, 해당 부동 소수점 데이터의 실제 값 N 은 아래와 같은 공식으로 계산할 수 있다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "일부 실시예에서, 먼저 제1 벡터 A {a[0], a[1], …, a[k-1]} 및 제2 벡터 B {b[0], b[1], …, b[k-1]}를 병렬 로 벡터 곱셈 장치 중의 데이터 추출 모듈에 입력하되, 여기서 k는 2보다 큰 양의 정수이다. 제1 벡 터 A 중의 각각의 제1 부동 소수점 a[i] 및 제2 벡터 B 중의 각각의 제2 부동 소수점 b[i]는 모두 단정밀도 부 동 소수점 데이터(여기서 i∈[0,k-1])이고, 그 저장 포맷은 상기와 같다. 일부 실시예에서, 먼저 데이터 추출 모듈을 통해 각각의 제1 부동 소수점 a[k-1] 및 각각의 제2 부동 소수 점 b[k-1]를 처리하여 각각 제1 고정 소수점 및 제2 고정 소수점으로 전환할 수 있다. 일부 실시예에서, 도 3에 도시된 바와 같이, 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 다수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다 수의 제2 지수를 획득하는 단계는, 다수의 제1 부동 소수점 및 다수의 제2 부동 소수점 중의 각각의 부동 소수 점에 대해 하기 동작을 수행하되, 상기 동작은, 상기 부동 소수점 중의 부호 비트, 지수 비트 및 부동 소수점 숫자 비트를 추출하되, 상기 부동 소수점은 이진으로 표현되는 단계 S301; 부동 소수점 숫자 비트 중 최상위의 제2 기설정 수량의 상위 숫자 비트를 추출하는 단계 S302; 상위 숫자 비트 및 상기 부동 소수점의 부호 비트에 기반하여, 부동 소수점에 대응되는 고정 소수점을 결정하는 단계 S303; 및 상기 부동 소수점의 지수 비트에 기 반하여, 상기 부동 소수점에 대응되는 지수를 결정하는 단계 S304를 포함한다. 이로써, 본 발명의 연산 장치를 통해 입력된 부동 소수점을 고정 소수점으로 전환할 수 있음으로, 부동 소수점 데이터를 고정 소수점 데이터로 전환되는 센스리스를 구현하고, 사용자의 체험을 향상시킴과 동시에 별도의 리 소스 없이 데이터 고정 소수점화 처리를 수행하여 계산 리소스를 절약한다. 먼저, 데이터 추출 모듈을 통해 각각의 제1 부동 소수점 a[i] 및 각각의 제2 부동 소수점 b[i] 중의 부호 비트, 지수 비트 및 부동 소수점 숫자 비트를 병렬로 각각 추출하되, 여기서 부호 비트는 각각 a[i][31] 및 b[i][31]로 기록되고, 지수 비트는 각각 a[i][30:23] 및 b[i][30:23]로 기록되며, 부동 소수점 숫자 비트는 각 각 a[i][22:0] 및 b[i][22:0]로 기록된다. 다음, 그 중의 부동 소수점 숫자 비트에서 최상위의 제2 기설정 수량의 상위 숫자 비트를 각각 추출한다. 일부 실시예에서, 전환할 제1 고정 소수점 및 제2 고정 소수점은 16bit 고정 소수점 데이터일 수 있고, 상응하 게, 제2 기설정 수량은 14비트일 수 있으며, 즉 각각 a[i][22:0] 및 b[i][22:0]에 대해 최상위의 14비트 데이터 를 추출하고, 획득된 상위 숫자 비트는 각각 a[i][22:9] 및 b[i][22:9]이다. 일부 실시예에서, 아래와 같은 공식에 기반하여, 상위 숫자 비트 및 부호 비트를 기반으로, 각각의 부동 소수점 에 대응되는 고정 소수점을 획득할 수 있다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "여기서, a.us[i] 및 b.us[i]는 각각 제1 부동 소수점 a[i] 및 제2 부동 소수점 b[i]에 대응되는 제1 고정 소수 점 및 제2 고정 소수점을 표시하고, 또한 여기서, a[i][22:9] 및 b[i][22:9] 앞에 보충된 두자리 데이터 중의은 부호 비트이며, 은 부동 소수점 데이터를 저장할 때 생략된 소수점 앞의 정수를 채우는데 사용된다. 제1 고정 소수점 a.us[i] 및 제2 고정 소수점 b.us[i]에 각각 대응되는 제1 지수 a.e[i] 및 제2 지수 b.e[i]는 아래와 같은 공식을 기반으로 획득할 수 있다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "일부 실시예에서, 도 4에 도시된 바와 같이, 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 제1 고정 소수점에 대응되는 제2 고정 소수점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하는 단계 는, 다수의 제1 고정 소수점에 상응하는 다수의 제1 보수 및 다수의 제2 고정 소수점에 상응하는 다수의 제2 보 수를 획득하는 단계 S401; 다수의 제1 보수 중의 각각의 제1 보수와 제1 보수에 대응되는 제2 보수의 곱을 계산 하여 고정 소수점 곱셈 값을 획득하는 단계 S402; 및 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점에 상응하는 제1 지수와 상기 제1 고정 소수점에 대응되는 제2 고정 소수점에 상응하는 제2 지수의 총합을 계산하 여 고정 소수점 곱 지수를 획득하는 단계 S403를 포함할 수 있다. 이로써, 고정 소수점을 보수로 전환하는 것을 통해 후속 연산을 진행하여 부호 비트도 연산에 참여할 수 있도록 함으로써 단독으로 부호 비트를 계산할 필요가 없어 계산 리소스를 절약한다. 일부 실시예에서, 각각 제1 부동 소수점 a[i] 및 제2 부동 소수점 b[i]에 대응되는 부호 비트 a[i][31] 및 b[i][31]에 기반하여, 하기 공식을 통해 제1 고정 소수점 a.us[i] 및 제2 고정 소수점 b.us[i]에 각각 상응하는 제1 보수 a.s[i] 및 제2 보수 b.s[i]를 획득할 수 있다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "이로써, 데이터 추출 모듈을 통해 제1 벡터 A 중의 각각의 제1 부동 소수점 a[i] 및 제2 벡터 B 중의 각각 의 제2 부동 소수점 b[i]에 대해 각각 상응하게 각각의 제1 고정 소수점 a.us[i] 및 그 보수 a.s[i] 및 각각의 제2 고정 소수점 b.us[i] 및 그 보수 b.s[i]를 획득하고, 데이터 추출 모듈을 통해 고정 소수점 곱셈 모듈 로 전송된다. 동시에, 데이터 추출 모듈은 각각의 제1 지수 a.e[i] 및 각각의 제2 지수 b.e[i]를 지수 비 교 모듈로 전송할 수 있다. 일부 실시예에서, 고정 소수점 곱셈 모듈은 k그룹의 16bit 고정 소수점 데이터의 고정 소수점 곱셈 서브 모듈을 포함할 수 있고, 고정 소수점 곱셈 모듈의 입력 데이터는 각각의 제1 고정 소수점 a.us[i] 및 각각 의 제2 고정 소수점 b.us[i]일 수 있으며, 상응하는 제1 고정 소수점 및 제2 고정 소수점을 곱하여 상응하는 고 정 소수점 곱셈 값을 획득하고, 상기 고정 소수점 곱셈 값의 부호는 상기 제1 고정 소수점 및 상기 제2 고정 소 수점에 상응하는 제1 부동 소수점 및 제2 부동 소수점의 부호 비트를 통해 판단해야 한다. 일부 실시예에서, 고정 소수점 곱셈 모듈은 k그룹의 16bit 고정 소수점 데이터의 고정 소수점 곱셈 서브 모듈을 포함할 수 있고, 고정 소수점 곱셈 모듈의 입력 데이터도 각각의 제1 고정 소수점에 상응하는 제1 보수 a.s[i] 및 각각의 제2 고정 소수점에 상응하는 제2 보수 b.s[i]일 수 있다. 또한, 각 쌍의 상응하는 제1 보수 a.s[i] 및 제2 보수 b.s[i]를 곱하여 고정 소수점 곱셈 값 m[i]을 획득하고, 구체적 공식은 아래와 같다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "여기서, 각각의 고정 소수점 곱셈 값 m[i]의 비트수는 32bit이다. 동시에, 상응하게, 지수 비교 모듈을 통해 각각의 고정 소수점 곱셈 값 m[i]에 대응되는 고정 소수점 곱 지수 ab.e[i]를 획득할 수 있고, 구체적 공식은 아래와 같다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "각각의 고정 소수점 곱셈 값에 대응되는 지수가 다르므로, 각각의 고정 소수점 곱셈 값의 합을 구하기 전에, 먼 저 각각의 고정 소수점 곱셈 값을 동일한 숫자 범위로 통일시켜야 한다. 예를 들어, 두개의 고정 소수점 곱셈 값의 숫자 비트가 모두 1001이지만, 이의 지수에 대응되는 숫자는 각각 2 및 -2이면, 이의 실제 값은 각각 100.1 및 0.01001이므로(즉, 지수 0을 기준으로 이 두개의 고정 소수점 곱셈 값을 자리 이동 및 자리 맞춤 시킴 으로써 이 두개의 고정 소수점 곱셈 값을 동일한 숫자 범위로 통일시킴), 그 후에 다시 합을 구해 계산하여 얻 은 결과가 정확하다. 관련 기술에서, 통상적으로 데이터를 입력하기 전에, 먼저 각각의 벡터 중의 최대치를 획득하고, 상기 최대치를 기반으로 벡터 중의 각각의 데이터의 숫자 범위를 통일한다. 이러한 방식은 데이터가 고정 소수점 데이터로 전 환된 후, 다시 비교적 큰 정밀도를 잃게 한다. 일부 실시예에서, 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수 점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 제1 벡터 및 제2 벡터의 고정 소수점 내적 계산 결과 를 획득하는 단계는, 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 고정 소수점 곱셈 값에 대해 산술 시프트를 수행 하는 단계; 및 다수의 제1 고정 소수점에 상응하는 산술 시프트된 후의 다수의 고정 소수점 곱셈 값의 합을 구 하여 제1 벡터 및 제2 벡터의 고정 소수점 내적 계산 결과를 획득하는 단계를 포함한다. 이로써, 각각의 고정 소수점 곱셈 값을 획득한 후, 고정 소수점 내적 계산 결과를 계산하기 전에, 각각의 고정 소수점 곱셈 값에 대해 자리 이동을 수행하여 각각의 고정 소수점 곱셈 값의 숫자 범위를 통일하는데, 이는 관 련 기술 중의 방식에 비해, 데이터 정밀도의 손실을 감소시키고, 계산의 정확도를 향상시킬 수 있다. 일부 실시예에서, 각각의 고정 소수점 곱셈 값 및 각각의 고정 소수점 곱 지수를 상응하게 자리 이동 모듈(24 0)에 입력하여, 상응하는 고정 소수점 곱 지수를 기반으로 각각의 고정 소수점 곱셈 값에 대해 산술 시프트를 수행할 수 있으며, 이로써, 각각의 고정 소수점 곱셈 값을 동일한 숫자 범위로 자리 맞춤시킨 다음, 자리 맞춤 후의 고정 소수점 곱셈 값을 가산기에 입력하여, 제1 벡터 및 제2 벡터의 고정 소수점 내적 계산 결과를 획득한다. 일부 실시예에서, 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수 점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행 하는 단계는, 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소수점 곱 지수를 결정하는 단계; 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 제1 고정 소수점 곱 지수에 기반하여, 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값을 획득하 는 단계; 및 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값에 기반 하여, 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하는 단계를 포함한다. 일부 실시예에서, 모든 고정 소수점 곱 지수에서 하나의 제1 고정 소수점 곱 지수를 결정하여 산술 시프트의 기 준으로 사용할 수 있고; 다른 고정 소수점 곱 지수와 상기 제1 고정 소수점 곱 지수 사이의 차이값을 계산하여 각각의 고정 소수점 곱셈 값에 상응하는 자리 이동 거리를 결정할 수 있다. 이로써, 연산을 더욱 간략화할 수 있어 연산 효율을 향상시키고, 계산 리소스를 절약한다. 일부 실시예에서, 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소수점 곱 지 수를 결정하는 단계는, 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 값이 제일 큰 고정 소수점 곱 지수를 획득하여 제1 고정 소수점 곱 지수로 사용하는 단계를 포함하고; 또한, 여기서 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 제1 고정 소수점 곱 지수에 기반하여, 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값을 획득하는 단계는, 제1 고정 소수점 곱 지수와 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 사이의 차이값을 계산하여 고정 수소점 곱 지수에 대응되는 고정 소수점 곱셈 값의 상응하는 산술 시프트 값으로 사용하는 단계를 포함한다. 이로써, 제1 고정 소수점 곱 지수인 기준 지수를 모든 지수 중의 최대 지수로 결정함으로써 실제 값이 비교적 큰 데이터에 대한 비교적 많은 정밀도 손실을 방지하고, 계산의 정확도를 보장할 수 있다. 일부 실시예에서, 먼저 지수 비교 모듈을 통해 모든 고정 소수점 곱 지수 ab.e[i] 중의 최대 지수를 획득 하여 제1 고정 소수점 곱 지수 ab.e.max로 사용할 수 있고, 구체적 공식은 아래와 같다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "다음, 제1 고정 소수점 곱 지수 ab.e.max와 각각의 고정 소수점 곱 지수 ab.e[i]의 차이값을 계산하여, 각각의 산술 시프트 값 sft[i]를 획득하고, 구체적 공식은 아래와 같다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 10, "content": "지수 비교 모듈에서 출력된 각각의 산술 시프트 값 sft[i] 및 고정 소수점 곱셈 모듈에서 출력된 각 각의 고정 소수점 곱셈 값 m[i]을 자리 이동 모듈에 입력하여, 자리 이동 모듈이 각각의 고정 소수점 곱셈 값 m[i]에 대해 이의 상응하는 산술 시프트 값 sft[i]를 기반으로 산술 오른쪽 자리 이동을 수행하여 상응 하는 산술 시프트 후의 고정 소수점 곱셈 값 m.s[i]을 획득하고, 구체적 공식은 아래와 같다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 11, "content": "일부 실시예에서, 자리 이동 모듈에서 출력된 각각의 산술 시프트 후의 고정 소수점 곱셈 값 m.s[i]을 가 산기에 입력하고, 가산기에 기반하여 산술 시프트 후의 고정 소수점 곱셈 값의 합을 구함으로써 제1 벡터 A와 제2 벡터 B의 고정 소수점 내적 계산 결과 s.i를 획득할 수 있고, 구체적 공식은 아래와 같다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 12, "content": "여기서, 고정 소수점 내적 계산 결과 s.i는 비트수가 (32+j)bit인 부호 있는 고정 소수점 데이터이고, 또한, 여 기서 j는 아래와 같은 공식을 통해 결정된다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 13, "content": "여기서, 는 데이터를 반올림하기 위한 함수이다. 이로써, 고정 소수점 내적 계산 결과 s.i에 더 많 은 비트수를 설정하여 합을 구하는 과정에서 데이터 오버플로를 방지한다. 일부 실시예에서, 고정 소수점 내적 계산 결과에 기반하여, 고정 소수점 내적 계산 결과에 대응되는 부동 소수 점 데이터 포맷의 부동 소수점 내적 계산 결과를 획득하는 단계는 역 고정 소수점화 모듈을 통해 처리할 수 있다. 가산기는 고정 소수점 내적 계산 결과 s.i를 역 고정 소수점화 모듈로 전달하고, 먼저 역 고정 소수 점화 모듈을 통해 고정 소수점 내적 계산 결과 s.i를 등가의 부동 소수점 포맷의 데이터s.f로 전환한다. 동시에, 지수 비교 모듈은 제1 고정 소수점 곱 지수 ab.e.max를 역 고정 소수점화 모듈로 전달하고, 역 고정 소수점화 모듈을 통해 제1 고정 소수점 곱 지수 ab.e.max를 부동 소수점 포맷의 지수 데이터 d.f 로 전환하고, 구체적 공식은 아래와 같다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 14, "content": "다음, 역 고정 소수점화 모듈 중의 부동 소수점 곱셈기를 통해 s.f 및 d.f의 곱셈을 계산하여, 제1 벡터 및 제2 벡터의 부동 소수점 데이터 포맷의 부동 소수점 내적 계산 결과 res를 획득하고, 구체적 공식은 아래와 같다."}
{"patent_id": "10-2023-0063492", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 15, "content": "일부 실시예에서, 연산 장치는 하나의 연산 주기 내에서 두개의 제1 기설정 길이의 벡터의 내적을 계산할 수 있 고, 벡터의 길이가 동일하고 모두 제1 기설정 길이보다 큰 제3 벡터 및 제4 벡터에 대해, 상기 방법은, 제1 기 설정 길이에 기반하여 제3 벡터 및 제4 벡터를 각각 다수의 제1 벡터 및 다수의 제2 벡터로 분할하되, 다수의 제1 벡터와 다수의 제2 벡터는 일대일로 대응되는 단계; 대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소 수점 내적 계산 결과를 각각 계산하는 단계; 및 대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내 적 계산 결과의 총합을 계산하여 제3 벡터 및 제4 벡터의 내적 계산 결과를 획득하는 단계를 더 포함한다. 이로써, 입력 벡터를 분할하고, 서로 다른 연산 주기에 연산 장치에 각각 입력하며, 각각의 연산 주기에서 획득 한 결과를 누적함으로써 더 큰 규모의 벡터의 내적 계산을 구현할 수 있다. 도 5는 본 발명의 또 다른 실시예의 벡터 곱셈 장치의 구조 블록도를 도시한다. 일부 실시예에서, 도 5에 도시된 바와 같은 벡터 곱셈 장치는 칩 상에 배치된 하나의 연산 장치일 수 있고, 상기 연산 방법은 벡터 곱셈 장치에 의해 구현될 수 있다. 구체적으로, 벡터 곱셈 장치는 데이 터 추출 모듈, 고정 소수점 곱셈 모듈, 지수 비교 모듈, 자리 이동 모듈, 가산기, 역 고정 소수점화 모듈 및 누적 모듈을 포함한다. 여기서, 벡터 곱셈 장치 중의 모듈~모듈의 동작은 상기 벡터 곱셈 장치 중의 모듈~모 듈의 동작과 유사하므로 여기서 자세히 설명하지 않는다. 일부 실시예에서, 데이터 추출 모듈을 통해 각각의 연산 주기 내에 벡터 곱셈 장치에 입력된 제3 벡 터 및 제4 벡터에 대해 제1 기설정 길이 제1 벡터 및 제2 벡터를 순차적으로 추출하고, 상기 연산 주기에서 상 기 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과를 획득하며, 이를 누적 모듈에 저장할 수 있다. 각각의 부동 소수점 내적 계산 결과를 획득한 후, 누적 모듈을 통해 모든 부동 소수점 내적 계산 결과의 합을 계산함으로써 제3 벡터 및 제4 벡터의 부동 소수점 포맷의 내적 계산 결과를 획득한다. 일부 실시예에서, 도 6에 도시된 바와 같이, 행렬 곱셈을 계산하는 연산 장치에 의해 수행되는 연산 방법을 더 제공하고, 상기 방법은, 제1 행렬 및 제2 행렬을 획득하되, 제1 행렬은 제1 수량의 행 벡터를 포함하고, 제2 행 렬은 제2 수량의 열 벡터를 포함하며, 행 벡터와 열 벡터의 벡터 길이는 동일한 단계 S601; 및 상기 벡터의 내 적을 계산하기 위한 연산 방법에 따라, 제1 행렬 중의 각각의 행 벡터 및 제2 행렬 중의 각각의 열 벡터의 내적 결과를 각각 획득하여 제1 행렬 및 제2 행렬의 내적 결과 행렬을 획득하는 단계 S602를 포함한다. 도 7은 본 발명의 실시예의 행렬 곱셈 장치의 구조 블록도를 도시한다. 일부 실시예에서, 도 7에 도시된 바와 같은 행렬 곱셈 장치는 칩상에 배치된 하나의 연산 장치일 수 있고, 행렬 곱셈을 계산하는 상기 연산 방법은 상기 행렬 곱셈 장치를 통해 구현될 수 있다. 여기서, 제1 행렬은 m개의 행 벡터 A, A, ..., A(m-1)를 포함하고, 제2 행렬은 n개의 열 벡터 B, B, …, B(n-1)를 포함한다. 도 7에 도시된 바와 같은 행렬 곱셈 장치에는 m×n개의 벡터 곱셈 장치가 포함되 고, 그 중의 각각의 벡터 곱셈 장치는 도 2에 도시된 벡터 곱셈 장치 또는 도 5에 도시된 벡터 곱셈 장치 일 수 있으며, 각각의 벡터 곱셈 장치는 모두 벡터의 내적을 계산하는 상기 연산 방법을 통해 행 벡터 A 및 열 벡터 B의 벡터 내적을 계산할 수 있어, 각각의 벡터 곱셈 장치의 계산 결과를 획득하여 제1 행렬 및 제2 행렬의 내적 결과 행렬을 획득할 수 있다. 일부 실시예에서, 도 8에 도시된 바와 같이, 연산 장치를 제공하고, 상기 연산 장치는, 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하여, 다수의 제1 부 동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 다수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하도록 구성되되, 다수의 제1 부동 소 수점은 다수의 제2 부동 소수점과 일대일로 대응되고, 다수의 제1 고정 소수점 및 다수의 제2 고정 소수점 중의 각각의 고정 소수점은 각각 부호 비트 및 제1 기설정 수량의 고정 소수점 숫자 비트를 포함하는 제1 획득 유닛 ; 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 제1 고정 소수점에 대응되는 제2 고정 소수점 의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하도록 구성되는 곱셈기; 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소 수점 곱 지수에 기반하여, 제1 벡터 및 제2 벡터의 고정 소수점 내적 계산 결과를 획득하도록 구성되는 제2 획 득 유닛; 및 고정 소수점 내적 계산 결과에 기반하여, 고정 소수점 내적 계산 결과에 대응되는 부동 소수 점 데이터 포맷의 부동 소수점 내적 계산 결과를 획득하도록 구성되는 제3 획득 유닛을 포함할 수 있다. 여기서, 연산 장치 중의 유닛-유닛의 동작은 상기 연산 장치에 의해 수행되는 연산 방법 중의 단계 S101~단계 S104의 동작과 유사하므로 여기서 자세히 설명하지 않는다. 일부 실시예에서, 제2 획득 유닛은, 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산 술 시프트를 수행하도록 구성되는 시프터; 및 다수의 제1 고정 소수점에 상응하는 산술 시프트된 후의 다수의 고정 소수점 곱셈 값의 합을 구하여 제1 벡터 및 제2 벡터의 고정 소수점 내적 계산 결과를 획득하도록 구성되 는 가산기를 포함할 수 있다. 일부 실시예에서, 시프터는, 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소 수점 곱 지수를 결정하도록 구성되는 결정 모듈; 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 제1 고정 소수점 곱 지수에 기반하여, 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응 하는 산술 시프트 값을 획득하도록 구성되는 획득 모듈; 및 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수 점 곱셈 값에 상응하는 산술 시프트 값에 기반하여, 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하도록 구 성되는 자리 이동 모듈을 포함할 수 있다. 일부 실시예에서, 결정 모듈은, 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 값이 제일 큰 고정 소수점 곱 지수를 획득하여 제1 고정 소수점 곱 지수로 사용하도록 구성될 수 있고; 또한, 여기서 획득 모듈은, 제1 고정 소수점 곱 지수와 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 사이의 차이 값을 계산하여 고정 수소점 곱 지수에 대응되는 고정 소수점 곱셈 값의 상응하는 산술 시프트 값으로 사용하도 록 구성될 수 있다. 일부 실시예에서, 제1 획득 유닛은, 다수의 제1 부동 소수점 및 다수의 제2 부동 소수점 중의 각각의 부동 소수 점에 대해 하기 서브 유닛의 동작을 수행하도록 구성될 수 있되, 제1 추출 서브 유닛은 상기 부동 소수점 중의 부호 비트, 지수 비트 및 부동 소수점 숫자 비트를 추출하도록 구성되되, 여기서 상기 부동 소수점은 이진으로 표현되고; 제2 추출 서브 유닛은 부동 소수점 숫자 비트 중 최상위의 상제2 기설정 수량의 상위 숫자 비트를 추 출하도록 구성되며; 제1 결정 서브 유닛은 상위 숫자 비트에 기반하여, 부동 소수점에 대응되는 고정 소수점을 결정하도록 구성되고; 및 제2 결정 서브 유닛은 상기 부동 소수점의 지수 비트에 기반하여, 상기 부동 소수점에 대응되는 지수를 결정하도록 구성된다. 일부 실시예에서, 곱셈기는, 다수의 제1 고정 소수점에 각각 상응하는 다수의 제1 부동 소수점의 부호 비트 및 다수의 제2 고정 소수점에 각각 상응하는 다수의 제2 부동 소수점의 부호 비트에 기반하여, 다수의 제1 고정 소 수점에 상응하는 다수의 제1 보수 및 다수의 제2 고정 소수점에 상응하는 다수의 제2 보수를 획득하도록 구성되 는 획득 서브 유닛; 다수의 제1 보수 중의 각각의 제1 보수와 제1 보수에 대응되는 제2 보수의 곱을 계산하여 고정 소수점 곱셈 값을 획득하도록 구성되는 제1 계산 서브 유닛; 및 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점에 상응하는 제1 지수와 제1 고정 소수점에 대응되는 제2 고정 소수점에 상응하는 제2 지수의 총합 을 계산하여 고정 소수점 곱 지수를 획득하도록 구성되는 제2 계산 서브 유닛을 포함할 수 있다. 일부 실시예에서, 상기 연산 장치는 하나의 연산 주기 내에서 두개의 제1 기설정 길이의 벡터의 내적을 계산할 수 있고, 벡터의 길이가 동일하고 모두 상기 제1 기설정 길이보다 큰 제3 벡터 및 제4 벡터에 대해, 상기 장치 는, 제1 기설정 길이에 기반하여 제3 벡터 및 제4 벡터를 각각 다수의 제1 벡터 및 다수의 제2 벡터로 분할하도 록 구성되되, 상기 다수의 제1 벡터와 상기 다수의 제2 벡터는 일대일로 대응되는 분할 유닛; 대응하는 여러 그 룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과를 각각 계산하도록 구성되는 제1 컴퓨팅 유닛; 및 대 응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과의 총합을 계산하여 제3 벡터 및 제4 벡터의 내적 계산 결과를 획득하도록 구성되는 제2 컴퓨팅 유닛을 더 포함할 수 있다. 일부 실시예에서, 도 9에 도시된 바와 같이, 연산 장치를 더 제공하고, 상기 연산 장치는, 제1 행렬 및 제2 행렬을 획득하도록 구성되되, 제1 행렬은 제1 수량의 행 벡터를 포함하고, 제2 행렬은 제2 수량의 열 벡 터를 포함하며, 행 벡터와 열 벡터의 벡터 길이는 동일한 제4 획득 유닛; 및 상술한 벡터의 내적을 계산하 기 위한 연산 장치에 의해 수행되는 연산 방법에 따라, 제1 행렬 중의 각각의 행 벡터 및 제2 행렬 중의 각각의열 벡터의 내적 결과를 각각 획득하여 제1 행렬 및 제2 행렬의 내적 결과 행렬을 획득하도록 구성되는 제5 획득 유닛을 포함한다. 여기서, 연산 장치900 중의 유닛-유닛의 동작은 상기 행렬 곱셈을 계산하는 연산 장치에 의해 수행되 는 연산 방법 중의 단계 S601~단계 S602의 동작과 유사하므로 여기서 설명하지 않는다. 일부 실시예에서, 상기 벡터의 내적을 계산하는 연산 장치 및 상기 행렬의 내적을 계산하는 연산 장치 중 적어 도 하나를 포함하는 칩을 제공한다. 일부 실시예에서, 상기 칩을 포함하는 전자 기기를 제공한다. 일부 실시예에서, 적어도 하나의 프로세서; 및 적어도 하나의 프로세서에 통신 연결된 메모리를 포함하되; 여기 서 메모리에는 적어도 하나의 프로세서에 의해 실행 가능한 명령이 저장되고, 명령은 적어도 하나의 프로세서에 의해 실행되어 적어도 하나의 프로세서가 상기 벡터의 내적을 계산하는 연산 방법 또는 상기 행렬의 내적을 계 산하는 연산 방법을 수행할 수 있도록 하는 전자 기기를 제공한다. 일부 실시예에서, 컴퓨터 명령이 저장된 비일시적 컴퓨터 판독 가능 저장 매체를 제공하고, 여기서 컴퓨터 명령 은 컴퓨터가 상기 벡터의 내적을 계산하기 위한 연산 방법 또는 상기 행렬의 내적을 계산하는 연산 방법을 수행 하도록 한다. 일부 실시예에서, 컴퓨터 프로그램을 포함하되, 컴퓨터 프로그램은 프로세세에 의해 실행될 경우, 상기 벡터의 내적을 계산하는 연산 방법 또는 상기 행렬의 내적을 계산하는 연산 방법을 구현하는 컴퓨터 프로그램 제품을 제공한다. 본 발명의 실시예에 따르면, 전자 기기, 판독 가능 저장 매체 및 컴퓨터 프로그램 제품을 더 제공한다. 도 10을 참조하면, 본 발명의 서버 또는 클라이언트로 사용될 수 있는 전자 기기의 구조 블록도를 설명하 려는데, 이는 본 발명의 각 양태에 적용되는 하드웨어 기기의 예시이다. 전자 기기는 랩톱 컴퓨터, 데스크톱 컴 퓨터, 운영 플랫폼, 개인 정보 단말기, 서버, 블레이드 서버, 대형 컴퓨터, 및 다른 적합한 컴퓨터와 같은 다양 한 형태의 디지털 전자의 컴퓨터 기기를 의미한다. 전자 기기는 개인 디지털 처리, 셀룰러폰, 스마트폰, 웨어러 블 기기 및 다른 유사한 컴퓨팅 장치와 같은 다양한 형태의 이동 장치를 의미할 수도 있다. 본문에서 나타낸 부 재, 이들의 연결과 관계, 및 이들의 기능은 단지 예시적인 것으로, 본문에서 설명 및/또는 요구된 본 발명의 구 현을 한정하지 않는다. 도 10에 도시된 바와 같이, 전자 기기는 판독 전용 메모리(ROM)에 저장된 컴퓨터 프로그램 또는 저 장 유닛으로 부터 랜덤 액세스 메모리(RAM)에 로딩된 컴퓨터 프로그램에 따라 다양하고 적절한 동 작 및 처리를 수행할 수 있는 컴퓨팅 유닛을 포함한다. RAM에는 또한 전자 기기의 조작에 필 요한 다양한 프로그램 및 데이터가 저장된다. 컴퓨팅 유닛, ROM 및 RAM은 버스를 통해 서로 연결된다. 입력/출력(I/O) 인터페이스 역시 버스에 연결된다. 전자 기기 중 입력 유닛, 출력 유닛, 저장 유닛 및 통신 유닛을 포함하는 다수 의 부재는 I/O 인터페이스에 연결된다. 입력 유닛은 전자 기기에 정보를 입력할 수 있는 임 의의 타입의 기기일 수 있고, 입력 유닛은 입력된 숫자 또는 캐릭터 정보를 수신하고, 전자 기기의 사용 자 설정 및/또는 기능 제어와 관련된 키 신호 입력을 생성하는데 사용될 수 있으며, 마우스, 키패드, 터치스크 린, 트랙 패널, 트랙 볼, 조이스틱, 마이크 및/또는 리모콘을 포함할 수 있지만 이에 한정되지 않는다. 출력 유 닛은 정보를 나타내는 임의의 타입의 기기일 수 있고, 디스플레이, 스피커, 비디오/오디오 출력 단말기, 진동기 및/또는 프린터를 포함할 수 있지만 이에 한정되지 않는다. 저장 유닛은 자기 디스크, 광 디스크 를 포함할 수 있지만 이에 한정되지 않는다. 통신 유닛은 전자 기기가 인터넷과 같은 컴퓨터 네트 워크 및/또는 다양한 전자 통신 네트워크를 통해 다른 기기와 정보/데이터를 교환하도록 허용하고, 모뎀, 인터 넷 카드, 적외선 통신 기기, 무선 통신 송수신기 및/또는 칩 그룹, 예를 들어, 블루투스 TM 기기, 802.11 기기, WiFi 기기, WiMax 기기, 셀룰러 통신 기기 및/또는 유사체를 포함하지만 이에 한정되지 않는다. 컴퓨팅 유닛은 처리 및 컴퓨팅 기능을 갖는 다양한 범용 및/또는 전용 프로세싱 컴포넌트일 수 있다. 컴 퓨팅 유닛의 일부 예시는 중앙 처리 유닛(CPU), 그래픽 처리 유닛(GPU), 다양한 전용 인공지능(AI) 컴퓨 팅 칩, 다양한 머신 러닝 모델 알고리즘을 실행하는 컴퓨팅 유닛, 디지털 신호 프로세서(DSP), 및 임의의 적절 한 프로세서, 컨트롤러, 마이크로 컨트롤러 등을 포함하지만 이에 한정되지 않는다. 컴퓨팅 유닛은 상기 벡터의 내적을 계산하는 연산 방법 또는 상기 행렬의 내적을 계산하는 연산 방법과 같은 상술한 각 방법 및 처리를 수행한다. 예를 들어, 일부 실시예에서, 상기 벡터의 내적을 계산하는 연산 방법 또는 상기 행렬의 내적을 계산하는 연산 방법은 컴퓨터 소프트웨어 프로그램에 의해 구현될 수 있고, 이는 유형적으로 저장 유닛과 같은 기계 판독 가능 매체에 포함된다. 일부 실시예에서, 컴퓨터 프로그램의 일부 또는 전부는 ROM 및/또 는 통신 유닛을 통해 전자 기기에 로드 및/또는 설치될 수 있다. 컴퓨터 프로그램이 RAM에 로딩되고 컴퓨팅 유닛에 의해 실행될 경우, 상술한 상기 벡터의 내적을 계산하는 연산 방법 또는 상기 행 렬의 내적을 계산하는 연산 방법의 하나 이상의 단계를 수행할 수 있다. 대안적으로, 다른 실시예에서, 컴퓨팅 유닛은 다른 임의의 적절한 방식(예를 들어, 펌웨어의 도움)으로 상기 벡터의 내적을 계산하는 연산 방법 또는 상기 행렬의 내적을 계산하는 연산 방법을 수행하도록 구성될 수 있다. 본문에서 설명된 시스템 및 기술의 다양한 실시형태는 디지털 전자 회로 시스템, 집적 회로 시스템, 필드 프로 그램 가능 게이트 어레이(FPGA), 전용 집적 회로(ASIC), 전용 표준 제품(ASSP), 시스템 온 칩의 시스템(SOC), 복합 프로그램 가능 논리 소자(CPLD), 컴퓨터 하드웨어, 펌웨어, 소프트웨어, 및/또는 이들의 조합에서 구현될 수 있다. 이러한 다양한 실시형태는 하나 이상의 컴퓨터 프로그램에서의 구현을 포함할 수 있고, 상기 하나 이 상의 컴퓨터 프로그램은 적어도 하나의 프로그램 가능 프로세서를 포함하는 프로그램 가능 시스템에서 실행 및/ 또는 해석될 수 있으며, 상기 프로그램 가능 프로세서는 전용 또는 범용 프로그램 가능 프로세서일 수 있고, 저 장 시스템, 적어도 하나의 입력 장치, 및 적어도 하나의 출력 장치로부터 데이터 및 명령을 수신할 수 있으며, 데이터 및 명령을 상기 저장 시스템, 상기 적어도 하나의 입력 장치, 및 상기 적어도 하나의 출력 장치에 전송 할 수 있다. 본 발명의 방법을 구현하는 프로그램 코드는 하나 이상의 프로그래밍 언어의 임의의 조합으로 작성될 수 있다. 이러한 프로그램 코드는 범용 컴퓨터, 전용 컴퓨터 또는 다른 프로그램 가능 데이터 처리 장치의 프로세서 또는 컨트롤러에 제공되어, 프로그램 코드가 프로세서 또는 컨트롤러에 의해 실행될 경우, 흐름도 및/또는 블록도에 지정된 기능/동작이 구현될 수 있도록 한다. 프로그램 코드는 완전히 기계에서 실행되거나, 부분적으로 기계에 서 실행되거나, 독립형 소프트웨어 패키지로서 기계에서 실행되며, 일부는 원격 기계에서 실행되거나 완전히 원 격 기계 또는 서버에서 실행될 수 있다. 본 발명의 컨텍스트에서, 기계 판독 가능 매체는 명령 실행 시스템, 장치 또는 기기에 의해 사용되거나 명령 실 행 시스템, 장치 또는 기기와 결합하여 사용하기 위한 프로그램을 포함하거나 저장할 수 있는 유형 매체일 수 있다. 기계 판독 가능 매체는 기계 판독 가능 신호 매체 또는 기계 판독 가능 저장 매체일 수 있다. 기계 판독 가능 매체는 전자, 자기, 광학, 전자기, 적외선 또는 반도체 시스템, 장치 또는 기기, 또는 상기 내용의 임의의 적절한 조합을 포함할 수 있지만 이에 한정되지 않는다. 기계 판독 가능 저장 매체의 보다 구체적인 예는 하나 또는 복수 개의 와이어에 기반한 전기 연결, 휴대용 컴퓨터 디스크, 하드 디스크, 랜덤 액세스 메모리(RAM), 판 독 전용 메모리(ROM), 소거 가능 프로그램 가능 판독 전용 메모리(EPROM 또는 플래시 메모리), 광섬유, CD-ROM, 광학 저장 기기, 자기 저장 기기 또는 상술한 내용의 임의의 적절한 조합을 포함한다. 사용자와의 인터랙션을 제공하기 위하여, 컴퓨터에서 여기서 설명된 시스템 및 기술을 실시할 수 있고, 상기 컴 퓨터는 사용자에게 정보를 표시하기 위한 표시 장치(예를 들어, CRT(음극선관) 또는 LCD(액정 표시 장치) 모니 터); 및 키보드 및 지향 장치(예를 들어, 마우스 또는 트랙 볼)를 구비하며, 사용자는 상기 키보드 및 상기 지 향 장치를 통해 컴퓨터에 입력을 제공한다. 다른 타입의 장치는 또한 사용자와의 인터랙션을 제공할 수 있는데, 예를 들어, 사용자에게 제공된 피드백은 임의의 형태의 감지 피드백(예를 들어, 시각 피드백, 청각 피드백, 또 는 촉각 피드백)일 수 있고; 임의의 형태(소리 입력, 음성 입력, 또는 촉각 입력)로 사용자로부터의 입력을 수 신할 수 있다. 여기서 설명된 시스템 및 기술을 백엔드 부재를 포함하는 컴퓨팅 시스템(예를 들어, 데이터 서버), 또는 미들웨 어 부재를 포함하는 컴퓨팅 시스템(예를 들어, 응용 서버), 또는 프론트 엔드 부재를 포함하는 컴퓨팅 시스템 (예를 들어, 그래픽 사용자 인터페이스 또는 웹 브라우저를 구비하는 사용자 컴퓨터이고, 사용자는 상기 그래픽 사용자 인터페이스 또는 웹 브라우저를 통해 여기서 설명된 시스템 및 기술의 실시형태와 인터랙션할 수 있음), 또는 이러한 백엔드 부재, 미들웨어 부재, 또는 프론트 엔드 부재의 임의의 조합을 포함하는 컴퓨팅 시스템에서 실시할 수 있다. 임의의 형태 또는 매체의 디지털 데이터 통신(예를 들어, 통신 네트워크)을 통해 시스템의 부 재를 서로 연결시킬 수 있다. 통신 네트워크의 예시로 근거리 통신망(LAN), 광역 통신망(WAN) 및 인터넷이 포함 된다. 컴퓨터 시스템은 클라이언트 및 서버를 포함할 수 있다. 클라이언트 및 서버는 일반적으로 서로 멀리 떨어져 있 고 일반적으로 통신 네트워크를 통해 서로 인터랙션한다. 대응되는 컴퓨터에서 실행되고 또한 서로 클라이언트-서버 관계를 가지는 컴퓨터 프로그램을 통해 클라이언트 및 서버의 관계를 생성한다. 서버는 클라우드 서버, 분 산형 시스템의 서버, 또는 블록체인이 결합된 서버일 수도 있다. 위에서 설명한 다양한 형태의 프로세스를 사용하여 단계를 재배열, 추가 또는 삭제할 수 있음을 이해해야 한다. 예를 들어, 본 발명에 기재된 각 단계는 동시에 수행될 수 있거나 순차적으로 수행될 수 있거나 상이한 순서로 수행될 수 있고, 본 발명에서 공개된 기술적 해결수단이 이루고자 하는 결과를 구현할 수만 있으면, 본문은 여 기서 한정하지 않는다. 도면을 참조하여 본 발명의 실시예 또는 예시를 설명하였지만, 상기 방법, 시스템 및 기기는 단지 예시적인 실 시예 또는 예시일 뿐이고, 본 발명의 범위는 이러한 실시예 또는 예시에 한정되지 않으며, 등록 후의 특허 청구 범위 및 그 동등한 범위로만 한정됨을 이해해야 한다. 실시예 또는 예시 중의 다양한 요소는 생략되거나 그 동 등한 요소로 대체될 수 있다. 또한, 본 발명에서 설명된 것과 다른 순서로 각 단계를 수행할 수 있다. 더 나아 가, 실시예 또는 예시 중의 다양한 요소는 다양한 방식으로 결합될 수 있다. 중요한 것은, 기술의 발전에 따라 여기서 설명된 많은 요소들은 본 발명 후에 나타나는 동등한 요소로 대체될 수 있다."}
{"patent_id": "10-2023-0063492", "section": "도면", "subsection": "도면설명", "item": 1, "content": "첨부된 도면은 실시예를 예시적으로 나타내고 명세서의 일부를 구성하며, 명세서의 기재된 설명과 함께 실시예 의 예시적 실시 형태를 설명한다. 도시된 실시예는 예시의 목적 만을 위한 것으로, 청구 범위를 제한하지 않는 다, 모든 도면에서 동일한 도면 부호는 유사하지만 반드시 동일한 요소는 아니다. 도 1은 본 발명의 실시예에 따른 연산 장치에 의해 수행되는 연산 방법의 흐름도를 도시한다. 도 2는 본 발명의 실시예에 따른 벡터 곱셈 장치의 구조 블록도를 도시한다. 도 3은 본 발명의 실시예에 따른 다수의 제1 고정 소수점과 다수의 제1 지수 및 다수의 제2 고정 소수점과 다수 의 제2 지수를 획득하는 흐름도를 도시한다. 도 4는 본 발명의 실시예에 따른 다수의 제1 고정 소수점에 상응하는 고정 소수점 곱셈 값 및 상응하는 고정 소 수점 곱 지수를 획득하는 흐름도를 도시한다. 도 5는 본 발명의 다른 실시예에 따른 벡터 곱셈 장치의 구조 블록도를 도시한다. 도 6은 본 발명의 실시예에 따른 행렬 곱셈을 계산하는 연산 장치에 의해 수행되는 연산 방법의 흐름도를 도시 한다. 도 7은 본 발명의 실시예의 행렬 곱셈 장치의 구조 블록도를 도시한다. 도 8은 본 발명의 실시예에 따른 벡터의 내적을 계산하는 연산 장치의 구조 블록도를 도시한다. 도 9는 본 발명의 실시예에 따른 행렬 곱셈을 계산하는 연산 장치의 구조 블록도를 도시한다. 도 10은 본 발명의 실시예를 구현하기 위해 사용될 수 있는 예시적인 전자 기기의 구조 블록도를 도시한다."}
