## 程式目的
改變變數、計算變數的相加結果並顯示程式運作時的變數與輸出變化，不斷重複動作以觀察程式的運作情形

### add2、add4 實作
1. `add2`計算兩數輸入`a`、`b`的相加，並輸出溢位輸出`overflow`與計算結果`sum`
2. `add4`計算四數輸入`a`、`b`、`c`、`d`的相加，由於四數相加最大可能結果（60）在六位元表示範圍（63）以內，無需考慮溢位（overflow）的問題，因此只輸出計算結果`res`

### Testbench 實作
1. `clk`與`rst`每 1 時間單位反轉一次，而 always block 每 1 時間單位被激活一次（`clk`正緣一次，`rst`負緣一次）
2. 而每次激活會根據條件將變數`a`、`b`、`c`、`d`加 1，直到所有變數皆加到 15 為止
3. 過程中 add module 會不斷輸出結果，並由`monitor`印出