|SevenSegLEDNixietude
Mode => DividerVar~63.OUTPUTSELECT
Mode => DividerVar~62.OUTPUTSELECT
Mode => DividerVar~61.OUTPUTSELECT
Mode => DividerVar~60.OUTPUTSELECT
Mode => DividerVar~59.OUTPUTSELECT
Mode => DividerVar~58.OUTPUTSELECT
Mode => DividerVar~57.OUTPUTSELECT
Mode => DividerVar~56.OUTPUTSELECT
Mode => DividerVar~55.OUTPUTSELECT
Mode => DividerVar~54.OUTPUTSELECT
Mode => DividerVar~53.OUTPUTSELECT
Mode => DividerVar~52.OUTPUTSELECT
Mode => DividerVar~51.OUTPUTSELECT
Mode => DividerVar~50.OUTPUTSELECT
Mode => DividerVar~49.OUTPUTSELECT
Mode => DividerVar~48.OUTPUTSELECT
Mode => DividerVar~47.OUTPUTSELECT
Mode => DividerVar~46.OUTPUTSELECT
Mode => DividerVar~45.OUTPUTSELECT
Mode => DividerVar~44.OUTPUTSELECT
Mode => DividerVar~43.OUTPUTSELECT
Mode => DividerVar~42.OUTPUTSELECT
Mode => DividerVar~41.OUTPUTSELECT
Mode => DividerVar~40.OUTPUTSELECT
Mode => DividerVar~39.OUTPUTSELECT
Mode => DividerVar~38.OUTPUTSELECT
Mode => DividerVar~37.OUTPUTSELECT
Mode => DividerVar~36.OUTPUTSELECT
Mode => DividerVar~35.OUTPUTSELECT
Mode => DividerVar~34.OUTPUTSELECT
Mode => DividerVar~33.OUTPUTSELECT
Mode => DividerVar~32.OUTPUTSELECT
Mode => Bit3[0].ENA
Mode => Bit3[1].ENA
Mode => Bit3[2].ENA
Mode => Bit3[3].ENA
Mode => Bit3[4].ENA
Mode => Bit3[5].ENA
Mode => Bit3[6].ENA
Mode => Bit3[7].ENA
Mode => Bit3[8].ENA
Mode => Bit3[9].ENA
Mode => Bit3[10].ENA
Mode => Bit3[11].ENA
Mode => Bit3[12].ENA
Mode => Bit3[13].ENA
Mode => Bit3[14].ENA
Mode => Bit3[15].ENA
Mode => Bit3[16].ENA
Mode => Bit3[17].ENA
Mode => Bit3[18].ENA
Mode => Bit3[19].ENA
Mode => Bit3[20].ENA
Mode => Bit3[21].ENA
Mode => Bit3[22].ENA
Mode => Bit3[23].ENA
Mode => Bit3[24].ENA
Mode => Bit3[25].ENA
Mode => Bit3[26].ENA
Mode => Bit3[27].ENA
Mode => Bit3[28].ENA
Mode => Bit3[29].ENA
Mode => Bit3[30].ENA
Mode => Bit3[31].ENA
Mode => Bit2[0].ENA
Mode => Bit2[1].ENA
Mode => Bit2[2].ENA
Mode => Bit2[3].ENA
Mode => Bit2[4].ENA
Mode => Bit2[5].ENA
Mode => Bit2[6].ENA
Mode => Bit2[7].ENA
Mode => Bit2[8].ENA
Mode => Bit2[9].ENA
Mode => Bit2[10].ENA
Mode => Bit2[11].ENA
Mode => Bit2[12].ENA
Mode => Bit2[13].ENA
Mode => Bit2[14].ENA
Mode => Bit2[15].ENA
Mode => Bit2[16].ENA
Mode => Bit2[17].ENA
Mode => Bit2[18].ENA
Mode => Bit2[19].ENA
Mode => Bit2[20].ENA
Mode => Bit2[21].ENA
Mode => Bit2[22].ENA
Mode => Bit2[23].ENA
Mode => Bit2[24].ENA
Mode => Bit2[25].ENA
Mode => Bit2[26].ENA
Mode => Bit2[27].ENA
Mode => Bit2[28].ENA
Mode => Bit2[29].ENA
Mode => Bit2[30].ENA
Mode => Bit2[31].ENA
Mode => \process_0:Bit1[0].ENA
Mode => \process_0:Bit1[1].ENA
Mode => \process_0:Bit1[2].ENA
Mode => \process_0:Bit1[3].ENA
Mode => \process_0:Bit1[4].ENA
Mode => \process_0:Bit1[5].ENA
Mode => \process_0:Bit1[6].ENA
Mode => \process_0:Bit1[7].ENA
Mode => \process_0:Bit1[8].ENA
Mode => \process_0:Bit1[9].ENA
Mode => \process_0:Bit1[10].ENA
Mode => \process_0:Bit1[11].ENA
Mode => \process_0:Bit1[12].ENA
Mode => \process_0:Bit1[13].ENA
Mode => \process_0:Bit1[14].ENA
Mode => \process_0:Bit1[15].ENA
Mode => \process_0:Bit1[16].ENA
Mode => \process_0:Bit1[17].ENA
Mode => \process_0:Bit1[18].ENA
Mode => \process_0:Bit1[19].ENA
Mode => \process_0:Bit1[20].ENA
Mode => \process_0:Bit1[21].ENA
Mode => \process_0:Bit1[22].ENA
Mode => \process_0:Bit1[23].ENA
Mode => \process_0:Bit1[24].ENA
Mode => \process_0:Bit1[25].ENA
Mode => \process_0:Bit1[26].ENA
Mode => \process_0:Bit1[27].ENA
Mode => \process_0:Bit1[28].ENA
Mode => \process_0:Bit1[29].ENA
Mode => \process_0:Bit1[30].ENA
Mode => \process_0:Bit1[31].ENA
Mode => Bit0[0].ENA
Mode => Bit0[1].ENA
Mode => Bit0[2].ENA
Mode => Bit0[3].ENA
Mode => Bit0[4].ENA
Mode => Bit0[5].ENA
Mode => Bit0[6].ENA
Mode => Bit0[7].ENA
Mode => Bit0[8].ENA
Mode => Bit0[9].ENA
Mode => Bit0[10].ENA
Mode => Bit0[11].ENA
Mode => Bit0[12].ENA
Mode => Bit0[13].ENA
Mode => Bit0[14].ENA
Mode => Bit0[15].ENA
Mode => Bit0[16].ENA
Mode => Bit0[17].ENA
Mode => Bit0[18].ENA
Mode => Bit0[19].ENA
Mode => Bit0[20].ENA
Mode => Bit0[21].ENA
Mode => Bit0[22].ENA
Mode => Bit0[23].ENA
Mode => Bit0[24].ENA
Mode => Bit0[25].ENA
Mode => Bit0[26].ENA
Mode => Bit0[27].ENA
Mode => Bit0[28].ENA
Mode => Bit0[29].ENA
Mode => Bit0[30].ENA
Mode => Bit0[31].ENA
CLK => DividerVar[31].CLK
CLK => DividerVar[30].CLK
CLK => DividerVar[29].CLK
CLK => DividerVar[28].CLK
CLK => DividerVar[27].CLK
CLK => DividerVar[26].CLK
CLK => DividerVar[25].CLK
CLK => DividerVar[24].CLK
CLK => DividerVar[23].CLK
CLK => DividerVar[22].CLK
CLK => DividerVar[21].CLK
CLK => DividerVar[20].CLK
CLK => DividerVar[19].CLK
CLK => DividerVar[18].CLK
CLK => DividerVar[17].CLK
CLK => DividerVar[16].CLK
CLK => DividerVar[15].CLK
CLK => DividerVar[14].CLK
CLK => DividerVar[13].CLK
CLK => DividerVar[12].CLK
CLK => DividerVar[11].CLK
CLK => DividerVar[10].CLK
CLK => DividerVar[9].CLK
CLK => DividerVar[8].CLK
CLK => DividerVar[7].CLK
CLK => DividerVar[6].CLK
CLK => DividerVar[5].CLK
CLK => DividerVar[4].CLK
CLK => DividerVar[3].CLK
CLK => DividerVar[2].CLK
CLK => DividerVar[1].CLK
CLK => DividerVar[0].CLK
CLK => Bit0[31].CLK
CLK => Bit0[30].CLK
CLK => Bit0[29].CLK
CLK => Bit0[28].CLK
CLK => Bit0[27].CLK
CLK => Bit0[26].CLK
CLK => Bit0[25].CLK
CLK => Bit0[24].CLK
CLK => Bit0[23].CLK
CLK => Bit0[22].CLK
CLK => Bit0[21].CLK
CLK => Bit0[20].CLK
CLK => Bit0[19].CLK
CLK => Bit0[18].CLK
CLK => Bit0[17].CLK
CLK => Bit0[16].CLK
CLK => Bit0[15].CLK
CLK => Bit0[14].CLK
CLK => Bit0[13].CLK
CLK => Bit0[12].CLK
CLK => Bit0[11].CLK
CLK => Bit0[10].CLK
CLK => Bit0[9].CLK
CLK => Bit0[8].CLK
CLK => Bit0[7].CLK
CLK => Bit0[6].CLK
CLK => Bit0[5].CLK
CLK => Bit0[4].CLK
CLK => Bit0[3].CLK
CLK => Bit0[2].CLK
CLK => Bit0[1].CLK
CLK => Bit0[0].CLK
CLK => \process_0:Bit1[31].CLK
CLK => \process_0:Bit1[30].CLK
CLK => \process_0:Bit1[29].CLK
CLK => \process_0:Bit1[28].CLK
CLK => \process_0:Bit1[27].CLK
CLK => \process_0:Bit1[26].CLK
CLK => \process_0:Bit1[25].CLK
CLK => \process_0:Bit1[24].CLK
CLK => \process_0:Bit1[23].CLK
CLK => \process_0:Bit1[22].CLK
CLK => \process_0:Bit1[21].CLK
CLK => \process_0:Bit1[20].CLK
CLK => \process_0:Bit1[19].CLK
CLK => \process_0:Bit1[18].CLK
CLK => \process_0:Bit1[17].CLK
CLK => \process_0:Bit1[16].CLK
CLK => \process_0:Bit1[15].CLK
CLK => \process_0:Bit1[14].CLK
CLK => \process_0:Bit1[13].CLK
CLK => \process_0:Bit1[12].CLK
CLK => \process_0:Bit1[11].CLK
CLK => \process_0:Bit1[10].CLK
CLK => \process_0:Bit1[9].CLK
CLK => \process_0:Bit1[8].CLK
CLK => \process_0:Bit1[7].CLK
CLK => \process_0:Bit1[6].CLK
CLK => \process_0:Bit1[5].CLK
CLK => \process_0:Bit1[4].CLK
CLK => \process_0:Bit1[3].CLK
CLK => \process_0:Bit1[2].CLK
CLK => \process_0:Bit1[1].CLK
CLK => \process_0:Bit1[0].CLK
CLK => Bit2[31].CLK
CLK => Bit2[30].CLK
CLK => Bit2[29].CLK
CLK => Bit2[28].CLK
CLK => Bit2[27].CLK
CLK => Bit2[26].CLK
CLK => Bit2[25].CLK
CLK => Bit2[24].CLK
CLK => Bit2[23].CLK
CLK => Bit2[22].CLK
CLK => Bit2[21].CLK
CLK => Bit2[20].CLK
CLK => Bit2[19].CLK
CLK => Bit2[18].CLK
CLK => Bit2[17].CLK
CLK => Bit2[16].CLK
CLK => Bit2[15].CLK
CLK => Bit2[14].CLK
CLK => Bit2[13].CLK
CLK => Bit2[12].CLK
CLK => Bit2[11].CLK
CLK => Bit2[10].CLK
CLK => Bit2[9].CLK
CLK => Bit2[8].CLK
CLK => Bit2[7].CLK
CLK => Bit2[6].CLK
CLK => Bit2[5].CLK
CLK => Bit2[4].CLK
CLK => Bit2[3].CLK
CLK => Bit2[2].CLK
CLK => Bit2[1].CLK
CLK => Bit2[0].CLK
CLK => Bit3[31].CLK
CLK => Bit3[30].CLK
CLK => Bit3[29].CLK
CLK => Bit3[28].CLK
CLK => Bit3[27].CLK
CLK => Bit3[26].CLK
CLK => Bit3[25].CLK
CLK => Bit3[24].CLK
CLK => Bit3[23].CLK
CLK => Bit3[22].CLK
CLK => Bit3[21].CLK
CLK => Bit3[20].CLK
CLK => Bit3[19].CLK
CLK => Bit3[18].CLK
CLK => Bit3[17].CLK
CLK => Bit3[16].CLK
CLK => Bit3[15].CLK
CLK => Bit3[14].CLK
CLK => Bit3[13].CLK
CLK => Bit3[12].CLK
CLK => Bit3[11].CLK
CLK => Bit3[10].CLK
CLK => Bit3[9].CLK
CLK => Bit3[8].CLK
CLK => Bit3[7].CLK
CLK => Bit3[6].CLK
CLK => Bit3[5].CLK
CLK => Bit3[4].CLK
CLK => Bit3[3].CLK
CLK => Bit3[2].CLK
CLK => Bit3[1].CLK
CLK => Bit3[0].CLK
CLK => LED7S[7]~reg0.CLK
CLK => LED7S[6]~reg0.CLK
CLK => LED7S[5]~reg0.CLK
CLK => LED7S[4]~reg0.CLK
CLK => LED7S[3]~reg0.CLK
CLK => LED7S[2]~reg0.CLK
CLK => LED7S[1]~reg0.CLK
CLK => LED7S[0]~reg0.CLK
CLK => Sel3_8Decoder[2]~reg0.CLK
CLK => Sel3_8Decoder[1]~reg0.CLK
CLK => Sel3_8Decoder[0]~reg0.CLK
CLK => SEL[2]~reg0.CLK
CLK => SEL[1]~reg0.CLK
CLK => SEL[0]~reg0.CLK
Bit1[0] => ~NO_FANOUT~
Bit1[1] => ~NO_FANOUT~
Bit1[2] => ~NO_FANOUT~
Bit1[3] => ~NO_FANOUT~
BitSelect[0] => ~NO_FANOUT~
BitSelect[1] => ~NO_FANOUT~
BitSelect[2] => ~NO_FANOUT~
SEL[0] <= SEL[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SEL[1] <= SEL[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SEL[2] <= SEL[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Display[0] => ~NO_FANOUT~
Display[1] => ~NO_FANOUT~
Display[2] => ~NO_FANOUT~
Display[3] => ~NO_FANOUT~
Sel3_8Decoder[0] <= Sel3_8Decoder[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sel3_8Decoder[1] <= Sel3_8Decoder[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sel3_8Decoder[2] <= Sel3_8Decoder[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED7S[0] <= LED7S[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED7S[1] <= LED7S[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED7S[2] <= LED7S[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED7S[3] <= LED7S[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED7S[4] <= LED7S[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED7S[5] <= LED7S[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED7S[6] <= LED7S[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED7S[7] <= LED7S[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


