\chapter[MOSFET]{Metal-Oxide-Semiconductor \\ Field-Effect Transistor}

本章使用的部分符号如表 \ref{tab:mosfet-symbols} 所示。

\begin{table}[!htb]
    \centering
    \caption{MOSFET 符号表}
    \label{tab:mosfet-symbols}
    \begin{NiceTabular}{cccc}
        \Xhline{1pt}
        \textbf{Symbol} & \textbf{Meaning} & \textbf{Unit} & \textbf{Polarity} \\ \hline
        $V_[TH]$ & 阈值电压(Threshold voltage) & $\unit{\volt}$ & n+, p- \\
        $V_[DS]$ & 漏源电压(Drain-source voltage) & $\unit{\volt}$ & n+, p- \\
        $V_[GS]$ & 栅源电压(Gate-source voltage) & $\unit{\volt}$ & n+, p- \\
        $I_[D]$ & 漏电流(Drain current) & $\unit{\ampere}$ & n+, p- \\
        $I_[DS]$ & 漏源电流(Drain-source current) & $\unit{\ampere}$ & n+, p- \\
        $W$ & 沟道宽度(Channel width) & $\unit{\meter}$ & + \\
        $L$ & 沟道长度(Channel length) & $\unit{\meter}$ & + \\
        $\varepsilon_[ox]$ & 氧化层介电常数(Oxide permittivity) & $\unit{\farad \per \meter}$ & +\tabularnote{For $\rm{SiO_2}$, $\varepsilon_[ox] = 3.9 \varepsilon_0 = \qty{3.5e-11}{\farad \per \meter}$} \\
        $t_[ox]$ & 氧化层厚度(Oxide thickness) & $\unit{\meter}$ & + \\
        $C_[ox]$ & 单位面积氧化层电容(Oxide capacitance) & $\unit{\farad \per \meter \squared}$ & + \\
        $C_[o]$ & 单位晶体管宽度覆盖电容(Overlap cap per unit transistor width) & $\unit{\farad \per \meter}$ & + \\
        $\mu_[n]$/$\mu_[p]$ & 电子/空穴迁移率(mobility) & $\unit{\meter \squared \per \volt \per \second}$ & + \\
        $k_[n]$/$k_[p]$ & 增益因子(Gain Factor) & $\unit{\ampere \meter \squared \per \volt \squared}$ & n+, p- \\
        $k'_[n]$/$k'_[p]$ & 工艺跨导(Transconductance) & $\unit{\ampere \meter \squared \per \volt \squared}$ & n+, p- \\
        $V_[DSAT]$ & 速度饱和电压(Velocity saturation voltage) & $\unit{\volt}$ & n+, p- \\
        $\lambda$ & 沟道长度调制系数(Channel length modulation coefficient) & $\unit{\volt \tothe{-1}}$ & n+, p- \\
        $x_[d]$ & 横向扩散距离(Lateral diffusion distance) & $\unit{\meter}$ & + \\
        \Xhline{1pt}
    \end{NiceTabular}
    \begin{tablenotes}
        \item This is the first note.
    \end{tablenotes}
\end{table}

\section[MOS]{Metal-Oxide-Semicounductor Capacitor}

\section{Structure of MOSFET}

MOSFET\footnote{本章中的MOSFET均为绝缘栅型，不考虑结型} 分为两类: \textbf{n-channel（n沟道）} 和 \textbf{p-channel（p沟道）}。其导电载流子分别为电子和空穴。
每一类又分为两种: \textbf{depletion（耗尽型）} 和 \textbf{enhancement（增强型）}。耗尽型的 MOSFET 的沟道是一直存在的，而增强型的 MOSFET 的沟道是需要外加电压才能形成的。

表 \ref{tab:mosfet-types} 总结了这四种 MOSFET 的特点。

\begin{table}[!htb]
    \centering
    \caption{MOSFET 的类型}
    \label{tab:mosfet-types}
    \begin{NiceTabular}{c|cccc}
        \Xhline{1pt}
        & \makecell[c]{{\textbf{N-channel}} \\ \textbf{Depletion}} & \makecell[c]{{\textcolor{deep-blue}{\textbf{N-channel}}} \\ \textcolor{deep-blue}{\textbf{Enhancement}}} & \makecell[c]{{\textbf{P-channel}} \\ \textbf{Depletion}} & \makecell[c]{{\textcolor{deep-red}{\textbf{P-channel}}} \\ \textcolor{deep-red}{\textbf{Enhancement}}} \\ 
        \hline
        \multirowcell{-3}{\textbf{Symbol}} & \includegraphics*[width=0.08\textwidth]{n_dep.pdf} & \includegraphics*[width=0.08\textwidth]{n_enh.pdf} & \includegraphics*[width=0.08\textwidth]{p_dep.pdf} & \includegraphics*[width=0.08\textwidth]{p_enh.pdf} \\
        \multirowcell{-3}{\textbf{Symbol} \\ (arrow)} & \includegraphics*[width=0.08\textwidth]{n_dep_arrow.pdf} & \includegraphics*[width=0.08\textwidth]{n_enh_arrow.pdf} & \includegraphics*[width=0.08\textwidth]{p_dep_arrow.pdf} & \includegraphics*[width=0.08\textwidth]{p_enh_arrow.pdf} \\
        \hline
        \textbf{Oxide} & positive ion doping & no ion doping & negative ion doping & no ion doping \\
        \textbf{Operation} & always on & off when $V_[GS] = 0$ & always on & off when $V_[GS] = 0$ \\
        \textbf{Source} & n+, electron out & n+, electron out & p+, hole out & p+, hole out \\
        \textbf{Drain} & n+, electron in & n+, electron in & p+, hole in & p+, hole in \\
        \textbf{Gate} & usually VDD & usually VDD & usually GND & usually GND \\
        \textbf{Body/Bulk} & p, usually GND & p, usually GND & n, usually VDD & n, usually VDD \\
        $\bm{V_{\mathrm{TH}}}$ & negative & positive & positive & negative \\
        $\bm{I_{\mathrm{D}}}$ & positive & positive & negative & negative \\
        $\bm{V_{\mathrm{DS}}}$ & positive & positive & negative & negative \\
        $\bm{V_{\mathrm{GS}}}$ & > $V_[TH]$ & > $V_[TH]$ & < $V_[TH]$ & < $V_[TH]$ \\
        \multirowcell{-3}{\textbf{Output} \\ \textbf{Characteristics}} & \includegraphics*[width=0.17\textwidth]{n_dep_out.pdf} & \includegraphics*[width=0.17\textwidth]{n_enh_out.pdf} & \includegraphics*[width=0.17\textwidth]{p_dep_out.pdf} & \includegraphics*[width=0.17\textwidth]{p_enh_out.pdf} \\
        \multirowcell{-3}{\textbf{Transfer} \\ \textbf{Characteristics}} & \includegraphics*[width=0.17\textwidth]{n_dep_tran.pdf} & \includegraphics*[width=0.17\textwidth]{n_enh_tran.pdf} & \includegraphics*[width=0.17\textwidth]{p_dep_tran.pdf} & \includegraphics*[width=0.17\textwidth]{p_enh_tran.pdf} \\
        \Xhline{1pt}
    \end{NiceTabular}
\end{table}

在集成电路设计中，我们通常使用\textbf{增强型 MOSFET}，因为它的沟道是需要外加电压才能形成的，可以更好地控制其电流。而耗尽型 MOSFET 的沟道是一直存在的，所以它的电流难以控制。在不作特殊说明的情况下，本章中的 MOSFET 均为增强型。

一个 MOSFET 的结构如图 \ref{fig:mosfet_3d} 所示。

\begin{figure}[!htb]
    \centering
    \includegraphics[width=0.5\textwidth]{mosfet_3d.pdf}
    \caption{MOSFET 结构\cite{Modern-VLSI}}
    \label{fig:mosfet_3d}
\end{figure}

%%%
\section{Long-Channel MOSFET I-V Characteristics}

MOSFET 有线性（linear）、饱和（saturation）和截止（cutoff）三种工作状态。以 n-channel 为例，其三种工作状态如图 \ref{fig:mosfet_state} 所示。

\begin{figure}[!htb]
    \centering
    \includegraphics[width=0.7\textwidth]{mosfet_state.pdf}
    \caption{MOSFET 的三种工作状态\cite{CMOS-VLSI}}
    \label{fig:mosfet_state}
\end{figure}

对于 NMOSFET，其 I-V 特性为
\begin{equation}
    I_[D] = 
    \begin{dcases}  % 自动调整上下两行的高度, dfrac fix
        \begin{aligned}
            & 0 && V_[GS] < V_[TH] &&& \text{Cut-off} \\
            & \mu_[n] C_[ox] \frac{W}{L} \left[ (V_[GS] - V_[TH]) V_[DS] - \frac{V_[DS]^2}{2} \right] && V_[GS] \geqslant V_[TH], V_[DS] \leqslant V_[GS] - V_[TH] &&& \text{Linear} \\
            & \frac{1}{2} \mu_[n] C_[ox] \frac{W}{L} (V_[GS] - V_[TH])^2 && V_[GS] \geqslant V_[TH], V_[DS] > V_[GS] - V_[TH] &&& \text{Saturation}
        \end{aligned}
    \end{dcases}
\end{equation}
对于 PMOSFET，其 I-V 特性为
\begin{equation}
    I_[D] = 
    \begin{dcases}  % 自动调整上下两行的高度, dfrac fix
        \begin{aligned}
            & 0 && V_[GS] > V_[TH] &&& \text{Cut-off} \\
            & \mu_[p] C_[ox] \frac{W}{L} \left[ (V_[GS] - V_[TH]) V_[DS] - \frac{V_[DS]^2}{2} \right] && V_[GS] \leqslant V_[TH], V_[DS] \geqslant V_[GS] - V_[TH] &&& \text{Linear} \\
            & \frac{1}{2} \mu_[p] C_[ox] \frac{W}{L} (V_[GS] - V_[TH])^2 && V_[GS] \leqslant V_[TH], V_[DS] < V_[GS] - V_[TH] &&& \text{Saturation}
        \end{aligned}
    \end{dcases}
\end{equation}

%%%
\section{Nonideal I-V Effects}

%%%%
\subsection{Mobility Degradation and Velocity Saturation}

沟道较短的晶体管，也称为短沟器件的行为与长沟器件有所不同，它们不再发生夹断饱和（Pinch-Off Saturation），取而代之的是\textbf{速度饱和（Velocity Saturation）}。

若同时考虑\textbf{速度饱和（Velocity Saturation）}效应，对于 NMOSFET，其 I-V 特性为
\begin{equation}
    I_[D] = 
    \begin{dcases}  % 自动调整上下两行的高度, dfrac fix
        \begin{aligned}
            & 0 && \text{Cut-off} \\
            & \mu_[n] C_[ox] \frac{W}{L} \left[ (V_[GS] - V_[TH]) V_[DS] - \frac{V_[DS]^2}{2} \right] && \text{Linear} \\
            & \frac{1}{2} \mu_[n] C_[ox] \frac{W}{L} (V_[GS] - V_[TH])^2 && \text{Saturation} \\
            & \mu_[n] C_[ox] \frac{W}{L} \left[ (V_[GS] - V_[TH]) V_[DSAT] - \frac{V_[DSAT]^2}{2} \right] && \text{Velocity Saturation}
        \end{aligned}
    \end{dcases}
\end{equation}
各个状态的电压关系为
\begin{equation}
    \begin{aligned}
        & \text{Cut-off:} && V_[GS] < V_[TH] \\
        & \text{Linear:} && V_[GS] \geqslant V_[TH], \min \left(V_[GS] - V_[TH], V_[DS], V_[DSAT]\right) = V_[DS] \\
        & \text{Saturation:} && V_[GS] \geqslant V_[TH], \min \left(V_[GS] - V_[TH], V_[DS], V_[DSAT]\right) = V_[GS] - V_[TH] \\
        & \text{Velocity Saturation:} && V_[GS] \geqslant V_[TH], \min \left(V_[GS] - V_[TH], V_[DS], V_[DSAT]\right) = V_[DSAT]
    \end{aligned}
\end{equation}
而对于 PMOSFET，其 I-V 特性公式与 NMOSFET 相同，但得到的 $I_[D]$ 为负值。
\begin{equation}
    I_[D] = 
    \begin{dcases}  % 自动调整上下两行的高度, dfrac fix
        \begin{aligned}
            & 0 && \text{Cut-off} \\
            & -\mu_[p] C_[ox] \frac{W}{L} \left[ (V_[GS] - V_[TH]) V_[DS] - \frac{V_[DS]^2}{2} \right] && \text{Linear} \\
            & -\frac{1}{2} \mu_[p] C_[ox] \frac{W}{L} (V_[GS] - V_[TH])^2 && \text{Saturation} \\
            & -\mu_[p] C_[ox] \frac{W}{L} \left[ (V_[GS] - V_[TH]) V_[DSAT] - \frac{V_[DSAT]^2}{2} \right] && \text{Velocity Saturation}
        \end{aligned}
    \end{dcases}
\end{equation}
各个状态的电压关系为
\begin{equation}
    \begin{aligned}
        & \text{Cut-off:} && V_[GS] > V_[TH] \\
        & \text{Linear:} && V_[GS] \leqslant V_[TH], \max \left(V_[GS] - V_[TH], V_[DS], V_[DSAT]\right) = V_[DS] \\
        & \text{Saturation:} && V_[GS] \leqslant V_[TH], \max \left(V_[GS] - V_[TH], V_[DS], V_[DSAT]\right) = V_[GS] - V_[TH] \\
        & \text{Velocity Saturation:} && V_[GS] \leqslant V_[TH], \max \left(V_[GS] - V_[TH], V_[DS], V_[DSAT]\right) = V_[DSAT]
    \end{aligned}
\end{equation}

%%%%
\subsection{Channel Length Modulation}
沟道长度调制（Channel Length Modulation）是指沟道长度的变化会导致沟道电阻的变化，从而影响沟道电流。当栅和漏之间的电压差增大时，实际的反型沟道长度逐渐减小。
假设$\Delta L / L$与$V_[DS]$为线性关系，满足
\begin{equation}
    \frac{\Delta L}{L} = \lambda V_[DS]
\end{equation}
其中 $\lambda$ 即为沟道长度调制系数。在饱和区，电流值需要乘上修正系数 $\left(1 + \lambda V_[DS]\right)$，即
\begin{equation}
    I_[D] = \frac{1}{2} \mu_[n] C_[ox] \frac{W}{L} \left( V_[GS] - V_[TH] \right)^2 \eqnmark[RoyalPurple]{lb}{\left( 1 + \lambda V_[DS] \right)}
\end{equation}
需要注意，沟道长度调制仅在饱和区生效，只有在饱和区才会出现沟道长度的变化$\Delta L$。

\begin{figure}
    \centering
    \includegraphics[width=0.7\textwidth]{channel_length_modulation.pdf}
    \caption{沟道长度调制\cite{NeamenSemiconductor}}
    \label{fig:channel_length_modulation}
\end{figure}

%%%%
\subsection{Subthreshold Conduction}

%%%
\subsection{Threshold Voltage Effects}
\subsubsection{Body Effect}

\subsubsection{Drain-Induced Barrier Lowering}

\subsubsection{Short Channel Effect}

%%%
\section{MOSFET I-V Characteristics Summary}

为了简化公式，引入工艺因子$k$（Gain Factor）和工艺跨导$k'$（Transconductance）的概念。\\
工艺因子 $k$ 为
\begin{equation}
    \begin{aligned}
        k_[n] &= \mu_[n] C_[ox] \frac{W}{L} \\
        k_[p] &= -\mu_[p] C_[ox] \frac{W}{L}
    \end{aligned}
\end{equation}
工艺跨导 $k'$ 为
\begin{equation}
    \begin{aligned}
        k'_[n] &= \mu_[n] C_[ox] \\
        k'_[p] &= -\mu_[p] C_[ox]
    \end{aligned}
\end{equation}

这样，NMOSFET 的 I-V 特性为（非截止区）
\begin{equation}
    I_[D] = k_[n] \left[ (V_[GS] - V_[TH]) V_[min] - \frac{V_[min]^2}{2} \right] \left(1 + \lambda V_[DS]\right)
\end{equation}
其中 $V_[min] = \min \left(V_[GS] - V_[TH], V_[DS], V_[DSAT]\right)$。\\
PMOSFET 的 I-V 特性为
\begin{equation}
    I_[D] = k_[p] \left[ (V_[GS] - V_[TH]) V_[max] - \frac{V_[max]^2}{2} \right] \left(1 + \lambda V_[DS]\right)
\end{equation}
其中 $V_[max] = \max \left(V_[GS] - V_[TH], V_[DS], V_[DSAT]\right)$。

\begin{figure}[!hbt]
    \centering
    \includegraphics[width=0.6\textwidth]{nmos_iv_regions.pdf}
    \caption{NMOSFET 的 工作状态}
    \label{fig:nmos_iv_regions}
\end{figure}

%%%
\section{MOSFET C-V Characteristics}

MOSFET 的电容可以概括为栅、漏、源、体四个 terminal 之间的电容，如图 \ref{fig:mosfet_capacitance} 所示。

\begin{figure}[!htb]
    \centering
    \includegraphics[width=0.5\textwidth]{MOS_Capacitance.pdf}
    \caption{MOSFET 的电容\cite{CMOS-VLSI}}
    \label{fig:mosfet_capacitance}
\end{figure}

电容的来源可以分为以下三部分：
\begin{itemize}
    \item \textbf{结构电容（MOS structure capacitances）}：结构电容是由于 MOS 结构的特性而产生的电容。结构电容的大小与 MOS 结构的面积、厚度、介电常数有关。
    \begin{itemize}
        \item 覆盖电容（Overlap Capacitance）：$C_[overlap] = C_[GSO] + C_[GDO]$。覆盖电容是由源和漏在氧化层下延展的横向扩散所引起的栅和源漏间的寄生电容。
    \end{itemize}
    \item \textbf{栅至沟道的电容（Gate-to-channel Capacitance）}：$C_[GC] = C_[GCB] + C_[GCS] + C_[GCD]$。沟道电容取决于晶体管的工作区间，产生晶体管工作所需的沟道电荷。
    \begin{itemize}
        \item 栅体沟道电容（Gate-Body Channel Capacitance）：$C_[GCB]$。
        \item 栅源沟道电容（Gate-Source Channel Capacitance）：$C_[GCS]$。
        \item 栅漏沟道电容（Gate-Drain Channel Capacitance）：$C_[GCD]$。
    \end{itemize}
    \item \textbf{扩散电容/结电容（Juction/Diffusion Capacitance）}：$C_[diff] = C_[Sdiff] + C_[Ddiff]$。扩散电容/结电容是扩散区处于反向偏置的源体、漏体间的pn结引起的电容。
    \begin{itemize}
        \item 源扩散电容（Source Diffusion Capacitance）：$C_[Sdiff]$。
        \item 漏扩散电容（Drain Diffusion Capacitance）：$C_[Ddiff]$。
    \end{itemize}
\end{itemize}

这样，栅电容 $C_[GS]$, $C_[GB]$, $C_[GD]$ 分别可以表示为
\begin{equation}
    \begin{aligned}
        C_[GS] &= C_[GCS] + C_[GSO] \\
        C_[GB] &= C_[GCB] \\
        C_[GD] &= C_[GCD] + C_[GDO]
    \end{aligned}
\end{equation}
结电容 $C_[SB]$, $C_[DB]$ 分别可以表示为
\begin{equation}
    \begin{aligned}
        C_[SB] &= C_[Sdiff] \\
        C_[DB] &= C_[Ddiff]
    \end{aligned}
\end{equation}

电容相关的符号如表 \ref{tab:mosfet-capacitance-symbols} 所示。
\begin{table}[!htb]
    \centering
    \caption{MOSFET 电容符号表}
    \label{tab:mosfet-capacitance-symbols}
    \scalebox{0.82}{ % 缩放表格
    \begin{NiceTabular}{cccc}
        \Xhline{1pt}
        \textbf{Symbol} & \textbf{Meaning} & \textbf{Unit} & \textbf{Polarity} \\ \hline
        $C_[GS]$ & 栅源电容(Gate-Source capacitance) & $\unit{\farad}$ & + \\
        $C_[GB]$ & 栅体电容(Gate-Body capacitance) & $\unit{\farad}$ & + \\
        $C_[GD]$ & 栅漏电容(Gate-Drain capacitance) & $\unit{\farad}$ & + \\
        $C_[SB]$ & 源体电容(Source-Body capacitance) & $\unit{\farad}$ & + \\
        $C_[DB]$ & 漏体电容(Drain-Body capacitance) & $\unit{\farad}$ & + \\
        $C_[ox]$ & 单位面积栅氧电容(Gate Oxide Capacitance per unit area) & $\unit{\farad \per \meter \squared}$ & + \\
        $C_[overlap]$ & 总覆盖电容(Overlap capacitance) & $\unit{\farad}$ & + \\
        $C_[GSO]$ & 栅源间覆盖电容(Gate-Source Overlap capacitance) & $\unit{\farad}$ & + \\
        $C_[GDO]$ & 栅漏间覆盖电容(Gate-Drain Overlap capacitance) & $\unit{\farad}$ & + \\
        $C_[o]$ & 单位晶体管宽度覆盖电容(Overlap capacitance per unit transistor width) & $\unit{\farad \per \meter}$ & + \\
        $x_[d]$ & 横向扩散距离(Lateral diffusion distance) & $\unit{\meter}$ & + \\
        $C_[GC]$ & 栅沟道电容(Gate-Channel capacitance) & $\unit{\farad}$ & + \\
        $C_[GCB]$ & 栅体沟道电容(Gate-Body Channel capacitance) & $\unit{\farad}$ & + \\
        $C_[GCS]$ & 栅源沟道电容(Gate-Source Channel capacitance) & $\unit{\farad}$ & + \\
        $C_[GCD]$ & 栅漏沟道电容(Gate-Drain Channel capacitance) & $\unit{\farad}$ & + \\
        $C_[Sdiff]$ & 源扩散电容(Source Diffusion Capacitance) & $\unit{\farad}$ & + \\
        $C_[Ddiff]$ & 漏扩散电容(Drain Diffusion Capacitance) & $\unit{\farad}$ & + \\
        $C_[bottom]$ & 底板电容(Bottom-plate capacitance) & $\unit{\farad}$ & + \\
        $C_[sw]$ & 侧壁电容(SideWall capacitance) & $\unit{\farad}$ & + \\
        $C_[J]$ & 零偏单位面积底板电容(Zero-bias bottom-plate capacitance per unit area) & $\unit{\farad \per \meter \squared}$ & + \\
        $C_[JSW]$ & 零偏单位面积侧壁电容(Zero-bias side-wall capacitance per unit area) & $\unit{\farad \per \meter \squared}$ & + \\
        $C_[jbs]$ & 体源单位面积结电容(Body-to-Source bottom-plate junction cap per unit area) & $\unit{\farad \per \meter \squared}$ & + \\
        $C_[jbd]$ & 体漏单位面积结电容(Body-to-Drain bottom-plate junction cap per unit area) & $\unit{\farad \per \meter \squared}$ & + \\
        AS & 源区底板面积(Area of bottom plate in Source region) & $\unit{\meter \squared}$ & + \\
        AD & 漏区底板面积(Area of bottom plate in Drain region) & $\unit{\meter \squared}$ & + \\
        $\psi_0$ & 内建电势(Built-in potential) & $\unit{\volt}$ & + \\
        $C_[jbssw]$ & 体源侧壁单位面积结电容(Body-to-Source side-wall junction cap per unit area) & $\unit{\farad \per \meter \squared}$ & + \\
        $C_[jbdsw]$ & 体漏侧壁单位面积结电容(Body-to-Drain side-wall junction cap per unit area) & $\unit{\farad \per \meter \squared}$ & + \\
        $C_[jbsswg]$ & 单位宽度的面向沟道源侧壁电容(Source beside Gate side-wall junction cap per unit perimeter) & $\unit{\farad \per \meter}$ & + \\
        $C_[jbdswg]$ & 单位宽度的面向沟道漏侧壁电容(Drain beside Gate side-wall junction cap per unit perimeter) & $\unit{\farad \per \meter}$ & + \\
        $M_[J]$ & 底板结电容结缓变系数(Bottom-plate junction capacitance grading coefficient) & 1 & + \\
        $M_[JSW]$ & 侧壁结电容结缓变系数(Side-wall junction capacitance grading coefficient) & 1 & + \\
        $M_[JSWG]$ & 沟道侧壁结电容结缓变系数(Gate side-wall junction capacitance grading coefficient) & 1 & + \\
        \Xhline{1pt}
    \end{NiceTabular}
    }
\end{table}


%%%%
\subsection{Gate Capacitance}
栅电容可以进一步分为两部分：\textbf{覆盖电容$C_[overlap]$}和\textbf{沟道电容$C_[GC]$}。
\subsubsection{Structure Capacitance — Overlap Capacitance}
当通过扩散形成源区和漏区时，理想中，源和漏的扩散应当恰好终止在栅氧的边界上，但是，实际情况是，源和漏的边界都会往栅氧下延伸$x_[d]$的距离，这被称为横向扩散，这就导致了栅氧覆盖了一定面积的源区和漏区，从而形成了栅和源漏间的\textbf{覆盖电容（Overlap Capacitance）}，如图 \ref{fig:overlap_capacitance} 所示。
\begin{figure}[!htb]
    \centering
    \includegraphics[width=0.5\textwidth]{MOS_overlap.pdf}
    \caption{覆盖电容}
    \label{fig:overlap_capacitance}
\end{figure}

假设两侧的横向扩散距离相同，即$x_[d] = x_[dS] = x_[dD]$，则覆盖电容为
\begin{equation}
    \begin{aligned}
        C_[GSO] &= C_[GDO] = C_[ox] x_[d] W = C_[o] W \\
        C_[overlap] &= C_[GSO] + C_[GDO] = 2 C_[ox] x_[d] W = 2 C_[o] W \\
    \end{aligned}\label{eq:overlap-capacitance}
\end{equation}
其中 $C_[ox]$ = ${\varepsilon_[ox]}$ / ${t_[ox]}$。

\subsubsection{Gate-to-Channel Capacitance}
沟道电容的计算可以使用一个简单的线性化模型，如表 \ref{tab:gate2channel-model} 所示。
\begin{table}[h!tb]
    \centering
    \caption{沟道电容模型}
    \label{tab:gate2channel-model}
    \begin{NiceTabular}{c|cccc}
        \Xhline{1pt}
        Operation Region & $C_[GCB]$ & $C_[GCS]$ & $C_[GCD]$ & $C_[GC] = C_[GCB] + C_[GCS] + C_[GCD]$ \\ \hline
        cut-off & $C_[ox]WL$ & 0 & 0 & $C_[ox]WL$ \\
        linear & 0 & $C_[ox]WL/2$ & $C_[ox]WL/2$ & $C_[ox]WL$ \\
        saturation & 0 & $(2/3)C_[ox]WL$ & 0 & $(2/3)C_[ox]WL$ \\
        \Xhline{1pt}
    \end{NiceTabular}
\end{table}

三种工作状态下的沟道电容如图 \ref{fig:gate2channel-capacitance} 所示。
\begin{figure}[!htb]
    \centering
    \begin{subfigure}[b]{0.4\textwidth}
        \centering
        \includegraphics[width=6cm]{C_GC_cutoff.pdf}
        \caption{截止区}
    \end{subfigure}
    \begin{subfigure}[b]{0.4\linewidth}
        \centering
        \includegraphics[width=6cm]{C_GC_linear.pdf}
        \caption{线性区}
    \end{subfigure}
    \begin{subfigure}[b]{\linewidth}
        \centering
        \includegraphics[width=6cm]{C_GC_saturation.pdf}
        \caption{饱和区}
    \end{subfigure}
    \caption{三种工作状态下的沟道电容\cite{DigitalIC_lyx}}
    \label{fig:gate2channel-capacitance}
\end{figure}

\subsubsection{Gate Capacitance Summary}
式 \ref{eq:overlap-capacitance} 指出覆盖电容$C_[overlap]$的值为$2 C_[o] W$，而表 \ref{tab:gate2channel-model} 给出了沟道电容$C_[GC]$的值，因此，栅电容$C_[G]$的值可用表 \ref{tab:gate-capacitance-summary} 总结。
\begin{table}[!htb]
    \centering
    \caption{栅电容总结}
    \label{tab:gate-capacitance-summary}
    \begin{NiceTabular}{c|cccc}
        \Xhline{1pt}
        \textbf{Region} & $C_[GB] = C_[GCB]$ & $C_[GS] = C_[GSO] + C_[GCS]$ & $C_[GD] = C_[GDO] + C_[GCD]$ & $C_[G] = C_[GS] + C_[GB] + C_[GD]$ \\ \hline
        cut-off & $C_[ox]WL$ & $C_[o]W$ & $C_[o]W$ & $C_[ox]WL + 2C_[o]W$ \\
        linear & 0 & $C_[o]W + C_[ox]WL/2$ & $C_[o]W + C_[ox]WL/2$ & $C_[ox]WL + 2C_[o]W$ \\
        saturation & 0 & $C_[o]W + (2/3)C_[ox]WL/2$ & $C_[o]W$ & $(2/3)C_[ox]WL + 2C_[o]W$ \\
        \Xhline{1pt}
    \end{NiceTabular}
\end{table}

\subsection{Junction/Diffusion Capacitance}
扩散电容/结电容是扩散区处于反向偏置的源体、漏体间的pn结引起的电容。可分为源扩散电容$C_[SB]/C_[Sdiff]$和漏扩散电容$C_[DB]/C_[Ddiff]$两部分。如图 \ref{fig:diffusion-capacitance} 所示。
\begin{figure}[!htb]
    \centering
    \includegraphics[width=0.7\textwidth]{MOS_diffusion_cap.pdf}
    \caption{扩散电容/结电容}
    \label{fig:diffusion-capacitance}
\end{figure}

扩散电容的计算分为两部分，\textbf{底板电容$C_[bottom]$}（Bottom Plate Capacitance）和\textbf{侧壁电容$C_[sw]$（Side Wall Capacitance）}。

底板电容是源和漏底部与衬底之间的结电容，其计算公式为
\begin{equation}
    \begin{aligned}
        C_[bottom,SB] &= C_[jbs]\cdot\mathrm{AS} \\
        C_[bottom,DB] &= C_[jbd]\cdot\mathrm{AD}
    \end{aligned}
\end{equation}
其中$\mathrm{AS} = L_[S]W$是源区底板的面积，$\mathrm{AD} = L_[D]W$是漏区底板的面积（A表示Area）。而$C_[jbs]$是单位面积的体到源结电容，$C_[jbd]$是单位面积的体到漏结电容。
在SPICE模型中，它们的值由式 \ref{eq:bottom-plate-capacitance} 给出
\begin{equation}
    \begin{aligned}
        C_[jbs] &= C_[J] \left(1 + \dfrac{V_[SB]}{\psi_0}\right)^{-M_[J]} \\
        C_[jbd] &= C_[J] \left(1 + \dfrac{V_[DB]}{\psi_0}\right)^{-M_[J]}
    \end{aligned}
    \label{eq:bottom-plate-capacitance}
\end{equation}
其中$C_[J]$是零偏时单位面积的底板电容，$\psi_[0]$是体-源/漏结的内建电势\footnote{$\psi_{0} = \dfrac{kT}{q}\ln\left(\dfrac{N_[D]N_[A]}{n_[i]^2}\right)$}，$M_[J]$是结电容的调制系数（约0.5）。

侧壁电容是源和漏侧壁与衬底之间的结电容。由于工艺原因，沿非导电沟道的侧壁电容往往很小，而面向沟道的侧壁电容则更大。因此，侧壁电容的计算公式为
\vspace{1em}
\begin{equation}
    \begin{aligned}
        C_[sw,SB] &= \eqnmarkbox[blue]{node1}{C_[jbssw] \cdot \mathrm{PS}} + \eqnmarkbox[red]{node2}{C_[jbsswg] \cdot W} \\
        C_[sw,DB] &= C_[jbdsw] \cdot \mathrm{PD} + C_[jbdswg] \cdot W
    \end{aligned}
    \annotate[yshift=0.5em]{left}{node1}{非导电沟道的侧壁电容}
    \annotate[yshift=0.5em]{right}{node2}{面向沟道的侧壁电容}
\end{equation}
其中$\mathrm{PS} = 2L_[S] + W$是源区侧壁的周长，$\mathrm{PD} = 2L_[D] + W$是漏区侧壁的周长（P表示Perimeter）。而$C_[jbssw]$是单位周长的源侧壁电容，$C_[jbdsw]$是单位周长的漏侧壁电容，$C_[jbsswg]$是单位宽度的面向沟道源侧壁电容，$C_[jbdswg]$是单位宽度的面向沟道漏侧壁电容。
在SPICE模型中，它们的值由式 \ref{eq:side-wall-capacitance} 给出
\begin{equation}
    \begin{aligned}
        C_[jbssw] &= C_[JSW] \left(1 + \dfrac{V_[SB]}{\psi_0}\right)^{-M_[JSW]} \\
        C_[jbdsw] &= C_[JSW] \left(1 + \dfrac{V_[DB]}{\psi_0}\right)^{-M_[JSW]} \\
        C_[jbsswg] &= C_[JSW] \left(1 + \dfrac{V_[SB]}{\psi_0}\right)^{-M_[JSWG]} \\
        C_[jbdswg] &= C_[JSW] \left(1 + \dfrac{V_[DB]}{\psi_0}\right)^{-M_[JSWG]}
    \end{aligned}
    \label{eq:side-wall-capacitance}
\end{equation}
其中$C_[JSW]$是零偏时单位周长的侧壁电容，$M_[JSW]$是侧壁电容的调制系数（约0.33），$M_[JSWG]$是面向沟道侧壁电容的调制系数（约0.33）。

总结以上内容，扩散电容/结电容的计算公式为
\begin{equation}
    \begin{aligned}
        C_[SB] &= C_[bottom,SB] + C_[sw,SB] = C_[jbs]\cdot\mathrm{AS} + C_[jbssw] \cdot \mathrm{PS} + C_[jbsswg] \cdot W \\
        C_[DB] &= C_[bottom,DB] + C_[sw,DB] = C_[jbd]\cdot\mathrm{AD} + C_[jbdsw] \cdot \mathrm{PD} + C_[jbdswg] \cdot W
    \end{aligned}
\end{equation}