Varför ska en and/or/not-gate endast ha en output?
    Kanske göra så att alla gates kan ha godtyckligt antal outputs och att alla
    outputs påverkas av en värdesförändring. Kanske kan bli av med DirectGate på
    det sättet!

    Annars göra så att DirectGate kan ha godtyckligt antal inputs och outputs!

Tillåt att skriva typ 
    component Xor(a, b = 1) => c
    end

    Sätter värdet på b till true om ingen annan signal finns tillgänglig som
    input.

Signaltyp som kan lagra flera värden på en gång
    signal a[4] # 4 bitar
    signal a[5] # 5 bitar
