第一步：用数组实例替换前面的八位的总线缓冲电路中的第二段代码
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%B8%80%E6%AD%A5%E6%B3%A2%E5%BD%A2.png)
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%B8%80%E6%AD%A5%E7%94%B5%E8%B7%AF.png)
第二步：将generate实例化，再循环中使用参数，确保总线位宽连贯性
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%BA%8C%E6%AD%A5%E6%B3%A2%E5%BD%A2.png)
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%BA%8C%E6%AD%A5%E7%94%B5%E8%B7%AF1.png)
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%BA%8C%E6%AD%A5%E7%94%B5%E8%B7%AF2.png)
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%BA%8C%E6%AD%A5%E7%94%B5%E8%B7%AF3.png)
第三步：面积和速度不同条件综合
第四步：generate产生RAM，这个RAM的位宽是33比特，最后一位用于寄偶矫正
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E5%9B%9B%E6%AD%A5%E8%AF%B4%E6%98%8E.png)
Bit是一个输入是D和clk，输出为q的D触发器，这个模块不需要清零输入，也不需要再输出时q取反
![](https://github.com/lizejia2361/-/blob/main/Lab15/Bit%E7%94%B5%E8%B7%AF.png)
第五步：实现一个包含这个RAM的状态机，先综合memory
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%BA%94%E6%AD%A5%E6%B3%A2%E5%BD%A21.png)
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%BA%94%E6%AD%A5%E6%B3%A2%E5%BD%A22.png)
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%BA%94%E6%AD%A5%E7%94%B5%E8%B7%AF1.png)
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%BA%94%E6%AD%A5%E7%94%B5%E8%B7%AF2.png)
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%BA%94%E6%AD%A5%E7%94%B5%E8%B7%AF3.png)
![](https://github.com/lizejia2361/-/blob/main/Lab15/%E7%AC%AC%E4%BA%94%E6%AD%A5%E7%94%B5%E8%B7%AF4.png)
