{
  "module_name": "pnd2_edac.h",
  "hash_id": "f452bd9bce3d017f8acad9e782cd452680fc70c000bec50bb77b182ef05bdc17",
  "original_prompt": "Ingested from linux-6.6.14/drivers/edac/pnd2_edac.h",
  "human_readable_source": " \n \n\n#ifndef _PND2_REGS_H\n#define _PND2_REGS_H\n\nstruct b_cr_touud_lo_pci {\n\tu32\tlock : 1;\n\tu32\treserved_1 : 19;\n\tu32\ttouud : 12;\n};\n\n#define b_cr_touud_lo_pci_port 0x4c\n#define b_cr_touud_lo_pci_offset 0xa8\n#define b_cr_touud_lo_pci_r_opcode 0x04\n\nstruct b_cr_touud_hi_pci {\n\tu32\ttouud : 7;\n\tu32\treserved_0 : 25;\n};\n\n#define b_cr_touud_hi_pci_port 0x4c\n#define b_cr_touud_hi_pci_offset 0xac\n#define b_cr_touud_hi_pci_r_opcode 0x04\n\nstruct b_cr_tolud_pci {\n\tu32\tlock : 1;\n\tu32\treserved_0 : 19;\n\tu32\ttolud : 12;\n};\n\n#define b_cr_tolud_pci_port 0x4c\n#define b_cr_tolud_pci_offset 0xbc\n#define b_cr_tolud_pci_r_opcode 0x04\n\nstruct b_cr_mchbar_lo_pci {\n\tu32 enable : 1;\n\tu32 pad_3_1 : 3;\n\tu32 pad_14_4: 11;\n\tu32 base: 17;\n};\n\nstruct b_cr_mchbar_hi_pci {\n\tu32 base : 7;\n\tu32 pad_31_7 : 25;\n};\n\n \nstruct b_cr_slice_channel_hash {\n\tu64\tslice_1_disabled : 1;\n\tu64\thvm_mode : 1;\n\tu64\tinterleave_mode : 2;\n\tu64\tslice_0_mem_disabled : 1;\n\tu64\treserved_0 : 1;\n\tu64\tslice_hash_mask : 14;\n\tu64\treserved_1 : 11;\n\tu64\tenable_pmi_dual_data_mode : 1;\n\tu64\tch_1_disabled : 1;\n\tu64\treserved_2 : 1;\n\tu64\tsym_slice0_channel_enabled : 2;\n\tu64\tsym_slice1_channel_enabled : 2;\n\tu64\tch_hash_mask : 14;\n\tu64\treserved_3 : 11;\n\tu64\tlock : 1;\n};\n\n#define b_cr_slice_channel_hash_port 0x4c\n#define b_cr_slice_channel_hash_offset 0x4c58\n#define b_cr_slice_channel_hash_r_opcode 0x06\n\nstruct b_cr_mot_out_base_mchbar {\n\tu32\treserved_0 : 14;\n\tu32\tmot_out_base : 15;\n\tu32\treserved_1 : 1;\n\tu32\ttr_en : 1;\n\tu32\timr_en : 1;\n};\n\n#define b_cr_mot_out_base_mchbar_port 0x4c\n#define b_cr_mot_out_base_mchbar_offset 0x6af0\n#define b_cr_mot_out_base_mchbar_r_opcode 0x00\n\nstruct b_cr_mot_out_mask_mchbar {\n\tu32\treserved_0 : 14;\n\tu32\tmot_out_mask : 15;\n\tu32\treserved_1 : 1;\n\tu32\tia_iwb_en : 1;\n\tu32\tgt_iwb_en : 1;\n};\n\n#define b_cr_mot_out_mask_mchbar_port 0x4c\n#define b_cr_mot_out_mask_mchbar_offset 0x6af4\n#define b_cr_mot_out_mask_mchbar_r_opcode 0x00\n\nstruct b_cr_asym_mem_region0_mchbar {\n\tu32\tpad : 4;\n\tu32\tslice0_asym_base : 11;\n\tu32\tpad_18_15 : 4;\n\tu32\tslice0_asym_limit : 11;\n\tu32\tslice0_asym_channel_select : 1;\n\tu32\tslice0_asym_enable : 1;\n};\n\n#define b_cr_asym_mem_region0_mchbar_port 0x4c\n#define b_cr_asym_mem_region0_mchbar_offset 0x6e40\n#define b_cr_asym_mem_region0_mchbar_r_opcode 0x00\n\nstruct b_cr_asym_mem_region1_mchbar {\n\tu32\tpad : 4;\n\tu32\tslice1_asym_base : 11;\n\tu32\tpad_18_15 : 4;\n\tu32\tslice1_asym_limit : 11;\n\tu32\tslice1_asym_channel_select : 1;\n\tu32\tslice1_asym_enable : 1;\n};\n\n#define b_cr_asym_mem_region1_mchbar_port 0x4c\n#define b_cr_asym_mem_region1_mchbar_offset 0x6e44\n#define b_cr_asym_mem_region1_mchbar_r_opcode 0x00\n\n \nstruct b_cr_asym_mem_region_denverton {\n\tu32\tpad : 4;\n\tu32\tslice_asym_base : 8;\n\tu32\tpad_19_12 : 8;\n\tu32\tslice_asym_limit : 8;\n\tu32\tpad_28_30 : 3;\n\tu32\tslice_asym_enable : 1;\n};\n\nstruct b_cr_asym_2way_mem_region_mchbar {\n\tu32\tpad : 2;\n\tu32\tasym_2way_intlv_mode : 2;\n\tu32\tasym_2way_base : 11;\n\tu32\tpad_16_15 : 2;\n\tu32\tasym_2way_limit : 11;\n\tu32\tpad_30_28 : 3;\n\tu32\tasym_2way_interleave_enable : 1;\n};\n\n#define b_cr_asym_2way_mem_region_mchbar_port 0x4c\n#define b_cr_asym_2way_mem_region_mchbar_offset 0x6e50\n#define b_cr_asym_2way_mem_region_mchbar_r_opcode 0x00\n\n \n\nstruct d_cr_drp0 {\n\tu32\trken0 : 1;\n\tu32\trken1 : 1;\n\tu32\tddmen : 1;\n\tu32\trsvd3 : 1;\n\tu32\tdwid : 2;\n\tu32\tdden : 3;\n\tu32\trsvd13_9 : 5;\n\tu32\trsien : 1;\n\tu32\tbahen : 1;\n\tu32\trsvd18_16 : 3;\n\tu32\tcaswizzle : 2;\n\tu32\teccen : 1;\n\tu32\tdramtype : 3;\n\tu32\tblmode : 3;\n\tu32\taddrdec : 2;\n\tu32\tdramdevice_pr : 2;\n};\n\n#define d_cr_drp0_offset 0x1400\n#define d_cr_drp0_r_opcode 0x00\n\n \n\nstruct d_cr_dsch {\n\tu32\tch0en : 1;\n\tu32\tch1en : 1;\n\tu32\tddr4en : 1;\n\tu32\tcoldwake : 1;\n\tu32\tnewbypdis : 1;\n\tu32\tchan_width : 1;\n\tu32\trsvd6_6 : 1;\n\tu32\tooodis : 1;\n\tu32\trsvd18_8 : 11;\n\tu32\tic : 1;\n\tu32\trsvd31_20 : 12;\n};\n\n#define d_cr_dsch_port 0x16\n#define d_cr_dsch_offset 0x0\n#define d_cr_dsch_r_opcode 0x0\n\nstruct d_cr_ecc_ctrl {\n\tu32\teccen : 1;\n\tu32\trsvd31_1 : 31;\n};\n\n#define d_cr_ecc_ctrl_offset 0x180\n#define d_cr_ecc_ctrl_r_opcode 0x0\n\nstruct d_cr_drp {\n\tu32\trken0 : 1;\n\tu32\trken1 : 1;\n\tu32\trken2 : 1;\n\tu32\trken3 : 1;\n\tu32\tdimmdwid0 : 2;\n\tu32\tdimmdden0 : 2;\n\tu32\tdimmdwid1 : 2;\n\tu32\tdimmdden1 : 2;\n\tu32\trsvd15_12 : 4;\n\tu32\tdimmflip : 1;\n\tu32\trsvd31_17 : 15;\n};\n\n#define d_cr_drp_offset 0x158\n#define d_cr_drp_r_opcode 0x0\n\nstruct d_cr_dmap {\n\tu32\tba0 : 5;\n\tu32\tba1 : 5;\n\tu32\tbg0 : 5;  \n\tu32\tbg1 : 5;  \n\tu32\trs0 : 5;\n\tu32\trs1 : 5;\n\tu32\trsvd : 2;\n};\n\n#define d_cr_dmap_offset 0x174\n#define d_cr_dmap_r_opcode 0x0\n\nstruct d_cr_dmap1 {\n\tu32\tca11 : 6;\n\tu32\tbxor : 1;\n\tu32\trsvd : 25;\n};\n\n#define d_cr_dmap1_offset 0xb4\n#define d_cr_dmap1_r_opcode 0x0\n\nstruct d_cr_dmap2 {\n\tu32\trow0 : 5;\n\tu32\trow1 : 5;\n\tu32\trow2 : 5;\n\tu32\trow3 : 5;\n\tu32\trow4 : 5;\n\tu32\trow5 : 5;\n\tu32\trsvd : 2;\n};\n\n#define d_cr_dmap2_offset 0x148\n#define d_cr_dmap2_r_opcode 0x0\n\nstruct d_cr_dmap3 {\n\tu32\trow6 : 5;\n\tu32\trow7 : 5;\n\tu32\trow8 : 5;\n\tu32\trow9 : 5;\n\tu32\trow10 : 5;\n\tu32\trow11 : 5;\n\tu32\trsvd : 2;\n};\n\n#define d_cr_dmap3_offset 0x14c\n#define d_cr_dmap3_r_opcode 0x0\n\nstruct d_cr_dmap4 {\n\tu32\trow12 : 5;\n\tu32\trow13 : 5;\n\tu32\trow14 : 5;\n\tu32\trow15 : 5;\n\tu32\trow16 : 5;\n\tu32\trow17 : 5;\n\tu32\trsvd : 2;\n};\n\n#define d_cr_dmap4_offset 0x150\n#define d_cr_dmap4_r_opcode 0x0\n\nstruct d_cr_dmap5 {\n\tu32\tca3 : 4;\n\tu32\tca4 : 4;\n\tu32\tca5 : 4;\n\tu32\tca6 : 4;\n\tu32\tca7 : 4;\n\tu32\tca8 : 4;\n\tu32\tca9 : 4;\n\tu32\trsvd : 4;\n};\n\n#define d_cr_dmap5_offset 0x154\n#define d_cr_dmap5_r_opcode 0x0\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}