TimeQuest Timing Analyzer report for darkroom_top
Mon Feb 27 01:59:14 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock_50'
 14. Slow 1200mV 85C Model Hold: 'clock_50'
 15. Slow 1200mV 85C Model Recovery: 'clock_50'
 16. Slow 1200mV 85C Model Removal: 'clock_50'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clock_50'
 25. Slow 1200mV 0C Model Hold: 'clock_50'
 26. Slow 1200mV 0C Model Recovery: 'clock_50'
 27. Slow 1200mV 0C Model Removal: 'clock_50'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clock_50'
 35. Fast 1200mV 0C Model Hold: 'clock_50'
 36. Fast 1200mV 0C Model Recovery: 'clock_50'
 37. Fast 1200mV 0C Model Removal: 'clock_50'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; darkroom_top                                        ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.8%      ;
;     Processors 3-4         ;   0.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------+
; SDC File List                                                                            ;
+------------------------------------------------------+--------+--------------------------+
; SDC File Path                                        ; Status ; Read at                  ;
+------------------------------------------------------+--------+--------------------------+
; spi/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Mon Feb 27 01:59:13 2017 ;
; output_files/SDC1.sdc                                ; OK     ; Mon Feb 27 01:59:13 2017 ;
+------------------------------------------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clock_50   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 271.59 MHz ; 250.0 MHz       ; clock_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clock_50 ; 16.318 ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clock_50 ; 0.358 ; 0.000           ;
+----------+-------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clock_50 ; 17.539 ; 0.000              ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; clock_50 ; 0.919 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; clock_50 ; 9.684 ; 0.000                          ;
+----------+-------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_50'                                                                                                                                      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.318 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.076     ; 3.601      ;
; 16.318 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.076     ; 3.601      ;
; 16.318 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.076     ; 3.601      ;
; 16.318 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.076     ; 3.601      ;
; 16.318 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.076     ; 3.601      ;
; 16.408 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.080     ; 3.507      ;
; 16.564 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.080     ; 3.351      ;
; 16.586 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.080     ; 3.329      ;
; 16.693 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.244      ;
; 16.693 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.244      ;
; 16.693 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.244      ;
; 16.693 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.244      ;
; 16.693 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.058     ; 3.244      ;
; 16.694 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[3] ; clock_50     ; clock_50    ; 20.000       ; -0.071     ; 3.230      ;
; 16.694 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[7] ; clock_50     ; clock_50    ; 20.000       ; -0.071     ; 3.230      ;
; 16.694 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[0] ; clock_50     ; clock_50    ; 20.000       ; -0.071     ; 3.230      ;
; 16.694 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[1] ; clock_50     ; clock_50    ; 20.000       ; -0.071     ; 3.230      ;
; 16.694 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[2] ; clock_50     ; clock_50    ; 20.000       ; -0.071     ; 3.230      ;
; 16.694 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[4] ; clock_50     ; clock_50    ; 20.000       ; -0.071     ; 3.230      ;
; 16.694 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[5] ; clock_50     ; clock_50    ; 20.000       ; -0.071     ; 3.230      ;
; 16.694 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[6] ; clock_50     ; clock_50    ; 20.000       ; -0.071     ; 3.230      ;
; 16.725 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]        ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 3.229      ;
; 16.725 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]        ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 3.229      ;
; 16.725 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]        ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 3.229      ;
; 16.725 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]        ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 3.229      ;
; 16.760 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.173      ;
; 16.779 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[1]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 3.150      ;
; 16.779 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[0]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 3.150      ;
; 16.779 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[4]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 3.150      ;
; 16.779 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[2]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 3.150      ;
; 16.779 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[3]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 3.150      ;
; 16.779 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|stateZero           ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 3.150      ;
; 16.796 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]        ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 3.159      ;
; 16.796 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]        ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 3.159      ;
; 16.796 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]        ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 3.159      ;
; 16.796 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]        ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 3.159      ;
; 16.805 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 3.124      ;
; 16.805 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 3.124      ;
; 16.805 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 3.124      ;
; 16.805 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 3.124      ;
; 16.805 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 3.124      ;
; 16.890 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.070     ; 3.035      ;
; 16.910 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 3.023      ;
; 16.946 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7]   ; clock_50     ; clock_50    ; 20.000       ; -0.063     ; 2.986      ;
; 16.946 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6]   ; clock_50     ; clock_50    ; 20.000       ; -0.063     ; 2.986      ;
; 16.946 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]   ; clock_50     ; clock_50    ; 20.000       ; -0.063     ; 2.986      ;
; 16.946 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4]   ; clock_50     ; clock_50    ; 20.000       ; -0.063     ; 2.986      ;
; 16.946 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5]   ; clock_50     ; clock_50    ; 20.000       ; -0.063     ; 2.986      ;
; 16.956 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 2.977      ;
; 16.965 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.964      ;
; 16.965 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.964      ;
; 16.965 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.964      ;
; 16.965 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.964      ;
; 16.965 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.964      ;
; 17.040 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.070     ; 2.885      ;
; 17.042 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.070     ; 2.883      ;
; 17.062 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[3] ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 2.880      ;
; 17.062 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[7] ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 2.880      ;
; 17.062 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[0] ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 2.880      ;
; 17.062 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[1] ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 2.880      ;
; 17.062 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[2] ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 2.880      ;
; 17.062 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[4] ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 2.880      ;
; 17.062 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[5] ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 2.880      ;
; 17.062 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[6] ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 2.880      ;
; 17.073 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.070     ; 2.852      ;
; 17.166 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[1]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.763      ;
; 17.166 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[0]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.763      ;
; 17.166 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[4]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.763      ;
; 17.166 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[2]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.763      ;
; 17.166 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[3]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.763      ;
; 17.166 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|stateZero           ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.763      ;
; 17.181 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[3] ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 2.753      ;
; 17.181 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[7] ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 2.753      ;
; 17.181 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[0] ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 2.753      ;
; 17.181 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[1] ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 2.753      ;
; 17.181 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[2] ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 2.753      ;
; 17.181 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[4] ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 2.753      ;
; 17.181 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[5] ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 2.753      ;
; 17.181 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[6] ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 2.753      ;
; 17.192 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.070     ; 2.733      ;
; 17.233 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.070     ; 2.692      ;
; 17.236 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[1]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.693      ;
; 17.236 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[0]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.693      ;
; 17.236 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[4]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.693      ;
; 17.236 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[2]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.693      ;
; 17.236 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[3]            ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.693      ;
; 17.236 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|stateZero           ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.693      ;
; 17.249 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.070     ; 2.676      ;
; 17.257 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.070     ; 2.668      ;
; 17.295 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.634      ;
; 17.295 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.634      ;
; 17.295 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.634      ;
; 17.295 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.634      ;
; 17.295 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.634      ;
; 17.303 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.626      ;
; 17.303 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.626      ;
; 17.303 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.626      ;
; 17.303 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.626      ;
; 17.303 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.066     ; 2.626      ;
; 17.341 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|numberOfBytesTransmitted[3] ; clock_50     ; clock_50    ; 20.000       ; -0.061     ; 2.593      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_50'                                                                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                          ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi:inst9|spi_spi_0:spi_0|transmitting                                                                                             ; spi:inst9|spi_spi_0:spi_0|transmitting                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                        ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                         ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SpiControl:inst11|address_reg[0]                                                                                                   ; SpiControl:inst11|address_reg[0]                                                                                                    ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.580      ;
; 0.372 ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.591      ;
; 0.373 ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.594      ;
; 0.378 ; SpiControl:inst11|chip_select_reg                                                                                                  ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.597      ;
; 0.380 ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                           ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                         ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.599      ;
; 0.478 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.697      ;
; 0.487 ; SpiControl:inst11|write_n_reg                                                                                                      ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.706      ;
; 0.517 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.736      ;
; 0.520 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.739      ;
; 0.525 ; oneshot:inst3|cur_value                                                                                                            ; oneshot:inst3|last_value                                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.744      ;
; 0.553 ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.063      ; 0.774      ;
; 0.554 ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.773      ;
; 0.555 ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.774      ;
; 0.559 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.778      ;
; 0.561 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.780      ;
; 0.574 ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.792      ;
; 0.576 ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.794      ;
; 0.577 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.796      ;
; 0.577 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.796      ;
; 0.578 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.796      ;
; 0.580 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.798      ;
; 0.580 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.798      ;
; 0.584 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.802      ;
; 0.589 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.807      ;
; 0.600 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.819      ;
; 0.605 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.824      ;
; 0.610 ; SpiControl:inst11|write_n_reg                                                                                                      ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.829      ;
; 0.616 ; SpiControl:inst11|chip_select_reg                                                                                                  ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.835      ;
; 0.618 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.837      ;
; 0.621 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.840      ;
; 0.697 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.916      ;
; 0.724 ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 0.942      ;
; 0.743 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                        ; SpiControl:inst11|address_reg[0]                                                                                                    ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.962      ;
; 0.749 ; SpiControl:inst11|address_reg[0]                                                                                                   ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.968      ;
; 0.752 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.971      ;
; 0.762 ; spi:inst9|spi_spi_0:spi_0|slowcount[1]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 0.981      ;
; 0.810 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.029      ;
; 0.816 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.067      ; 1.040      ;
; 0.816 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.035      ;
; 0.821 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.040      ;
; 0.823 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.066      ; 1.046      ;
; 0.829 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[0]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.043      ;
; 0.830 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[4]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.044      ;
; 0.835 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[5]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.049      ;
; 0.835 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[6]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.049      ;
; 0.835 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.054      ;
; 0.836 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[7]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.050      ;
; 0.847 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.066      ;
; 0.855 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.074      ;
; 0.857 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.076      ;
; 0.859 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.077      ;
; 0.861 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.079      ;
; 0.863 ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.082      ;
; 0.865 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.084      ;
; 0.867 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.067      ; 1.091      ;
; 0.867 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.085      ;
; 0.868 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.086      ;
; 0.869 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.087      ;
; 0.869 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.087      ;
; 0.869 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.088      ;
; 0.870 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.088      ;
; 0.871 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.089      ;
; 0.871 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.089      ;
; 0.873 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.091      ;
; 0.881 ; spi:inst9|spi_spi_0:spi_0|transmitting                                                                                             ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.100      ;
; 0.887 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.106      ;
; 0.895 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.067      ; 1.119      ;
; 0.921 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.140      ;
; 0.922 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.141      ;
; 0.926 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.067      ; 1.150      ;
; 0.926 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.145      ;
; 0.927 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.146      ;
; 0.945 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.164      ;
; 0.958 ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.176      ;
; 0.964 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.067      ; 1.188      ;
; 0.965 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.067      ; 1.189      ;
; 0.966 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.067      ; 1.190      ;
; 0.966 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.067      ; 1.190      ;
; 0.967 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.186      ;
; 0.971 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.189      ;
; 0.972 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.191      ;
; 0.979 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.197      ;
; 0.980 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.198      ;
; 0.981 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.199      ;
; 0.981 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.199      ;
; 0.982 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.061      ; 1.200      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock_50'                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                           ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.539 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]      ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 2.415      ;
; 17.539 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]      ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 2.415      ;
; 17.539 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]      ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 2.415      ;
; 17.539 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]      ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 2.415      ;
; 17.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]      ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 2.414      ;
; 17.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]      ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 2.414      ;
; 17.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]      ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 2.414      ;
; 17.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|MISO_reg          ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 2.414      ;
; 17.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]      ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 2.414      ;
; 17.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[4]      ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 2.414      ;
; 17.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[3]      ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 2.414      ;
; 17.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[1]      ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 2.414      ;
; 17.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[2]      ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 2.414      ;
; 17.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[0]      ; clock_50     ; clock_50    ; 20.000       ; -0.040     ; 2.414      ;
; 17.686 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 2.264      ;
; 17.686 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 2.264      ;
; 17.686 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0] ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 2.264      ;
; 17.686 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 2.264      ;
; 17.686 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 2.264      ;
; 17.704 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|SCLK_reg          ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 2.247      ;
; 17.704 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[1]          ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 2.247      ;
; 17.704 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[0]          ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 2.247      ;
; 17.704 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[4]          ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 2.247      ;
; 17.704 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[2]          ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 2.247      ;
; 17.704 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[3]          ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 2.247      ;
; 17.704 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|stateZero         ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 2.247      ;
; 17.704 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|transmitting      ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 2.247      ;
; 18.640 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 1.293      ;
; 18.640 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe    ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 1.293      ;
; 18.640 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|wr_strobe         ; clock_50     ; clock_50    ; 20.000       ; -0.062     ; 1.293      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock_50'                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                           ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.919 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.138      ;
; 0.919 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe    ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.138      ;
; 0.919 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|wr_strobe         ; clock_50     ; clock_50    ; 0.000        ; 0.062      ; 1.138      ;
; 1.793 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|SCLK_reg          ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.030      ;
; 1.793 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[1]          ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.030      ;
; 1.793 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[0]          ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.030      ;
; 1.793 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[4]          ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.030      ;
; 1.793 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[2]          ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.030      ;
; 1.793 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[3]          ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.030      ;
; 1.793 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|stateZero         ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.030      ;
; 1.793 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|transmitting      ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.030      ;
; 1.795 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7] ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.032      ;
; 1.795 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6] ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.032      ;
; 1.795 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0] ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.032      ;
; 1.795 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4] ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.032      ;
; 1.795 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5] ; clock_50     ; clock_50    ; 0.000        ; 0.080      ; 2.032      ;
; 1.956 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.197      ;
; 1.956 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.197      ;
; 1.956 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.197      ;
; 1.956 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|MISO_reg          ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.197      ;
; 1.956 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.197      ;
; 1.956 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[4]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.197      ;
; 1.956 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[3]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.197      ;
; 1.956 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[1]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.197      ;
; 1.956 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[2]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.197      ;
; 1.956 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[0]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.197      ;
; 1.962 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.203      ;
; 1.962 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.203      ;
; 1.962 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.203      ;
; 1.962 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]      ; clock_50     ; clock_50    ; 0.000        ; 0.084      ; 2.203      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 6
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 36.843 ns




+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 301.11 MHz ; 250.0 MHz       ; clock_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clock_50 ; 16.679 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clock_50 ; 0.311 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; clock_50 ; 17.808 ; 0.000             ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; clock_50 ; 0.829 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; clock_50 ; 9.701 ; 0.000                         ;
+----------+-------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_50'                                                                                                                                       ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.679 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.069     ; 3.247      ;
; 16.679 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.069     ; 3.247      ;
; 16.679 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.069     ; 3.247      ;
; 16.679 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.069     ; 3.247      ;
; 16.679 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.069     ; 3.247      ;
; 16.767 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.155      ;
; 16.900 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 3.022      ;
; 16.929 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.073     ; 2.993      ;
; 17.003 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.051     ; 2.941      ;
; 17.003 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.051     ; 2.941      ;
; 17.003 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.051     ; 2.941      ;
; 17.003 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.051     ; 2.941      ;
; 17.003 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.051     ; 2.941      ;
; 17.019 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[3] ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.912      ;
; 17.019 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[7] ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.912      ;
; 17.019 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[0] ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.912      ;
; 17.019 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[1] ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.912      ;
; 17.019 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[2] ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.912      ;
; 17.019 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[4] ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.912      ;
; 17.019 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[5] ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.912      ;
; 17.019 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[6] ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.912      ;
; 17.037 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]        ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.924      ;
; 17.037 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]        ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.924      ;
; 17.037 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]        ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.924      ;
; 17.037 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]        ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.924      ;
; 17.082 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[1]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.854      ;
; 17.082 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[0]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.854      ;
; 17.082 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[4]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.854      ;
; 17.082 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[2]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.854      ;
; 17.082 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[3]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.854      ;
; 17.082 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|stateZero           ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.854      ;
; 17.091 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.849      ;
; 17.103 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]        ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.858      ;
; 17.103 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]        ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.858      ;
; 17.103 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]        ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.858      ;
; 17.103 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]        ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.858      ;
; 17.110 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.825      ;
; 17.110 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.825      ;
; 17.110 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.825      ;
; 17.110 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.825      ;
; 17.110 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.825      ;
; 17.198 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.733      ;
; 17.220 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.720      ;
; 17.241 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7]   ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 2.698      ;
; 17.241 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6]   ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 2.698      ;
; 17.241 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]   ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 2.698      ;
; 17.241 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4]   ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 2.698      ;
; 17.241 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5]   ; clock_50     ; clock_50    ; 20.000       ; -0.056     ; 2.698      ;
; 17.253 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.687      ;
; 17.257 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.678      ;
; 17.257 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.678      ;
; 17.257 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.678      ;
; 17.257 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.678      ;
; 17.257 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.678      ;
; 17.331 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.600      ;
; 17.334 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[3] ; clock_50     ; clock_50    ; 20.000       ; -0.046     ; 2.615      ;
; 17.334 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[7] ; clock_50     ; clock_50    ; 20.000       ; -0.046     ; 2.615      ;
; 17.334 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[0] ; clock_50     ; clock_50    ; 20.000       ; -0.046     ; 2.615      ;
; 17.334 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[1] ; clock_50     ; clock_50    ; 20.000       ; -0.046     ; 2.615      ;
; 17.334 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[2] ; clock_50     ; clock_50    ; 20.000       ; -0.046     ; 2.615      ;
; 17.334 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[4] ; clock_50     ; clock_50    ; 20.000       ; -0.046     ; 2.615      ;
; 17.334 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[5] ; clock_50     ; clock_50    ; 20.000       ; -0.046     ; 2.615      ;
; 17.334 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[6] ; clock_50     ; clock_50    ; 20.000       ; -0.046     ; 2.615      ;
; 17.345 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.586      ;
; 17.360 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.571      ;
; 17.411 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[1]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.525      ;
; 17.411 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[0]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.525      ;
; 17.411 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[4]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.525      ;
; 17.411 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[2]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.525      ;
; 17.411 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[3]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.525      ;
; 17.411 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|stateZero           ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.525      ;
; 17.445 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[3] ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.495      ;
; 17.445 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[7] ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.495      ;
; 17.445 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[0] ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.495      ;
; 17.445 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[1] ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.495      ;
; 17.445 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[2] ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.495      ;
; 17.445 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[4] ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.495      ;
; 17.445 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[5] ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.495      ;
; 17.445 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[6] ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.495      ;
; 17.478 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.453      ;
; 17.497 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.434      ;
; 17.503 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.428      ;
; 17.507 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.064     ; 2.424      ;
; 17.527 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[1]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.409      ;
; 17.527 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[0]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.409      ;
; 17.527 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[4]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.409      ;
; 17.527 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[2]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.409      ;
; 17.527 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[3]            ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.409      ;
; 17.527 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|stateZero           ; clock_50     ; clock_50    ; 20.000       ; -0.059     ; 2.409      ;
; 17.552 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.383      ;
; 17.552 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.383      ;
; 17.552 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.383      ;
; 17.552 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.383      ;
; 17.552 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.383      ;
; 17.558 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.377      ;
; 17.558 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.377      ;
; 17.558 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.377      ;
; 17.558 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.377      ;
; 17.558 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.060     ; 2.377      ;
; 17.595 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|numberOfBytesTransmitted[3] ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 2.345      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_50'                                                                                                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                          ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi:inst9|spi_spi_0:spi_0|transmitting                                                                                             ; spi:inst9|spi_spi_0:spi_0|transmitting                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                        ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                         ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SpiControl:inst11|address_reg[0]                                                                                                   ; SpiControl:inst11|address_reg[0]                                                                                                    ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.519      ;
; 0.331 ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.530      ;
; 0.337 ; SpiControl:inst11|chip_select_reg                                                                                                  ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.536      ;
; 0.339 ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.539      ;
; 0.344 ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                           ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                         ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.543      ;
; 0.431 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.631      ;
; 0.440 ; SpiControl:inst11|write_n_reg                                                                                                      ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.639      ;
; 0.456 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.655      ;
; 0.458 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.657      ;
; 0.472 ; oneshot:inst3|cur_value                                                                                                            ; oneshot:inst3|last_value                                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.671      ;
; 0.496 ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.696      ;
; 0.498 ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.698      ;
; 0.499 ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.698      ;
; 0.502 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.702      ;
; 0.515 ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.717      ;
; 0.517 ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.718      ;
; 0.519 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.719      ;
; 0.523 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.722      ;
; 0.527 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.726      ;
; 0.535 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.734      ;
; 0.538 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.738      ;
; 0.546 ; SpiControl:inst11|write_n_reg                                                                                                      ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.745      ;
; 0.551 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.750      ;
; 0.553 ; SpiControl:inst11|chip_select_reg                                                                                                  ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.752      ;
; 0.553 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.752      ;
; 0.638 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.838      ;
; 0.660 ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.859      ;
; 0.675 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                        ; SpiControl:inst11|address_reg[0]                                                                                                    ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.874      ;
; 0.684 ; SpiControl:inst11|address_reg[0]                                                                                                   ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.883      ;
; 0.684 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.883      ;
; 0.695 ; spi:inst9|spi_spi_0:spi_0|slowcount[1]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.895      ;
; 0.725 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.924      ;
; 0.731 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.930      ;
; 0.736 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.935      ;
; 0.746 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.945      ;
; 0.750 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.059      ; 0.953      ;
; 0.751 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.059      ; 0.955      ;
; 0.756 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.956      ;
; 0.760 ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.960      ;
; 0.763 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.963      ;
; 0.766 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[4]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.050      ; 0.960      ;
; 0.766 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[0]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.050      ; 0.960      ;
; 0.766 ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.965      ;
; 0.767 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 0.967      ;
; 0.768 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.968      ;
; 0.769 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.968      ;
; 0.771 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[5]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.050      ; 0.967      ;
; 0.774 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[6]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.050      ; 0.968      ;
; 0.774 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[7]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.050      ; 0.968      ;
; 0.776 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.975      ;
; 0.776 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.975      ;
; 0.778 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.977      ;
; 0.778 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.977      ;
; 0.779 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.978      ;
; 0.788 ; spi:inst9|spi_spi_0:spi_0|transmitting                                                                                             ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.987      ;
; 0.791 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.990      ;
; 0.795 ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 0.994      ;
; 0.801 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.059      ; 1.004      ;
; 0.826 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.025      ;
; 0.827 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.026      ;
; 0.831 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.030      ;
; 0.832 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.031      ;
; 0.835 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.059      ; 1.038      ;
; 0.835 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.034      ;
; 0.849 ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.048      ;
; 0.852 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 1.052      ;
; 0.853 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.059      ; 1.056      ;
; 0.857 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.056      ;
; 0.864 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.063      ;
; 0.865 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.064      ;
; 0.865 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.064      ;
; 0.867 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.066      ;
; 0.868 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.067      ;
; 0.872 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.071      ;
; 0.872 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.071      ;
; 0.874 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.073      ;
; 0.880 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.079      ;
; 0.882 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.056      ; 1.082      ;
; 0.891 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.060      ; 1.095      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock_50'                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                           ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.808 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.153      ;
; 17.808 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.153      ;
; 17.808 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.153      ;
; 17.808 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.153      ;
; 17.811 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.150      ;
; 17.811 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.150      ;
; 17.811 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.150      ;
; 17.811 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|MISO_reg          ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.150      ;
; 17.811 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.150      ;
; 17.811 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[4]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.150      ;
; 17.811 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[3]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.150      ;
; 17.811 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[1]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.150      ;
; 17.811 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[2]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.150      ;
; 17.811 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[0]      ; clock_50     ; clock_50    ; 20.000       ; -0.034     ; 2.150      ;
; 17.954 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.038     ; 2.003      ;
; 17.954 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.038     ; 2.003      ;
; 17.954 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0] ; clock_50     ; clock_50    ; 20.000       ; -0.038     ; 2.003      ;
; 17.954 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.038     ; 2.003      ;
; 17.954 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.038     ; 2.003      ;
; 17.968 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|SCLK_reg          ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.990      ;
; 17.968 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[1]          ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.990      ;
; 17.968 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[0]          ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.990      ;
; 17.968 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[4]          ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.990      ;
; 17.968 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[2]          ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.990      ;
; 17.968 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[3]          ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.990      ;
; 17.968 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|stateZero         ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.990      ;
; 17.968 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|transmitting      ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.990      ;
; 18.789 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 1.151      ;
; 18.789 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe    ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 1.151      ;
; 18.789 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|wr_strobe         ; clock_50     ; clock_50    ; 20.000       ; -0.055     ; 1.151      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock_50'                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                           ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.829 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.028      ;
; 0.829 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe    ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.028      ;
; 0.829 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|wr_strobe         ; clock_50     ; clock_50    ; 0.000        ; 0.055      ; 1.028      ;
; 1.648 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.864      ;
; 1.648 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.864      ;
; 1.648 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.864      ;
; 1.648 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.864      ;
; 1.648 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5] ; clock_50     ; clock_50    ; 0.000        ; 0.072      ; 1.864      ;
; 1.649 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|SCLK_reg          ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.866      ;
; 1.649 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[1]          ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.866      ;
; 1.649 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[0]          ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.866      ;
; 1.649 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[4]          ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.866      ;
; 1.649 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[2]          ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.866      ;
; 1.649 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[3]          ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.866      ;
; 1.649 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|stateZero         ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.866      ;
; 1.649 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|transmitting      ; clock_50     ; clock_50    ; 0.000        ; 0.073      ; 1.866      ;
; 1.802 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]      ; clock_50     ; clock_50    ; 0.000        ; 0.077      ; 2.023      ;
; 1.802 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]      ; clock_50     ; clock_50    ; 0.000        ; 0.077      ; 2.023      ;
; 1.802 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]      ; clock_50     ; clock_50    ; 0.000        ; 0.077      ; 2.023      ;
; 1.802 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|MISO_reg          ; clock_50     ; clock_50    ; 0.000        ; 0.077      ; 2.023      ;
; 1.802 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]      ; clock_50     ; clock_50    ; 0.000        ; 0.077      ; 2.023      ;
; 1.802 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[4]      ; clock_50     ; clock_50    ; 0.000        ; 0.077      ; 2.023      ;
; 1.802 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[3]      ; clock_50     ; clock_50    ; 0.000        ; 0.077      ; 2.023      ;
; 1.802 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[1]      ; clock_50     ; clock_50    ; 0.000        ; 0.077      ; 2.023      ;
; 1.802 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[2]      ; clock_50     ; clock_50    ; 0.000        ; 0.077      ; 2.023      ;
; 1.802 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[0]      ; clock_50     ; clock_50    ; 0.000        ; 0.077      ; 2.023      ;
; 1.812 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]      ; clock_50     ; clock_50    ; 0.000        ; 0.076      ; 2.032      ;
; 1.812 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]      ; clock_50     ; clock_50    ; 0.000        ; 0.076      ; 2.032      ;
; 1.812 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]      ; clock_50     ; clock_50    ; 0.000        ; 0.076      ; 2.032      ;
; 1.812 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]      ; clock_50     ; clock_50    ; 0.000        ; 0.076      ; 2.032      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 6
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 37.191 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clock_50 ; 17.918 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clock_50 ; 0.186 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; clock_50 ; 18.541 ; 0.000             ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; clock_50 ; 0.502 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; clock_50 ; 9.444 ; 0.000                         ;
+----------+-------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_50'                                                                                                                                       ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.918 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.050     ; 2.019      ;
; 17.918 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.050     ; 2.019      ;
; 17.918 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.050     ; 2.019      ;
; 17.918 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.050     ; 2.019      ;
; 17.918 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.050     ; 2.019      ;
; 17.956 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 1.978      ;
; 18.053 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 1.881      ;
; 18.057 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.053     ; 1.877      ;
; 18.121 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[3] ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 1.822      ;
; 18.121 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[7] ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 1.822      ;
; 18.121 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[0] ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 1.822      ;
; 18.121 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[1] ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 1.822      ;
; 18.121 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[2] ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 1.822      ;
; 18.121 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[4] ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 1.822      ;
; 18.121 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[5] ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 1.822      ;
; 18.121 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; SpiControl:inst11|numberOfBytesTransmitted[6] ; clock_50     ; clock_50    ; 20.000       ; -0.044     ; 1.822      ;
; 18.139 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]        ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.832      ;
; 18.139 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]        ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.832      ;
; 18.139 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]        ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.832      ;
; 18.139 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]        ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.832      ;
; 18.143 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.033     ; 1.811      ;
; 18.143 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.033     ; 1.811      ;
; 18.143 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.033     ; 1.811      ;
; 18.143 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.033     ; 1.811      ;
; 18.143 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.033     ; 1.811      ;
; 18.165 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 1.786      ;
; 18.183 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]        ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.788      ;
; 18.183 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]        ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.788      ;
; 18.183 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]        ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.788      ;
; 18.183 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]        ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.788      ;
; 18.214 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[1]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[0]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[4]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[2]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|state[3]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.214 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]        ; spi:inst9|spi_spi_0:spi_0|stateZero           ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.732      ;
; 18.218 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.727      ;
; 18.218 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.727      ;
; 18.218 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.727      ;
; 18.218 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.727      ;
; 18.218 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.727      ;
; 18.240 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 1.702      ;
; 18.258 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7]   ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.692      ;
; 18.258 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6]   ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.692      ;
; 18.258 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]   ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.692      ;
; 18.258 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4]   ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.692      ;
; 18.258 ; spi:inst9|spi_spi_0:spi_0|transmitting        ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5]   ; clock_50     ; clock_50    ; 20.000       ; -0.037     ; 1.692      ;
; 18.268 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 1.683      ;
; 18.289 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 1.662      ;
; 18.303 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.642      ;
; 18.303 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.642      ;
; 18.303 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.642      ;
; 18.303 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.642      ;
; 18.303 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.642      ;
; 18.325 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 1.617      ;
; 18.343 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 1.599      ;
; 18.358 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[3] ; clock_50     ; clock_50    ; 20.000       ; -0.027     ; 1.602      ;
; 18.358 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[7] ; clock_50     ; clock_50    ; 20.000       ; -0.027     ; 1.602      ;
; 18.358 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[0] ; clock_50     ; clock_50    ; 20.000       ; -0.027     ; 1.602      ;
; 18.358 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[1] ; clock_50     ; clock_50    ; 20.000       ; -0.027     ; 1.602      ;
; 18.358 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[2] ; clock_50     ; clock_50    ; 20.000       ; -0.027     ; 1.602      ;
; 18.358 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[4] ; clock_50     ; clock_50    ; 20.000       ; -0.027     ; 1.602      ;
; 18.358 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[5] ; clock_50     ; clock_50    ; 20.000       ; -0.027     ; 1.602      ;
; 18.358 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed   ; SpiControl:inst11|numberOfBytesTransmitted[6] ; clock_50     ; clock_50    ; 20.000       ; -0.027     ; 1.602      ;
; 18.364 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 1.578      ;
; 18.415 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[1]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.531      ;
; 18.415 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[0]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.531      ;
; 18.415 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[4]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.531      ;
; 18.415 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[2]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.531      ;
; 18.415 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|state[3]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.531      ;
; 18.415 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]        ; spi:inst9|spi_spi_0:spi_0|stateZero           ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.531      ;
; 18.426 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[1]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.520      ;
; 18.426 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[0]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.520      ;
; 18.426 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[4]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.520      ;
; 18.426 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[2]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.520      ;
; 18.426 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|state[3]            ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.520      ;
; 18.426 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]        ; spi:inst9|spi_spi_0:spi_0|stateZero           ; clock_50     ; clock_50    ; 20.000       ; -0.041     ; 1.520      ;
; 18.428 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|write_n_reg                 ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 1.514      ;
; 18.441 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[3] ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 1.510      ;
; 18.441 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[7] ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 1.510      ;
; 18.441 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[0] ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 1.510      ;
; 18.441 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[1] ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 1.510      ;
; 18.441 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[2] ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 1.510      ;
; 18.441 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[4] ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 1.510      ;
; 18.441 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[5] ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 1.510      ;
; 18.441 ; SpiControl:inst11|numberOfBytesTransmitted[5] ; SpiControl:inst11|numberOfBytesTransmitted[6] ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 1.510      ;
; 18.449 ; SpiControl:inst11|numberOfBytesTransmitted[6] ; SpiControl:inst11|chip_select_reg             ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 1.493      ;
; 18.462 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 1.480      ;
; 18.464 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 1.478      ;
; 18.486 ; SpiControl:inst11|numberOfBytesTransmitted[1] ; SpiControl:inst11|address_reg[0]              ; clock_50     ; clock_50    ; 20.000       ; -0.045     ; 1.456      ;
; 18.489 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.456      ;
; 18.489 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.456      ;
; 18.489 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.456      ;
; 18.489 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.456      ;
; 18.489 ; SpiControl:inst11|numberOfBytesTransmitted[4] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.456      ;
; 18.491 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[5]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.454      ;
; 18.491 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[4]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.454      ;
; 18.491 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[0]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.454      ;
; 18.491 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[6]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.454      ;
; 18.491 ; SpiControl:inst11|numberOfBytesTransmitted[2] ; SpiControl:inst11|byte[7]                     ; clock_50     ; clock_50    ; 20.000       ; -0.042     ; 1.454      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_50'                                                                                                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                          ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi:inst9|spi_spi_0:spi_0|transmitting                                                                                             ; spi:inst9|spi_spi_0:spi_0|transmitting                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                        ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                         ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SpiControl:inst11|address_reg[0]                                                                                                   ; SpiControl:inst11|address_reg[0]                                                                                                    ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.316      ;
; 0.198 ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                           ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                         ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.319      ;
; 0.203 ; SpiControl:inst11|chip_select_reg                                                                                                  ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.323      ;
; 0.252 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.373      ;
; 0.257 ; SpiControl:inst11|write_n_reg                                                                                                      ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.377      ;
; 0.271 ; oneshot:inst3|cur_value                                                                                                            ; oneshot:inst3|last_value                                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.392      ;
; 0.276 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.397      ;
; 0.279 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.400      ;
; 0.294 ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.417      ;
; 0.298 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.306 ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.432      ;
; 0.315 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.435      ;
; 0.323 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.444      ;
; 0.325 ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.446      ;
; 0.329 ; SpiControl:inst11|write_n_reg                                                                                                      ; spi:inst9|spi_spi_0:spi_0|wr_strobe                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.449      ;
; 0.331 ; SpiControl:inst11|chip_select_reg                                                                                                  ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.451      ;
; 0.332 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.453      ;
; 0.332 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.453      ;
; 0.367 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.488      ;
; 0.383 ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.503      ;
; 0.391 ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed                                                                                        ; SpiControl:inst11|address_reg[0]                                                                                                    ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.511      ;
; 0.393 ; SpiControl:inst11|address_reg[0]                                                                                                   ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe                                                                                            ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.513      ;
; 0.398 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.519      ;
; 0.399 ; spi:inst9|spi_spi_0:spi_0|slowcount[1]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.520      ;
; 0.427 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.041      ; 0.552      ;
; 0.430 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.551      ;
; 0.436 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                 ; spi:inst9|spi_spi_0:spi_0|MISO_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.041      ; 0.561      ;
; 0.439 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.560      ;
; 0.442 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[4]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.031      ; 0.557      ;
; 0.443 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[0]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.031      ; 0.558      ;
; 0.445 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.566      ;
; 0.445 ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]                                                                                             ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.566      ;
; 0.448 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[5]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.031      ; 0.563      ;
; 0.449 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[6]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.031      ; 0.564      ;
; 0.449 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|byte[7]                                                                                                           ; clock_50     ; clock_50    ; 0.000        ; 0.031      ; 0.564      ;
; 0.449 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.570      ;
; 0.455 ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.463 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; spi:inst9|spi_spi_0:spi_0|state[4]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; spi:inst9|spi_spi_0:spi_0|transmitting                                                                                             ; spi:inst9|spi_spi_0:spi_0|SCLK_reg                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.593      ;
; 0.473 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.593      ;
; 0.473 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.593      ;
; 0.476 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.041      ; 0.601      ;
; 0.482 ; spi:inst9|spi_spi_0:spi_0|state[0]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.603      ;
; 0.487 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.041      ; 0.612      ;
; 0.495 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.616      ;
; 0.495 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.616      ;
; 0.501 ; spi:inst9|spi_spi_0:spi_0|state[2]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.622      ;
; 0.501 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|stateZero                                                                                                 ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.622      ;
; 0.512 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; spi:inst9|spi_spi_0:spi_0|state[1]                                                                                                 ; spi:inst9|spi_spi_0:spi_0|state[3]                                                                                                  ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.041      ; 0.639      ;
; 0.515 ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0]                                                                                        ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; spi:inst9|spi_spi_0:spi_0|slowcount[2]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[3]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.637      ;
; 0.518 ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.638      ;
; 0.526 ; spi:inst9|spi_spi_0:spi_0|slowcount[0]                                                                                             ; spi:inst9|spi_spi_0:spi_0|slowcount[4]                                                                                              ; clock_50     ; clock_50    ; 0.000        ; 0.037      ; 0.647      ;
; 0.530 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.650      ;
; 0.533 ; SpiControl:inst11|numberOfBytesTransmitted[0]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[6]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; SpiControl:inst11|numberOfBytesTransmitted[2]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[5]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; SpiControl:inst11|numberOfBytesTransmitted[1]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.656      ;
; 0.536 ; SpiControl:inst11|numberOfBytesTransmitted[4]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.656      ;
; 0.537 ; SpiControl:inst11|numberOfBytesTransmitted[3]                                                                                      ; SpiControl:inst11|numberOfBytesTransmitted[7]                                                                                       ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.657      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock_50'                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                           ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.430      ;
; 18.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.430      ;
; 18.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.430      ;
; 18.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|MISO_reg          ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.430      ;
; 18.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.430      ;
; 18.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[4]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.430      ;
; 18.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[3]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.430      ;
; 18.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[1]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.430      ;
; 18.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[2]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.430      ;
; 18.541 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[0]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.430      ;
; 18.546 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.425      ;
; 18.546 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.425      ;
; 18.546 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.425      ;
; 18.546 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]      ; clock_50     ; clock_50    ; 20.000       ; -0.016     ; 1.425      ;
; 18.652 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7] ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.315      ;
; 18.652 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6] ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.315      ;
; 18.652 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0] ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.315      ;
; 18.652 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4] ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.315      ;
; 18.652 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5] ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.315      ;
; 18.657 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|SCLK_reg          ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.310      ;
; 18.657 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[1]          ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.310      ;
; 18.657 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[0]          ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.310      ;
; 18.657 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[4]          ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.310      ;
; 18.657 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[2]          ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.310      ;
; 18.657 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[3]          ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.310      ;
; 18.657 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|stateZero         ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.310      ;
; 18.657 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|transmitting      ; clock_50     ; clock_50    ; 20.000       ; -0.020     ; 1.310      ;
; 19.222 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 0.729      ;
; 19.222 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe    ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 0.729      ;
; 19.222 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|wr_strobe         ; clock_50     ; clock_50    ; 20.000       ; -0.036     ; 0.729      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock_50'                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                           ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.502 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_primed ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.622      ;
; 0.502 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|data_wr_strobe    ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.622      ;
; 0.502 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|wr_strobe         ; clock_50     ; clock_50    ; 0.000        ; 0.036      ; 0.622      ;
; 0.977 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[7] ; clock_50     ; clock_50    ; 0.000        ; 0.052      ; 1.113      ;
; 0.977 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[6] ; clock_50     ; clock_50    ; 0.000        ; 0.052      ; 1.113      ;
; 0.977 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[0] ; clock_50     ; clock_50    ; 0.000        ; 0.052      ; 1.113      ;
; 0.977 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[4] ; clock_50     ; clock_50    ; 0.000        ; 0.052      ; 1.113      ;
; 0.977 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|tx_holding_reg[5] ; clock_50     ; clock_50    ; 0.000        ; 0.052      ; 1.113      ;
; 0.979 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|SCLK_reg          ; clock_50     ; clock_50    ; 0.000        ; 0.053      ; 1.116      ;
; 0.979 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[1]          ; clock_50     ; clock_50    ; 0.000        ; 0.053      ; 1.116      ;
; 0.979 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[0]          ; clock_50     ; clock_50    ; 0.000        ; 0.053      ; 1.116      ;
; 0.979 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[4]          ; clock_50     ; clock_50    ; 0.000        ; 0.053      ; 1.116      ;
; 0.979 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[2]          ; clock_50     ; clock_50    ; 0.000        ; 0.053      ; 1.116      ;
; 0.979 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|state[3]          ; clock_50     ; clock_50    ; 0.000        ; 0.053      ; 1.116      ;
; 0.979 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|stateZero         ; clock_50     ; clock_50    ; 0.000        ; 0.053      ; 1.116      ;
; 0.979 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|transmitting      ; clock_50     ; clock_50    ; 0.000        ; 0.053      ; 1.116      ;
; 1.081 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[7]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.222      ;
; 1.081 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[6]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.222      ;
; 1.081 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[5]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.222      ;
; 1.081 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[4]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.222      ;
; 1.082 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[3]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.223      ;
; 1.082 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[2]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.223      ;
; 1.082 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[1]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.223      ;
; 1.082 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|MISO_reg          ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.223      ;
; 1.082 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|shift_reg[0]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.223      ;
; 1.082 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[4]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.223      ;
; 1.082 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[3]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.223      ;
; 1.082 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[1]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.223      ;
; 1.082 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[2]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.223      ;
; 1.082 ; spi:inst9|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; spi:inst9|spi_spi_0:spi_0|slowcount[0]      ; clock_50     ; clock_50    ; 0.000        ; 0.057      ; 1.223      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 6
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 38.159 ns




+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.318 ; 0.186 ; 17.539   ; 0.502   ; 9.444               ;
;  clock_50        ; 16.318 ; 0.186 ; 17.539   ; 0.502   ; 9.444               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock_50        ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_mosi      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_sclk      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_ss_n      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sensor0                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button1                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button0                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi_miso                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; spi_mosi      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; spi_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; spi_ss_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; spi_mosi      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; spi_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; spi_ss_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; spi_mosi      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; spi_sclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; spi_ss_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 543      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 543      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 19    ; 19   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; clock_50 ; clock_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; button0    ; Partially constrained                                                                ;
; button1    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED0        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_sclk    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ss_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; button0    ; Partially constrained                                                                ;
; button1    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED0        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_sclk    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ss_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Mon Feb 27 01:59:12 2017
Info: Command: quartus_sta darkroom -c darkroom_top
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'spi/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'output_files/SDC1.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 16.318
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.318               0.000 clock_50 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clock_50 
Info (332146): Worst-case recovery slack is 17.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.539               0.000 clock_50 
Info (332146): Worst-case removal slack is 0.919
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.919               0.000 clock_50 
Info (332146): Worst-case minimum pulse width slack is 9.684
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.684               0.000 clock_50 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 6
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 36.843 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.679
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.679               0.000 clock_50 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clock_50 
Info (332146): Worst-case recovery slack is 17.808
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.808               0.000 clock_50 
Info (332146): Worst-case removal slack is 0.829
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.829               0.000 clock_50 
Info (332146): Worst-case minimum pulse width slack is 9.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.701               0.000 clock_50 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 6
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 37.191 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.918
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.918               0.000 clock_50 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clock_50 
Info (332146): Worst-case recovery slack is 18.541
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.541               0.000 clock_50 
Info (332146): Worst-case removal slack is 0.502
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.502               0.000 clock_50 
Info (332146): Worst-case minimum pulse width slack is 9.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.444               0.000 clock_50 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 6
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 38.159 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 892 megabytes
    Info: Processing ended: Mon Feb 27 01:59:14 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


