Fitter report for SixDigit_Electronic_Lock_Controller
Tue Jun 11 15:13:32 2024
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Delay Chain Summary
 13. Pad To Core Delay Chain Fanout
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Interconnect Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Advanced Data - General
 25. Advanced Data - Placement Preparation
 26. Advanced Data - Placement
 27. Advanced Data - Routing
 28. Fitter Messages
 29. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+--------------------------+-----------------------------------------------+
; Fitter Status            ; Successful - Tue Jun 11 15:13:32 2024         ;
; Quartus II Version       ; 6.0 Build 202 06/20/2006 SP 1 SJ Full Version ;
; Revision Name            ; SixDigit_Electronic_Lock_Controller           ;
; Top-level Entity Name    ; SixDigit_Electronic_Lock_Controller           ;
; Family                   ; Stratix                                       ;
; Device                   ; EP1S10F484C5                                  ;
; Timing Models            ; Final                                         ;
; Total logic elements     ; 114 / 10,570 ( 1 % )                          ;
; Total pins               ; 88 / 336 ( 26 % )                             ;
; Total virtual pins       ; 0                                             ;
; Total memory bits        ; 0 / 920,448 ( 0 % )                           ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % )                                ;
; Total PLLs               ; 0 / 6 ( 0 % )                                 ;
; Total DLLs               ; 0 / 2 ( 0 % )                                 ;
+--------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; AUTO                           ;                                ;
; Use smart compilation                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ASUS/Desktop/Six-digit_Electronic_Lock_Controller/src/SixDigit_Electronic_Lock_Controller.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 114 / 10,570 ( 1 % ) ;
;     -- Combinational with no register       ; 27                   ;
;     -- Register only                        ; 29                   ;
;     -- Combinational with a register        ; 58                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 42                   ;
;     -- 3 input functions                    ; 6                    ;
;     -- 2 input functions                    ; 35                   ;
;     -- 1 input functions                    ; 14                   ;
;     -- 0 input functions                    ; 17                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 92                   ;
;     -- arithmetic mode                      ; 22                   ;
;     -- qfbk mode                            ; 14                   ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 29                   ;
;     -- asynchronous clear/load mode         ; 48                   ;
;                                             ;                      ;
; Total LABs                                  ; 26 / 1,057 ( 2 % )   ;
; Logic elements in carry chains              ; 23                   ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 88 / 336 ( 26 % )    ;
;     -- Clock pins                           ; 4 / 16 ( 25 % )      ;
; Global signals                              ; 12                   ;
; M512s                                       ; 0 / 94 ( 0 % )       ;
; M4Ks                                        ; 0 / 60 ( 0 % )       ;
; M-RAMs                                      ; 0 / 1 ( 0 % )        ;
; Total memory bits                           ; 0 / 920,448 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 920,448 ( 0 % )  ;
; DSP block 9-bit elements                    ; 0 / 48 ( 0 % )       ;
; PLLs                                        ; 0 / 6 ( 0 % )        ;
; Global clocks                               ; 12 / 16 ( 75 % )     ;
; Regional clocks                             ; 0 / 16 ( 0 % )       ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )        ;
; SERDES transmitters                         ; 0 / 44 ( 0 % )       ;
; SERDES receivers                            ; 0 / 44 ( 0 % )       ;
; Maximum fan-out node                        ; always0~0            ;
; Maximum fan-out                             ; 26                   ;
; Highest non-global fan-out signal           ; a1                   ;
; Highest non-global fan-out                  ; 11                   ;
; Total fan-out                               ; 512                  ;
; Average fan-out                             ; 2.52                 ;
+---------------------------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; a0       ; V22   ; 1        ; 0            ; 6            ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; a1       ; V21   ; 1        ; 0            ; 6            ; 3           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; clk      ; M21   ; 1        ; 0            ; 12           ; 2           ; 10                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; clr      ; L2    ; 5        ; 53           ; 19           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; inA[0]   ; D6    ; 4        ; 46           ; 31           ; 4           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; inA[1]   ; Y5    ; 7        ; 48           ; 0            ; 5           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; inA[2]   ; L3    ; 5        ; 53           ; 19           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; inA[3]   ; L1    ; 5        ; 53           ; 19           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; inB[0]   ; V9    ; 7        ; 36           ; 0            ; 4           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; inB[1]   ; B6    ; 4        ; 46           ; 31           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; inB[2]   ; E6    ; 4        ; 46           ; 31           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; inB[3]   ; A6    ; 4        ; 46           ; 31           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; m        ; T19   ; 1        ; 0            ; 6            ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; true_clk ; M20   ; 1        ; 0            ; 12           ; 0           ; 25                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; c1[0]   ; D7    ; 4        ; 44           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c1[1]   ; J6    ; 5        ; 53           ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c1[2]   ; J4    ; 5        ; 53           ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c1[3]   ; K6    ; 5        ; 53           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c2[0]   ; G5    ; 5        ; 53           ; 28           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c2[1]   ; G4    ; 5        ; 53           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c2[2]   ; G2    ; 5        ; 53           ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c2[3]   ; C5    ; 4        ; 48           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c3[0]   ; AA6   ; 7        ; 46           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c3[1]   ; A5    ; 4        ; 48           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c3[2]   ; H1    ; 5        ; 53           ; 21           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c3[3]   ; P2    ; 6        ; 53           ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c4[0]   ; N10   ; 7        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c4[1]   ; T1    ; 6        ; 53           ; 9            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c4[2]   ; A7    ; 4        ; 44           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c4[3]   ; T2    ; 6        ; 53           ; 9            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c5[0]   ; D5    ; 4        ; 48           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c5[1]   ; G1    ; 5        ; 53           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c5[2]   ; H4    ; 5        ; 53           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c5[3]   ; B7    ; 4        ; 46           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c6[0]   ; J3    ; 5        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c6[1]   ; J2    ; 5        ; 53           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c6[2]   ; N3    ; 6        ; 53           ; 11           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; c6[3]   ; E7    ; 4        ; 44           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; led     ; D1    ; 5        ; 53           ; 30           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out1[0] ; AA17  ; 8        ; 3            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out1[1] ; C3    ; 4        ; 50           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out1[2] ; A4    ; 4        ; 50           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out1[3] ; C4    ; 4        ; 50           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out2[0] ; Y19   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out2[1] ; D4    ; 4        ; 50           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out2[2] ; J7    ; 4        ; 50           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out2[3] ; K7    ; 4        ; 50           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out3[0] ; AA18  ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out3[1] ; U2    ; 6        ; 53           ; 8            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out3[2] ; Y2    ; 7        ; 50           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out3[3] ; AB4   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out4[0] ; AA19  ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out4[1] ; T3    ; 6        ; 53           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out4[2] ; AB6   ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out4[3] ; AA3   ; 7        ; 52           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out5[0] ; W18   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out5[1] ; Y6    ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out5[2] ; U6    ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out5[3] ; U7    ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out6[0] ; Y20   ; 8        ; 1            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out6[1] ; AA7   ; 7        ; 44           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out6[2] ; M7    ; 7        ; 41           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; out6[3] ; Y9    ; 7        ; 36           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; res     ; R1    ; 6        ; 53           ; 10           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s1[0]   ; F6    ; 4        ; 44           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s1[1]   ; F2    ; 5        ; 53           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s1[2]   ; G3    ; 5        ; 53           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s1[3]   ; C8    ; 4        ; 41           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s2[0]   ; AB5   ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s2[1]   ; H3    ; 5        ; 53           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s2[2]   ; B5    ; 4        ; 48           ; 31           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s2[3]   ; E1    ; 5        ; 53           ; 29           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s3[0]   ; N2    ; 6        ; 53           ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s3[1]   ; C6    ; 4        ; 48           ; 31           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s3[2]   ; R2    ; 6        ; 53           ; 10           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s3[3]   ; H2    ; 5        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s4[0]   ; W12   ; 11       ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s4[1]   ; G7    ; 4        ; 52           ; 31           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s4[2]   ; C7    ; 4        ; 44           ; 31           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s4[3]   ; P3    ; 6        ; 53           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s5[0]   ; E5    ; 4        ; 48           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s5[1]   ; L6    ; 5        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s5[2]   ; F1    ; 5        ; 53           ; 23           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s5[3]   ; P7    ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s6[0]   ; F7    ; 4        ; 46           ; 31           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s6[1]   ; K3    ; 5        ; 53           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s6[2]   ; K2    ; 5        ; 53           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; s6[3]   ; A8    ; 4        ; 44           ; 31           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 10 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 29 ( 17 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 30 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 51 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 27 / 52 ( 52 % ) ; 3.3V          ; --           ;
; 5        ; 24 / 29 ( 83 % ) ; 3.3V          ; --           ;
; 6        ; 10 / 29 ( 34 % ) ; 3.3V          ; --           ;
; 7        ; 16 / 52 ( 31 % ) ; 3.3V          ; --           ;
; 8        ; 6 / 51 ( 12 % )  ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 10       ; 0 / 0 ( -- )     ; 3.3V          ; --           ;
; 11       ; 1 / 6 ( 17 % )   ; 3.3V          ; --           ;
; 12       ; 0 / 0 ( -- )     ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                      ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A1       ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A4       ; 339        ; 4        ; out1[2]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; A5       ; 346        ; 4        ; c3[1]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; A6       ; 351        ; 4        ; inB[3]                    ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; A7       ; 355        ; 4        ; c4[2]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; A8       ; 356        ; 4        ; s6[3]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; A9       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A10      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A11      ; 389        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; A12      ; 395        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A13      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ; 416        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A16      ; 429        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A17      ; 436        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A18      ; 444        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A19      ; 450        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A20      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A22      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA2      ; 225        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA3      ; 224        ; 7        ; out4[3]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AA4      ; 220        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA5      ; 216        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA6      ; 210        ; 7        ; c3[0]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AA7      ; 204        ; 7        ; out6[1]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AA8      ; 187        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA9      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA10     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA11     ; 168        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA12     ; 165        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA13     ; 167        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA14     ; 153        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA15     ; 131        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ; 125        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA17     ; 111        ; 8        ; out1[0]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AA18     ; 109        ; 8        ; out3[0]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AA19     ; 108        ; 8        ; out4[0]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AA20     ; 103        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA21     ; 102        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA22     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB1      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB3      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB4      ; 221        ; 7        ; out3[3]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AB5      ; 213        ; 7        ; s2[0]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AB6      ; 212        ; 7        ; out4[2]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AB7      ; 203        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB8      ; 201        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB9      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB10     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB11     ; 170        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AB12     ; 164        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 132        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB16     ; 129        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB17     ; 118        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB18     ; 113        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB19     ; 110        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B2       ; 332        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B3       ; 331        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B4       ; 335        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B5       ; 345        ; 4        ; s2[2]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; B6       ; 353        ; 4        ; inB[1]                    ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; B7       ; 350        ; 4        ; c5[3]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; B8       ; 367        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B9       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B11      ; 391        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; B12      ; 394        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B13      ; 393        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B14      ; 406        ; 3        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; B15      ; 428        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ; 432        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B17      ; 438        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B18      ; 445        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B19      ; 451        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B20      ; 455        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B21      ; 456        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B22      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C2       ; 334        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C3       ; 336        ; 4        ; out1[1]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; C4       ; 337        ; 4        ; out1[3]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; C5       ; 343        ; 4        ; c2[3]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; C6       ; 347        ; 4        ; s3[1]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; C7       ; 358        ; 4        ; s4[2]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; C8       ; 364        ; 4        ; s1[3]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; C9       ; 368        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C12      ; 397        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C13      ; 392        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C14      ; 407        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C15      ; 417        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C16      ; 433        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C17      ; 440        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C18      ; 441        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C19      ; 452        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C20      ; 457        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C21      ; 453        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C22      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; D1       ; 329        ; 5        ; led                       ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; D2       ; 328        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D3       ; 333        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D4       ; 338        ; 4        ; out2[1]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; D5       ; 344        ; 4        ; c5[0]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; D6       ; 349        ; 4        ; inA[0]                    ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; D7       ; 357        ; 4        ; c1[0]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; D8       ; 366        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D9       ; 369        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D12      ; 396        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D13      ; 409        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D14      ; 419        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D15      ; 425        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ; 434        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D17      ; 442        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D18      ; 446        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D19      ; 454        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D20      ; 458        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D21      ; 1          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D22      ; 0          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E1       ; 324        ; 5        ; s2[3]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; E2       ; 325        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E5       ; 348        ; 4        ; s5[0]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; E6       ; 352        ; 4        ; inB[2]                    ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; E7       ; 360        ; 4        ; c6[3]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; E8       ; 363        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E9       ; 371        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E12      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E13      ; 408        ; 3        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; E14      ; 421        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E15      ; 426        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E16      ; 430        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E17      ; 437        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E18      ; 443        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E19      ; 2          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E20      ; 3          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E21      ; 4          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E22      ; 5          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F1       ; 299        ; 5        ; s5[2]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; F2       ; 300        ; 5        ; s1[1]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; F3       ; 326        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F4       ; 327        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F5       ; 322        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F6       ; 359        ; 4        ; s1[0]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; F7       ; 354        ; 4        ; s6[0]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; F8       ; 365        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F9       ; 372        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F10      ; 376        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F11      ;            ;          ; VCCG_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F12      ;            ;          ; GNDA_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F13      ;            ; 9        ; VCC_PLL5_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F14      ; 420        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F15      ; 427        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F16      ; 435        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F17      ; 439        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F18      ; 7          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F19      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F21      ; 29         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F22      ; 30         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G1       ; 296        ; 5        ; c5[1]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; G2       ; 295        ; 5        ; c2[2]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; G3       ; 313        ; 5        ; s1[2]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; G4       ; 314        ; 5        ; c2[1]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; G5       ; 318        ; 5        ; c2[0]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; G6       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G7       ; 330        ; 4        ; s4[1]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; G8       ; 361        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G9       ; 384        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G10      ; 380        ; 4        ; #TMS                      ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G11      ;            ;          ; GNDG_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G12      ;            ;          ; TEMPDIODEp                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G13      ;            ;          ; VCCA_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; G14      ; 412        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ; 431        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 11         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G19      ; 15         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G20      ; 16         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G21      ; 34         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G22      ; 33         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H1       ; 290        ; 5        ; c3[2]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; H2       ; 291        ; 5        ; s3[3]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; H3       ; 301        ; 5        ; s2[1]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; H4       ; 302        ; 5        ; c5[2]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; H5       ; 317        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; H6       ; 342        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; H7       ; 373        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; H8       ; 362        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H9       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H10      ; 379        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H11      ; 387        ; 4        ; #TDO                      ; output ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H12      ;            ;          ; TEMPDIODEn                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H13      ; 403        ; 3        ; ^nCONFIG                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H14      ; 410        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; H15      ; 447        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 24         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H18      ; 12         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; H19      ; 27         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H20      ; 28         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H21      ; 38         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H22      ; 39         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J2       ; 288        ; 5        ; c6[1]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; J3       ; 289        ; 5        ; c6[0]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; J4       ; 305        ; 5        ; c1[2]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; J5       ; 292        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; J6       ; 309        ; 5        ; c1[1]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; J7       ; 340        ; 4        ; out2[2]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; J8       ; 374        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J9       ; 378        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ; 381        ; 4        ; #TRST                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J11      ; 386        ; 4        ; #TDI                      ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J12      ; 402        ; 3        ; ^nSTATUS                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J13      ; 404        ; 3        ; ^DCLK                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; J14      ; 448        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J15      ; 418        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J16      ; 424        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 14         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J18      ; 37         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; J19      ; 20         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J20      ; 40         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J21      ; 41         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J22      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; K2       ; 284        ; 5        ; s6[2]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; K3       ; 285        ; 5        ; s6[1]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; K4       ;            ;          ; VCCA_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCG_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; K6       ; 297        ; 5        ; c1[3]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; K7       ; 341        ; 4        ; out2[3]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; K8       ; 375        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K9       ; 382        ; 4        ; #TCK                      ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K10      ; 383        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; K13      ; 405        ; 3        ; ^CONF_DONE                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K14      ; 411        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K15      ; 413        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 423        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 32         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K18      ;            ;          ; VCCG_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCA_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; K20      ; 44         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K21      ; 45         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K22      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; L1       ; 283        ; 5        ; inA[3]                    ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; L2       ; 282        ; 5        ; clr                       ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; L3       ; 280        ; 5        ; inA[2]                    ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; L4       ;            ;          ; GNDA_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L5       ;            ;          ; GNDG_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L6       ; 293        ; 5        ; s5[1]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; L7       ; 370        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L8       ; 377        ; 4        ; +~DATA0~ / RESERVED_INPUT ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ; 415        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L16      ; 422        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L17      ; 35         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L18      ;            ;          ; GNDG_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L19      ;            ;          ; GNDA_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L20      ; 49         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; L21      ; 47         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; L22      ; 46         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; M1       ; 278        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; M2       ; 279        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; M3       ; 277        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; M4       ;            ;          ; GNDA_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCA_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M6       ; 263        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M7       ; 198        ; 7        ; out6[2]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; M8       ; 183        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M9       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ; 414        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M16      ; 459        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M17      ; 66         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M18      ;            ;          ; VCCA_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M19      ;            ;          ; GNDA_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M20      ; 52         ; 1        ; true_clk                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; M21      ; 50         ; 1        ; clk                       ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; M22      ; 51         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N2       ; 273        ; 6        ; s3[0]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; N3       ; 272        ; 6        ; c6[2]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; N4       ;            ;          ; GNDG_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N5       ;            ;          ; VCCG_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N6       ; 259        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N7       ; 218        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; N8       ; 185        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; N9       ; 177        ; 7        ; ^nIO_PULLUP               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N10      ; 176        ; 7        ; c4[0]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ; 128        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; N14      ; 140        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; N15      ; 144        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; N16      ; 126        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; N17      ; 70         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N18      ;            ;          ; VCCG_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N19      ;            ;          ; GNDG_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N20      ; 57         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N21      ; 56         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N22      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 269        ; 6        ; c3[3]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; P3       ; 268        ; 6        ; s4[3]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; P4       ; 251        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P5       ; 267        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P6       ; 247        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P7       ; 219        ; 7        ; s5[3]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; P8       ; 190        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; P9       ; 182        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; P10      ; 180        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; P11      ; 173        ; 7        ; ^nCEO                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ; 156        ; 8        ; ^MSEL1                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P13      ; 148        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; P14      ; 146        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; P15      ; 143        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; P16      ; 135        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; P17      ; 82         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P18      ; 62         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P19      ; 86         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P20      ; 61         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P21      ; 60         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P22      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ; 271        ; 6        ; res                       ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; R2       ; 270        ; 6        ; s3[2]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; R3       ; 255        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 256        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R5       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ; 242        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R7       ; 217        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R8       ; 175        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; R9       ; 186        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R10      ; 178        ; 7        ; ^VCCSEL                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R11      ; 172        ; 7        ; ^nCE                      ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ; 157        ; 8        ; ^MSEL2                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ; 154        ; 8        ; PLL_ENA                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ; 134        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; R16      ; 149        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R17      ; 87         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R18      ; 112        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R19      ; 74         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R20      ; 73         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R21      ; 59         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R22      ; 58         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T1       ; 266        ; 6        ; c4[1]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; T2       ; 265        ; 6        ; c4[3]                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; T3       ; 244        ; 6        ; out4[1]                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; T4       ; 243        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T5       ; 234        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T6       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T7       ; 229        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; T8       ; 197        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; T9       ; 184        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; T10      ; 181        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; T11      ;            ;          ; GNDG_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCA_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ; 155        ; 8        ; ^MSEL0                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ; 147        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; T15      ; 136        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; T16      ; 119        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ; 95         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T19      ; 78         ; 1        ; m                         ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; T20      ; 77         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T21      ; 64         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T22      ; 63         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U1       ; 261        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U2       ; 262        ; 6        ; out3[1]                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; U3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U5       ; 238        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U6       ; 200        ; 7        ; out5[2]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; U7       ; 205        ; 7        ; out5[3]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; U8       ; 196        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; U9       ; 191        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; U10      ; 179        ; 7        ; ^PORSEL                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCG_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ;            ;          ; GNDA_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U13      ;            ; 11       ; VCC_PLL6_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ; 139        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; U15      ; 137        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; U16      ; 121        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; U17      ; 120        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; U18      ; 91         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U19      ; 99         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U20      ; 98         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U21      ; 67         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U22      ; 68         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V1       ; 250        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V2       ; 249        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V3       ; 231        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V4       ; 230        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V5       ; 208        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V6       ; 202        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V7       ; 207        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V8       ; 195        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V9       ; 192        ; 7        ; inB[0]                    ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; V10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V12      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V13      ; 151        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; V14      ; 142        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V15      ; 133        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V16      ; 123        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V17      ; 122        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V18      ; 114        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V19      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V20      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V21      ; 76         ; 1        ; a1                        ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; V22      ; 75         ; 1        ; a0                        ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; W1       ; 236        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W2       ; 237        ; 6        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W3       ; 226        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W4       ; 227        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W5       ; 214        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W6       ; 211        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W7       ; 199        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W8       ; 193        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W9       ; 194        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W12      ; 163        ; 11       ; s4[0]                     ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; W13      ; 150        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W14      ; 141        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 138        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 127        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 116        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W18      ; 107        ; 8        ; out5[0]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; W19      ; 101        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W20      ; 100        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W21      ; 92         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W22      ; 93         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y2       ; 222        ; 7        ; out3[2]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; Y3       ; 228        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y4       ; 223        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y5       ; 215        ; 7        ; inA[1]                    ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; Y6       ; 206        ; 7        ; out5[1]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; Y7       ; 209        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y8       ; 189        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y9       ; 188        ; 7        ; out6[3]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; Y10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y12      ; 162        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y13      ; 166        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ; 152        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y15      ; 130        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y16      ; 124        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 117        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y18      ; 115        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y19      ; 106        ; 8        ; out2[0]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; Y20      ; 105        ; 8        ; out6[0]                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; Y21      ; 104        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y22      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 10 pF ; Not Available                      ;
; LVCMOS                           ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------+
; Compilation Hierarchy Node           ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                           ;
+--------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------+
; |SixDigit_Electronic_Lock_Controller ; 114 (11)    ; 87           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 88   ; 0            ; 27 (7)       ; 29 (0)            ; 58 (4)           ; 23 (0)          ; 13 (0)     ; |SixDigit_Electronic_Lock_Controller                                          ;
;    |error_counter:error_cnt|         ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|error_counter:error_cnt                  ;
;    |judge:jg|                        ; 4 (4)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 13 (13)    ; |SixDigit_Electronic_Lock_Controller|judge:jg                                 ;
;    |led_flasher:led_fls|             ; 10 (10)     ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|led_flasher:led_fls                      ;
;    |passwd_register:cin_password|    ; 27 (3)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (0)             ; 16 (0)           ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:cin_password             ;
;       |register:r1|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:cin_password|register:r1 ;
;       |register:r2|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:cin_password|register:r2 ;
;       |register:r3|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:cin_password|register:r3 ;
;       |register:r4|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:cin_password|register:r4 ;
;       |register:r5|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:cin_password|register:r5 ;
;       |register:r6|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:cin_password|register:r6 ;
;    |passwd_register:set_password|    ; 27 (3)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 21 (0)            ; 3 (0)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:set_password             ;
;       |register:r1|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:set_password|register:r1 ;
;       |register:r2|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:set_password|register:r2 ;
;       |register:r3|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:set_password|register:r3 ;
;       |register:r4|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:set_password|register:r4 ;
;       |register:r5|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:set_password|register:r5 ;
;       |register:r6|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|passwd_register:set_password|register:r6 ;
;    |timer:tm|                        ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; 23 (23)         ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|timer:tm                                 ;
;    |yima2to4:yima|                   ; 1 (1)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SixDigit_Electronic_Lock_Controller|yima2to4:yima                            ;
+--------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                         ;
+----------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+----------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; a1       ; Input    ; ON            ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; a0       ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; m        ; Input    ; ON            ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; clr      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; clk      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inB[3]   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inB[0]   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inB[1]   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inB[2]   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inA[2]   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inA[0]   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inA[1]   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inA[3]   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; true_clk ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; out1[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out1[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out1[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out1[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out2[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out2[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out2[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out2[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out3[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out3[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out3[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out3[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out4[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out4[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out4[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out4[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out5[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out5[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out5[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out5[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out6[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out6[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out6[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; out6[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; res      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; led      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s1[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s1[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s1[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s1[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s2[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s2[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s2[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s2[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s3[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s3[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s3[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s3[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s4[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s4[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s4[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s4[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s5[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s5[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s5[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s5[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s6[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s6[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s6[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; s6[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c1[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c1[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c1[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c1[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c2[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c2[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c2[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c2[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c3[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c3[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c3[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c3[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c4[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c4[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c4[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c4[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c5[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c5[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c5[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c5[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c6[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c6[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c6[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; c6[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+----------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; a1                                                   ;                   ;         ;
;      - passwd_register:cin_password|register:r4|q[0] ; 0                 ; ON      ;
;      - out2_reg~49                                   ; 0                 ; ON      ;
;      - out4_reg~51                                   ; 0                 ; ON      ;
;      - out5_reg~60                                   ; 0                 ; ON      ;
;      - passwd_register:cin_password|comb~31          ; 1                 ; OFF     ;
;      - passwd_register:set_password|comb~33          ; 1                 ; OFF     ;
;      - passwd_register:cin_password|comb~32          ; 1                 ; OFF     ;
;      - passwd_register:set_password|comb~34          ; 1                 ; OFF     ;
;      - passwd_register:cin_password|comb~33          ; 1                 ; OFF     ;
;      - passwd_register:set_password|comb~35          ; 1                 ; OFF     ;
;      - yima2to4:yima|Decoder0~19                     ; 1                 ; OFF     ;
; a0                                                   ;                   ;         ;
;      - passwd_register:cin_password|register:r4|q[0] ; 1                 ; ON      ;
;      - out2_reg~49                                   ; 1                 ; ON      ;
;      - out4_reg~51                                   ; 1                 ; ON      ;
;      - out5_reg~60                                   ; 1                 ; ON      ;
;      - passwd_register:cin_password|comb~31          ; 0                 ; OFF     ;
;      - passwd_register:set_password|comb~33          ; 0                 ; OFF     ;
;      - passwd_register:cin_password|comb~32          ; 0                 ; OFF     ;
;      - passwd_register:set_password|comb~34          ; 0                 ; OFF     ;
;      - passwd_register:cin_password|comb~33          ; 0                 ; OFF     ;
;      - passwd_register:set_password|comb~35          ; 0                 ; OFF     ;
;      - yima2to4:yima|Decoder0~19                     ; 0                 ; OFF     ;
; m                                                    ;                   ;         ;
;      - out5_reg[3]                                   ; 0                 ; ON      ;
;      - always0~26                                    ; 0                 ; ON      ;
;      - always0~0                                     ; 0                 ; ON      ;
;      - passwd_register:cin_password|comb~31          ; 1                 ; OFF     ;
;      - comb~7                                        ; 0                 ; ON      ;
;      - passwd_register:set_password|comb~33          ; 1                 ; OFF     ;
;      - passwd_register:cin_password|comb~32          ; 1                 ; OFF     ;
;      - passwd_register:set_password|comb~34          ; 1                 ; OFF     ;
;      - passwd_register:cin_password|comb~33          ; 1                 ; OFF     ;
;      - passwd_register:set_password|comb~35          ; 1                 ; OFF     ;
; clr                                                  ;                   ;         ;
;      - out5_reg[3]                                   ; 0                 ; ON      ;
;      - always0~0                                     ; 0                 ; ON      ;
;      - comb~7                                        ; 0                 ; ON      ;
; clk                                                  ;                   ;         ;
; inB[3]                                               ;                   ;         ;
;      - passwd_register:set_password|register:r6|q[3] ; 0                 ; ON      ;
;      - passwd_register:set_password|register:r2|q[2] ; 0                 ; ON      ;
;      - passwd_register:cin_password|register:r6|q[1] ; 0                 ; ON      ;
; inB[0]                                               ;                   ;         ;
;      - passwd_register:set_password|register:r4|q[0] ; 1                 ; ON      ;
;      - passwd_register:cin_password|register:r6|q[0] ; 1                 ; ON      ;
;      - passwd_register:set_password|register:r6|q[0] ; 1                 ; ON      ;
;      - passwd_register:set_password|register:r2|q[0] ; 1                 ; ON      ;
;      - passwd_register:set_password|register:r6|q[3] ; 1                 ; ON      ;
;      - passwd_register:set_password|register:r2|q[2] ; 1                 ; ON      ;
;      - passwd_register:cin_password|register:r6|q[1] ; 1                 ; ON      ;
;      - passwd_register:cin_password|register:r2|q[0] ; 1                 ; ON      ;
;      - passwd_register:cin_password|register:r4|q[0] ; 1                 ; ON      ;
; inB[1]                                               ;                   ;         ;
;      - passwd_register:set_password|register:r6|q[3] ; 0                 ; ON      ;
;      - passwd_register:set_password|register:r2|q[2] ; 0                 ; ON      ;
;      - passwd_register:cin_password|register:r6|q[1] ; 0                 ; ON      ;
; inB[2]                                               ;                   ;         ;
;      - passwd_register:set_password|register:r6|q[3] ; 1                 ; ON      ;
;      - passwd_register:set_password|register:r2|q[2] ; 1                 ; ON      ;
;      - passwd_register:cin_password|register:r6|q[1] ; 1                 ; ON      ;
; inA[2]                                               ;                   ;         ;
;      - passwd_register:cin_password|register:r5|q[2] ; 0                 ; ON      ;
;      - passwd_register:set_password|register:r3|q[1] ; 0                 ; ON      ;
;      - passwd_register:cin_password|register:r5|q[3] ; 0                 ; ON      ;
; inA[0]                                               ;                   ;         ;
;      - passwd_register:cin_password|register:r5|q[0] ; 1                 ; ON      ;
;      - passwd_register:set_password|register:r5|q[0] ; 1                 ; ON      ;
;      - passwd_register:cin_password|register:r3|q[0] ; 1                 ; ON      ;
;      - passwd_register:set_password|register:r3|q[0] ; 1                 ; ON      ;
;      - passwd_register:set_password|register:r1|q[0] ; 1                 ; ON      ;
;      - passwd_register:cin_password|register:r5|q[2] ; 1                 ; ON      ;
;      - passwd_register:set_password|register:r3|q[1] ; 1                 ; ON      ;
;      - passwd_register:cin_password|register:r5|q[3] ; 1                 ; ON      ;
;      - passwd_register:cin_password|register:r1|q[0] ; 1                 ; ON      ;
; inA[1]                                               ;                   ;         ;
;      - passwd_register:cin_password|register:r5|q[2] ; 1                 ; ON      ;
;      - passwd_register:set_password|register:r3|q[1] ; 1                 ; ON      ;
;      - passwd_register:cin_password|register:r5|q[3] ; 1                 ; ON      ;
; inA[3]                                               ;                   ;         ;
;      - passwd_register:cin_password|register:r5|q[2] ; 0                 ; ON      ;
;      - passwd_register:set_password|register:r3|q[1] ; 0                 ; ON      ;
;      - passwd_register:cin_password|register:r5|q[3] ; 0                 ; ON      ;
; true_clk                                             ;                   ;         ;
+------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                  ;
+--------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name                                 ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; always0~0                            ; LC_X52_Y13_N5 ; 26      ; Async. clear ; yes    ; Global clock         ; GCLK12           ;
; clk                                  ; PIN_M21       ; 10      ; Clock        ; yes    ; Global clock         ; GCLK2            ;
; comb~7                               ; LC_X52_Y13_N4 ; 24      ; Async. clear ; yes    ; Global clock         ; GCLK11           ;
; led_flasher:led_fls|Selector1~17     ; LC_X47_Y25_N3 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; passwd_register:cin_password|comb~31 ; LC_X28_Y4_N7  ; 8       ; Clock        ; yes    ; Global clock         ; GCLK6            ;
; passwd_register:cin_password|comb~32 ; LC_X28_Y4_N6  ; 8       ; Clock        ; yes    ; Global clock         ; GCLK5            ;
; passwd_register:cin_password|comb~33 ; LC_X28_Y4_N4  ; 8       ; Clock        ; yes    ; Global clock         ; GCLK0            ;
; passwd_register:set_password|comb~33 ; LC_X28_Y4_N5  ; 8       ; Clock        ; yes    ; Global clock         ; GCLK4            ;
; passwd_register:set_password|comb~34 ; LC_X28_Y4_N2  ; 8       ; Clock        ; yes    ; Global clock         ; GCLK7            ;
; passwd_register:set_password|comb~35 ; LC_X52_Y13_N6 ; 8       ; Clock        ; yes    ; Global clock         ; GCLK8            ;
; timer:tm|tick                        ; LC_X46_Y25_N8 ; 8       ; Clock        ; yes    ; Global clock         ; GCLK10           ;
; true_clk                             ; PIN_M20       ; 25      ; Clock        ; yes    ; Global clock         ; GCLK3            ;
; yima2to4:yima|Decoder0~19            ; LC_X52_Y13_N2 ; 2       ; Clock        ; yes    ; Global clock         ; GCLK9            ;
+--------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                              ;
+--------------------------------------+---------------+---------+----------------------+------------------+
; Name                                 ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------------------+---------------+---------+----------------------+------------------+
; always0~0                            ; LC_X52_Y13_N5 ; 26      ; Global clock         ; GCLK12           ;
; clk                                  ; PIN_M21       ; 10      ; Global clock         ; GCLK2            ;
; comb~7                               ; LC_X52_Y13_N4 ; 24      ; Global clock         ; GCLK11           ;
; passwd_register:cin_password|comb~31 ; LC_X28_Y4_N7  ; 8       ; Global clock         ; GCLK6            ;
; passwd_register:cin_password|comb~32 ; LC_X28_Y4_N6  ; 8       ; Global clock         ; GCLK5            ;
; passwd_register:cin_password|comb~33 ; LC_X28_Y4_N4  ; 8       ; Global clock         ; GCLK0            ;
; passwd_register:set_password|comb~33 ; LC_X28_Y4_N5  ; 8       ; Global clock         ; GCLK4            ;
; passwd_register:set_password|comb~34 ; LC_X28_Y4_N2  ; 8       ; Global clock         ; GCLK7            ;
; passwd_register:set_password|comb~35 ; LC_X52_Y13_N6 ; 8       ; Global clock         ; GCLK8            ;
; timer:tm|tick                        ; LC_X46_Y25_N8 ; 8       ; Global clock         ; GCLK10           ;
; true_clk                             ; PIN_M20       ; 25      ; Global clock         ; GCLK3            ;
; yima2to4:yima|Decoder0~19            ; LC_X52_Y13_N2 ; 2       ; Global clock         ; GCLK9            ;
+--------------------------------------+---------------+---------+----------------------+------------------+


+---------------------------------------------------------+
; Non-Global High Fan-Out Signals                         ;
+-----------------------------------------------+---------+
; Name                                          ; Fan-Out ;
+-----------------------------------------------+---------+
; a0                                            ; 11      ;
; a1                                            ; 11      ;
; m                                             ; 10      ;
; inA[0]                                        ; 9       ;
; inB[0]                                        ; 9       ;
; led_flasher:led_fls|state.FLASH               ; 7       ;
; out5_reg[3]                                   ; 7       ;
; out3_reg[3]                                   ; 7       ;
; out1_reg[3]                                   ; 7       ;
; ~STRATIX_FITTER_CREATED_GND~I                 ; 6       ;
; timer:tm|count[16]~109                        ; 5       ;
; timer:tm|count[11]~104                        ; 5       ;
; timer:tm|count[6]~99                          ; 5       ;
; timer:tm|count[1]~94                          ; 5       ;
; led_flasher:led_fls|flash_count[0]            ; 5       ;
; passwd_register:cin_password|d1_checked[3]~86 ; 5       ;
; passwd_register:cin_password|d1_checked[1]~85 ; 5       ;
; passwd_register:cin_password|d2_checked[1]~86 ; 5       ;
; passwd_register:cin_password|d2_checked[2]~85 ; 5       ;
; passwd_register:cin_password|d1_checked[2]~84 ; 5       ;
; passwd_register:cin_password|d2_checked[3]~84 ; 5       ;
; judge:jg|c~274                                ; 5       ;
; led_flasher:led_fls|Selector1~17              ; 4       ;
; led_flasher:led_fls|flash_count[1]            ; 4       ;
; inA[3]                                        ; 3       ;
; inA[1]                                        ; 3       ;
; inA[2]                                        ; 3       ;
; inB[2]                                        ; 3       ;
; inB[1]                                        ; 3       ;
; inB[3]                                        ; 3       ;
; clr                                           ; 3       ;
; error_counter:error_cnt|error_count[1]        ; 3       ;
; error_counter:error_cnt|error_count[0]        ; 3       ;
; timer:tm|count[0]                             ; 3       ;
; led_flasher:led_fls|flash_count[2]            ; 3       ;
; timer:tm|count[23]                            ; 2       ;
; timer:tm|count[22]                            ; 2       ;
; timer:tm|count[21]~114                        ; 2       ;
; timer:tm|count[21]                            ; 2       ;
; timer:tm|count[20]                            ; 2       ;
; timer:tm|count[19]                            ; 2       ;
; timer:tm|count[18]                            ; 2       ;
; timer:tm|count[17]                            ; 2       ;
; timer:tm|count[16]                            ; 2       ;
; timer:tm|count[15]                            ; 2       ;
; timer:tm|count[14]                            ; 2       ;
; timer:tm|count[13]                            ; 2       ;
; timer:tm|count[12]                            ; 2       ;
; timer:tm|count[11]                            ; 2       ;
; timer:tm|count[10]                            ; 2       ;
+-----------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+-----------------------------+-----------------------+
; Interconnect Resource Type  ; Usage                 ;
+-----------------------------+-----------------------+
; C16 interconnects           ; 27 / 2,286 ( 1 % )    ;
; C4 interconnects            ; 97 / 31,320 ( < 1 % ) ;
; C8 interconnects            ; 40 / 7,272 ( < 1 % )  ;
; DIFFIOCLKs                  ; 0 / 16 ( 0 % )        ;
; DQS bus muxes               ; 0 / 56 ( 0 % )        ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )         ;
; DQS-8 I/O buses             ; 0 / 16 ( 0 % )        ;
; Direct links                ; 20 / 44,740 ( < 1 % ) ;
; Fast regional clocks        ; 0 / 8 ( 0 % )         ;
; Global clocks               ; 12 / 16 ( 75 % )      ;
; I/O buses                   ; 8 / 208 ( 4 % )       ;
; LUT chains                  ; 1 / 9,513 ( < 1 % )   ;
; Local routing interconnects ; 66 / 10,570 ( < 1 % ) ;
; R24 interconnects           ; 23 / 2,280 ( 1 % )    ;
; R4 interconnects            ; 93 / 62,520 ( < 1 % ) ;
; R8 interconnects            ; 35 / 10,410 ( < 1 % ) ;
; Regional clocks             ; 0 / 16 ( 0 % )        ;
+-----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 4.38) ; Number of LABs  (Total = 26) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 6                            ;
; 2                                          ; 7                            ;
; 3                                          ; 0                            ;
; 4                                          ; 6                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 0                            ;
; 9                                          ; 0                            ;
; 10                                         ; 7                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.46) ; Number of LABs  (Total = 26) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 2                            ;
; 1 Clock                            ; 8                            ;
; 2 Async. clears                    ; 14                           ;
; 2 Clocks                           ; 14                           ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 5.15) ; Number of LABs  (Total = 26) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 6                            ;
; 2                                           ; 2                            ;
; 3                                           ; 5                            ;
; 4                                           ; 1                            ;
; 5                                           ; 3                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 4                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 3.92) ; Number of LABs  (Total = 26) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 2                            ;
; 3                                               ; 5                            ;
; 4                                               ; 1                            ;
; 5                                               ; 3                            ;
; 6                                               ; 2                            ;
; 7                                               ; 1                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 6.12) ; Number of LABs  (Total = 26) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 3                            ;
; 4                                           ; 4                            ;
; 5                                           ; 4                            ;
; 6                                           ; 3                            ;
; 7                                           ; 4                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Reserve Data[0] pin after configuration      ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                             ;
+--------------------------------------------------------------------------------+------------------+
; Name                                                                           ; Value            ;
+--------------------------------------------------------------------------------+------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff               ;
; Mid Wire Use - Fit Attempt 1                                                   ; 0                ;
; Mid Slack - Fit Attempt 1                                                      ; -9082            ;
; Internal Atom Count - Fit Attempt 1                                            ; 114              ;
; LE/ALM Count - Fit Attempt 1                                                   ; 114              ;
; LAB Count - Fit Attempt 1                                                      ; 26               ;
; Outputs per Lab - Fit Attempt 1                                                ; 3.962            ;
; Inputs per LAB - Fit Attempt 1                                                 ; 3.692            ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 2.577            ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:26             ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:25;1:1         ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:25;1:1         ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:25;1:1         ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:9;1:3;2:14     ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:9;1:3;2:14     ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:26             ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:26             ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:25;1:1         ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:4;1:5;2:3;4:14 ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:4;1:6;2:16     ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:26             ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:4;1:8;2:14     ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:14;1:12        ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:7;1:19         ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:23;1:3         ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:26             ;
; LEs in Chains - Fit Attempt 1                                                  ; 23               ;
; LEs in Long Chains - Fit Attempt 1                                             ; 23               ;
; LABs with Chains - Fit Attempt 1                                               ; 3                ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                ;
; Time - Fit Attempt 1                                                           ; 0                ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.002            ;
+--------------------------------------------------------------------------------+------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 0     ;
; Early Slack - Fit Attempt 1         ; -9458 ;
; Auto Fit Point 3 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 0     ;
; Mid Slack - Fit Attempt 1           ; -9458 ;
; Late Wire Use - Fit Attempt 1       ; 0     ;
; Late Slack - Fit Attempt 1          ; -9458 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 0     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.020 ;
+-------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; -6425 ;
; Early Wire Use - Fit Attempt 1      ; 0     ;
; Peak Regional Wire - Fit Attempt 1  ; 1     ;
; Mid Slack - Fit Attempt 1           ; -8191 ;
; Late Slack - Fit Attempt 1          ; -8191 ;
; Late Slack - Fit Attempt 1          ; -8191 ;
; Late Wire Use - Fit Attempt 1       ; 1     ;
; Time - Fit Attempt 1                ; 0     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.036 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Jun 11 15:13:30 2024
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off SixDigit_Electronic_Lock_Controller -c SixDigit_Electronic_Lock_Controller
Info: Automatically selected device EP1S10F484C5 for design SixDigit_Electronic_Lock_Controller
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S20F484C5 is compatible
Info: No exact pin location assignment(s) for 88 pins of 88 total pins
    Info: Pin out1[0] not assigned to an exact location on the device
    Info: Pin out1[1] not assigned to an exact location on the device
    Info: Pin out1[2] not assigned to an exact location on the device
    Info: Pin out1[3] not assigned to an exact location on the device
    Info: Pin out2[0] not assigned to an exact location on the device
    Info: Pin out2[1] not assigned to an exact location on the device
    Info: Pin out2[2] not assigned to an exact location on the device
    Info: Pin out2[3] not assigned to an exact location on the device
    Info: Pin out3[0] not assigned to an exact location on the device
    Info: Pin out3[1] not assigned to an exact location on the device
    Info: Pin out3[2] not assigned to an exact location on the device
    Info: Pin out3[3] not assigned to an exact location on the device
    Info: Pin out4[0] not assigned to an exact location on the device
    Info: Pin out4[1] not assigned to an exact location on the device
    Info: Pin out4[2] not assigned to an exact location on the device
    Info: Pin out4[3] not assigned to an exact location on the device
    Info: Pin out5[0] not assigned to an exact location on the device
    Info: Pin out5[1] not assigned to an exact location on the device
    Info: Pin out5[2] not assigned to an exact location on the device
    Info: Pin out5[3] not assigned to an exact location on the device
    Info: Pin out6[0] not assigned to an exact location on the device
    Info: Pin out6[1] not assigned to an exact location on the device
    Info: Pin out6[2] not assigned to an exact location on the device
    Info: Pin out6[3] not assigned to an exact location on the device
    Info: Pin res not assigned to an exact location on the device
    Info: Pin led not assigned to an exact location on the device
    Info: Pin s1[0] not assigned to an exact location on the device
    Info: Pin s1[1] not assigned to an exact location on the device
    Info: Pin s1[2] not assigned to an exact location on the device
    Info: Pin s1[3] not assigned to an exact location on the device
    Info: Pin s2[0] not assigned to an exact location on the device
    Info: Pin s2[1] not assigned to an exact location on the device
    Info: Pin s2[2] not assigned to an exact location on the device
    Info: Pin s2[3] not assigned to an exact location on the device
    Info: Pin s3[0] not assigned to an exact location on the device
    Info: Pin s3[1] not assigned to an exact location on the device
    Info: Pin s3[2] not assigned to an exact location on the device
    Info: Pin s3[3] not assigned to an exact location on the device
    Info: Pin s4[0] not assigned to an exact location on the device
    Info: Pin s4[1] not assigned to an exact location on the device
    Info: Pin s4[2] not assigned to an exact location on the device
    Info: Pin s4[3] not assigned to an exact location on the device
    Info: Pin s5[0] not assigned to an exact location on the device
    Info: Pin s5[1] not assigned to an exact location on the device
    Info: Pin s5[2] not assigned to an exact location on the device
    Info: Pin s5[3] not assigned to an exact location on the device
    Info: Pin s6[0] not assigned to an exact location on the device
    Info: Pin s6[1] not assigned to an exact location on the device
    Info: Pin s6[2] not assigned to an exact location on the device
    Info: Pin s6[3] not assigned to an exact location on the device
    Info: Pin c1[0] not assigned to an exact location on the device
    Info: Pin c1[1] not assigned to an exact location on the device
    Info: Pin c1[2] not assigned to an exact location on the device
    Info: Pin c1[3] not assigned to an exact location on the device
    Info: Pin c2[0] not assigned to an exact location on the device
    Info: Pin c2[1] not assigned to an exact location on the device
    Info: Pin c2[2] not assigned to an exact location on the device
    Info: Pin c2[3] not assigned to an exact location on the device
    Info: Pin c3[0] not assigned to an exact location on the device
    Info: Pin c3[1] not assigned to an exact location on the device
    Info: Pin c3[2] not assigned to an exact location on the device
    Info: Pin c3[3] not assigned to an exact location on the device
    Info: Pin c4[0] not assigned to an exact location on the device
    Info: Pin c4[1] not assigned to an exact location on the device
    Info: Pin c4[2] not assigned to an exact location on the device
    Info: Pin c4[3] not assigned to an exact location on the device
    Info: Pin c5[0] not assigned to an exact location on the device
    Info: Pin c5[1] not assigned to an exact location on the device
    Info: Pin c5[2] not assigned to an exact location on the device
    Info: Pin c5[3] not assigned to an exact location on the device
    Info: Pin c6[0] not assigned to an exact location on the device
    Info: Pin c6[1] not assigned to an exact location on the device
    Info: Pin c6[2] not assigned to an exact location on the device
    Info: Pin c6[3] not assigned to an exact location on the device
    Info: Pin a1 not assigned to an exact location on the device
    Info: Pin a0 not assigned to an exact location on the device
    Info: Pin m not assigned to an exact location on the device
    Info: Pin clr not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin inB[3] not assigned to an exact location on the device
    Info: Pin inB[0] not assigned to an exact location on the device
    Info: Pin inB[1] not assigned to an exact location on the device
    Info: Pin inB[2] not assigned to an exact location on the device
    Info: Pin inA[2] not assigned to an exact location on the device
    Info: Pin inA[0] not assigned to an exact location on the device
    Info: Pin inA[1] not assigned to an exact location on the device
    Info: Pin inA[3] not assigned to an exact location on the device
    Info: Pin true_clk not assigned to an exact location on the device
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Completed User Assigned Global Signals Promotion Operation
Info: Automatically promoted signal "true_clk" to use Global clock in PIN M20
Info: Automatically promoted some destinations of signal "clk" to use Global clock in PIN M21
    Info: Destination "passwd_register:cin_password|comb~31" may be non-global or may not use global clock
    Info: Destination "passwd_register:set_password|comb~33" may be non-global or may not use global clock
    Info: Destination "passwd_register:cin_password|comb~32" may be non-global or may not use global clock
    Info: Destination "passwd_register:set_password|comb~34" may be non-global or may not use global clock
    Info: Destination "passwd_register:cin_password|comb~33" may be non-global or may not use global clock
    Info: Destination "passwd_register:set_password|comb~35" may be non-global or may not use global clock
Info: Automatically promoted signal "passwd_register:cin_password|comb~31" to use Global clock
Info: Automatically promoted signal "passwd_register:cin_password|comb~32" to use Global clock
Info: Automatically promoted signal "passwd_register:cin_password|comb~33" to use Global clock
Info: Automatically promoted signal "passwd_register:set_password|comb~33" to use Global clock
Info: Automatically promoted signal "passwd_register:set_password|comb~34" to use Global clock
Info: Automatically promoted signal "passwd_register:set_password|comb~35" to use Global clock
Info: Automatically promoted signal "timer:tm|tick" to use Global clock
Info: Automatically promoted signal "yima2to4:yima|Decoder0~19" to use Global clock
Info: Automatically promoted some destinations of signal "always0~0" to use Global clock
    Info: Destination "out1_reg[3]" may be non-global or may not use global clock
    Info: Destination "out3_reg[3]" may be non-global or may not use global clock
Info: Automatically promoted signal "comb~7" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished register packing: elapsed time is 00:00:00
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 86 (unused VREF, 3.30 VCCIO, 12 input, 74 output, 0 bidirectional)
        Info: I/O standards used: LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has unused VCCIO pins. 2 total pin(s) used --  27 pins available
        Info: I/O bank number 2 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  30 pins available
        Info: I/O bank number 3 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  51 pins available
        Info: I/O bank number 4 does not use VREF pins and has unused VCCIO pins. 1 total pin(s) used --  51 pins available
        Info: I/O bank number 5 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  29 pins available
        Info: I/O bank number 6 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  29 pins available
        Info: I/O bank number 7 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  52 pins available
        Info: I/O bank number 8 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  51 pins available
        Info: I/O bank number 9 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number 11 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 12 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  0 pins available
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 4.059 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X28_Y4; Fanout = 2; REG Node = 'passwd_register:cin_password|register:r4|q[0]'
    Info: 2: + IC(0.000 ns) + CELL(0.230 ns) = 0.230 ns; Loc. = LAB_X28_Y4; Fanout = 1; COMB Node = 'judge:jg|c~271'
    Info: 3: + IC(2.069 ns) + CELL(0.183 ns) = 2.482 ns; Loc. = LAB_X47_Y19; Fanout = 1; COMB Node = 'judge:jg|c~273'
    Info: 4: + IC(0.285 ns) + CELL(0.183 ns) = 2.950 ns; Loc. = LAB_X47_Y19; Fanout = 5; COMB Node = 'judge:jg|c~274'
    Info: 5: + IC(0.393 ns) + CELL(0.075 ns) = 3.418 ns; Loc. = LAB_X47_Y19; Fanout = 2; COMB Node = 'always0~26'
    Info: 6: + IC(0.102 ns) + CELL(0.539 ns) = 4.059 ns; Loc. = LAB_X47_Y19; Fanout = 7; REG Node = 'out1_reg[3]'
    Info: Total cell delay = 1.210 ns ( 29.81 % )
    Info: Total interconnect delay = 2.849 ns ( 70.19 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources. Peak interconnect usage is 1%
    Info: The peak interconnect region extends from location x43_y10 to location x53_y20
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Node comb~7 uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r4|q[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r1|q[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r4|q[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r6|q[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r5|q[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r6|q[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r5|q[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r6|q[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r5|q[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r1|q[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r4|q[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r4|q[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r3|q[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r3|q[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r2|q[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r2|q[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r5|q[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r2|q[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r1|q[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r3|q[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r3|q[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r6|q[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r2|q[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node passwd_register:cin_password|register:r1|q[1] -- routed using non-global resources
Warning: Following 6 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin out1[0] has GND driving its datain port
    Info: Pin out2[0] has GND driving its datain port
    Info: Pin out3[0] has GND driving its datain port
    Info: Pin out4[0] has GND driving its datain port
    Info: Pin out5[0] has GND driving its datain port
    Info: Pin out6[0] has GND driving its datain port
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Processing ended: Tue Jun 11 15:13:32 2024
    Info: Elapsed time: 00:00:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ASUS/Desktop/Six-digit_Electronic_Lock_Controller/src/SixDigit_Electronic_Lock_Controller.fit.smsg.


