41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Aditya Agrawal
22 12 54 79 34 0 \NUL
aagraw14
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
19 29 323 88 304 0
wadr_1
19 29 305 88 286 0
wadr_0
19 29 274 88 255 0
adr2_1
19 29 256 88 237 0
adr2_0
19 30 228 89 209 0
adr1_1
19 29 208 88 189 0
adr1_0
19 30 174 89 155 0
sel
19 30 156 89 137 0
update
19 30 138 89 119 0
clear
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
19 29 390 88 371 0
kpad_1
19 29 372 88 353 0
kpad_2
19 29 354 88 335 0
kpad_3
19 29 408 88 389 0
kpad_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Aditya Agrawal
22 12 54 79 34 0 \NUL
aagraw14
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Aditya Agrawal
22 12 54 79 34 0 \NUL
aagraw14
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 312 60 522 40 0 \NUL
Keyboard Input/ALU Result Mux
19 138 252 197 233 0
alu_2
19 144 144 203 125 0
alu_3
19 132 474 191 455 0
alu_0
19 132 354 191 335 0
alu_1
19 132 384 191 365 0
kpad_1
19 144 282 203 263 0
kpad_2
19 144 168 203 149 0
kpad_3
19 126 504 185 485 0
kpad_0
31 294 186 343 101 0 2
31 294 300 343 215 0 2
31 306 414 355 329 0 2
31 318 534 367 449 0 2
19 144 198 203 179 0
sel
19 138 306 197 287 0
sel
19 132 414 191 395 0
sel
19 126 534 185 515 0
sel
20 456 498 515 479 0
input0
20 450 378 509 359 0
input1
20 480 252 539 233 0
input2
20 474 150 533 131 0
input3
14 240 576 289 527
14 246 438 295 389
14 234 324 283 275
14 234 204 283 155
22 480 282 758 262 0 \NUL
Each bit of the 2 possible inputs have own
22 480 306 709 286 0 \NUL
2 x1 mux with the same select line
1 295 170 200 188
1 295 284 194 296
1 307 398 188 404
1 319 518 182 524
1 295 146 200 158
1 295 260 200 272
1 307 374 188 374
1 319 494 182 494
1 319 488 188 464
1 307 368 188 344
1 295 140 200 134
1 295 254 194 242
1 475 140 340 140
1 481 242 340 254
1 451 368 352 368
1 457 488 364 488
1 319 530 286 551
1 307 410 292 413
1 295 296 280 299
1 295 182 280 179
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Aditya Agrawal
22 12 54 79 34 0 \NUL
aagraw14
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 356 47 427 27 0 \NUL
Register 0
24 612 132 661 60 1 1 1
24 600 276 649 204 1 1 1
24 594 414 643 342 1 1 1
24 600 576 649 504 1 1 1
19 168 144 227 125 0
wadr_1
19 168 102 227 83 0
wadr_0
5 234 120 283 71 0
5 234 162 283 113 0
3 318 138 367 89 1 0
19 258 168 317 149 0
update
19 162 246 221 227 0
wadr_1
19 162 204 221 185 0
wadr_0
5 228 222 277 173 0
5 228 264 277 215 0
3 312 240 361 191 1 0
19 252 270 311 251 0
update
19 150 354 209 335 0
wadr_1
19 150 312 209 293 0
wadr_0
5 216 330 265 281 0
5 216 372 265 323 0
3 300 348 349 299 1 0
19 240 378 299 359 0
update
19 144 462 203 443 0
wadr_1
19 144 420 203 401 0
wadr_0
5 210 438 259 389 0
5 210 480 259 431 0
3 294 456 343 407 1 0
19 234 486 293 467 0
update
19 486 126 545 107 0
clear
19 480 276 539 257 0
clear
19 480 414 539 395 0
clear
19 420 570 479 551 0
clear
15 558 78 607 29
15 522 222 571 173
15 528 360 577 311
15 528 510 577 461
5 510 588 559 539 0
5 546 426 595 377 0
5 552 294 601 245 0
5 558 144 607 95 0
20 726 102 785 83 0
reg0_3
20 708 270 767 251 0
reg0_2
20 708 396 767 377 0
reg0_1
20 696 564 755 545 0
reg0_0
19 534 90 593 71 0
input3
19 528 234 587 215 0
input2
19 522 372 581 353 0
input1
19 534 534 593 515 0
input0
22 6 516 346 496 0 \NUL
only stores in reg0 if write registester address is 00
22 456 165 737 145 0 \NUL
d flip flops initialize to 0 if clear is pressed
1 235 95 224 92
1 235 137 224 134
1 319 99 280 95
1 319 113 280 137
1 319 127 314 158
1 229 197 218 194
1 229 239 218 236
1 313 201 274 197
1 313 215 274 239
1 313 229 308 260
1 217 305 206 302
1 217 347 206 344
1 301 309 262 305
1 301 323 262 347
1 301 337 296 368
1 211 413 200 410
1 211 455 200 452
1 295 417 256 413
1 295 431 256 455
1 295 445 290 476
1 613 98 364 113
1 601 242 358 215
1 595 380 346 323
1 601 542 340 431
1 626 62 604 53
1 614 206 568 197
1 608 344 574 335
1 614 506 574 485
1 559 119 542 116
1 604 119 626 128
1 547 401 536 404
1 608 410 592 401
1 556 563 614 572
1 476 560 511 563
1 553 269 536 266
1 614 272 598 269
1 727 92 658 80
1 709 260 646 224
1 709 386 640 362
1 697 554 646 524
1 613 80 590 80
1 601 224 584 224
1 595 362 578 362
1 601 524 590 524
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Aditya Agrawal
22 12 54 79 34 0 \NUL
aagraw14
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 360 54 431 34 0 \NUL
Register 1
24 612 132 661 60 1 1 1
24 600 276 649 204 1 1 1
24 594 414 643 342 1 1 1
24 600 576 649 504 1 1 1
3 318 138 367 89 1 0
19 258 168 317 149 0
update
3 312 240 361 191 1 0
19 252 270 311 251 0
update
3 300 348 349 299 1 0
19 240 378 299 359 0
update
3 294 456 343 407 1 0
19 234 486 293 467 0
update
19 486 126 545 107 0
clear
19 480 276 539 257 0
clear
19 480 414 539 395 0
clear
19 420 570 479 551 0
clear
15 558 78 607 29
15 522 222 571 173
15 528 360 577 311
15 528 510 577 461
5 510 588 559 539 0
5 546 426 595 377 0
5 552 294 601 245 0
5 558 144 607 95 0
20 726 102 785 83 0
reg1_3
20 708 270 767 251 0
reg1_2
20 708 396 767 377 0
reg1_1
20 696 564 755 545 0
reg1_0
19 534 90 593 71 0
input3
19 528 234 587 215 0
input2
19 522 372 581 353 0
input1
19 534 534 593 515 0
input0
19 168 144 227 125 0
wadr_1
19 168 102 227 83 0
wadr_0
19 162 246 221 227 0
wadr_1
19 162 204 221 185 0
wadr_0
19 150 354 209 335 0
wadr_1
19 150 312 209 293 0
wadr_0
19 144 462 203 443 0
wadr_1
19 144 420 203 401 0
wadr_0
5 228 366 277 317 0
5 246 150 295 101 0
5 240 252 289 203 0
5 228 468 277 419 0
22 6 516 346 496 0 \NUL
only stores in reg1 if write registester address is 01
22 456 165 737 145 0 \NUL
d flip flops initialize to 0 if clear is pressed
1 319 127 314 158
1 313 229 308 260
1 301 337 296 368
1 295 445 290 476
1 613 98 364 113
1 601 242 358 215
1 595 380 346 323
1 601 542 340 431
1 626 62 604 53
1 614 206 568 197
1 608 344 574 335
1 614 506 574 485
1 559 119 542 116
1 604 119 626 128
1 547 401 536 404
1 608 410 592 401
1 556 563 614 572
1 476 560 511 563
1 553 269 536 266
1 614 272 598 269
1 727 92 658 80
1 709 260 646 224
1 709 386 640 362
1 697 554 646 524
1 613 80 590 80
1 601 224 584 224
1 595 362 578 362
1 601 524 590 524
1 229 443 200 452
1 295 431 274 443
1 295 417 200 410
1 229 341 206 344
1 301 323 274 341
1 301 309 206 302
1 241 227 218 236
1 313 201 218 194
1 313 215 286 227
1 247 125 224 134
1 319 113 292 125
1 319 99 224 92
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Aditya Agrawal
22 12 54 79 34 0 \NUL
aagraw14
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 360 54 431 34 0 \NUL
Register 2
24 612 132 661 60 1 1 1
24 600 276 649 204 1 1 1
24 594 414 643 342 1 1 1
24 600 576 649 504 1 1 1
3 318 138 367 89 1 0
19 258 168 317 149 0
update
3 312 240 361 191 1 0
19 252 270 311 251 0
update
3 300 348 349 299 1 0
19 240 378 299 359 0
update
3 294 456 343 407 1 0
19 234 486 293 467 0
update
19 486 126 545 107 0
clear
19 480 276 539 257 0
clear
19 480 414 539 395 0
clear
19 420 570 479 551 0
clear
15 558 78 607 29
15 522 222 571 173
15 528 360 577 311
15 528 510 577 461
5 510 588 559 539 0
5 546 426 595 377 0
5 552 294 601 245 0
5 558 144 607 95 0
20 726 102 785 83 0
reg2_3
20 708 270 767 251 0
reg2_2
20 708 396 767 377 0
reg2_1
20 696 564 755 545 0
reg2_0
19 534 90 593 71 0
input3
19 528 234 587 215 0
input2
19 522 372 581 353 0
input1
19 534 534 593 515 0
input0
19 168 144 227 125 0
wadr_1
19 168 102 227 83 0
wadr_0
19 162 246 221 227 0
wadr_1
19 162 204 221 185 0
wadr_0
19 150 354 209 335 0
wadr_1
19 150 312 209 293 0
wadr_0
19 144 462 203 443 0
wadr_1
19 144 420 203 401 0
wadr_0
5 228 330 277 281 0
5 240 114 289 65 0
5 240 222 289 173 0
5 228 438 277 389 0
22 6 516 346 496 0 \NUL
only stores in reg2 if write registester address is 10
22 456 165 737 145 0 \NUL
d flip flops initialize to 0 if clear is pressed
1 319 127 314 158
1 313 229 308 260
1 301 337 296 368
1 295 445 290 476
1 613 98 364 113
1 601 242 358 215
1 595 380 346 323
1 601 542 340 431
1 626 62 604 53
1 614 206 568 197
1 608 344 574 335
1 614 506 574 485
1 559 119 542 116
1 604 119 626 128
1 547 401 536 404
1 608 410 592 401
1 556 563 614 572
1 476 560 511 563
1 553 269 536 266
1 614 272 598 269
1 727 92 658 80
1 709 260 646 224
1 709 386 640 362
1 697 554 646 524
1 613 80 590 80
1 601 224 584 224
1 595 362 578 362
1 601 524 590 524
1 241 89 224 92
1 319 99 286 89
1 319 113 224 134
1 241 197 218 194
1 313 201 286 197
1 313 215 218 236
1 229 305 206 302
1 301 309 274 305
1 301 323 206 344
1 229 413 200 410
1 295 417 274 413
1 295 431 200 452
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Aditya Agrawal
22 12 54 79 34 0 \NUL
aagraw14
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 360 54 431 34 0 \NUL
Register 3
24 612 132 661 60 1 1 1
24 600 276 649 204 1 1 1
24 594 414 643 342 1 1 1
24 600 576 649 504 1 1 1
3 318 138 367 89 1 0
19 258 168 317 149 0
update
3 312 240 361 191 1 0
19 252 270 311 251 0
update
3 300 348 349 299 1 0
19 240 378 299 359 0
update
3 294 456 343 407 1 0
19 234 486 293 467 0
update
19 486 126 545 107 0
clear
19 480 276 539 257 0
clear
19 480 414 539 395 0
clear
19 420 570 479 551 0
clear
15 558 78 607 29
15 522 222 571 173
15 528 360 577 311
15 528 510 577 461
5 510 588 559 539 0
5 546 426 595 377 0
5 552 294 601 245 0
5 558 144 607 95 0
20 726 102 785 83 0
reg3_3
20 708 270 767 251 0
reg3_2
20 708 396 767 377 0
reg3_1
20 696 564 755 545 0
reg3_0
19 534 90 593 71 0
input3
19 528 234 587 215 0
input2
19 522 372 581 353 0
input1
19 534 534 593 515 0
input0
19 168 144 227 125 0
wadr_1
19 168 102 227 83 0
wadr_0
19 162 246 221 227 0
wadr_1
19 162 204 221 185 0
wadr_0
19 150 354 209 335 0
wadr_1
19 150 312 209 293 0
wadr_0
19 144 462 203 443 0
wadr_1
19 144 420 203 401 0
wadr_0
22 6 516 346 496 0 \NUL
only stores in reg3 if write registester address is 11
22 456 165 737 145 0 \NUL
d flip flops initialize to 0 if clear is pressed
1 319 127 314 158
1 313 229 308 260
1 301 337 296 368
1 295 445 290 476
1 613 98 364 113
1 601 242 358 215
1 595 380 346 323
1 601 542 340 431
1 626 62 604 53
1 614 206 568 197
1 608 344 574 335
1 614 506 574 485
1 559 119 542 116
1 604 119 626 128
1 547 401 536 404
1 608 410 592 401
1 556 563 614 572
1 476 560 511 563
1 553 269 536 266
1 614 272 598 269
1 727 92 658 80
1 709 260 646 224
1 709 386 640 362
1 697 554 646 524
1 613 80 590 80
1 601 224 584 224
1 595 362 578 362
1 601 524 590 524
1 319 113 224 134
1 313 215 218 236
1 301 323 206 344
1 295 431 200 452
1 319 99 224 92
1 313 201 218 194
1 301 309 206 302
1 295 417 200 410
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Aditya Agrawal
22 12 54 79 34 0 \NUL
aagraw14
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 366 42 476 22 0 \NUL
ALU Input 1 Mux
31 474 180 523 95 0 1
31 360 306 409 221 0 1
31 360 438 409 353 0 1
31 354 576 403 491 0 1
14 396 210 445 161
14 300 330 349 281
14 300 474 349 425
14 294 594 343 545
19 30 288 89 269 0
reg0_2
19 156 162 215 143 0
reg0_3
19 18 546 77 527 0
reg0_0
19 24 420 83 401 0
reg0_1
19 318 162 377 143 0
adr1_1
19 318 186 377 167 0
adr1_0
19 186 300 245 281 0
adr1_1
19 252 312 311 293 0
adr1_0
19 186 438 245 419 0
adr1_1
19 252 450 311 431 0
adr1_0
19 162 558 221 539 0
adr1_1
19 228 570 287 551 0
adr1_0
19 96 270 155 251 0
reg1_2
19 162 138 221 119 0
reg1_3
19 66 522 125 503 0
reg1_0
19 84 402 143 383 0
reg1_1
19 48 246 107 227 0
reg2_2
19 186 114 245 95 0
reg2_3
19 132 504 191 485 0
reg2_0
19 108 378 167 359 0
reg2_1
19 78 210 137 191 0
reg3_2
19 216 84 275 65 0
reg3_3
19 204 492 263 473 0
reg3_0
19 138 348 197 329 0
reg3_1
20 624 150 683 131 0
in1_3
20 654 288 713 269 0
in1_2
20 648 414 707 395 0
in1_1
20 636 540 695 521 0
in1_0
22 436 224 784 204 0 \NUL
1 bit of the value of each register is sent to each mux
22 442 248 731 228 0 \NUL
with all muxes having the same select lines
1 475 176 442 185
1 361 302 346 305
1 361 434 346 449
1 355 572 340 569
1 355 560 284 560
1 355 554 218 548
1 361 422 308 440
1 361 416 242 428
1 361 290 308 302
1 361 284 242 290
1 475 164 374 176
1 475 158 374 152
1 475 140 212 152
1 475 134 218 128
1 475 128 242 104
1 475 122 272 74
1 361 266 86 278
1 361 260 152 260
1 361 254 104 236
1 361 248 134 200
1 361 398 80 410
1 361 392 140 392
1 361 386 164 368
1 361 380 194 338
1 355 536 74 536
1 355 530 122 512
1 355 524 188 494
1 355 518 260 482
1 625 140 520 134
1 655 278 406 260
1 649 404 406 392
1 637 530 400 530
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Aditya Agrawal
22 12 54 79 34 0 \NUL
aagraw14
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 366 42 476 22 0 \NUL
ALU Input 2 Mux
31 474 180 523 95 0 1
31 360 306 409 221 0 1
31 360 438 409 353 0 1
31 354 576 403 491 0 1
14 396 210 445 161
14 300 330 349 281
14 300 474 349 425
14 294 594 343 545
19 30 288 89 269 0
reg0_2
19 156 162 215 143 0
reg0_3
19 18 546 77 527 0
reg0_0
19 24 420 83 401 0
reg0_1
19 96 270 155 251 0
reg1_2
19 162 138 221 119 0
reg1_3
19 66 522 125 503 0
reg1_0
19 84 402 143 383 0
reg1_1
19 48 246 107 227 0
reg2_2
19 186 114 245 95 0
reg2_3
19 132 504 191 485 0
reg2_0
19 108 378 167 359 0
reg2_1
19 78 210 137 191 0
reg3_2
19 216 84 275 65 0
reg3_3
19 204 492 263 473 0
reg3_0
19 138 348 197 329 0
reg3_1
20 564 156 623 137 0
in2_3
20 582 282 641 263 0
in2_2
20 516 414 575 395 0
in2_1
20 534 546 593 527 0
in2_0
19 282 162 341 143 0
adr2_1
19 282 186 341 167 0
adr2_0
19 222 288 281 269 0
adr2_1
19 234 312 293 293 0
adr2_0
19 276 426 335 407 0
adr2_1
19 258 450 317 431 0
adr2_0
19 168 558 227 539 0
adr2_1
19 234 570 293 551 0
adr2_0
22 436 224 784 204 0 \NUL
1 bit of the value of each register is sent to each mux
22 442 248 731 228 0 \NUL
with all muxes having the same select lines
1 475 176 442 185
1 361 302 346 305
1 361 434 346 449
1 355 572 340 569
1 475 140 212 152
1 475 134 218 128
1 475 128 242 104
1 475 122 272 74
1 361 266 86 278
1 361 260 152 260
1 361 254 104 236
1 361 248 134 200
1 361 398 80 410
1 361 392 140 392
1 361 386 164 368
1 361 380 194 338
1 355 536 74 536
1 355 530 122 512
1 355 524 188 494
1 355 518 260 482
1 475 158 338 152
1 475 164 338 176
1 361 284 278 278
1 361 290 290 302
1 361 416 332 416
1 361 422 314 440
1 355 554 224 548
1 355 560 290 560
1 565 146 520 134
1 583 272 406 260
1 517 404 406 392
1 535 536 400 530
38 10
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Aditya Agrawal
22 12 54 79 34 0 \NUL
aagraw14
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 216 40 246 20 0 \NUL
ALU
31 162 408 211 323 0 1
31 162 204 211 119 0 1
31 162 318 211 233 0 1
31 216 558 265 473 0 1
31 564 546 613 461 0 1
31 546 420 595 335 0 1
31 576 288 625 203 0 1
31 588 138 637 53 0 1
14 36 474 85 425
14 102 342 151 293
14 102 228 151 179
14 108 144 157 95
19 6 180 65 161 0
in1_2
19 18 150 77 131 0
in1_3
19 48 306 107 287 0
in1_2
19 60 282 119 263 0
in1_3
19 30 408 89 389 0
in1_2
19 42 384 101 365 0
in1_3
19 12 562 71 543 0
in1_2
19 102 546 161 527 0
in1_3
19 72 258 131 239 0
in2_2
19 36 126 95 107 0
in2_3
19 28 526 87 507 0
in2_0
19 60 360 119 341 0
in2_1
19 426 168 485 149 0
in1_0
19 420 144 479 125 0
in1_1
19 414 324 473 305 0
in1_0
19 402 300 461 281 0
in1_1
19 360 462 419 443 0
in1_0
19 366 438 425 419 0
in1_1
19 318 552 377 533 0
in1_0
19 354 528 413 509 0
in1_1
14 438 492 487 443
14 450 366 499 317
14 474 234 523 185
20 264 426 323 407 0
shift0
20 240 372 299 353 0
shift1
20 210 282 269 263 0
shift2
20 222 102 281 83 0
shift3
19 306 78 365 59 0
shift0
19 306 102 365 83 0
shift1
19 306 150 365 131 0
shift3
19 306 126 365 107 0
shift2
20 696 126 755 107 0
alu_3
20 690 258 749 239 0
alu_2
20 672 414 731 395 0
alu_1
20 690 552 749 533 0
alu_0
19 366 504 425 485 0
shift0
19 354 384 413 365 0
shift0
19 354 408 413 389 0
shift1
19 336 222 395 203 0
shift0
19 330 252 389 233 0
shift1
19 330 276 389 257 0
shift2
14 459 572 508 523
14 102 588 151 539
22 146 594 615 574 0 \NUL
if the first 2 bits of the 4 bit shift number arent 00, the output is always 0
22 377 26 672 6 0 \NUL
these muxes perform the left shift from 0 to 3
22 343 46 787 26 0 \NUL
if the number is shifted left more than 3 times output is always 0000
1 217 500 82 449
1 217 512 82 449
1 217 506 82 449
1 163 146 154 119
1 163 152 154 119
1 163 158 154 119
1 163 260 148 203
1 163 266 148 203
1 163 272 148 203
1 163 350 148 317
1 163 356 148 317
1 163 362 148 317
1 163 182 74 140
1 163 188 62 170
1 163 296 116 272
1 163 302 104 296
1 163 386 98 374
1 163 392 86 398
1 217 536 158 536
1 217 542 68 552
1 163 164 92 116
1 163 278 128 248
1 163 368 116 350
1 217 518 84 516
1 565 500 484 467
1 565 488 484 467
1 565 494 484 467
1 547 362 496 341
1 547 368 496 341
1 577 230 520 209
1 565 530 374 542
1 565 524 410 518
1 547 404 416 452
1 547 398 422 428
1 577 272 470 314
1 577 266 458 290
1 589 122 482 158
1 589 116 476 134
1 223 92 208 158
1 211 272 208 272
1 241 362 208 362
1 265 416 262 512
1 697 116 634 92
1 691 248 622 242
1 673 404 592 374
1 691 542 610 500
1 565 506 422 494
1 547 380 410 398
1 547 374 410 374
1 577 248 386 266
1 577 242 386 242
1 577 236 392 212
1 589 98 362 140
1 589 92 362 116
1 589 86 362 92
1 589 80 362 68
1 163 200 148 203
1 163 314 148 317
1 163 404 82 449
1 589 134 520 209
1 577 284 496 341
1 547 416 484 467
1 565 542 505 547
1 217 554 148 563
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
