Fitter report for DE2_70_D5M_XVGA
Fri Oct 27 16:00:37 2017
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Interconnect Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing
 38. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Fri Oct 27 16:00:37 2017        ;
; Quartus II Version                 ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name                      ; DE2_70_D5M_XVGA                              ;
; Top-level Entity Name              ; DE2_70_D5M_XVGA                              ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C70F896C6                                 ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 8,590 / 68,416 ( 13 % )                      ;
;     Total combinational functions  ; 7,362 / 68,416 ( 11 % )                      ;
;     Dedicated logic registers      ; 4,961 / 68,416 ( 7 % )                       ;
; Total registers                    ; 5164                                         ;
; Total pins                         ; 530 / 622 ( 85 % )                           ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 916,920 / 1,152,000 ( 80 % )                 ;
; Embedded Multiplier 9-bit elements ; 4 / 300 ( 1 % )                              ;
; Total PLLs                         ; 3 / 4 ( 75 % )                               ;
+------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C70F896C6                   ;                                ;
; Use smart compilation                                              ; On                             ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                             ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                              ; Action          ; Operation          ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[0]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[0]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[1]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[1]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[2]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[2]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[3]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[3]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[4]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[4]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[5]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[5]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[6]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[6]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[7]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[7]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[8]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[8]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[9]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[9]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[10]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[10]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[11]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[11]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[12]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[12]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[13]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[13]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[14]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[14]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[15]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[15]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[16]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[17]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[18]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[19]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[20]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[21]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[22]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[23]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[24]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[25]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[26]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[27]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[28]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[29]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[30]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src1[31]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAA            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[0]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[0]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[1]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[1]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[2]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[2]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[3]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[3]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[4]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[4]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[5]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[5]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[6]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[6]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[7]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[7]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[8]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[8]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[9]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[9]                                                                                                                                                               ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                       ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[10]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[10]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                 ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[11]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[11]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                 ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[12]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[12]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                 ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[13]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[13]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                 ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[14]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[14]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                 ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[15]                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[15]                                                                                                                                                              ; Duplicated      ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                 ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2                                ; DATAB            ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_bht_data[0]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|q_b[0]                                                                           ; PORTBDATAOUT     ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_bht_data[1]                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|q_b[1]                                                                           ; PORTBDATAOUT     ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[2]                                                                                        ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[0]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[3]                                                                                        ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[1]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[4]                                                                                        ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[2]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[5]                                                                                        ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[3]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[6]                                                                                        ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[4]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[7]                                                                                        ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[5]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[8]                                                                                        ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[6]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[9]                                                                                        ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[7]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[10]                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[8]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[11]                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[9]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[12]                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[10]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[13]                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[11]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[14]                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[12]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[15]                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[13]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[16]                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[14]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[17]                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[15]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[18]                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[16]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|address_to_the_ssram[19]                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_A[17]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|adsc_n_to_the_ssram                                                                                            ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_ADSC_N                                                                                                                                                                                           ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|adsc_n_to_the_ssram                                                                                            ; Inverted        ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|bw_n_to_the_ssram[0]                                                                                           ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_BE_N[0]                                                                                                                                                                                          ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|bw_n_to_the_ssram[0]                                                                                           ; Inverted        ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|bw_n_to_the_ssram[1]                                                                                           ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_BE_N[1]                                                                                                                                                                                          ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|bw_n_to_the_ssram[1]                                                                                           ; Inverted        ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|bw_n_to_the_ssram[2]                                                                                           ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_BE_N[2]                                                                                                                                                                                          ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|bw_n_to_the_ssram[2]                                                                                           ; Inverted        ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|bw_n_to_the_ssram[3]                                                                                           ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_BE_N[3]                                                                                                                                                                                          ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|bw_n_to_the_ssram[3]                                                                                           ; Inverted        ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|bwe_n_to_the_ssram                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_WE_N                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|bwe_n_to_the_ssram                                                                                             ; Inverted        ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|chipenable1_n_to_the_ssram                                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_CE2                                                                                                                                                                                              ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|chipenable1_n_to_the_ssram                                                                                     ; Duplicated      ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_1                                                             ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_1                                                                        ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_CE3_N                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_1                                                                        ; Duplicated      ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_2                                                             ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_1                                                                        ; Inverted        ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_2                                                                        ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_CE1_N                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|chipenable1_n_to_the_ssram~_Duplicate_2                                                                        ; Inverted        ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle                                                                                            ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[31]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle                                                                                            ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                    ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                               ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[30]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                               ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                    ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                               ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[29]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                               ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                    ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                               ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[28]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                               ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                    ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                               ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[27]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                               ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                    ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                               ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[26]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                               ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                    ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                               ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[25]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                               ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                    ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                               ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[24]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                               ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                    ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                               ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[23]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                               ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                    ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                               ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[22]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                               ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[21]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[20]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[19]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[18]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[17]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[16]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                                                            ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                                                             ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                                                             ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                                                             ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                                                             ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                                                             ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                                                             ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                                                             ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                                                             ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                                                             ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                              ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_31                                                                   ; REGOUT           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_31                                                                              ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                                                             ; OE               ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[0]                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[1]                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[2]                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[3]                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[4]                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[5]                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[6]                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[7]                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[8]                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[9]                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[10]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[11]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[12]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[13]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[14]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[15]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[16]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[16]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[17]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[17]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[18]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[18]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[19]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[19]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[20]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[20]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[21]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[21]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[22]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[22]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[23]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[23]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[24]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[24]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[25]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[25]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[26]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[26]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[27]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[27]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[28]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[28]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[29]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[29]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[30]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[30]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|d1_outgoing_data_to_and_from_the_ssram[31]                                                                     ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[31]                                                                                                                                                                                            ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[0]                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[1]                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[2]                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[3]                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[4]                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[5]                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[6]                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[7]                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[8]                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[9]                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[10]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[11]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[12]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[13]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[14]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[15]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[16]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[16]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[17]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[17]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[18]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[18]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[19]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[19]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[20]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[20]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[21]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[21]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[22]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[22]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[23]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[23]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[24]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[24]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[25]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[25]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[26]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[26]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[27]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[27]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[28]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[28]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[29]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[29]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[30]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[30]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|incoming_data_to_and_from_the_ssram[31]                                                                        ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[31]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|outputenable_n_to_the_ssram                                                                                    ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; REGOUT    ;                ; oSRAM_OE_N                                                                                                                                                                                             ; DATAIN           ;                       ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|outputenable_n_to_the_ssram                                                                                    ; Inverted        ; Register Packing   ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[0]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[1]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[2]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[3]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[4]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[5]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[6]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[7]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[8]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[9]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[10]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[11]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[12]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[13]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[14]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAOUT[15]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[0]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[16]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[1]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[17]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[2]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[18]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[3]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[19]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[4]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[20]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[5]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[21]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[6]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[22]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[7]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[23]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[8]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[24]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[9]                                                                                                                                                                                ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[25]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[10]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[26]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[11]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[27]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[12]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[28]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[13]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[29]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[14]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[30]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAOUT[15]                                                                                                                                                                               ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; DRAM_DQ[31]                                                                                                                                                                                            ; COMBOUT          ;                       ;
; VGA_Controller:u1|oVGA_BLANK                                                                                                                                                                                      ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_BLANK_N                                                                                                                                                                                           ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_B[0]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_B[0]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_B[1]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_B[1]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_B[2]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_B[2]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_B[3]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_B[3]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_B[4]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_B[4]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_B[5]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_B[5]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_B[6]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_B[6]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_B[7]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_B[7]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_B[8]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_B[8]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_B[9]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_B[9]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_G[0]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_G[0]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_G[1]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_G[1]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_G[2]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_G[2]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_G[3]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_G[3]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_G[4]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_G[4]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_G[5]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_G[5]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_G[6]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_G[6]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_G[7]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_G[7]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_G[8]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_G[8]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_G[9]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_G[9]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_H_SYNC                                                                                                                                                                                     ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_HS                                                                                                                                                                                                ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_R[0]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_R[0]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_R[1]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_R[1]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_R[2]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_R[2]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_R[3]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_R[3]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_R[4]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_R[4]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_R[5]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_R[5]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_R[6]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_R[6]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_R[7]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_R[7]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_R[8]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_R[8]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_R[9]                                                                                                                                                                                       ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_R[9]                                                                                                                                                                                              ; DATAIN           ;                       ;
; VGA_Controller:u1|oVGA_V_SYNC                                                                                                                                                                                     ; Packed Register ; Register Packing   ; Timing optimization                    ; REGOUT    ;                ; oVGA_VS                                                                                                                                                                                                ; DATAIN           ;                       ;
; rCCD_DATA[0]                                                                                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[11]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; rCCD_DATA[1]                                                                                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[10]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; rCCD_DATA[2]                                                                                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[9]                                                                                                                                                                                              ; COMBOUT          ;                       ;
; rCCD_DATA[3]                                                                                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[8]                                                                                                                                                                                              ; COMBOUT          ;                       ;
; rCCD_DATA[4]                                                                                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[7]                                                                                                                                                                                              ; COMBOUT          ;                       ;
; rCCD_DATA[5]                                                                                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[6]                                                                                                                                                                                              ; COMBOUT          ;                       ;
; rCCD_DATA[6]                                                                                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[5]                                                                                                                                                                                              ; COMBOUT          ;                       ;
; rCCD_DATA[7]                                                                                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[4]                                                                                                                                                                                              ; COMBOUT          ;                       ;
; rCCD_DATA[8]                                                                                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[3]                                                                                                                                                                                              ; COMBOUT          ;                       ;
; rCCD_DATA[9]                                                                                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[2]                                                                                                                                                                                              ; COMBOUT          ;                       ;
; rCCD_DATA[10]                                                                                                                                                                                                     ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[1]                                                                                                                                                                                              ; COMBOUT          ;                       ;
; rCCD_DATA[11]                                                                                                                                                                                                     ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[0]                                                                                                                                                                                              ; COMBOUT          ;                       ;
; rCCD_FVAL                                                                                                                                                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[18]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; rCCD_LVAL                                                                                                                                                                                                         ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; REGOUT    ;                ; GPIO_1[17]                                                                                                                                                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|camera_s1_arbitrator:the_camera_s1|camera_s1_read                                                                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|camera_s1_arbitrator:the_camera_s1|camera_s1_read_RESYN290_BDD291                                                                                                                       ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|camera_s1_arbitrator:the_camera_s1|cpu_data_master_granted_camera_s1                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|camera_s1_arbitrator:the_camera_s1|cpu_data_master_granted_camera_s1_RESYN240_BDD241                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mem_stall_nxt~1                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mem_stall_nxt~1_RESYN230_BDD231                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[16]~137                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[16]~137_RESYN300_BDD301                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[18]~133                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[18]~133_RESYN298_BDD299                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[20]~129                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[20]~129_RESYN296_BDD297                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[25]~119                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[25]~119_RESYN294_BDD295                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[30]~109                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[30]~109_RESYN292_BDD293                                                                                                                                ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|Add8~3                                                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|Add8~4                                                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|Add16~0                                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|Add17~0                                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_ic_fill_starting~1_wirecell                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|E_arith_result[0]~10                                                                                                                                                        ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|F_pc_plus_one[0]~0                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_dc_hit                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_dc_hit_RESYN2_BDD3                                                                                                                                                        ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_dc_hit_RESYN4_BDD5                                                                                                                                                        ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_dc_hit_RESYN224_BDD225                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_dc_hit_RESYN226_BDD227                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_dc_hit_RESYN228_BDD229                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_dc_hit~1                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_dc_hit~2                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_dc_hit~3                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_dc_hit~4                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_dc_hit~6                                                                                                                                                                  ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[0]~53                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[1]~45                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[2]~32                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[3]~60                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[4]~52                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[5]~44                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[6]~39                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[7]~59                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[8]~51                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[9]~43                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[10]~38                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[11]~58                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[12]~50                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[13]~42                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[14]~37                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[15]~57                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[16]~49                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[17]~41                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[18]~36                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[19]~56                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[20]~48                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[21]~40                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[22]~35                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[23]~63                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[24]~55                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[25]~47                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[26]~34                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[27]~62                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[28]~54                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[29]~46                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[30]~33                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_step1[31]~61                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~2                                                                                      ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~3                                                                                      ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~4                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~4_RESYN58_BDD59                                                                        ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~4_RESYN60_BDD61                                                                        ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~4_RESYN60_RESYN486_BDD487                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~4_RESYN60_RESYN488_BDD489                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~4_RESYN380_BDD381                                                                      ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~4_RESYN382_BDD383                                                                      ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~5                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~5_RESYN466_BDD467                                                                      ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal1~2                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal1~2_RESYN468_BDD469                                                                      ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_ocireg~1                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk_hit3_latch~2                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk_hit3_latch~3                                                                               ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk_hit3_latch~3_RESYN456_BDD457                                                               ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk_hit3_latch~3_RESYN458_BDD459                                                               ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~4                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~5                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~6                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~9                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~11                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~14                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~19                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~20                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~20_RESYN14_BDD15           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~20_RESYN14_RESYN470_BDD471 ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~20_RESYN14_RESYN472_BDD473 ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~20_RESYN14_RESYN474_BDD475 ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~20_RESYN342_BDD343         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~20_RESYN344_BDD345         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|Equal0~20_RESYN346_BDD347         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~11                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~12                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~12_RESYN302_BDD303         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~12_RESYN304_BDD305         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~13                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~13_RESYN306_BDD307         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~13_RESYN308_BDD309         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~24                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~25                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~25_RESYN310_BDD311         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~25_RESYN312_BDD313         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~26                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~26_RESYN314_BDD315         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~26_RESYN316_BDD317         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~28                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~29                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~29_RESYN318_BDD319         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~29_RESYN320_BDD321         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~30                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~30_RESYN322_BDD323         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~30_RESYN324_BDD325         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~33                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~34                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~34_RESYN326_BDD327         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~34_RESYN328_BDD329         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~37                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~38                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~38_RESYN330_BDD331         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~38_RESYN332_BDD333         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~40                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~41                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~42                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~42_RESYN334_BDD335         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~42_RESYN336_BDD337         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~43                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~43_RESYN338_BDD339         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~43_RESYN340_BDD341         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~49                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~54                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~55                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~55_RESYN8_BDD9             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~55_RESYN10_BDD11           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~55_RESYN12_BDD13           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~7                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~8                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~9                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~10                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~10_RESYN38_BDD39           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~10_RESYN40_BDD41           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~10_RESYN42_BDD43           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~12                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~13                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~14                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~15                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~15_RESYN44_BDD45           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~15_RESYN46_BDD47           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~15_RESYN48_BDD49           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~17                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~18                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~19                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~20                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~20_RESYN358_BDD359         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~20_RESYN360_BDD361         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~20_RESYN362_BDD363         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~5                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~7                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~8                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~9                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~10                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~10_RESYN22_BDD23           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~10_RESYN22_RESYN476_BDD477 ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~10_RESYN22_RESYN478_BDD479 ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~10_RESYN24_BDD25           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~12                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~13                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~14                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~15                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~15_RESYN26_BDD27           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~15_RESYN28_BDD29           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~15_RESYN30_BDD31           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~17                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~18                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~19                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~20                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~20_RESYN348_BDD349         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~20_RESYN350_BDD351         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|Equal1~20_RESYN352_BDD353         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk1_goto0~1                                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk1_goto0~2                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk1_goto0~2_RESYN364_BDD365                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk1_goto0~2_RESYN366_BDD367                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk3_goto0~1                                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk3_goto0~2                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk3_goto0~2_RESYN354_BDD355                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk3_goto0~2_RESYN356_BDD357                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_data[1]~148                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_data[1]~148_RESYN464_BDD465                                                                  ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_data[4]~145                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_data[4]~145_RESYN462_BDD463                                                                  ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[1]~69                                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[1]~70                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[1]~70_RESYN272_BDD273                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[1]~70_RESYN274_BDD275                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[2]~66                                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[2]~67                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[2]~67_RESYN268_BDD269                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[2]~67_RESYN270_BDD271                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[3]~87                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[3]~87_RESYN288_BDD289                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[4]~84                                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[4]~85                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[4]~85_RESYN284_BDD285                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[4]~85_RESYN286_BDD287                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[5]~81                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[5]~81_RESYN282_BDD283                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[6]~78                                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[6]~79                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[6]~79_RESYN278_BDD279                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[6]~79_RESYN280_BDD281                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[7]~75                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[7]~75_RESYN276_BDD277                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[20]~42                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[20]~42_RESYN180_BDD181                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[20]~42_RESYN182_BDD183                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|Add0~1                                                                                        ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|sync_timer~56                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|Equal0~0                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[1]~193                                                                                        ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|ic_tag_wraddress[1]~7                                                                                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|ic_tag_wraddress[2]~8                                                                                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|ic_tag_wraddress[3]~9                                                                                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|ic_tag_wraddress[4]~10                                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|ic_tag_wraddress[5]~11                                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]_RESYN98_BDD99                                                                                                ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]_RESYN100_BDD101                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]_RESYN102_BDD103                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~690                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~691                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~694                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]_RESYN86_BDD87                                                                                                ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]_RESYN88_BDD89                                                                                                ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]_RESYN90_BDD91                                                                                                ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~674                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~675                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~676                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]_RESYN164_BDD165                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]_RESYN166_BDD167                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]_RESYN168_BDD169                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]_RESYN170_BDD171                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~763                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~765                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~766                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]_RESYN148_BDD149                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]_RESYN150_BDD151                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]_RESYN152_BDD153                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]_RESYN154_BDD155                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~747                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~750                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~751                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~752                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~732                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~735                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~736                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~737                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~737_RESYN132_BDD133                                                                                          ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~737_RESYN134_BDD135                                                                                          ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~737_RESYN136_BDD137                                                                                          ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~737_RESYN138_BDD139                                                                                          ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~719                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~721                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~722                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~723                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~723_RESYN118_BDD119                                                                                          ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~723_RESYN120_BDD121                                                                                          ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~723_RESYN122_BDD123                                                                                          ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~723_RESYN124_BDD125                                                                                          ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]_RESYN110_BDD111                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]_RESYN112_BDD113                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]_RESYN114_BDD115                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]_RESYN116_BDD117                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~712                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~714                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~715                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~716                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[9]~681                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[9]~682                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[9]~683                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[9]~683_RESYN92_BDD93                                                                                            ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[9]~683_RESYN94_BDD95                                                                                            ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[9]~683_RESYN96_BDD97                                                                                            ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[11]                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[11]_RESYN172_BDD173                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[11]_RESYN174_BDD175                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[11]_RESYN176_BDD177                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[11]_RESYN178_BDD179                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[11]~769                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[11]~771                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[11]~772                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[11]~773                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[12]                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[12]_RESYN156_BDD157                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[12]_RESYN158_BDD159                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[12]_RESYN160_BDD161                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[12]_RESYN162_BDD163                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[12]~755                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[12]~757                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[12]~758                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]_RESYN140_BDD141                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]_RESYN142_BDD143                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]_RESYN144_BDD145                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]_RESYN146_BDD147                                                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]~740                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]~742                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]~743                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[13]~744                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[14]~726                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[14]~727                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[14]~728                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[14]~729                                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[14]~729_RESYN126_BDD127                                                                                         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[14]~729_RESYN128_BDD129                                                                                         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[14]~729_RESYN130_BDD131                                                                                         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[15]~705                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[15]~706                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[15]~707                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[15]~708                                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[15]~708_RESYN104_BDD105                                                                                         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[15]~708_RESYN106_BDD107                                                                                         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[15]~708_RESYN108_BDD109                                                                                         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~46                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~169                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~170                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~496                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module~3                                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module~3_RESYN192_BDD193                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module~3_RESYN194_BDD195                                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module~3                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module~3_RESYN202_BDD203                                             ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_requests_cpu_jtag_debug_module~4                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_requests_cpu_jtag_debug_module~4_RESYN196_BDD197                                                      ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_requests_cpu_jtag_debug_module~4_RESYN198_BDD199                                                      ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_requests_cpu_jtag_debug_module~4_RESYN200_BDD201                                                      ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|Add0~1                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|LessThan1~0                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|av_readdata[3]~17                                                                                                                                               ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|lcd_control_slave_arbitrator:the_lcd_control_slave|Add0~1                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|lcd_control_slave_arbitrator:the_lcd_control_slave|lcd_control_slave_counter_load_value[0]~19                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_rx:the_uart_rx|Add0~1                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_rx:the_uart_rx|baud_rate_counter~19                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Equal1~0                                                                                                                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~2                                                                                                                                                                                       ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~3                                                                                                                                                                                       ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~4                                                                                                                                                                                       ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~6                                                                                                                                                                                       ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~7                                                                                                                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~7_RESYN54_BDD55                                                                                                                                                                         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~7_RESYN56_BDD57                                                                                                                                                                         ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~7_RESYN56_RESYN480_BDD481                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~7_RESYN56_RESYN482_BDD483                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~7_RESYN56_RESYN484_BDD485                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~7_RESYN374_BDD375                                                                                                                                                                       ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~7_RESYN376_BDD377                                                                                                                                                                       ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Equal4~7_RESYN378_BDD379                                                                                                                                                                       ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|I2C_Controller:u0|Mux0~17                                                                                                                                                                      ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|I2C_Controller:u0|Mux0~18                                                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|I2C_Controller:u0|Mux0~18_RESYN372_BDD373                                                                                                                                                      ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|LessThan3~0                                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|LessThan3~0_RESYN384_BDD385                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Mux12~14                                                                                                                                                                                       ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Mux12~15                                                                                                                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Mux12~15_RESYN440_BDD441                                                                                                                                                                       ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|Mux12~15_RESYN442_BDD443                                                                                                                                                                       ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|always1~0                                                                                                                                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|always1~0_RESYN460_BDD461                                                                                                                                                                      ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|mI2C_DATA[23]~128                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; I2C_CCD_Config:u10|mI2C_DATA[23]~128_RESYN438_BDD439                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~7                                                                                                                                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~8                                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~8_RESYN0_BDD1                                                                                                                                                                               ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~8_RESYN210_BDD211                                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~9                                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~9_RESYN232_BDD233                                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~10                                                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~10_RESYN234_BDD235                                                                                                                                                                          ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~11                                                                                                                                                                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~12                                                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~12_RESYN254_BDD255                                                                                                                                                                          ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|Equal0~12_RESYN256_BDD257                                                                                                                                                                          ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|LessThan2~0                                                                                                                                                                                        ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|LessThan2~1                                                                                                                                                                                        ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|LessThan2~1_RESYN204_BDD205                                                                                                                                                                        ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|LessThan2~1_RESYN206_BDD207                                                                                                                                                                        ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|LessThan2~1_RESYN208_BDD209                                                                                                                                                                        ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|oRST_0~0                                                                                                                                                                                           ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|oRST_0~1                                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|oRST_0~1_RESYN236_BDD237                                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Reset_Delay:u2|oRST_0~1_RESYN238_BDD239                                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SOPC_Reset_Delay:delay1|Equal0~7                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; SOPC_Reset_Delay:delay1|Equal0~7_RESYN258_BDD259                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Add4~1                                                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|CMD[0]~8                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|CMD[0]~8_RESYN410_BDD411                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Equal4~0                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Equal4~0_RESYN214_BDD215                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Equal5~2                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Equal5~2_RESYN184_BDD185                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Equal5~2_RESYN186_BDD187                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Equal5~3                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Equal5~3_RESYN212_BDD213                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|LessThan1~0                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|LessThan1~1                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|LessThan1~2                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|LessThan3~0                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|LessThan3~1                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|LessThan3~2                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|LessThan4~0                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|LessThan4~1                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|LessThan4~2                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|RD_MASK[0]~13                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|RD_MASK[0]~13_RESYN262_BDD263                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|ST[0]~44                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|result_wire[0]~4                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|result_wire[0]~5                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~1                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~1_RESYN444_BDD445                                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~1_RESYN446_BDD447                                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~1_RESYN448_BDD449                                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena_RESYN368_BDD369                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Write~8                                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Write~8_RESYN220_BDD221                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|always3~7                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|always3~7_RESYN260_BDD261                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|always3~10                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[16]~86                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[16]~86_RESYN386_BDD387                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[16]~86_RESYN388_BDD389                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[16]~86_RESYN390_BDD391                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rRD1_ADDR[16]~86_RESYN392_BDD393                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rRD2_ADDR[21]~86                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rRD2_ADDR[21]~86_RESYN394_BDD395                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rRD2_ADDR[21]~86_RESYN396_BDD397                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rRD2_ADDR[21]~86_RESYN398_BDD399                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rRD2_ADDR[21]~86_RESYN400_BDD401                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[22]~86                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[22]~86_RESYN402_BDD403                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[22]~86_RESYN404_BDD405                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[22]~86_RESYN406_BDD407                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|rWR1_ADDR[22]~86_RESYN408_BDD409                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Add4~1                                                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|CMD[1]~8                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|CMD[1]~8_RESYN436_BDD437                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Equal4~0                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Equal4~0_RESYN218_BDD219                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Equal5~2                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Equal5~2_RESYN188_BDD189                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Equal5~2_RESYN190_BDD191                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Equal5~3                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Equal5~3_RESYN216_BDD217                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|LessThan1~0                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|LessThan1~1                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|LessThan1~2                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|LessThan3~0                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|LessThan3~1                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|LessThan3~2                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|LessThan4~0                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|LessThan4~1                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|LessThan4~2                                                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|RD_MASK[1]~13                                                                                                                                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|RD_MASK[1]~13_RESYN266_BDD267                                                                                                                                                              ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|ST[0]~44                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|result_wire[0]~4                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp|result_wire[0]~5                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~1                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~1_RESYN450_BDD451                                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~1_RESYN452_BDD453                                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~1_RESYN454_BDD455                                                                                     ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena_RESYN370_BDD371                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Write~8                                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|Write~8_RESYN222_BDD223                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|always3~7                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|always3~7_RESYN264_BDD265                                                                                                                                                                  ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|always3~10                                                                                                                                                                                 ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rRD1_ADDR[19]~86                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rRD1_ADDR[19]~86_RESYN412_BDD413                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rRD1_ADDR[19]~86_RESYN414_BDD415                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rRD1_ADDR[19]~86_RESYN416_BDD417                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rRD1_ADDR[19]~86_RESYN418_BDD419                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rRD2_ADDR[11]~86                                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rRD2_ADDR[11]~86_RESYN420_BDD421                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rRD2_ADDR[11]~86_RESYN422_BDD423                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rRD2_ADDR[11]~86_RESYN424_BDD425                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rRD2_ADDR[11]~86_RESYN426_BDD427                                                                                                                                                           ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rWR1_ADDR[9]~86                                                                                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rWR1_ADDR[9]~86_RESYN428_BDD429                                                                                                                                                            ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rWR1_ADDR[9]~86_RESYN430_BDD431                                                                                                                                                            ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rWR1_ADDR[9]~86_RESYN432_BDD433                                                                                                                                                            ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|rWR1_ADDR[9]~86_RESYN434_BDD435                                                                                                                                                            ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180~12                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|Add0~1                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; start_triggle~5                                                                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; start_triggle~5_RESYN242_BDD243                                                                                                                                                                                   ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; start_triggle~6                                                                                                                                                                                                   ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; stop_triggle~3                                                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; stop_triggle~3_RESYN246_BDD247                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; stop_triggle~4                                                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; stop_triggle~4_RESYN248_BDD249                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; stop_triggle~4_RESYN250_BDD251                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; stop_triggle~5                                                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; stop_triggle~5_RESYN252_BDD253                                                                                                                                                                                    ; Created         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0_in_arbitrator:the_DE2_70_SOPC_clock_0_in|DE2_70_SOPC_clock_0_in_read                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0_in_arbitrator:the_DE2_70_SOPC_clock_0_in|cpu_data_master_granted_DE2_70_SOPC_clock_0_in                                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|camera_s1_arbitrator:the_camera_s1|camera_s1_read                                                                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|camera_s1_arbitrator:the_camera_s1|cpu_data_master_granted_camera_s1_RESYN240_BDD241                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_data_ram_ld16_data[9]~1                                                                                                                                                   ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_data_ram_ld16_data[9]~1_Duplicate_10                                                                                                                           ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_data_ram_ld16_data[9]~1                                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_data_ram_ld16_data[9]~1_Duplicate_10                                                                                                                                      ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_data_ram_ld16_data[14]~4                                                                                                                                                  ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_data_ram_ld16_data[14]~4_Duplicate_9                                                                                                                           ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[9]~100                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[10]~105                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[14]~98                                                                                                                                                 ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[14]~98_Duplicate_150                                                                                                                        ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[14]~98_Duplicate_150                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[15]~140                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[17]~135                                                                                                                                                ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[17]~135_Duplicate_157                                                                                                                       ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[17]~135                                                                                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[17]~135_Duplicate_157                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[19]~131                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[20]~130                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[22]~125                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[22]~126                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[23]~99                                                                                                                                                 ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[23]~99_Duplicate_151                                                                                                                        ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[23]~99                                                                                                                                                 ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[23]~99_Duplicate_153                                                                                                                        ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[23]~106                                                                                                                                                ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[23]~106_Duplicate_154                                                                                                                       ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[23]~106                                                                                                                                                ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[23]~106_Duplicate_156                                                                                                                       ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[23]~106_Duplicate_156                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[25]~120                                                                                                                                                ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[25]~120_Duplicate_158                                                                                                                       ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[25]~120_Duplicate_158                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[29]~111                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[29]~112                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[31]~107                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_data_unfiltered[31]~108                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src1_reg[1]~156                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src1_reg[4]~170                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src1_reg[10]~174                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src1_reg[13]~219                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src1_reg[21]~197                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src2_reg[1]~116                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src2_reg[4]~130                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src2_reg[10]~134                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src2_reg[13]~179                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src2_reg[21]~157                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|W_wr_data[1]                                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|W_wr_data[4]                                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|W_wr_data[10]                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|W_wr_data[13]                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|W_wr_data[21]                                                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~16                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~26                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~26_RESYN316_BDD317         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~30                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~30_RESYN324_BDD325         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~35                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~43_RESYN340_BDD341         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~45                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~47                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~48                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~51                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|Equal1~52                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~3                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~3_Duplicate_22  ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~3                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~20                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~20_Duplicate_23 ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|Equal1~20                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit2_match_single|Equal1~15                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit2_match_single|Equal1~27                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit2_match_single|Equal1~33                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit2_match_single|Equal1~37                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit2_match_single|Equal1~38                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit2_match_single|Equal1~41                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit2_match_single|Equal1~41_Duplicate_43 ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit2_match_single|Equal1~41                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_data[1]~148                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_data[1]~148_RESYN464_BDD465                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_data[4]~145_RESYN462_BDD463                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_data[12]~101                                                                                 ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_data[12]~101_Duplicate_150                                                        ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_traceon~5                                                                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_traceon~5_Duplicate_8                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|dbrk_traceon~5                                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[1]                                                                                        ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[1]~34                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[4]                                                                                        ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[4]~44                                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[5]~82                                                                                     ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[5]~82_Duplicate_92                                                             ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[5]~82                                                                                     ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[9]                                                                                        ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[13]                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[13]~53                                                                                    ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[20]~42_RESYN180_BDD181                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[20]~42_RESYN182_BDD183                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|dtm[21]~41                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|pending_excaddr~124                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|pending_excaddr~134                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|pending_excaddr~147                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|pending_excaddr~152                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated|q_b[1]                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated|q_b[4]                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated|q_b[13]                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated|q_b[21]                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated|q_b[1]                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated|q_b[4]                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated|q_b[9]                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated|q_b[10]                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated|q_b[13]                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated|q_b[21]                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_read_but_no_slave_selected~1                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_read_but_no_slave_selected~2                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[30]~776                                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~384                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~388                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~5                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~8                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~10                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~11                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~15                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|r_0~35                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|r_1~41                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|r_2~20                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|r_2~21                                                                                                                                   ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_qualified_request_cpu_jtag_debug_module                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|av_waitrequest~3                                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|fifo_rd~5                                                                                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_granted_jtag_uart_avalon_jtag_slave                                                              ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|jtag_uart_avalon_jtag_slave_in_a_read_cycle                                                                      ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|lcd:the_lcd|LCD_E~4                                                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|lcd_control_slave_arbitrator:the_lcd_control_slave|cpu_data_master_qualified_request_lcd_control_slave~0                                                                                ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; DE2_70_SOPC:sopc_instance|lcd_control_slave_arbitrator:the_lcd_control_slave|cpu_data_master_qualified_request_lcd_control_slave~0_Duplicate_3                                                         ; COMBOUT          ;                       ;
; DE2_70_SOPC:sopc_instance|lcd_control_slave_arbitrator:the_lcd_control_slave|cpu_data_master_qualified_request_lcd_control_slave~0                                                                                ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|lcd_control_slave_arbitrator:the_lcd_control_slave|cpu_data_master_qualified_request_lcd_control_slave~0_Duplicate_3                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|lcd_control_slave_arbitrator:the_lcd_control_slave|lcd_control_slave_begintransfer~0                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|lcd_control_slave_arbitrator:the_lcd_control_slave|lcd_control_slave_end_xfer~1                                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|lcd_control_slave_arbitrator:the_lcd_control_slave|lcd_control_slave_in_a_read_cycle~1                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|pio_led:the_pio_led|always0~1                                                                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|pio_led_s1_arbitrator:the_pio_led_s1|pio_led_s1_in_a_read_cycle~0                                                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|timer_s1_arbitrator:the_timer_s1|cpu_data_master_granted_timer_s1                                                                                                                       ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|timer_s1_arbitrator:the_timer_s1|timer_s1_in_a_read_cycle~0                                                                                                                             ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|timer_stamp:the_timer_stamp|control_wr_strobe~0                                                                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|timer_stamp_s1_arbitrator:the_timer_stamp_s1|cpu_data_master_granted_timer_stamp_s1                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|timer_stamp_s1_arbitrator:the_timer_stamp_s1|timer_stamp_s1_waits_for_read~1                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_regs:the_uart_regs|control_wr_strobe~1                                                                                                                               ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_regs:the_uart_regs|status_wr_strobe~1                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_regs:the_uart_regs|tx_wr_strobe~1                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_tx:the_uart_tx|tx_wr_strobe_onset~1                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; DE2_70_SOPC:sopc_instance|uart_s1_arbitrator:the_uart_s1|uart_s1_in_a_read_cycle~0                                                                                                                                ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena~_Duplicate_2                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena~_Duplicate_4                                                                            ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[6]~22                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u8|mDATAIN[6]~22_Duplicate_39                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[6]~22                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[7]~23                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u8|mDATAIN[7]~23_Duplicate_40                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[7]~23                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[9]~25                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u8|mDATAIN[9]~25_Duplicate_37                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[9]~25                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[10]~26                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u8|mDATAIN[10]~26_Duplicate_38                                                                                                                                                     ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[10]~26                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[12]~28                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u8|mDATAIN[12]~28_Duplicate_33                                                                                                                                                     ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[12]~28                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[13]~29                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u8|mDATAIN[13]~29_Duplicate_34                                                                                                                                                     ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[13]~29                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[14]~30                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u8|mDATAIN[14]~30_Duplicate_35                                                                                                                                                     ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[14]~30                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[15]~31                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u8|mDATAIN[15]~31_Duplicate_36                                                                                                                                                     ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u8|mDATAIN[15]~31                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[0]~16                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[0]~16_Duplicate_33                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[0]~16                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[1]~17                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[1]~17_Duplicate_34                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[1]~17                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[2]~18                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[2]~18_Duplicate_39                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[2]~18                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[3]~19                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[3]~19_Duplicate_43                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[3]~19                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[4]~20                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[4]~20_Duplicate_44                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[4]~20                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[5]~21                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[5]~21_Duplicate_47                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[5]~21                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[6]~22                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[6]~22_Duplicate_45                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[6]~22                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[7]~23                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[7]~23_Duplicate_48                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[7]~23                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[8]~24                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[8]~24_Duplicate_46                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[8]~24                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[9]~25                                                                                                                                                                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[9]~25_Duplicate_41                                                                                                                                                      ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[9]~25                                                                                                                                                                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[10]~26                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[10]~26_Duplicate_42                                                                                                                                                     ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[10]~26                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[11]~27                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[11]~27_Duplicate_40                                                                                                                                                     ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[11]~27                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[12]~28                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[12]~28_Duplicate_38                                                                                                                                                     ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[12]~28                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[13]~29                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[13]~29_Duplicate_35                                                                                                                                                     ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[13]~29                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[14]~30                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[14]~30_Duplicate_36                                                                                                                                                     ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[14]~30                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[15]~31                                                                                                                                                                             ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; Sdram_Control_4Port:u9|mDATAIN[15]~31_Duplicate_37                                                                                                                                                     ; COMBOUT          ;                       ;
; Sdram_Control_4Port:u9|mDATAIN[15]~31                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; stop_triggle~3_RESYN246_BDD247                                                                                                                                                                                    ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------+
; Incremental Compilation Preservation Summary   ;
+-------------------------+----------------------+
; Type                    ; Value                ;
+-------------------------+----------------------+
; Placement               ;                      ;
;     -- Requested        ; 0 / 13583 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 13583 ( 0.00 % ) ;
;                         ;                      ;
; Routing (by Connection) ;                      ;
;     -- Requested        ; 0 / 0 ( 0.00 % )     ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )     ;
+-------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                         ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Partition Name       ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents             ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Top                  ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                      ;
; pzdyqx:nabboc        ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc        ;
; sld_hub:sld_hub_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_hub:sld_hub_inst ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                   ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name       ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Top                  ; 13166   ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc        ; 189     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst ; 228     ; 0                 ; N/A                     ; Source File       ;
+----------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/GitHubRepos/TCC/DE2_70_CAMERA/HW/DE2_70_CAMERA/DE2_70_D5M_XVGA.pin.


+--------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                ;
+---------------------------------------------+----------------------------------------------------------------+
; Resource                                    ; Usage                                                          ;
+---------------------------------------------+----------------------------------------------------------------+
; Total logic elements                        ; 8,590 / 68,416 ( 13 % )                                        ;
;     -- Combinational with no register       ; 3629                                                           ;
;     -- Register only                        ; 1228                                                           ;
;     -- Combinational with a register        ; 3733                                                           ;
;                                             ;                                                                ;
; Logic element usage by number of LUT inputs ;                                                                ;
;     -- 4 input functions                    ; 3897                                                           ;
;     -- 3 input functions                    ; 2149                                                           ;
;     -- <=2 input functions                  ; 1316                                                           ;
;     -- Register only                        ; 1228                                                           ;
;                                             ;                                                                ;
; Logic elements by mode                      ;                                                                ;
;     -- normal mode                          ; 6368                                                           ;
;     -- arithmetic mode                      ; 994                                                            ;
;                                             ;                                                                ;
; Total registers*                            ; 5,164 / 70,234 ( 7 % )                                         ;
;     -- Dedicated logic registers            ; 4,961 / 68,416 ( 7 % )                                         ;
;     -- I/O registers                        ; 203 / 1,818 ( 11 % )                                           ;
;                                             ;                                                                ;
; Total LABs:  partially or completely used   ; 686 / 4,276 ( 16 % )                                           ;
; User inserted logic elements                ; 0                                                              ;
; Virtual pins                                ; 0                                                              ;
; I/O pins                                    ; 530 / 622 ( 85 % )                                             ;
;     -- Clock pins                           ; 7 / 8 ( 88 % )                                                 ;
; Global signals                              ; 16                                                             ;
; M4Ks                                        ; 250 / 250 ( 100 % )                                            ;
; Total block memory bits                     ; 916,920 / 1,152,000 ( 80 % )                                   ;
; Total block memory implementation bits      ; 1,152,000 / 1,152,000 ( 100 % )                                ;
; Embedded Multiplier 9-bit elements          ; 4 / 300 ( 1 % )                                                ;
; PLLs                                        ; 3 / 4 ( 75 % )                                                 ;
; Global clocks                               ; 16 / 16 ( 100 % )                                              ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                  ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 8%                                                   ;
; Peak interconnect usage (total/H/V)         ; 35% / 34% / 37%                                                ;
; Maximum fan-out node                        ; DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|_clk0~clkctrl ;
; Maximum fan-out                             ; 3652                                                           ;
; Highest non-global fan-out signal           ; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_stall~1                ;
; Highest non-global fan-out                  ; 794                                                            ;
; Total fan-out                               ; 49418                                                          ;
; Average fan-out                             ; 3.52                                                           ;
+---------------------------------------------+----------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:sld_hub_inst  ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                   ;
;                                             ;                       ;                       ;                       ;
; Total logic elements                        ; 8315 / 68416 ( 12 % ) ; 122 / 68416 ( < 1 % ) ; 153 / 68416 ( < 1 % ) ;
;     -- Combinational with no register       ; 3514                  ; 50                    ; 65                    ;
;     -- Register only                        ; 1210                  ; 5                     ; 13                    ;
;     -- Combinational with a register        ; 3591                  ; 67                    ; 75                    ;
;                                             ;                       ;                       ;                       ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                       ;
;     -- 4 input functions                    ; 3783                  ; 34                    ; 80                    ;
;     -- 3 input functions                    ; 2082                  ; 33                    ; 34                    ;
;     -- <=2 input functions                  ; 1240                  ; 50                    ; 26                    ;
;     -- Register only                        ; 1210                  ; 5                     ; 13                    ;
;                                             ;                       ;                       ;                       ;
; Logic elements by mode                      ;                       ;                       ;                       ;
;     -- normal mode                          ; 6120                  ; 113                   ; 135                   ;
;     -- arithmetic mode                      ; 985                   ; 4                     ; 5                     ;
;                                             ;                       ;                       ;                       ;
; Total registers                             ; 5004                  ; 72                    ; 88                    ;
;     -- Dedicated logic registers            ; 4801 / 68416 ( 7 % )  ; 72 / 68416 ( < 1 % )  ; 88 / 68416 ( < 1 % )  ;
;     -- I/O registers                        ; 203                   ; 0                     ; 0                     ;
;                                             ;                       ;                       ;                       ;
; Total LABs:  partially or completely used   ; 661 / 4276 ( 15 % )   ; 15 / 4276 ( < 1 % )   ; 13 / 4276 ( < 1 % )   ;
;                                             ;                       ;                       ;                       ;
; Virtual pins                                ; 0                     ; 0                     ; 0                     ;
; I/O pins                                    ; 530                   ; 0                     ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 4 / 300 ( 1 % )       ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )       ;
; Total memory bits                           ; 916920                ; 0                     ; 0                     ;
; Total RAM block bits                        ; 1152000               ; 0                     ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ;
; PLL                                         ; 3 / 4 ( 75 % )        ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ;
; M4K                                         ; 250 / 250 ( 100 % )   ; 0 / 250 ( 0 % )       ; 0 / 250 ( 0 % )       ;
; Clock control block                         ; 14 / 20 ( 70 % )      ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )        ;
;                                             ;                       ;                       ;                       ;
; Connections                                 ;                       ;                       ;                       ;
;     -- Input Connections                    ; 255                   ; 64                    ; 141                   ;
;     -- Registered Input Connections         ; 124                   ; 38                    ; 95                    ;
;     -- Output Connections                   ; 280                   ; 5                     ; 175                   ;
;     -- Registered Output Connections        ; 4                     ; 4                     ; 138                   ;
;                                             ;                       ;                       ;                       ;
; Internal Connections                        ;                       ;                       ;                       ;
;     -- Total Connections                    ; 48731                 ; 534                   ; 959                   ;
;     -- Registered Connections               ; 18782                 ; 302                   ; 635                   ;
;                                             ;                       ;                       ;                       ;
; External Connections                        ;                       ;                       ;                       ;
;     -- Top                                  ; 186                   ; 52                    ; 297                   ;
;     -- pzdyqx:nabboc                        ; 52                    ; 0                     ; 17                    ;
;     -- sld_hub:sld_hub_inst                 ; 297                   ; 17                    ; 2                     ;
;                                             ;                       ;                       ;                       ;
; Partition Interface                         ;                       ;                       ;                       ;
;     -- Input Ports                          ; 105                   ; 10                    ; 29                    ;
;     -- Output Ports                         ; 268                   ; 4                     ; 45                    ;
;     -- Bidir Ports                          ; 205                   ; 0                     ; 0                     ;
;                                             ;                       ;                       ;                       ;
; Registered Ports                            ;                       ;                       ;                       ;
;     -- Registered Input Ports               ; 0                     ; 5                     ; 2                     ;
;     -- Registered Output Ports              ; 0                     ; 3                     ; 35                    ;
;                                             ;                       ;                       ;                       ;
; Port Connectivity                           ;                       ;                       ;                       ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 13                    ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                     ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 0                     ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                     ; 23                    ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; GPIO_CLKIN_N0 ; T25   ; 6        ; 95           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_N1 ; AH14  ; 8        ; 49           ; 0            ; 2           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_P0 ; T24   ; 6        ; 95           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPIO_CLKIN_P1 ; AG15  ; 8        ; 49           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iAUD_ADCDAT   ; E19   ; 4        ; 67           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_28       ; E16   ; 4        ; 47           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50       ; AD15  ; 7        ; 49           ; 0            ; 1           ; 122                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_2     ; D16   ; 4        ; 47           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_3     ; R28   ; 5        ; 95           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iCLK_50_4     ; R3    ; 2        ; 0            ; 25           ; 1           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iENET_INT     ; C27   ; 4        ; 89           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iEXT_CLOCK    ; R29   ; 5        ; 95           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iFLASH_RY_N   ; AH30  ; 6        ; 95           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iIRDA_RXD     ; W22   ; 6        ; 95           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[0]       ; T29   ; 6        ; 95           ; 24           ; 0           ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[1]       ; T28   ; 6        ; 95           ; 24           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[2]       ; U30   ; 6        ; 95           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iKEY[3]       ; U29   ; 6        ; 95           ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_DREQ0    ; G12   ; 3        ; 22           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_DREQ1    ; F12   ; 3        ; 26           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_INT0     ; F13   ; 3        ; 33           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iOTG_INT1     ; J13   ; 3        ; 33           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[0]        ; AA23  ; 6        ; 95           ; 8            ; 1           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[10]       ; W5    ; 1        ; 0            ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[11]       ; V10   ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[12]       ; U9    ; 1        ; 0            ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[13]       ; T9    ; 1        ; 0            ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[14]       ; L5    ; 2        ; 0            ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[15]       ; L4    ; 2        ; 0            ; 36           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[16]       ; L7    ; 2        ; 0            ; 43           ; 4           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[17]       ; L8    ; 2        ; 0            ; 43           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[1]        ; AB26  ; 6        ; 95           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[2]        ; AB25  ; 6        ; 95           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[3]        ; AC27  ; 6        ; 95           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[4]        ; AC26  ; 6        ; 95           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[5]        ; AC24  ; 6        ; 95           ; 3            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[6]        ; AC23  ; 6        ; 95           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[7]        ; AD25  ; 6        ; 95           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[8]        ; AD24  ; 6        ; 95           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iSW[9]        ; AE27  ; 6        ; 95           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_CLK27    ; G15   ; 3        ; 47           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[0]     ; A6    ; 3        ; 11           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[1]     ; B6    ; 3        ; 11           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[2]     ; A5    ; 3        ; 9            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[3]     ; B5    ; 3        ; 9            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[4]     ; B4    ; 3        ; 7            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[5]     ; C4    ; 3        ; 9            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[6]     ; A3    ; 3        ; 3            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_D[7]     ; B3    ; 3        ; 5            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_HS       ; E13   ; 3        ; 33           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD1_VS       ; E14   ; 3        ; 40           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_CLK27    ; H15   ; 3        ; 47           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[0]     ; C10   ; 3        ; 20           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[1]     ; A9    ; 3        ; 24           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[2]     ; B9    ; 3        ; 24           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[3]     ; C9    ; 3        ; 18           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[4]     ; A8    ; 3        ; 18           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[5]     ; B8    ; 3        ; 18           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[6]     ; A7    ; 3        ; 13           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_D[7]     ; B7    ; 3        ; 13           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_HS       ; E15   ; 3        ; 44           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iTD2_VS       ; D15   ; 3        ; 42           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RTS     ; F23   ; 4        ; 93           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; iUART_RXD     ; D21   ; 4        ; 71           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; oAUD_DACDAT   ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oAUD_XCK      ; D17   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[0]   ; AA4   ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[10]  ; Y8    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[11]  ; AE4   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[12]  ; AF4   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[1]   ; AA5   ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[2]   ; AA6   ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[3]   ; AB5   ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[4]   ; AB7   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[5]   ; AC4   ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[6]   ; AC5   ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[7]   ; AC6   ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[8]   ; AD4   ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_A[9]   ; AC7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_BA[0]  ; AA9   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_BA[1]  ; AA10  ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CAS_N  ; W10   ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CKE    ; AA8   ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CLK    ; AD6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_CS_N   ; Y10   ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_LDQM0  ; V9    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_RAS_N  ; Y9    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_UDQM1  ; AB6   ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM0_WE_N   ; W9    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[0]   ; T5    ; 1        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[10]  ; T4    ; 1        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[11]  ; Y4    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[12]  ; Y7    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[1]   ; T6    ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[2]   ; U4    ; 1        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[3]   ; U6    ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[4]   ; U7    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[5]   ; V7    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[6]   ; V8    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[7]   ; W4    ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[8]   ; W7    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_A[9]   ; W8    ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_BA[0]  ; T7    ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_BA[1]  ; T8    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CAS_N  ; N8    ; 2        ; 0            ; 35           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CKE    ; L10   ; 2        ; 0            ; 42           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CLK    ; G5    ; 2        ; 0            ; 48           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_CS_N   ; P9    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_LDQM0  ; M10   ; 2        ; 0            ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_RAS_N  ; N9    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_UDQM1  ; U8    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oDRAM1_WE_N   ; M9    ; 2        ; 0            ; 41           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_CLK     ; D27   ; 4        ; 91           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_CMD     ; B27   ; 4        ; 87           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_CS_N    ; C28   ; 4        ; 91           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_IOR_N   ; A28   ; 4        ; 89           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_IOW_N   ; B28   ; 4        ; 89           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oENET_RESET_N ; B29   ; 4        ; 91           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[0]   ; AF24  ; 7        ; 91           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[10]  ; AH26  ; 7        ; 87           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[11]  ; AJ26  ; 7        ; 85           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[12]  ; AK26  ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[13]  ; AJ25  ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[14]  ; AK25  ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[15]  ; AH24  ; 7        ; 85           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[16]  ; AG25  ; 7        ; 87           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[17]  ; AF21  ; 7        ; 78           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[18]  ; AD21  ; 7        ; 89           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[19]  ; AK28  ; 7        ; 89           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[1]   ; AG24  ; 7        ; 85           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[20]  ; AJ28  ; 7        ; 89           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[21]  ; AE20  ; 7        ; 78           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[2]   ; AE23  ; 7        ; 93           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[3]   ; AG23  ; 7        ; 82           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[4]   ; AF23  ; 7        ; 91           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[5]   ; AG22  ; 7        ; 80           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[6]   ; AH22  ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[7]   ; AF22  ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[8]   ; AH27  ; 7        ; 91           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_A[9]   ; AJ27  ; 7        ; 91           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_BYTE_N ; Y29   ; 6        ; 95           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_CE_N   ; AG28  ; 6        ; 95           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_OE_N   ; AG29  ; 6        ; 95           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_RST_N  ; AH28  ; 6        ; 95           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_WE_N   ; AJ29  ; 6        ; 95           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oFLASH_WP_N   ; AH29  ; 6        ; 95           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_DP      ; AF12  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[0]    ; AE8   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[1]    ; AF9   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[2]    ; AH9   ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[3]    ; AD10  ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[4]    ; AF10  ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[5]    ; AD11  ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX0_D[6]    ; AD12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_DP      ; AC17  ; 7        ; 60           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[0]    ; AG13  ; 8        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[1]    ; AE16  ; 7        ; 51           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[2]    ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[3]    ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[4]    ; AE17  ; 7        ; 58           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[5]    ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX1_D[6]    ; AD17  ; 7        ; 60           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_DP      ; AC19  ; 7        ; 74           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[0]    ; AE7   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[1]    ; AF7   ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[2]    ; AH5   ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[3]    ; AG4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[4]    ; AB18  ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[5]    ; AB19  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX2_D[6]    ; AE19  ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_DP      ; M4    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[0]    ; P6    ; 2        ; 0            ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[1]    ; P4    ; 2        ; 0            ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[2]    ; N10   ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[3]    ; N7    ; 2        ; 0            ; 35           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[4]    ; M8    ; 2        ; 0            ; 41           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[5]    ; M7    ; 2        ; 0            ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX3_D[6]    ; M6    ; 2        ; 0            ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_DP      ; L6    ; 2        ; 0            ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[0]    ; P1    ; 2        ; 0            ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[1]    ; P2    ; 2        ; 0            ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[2]    ; P3    ; 2        ; 0            ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[3]    ; N2    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[4]    ; N3    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[5]    ; M1    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX4_D[6]    ; M2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_DP      ; K6    ; 2        ; 0            ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[0]    ; M3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[1]    ; L1    ; 2        ; 0            ; 34           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[2]    ; L2    ; 2        ; 0            ; 34           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[3]    ; L3    ; 2        ; 0            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[4]    ; K1    ; 2        ; 0            ; 35           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[5]    ; K4    ; 2        ; 0            ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX5_D[6]    ; K5    ; 2        ; 0            ; 42           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_DP      ; K2    ; 2        ; 0            ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[0]    ; H6    ; 2        ; 0            ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[1]    ; H4    ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[2]    ; H7    ; 2        ; 0            ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[3]    ; H8    ; 2        ; 0            ; 49           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[4]    ; G4    ; 2        ; 0            ; 47           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[5]    ; F4    ; 2        ; 0            ; 48           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX6_D[6]    ; E4    ; 2        ; 0            ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_DP      ; G2    ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[0]    ; K3    ; 2        ; 0            ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[1]    ; J1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[2]    ; J2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[3]    ; H1    ; 2        ; 0            ; 39           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[4]    ; H2    ; 2        ; 0            ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[5]    ; H3    ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oHEX7_D[6]    ; G1    ; 2        ; 0            ; 39           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oI2C_SCLK     ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oIRDA_TXD     ; W21   ; 6        ; 95           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_BLON     ; G3    ; 2        ; 0            ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_EN       ; E2    ; 2        ; 0            ; 40           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_ON       ; F1    ; 2        ; 0            ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_RS       ; F2    ; 2        ; 0            ; 39           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLCD_RW       ; F3    ; 2        ; 0            ; 48           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[0]      ; W27   ; 6        ; 95           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[1]      ; W25   ; 6        ; 95           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[2]      ; W23   ; 6        ; 95           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[3]      ; Y27   ; 6        ; 95           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[4]      ; Y24   ; 6        ; 95           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[5]      ; Y23   ; 6        ; 95           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[6]      ; AA27  ; 6        ; 95           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[7]      ; AA24  ; 6        ; 95           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDG[8]      ; AC14  ; 8        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[0]      ; AJ6   ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[10]     ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[11]     ; AB13  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[12]     ; AC12  ; 8        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[13]     ; AB12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[14]     ; AC11  ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[15]     ; AD9   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[16]     ; AD8   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[17]     ; AJ7   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[1]      ; AK5   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[2]      ; AJ5   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[3]      ; AJ4   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[4]      ; AK3   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[5]      ; AH4   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[6]      ; AJ3   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[7]      ; AJ2   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[8]      ; AH3   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oLEDR[9]      ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_A[0]     ; E9    ; 3        ; 15           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_A[1]     ; D8    ; 3        ; 15           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_CS_N     ; E10   ; 3        ; 15           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_DACK0_N  ; D12   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_DACK1_N  ; E12   ; 3        ; 26           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_OE_N     ; D10   ; 3        ; 22           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_RESET_N  ; H14   ; 3        ; 38           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oOTG_WE_N     ; E11   ; 3        ; 24           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSD_CLK       ; T26   ; 6        ; 95           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_ADSC_N  ; AG17  ; 7        ; 56           ; 0            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_ADSP_N  ; AC18  ; 7        ; 67           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_ADV_N   ; AD16  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[0]    ; AG8   ; 8        ; 9            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[10]   ; AF14  ; 8        ; 42           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[11]   ; AG14  ; 8        ; 40           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[12]   ; AE15  ; 8        ; 42           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[13]   ; AF15  ; 8        ; 42           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[14]   ; AC16  ; 7        ; 53           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[15]   ; AF20  ; 7        ; 69           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[16]   ; AG20  ; 7        ; 69           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[17]   ; AE11  ; 8        ; 20           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[18]   ; AF11  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[1]    ; AF8   ; 8        ; 11           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[2]    ; AH7   ; 8        ; 11           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[3]    ; AG7   ; 8        ; 11           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[4]    ; AG6   ; 8        ; 7            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[5]    ; AG5   ; 8        ; 1            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[6]    ; AE12  ; 8        ; 24           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[7]    ; AG12  ; 8        ; 35           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[8]    ; AD13  ; 8        ; 33           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_A[9]    ; AE13  ; 8        ; 33           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[0] ; AC21  ; 7        ; 89           ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[1] ; AC20  ; 7        ; 80           ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[2] ; AD20  ; 7        ; 80           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_BE_N[3] ; AH20  ; 7        ; 74           ; 0            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CE1_N   ; AH19  ; 7        ; 65           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CE2     ; AG19  ; 7        ; 65           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CE3_N   ; AD22  ; 7        ; 85           ; 0            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_CLK     ; AD7   ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_GW_N    ; AG18  ; 7        ; 67           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_OE_N    ; AD18  ; 7        ; 67           ; 0            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oSRAM_WE_N    ; AF18  ; 7        ; 67           ; 0            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oTD1_RESET_N  ; D14   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oTD2_RESET_N  ; B10   ; 3        ; 26           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oUART_CTS     ; G22   ; 4        ; 93           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oUART_TXD     ; E21   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_BLANK_N  ; C15   ; 3        ; 44           ; 51           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[0]     ; B16   ; 4        ; 49           ; 51           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[1]     ; C16   ; 4        ; 49           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[2]     ; A17   ; 4        ; 56           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[3]     ; B17   ; 4        ; 56           ; 51           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[4]     ; C18   ; 4        ; 58           ; 51           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[5]     ; B18   ; 4        ; 58           ; 51           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[6]     ; B19   ; 4        ; 58           ; 51           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[7]     ; A19   ; 4        ; 58           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[8]     ; C19   ; 4        ; 65           ; 51           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_B[9]     ; D19   ; 4        ; 65           ; 51           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_CLOCK    ; D24   ; 4        ; 82           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[0]     ; A10   ; 3        ; 26           ; 51           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[1]     ; B11   ; 3        ; 29           ; 51           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[2]     ; A11   ; 3        ; 29           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[3]     ; C12   ; 3        ; 31           ; 51           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[4]     ; B12   ; 3        ; 35           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[5]     ; A12   ; 3        ; 35           ; 51           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[6]     ; C13   ; 3        ; 40           ; 51           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[7]     ; B13   ; 3        ; 38           ; 51           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[8]     ; B14   ; 3        ; 42           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_G[9]     ; A14   ; 3        ; 42           ; 51           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_HS       ; J19   ; 4        ; 74           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[0]     ; D23   ; 4        ; 78           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[1]     ; E23   ; 4        ; 85           ; 51           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[2]     ; E22   ; 4        ; 82           ; 51           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[3]     ; D22   ; 4        ; 76           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[4]     ; H21   ; 4        ; 87           ; 51           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[5]     ; G21   ; 4        ; 87           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[6]     ; H20   ; 4        ; 80           ; 51           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[7]     ; F20   ; 4        ; 69           ; 51           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[8]     ; E20   ; 4        ; 69           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_R[9]     ; G20   ; 4        ; 80           ; 51           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_SYNC_N   ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; oVGA_VS       ; H19   ; 4        ; 74           ; 51           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                             ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AUD_ADCLRCK    ; F19   ; 4        ; 67           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_BCLK       ; E17   ; 4        ; 56           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_DACLRCK    ; G18   ; 4        ; 60           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[0]     ; AC1   ; 1        ; 0            ; 12           ; 2           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[10]    ; AF2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[11]    ; AF3   ; 1        ; 0            ; 3            ; 0           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[12]    ; AG2   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[13]    ; AG3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[14]    ; AH1   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[15]    ; AH2   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[16]    ; U1    ; 1        ; 0            ; 23           ; 0           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[17]    ; U2    ; 1        ; 0            ; 23           ; 1           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[18]    ; U3    ; 1        ; 0            ; 20           ; 2           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[19]    ; V2    ; 1        ; 0            ; 19           ; 0           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[1]     ; AC2   ; 1        ; 0            ; 12           ; 3           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[20]    ; V3    ; 1        ; 0            ; 19           ; 1           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[21]    ; W1    ; 1        ; 0            ; 19           ; 2           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[22]    ; W2    ; 1        ; 0            ; 19           ; 3           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[23]    ; W3    ; 1        ; 0            ; 18           ; 1           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[24]    ; Y1    ; 1        ; 0            ; 17           ; 0           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[25]    ; Y2    ; 1        ; 0            ; 17           ; 1           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[26]    ; Y3    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[27]    ; AA1   ; 1        ; 0            ; 15           ; 1           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[28]    ; AA2   ; 1        ; 0            ; 15           ; 2           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[29]    ; AA3   ; 1        ; 0            ; 14           ; 0           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[2]     ; AC3   ; 1        ; 0            ; 11           ; 0           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[30]    ; AB1   ; 1        ; 0            ; 14           ; 2           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[31]    ; AB2   ; 1        ; 0            ; 14           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[3]     ; AD1   ; 1        ; 0            ; 11           ; 2           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[4]     ; AD2   ; 1        ; 0            ; 11           ; 3           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[5]     ; AD3   ; 1        ; 0            ; 10           ; 0           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[6]     ; AE1   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[7]     ; AE2   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[8]     ; AE3   ; 1        ; 0            ; 4            ; 2           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[9]     ; AF1   ; 1        ; 0            ; 6            ; 1           ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[0]      ; A23   ; 4        ; 76           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[10]     ; B25   ; 4        ; 82           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[11]     ; A25   ; 4        ; 80           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[12]     ; C24   ; 4        ; 78           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[13]     ; B24   ; 4        ; 80           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[14]     ; A24   ; 4        ; 78           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[15]     ; B23   ; 4        ; 78           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[1]      ; C22   ; 4        ; 76           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[2]      ; B22   ; 4        ; 71           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[3]      ; A22   ; 4        ; 71           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[4]      ; B21   ; 4        ; 69           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[5]      ; A21   ; 4        ; 67           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[6]      ; B20   ; 4        ; 62           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[7]      ; A20   ; 4        ; 62           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[8]      ; B26   ; 4        ; 85           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_D[9]      ; A26   ; 4        ; 85           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ15_AM1 ; AE24  ; 7        ; 93           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[0]    ; AF29  ; 6        ; 95           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[10]   ; AD29  ; 6        ; 95           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[11]   ; AC28  ; 6        ; 95           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[12]   ; AC30  ; 6        ; 95           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[13]   ; AB30  ; 6        ; 95           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[14]   ; AA30  ; 6        ; 95           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[1]    ; AE28  ; 6        ; 95           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[2]    ; AE30  ; 6        ; 95           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[3]    ; AD30  ; 6        ; 95           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[4]    ; AC29  ; 6        ; 95           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[5]    ; AB29  ; 6        ; 95           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[6]    ; AA29  ; 6        ; 95           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[7]    ; Y28   ; 6        ; 95           ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[8]    ; AF30  ; 6        ; 95           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; FLASH_DQ[9]    ; AE29  ; 6        ; 95           ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[0]      ; C30   ; 5        ; 95           ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[10]     ; F29   ; 5        ; 95           ; 43           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[11]     ; G29   ; 5        ; 95           ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[12]     ; F30   ; 5        ; 95           ; 43           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[13]     ; G30   ; 5        ; 95           ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[14]     ; H29   ; 5        ; 95           ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[15]     ; H30   ; 5        ; 95           ; 41           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[16]     ; J29   ; 5        ; 95           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[17]     ; H25   ; 5        ; 95           ; 49           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[18]     ; J30   ; 5        ; 95           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[19]     ; H24   ; 5        ; 95           ; 49           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[1]      ; C29   ; 5        ; 95           ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[20]     ; J25   ; 5        ; 95           ; 47           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[21]     ; K24   ; 5        ; 95           ; 42           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[22]     ; J24   ; 5        ; 95           ; 47           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[23]     ; K25   ; 5        ; 95           ; 43           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[24]     ; L22   ; 5        ; 95           ; 40           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[25]     ; M21   ; 5        ; 95           ; 37           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[26]     ; L21   ; 5        ; 95           ; 40           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[27]     ; M22   ; 5        ; 95           ; 37           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[28]     ; N22   ; 5        ; 95           ; 33           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[29]     ; N25   ; 5        ; 95           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[2]      ; E28   ; 5        ; 95           ; 47           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[30]     ; N21   ; 5        ; 95           ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[31]     ; N24   ; 5        ; 95           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[3]      ; D29   ; 5        ; 95           ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[4]      ; E27   ; 5        ; 95           ; 47           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[5]      ; D28   ; 5        ; 95           ; 46           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[6]      ; E29   ; 5        ; 95           ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[7]      ; G25   ; 5        ; 95           ; 48           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[8]      ; E30   ; 5        ; 95           ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[9]      ; G26   ; 5        ; 95           ; 48           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[0]      ; G27   ; 5        ; 95           ; 44           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[10]     ; K29   ; 5        ; 95           ; 35           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[11]     ; M25   ; 5        ; 95           ; 39           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[12]     ; K30   ; 5        ; 95           ; 35           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[13]     ; M24   ; 5        ; 95           ; 39           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[14]     ; L29   ; 5        ; 95           ; 34           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[15]     ; L30   ; 5        ; 95           ; 34           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[16]     ; P26   ; 5        ; 95           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[17]     ; P28   ; 5        ; 95           ; 30           ; 3           ; 0                     ; 13                 ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[18]     ; P25   ; 5        ; 95           ; 30           ; 0           ; 0                     ; 4                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[19]     ; P27   ; 5        ; 95           ; 30           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[1]      ; G28   ; 5        ; 95           ; 44           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[20]     ; M29   ; 5        ; 95           ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[21]     ; R26   ; 5        ; 95           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[22]     ; M30   ; 5        ; 95           ; 32           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[23]     ; R27   ; 5        ; 95           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[24]     ; P24   ; 5        ; 95           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[25]     ; N28   ; 5        ; 95           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[26]     ; P23   ; 5        ; 95           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[27]     ; N29   ; 5        ; 95           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[28]     ; R23   ; 5        ; 95           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[29]     ; P29   ; 5        ; 95           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[2]      ; H27   ; 5        ; 95           ; 44           ; 3           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[30]     ; R22   ; 5        ; 95           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[31]     ; P30   ; 5        ; 95           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[3]      ; L24   ; 5        ; 95           ; 41           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[4]      ; H28   ; 5        ; 95           ; 44           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[5]      ; L25   ; 5        ; 95           ; 41           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[6]      ; K27   ; 5        ; 95           ; 38           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[7]      ; L28   ; 5        ; 95           ; 35           ; 1           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[8]      ; K28   ; 5        ; 95           ; 38           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[9]      ; L27   ; 5        ; 95           ; 35           ; 0           ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_CLKOUT_N0 ; H23   ; 5        ; 95           ; 49           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_CLKOUT_N1 ; AF27  ; 6        ; 95           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_CLKOUT_P0 ; G24   ; 5        ; 95           ; 49           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_CLKOUT_P1 ; AF28  ; 6        ; 95           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; I2C_SDAT       ; H18   ; 4        ; 65           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[0]       ; E1    ; 2        ; 0            ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[1]       ; E3    ; 2        ; 0            ; 46           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[2]       ; D2    ; 2        ; 0            ; 45           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[3]       ; D3    ; 2        ; 0            ; 45           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[4]       ; C1    ; 2        ; 0            ; 45           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[5]       ; C2    ; 2        ; 0            ; 45           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[6]       ; C3    ; 2        ; 0            ; 46           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_D[7]       ; B2    ; 2        ; 0            ; 46           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[0]       ; H10   ; 3        ; 7            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[10]      ; D6    ; 3        ; 11           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[11]      ; E7    ; 3        ; 1            ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[12]      ; D7    ; 3        ; 11           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[13]      ; E8    ; 3        ; 3            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[14]      ; D9    ; 3        ; 18           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[15]      ; G10   ; 3        ; 7            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[1]       ; G9    ; 3        ; 5            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[2]       ; G11   ; 3        ; 15           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[3]       ; F11   ; 3        ; 24           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[4]       ; J12   ; 3        ; 20           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[5]       ; H12   ; 3        ; 22           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[6]       ; H13   ; 3        ; 29           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[7]       ; G13   ; 3        ; 31           ; 51           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[8]       ; D4    ; 3        ; 1            ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_D[9]       ; D5    ; 3        ; 1            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_FSPEED     ; F7    ; 3        ; 1            ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_LSPEED     ; F8    ; 3        ; 3            ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_KBCLK      ; F24   ; 4        ; 93           ; 51           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_KBDAT      ; E24   ; 4        ; 93           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_MSCLK      ; D26   ; 4        ; 91           ; 51           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; PS2_MSDAT      ; D25   ; 4        ; 82           ; 51           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_CMD         ; W28   ; 6        ; 95           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_DAT         ; W29   ; 6        ; 95           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_DAT3        ; Y30   ; 6        ; 95           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[0]    ; AK9   ; 8        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[1]    ; AJ23  ; 7        ; 76           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[2]    ; AK20  ; 7        ; 65           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DPA[3]    ; AJ9   ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[0]     ; AH10  ; 8        ; 26           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[10]    ; AH17  ; 7        ; 56           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[11]    ; AJ18  ; 7        ; 60           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[12]    ; AH18  ; 7        ; 60           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[13]    ; AK19  ; 7        ; 62           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[14]    ; AJ19  ; 7        ; 62           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[15]    ; AK23  ; 7        ; 76           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[16]    ; AJ20  ; 7        ; 65           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[17]    ; AK21  ; 7        ; 69           ; 0            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[18]    ; AJ21  ; 7        ; 69           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[19]    ; AK22  ; 7        ; 71           ; 0            ; 3           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[1]     ; AJ10  ; 8        ; 29           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[20]    ; AJ22  ; 7        ; 71           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[21]    ; AH15  ; 8        ; 47           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[22]    ; AJ15  ; 8        ; 47           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[23]    ; AJ16  ; 7        ; 51           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[24]    ; AK14  ; 8        ; 44           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[25]    ; AJ14  ; 8        ; 47           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[26]    ; AJ13  ; 8        ; 44           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[27]    ; AH13  ; 8        ; 44           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[28]    ; AK12  ; 8        ; 38           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[29]    ; AK7   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[2]     ; AK10  ; 8        ; 29           ; 0            ; 2           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[30]    ; AJ8   ; 8        ; 22           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[31]    ; AK8   ; 8        ; 22           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[3]     ; AJ11  ; 8        ; 31           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[4]     ; AK11  ; 8        ; 31           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[5]     ; AH12  ; 8        ; 35           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[6]     ; AJ12  ; 8        ; 38           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[7]     ; AH16  ; 7        ; 51           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[8]     ; AK17  ; 7        ; 58           ; 0            ; 1           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[9]     ; AJ17  ; 7        ; 58           ; 0            ; 0           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 76 / 85 ( 89 % ) ; 3.3V          ; --           ;
; 2        ; 67 / 79 ( 85 % ) ; 3.3V          ; --           ;
; 3        ; 66 / 72 ( 92 % ) ; 3.3V          ; --           ;
; 4        ; 64 / 74 ( 86 % ) ; 3.3V          ; --           ;
; 5        ; 68 / 85 ( 80 % ) ; 3.3V          ; --           ;
; 6        ; 54 / 81 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 68 / 74 ( 92 % ) ; 3.3V          ; --           ;
; 8        ; 69 / 72 ( 96 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; iTD1_D[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; iTD1_D[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 615        ; 3        ; iTD1_D[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 612        ; 3        ; iTD2_D[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 606        ; 3        ; iTD2_D[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 594        ; 3        ; iTD2_D[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 592        ; 3        ; oVGA_G[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 586        ; 3        ; oVGA_G[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 578        ; 3        ; oVGA_G[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; oVGA_G[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; oVGA_B[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; oVGA_B[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 540        ; 4        ; ENET_D[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 532        ; 4        ; ENET_D[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 528        ; 4        ; ENET_D[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 518        ; 4        ; ENET_D[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 514        ; 4        ; ENET_D[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A25      ; 510        ; 4        ; ENET_D[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 503        ; 4        ; ENET_D[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; oENET_IOR_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; DRAM_DQ[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 121        ; 1        ; DRAM_DQ[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 122        ; 1        ; DRAM_DQ[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 123        ; 1        ; oDRAM0_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 140        ; 1        ; oDRAM0_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 141        ; 1        ; oDRAM0_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; oDRAM0_CKE                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA9      ; 166        ; 1        ; oDRAM0_BA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA10     ; 167        ; 1        ; oDRAM0_BA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; iSW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 339        ; 6        ; oLEDG[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; oLEDG[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA29     ; 376        ; 6        ; FLASH_DQ[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA30     ; 377        ; 6        ; FLASH_DQ[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 124        ; 1        ; DRAM_DQ[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 125        ; 1        ; DRAM_DQ[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; oDRAM0_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 150        ; 1        ; oDRAM0_UDQM1                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 168        ; 1        ; oDRAM0_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; oLEDR[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; oLEDR[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; oHEX2_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 280        ; 7        ; oHEX2_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; iSW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 342        ; 6        ; iSW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; FLASH_DQ[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB30     ; 372        ; 6        ; FLASH_DQ[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 132        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 133        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 134        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 135        ; 1        ; oDRAM0_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 153        ; 1        ; oDRAM0_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ; 152        ; 1        ; oDRAM0_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC7      ; 169        ; 1        ; oDRAM0_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; oLEDR[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 201        ; 8        ; oLEDR[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 223        ; 8        ; oLEDR[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; oLEDG[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; oSRAM_A[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 259        ; 7        ; oHEX1_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 272        ; 7        ; oSRAM_ADSP_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 282        ; 7        ; oHEX2_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 293        ; 7        ; oSRAM_BE_N[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 307        ; 7        ; oSRAM_BE_N[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; iSW[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ; 322        ; 6        ; iSW[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; iSW[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 350        ; 6        ; iSW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 351        ; 6        ; FLASH_DQ[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC29     ; 365        ; 6        ; FLASH_DQ[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC30     ; 366        ; 6        ; FLASH_DQ[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 136        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 137        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 138        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 139        ; 1        ; oDRAM0_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD6      ; 170        ; 1        ; oDRAM0_CLK                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD7      ; 171        ; 1        ; oSRAM_CLK                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD8      ; 180        ; 8        ; oLEDR[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ; 195        ; 8        ; oLEDR[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 197        ; 8        ; oHEX0_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 202        ; 8        ; oHEX0_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 210        ; 8        ; oHEX0_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 222        ; 8        ; oSRAM_A[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ; 229        ; 8        ; oLEDR[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; iCLK_50                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 249        ; 7        ; oSRAM_ADV_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 258        ; 7        ; oHEX1_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 271        ; 7        ; oSRAM_OE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; oSRAM_BE_N[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD21     ; 306        ; 7        ; oFLASH_A[18]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 301        ; 7        ; oSRAM_CE3_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; iSW[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 320        ; 6        ; iSW[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD29     ; 354        ; 6        ; FLASH_DQ[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD30     ; 355        ; 6        ; FLASH_DQ[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 147        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 148        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 162        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 163        ; 1        ; oDRAM0_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; oHEX2_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 172        ; 8        ; oHEX0_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; oSRAM_A[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 209        ; 8        ; oSRAM_A[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 221        ; 8        ; oSRAM_A[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; oSRAM_A[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 248        ; 7        ; oHEX1_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 255        ; 7        ; oHEX1_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; oHEX2_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 290        ; 7        ; oFLASH_A[21]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; oFLASH_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 317        ; 7        ; FLASH_DQ15_AM1                           ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; iSW[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE28     ; 337        ; 6        ; FLASH_DQ[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE29     ; 352        ; 6        ; FLASH_DQ[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE30     ; 353        ; 6        ; FLASH_DQ[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ; 154        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF2      ; 155        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 164        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF4      ; 165        ; 1        ; oDRAM0_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; oHEX2_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 189        ; 8        ; oSRAM_A[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 192        ; 8        ; oHEX0_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 200        ; 8        ; oHEX0_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 203        ; 8        ; oSRAM_A[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 217        ; 8        ; oHEX0_DP                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; oSRAM_A[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 234        ; 8        ; oSRAM_A[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 252        ; 7        ; oHEX1_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; oHEX1_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; oSRAM_WE_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; oSRAM_A[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 289        ; 7        ; oFLASH_A[17]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 298        ; 7        ; oFLASH_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 310        ; 7        ; oFLASH_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 311        ; 7        ; oFLASH_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GPIO_CLKOUT_N1                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GPIO_CLKOUT_P1                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF29     ; 343        ; 6        ; FLASH_DQ[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF30     ; 344        ; 6        ; FLASH_DQ[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG3      ; 157        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG4      ; 174        ; 8        ; oHEX2_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ; 175        ; 8        ; oSRAM_A[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG6      ; 182        ; 8        ; oSRAM_A[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 191        ; 8        ; oSRAM_A[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG8      ; 188        ; 8        ; oSRAM_A[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; oSRAM_A[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ; 230        ; 8        ; oHEX1_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG14     ; 232        ; 8        ; oSRAM_A[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GPIO_CLKIN_P1                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ; 251        ; 7        ; oHEX1_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; oSRAM_ADSC_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 270        ; 7        ; oSRAM_GW_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 268        ; 7        ; oSRAM_CE2                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ; 275        ; 7        ; oSRAM_A[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; oFLASH_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 297        ; 7        ; oFLASH_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ; 303        ; 7        ; oFLASH_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG25     ; 304        ; 7        ; oFLASH_A[16]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; oFLASH_CE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG29     ; 330        ; 6        ; oFLASH_OE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH2      ; 159        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH3      ; 177        ; 8        ; oLEDR[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 185        ; 8        ; oLEDR[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ; 181        ; 8        ; oHEX2_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; oSRAM_A[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; oHEX0_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH10     ; 211        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ; 237        ; 8        ; SRAM_DQ[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GPIO_CLKIN_N1                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH15     ; 241        ; 8        ; SRAM_DQ[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ; 247        ; 7        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH17     ; 253        ; 7        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 261        ; 7        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 267        ; 7        ; oSRAM_CE1_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ; 283        ; 7        ; oSRAM_BE_N[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; oFLASH_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; oFLASH_A[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; oFLASH_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ; 313        ; 7        ; oFLASH_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH28     ; 333        ; 6        ; oFLASH_RST_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH29     ; 332        ; 6        ; oFLASH_WP_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH30     ; 334        ; 6        ; iFLASH_RY_N                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; oLEDR[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; oLEDR[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; oLEDR[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; oLEDR[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; oLEDR[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; oLEDR[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; SRAM_DQ[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; SRAM_DPA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; SRAM_DQ[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; SRAM_DQ[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; SRAM_DQ[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; SRAM_DQ[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; SRAM_DQ[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; SRAM_DQ[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; SRAM_DQ[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; SRAM_DPA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; oFLASH_A[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; oFLASH_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; oFLASH_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; oFLASH_A[20]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; oFLASH_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; oLEDR[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; oLEDR[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; SRAM_DQ[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK8      ; 205        ; 8        ; SRAM_DQ[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK9      ; 213        ; 8        ; SRAM_DPA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK10     ; 215        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK11     ; 219        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK12     ; 227        ; 8        ; SRAM_DQ[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; SRAM_DQ[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK20     ; 265        ; 7        ; SRAM_DPA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK21     ; 273        ; 7        ; SRAM_DQ[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK22     ; 277        ; 7        ; SRAM_DQ[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK23     ; 285        ; 7        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; oFLASH_A[14]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK26     ; 299        ; 7        ; oFLASH_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; oFLASH_A[19]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; LCD_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 626        ; 3        ; iTD1_D[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 621        ; 3        ; iTD1_D[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 618        ; 3        ; iTD1_D[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 614        ; 3        ; iTD1_D[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 611        ; 3        ; iTD2_D[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 605        ; 3        ; iTD2_D[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 593        ; 3        ; iTD2_D[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 591        ; 3        ; oTD2_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 585        ; 3        ; oVGA_G[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 577        ; 3        ; oVGA_G[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 573        ; 3        ; oVGA_G[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 568        ; 3        ; oVGA_G[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 565        ; 3        ; oVGA_SYNC_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 559        ; 4        ; oVGA_B[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 548        ; 4        ; oVGA_B[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 547        ; 4        ; oVGA_B[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 544        ; 4        ; oVGA_B[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 539        ; 4        ; ENET_D[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 531        ; 4        ; ENET_D[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 527        ; 4        ; ENET_D[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 517        ; 4        ; ENET_D[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 513        ; 4        ; ENET_D[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B25      ; 509        ; 4        ; ENET_D[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 502        ; 4        ; ENET_D[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ; 499        ; 4        ; oENET_CMD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B28      ; 496        ; 4        ; oENET_IOW_N                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B29      ; 493        ; 4        ; oENET_RESET_N                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; LCD_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 17         ; 2        ; LCD_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 15         ; 2        ; LCD_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 620        ; 3        ; iTD1_D[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; iTD2_D[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 600        ; 3        ; iTD2_D[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; oVGA_G[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 572        ; 3        ; oVGA_G[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 575        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 564        ; 3        ; oVGA_BLANK_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 558        ; 4        ; oVGA_B[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 554        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 546        ; 4        ; oVGA_B[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 538        ; 4        ; oVGA_B[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 520        ; 4        ; ENET_D[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; ENET_D[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 498        ; 4        ; iENET_INT                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C28      ; 492        ; 4        ; oENET_CS_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C29      ; 473        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C30      ; 472        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; LCD_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 19         ; 2        ; LCD_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 633        ; 3        ; OTG_D[8]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D5       ; 632        ; 3        ; OTG_D[9]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 617        ; 3        ; OTG_D[10]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 616        ; 3        ; OTG_D[12]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 608        ; 3        ; oOTG_A[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 604        ; 3        ; OTG_D[14]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 599        ; 3        ; oOTG_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; oOTG_DACK0_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 571        ; 3        ; oTD1_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 567        ; 3        ; iTD2_VS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 561        ; 4        ; iCLK_50_2                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 553        ; 4        ; oAUD_XCK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 541        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 537        ; 4        ; oVGA_B[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; iUART_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 519        ; 4        ; oVGA_R[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 515        ; 4        ; oVGA_R[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 508        ; 4        ; oVGA_CLOCK                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D25      ; 507        ; 4        ; PS2_MSDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 494        ; 4        ; PS2_MSCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D27      ; 495        ; 4        ; oENET_CLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D28      ; 475        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D29      ; 474        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; LCD_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 38         ; 2        ; oLCD_EN                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 12         ; 2        ; LCD_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 13         ; 2        ; oHEX6_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; OTG_D[11]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 628        ; 3        ; OTG_D[13]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 609        ; 3        ; oOTG_A[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 607        ; 3        ; oOTG_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 596        ; 3        ; oOTG_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 589        ; 3        ; oOTG_DACK1_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 579        ; 3        ; iTD1_HS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 570        ; 3        ; iTD1_VS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 566        ; 3        ; iTD2_HS                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 560        ; 4        ; iCLK_28                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 550        ; 4        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; iAUD_ADCDAT                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ; 530        ; 4        ; oVGA_R[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ; 525        ; 4        ; oUART_TXD                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 506        ; 4        ; oVGA_R[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ; 505        ; 4        ; oVGA_R[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E24      ; 490        ; 4        ; PS2_KBDAT                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 477        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E29      ; 470        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E30      ; 471        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 39         ; 2        ; oLCD_ON                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 40         ; 2        ; oLCD_RS                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 6          ; 2        ; oLCD_RW                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 7          ; 2        ; oHEX6_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; OTG_FSPEED                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 629        ; 3        ; OTG_LSPEED                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; OTG_D[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 590        ; 3        ; iOTG_DREQ1                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 580        ; 3        ; iOTG_INT0                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; oAUD_DACDAT                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 533        ; 4        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 529        ; 4        ; oVGA_R[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; iUART_RTS                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 491        ; 4        ; PS2_KBCLK                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F29      ; 463        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F30      ; 464        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 41         ; 2        ; oHEX7_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 42         ; 2        ; oHEX7_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 10         ; 2        ; oLCD_BLON                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 11         ; 2        ; oHEX6_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 4          ; 2        ; oDRAM1_CLK                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; OTG_D[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 623        ; 3        ; OTG_D[15]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 610        ; 3        ; OTG_D[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 597        ; 3        ; iOTG_DREQ0                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 582        ; 3        ; OTG_D[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 576        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; iTD1_CLK27                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 555        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 521        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; oVGA_R[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 500        ; 4        ; oVGA_R[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 489        ; 4        ; oUART_CTS                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GPIO_CLKOUT_P0                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 482        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 483        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 468        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 469        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G29      ; 458        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G30      ; 459        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 43         ; 2        ; oHEX7_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 44         ; 2        ; oHEX7_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 20         ; 2        ; oHEX7_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 21         ; 2        ; oHEX6_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 9          ; 2        ; oHEX6_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 2          ; 2        ; oHEX6_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 3          ; 2        ; oHEX6_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; OTG_D[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; OTG_D[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 587        ; 3        ; OTG_D[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 574        ; 3        ; oOTG_RESET_N                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 563        ; 3        ; iTD2_CLK27                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 557        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H19      ; 524        ; 4        ; oVGA_VS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ; 512        ; 4        ; oVGA_R[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H21      ; 501        ; 4        ; oVGA_R[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GPIO_CLKOUT_N0                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 485        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 484        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H28      ; 467        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H29      ; 453        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H30      ; 454        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 51         ; 2        ; oHEX7_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 52         ; 2        ; oHEX7_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; OTG_D[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 581        ; 3        ; iOTG_INT1                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; oI2C_SCLK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J19      ; 523        ; 4        ; oVGA_HS                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 479        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J30      ; 440        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 56         ; 2        ; oHEX5_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 57         ; 2        ; oHEX6_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 45         ; 2        ; oHEX7_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 46         ; 2        ; oHEX5_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 32         ; 2        ; oHEX5_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 31         ; 2        ; oHEX5_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 462        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 446        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K29      ; 433        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K30      ; 434        ; 5        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 60         ; 2        ; oHEX5_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 61         ; 2        ; oHEX5_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 54         ; 2        ; oHEX5_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 55         ; 2        ; iSW[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 34         ; 2        ; iSW[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 33         ; 2        ; oHEX4_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 28         ; 2        ; iSW[16]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 27         ; 2        ; iSW[17]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; oDRAM1_CKE                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 450        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 457        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 435        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L29      ; 431        ; 5        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L30      ; 432        ; 5        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 64         ; 2        ; oHEX4_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 65         ; 2        ; oHEX4_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 66         ; 2        ; oHEX5_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 67         ; 2        ; oHEX3_DP                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 49         ; 2        ; oHEX3_D[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 50         ; 2        ; oHEX3_D[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 36         ; 2        ; oHEX3_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 35         ; 2        ; oDRAM1_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ; 48         ; 2        ; oDRAM1_LDQM0                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 442        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 447        ; 5        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M29      ; 425        ; 5        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M30      ; 426        ; 5        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; oHEX4_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 69         ; 2        ; oHEX4_D[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; oHEX3_D[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 58         ; 2        ; oDRAM1_CAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ; 63         ; 2        ; oDRAM1_RAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ; 47         ; 2        ; oHEX3_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 428        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 423        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N29      ; 422        ; 5        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; oHEX4_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 76         ; 2        ; oHEX4_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 73         ; 2        ; oHEX4_D[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 74         ; 2        ; oHEX3_D[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 78         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 72         ; 2        ; oHEX3_D[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ; 62         ; 2        ; oDRAM1_CS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 419        ; 5        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 418        ; 5        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 417        ; 5        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P27      ; 416        ; 5        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 415        ; 5        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P29      ; 413        ; 5        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P30      ; 414        ; 5        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; iCLK_50_4                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 80         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 410        ; 5        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 408        ; 5        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R27      ; 409        ; 5        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 403        ; 5        ; iCLK_50_3                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R29      ; 404        ; 5        ; iEXT_CLOCK                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; oDRAM1_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 92         ; 1        ; oDRAM1_A[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 89         ; 1        ; oDRAM1_A[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 90         ; 1        ; oDRAM1_BA[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 97         ; 1        ; oDRAM1_BA[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 96         ; 1        ; iSW[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GPIO_CLKIN_P0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 401        ; 6        ; GPIO_CLKIN_N0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 400        ; 6        ; oSD_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; iKEY[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T29      ; 398        ; 6        ; iKEY[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; DRAM_DQ[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 94         ; 1        ; DRAM_DQ[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 102        ; 1        ; DRAM_DQ[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 103        ; 1        ; oDRAM1_A[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 100        ; 1        ; oDRAM1_A[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 101        ; 1        ; oDRAM1_A[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 99         ; 1        ; oDRAM1_UDQM1                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ; 98         ; 1        ; iSW[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; iKEY[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U30      ; 392        ; 6        ; iKEY[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; DRAM_DQ[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 105        ; 1        ; DRAM_DQ[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; oDRAM1_A[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 117        ; 1        ; oDRAM1_A[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ; 116        ; 1        ; oDRAM0_LDQM0                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V10      ; 115        ; 1        ; iSW[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; DRAM_DQ[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 107        ; 1        ; DRAM_DQ[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 109        ; 1        ; DRAM_DQ[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 110        ; 1        ; oDRAM1_A[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 119        ; 1        ; iSW[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; oDRAM1_A[8]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 129        ; 1        ; oDRAM1_A[9]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ; 126        ; 1        ; oDRAM0_WE_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W10      ; 127        ; 1        ; oDRAM0_CAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; oIRDA_TXD                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 363        ; 6        ; iIRDA_RXD                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ; 358        ; 6        ; oLEDG[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; oLEDG[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; oLEDG[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 379        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W29      ; 383        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; DRAM_DQ[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 112        ; 1        ; DRAM_DQ[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 113        ; 1        ; DRAM_DQ[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 114        ; 1        ; oDRAM1_A[11]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 145        ; 1        ; oDRAM1_A[12]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ; 146        ; 1        ; oDRAM0_A[10]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y9       ; 142        ; 1        ; oDRAM0_RAS_N                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y10      ; 143        ; 1        ; oDRAM0_CS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; oLEDG[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 345        ; 6        ; oLEDG[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; oLEDG[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y28      ; 374        ; 6        ; FLASH_DQ[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y29      ; 380        ; 6        ; oFLASH_BYTE_N                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y30      ; 381        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                 ;
+----------------------------------+------------------------------------------+------------------------------------------------------+----------------------------------------+
; Name                             ; sdram_pll:u7|altpll:altpll_component|pll ; DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|pll ; vga_pll:u6|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------+------------------------------------------------------+----------------------------------------+
; SDC pin name                     ; u7|altpll_component|pll                  ; sopc_instance|the_pll|sd1|pll                        ; u6|altpll_component|pll                ;
; PLL mode                         ; Normal                                   ; Normal                                               ; Normal                                 ;
; Compensate clock                 ; clock0                                   ; clock0                                               ; clock0                                 ;
; Compensated input/output pins    ; --                                       ; --                                                   ; --                                     ;
; Self reset on gated loss of lock ; Off                                      ; Off                                                  ; Off                                    ;
; Gate lock counter                ; --                                       ; --                                                   ; --                                     ;
; Input frequency 0                ; 50.0 MHz                                 ; 50.0 MHz                                             ; 27.0 MHz                               ;
; Input frequency 1                ; --                                       ; --                                                   ; --                                     ;
; Nominal PFD frequency            ; 50.0 MHz                                 ; 50.0 MHz                                             ; 27.0 MHz                               ;
; Nominal VCO frequency            ; 1000.0 MHz                               ; 900.1 MHz                                            ; 755.9 MHz                              ;
; VCO post scale                   ; --                                       ; --                                                   ; --                                     ;
; VCO multiply                     ; --                                       ; --                                                   ; --                                     ;
; VCO divide                       ; --                                       ; --                                                   ; --                                     ;
; Freq min lock                    ; 25.0 MHz                                 ; 27.78 MHz                                            ; 17.86 MHz                              ;
; Freq max lock                    ; 50.0 MHz                                 ; 55.56 MHz                                            ; 35.71 MHz                              ;
; M VCO Tap                        ; 4                                        ; 5                                                    ; 0                                      ;
; M Initial                        ; 2                                        ; 2                                                    ; 1                                      ;
; M value                          ; 20                                       ; 18                                                   ; 28                                     ;
; N value                          ; 1                                        ; 1                                                    ; 1                                      ;
; Preserve PLL counter order       ; Off                                      ; Off                                                  ; Off                                    ;
; PLL location                     ; PLL_4                                    ; PLL_1                                                ; PLL_3                                  ;
; Inclk0 signal                    ; iCLK_50                                  ; iCLK_50_4                                            ; iTD1_CLK27                             ;
; Inclk1 signal                    ; --                                       ; --                                                   ; --                                     ;
; Inclk0 signal type               ; Dedicated Pin                            ; Dedicated Pin                                        ; Dedicated Pin                          ;
; Inclk1 signal type               ; --                                       ; --                                                   ; --                                     ;
+----------------------------------+------------------------------------------+------------------------------------------------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                             ;
+--------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------------+
; Name                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                         ;
+--------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------------+
; sdram_pll:u7|altpll:altpll_component|_clk0             ; clock0       ; 10   ; 3   ; 166.67 MHz       ; 0 (0 ps)       ; 50/50      ; C0      ; 6             ; 3/3 Even   ; 2       ; 4       ; u7|altpll_component|pll|clk[0]       ;
; sdram_pll:u7|altpll:altpll_component|_clk1             ; clock1       ; 10   ; 3   ; 166.67 MHz       ; -90 (-1500 ps) ; 50/50      ; C1      ; 6             ; 3/3 Even   ; 1       ; 0       ; u7|altpll_component|pll|clk[1]       ;
; sdram_pll:u7|altpll:altpll_component|_clk2             ; clock2       ; 10   ; 3   ; 166.67 MHz       ; -90 (-1500 ps) ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ; u7|altpll_component|pll|clk[2]       ;
; DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 9             ; 5/4 Odd    ; 2       ; 5       ; sopc_instance|the_pll|sd1|pll|clk[0] ;
; DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -65 (-1806 ps) ; 50/50      ; C1      ; 9             ; 5/4 Odd    ; 1       ; 0       ; sopc_instance|the_pll|sd1|pll|clk[1] ;
; vga_pll:u6|altpll:altpll_component|_clk0               ; clock0       ; 4    ; 1   ; 108.0 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 7             ; 4/3 Odd    ; 1       ; 0       ; u6|altpll_component|pll|clk[0]       ;
+--------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                       ; Library Name ;
+----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_70_D5M_XVGA                                                                                         ; 8590 (21)   ; 4961 (10)                 ; 203 (203)     ; 916920      ; 250  ; 4            ; 0       ; 2         ; 530  ; 0            ; 3629 (11)    ; 1228 (0)          ; 3733 (11)        ; |DE2_70_D5M_XVGA                                                                                                                                                                                                                                                          ; work         ;
;    |CCD_Capture:u3|                                                                                      ; 89 (89)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 78 (78)          ; |DE2_70_D5M_XVGA|CCD_Capture:u3                                                                                                                                                                                                                                           ; work         ;
;    |DE2_70_SOPC:sopc_instance|                                                                           ; 6124 (1)    ; 3345 (0)                  ; 0 (0)         ; 806400      ; 216  ; 4            ; 0       ; 2         ; 0    ; 0            ; 2779 (1)     ; 810 (0)           ; 2535 (0)         ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance                                                                                                                                                                                                                                ; work         ;
;       |DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|                                                      ; 37 (12)     ; 34 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 16 (7)            ; 18 (5)           ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0                                                                                                                                                                                    ; work         ;
;          |DE2_70_SOPC_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|DE2_70_SOPC_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                                          ; work         ;
;          |DE2_70_SOPC_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|DE2_70_SOPC_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                                       ; work         ;
;          |DE2_70_SOPC_clock_0_edge_to_pulse:write_done_edge_to_pulse|                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|DE2_70_SOPC_clock_0_edge_to_pulse:write_done_edge_to_pulse                                                                                                                         ; work         ;
;          |DE2_70_SOPC_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|DE2_70_SOPC_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                                      ; work         ;
;          |DE2_70_SOPC_clock_0_master_FSM:master_FSM|                                                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|DE2_70_SOPC_clock_0_master_FSM:master_FSM                                                                                                                                          ; work         ;
;          |DE2_70_SOPC_clock_0_slave_FSM:slave_FSM|                                                       ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|DE2_70_SOPC_clock_0_slave_FSM:slave_FSM                                                                                                                                            ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                               ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                               ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                               ; work         ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                ; work         ;
;       |DE2_70_SOPC_clock_0_in_arbitrator:the_DE2_70_SOPC_clock_0_in|                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0_in_arbitrator:the_DE2_70_SOPC_clock_0_in                                                                                                                                                                   ; work         ;
;       |DE2_70_SOPC_reset_clk_domain_synch_module:DE2_70_SOPC_reset_clk_domain_synch|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_reset_clk_domain_synch_module:DE2_70_SOPC_reset_clk_domain_synch                                                                                                                                                   ; work         ;
;       |DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch                                                                                                                               ; work         ;
;       |camera_s1_arbitrator:the_camera_s1|                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|camera_s1_arbitrator:the_camera_s1                                                                                                                                                                                             ; work         ;
;       |cpu:the_cpu|                                                                                      ; 4917 (2357) ; 2810 (1422)               ; 0 (0)         ; 68096       ; 22   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2106 (940)   ; 689 (435)         ; 2122 (939)       ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu                                                                                                                                                                                                                    ; work         ;
;          |cpu_bht_module:cpu_bht|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                             ; work         ;
;             |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                   ; work         ;
;                |altsyncram_pkf1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated                                                                                                                                    ; work         ;
;          |cpu_dc_data_module:cpu_dc_data|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data                                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                           ; work         ;
;                |altsyncram_29f1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                            ; work         ;
;          |cpu_dc_tag_module:cpu_dc_tag|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag                                                                                                                                                                                       ; work         ;
;             |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                             ; work         ;
;                |altsyncram_f9f1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_f9f1:auto_generated                                                                                                                              ; work         ;
;          |cpu_dc_victim_module:cpu_dc_victim|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim                                                                                                                                                                                 ; work         ;
;             |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                       ; work         ;
;                |altsyncram_9vc1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                        ; work         ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                           ; work         ;
;                |altsyncram_qed1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                            ; work         ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2432        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                       ; work         ;
;             |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2432        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                             ; work         ;
;                |altsyncram_c1g1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2432        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_c1g1:auto_generated                                                                                                                              ; work         ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                    ; work         ;
;             |altmult_add:the_altmult_add_part_1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                 ; work         ;
;                |mult_add_4cr2:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                    ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                            ; work         ;
;             |altmult_add:the_altmult_add_part_2|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                 ; work         ;
;                |mult_add_6cr2:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                    ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                            ; work         ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                               ; 2595 (36)   ; 1388 (0)                  ; 0 (0)         ; 12800       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1155 (36)    ; 254 (0)           ; 1186 (0)         ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                    ; work         ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                            ; 172 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 49 (0)            ; 47 (0)           ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                    ; work         ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                           ; 60 (56)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 43 (40)           ; 6 (5)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                      ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                 ; 109 (105)   ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 6 (2)             ; 41 (41)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ; work         ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                   ; work         ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                              ; 19 (19)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 6 (6)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                      ; work         ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                ; 485 (485)   ; 428 (428)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 142 (142)         ; 287 (287)        ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                        ; work         ;
;             |cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|                                                  ; 460 (142)   ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 263 (82)     ; 0 (0)             ; 197 (60)         ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk                                                                                                                                          ; work         ;
;                |cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|                         ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 25 (25)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired                                                                          ; work         ;
;                |cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit2_match_paired|                         ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 20 (20)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit2_match_paired                                                                          ; work         ;
;                |cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|                         ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 38 (38)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single                                                                          ; work         ;
;                |cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|                         ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 15 (15)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single                                                                          ; work         ;
;                |cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit2_match_single|                         ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 29 (29)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit2_match_single                                                                          ; work         ;
;                |cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single|                         ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit3_match_single                                                                          ; work         ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                        ; work         ;
;             |cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|                                              ; 125 (125)   ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 56 (56)           ; 9 (9)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace                                                                                                                                      ; work         ;
;             |cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|                                                  ; 1124 (1118) ; 590 (590)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 534 (528)    ; 0 (0)             ; 590 (590)        ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo                                                                                                                                          ; work         ;
;                |cpu_nios2_oci_compute_tm_count:cpu_nios2_oci_compute_tm_count_tm_count|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|cpu_nios2_oci_compute_tm_count:cpu_nios2_oci_compute_tm_count_tm_count                                                                   ; work         ;
;                |cpu_nios2_oci_fifocount_inc:cpu_nios2_oci_fifocount_inc_fifocount|                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|cpu_nios2_oci_fifocount_inc:cpu_nios2_oci_fifocount_inc_fifocount                                                                        ; work         ;
;             |cpu_nios2_oci_im:the_cpu_nios2_oci_im|                                                      ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 16 (16)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im                                                                                                                                              ; work         ;
;                |cpu_traceram_lpm_dram_bdp_component_module:cpu_traceram_lpm_dram_bdp_component|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|cpu_traceram_lpm_dram_bdp_component_module:cpu_traceram_lpm_dram_bdp_component                                                               ; work         ;
;                   |altsyncram:the_altsyncram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|cpu_traceram_lpm_dram_bdp_component_module:cpu_traceram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                     ; work         ;
;                      |altsyncram_e502:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|cpu_traceram_lpm_dram_bdp_component_module:cpu_traceram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_e502:auto_generated      ; work         ;
;             |cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|                                              ; 221 (221)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 5 (5)             ; 147 (147)        ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace                                                                                                                                      ; work         ;
;             |cpu_nios2_oci_xbrk:the_cpu_nios2_oci_xbrk|                                                  ; 83 (83)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 60 (60)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_xbrk:the_cpu_nios2_oci_xbrk                                                                                                                                          ; work         ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                      ; 59 (59)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 2 (2)             ; 42 (42)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                              ; work         ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                   ; work         ;
;                   |altsyncram:the_altsyncram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ; work         ;
;                      |altsyncram_t072:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated          ; work         ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                           ; work         ;
;                |altsyncram_p2f1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated                                                                                                            ; work         ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                           ; work         ;
;                |altsyncram_q2f1:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated                                                                                                            ; work         ;
;          |cpu_test_bench:the_cpu_test_bench|                                                             ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                  ; work         ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                   ; 218 (218)   ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (171)    ; 0 (0)             ; 47 (47)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                 ; work         ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                     ; 80 (80)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 38 (38)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                   ; work         ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                       ; 36 (36)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 1 (1)             ; 2 (2)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                     ; work         ;
;       |jtag_uart:the_jtag_uart|                                                                          ; 165 (46)    ; 108 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (33)      ; 21 (2)            ; 87 (10)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart                                                                                                                                                                                                        ; work         ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                 ; 70 (70)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 19 (19)           ; 37 (37)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                          ; work         ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                              ; work         ;
;             |scfifo:rfifo|                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                 ; work         ;
;                |scfifo_1n21:auto_generated|                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                      ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                           ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ; work         ;
;                         |cntr_rj7:count_usedw|                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                    ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                           ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                 ; work         ;
;                      |dpram_5h21:FIFOram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                              ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                  ; work         ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                              ; work         ;
;             |scfifo:wfifo|                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                 ; work         ;
;                |scfifo_1n21:auto_generated|                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                      ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                           ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                         ; work         ;
;                         |cntr_rj7:count_usedw|                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                    ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                           ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                 ; work         ;
;                      |dpram_5h21:FIFOram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                              ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                  ; work         ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                         ; work         ;
;       |lcd:the_lcd|                                                                                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|lcd:the_lcd                                                                                                                                                                                                                    ; work         ;
;       |lcd_control_slave_arbitrator:the_lcd_control_slave|                                               ; 27 (27)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 8 (8)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|lcd_control_slave_arbitrator:the_lcd_control_slave                                                                                                                                                                             ; work         ;
;       |onchip_mem:the_onchip_mem|                                                                        ; 144 (0)     ; 3 (0)                     ; 0 (0)         ; 737280      ; 192  ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (0)      ; 1 (0)             ; 2 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem                                                                                                                                                                                                      ; work         ;
;          |altsyncram:the_altsyncram|                                                                     ; 144 (0)     ; 3 (0)                     ; 0 (0)         ; 737280      ; 192  ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (0)      ; 1 (0)             ; 2 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram                                                                                                                                                                            ; work         ;
;             |altsyncram_tlb1:auto_generated|                                                             ; 144 (3)     ; 3 (3)                     ; 0 (0)         ; 737280      ; 192  ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (0)      ; 1 (1)             ; 2 (2)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated                                                                                                                                             ; work         ;
;                |decode_7oa:decode3|                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:decode3                                                                                                                          ; work         ;
;                |decode_7oa:deep_decode|                                                                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:deep_decode                                                                                                                      ; work         ;
;                |mux_4kb:mux2|                                                                            ; 128 (128)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (128)    ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|mux_4kb:mux2                                                                                                                                ; work         ;
;       |onchip_mem_s1_arbitrator:the_onchip_mem_s1|                                                       ; 29 (29)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 7 (7)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1                                                                                                                                                                                     ; work         ;
;       |pio_led:the_pio_led|                                                                              ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|pio_led:the_pio_led                                                                                                                                                                                                            ; work         ;
;       |pio_led_s1_arbitrator:the_pio_led_s1|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|pio_led_s1_arbitrator:the_pio_led_s1                                                                                                                                                                                           ; work         ;
;       |pll:the_pll|                                                                                      ; 8 (5)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 5 (5)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|pll:the_pll                                                                                                                                                                                                                    ; work         ;
;          |altpll:sd1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1                                                                                                                                                                                                         ; work         ;
;          |pll_stdsync_sv6:stdsync2|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|pll:the_pll|pll_stdsync_sv6:stdsync2                                                                                                                                                                                           ; work         ;
;             |pll_dffpipe_l2c:dffpipe3|                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|pll:the_pll|pll_stdsync_sv6:stdsync2|pll_dffpipe_l2c:dffpipe3                                                                                                                                                                  ; work         ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                         ; work         ;
;       |timer:the_timer|                                                                                  ; 159 (159)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 27 (27)           ; 93 (93)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|timer:the_timer                                                                                                                                                                                                                ; work         ;
;       |timer_s1_arbitrator:the_timer_s1|                                                                 ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|timer_s1_arbitrator:the_timer_s1                                                                                                                                                                                               ; work         ;
;       |timer_stamp:the_timer_stamp|                                                                      ; 148 (148)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 24 (24)           ; 96 (96)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|timer_stamp:the_timer_stamp                                                                                                                                                                                                    ; work         ;
;       |timer_stamp_s1_arbitrator:the_timer_stamp_s1|                                                     ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|timer_stamp_s1_arbitrator:the_timer_stamp_s1                                                                                                                                                                                   ; work         ;
;       |tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|                         ; 44 (44)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 6 (6)             ; 7 (7)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave                                                                                                                                                       ; work         ;
;       |uart:the_uart|                                                                                    ; 141 (0)     ; 99 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 20 (0)            ; 79 (0)           ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|uart:the_uart                                                                                                                                                                                                                  ; work         ;
;          |uart_regs:the_uart_regs|                                                                       ; 55 (55)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 16 (16)           ; 28 (28)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|uart:the_uart|uart_regs:the_uart_regs                                                                                                                                                                                          ; work         ;
;          |uart_rx:the_uart_rx|                                                                           ; 58 (56)     ; 38 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 3 (2)             ; 35 (34)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|uart:the_uart|uart_rx:the_uart_rx                                                                                                                                                                                              ; work         ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|uart:the_uart|uart_rx:the_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                          ; work         ;
;          |uart_tx:the_uart_tx|                                                                           ; 36 (36)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 24 (24)          ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|uart:the_uart|uart_tx:the_uart_tx                                                                                                                                                                                              ; work         ;
;       |uart_s1_arbitrator:the_uart_s1|                                                                   ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|DE2_70_SOPC:sopc_instance|uart_s1_arbitrator:the_uart_s1                                                                                                                                                                                                 ; work         ;
;    |I2C_CCD_Config:u10|                                                                                  ; 254 (181)   ; 132 (94)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (87)     ; 13 (2)            ; 119 (93)         ; |DE2_70_D5M_XVGA|I2C_CCD_Config:u10                                                                                                                                                                                                                                       ; work         ;
;       |I2C_Controller:u0|                                                                                ; 73 (73)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 11 (11)           ; 27 (27)          ; |DE2_70_D5M_XVGA|I2C_CCD_Config:u10|I2C_Controller:u0                                                                                                                                                                                                                     ; work         ;
;    |RAW2RGB:u4|                                                                                          ; 228 (212)   ; 111 (100)                 ; 0 (0)         ; 46008       ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (112)    ; 31 (31)           ; 80 (69)          ; |DE2_70_D5M_XVGA|RAW2RGB:u4                                                                                                                                                                                                                                               ; work         ;
;       |Line_Buffer:L1|                                                                                   ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 46008       ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_70_D5M_XVGA|RAW2RGB:u4|Line_Buffer:L1                                                                                                                                                                                                                                ; work         ;
;          |altshift_taps:altshift_taps_component|                                                         ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 46008       ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_70_D5M_XVGA|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component                                                                                                                                                                                          ; work         ;
;             |shift_taps_jkn:auto_generated|                                                              ; 16 (0)      ; 11 (0)                    ; 0 (0)         ; 46008       ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |DE2_70_D5M_XVGA|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_jkn:auto_generated                                                                                                                                                            ; work         ;
;                |altsyncram_im81:altsyncram2|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 46008       ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_jkn:auto_generated|altsyncram_im81:altsyncram2                                                                                                                                ; work         ;
;                |cntr_3rf:cntr1|                                                                          ; 16 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_jkn:auto_generated|cntr_3rf:cntr1                                                                                                                                             ; work         ;
;                   |cmpr_mdc:cmpr5|                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_jkn:auto_generated|cntr_3rf:cntr1|cmpr_mdc:cmpr5                                                                                                                              ; work         ;
;    |Reset_Delay:u2|                                                                                      ; 60 (60)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 35 (35)          ; |DE2_70_D5M_XVGA|Reset_Delay:u2                                                                                                                                                                                                                                           ; work         ;
;    |SEG7_LUT_8:u5|                                                                                       ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|SEG7_LUT_8:u5                                                                                                                                                                                                                                            ; work         ;
;       |SEG7_LUT:u0|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|SEG7_LUT_8:u5|SEG7_LUT:u0                                                                                                                                                                                                                                ; work         ;
;       |SEG7_LUT:u1|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|SEG7_LUT_8:u5|SEG7_LUT:u1                                                                                                                                                                                                                                ; work         ;
;       |SEG7_LUT:u2|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|SEG7_LUT_8:u5|SEG7_LUT:u2                                                                                                                                                                                                                                ; work         ;
;       |SEG7_LUT:u3|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|SEG7_LUT_8:u5|SEG7_LUT:u3                                                                                                                                                                                                                                ; work         ;
;       |SEG7_LUT:u4|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|SEG7_LUT_8:u5|SEG7_LUT:u4                                                                                                                                                                                                                                ; work         ;
;       |SEG7_LUT:u5|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|SEG7_LUT_8:u5|SEG7_LUT:u5                                                                                                                                                                                                                                ; work         ;
;       |SEG7_LUT:u6|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|SEG7_LUT_8:u5|SEG7_LUT:u6                                                                                                                                                                                                                                ; work         ;
;       |SEG7_LUT:u7|                                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|SEG7_LUT_8:u5|SEG7_LUT:u7                                                                                                                                                                                                                                ; work         ;
;    |SOPC_Reset_Delay:delay1|                                                                             ; 34 (34)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 25 (25)          ; |DE2_70_D5M_XVGA|SOPC_Reset_Delay:delay1                                                                                                                                                                                                                                  ; work         ;
;    |Sdram_Control_4Port:u8|                                                                              ; 697 (182)   ; 522 (105)                 ; 0 (0)         ; 32256       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (76)     ; 175 (5)           ; 351 (101)        ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8                                                                                                                                                                                                                                   ; work         ;
;       |Sdram_FIFO:read_fifo1|                                                                            ; 116 (0)     ; 102 (0)                   ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 49 (0)            ; 53 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1                                                                                                                                                                                                             ; work         ;
;          |dcfifo:dcfifo_component|                                                                       ; 116 (0)     ; 102 (0)                   ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 49 (0)            ; 53 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                     ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                                 ; 116 (33)    ; 102 (21)                  ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (3)       ; 49 (19)           ; 53 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                          ; work         ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                                                                                                                          ; work         ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                                                                                                                          ; work         ;
;                |a_graycounter_egc:wrptr_gp|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                               ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                              ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                               ; work         ;
;                   |dffpipe_pe9:dffpipe9|                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe9                                                                                                          ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                               ; work         ;
;                   |dffpipe_qe9:dffpipe13|                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe13                                                                                                         ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                 ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                                     ; work         ;
;                |cmpr_536:rdempty_eq_comp|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                 ; work         ;
;                |cmpr_536:wrfull_eq_comp|                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                  ; work         ;
;                |dffpipe_ngh:rdaclr|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                       ; work         ;
;                |dffpipe_oe9:ws_brp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                       ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                       ; work         ;
;       |Sdram_FIFO:read_fifo2|                                                                            ; 126 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 56 (0)            ; 46 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2                                                                                                                                                                                                             ; work         ;
;          |dcfifo:dcfifo_component|                                                                       ; 126 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 56 (0)            ; 46 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                     ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                                 ; 126 (38)    ; 102 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (17)      ; 56 (20)           ; 46 (2)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                          ; work         ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                                                                                                                          ; work         ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                                                                                                                          ; work         ;
;                |a_graycounter_egc:wrptr_gp|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                               ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                              ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                               ; work         ;
;                   |dffpipe_pe9:dffpipe9|                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe9                                                                                                          ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 3 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                               ; work         ;
;                   |dffpipe_qe9:dffpipe13|                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 3 (3)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe13                                                                                                         ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                 ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                                     ; work         ;
;                |cmpr_536:rdempty_eq_comp|                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                 ; work         ;
;                |cmpr_536:wrfull_eq_comp|                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                  ; work         ;
;                |dffpipe_ngh:rdaclr|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                       ; work         ;
;                |dffpipe_oe9:ws_brp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                       ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                       ; work         ;
;       |Sdram_FIFO:write_fifo1|                                                                           ; 118 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 49 (0)            ; 53 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1                                                                                                                                                                                                            ; work         ;
;          |dcfifo:dcfifo_component|                                                                       ; 118 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 49 (0)            ; 53 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                    ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                                 ; 118 (36)    ; 102 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (6)       ; 49 (19)           ; 53 (10)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                         ; work         ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                                                                                                                         ; work         ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                                                                                                                         ; work         ;
;                |a_graycounter_egc:wrptr_gp|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                              ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                             ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                              ; work         ;
;                   |dffpipe_pe9:dffpipe9|                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe9                                                                                                         ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                              ; work         ;
;                   |dffpipe_qe9:dffpipe13|                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe13                                                                                                        ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                                    ; work         ;
;                |cmpr_536:rdempty_eq_comp|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                ; work         ;
;                |cmpr_536:wrfull_eq_comp|                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                 ; work         ;
;                |dffpipe_kec:rs_brp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                                                                                                                      ; work         ;
;                |dffpipe_kec:rs_bwp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                                                                                                                      ; work         ;
;                |dffpipe_ngh:rdaclr|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                      ; work         ;
;       |Sdram_FIFO:write_fifo2|                                                                           ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2                                                                                                                                                                                                            ; work         ;
;          |dcfifo:dcfifo_component|                                                                       ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                    ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                                 ; 15 (3)      ; 13 (1)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (1)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                         ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                             ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                                    ; work         ;
;                |dffpipe_ngh:rdaclr|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                      ; work         ;
;       |command:command1|                                                                                 ; 63 (63)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 2 (2)             ; 45 (45)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|command:command1                                                                                                                                                                                                                  ; work         ;
;       |control_interface:control1|                                                                       ; 78 (78)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 14 (14)           ; 41 (41)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u8|control_interface:control1                                                                                                                                                                                                        ; work         ;
;    |Sdram_Control_4Port:u9|                                                                              ; 666 (187)   ; 511 (105)                 ; 0 (0)         ; 32256       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (82)     ; 179 (10)          ; 332 (95)         ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9                                                                                                                                                                                                                                   ; work         ;
;       |Sdram_FIFO:read_fifo1|                                                                            ; 115 (0)     ; 102 (0)                   ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 48 (0)            ; 54 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1                                                                                                                                                                                                             ; work         ;
;          |dcfifo:dcfifo_component|                                                                       ; 115 (0)     ; 102 (0)                   ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 48 (0)            ; 54 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                     ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                                 ; 115 (34)    ; 102 (21)                  ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (4)       ; 48 (20)           ; 54 (10)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                          ; work         ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                                                                                                                          ; work         ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                                                                                                                          ; work         ;
;                |a_graycounter_egc:wrptr_gp|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                               ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                              ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                               ; work         ;
;                   |dffpipe_pe9:dffpipe9|                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe9                                                                                                          ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 8 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                               ; work         ;
;                   |dffpipe_qe9:dffpipe13|                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 8 (8)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe13                                                                                                         ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                 ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7680        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                                     ; work         ;
;                |cmpr_536:rdempty_eq_comp|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                 ; work         ;
;                |cmpr_536:wrfull_eq_comp|                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                  ; work         ;
;                |dffpipe_ngh:rdaclr|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                       ; work         ;
;                |dffpipe_oe9:ws_brp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                       ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                       ; work         ;
;       |Sdram_FIFO:read_fifo2|                                                                            ; 120 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 52 (0)            ; 50 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2                                                                                                                                                                                                             ; work         ;
;          |dcfifo:dcfifo_component|                                                                       ; 120 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 52 (0)            ; 50 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                     ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                                 ; 120 (35)    ; 102 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (6)       ; 52 (19)           ; 50 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                          ; work         ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                                                                                                                          ; work         ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                                                                                                                          ; work         ;
;                |a_graycounter_egc:wrptr_gp|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                               ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                              ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                               ; work         ;
;                   |dffpipe_pe9:dffpipe9|                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe9                                                                                                          ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 4 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                               ; work         ;
;                   |dffpipe_qe9:dffpipe13|                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe13                                                                                                         ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                 ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                                     ; work         ;
;                |cmpr_536:rdempty_eq_comp|                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                 ; work         ;
;                |cmpr_536:wrfull_eq_comp|                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                  ; work         ;
;                |dffpipe_ngh:rdaclr|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                       ; work         ;
;                |dffpipe_oe9:ws_brp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                       ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                       ; work         ;
;       |Sdram_FIFO:write_fifo1|                                                                           ; 120 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 51 (0)            ; 51 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1                                                                                                                                                                                                            ; work         ;
;          |dcfifo:dcfifo_component|                                                                       ; 120 (0)     ; 102 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 51 (0)            ; 51 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                    ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                                 ; 120 (36)    ; 102 (21)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (6)       ; 51 (18)           ; 51 (10)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                         ; work         ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                                                                                                                         ; work         ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|                                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                                                                                                                         ; work         ;
;                |a_graycounter_egc:wrptr_gp|                                                              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                              ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                             ; work         ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 4 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                              ; work         ;
;                   |dffpipe_pe9:dffpipe9|                                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe9                                                                                                         ; work         ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                              ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                              ; work         ;
;                   |dffpipe_qe9:dffpipe13|                                                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe13                                                                                                        ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                                    ; work         ;
;                |cmpr_536:rdempty_eq_comp|                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                ; work         ;
;                |cmpr_536:wrfull_eq_comp|                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                 ; work         ;
;                |dffpipe_kec:rs_brp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                                                                                                                      ; work         ;
;                |dffpipe_kec:rs_bwp|                                                                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                                                                                                                      ; work         ;
;                |dffpipe_ngh:rdaclr|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                      ; work         ;
;       |Sdram_FIFO:write_fifo2|                                                                           ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2                                                                                                                                                                                                            ; work         ;
;          |dcfifo:dcfifo_component|                                                                       ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                    ; work         ;
;             |dcfifo_m2o1:auto_generated|                                                                 ; 15 (3)      ; 13 (1)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (1)           ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                         ; work         ;
;                |a_graycounter_o96:rdptr_g1p|                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                             ; work         ;
;                |altsyncram_1l81:fifo_ram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                ; work         ;
;                   |altsyncram_drg1:altsyncram5|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5                                                                                                    ; work         ;
;                |dffpipe_ngh:rdaclr|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                      ; work         ;
;       |command:command1|                                                                                 ; 64 (64)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 3 (3)             ; 45 (45)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|command:command1                                                                                                                                                                                                                  ; work         ;
;       |control_interface:control1|                                                                       ; 45 (45)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 15 (15)           ; 24 (24)          ; |DE2_70_D5M_XVGA|Sdram_Control_4Port:u9|control_interface:control1                                                                                                                                                                                                        ; work         ;
;    |Test_Module:u0|                                                                                      ; 27 (1)      ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 1 (0)            ; |DE2_70_D5M_XVGA|Test_Module:u0                                                                                                                                                                                                                                           ; work         ;
;       |Test_ModuleVhd:u1|                                                                                ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 1 (1)            ; |DE2_70_D5M_XVGA|Test_Module:u0|Test_ModuleVhd:u1                                                                                                                                                                                                                         ; work         ;
;    |VGA_Controller:u1|                                                                                   ; 63 (63)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 29 (29)          ; |DE2_70_D5M_XVGA|VGA_Controller:u1                                                                                                                                                                                                                                        ; work         ;
;    |pzdyqx:nabboc|                                                                                       ; 122 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 5 (0)             ; 67 (0)           ; |DE2_70_D5M_XVGA|pzdyqx:nabboc                                                                                                                                                                                                                                            ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                     ; 122 (11)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (2)       ; 5 (2)             ; 67 (7)           ; |DE2_70_D5M_XVGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                               ; work         ;
;          |CJQJ5354:TWMW7206|                                                                             ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |DE2_70_D5M_XVGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|CJQJ5354:TWMW7206                                                                                                                                                                                             ; work         ;
;          |MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|                                   ; 53 (22)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 0 (0)             ; 28 (8)           ; |DE2_70_D5M_XVGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1                                                                                                                                                   ; work         ;
;             |CJQJ5354:AJQA6937|                                                                          ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |DE2_70_D5M_XVGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937                                                                                                                                 ; work         ;
;          |PZMU7345:HHRH5434|                                                                             ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE2_70_D5M_XVGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PZMU7345:HHRH5434                                                                                                                                                                                             ; work         ;
;          |VELJ8121:JDCF0099|                                                                             ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 3 (3)             ; 6 (6)            ; |DE2_70_D5M_XVGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099                                                                                                                                                                                             ; work         ;
;    |sdram_pll:u7|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|sdram_pll:u7                                                                                                                                                                                                                                             ; work         ;
;       |altpll:altpll_component|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|sdram_pll:u7|altpll:altpll_component                                                                                                                                                                                                                     ; work         ;
;    |sld_hub:sld_hub_inst|                                                                                ; 153 (110)   ; 88 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (51)      ; 13 (11)           ; 75 (49)          ; |DE2_70_D5M_XVGA|sld_hub:sld_hub_inst                                                                                                                                                                                                                                     ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                          ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 10 (10)          ; |DE2_70_D5M_XVGA|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                             ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 17 (17)          ; |DE2_70_D5M_XVGA|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                           ; work         ;
;    |vga_pll:u6|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|vga_pll:u6                                                                                                                                                                                                                                               ; work         ;
;       |altpll:altpll_component|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_70_D5M_XVGA|vga_pll:u6|altpll:altpll_component                                                                                                                                                                                                                       ; work         ;
+----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; FLASH_DQ[0]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[1]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[2]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[3]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[4]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[5]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[6]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[7]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[8]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[9]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[10]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[11]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[12]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[13]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ[14]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FLASH_DQ15_AM1 ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DPA[0]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DPA[1]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DPA[2]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DPA[3]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[0]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[1]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[2]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[3]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[4]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[5]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[6]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[7]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[8]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[9]       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[10]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[11]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[12]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[13]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[14]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_D[15]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_FSPEED     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_LSPEED     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_DAT         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_DAT3        ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_CMD         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; I2C_SDAT       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PS2_KBDAT      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PS2_KBCLK      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PS2_MSDAT      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; PS2_MSCLK      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[0]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[1]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[2]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[3]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[4]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[5]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[6]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[7]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[8]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[9]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[10]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[11]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[12]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[13]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[14]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_D[15]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_ADCLRCK    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_DACLRCK    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_BCLK       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[0]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[1]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[2]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[3]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[4]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[5]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[6]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[7]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[8]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[9]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[10]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[11]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[12]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[13]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[14]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[15]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[16]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[17]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[18]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[19]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[20]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[21]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[22]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[23]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[24]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[25]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[26]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[27]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[28]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[29]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[30]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[31]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKOUT_N0 ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKOUT_P0 ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[12]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[13]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[16]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[21]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[22]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[23]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[24]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[25]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[26]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[27]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[28]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[29]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[30]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[31]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKOUT_P1 ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[0]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[1]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[2]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[3]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[4]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[5]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[6]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[7]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[8]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[9]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[10]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[11]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[12]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[13]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[14]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[15]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[16]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[17]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[18]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[19]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[20]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[21]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[22]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[23]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[24]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[25]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[26]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[27]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[28]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[29]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[30]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; DRAM_DQ[31]    ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; SRAM_DQ[0]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[1]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[2]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[3]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[4]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[5]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[6]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[7]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[8]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[9]     ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[10]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[11]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[12]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[13]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[14]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[15]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[16]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[17]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[18]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[19]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[20]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[21]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[22]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[23]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[24]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[25]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[26]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[27]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[28]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[29]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[30]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; SRAM_DQ[31]    ; Bidir    ; --            ; 0             ; 0                     ; 0   ;
; LCD_D[0]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[1]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[2]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[3]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[4]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[5]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[6]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; LCD_D[7]       ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[0]      ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[1]      ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[2]      ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[3]      ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[4]      ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[5]      ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[6]      ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[7]      ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[8]      ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[9]      ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[10]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[11]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[14]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[15]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[17]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[18]     ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[19]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; GPIO_1[20]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKOUT_N1 ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; iCLK_28        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iCLK_50_2      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iCLK_50_3      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iEXT_CLOCK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; oHEX0_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX0_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX1_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX2_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX3_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX4_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX5_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX6_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_D[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; oHEX7_DP       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; oLEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; oUART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; oUART_CTS      ; Output   ; --            ; --            ; --                    ; --  ;
; iUART_RTS      ; Input    ; 0             ; 0             ; --                    ; --  ;
; oIRDA_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; iIRDA_RXD      ; Input    ; 0             ; 0             ; --                    ; --  ;
; oDRAM0_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_LDQM0   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_LDQM0   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_UDQM1   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_UDQM1   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_WE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_WE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_RAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_RAS_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_BA[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_BA[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_BA[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_BA[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CLK     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CLK     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM0_CKE     ; Output   ; --            ; --            ; --                    ; --  ;
; oDRAM1_CKE     ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_A[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_WE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_RST_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_WP_N    ; Output   ; --            ; --            ; --                    ; --  ;
; iFLASH_RY_N    ; Input    ; 0             ; 0             ; --                    ; --  ;
; oFLASH_BYTE_N  ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_OE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oFLASH_CE_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_A[0]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[1]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[2]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[3]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[4]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[5]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[6]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[7]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[8]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[9]     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[10]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[11]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[12]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[13]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[14]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[15]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[16]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[17]    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_A[18]    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADSC_N   ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_ADSP_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_ADV_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_BE_N[0]  ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_BE_N[1]  ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_BE_N[2]  ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_BE_N[3]  ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_CE1_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_CE2      ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_CE3_N    ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_GW_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oSRAM_OE_N     ; Output   ; --            ; --            ; --                    ; 0   ;
; oSRAM_WE_N     ; Output   ; --            ; --            ; --                    ; 0   ;
; oOTG_A[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_A[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_OE_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_WE_N      ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; iOTG_INT0      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iOTG_INT1      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iOTG_DREQ0     ; Input    ; 0             ; 0             ; --                    ; --  ;
; iOTG_DREQ1     ; Input    ; 0             ; 0             ; --                    ; --  ;
; oOTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oOTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; oLCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; oSD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; oI2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_CLOCK     ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_HS        ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_VS        ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oVGA_R[0]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_R[1]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_R[2]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_R[3]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_R[4]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_R[5]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_R[6]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_R[7]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_R[8]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_R[9]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_G[0]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_G[1]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_G[2]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_G[3]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_G[4]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_G[5]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_G[6]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_G[7]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_G[8]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_G[9]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_B[0]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_B[1]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_B[2]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_B[3]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_B[4]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_B[5]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_B[6]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_B[7]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_B[8]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oVGA_B[9]      ; Output   ; --            ; --            ; --                    ; 0   ;
; oENET_CMD      ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_IOW_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_IOR_N    ; Output   ; --            ; --            ; --                    ; --  ;
; oENET_RESET_N  ; Output   ; --            ; --            ; --                    ; --  ;
; iENET_INT      ; Input    ; 0             ; 0             ; --                    ; --  ;
; oENET_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; iAUD_ADCDAT    ; Input    ; 0             ; 0             ; --                    ; --  ;
; oAUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; oAUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; iTD1_D[0]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[1]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[2]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[3]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[4]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[5]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[6]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_D[7]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_HS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD1_VS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; oTD1_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; iTD2_CLK27     ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[0]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[1]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[2]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[3]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[4]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[5]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[6]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_D[7]      ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_HS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; iTD2_VS        ; Input    ; 0             ; 0             ; --                    ; --  ;
; oTD2_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO_CLKIN_N0  ; Input    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKIN_P0  ; Input    ; 0             ; 0             ; --                    ; --  ;
; GPIO_CLKIN_P1  ; Input    ; 0             ; 0             ; --                    ; --  ;
; iSW[0]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[1]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[2]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[3]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[4]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[5]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[6]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[7]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[8]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[9]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[10]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[11]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[12]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[13]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[14]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[15]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[16]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iSW[17]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iUART_RXD      ; Input    ; 6             ; 6             ; --                    ; --  ;
; GPIO_CLKIN_N1  ; Input    ; 0             ; 0             ; --                    ; --  ;
; iCLK_50        ; Input    ; --            ; --            ; --                    ; --  ;
; iCLK_50_4      ; Input    ; --            ; --            ; --                    ; --  ;
; iTD1_CLK27     ; Input    ; --            ; --            ; --                    ; --  ;
; iKEY[2]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iKEY[3]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iKEY[0]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; iKEY[1]        ; Input    ; 6             ; 6             ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FLASH_DQ[0]                                                                                                              ;                   ;         ;
; FLASH_DQ[1]                                                                                                              ;                   ;         ;
; FLASH_DQ[2]                                                                                                              ;                   ;         ;
; FLASH_DQ[3]                                                                                                              ;                   ;         ;
; FLASH_DQ[4]                                                                                                              ;                   ;         ;
; FLASH_DQ[5]                                                                                                              ;                   ;         ;
; FLASH_DQ[6]                                                                                                              ;                   ;         ;
; FLASH_DQ[7]                                                                                                              ;                   ;         ;
; FLASH_DQ[8]                                                                                                              ;                   ;         ;
; FLASH_DQ[9]                                                                                                              ;                   ;         ;
; FLASH_DQ[10]                                                                                                             ;                   ;         ;
; FLASH_DQ[11]                                                                                                             ;                   ;         ;
; FLASH_DQ[12]                                                                                                             ;                   ;         ;
; FLASH_DQ[13]                                                                                                             ;                   ;         ;
; FLASH_DQ[14]                                                                                                             ;                   ;         ;
; FLASH_DQ15_AM1                                                                                                           ;                   ;         ;
; SRAM_DPA[0]                                                                                                              ;                   ;         ;
; SRAM_DPA[1]                                                                                                              ;                   ;         ;
; SRAM_DPA[2]                                                                                                              ;                   ;         ;
; SRAM_DPA[3]                                                                                                              ;                   ;         ;
; OTG_D[0]                                                                                                                 ;                   ;         ;
; OTG_D[1]                                                                                                                 ;                   ;         ;
; OTG_D[2]                                                                                                                 ;                   ;         ;
; OTG_D[3]                                                                                                                 ;                   ;         ;
; OTG_D[4]                                                                                                                 ;                   ;         ;
; OTG_D[5]                                                                                                                 ;                   ;         ;
; OTG_D[6]                                                                                                                 ;                   ;         ;
; OTG_D[7]                                                                                                                 ;                   ;         ;
; OTG_D[8]                                                                                                                 ;                   ;         ;
; OTG_D[9]                                                                                                                 ;                   ;         ;
; OTG_D[10]                                                                                                                ;                   ;         ;
; OTG_D[11]                                                                                                                ;                   ;         ;
; OTG_D[12]                                                                                                                ;                   ;         ;
; OTG_D[13]                                                                                                                ;                   ;         ;
; OTG_D[14]                                                                                                                ;                   ;         ;
; OTG_D[15]                                                                                                                ;                   ;         ;
; OTG_FSPEED                                                                                                               ;                   ;         ;
; OTG_LSPEED                                                                                                               ;                   ;         ;
; SD_DAT                                                                                                                   ;                   ;         ;
; SD_DAT3                                                                                                                  ;                   ;         ;
; SD_CMD                                                                                                                   ;                   ;         ;
; I2C_SDAT                                                                                                                 ;                   ;         ;
; PS2_KBDAT                                                                                                                ;                   ;         ;
; PS2_KBCLK                                                                                                                ;                   ;         ;
; PS2_MSDAT                                                                                                                ;                   ;         ;
; PS2_MSCLK                                                                                                                ;                   ;         ;
; ENET_D[0]                                                                                                                ;                   ;         ;
; ENET_D[1]                                                                                                                ;                   ;         ;
; ENET_D[2]                                                                                                                ;                   ;         ;
; ENET_D[3]                                                                                                                ;                   ;         ;
; ENET_D[4]                                                                                                                ;                   ;         ;
; ENET_D[5]                                                                                                                ;                   ;         ;
; ENET_D[6]                                                                                                                ;                   ;         ;
; ENET_D[7]                                                                                                                ;                   ;         ;
; ENET_D[8]                                                                                                                ;                   ;         ;
; ENET_D[9]                                                                                                                ;                   ;         ;
; ENET_D[10]                                                                                                               ;                   ;         ;
; ENET_D[11]                                                                                                               ;                   ;         ;
; ENET_D[12]                                                                                                               ;                   ;         ;
; ENET_D[13]                                                                                                               ;                   ;         ;
; ENET_D[14]                                                                                                               ;                   ;         ;
; ENET_D[15]                                                                                                               ;                   ;         ;
; AUD_ADCLRCK                                                                                                              ;                   ;         ;
; AUD_DACLRCK                                                                                                              ;                   ;         ;
; AUD_BCLK                                                                                                                 ;                   ;         ;
; GPIO_0[0]                                                                                                                ;                   ;         ;
; GPIO_0[1]                                                                                                                ;                   ;         ;
; GPIO_0[2]                                                                                                                ;                   ;         ;
; GPIO_0[3]                                                                                                                ;                   ;         ;
; GPIO_0[4]                                                                                                                ;                   ;         ;
; GPIO_0[5]                                                                                                                ;                   ;         ;
; GPIO_0[6]                                                                                                                ;                   ;         ;
; GPIO_0[7]                                                                                                                ;                   ;         ;
; GPIO_0[8]                                                                                                                ;                   ;         ;
; GPIO_0[9]                                                                                                                ;                   ;         ;
; GPIO_0[10]                                                                                                               ;                   ;         ;
; GPIO_0[11]                                                                                                               ;                   ;         ;
; GPIO_0[12]                                                                                                               ;                   ;         ;
; GPIO_0[13]                                                                                                               ;                   ;         ;
; GPIO_0[14]                                                                                                               ;                   ;         ;
; GPIO_0[15]                                                                                                               ;                   ;         ;
; GPIO_0[16]                                                                                                               ;                   ;         ;
; GPIO_0[17]                                                                                                               ;                   ;         ;
; GPIO_0[18]                                                                                                               ;                   ;         ;
; GPIO_0[19]                                                                                                               ;                   ;         ;
; GPIO_0[20]                                                                                                               ;                   ;         ;
; GPIO_0[21]                                                                                                               ;                   ;         ;
; GPIO_0[22]                                                                                                               ;                   ;         ;
; GPIO_0[23]                                                                                                               ;                   ;         ;
; GPIO_0[24]                                                                                                               ;                   ;         ;
; GPIO_0[25]                                                                                                               ;                   ;         ;
; GPIO_0[26]                                                                                                               ;                   ;         ;
; GPIO_0[27]                                                                                                               ;                   ;         ;
; GPIO_0[28]                                                                                                               ;                   ;         ;
; GPIO_0[29]                                                                                                               ;                   ;         ;
; GPIO_0[30]                                                                                                               ;                   ;         ;
; GPIO_0[31]                                                                                                               ;                   ;         ;
; GPIO_CLKOUT_N0                                                                                                           ;                   ;         ;
; GPIO_CLKOUT_P0                                                                                                           ;                   ;         ;
; GPIO_1[12]                                                                                                               ;                   ;         ;
; GPIO_1[13]                                                                                                               ;                   ;         ;
; GPIO_1[16]                                                                                                               ;                   ;         ;
; GPIO_1[21]                                                                                                               ;                   ;         ;
; GPIO_1[22]                                                                                                               ;                   ;         ;
; GPIO_1[23]                                                                                                               ;                   ;         ;
; GPIO_1[24]                                                                                                               ;                   ;         ;
; GPIO_1[25]                                                                                                               ;                   ;         ;
; GPIO_1[26]                                                                                                               ;                   ;         ;
; GPIO_1[27]                                                                                                               ;                   ;         ;
; GPIO_1[28]                                                                                                               ;                   ;         ;
; GPIO_1[29]                                                                                                               ;                   ;         ;
; GPIO_1[30]                                                                                                               ;                   ;         ;
; GPIO_1[31]                                                                                                               ;                   ;         ;
; GPIO_CLKOUT_P1                                                                                                           ;                   ;         ;
; DRAM_DQ[0]                                                                                                               ;                   ;         ;
; DRAM_DQ[1]                                                                                                               ;                   ;         ;
; DRAM_DQ[2]                                                                                                               ;                   ;         ;
; DRAM_DQ[3]                                                                                                               ;                   ;         ;
; DRAM_DQ[4]                                                                                                               ;                   ;         ;
; DRAM_DQ[5]                                                                                                               ;                   ;         ;
; DRAM_DQ[6]                                                                                                               ;                   ;         ;
; DRAM_DQ[7]                                                                                                               ;                   ;         ;
; DRAM_DQ[8]                                                                                                               ;                   ;         ;
; DRAM_DQ[9]                                                                                                               ;                   ;         ;
; DRAM_DQ[10]                                                                                                              ;                   ;         ;
; DRAM_DQ[11]                                                                                                              ;                   ;         ;
; DRAM_DQ[12]                                                                                                              ;                   ;         ;
; DRAM_DQ[13]                                                                                                              ;                   ;         ;
; DRAM_DQ[14]                                                                                                              ;                   ;         ;
; DRAM_DQ[15]                                                                                                              ;                   ;         ;
; DRAM_DQ[16]                                                                                                              ;                   ;         ;
; DRAM_DQ[17]                                                                                                              ;                   ;         ;
; DRAM_DQ[18]                                                                                                              ;                   ;         ;
; DRAM_DQ[19]                                                                                                              ;                   ;         ;
; DRAM_DQ[20]                                                                                                              ;                   ;         ;
; DRAM_DQ[21]                                                                                                              ;                   ;         ;
; DRAM_DQ[22]                                                                                                              ;                   ;         ;
; DRAM_DQ[23]                                                                                                              ;                   ;         ;
; DRAM_DQ[24]                                                                                                              ;                   ;         ;
; DRAM_DQ[25]                                                                                                              ;                   ;         ;
; DRAM_DQ[26]                                                                                                              ;                   ;         ;
; DRAM_DQ[27]                                                                                                              ;                   ;         ;
; DRAM_DQ[28]                                                                                                              ;                   ;         ;
; DRAM_DQ[29]                                                                                                              ;                   ;         ;
; DRAM_DQ[30]                                                                                                              ;                   ;         ;
; DRAM_DQ[31]                                                                                                              ;                   ;         ;
; SRAM_DQ[0]                                                                                                               ;                   ;         ;
; SRAM_DQ[1]                                                                                                               ;                   ;         ;
; SRAM_DQ[2]                                                                                                               ;                   ;         ;
; SRAM_DQ[3]                                                                                                               ;                   ;         ;
; SRAM_DQ[4]                                                                                                               ;                   ;         ;
; SRAM_DQ[5]                                                                                                               ;                   ;         ;
; SRAM_DQ[6]                                                                                                               ;                   ;         ;
; SRAM_DQ[7]                                                                                                               ;                   ;         ;
; SRAM_DQ[8]                                                                                                               ;                   ;         ;
; SRAM_DQ[9]                                                                                                               ;                   ;         ;
; SRAM_DQ[10]                                                                                                              ;                   ;         ;
; SRAM_DQ[11]                                                                                                              ;                   ;         ;
; SRAM_DQ[12]                                                                                                              ;                   ;         ;
; SRAM_DQ[13]                                                                                                              ;                   ;         ;
; SRAM_DQ[14]                                                                                                              ;                   ;         ;
; SRAM_DQ[15]                                                                                                              ;                   ;         ;
; SRAM_DQ[16]                                                                                                              ;                   ;         ;
; SRAM_DQ[17]                                                                                                              ;                   ;         ;
; SRAM_DQ[18]                                                                                                              ;                   ;         ;
; SRAM_DQ[19]                                                                                                              ;                   ;         ;
; SRAM_DQ[20]                                                                                                              ;                   ;         ;
; SRAM_DQ[21]                                                                                                              ;                   ;         ;
; SRAM_DQ[22]                                                                                                              ;                   ;         ;
; SRAM_DQ[23]                                                                                                              ;                   ;         ;
; SRAM_DQ[24]                                                                                                              ;                   ;         ;
; SRAM_DQ[25]                                                                                                              ;                   ;         ;
; SRAM_DQ[26]                                                                                                              ;                   ;         ;
; SRAM_DQ[27]                                                                                                              ;                   ;         ;
; SRAM_DQ[28]                                                                                                              ;                   ;         ;
; SRAM_DQ[29]                                                                                                              ;                   ;         ;
; SRAM_DQ[30]                                                                                                              ;                   ;         ;
; SRAM_DQ[31]                                                                                                              ;                   ;         ;
; LCD_D[0]                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~693          ; 1                 ; 6       ;
; LCD_D[1]                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]_RESYN86      ; 0                 ; 6       ;
; LCD_D[2]                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~654          ; 1                 ; 6       ;
; LCD_D[3]                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~764          ; 1                 ; 6       ;
; LCD_D[4]                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]_RESYN150     ; 0                 ; 6       ;
; LCD_D[5]                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~737_RESYN136 ; 1                 ; 6       ;
; LCD_D[6]                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~723_RESYN120 ; 1                 ; 6       ;
; LCD_D[7]                                                                                                                 ;                   ;         ;
;      - DE2_70_SOPC:sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~713          ; 1                 ; 6       ;
; GPIO_1[0]                                                                                                                ;                   ;         ;
; GPIO_1[1]                                                                                                                ;                   ;         ;
; GPIO_1[2]                                                                                                                ;                   ;         ;
; GPIO_1[3]                                                                                                                ;                   ;         ;
; GPIO_1[4]                                                                                                                ;                   ;         ;
; GPIO_1[5]                                                                                                                ;                   ;         ;
; GPIO_1[6]                                                                                                                ;                   ;         ;
; GPIO_1[7]                                                                                                                ;                   ;         ;
; GPIO_1[8]                                                                                                                ;                   ;         ;
; GPIO_1[9]                                                                                                                ;                   ;         ;
; GPIO_1[10]                                                                                                               ;                   ;         ;
; GPIO_1[11]                                                                                                               ;                   ;         ;
; GPIO_1[14]                                                                                                               ;                   ;         ;
; GPIO_1[15]                                                                                                               ;                   ;         ;
; GPIO_1[17]                                                                                                               ;                   ;         ;
; GPIO_1[18]                                                                                                               ;                   ;         ;
; GPIO_1[19]                                                                                                               ;                   ;         ;
;      - I2C_CCD_Config:u10|I2C_Controller:u0|ACK4~2                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|I2C_Controller:u0|ACK3~2                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|I2C_Controller:u0|ACK1~1                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|I2C_Controller:u0|ACK2~1                                                                       ; 1                 ; 6       ;
; GPIO_1[20]                                                                                                               ;                   ;         ;
; GPIO_CLKOUT_N1                                                                                                           ;                   ;         ;
; iCLK_28                                                                                                                  ;                   ;         ;
; iCLK_50_2                                                                                                                ;                   ;         ;
; iCLK_50_3                                                                                                                ;                   ;         ;
; iEXT_CLOCK                                                                                                               ;                   ;         ;
; iUART_RTS                                                                                                                ;                   ;         ;
; iIRDA_RXD                                                                                                                ;                   ;         ;
; iFLASH_RY_N                                                                                                              ;                   ;         ;
; iOTG_INT0                                                                                                                ;                   ;         ;
; iOTG_INT1                                                                                                                ;                   ;         ;
; iOTG_DREQ0                                                                                                               ;                   ;         ;
; iOTG_DREQ1                                                                                                               ;                   ;         ;
; iENET_INT                                                                                                                ;                   ;         ;
; iAUD_ADCDAT                                                                                                              ;                   ;         ;
; iTD1_D[0]                                                                                                                ;                   ;         ;
; iTD1_D[1]                                                                                                                ;                   ;         ;
; iTD1_D[2]                                                                                                                ;                   ;         ;
; iTD1_D[3]                                                                                                                ;                   ;         ;
; iTD1_D[4]                                                                                                                ;                   ;         ;
; iTD1_D[5]                                                                                                                ;                   ;         ;
; iTD1_D[6]                                                                                                                ;                   ;         ;
; iTD1_D[7]                                                                                                                ;                   ;         ;
; iTD1_HS                                                                                                                  ;                   ;         ;
; iTD1_VS                                                                                                                  ;                   ;         ;
; iTD2_CLK27                                                                                                               ;                   ;         ;
; iTD2_D[0]                                                                                                                ;                   ;         ;
; iTD2_D[1]                                                                                                                ;                   ;         ;
; iTD2_D[2]                                                                                                                ;                   ;         ;
; iTD2_D[3]                                                                                                                ;                   ;         ;
; iTD2_D[4]                                                                                                                ;                   ;         ;
; iTD2_D[5]                                                                                                                ;                   ;         ;
; iTD2_D[6]                                                                                                                ;                   ;         ;
; iTD2_D[7]                                                                                                                ;                   ;         ;
; iTD2_HS                                                                                                                  ;                   ;         ;
; iTD2_VS                                                                                                                  ;                   ;         ;
; GPIO_CLKIN_N0                                                                                                            ;                   ;         ;
; GPIO_CLKIN_P0                                                                                                            ;                   ;         ;
; GPIO_CLKIN_P1                                                                                                            ;                   ;         ;
; iSW[0]                                                                                                                   ;                   ;         ;
;      - I2C_CCD_Config:u10|senosr_exposure[10]                                                                            ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[10]~75                                                                         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[9]                                                                             ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[9]~73                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[15]~92                                                                         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[8]                                                                             ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[8]~71                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[12]~86                                                                         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[11]~84                                                                         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[7]                                                                             ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[7]~69                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[13]~88                                                                         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[14]~90                                                                         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[6]                                                                             ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[6]~67                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[4]~63                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[5]~65                                                                          ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[13]~77                                                                         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[13]~80                                                                         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|senosr_exposure[2]~94                                                                          ; 1                 ; 6       ;
;      - iSW[0]~_wirecell                                                                                                  ; 1                 ; 6       ;
;      - oLEDR[0]                                                                                                          ; 1                 ; 6       ;
; iSW[1]                                                                                                                   ;                   ;         ;
;      - oLEDR[1]                                                                                                          ; 0                 ; 6       ;
; iSW[2]                                                                                                                   ;                   ;         ;
;      - oLEDR[2]                                                                                                          ; 0                 ; 6       ;
; iSW[3]                                                                                                                   ;                   ;         ;
;      - oLEDR[3]                                                                                                          ; 1                 ; 6       ;
; iSW[4]                                                                                                                   ;                   ;         ;
;      - oLEDR[4]                                                                                                          ; 0                 ; 6       ;
; iSW[5]                                                                                                                   ;                   ;         ;
;      - oLEDR[5]                                                                                                          ; 1                 ; 6       ;
; iSW[6]                                                                                                                   ;                   ;         ;
;      - oLEDR[6]                                                                                                          ; 0                 ; 6       ;
; iSW[7]                                                                                                                   ;                   ;         ;
;      - oLEDR[7]                                                                                                          ; 1                 ; 6       ;
; iSW[8]                                                                                                                   ;                   ;         ;
;      - oLEDR[8]                                                                                                          ; 0                 ; 6       ;
; iSW[9]                                                                                                                   ;                   ;         ;
;      - oLEDR[9]                                                                                                          ; 0                 ; 6       ;
; iSW[10]                                                                                                                  ;                   ;         ;
;      - oLEDR[10]                                                                                                         ; 0                 ; 6       ;
; iSW[11]                                                                                                                  ;                   ;         ;
;      - oLEDR[11]                                                                                                         ; 0                 ; 6       ;
; iSW[12]                                                                                                                  ;                   ;         ;
;      - oLEDR[12]                                                                                                         ; 0                 ; 6       ;
; iSW[13]                                                                                                                  ;                   ;         ;
;      - oLEDR[13]                                                                                                         ; 0                 ; 6       ;
; iSW[14]                                                                                                                  ;                   ;         ;
;      - oLEDR[14]                                                                                                         ; 0                 ; 6       ;
; iSW[15]                                                                                                                  ;                   ;         ;
;      - oLEDR[15]                                                                                                         ; 1                 ; 6       ;
; iSW[16]                                                                                                                  ;                   ;         ;
;      - VGA_Controller:u1|LessThan2~2                                                                                     ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|Mux12~2                                                                                        ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|Mux12~4                                                                                        ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|Mux12~17                                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|Mux12~19                                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|Mux12~21                                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|Mux12~22                                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|Mux12~23                                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|Mux12~25                                                                                       ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|Mux18~0                                                                                        ; 1                 ; 6       ;
;      - oLEDR[16]                                                                                                         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|Mux12~15_RESYN440                                                                              ; 1                 ; 6       ;
; iSW[17]                                                                                                                  ;                   ;         ;
;      - oLEDR[17]                                                                                                         ; 1                 ; 6       ;
; iUART_RXD                                                                                                                ;                   ;         ;
;      - oUART_TXD                                                                                                         ; 0                 ; 6       ;
; GPIO_CLKIN_N1                                                                                                            ;                   ;         ;
; iCLK_50                                                                                                                  ;                   ;         ;
; iCLK_50_4                                                                                                                ;                   ;         ;
; iTD1_CLK27                                                                                                               ;                   ;         ;
; iKEY[2]                                                                                                                  ;                   ;         ;
;      - CCD_Capture:u3|mSTART~3                                                                                           ; 1                 ; 6       ;
; iKEY[3]                                                                                                                  ;                   ;         ;
;      - CCD_Capture:u3|mSTART~2                                                                                           ; 1                 ; 6       ;
; iKEY[0]                                                                                                                  ;                   ;         ;
;      - Reset_Delay:u2|Cont[0]                                                                                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_0                                                                                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_2                                                                                             ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[25]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[26]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[27]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[28]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[29]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[30]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[31]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[24]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[21]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[22]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[23]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[20]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[19]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[18]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[16]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[17]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[1]                                                                                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[2]                                                                                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[3]                                                                                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[4]                                                                                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[5]                                                                                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[6]                                                                                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[7]                                                                                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[8]                                                                                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[9]                                                                                            ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[10]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[11]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[12]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[13]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[14]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[15]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_1                                                                                             ; 0                 ; 6       ;
; iKEY[1]                                                                                                                  ;                   ;         ;
;      - I2C_CCD_Config:u10|iexposure_adj_delay[0]                                                                         ; 1                 ; 6       ;
;      - I2C_CCD_Config:u10|always1~0                                                                                      ; 1                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CCD_Capture:u3|X_Cont[0]                                                                                                                                                                                                    ; LCFF_X20_Y14_N1    ; 61      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[9]~64                                                                                                                                                                                                 ; LCCOMB_X20_Y16_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[9]~89                                                                                                                                                                                                 ; LCCOMB_X21_Y14_N18 ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|always2~1                                                                                                                                                                                                    ; LCCOMB_X24_Y20_N12 ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                                    ; LCFF_X20_Y16_N5    ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                                                        ; LCCOMB_X20_Y16_N16 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|DE2_70_SOPC_clock_0:the_DE2_70_SOPC_clock_0|DE2_70_SOPC_clock_0_master_FSM:master_FSM|master_state.010                                                                                            ; LCFF_X44_Y15_N19   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|DE2_70_SOPC_reset_clk_domain_synch_module:DE2_70_SOPC_reset_clk_domain_synch|data_out                                                                                                             ; LCFF_X42_Y15_N7    ; 22      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch|data_out                                                                                         ; LCFF_X41_Y20_N31   ; 536     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_dc_rd_addr_cnt[3]~0                                                                                                                                                                 ; LCCOMB_X43_Y21_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                 ; LCCOMB_X47_Y21_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                 ; LCCOMB_X50_Y23_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_dc_wb_en                                                                                                                                                                            ; LCCOMB_X45_Y23_N20 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_dc_wb_update_av_writedata~3                                                                                                                                                         ; LCCOMB_X45_Y23_N10 ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                               ; LCCOMB_X45_Y21_N4  ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_dc_wr_data_cnt[3]~0                                                                                                                                                                 ; LCCOMB_X43_Y19_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                            ; LCFF_X44_Y23_N11   ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_dc_xfer_wr_active                                                                                                                                                                   ; LCFF_X51_Y23_N3    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_ienable_reg_irq0~1                                                                                                                                                                  ; LCCOMB_X49_Y24_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                 ; LCFF_X52_Y27_N27   ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                                        ; LCFF_X52_Y29_N23   ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                        ; LCFF_X49_Y29_N29   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_slow_inst_result_en~1                                                                                                                                                               ; LCCOMB_X51_Y24_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_stall~1                                                                                                                                                                             ; LCCOMB_X44_Y24_N8  ; 794     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                   ; LCFF_X41_Y31_N21   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|Add8~5                                                                                                                                                                                ; LCCOMB_X49_Y32_N10 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_ctrl_src2_choose_imm~55                                                                                                                                                             ; LCCOMB_X40_Y26_N2  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                  ; LCCOMB_X40_Y25_N16 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                                       ; LCCOMB_X48_Y30_N20 ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|E_hbreak_req                                                                                                                                                                          ; LCCOMB_X47_Y24_N6  ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|E_iw[0]                                                                                                                                                                               ; LCFF_X45_Y26_N19   ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|E_iw[4]                                                                                                                                                                               ; LCFF_X47_Y24_N13   ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|F_stall                                                                                                                                                                               ; LCCOMB_X39_Y29_N22 ; 163     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                                ; LCCOMB_X39_Y27_N0  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                          ; LCCOMB_X39_Y27_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                     ; LCFF_X48_Y24_N25   ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_pipe_flush                                                                                                                                                                          ; LCFF_X39_Y27_N15   ; 44      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                           ; LCFF_X49_Y32_N15   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|always138~1                                                                                                                                                                           ; LCCOMB_X44_Y24_N16 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|Equal2~0                ; LCCOMB_X60_Y24_N6  ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|Equal2~1                ; LCCOMB_X62_Y24_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[19]                 ; LCFF_X63_Y24_N21   ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                   ; LCFF_X56_Y24_N19   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a    ; LCCOMB_X61_Y24_N18 ; 14      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0  ; LCCOMB_X60_Y24_N28 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b    ; LCCOMB_X60_Y24_N14 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_tracectrl~2 ; LCCOMB_X60_Y24_N20 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_tracemem_a  ; LCCOMB_X62_Y24_N8  ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_tracemem_b  ; LCCOMB_X62_Y24_N24 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe       ; LCFF_X62_Y24_N23   ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[16]~182                    ; LCCOMB_X60_Y23_N20 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[36]~113                    ; LCCOMB_X59_Y25_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[5]~106                     ; LCCOMB_X56_Y24_N6  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                  ; LCCOMB_X56_Y24_N28 ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                  ; LCCOMB_X56_Y24_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                         ; LCCOMB_X49_Y22_N8  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always10~1                                                                                                ; LCCOMB_X63_Y27_N10 ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always11~1                                                                                                ; LCCOMB_X63_Y27_N4  ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always12~1                                                                                                ; LCCOMB_X60_Y26_N6  ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always9~2                                                                                                 ; LCCOMB_X63_Y27_N16 ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[22]~70                                                                                              ; LCCOMB_X59_Y32_N4  ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[63]~69                                                                                              ; LCCOMB_X59_Y32_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[72]~71                                                                                              ; LCCOMB_X63_Y27_N12 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[22]~70                                                                                              ; LCCOMB_X59_Y32_N16 ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[32]~69                                                                                              ; LCCOMB_X59_Y32_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[72]~71                                                                                              ; LCCOMB_X63_Y27_N26 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk2[22]~70                                                                                              ; LCCOMB_X59_Y32_N30 ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk2[63]~69                                                                                              ; LCCOMB_X59_Y32_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk2[64]~71                                                                                              ; LCCOMB_X63_Y27_N14 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk3[22]~70                                                                                              ; LCCOMB_X59_Y32_N10 ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk3[63]~69                                                                                              ; LCCOMB_X59_Y32_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk3[72]~71                                                                                              ; LCCOMB_X60_Y26_N14 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl0[0]~9                                                                                           ; LCCOMB_X63_Y27_N22 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl1[0]~9                                                                                           ; LCCOMB_X63_Y27_N8  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl2[0]~9                                                                                           ; LCCOMB_X63_Y27_N30 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl3[0]~9                                                                                           ; LCCOMB_X60_Y26_N22 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dtrace:the_cpu_nios2_oci_dtrace|always0~8                                                                                               ; LCCOMB_X59_Y21_N28 ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_0_enable                                                                                               ; LCCOMB_X59_Y15_N14 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_0_mux~0                                                                                                ; LCCOMB_X60_Y16_N6  ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_10_enable                                                                                              ; LCCOMB_X58_Y16_N6  ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_10_mux~0                                                                                               ; LCCOMB_X59_Y18_N16 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_11_enable                                                                                              ; LCCOMB_X59_Y18_N0  ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_11_mux~0                                                                                               ; LCCOMB_X59_Y18_N26 ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_12_enable                                                                                              ; LCCOMB_X58_Y16_N14 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_12_mux~0                                                                                               ; LCCOMB_X59_Y16_N6  ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_13_enable                                                                                              ; LCCOMB_X59_Y17_N8  ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_13_mux~0                                                                                               ; LCCOMB_X59_Y17_N30 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_14_enable                                                                                              ; LCCOMB_X59_Y15_N30 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_14_mux~0                                                                                               ; LCCOMB_X60_Y15_N10 ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_15_enable                                                                                              ; LCCOMB_X60_Y15_N20 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_15_mux~0                                                                                               ; LCCOMB_X61_Y17_N2  ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_1_enable                                                                                               ; LCCOMB_X59_Y15_N2  ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_1_mux~0                                                                                                ; LCCOMB_X62_Y16_N18 ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_2_enable                                                                                               ; LCCOMB_X58_Y16_N22 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_2_mux~0                                                                                                ; LCCOMB_X61_Y16_N10 ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_3_enable                                                                                               ; LCCOMB_X58_Y16_N26 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_3_mux~0                                                                                                ; LCCOMB_X62_Y16_N28 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_4_enable                                                                                               ; LCCOMB_X58_Y16_N24 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_4_mux~0                                                                                                ; LCCOMB_X59_Y18_N10 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_5_enable                                                                                               ; LCCOMB_X58_Y17_N18 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_5_mux~0                                                                                                ; LCCOMB_X58_Y17_N2  ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_6_enable                                                                                               ; LCCOMB_X58_Y17_N22 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_6_mux~0                                                                                                ; LCCOMB_X58_Y17_N24 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_7_enable                                                                                               ; LCCOMB_X59_Y15_N0  ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_7_mux~0                                                                                                ; LCCOMB_X60_Y15_N8  ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_8_enable                                                                                               ; LCCOMB_X58_Y17_N10 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_8_mux~0                                                                                                ; LCCOMB_X59_Y16_N28 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_9_enable                                                                                               ; LCCOMB_X60_Y15_N30 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fifo_9_mux~0                                                                                                ; LCCOMB_X60_Y16_N24 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|always0~1                                                                                                       ; LCCOMB_X61_Y23_N14 ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|comb~1                                                                                                          ; LCCOMB_X63_Y15_N20 ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|trc_im_addr[1]~37                                                                                               ; LCCOMB_X61_Y23_N18 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|always2~13                                                                                              ; LCCOMB_X58_Y23_N8  ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|dct_buffer[11]~242                                                                                      ; LCCOMB_X53_Y21_N2  ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|dct_count[3]~38                                                                                         ; LCCOMB_X57_Y21_N20 ; 34      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|dct_count[3]~39                                                                                         ; LCCOMB_X53_Y21_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|itm[28]~306                                                                                             ; LCCOMB_X57_Y21_N24 ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|pending_excaddr[18]~125                                                                                 ; LCCOMB_X58_Y23_N2  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|sync_timer[3]~53                                                                                        ; LCCOMB_X58_Y21_N18 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|trc_clear                                                                                               ; LCFF_X61_Y23_N25   ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~211                                                                                                  ; LCCOMB_X60_Y24_N22 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[5]~212                                                                                                  ; LCCOMB_X60_Y24_N26 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                           ; LCFF_X61_Y24_N21   ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~2                                                                                                          ; LCCOMB_X49_Y22_N16 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|d_address_offset_field[0]                                                                                                                                                             ; LCFF_X45_Y21_N25   ; 75      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|d_address_offset_field[1]~0                                                                                                                                                           ; LCCOMB_X45_Y21_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|d_writedata[12]~25                                                                                                                                                                    ; LCCOMB_X45_Y23_N4  ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                    ; LCCOMB_X51_Y24_N24 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|dc_tag_wr_port_en                                                                                                                                                                     ; LCCOMB_X52_Y24_N8  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                     ; LCCOMB_X62_Y23_N12 ; 2038    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                    ; LCFF_X41_Y22_N3    ; 12      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                ; LCCOMB_X40_Y24_N26 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                ; LCCOMB_X39_Y25_N20 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                 ; LCCOMB_X38_Y25_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                           ; LCCOMB_X40_Y24_N30 ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|ic_tag_wraddress[4]~12                                                                                                                                                                ; LCCOMB_X40_Y25_N0  ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|ic_tag_wren                                                                                                                                                                           ; LCCOMB_X38_Y25_N16 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                     ; LCCOMB_X35_Y18_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~5                                                                                                                ; LCCOMB_X36_Y20_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~69                                                                                                              ; LCCOMB_X35_Y20_N30 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~7                                                                                                             ; LCCOMB_X35_Y20_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|fifo_rd~6                                                                                                                                                                 ; LCCOMB_X42_Y18_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                   ; LCFF_X41_Y19_N17   ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|ien_AE~2                                                                                                                                                                  ; LCCOMB_X41_Y19_N2  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                       ; LCCOMB_X42_Y18_N12 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~28                                       ; LCCOMB_X38_Y18_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                   ; LCCOMB_X35_Y18_N8  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                  ; LCCOMB_X40_Y18_N14 ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:decode3|w_anode1601w[3]~3                                                                           ; LCCOMB_X41_Y25_N28 ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:decode3|w_anode1618w[3]~2                                                                           ; LCCOMB_X41_Y25_N16 ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:decode3|w_anode1628w[3]~2                                                                           ; LCCOMB_X41_Y25_N4  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:decode3|w_anode1638w[3]~1                                                                           ; LCCOMB_X41_Y25_N12 ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:decode3|w_anode1648w[3]~3                                                                           ; LCCOMB_X41_Y25_N20 ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:decode3|w_anode1658w[3]~1                                                                           ; LCCOMB_X41_Y25_N8  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:deep_decode|w_anode1601w[3]                                                                         ; LCCOMB_X41_Y25_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:deep_decode|w_anode1618w[3]~2                                                                       ; LCCOMB_X41_Y25_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:deep_decode|w_anode1628w[3]                                                                         ; LCCOMB_X41_Y25_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:deep_decode|w_anode1638w[3]                                                                         ; LCCOMB_X41_Y25_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:deep_decode|w_anode1648w[3]~2                                                                       ; LCCOMB_X41_Y25_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|decode_7oa:deep_decode|w_anode1658w[3]~1                                                                       ; LCCOMB_X41_Y25_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|pio_led:the_pio_led|always0~1                                                                                                                                                                     ; LCCOMB_X44_Y21_N26 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|_clk0                                                                                                                                                                      ; PLL_1              ; 3613    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; DE2_70_SOPC:sopc_instance|pll:the_pll|prev_reset                                                                                                                                                                            ; LCFF_X44_Y15_N29   ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|reset_n_sources~1                                                                                                                                                                                 ; LCCOMB_X42_Y15_N4  ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer:the_timer|always0~0                                                                                                                                                                         ; LCCOMB_X49_Y19_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer:the_timer|always0~1                                                                                                                                                                         ; LCCOMB_X50_Y19_N4  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer:the_timer|control_wr_strobe~0                                                                                                                                                               ; LCCOMB_X48_Y19_N28 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer:the_timer|period_h_wr_strobe~0                                                                                                                                                              ; LCCOMB_X49_Y18_N24 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer:the_timer|period_l_wr_strobe~1                                                                                                                                                              ; LCCOMB_X48_Y19_N16 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer:the_timer|snap_strobe~0                                                                                                                                                                     ; LCCOMB_X49_Y19_N20 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer_stamp:the_timer_stamp|always0~0                                                                                                                                                             ; LCCOMB_X47_Y16_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer_stamp:the_timer_stamp|always0~1                                                                                                                                                             ; LCCOMB_X47_Y16_N16 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer_stamp:the_timer_stamp|control_wr_strobe~0                                                                                                                                                   ; LCCOMB_X42_Y18_N16 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer_stamp:the_timer_stamp|period_h_wr_strobe~0                                                                                                                                                  ; LCCOMB_X48_Y17_N8  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer_stamp:the_timer_stamp|period_l_wr_strobe~1                                                                                                                                                  ; LCCOMB_X48_Y17_N30 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|timer_stamp:the_timer_stamp|snap_strobe~0                                                                                                                                                         ; LCCOMB_X47_Y16_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|ssram_s1_in_a_write_cycle                                                                                                ; LCCOMB_X44_Y16_N10 ; 33      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_regs:the_uart_regs|control_wr_strobe~1                                                                                                                                         ; LCCOMB_X42_Y17_N14 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_regs:the_uart_regs|tx_wr_strobe~1                                                                                                                                              ; LCCOMB_X42_Y17_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_rx:the_uart_rx|got_new_char                                                                                                                                                    ; LCCOMB_X42_Y16_N12 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_rx:the_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[3]~0                                                                                                        ; LCCOMB_X42_Y16_N20 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_tx:the_uart_tx|always4~0                                                                                                                                                       ; LCCOMB_X40_Y17_N6  ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE2_70_SOPC:sopc_instance|uart:the_uart|uart_tx:the_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_in[8]~11                                                                                                ; LCCOMB_X41_Y17_N14 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; GPIO_CLKIN_N1                                                                                                                                                                                                               ; PIN_AH14           ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; GPIO_CLKIN_N1                                                                                                                                                                                                               ; PIN_AH14           ; 311     ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; I2C_CCD_Config:u10|I2C_Controller:u0|SD[23]~34                                                                                                                                                                              ; LCCOMB_X49_Y2_N10  ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|LUT_INDEX[4]                                                                                                                                                                                             ; LCFF_X53_Y3_N13    ; 40      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|LUT_INDEX[5]~16                                                                                                                                                                                          ; LCCOMB_X53_Y3_N4   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|LessThan2~4                                                                                                                                                                                              ; LCCOMB_X51_Y1_N4   ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|LessThan3~0                                                                                                                                                                                              ; LCCOMB_X53_Y3_N16  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|always1~0                                                                                                                                                                                                ; LCCOMB_X49_Y3_N8   ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|i2c_reset                                                                                                                                                                                                ; LCCOMB_X49_Y3_N22  ; 43      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|iexposure_adj_delay[3]                                                                                                                                                                                   ; LCFF_X49_Y3_N31    ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|mI2C_CTRL_CLK                                                                                                                                                                                            ; LCFF_X50_Y4_N1     ; 72      ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; I2C_CCD_Config:u10|mI2C_DATA[23]~128                                                                                                                                                                                        ; LCCOMB_X53_Y2_N4   ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|mI2C_GO                                                                                                                                                                                                  ; LCFF_X52_Y2_N5     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u10|senosr_exposure[13]~83                                                                                                                                                                                   ; LCCOMB_X51_Y3_N12  ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_jkn:auto_generated|cntr_3rf:cntr1|cout_actual                                                                                                    ; LCCOMB_X19_Y14_N2  ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|dval_ctrl                                                                                                                                                                                                        ; LCFF_X24_Y12_N1    ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|Equal0~12                                                                                                                                                                                                    ; LCCOMB_X23_Y8_N16  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                                                       ; LCFF_X22_Y8_N5     ; 553     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                                       ; LCFF_X22_Y8_N21    ; 103     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                                                       ; LCFF_X23_Y8_N29    ; 188     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; SOPC_Reset_Delay:delay1|Equal0~7                                                                                                                                                                                            ; LCCOMB_X49_Y1_N0   ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|CMD[0]~8                                                                                                                                                                                             ; LCCOMB_X16_Y8_N2   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|RD_MASK[0]~12                                                                                                                                                                                        ; LCCOMB_X21_Y8_N26  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|RD_MASK[0]~13                                                                                                                                                                                        ; LCCOMB_X20_Y8_N10  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                                ; LCFF_X16_Y11_N3    ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                 ; LCCOMB_X18_Y11_N16 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                                                                                                                 ; LCCOMB_X18_Y10_N2  ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                                ; LCFF_X42_Y19_N29   ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~1                                                                                                               ; LCCOMB_X43_Y23_N30 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                                                                                                                 ; LCCOMB_X26_Y8_N26  ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                               ; LCFF_X18_Y7_N21    ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                                                                                                    ; LCCOMB_X20_Y9_N16  ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                ; LCCOMB_X19_Y9_N26  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                                                                                                                ; LCCOMB_X14_Y9_N8   ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                               ; LCFF_X18_Y5_N3     ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|command:command1|OE                                                                                                                                                                                  ; LCFF_X1_Y8_N9      ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|command:command1|rp_done~6                                                                                                                                                                           ; LCCOMB_X9_Y8_N6    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|control_interface:control1|LessThan0~3                                                                                                                                                               ; LCCOMB_X10_Y15_N30 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|control_interface:control1|REF_REQ~4                                                                                                                                                                 ; LCCOMB_X10_Y8_N14  ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|rRD1_ADDR[16]~87                                                                                                                                                                                     ; LCCOMB_X20_Y7_N10  ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|rRD1_ADDR[16]~88                                                                                                                                                                                     ; LCCOMB_X20_Y8_N22  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|rRD2_ADDR[21]~87                                                                                                                                                                                     ; LCCOMB_X20_Y7_N30  ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|rRD2_ADDR[21]~88                                                                                                                                                                                     ; LCCOMB_X18_Y7_N30  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|rWR1_ADDR[22]~87                                                                                                                                                                                     ; LCCOMB_X23_Y7_N0   ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u8|rWR1_ADDR[22]~88                                                                                                                                                                                     ; LCCOMB_X22_Y8_N16  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|CMD[1]~8                                                                                                                                                                                             ; LCCOMB_X18_Y17_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|RD_MASK[1]~12                                                                                                                                                                                        ; LCCOMB_X21_Y18_N0  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|RD_MASK[1]~13                                                                                                                                                                                        ; LCCOMB_X21_Y18_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                                ; LCFF_X15_Y21_N31   ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                 ; LCCOMB_X18_Y21_N0  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                                                                                                                 ; LCCOMB_X20_Y20_N26 ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                                ; LCFF_X39_Y23_N3    ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq~1                                                                                                               ; LCCOMB_X43_Y23_N12 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                                                                                                                 ; LCCOMB_X35_Y22_N26 ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                               ; LCFF_X16_Y17_N3    ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                                                                                                    ; LCCOMB_X14_Y18_N26 ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                ; LCCOMB_X16_Y17_N0  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq                                                                                                                ; LCCOMB_X15_Y16_N0  ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe7a[0]                                                                                               ; LCFF_X16_Y19_N1    ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|command:command1|OE                                                                                                                                                                                  ; LCFF_X1_Y17_N21    ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|command:command1|rp_shift[2]~17                                                                                                                                                                      ; LCCOMB_X8_Y17_N28  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|control_interface:control1|INIT_REQ                                                                                                                                                                  ; LCFF_X9_Y15_N27    ; 51      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|control_interface:control1|REF_REQ~4                                                                                                                                                                 ; LCCOMB_X10_Y17_N2  ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rRD1_ADDR[19]~87                                                                                                                                                                                     ; LCCOMB_X23_Y18_N30 ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rRD1_ADDR[19]~88                                                                                                                                                                                     ; LCCOMB_X22_Y18_N20 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rRD2_ADDR[11]~87                                                                                                                                                                                     ; LCCOMB_X23_Y17_N24 ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rRD2_ADDR[11]~88                                                                                                                                                                                     ; LCCOMB_X23_Y17_N30 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rWR1_ADDR[9]~87                                                                                                                                                                                      ; LCCOMB_X19_Y18_N30 ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u9|rWR1_ADDR[9]~88                                                                                                                                                                                      ; LCCOMB_X18_Y18_N6  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|Equal0~4                                                                                                                                                                                                  ; LCCOMB_X60_Y50_N10 ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan7~2                                                                                                                                                                                               ; LCCOMB_X60_Y50_N12 ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan9~1                                                                                                                                                                                               ; LCCOMB_X59_Y50_N6  ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                                                                                                                              ; JTAG_X1_Y26_N0     ; 23      ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~SHIFTUSER                                                                                                                                                                                              ; JTAG_X1_Y26_N0     ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                ; JTAG_X1_Y26_N0     ; 171     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                ; JTAG_X1_Y26_N0     ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                                                                                                                             ; JTAG_X1_Y26_N0     ; 5       ; Async. clear, Clock                                ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; always2~1                                                                                                                                                                                                                   ; LCCOMB_X40_Y20_N6  ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                                                                                                                     ; PIN_AD15           ; 122     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; iCLK_50_4                                                                                                                                                                                                                   ; PIN_R3             ; 24      ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; iCLK_50_4                                                                                                                                                                                                                   ; PIN_R3             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; iKEY[0]                                                                                                                                                                                                                     ; PIN_T29            ; 35      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; iTD1_CLK27                                                                                                                                                                                                                  ; PIN_G15            ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|IIEL2272_2                                                                                                                                                                       ; LCFF_X32_Y25_N9    ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|CJQJ5354:AJQA6937|LAFY5161[0]                                                                                        ; LCFF_X94_Y27_N15   ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_0                                                                                                           ; LCFF_X51_Y50_N13   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_1                                                                                                           ; LCFF_X50_Y50_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_2                                                                                                           ; LCFF_X50_Y50_N13   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_3                                                                                                           ; LCFF_X49_Y50_N5    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_4                                                                                                           ; LCFF_X48_Y50_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_5                                                                                                           ; LCFF_X48_Y50_N5    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_6                                                                                                           ; LCFF_X47_Y50_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7                                                                                                           ; LCFF_X47_Y50_N21   ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0                                                                                                           ; LCCOMB_X94_Y27_N22 ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|\IAZL1155:12:LJMV0916_1                                                                                              ; LCCOMB_X52_Y50_N12 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|AJQN5180[0]~11                                                                                                                                                 ; LCCOMB_X32_Y26_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502                                                                                                                                                       ; LCCOMB_X34_Y26_N20 ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[0]                                                                                                                                                                      ; LCFF_X33_Y25_N31   ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|XWDE0671[2]                                                                                                                                                                      ; LCFF_X33_Y25_N15   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                      ; LCCOMB_X32_Y25_N0  ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sdram_pll:u7|altpll:altpll_component|_clk0                                                                                                                                                                                  ; PLL_4              ; 827     ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                ; LCFF_X35_Y24_N9    ; 43      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg~_wirecell                                                                                                                                                                                      ; LCCOMB_X35_Y23_N12 ; 36      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~108                                                                                                                                                                                      ; LCCOMB_X36_Y25_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][0]~114                                                                                                                                                                                      ; LCCOMB_X36_Y25_N8  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[3][0]~120                                                                                                                                                                                      ; LCCOMB_X36_Y25_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[0]~36                                                                                                                                                                                         ; LCCOMB_X34_Y24_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena[3]~reg0                                                                                                                                                                                       ; LCFF_X35_Y24_N11   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena~27                                                                                                                                                                                            ; LCCOMB_X34_Y24_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~93                                                                                                                                                                                ; LCCOMB_X35_Y25_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[2][0]~100                                                                                                                                                                               ; LCCOMB_X35_Y25_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[3][0]~106                                                                                                                                                                               ; LCCOMB_X35_Y25_N20 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~30                                                                                                                                                                  ; LCCOMB_X34_Y23_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~32                                                                                                                                                             ; LCCOMB_X33_Y23_N8  ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~33                                                                                                                                                             ; LCCOMB_X34_Y23_N20 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                     ; LCFF_X35_Y24_N23   ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                    ; LCFF_X35_Y26_N13   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                     ; LCFF_X34_Y23_N9    ; 41      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                     ; LCFF_X34_Y23_N25   ; 8       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                                                              ; LCCOMB_X35_Y26_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                    ; LCFF_X34_Y26_N31   ; 21      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; stop_triggle~4                                                                                                                                                                                                              ; LCCOMB_X42_Y20_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; vga_pll:u6|altpll:altpll_component|_clk0                                                                                                                                                                                    ; PLL_3              ; 154     ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                           ; LCCOMB_X62_Y23_N12 ; 2038    ; Global Clock         ; GCLK6            ; --                        ;
; DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|_clk0                                                            ; PLL_1              ; 3613    ; Global Clock         ; GCLK3            ; --                        ;
; DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|_clk1                                                            ; PLL_1              ; 1       ; Global Clock         ; GCLK2            ; --                        ;
; GPIO_CLKIN_N1                                                                                                     ; PIN_AH14           ; 311     ; Global Clock         ; GCLK12           ; --                        ;
; I2C_CCD_Config:u10|mI2C_CTRL_CLK                                                                                  ; LCFF_X50_Y4_N1     ; 72      ; Global Clock         ; GCLK7            ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                             ; LCFF_X22_Y8_N5     ; 553     ; Global Clock         ; GCLK5            ; --                        ;
; altera_internal_jtag~CLKDRUSER                                                                                    ; JTAG_X1_Y26_N0     ; 23      ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                      ; JTAG_X1_Y26_N0     ; 171     ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~UPDATEUSER                                                                                   ; JTAG_X1_Y26_N0     ; 5       ; Global Clock         ; GCLK9            ; --                        ;
; iCLK_50_4                                                                                                         ; PIN_R3             ; 24      ; Global Clock         ; GCLK1            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7 ; LCFF_X47_Y50_N21   ; 20      ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0 ; LCCOMB_X94_Y27_N22 ; 17      ; Global Clock         ; GCLK4            ; --                        ;
; sdram_pll:u7|altpll:altpll_component|_clk0                                                                        ; PLL_4              ; 827     ; Global Clock         ; GCLK15           ; --                        ;
; sdram_pll:u7|altpll:altpll_component|_clk1                                                                        ; PLL_4              ; 1       ; Global Clock         ; GCLK14           ; --                        ;
; sdram_pll:u7|altpll:altpll_component|_clk2                                                                        ; PLL_4              ; 1       ; Global Clock         ; GCLK13           ; --                        ;
; vga_pll:u6|altpll:altpll_component|_clk0                                                                          ; PLL_3              ; 154     ; Global Clock         ; GCLK11           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                        ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_stall~1                                                                                                                                                             ; 794     ;
; DE2_70_SOPC:sopc_instance|DE2_70_SOPC_reset_pll_c0_system_domain_synch_module:DE2_70_SOPC_reset_pll_c0_system_domain_synch|data_out                                                                         ; 536     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[11]~29                                                                                                           ; 192     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[10]~28                                                                                                           ; 192     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[9]~27                                                                                                            ; 192     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[8]~26                                                                                                            ; 192     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[7]~25                                                                                                            ; 192     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[6]~24                                                                                                            ; 192     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[5]~23                                                                                                            ; 192     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[4]~22                                                                                                            ; 192     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[3]~21                                                                                                            ; 192     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[2]~20                                                                                                            ; 192     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[1]~19                                                                                                            ; 192     ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_address[0]~18                                                                                                            ; 192     ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                                       ; 188     ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|F_stall                                                                                                                                                               ; 164     ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fiforp[0]                                                                                   ; 139     ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fiforp[1]                                                                                   ; 138     ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fiforp[2]                                                                                   ; 137     ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|fiforp[3]                                                                                   ; 136     ;
; iCLK_50                                                                                                                                                                                                     ; 122     ;
; ~GND                                                                                                                                                                                                        ; 116     ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_d_write                                                                                 ; 111     ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                       ; 103     ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_ctrl_mul_lsw                                                                                                                                                        ; 90      ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|address_reg_a[1]                                                                               ; 80      ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|address_reg_a[0]                                                                               ; 80      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|d_address_offset_field[0]                                                                                                                                             ; 75      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_mul_stall                                                                                                                                                           ; 73      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|d_address_offset_field[2]                                                                                                                                             ; 70      ;
; CCD_Capture:u3|Y_Cont[0]                                                                                                                                                                                    ; 63      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|d_address_offset_field[1]                                                                                                                                             ; 61      ;
; CCD_Capture:u3|X_Cont[0]                                                                                                                                                                                    ; 61      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|d_read~reg0                                                                                                                                                           ; 60      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|A_dc_fill_active                                                                                                                                                      ; 55      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                ; 52      ;
; Sdram_Control_4Port:u9|control_interface:control1|INIT_REQ                                                                                                                                                  ; 51      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|E_ctrl_cmp                                                                                                                                                            ; 51      ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_byteenable[3]~7                                                                                                          ; 48      ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_byteenable[1]~6                                                                                                          ; 48      ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_byteenable[2]~5                                                                                                          ; 48      ;
; DE2_70_SOPC:sopc_instance|onchip_mem_s1_arbitrator:the_onchip_mem_s1|onchip_mem_s1_byteenable[0]~4                                                                                                          ; 48      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_itrace:the_cpu_nios2_oci_itrace|trc_clear                                                                               ; 48      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|E_src1[17]~2                                                                                                                                                          ; 48      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|E_src1[17]~1                                                                                                                                                          ; 48      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src2_reg[21]~113                                                                                                                                                    ; 48      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|D_src2_reg[21]~112                                                                                                                                                    ; 48      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|d_write~reg0                                                                                                                                                          ; 46      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_fifo:the_cpu_nios2_oci_fifo|trc_this                                                                                    ; 45      ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[32] ; 45      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                             ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_pkf1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                 ; M4K_X37_Y32                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                            ; M4K_X55_Y24, M4K_X55_Y27, M4K_X55_Y25, M4K_X55_Y26                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_f9f1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 1    ; cpu_dc_tag_ram.mif              ; M4K_X55_Y29                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                            ; M4K_X55_Y23                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                            ; M4K_X37_Y31, M4K_X37_Y23, M4K_X37_Y29, M4K_X37_Y30, M4K_X37_Y27, M4K_X37_Y28, M4K_X37_Y26, M4K_X37_Y24                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_c1g1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 19           ; 128          ; 19           ; yes                    ; no                      ; yes                    ; no                      ; 2432   ; 128                         ; 19                          ; 128                         ; 19                          ; 2432                ; 1    ; cpu_ic_tag_ram.mif              ; M4K_X37_Y25                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_im:the_cpu_nios2_oci_im|cpu_traceram_lpm_dram_bdp_component_module:cpu_traceram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_e502:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 128          ; 36           ; 128          ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 4608   ; 128                         ; 36                          ; 128                         ; 36                          ; 4608                ; 2    ; None                            ; M4K_X64_Y23, M4K_X64_Y22                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M4K_X55_Y22, M4K_X55_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_p2f1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M4K_X55_Y28                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_q2f1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M4K_X55_Y30                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X37_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; DE2_70_SOPC:sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M4K_X37_Y17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; DE2_70_SOPC:sopc_instance|onchip_mem:the_onchip_mem|altsyncram:the_altsyncram|altsyncram_tlb1:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 23040        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 737280 ; 23040                       ; 32                          ; --                          ; --                          ; 737280              ; 192  ; onchip_mem.hex                  ; M4K_X17_Y4, M4K_X64_Y17, M4K_X37_Y6, M4K_X37_Y3, M4K_X37_Y1, M4K_X64_Y20, M4K_X84_Y13, M4K_X84_Y15, M4K_X84_Y16, M4K_X84_Y14, M4K_X55_Y1, M4K_X84_Y17, M4K_X84_Y37, M4K_X84_Y35, M4K_X84_Y34, M4K_X84_Y36, M4K_X84_Y33, M4K_X84_Y38, M4K_X64_Y12, M4K_X64_Y8, M4K_X64_Y11, M4K_X64_Y13, M4K_X84_Y8, M4K_X84_Y11, M4K_X55_Y4, M4K_X64_Y5, M4K_X64_Y6, M4K_X64_Y31, M4K_X64_Y1, M4K_X64_Y9, M4K_X64_Y4, M4K_X64_Y10, M4K_X64_Y7, M4K_X64_Y3, M4K_X64_Y2, M4K_X64_Y14, M4K_X84_Y4, M4K_X84_Y7, M4K_X84_Y6, M4K_X84_Y3, M4K_X84_Y2, M4K_X84_Y10, M4K_X55_Y40, M4K_X55_Y38, M4K_X55_Y39, M4K_X84_Y39, M4K_X84_Y41, M4K_X84_Y40, M4K_X64_Y40, M4K_X64_Y37, M4K_X64_Y38, M4K_X64_Y39, M4K_X55_Y36, M4K_X55_Y34, M4K_X64_Y33, M4K_X64_Y36, M4K_X64_Y35, M4K_X55_Y35, M4K_X64_Y34, M4K_X64_Y32, M4K_X55_Y5, M4K_X55_Y18, M4K_X55_Y8, M4K_X64_Y18, M4K_X64_Y16, M4K_X64_Y15, M4K_X64_Y19, M4K_X55_Y19, M4K_X37_Y7, M4K_X37_Y4, M4K_X64_Y21, M4K_X64_Y24, M4K_X84_Y12, M4K_X84_Y19, M4K_X55_Y7, M4K_X55_Y3, M4K_X84_Y1, M4K_X84_Y9, M4K_X17_Y22, M4K_X17_Y23, M4K_X17_Y24, M4K_X17_Y3, M4K_X17_Y2, M4K_X37_Y19, M4K_X55_Y37, M4K_X17_Y28, M4K_X17_Y29, M4K_X17_Y25, M4K_X17_Y1, M4K_X55_Y33, M4K_X84_Y32, M4K_X84_Y27, M4K_X84_Y30, M4K_X84_Y28, M4K_X84_Y31, M4K_X84_Y29, M4K_X64_Y30, M4K_X64_Y42, M4K_X17_Y26, M4K_X17_Y27, M4K_X64_Y28, M4K_X64_Y29, M4K_X64_Y46, M4K_X84_Y43, M4K_X64_Y43, M4K_X84_Y42, M4K_X84_Y45, M4K_X84_Y46, M4K_X84_Y22, M4K_X84_Y21, M4K_X84_Y20, M4K_X84_Y18, M4K_X84_Y23, M4K_X84_Y24, M4K_X64_Y47, M4K_X64_Y44, M4K_X64_Y45, M4K_X64_Y49, M4K_X84_Y49, M4K_X84_Y48, M4K_X17_Y42, M4K_X17_Y46, M4K_X17_Y44, M4K_X17_Y49, M4K_X37_Y50, M4K_X37_Y49, M4K_X55_Y6, M4K_X55_Y15, M4K_X55_Y20, M4K_X55_Y16, M4K_X55_Y2, M4K_X55_Y17, M4K_X84_Y44, M4K_X55_Y47, M4K_X55_Y44, M4K_X55_Y48, M4K_X84_Y50, M4K_X84_Y47, M4K_X17_Y33, M4K_X17_Y31, M4K_X17_Y30, M4K_X17_Y32, M4K_X37_Y34, M4K_X37_Y35, M4K_X55_Y46, M4K_X64_Y41, M4K_X55_Y45, M4K_X64_Y48, M4K_X55_Y50, M4K_X64_Y50, M4K_X17_Y34, M4K_X17_Y37, M4K_X17_Y36, M4K_X17_Y39, M4K_X17_Y35, M4K_X37_Y37, M4K_X55_Y31, M4K_X37_Y5, M4K_X37_Y33, M4K_X55_Y32, M4K_X37_Y2, M4K_X37_Y20, M4K_X17_Y40, M4K_X37_Y39, M4K_X37_Y38, M4K_X17_Y38, M4K_X17_Y41, M4K_X37_Y36, M4K_X17_Y43, M4K_X17_Y47, M4K_X17_Y45, M4K_X17_Y48, M4K_X17_Y50, M4K_X37_Y48, M4K_X37_Y40, M4K_X37_Y43, M4K_X37_Y45, M4K_X37_Y41, M4K_X37_Y46, M4K_X37_Y42, M4K_X55_Y43, M4K_X37_Y47, M4K_X37_Y44, M4K_X55_Y49, M4K_X55_Y42, M4K_X55_Y41, M4K_X64_Y27, M4K_X64_Y25, M4K_X64_Y26, M4K_X84_Y5, M4K_X84_Y26, M4K_X84_Y25 ;
; RAW2RGB:u4|Line_Buffer:L1|altshift_taps:altshift_taps_component|shift_taps_jkn:auto_generated|altsyncram_im81:altsyncram2|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1278         ; 36           ; 1278         ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 46008  ; 1278                        ; 36                          ; 1278                        ; 36                          ; 46008               ; 18   ; None                            ; M4K_X37_Y16, M4K_X37_Y14, M4K_X37_Y15, M4K_X37_Y9, M4K_X55_Y9, M4K_X55_Y13, M4K_X17_Y12, M4K_X55_Y12, M4K_X55_Y14, M4K_X17_Y9, M4K_X55_Y10, M4K_X55_Y11, M4K_X17_Y14, M4K_X37_Y11, M4K_X37_Y12, M4K_X37_Y13, M4K_X17_Y13, M4K_X17_Y15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                                ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 15                          ; 512                         ; 15                          ; 7680                ; 2    ; None                            ; M4K_X17_Y11, M4K_X17_Y10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; Sdram_Control_4Port:u8|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                                ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                            ; M4K_X37_Y10, M4K_X37_Y8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                               ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                            ; M4K_X17_Y8, M4K_X17_Y7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                               ; M4K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                            ; M4K_X17_Y5, M4K_X17_Y6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                                ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 15                          ; 512                         ; 15                          ; 7680                ; 2    ; None                            ; M4K_X17_Y21, M4K_X17_Y20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; Sdram_Control_4Port:u9|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                                ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                            ; M4K_X37_Y21, M4K_X37_Y22                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                               ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                            ; M4K_X17_Y18, M4K_X17_Y17                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ALTSYNCRAM                                                                                               ; M4K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                            ; M4K_X17_Y19, M4K_X17_Y16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 300               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 150               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 150               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 300               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X46_Y31_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X46_Y30_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 18,019 / 197,592 ( 9 % ) ;
; C16 interconnects          ; 644 / 6,270 ( 10 % )     ;
; C4 interconnects           ; 9,358 / 123,120 ( 8 % )  ;
; Direct links               ; 2,287 / 197,592 ( 1 % )  ;
; Global clocks              ; 16 / 16 ( 100 % )        ;
; Local interconnects        ; 4,517 / 68,416 ( 7 % )   ;
; R24 interconnects          ; 946 / 5,926 ( 16 % )     ;
; R4 interconnects           ; 10,925 / 167,484 ( 7 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.52) ; Number of LABs  (Total = 686) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 39                            ;
; 2                                           ; 20                            ;
; 3                                           ; 8                             ;
; 4                                           ; 16                            ;
; 5                                           ; 9                             ;
; 6                                           ; 12                            ;
; 7                                           ; 18                            ;
; 8                                           ; 18                            ;
; 9                                           ; 33                            ;
; 10                                          ; 15                            ;
; 11                                          ; 20                            ;
; 12                                          ; 28                            ;
; 13                                          ; 23                            ;
; 14                                          ; 29                            ;
; 15                                          ; 40                            ;
; 16                                          ; 358                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.35) ; Number of LABs  (Total = 686) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 438                           ;
; 1 Clock                            ; 579                           ;
; 1 Clock enable                     ; 283                           ;
; 1 Sync. clear                      ; 28                            ;
; 1 Sync. load                       ; 137                           ;
; 2 Async. clears                    ; 16                            ;
; 2 Clock enables                    ; 103                           ;
; 2 Clocks                           ; 25                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.07) ; Number of LABs  (Total = 686) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 26                            ;
; 2                                            ; 20                            ;
; 3                                            ; 5                             ;
; 4                                            ; 19                            ;
; 5                                            ; 4                             ;
; 6                                            ; 7                             ;
; 7                                            ; 14                            ;
; 8                                            ; 15                            ;
; 9                                            ; 6                             ;
; 10                                           ; 8                             ;
; 11                                           ; 5                             ;
; 12                                           ; 11                            ;
; 13                                           ; 15                            ;
; 14                                           ; 16                            ;
; 15                                           ; 20                            ;
; 16                                           ; 25                            ;
; 17                                           ; 18                            ;
; 18                                           ; 38                            ;
; 19                                           ; 29                            ;
; 20                                           ; 30                            ;
; 21                                           ; 37                            ;
; 22                                           ; 40                            ;
; 23                                           ; 43                            ;
; 24                                           ; 45                            ;
; 25                                           ; 30                            ;
; 26                                           ; 34                            ;
; 27                                           ; 23                            ;
; 28                                           ; 25                            ;
; 29                                           ; 20                            ;
; 30                                           ; 20                            ;
; 31                                           ; 13                            ;
; 32                                           ; 25                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.76) ; Number of LABs  (Total = 686) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 67                            ;
; 2                                               ; 37                            ;
; 3                                               ; 31                            ;
; 4                                               ; 23                            ;
; 5                                               ; 31                            ;
; 6                                               ; 36                            ;
; 7                                               ; 40                            ;
; 8                                               ; 43                            ;
; 9                                               ; 62                            ;
; 10                                              ; 48                            ;
; 11                                              ; 61                            ;
; 12                                              ; 40                            ;
; 13                                              ; 47                            ;
; 14                                              ; 31                            ;
; 15                                              ; 24                            ;
; 16                                              ; 48                            ;
; 17                                              ; 9                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 2                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.09) ; Number of LABs  (Total = 686) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 9                             ;
; 3                                            ; 39                            ;
; 4                                            ; 32                            ;
; 5                                            ; 16                            ;
; 6                                            ; 13                            ;
; 7                                            ; 12                            ;
; 8                                            ; 17                            ;
; 9                                            ; 17                            ;
; 10                                           ; 11                            ;
; 11                                           ; 7                             ;
; 12                                           ; 17                            ;
; 13                                           ; 12                            ;
; 14                                           ; 25                            ;
; 15                                           ; 18                            ;
; 16                                           ; 13                            ;
; 17                                           ; 21                            ;
; 18                                           ; 6                             ;
; 19                                           ; 26                            ;
; 20                                           ; 27                            ;
; 21                                           ; 21                            ;
; 22                                           ; 17                            ;
; 23                                           ; 22                            ;
; 24                                           ; 22                            ;
; 25                                           ; 12                            ;
; 26                                           ; 23                            ;
; 27                                           ; 16                            ;
; 28                                           ; 32                            ;
; 29                                           ; 31                            ;
; 30                                           ; 30                            ;
; 31                                           ; 46                            ;
; 32                                           ; 62                            ;
; 33                                           ; 3                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Oct 27 15:57:33 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE2_70_D5M_XVGA -c DE2_70_D5M_XVGA
Info: Selected device EP2C70F896C6 for design "DE2_70_D5M_XVGA"
Info: Implemented PLL "sdram_pll:u7|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 10, clock division of 3, and phase shift of 0 degrees (0 ps) for sdram_pll:u7|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 10, clock division of 3, and phase shift of -90 degrees (-1500 ps) for sdram_pll:u7|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 10, clock division of 3, and phase shift of -90 degrees (-1500 ps) for sdram_pll:u7|altpll:altpll_component|_clk2 port
Info: Implemented PLL "DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of -65 degrees (-1806 ps) for DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|_clk1 port
Info: Implemented PLL "vga_pll:u6|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for vga_pll:u6|altpll:altpll_component|_clk0 port
Info: Found following RAM instances in design that are actually implemented ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a8" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a9" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a10" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a11" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a12" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a13" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a14" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a15" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a0" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a1" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a2" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a3" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a4" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a5" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a6" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a7" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a8" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a9" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a10" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a11" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a12" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a13" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a14" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a15" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a0" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a1" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a2" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a3" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a4" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a5" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a6" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a7" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a8" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a9" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a10" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a11" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a12" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a13" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a14" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u9|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|ram_block6a15" has a port clk1 that is stuck at GND
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location G7
    Info: Pin ~nCSO~ is reserved at location K9
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|_clk1 (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node iCLK_50_4 (placed in PIN R3 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node sdram_pll:u7|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info: Automatically promoted node sdram_pll:u7|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node sdram_pll:u7|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info: Automatically promoted node vga_pll:u6|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node GPIO_CLKIN_N1 (placed in PIN AH14 (CLK14, LVDSCLK7n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node RAW2RGB:u4|dval_ctrl
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node I2C_CCD_Config:u10|mI2C_CTRL_CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_CCD_Config:u10|I2C_Controller:u0|I2C_SCLK~1
        Info: Destination node I2C_CCD_Config:u10|mI2C_CTRL_CLK~2
Info: Automatically promoted node altera_internal_jtag~CLKDRUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|EPEO2888_7~0
Info: Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|MDCK2395:\cycloneii_WCRO7487_gen_0:cycloneii_WCRO7487_gen_1|WCRO7487_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~UPDATEUSER 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VELJ8121:JDCF0099|EHEH8502
Info: Automatically promoted node DE2_70_SOPC:sopc_instance|cpu:the_cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node DE2_70_SOPC:sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~3
Info: Automatically promoted node Reset_Delay:u2|oRST_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Reset_Delay:u2|oRST_0~0
        Info: Destination node Sdram_Control_4Port:u8|always3~10
        Info: Destination node Sdram_Control_4Port:u9|always3~10
        Info: Destination node Sdram_Control_4Port:u8|rRD1_ADDR[16]~87
        Info: Destination node Sdram_Control_4Port:u8|rRD1_ADDR[16]~88
        Info: Destination node Sdram_Control_4Port:u8|rRD2_ADDR[21]~87
        Info: Destination node Sdram_Control_4Port:u8|rRD2_ADDR[21]~88
        Info: Destination node Sdram_Control_4Port:u8|rWR1_ADDR[22]~87
        Info: Destination node Sdram_Control_4Port:u8|rWR1_ADDR[22]~88
        Info: Destination node Sdram_Control_4Port:u9|rRD1_ADDR[19]~87
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 2 registers into blocks of type EC
    Extra Info: Packed 203 registers into blocks of type I/O
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 65 register duplicates
Warning: PLL "sdram_pll:u7|altpll:altpll_component|pll" output port clk[1] feeds output pin "oDRAM0_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "sdram_pll:u7|altpll:altpll_component|pll" output port clk[2] feeds output pin "oDRAM1_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "DE2_70_SOPC:sopc_instance|pll:the_pll|altpll:sd1|pll" output port clk[1] feeds output pin "oSRAM_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "vga_pll:u6|altpll:altpll_component|pll" output port clk[0] feeds output pin "oVGA_CLOCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 1273 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:23
Info: Fitter preparation operations ending: elapsed time is 00:00:42
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:13
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:56
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic replication
Info: Physical synthesis algorithm logic replication complete: estimated slack improvement of 97 ps
Info: Starting physical synthesis algorithm fanout splitting
Info: Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed cpu time is 00:00:54
Info: Estimated most critical path is memory to pin delay of 5.372 ns
    Info: 1: + IC(0.000 ns) + CELL(0.088 ns) = 0.088 ns; Loc. = M4K_X17_Y5; Fanout = 1; MEM Node = 'Sdram_Control_4Port:u8|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram5|q_a[1]'
    Info: 2: + IC(0.612 ns) + CELL(0.420 ns) = 1.120 ns; Loc. = LAB_X16_Y7; Fanout = 1; COMB Node = 'Sdram_Control_4Port:u8|mDATAIN[1]~17'
    Info: 3: + IC(1.544 ns) + CELL(2.708 ns) = 5.372 ns; Loc. = PIN_AC2; Fanout = 0; PIN Node = 'DRAM_DQ[1]'
    Info: Total cell delay = 3.216 ns ( 59.87 % )
    Info: Total interconnect delay = 2.156 ns ( 40.13 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 7% of the available device resources
    Info: Peak interconnect usage is 32% of the available device resources in the region that extends from location X48_Y13 to location X59_Y25
Info: Fitter routing operations ending: elapsed time is 00:00:18
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 466 output pins without output pin load capacitance assignment
    Info: Pin "FLASH_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FLASH_DQ15_AM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DPA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_D[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_KBDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_KBCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_MSDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PS2_MSCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_D[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_N0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_P0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_P1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_CLKOUT_N1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX0_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX1_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX2_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX3_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX4_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX5_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX6_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oHEX7_DP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oUART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oUART_CTS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oIRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_LDQM0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_LDQM0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_UDQM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_UDQM1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM0_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oDRAM1_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_A[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_WP_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_BYTE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oFLASH_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_A[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_ADSC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_ADSP_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_ADV_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_BE_N[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CE1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CE2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CE3_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_GW_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oOTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oLCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oSD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oI2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_CLOCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_BLANK_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_SYNC_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oVGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_IOW_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_IOR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oAUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oAUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oTD1_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "oTD2_RESET_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 132 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin FLASH_DQ[0] has a permanently disabled output enable
    Info: Pin FLASH_DQ[1] has a permanently disabled output enable
    Info: Pin FLASH_DQ[2] has a permanently disabled output enable
    Info: Pin FLASH_DQ[3] has a permanently disabled output enable
    Info: Pin FLASH_DQ[4] has a permanently disabled output enable
    Info: Pin FLASH_DQ[5] has a permanently disabled output enable
    Info: Pin FLASH_DQ[6] has a permanently disabled output enable
    Info: Pin FLASH_DQ[7] has a permanently disabled output enable
    Info: Pin FLASH_DQ[8] has a permanently disabled output enable
    Info: Pin FLASH_DQ[9] has a permanently disabled output enable
    Info: Pin FLASH_DQ[10] has a permanently disabled output enable
    Info: Pin FLASH_DQ[11] has a permanently disabled output enable
    Info: Pin FLASH_DQ[12] has a permanently disabled output enable
    Info: Pin FLASH_DQ[13] has a permanently disabled output enable
    Info: Pin FLASH_DQ[14] has a permanently disabled output enable
    Info: Pin FLASH_DQ15_AM1 has a permanently disabled output enable
    Info: Pin SRAM_DPA[0] has a permanently disabled output enable
    Info: Pin SRAM_DPA[1] has a permanently disabled output enable
    Info: Pin SRAM_DPA[2] has a permanently disabled output enable
    Info: Pin SRAM_DPA[3] has a permanently disabled output enable
    Info: Pin OTG_D[0] has a permanently disabled output enable
    Info: Pin OTG_D[1] has a permanently disabled output enable
    Info: Pin OTG_D[2] has a permanently disabled output enable
    Info: Pin OTG_D[3] has a permanently disabled output enable
    Info: Pin OTG_D[4] has a permanently disabled output enable
    Info: Pin OTG_D[5] has a permanently disabled output enable
    Info: Pin OTG_D[6] has a permanently disabled output enable
    Info: Pin OTG_D[7] has a permanently disabled output enable
    Info: Pin OTG_D[8] has a permanently disabled output enable
    Info: Pin OTG_D[9] has a permanently disabled output enable
    Info: Pin OTG_D[10] has a permanently disabled output enable
    Info: Pin OTG_D[11] has a permanently disabled output enable
    Info: Pin OTG_D[12] has a permanently disabled output enable
    Info: Pin OTG_D[13] has a permanently disabled output enable
    Info: Pin OTG_D[14] has a permanently disabled output enable
    Info: Pin OTG_D[15] has a permanently disabled output enable
    Info: Pin OTG_FSPEED has a permanently disabled output enable
    Info: Pin OTG_LSPEED has a permanently disabled output enable
    Info: Pin SD_DAT has a permanently disabled output enable
    Info: Pin SD_DAT3 has a permanently disabled output enable
    Info: Pin SD_CMD has a permanently disabled output enable
    Info: Pin I2C_SDAT has a permanently disabled output enable
    Info: Pin PS2_KBDAT has a permanently disabled output enable
    Info: Pin PS2_KBCLK has a permanently disabled output enable
    Info: Pin PS2_MSDAT has a permanently disabled output enable
    Info: Pin PS2_MSCLK has a permanently disabled output enable
    Info: Pin ENET_D[0] has a permanently disabled output enable
    Info: Pin ENET_D[1] has a permanently disabled output enable
    Info: Pin ENET_D[2] has a permanently disabled output enable
    Info: Pin ENET_D[3] has a permanently disabled output enable
    Info: Pin ENET_D[4] has a permanently disabled output enable
    Info: Pin ENET_D[5] has a permanently disabled output enable
    Info: Pin ENET_D[6] has a permanently disabled output enable
    Info: Pin ENET_D[7] has a permanently disabled output enable
    Info: Pin ENET_D[8] has a permanently disabled output enable
    Info: Pin ENET_D[9] has a permanently disabled output enable
    Info: Pin ENET_D[10] has a permanently disabled output enable
    Info: Pin ENET_D[11] has a permanently disabled output enable
    Info: Pin ENET_D[12] has a permanently disabled output enable
    Info: Pin ENET_D[13] has a permanently disabled output enable
    Info: Pin ENET_D[14] has a permanently disabled output enable
    Info: Pin ENET_D[15] has a permanently disabled output enable
    Info: Pin AUD_ADCLRCK has a permanently disabled output enable
    Info: Pin AUD_DACLRCK has a permanently disabled output enable
    Info: Pin AUD_BCLK has a permanently disabled output enable
    Info: Pin GPIO_0[0] has a permanently disabled output enable
    Info: Pin GPIO_0[1] has a permanently disabled output enable
    Info: Pin GPIO_0[2] has a permanently disabled output enable
    Info: Pin GPIO_0[3] has a permanently disabled output enable
    Info: Pin GPIO_0[4] has a permanently disabled output enable
    Info: Pin GPIO_0[5] has a permanently disabled output enable
    Info: Pin GPIO_0[6] has a permanently disabled output enable
    Info: Pin GPIO_0[7] has a permanently disabled output enable
    Info: Pin GPIO_0[8] has a permanently disabled output enable
    Info: Pin GPIO_0[9] has a permanently disabled output enable
    Info: Pin GPIO_0[10] has a permanently disabled output enable
    Info: Pin GPIO_0[11] has a permanently disabled output enable
    Info: Pin GPIO_0[12] has a permanently disabled output enable
    Info: Pin GPIO_0[13] has a permanently disabled output enable
    Info: Pin GPIO_0[14] has a permanently disabled output enable
    Info: Pin GPIO_0[15] has a permanently disabled output enable
    Info: Pin GPIO_0[16] has a permanently disabled output enable
    Info: Pin GPIO_0[17] has a permanently disabled output enable
    Info: Pin GPIO_0[18] has a permanently disabled output enable
    Info: Pin GPIO_0[19] has a permanently disabled output enable
    Info: Pin GPIO_0[20] has a permanently disabled output enable
    Info: Pin GPIO_0[21] has a permanently disabled output enable
    Info: Pin GPIO_0[22] has a permanently disabled output enable
    Info: Pin GPIO_0[23] has a permanently disabled output enable
    Info: Pin GPIO_0[24] has a permanently disabled output enable
    Info: Pin GPIO_0[25] has a permanently disabled output enable
    Info: Pin GPIO_0[26] has a permanently disabled output enable
    Info: Pin GPIO_0[27] has a permanently disabled output enable
    Info: Pin GPIO_0[28] has a permanently disabled output enable
    Info: Pin GPIO_0[29] has a permanently disabled output enable
    Info: Pin GPIO_0[30] has a permanently disabled output enable
    Info: Pin GPIO_0[31] has a permanently disabled output enable
    Info: Pin GPIO_CLKOUT_N0 has a permanently disabled output enable
    Info: Pin GPIO_CLKOUT_P0 has a permanently disabled output enable
    Info: Pin GPIO_1[12] has a permanently disabled output enable
    Info: Pin GPIO_1[13] has a permanently disabled output enable
    Info: Pin GPIO_1[16] has a permanently disabled output enable
    Info: Pin GPIO_1[21] has a permanently disabled output enable
    Info: Pin GPIO_1[22] has a permanently disabled output enable
    Info: Pin GPIO_1[23] has a permanently disabled output enable
    Info: Pin GPIO_1[24] has a permanently disabled output enable
    Info: Pin GPIO_1[25] has a permanently disabled output enable
    Info: Pin GPIO_1[26] has a permanently disabled output enable
    Info: Pin GPIO_1[27] has a permanently disabled output enable
    Info: Pin GPIO_1[28] has a permanently disabled output enable
    Info: Pin GPIO_1[29] has a permanently disabled output enable
    Info: Pin GPIO_1[30] has a permanently disabled output enable
    Info: Pin GPIO_1[31] has a permanently disabled output enable
    Info: Pin GPIO_CLKOUT_P1 has a permanently disabled output enable
    Info: Pin GPIO_1[0] has a permanently disabled output enable
    Info: Pin GPIO_1[1] has a permanently disabled output enable
    Info: Pin GPIO_1[2] has a permanently disabled output enable
    Info: Pin GPIO_1[3] has a permanently disabled output enable
    Info: Pin GPIO_1[4] has a permanently disabled output enable
    Info: Pin GPIO_1[5] has a permanently disabled output enable
    Info: Pin GPIO_1[6] has a permanently disabled output enable
    Info: Pin GPIO_1[7] has a permanently disabled output enable
    Info: Pin GPIO_1[8] has a permanently disabled output enable
    Info: Pin GPIO_1[9] has a permanently disabled output enable
    Info: Pin GPIO_1[10] has a permanently disabled output enable
    Info: Pin GPIO_1[11] has a permanently disabled output enable
    Info: Pin GPIO_1[14] has a permanently enabled output enable
    Info: Pin GPIO_1[15] has a permanently enabled output enable
    Info: Pin GPIO_1[17] has a permanently disabled output enable
    Info: Pin GPIO_1[18] has a permanently disabled output enable
    Info: Pin GPIO_1[20] has a permanently enabled output enable
    Info: Pin GPIO_CLKOUT_N1 has a permanently enabled output enable
Warning: Following 201 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin FLASH_DQ[0] has VCC driving its datain port
    Info: Pin FLASH_DQ[1] has VCC driving its datain port
    Info: Pin FLASH_DQ[2] has VCC driving its datain port
    Info: Pin FLASH_DQ[3] has VCC driving its datain port
    Info: Pin FLASH_DQ[4] has VCC driving its datain port
    Info: Pin FLASH_DQ[5] has VCC driving its datain port
    Info: Pin FLASH_DQ[6] has VCC driving its datain port
    Info: Pin FLASH_DQ[7] has VCC driving its datain port
    Info: Pin FLASH_DQ[8] has VCC driving its datain port
    Info: Pin FLASH_DQ[9] has VCC driving its datain port
    Info: Pin FLASH_DQ[10] has VCC driving its datain port
    Info: Pin FLASH_DQ[11] has VCC driving its datain port
    Info: Pin FLASH_DQ[12] has VCC driving its datain port
    Info: Pin FLASH_DQ[13] has VCC driving its datain port
    Info: Pin FLASH_DQ[14] has VCC driving its datain port
    Info: Pin FLASH_DQ15_AM1 has VCC driving its datain port
    Info: Pin SRAM_DPA[0] has VCC driving its datain port
    Info: Pin SRAM_DPA[1] has VCC driving its datain port
    Info: Pin SRAM_DPA[2] has VCC driving its datain port
    Info: Pin SRAM_DPA[3] has VCC driving its datain port
    Info: Pin OTG_D[0] has VCC driving its datain port
    Info: Pin OTG_D[1] has VCC driving its datain port
    Info: Pin OTG_D[2] has VCC driving its datain port
    Info: Pin OTG_D[3] has VCC driving its datain port
    Info: Pin OTG_D[4] has VCC driving its datain port
    Info: Pin OTG_D[5] has VCC driving its datain port
    Info: Pin OTG_D[6] has VCC driving its datain port
    Info: Pin OTG_D[7] has VCC driving its datain port
    Info: Pin OTG_D[8] has VCC driving its datain port
    Info: Pin OTG_D[9] has VCC driving its datain port
    Info: Pin OTG_D[10] has VCC driving its datain port
    Info: Pin OTG_D[11] has VCC driving its datain port
    Info: Pin OTG_D[12] has VCC driving its datain port
    Info: Pin OTG_D[13] has VCC driving its datain port
    Info: Pin OTG_D[14] has VCC driving its datain port
    Info: Pin OTG_D[15] has VCC driving its datain port
    Info: Pin OTG_FSPEED has VCC driving its datain port
    Info: Pin OTG_LSPEED has VCC driving its datain port
    Info: Pin SD_DAT has VCC driving its datain port
    Info: Pin SD_DAT3 has VCC driving its datain port
    Info: Pin SD_CMD has VCC driving its datain port
    Info: Pin I2C_SDAT has VCC driving its datain port
    Info: Pin PS2_KBDAT has VCC driving its datain port
    Info: Pin PS2_KBCLK has VCC driving its datain port
    Info: Pin PS2_MSDAT has VCC driving its datain port
    Info: Pin PS2_MSCLK has VCC driving its datain port
    Info: Pin ENET_D[0] has VCC driving its datain port
    Info: Pin ENET_D[1] has VCC driving its datain port
    Info: Pin ENET_D[2] has VCC driving its datain port
    Info: Pin ENET_D[3] has VCC driving its datain port
    Info: Pin ENET_D[4] has VCC driving its datain port
    Info: Pin ENET_D[5] has VCC driving its datain port
    Info: Pin ENET_D[6] has VCC driving its datain port
    Info: Pin ENET_D[7] has VCC driving its datain port
    Info: Pin ENET_D[8] has VCC driving its datain port
    Info: Pin ENET_D[9] has VCC driving its datain port
    Info: Pin ENET_D[10] has VCC driving its datain port
    Info: Pin ENET_D[11] has VCC driving its datain port
    Info: Pin ENET_D[12] has VCC driving its datain port
    Info: Pin ENET_D[13] has VCC driving its datain port
    Info: Pin ENET_D[14] has VCC driving its datain port
    Info: Pin ENET_D[15] has VCC driving its datain port
    Info: Pin AUD_ADCLRCK has VCC driving its datain port
    Info: Pin AUD_DACLRCK has VCC driving its datain port
    Info: Pin AUD_BCLK has VCC driving its datain port
    Info: Pin GPIO_0[0] has VCC driving its datain port
    Info: Pin GPIO_0[1] has VCC driving its datain port
    Info: Pin GPIO_0[2] has VCC driving its datain port
    Info: Pin GPIO_0[3] has VCC driving its datain port
    Info: Pin GPIO_0[4] has VCC driving its datain port
    Info: Pin GPIO_0[5] has VCC driving its datain port
    Info: Pin GPIO_0[6] has VCC driving its datain port
    Info: Pin GPIO_0[7] has VCC driving its datain port
    Info: Pin GPIO_0[8] has VCC driving its datain port
    Info: Pin GPIO_0[9] has VCC driving its datain port
    Info: Pin GPIO_0[10] has VCC driving its datain port
    Info: Pin GPIO_0[11] has VCC driving its datain port
    Info: Pin GPIO_0[12] has VCC driving its datain port
    Info: Pin GPIO_0[13] has VCC driving its datain port
    Info: Pin GPIO_0[14] has VCC driving its datain port
    Info: Pin GPIO_0[15] has VCC driving its datain port
    Info: Pin GPIO_0[16] has VCC driving its datain port
    Info: Pin GPIO_0[17] has VCC driving its datain port
    Info: Pin GPIO_0[18] has VCC driving its datain port
    Info: Pin GPIO_0[19] has VCC driving its datain port
    Info: Pin GPIO_0[20] has VCC driving its datain port
    Info: Pin GPIO_0[21] has VCC driving its datain port
    Info: Pin GPIO_0[22] has VCC driving its datain port
    Info: Pin GPIO_0[23] has VCC driving its datain port
    Info: Pin GPIO_0[24] has VCC driving its datain port
    Info: Pin GPIO_0[25] has VCC driving its datain port
    Info: Pin GPIO_0[26] has VCC driving its datain port
    Info: Pin GPIO_0[27] has VCC driving its datain port
    Info: Pin GPIO_0[28] has VCC driving its datain port
    Info: Pin GPIO_0[29] has VCC driving its datain port
    Info: Pin GPIO_0[30] has VCC driving its datain port
    Info: Pin GPIO_0[31] has VCC driving its datain port
    Info: Pin GPIO_CLKOUT_N0 has VCC driving its datain port
    Info: Pin GPIO_CLKOUT_P0 has VCC driving its datain port
    Info: Pin GPIO_1[12] has VCC driving its datain port
    Info: Pin GPIO_1[13] has VCC driving its datain port
    Info: Pin GPIO_1[16] has VCC driving its datain port
    Info: Pin GPIO_1[21] has VCC driving its datain port
    Info: Pin GPIO_1[22] has VCC driving its datain port
    Info: Pin GPIO_1[23] has VCC driving its datain port
    Info: Pin GPIO_1[24] has VCC driving its datain port
    Info: Pin GPIO_1[25] has VCC driving its datain port
    Info: Pin GPIO_1[26] has VCC driving its datain port
    Info: Pin GPIO_1[27] has VCC driving its datain port
    Info: Pin GPIO_1[28] has VCC driving its datain port
    Info: Pin GPIO_1[29] has VCC driving its datain port
    Info: Pin GPIO_1[30] has VCC driving its datain port
    Info: Pin GPIO_1[31] has VCC driving its datain port
    Info: Pin GPIO_CLKOUT_P1 has VCC driving its datain port
    Info: Pin GPIO_1[0] has VCC driving its datain port
    Info: Pin GPIO_1[1] has VCC driving its datain port
    Info: Pin GPIO_1[2] has VCC driving its datain port
    Info: Pin GPIO_1[3] has VCC driving its datain port
    Info: Pin GPIO_1[4] has VCC driving its datain port
    Info: Pin GPIO_1[5] has VCC driving its datain port
    Info: Pin GPIO_1[6] has VCC driving its datain port
    Info: Pin GPIO_1[7] has VCC driving its datain port
    Info: Pin GPIO_1[8] has VCC driving its datain port
    Info: Pin GPIO_1[9] has VCC driving its datain port
    Info: Pin GPIO_1[10] has VCC driving its datain port
    Info: Pin GPIO_1[11] has VCC driving its datain port
    Info: Pin GPIO_1[15] has VCC driving its datain port
    Info: Pin GPIO_1[17] has VCC driving its datain port
    Info: Pin GPIO_1[18] has VCC driving its datain port
    Info: Pin oHEX0_DP has GND driving its datain port
    Info: Pin oHEX1_DP has GND driving its datain port
    Info: Pin oHEX2_DP has GND driving its datain port
    Info: Pin oHEX3_DP has GND driving its datain port
    Info: Pin oHEX4_DP has GND driving its datain port
    Info: Pin oHEX5_DP has GND driving its datain port
    Info: Pin oHEX6_DP has GND driving its datain port
    Info: Pin oHEX7_DP has GND driving its datain port
    Info: Pin oLEDG[6] has GND driving its datain port
    Info: Pin oLEDG[7] has GND driving its datain port
    Info: Pin oLEDG[8] has GND driving its datain port
    Info: Pin oUART_CTS has GND driving its datain port
    Info: Pin oIRDA_TXD has GND driving its datain port
    Info: Pin oDRAM0_A[12] has GND driving its datain port
    Info: Pin oDRAM1_A[12] has GND driving its datain port
    Info: Pin oDRAM0_CKE has VCC driving its datain port
    Info: Pin oDRAM1_CKE has VCC driving its datain port
    Info: Pin oFLASH_A[0] has GND driving its datain port
    Info: Pin oFLASH_A[1] has GND driving its datain port
    Info: Pin oFLASH_A[2] has GND driving its datain port
    Info: Pin oFLASH_A[3] has GND driving its datain port
    Info: Pin oFLASH_A[4] has GND driving its datain port
    Info: Pin oFLASH_A[5] has GND driving its datain port
    Info: Pin oFLASH_A[6] has GND driving its datain port
    Info: Pin oFLASH_A[7] has GND driving its datain port
    Info: Pin oFLASH_A[8] has GND driving its datain port
    Info: Pin oFLASH_A[9] has GND driving its datain port
    Info: Pin oFLASH_A[10] has GND driving its datain port
    Info: Pin oFLASH_A[11] has GND driving its datain port
    Info: Pin oFLASH_A[12] has GND driving its datain port
    Info: Pin oFLASH_A[13] has GND driving its datain port
    Info: Pin oFLASH_A[14] has GND driving its datain port
    Info: Pin oFLASH_A[15] has GND driving its datain port
    Info: Pin oFLASH_A[16] has GND driving its datain port
    Info: Pin oFLASH_A[17] has GND driving its datain port
    Info: Pin oFLASH_A[18] has GND driving its datain port
    Info: Pin oFLASH_A[19] has GND driving its datain port
    Info: Pin oFLASH_A[20] has GND driving its datain port
    Info: Pin oFLASH_A[21] has GND driving its datain port
    Info: Pin oFLASH_WE_N has GND driving its datain port
    Info: Pin oFLASH_RST_N has GND driving its datain port
    Info: Pin oFLASH_WP_N has GND driving its datain port
    Info: Pin oFLASH_BYTE_N has GND driving its datain port
    Info: Pin oFLASH_OE_N has GND driving its datain port
    Info: Pin oFLASH_CE_N has GND driving its datain port
    Info: Pin oSRAM_A[18] has GND driving its datain port
    Info: Pin oSRAM_ADSP_N has VCC driving its datain port
    Info: Pin oSRAM_ADV_N has VCC driving its datain port
    Info: Pin oSRAM_GW_N has VCC driving its datain port
    Info: Pin oOTG_A[0] has GND driving its datain port
    Info: Pin oOTG_A[1] has GND driving its datain port
    Info: Pin oOTG_CS_N has GND driving its datain port
    Info: Pin oOTG_OE_N has GND driving its datain port
    Info: Pin oOTG_WE_N has GND driving its datain port
    Info: Pin oOTG_RESET_N has GND driving its datain port
    Info: Pin oOTG_DACK0_N has GND driving its datain port
    Info: Pin oOTG_DACK1_N has GND driving its datain port
    Info: Pin oLCD_ON has VCC driving its datain port
    Info: Pin oLCD_BLON has VCC driving its datain port
    Info: Pin oSD_CLK has GND driving its datain port
    Info: Pin oI2C_SCLK has GND driving its datain port
    Info: Pin oVGA_SYNC_N has GND driving its datain port
    Info: Pin oENET_CMD has GND driving its datain port
    Info: Pin oENET_CS_N has GND driving its datain port
    Info: Pin oENET_IOW_N has GND driving its datain port
    Info: Pin oENET_IOR_N has GND driving its datain port
    Info: Pin oENET_RESET_N has GND driving its datain port
    Info: Pin oENET_CLK has GND driving its datain port
    Info: Pin oAUD_DACDAT has GND driving its datain port
    Info: Pin oAUD_XCK has GND driving its datain port
    Info: Pin oTD1_RESET_N has VCC driving its datain port
    Info: Pin oTD2_RESET_N has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: Sdram_Control_4Port:u8|command:command1|OE
        Info: Type bi-directional pin DRAM_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: Sdram_Control_4Port:u9|command:command1|OE
        Info: Type bi-directional pin DRAM_DQ[25] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[16] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[24] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[23] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[31] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[22] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[30] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[21] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[29] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[20] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[28] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[19] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[27] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[18] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[26] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin DRAM_DQ[17] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:sopc_instance|tristate_bridge_avalon_slave_arbitrator:the_tristate_bridge_avalon_slave|ssram_s1_in_a_write_cycle
        Info: Type bi-directional pin SRAM_DQ[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[25] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[16] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[24] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[23] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[31] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[22] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[30] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[21] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[29] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[20] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[28] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[19] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[27] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[18] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[26] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[17] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: DE2_70_SOPC:sopc_instance|cpu:the_cpu|d_address_offset_field[0] (inverted)
        Info: Type bi-directional pin LCD_D[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_D[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_D[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_D[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_D[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_D[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_D[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin LCD_D[1] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: I2C_CCD_Config:u10|I2C_Controller:u0|SDO
        Info: Type bi-directional pin GPIO_1[19] uses the 3.3-V LVTTL I/O standard
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 41 warnings
    Info: Peak virtual memory: 429 megabytes
    Info: Processing ended: Fri Oct 27 16:00:46 2017
    Info: Elapsed time: 00:03:13
    Info: Total CPU time (on all processors): 00:03:12


