Timing Analyzer report for usage_MAX7219
Mon May 13 12:41:03 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'MAX7219:U0|clk_spi'
 13. Slow 1200mV 85C Model Setup: 'sys_clk'
 14. Slow 1200mV 85C Model Setup: 'MAX7219:U0|state.00'
 15. Slow 1200mV 85C Model Hold: 'MAX7219:U0|clk_spi'
 16. Slow 1200mV 85C Model Hold: 'MAX7219:U0|state.00'
 17. Slow 1200mV 85C Model Hold: 'sys_clk'
 18. Slow 1200mV 85C Model Recovery: 'sys_clk'
 19. Slow 1200mV 85C Model Recovery: 'MAX7219:U0|clk_spi'
 20. Slow 1200mV 85C Model Recovery: 'MAX7219:U0|state.00'
 21. Slow 1200mV 85C Model Removal: 'MAX7219:U0|state.00'
 22. Slow 1200mV 85C Model Removal: 'MAX7219:U0|clk_spi'
 23. Slow 1200mV 85C Model Removal: 'sys_clk'
 24. Slow 1200mV 85C Model Metastability Summary
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'MAX7219:U0|clk_spi'
 32. Slow 1200mV 0C Model Setup: 'sys_clk'
 33. Slow 1200mV 0C Model Setup: 'MAX7219:U0|state.00'
 34. Slow 1200mV 0C Model Hold: 'MAX7219:U0|clk_spi'
 35. Slow 1200mV 0C Model Hold: 'MAX7219:U0|state.00'
 36. Slow 1200mV 0C Model Hold: 'sys_clk'
 37. Slow 1200mV 0C Model Recovery: 'sys_clk'
 38. Slow 1200mV 0C Model Recovery: 'MAX7219:U0|clk_spi'
 39. Slow 1200mV 0C Model Recovery: 'MAX7219:U0|state.00'
 40. Slow 1200mV 0C Model Removal: 'MAX7219:U0|state.00'
 41. Slow 1200mV 0C Model Removal: 'MAX7219:U0|clk_spi'
 42. Slow 1200mV 0C Model Removal: 'sys_clk'
 43. Slow 1200mV 0C Model Metastability Summary
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'MAX7219:U0|clk_spi'
 50. Fast 1200mV 0C Model Setup: 'sys_clk'
 51. Fast 1200mV 0C Model Setup: 'MAX7219:U0|state.00'
 52. Fast 1200mV 0C Model Hold: 'MAX7219:U0|state.00'
 53. Fast 1200mV 0C Model Hold: 'MAX7219:U0|clk_spi'
 54. Fast 1200mV 0C Model Hold: 'sys_clk'
 55. Fast 1200mV 0C Model Recovery: 'sys_clk'
 56. Fast 1200mV 0C Model Recovery: 'MAX7219:U0|clk_spi'
 57. Fast 1200mV 0C Model Recovery: 'MAX7219:U0|state.00'
 58. Fast 1200mV 0C Model Removal: 'MAX7219:U0|clk_spi'
 59. Fast 1200mV 0C Model Removal: 'sys_clk'
 60. Fast 1200mV 0C Model Removal: 'MAX7219:U0|state.00'
 61. Fast 1200mV 0C Model Metastability Summary
 62. Multicorner Timing Analysis Summary
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Recovery Transfers
 71. Removal Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths Summary
 75. Clock Status Summary
 76. Unconstrained Input Ports
 77. Unconstrained Output Ports
 78. Unconstrained Input Ports
 79. Unconstrained Output Ports
 80. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; usage_MAX7219                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10E22C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processors 3-8         ;   0.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; _rst                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { _rst }                ;
; MAX7219:U0|clk_spi  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MAX7219:U0|clk_spi }  ;
; MAX7219:U0|state.00 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MAX7219:U0|state.00 } ;
; sys_clk             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk }             ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                 ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 220.75 MHz ; 220.75 MHz      ; MAX7219:U0|clk_spi  ;                                                               ;
; 289.44 MHz ; 250.0 MHz       ; sys_clk             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 732.6 MHz  ; 402.09 MHz      ; MAX7219:U0|state.00 ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; MAX7219:U0|clk_spi  ; -3.738 ; -34.694       ;
; sys_clk             ; -2.455 ; -12.433       ;
; MAX7219:U0|state.00 ; -0.365 ; -0.854        ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; MAX7219:U0|clk_spi  ; 0.453 ; 0.000         ;
; MAX7219:U0|state.00 ; 0.454 ; 0.000         ;
; sys_clk             ; 0.499 ; 0.000         ;
+---------------------+-------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary      ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; sys_clk             ; 0.053 ; 0.000         ;
; MAX7219:U0|clk_spi  ; 0.558 ; 0.000         ;
; MAX7219:U0|state.00 ; 0.699 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Removal Summary        ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; MAX7219:U0|state.00 ; -0.708 ; -2.832        ;
; MAX7219:U0|clk_spi  ; -0.639 ; -6.906        ;
; sys_clk             ; -0.088 ; -0.616        ;
+---------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; sys_clk             ; -3.000 ; -13.409            ;
; _rst                ; -3.000 ; -3.000             ;
; MAX7219:U0|clk_spi  ; -1.487 ; -19.331            ;
; MAX7219:U0|state.00 ; -1.487 ; -5.948             ;
+---------------------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MAX7219:U0|clk_spi'                                                                                                  ;
+--------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; -3.738 ; IRreg[0]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.263     ; 3.976      ;
; -3.530 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 4.450      ;
; -3.473 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.082     ; 4.392      ;
; -3.444 ; IRreg[1]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.263     ; 3.682      ;
; -3.403 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 4.325      ;
; -3.343 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.082     ; 4.262      ;
; -3.279 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 4.201      ;
; -3.224 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 4.146      ;
; -3.213 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.057     ; 4.157      ;
; -3.194 ; IRreg[2]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.263     ; 3.432      ;
; -3.171 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.056     ; 4.116      ;
; -3.171 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.056     ; 4.116      ;
; -3.111 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.057     ; 4.055      ;
; -3.103 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.057     ; 4.047      ;
; -3.097 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 4.019      ;
; -3.089 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.057     ; 4.033      ;
; -3.047 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.056     ; 3.992      ;
; -3.047 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.056     ; 3.992      ;
; -3.034 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.057     ; 3.978      ;
; -3.010 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 3.932      ;
; -2.992 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.056     ; 3.937      ;
; -2.992 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.056     ; 3.937      ;
; -2.929 ; MAX7219:U0|state.finished ; MAX7219:U0|state.00       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.078     ; 3.852      ;
; -2.915 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.057     ; 3.859      ;
; -2.911 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.831      ;
; -2.907 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.057     ; 3.851      ;
; -2.899 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.819      ;
; -2.865 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.056     ; 3.810      ;
; -2.865 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.056     ; 3.810      ;
; -2.841 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 3.763      ;
; -2.820 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.057     ; 3.764      ;
; -2.797 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.718      ;
; -2.778 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.056     ; 3.723      ;
; -2.778 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.056     ; 3.723      ;
; -2.626 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.057     ; 3.570      ;
; -2.619 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.057     ; 3.563      ;
; -2.589 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.078     ; 3.512      ;
; -2.589 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.078     ; 3.512      ;
; -2.408 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 3.330      ;
; -2.255 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.263     ; 2.493      ;
; -2.118 ; display[3][2]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.420      ; 3.529      ;
; -2.106 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.049     ; 3.058      ;
; -2.103 ; display[6][0]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.459      ; 3.553      ;
; -2.090 ; display[2][5]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.459      ; 3.540      ;
; -2.081 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 3.003      ;
; -2.054 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.049     ; 3.006      ;
; -1.969 ; MAX7219:U0|state.finished ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.078     ; 2.892      ;
; -1.859 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.103     ; 2.757      ;
; -1.793 ; _rst                      ; MAX7219:U0|CLK            ; _rst                ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 5.266      ;
; -1.739 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.104     ; 2.636      ;
; -1.697 ; _rst                      ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.500        ; 3.004      ; 5.192      ;
; -1.673 ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 5.417      ;
; -1.651 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.104     ; 2.548      ;
; -1.539 ; display[6][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.418      ; 2.948      ;
; -1.523 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.103     ; 2.421      ;
; -1.521 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 2.442      ;
; -1.521 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 2.441      ;
; -1.502 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.078     ; 2.425      ;
; -1.473 ; display[4][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.419      ; 2.883      ;
; -1.452 ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 3.012      ; 5.226      ;
; -1.420 ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 5.664      ;
; -1.411 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 2.332      ;
; -1.403 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.104     ; 2.300      ;
; -1.315 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.104     ; 2.212      ;
; -1.285 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.104     ; 2.182      ;
; -1.271 ; display[5][6]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.458      ; 2.720      ;
; -1.232 ; _rst                      ; MAX7219:U0|CLK            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 5.205      ;
; -1.217 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 4.961      ;
; -1.189 ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 4.933      ;
; -1.165 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.105     ; 2.061      ;
; -1.135 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 2.056      ;
; -1.128 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 4.872      ;
; -1.092 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.014      ;
; -1.077 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.105     ; 1.973      ;
; -1.072 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 3.004      ; 4.838      ;
; -1.071 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 4.815      ;
; -1.069 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 3.005      ; 4.836      ;
; -1.053 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 3.005      ; 4.820      ;
; -1.041 ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 3.012      ; 5.315      ;
; -1.035 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.957      ;
; -1.023 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 5.267      ;
; -1.021 ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 4.765      ;
; -1.015 ; _rst                      ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 3.004      ; 5.010      ;
; -0.942 ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 3.004      ; 4.708      ;
; -0.915 ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 5.159      ;
; -0.908 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 5.152      ;
; -0.850 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 3.004      ; 5.116      ;
; -0.843 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 3.005      ; 5.110      ;
; -0.835 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 5.079      ;
; -0.826 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 3.005      ; 5.093      ;
; -0.805 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 1.726      ;
; -0.797 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.719      ;
; -0.781 ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 5.025      ;
; -0.759 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.681      ;
; -0.746 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.668      ;
; -0.470 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.392      ;
; -0.405 ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 3.004      ; 4.671      ;
; -0.382 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 1.302      ;
; -0.340 ; MAX7219:U0|flag[2]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.262      ;
; -0.338 ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.260      ;
+--------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                       ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -2.455 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 3.376      ;
; -2.377 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 3.298      ;
; -2.271 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 3.192      ;
; -2.198 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 3.119      ;
; -2.078 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.999      ;
; -1.946 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.867      ;
; -1.663 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.584      ;
; -1.663 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.584      ;
; -1.663 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.584      ;
; -1.663 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.584      ;
; -1.663 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.584      ;
; -1.663 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.584      ;
; -1.484 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.405      ;
; -1.484 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.405      ;
; -1.484 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.405      ;
; -1.484 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.405      ;
; -1.484 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.405      ;
; -1.484 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.405      ;
; -1.459 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.500        ; 2.485      ; 4.696      ;
; -1.334 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.255      ;
; -1.334 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.255      ;
; -1.334 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.255      ;
; -1.334 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.255      ;
; -1.334 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.255      ;
; -1.334 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.255      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -1.012 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 1.000        ; 2.485      ; 4.749      ;
; -0.957 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 1.878      ;
; -0.957 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 1.878      ;
; -0.957 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 1.878      ;
; -0.957 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 1.878      ;
; -0.957 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 1.878      ;
; -0.957 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 1.878      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MAX7219:U0|state.00'                                                                 ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; -0.365 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.080     ; 1.286      ;
; -0.361 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.080     ; 1.282      ;
; -0.355 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.080     ; 1.276      ;
; -0.128 ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.080     ; 1.049      ;
; -0.128 ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.080     ; 1.049      ;
; -0.126 ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.080     ; 1.047      ;
; 0.063  ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.080     ; 0.858      ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MAX7219:U0|clk_spi'                                                                                                  ;
+-------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; 0.453 ; MAX7219:U0|Din            ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 0.746      ;
; 0.455 ; MAX7219:U0|CLK            ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 0.746      ;
; 0.553 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 0.844      ;
; 0.693 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 4.315      ;
; 0.738 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 3.154      ; 4.385      ;
; 0.738 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 3.154      ; 4.385      ;
; 0.744 ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 3.153      ; 4.390      ;
; 0.777 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 3.153      ; 4.423      ;
; 0.791 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 1.082      ;
; 0.792 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.082      ; 1.086      ;
; 0.793 ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 1.084      ;
; 0.806 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 1.099      ;
; 0.808 ; MAX7219:U0|flag[2]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 1.099      ;
; 0.965 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 1.256      ;
; 1.137 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 4.759      ;
; 1.137 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 4.759      ;
; 1.180 ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 4.802      ;
; 1.204 ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 3.161      ; 4.858      ;
; 1.222 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 1.513      ;
; 1.223 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 1.514      ;
; 1.272 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 4.394      ;
; 1.280 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 1.571      ;
; 1.293 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 3.154      ; 4.440      ;
; 1.293 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 3.154      ; 4.440      ;
; 1.302 ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 4.924      ;
; 1.306 ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 3.153      ; 4.452      ;
; 1.310 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.078      ; 1.600      ;
; 1.332 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 3.153      ; 4.478      ;
; 1.422 ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 4.544      ;
; 1.439 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 4.561      ;
; 1.439 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 4.561      ;
; 1.460 ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 5.082      ;
; 1.480 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 1.771      ;
; 1.538 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 1.829      ;
; 1.559 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.055      ; 1.826      ;
; 1.567 ; display[5][6]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.678      ; 2.487      ;
; 1.573 ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 4.695      ;
; 1.588 ; _rst                      ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 3.153      ; 4.983      ;
; 1.593 ; display[3][2]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.642      ; 2.477      ;
; 1.623 ; _rst                      ; MAX7219:U0|CLK            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 4.994      ;
; 1.628 ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 3.161      ; 4.782      ;
; 1.667 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.078      ; 1.957      ;
; 1.677 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.055      ; 1.944      ;
; 1.709 ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 4.831      ;
; 1.741 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.056      ; 2.009      ;
; 1.746 ; display[4][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.641      ; 2.629      ;
; 1.763 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.056      ; 2.031      ;
; 1.781 ; display[6][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.640      ; 2.663      ;
; 1.859 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.056      ; 2.127      ;
; 1.882 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 2.175      ;
; 1.901 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.193      ;
; 1.906 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.078      ; 2.196      ;
; 1.926 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.078      ; 2.216      ;
; 1.945 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.057      ; 2.214      ;
; 1.953 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.245      ;
; 1.959 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 0.039      ; 1.730      ;
; 1.962 ; display[2][5]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.679      ; 2.883      ;
; 2.062 ; display[6][0]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.679      ; 2.983      ;
; 2.063 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.056      ; 2.331      ;
; 2.176 ; _rst                      ; MAX7219:U0|CLK            ; _rst                ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 5.047      ;
; 2.181 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.056      ; 2.449      ;
; 2.263 ; _rst                      ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; -0.500       ; 3.153      ; 5.158      ;
; 2.267 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.057      ; 2.536      ;
; 2.291 ; MAX7219:U0|state.finished ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.583      ;
; 2.340 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.632      ;
; 2.341 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 2.634      ;
; 2.371 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.111      ; 2.694      ;
; 2.381 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.111      ; 2.704      ;
; 2.469 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.760      ;
; 2.487 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.103      ; 2.802      ;
; 2.529 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.103      ; 2.844      ;
; 2.538 ; IRreg[1]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 0.039      ; 2.309      ;
; 2.583 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.103      ; 2.898      ;
; 2.619 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.103      ; 2.934      ;
; 2.623 ; IRreg[0]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 0.039      ; 2.394      ;
; 2.677 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.103      ; 2.992      ;
; 2.734 ; IRreg[2]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 0.039      ; 2.505      ;
; 2.753 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 3.044      ;
; 3.033 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.325      ;
; 3.033 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.325      ;
; 3.039 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 3.330      ;
; 3.099 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.082      ; 3.393      ;
; 3.167 ; MAX7219:U0|state.finished ; MAX7219:U0|state.00       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.459      ;
; 3.203 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 3.496      ;
; 3.220 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 3.513      ;
; 3.318 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.104      ; 3.634      ;
; 3.318 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.104      ; 3.634      ;
; 3.357 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.103      ; 3.672      ;
; 3.409 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 3.700      ;
; 3.454 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.104      ; 3.770      ;
; 3.454 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.104      ; 3.770      ;
; 3.493 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.103      ; 3.808      ;
; 3.506 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 3.797      ;
; 3.512 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 3.803      ;
; 3.532 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 3.823      ;
; 3.551 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.104      ; 3.867      ;
; 3.551 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.104      ; 3.867      ;
+-------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MAX7219:U0|state.00'                                                                 ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.454 ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.080      ; 0.758      ;
; 0.597 ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.080      ; 0.889      ;
; 0.598 ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.080      ; 0.890      ;
; 0.599 ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.080      ; 0.891      ;
; 0.792 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.080      ; 1.084      ;
; 0.806 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.080      ; 1.098      ;
; 0.810 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.080      ; 1.102      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                       ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; 0.499 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 0.791      ;
; 0.747 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.040      ;
; 0.755 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.047      ;
; 0.790 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.082      ;
; 1.101 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.394      ;
; 1.109 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.401      ;
; 1.116 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.408      ;
; 1.118 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.410      ;
; 1.128 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.420      ;
; 1.137 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.429      ;
; 1.232 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.524      ;
; 1.233 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.525      ;
; 1.242 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.534      ;
; 1.249 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.541      ;
; 1.268 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.560      ;
; 1.276 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.000        ; 2.580      ; 4.359      ;
; 1.277 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.569      ;
; 1.373 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.665      ;
; 1.408 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.700      ;
; 1.436 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.728      ;
; 1.436 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.728      ;
; 1.436 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.728      ;
; 1.436 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.728      ;
; 1.656 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.948      ;
; 1.656 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.948      ;
; 1.656 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.948      ;
; 1.656 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.948      ;
; 1.656 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.948      ;
; 1.712 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.004      ;
; 1.767 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; -0.500       ; 2.580      ; 4.350      ;
; 1.855 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.147      ;
; 1.855 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.147      ;
; 1.954 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.246      ;
; 1.954 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.246      ;
; 1.954 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.246      ;
; 2.182 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.474      ;
; 2.325 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.617      ;
; 2.459 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.751      ;
; 2.553 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.845      ;
; 2.670 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.962      ;
; 2.696 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.988      ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sys_clk'                                                                    ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.053 ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; 0.500        ; 2.485      ; 2.913      ;
; 0.053 ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; 0.500        ; 2.485      ; 2.913      ;
; 0.053 ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; 0.500        ; 2.485      ; 2.913      ;
; 0.053 ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; 0.500        ; 2.485      ; 2.913      ;
; 0.053 ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; 0.500        ; 2.485      ; 2.913      ;
; 0.053 ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; 0.500        ; 2.485      ; 2.913      ;
; 0.053 ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; 0.500        ; 2.485      ; 2.913      ;
; 0.585 ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; 1.000        ; 2.485      ; 2.881      ;
; 0.585 ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; 1.000        ; 2.485      ; 2.881      ;
; 0.585 ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; 1.000        ; 2.485      ; 2.881      ;
; 0.585 ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; 1.000        ; 2.485      ; 2.881      ;
; 0.585 ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; 1.000        ; 2.485      ; 2.881      ;
; 0.585 ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; 1.000        ; 2.485      ; 2.881      ;
; 0.585 ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; 1.000        ; 2.485      ; 2.881      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'MAX7219:U0|clk_spi'                                                                       ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; 0.558 ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 2.915      ;
; 0.558 ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 2.915      ;
; 0.558 ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 2.915      ;
; 0.558 ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 2.915      ;
; 0.558 ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 2.915      ;
; 0.558 ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.982      ; 2.915      ;
; 0.559 ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.981      ; 2.913      ;
; 0.560 ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 3.005      ; 2.936      ;
; 0.560 ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 3.005      ; 2.936      ;
; 0.560 ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 3.012      ; 2.943      ;
; 0.576 ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 3.004      ; 2.919      ;
; 1.090 ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 3.005      ; 2.906      ;
; 1.090 ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 2.883      ;
; 1.090 ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 2.883      ;
; 1.090 ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 2.883      ;
; 1.090 ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 2.883      ;
; 1.090 ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 2.883      ;
; 1.090 ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.982      ; 2.883      ;
; 1.090 ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 3.005      ; 2.906      ;
; 1.090 ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 3.012      ; 2.913      ;
; 1.091 ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.981      ; 2.881      ;
; 1.101 ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 3.004      ; 2.894      ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'MAX7219:U0|state.00'                                                      ;
+-------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; 0.699 ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 3.114      ; 2.906      ;
; 0.699 ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 3.114      ; 2.906      ;
; 0.699 ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 3.114      ; 2.906      ;
; 0.699 ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 3.114      ; 2.906      ;
; 1.169 ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 3.114      ; 2.936      ;
; 1.169 ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 3.114      ; 2.936      ;
; 1.169 ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 3.114      ; 2.936      ;
; 1.169 ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 3.114      ; 2.936      ;
+-------+-----------+----------+--------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'MAX7219:U0|state.00'                                                        ;
+--------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; -0.708 ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 3.267      ; 2.801      ;
; -0.708 ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 3.267      ; 2.801      ;
; -0.708 ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 3.267      ; 2.801      ;
; -0.708 ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 3.267      ; 2.801      ;
; -0.241 ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 3.267      ; 2.768      ;
; -0.241 ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 3.267      ; 2.768      ;
; -0.241 ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 3.267      ; 2.768      ;
; -0.241 ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 3.267      ; 2.768      ;
+--------+-----------+----------+--------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'MAX7219:U0|clk_spi'                                                                         ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; -0.639 ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 3.153      ; 2.756      ;
; -0.629 ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 3.161      ; 2.774      ;
; -0.628 ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 3.154      ; 2.768      ;
; -0.628 ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 3.154      ; 2.768      ;
; -0.626 ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 2.745      ;
; -0.626 ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 2.745      ;
; -0.626 ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 3.128      ; 2.744      ;
; -0.626 ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 2.745      ;
; -0.626 ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 2.745      ;
; -0.626 ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 2.745      ;
; -0.626 ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 3.129      ; 2.745      ;
; -0.110 ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 3.153      ; 2.785      ;
; -0.095 ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 3.154      ; 2.801      ;
; -0.095 ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 3.154      ; 2.801      ;
; -0.095 ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 3.161      ; 2.808      ;
; -0.090 ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 2.781      ;
; -0.090 ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 2.781      ;
; -0.090 ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 3.128      ; 2.780      ;
; -0.090 ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 2.781      ;
; -0.090 ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 2.781      ;
; -0.090 ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 2.781      ;
; -0.090 ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 3.129      ; 2.781      ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sys_clk'                                                                      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.088 ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; 0.000        ; 2.580      ; 2.744      ;
; -0.088 ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; 0.000        ; 2.580      ; 2.744      ;
; -0.088 ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; 0.000        ; 2.580      ; 2.744      ;
; -0.088 ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; 0.000        ; 2.580      ; 2.744      ;
; -0.088 ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; 0.000        ; 2.580      ; 2.744      ;
; -0.088 ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; 0.000        ; 2.580      ; 2.744      ;
; -0.088 ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; 0.000        ; 2.580      ; 2.744      ;
; 0.448  ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; -0.500       ; 2.580      ; 2.780      ;
; 0.448  ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; -0.500       ; 2.580      ; 2.780      ;
; 0.448  ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; -0.500       ; 2.580      ; 2.780      ;
; 0.448  ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; -0.500       ; 2.580      ; 2.780      ;
; 0.448  ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; -0.500       ; 2.580      ; 2.780      ;
; 0.448  ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; -0.500       ; 2.580      ; 2.780      ;
; 0.448  ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; -0.500       ; 2.580      ; 2.780      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                  ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 235.29 MHz ; 235.29 MHz      ; MAX7219:U0|clk_spi  ;                                                               ;
; 310.08 MHz ; 250.0 MHz       ; sys_clk             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 815.0 MHz  ; 402.09 MHz      ; MAX7219:U0|state.00 ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; MAX7219:U0|clk_spi  ; -3.374 ; -31.843       ;
; sys_clk             ; -2.225 ; -11.021       ;
; MAX7219:U0|state.00 ; -0.227 ; -0.466        ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; MAX7219:U0|clk_spi  ; 0.401 ; 0.000         ;
; MAX7219:U0|state.00 ; 0.404 ; 0.000         ;
; sys_clk             ; 0.463 ; 0.000         ;
+---------------------+-------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary       ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; sys_clk             ; 0.123 ; 0.000         ;
; MAX7219:U0|clk_spi  ; 0.594 ; 0.000         ;
; MAX7219:U0|state.00 ; 0.624 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Removal Summary         ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; MAX7219:U0|state.00 ; -0.615 ; -2.460        ;
; MAX7219:U0|clk_spi  ; -0.600 ; -6.471        ;
; sys_clk             ; -0.086 ; -0.602        ;
+---------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; sys_clk             ; -3.000 ; -13.409           ;
; _rst                ; -3.000 ; -3.000            ;
; MAX7219:U0|clk_spi  ; -1.487 ; -19.331           ;
; MAX7219:U0|state.00 ; -1.487 ; -5.948            ;
+---------------------+--------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MAX7219:U0|clk_spi'                                                                                                   ;
+--------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; -3.374 ; IRreg[0]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.168     ; 3.708      ;
; -3.250 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 4.179      ;
; -3.168 ; IRreg[1]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.168     ; 3.502      ;
; -3.161 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.074     ; 4.089      ;
; -3.133 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 4.064      ;
; -3.055 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 3.986      ;
; -3.041 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.074     ; 3.969      ;
; -2.982 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 3.913      ;
; -2.951 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.051     ; 3.902      ;
; -2.908 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 3.860      ;
; -2.908 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 3.860      ;
; -2.891 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.051     ; 3.842      ;
; -2.883 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.051     ; 3.834      ;
; -2.873 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.051     ; 3.824      ;
; -2.866 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 3.797      ;
; -2.838 ; IRreg[2]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.168     ; 3.172      ;
; -2.830 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 3.782      ;
; -2.830 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 3.782      ;
; -2.803 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 3.734      ;
; -2.800 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.051     ; 3.751      ;
; -2.757 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 3.709      ;
; -2.757 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 3.709      ;
; -2.729 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 3.658      ;
; -2.709 ; MAX7219:U0|state.finished ; MAX7219:U0|state.00       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.070     ; 3.641      ;
; -2.684 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.051     ; 3.635      ;
; -2.641 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 3.593      ;
; -2.641 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 3.593      ;
; -2.640 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 3.569      ;
; -2.628 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 3.558      ;
; -2.621 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.051     ; 3.572      ;
; -2.598 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.051     ; 3.549      ;
; -2.596 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 3.527      ;
; -2.578 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 3.530      ;
; -2.578 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 3.530      ;
; -2.449 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.051     ; 3.400      ;
; -2.442 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.051     ; 3.393      ;
; -2.362 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.070     ; 3.294      ;
; -2.362 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.070     ; 3.294      ;
; -2.239 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 3.170      ;
; -2.030 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.168     ; 2.364      ;
; -1.988 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.043     ; 2.947      ;
; -1.971 ; display[3][2]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.383      ; 3.346      ;
; -1.968 ; display[2][5]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.419      ; 3.379      ;
; -1.947 ; display[6][0]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.419      ; 3.358      ;
; -1.936 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 2.867      ;
; -1.928 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.043     ; 2.887      ;
; -1.790 ; MAX7219:U0|state.finished ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.070     ; 2.722      ;
; -1.709 ; _rst                      ; MAX7219:U0|CLK            ; _rst                ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 4.948      ;
; -1.705 ; _rst                      ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.500        ; 2.767      ; 4.964      ;
; -1.702 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.093     ; 2.611      ;
; -1.582 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.094     ; 2.490      ;
; -1.507 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.094     ; 2.415      ;
; -1.437 ; display[6][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.381      ; 2.810      ;
; -1.429 ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 5.418      ;
; -1.400 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.093     ; 2.309      ;
; -1.380 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.070     ; 2.312      ;
; -1.377 ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 4.866      ;
; -1.367 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 2.297      ;
; -1.352 ; display[4][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.382      ; 2.726      ;
; -1.339 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.268      ;
; -1.280 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.094     ; 2.188      ;
; -1.261 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.190      ;
; -1.252 ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.775      ; 4.769      ;
; -1.205 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.094     ; 2.113      ;
; -1.173 ; display[5][6]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.418      ; 2.583      ;
; -1.153 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.095     ; 2.060      ;
; -1.109 ; _rst                      ; MAX7219:U0|CLK            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 4.848      ;
; -1.047 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 5.036      ;
; -1.033 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.096     ; 1.939      ;
; -1.009 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 1.938      ;
; -0.979 ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.775      ; 4.996      ;
; -0.971 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 4.460      ;
; -0.958 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.096     ; 1.864      ;
; -0.947 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 4.936      ;
; -0.944 ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 4.933      ;
; -0.939 ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 4.428      ;
; -0.914 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 4.403      ;
; -0.908 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.839      ;
; -0.890 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 4.379      ;
; -0.881 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.768      ; 4.891      ;
; -0.876 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.767      ; 4.885      ;
; -0.874 ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.767      ; 4.383      ;
; -0.859 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.768      ; 4.869      ;
; -0.849 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 4.838      ;
; -0.845 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.767      ; 4.354      ;
; -0.836 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.768      ; 4.346      ;
; -0.830 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.761      ;
; -0.821 ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 4.810      ;
; -0.818 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.768      ; 4.328      ;
; -0.812 ; _rst                      ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 2.767      ; 4.571      ;
; -0.778 ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 4.267      ;
; -0.713 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 1.642      ;
; -0.629 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.560      ;
; -0.579 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.510      ;
; -0.573 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.504      ;
; -0.328 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.259      ;
; -0.305 ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 2.767      ; 4.314      ;
; -0.240 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 1.169      ;
; -0.203 ; MAX7219:U0|flag[2]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.134      ;
; -0.202 ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.133      ;
+--------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                        ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -2.225 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 3.156      ;
; -2.225 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 3.156      ;
; -2.054 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.985      ;
; -2.003 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.934      ;
; -1.916 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.847      ;
; -1.791 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.722      ;
; -1.466 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.397      ;
; -1.466 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.397      ;
; -1.466 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.397      ;
; -1.466 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.397      ;
; -1.466 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.397      ;
; -1.466 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.397      ;
; -1.360 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.500        ; 2.284      ; 4.376      ;
; -1.276 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.207      ;
; -1.276 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.207      ;
; -1.276 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.207      ;
; -1.276 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.207      ;
; -1.276 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.207      ;
; -1.276 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.207      ;
; -1.157 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.088      ;
; -1.157 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.088      ;
; -1.157 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.088      ;
; -1.157 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.088      ;
; -1.157 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.088      ;
; -1.157 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 2.088      ;
; -1.032 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.963      ;
; -1.032 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.963      ;
; -1.032 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.963      ;
; -1.032 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.963      ;
; -1.032 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.963      ;
; -1.032 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.963      ;
; -0.993 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 1.000        ; 2.284      ; 4.509      ;
; -0.974 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.905      ;
; -0.974 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.905      ;
; -0.974 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.905      ;
; -0.974 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.905      ;
; -0.974 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.905      ;
; -0.974 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.905      ;
; -0.809 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.740      ;
; -0.809 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.740      ;
; -0.809 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.740      ;
; -0.809 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.740      ;
; -0.809 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.740      ;
; -0.809 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.071     ; 1.740      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MAX7219:U0|state.00'                                                                  ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; -0.227 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.070     ; 1.159      ;
; -0.223 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.070     ; 1.155      ;
; -0.221 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.070     ; 1.153      ;
; -0.016 ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.070     ; 0.948      ;
; -0.016 ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.070     ; 0.948      ;
; -0.014 ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.070     ; 0.946      ;
; 0.162  ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.070     ; 0.770      ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MAX7219:U0|clk_spi'                                                                                                   ;
+-------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; 0.401 ; MAX7219:U0|Din            ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 0.669      ;
; 0.403 ; MAX7219:U0|CLK            ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 0.669      ;
; 0.520 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 0.786      ;
; 0.635 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 3.971      ;
; 0.698 ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 2.903      ; 4.056      ;
; 0.710 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 2.904      ; 4.069      ;
; 0.710 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 2.904      ; 4.069      ;
; 0.724 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.074      ; 0.993      ;
; 0.733 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 0.999      ;
; 0.737 ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 1.003      ;
; 0.740 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 2.903      ; 4.098      ;
; 0.751 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.019      ;
; 0.755 ; MAX7219:U0|flag[2]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 1.021      ;
; 0.900 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 1.166      ;
; 1.139 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 1.405      ;
; 1.141 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 1.407      ;
; 1.159 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.070      ; 1.424      ;
; 1.175 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 1.441      ;
; 1.180 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 4.516      ;
; 1.180 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 4.516      ;
; 1.206 ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 2.910      ; 4.571      ;
; 1.223 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 2.904      ; 4.082      ;
; 1.227 ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 4.063      ;
; 1.246 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 2.904      ; 4.105      ;
; 1.253 ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 4.589      ;
; 1.255 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 4.091      ;
; 1.276 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 4.112      ;
; 1.276 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 4.112      ;
; 1.287 ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 2.903      ; 4.145      ;
; 1.299 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 2.903      ; 4.157      ;
; 1.365 ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 4.701      ;
; 1.377 ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 4.213      ;
; 1.380 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 1.646      ;
; 1.387 ; display[5][6]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.619      ; 2.231      ;
; 1.391 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.049      ; 1.635      ;
; 1.406 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 1.672      ;
; 1.407 ; display[3][2]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.585      ; 2.217      ;
; 1.419 ; _rst                      ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 2.903      ; 4.547      ;
; 1.487 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.070      ; 1.752      ;
; 1.493 ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 4.329      ;
; 1.495 ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 2.910      ; 4.360      ;
; 1.504 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.049      ; 1.748      ;
; 1.540 ; _rst                      ; MAX7219:U0|CLK            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 4.646      ;
; 1.545 ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 4.881      ;
; 1.547 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.050      ; 1.792      ;
; 1.555 ; display[4][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.584      ; 2.364      ;
; 1.577 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.050      ; 1.822      ;
; 1.589 ; display[6][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.583      ; 2.397      ;
; 1.660 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.050      ; 1.905      ;
; 1.672 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 1.939      ;
; 1.686 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.954      ;
; 1.716 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.070      ; 1.981      ;
; 1.726 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.070      ; 1.991      ;
; 1.733 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.051      ; 1.979      ;
; 1.747 ; display[2][5]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.620      ; 2.592      ;
; 1.773 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 2.040      ;
; 1.777 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 0.104      ; 1.596      ;
; 1.836 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.050      ; 2.081      ;
; 1.847 ; display[6][0]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.620      ; 2.692      ;
; 1.949 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.050      ; 2.194      ;
; 2.022 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.051      ; 2.268      ;
; 2.085 ; MAX7219:U0|state.finished ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 2.353      ;
; 2.107 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.100      ; 2.402      ;
; 2.120 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.100      ; 2.415      ;
; 2.121 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 2.388      ;
; 2.132 ; _rst                      ; MAX7219:U0|CLK            ; _rst                ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 4.738      ;
; 2.149 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 2.417      ;
; 2.196 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.462      ;
; 2.252 ; IRreg[1]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 0.104      ; 2.071      ;
; 2.256 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.093      ; 2.544      ;
; 2.269 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.093      ; 2.557      ;
; 2.299 ; _rst                      ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; -0.500       ; 2.903      ; 4.927      ;
; 2.328 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.093      ; 2.616      ;
; 2.357 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.093      ; 2.645      ;
; 2.390 ; IRreg[0]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 0.104      ; 2.209      ;
; 2.412 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.093      ; 2.700      ;
; 2.465 ; IRreg[2]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 0.104      ; 2.284      ;
; 2.469 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.735      ;
; 2.755 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 3.021      ;
; 2.776 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.074      ; 3.045      ;
; 2.788 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 3.056      ;
; 2.788 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 3.056      ;
; 2.889 ; MAX7219:U0|state.finished ; MAX7219:U0|state.00       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 3.157      ;
; 2.915 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 3.183      ;
; 2.953 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 3.221      ;
; 3.006 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.094      ; 3.295      ;
; 3.006 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.094      ; 3.295      ;
; 3.036 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.093      ; 3.324      ;
; 3.078 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 3.344      ;
; 3.153 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.094      ; 3.442      ;
; 3.153 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.094      ; 3.442      ;
; 3.160 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 3.426      ;
; 3.170 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 3.436      ;
; 3.170 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 3.436      ;
; 3.183 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.093      ; 3.471      ;
; 3.235 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.094      ; 3.524      ;
; 3.235 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.094      ; 3.524      ;
+-------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MAX7219:U0|state.00'                                                                  ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.404 ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.070      ; 0.669      ;
; 0.419 ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.070      ; 0.684      ;
; 0.554 ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.070      ; 0.819      ;
; 0.555 ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.070      ; 0.820      ;
; 0.556 ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.070      ; 0.821      ;
; 0.740 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.070      ; 1.005      ;
; 0.750 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.070      ; 1.015      ;
; 0.754 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.070      ; 1.019      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                        ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; 0.463 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 0.729      ;
; 0.696 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 0.963      ;
; 0.703 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 0.969      ;
; 0.738 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.004      ;
; 1.015 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.281      ;
; 1.020 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.286      ;
; 1.021 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.287      ;
; 1.022 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.288      ;
; 1.030 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.296      ;
; 1.032 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.298      ;
; 1.048 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.314      ;
; 1.117 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.383      ;
; 1.117 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.383      ;
; 1.137 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.403      ;
; 1.142 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.408      ;
; 1.154 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.420      ;
; 1.170 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.436      ;
; 1.178 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.000        ; 2.368      ; 4.011      ;
; 1.239 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.505      ;
; 1.276 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.542      ;
; 1.341 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.607      ;
; 1.341 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.607      ;
; 1.341 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.607      ;
; 1.341 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.607      ;
; 1.546 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.812      ;
; 1.546 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.812      ;
; 1.546 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.812      ;
; 1.546 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.812      ;
; 1.546 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.812      ;
; 1.588 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; -0.500       ; 2.368      ; 3.921      ;
; 1.594 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.860      ;
; 1.728 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.994      ;
; 1.728 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 1.994      ;
; 1.830 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 2.096      ;
; 1.830 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 2.096      ;
; 1.830 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 2.096      ;
; 1.955 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 2.221      ;
; 2.089 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 2.355      ;
; 2.223 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 2.489      ;
; 2.273 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 2.539      ;
; 2.373 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 2.639      ;
; 2.437 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.071      ; 2.703      ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sys_clk'                                                                     ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.123 ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; 0.500        ; 2.284      ; 2.643      ;
; 0.123 ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; 0.500        ; 2.284      ; 2.643      ;
; 0.123 ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; 0.500        ; 2.284      ; 2.643      ;
; 0.123 ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; 0.500        ; 2.284      ; 2.643      ;
; 0.123 ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; 0.500        ; 2.284      ; 2.643      ;
; 0.123 ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; 0.500        ; 2.284      ; 2.643      ;
; 0.123 ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; 0.500        ; 2.284      ; 2.643      ;
; 0.623 ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; 1.000        ; 2.284      ; 2.643      ;
; 0.623 ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; 1.000        ; 2.284      ; 2.643      ;
; 0.623 ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; 1.000        ; 2.284      ; 2.643      ;
; 0.623 ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; 1.000        ; 2.284      ; 2.643      ;
; 0.623 ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; 1.000        ; 2.284      ; 2.643      ;
; 0.623 ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; 1.000        ; 2.284      ; 2.643      ;
; 0.623 ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; 1.000        ; 2.284      ; 2.643      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'MAX7219:U0|clk_spi'                                                                        ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; 0.594 ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.745      ; 2.643      ;
; 0.595 ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 2.644      ;
; 0.595 ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 2.644      ;
; 0.595 ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 2.644      ;
; 0.595 ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 2.644      ;
; 0.595 ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 2.644      ;
; 0.595 ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.747      ; 2.644      ;
; 0.596 ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.775      ; 2.671      ;
; 0.597 ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.768      ; 2.663      ;
; 0.597 ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.768      ; 2.663      ;
; 0.610 ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 2.767      ; 2.649      ;
; 1.093 ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.768      ; 2.667      ;
; 1.093 ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 2.646      ;
; 1.093 ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 2.646      ;
; 1.093 ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 2.646      ;
; 1.093 ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 2.646      ;
; 1.093 ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 2.646      ;
; 1.093 ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.747      ; 2.646      ;
; 1.093 ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.768      ; 2.667      ;
; 1.093 ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.775      ; 2.674      ;
; 1.094 ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.745      ; 2.643      ;
; 1.105 ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 2.767      ; 2.654      ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'MAX7219:U0|state.00'                                                       ;
+-------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; 0.624 ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 2.799      ; 2.667      ;
; 0.624 ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 2.799      ; 2.667      ;
; 0.624 ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 2.799      ; 2.667      ;
; 0.624 ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 2.799      ; 2.667      ;
; 1.128 ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 2.799      ; 2.663      ;
; 1.128 ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 2.799      ; 2.663      ;
; 1.128 ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 2.799      ; 2.663      ;
; 1.128 ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 2.799      ; 2.663      ;
+-------+-----------+----------+--------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'MAX7219:U0|state.00'                                                         ;
+--------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; -0.615 ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 2.935      ; 2.545      ;
; -0.615 ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 2.935      ; 2.545      ;
; -0.615 ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 2.935      ; 2.545      ;
; -0.615 ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 2.935      ; 2.545      ;
; -0.120 ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 2.935      ; 2.540      ;
; -0.120 ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 2.935      ; 2.540      ;
; -0.120 ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 2.935      ; 2.540      ;
; -0.120 ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 2.935      ; 2.540      ;
+--------+-----------+----------+--------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'MAX7219:U0|clk_spi'                                                                          ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; -0.600 ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 2.903      ; 2.528      ;
; -0.589 ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 2.904      ; 2.540      ;
; -0.589 ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 2.904      ; 2.540      ;
; -0.589 ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 2.910      ; 2.546      ;
; -0.588 ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 2.880      ; 2.517      ;
; -0.586 ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 2.520      ;
; -0.586 ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 2.520      ;
; -0.586 ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 2.520      ;
; -0.586 ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 2.520      ;
; -0.586 ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 2.520      ;
; -0.586 ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 2.881      ; 2.520      ;
; -0.097 ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 2.903      ; 2.531      ;
; -0.084 ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 2.904      ; 2.545      ;
; -0.084 ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 2.904      ; 2.545      ;
; -0.083 ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 2.910      ; 2.552      ;
; -0.080 ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 2.880      ; 2.525      ;
; -0.079 ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 2.527      ;
; -0.079 ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 2.527      ;
; -0.079 ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 2.527      ;
; -0.079 ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 2.527      ;
; -0.079 ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 2.527      ;
; -0.079 ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 2.881      ; 2.527      ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sys_clk'                                                                       ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.086 ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; 0.000        ; 2.368      ; 2.517      ;
; -0.086 ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; 0.000        ; 2.368      ; 2.517      ;
; -0.086 ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; 0.000        ; 2.368      ; 2.517      ;
; -0.086 ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; 0.000        ; 2.368      ; 2.517      ;
; -0.086 ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; 0.000        ; 2.368      ; 2.517      ;
; -0.086 ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; 0.000        ; 2.368      ; 2.517      ;
; -0.086 ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; 0.000        ; 2.368      ; 2.517      ;
; 0.422  ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; -0.500       ; 2.368      ; 2.525      ;
; 0.422  ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; -0.500       ; 2.368      ; 2.525      ;
; 0.422  ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; -0.500       ; 2.368      ; 2.525      ;
; 0.422  ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; -0.500       ; 2.368      ; 2.525      ;
; 0.422  ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; -0.500       ; 2.368      ; 2.525      ;
; 0.422  ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; -0.500       ; 2.368      ; 2.525      ;
; 0.422  ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; -0.500       ; 2.368      ; 2.525      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; MAX7219:U0|clk_spi  ; -1.434 ; -9.100        ;
; sys_clk             ; -0.589 ; -1.345        ;
; MAX7219:U0|state.00 ; 0.397  ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; MAX7219:U0|state.00 ; 0.185 ; 0.000         ;
; MAX7219:U0|clk_spi  ; 0.186 ; 0.000         ;
; sys_clk             ; 0.200 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary        ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; sys_clk             ; -0.104 ; -0.728        ;
; MAX7219:U0|clk_spi  ; 0.099  ; 0.000         ;
; MAX7219:U0|state.00 ; 0.661  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Removal Summary         ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; MAX7219:U0|clk_spi  ; -0.271 ; -2.915        ;
; sys_clk             ; -0.059 ; -0.413        ;
; MAX7219:U0|state.00 ; -0.047 ; -0.188        ;
+---------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; sys_clk             ; -3.000 ; -10.448           ;
; _rst                ; -3.000 ; -3.000            ;
; MAX7219:U0|clk_spi  ; -1.000 ; -13.000           ;
; MAX7219:U0|state.00 ; -1.000 ; -4.000            ;
+---------------------+--------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MAX7219:U0|clk_spi'                                                                                                   ;
+--------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; -1.434 ; IRreg[0]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.245     ; 1.676      ;
; -1.339 ; IRreg[1]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.245     ; 1.581      ;
; -1.225 ; IRreg[2]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.245     ; 1.467      ;
; -0.964 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.915      ;
; -0.950 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.901      ;
; -0.942 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.893      ;
; -0.918 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.869      ;
; -0.906 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.855      ;
; -0.896 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.845      ;
; -0.884 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.835      ;
; -0.863 ; _rst                      ; MAX7219:U0|CLK            ; _rst                ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 2.655      ;
; -0.860 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.025     ; 1.822      ;
; -0.859 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.025     ; 1.821      ;
; -0.849 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.025     ; 1.811      ;
; -0.846 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.797      ;
; -0.842 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.024     ; 1.805      ;
; -0.842 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.024     ; 1.805      ;
; -0.838 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.025     ; 1.800      ;
; -0.821 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; -0.245     ; 1.063      ;
; -0.820 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.024     ; 1.783      ;
; -0.820 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.024     ; 1.783      ;
; -0.814 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.025     ; 1.776      ;
; -0.796 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.024     ; 1.759      ;
; -0.796 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.024     ; 1.759      ;
; -0.780 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.025     ; 1.742      ;
; -0.765 ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 2.672      ;
; -0.762 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 1.712      ;
; -0.762 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.024     ; 1.725      ;
; -0.762 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.024     ; 1.725      ;
; -0.762 ; _rst                      ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.500        ; 1.326      ; 2.565      ;
; -0.742 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.025     ; 1.704      ;
; -0.724 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.024     ; 1.687      ;
; -0.724 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.024     ; 1.687      ;
; -0.721 ; MAX7219:U0|state.finished ; MAX7219:U0|state.00       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.673      ;
; -0.699 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.025     ; 1.661      ;
; -0.699 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.651      ;
; -0.698 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.025     ; 1.660      ;
; -0.693 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.644      ;
; -0.666 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.617      ;
; -0.638 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.025     ; 1.600      ;
; -0.607 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.558      ;
; -0.567 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 2.474      ;
; -0.517 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.469      ;
; -0.517 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.469      ;
; -0.513 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 2.420      ;
; -0.478 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 1.327      ; 2.397      ;
; -0.474 ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 2.381      ;
; -0.420 ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 2.327      ;
; -0.413 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 2.320      ;
; -0.405 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 1.326      ; 2.323      ;
; -0.402 ; display[3][2]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.172      ; 1.551      ;
; -0.393 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.344      ;
; -0.385 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.017     ; 1.355      ;
; -0.385 ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 1.334      ; 2.311      ;
; -0.385 ; display[6][0]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.197      ; 1.559      ;
; -0.382 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.017     ; 1.352      ;
; -0.380 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 1.327      ; 2.299      ;
; -0.354 ; display[2][5]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.197      ; 1.528      ;
; -0.267 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.047     ; 1.207      ;
; -0.263 ; MAX7219:U0|state.finished ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.215      ;
; -0.206 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.049     ; 1.144      ;
; -0.162 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.049     ; 1.100      ;
; -0.134 ; display[4][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.171      ; 1.282      ;
; -0.133 ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.500        ; 1.326      ; 2.051      ;
; -0.130 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.047     ; 1.070      ;
; -0.124 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 1.074      ;
; -0.110 ; _rst                      ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 1.326      ; 2.413      ;
; -0.099 ; display[6][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.170      ; 1.246      ;
; -0.097 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.049      ;
; -0.069 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.049     ; 1.007      ;
; -0.061 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 1.011      ;
; -0.056 ; _rst                      ; MAX7219:U0|CLK            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 2.348      ;
; -0.039 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.048     ; 0.978      ;
; -0.039 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 0.989      ;
; -0.025 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.049     ; 0.963      ;
; 0.011  ; display[5][6]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 1.000        ; 0.196      ; 1.162      ;
; 0.022  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 0.915      ;
; 0.057  ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 0.893      ;
; 0.059  ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 2.348      ;
; 0.066  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.050     ; 0.871      ;
; 0.102  ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.849      ;
; 0.103  ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.848      ;
; 0.189  ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 0.761      ;
; 0.219  ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.732      ;
; 0.220  ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.731      ;
; 0.223  ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 2.184      ;
; 0.244  ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.707      ;
; 0.249  ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 1.334      ; 2.177      ;
; 0.272  ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 2.135      ;
; 0.301  ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 1.327      ; 2.118      ;
; 0.316  ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 2.091      ;
; 0.351  ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 1.326      ; 2.067      ;
; 0.357  ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 1.326      ; 2.061      ;
; 0.360  ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 2.047      ;
; 0.362  ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.589      ;
; 0.363  ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 2.044      ;
; 0.367  ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 1.000        ; 1.327      ; 2.052      ;
; 0.390  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 0.560      ;
; 0.408  ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.543      ;
; 0.408  ; MAX7219:U0|state.Address  ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.543      ;
+--------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                        ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -0.589 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.500        ; 1.120      ; 2.291      ;
; -0.470 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.421      ;
; -0.455 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.406      ;
; -0.395 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.346      ;
; -0.368 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.319      ;
; -0.293 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.244      ;
; -0.243 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.194      ;
; -0.126 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.077      ;
; -0.126 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.077      ;
; -0.126 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.077      ;
; -0.126 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.077      ;
; -0.126 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.077      ;
; -0.126 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.077      ;
; -0.039 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.990      ;
; 0.045  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.906      ;
; 0.045  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.906      ;
; 0.045  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.906      ;
; 0.045  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.906      ;
; 0.045  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.906      ;
; 0.045  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.906      ;
; 0.049  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.902      ;
; 0.053  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.898      ;
; 0.095  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.856      ;
; 0.095  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.856      ;
; 0.095  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.856      ;
; 0.095  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.856      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.136  ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 1.000        ; 1.120      ; 2.066      ;
; 0.194  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.757      ;
; 0.194  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.757      ;
; 0.194  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.757      ;
; 0.194  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.757      ;
; 0.194  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.757      ;
; 0.194  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.757      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MAX7219:U0|state.00'                                                                 ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.397 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.038     ; 0.552      ;
; 0.400 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.038     ; 0.549      ;
; 0.401 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.038     ; 0.548      ;
; 0.502 ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.038     ; 0.447      ;
; 0.503 ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.038     ; 0.446      ;
; 0.504 ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.038     ; 0.445      ;
; 0.590 ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 1.000        ; -0.038     ; 0.359      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MAX7219:U0|state.00'                                                                  ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.185 ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.038      ; 0.314      ;
; 0.248 ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.038      ; 0.370      ;
; 0.248 ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.038      ; 0.370      ;
; 0.249 ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.038      ; 0.371      ;
; 0.321 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.038      ; 0.443      ;
; 0.325 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.038      ; 0.447      ;
; 0.328 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0.000        ; 0.038      ; 0.450      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MAX7219:U0|clk_spi'                                                                                                   ;
+-------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock        ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+
; 0.186 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; MAX7219:U0|CLK            ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MAX7219:U0|Din            ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.307      ;
; 0.220 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.340      ;
; 0.309 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.431      ;
; 0.319 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.439      ;
; 0.321 ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.441      ;
; 0.328 ; MAX7219:U0|flag[2]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.448      ;
; 0.331 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 0.452      ;
; 0.332 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 1.394      ; 1.935      ;
; 0.332 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 1.394      ; 1.935      ;
; 0.338 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 1.928      ;
; 0.338 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 1.928      ;
; 0.346 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 1.936      ;
; 0.347 ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 1.392      ; 1.948      ;
; 0.350 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 1.392      ; 1.951      ;
; 0.361 ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 1.951      ;
; 0.373 ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 1.401      ; 1.983      ;
; 0.390 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.510      ;
; 0.411 ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 2.001      ;
; 0.457 ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 2.047      ;
; 0.489 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.609      ;
; 0.496 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.616      ;
; 0.517 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.035      ; 0.636      ;
; 0.531 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.651      ;
; 0.586 ; display[5][6]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.293      ; 0.993      ;
; 0.595 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.715      ;
; 0.635 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.035      ; 0.754      ;
; 0.638 ; display[3][2]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.270      ; 1.022      ;
; 0.639 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.023      ; 0.746      ;
; 0.649 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.769      ;
; 0.679 ; display[4][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.269      ; 1.062      ;
; 0.682 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.023      ; 0.789      ;
; 0.707 ; display[6][1]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.268      ; 1.089      ;
; 0.714 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.024      ; 0.822      ;
; 0.723 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.024      ; 0.831      ;
; 0.731 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 0.852      ;
; 0.741 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.035      ; 0.860      ;
; 0.749 ; display[2][5]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.295      ; 1.158      ;
; 0.756 ; _rst                      ; MAX7219:U0|CLK            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 2.251      ;
; 0.757 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.024      ; 0.865      ;
; 0.759 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.035      ; 0.878      ;
; 0.779 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 0.900      ;
; 0.795 ; display[6][0]             ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 0.295      ; 1.204      ;
; 0.798 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.025      ; 0.907      ;
; 0.809 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 1.899      ;
; 0.817 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.035      ; 0.936      ;
; 0.831 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 1.394      ; 1.934      ;
; 0.831 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 1.394      ; 1.934      ;
; 0.841 ; MAX7219:U0|state.00       ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 1.392      ; 1.942      ;
; 0.843 ; MAX7219:U0|state.00       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 1.392      ; 1.944      ;
; 0.848 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.024      ; 0.956      ;
; 0.882 ; _rst                      ; MAX7219:U0|Din            ; _rst                ; MAX7219:U0|clk_spi ; 0.000        ; 1.392      ; 2.388      ;
; 0.891 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.024      ; 0.999      ;
; 0.932 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.025      ; 1.041      ;
; 0.946 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.066      ;
; 0.948 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.035      ; 1.067      ;
; 0.963 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.056      ; 1.103      ;
; 0.980 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.056      ; 1.120      ;
; 1.000 ; MAX7219:U0|state.finished ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.121      ;
; 1.002 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.047      ; 1.133      ;
; 1.004 ; MAX7219:U0|state.00       ; MAX7219:U0|CS             ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 1.401      ; 2.114      ;
; 1.007 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.127      ;
; 1.046 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.047      ; 1.177      ;
; 1.049 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 2.139      ;
; 1.049 ; MAX7219:U0|state.00       ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 2.139      ;
; 1.066 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.047      ; 1.197      ;
; 1.096 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.047      ; 1.227      ;
; 1.131 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.047      ; 1.262      ;
; 1.136 ; MAX7219:U0|state.00       ; MAX7219:U0|CLK            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 2.226      ;
; 1.175 ; MAX7219:U0|state.00       ; MAX7219:U0|state.00       ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 2.265      ;
; 1.184 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.304      ;
; 1.198 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; -0.105     ; 0.697      ;
; 1.205 ; MAX7219:U0|state.00       ; MAX7219:U0|state.Address  ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 2.295      ;
; 1.299 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 1.421      ;
; 1.321 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.442      ;
; 1.321 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.442      ;
; 1.337 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.457      ;
; 1.350 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.471      ;
; 1.394 ; MAX7219:U0|state.finished ; MAX7219:U0|state.00       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.515      ;
; 1.400 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.049      ; 1.533      ;
; 1.400 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.049      ; 1.533      ;
; 1.408 ; IRreg[1]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; -0.105     ; 0.907      ;
; 1.412 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.047      ; 1.543      ;
; 1.423 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.543      ;
; 1.430 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.550      ;
; 1.452 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.049      ; 1.585      ;
; 1.452 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.049      ; 1.585      ;
; 1.464 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.047      ; 1.595      ;
; 1.473 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.593      ;
; 1.484 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.604      ;
; 1.490 ; IRreg[0]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi ; -0.500       ; -0.105     ; 0.989      ;
; 1.495 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.049      ; 1.628      ;
; 1.495 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.049      ; 1.628      ;
; 1.506 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.049      ; 1.639      ;
; 1.506 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.049      ; 1.639      ;
; 1.507 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.047      ; 1.638      ;
; 1.518 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi ; 0.000        ; 0.047      ; 1.649      ;
+-------+---------------------------+---------------------------+---------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                        ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; 0.200 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.320      ;
; 0.299 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.318 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.438      ;
; 0.448 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.569      ;
; 0.458 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.588      ;
; 0.511 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.632      ;
; 0.514 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.634      ;
; 0.524 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.644      ;
; 0.531 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.654      ;
; 0.537 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.000        ; 1.164      ; 1.920      ;
; 0.569 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.689      ;
; 0.569 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.689      ;
; 0.569 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.689      ;
; 0.569 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.689      ;
; 0.577 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.697      ;
; 0.597 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.717      ;
; 0.653 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.773      ;
; 0.688 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.808      ;
; 0.744 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.864      ;
; 0.744 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.864      ;
; 0.774 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.894      ;
; 0.774 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.894      ;
; 0.774 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.894      ;
; 0.939 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.059      ;
; 0.995 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.115      ;
; 1.026 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.146      ;
; 1.047 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.167      ;
; 1.099 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.219      ;
; 1.107 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.227      ;
; 1.235 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; -0.500       ; 1.164      ; 2.118      ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sys_clk'                                                                      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.104 ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; 0.500        ; 1.120      ; 1.691      ;
; -0.104 ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; 0.500        ; 1.120      ; 1.691      ;
; -0.104 ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; 0.500        ; 1.120      ; 1.691      ;
; -0.104 ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; 0.500        ; 1.120      ; 1.691      ;
; -0.104 ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; 0.500        ; 1.120      ; 1.691      ;
; -0.104 ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; 0.500        ; 1.120      ; 1.691      ;
; -0.104 ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; 0.500        ; 1.120      ; 1.691      ;
; 0.788  ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; 1.000        ; 1.120      ; 1.299      ;
; 0.788  ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; 1.000        ; 1.120      ; 1.299      ;
; 0.788  ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; 1.000        ; 1.120      ; 1.299      ;
; 0.788  ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; 1.000        ; 1.120      ; 1.299      ;
; 0.788  ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; 1.000        ; 1.120      ; 1.299      ;
; 0.788  ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; 1.000        ; 1.120      ; 1.299      ;
; 0.788  ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; 1.000        ; 1.120      ; 1.299      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'MAX7219:U0|clk_spi'                                                                        ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; 0.099 ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 1.327      ; 1.705      ;
; 0.099 ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 1.327      ; 1.705      ;
; 0.099 ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 1.334      ; 1.712      ;
; 0.100 ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 1.692      ;
; 0.100 ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 1.692      ;
; 0.100 ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 1.314      ; 1.691      ;
; 0.100 ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 1.692      ;
; 0.100 ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 1.692      ;
; 0.100 ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 1.692      ;
; 0.100 ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 1.315      ; 1.692      ;
; 0.107 ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; 0.500        ; 1.326      ; 1.696      ;
; 0.990 ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 1.334      ; 1.321      ;
; 0.991 ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 1.327      ; 1.313      ;
; 0.991 ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 1.301      ;
; 0.991 ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 1.301      ;
; 0.991 ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 1.301      ;
; 0.991 ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 1.301      ;
; 0.991 ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 1.301      ;
; 0.991 ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 1.315      ; 1.301      ;
; 0.991 ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 1.327      ; 1.313      ;
; 0.992 ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 1.314      ; 1.299      ;
; 0.998 ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; 1.000        ; 1.326      ; 1.305      ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'MAX7219:U0|state.00'                                                       ;
+-------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; 0.661 ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 1.497      ; 1.313      ;
; 0.661 ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 1.497      ; 1.313      ;
; 0.661 ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 1.497      ; 1.313      ;
; 0.661 ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; 0.500        ; 1.497      ; 1.313      ;
; 0.769 ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 1.497      ; 1.705      ;
; 0.769 ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 1.497      ; 1.705      ;
; 0.769 ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 1.497      ; 1.705      ;
; 0.769 ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; 1.000        ; 1.497      ; 1.705      ;
+-------+-----------+----------+--------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'MAX7219:U0|clk_spi'                                                                          ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; -0.271 ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 1.392      ; 1.235      ;
; -0.265 ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 1.394      ; 1.243      ;
; -0.265 ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 1.380      ; 1.229      ;
; -0.265 ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 1.394      ; 1.243      ;
; -0.265 ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 1.401      ; 1.250      ;
; -0.264 ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 1.231      ;
; -0.264 ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 1.231      ;
; -0.264 ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 1.231      ;
; -0.264 ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 1.231      ;
; -0.264 ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 1.231      ;
; -0.264 ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; 0.000        ; 1.381      ; 1.231      ;
; 0.624  ; _rst      ; MAX7219:U0|TxCnt[0]       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 1.392      ; 1.630      ;
; 0.630  ; _rst      ; MAX7219:U0|TxCnt[1]       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 1.394      ; 1.638      ;
; 0.630  ; _rst      ; MAX7219:U0|TxCnt[2]       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 1.394      ; 1.638      ;
; 0.630  ; _rst      ; MAX7219:U0|CS             ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 1.401      ; 1.645      ;
; 0.631  ; _rst      ; MAX7219:U0|state.Address  ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 1.626      ;
; 0.631  ; _rst      ; MAX7219:U0|state.TxData   ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 1.626      ;
; 0.631  ; _rst      ; MAX7219:U0|state.finished ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 1.380      ; 1.625      ;
; 0.631  ; _rst      ; MAX7219:U0|state.00       ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 1.626      ;
; 0.631  ; _rst      ; MAX7219:U0|flag[0]        ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 1.626      ;
; 0.631  ; _rst      ; MAX7219:U0|flag[1]        ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 1.626      ;
; 0.631  ; _rst      ; MAX7219:U0|flag[2]        ; _rst         ; MAX7219:U0|clk_spi ; -0.500       ; 1.381      ; 1.626      ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sys_clk'                                                                       ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.059 ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; 0.000        ; 1.164      ; 1.229      ;
; -0.059 ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; 0.000        ; 1.164      ; 1.229      ;
; -0.059 ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; 0.000        ; 1.164      ; 1.229      ;
; -0.059 ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; 0.000        ; 1.164      ; 1.229      ;
; -0.059 ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; 0.000        ; 1.164      ; 1.229      ;
; -0.059 ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; 0.000        ; 1.164      ; 1.229      ;
; -0.059 ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; 0.000        ; 1.164      ; 1.229      ;
; 0.837  ; _rst      ; MAX7219:U0|cnt[1]  ; _rst         ; sys_clk     ; -0.500       ; 1.164      ; 1.625      ;
; 0.837  ; _rst      ; MAX7219:U0|cnt[2]  ; _rst         ; sys_clk     ; -0.500       ; 1.164      ; 1.625      ;
; 0.837  ; _rst      ; MAX7219:U0|cnt[3]  ; _rst         ; sys_clk     ; -0.500       ; 1.164      ; 1.625      ;
; 0.837  ; _rst      ; MAX7219:U0|cnt[4]  ; _rst         ; sys_clk     ; -0.500       ; 1.164      ; 1.625      ;
; 0.837  ; _rst      ; MAX7219:U0|cnt[5]  ; _rst         ; sys_clk     ; -0.500       ; 1.164      ; 1.625      ;
; 0.837  ; _rst      ; MAX7219:U0|cnt[0]  ; _rst         ; sys_clk     ; -0.500       ; 1.164      ; 1.625      ;
; 0.837  ; _rst      ; MAX7219:U0|clk_spi ; _rst         ; sys_clk     ; -0.500       ; 1.164      ; 1.625      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'MAX7219:U0|state.00'                                                         ;
+--------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+---------------------+--------------+------------+------------+
; -0.047 ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 1.571      ; 1.638      ;
; -0.047 ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 1.571      ; 1.638      ;
; -0.047 ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 1.571      ; 1.638      ;
; -0.047 ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; 0.000        ; 1.571      ; 1.638      ;
; 0.058  ; _rst      ; IRreg[0] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 1.571      ; 1.243      ;
; 0.058  ; _rst      ; IRreg[1] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 1.571      ; 1.243      ;
; 0.058  ; _rst      ; IRreg[2] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 1.571      ; 1.243      ;
; 0.058  ; _rst      ; IRreg[3] ; _rst         ; MAX7219:U0|state.00 ; -0.500       ; 1.571      ; 1.243      ;
+--------+-----------+----------+--------------+---------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+----------------------+---------+-------+----------+---------+---------------------+
; Clock                ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack     ; -3.738  ; 0.185 ; -0.104   ; -0.708  ; -3.000              ;
;  MAX7219:U0|clk_spi  ; -3.738  ; 0.186 ; 0.099    ; -0.639  ; -1.487              ;
;  MAX7219:U0|state.00 ; -0.365  ; 0.185 ; 0.624    ; -0.708  ; -1.487              ;
;  _rst                ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  sys_clk             ; -2.455  ; 0.200 ; -0.104   ; -0.088  ; -3.000              ;
; Design-wide TNS      ; -47.981 ; 0.0   ; -0.728   ; -10.354 ; -41.688             ;
;  MAX7219:U0|clk_spi  ; -34.694 ; 0.000 ; 0.000    ; -6.906  ; -19.331             ;
;  MAX7219:U0|state.00 ; -0.854  ; 0.000 ; 0.000    ; -2.832  ; -5.948              ;
;  _rst                ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  sys_clk             ; -12.433 ; 0.000 ; -0.728   ; -0.616  ; -13.409             ;
+----------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Din           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CLK           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; shutdown                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; _rst                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; _str                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; image[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; image[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Din           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; CLK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Din           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; CLK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Din           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; CLK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; _rst                ; MAX7219:U0|clk_spi  ; 14       ; 2        ; 0        ; 0        ;
; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi  ; 121      ; 0        ; 0        ; 0        ;
; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi  ; 18       ; 42       ; 0        ; 0        ;
; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0        ; 0        ; 0        ; 10       ;
; MAX7219:U0|clk_spi  ; sys_clk             ; 1        ; 1        ; 0        ; 0        ;
; sys_clk             ; sys_clk             ; 63       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; _rst                ; MAX7219:U0|clk_spi  ; 14       ; 2        ; 0        ; 0        ;
; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi  ; 121      ; 0        ; 0        ; 0        ;
; MAX7219:U0|state.00 ; MAX7219:U0|clk_spi  ; 18       ; 42       ; 0        ; 0        ;
; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; 0        ; 0        ; 0        ; 10       ;
; MAX7219:U0|clk_spi  ; sys_clk             ; 1        ; 1        ; 0        ; 0        ;
; sys_clk             ; sys_clk             ; 63       ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------+
; Recovery Transfers                                                           ;
+------------+---------------------+----------+----------+----------+----------+
; From Clock ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------+----------+----------+----------+----------+
; _rst       ; MAX7219:U0|clk_spi  ; 11       ; 11       ; 0        ; 0        ;
; _rst       ; MAX7219:U0|state.00 ; 0        ; 0        ; 4        ; 4        ;
; _rst       ; sys_clk             ; 7        ; 7        ; 0        ; 0        ;
+------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------+
; Removal Transfers                                                            ;
+------------+---------------------+----------+----------+----------+----------+
; From Clock ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------+----------+----------+----------+----------+
; _rst       ; MAX7219:U0|clk_spi  ; 11       ; 11       ; 0        ; 0        ;
; _rst       ; MAX7219:U0|state.00 ; 0        ; 0        ; 4        ; 4        ;
; _rst       ; sys_clk             ; 7        ; 7        ; 0        ; 0        ;
+------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------+
; Clock Status Summary                                           ;
+---------------------+---------------------+------+-------------+
; Target              ; Clock               ; Type ; Status      ;
+---------------------+---------------------+------+-------------+
; MAX7219:U0|clk_spi  ; MAX7219:U0|clk_spi  ; Base ; Constrained ;
; MAX7219:U0|state.00 ; MAX7219:U0|state.00 ; Base ; Constrained ;
; _rst                ; _rst                ; Base ; Constrained ;
; sys_clk             ; sys_clk             ; Base ; Constrained ;
+---------------------+---------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; _str       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; image[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; image[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shutdown   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CLK         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; _str       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; image[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; image[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shutdown   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CLK         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon May 13 12:41:02 2024
Info: Command: quartus_sta usage_MAX7219 -c usage_MAX7219
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 6 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'usage_MAX7219.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
    Info (332105): create_clock -period 1.000 -name MAX7219:U0|clk_spi MAX7219:U0|clk_spi
    Info (332105): create_clock -period 1.000 -name MAX7219:U0|state.00 MAX7219:U0|state.00
    Info (332105): create_clock -period 1.000 -name _rst _rst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.738
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.738             -34.694 MAX7219:U0|clk_spi 
    Info (332119):    -2.455             -12.433 sys_clk 
    Info (332119):    -0.365              -0.854 MAX7219:U0|state.00 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 MAX7219:U0|clk_spi 
    Info (332119):     0.454               0.000 MAX7219:U0|state.00 
    Info (332119):     0.499               0.000 sys_clk 
Info (332146): Worst-case recovery slack is 0.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.053               0.000 sys_clk 
    Info (332119):     0.558               0.000 MAX7219:U0|clk_spi 
    Info (332119):     0.699               0.000 MAX7219:U0|state.00 
Info (332146): Worst-case removal slack is -0.708
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.708              -2.832 MAX7219:U0|state.00 
    Info (332119):    -0.639              -6.906 MAX7219:U0|clk_spi 
    Info (332119):    -0.088              -0.616 sys_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.409 sys_clk 
    Info (332119):    -3.000              -3.000 _rst 
    Info (332119):    -1.487             -19.331 MAX7219:U0|clk_spi 
    Info (332119):    -1.487              -5.948 MAX7219:U0|state.00 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.374             -31.843 MAX7219:U0|clk_spi 
    Info (332119):    -2.225             -11.021 sys_clk 
    Info (332119):    -0.227              -0.466 MAX7219:U0|state.00 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 MAX7219:U0|clk_spi 
    Info (332119):     0.404               0.000 MAX7219:U0|state.00 
    Info (332119):     0.463               0.000 sys_clk 
Info (332146): Worst-case recovery slack is 0.123
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.123               0.000 sys_clk 
    Info (332119):     0.594               0.000 MAX7219:U0|clk_spi 
    Info (332119):     0.624               0.000 MAX7219:U0|state.00 
Info (332146): Worst-case removal slack is -0.615
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.615              -2.460 MAX7219:U0|state.00 
    Info (332119):    -0.600              -6.471 MAX7219:U0|clk_spi 
    Info (332119):    -0.086              -0.602 sys_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.409 sys_clk 
    Info (332119):    -3.000              -3.000 _rst 
    Info (332119):    -1.487             -19.331 MAX7219:U0|clk_spi 
    Info (332119):    -1.487              -5.948 MAX7219:U0|state.00 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.434              -9.100 MAX7219:U0|clk_spi 
    Info (332119):    -0.589              -1.345 sys_clk 
    Info (332119):     0.397               0.000 MAX7219:U0|state.00 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 MAX7219:U0|state.00 
    Info (332119):     0.186               0.000 MAX7219:U0|clk_spi 
    Info (332119):     0.200               0.000 sys_clk 
Info (332146): Worst-case recovery slack is -0.104
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.104              -0.728 sys_clk 
    Info (332119):     0.099               0.000 MAX7219:U0|clk_spi 
    Info (332119):     0.661               0.000 MAX7219:U0|state.00 
Info (332146): Worst-case removal slack is -0.271
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.271              -2.915 MAX7219:U0|clk_spi 
    Info (332119):    -0.059              -0.413 sys_clk 
    Info (332119):    -0.047              -0.188 MAX7219:U0|state.00 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.448 sys_clk 
    Info (332119):    -3.000              -3.000 _rst 
    Info (332119):    -1.000             -13.000 MAX7219:U0|clk_spi 
    Info (332119):    -1.000              -4.000 MAX7219:U0|state.00 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4805 megabytes
    Info: Processing ended: Mon May 13 12:41:03 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


