TimeQuest Timing Analyzer report for Ativ05
Mon Aug 21 11:28:07 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_generator:CLK_1|clock_signal'
 12. Slow Model Setup: 'clock_27M'
 13. Slow Model Setup: 'clock_generator:CLK_2|clock_signal'
 14. Slow Model Hold: 'clock_27M'
 15. Slow Model Hold: 'clock_generator:CLK_1|clock_signal'
 16. Slow Model Hold: 'clock_generator:CLK_2|clock_signal'
 17. Slow Model Recovery: 'clock_generator:CLK_1|clock_signal'
 18. Slow Model Removal: 'clock_generator:CLK_1|clock_signal'
 19. Slow Model Minimum Pulse Width: 'clock_generator:CLK_2|clock_signal'
 20. Slow Model Minimum Pulse Width: 'clock_27M'
 21. Slow Model Minimum Pulse Width: 'clock_generator:CLK_1|clock_signal'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'clock_generator:CLK_1|clock_signal'
 34. Fast Model Setup: 'clock_27M'
 35. Fast Model Setup: 'clock_generator:CLK_2|clock_signal'
 36. Fast Model Hold: 'clock_27M'
 37. Fast Model Hold: 'clock_generator:CLK_1|clock_signal'
 38. Fast Model Hold: 'clock_generator:CLK_2|clock_signal'
 39. Fast Model Recovery: 'clock_generator:CLK_1|clock_signal'
 40. Fast Model Removal: 'clock_generator:CLK_1|clock_signal'
 41. Fast Model Minimum Pulse Width: 'clock_generator:CLK_2|clock_signal'
 42. Fast Model Minimum Pulse Width: 'clock_27M'
 43. Fast Model Minimum Pulse Width: 'clock_generator:CLK_1|clock_signal'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Ativ05                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clock_27M                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_27M }                          ;
; clock_generator:CLK_1|clock_signal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:CLK_1|clock_signal } ;
; clock_generator:CLK_2|clock_signal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:CLK_2|clock_signal } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                  ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 279.8 MHz  ; 279.8 MHz       ; clock_generator:CLK_1|clock_signal ;      ;
; 292.31 MHz ; 292.31 MHz      ; clock_27M                          ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:CLK_1|clock_signal ; -5.420 ; -41.571       ;
; clock_27M                          ; -2.421 ; -73.252       ;
; clock_generator:CLK_2|clock_signal ; -0.496 ; -1.702        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_27M                          ; -2.505 ; -4.995        ;
; clock_generator:CLK_1|clock_signal ; 0.391  ; 0.000         ;
; clock_generator:CLK_2|clock_signal ; 0.964  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Recovery Summary                                 ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:CLK_1|clock_signal ; -0.450 ; -2.562        ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Removal Summary                                 ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock_generator:CLK_1|clock_signal ; 1.047 ; 0.000         ;
+------------------------------------+-------+---------------+


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:CLK_2|clock_signal ; -1.423 ; -11.384       ;
; clock_27M                          ; -1.380 ; -46.380       ;
; clock_generator:CLK_1|clock_signal ; -0.500 ; -21.000       ;
+------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -5.420 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.697      ;
; -5.420 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.697      ;
; -5.420 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.697      ;
; -5.420 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.697      ;
; -5.418 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.695      ;
; -5.418 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.695      ;
; -5.418 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.695      ;
; -5.418 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.695      ;
; -5.159 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.436      ;
; -5.159 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.436      ;
; -5.159 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.436      ;
; -5.159 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 6.436      ;
; -4.479 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.756      ;
; -4.479 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.756      ;
; -4.479 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.756      ;
; -4.479 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.756      ;
; -4.200 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.477      ;
; -4.200 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.477      ;
; -4.200 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.477      ;
; -4.200 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.477      ;
; -3.792 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.069      ;
; -3.792 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.069      ;
; -3.792 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.069      ;
; -3.792 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.241      ; 5.069      ;
; -3.739 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.242      ; 5.017      ;
; -3.739 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.242      ; 5.017      ;
; -3.739 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.242      ; 5.017      ;
; -3.739 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.242      ; 5.017      ;
; -3.417 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.242      ; 4.695      ;
; -3.417 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.242      ; 4.695      ;
; -3.417 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.242      ; 4.695      ;
; -3.417 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.242      ; 4.695      ;
; -2.574 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 3.609      ;
; -2.572 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 3.607      ;
; -2.313 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 3.348      ;
; -2.287 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 3.322      ;
; -2.285 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 3.320      ;
; -2.066 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 3.103      ;
; -2.064 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 3.101      ;
; -2.026 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 3.061      ;
; -1.971 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 3.007      ;
; -1.969 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 3.005      ;
; -1.966 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 3.004      ;
; -1.964 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 3.002      ;
; -1.903 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 2.940      ;
; -1.901 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 2.938      ;
; -1.882 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 2.920      ;
; -1.880 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 2.918      ;
; -1.876 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 2.914      ;
; -1.874 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 2.912      ;
; -1.710 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.746      ;
; -1.653 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 2.691      ;
; -1.651 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 2.689      ;
; -1.633 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 2.668      ;
; -1.559 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.595      ;
; -1.557 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.593      ;
; -1.354 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 2.389      ;
; -1.346 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 2.381      ;
; -1.298 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.334      ;
; -1.239 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 2.277      ;
; -1.237 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 2.275      ;
; -1.188 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.224      ;
; -1.158 ; maquina_processador:mchn|state.zero                                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 2.196      ;
; -1.158 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.194      ;
; -1.108 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.011      ; 2.155      ;
; -1.084 ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.120      ;
; -1.067 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 2.102      ;
; -1.056 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.092      ;
; -1.054 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.090      ;
; -1.030 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 2.066      ;
; -0.946 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.981      ;
; -0.918 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.zero                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.953      ;
; -0.897 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 1.934      ;
; -0.811 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.849      ;
; -0.809 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.847      ;
; -0.751 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.787      ;
; -0.659 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.694      ;
; -0.654 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.690      ;
; -0.618 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.654      ;
; -0.580 ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.zero                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.002     ; 1.614      ;
; -0.477 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.513      ;
; -0.475 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.511      ;
; -0.436 ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.472      ;
; -0.401 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.437      ;
; -0.384 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.419      ;
; -0.384 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.419      ;
; -0.384 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.419      ;
; -0.384 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.419      ;
; -0.300 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.336      ;
; -0.282 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.317      ;
; -0.278 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.313      ;
; -0.256 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.incremente           ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.010      ; 1.302      ;
; -0.186 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.222      ;
; -0.164 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.200      ;
; -0.086 ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.incremente           ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.121      ;
; -0.079 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[2]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.115      ;
; -0.078 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[1]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.114      ;
; -0.071 ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.107      ;
; -0.070 ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.106      ;
; -0.051 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[1]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.087      ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_27M'                                                                                                                        ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.421 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.454      ;
; -2.383 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.416      ;
; -2.338 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.375      ;
; -2.324 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.357      ;
; -2.286 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.319      ;
; -2.281 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.314      ;
; -2.281 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.318      ;
; -2.242 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.279      ;
; -2.224 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 3.259      ;
; -2.186 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 3.221      ;
; -2.185 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.222      ;
; -2.184 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.217      ;
; -2.168 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.204      ;
; -2.152 ; clock_generator:CLK_1|counter[3]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.185      ;
; -2.152 ; clock_generator:CLK_2|counter[2]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.189      ;
; -2.139 ; clock_generator:CLK_2|counter[11] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.175      ;
; -2.138 ; clock_generator:CLK_2|counter[14] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.174      ;
; -2.113 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[15] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.146      ;
; -2.095 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[21] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.128      ;
; -2.086 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.123      ;
; -2.084 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 3.119      ;
; -2.081 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.118      ;
; -2.075 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[15] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.108      ;
; -2.067 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.103      ;
; -2.066 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.102      ;
; -2.066 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.102      ;
; -2.066 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.102      ;
; -2.066 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.099      ;
; -2.065 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.101      ;
; -2.059 ; clock_generator:CLK_2|counter[7]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.096      ;
; -2.058 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.003      ; 3.097      ;
; -2.057 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[21] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.090      ;
; -2.057 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.003      ; 3.096      ;
; -2.057 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.003      ; 3.096      ;
; -2.057 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.003      ; 3.096      ;
; -2.057 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.093      ;
; -2.056 ; clock_generator:CLK_2|counter[2]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.093      ;
; -2.056 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.003      ; 3.095      ;
; -2.055 ; clock_generator:CLK_1|counter[3]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.088      ;
; -2.051 ; clock_generator:CLK_1|counter[4]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.084      ;
; -2.044 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[12] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.077      ;
; -2.029 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[14] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.066      ;
; -2.029 ; clock_generator:CLK_2|counter[5]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.066      ;
; -2.026 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.062      ;
; -2.019 ; clock_generator:CLK_2|counter[10] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.055      ;
; -2.015 ; clock_generator:CLK_1|counter[5]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.048      ;
; -2.012 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.049      ;
; -2.010 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.046      ;
; -2.009 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.045      ;
; -2.009 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.045      ;
; -2.009 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.045      ;
; -2.009 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.042      ;
; -2.008 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.044      ;
; -2.006 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[12] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.039      ;
; -1.990 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.027      ;
; -1.989 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.025      ;
; -1.988 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.024      ;
; -1.988 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.024      ;
; -1.988 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.024      ;
; -1.988 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.021      ;
; -1.987 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 3.023      ;
; -1.980 ; clock_generator:CLK_2|counter[4]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.017      ;
; -1.978 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 3.013      ;
; -1.973 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[15] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 3.006      ;
; -1.972 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[14] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 3.009      ;
; -1.961 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 2.998      ;
; -1.955 ; clock_generator:CLK_1|counter[3]  ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 2.990      ;
; -1.955 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[21] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 2.988      ;
; -1.955 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 2.992      ;
; -1.954 ; clock_generator:CLK_1|counter[4]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 2.987      ;
; -1.953 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 2.986      ;
; -1.949 ; clock_generator:CLK_2|counter[11] ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 2.984      ;
; -1.948 ; clock_generator:CLK_2|counter[14] ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 2.983      ;
; -1.935 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.971      ;
; -1.934 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.970      ;
; -1.934 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.970      ;
; -1.934 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.970      ;
; -1.934 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 2.967      ;
; -1.933 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.969      ;
; -1.921 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.957      ;
; -1.921 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.957      ;
; -1.921 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[14] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.957      ;
; -1.921 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.957      ;
; -1.918 ; clock_generator:CLK_1|counter[5]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 2.951      ;
; -1.915 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 2.948      ;
; -1.912 ; clock_generator:CLK_1|counter[10] ; clock_generator:CLK_1|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.948      ;
; -1.911 ; clock_generator:CLK_1|counter[10] ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.947      ;
; -1.911 ; clock_generator:CLK_1|counter[10] ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.947      ;
; -1.911 ; clock_generator:CLK_1|counter[10] ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.947      ;
; -1.911 ; clock_generator:CLK_1|counter[10] ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 2.944      ;
; -1.910 ; clock_generator:CLK_1|counter[10] ; clock_generator:CLK_1|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.946      ;
; -1.904 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[12] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 2.937      ;
; -1.904 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 2.941      ;
; -1.901 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 2.938      ;
; -1.900 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.936      ;
; -1.892 ; clock_generator:CLK_2|counter[11] ; clock_generator:CLK_2|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.928      ;
; -1.892 ; clock_generator:CLK_2|counter[11] ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.928      ;
; -1.892 ; clock_generator:CLK_2|counter[11] ; clock_generator:CLK_2|counter[14] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.928      ;
; -1.892 ; clock_generator:CLK_2|counter[11] ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.928      ;
; -1.891 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 2.927      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                                                                                     ;
+--------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                         ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.496 ; nbitcounter:adrs|out_cont[1] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; -0.232     ; 1.229      ;
; -0.494 ; nbitcounter:adrs|out_cont[2] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; -0.232     ; 1.227      ;
; -0.479 ; nbitcounter:adrs|out_cont[3] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; -0.232     ; 1.212      ;
; -0.233 ; nbitcounter:adrs|out_cont[0] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; -0.232     ; 0.966      ;
+--------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_27M'                                                                                                                                                 ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.505 ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_27M   ; 0.000        ; 2.646      ; 0.657      ;
; -2.490 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_27M   ; 0.000        ; 2.631      ; 0.657      ;
; -2.005 ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_27M   ; -0.500       ; 2.646      ; 0.657      ;
; -1.990 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_27M   ; -0.500       ; 2.631      ; 0.657      ;
; 0.697  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.963      ;
; 0.701  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[11]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.967      ;
; 0.703  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.969      ;
; 0.703  ; clock_generator:CLK_1|counter[21]  ; clock_generator:CLK_1|counter[21]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.969      ;
; 0.805  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clock_generator:CLK_2|counter[8]   ; clock_generator:CLK_2|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clock_generator:CLK_2|counter[9]   ; clock_generator:CLK_2|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clock_generator:CLK_1|counter[2]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clock_generator:CLK_1|counter[9]   ; clock_generator:CLK_1|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clock_generator:CLK_1|counter[10]  ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.072      ;
; 0.810  ; clock_generator:CLK_2|counter[1]   ; clock_generator:CLK_2|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.076      ;
; 0.835  ; clock_generator:CLK_1|counter[19]  ; clock_generator:CLK_1|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; clock_generator:CLK_1|counter[3]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; clock_generator:CLK_2|counter[6]   ; clock_generator:CLK_2|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clock_generator:CLK_1|counter[1]   ; clock_generator:CLK_1|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clock_generator:CLK_1|counter[7]   ; clock_generator:CLK_1|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; clock_generator:CLK_2|counter[15]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clock_generator:CLK_2|counter[16]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clock_generator:CLK_1|counter[16]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; clock_generator:CLK_2|counter[2]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.107      ;
; 0.856  ; clock_generator:CLK_2|counter[18]  ; clock_generator:CLK_2|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.122      ;
; 0.874  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[20]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.140      ;
; 0.877  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.143      ;
; 0.878  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.144      ;
; 1.016  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[4]   ; clock_27M                          ; clock_27M   ; 0.000        ; -0.001     ; 1.281      ;
; 1.183  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.449      ;
; 1.184  ; clock_generator:CLK_1|counter[6]   ; clock_generator:CLK_1|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.450      ;
; 1.187  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.453      ;
; 1.188  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.454      ;
; 1.188  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; clock_generator:CLK_2|counter[8]   ; clock_generator:CLK_2|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clock_generator:CLK_1|counter[9]   ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clock_generator:CLK_2|counter[19]  ; clock_generator:CLK_2|counter[20]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; clock_generator:CLK_1|counter[8]   ; clock_generator:CLK_1|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.457      ;
; 1.191  ; clock_generator:CLK_1|counter[0]   ; clock_generator:CLK_1|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.457      ;
; 1.191  ; clock_generator:CLK_2|counter[14]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.457      ;
; 1.192  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; clock_generator:CLK_2|counter[5]   ; clock_generator:CLK_2|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.458      ;
; 1.202  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[0]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.468      ;
; 1.203  ; clock_generator:CLK_2|counter[5]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.469      ;
; 1.203  ; clock_generator:CLK_2|counter[19]  ; clock_generator:CLK_2|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.469      ;
; 1.221  ; clock_generator:CLK_1|counter[20]  ; clock_generator:CLK_1|counter[21]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; clock_generator:CLK_1|counter[1]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; clock_generator:CLK_2|counter[15]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; clock_generator:CLK_1|counter[16]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.491      ;
; 1.227  ; clock_generator:CLK_2|counter[7]   ; clock_generator:CLK_2|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.493      ;
; 1.232  ; clock_generator:CLK_1|counter[20]  ; clock_generator:CLK_1|counter[20]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.498      ;
; 1.240  ; clock_generator:CLK_2|counter[7]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.506      ;
; 1.241  ; clock_generator:CLK_2|counter[3]   ; clock_generator:CLK_2|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.507      ;
; 1.248  ; clock_generator:CLK_2|counter[11]  ; clock_generator:CLK_2|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.514      ;
; 1.258  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.524      ;
; 1.262  ; clock_generator:CLK_1|counter[8]   ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.528      ;
; 1.262  ; clock_generator:CLK_1|counter[0]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.528      ;
; 1.262  ; clock_generator:CLK_2|counter[14]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.528      ;
; 1.263  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.529      ;
; 1.263  ; clock_generator:CLK_2|counter[10]  ; clock_generator:CLK_2|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.529      ;
; 1.268  ; clock_generator:CLK_2|counter[4]   ; clock_generator:CLK_2|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.534      ;
; 1.278  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.544      ;
; 1.281  ; clock_generator:CLK_1|counter[2]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.547      ;
; 1.283  ; clock_generator:CLK_2|counter[17]  ; clock_generator:CLK_2|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.549      ;
; 1.285  ; clock_generator:CLK_2|counter[1]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.551      ;
; 1.292  ; clock_generator:CLK_1|counter[19]  ; clock_generator:CLK_1|counter[21]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.558      ;
; 1.295  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clock_generator:CLK_1|counter[7]   ; clock_generator:CLK_1|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; -0.001     ; 1.560      ;
; 1.295  ; clock_generator:CLK_2|counter[6]   ; clock_generator:CLK_2|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; -0.001     ; 1.560      ;
; 1.296  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[0]   ; clock_27M                          ; clock_27M   ; 0.000        ; -0.001     ; 1.561      ;
; 1.296  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; -0.001     ; 1.561      ;
; 1.298  ; clock_generator:CLK_2|counter[7]   ; clock_generator:CLK_2|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.564      ;
; 1.299  ; clock_generator:CLK_1|counter[5]   ; clock_generator:CLK_1|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.565      ;
; 1.313  ; clock_generator:CLK_2|counter[18]  ; clock_generator:CLK_2|counter[20]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.579      ;
; 1.319  ; clock_generator:CLK_2|counter[11]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.585      ;
; 1.326  ; clock_generator:CLK_1|counter[6]   ; clock_generator:CLK_1|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.592      ;
; 1.330  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.596      ;
; 1.330  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.596      ;
; 1.333  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.599      ;
; 1.334  ; clock_generator:CLK_2|counter[5]   ; clock_generator:CLK_2|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.600      ;
; 1.334  ; clock_generator:CLK_2|counter[10]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.600      ;
; 1.335  ; clock_generator:CLK_1|counter[4]   ; clock_generator:CLK_1|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.601      ;
; 1.336  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.602      ;
; 1.339  ; clock_generator:CLK_2|counter[17]  ; clock_generator:CLK_2|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.605      ;
; 1.339  ; clock_generator:CLK_2|counter[14]  ; clock_generator:CLK_2|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.605      ;
; 1.342  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.608      ;
; 1.347  ; clock_generator:CLK_2|counter[4]   ; clock_generator:CLK_2|counter[4]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.613      ;
; 1.366  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clock_generator:CLK_1|counter[7]   ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clock_generator:CLK_2|counter[6]   ; clock_generator:CLK_2|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.632      ;
; 1.374  ; clock_generator:CLK_2|counter[3]   ; clock_generator:CLK_2|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.640      ;
; 1.383  ; clock_generator:CLK_1|counter[1]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 1.649      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                       ; To Node                                                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.391 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[0]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nbitcounter:adrs|out_cont[3]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.797      ;
; 0.670 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a                                                       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.936      ;
; 0.749 ; botaosincrono:sinc|estado.caso_a                                                                                ; botaosincrono:sinc|estado.caso_b                          ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.015      ;
; 0.750 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|state.compare                    ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 1.017      ;
; 0.807 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.073      ;
; 0.817 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.083      ;
; 0.819 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[0]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.087      ;
; 0.840 ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.107      ;
; 0.848 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.115      ;
; 0.856 ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.incremente                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.121      ;
; 0.934 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.200      ;
; 0.956 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.222      ;
; 1.026 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.incremente                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.010      ; 1.302      ;
; 1.048 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.313      ;
; 1.052 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.317      ;
; 1.070 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.336      ;
; 1.154 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.419      ;
; 1.154 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.419      ;
; 1.154 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.419      ;
; 1.154 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.419      ;
; 1.171 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.437      ;
; 1.206 ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.472      ;
; 1.245 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.511      ;
; 1.247 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.513      ;
; 1.350 ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.zero                       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.002     ; 1.614      ;
; 1.388 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.654      ;
; 1.424 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.690      ;
; 1.429 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.694      ;
; 1.521 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.787      ;
; 1.556 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.821      ;
; 1.579 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.847      ;
; 1.581 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.849      ;
; 1.667 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 1.934      ;
; 1.688 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.zero                       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.953      ;
; 1.716 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.981      ;
; 1.795 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.061      ;
; 1.800 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.066      ;
; 1.824 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.090      ;
; 1.826 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.092      ;
; 1.843 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 2.108      ;
; 1.854 ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.120      ;
; 1.878 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.011      ; 2.155      ;
; 1.928 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.194      ;
; 1.928 ; maquina_processador:mchn|state.zero                                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 2.196      ;
; 1.958 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.224      ;
; 1.972 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 2.237      ;
; 2.007 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 2.275      ;
; 2.009 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 2.277      ;
; 2.195 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.461      ;
; 2.197 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.463      ;
; 2.207 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.473      ;
; 2.259 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 2.524      ;
; 2.289 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 2.557      ;
; 2.291 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 2.559      ;
; 2.371 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 2.639      ;
; 2.373 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 2.641      ;
; 2.379 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 2.644      ;
; 2.421 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 2.689      ;
; 2.423 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 2.691      ;
; 2.607 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.873      ;
; 2.609 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 2.875      ;
; 2.650 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 2.918      ;
; 2.652 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 2.920      ;
; 2.666 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 2.931      ;
; 2.671 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 2.938      ;
; 2.673 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 2.940      ;
; 2.779 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 3.044      ;
; 2.781 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 3.046      ;
; 2.834 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 3.101      ;
; 2.836 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 3.103      ;
; 3.066 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 3.331      ;
; 3.068 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 3.333      ;
; 3.604 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.111      ;
; 3.604 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.111      ;
; 3.604 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.111      ;
; 3.604 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.111      ;
; 3.883 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.390      ;
; 3.883 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.390      ;
; 3.883 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.390      ;
; 3.883 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.390      ;
; 3.917 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.424      ;
; 3.917 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.424      ;
; 3.917 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.424      ;
; 3.917 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.241      ; 4.424      ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                                                                                     ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                                         ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.964 ; nbitcounter:adrs|out_cont[0] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; -0.232     ; 0.966      ;
; 1.210 ; nbitcounter:adrs|out_cont[3] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; -0.232     ; 1.212      ;
; 1.225 ; nbitcounter:adrs|out_cont[2] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; -0.232     ; 1.227      ;
; 1.227 ; nbitcounter:adrs|out_cont[1] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; -0.232     ; 1.229      ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                             ;
+--------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.450 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 1.487      ;
; -0.450 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 1.487      ;
; -0.277 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.313      ;
; -0.277 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.313      ;
; -0.277 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.313      ;
; -0.277 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.313      ;
; -0.277 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.313      ;
; -0.277 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.313      ;
+--------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                             ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 1.047 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.313      ;
; 1.047 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.313      ;
; 1.047 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.313      ;
; 1.047 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.313      ;
; 1.047 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.313      ;
; 1.047 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.313      ;
; 1.220 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 1.487      ;
; 1.220 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 1.487      ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; coinrom|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; coinrom|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_27M'                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_27M ; Rise       ; clock_27M                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[12]|clk              ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:CLK_1|clock_signal'                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_a                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_a                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_b                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_b                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.compare                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.compare                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.espere                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.espere                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.incremente                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.incremente                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.libere                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.libere                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.zero                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.zero                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[0]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[0]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[1]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[1]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[2]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[2]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[3]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[3]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_a|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_a|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_b|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_b|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[4]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[4]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[5]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[5]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[6]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[6]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[7]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[7]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.compare|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.compare|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.espere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.espere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.incremente|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.incremente|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.libere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.libere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.zero|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.zero|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_a|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_a|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_b|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_b|clk                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; 4.102 ; 4.102 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; 4.226 ; 4.226 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; 2.974 ; 2.974 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; 2.974 ; 2.974 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; 2.496 ; 2.496 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; 2.031 ; 2.031 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; 1.577 ; 1.577 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; 2.574 ; 2.574 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; 2.225 ; 2.225 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; 1.167 ; 1.167 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; 1.236 ; 1.236 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; -3.870 ; -3.870 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; -3.995 ; -3.995 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; -0.935 ; -0.935 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; -2.742 ; -2.742 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; -2.264 ; -2.264 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; -1.799 ; -1.799 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; -1.345 ; -1.345 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; -1.988 ; -1.988 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; -1.663 ; -1.663 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; -0.935 ; -0.935 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; -1.004 ; -1.004 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 7.357  ; 7.357  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 7.317  ; 7.317  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 7.889  ; 7.889  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 7.582  ; 7.582  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 7.582  ; 7.582  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 7.574  ; 7.574  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 7.889  ; 7.889  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 15.035 ; 15.035 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 15.032 ; 15.032 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 15.035 ; 15.035 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 15.035 ; 15.035 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 14.808 ; 14.808 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 14.777 ; 14.777 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 14.796 ; 14.796 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 14.801 ; 14.801 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 13.289 ; 13.289 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 13.289 ; 13.289 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 13.277 ; 13.277 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 13.111 ; 13.111 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 12.999 ; 12.999 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 13.125 ; 13.125 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 12.837 ; 12.837 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 12.807 ; 12.807 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 12.403 ; 12.403 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 12.107 ; 12.107 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 12.333 ; 12.333 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 12.403 ; 12.403 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 12.334 ; 12.334 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 12.387 ; 12.387 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 11.756 ; 11.756 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 15.272 ; 15.272 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 14.974 ; 14.974 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 14.979 ; 14.979 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 14.956 ; 14.956 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 15.241 ; 15.241 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 15.259 ; 15.259 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 15.116 ; 15.116 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 15.272 ; 15.272 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 15.421 ; 15.421 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 15.421 ; 15.421 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 14.207 ; 14.207 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 14.416 ; 14.416 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 15.264 ; 15.264 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 15.203 ; 15.203 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 15.241 ; 15.241 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 14.028 ; 14.028 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 7.357  ; 7.357  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 7.317  ; 7.317  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 7.058  ; 7.058  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 7.230  ; 7.230  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 7.230  ; 7.230  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 7.058  ; 7.058  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 7.636  ; 7.636  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 9.218  ; 9.218  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 9.483  ; 9.483  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 9.455  ; 9.455  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 9.460  ; 9.460  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 9.228  ; 9.228  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 9.232  ; 9.232  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 9.218  ; 9.218  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 9.219  ; 9.219  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 9.494  ; 9.494  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 9.978  ; 9.978  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 9.971  ; 9.971  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 9.801  ; 9.801  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 9.687  ; 9.687  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 9.814  ; 9.814  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 9.527  ; 9.527  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 9.494  ; 9.494  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 9.097  ; 9.097  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 9.097  ; 9.097  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 9.300  ; 9.300  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 9.393  ; 9.393  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 9.331  ; 9.331  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 9.378  ; 9.378  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 9.296  ; 9.296  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 11.420 ; 11.420 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 11.420 ; 11.420 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 11.426 ; 11.426 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 11.428 ; 11.428 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 11.687 ; 11.687 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 11.703 ; 11.703 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 11.586 ; 11.586 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 11.716 ; 11.716 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 11.624 ; 11.624 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 12.423 ; 12.423 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 11.732 ; 11.732 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 11.624 ; 11.624 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 12.264 ; 12.264 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 12.232 ; 12.232 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 12.242 ; 12.242 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 11.900 ; 11.900 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SW_value[0] ; tot_Hex0[0] ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; SW_value[0] ; tot_Hex0[1] ; 8.689  ; 8.689  ; 8.689  ; 8.689  ;
; SW_value[0] ; tot_Hex0[2] ;        ; 8.694  ; 8.694  ;        ;
; SW_value[0] ; tot_Hex0[3] ; 8.462  ; 8.462  ; 8.462  ; 8.462  ;
; SW_value[0] ; tot_Hex0[4] ; 8.466  ;        ;        ; 8.466  ;
; SW_value[0] ; tot_Hex0[5] ; 8.452  ;        ;        ; 8.452  ;
; SW_value[0] ; tot_Hex0[6] ; 8.453  ; 8.453  ; 8.453  ; 8.453  ;
; SW_value[1] ; tot_Hex0[0] ; 10.404 ; 10.404 ; 10.404 ; 10.404 ;
; SW_value[1] ; tot_Hex0[1] ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; SW_value[1] ; tot_Hex0[2] ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; SW_value[1] ; tot_Hex0[3] ; 10.180 ; 10.180 ; 10.180 ; 10.180 ;
; SW_value[1] ; tot_Hex0[4] ; 10.149 ; 10.149 ; 10.149 ; 10.149 ;
; SW_value[1] ; tot_Hex0[5] ; 10.168 ; 10.168 ; 10.168 ; 10.168 ;
; SW_value[1] ; tot_Hex0[6] ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; SW_value[1] ; tot_Hex1[0] ; 9.681  ; 9.681  ; 9.681  ; 9.681  ;
; SW_value[1] ; tot_Hex1[1] ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; SW_value[1] ; tot_Hex1[2] ;        ; 9.504  ; 9.504  ;        ;
; SW_value[1] ; tot_Hex1[3] ; 9.390  ; 9.390  ; 9.390  ; 9.390  ;
; SW_value[1] ; tot_Hex1[4] ; 9.517  ;        ;        ; 9.517  ;
; SW_value[1] ; tot_Hex1[5] ; 9.229  ;        ;        ; 9.229  ;
; SW_value[1] ; tot_Hex1[6] ; 9.209  ; 9.209  ; 9.209  ; 9.209  ;
; SW_value[2] ; tot_Hex0[0] ; 11.502 ; 11.502 ; 11.502 ; 11.502 ;
; SW_value[2] ; tot_Hex0[1] ; 11.499 ; 11.499 ; 11.499 ; 11.499 ;
; SW_value[2] ; tot_Hex0[2] ; 11.494 ; 11.494 ; 11.494 ; 11.494 ;
; SW_value[2] ; tot_Hex0[3] ; 11.270 ; 11.270 ; 11.270 ; 11.270 ;
; SW_value[2] ; tot_Hex0[4] ; 11.237 ; 11.237 ; 11.237 ; 11.237 ;
; SW_value[2] ; tot_Hex0[5] ; 11.237 ; 11.237 ; 11.237 ; 11.237 ;
; SW_value[2] ; tot_Hex0[6] ; 11.263 ; 11.263 ; 11.263 ; 11.263 ;
; SW_value[2] ; tot_Hex1[0] ; 9.684  ; 9.684  ; 9.684  ; 9.684  ;
; SW_value[2] ; tot_Hex1[1] ; 9.672  ; 9.672  ; 9.672  ; 9.672  ;
; SW_value[2] ; tot_Hex1[2] ; 9.506  ; 9.506  ; 9.506  ; 9.506  ;
; SW_value[2] ; tot_Hex1[3] ; 9.394  ; 9.394  ; 9.394  ; 9.394  ;
; SW_value[2] ; tot_Hex1[4] ; 9.520  ; 9.520  ; 9.520  ; 9.520  ;
; SW_value[2] ; tot_Hex1[5] ; 9.232  ; 9.232  ; 9.232  ; 9.232  ;
; SW_value[2] ; tot_Hex1[6] ; 9.202  ; 9.202  ; 9.202  ; 9.202  ;
; SW_value[2] ; tot_Hex2[0] ; 8.502  ;        ;        ; 8.502  ;
; SW_value[2] ; tot_Hex2[2] ;        ; 8.728  ; 8.728  ;        ;
; SW_value[2] ; tot_Hex2[3] ; 8.798  ;        ;        ; 8.798  ;
; SW_value[2] ; tot_Hex2[4] ; 8.729  ;        ;        ; 8.729  ;
; SW_value[2] ; tot_Hex2[5] ; 8.782  ;        ;        ; 8.782  ;
; SW_value[3] ; tot_Hex0[0] ; 13.116 ; 13.116 ; 13.116 ; 13.116 ;
; SW_value[3] ; tot_Hex0[1] ; 13.119 ; 13.119 ; 13.119 ; 13.119 ;
; SW_value[3] ; tot_Hex0[2] ; 13.119 ; 13.119 ; 13.119 ; 13.119 ;
; SW_value[3] ; tot_Hex0[3] ; 12.892 ; 12.892 ; 12.892 ; 12.892 ;
; SW_value[3] ; tot_Hex0[4] ; 12.861 ; 12.861 ; 12.861 ; 12.861 ;
; SW_value[3] ; tot_Hex0[5] ; 12.880 ; 12.880 ; 12.880 ; 12.880 ;
; SW_value[3] ; tot_Hex0[6] ; 12.885 ; 12.885 ; 12.885 ; 12.885 ;
; SW_value[3] ; tot_Hex1[0] ; 11.498 ; 11.498 ; 11.498 ; 11.498 ;
; SW_value[3] ; tot_Hex1[1] ; 11.486 ; 11.486 ; 11.486 ; 11.486 ;
; SW_value[3] ; tot_Hex1[2] ; 11.320 ; 11.320 ; 11.320 ; 11.320 ;
; SW_value[3] ; tot_Hex1[3] ; 11.208 ; 11.208 ; 11.208 ; 11.208 ;
; SW_value[3] ; tot_Hex1[4] ; 11.334 ; 11.334 ; 11.334 ; 11.334 ;
; SW_value[3] ; tot_Hex1[5] ; 11.046 ; 11.046 ; 11.046 ; 11.046 ;
; SW_value[3] ; tot_Hex1[6] ; 11.016 ; 11.016 ; 11.016 ; 11.016 ;
; SW_value[3] ; tot_Hex2[0] ; 10.316 ; 10.316 ; 10.316 ; 10.316 ;
; SW_value[3] ; tot_Hex2[2] ; 10.542 ; 10.542 ; 10.542 ; 10.542 ;
; SW_value[3] ; tot_Hex2[3] ; 10.612 ; 10.612 ; 10.612 ; 10.612 ;
; SW_value[3] ; tot_Hex2[4] ; 10.543 ; 10.543 ; 10.543 ; 10.543 ;
; SW_value[3] ; tot_Hex2[5] ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; SW_value[3] ; tot_Hex2[6] ;        ; 9.959  ; 9.959  ;        ;
; SW_value[4] ; tot_Hex0[0] ; 13.441 ; 13.441 ; 13.441 ; 13.441 ;
; SW_value[4] ; tot_Hex0[1] ; 13.444 ; 13.444 ; 13.444 ; 13.444 ;
; SW_value[4] ; tot_Hex0[2] ; 13.444 ; 13.444 ; 13.444 ; 13.444 ;
; SW_value[4] ; tot_Hex0[3] ; 13.217 ; 13.217 ; 13.217 ; 13.217 ;
; SW_value[4] ; tot_Hex0[4] ; 13.186 ; 13.186 ; 13.186 ; 13.186 ;
; SW_value[4] ; tot_Hex0[5] ; 13.205 ; 13.205 ; 13.205 ; 13.205 ;
; SW_value[4] ; tot_Hex0[6] ; 13.210 ; 13.210 ; 13.210 ; 13.210 ;
; SW_value[4] ; tot_Hex1[0] ; 11.678 ; 11.678 ; 11.678 ; 11.678 ;
; SW_value[4] ; tot_Hex1[1] ; 11.666 ; 11.666 ; 11.666 ; 11.666 ;
; SW_value[4] ; tot_Hex1[2] ; 11.500 ; 11.500 ; 11.500 ; 11.500 ;
; SW_value[4] ; tot_Hex1[3] ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; SW_value[4] ; tot_Hex1[4] ; 11.514 ; 11.514 ; 11.514 ; 11.514 ;
; SW_value[4] ; tot_Hex1[5] ; 11.226 ; 11.226 ; 11.226 ; 11.226 ;
; SW_value[4] ; tot_Hex1[6] ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; SW_value[4] ; tot_Hex2[0] ; 10.496 ; 10.496 ; 10.496 ; 10.496 ;
; SW_value[4] ; tot_Hex2[2] ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; SW_value[4] ; tot_Hex2[3] ; 10.792 ; 10.792 ; 10.792 ; 10.792 ;
; SW_value[4] ; tot_Hex2[4] ; 10.723 ; 10.723 ; 10.723 ; 10.723 ;
; SW_value[4] ; tot_Hex2[5] ; 10.776 ; 10.776 ; 10.776 ; 10.776 ;
; SW_value[4] ; tot_Hex2[6] ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
; SW_value[5] ; tot_Hex0[0] ; 13.786 ; 13.786 ; 13.786 ; 13.786 ;
; SW_value[5] ; tot_Hex0[1] ; 13.789 ; 13.789 ; 13.789 ; 13.789 ;
; SW_value[5] ; tot_Hex0[2] ; 13.789 ; 13.789 ; 13.789 ; 13.789 ;
; SW_value[5] ; tot_Hex0[3] ; 13.562 ; 13.562 ; 13.562 ; 13.562 ;
; SW_value[5] ; tot_Hex0[4] ; 13.531 ; 13.531 ; 13.531 ; 13.531 ;
; SW_value[5] ; tot_Hex0[5] ; 13.550 ; 13.550 ; 13.550 ; 13.550 ;
; SW_value[5] ; tot_Hex0[6] ; 13.555 ; 13.555 ; 13.555 ; 13.555 ;
; SW_value[5] ; tot_Hex1[0] ; 12.037 ; 12.037 ; 12.037 ; 12.037 ;
; SW_value[5] ; tot_Hex1[1] ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; SW_value[5] ; tot_Hex1[2] ; 11.859 ; 11.859 ; 11.859 ; 11.859 ;
; SW_value[5] ; tot_Hex1[3] ; 11.747 ; 11.747 ; 11.747 ; 11.747 ;
; SW_value[5] ; tot_Hex1[4] ; 11.873 ; 11.873 ; 11.873 ; 11.873 ;
; SW_value[5] ; tot_Hex1[5] ; 11.585 ; 11.585 ; 11.585 ; 11.585 ;
; SW_value[5] ; tot_Hex1[6] ; 11.555 ; 11.555 ; 11.555 ; 11.555 ;
; SW_value[5] ; tot_Hex2[0] ; 10.855 ; 10.855 ; 10.855 ; 10.855 ;
; SW_value[5] ; tot_Hex2[2] ; 11.081 ; 11.081 ; 11.081 ; 11.081 ;
; SW_value[5] ; tot_Hex2[3] ; 11.151 ; 11.151 ; 11.151 ; 11.151 ;
; SW_value[5] ; tot_Hex2[4] ; 11.082 ; 11.082 ; 11.082 ; 11.082 ;
; SW_value[5] ; tot_Hex2[5] ; 11.135 ; 11.135 ; 11.135 ; 11.135 ;
; SW_value[5] ; tot_Hex2[6] ; 10.504 ; 10.504 ; 10.504 ; 10.504 ;
; SW_value[6] ; tot_Hex0[0] ; 13.783 ; 13.783 ; 13.783 ; 13.783 ;
; SW_value[6] ; tot_Hex0[1] ; 13.786 ; 13.786 ; 13.786 ; 13.786 ;
; SW_value[6] ; tot_Hex0[2] ; 13.786 ; 13.786 ; 13.786 ; 13.786 ;
; SW_value[6] ; tot_Hex0[3] ; 13.559 ; 13.559 ; 13.559 ; 13.559 ;
; SW_value[6] ; tot_Hex0[4] ; 13.528 ; 13.528 ; 13.528 ; 13.528 ;
; SW_value[6] ; tot_Hex0[5] ; 13.547 ; 13.547 ; 13.547 ; 13.547 ;
; SW_value[6] ; tot_Hex0[6] ; 13.552 ; 13.552 ; 13.552 ; 13.552 ;
; SW_value[6] ; tot_Hex1[0] ; 12.035 ; 12.035 ; 12.035 ; 12.035 ;
; SW_value[6] ; tot_Hex1[1] ; 12.023 ; 12.023 ; 12.023 ; 12.023 ;
; SW_value[6] ; tot_Hex1[2] ; 11.857 ; 11.857 ; 11.857 ; 11.857 ;
; SW_value[6] ; tot_Hex1[3] ; 11.745 ; 11.745 ; 11.745 ; 11.745 ;
; SW_value[6] ; tot_Hex1[4] ; 11.871 ; 11.871 ; 11.871 ; 11.871 ;
; SW_value[6] ; tot_Hex1[5] ; 11.583 ; 11.583 ; 11.583 ; 11.583 ;
; SW_value[6] ; tot_Hex1[6] ; 11.553 ; 11.553 ; 11.553 ; 11.553 ;
; SW_value[6] ; tot_Hex2[0] ; 10.853 ; 10.853 ; 10.853 ; 10.853 ;
; SW_value[6] ; tot_Hex2[2] ; 11.079 ; 11.079 ; 11.079 ; 11.079 ;
; SW_value[6] ; tot_Hex2[3] ; 11.149 ; 11.149 ; 11.149 ; 11.149 ;
; SW_value[6] ; tot_Hex2[4] ; 11.080 ; 11.080 ; 11.080 ; 11.080 ;
; SW_value[6] ; tot_Hex2[5] ; 11.133 ; 11.133 ; 11.133 ; 11.133 ;
; SW_value[6] ; tot_Hex2[6] ; 10.502 ; 10.502 ; 10.502 ; 10.502 ;
; SW_value[7] ; tot_Hex0[0] ; 14.719 ; 14.719 ; 14.719 ; 14.719 ;
; SW_value[7] ; tot_Hex0[1] ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; SW_value[7] ; tot_Hex0[2] ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; SW_value[7] ; tot_Hex0[3] ; 14.495 ; 14.495 ; 14.495 ; 14.495 ;
; SW_value[7] ; tot_Hex0[4] ; 14.464 ; 14.464 ; 14.464 ; 14.464 ;
; SW_value[7] ; tot_Hex0[5] ; 14.483 ; 14.483 ; 14.483 ; 14.483 ;
; SW_value[7] ; tot_Hex0[6] ; 14.488 ; 14.488 ; 14.488 ; 14.488 ;
; SW_value[7] ; tot_Hex1[0] ; 12.976 ; 12.976 ; 12.976 ; 12.976 ;
; SW_value[7] ; tot_Hex1[1] ; 12.964 ; 12.964 ; 12.964 ; 12.964 ;
; SW_value[7] ; tot_Hex1[2] ; 12.798 ; 12.798 ; 12.798 ; 12.798 ;
; SW_value[7] ; tot_Hex1[3] ; 12.686 ; 12.686 ; 12.686 ; 12.686 ;
; SW_value[7] ; tot_Hex1[4] ; 12.812 ; 12.812 ; 12.812 ; 12.812 ;
; SW_value[7] ; tot_Hex1[5] ; 12.524 ; 12.524 ; 12.524 ; 12.524 ;
; SW_value[7] ; tot_Hex1[6] ; 12.494 ; 12.494 ; 12.494 ; 12.494 ;
; SW_value[7] ; tot_Hex2[0] ; 11.794 ; 11.794 ; 11.794 ; 11.794 ;
; SW_value[7] ; tot_Hex2[2] ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; SW_value[7] ; tot_Hex2[3] ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; SW_value[7] ; tot_Hex2[4] ; 12.021 ; 12.021 ; 12.021 ; 12.021 ;
; SW_value[7] ; tot_Hex2[5] ; 12.074 ; 12.074 ; 12.074 ; 12.074 ;
; SW_value[7] ; tot_Hex2[6] ; 11.443 ; 11.443 ; 11.443 ; 11.443 ;
; switch      ; tot_Hex0[0] ; 14.958 ; 14.958 ; 14.958 ; 14.958 ;
; switch      ; tot_Hex0[1] ; 14.961 ; 14.961 ; 14.961 ; 14.961 ;
; switch      ; tot_Hex0[2] ; 14.961 ; 14.961 ; 14.961 ; 14.961 ;
; switch      ; tot_Hex0[3] ; 14.734 ; 14.734 ; 14.734 ; 14.734 ;
; switch      ; tot_Hex0[4] ; 14.703 ; 14.703 ; 14.703 ; 14.703 ;
; switch      ; tot_Hex0[5] ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; switch      ; tot_Hex0[6] ; 14.727 ; 14.727 ; 14.727 ; 14.727 ;
; switch      ; tot_Hex1[0] ; 13.215 ; 13.215 ; 13.215 ; 13.215 ;
; switch      ; tot_Hex1[1] ; 13.203 ; 13.203 ; 13.203 ; 13.203 ;
; switch      ; tot_Hex1[2] ; 13.037 ; 13.037 ; 13.037 ; 13.037 ;
; switch      ; tot_Hex1[3] ; 12.925 ; 12.925 ; 12.925 ; 12.925 ;
; switch      ; tot_Hex1[4] ; 13.051 ; 13.051 ; 13.051 ; 13.051 ;
; switch      ; tot_Hex1[5] ; 12.763 ; 12.763 ; 12.763 ; 12.763 ;
; switch      ; tot_Hex1[6] ; 12.733 ; 12.733 ; 12.733 ; 12.733 ;
; switch      ; tot_Hex2[0] ; 12.033 ; 12.033 ; 12.033 ; 12.033 ;
; switch      ; tot_Hex2[2] ; 12.259 ; 12.259 ; 12.259 ; 12.259 ;
; switch      ; tot_Hex2[3] ; 12.329 ; 12.329 ; 12.329 ; 12.329 ;
; switch      ; tot_Hex2[4] ; 12.260 ; 12.260 ; 12.260 ; 12.260 ;
; switch      ; tot_Hex2[5] ; 12.313 ; 12.313 ; 12.313 ; 12.313 ;
; switch      ; tot_Hex2[6] ; 11.682 ; 11.682 ; 11.682 ; 11.682 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SW_value[0] ; tot_Hex0[0] ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; SW_value[0] ; tot_Hex0[1] ; 8.689  ; 8.689  ; 8.689  ; 8.689  ;
; SW_value[0] ; tot_Hex0[2] ;        ; 8.694  ; 8.694  ;        ;
; SW_value[0] ; tot_Hex0[3] ; 8.462  ; 8.462  ; 8.462  ; 8.462  ;
; SW_value[0] ; tot_Hex0[4] ; 8.466  ;        ;        ; 8.466  ;
; SW_value[0] ; tot_Hex0[5] ; 8.452  ;        ;        ; 8.452  ;
; SW_value[0] ; tot_Hex0[6] ; 8.453  ; 8.453  ; 8.453  ; 8.453  ;
; SW_value[1] ; tot_Hex0[0] ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; SW_value[1] ; tot_Hex0[1] ; 9.907  ; 9.907  ; 9.907  ; 9.907  ;
; SW_value[1] ; tot_Hex0[2] ; 9.914  ; 9.914  ; 9.914  ; 9.914  ;
; SW_value[1] ; tot_Hex0[3] ; 9.680  ; 9.680  ; 9.680  ; 9.680  ;
; SW_value[1] ; tot_Hex0[4] ; 9.687  ; 9.687  ; 9.687  ; 9.687  ;
; SW_value[1] ; tot_Hex0[5] ; 9.670  ; 9.670  ; 9.670  ; 9.670  ;
; SW_value[1] ; tot_Hex0[6] ; 9.671  ; 9.671  ; 9.671  ; 9.671  ;
; SW_value[1] ; tot_Hex1[0] ; 9.537  ; 9.537  ; 9.537  ; 9.537  ;
; SW_value[1] ; tot_Hex1[1] ; 9.541  ; 9.541  ; 9.541  ; 9.541  ;
; SW_value[1] ; tot_Hex1[2] ;        ; 9.360  ; 9.360  ;        ;
; SW_value[1] ; tot_Hex1[3] ; 9.246  ; 9.246  ; 9.246  ; 9.246  ;
; SW_value[1] ; tot_Hex1[4] ; 9.373  ;        ;        ; 9.373  ;
; SW_value[1] ; tot_Hex1[5] ; 9.085  ;        ;        ; 9.085  ;
; SW_value[1] ; tot_Hex1[6] ; 9.065  ; 9.065  ; 9.065  ; 9.065  ;
; SW_value[2] ; tot_Hex0[0] ; 11.155 ; 11.155 ; 11.155 ; 11.155 ;
; SW_value[2] ; tot_Hex0[1] ; 11.158 ; 11.158 ; 11.158 ; 11.158 ;
; SW_value[2] ; tot_Hex0[2] ; 11.158 ; 11.158 ; 11.158 ; 11.158 ;
; SW_value[2] ; tot_Hex0[3] ; 10.931 ; 10.931 ; 10.931 ; 10.931 ;
; SW_value[2] ; tot_Hex0[4] ; 10.900 ; 10.900 ; 10.900 ; 10.900 ;
; SW_value[2] ; tot_Hex0[5] ; 10.919 ; 10.919 ; 10.919 ; 10.919 ;
; SW_value[2] ; tot_Hex0[6] ; 10.924 ; 10.924 ; 10.924 ; 10.924 ;
; SW_value[2] ; tot_Hex1[0] ; 9.240  ; 9.240  ; 9.240  ; 9.240  ;
; SW_value[2] ; tot_Hex1[1] ; 9.244  ; 9.244  ; 9.244  ; 9.244  ;
; SW_value[2] ; tot_Hex1[2] ; 9.063  ; 9.063  ; 9.063  ; 9.063  ;
; SW_value[2] ; tot_Hex1[3] ; 8.949  ; 8.949  ; 8.949  ; 8.949  ;
; SW_value[2] ; tot_Hex1[4] ; 9.076  ; 9.076  ; 9.076  ; 9.076  ;
; SW_value[2] ; tot_Hex1[5] ; 8.788  ; 8.788  ; 8.788  ; 8.788  ;
; SW_value[2] ; tot_Hex1[6] ; 8.768  ; 8.768  ; 8.768  ; 8.768  ;
; SW_value[2] ; tot_Hex2[0] ; 8.502  ;        ;        ; 8.502  ;
; SW_value[2] ; tot_Hex2[2] ;        ; 8.728  ; 8.728  ;        ;
; SW_value[2] ; tot_Hex2[3] ; 8.798  ;        ;        ; 8.798  ;
; SW_value[2] ; tot_Hex2[4] ; 8.729  ;        ;        ; 8.729  ;
; SW_value[2] ; tot_Hex2[5] ; 8.782  ;        ;        ; 8.782  ;
; SW_value[3] ; tot_Hex0[0] ; 11.420 ; 11.420 ; 11.420 ; 11.420 ;
; SW_value[3] ; tot_Hex0[1] ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; SW_value[3] ; tot_Hex0[2] ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; SW_value[3] ; tot_Hex0[3] ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; SW_value[3] ; tot_Hex0[4] ; 11.165 ; 11.165 ; 11.165 ; 11.165 ;
; SW_value[3] ; tot_Hex0[5] ; 11.184 ; 11.184 ; 11.184 ; 11.184 ;
; SW_value[3] ; tot_Hex0[6] ; 11.189 ; 11.189 ; 11.189 ; 11.189 ;
; SW_value[3] ; tot_Hex1[0] ; 10.116 ; 10.116 ; 10.116 ; 10.116 ;
; SW_value[3] ; tot_Hex1[1] ; 10.120 ; 10.120 ; 10.120 ; 10.120 ;
; SW_value[3] ; tot_Hex1[2] ; 9.939  ; 9.939  ; 9.939  ; 9.939  ;
; SW_value[3] ; tot_Hex1[3] ; 9.825  ; 9.825  ; 9.825  ; 9.825  ;
; SW_value[3] ; tot_Hex1[4] ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; SW_value[3] ; tot_Hex1[5] ; 9.664  ; 9.664  ; 9.664  ; 9.664  ;
; SW_value[3] ; tot_Hex1[6] ; 9.644  ; 9.644  ; 9.644  ; 9.644  ;
; SW_value[3] ; tot_Hex2[0] ; 9.538  ; 9.538  ; 9.538  ; 9.538  ;
; SW_value[3] ; tot_Hex2[2] ; 9.767  ; 9.767  ; 9.767  ; 9.767  ;
; SW_value[3] ; tot_Hex2[3] ; 9.834  ; 9.834  ; 9.834  ; 9.834  ;
; SW_value[3] ; tot_Hex2[4] ; 9.741  ; 9.741  ; 9.741  ; 9.741  ;
; SW_value[3] ; tot_Hex2[5] ; 9.818  ; 10.125 ; 10.125 ; 9.818  ;
; SW_value[3] ; tot_Hex2[6] ;        ; 9.763  ; 9.763  ;        ;
; SW_value[4] ; tot_Hex0[0] ; 11.743 ; 11.743 ; 11.743 ; 11.743 ;
; SW_value[4] ; tot_Hex0[1] ; 11.746 ; 11.746 ; 11.746 ; 11.746 ;
; SW_value[4] ; tot_Hex0[2] ; 11.746 ; 11.746 ; 11.746 ; 11.746 ;
; SW_value[4] ; tot_Hex0[3] ; 11.519 ; 11.519 ; 11.519 ; 11.519 ;
; SW_value[4] ; tot_Hex0[4] ; 11.488 ; 11.488 ; 11.488 ; 11.488 ;
; SW_value[4] ; tot_Hex0[5] ; 11.507 ; 11.507 ; 11.507 ; 11.507 ;
; SW_value[4] ; tot_Hex0[6] ; 11.512 ; 11.512 ; 11.512 ; 11.512 ;
; SW_value[4] ; tot_Hex1[0] ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; SW_value[4] ; tot_Hex1[1] ; 9.432  ; 9.432  ; 9.432  ; 9.432  ;
; SW_value[4] ; tot_Hex1[2] ; 9.262  ; 9.262  ; 9.262  ; 9.262  ;
; SW_value[4] ; tot_Hex1[3] ; 9.148  ; 9.148  ; 9.148  ; 9.148  ;
; SW_value[4] ; tot_Hex1[4] ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; SW_value[4] ; tot_Hex1[5] ; 8.988  ; 8.988  ; 8.988  ; 8.988  ;
; SW_value[4] ; tot_Hex1[6] ; 8.955  ; 8.955  ; 8.955  ; 8.955  ;
; SW_value[4] ; tot_Hex2[0] ; 8.558  ; 8.558  ; 8.558  ; 8.558  ;
; SW_value[4] ; tot_Hex2[2] ; 8.791  ; 8.791  ; 8.791  ; 8.791  ;
; SW_value[4] ; tot_Hex2[3] ; 8.854  ; 8.854  ; 8.854  ; 8.854  ;
; SW_value[4] ; tot_Hex2[4] ; 8.792  ; 8.792  ; 8.792  ; 8.792  ;
; SW_value[4] ; tot_Hex2[5] ; 8.839  ; 9.832  ; 9.832  ; 8.839  ;
; SW_value[4] ; tot_Hex2[6] ; 9.777  ; 8.787  ; 8.787  ; 9.777  ;
; SW_value[5] ; tot_Hex0[0] ; 11.275 ; 11.275 ; 11.275 ; 11.275 ;
; SW_value[5] ; tot_Hex0[1] ; 11.278 ; 11.278 ; 11.278 ; 11.278 ;
; SW_value[5] ; tot_Hex0[2] ; 11.278 ; 11.278 ; 11.278 ; 11.278 ;
; SW_value[5] ; tot_Hex0[3] ; 11.051 ; 11.051 ; 11.051 ; 11.051 ;
; SW_value[5] ; tot_Hex0[4] ; 11.020 ; 11.020 ; 11.020 ; 11.020 ;
; SW_value[5] ; tot_Hex0[5] ; 11.039 ; 11.039 ; 11.039 ; 11.039 ;
; SW_value[5] ; tot_Hex0[6] ; 11.044 ; 11.044 ; 11.044 ; 11.044 ;
; SW_value[5] ; tot_Hex1[0] ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; SW_value[5] ; tot_Hex1[1] ; 9.125  ; 9.125  ; 9.125  ; 9.125  ;
; SW_value[5] ; tot_Hex1[2] ; 8.955  ; 8.955  ; 8.955  ; 8.955  ;
; SW_value[5] ; tot_Hex1[3] ; 8.841  ; 8.841  ; 8.841  ; 8.841  ;
; SW_value[5] ; tot_Hex1[4] ; 8.968  ; 8.968  ; 8.968  ; 8.968  ;
; SW_value[5] ; tot_Hex1[5] ; 8.681  ; 8.681  ; 8.681  ; 8.681  ;
; SW_value[5] ; tot_Hex1[6] ; 8.648  ; 8.648  ; 8.648  ; 8.648  ;
; SW_value[5] ; tot_Hex2[0] ; 8.251  ; 8.251  ; 8.251  ; 8.251  ;
; SW_value[5] ; tot_Hex2[2] ; 8.484  ; 8.484  ; 8.484  ; 8.484  ;
; SW_value[5] ; tot_Hex2[3] ; 8.547  ; 8.547  ; 8.547  ; 8.547  ;
; SW_value[5] ; tot_Hex2[4] ; 8.485  ; 8.485  ; 8.485  ; 8.485  ;
; SW_value[5] ; tot_Hex2[5] ; 8.532  ; 8.532  ; 8.532  ; 8.532  ;
; SW_value[5] ; tot_Hex2[6] ; 8.480  ; 8.480  ; 8.480  ; 8.480  ;
; SW_value[6] ; tot_Hex0[0] ; 11.273 ; 11.273 ; 11.273 ; 11.273 ;
; SW_value[6] ; tot_Hex0[1] ; 11.276 ; 11.276 ; 11.276 ; 11.276 ;
; SW_value[6] ; tot_Hex0[2] ; 11.276 ; 11.276 ; 11.276 ; 11.276 ;
; SW_value[6] ; tot_Hex0[3] ; 11.049 ; 11.049 ; 11.049 ; 11.049 ;
; SW_value[6] ; tot_Hex0[4] ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; SW_value[6] ; tot_Hex0[5] ; 11.037 ; 11.037 ; 11.037 ; 11.037 ;
; SW_value[6] ; tot_Hex0[6] ; 11.042 ; 11.042 ; 11.042 ; 11.042 ;
; SW_value[6] ; tot_Hex1[0] ; 9.128  ; 9.128  ; 9.128  ; 9.128  ;
; SW_value[6] ; tot_Hex1[1] ; 9.121  ; 9.121  ; 9.121  ; 9.121  ;
; SW_value[6] ; tot_Hex1[2] ; 8.951  ; 8.951  ; 8.951  ; 8.951  ;
; SW_value[6] ; tot_Hex1[3] ; 8.837  ; 8.837  ; 8.837  ; 8.837  ;
; SW_value[6] ; tot_Hex1[4] ; 8.964  ; 8.964  ; 8.964  ; 8.964  ;
; SW_value[6] ; tot_Hex1[5] ; 8.677  ; 8.677  ; 8.677  ; 8.677  ;
; SW_value[6] ; tot_Hex1[6] ; 8.644  ; 8.644  ; 8.644  ; 8.644  ;
; SW_value[6] ; tot_Hex2[0] ; 8.247  ; 8.247  ; 8.247  ; 8.247  ;
; SW_value[6] ; tot_Hex2[2] ; 8.450  ; 8.788  ; 8.788  ; 8.450  ;
; SW_value[6] ; tot_Hex2[3] ; 8.543  ; 8.543  ; 8.543  ; 8.543  ;
; SW_value[6] ; tot_Hex2[4] ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; SW_value[6] ; tot_Hex2[5] ; 8.528  ; 8.836  ; 8.836  ; 8.528  ;
; SW_value[6] ; tot_Hex2[6] ; 8.784  ; 8.446  ; 8.446  ; 8.784  ;
; SW_value[7] ; tot_Hex0[0] ; 12.214 ; 12.214 ; 12.214 ; 12.214 ;
; SW_value[7] ; tot_Hex0[1] ; 12.217 ; 12.217 ; 12.217 ; 12.217 ;
; SW_value[7] ; tot_Hex0[2] ; 12.217 ; 12.217 ; 12.217 ; 12.217 ;
; SW_value[7] ; tot_Hex0[3] ; 11.990 ; 11.990 ; 11.990 ; 11.990 ;
; SW_value[7] ; tot_Hex0[4] ; 11.959 ; 11.959 ; 11.959 ; 11.959 ;
; SW_value[7] ; tot_Hex0[5] ; 11.978 ; 11.978 ; 11.978 ; 11.978 ;
; SW_value[7] ; tot_Hex0[6] ; 11.983 ; 11.983 ; 11.983 ; 11.983 ;
; SW_value[7] ; tot_Hex1[0] ; 9.665  ; 9.665  ; 9.665  ; 9.665  ;
; SW_value[7] ; tot_Hex1[1] ; 9.658  ; 9.658  ; 9.658  ; 9.658  ;
; SW_value[7] ; tot_Hex1[2] ; 9.488  ; 9.488  ; 9.488  ; 9.488  ;
; SW_value[7] ; tot_Hex1[3] ; 9.374  ; 9.374  ; 9.374  ; 9.374  ;
; SW_value[7] ; tot_Hex1[4] ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; SW_value[7] ; tot_Hex1[5] ; 9.214  ; 9.214  ; 9.214  ; 9.214  ;
; SW_value[7] ; tot_Hex1[6] ; 9.181  ; 9.181  ; 9.181  ; 9.181  ;
; SW_value[7] ; tot_Hex2[0] ; 8.784  ; 8.784  ; 8.784  ; 8.784  ;
; SW_value[7] ; tot_Hex2[2] ; 8.987  ; 9.147  ; 9.147  ; 8.987  ;
; SW_value[7] ; tot_Hex2[3] ; 9.080  ; 9.080  ; 9.080  ; 9.080  ;
; SW_value[7] ; tot_Hex2[4] ; 9.018  ; 9.018  ; 9.018  ; 9.018  ;
; SW_value[7] ; tot_Hex2[5] ; 9.065  ; 9.195  ; 9.195  ; 9.065  ;
; SW_value[7] ; tot_Hex2[6] ; 9.143  ; 8.983  ; 8.983  ; 9.143  ;
; switch      ; tot_Hex0[0] ; 9.152  ; 9.152  ; 9.152  ; 9.152  ;
; switch      ; tot_Hex0[1] ; 9.124  ; 9.124  ; 9.124  ; 9.124  ;
; switch      ; tot_Hex0[2] ; 9.129  ; 9.129  ; 9.129  ; 9.129  ;
; switch      ; tot_Hex0[3] ; 8.897  ; 8.897  ; 8.897  ; 8.897  ;
; switch      ; tot_Hex0[4] ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; switch      ; tot_Hex0[5] ; 8.887  ; 8.887  ; 8.887  ; 8.887  ;
; switch      ; tot_Hex0[6] ; 8.888  ; 8.888  ; 8.888  ; 8.888  ;
; switch      ; tot_Hex1[0] ; 9.699  ; 9.699  ; 9.699  ; 9.699  ;
; switch      ; tot_Hex1[1] ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; switch      ; tot_Hex1[2] ; 9.522  ; 9.522  ; 9.522  ; 9.522  ;
; switch      ; tot_Hex1[3] ; 9.408  ; 9.408  ; 9.408  ; 9.408  ;
; switch      ; tot_Hex1[4] ; 9.535  ; 9.535  ; 9.535  ; 9.535  ;
; switch      ; tot_Hex1[5] ; 9.248  ; 9.248  ; 9.248  ; 9.248  ;
; switch      ; tot_Hex1[6] ; 9.215  ; 9.215  ; 9.215  ; 9.215  ;
; switch      ; tot_Hex2[0] ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; switch      ; tot_Hex2[2] ; 9.051  ; 9.051  ; 9.051  ; 9.051  ;
; switch      ; tot_Hex2[3] ; 9.114  ; 9.114  ; 9.114  ; 9.114  ;
; switch      ; tot_Hex2[4] ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; switch      ; tot_Hex2[5] ; 9.099  ; 9.099  ; 9.099  ; 9.099  ;
; switch      ; tot_Hex2[6] ; 9.047  ; 9.047  ; 9.047  ; 9.047  ;
+-------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:CLK_1|clock_signal ; -2.422 ; -16.881       ;
; clock_27M                          ; -0.623 ; -11.946       ;
; clock_generator:CLK_2|clock_signal ; 0.316  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_27M                          ; -1.554 ; -3.094        ;
; clock_generator:CLK_1|clock_signal ; 0.215  ; 0.000         ;
; clock_generator:CLK_2|clock_signal ; 0.420  ; 0.000         ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Recovery Summary                                ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock_generator:CLK_1|clock_signal ; 0.215 ; 0.000         ;
+------------------------------------+-------+---------------+


+------------------------------------------------------------+
; Fast Model Removal Summary                                 ;
+------------------------------------+-------+---------------+
; Clock                              ; Slack ; End Point TNS ;
+------------------------------------+-------+---------------+
; clock_generator:CLK_1|clock_signal ; 0.588 ; 0.000         ;
+------------------------------------+-------+---------------+


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_generator:CLK_2|clock_signal ; -1.423 ; -11.384       ;
; clock_27M                          ; -1.380 ; -46.380       ;
; clock_generator:CLK_1|clock_signal ; -0.500 ; -21.000       ;
+------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.422 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.539      ;
; -2.422 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.539      ;
; -2.422 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.539      ;
; -2.422 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.539      ;
; -2.420 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.537      ;
; -2.420 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.537      ;
; -2.420 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.537      ;
; -2.420 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.537      ;
; -2.323 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.440      ;
; -2.323 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.440      ;
; -2.323 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.440      ;
; -2.323 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.440      ;
; -2.034 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.151      ;
; -2.034 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.151      ;
; -2.034 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.151      ;
; -2.034 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.151      ;
; -1.921 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.038      ;
; -1.921 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.038      ;
; -1.921 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.038      ;
; -1.921 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 3.038      ;
; -1.754 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.086      ; 2.872      ;
; -1.754 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.086      ; 2.872      ;
; -1.754 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.086      ; 2.872      ;
; -1.754 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.086      ; 2.872      ;
; -1.746 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 2.863      ;
; -1.746 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 2.863      ;
; -1.746 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 2.863      ;
; -1.746 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.085      ; 2.863      ;
; -1.615 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.086      ; 2.733      ;
; -1.615 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.086      ; 2.733      ;
; -1.615 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.086      ; 2.733      ;
; -1.615 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.086      ; 2.733      ;
; -0.546 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.577      ;
; -0.544 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.575      ;
; -0.447 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.478      ;
; -0.428 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.459      ;
; -0.426 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.457      ;
; -0.329 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.360      ;
; -0.324 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 1.357      ;
; -0.322 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 1.355      ;
; -0.321 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.355      ;
; -0.319 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.353      ;
; -0.294 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.328      ;
; -0.292 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.324      ;
; -0.292 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.326      ;
; -0.290 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.322      ;
; -0.255 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 1.288      ;
; -0.253 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.287      ;
; -0.253 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 1.286      ;
; -0.251 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.285      ;
; -0.193 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.225      ;
; -0.182 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.216      ;
; -0.180 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.214      ;
; -0.158 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.189      ;
; -0.126 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.158      ;
; -0.124 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.156      ;
; -0.045 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.076      ;
; -0.040 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 1.071      ;
; -0.027 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.059      ;
; -0.012 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.044      ;
; 0.000  ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 1.032      ;
; 0.005  ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.029      ;
; 0.007  ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 1.027      ;
; 0.039  ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.011      ; 1.004      ;
; 0.040  ; maquina_processador:mchn|state.zero                                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 0.994      ;
; 0.062  ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.970      ;
; 0.073  ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.958      ;
; 0.082  ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.950      ;
; 0.084  ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.948      ;
; 0.096  ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.936      ;
; 0.130  ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.901      ;
; 0.136  ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.zero                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.895      ;
; 0.140  ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 0.893      ;
; 0.168  ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 0.866      ;
; 0.170  ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.002      ; 0.864      ;
; 0.209  ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.823      ;
; 0.248  ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.783      ;
; 0.250  ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.782      ;
; 0.262  ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.770      ;
; 0.263  ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.zero                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.002     ; 0.767      ;
; 0.271  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.760      ;
; 0.271  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.760      ;
; 0.271  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.760      ;
; 0.271  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.760      ;
; 0.333  ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.699      ;
; 0.335  ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.697      ;
; 0.336  ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.696      ;
; 0.351  ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.681      ;
; 0.360  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.672      ;
; 0.391  ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.641      ;
; 0.403  ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.incremente           ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.010      ; 0.639      ;
; 0.408  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.623      ;
; 0.412  ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.619      ;
; 0.467  ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[3]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.565      ;
; 0.470  ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.incremente           ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; -0.001     ; 0.561      ;
; 0.502  ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[2]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.530      ;
; 0.502  ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.espere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.530      ;
; 0.503  ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[1]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.529      ;
; 0.505  ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.libere               ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.527      ;
; 0.510  ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[0]                        ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.522      ;
+--------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_27M'                                                                                                                        ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.623 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.652      ;
; -0.600 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.629      ;
; -0.582 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.615      ;
; -0.571 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.600      ;
; -0.548 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.577      ;
; -0.547 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.576      ;
; -0.546 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.579      ;
; -0.530 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.563      ;
; -0.497 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.002     ; 1.527      ;
; -0.495 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.524      ;
; -0.494 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.527      ;
; -0.493 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[21] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.522      ;
; -0.474 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.002     ; 1.504      ;
; -0.470 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[21] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.499      ;
; -0.469 ; clock_generator:CLK_1|counter[3]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.498      ;
; -0.467 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[15] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.496      ;
; -0.467 ; clock_generator:CLK_2|counter[2]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.500      ;
; -0.452 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.485      ;
; -0.450 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.482      ;
; -0.444 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[15] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.473      ;
; -0.437 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.470      ;
; -0.431 ; clock_generator:CLK_2|counter[14] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.463      ;
; -0.426 ; clock_generator:CLK_1|counter[4]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.455      ;
; -0.425 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[14] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.458      ;
; -0.425 ; clock_generator:CLK_2|counter[11] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.457      ;
; -0.423 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.452      ;
; -0.421 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.002     ; 1.451      ;
; -0.417 ; clock_generator:CLK_1|counter[3]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.446      ;
; -0.417 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[21] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.446      ;
; -0.416 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.449      ;
; -0.415 ; clock_generator:CLK_2|counter[2]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.448      ;
; -0.413 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.446      ;
; -0.411 ; clock_generator:CLK_1|counter[0]  ; clock_generator:CLK_1|counter[12] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.440      ;
; -0.404 ; clock_generator:CLK_1|counter[5]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.433      ;
; -0.400 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.429      ;
; -0.392 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.421      ;
; -0.391 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[15] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.420      ;
; -0.390 ; clock_generator:CLK_2|counter[4]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.423      ;
; -0.390 ; clock_generator:CLK_2|counter[10] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.422      ;
; -0.389 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[14] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.422      ;
; -0.388 ; clock_generator:CLK_1|counter[1]  ; clock_generator:CLK_1|counter[12] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.417      ;
; -0.386 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.418      ;
; -0.385 ; clock_generator:CLK_2|counter[3]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.418      ;
; -0.384 ; clock_generator:CLK_2|counter[7]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.417      ;
; -0.383 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.415      ;
; -0.383 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.415      ;
; -0.383 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.415      ;
; -0.382 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.415      ;
; -0.382 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.414      ;
; -0.382 ; clock_generator:CLK_1|counter[8]  ; clock_generator:CLK_1|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.414      ;
; -0.377 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.003      ; 1.412      ;
; -0.377 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.003      ; 1.412      ;
; -0.377 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.003      ; 1.412      ;
; -0.376 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.003      ; 1.411      ;
; -0.376 ; clock_generator:CLK_1|counter[12] ; clock_generator:CLK_1|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.003      ; 1.411      ;
; -0.374 ; clock_generator:CLK_1|counter[4]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.403      ;
; -0.371 ; clock_generator:CLK_2|counter[5]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.404      ;
; -0.370 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.403      ;
; -0.364 ; clock_generator:CLK_2|counter[15] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.396      ;
; -0.355 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.386      ;
; -0.352 ; clock_generator:CLK_1|counter[5]  ; clock_generator:CLK_1|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.381      ;
; -0.351 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.380      ;
; -0.351 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.380      ;
; -0.347 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.376      ;
; -0.346 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[18] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.379      ;
; -0.343 ; clock_generator:CLK_1|counter[3]  ; clock_generator:CLK_1|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; -0.002     ; 1.373      ;
; -0.342 ; clock_generator:CLK_2|counter[0]  ; clock_generator:CLK_2|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.375      ;
; -0.342 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.374      ;
; -0.342 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.374      ;
; -0.342 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.374      ;
; -0.341 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.373      ;
; -0.341 ; clock_generator:CLK_1|counter[9]  ; clock_generator:CLK_1|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.373      ;
; -0.339 ; clock_generator:CLK_1|counter[3]  ; clock_generator:CLK_1|counter[21] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.368      ;
; -0.338 ; clock_generator:CLK_2|counter[4]  ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.371      ;
; -0.338 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.370      ;
; -0.337 ; clock_generator:CLK_2|counter[2]  ; clock_generator:CLK_2|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.370      ;
; -0.337 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; clock_generator:CLK_1|counter[6]  ; clock_generator:CLK_1|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.369      ;
; -0.337 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.366      ;
; -0.336 ; clock_generator:CLK_2|counter[14] ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.367      ;
; -0.335 ; clock_generator:CLK_1|counter[2]  ; clock_generator:CLK_1|counter[12] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.364      ;
; -0.334 ; clock_generator:CLK_2|counter[1]  ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.367      ;
; -0.333 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.365      ;
; -0.333 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[14] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.365      ;
; -0.333 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[10] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.365      ;
; -0.332 ; clock_generator:CLK_2|counter[13] ; clock_generator:CLK_2|counter[11] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.364      ;
; -0.330 ; clock_generator:CLK_2|counter[11] ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; -0.001     ; 1.361      ;
; -0.329 ; clock_generator:CLK_2|counter[6]  ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.001      ; 1.362      ;
; -0.328 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[6]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[0]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.360      ;
; -0.327 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[5]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.359      ;
; -0.327 ; clock_generator:CLK_1|counter[7]  ; clock_generator:CLK_1|counter[8]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.359      ;
; -0.318 ; clock_generator:CLK_2|counter[8]  ; clock_generator:CLK_2|counter[4]  ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.350      ;
; -0.317 ; clock_generator:CLK_1|counter[10] ; clock_generator:CLK_1|counter[20] ; clock_27M    ; clock_27M   ; 1.000        ; -0.003     ; 1.346      ;
; -0.314 ; clock_generator:CLK_2|counter[12] ; clock_generator:CLK_2|counter[19] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; clock_generator:CLK_2|counter[14] ; clock_generator:CLK_2|counter[17] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; clock_generator:CLK_2|counter[14] ; clock_generator:CLK_2|counter[14] ; clock_27M    ; clock_27M   ; 1.000        ; 0.000      ; 1.346      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                                                                                    ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                                         ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.316 ; nbitcounter:adrs|out_cont[1] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; -0.076     ; 0.607      ;
; 0.317 ; nbitcounter:adrs|out_cont[2] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; -0.076     ; 0.606      ;
; 0.323 ; nbitcounter:adrs|out_cont[3] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; -0.076     ; 0.600      ;
; 0.441 ; nbitcounter:adrs|out_cont[0] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 1.000        ; -0.076     ; 0.482      ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_27M'                                                                                                                                                 ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.554 ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_27M   ; 0.000        ; 1.628      ; 0.367      ;
; -1.540 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_27M   ; 0.000        ; 1.614      ; 0.367      ;
; -1.054 ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_2|clock_signal ; clock_27M   ; -0.500       ; 1.628      ; 0.367      ;
; -1.040 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; clock_27M   ; -0.500       ; 1.614      ; 0.367      ;
; 0.315  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.467      ;
; 0.315  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[11]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.467      ;
; 0.317  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.469      ;
; 0.320  ; clock_generator:CLK_1|counter[21]  ; clock_generator:CLK_1|counter[21]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.472      ;
; 0.360  ; clock_generator:CLK_2|counter[8]   ; clock_generator:CLK_2|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clock_generator:CLK_1|counter[2]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clock_generator:CLK_2|counter[9]   ; clock_generator:CLK_2|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clock_generator:CLK_1|counter[9]   ; clock_generator:CLK_1|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clock_generator:CLK_1|counter[10]  ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; clock_generator:CLK_2|counter[1]   ; clock_generator:CLK_2|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.515      ;
; 0.369  ; clock_generator:CLK_1|counter[19]  ; clock_generator:CLK_1|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clock_generator:CLK_1|counter[3]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_generator:CLK_1|counter[7]   ; clock_generator:CLK_1|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clock_generator:CLK_2|counter[15]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_generator:CLK_2|counter[16]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_generator:CLK_2|counter[2]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_generator:CLK_1|counter[1]   ; clock_generator:CLK_1|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_generator:CLK_1|counter[16]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clock_generator:CLK_1|counter[17]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; clock_generator:CLK_2|counter[6]   ; clock_generator:CLK_2|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.526      ;
; 0.382  ; clock_generator:CLK_2|counter[18]  ; clock_generator:CLK_2|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.534      ;
; 0.393  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[20]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.545      ;
; 0.397  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.549      ;
; 0.398  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.550      ;
; 0.474  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[4]   ; clock_27M                          ; clock_27M   ; 0.000        ; -0.001     ; 0.625      ;
; 0.497  ; clock_generator:CLK_1|counter[6]   ; clock_generator:CLK_1|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; clock_generator:CLK_2|counter[8]   ; clock_generator:CLK_2|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; clock_generator:CLK_1|counter[9]   ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clock_generator:CLK_2|counter[19]  ; clock_generator:CLK_2|counter[20]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; clock_generator:CLK_2|counter[14]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; clock_generator:CLK_1|counter[0]   ; clock_generator:CLK_1|counter[1]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; clock_generator:CLK_1|counter[8]   ; clock_generator:CLK_1|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.654      ;
; 0.504  ; clock_generator:CLK_2|counter[5]   ; clock_generator:CLK_2|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.656      ;
; 0.510  ; clock_generator:CLK_1|counter[20]  ; clock_generator:CLK_1|counter[21]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.662      ;
; 0.512  ; clock_generator:CLK_1|counter[1]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clock_generator:CLK_2|counter[15]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clock_generator:CLK_1|counter[16]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.664      ;
; 0.516  ; clock_generator:CLK_2|counter[7]   ; clock_generator:CLK_2|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.668      ;
; 0.526  ; clock_generator:CLK_2|counter[19]  ; clock_generator:CLK_2|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.678      ;
; 0.528  ; clock_generator:CLK_2|counter[11]  ; clock_generator:CLK_2|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.680      ;
; 0.529  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[0]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.681      ;
; 0.531  ; clock_generator:CLK_2|counter[5]   ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.685      ;
; 0.535  ; clock_generator:CLK_1|counter[20]  ; clock_generator:CLK_1|counter[20]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.687      ;
; 0.535  ; clock_generator:CLK_1|counter[0]   ; clock_generator:CLK_1|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.687      ;
; 0.535  ; clock_generator:CLK_2|counter[14]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; clock_generator:CLK_1|counter[8]   ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; clock_generator:CLK_2|counter[10]  ; clock_generator:CLK_2|counter[12]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; clock_generator:CLK_1|counter[12]  ; clock_generator:CLK_1|counter[14]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.689      ;
; 0.540  ; clock_generator:CLK_2|counter[4]   ; clock_generator:CLK_2|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.692      ;
; 0.542  ; clock_generator:CLK_2|counter[3]   ; clock_generator:CLK_2|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.694      ;
; 0.543  ; clock_generator:CLK_2|counter[7]   ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.695      ;
; 0.544  ; clock_generator:CLK_1|counter[19]  ; clock_generator:CLK_1|counter[21]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clock_generator:CLK_1|counter[7]   ; clock_generator:CLK_1|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; clock_generator:CLK_2|counter[6]   ; clock_generator:CLK_2|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.701      ;
; 0.550  ; clock_generator:CLK_1|counter[5]   ; clock_generator:CLK_1|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; clock_generator:CLK_2|counter[7]   ; clock_generator:CLK_2|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[19]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; clock_generator:CLK_1|counter[2]   ; clock_generator:CLK_1|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.705      ;
; 0.555  ; clock_generator:CLK_2|counter[17]  ; clock_generator:CLK_2|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.707      ;
; 0.556  ; clock_generator:CLK_2|counter[1]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.708      ;
; 0.557  ; clock_generator:CLK_2|counter[18]  ; clock_generator:CLK_2|counter[20]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.709      ;
; 0.563  ; clock_generator:CLK_2|counter[11]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.715      ;
; 0.567  ; clock_generator:CLK_1|counter[6]   ; clock_generator:CLK_1|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.720      ;
; 0.571  ; clock_generator:CLK_2|counter[10]  ; clock_generator:CLK_2|counter[13]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.723      ;
; 0.572  ; clock_generator:CLK_1|counter[4]   ; clock_generator:CLK_1|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.724      ;
; 0.574  ; clock_generator:CLK_2|counter[5]   ; clock_generator:CLK_2|counter[8]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.726      ;
; 0.581  ; clock_generator:CLK_1|counter[14]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clock_generator:CLK_2|counter[13]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clock_generator:CLK_1|counter[7]   ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.733      ;
; 0.584  ; clock_generator:CLK_2|counter[6]   ; clock_generator:CLK_2|counter[9]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.736      ;
; 0.587  ; clock_generator:CLK_2|counter[3]   ; clock_generator:CLK_2|counter[6]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.739      ;
; 0.592  ; clock_generator:CLK_2|counter[0]   ; clock_generator:CLK_2|counter[2]   ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.744      ;
; 0.601  ; clock_generator:CLK_1|counter[18]  ; clock_generator:CLK_1|counter[18]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.753      ;
; 0.602  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[5]   ; clock_27M                          ; clock_27M   ; 0.000        ; -0.001     ; 0.753      ;
; 0.602  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[3]   ; clock_27M                          ; clock_27M   ; 0.000        ; -0.001     ; 0.753      ;
; 0.602  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[7]   ; clock_27M                          ; clock_27M   ; 0.000        ; -0.001     ; 0.753      ;
; 0.602  ; clock_generator:CLK_1|counter[6]   ; clock_generator:CLK_1|counter[10]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.754      ;
; 0.603  ; clock_generator:CLK_1|counter[15]  ; clock_generator:CLK_1|counter[15]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; clock_generator:CLK_2|counter[20]  ; clock_generator:CLK_2|counter[0]   ; clock_27M                          ; clock_27M   ; 0.000        ; -0.001     ; 0.754      ;
; 0.603  ; clock_generator:CLK_1|counter[13]  ; clock_generator:CLK_1|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; clock_generator:CLK_2|counter[12]  ; clock_generator:CLK_2|counter[16]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.755      ;
; 0.604  ; clock_generator:CLK_2|counter[17]  ; clock_generator:CLK_2|counter[17]  ; clock_27M                          ; clock_27M   ; 0.000        ; 0.000      ; 0.756      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                       ; To Node                                                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[0]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nbitcounter:adrs|out_cont[3]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.395      ;
; 0.304 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a                                                       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.456      ;
; 0.345 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|state.compare                    ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 0.498      ;
; 0.360 ; botaosincrono:sinc|estado.caso_a                                                                                ; botaosincrono:sinc|estado.caso_b                          ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[0]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[1]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; maquina_processador:mchn|state.compare                                                                          ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[2]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.530      ;
; 0.410 ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.incremente                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.561      ;
; 0.413 ; nbitcounter:adrs|out_cont[0]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.565      ;
; 0.468 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.619      ;
; 0.472 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.623      ;
; 0.477 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.incremente                 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.010      ; 0.639      ;
; 0.489 ; botaosincrono:sinc|estado.caso_b                                                                                ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.641      ;
; 0.520 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.672      ;
; 0.529 ; nbitcounter:adrs|out_cont[1]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.681      ;
; 0.544 ; nbitcounter:adrs|out_cont[2]                                                                                    ; nbitcounter:adrs|out_cont[3]                              ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.699      ;
; 0.609 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.760      ;
; 0.609 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.760      ;
; 0.609 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.760      ;
; 0.609 ; maquina_processador:mchn|state.incremente                                                                       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.760      ;
; 0.617 ; maquina_processador:mchn|state.libere                                                                           ; maquina_processador:mchn|state.zero                       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.002     ; 0.767      ;
; 0.618 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.770      ;
; 0.630 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.782      ;
; 0.632 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.783      ;
; 0.671 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.823      ;
; 0.683 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.834      ;
; 0.710 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 0.864      ;
; 0.712 ; maquina_processador:mchn|nbitreg:regtot|data_out[7]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 0.866      ;
; 0.740 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 0.893      ;
; 0.744 ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b                                                       ; maquina_processador:mchn|state.zero                       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.895      ;
; 0.750 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.901      ;
; 0.784 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.936      ;
; 0.791 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.943      ;
; 0.796 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.948      ;
; 0.798 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.950      ;
; 0.801 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 0.952      ;
; 0.818 ; maquina_processador:mchn|state.espere                                                                           ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.970      ;
; 0.840 ; maquina_processador:mchn|state.zero                                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 0.994      ;
; 0.841 ; botaosincrono:sinc|estado.caso_b                                                                                ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.011      ; 1.004      ;
; 0.861 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.012      ;
; 0.873 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.027      ;
; 0.875 ; maquina_processador:mchn|nbitreg:regtot|data_out[6]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.029      ;
; 0.880 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.032      ;
; 0.892 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.044      ;
; 0.957 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.109      ;
; 0.957 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.109      ;
; 0.959 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.111      ;
; 0.979 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.130      ;
; 0.992 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.146      ;
; 0.994 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.148      ;
; 1.011 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.165      ;
; 1.013 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.167      ;
; 1.034 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.185      ;
; 1.060 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.214      ;
; 1.062 ; maquina_processador:mchn|nbitreg:regtot|data_out[3]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.216      ;
; 1.123 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.275      ;
; 1.125 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 1.277      ;
; 1.131 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.285      ;
; 1.133 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.002      ; 1.287      ;
; 1.133 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 1.286      ;
; 1.135 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 1.288      ;
; 1.152 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.303      ;
; 1.200 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.351      ;
; 1.202 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.353      ;
; 1.202 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.libere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 1.355      ;
; 1.204 ; maquina_processador:mchn|nbitreg:regtot|data_out[0]                                                             ; maquina_processador:mchn|state.espere                     ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 1.357      ;
; 1.318 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.469      ;
; 1.320 ; maquina_processador:mchn|nbitreg:regtot|data_out[1]                                                             ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; -0.001     ; 1.471      ;
; 2.216 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.453      ;
; 2.216 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.453      ;
; 2.216 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.453      ;
; 2.216 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.453      ;
; 2.338 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.575      ;
; 2.338 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.575      ;
; 2.338 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.575      ;
; 2.338 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.575      ;
; 2.350 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.587      ;
; 2.350 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.587      ;
; 2.350 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.587      ;
; 2.350 ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.085      ; 2.587      ;
+-------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                                                                                     ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                                         ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.420 ; nbitcounter:adrs|out_cont[0] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; -0.076     ; 0.482      ;
; 0.538 ; nbitcounter:adrs|out_cont[3] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; -0.076     ; 0.600      ;
; 0.544 ; nbitcounter:adrs|out_cont[2] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; -0.076     ; 0.606      ;
; 0.545 ; nbitcounter:adrs|out_cont[1] ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 0.000        ; -0.076     ; 0.607      ;
+-------+------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                            ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 0.818      ;
; 0.215 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.001      ; 0.818      ;
; 0.292 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 1.000        ; 0.000      ; 0.740      ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_generator:CLK_1|clock_signal'                                                                                                                                                             ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.588 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[2] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[3] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[4] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[5] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[6] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[7] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.000      ; 0.740      ;
; 0.665 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[1] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 0.818      ;
; 0.665 ; maquina_processador:mchn|state.zero ; maquina_processador:mchn|nbitreg:regtot|data_out[0] ; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 0.000        ; 0.001      ; 0.818      ;
+-------+-------------------------------------+-----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:CLK_2|clock_signal'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; ROM_coin:coinrom|altsyncram:altsyncram_component|altsyncram_5v71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; CLK_2|clock_signal~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_2|clock_signal ; Rise       ; coinrom|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_2|clock_signal ; Rise       ; coinrom|altsyncram_component|auto_generated|ram_block1a0|clk0                                                   ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_27M'                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_27M ; Rise       ; clock_27M                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_1|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|clock_signal ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27M ; Rise       ; clock_generator:CLK_2|counter[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|clock_signal|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27M ; Rise       ; CLK_1|counter[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27M ; Rise       ; CLK_1|counter[12]|clk              ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:CLK_1|clock_signal'                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_a                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_a                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_b                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; botaosincrono:sinc|estado.caso_b                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_a ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|botaosincrono:BS00|estado.caso_b ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|nbitreg:regtot|data_out[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.compare                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.compare                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.espere                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.espere                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.incremente                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.incremente                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.libere                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.libere                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.zero                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; maquina_processador:mchn|state.zero                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[0]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[1]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[2]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[3]                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; nbitcounter:adrs|out_cont[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; CLK_1|clock_signal~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[0]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[0]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[1]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[1]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[2]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[2]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[3]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; adrs|out_cont[3]|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_a|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_a|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_b|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|BS00|estado.caso_b|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[0]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[1]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[2]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[4]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[4]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[5]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[5]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[6]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[6]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[7]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|regtot|data_out[7]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.compare|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.compare|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.espere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.espere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.incremente|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.incremente|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.libere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.libere|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.zero|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; mchn|state.zero|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_a|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_a|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_b|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:CLK_1|clock_signal ; Rise       ; sinc|estado.caso_b|clk                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; 2.343 ; 2.343 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; 2.365 ; 2.365 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; 1.045 ; 1.045 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; 1.045 ; 1.045 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; 0.858 ; 0.858 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; 0.681 ; 0.681 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; 0.472 ; 0.472 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; 0.955 ; 0.955 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; 0.777 ; 0.777 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; 0.277 ; 0.277 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; 0.437 ; 0.437 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; -2.205 ; -2.205 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; -2.226 ; -2.226 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; -0.155 ; -0.155 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; -0.923 ; -0.923 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; -0.736 ; -0.736 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; -0.559 ; -0.559 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; -0.350 ; -0.350 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; -0.649 ; -0.649 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; -0.471 ; -0.471 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; -0.155 ; -0.155 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; -0.315 ; -0.315 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 4.043 ; 4.043 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 4.048 ; 4.048 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 4.175 ; 4.175 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 4.044 ; 4.044 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 4.044 ; 4.044 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 4.045 ; 4.045 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 4.175 ; 4.175 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 7.585 ; 7.585 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 7.585 ; 7.585 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 7.557 ; 7.557 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 7.564 ; 7.564 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 7.463 ; 7.463 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 7.460 ; 7.460 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 7.455 ; 7.455 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 7.456 ; 7.456 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 6.582 ; 6.582 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 6.582 ; 6.582 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 6.573 ; 6.573 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 6.444 ; 6.444 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 6.393 ; 6.393 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 6.462 ; 6.462 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 6.328 ; 6.328 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 6.316 ; 6.316 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 6.164 ; 6.164 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 6.019 ; 6.019 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 6.122 ; 6.122 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 6.164 ; 6.164 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 6.125 ; 6.125 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 6.151 ; 6.151 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 5.896 ; 5.896 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 8.250 ; 8.250 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 8.108 ; 8.108 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 8.117 ; 8.117 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 8.123 ; 8.123 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 8.222 ; 8.222 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 8.240 ; 8.240 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 8.188 ; 8.188 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 8.250 ; 8.250 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 8.340 ; 8.340 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 8.340 ; 8.340 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 7.617 ; 7.617 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 7.698 ; 7.698 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 8.268 ; 8.268 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 8.245 ; 8.245 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 8.246 ; 8.246 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 7.558 ; 7.558 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 4.043 ; 4.043 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 4.048 ; 4.048 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 3.824 ; 3.824 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 3.892 ; 3.892 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 3.892 ; 3.892 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 3.824 ; 3.824 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 4.063 ; 4.063 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 4.897 ; 4.897 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 5.027 ; 5.027 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 4.999 ; 4.999 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 5.004 ; 5.004 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 4.905 ; 4.905 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 4.906 ; 4.906 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 4.897 ; 4.897 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 4.898 ; 4.898 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 4.886 ; 4.886 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 5.152 ; 5.152 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 5.146 ; 5.146 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 5.014 ; 5.014 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 4.962 ; 4.962 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 5.032 ; 5.032 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 4.898 ; 4.898 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 4.886 ; 4.886 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 4.712 ; 4.712 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 4.712 ; 4.712 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 4.824 ; 4.824 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 4.857 ; 4.857 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 4.827 ; 4.827 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 4.844 ; 4.844 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 4.820 ; 4.820 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 6.470 ; 6.470 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 6.470 ; 6.470 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 6.479 ; 6.479 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 6.478 ; 6.478 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 6.585 ; 6.585 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 6.602 ; 6.602 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 6.554 ; 6.554 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 6.612 ; 6.612 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 6.559 ; 6.559 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 6.899 ; 6.899 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 6.602 ; 6.602 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 6.559 ; 6.559 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 6.825 ; 6.825 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 6.802 ; 6.802 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 6.804 ; 6.804 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 6.674 ; 6.674 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SW_value[0] ; tot_Hex0[0] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; SW_value[0] ; tot_Hex0[1] ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; SW_value[0] ; tot_Hex0[2] ;       ; 4.430 ; 4.430 ;       ;
; SW_value[0] ; tot_Hex0[3] ; 4.331 ; 4.331 ; 4.331 ; 4.331 ;
; SW_value[0] ; tot_Hex0[4] ; 4.332 ;       ;       ; 4.332 ;
; SW_value[0] ; tot_Hex0[5] ; 4.323 ;       ;       ; 4.323 ;
; SW_value[0] ; tot_Hex0[6] ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; SW_value[1] ; tot_Hex0[0] ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; SW_value[1] ; tot_Hex0[1] ; 5.164 ; 5.164 ; 5.164 ; 5.164 ;
; SW_value[1] ; tot_Hex0[2] ; 5.171 ; 5.171 ; 5.171 ; 5.171 ;
; SW_value[1] ; tot_Hex0[3] ; 5.070 ; 5.070 ; 5.070 ; 5.070 ;
; SW_value[1] ; tot_Hex0[4] ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; SW_value[1] ; tot_Hex0[5] ; 5.062 ; 5.062 ; 5.062 ; 5.062 ;
; SW_value[1] ; tot_Hex0[6] ; 5.063 ; 5.063 ; 5.063 ; 5.063 ;
; SW_value[1] ; tot_Hex1[0] ; 4.795 ; 4.795 ; 4.795 ; 4.795 ;
; SW_value[1] ; tot_Hex1[1] ; 4.792 ; 4.792 ; 4.792 ; 4.792 ;
; SW_value[1] ; tot_Hex1[2] ;       ; 4.651 ; 4.651 ;       ;
; SW_value[1] ; tot_Hex1[3] ; 4.599 ; 4.599 ; 4.599 ; 4.599 ;
; SW_value[1] ; tot_Hex1[4] ; 4.672 ;       ;       ; 4.672 ;
; SW_value[1] ; tot_Hex1[5] ; 4.534 ;       ;       ; 4.534 ;
; SW_value[1] ; tot_Hex1[6] ; 4.531 ; 4.531 ; 4.531 ; 4.531 ;
; SW_value[2] ; tot_Hex0[0] ; 5.837 ; 5.837 ; 5.837 ; 5.837 ;
; SW_value[2] ; tot_Hex0[1] ; 5.809 ; 5.809 ; 5.809 ; 5.809 ;
; SW_value[2] ; tot_Hex0[2] ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; SW_value[2] ; tot_Hex0[3] ; 5.715 ; 5.715 ; 5.715 ; 5.715 ;
; SW_value[2] ; tot_Hex0[4] ; 5.709 ; 5.709 ; 5.709 ; 5.709 ;
; SW_value[2] ; tot_Hex0[5] ; 5.706 ; 5.706 ; 5.706 ; 5.706 ;
; SW_value[2] ; tot_Hex0[6] ; 5.707 ; 5.707 ; 5.707 ; 5.707 ;
; SW_value[2] ; tot_Hex1[0] ; 4.810 ; 4.810 ; 4.810 ; 4.810 ;
; SW_value[2] ; tot_Hex1[1] ; 4.801 ; 4.801 ; 4.801 ; 4.801 ;
; SW_value[2] ; tot_Hex1[2] ; 4.672 ; 4.672 ; 4.672 ; 4.672 ;
; SW_value[2] ; tot_Hex1[3] ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; SW_value[2] ; tot_Hex1[4] ; 4.690 ; 4.690 ; 4.690 ; 4.690 ;
; SW_value[2] ; tot_Hex1[5] ; 4.556 ; 4.556 ; 4.556 ; 4.556 ;
; SW_value[2] ; tot_Hex1[6] ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; SW_value[2] ; tot_Hex2[0] ; 4.247 ;       ;       ; 4.247 ;
; SW_value[2] ; tot_Hex2[2] ;       ; 4.350 ; 4.350 ;       ;
; SW_value[2] ; tot_Hex2[3] ; 4.392 ;       ;       ; 4.392 ;
; SW_value[2] ; tot_Hex2[4] ; 4.353 ;       ;       ; 4.353 ;
; SW_value[2] ; tot_Hex2[5] ; 4.379 ;       ;       ; 4.379 ;
; SW_value[3] ; tot_Hex0[0] ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; SW_value[3] ; tot_Hex0[1] ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; SW_value[3] ; tot_Hex0[2] ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; SW_value[3] ; tot_Hex0[3] ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; SW_value[3] ; tot_Hex0[4] ; 6.397 ; 6.397 ; 6.397 ; 6.397 ;
; SW_value[3] ; tot_Hex0[5] ; 6.392 ; 6.392 ; 6.392 ; 6.392 ;
; SW_value[3] ; tot_Hex0[6] ; 6.393 ; 6.393 ; 6.393 ; 6.393 ;
; SW_value[3] ; tot_Hex1[0] ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; SW_value[3] ; tot_Hex1[1] ; 5.574 ; 5.574 ; 5.574 ; 5.574 ;
; SW_value[3] ; tot_Hex1[2] ; 5.445 ; 5.445 ; 5.445 ; 5.445 ;
; SW_value[3] ; tot_Hex1[3] ; 5.394 ; 5.394 ; 5.394 ; 5.394 ;
; SW_value[3] ; tot_Hex1[4] ; 5.463 ; 5.463 ; 5.463 ; 5.463 ;
; SW_value[3] ; tot_Hex1[5] ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; SW_value[3] ; tot_Hex1[6] ; 5.317 ; 5.317 ; 5.317 ; 5.317 ;
; SW_value[3] ; tot_Hex2[0] ; 5.020 ; 5.020 ; 5.020 ; 5.020 ;
; SW_value[3] ; tot_Hex2[2] ; 5.123 ; 5.123 ; 5.123 ; 5.123 ;
; SW_value[3] ; tot_Hex2[3] ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; SW_value[3] ; tot_Hex2[4] ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; SW_value[3] ; tot_Hex2[5] ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; SW_value[3] ; tot_Hex2[6] ;       ; 4.903 ; 4.903 ;       ;
; SW_value[4] ; tot_Hex0[0] ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; SW_value[4] ; tot_Hex0[1] ; 6.643 ; 6.643 ; 6.643 ; 6.643 ;
; SW_value[4] ; tot_Hex0[2] ; 6.650 ; 6.650 ; 6.650 ; 6.650 ;
; SW_value[4] ; tot_Hex0[3] ; 6.549 ; 6.549 ; 6.549 ; 6.549 ;
; SW_value[4] ; tot_Hex0[4] ; 6.546 ; 6.546 ; 6.546 ; 6.546 ;
; SW_value[4] ; tot_Hex0[5] ; 6.541 ; 6.541 ; 6.541 ; 6.541 ;
; SW_value[4] ; tot_Hex0[6] ; 6.542 ; 6.542 ; 6.542 ; 6.542 ;
; SW_value[4] ; tot_Hex1[0] ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; SW_value[4] ; tot_Hex1[1] ; 5.659 ; 5.659 ; 5.659 ; 5.659 ;
; SW_value[4] ; tot_Hex1[2] ; 5.530 ; 5.530 ; 5.530 ; 5.530 ;
; SW_value[4] ; tot_Hex1[3] ; 5.479 ; 5.479 ; 5.479 ; 5.479 ;
; SW_value[4] ; tot_Hex1[4] ; 5.548 ; 5.548 ; 5.548 ; 5.548 ;
; SW_value[4] ; tot_Hex1[5] ; 5.414 ; 5.414 ; 5.414 ; 5.414 ;
; SW_value[4] ; tot_Hex1[6] ; 5.402 ; 5.402 ; 5.402 ; 5.402 ;
; SW_value[4] ; tot_Hex2[0] ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; SW_value[4] ; tot_Hex2[2] ; 5.208 ; 5.208 ; 5.208 ; 5.208 ;
; SW_value[4] ; tot_Hex2[3] ; 5.250 ; 5.250 ; 5.250 ; 5.250 ;
; SW_value[4] ; tot_Hex2[4] ; 5.211 ; 5.211 ; 5.211 ; 5.211 ;
; SW_value[4] ; tot_Hex2[5] ; 5.237 ; 5.237 ; 5.237 ; 5.237 ;
; SW_value[4] ; tot_Hex2[6] ; 4.896 ; 4.896 ; 4.896 ; 4.896 ;
; SW_value[5] ; tot_Hex0[0] ; 6.789 ; 6.789 ; 6.789 ; 6.789 ;
; SW_value[5] ; tot_Hex0[1] ; 6.761 ; 6.761 ; 6.761 ; 6.761 ;
; SW_value[5] ; tot_Hex0[2] ; 6.768 ; 6.768 ; 6.768 ; 6.768 ;
; SW_value[5] ; tot_Hex0[3] ; 6.667 ; 6.667 ; 6.667 ; 6.667 ;
; SW_value[5] ; tot_Hex0[4] ; 6.664 ; 6.664 ; 6.664 ; 6.664 ;
; SW_value[5] ; tot_Hex0[5] ; 6.659 ; 6.659 ; 6.659 ; 6.659 ;
; SW_value[5] ; tot_Hex0[6] ; 6.660 ; 6.660 ; 6.660 ; 6.660 ;
; SW_value[5] ; tot_Hex1[0] ; 5.786 ; 5.786 ; 5.786 ; 5.786 ;
; SW_value[5] ; tot_Hex1[1] ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; SW_value[5] ; tot_Hex1[2] ; 5.648 ; 5.648 ; 5.648 ; 5.648 ;
; SW_value[5] ; tot_Hex1[3] ; 5.597 ; 5.597 ; 5.597 ; 5.597 ;
; SW_value[5] ; tot_Hex1[4] ; 5.666 ; 5.666 ; 5.666 ; 5.666 ;
; SW_value[5] ; tot_Hex1[5] ; 5.532 ; 5.532 ; 5.532 ; 5.532 ;
; SW_value[5] ; tot_Hex1[6] ; 5.520 ; 5.520 ; 5.520 ; 5.520 ;
; SW_value[5] ; tot_Hex2[0] ; 5.223 ; 5.223 ; 5.223 ; 5.223 ;
; SW_value[5] ; tot_Hex2[2] ; 5.326 ; 5.326 ; 5.326 ; 5.326 ;
; SW_value[5] ; tot_Hex2[3] ; 5.368 ; 5.368 ; 5.368 ; 5.368 ;
; SW_value[5] ; tot_Hex2[4] ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; SW_value[5] ; tot_Hex2[5] ; 5.355 ; 5.355 ; 5.355 ; 5.355 ;
; SW_value[5] ; tot_Hex2[6] ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; SW_value[6] ; tot_Hex0[0] ; 6.779 ; 6.779 ; 6.779 ; 6.779 ;
; SW_value[6] ; tot_Hex0[1] ; 6.751 ; 6.751 ; 6.751 ; 6.751 ;
; SW_value[6] ; tot_Hex0[2] ; 6.758 ; 6.758 ; 6.758 ; 6.758 ;
; SW_value[6] ; tot_Hex0[3] ; 6.657 ; 6.657 ; 6.657 ; 6.657 ;
; SW_value[6] ; tot_Hex0[4] ; 6.654 ; 6.654 ; 6.654 ; 6.654 ;
; SW_value[6] ; tot_Hex0[5] ; 6.649 ; 6.649 ; 6.649 ; 6.649 ;
; SW_value[6] ; tot_Hex0[6] ; 6.650 ; 6.650 ; 6.650 ; 6.650 ;
; SW_value[6] ; tot_Hex1[0] ; 5.780 ; 5.780 ; 5.780 ; 5.780 ;
; SW_value[6] ; tot_Hex1[1] ; 5.771 ; 5.771 ; 5.771 ; 5.771 ;
; SW_value[6] ; tot_Hex1[2] ; 5.642 ; 5.642 ; 5.642 ; 5.642 ;
; SW_value[6] ; tot_Hex1[3] ; 5.591 ; 5.591 ; 5.591 ; 5.591 ;
; SW_value[6] ; tot_Hex1[4] ; 5.660 ; 5.660 ; 5.660 ; 5.660 ;
; SW_value[6] ; tot_Hex1[5] ; 5.526 ; 5.526 ; 5.526 ; 5.526 ;
; SW_value[6] ; tot_Hex1[6] ; 5.514 ; 5.514 ; 5.514 ; 5.514 ;
; SW_value[6] ; tot_Hex2[0] ; 5.217 ; 5.217 ; 5.217 ; 5.217 ;
; SW_value[6] ; tot_Hex2[2] ; 5.320 ; 5.320 ; 5.320 ; 5.320 ;
; SW_value[6] ; tot_Hex2[3] ; 5.362 ; 5.362 ; 5.362 ; 5.362 ;
; SW_value[6] ; tot_Hex2[4] ; 5.323 ; 5.323 ; 5.323 ; 5.323 ;
; SW_value[6] ; tot_Hex2[5] ; 5.349 ; 5.349 ; 5.349 ; 5.349 ;
; SW_value[6] ; tot_Hex2[6] ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; SW_value[7] ; tot_Hex0[0] ; 7.328 ; 7.328 ; 7.328 ; 7.328 ;
; SW_value[7] ; tot_Hex0[1] ; 7.300 ; 7.300 ; 7.300 ; 7.300 ;
; SW_value[7] ; tot_Hex0[2] ; 7.307 ; 7.307 ; 7.307 ; 7.307 ;
; SW_value[7] ; tot_Hex0[3] ; 7.206 ; 7.206 ; 7.206 ; 7.206 ;
; SW_value[7] ; tot_Hex0[4] ; 7.203 ; 7.203 ; 7.203 ; 7.203 ;
; SW_value[7] ; tot_Hex0[5] ; 7.198 ; 7.198 ; 7.198 ; 7.198 ;
; SW_value[7] ; tot_Hex0[6] ; 7.199 ; 7.199 ; 7.199 ; 7.199 ;
; SW_value[7] ; tot_Hex1[0] ; 6.325 ; 6.325 ; 6.325 ; 6.325 ;
; SW_value[7] ; tot_Hex1[1] ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; SW_value[7] ; tot_Hex1[2] ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; SW_value[7] ; tot_Hex1[3] ; 6.136 ; 6.136 ; 6.136 ; 6.136 ;
; SW_value[7] ; tot_Hex1[4] ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; SW_value[7] ; tot_Hex1[5] ; 6.071 ; 6.071 ; 6.071 ; 6.071 ;
; SW_value[7] ; tot_Hex1[6] ; 6.059 ; 6.059 ; 6.059 ; 6.059 ;
; SW_value[7] ; tot_Hex2[0] ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; SW_value[7] ; tot_Hex2[2] ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; SW_value[7] ; tot_Hex2[3] ; 5.907 ; 5.907 ; 5.907 ; 5.907 ;
; SW_value[7] ; tot_Hex2[4] ; 5.868 ; 5.868 ; 5.868 ; 5.868 ;
; SW_value[7] ; tot_Hex2[5] ; 5.894 ; 5.894 ; 5.894 ; 5.894 ;
; SW_value[7] ; tot_Hex2[6] ; 5.639 ; 5.639 ; 5.639 ; 5.639 ;
; switch      ; tot_Hex0[0] ; 7.485 ; 7.485 ; 7.485 ; 7.485 ;
; switch      ; tot_Hex0[1] ; 7.457 ; 7.457 ; 7.457 ; 7.457 ;
; switch      ; tot_Hex0[2] ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; switch      ; tot_Hex0[3] ; 7.363 ; 7.363 ; 7.363 ; 7.363 ;
; switch      ; tot_Hex0[4] ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; switch      ; tot_Hex0[5] ; 7.355 ; 7.355 ; 7.355 ; 7.355 ;
; switch      ; tot_Hex0[6] ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; switch      ; tot_Hex1[0] ; 6.482 ; 6.482 ; 6.482 ; 6.482 ;
; switch      ; tot_Hex1[1] ; 6.473 ; 6.473 ; 6.473 ; 6.473 ;
; switch      ; tot_Hex1[2] ; 6.344 ; 6.344 ; 6.344 ; 6.344 ;
; switch      ; tot_Hex1[3] ; 6.293 ; 6.293 ; 6.293 ; 6.293 ;
; switch      ; tot_Hex1[4] ; 6.362 ; 6.362 ; 6.362 ; 6.362 ;
; switch      ; tot_Hex1[5] ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; switch      ; tot_Hex1[6] ; 6.216 ; 6.216 ; 6.216 ; 6.216 ;
; switch      ; tot_Hex2[0] ; 5.919 ; 5.919 ; 5.919 ; 5.919 ;
; switch      ; tot_Hex2[2] ; 6.022 ; 6.022 ; 6.022 ; 6.022 ;
; switch      ; tot_Hex2[3] ; 6.064 ; 6.064 ; 6.064 ; 6.064 ;
; switch      ; tot_Hex2[4] ; 6.025 ; 6.025 ; 6.025 ; 6.025 ;
; switch      ; tot_Hex2[5] ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; switch      ; tot_Hex2[6] ; 5.796 ; 5.796 ; 5.796 ; 5.796 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SW_value[0] ; tot_Hex0[0] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; SW_value[0] ; tot_Hex0[1] ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; SW_value[0] ; tot_Hex0[2] ;       ; 4.430 ; 4.430 ;       ;
; SW_value[0] ; tot_Hex0[3] ; 4.331 ; 4.331 ; 4.331 ; 4.331 ;
; SW_value[0] ; tot_Hex0[4] ; 4.332 ;       ;       ; 4.332 ;
; SW_value[0] ; tot_Hex0[5] ; 4.323 ;       ;       ; 4.323 ;
; SW_value[0] ; tot_Hex0[6] ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; SW_value[1] ; tot_Hex0[0] ; 4.973 ; 4.973 ; 4.973 ; 4.973 ;
; SW_value[1] ; tot_Hex0[1] ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; SW_value[1] ; tot_Hex0[2] ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW_value[1] ; tot_Hex0[3] ; 4.850 ; 4.850 ; 4.850 ; 4.850 ;
; SW_value[1] ; tot_Hex0[4] ; 4.854 ; 4.854 ; 4.854 ; 4.854 ;
; SW_value[1] ; tot_Hex0[5] ; 4.842 ; 4.842 ; 4.842 ; 4.842 ;
; SW_value[1] ; tot_Hex0[6] ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; SW_value[1] ; tot_Hex1[0] ; 4.728 ; 4.728 ; 4.728 ; 4.728 ;
; SW_value[1] ; tot_Hex1[1] ; 4.725 ; 4.725 ; 4.725 ; 4.725 ;
; SW_value[1] ; tot_Hex1[2] ;       ; 4.584 ; 4.584 ;       ;
; SW_value[1] ; tot_Hex1[3] ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; SW_value[1] ; tot_Hex1[4] ; 4.605 ;       ;       ; 4.605 ;
; SW_value[1] ; tot_Hex1[5] ; 4.467 ;       ;       ; 4.467 ;
; SW_value[1] ; tot_Hex1[6] ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; SW_value[2] ; tot_Hex0[0] ; 5.689 ; 5.689 ; 5.689 ; 5.689 ;
; SW_value[2] ; tot_Hex0[1] ; 5.661 ; 5.661 ; 5.661 ; 5.661 ;
; SW_value[2] ; tot_Hex0[2] ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; SW_value[2] ; tot_Hex0[3] ; 5.567 ; 5.567 ; 5.567 ; 5.567 ;
; SW_value[2] ; tot_Hex0[4] ; 5.564 ; 5.564 ; 5.564 ; 5.564 ;
; SW_value[2] ; tot_Hex0[5] ; 5.559 ; 5.559 ; 5.559 ; 5.559 ;
; SW_value[2] ; tot_Hex0[6] ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
; SW_value[2] ; tot_Hex1[0] ; 4.608 ; 4.608 ; 4.608 ; 4.608 ;
; SW_value[2] ; tot_Hex1[1] ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; SW_value[2] ; tot_Hex1[2] ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; SW_value[2] ; tot_Hex1[3] ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; SW_value[2] ; tot_Hex1[4] ; 4.485 ; 4.485 ; 4.485 ; 4.485 ;
; SW_value[2] ; tot_Hex1[5] ; 4.347 ; 4.347 ; 4.347 ; 4.347 ;
; SW_value[2] ; tot_Hex1[6] ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
; SW_value[2] ; tot_Hex2[0] ; 4.247 ;       ;       ; 4.247 ;
; SW_value[2] ; tot_Hex2[2] ;       ; 4.350 ; 4.350 ;       ;
; SW_value[2] ; tot_Hex2[3] ; 4.392 ;       ;       ; 4.392 ;
; SW_value[2] ; tot_Hex2[4] ; 4.353 ;       ;       ; 4.353 ;
; SW_value[2] ; tot_Hex2[5] ; 4.379 ;       ;       ; 4.379 ;
; SW_value[3] ; tot_Hex0[0] ; 5.633 ; 5.633 ; 5.633 ; 5.633 ;
; SW_value[3] ; tot_Hex0[1] ; 5.605 ; 5.605 ; 5.605 ; 5.605 ;
; SW_value[3] ; tot_Hex0[2] ; 5.612 ; 5.612 ; 5.612 ; 5.612 ;
; SW_value[3] ; tot_Hex0[3] ; 5.511 ; 5.511 ; 5.511 ; 5.511 ;
; SW_value[3] ; tot_Hex0[4] ; 5.508 ; 5.508 ; 5.508 ; 5.508 ;
; SW_value[3] ; tot_Hex0[5] ; 5.503 ; 5.503 ; 5.503 ; 5.503 ;
; SW_value[3] ; tot_Hex0[6] ; 5.504 ; 5.504 ; 5.504 ; 5.504 ;
; SW_value[3] ; tot_Hex1[0] ; 4.985 ; 4.985 ; 4.985 ; 4.985 ;
; SW_value[3] ; tot_Hex1[1] ; 4.982 ; 4.982 ; 4.982 ; 4.982 ;
; SW_value[3] ; tot_Hex1[2] ; 4.841 ; 4.841 ; 4.841 ; 4.841 ;
; SW_value[3] ; tot_Hex1[3] ; 4.789 ; 4.789 ; 4.789 ; 4.789 ;
; SW_value[3] ; tot_Hex1[4] ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; SW_value[3] ; tot_Hex1[5] ; 4.724 ; 4.724 ; 4.724 ; 4.724 ;
; SW_value[3] ; tot_Hex1[6] ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; SW_value[3] ; tot_Hex2[0] ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
; SW_value[3] ; tot_Hex2[2] ; 4.817 ; 4.817 ; 4.817 ; 4.817 ;
; SW_value[3] ; tot_Hex2[3] ; 4.855 ; 4.855 ; 4.855 ; 4.855 ;
; SW_value[3] ; tot_Hex2[4] ; 4.823 ; 4.823 ; 4.823 ; 4.823 ;
; SW_value[3] ; tot_Hex2[5] ; 4.842 ; 4.934 ; 4.934 ; 4.842 ;
; SW_value[3] ; tot_Hex2[6] ;       ; 4.810 ; 4.810 ;       ;
; SW_value[4] ; tot_Hex0[0] ; 5.782 ; 5.782 ; 5.782 ; 5.782 ;
; SW_value[4] ; tot_Hex0[1] ; 5.754 ; 5.754 ; 5.754 ; 5.754 ;
; SW_value[4] ; tot_Hex0[2] ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; SW_value[4] ; tot_Hex0[3] ; 5.660 ; 5.660 ; 5.660 ; 5.660 ;
; SW_value[4] ; tot_Hex0[4] ; 5.657 ; 5.657 ; 5.657 ; 5.657 ;
; SW_value[4] ; tot_Hex0[5] ; 5.652 ; 5.652 ; 5.652 ; 5.652 ;
; SW_value[4] ; tot_Hex0[6] ; 5.653 ; 5.653 ; 5.653 ; 5.653 ;
; SW_value[4] ; tot_Hex1[0] ; 4.712 ; 4.712 ; 4.712 ; 4.712 ;
; SW_value[4] ; tot_Hex1[1] ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; SW_value[4] ; tot_Hex1[2] ; 4.574 ; 4.574 ; 4.574 ; 4.574 ;
; SW_value[4] ; tot_Hex1[3] ; 4.522 ; 4.522 ; 4.522 ; 4.522 ;
; SW_value[4] ; tot_Hex1[4] ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; SW_value[4] ; tot_Hex1[5] ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; SW_value[4] ; tot_Hex1[6] ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; SW_value[4] ; tot_Hex2[0] ; 4.273 ; 4.273 ; 4.273 ; 4.273 ;
; SW_value[4] ; tot_Hex2[2] ; 4.383 ; 4.383 ; 4.383 ; 4.383 ;
; SW_value[4] ; tot_Hex2[3] ; 4.418 ; 4.418 ; 4.418 ; 4.418 ;
; SW_value[4] ; tot_Hex2[4] ; 4.386 ; 4.386 ; 4.386 ; 4.386 ;
; SW_value[4] ; tot_Hex2[5] ; 4.407 ; 4.840 ; 4.840 ; 4.407 ;
; SW_value[4] ; tot_Hex2[6] ; 4.808 ; 4.375 ; 4.375 ; 4.808 ;
; SW_value[5] ; tot_Hex0[0] ; 5.546 ; 5.546 ; 5.546 ; 5.546 ;
; SW_value[5] ; tot_Hex0[1] ; 5.518 ; 5.518 ; 5.518 ; 5.518 ;
; SW_value[5] ; tot_Hex0[2] ; 5.525 ; 5.525 ; 5.525 ; 5.525 ;
; SW_value[5] ; tot_Hex0[3] ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; SW_value[5] ; tot_Hex0[4] ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW_value[5] ; tot_Hex0[5] ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW_value[5] ; tot_Hex0[6] ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; SW_value[5] ; tot_Hex1[0] ; 4.546 ; 4.546 ; 4.546 ; 4.546 ;
; SW_value[5] ; tot_Hex1[1] ; 4.540 ; 4.540 ; 4.540 ; 4.540 ;
; SW_value[5] ; tot_Hex1[2] ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; SW_value[5] ; tot_Hex1[3] ; 4.356 ; 4.356 ; 4.356 ; 4.356 ;
; SW_value[5] ; tot_Hex1[4] ; 4.426 ; 4.426 ; 4.426 ; 4.426 ;
; SW_value[5] ; tot_Hex1[5] ; 4.292 ; 4.292 ; 4.292 ; 4.292 ;
; SW_value[5] ; tot_Hex1[6] ; 4.280 ; 4.280 ; 4.280 ; 4.280 ;
; SW_value[5] ; tot_Hex2[0] ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; SW_value[5] ; tot_Hex2[2] ; 4.217 ; 4.217 ; 4.217 ; 4.217 ;
; SW_value[5] ; tot_Hex2[3] ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; SW_value[5] ; tot_Hex2[4] ; 4.220 ; 4.220 ; 4.220 ; 4.220 ;
; SW_value[5] ; tot_Hex2[5] ; 4.241 ; 4.241 ; 4.241 ; 4.241 ;
; SW_value[5] ; tot_Hex2[6] ; 4.209 ; 4.209 ; 4.209 ; 4.209 ;
; SW_value[6] ; tot_Hex0[0] ; 5.559 ; 5.559 ; 5.559 ; 5.559 ;
; SW_value[6] ; tot_Hex0[1] ; 5.531 ; 5.531 ; 5.531 ; 5.531 ;
; SW_value[6] ; tot_Hex0[2] ; 5.538 ; 5.538 ; 5.538 ; 5.538 ;
; SW_value[6] ; tot_Hex0[3] ; 5.437 ; 5.437 ; 5.437 ; 5.437 ;
; SW_value[6] ; tot_Hex0[4] ; 5.434 ; 5.434 ; 5.434 ; 5.434 ;
; SW_value[6] ; tot_Hex0[5] ; 5.429 ; 5.429 ; 5.429 ; 5.429 ;
; SW_value[6] ; tot_Hex0[6] ; 5.430 ; 5.430 ; 5.430 ; 5.430 ;
; SW_value[6] ; tot_Hex1[0] ; 4.525 ; 4.525 ; 4.525 ; 4.525 ;
; SW_value[6] ; tot_Hex1[1] ; 4.519 ; 4.519 ; 4.519 ; 4.519 ;
; SW_value[6] ; tot_Hex1[2] ; 4.387 ; 4.387 ; 4.387 ; 4.387 ;
; SW_value[6] ; tot_Hex1[3] ; 4.335 ; 4.335 ; 4.335 ; 4.335 ;
; SW_value[6] ; tot_Hex1[4] ; 4.405 ; 4.405 ; 4.405 ; 4.405 ;
; SW_value[6] ; tot_Hex1[5] ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; SW_value[6] ; tot_Hex1[6] ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; SW_value[6] ; tot_Hex2[0] ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; SW_value[6] ; tot_Hex2[2] ; 4.197 ; 4.340 ; 4.340 ; 4.197 ;
; SW_value[6] ; tot_Hex2[3] ; 4.230 ; 4.230 ; 4.230 ; 4.230 ;
; SW_value[6] ; tot_Hex2[4] ; 4.200 ; 4.200 ; 4.200 ; 4.200 ;
; SW_value[6] ; tot_Hex2[5] ; 4.217 ; 4.364 ; 4.364 ; 4.217 ;
; SW_value[6] ; tot_Hex2[6] ; 4.332 ; 4.193 ; 4.193 ; 4.332 ;
; SW_value[7] ; tot_Hex0[0] ; 6.095 ; 6.095 ; 6.095 ; 6.095 ;
; SW_value[7] ; tot_Hex0[1] ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; SW_value[7] ; tot_Hex0[2] ; 6.074 ; 6.074 ; 6.074 ; 6.074 ;
; SW_value[7] ; tot_Hex0[3] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; SW_value[7] ; tot_Hex0[4] ; 5.970 ; 5.970 ; 5.970 ; 5.970 ;
; SW_value[7] ; tot_Hex0[5] ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; SW_value[7] ; tot_Hex0[6] ; 5.966 ; 5.966 ; 5.966 ; 5.966 ;
; SW_value[7] ; tot_Hex1[0] ; 4.916 ; 4.916 ; 4.916 ; 4.916 ;
; SW_value[7] ; tot_Hex1[1] ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW_value[7] ; tot_Hex1[2] ; 4.778 ; 4.778 ; 4.778 ; 4.778 ;
; SW_value[7] ; tot_Hex1[3] ; 4.726 ; 4.726 ; 4.726 ; 4.726 ;
; SW_value[7] ; tot_Hex1[4] ; 4.796 ; 4.796 ; 4.796 ; 4.796 ;
; SW_value[7] ; tot_Hex1[5] ; 4.662 ; 4.662 ; 4.662 ; 4.662 ;
; SW_value[7] ; tot_Hex1[6] ; 4.650 ; 4.650 ; 4.650 ; 4.650 ;
; SW_value[7] ; tot_Hex2[0] ; 4.476 ; 4.476 ; 4.476 ; 4.476 ;
; SW_value[7] ; tot_Hex2[2] ; 4.588 ; 4.640 ; 4.640 ; 4.588 ;
; SW_value[7] ; tot_Hex2[3] ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; SW_value[7] ; tot_Hex2[4] ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; SW_value[7] ; tot_Hex2[5] ; 4.608 ; 4.664 ; 4.664 ; 4.608 ;
; SW_value[7] ; tot_Hex2[6] ; 4.632 ; 4.584 ; 4.584 ; 4.632 ;
; switch      ; tot_Hex0[0] ; 4.819 ; 4.819 ; 4.819 ; 4.819 ;
; switch      ; tot_Hex0[1] ; 4.791 ; 4.791 ; 4.791 ; 4.791 ;
; switch      ; tot_Hex0[2] ; 4.796 ; 4.796 ; 4.796 ; 4.796 ;
; switch      ; tot_Hex0[3] ; 4.697 ; 4.697 ; 4.697 ; 4.697 ;
; switch      ; tot_Hex0[4] ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; switch      ; tot_Hex0[5] ; 4.689 ; 4.689 ; 4.689 ; 4.689 ;
; switch      ; tot_Hex0[6] ; 4.690 ; 4.690 ; 4.690 ; 4.690 ;
; switch      ; tot_Hex1[0] ; 4.963 ; 4.963 ; 4.963 ; 4.963 ;
; switch      ; tot_Hex1[1] ; 4.957 ; 4.957 ; 4.957 ; 4.957 ;
; switch      ; tot_Hex1[2] ; 4.825 ; 4.825 ; 4.825 ; 4.825 ;
; switch      ; tot_Hex1[3] ; 4.773 ; 4.773 ; 4.773 ; 4.773 ;
; switch      ; tot_Hex1[4] ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; switch      ; tot_Hex1[5] ; 4.709 ; 4.709 ; 4.709 ; 4.709 ;
; switch      ; tot_Hex1[6] ; 4.697 ; 4.697 ; 4.697 ; 4.697 ;
; switch      ; tot_Hex2[0] ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; switch      ; tot_Hex2[2] ; 4.634 ; 4.634 ; 4.634 ; 4.634 ;
; switch      ; tot_Hex2[3] ; 4.669 ; 4.669 ; 4.669 ; 4.669 ;
; switch      ; tot_Hex2[4] ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; switch      ; tot_Hex2[5] ; 4.658 ; 4.658 ; 4.658 ; 4.658 ;
; switch      ; tot_Hex2[6] ; 4.626 ; 4.626 ; 4.626 ; 4.626 ;
+-------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -5.420   ; -2.505 ; -0.450   ; 0.588   ; -1.423              ;
;  clock_27M                          ; -2.421   ; -2.505 ; N/A      ; N/A     ; -1.380              ;
;  clock_generator:CLK_1|clock_signal ; -5.420   ; 0.215  ; -0.450   ; 0.588   ; -0.500              ;
;  clock_generator:CLK_2|clock_signal ; -0.496   ; 0.420  ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS                     ; -116.525 ; -4.995 ; -2.562   ; 0.0     ; -78.764             ;
;  clock_27M                          ; -73.252  ; -4.995 ; N/A      ; N/A     ; -46.380             ;
;  clock_generator:CLK_1|clock_signal ; -41.571  ; 0.000  ; -2.562   ; 0.000   ; -21.000             ;
;  clock_generator:CLK_2|clock_signal ; -1.702   ; 0.000  ; N/A      ; N/A     ; -11.384             ;
+-------------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; 4.102 ; 4.102 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; 4.226 ; 4.226 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; 2.974 ; 2.974 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; 2.974 ; 2.974 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; 2.496 ; 2.496 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; 2.031 ; 2.031 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; 1.577 ; 1.577 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; 2.574 ; 2.574 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; 2.225 ; 2.225 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; 1.167 ; 1.167 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; 1.236 ; 1.236 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+
; Key_1        ; clock_generator:CLK_1|clock_signal ; -2.205 ; -2.205 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; Key_2        ; clock_generator:CLK_1|clock_signal ; -2.226 ; -2.226 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; SW_value[*]  ; clock_generator:CLK_1|clock_signal ; -0.155 ; -0.155 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[0] ; clock_generator:CLK_1|clock_signal ; -0.923 ; -0.923 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[1] ; clock_generator:CLK_1|clock_signal ; -0.736 ; -0.736 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[2] ; clock_generator:CLK_1|clock_signal ; -0.559 ; -0.559 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[3] ; clock_generator:CLK_1|clock_signal ; -0.350 ; -0.350 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[4] ; clock_generator:CLK_1|clock_signal ; -0.649 ; -0.649 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[5] ; clock_generator:CLK_1|clock_signal ; -0.471 ; -0.471 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[6] ; clock_generator:CLK_1|clock_signal ; -0.155 ; -0.155 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  SW_value[7] ; clock_generator:CLK_1|clock_signal ; -0.315 ; -0.315 ; Rise       ; clock_generator:CLK_1|clock_signal ;
+--------------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 7.357  ; 7.357  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 7.317  ; 7.317  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 7.889  ; 7.889  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 7.582  ; 7.582  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 7.582  ; 7.582  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 7.574  ; 7.574  ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 7.889  ; 7.889  ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 15.035 ; 15.035 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 15.032 ; 15.032 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 15.035 ; 15.035 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 15.035 ; 15.035 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 14.808 ; 14.808 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 14.777 ; 14.777 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 14.796 ; 14.796 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 14.801 ; 14.801 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 13.289 ; 13.289 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 13.289 ; 13.289 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 13.277 ; 13.277 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 13.111 ; 13.111 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 12.999 ; 12.999 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 13.125 ; 13.125 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 12.837 ; 12.837 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 12.807 ; 12.807 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 12.403 ; 12.403 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 12.107 ; 12.107 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 12.333 ; 12.333 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 12.403 ; 12.403 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 12.334 ; 12.334 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 12.387 ; 12.387 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 11.756 ; 11.756 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 15.272 ; 15.272 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 14.974 ; 14.974 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 14.979 ; 14.979 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 14.956 ; 14.956 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 15.241 ; 15.241 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 15.259 ; 15.259 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 15.116 ; 15.116 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 15.272 ; 15.272 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 15.421 ; 15.421 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 15.421 ; 15.421 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 14.207 ; 14.207 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 14.416 ; 14.416 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 15.264 ; 15.264 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 15.203 ; 15.203 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 15.241 ; 15.241 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 14.028 ; 14.028 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port     ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+
; LEDR_0        ; clock_generator:CLK_1|clock_signal ; 4.043 ; 4.043 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; LEDR_1        ; clock_generator:CLK_1|clock_signal ; 4.048 ; 4.048 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; state_Hex[*]  ; clock_generator:CLK_1|clock_signal ; 3.824 ; 3.824 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[1] ; clock_generator:CLK_1|clock_signal ; 3.892 ; 3.892 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[2] ; clock_generator:CLK_1|clock_signal ; 3.892 ; 3.892 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[3] ; clock_generator:CLK_1|clock_signal ; 3.824 ; 3.824 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  state_Hex[6] ; clock_generator:CLK_1|clock_signal ; 4.063 ; 4.063 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex0[*]   ; clock_generator:CLK_1|clock_signal ; 4.897 ; 4.897 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[0]  ; clock_generator:CLK_1|clock_signal ; 5.027 ; 5.027 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[1]  ; clock_generator:CLK_1|clock_signal ; 4.999 ; 4.999 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[2]  ; clock_generator:CLK_1|clock_signal ; 5.004 ; 5.004 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[3]  ; clock_generator:CLK_1|clock_signal ; 4.905 ; 4.905 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[4]  ; clock_generator:CLK_1|clock_signal ; 4.906 ; 4.906 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[5]  ; clock_generator:CLK_1|clock_signal ; 4.897 ; 4.897 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex0[6]  ; clock_generator:CLK_1|clock_signal ; 4.898 ; 4.898 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex1[*]   ; clock_generator:CLK_1|clock_signal ; 4.886 ; 4.886 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[0]  ; clock_generator:CLK_1|clock_signal ; 5.152 ; 5.152 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[1]  ; clock_generator:CLK_1|clock_signal ; 5.146 ; 5.146 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[2]  ; clock_generator:CLK_1|clock_signal ; 5.014 ; 5.014 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[3]  ; clock_generator:CLK_1|clock_signal ; 4.962 ; 4.962 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[4]  ; clock_generator:CLK_1|clock_signal ; 5.032 ; 5.032 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[5]  ; clock_generator:CLK_1|clock_signal ; 4.898 ; 4.898 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex1[6]  ; clock_generator:CLK_1|clock_signal ; 4.886 ; 4.886 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; tot_Hex2[*]   ; clock_generator:CLK_1|clock_signal ; 4.712 ; 4.712 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[0]  ; clock_generator:CLK_1|clock_signal ; 4.712 ; 4.712 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[2]  ; clock_generator:CLK_1|clock_signal ; 4.824 ; 4.824 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[3]  ; clock_generator:CLK_1|clock_signal ; 4.857 ; 4.857 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[4]  ; clock_generator:CLK_1|clock_signal ; 4.827 ; 4.827 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[5]  ; clock_generator:CLK_1|clock_signal ; 4.844 ; 4.844 ; Rise       ; clock_generator:CLK_1|clock_signal ;
;  tot_Hex2[6]  ; clock_generator:CLK_1|clock_signal ; 4.820 ; 4.820 ; Rise       ; clock_generator:CLK_1|clock_signal ;
; rom_Hex0[*]   ; clock_generator:CLK_2|clock_signal ; 6.470 ; 6.470 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[0]  ; clock_generator:CLK_2|clock_signal ; 6.470 ; 6.470 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[1]  ; clock_generator:CLK_2|clock_signal ; 6.479 ; 6.479 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[2]  ; clock_generator:CLK_2|clock_signal ; 6.478 ; 6.478 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[3]  ; clock_generator:CLK_2|clock_signal ; 6.585 ; 6.585 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[4]  ; clock_generator:CLK_2|clock_signal ; 6.602 ; 6.602 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[5]  ; clock_generator:CLK_2|clock_signal ; 6.554 ; 6.554 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex0[6]  ; clock_generator:CLK_2|clock_signal ; 6.612 ; 6.612 ; Rise       ; clock_generator:CLK_2|clock_signal ;
; rom_Hex1[*]   ; clock_generator:CLK_2|clock_signal ; 6.559 ; 6.559 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[0]  ; clock_generator:CLK_2|clock_signal ; 6.899 ; 6.899 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[1]  ; clock_generator:CLK_2|clock_signal ; 6.602 ; 6.602 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[2]  ; clock_generator:CLK_2|clock_signal ; 6.559 ; 6.559 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[3]  ; clock_generator:CLK_2|clock_signal ; 6.825 ; 6.825 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[4]  ; clock_generator:CLK_2|clock_signal ; 6.802 ; 6.802 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[5]  ; clock_generator:CLK_2|clock_signal ; 6.804 ; 6.804 ; Rise       ; clock_generator:CLK_2|clock_signal ;
;  rom_Hex1[6]  ; clock_generator:CLK_2|clock_signal ; 6.674 ; 6.674 ; Rise       ; clock_generator:CLK_2|clock_signal ;
+---------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SW_value[0] ; tot_Hex0[0] ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; SW_value[0] ; tot_Hex0[1] ; 8.689  ; 8.689  ; 8.689  ; 8.689  ;
; SW_value[0] ; tot_Hex0[2] ;        ; 8.694  ; 8.694  ;        ;
; SW_value[0] ; tot_Hex0[3] ; 8.462  ; 8.462  ; 8.462  ; 8.462  ;
; SW_value[0] ; tot_Hex0[4] ; 8.466  ;        ;        ; 8.466  ;
; SW_value[0] ; tot_Hex0[5] ; 8.452  ;        ;        ; 8.452  ;
; SW_value[0] ; tot_Hex0[6] ; 8.453  ; 8.453  ; 8.453  ; 8.453  ;
; SW_value[1] ; tot_Hex0[0] ; 10.404 ; 10.404 ; 10.404 ; 10.404 ;
; SW_value[1] ; tot_Hex0[1] ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; SW_value[1] ; tot_Hex0[2] ; 10.407 ; 10.407 ; 10.407 ; 10.407 ;
; SW_value[1] ; tot_Hex0[3] ; 10.180 ; 10.180 ; 10.180 ; 10.180 ;
; SW_value[1] ; tot_Hex0[4] ; 10.149 ; 10.149 ; 10.149 ; 10.149 ;
; SW_value[1] ; tot_Hex0[5] ; 10.168 ; 10.168 ; 10.168 ; 10.168 ;
; SW_value[1] ; tot_Hex0[6] ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; SW_value[1] ; tot_Hex1[0] ; 9.681  ; 9.681  ; 9.681  ; 9.681  ;
; SW_value[1] ; tot_Hex1[1] ; 9.685  ; 9.685  ; 9.685  ; 9.685  ;
; SW_value[1] ; tot_Hex1[2] ;        ; 9.504  ; 9.504  ;        ;
; SW_value[1] ; tot_Hex1[3] ; 9.390  ; 9.390  ; 9.390  ; 9.390  ;
; SW_value[1] ; tot_Hex1[4] ; 9.517  ;        ;        ; 9.517  ;
; SW_value[1] ; tot_Hex1[5] ; 9.229  ;        ;        ; 9.229  ;
; SW_value[1] ; tot_Hex1[6] ; 9.209  ; 9.209  ; 9.209  ; 9.209  ;
; SW_value[2] ; tot_Hex0[0] ; 11.502 ; 11.502 ; 11.502 ; 11.502 ;
; SW_value[2] ; tot_Hex0[1] ; 11.499 ; 11.499 ; 11.499 ; 11.499 ;
; SW_value[2] ; tot_Hex0[2] ; 11.494 ; 11.494 ; 11.494 ; 11.494 ;
; SW_value[2] ; tot_Hex0[3] ; 11.270 ; 11.270 ; 11.270 ; 11.270 ;
; SW_value[2] ; tot_Hex0[4] ; 11.237 ; 11.237 ; 11.237 ; 11.237 ;
; SW_value[2] ; tot_Hex0[5] ; 11.237 ; 11.237 ; 11.237 ; 11.237 ;
; SW_value[2] ; tot_Hex0[6] ; 11.263 ; 11.263 ; 11.263 ; 11.263 ;
; SW_value[2] ; tot_Hex1[0] ; 9.684  ; 9.684  ; 9.684  ; 9.684  ;
; SW_value[2] ; tot_Hex1[1] ; 9.672  ; 9.672  ; 9.672  ; 9.672  ;
; SW_value[2] ; tot_Hex1[2] ; 9.506  ; 9.506  ; 9.506  ; 9.506  ;
; SW_value[2] ; tot_Hex1[3] ; 9.394  ; 9.394  ; 9.394  ; 9.394  ;
; SW_value[2] ; tot_Hex1[4] ; 9.520  ; 9.520  ; 9.520  ; 9.520  ;
; SW_value[2] ; tot_Hex1[5] ; 9.232  ; 9.232  ; 9.232  ; 9.232  ;
; SW_value[2] ; tot_Hex1[6] ; 9.202  ; 9.202  ; 9.202  ; 9.202  ;
; SW_value[2] ; tot_Hex2[0] ; 8.502  ;        ;        ; 8.502  ;
; SW_value[2] ; tot_Hex2[2] ;        ; 8.728  ; 8.728  ;        ;
; SW_value[2] ; tot_Hex2[3] ; 8.798  ;        ;        ; 8.798  ;
; SW_value[2] ; tot_Hex2[4] ; 8.729  ;        ;        ; 8.729  ;
; SW_value[2] ; tot_Hex2[5] ; 8.782  ;        ;        ; 8.782  ;
; SW_value[3] ; tot_Hex0[0] ; 13.116 ; 13.116 ; 13.116 ; 13.116 ;
; SW_value[3] ; tot_Hex0[1] ; 13.119 ; 13.119 ; 13.119 ; 13.119 ;
; SW_value[3] ; tot_Hex0[2] ; 13.119 ; 13.119 ; 13.119 ; 13.119 ;
; SW_value[3] ; tot_Hex0[3] ; 12.892 ; 12.892 ; 12.892 ; 12.892 ;
; SW_value[3] ; tot_Hex0[4] ; 12.861 ; 12.861 ; 12.861 ; 12.861 ;
; SW_value[3] ; tot_Hex0[5] ; 12.880 ; 12.880 ; 12.880 ; 12.880 ;
; SW_value[3] ; tot_Hex0[6] ; 12.885 ; 12.885 ; 12.885 ; 12.885 ;
; SW_value[3] ; tot_Hex1[0] ; 11.498 ; 11.498 ; 11.498 ; 11.498 ;
; SW_value[3] ; tot_Hex1[1] ; 11.486 ; 11.486 ; 11.486 ; 11.486 ;
; SW_value[3] ; tot_Hex1[2] ; 11.320 ; 11.320 ; 11.320 ; 11.320 ;
; SW_value[3] ; tot_Hex1[3] ; 11.208 ; 11.208 ; 11.208 ; 11.208 ;
; SW_value[3] ; tot_Hex1[4] ; 11.334 ; 11.334 ; 11.334 ; 11.334 ;
; SW_value[3] ; tot_Hex1[5] ; 11.046 ; 11.046 ; 11.046 ; 11.046 ;
; SW_value[3] ; tot_Hex1[6] ; 11.016 ; 11.016 ; 11.016 ; 11.016 ;
; SW_value[3] ; tot_Hex2[0] ; 10.316 ; 10.316 ; 10.316 ; 10.316 ;
; SW_value[3] ; tot_Hex2[2] ; 10.542 ; 10.542 ; 10.542 ; 10.542 ;
; SW_value[3] ; tot_Hex2[3] ; 10.612 ; 10.612 ; 10.612 ; 10.612 ;
; SW_value[3] ; tot_Hex2[4] ; 10.543 ; 10.543 ; 10.543 ; 10.543 ;
; SW_value[3] ; tot_Hex2[5] ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; SW_value[3] ; tot_Hex2[6] ;        ; 9.959  ; 9.959  ;        ;
; SW_value[4] ; tot_Hex0[0] ; 13.441 ; 13.441 ; 13.441 ; 13.441 ;
; SW_value[4] ; tot_Hex0[1] ; 13.444 ; 13.444 ; 13.444 ; 13.444 ;
; SW_value[4] ; tot_Hex0[2] ; 13.444 ; 13.444 ; 13.444 ; 13.444 ;
; SW_value[4] ; tot_Hex0[3] ; 13.217 ; 13.217 ; 13.217 ; 13.217 ;
; SW_value[4] ; tot_Hex0[4] ; 13.186 ; 13.186 ; 13.186 ; 13.186 ;
; SW_value[4] ; tot_Hex0[5] ; 13.205 ; 13.205 ; 13.205 ; 13.205 ;
; SW_value[4] ; tot_Hex0[6] ; 13.210 ; 13.210 ; 13.210 ; 13.210 ;
; SW_value[4] ; tot_Hex1[0] ; 11.678 ; 11.678 ; 11.678 ; 11.678 ;
; SW_value[4] ; tot_Hex1[1] ; 11.666 ; 11.666 ; 11.666 ; 11.666 ;
; SW_value[4] ; tot_Hex1[2] ; 11.500 ; 11.500 ; 11.500 ; 11.500 ;
; SW_value[4] ; tot_Hex1[3] ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; SW_value[4] ; tot_Hex1[4] ; 11.514 ; 11.514 ; 11.514 ; 11.514 ;
; SW_value[4] ; tot_Hex1[5] ; 11.226 ; 11.226 ; 11.226 ; 11.226 ;
; SW_value[4] ; tot_Hex1[6] ; 11.196 ; 11.196 ; 11.196 ; 11.196 ;
; SW_value[4] ; tot_Hex2[0] ; 10.496 ; 10.496 ; 10.496 ; 10.496 ;
; SW_value[4] ; tot_Hex2[2] ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; SW_value[4] ; tot_Hex2[3] ; 10.792 ; 10.792 ; 10.792 ; 10.792 ;
; SW_value[4] ; tot_Hex2[4] ; 10.723 ; 10.723 ; 10.723 ; 10.723 ;
; SW_value[4] ; tot_Hex2[5] ; 10.776 ; 10.776 ; 10.776 ; 10.776 ;
; SW_value[4] ; tot_Hex2[6] ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
; SW_value[5] ; tot_Hex0[0] ; 13.786 ; 13.786 ; 13.786 ; 13.786 ;
; SW_value[5] ; tot_Hex0[1] ; 13.789 ; 13.789 ; 13.789 ; 13.789 ;
; SW_value[5] ; tot_Hex0[2] ; 13.789 ; 13.789 ; 13.789 ; 13.789 ;
; SW_value[5] ; tot_Hex0[3] ; 13.562 ; 13.562 ; 13.562 ; 13.562 ;
; SW_value[5] ; tot_Hex0[4] ; 13.531 ; 13.531 ; 13.531 ; 13.531 ;
; SW_value[5] ; tot_Hex0[5] ; 13.550 ; 13.550 ; 13.550 ; 13.550 ;
; SW_value[5] ; tot_Hex0[6] ; 13.555 ; 13.555 ; 13.555 ; 13.555 ;
; SW_value[5] ; tot_Hex1[0] ; 12.037 ; 12.037 ; 12.037 ; 12.037 ;
; SW_value[5] ; tot_Hex1[1] ; 12.025 ; 12.025 ; 12.025 ; 12.025 ;
; SW_value[5] ; tot_Hex1[2] ; 11.859 ; 11.859 ; 11.859 ; 11.859 ;
; SW_value[5] ; tot_Hex1[3] ; 11.747 ; 11.747 ; 11.747 ; 11.747 ;
; SW_value[5] ; tot_Hex1[4] ; 11.873 ; 11.873 ; 11.873 ; 11.873 ;
; SW_value[5] ; tot_Hex1[5] ; 11.585 ; 11.585 ; 11.585 ; 11.585 ;
; SW_value[5] ; tot_Hex1[6] ; 11.555 ; 11.555 ; 11.555 ; 11.555 ;
; SW_value[5] ; tot_Hex2[0] ; 10.855 ; 10.855 ; 10.855 ; 10.855 ;
; SW_value[5] ; tot_Hex2[2] ; 11.081 ; 11.081 ; 11.081 ; 11.081 ;
; SW_value[5] ; tot_Hex2[3] ; 11.151 ; 11.151 ; 11.151 ; 11.151 ;
; SW_value[5] ; tot_Hex2[4] ; 11.082 ; 11.082 ; 11.082 ; 11.082 ;
; SW_value[5] ; tot_Hex2[5] ; 11.135 ; 11.135 ; 11.135 ; 11.135 ;
; SW_value[5] ; tot_Hex2[6] ; 10.504 ; 10.504 ; 10.504 ; 10.504 ;
; SW_value[6] ; tot_Hex0[0] ; 13.783 ; 13.783 ; 13.783 ; 13.783 ;
; SW_value[6] ; tot_Hex0[1] ; 13.786 ; 13.786 ; 13.786 ; 13.786 ;
; SW_value[6] ; tot_Hex0[2] ; 13.786 ; 13.786 ; 13.786 ; 13.786 ;
; SW_value[6] ; tot_Hex0[3] ; 13.559 ; 13.559 ; 13.559 ; 13.559 ;
; SW_value[6] ; tot_Hex0[4] ; 13.528 ; 13.528 ; 13.528 ; 13.528 ;
; SW_value[6] ; tot_Hex0[5] ; 13.547 ; 13.547 ; 13.547 ; 13.547 ;
; SW_value[6] ; tot_Hex0[6] ; 13.552 ; 13.552 ; 13.552 ; 13.552 ;
; SW_value[6] ; tot_Hex1[0] ; 12.035 ; 12.035 ; 12.035 ; 12.035 ;
; SW_value[6] ; tot_Hex1[1] ; 12.023 ; 12.023 ; 12.023 ; 12.023 ;
; SW_value[6] ; tot_Hex1[2] ; 11.857 ; 11.857 ; 11.857 ; 11.857 ;
; SW_value[6] ; tot_Hex1[3] ; 11.745 ; 11.745 ; 11.745 ; 11.745 ;
; SW_value[6] ; tot_Hex1[4] ; 11.871 ; 11.871 ; 11.871 ; 11.871 ;
; SW_value[6] ; tot_Hex1[5] ; 11.583 ; 11.583 ; 11.583 ; 11.583 ;
; SW_value[6] ; tot_Hex1[6] ; 11.553 ; 11.553 ; 11.553 ; 11.553 ;
; SW_value[6] ; tot_Hex2[0] ; 10.853 ; 10.853 ; 10.853 ; 10.853 ;
; SW_value[6] ; tot_Hex2[2] ; 11.079 ; 11.079 ; 11.079 ; 11.079 ;
; SW_value[6] ; tot_Hex2[3] ; 11.149 ; 11.149 ; 11.149 ; 11.149 ;
; SW_value[6] ; tot_Hex2[4] ; 11.080 ; 11.080 ; 11.080 ; 11.080 ;
; SW_value[6] ; tot_Hex2[5] ; 11.133 ; 11.133 ; 11.133 ; 11.133 ;
; SW_value[6] ; tot_Hex2[6] ; 10.502 ; 10.502 ; 10.502 ; 10.502 ;
; SW_value[7] ; tot_Hex0[0] ; 14.719 ; 14.719 ; 14.719 ; 14.719 ;
; SW_value[7] ; tot_Hex0[1] ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; SW_value[7] ; tot_Hex0[2] ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; SW_value[7] ; tot_Hex0[3] ; 14.495 ; 14.495 ; 14.495 ; 14.495 ;
; SW_value[7] ; tot_Hex0[4] ; 14.464 ; 14.464 ; 14.464 ; 14.464 ;
; SW_value[7] ; tot_Hex0[5] ; 14.483 ; 14.483 ; 14.483 ; 14.483 ;
; SW_value[7] ; tot_Hex0[6] ; 14.488 ; 14.488 ; 14.488 ; 14.488 ;
; SW_value[7] ; tot_Hex1[0] ; 12.976 ; 12.976 ; 12.976 ; 12.976 ;
; SW_value[7] ; tot_Hex1[1] ; 12.964 ; 12.964 ; 12.964 ; 12.964 ;
; SW_value[7] ; tot_Hex1[2] ; 12.798 ; 12.798 ; 12.798 ; 12.798 ;
; SW_value[7] ; tot_Hex1[3] ; 12.686 ; 12.686 ; 12.686 ; 12.686 ;
; SW_value[7] ; tot_Hex1[4] ; 12.812 ; 12.812 ; 12.812 ; 12.812 ;
; SW_value[7] ; tot_Hex1[5] ; 12.524 ; 12.524 ; 12.524 ; 12.524 ;
; SW_value[7] ; tot_Hex1[6] ; 12.494 ; 12.494 ; 12.494 ; 12.494 ;
; SW_value[7] ; tot_Hex2[0] ; 11.794 ; 11.794 ; 11.794 ; 11.794 ;
; SW_value[7] ; tot_Hex2[2] ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; SW_value[7] ; tot_Hex2[3] ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; SW_value[7] ; tot_Hex2[4] ; 12.021 ; 12.021 ; 12.021 ; 12.021 ;
; SW_value[7] ; tot_Hex2[5] ; 12.074 ; 12.074 ; 12.074 ; 12.074 ;
; SW_value[7] ; tot_Hex2[6] ; 11.443 ; 11.443 ; 11.443 ; 11.443 ;
; switch      ; tot_Hex0[0] ; 14.958 ; 14.958 ; 14.958 ; 14.958 ;
; switch      ; tot_Hex0[1] ; 14.961 ; 14.961 ; 14.961 ; 14.961 ;
; switch      ; tot_Hex0[2] ; 14.961 ; 14.961 ; 14.961 ; 14.961 ;
; switch      ; tot_Hex0[3] ; 14.734 ; 14.734 ; 14.734 ; 14.734 ;
; switch      ; tot_Hex0[4] ; 14.703 ; 14.703 ; 14.703 ; 14.703 ;
; switch      ; tot_Hex0[5] ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; switch      ; tot_Hex0[6] ; 14.727 ; 14.727 ; 14.727 ; 14.727 ;
; switch      ; tot_Hex1[0] ; 13.215 ; 13.215 ; 13.215 ; 13.215 ;
; switch      ; tot_Hex1[1] ; 13.203 ; 13.203 ; 13.203 ; 13.203 ;
; switch      ; tot_Hex1[2] ; 13.037 ; 13.037 ; 13.037 ; 13.037 ;
; switch      ; tot_Hex1[3] ; 12.925 ; 12.925 ; 12.925 ; 12.925 ;
; switch      ; tot_Hex1[4] ; 13.051 ; 13.051 ; 13.051 ; 13.051 ;
; switch      ; tot_Hex1[5] ; 12.763 ; 12.763 ; 12.763 ; 12.763 ;
; switch      ; tot_Hex1[6] ; 12.733 ; 12.733 ; 12.733 ; 12.733 ;
; switch      ; tot_Hex2[0] ; 12.033 ; 12.033 ; 12.033 ; 12.033 ;
; switch      ; tot_Hex2[2] ; 12.259 ; 12.259 ; 12.259 ; 12.259 ;
; switch      ; tot_Hex2[3] ; 12.329 ; 12.329 ; 12.329 ; 12.329 ;
; switch      ; tot_Hex2[4] ; 12.260 ; 12.260 ; 12.260 ; 12.260 ;
; switch      ; tot_Hex2[5] ; 12.313 ; 12.313 ; 12.313 ; 12.313 ;
; switch      ; tot_Hex2[6] ; 11.682 ; 11.682 ; 11.682 ; 11.682 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SW_value[0] ; tot_Hex0[0] ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; SW_value[0] ; tot_Hex0[1] ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; SW_value[0] ; tot_Hex0[2] ;       ; 4.430 ; 4.430 ;       ;
; SW_value[0] ; tot_Hex0[3] ; 4.331 ; 4.331 ; 4.331 ; 4.331 ;
; SW_value[0] ; tot_Hex0[4] ; 4.332 ;       ;       ; 4.332 ;
; SW_value[0] ; tot_Hex0[5] ; 4.323 ;       ;       ; 4.323 ;
; SW_value[0] ; tot_Hex0[6] ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; SW_value[1] ; tot_Hex0[0] ; 4.973 ; 4.973 ; 4.973 ; 4.973 ;
; SW_value[1] ; tot_Hex0[1] ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; SW_value[1] ; tot_Hex0[2] ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW_value[1] ; tot_Hex0[3] ; 4.850 ; 4.850 ; 4.850 ; 4.850 ;
; SW_value[1] ; tot_Hex0[4] ; 4.854 ; 4.854 ; 4.854 ; 4.854 ;
; SW_value[1] ; tot_Hex0[5] ; 4.842 ; 4.842 ; 4.842 ; 4.842 ;
; SW_value[1] ; tot_Hex0[6] ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; SW_value[1] ; tot_Hex1[0] ; 4.728 ; 4.728 ; 4.728 ; 4.728 ;
; SW_value[1] ; tot_Hex1[1] ; 4.725 ; 4.725 ; 4.725 ; 4.725 ;
; SW_value[1] ; tot_Hex1[2] ;       ; 4.584 ; 4.584 ;       ;
; SW_value[1] ; tot_Hex1[3] ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; SW_value[1] ; tot_Hex1[4] ; 4.605 ;       ;       ; 4.605 ;
; SW_value[1] ; tot_Hex1[5] ; 4.467 ;       ;       ; 4.467 ;
; SW_value[1] ; tot_Hex1[6] ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; SW_value[2] ; tot_Hex0[0] ; 5.689 ; 5.689 ; 5.689 ; 5.689 ;
; SW_value[2] ; tot_Hex0[1] ; 5.661 ; 5.661 ; 5.661 ; 5.661 ;
; SW_value[2] ; tot_Hex0[2] ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; SW_value[2] ; tot_Hex0[3] ; 5.567 ; 5.567 ; 5.567 ; 5.567 ;
; SW_value[2] ; tot_Hex0[4] ; 5.564 ; 5.564 ; 5.564 ; 5.564 ;
; SW_value[2] ; tot_Hex0[5] ; 5.559 ; 5.559 ; 5.559 ; 5.559 ;
; SW_value[2] ; tot_Hex0[6] ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
; SW_value[2] ; tot_Hex1[0] ; 4.608 ; 4.608 ; 4.608 ; 4.608 ;
; SW_value[2] ; tot_Hex1[1] ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; SW_value[2] ; tot_Hex1[2] ; 4.464 ; 4.464 ; 4.464 ; 4.464 ;
; SW_value[2] ; tot_Hex1[3] ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; SW_value[2] ; tot_Hex1[4] ; 4.485 ; 4.485 ; 4.485 ; 4.485 ;
; SW_value[2] ; tot_Hex1[5] ; 4.347 ; 4.347 ; 4.347 ; 4.347 ;
; SW_value[2] ; tot_Hex1[6] ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
; SW_value[2] ; tot_Hex2[0] ; 4.247 ;       ;       ; 4.247 ;
; SW_value[2] ; tot_Hex2[2] ;       ; 4.350 ; 4.350 ;       ;
; SW_value[2] ; tot_Hex2[3] ; 4.392 ;       ;       ; 4.392 ;
; SW_value[2] ; tot_Hex2[4] ; 4.353 ;       ;       ; 4.353 ;
; SW_value[2] ; tot_Hex2[5] ; 4.379 ;       ;       ; 4.379 ;
; SW_value[3] ; tot_Hex0[0] ; 5.633 ; 5.633 ; 5.633 ; 5.633 ;
; SW_value[3] ; tot_Hex0[1] ; 5.605 ; 5.605 ; 5.605 ; 5.605 ;
; SW_value[3] ; tot_Hex0[2] ; 5.612 ; 5.612 ; 5.612 ; 5.612 ;
; SW_value[3] ; tot_Hex0[3] ; 5.511 ; 5.511 ; 5.511 ; 5.511 ;
; SW_value[3] ; tot_Hex0[4] ; 5.508 ; 5.508 ; 5.508 ; 5.508 ;
; SW_value[3] ; tot_Hex0[5] ; 5.503 ; 5.503 ; 5.503 ; 5.503 ;
; SW_value[3] ; tot_Hex0[6] ; 5.504 ; 5.504 ; 5.504 ; 5.504 ;
; SW_value[3] ; tot_Hex1[0] ; 4.985 ; 4.985 ; 4.985 ; 4.985 ;
; SW_value[3] ; tot_Hex1[1] ; 4.982 ; 4.982 ; 4.982 ; 4.982 ;
; SW_value[3] ; tot_Hex1[2] ; 4.841 ; 4.841 ; 4.841 ; 4.841 ;
; SW_value[3] ; tot_Hex1[3] ; 4.789 ; 4.789 ; 4.789 ; 4.789 ;
; SW_value[3] ; tot_Hex1[4] ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; SW_value[3] ; tot_Hex1[5] ; 4.724 ; 4.724 ; 4.724 ; 4.724 ;
; SW_value[3] ; tot_Hex1[6] ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; SW_value[3] ; tot_Hex2[0] ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
; SW_value[3] ; tot_Hex2[2] ; 4.817 ; 4.817 ; 4.817 ; 4.817 ;
; SW_value[3] ; tot_Hex2[3] ; 4.855 ; 4.855 ; 4.855 ; 4.855 ;
; SW_value[3] ; tot_Hex2[4] ; 4.823 ; 4.823 ; 4.823 ; 4.823 ;
; SW_value[3] ; tot_Hex2[5] ; 4.842 ; 4.934 ; 4.934 ; 4.842 ;
; SW_value[3] ; tot_Hex2[6] ;       ; 4.810 ; 4.810 ;       ;
; SW_value[4] ; tot_Hex0[0] ; 5.782 ; 5.782 ; 5.782 ; 5.782 ;
; SW_value[4] ; tot_Hex0[1] ; 5.754 ; 5.754 ; 5.754 ; 5.754 ;
; SW_value[4] ; tot_Hex0[2] ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; SW_value[4] ; tot_Hex0[3] ; 5.660 ; 5.660 ; 5.660 ; 5.660 ;
; SW_value[4] ; tot_Hex0[4] ; 5.657 ; 5.657 ; 5.657 ; 5.657 ;
; SW_value[4] ; tot_Hex0[5] ; 5.652 ; 5.652 ; 5.652 ; 5.652 ;
; SW_value[4] ; tot_Hex0[6] ; 5.653 ; 5.653 ; 5.653 ; 5.653 ;
; SW_value[4] ; tot_Hex1[0] ; 4.712 ; 4.712 ; 4.712 ; 4.712 ;
; SW_value[4] ; tot_Hex1[1] ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; SW_value[4] ; tot_Hex1[2] ; 4.574 ; 4.574 ; 4.574 ; 4.574 ;
; SW_value[4] ; tot_Hex1[3] ; 4.522 ; 4.522 ; 4.522 ; 4.522 ;
; SW_value[4] ; tot_Hex1[4] ; 4.592 ; 4.592 ; 4.592 ; 4.592 ;
; SW_value[4] ; tot_Hex1[5] ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; SW_value[4] ; tot_Hex1[6] ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; SW_value[4] ; tot_Hex2[0] ; 4.273 ; 4.273 ; 4.273 ; 4.273 ;
; SW_value[4] ; tot_Hex2[2] ; 4.383 ; 4.383 ; 4.383 ; 4.383 ;
; SW_value[4] ; tot_Hex2[3] ; 4.418 ; 4.418 ; 4.418 ; 4.418 ;
; SW_value[4] ; tot_Hex2[4] ; 4.386 ; 4.386 ; 4.386 ; 4.386 ;
; SW_value[4] ; tot_Hex2[5] ; 4.407 ; 4.840 ; 4.840 ; 4.407 ;
; SW_value[4] ; tot_Hex2[6] ; 4.808 ; 4.375 ; 4.375 ; 4.808 ;
; SW_value[5] ; tot_Hex0[0] ; 5.546 ; 5.546 ; 5.546 ; 5.546 ;
; SW_value[5] ; tot_Hex0[1] ; 5.518 ; 5.518 ; 5.518 ; 5.518 ;
; SW_value[5] ; tot_Hex0[2] ; 5.525 ; 5.525 ; 5.525 ; 5.525 ;
; SW_value[5] ; tot_Hex0[3] ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; SW_value[5] ; tot_Hex0[4] ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW_value[5] ; tot_Hex0[5] ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW_value[5] ; tot_Hex0[6] ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; SW_value[5] ; tot_Hex1[0] ; 4.546 ; 4.546 ; 4.546 ; 4.546 ;
; SW_value[5] ; tot_Hex1[1] ; 4.540 ; 4.540 ; 4.540 ; 4.540 ;
; SW_value[5] ; tot_Hex1[2] ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; SW_value[5] ; tot_Hex1[3] ; 4.356 ; 4.356 ; 4.356 ; 4.356 ;
; SW_value[5] ; tot_Hex1[4] ; 4.426 ; 4.426 ; 4.426 ; 4.426 ;
; SW_value[5] ; tot_Hex1[5] ; 4.292 ; 4.292 ; 4.292 ; 4.292 ;
; SW_value[5] ; tot_Hex1[6] ; 4.280 ; 4.280 ; 4.280 ; 4.280 ;
; SW_value[5] ; tot_Hex2[0] ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; SW_value[5] ; tot_Hex2[2] ; 4.217 ; 4.217 ; 4.217 ; 4.217 ;
; SW_value[5] ; tot_Hex2[3] ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; SW_value[5] ; tot_Hex2[4] ; 4.220 ; 4.220 ; 4.220 ; 4.220 ;
; SW_value[5] ; tot_Hex2[5] ; 4.241 ; 4.241 ; 4.241 ; 4.241 ;
; SW_value[5] ; tot_Hex2[6] ; 4.209 ; 4.209 ; 4.209 ; 4.209 ;
; SW_value[6] ; tot_Hex0[0] ; 5.559 ; 5.559 ; 5.559 ; 5.559 ;
; SW_value[6] ; tot_Hex0[1] ; 5.531 ; 5.531 ; 5.531 ; 5.531 ;
; SW_value[6] ; tot_Hex0[2] ; 5.538 ; 5.538 ; 5.538 ; 5.538 ;
; SW_value[6] ; tot_Hex0[3] ; 5.437 ; 5.437 ; 5.437 ; 5.437 ;
; SW_value[6] ; tot_Hex0[4] ; 5.434 ; 5.434 ; 5.434 ; 5.434 ;
; SW_value[6] ; tot_Hex0[5] ; 5.429 ; 5.429 ; 5.429 ; 5.429 ;
; SW_value[6] ; tot_Hex0[6] ; 5.430 ; 5.430 ; 5.430 ; 5.430 ;
; SW_value[6] ; tot_Hex1[0] ; 4.525 ; 4.525 ; 4.525 ; 4.525 ;
; SW_value[6] ; tot_Hex1[1] ; 4.519 ; 4.519 ; 4.519 ; 4.519 ;
; SW_value[6] ; tot_Hex1[2] ; 4.387 ; 4.387 ; 4.387 ; 4.387 ;
; SW_value[6] ; tot_Hex1[3] ; 4.335 ; 4.335 ; 4.335 ; 4.335 ;
; SW_value[6] ; tot_Hex1[4] ; 4.405 ; 4.405 ; 4.405 ; 4.405 ;
; SW_value[6] ; tot_Hex1[5] ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; SW_value[6] ; tot_Hex1[6] ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; SW_value[6] ; tot_Hex2[0] ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; SW_value[6] ; tot_Hex2[2] ; 4.197 ; 4.340 ; 4.340 ; 4.197 ;
; SW_value[6] ; tot_Hex2[3] ; 4.230 ; 4.230 ; 4.230 ; 4.230 ;
; SW_value[6] ; tot_Hex2[4] ; 4.200 ; 4.200 ; 4.200 ; 4.200 ;
; SW_value[6] ; tot_Hex2[5] ; 4.217 ; 4.364 ; 4.364 ; 4.217 ;
; SW_value[6] ; tot_Hex2[6] ; 4.332 ; 4.193 ; 4.193 ; 4.332 ;
; SW_value[7] ; tot_Hex0[0] ; 6.095 ; 6.095 ; 6.095 ; 6.095 ;
; SW_value[7] ; tot_Hex0[1] ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; SW_value[7] ; tot_Hex0[2] ; 6.074 ; 6.074 ; 6.074 ; 6.074 ;
; SW_value[7] ; tot_Hex0[3] ; 5.973 ; 5.973 ; 5.973 ; 5.973 ;
; SW_value[7] ; tot_Hex0[4] ; 5.970 ; 5.970 ; 5.970 ; 5.970 ;
; SW_value[7] ; tot_Hex0[5] ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; SW_value[7] ; tot_Hex0[6] ; 5.966 ; 5.966 ; 5.966 ; 5.966 ;
; SW_value[7] ; tot_Hex1[0] ; 4.916 ; 4.916 ; 4.916 ; 4.916 ;
; SW_value[7] ; tot_Hex1[1] ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW_value[7] ; tot_Hex1[2] ; 4.778 ; 4.778 ; 4.778 ; 4.778 ;
; SW_value[7] ; tot_Hex1[3] ; 4.726 ; 4.726 ; 4.726 ; 4.726 ;
; SW_value[7] ; tot_Hex1[4] ; 4.796 ; 4.796 ; 4.796 ; 4.796 ;
; SW_value[7] ; tot_Hex1[5] ; 4.662 ; 4.662 ; 4.662 ; 4.662 ;
; SW_value[7] ; tot_Hex1[6] ; 4.650 ; 4.650 ; 4.650 ; 4.650 ;
; SW_value[7] ; tot_Hex2[0] ; 4.476 ; 4.476 ; 4.476 ; 4.476 ;
; SW_value[7] ; tot_Hex2[2] ; 4.588 ; 4.640 ; 4.640 ; 4.588 ;
; SW_value[7] ; tot_Hex2[3] ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; SW_value[7] ; tot_Hex2[4] ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; SW_value[7] ; tot_Hex2[5] ; 4.608 ; 4.664 ; 4.664 ; 4.608 ;
; SW_value[7] ; tot_Hex2[6] ; 4.632 ; 4.584 ; 4.584 ; 4.632 ;
; switch      ; tot_Hex0[0] ; 4.819 ; 4.819 ; 4.819 ; 4.819 ;
; switch      ; tot_Hex0[1] ; 4.791 ; 4.791 ; 4.791 ; 4.791 ;
; switch      ; tot_Hex0[2] ; 4.796 ; 4.796 ; 4.796 ; 4.796 ;
; switch      ; tot_Hex0[3] ; 4.697 ; 4.697 ; 4.697 ; 4.697 ;
; switch      ; tot_Hex0[4] ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; switch      ; tot_Hex0[5] ; 4.689 ; 4.689 ; 4.689 ; 4.689 ;
; switch      ; tot_Hex0[6] ; 4.690 ; 4.690 ; 4.690 ; 4.690 ;
; switch      ; tot_Hex1[0] ; 4.963 ; 4.963 ; 4.963 ; 4.963 ;
; switch      ; tot_Hex1[1] ; 4.957 ; 4.957 ; 4.957 ; 4.957 ;
; switch      ; tot_Hex1[2] ; 4.825 ; 4.825 ; 4.825 ; 4.825 ;
; switch      ; tot_Hex1[3] ; 4.773 ; 4.773 ; 4.773 ; 4.773 ;
; switch      ; tot_Hex1[4] ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; switch      ; tot_Hex1[5] ; 4.709 ; 4.709 ; 4.709 ; 4.709 ;
; switch      ; tot_Hex1[6] ; 4.697 ; 4.697 ; 4.697 ; 4.697 ;
; switch      ; tot_Hex2[0] ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; switch      ; tot_Hex2[2] ; 4.634 ; 4.634 ; 4.634 ; 4.634 ;
; switch      ; tot_Hex2[3] ; 4.669 ; 4.669 ; 4.669 ; 4.669 ;
; switch      ; tot_Hex2[4] ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; switch      ; tot_Hex2[5] ; 4.658 ; 4.658 ; 4.658 ; 4.658 ;
; switch      ; tot_Hex2[6] ; 4.626 ; 4.626 ; 4.626 ; 4.626 ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_27M                          ; clock_27M                          ; 957      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_27M                          ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:CLK_2|clock_signal ; clock_27M                          ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 120      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 288      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 4        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_27M                          ; clock_27M                          ; 957      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_27M                          ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:CLK_2|clock_signal ; clock_27M                          ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 120      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_2|clock_signal ; clock_generator:CLK_1|clock_signal ; 288      ; 0        ; 0        ; 0        ;
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_2|clock_signal ; 4        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                  ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 8        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                   ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_generator:CLK_1|clock_signal ; clock_generator:CLK_1|clock_signal ; 8        ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 193   ; 193  ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 366   ; 366  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Aug 21 11:28:03 2017
Info: Command: quartus_sta Ativ05 -c Ativ05
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Ativ05.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_generator:CLK_2|clock_signal clock_generator:CLK_2|clock_signal
    Info (332105): create_clock -period 1.000 -name clock_27M clock_27M
    Info (332105): create_clock -period 1.000 -name clock_generator:CLK_1|clock_signal clock_generator:CLK_1|clock_signal
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.420
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.420       -41.571 clock_generator:CLK_1|clock_signal 
    Info (332119):    -2.421       -73.252 clock_27M 
    Info (332119):    -0.496        -1.702 clock_generator:CLK_2|clock_signal 
Info (332146): Worst-case hold slack is -2.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.505        -4.995 clock_27M 
    Info (332119):     0.391         0.000 clock_generator:CLK_1|clock_signal 
    Info (332119):     0.964         0.000 clock_generator:CLK_2|clock_signal 
Info (332146): Worst-case recovery slack is -0.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.450        -2.562 clock_generator:CLK_1|clock_signal 
Info (332146): Worst-case removal slack is 1.047
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.047         0.000 clock_generator:CLK_1|clock_signal 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -11.384 clock_generator:CLK_2|clock_signal 
    Info (332119):    -1.380       -46.380 clock_27M 
    Info (332119):    -0.500       -21.000 clock_generator:CLK_1|clock_signal 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.422
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.422       -16.881 clock_generator:CLK_1|clock_signal 
    Info (332119):    -0.623       -11.946 clock_27M 
    Info (332119):     0.316         0.000 clock_generator:CLK_2|clock_signal 
Info (332146): Worst-case hold slack is -1.554
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.554        -3.094 clock_27M 
    Info (332119):     0.215         0.000 clock_generator:CLK_1|clock_signal 
    Info (332119):     0.420         0.000 clock_generator:CLK_2|clock_signal 
Info (332146): Worst-case recovery slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock_generator:CLK_1|clock_signal 
Info (332146): Worst-case removal slack is 0.588
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.588         0.000 clock_generator:CLK_1|clock_signal 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -11.384 clock_generator:CLK_2|clock_signal 
    Info (332119):    -1.380       -46.380 clock_27M 
    Info (332119):    -0.500       -21.000 clock_generator:CLK_1|clock_signal 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 415 megabytes
    Info: Processing ended: Mon Aug 21 11:28:07 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


