# Plano semanal completo (16 semanas, 4 meses)** para o **Desafio 2 â€” CompressÃ£o sem perdas para imagens tÃ©rmicas**, considerando:

- 4h/dia Ã— 5 dias/semana â†’ **20 horas semanais**

- Total de **320 horas Ãºteis**

- DivisÃ£o equilibrada entre **pesquisa**, **prototipagem orientada a objetos (Python)**, **implementaÃ§Ã£o em FPGA (Verilog)** e **validaÃ§Ã£o final**.

---

# ğŸ§­ PLANO DE EXECUÃ‡ÃƒO SEMANAL (4 MESES â€“ 16 SEMANAS)

---

## ğŸ”¹ **MÃªs 1 â€” Fase de Pesquisa, Modelagem e Prototipagem (80h)**

| Semana | Objetivo principal                                     | Atividades (POO + SOLID + Clean Code)                                                                                                                                                                                             | EntregÃ¡veis                                      |
| ------ | ------------------------------------------------------ | --------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- | ------------------------------------------------ |
| **1**  | CompreensÃ£o e requisitos do problema                   | - Estudo dos princÃ­pios de compressÃ£o sem perdas (RLE, Huffman, LZW) - AnÃ¡lise das caracterÃ­sticas das imagens tÃ©rmicas (bit depth, dinÃ¢mica tÃ©rmica) - DefiniÃ§Ã£o dos requisitos funcionais e de desempenho do core FPGA          | Documento de especificaÃ§Ã£o de requisitos         |
| **2**  | Arquitetura orientada a objetos da compressÃ£o          | - Definir classes principais: `ImageLoader`, `Compressor`, `Decompressor`, `MetricsEvaluator` - Criar interfaces e abstraÃ§Ãµes (interface de compressor genÃ©rico) - Aplicar SRP e OCP (responsabilidade Ãºnica e abertura/extensÃ£o) | Diagrama UML e estrutura de pacotes Python       |
| **3**  | Implementar protÃ³tipo RLE modular                      | - Implementar `RLECompressor` e `RLEDecompressor` - Escrever testes unitÃ¡rios com `pytest` - Garantir cobertura de cÃ³digo e clareza seguindo Clean Code                                                                           | ProtÃ³tipo funcional RLE com testes automatizados |
| **4**  | Implementar compressÃ£o Huffman (opcional) + integraÃ§Ã£o | - Implementar `HuffmanEncoder` / `HuffmanDecoder` - Integrar em `CompressorFactory` para seleÃ§Ã£o dinÃ¢mica de algoritmo - Avaliar taxa de compressÃ£o e tempo de execuÃ§Ã£o                                                           | ProtÃ³tipo hÃ­brido RLE+Huffman validado           |

---

## ğŸ”¹ **MÃªs 2 â€” Arquitetura FPGA e ImplementaÃ§Ã£o Inicial (80h)**

| Semana | Objetivo principal                            | Atividades                                                                                                                                                                  | EntregÃ¡veis                                   |
| ------ | --------------------------------------------- | --------------------------------------------------------------------------------------------------------------------------------------------------------------------------- | --------------------------------------------- |
| **5**  | DefiniÃ§Ã£o da arquitetura em FPGA              | - Transpor a estrutura POO para blocos Verilog modulares (cada classe â†’ mÃ³dulo HDL) - Criar diagrama de blocos HDL (Entrada, RLE Encoder, Huffman Encoder, Controle, SaÃ­da) | Arquitetura HDL e especificaÃ§Ã£o de interfaces |
| **6**  | MÃ³dulo de leitura e controle de fluxo         | - Implementar `input_interface.v` (leitura sequencial de pixels) - FSM de controle de entrada - SimulaÃ§Ã£o de leitura de imagem (vetor `.mem` ou `.txt`)                     | Bloco de entrada validado em simulaÃ§Ã£o        |
| **7**  | ImplementaÃ§Ã£o do **RLE Encoder (Verilog)**    | - FSM de detecÃ§Ã£o de repetiÃ§Ãµes - Armazenamento de pares `(valor, contagem)` - VerificaÃ§Ã£o de overflow e flush                                                              | `rle_encoder.v` testado unitariamente         |
| **8**  | IntegraÃ§Ã£o parcial e testbench Pythonâ†”Verilog | - Conectar blocos de entrada e RLE - Simular fluxo de compressÃ£o via ModelSim e comparar com saÃ­da Python                                                                   | SimulaÃ§Ã£o integrada e validaÃ§Ã£o funcional     |

---

## ğŸ”¹ **MÃªs 3 â€” ImplementaÃ§Ã£o Completa, DecodificaÃ§Ã£o e Testes (80h)**

| Semana | Objetivo principal                            | Atividades                                                                                                                        | EntregÃ¡veis                             |
| ------ | --------------------------------------------- | --------------------------------------------------------------------------------------------------------------------------------- | --------------------------------------- |
| **9**  | ImplementaÃ§Ã£o do **Decoder (RLE e Huffman)**  | - Criar `rle_decoder.v` e `huffman_decoder.v` - FSM inversa para reconstruÃ§Ã£o de dados - Testbench para verificar reversibilidade | MÃ³dulo decoder funcional                |
| **10** | SimulaÃ§Ã£o completa CompressÃ£o â†’ DescompressÃ£o | - GeraÃ§Ã£o automÃ¡tica de vetores de teste com Python - SimulaÃ§Ã£o fim-a-fim e comparaÃ§Ã£o binÃ¡ria (bitwise)                          | Pipeline completo validado em simulaÃ§Ã£o |
| **11** | OtimizaÃ§Ã£o de pipeline e buffers              | - InserÃ§Ã£o de registros pipeline para clock > 50 MHz - AnÃ¡lise de temporizaÃ§Ã£o (timing analysis) - Ajuste de FSM principal        | Core otimizado e estÃ¡vel                |
| **12** | AvaliaÃ§Ã£o de desempenho e uso de recursos     | - SÃ­ntese em FPGA (Vivado/Quartus) - RelatÃ³rio de LUTs, FFs, uso de memÃ³ria - Benchmark comparativo com modelo Python             | RelatÃ³rio tÃ©cnico de desempenho         |

---

## ğŸ”¹ **MÃªs 4 â€” IntegraÃ§Ã£o, ValidaÃ§Ã£o Real e DocumentaÃ§Ã£o (80h)**

| Semana | Objetivo principal                             | Atividades                                                                                                                                           | EntregÃ¡veis                             |
| ------ | ---------------------------------------------- | ---------------------------------------------------------------------------------------------------------------------------------------------------- | --------------------------------------- |
| **13** | IntegraÃ§Ã£o no kit FPGA                         | - Implementar interface de comunicaÃ§Ã£o (UART, AXI ou SPI) - Gerar bitstream e carregar no kit                                                        | Sistema FPGA programado                 |
| **14** | Montagem do setup de teste (com Invent Vision) | - ConfiguraÃ§Ã£o do ambiente fÃ­sico - Envio/recebimento de imagens reais - Coleta de resultados e logs                                                 | Setup validado                          |
| **15** | Testes de validaÃ§Ã£o e comparaÃ§Ã£o real          | - CompressÃ£o e descompressÃ£o de imagens tÃ©rmicas reais - Comparar desempenho com software Python                                                     | RelatÃ³rio de validaÃ§Ã£o experimental     |
| **16** | DocumentaÃ§Ã£o final e apresentaÃ§Ã£o              | - Documentar arquitetura HDL + modelo Python - Explicar design patterns aplicados (Strategy, Factory, etc.) - RelatÃ³rio tÃ©cnico e apresentaÃ§Ã£o final | DocumentaÃ§Ã£o e entrega final do projeto |

---

## ğŸ§± **Estrutura de diretÃ³rios sugerida**

```
fpga_compression_project/
â”œâ”€â”€ docs/
â”‚   â”œâ”€â”€ requisitos.md
â”‚   â”œâ”€â”€ arquitetura_fpga.pdf
â”‚   â””â”€â”€ relatorio_final.pdf
â”œâ”€â”€ python_model/
â”‚   â”œâ”€â”€ core/
â”‚   â”‚   â”œâ”€â”€ compressor_base.py
â”‚   â”‚   â”œâ”€â”€ rle_compressor.py
â”‚   â”‚   â”œâ”€â”€ huffman_compressor.py
â”‚   â”‚   â””â”€â”€ decompressor.py
â”‚   â”œâ”€â”€ utils/
â”‚   â”‚   â”œâ”€â”€ image_loader.py
â”‚   â”‚   â””â”€â”€ metrics.py
â”‚   â”œâ”€â”€ tests/
â”‚   â”‚   â”œâ”€â”€ test_rle.py
â”‚   â”‚   â””â”€â”€ test_huffman.py
â”‚   â””â”€â”€ main.py
â”œâ”€â”€ verilog_core/
â”‚   â”œâ”€â”€ input_interface.v
â”‚   â”œâ”€â”€ rle_encoder.v
â”‚   â”œâ”€â”€ rle_decoder.v
â”‚   â”œâ”€â”€ top_module.v
â”‚   â”œâ”€â”€ tb_top.v
â”‚   â””â”€â”€ defines.vh
â””â”€â”€ simulations/
    â”œâ”€â”€ test_vectors/
    â””â”€â”€ results/
```

---

## ğŸ§© **Boas prÃ¡ticas de POO e Clean Code aplicadas Ã  prototipagem Python**

| PrincÃ­pio                                 | AplicaÃ§Ã£o prÃ¡tica                                                                                 |
| ----------------------------------------- | ------------------------------------------------------------------------------------------------- |
| **SRP (Single Responsibility Principle)** | Cada classe faz uma Ãºnica funÃ§Ã£o clara (por exemplo, `Compressor` apenas comprime).               |
| **OCP (Open-Closed Principle)**           | Adicionar novos algoritmos de compressÃ£o sem alterar os existentes (uso de heranÃ§a/polimorfismo). |
| **LSP (Liskov Substitution)**             | Todos os compressores respeitam a mesma interface (`compress`, `decompress`).                     |
| **ISP (Interface Segregation)**           | Interfaces enxutas e especÃ­ficas para cada tipo de componente.                                    |
| **DIP (Dependency Inversion)**            | Uso de `CompressorFactory` e injeÃ§Ã£o de dependÃªncia.                                              |
| **Clean Code**                            | Nomes descritivos, funÃ§Ãµes curtas, testes unitÃ¡rios, tipagem com hints (`typing`), docstrings.    |

---

## âš™ï¸ **MÃ©tricas de acompanhamento**

| Tipo                                  | Indicador                          | Meta |
| ------------------------------------- | ---------------------------------- | ---- |
| **Produtividade semanal**             | â‰¥ 18h/20h efetivamente registradas | âœ…    |
| **Cobertura de testes Python**        | â‰¥ 90%                              | âœ…    |
| **ValidaÃ§Ã£o bit a bit FPGA â†” Python** | 100% de equivalÃªncia               | âœ…    |
| **Clock FPGA estÃ¡vel**                | â‰¥ 50 MHz                           | âœ…    |
| **DocumentaÃ§Ã£o atualizada**           | RevisÃ£o semanal                    | âœ…    |

---
