Fitter report for lemon
Mon Oct 24 22:02:14 2022
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Oct 24 22:02:13 2022           ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Revision Name                      ; lemon                                           ;
; Top-level Entity Name              ; lemon                                           ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE40F23C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 8,351 / 39,600 ( 21 % )                         ;
;     Total combinational functions  ; 5,890 / 39,600 ( 15 % )                         ;
;     Dedicated logic registers      ; 5,787 / 39,600 ( 15 % )                         ;
; Total registers                    ; 5855                                            ;
; Total pins                         ; 182 / 329 ( 55 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 897,536 / 1,161,216 ( 77 % )                    ;
; Embedded Multiplier 9-bit elements ; 12 / 232 ( 5 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE40F23C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.2%      ;
;     Processor 3            ;   2.1%      ;
;     Processor 4            ;   2.1%      ;
;     Processor 5            ;   2.0%      ;
;     Processor 6            ;   2.0%      ;
;     Processor 7            ;   2.0%      ;
;     Processor 8            ;   1.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                              ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_bht_module:nios2_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_bht_module:nios2_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                          ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                 ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; nios2:nios2_inst|nios2_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; nios2_sdram    ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios2_sdram    ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios2_sdram    ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12646 ) ; 0.00 % ( 0 / 12646 )       ; 0.00 % ( 0 / 12646 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12646 ) ; 0.00 % ( 0 / 12646 )       ; 0.00 % ( 0 / 12646 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8351 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 301 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 3990 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 4 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/whu/EI/FPGA/project/audio_amp/Model/output_files/lemon.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 8,351 / 39,600 ( 21 % )        ;
;     -- Combinational with no register       ; 2564                           ;
;     -- Register only                        ; 2461                           ;
;     -- Combinational with a register        ; 3326                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 2756                           ;
;     -- 3 input functions                    ; 2073                           ;
;     -- <=2 input functions                  ; 1061                           ;
;     -- Register only                        ; 2461                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 4986                           ;
;     -- arithmetic mode                      ; 904                            ;
;                                             ;                                ;
; Total registers*                            ; 5,855 / 41,173 ( 14 % )        ;
;     -- Dedicated logic registers            ; 5,787 / 39,600 ( 15 % )        ;
;     -- I/O registers                        ; 68 / 1,573 ( 4 % )             ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 765 / 2,475 ( 31 % )           ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 182 / 329 ( 55 % )             ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )                 ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                 ;
;                                             ;                                ;
; M9Ks                                        ; 115 / 126 ( 91 % )             ;
; Total block memory bits                     ; 897,536 / 1,161,216 ( 77 % )   ;
; Total block memory implementation bits      ; 1,059,840 / 1,161,216 ( 91 % ) ;
; Embedded Multiplier 9-bit elements          ; 12 / 232 ( 5 % )               ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global signals                              ; 11                             ;
;     -- Global clocks                        ; 11 / 20 ( 55 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 10.0% / 9.6% / 10.4%           ;
; Peak interconnect usage (total/H/V)         ; 36.8% / 34.6% / 40.1%          ;
; Maximum fan-out                             ; 2709                           ;
; Highest non-global fan-out                  ; 912                            ;
; Total fan-out                               ; 43528                          ;
; Average fan-out                             ; 3.07                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                    ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                              ;                       ;                       ;                                ;                                ;
; Total logic elements                         ; 5208 / 39600 ( 13 % ) ; 203 / 39600 ( < 1 % ) ; 2940 / 39600 ( 7 % )           ; 0 / 39600 ( 0 % )              ;
;     -- Combinational with no register        ; 2292                  ; 91                    ; 181                            ; 0                              ;
;     -- Register only                         ; 540                   ; 14                    ; 1907                           ; 0                              ;
;     -- Combinational with a register         ; 2376                  ; 98                    ; 852                            ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                     ; 2086                  ; 89                    ; 581                            ; 0                              ;
;     -- 3 input functions                     ; 1704                  ; 58                    ; 311                            ; 0                              ;
;     -- <=2 input functions                   ; 878                   ; 42                    ; 141                            ; 0                              ;
;     -- Register only                         ; 540                   ; 14                    ; 1907                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;                                ;
;     -- normal mode                           ; 3863                  ; 180                   ; 943                            ; 0                              ;
;     -- arithmetic mode                       ; 805                   ; 9                     ; 90                             ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Total registers                              ; 2984                  ; 112                   ; 2759                           ; 0                              ;
;     -- Dedicated logic registers             ; 2916 / 39600 ( 7 % )  ; 112 / 39600 ( < 1 % ) ; 2759 / 39600 ( 7 % )           ; 0 / 39600 ( 0 % )              ;
;     -- I/O registers                         ; 136                   ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used    ; 446 / 2475 ( 18 % )   ; 17 / 2475 ( < 1 % )   ; 340 / 2475 ( 14 % )            ; 0 / 2475 ( 0 % )               ;
;                                              ;                       ;                       ;                                ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                     ; 182                   ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 12 / 232 ( 5 % )      ; 0 / 232 ( 0 % )       ; 0 / 232 ( 0 % )                ; 0 / 232 ( 0 % )                ;
; Total memory bits                            ; 82432                 ; 0                     ; 815104                         ; 0                              ;
; Total RAM block bits                         ; 138240                ; 0                     ; 921600                         ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 15 / 126 ( 11 % )     ; 0 / 126 ( 0 % )       ; 100 / 126 ( 79 % )             ; 0 / 126 ( 0 % )                ;
; Clock control block                          ; 7 / 24 ( 29 % )       ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 36 / 520 ( 6 % )      ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )                ; 0 / 520 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 520 ( 3 % )      ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )                ; 0 / 520 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;                                ;
; Connections                                  ;                       ;                       ;                                ;                                ;
;     -- Input Connections                     ; 3203                  ; 169                   ; 3634                           ; 1                              ;
;     -- Registered Input Connections          ; 2934                  ; 121                   ; 2960                           ; 0                              ;
;     -- Output Connections                    ; 1871                  ; 418                   ; 35                             ; 4683                           ;
;     -- Registered Output Connections         ; 326                   ; 418                   ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;                                ;
;     -- Total Connections                     ; 29102                 ; 1417                  ; 15507                          ; 4688                           ;
;     -- Registered Connections                ; 12391                 ; 1053                  ; 9822                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; External Connections                         ;                       ;                       ;                                ;                                ;
;     -- Top                                   ; 402                   ; 323                   ; 1514                           ; 2835                           ;
;     -- sld_hub:auto_hub                      ; 323                   ; 22                    ; 242                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0        ; 1514                  ; 242                   ; 64                             ; 1849                           ;
;     -- hard_block:auto_generated_inst        ; 2835                  ; 0                     ; 1849                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;                                ;
;     -- Input Ports                           ; 66                    ; 111                   ; 666                            ; 1                              ;
;     -- Output Ports                          ; 262                   ; 128                   ; 413                            ; 3                              ;
;     -- Bidir Ports                           ; 105                   ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 174                            ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 68                    ; 399                            ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 2                     ; 20                             ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 45                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 26                             ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 84                    ; 203                            ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 89                    ; 217                            ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 76                    ; 401                            ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK_50M   ; G21   ; 6        ; 67           ; 22           ; 0            ; 35                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; CLK_IN    ; A12   ; 7        ; 34           ; 43           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[0]    ; K19   ; 6        ; 67           ; 26           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[1]    ; K18   ; 6        ; 67           ; 30           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[2]    ; K17   ; 6        ; 67           ; 29           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[3]    ; J18   ; 6        ; 67           ; 31           ; 21           ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; RST_N     ; F16   ; 7        ; 65           ; 43           ; 21           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW1       ; K8    ; 1        ; 0            ; 30           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW2       ; F15   ; 7        ; 63           ; 43           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]     ; H20   ; 6        ; 67           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]     ; H19   ; 6        ; 67           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW_CODE   ; E16   ; 7        ; 65           ; 43           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW_CODE_L ; L8    ; 1        ; 0            ; 31           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW_CODE_R ; D19   ; 7        ; 59           ; 43           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; TOUCH_INT ; E22   ; 6        ; 67           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CLK_OUT        ; T16   ; 4        ; 63           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]   ; C4    ; 8        ; 3            ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]  ; B4    ; 8        ; 7            ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]  ; A7    ; 8        ; 25           ; 43           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]   ; A3    ; 8        ; 5            ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]   ; B3    ; 8        ; 5            ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]   ; C3    ; 8        ; 5            ; 43           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]   ; A5    ; 8        ; 14           ; 43           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]   ; C6    ; 8        ; 9            ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]   ; B6    ; 8        ; 22           ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]   ; A6    ; 8        ; 25           ; 43           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]   ; C7    ; 8        ; 20           ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]   ; B7    ; 8        ; 25           ; 43           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]     ; B5    ; 8        ; 11           ; 43           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]     ; A4    ; 8        ; 9            ; 43           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N     ; G8    ; 8        ; 7            ; 43           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE       ; E6    ; 8        ; 1            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK       ; E5    ; 8        ; 1            ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N      ; G7    ; 8        ; 3            ; 43           ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]    ; E7    ; 8        ; 5            ; 43           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]    ; B8    ; 8        ; 25           ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N     ; F7    ; 8        ; 3            ; 43           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N      ; D6    ; 8        ; 5            ; 43           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[0]  ; Y2    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[10] ; N2    ; 2        ; 0            ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[11] ; N1    ; 2        ; 0            ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[12] ; M3    ; 2        ; 0            ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[13] ; M2    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[14] ; M1    ; 2        ; 0            ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[15] ; L7    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[16] ; L6    ; 2        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[17] ; R5    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[18] ; M5    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[19] ; M6    ; 2        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[1]  ; P7    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[20] ; P1    ; 2        ; 0            ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[21] ; P3    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[2]  ; P5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[3]  ; P6    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[4]  ; N7    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[5]  ; N5    ; 2        ; 0            ; 16           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[6]  ; N6    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[7]  ; M8    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[8]  ; M4    ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_ADDR[9]  ; P2    ; 2        ; 0            ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_RD_N     ; R6    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_SEL_N    ; N8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_WR_N     ; P4    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Flash_BYTE     ; AA1   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Flash_RST_N    ; R1    ; 2        ; 0            ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Flash_WP       ; T3    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_CS_N       ; C19   ; 7        ; 61           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RD_N       ; D13   ; 7        ; 45           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS         ; B20   ; 7        ; 59           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RST_N      ; C13   ; 7        ; 45           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_WR_N       ; A20   ; 7        ; 59           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]         ; R15   ; 4        ; 65           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]         ; N18   ; 5        ; 67           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]         ; N17   ; 5        ; 67           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]         ; P15   ; 5        ; 67           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TOUCH_RST_N    ; F22   ; 6        ; 67           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TOUCH_SCL      ; F21   ; 6        ; 67           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+
; DRAM_DQ[0]    ; D10   ; 8        ; 32           ; 43           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe                                                                                            ;
; DRAM_DQ[10]   ; A9    ; 8        ; 32           ; 43           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_10                                                                              ;
; DRAM_DQ[11]   ; C10   ; 8        ; 29           ; 43           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_11                                                                              ;
; DRAM_DQ[12]   ; B10   ; 8        ; 32           ; 43           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_12                                                                              ;
; DRAM_DQ[13]   ; A10   ; 8        ; 32           ; 43           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_13                                                                              ;
; DRAM_DQ[14]   ; E10   ; 8        ; 32           ; 43           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_14                                                                              ;
; DRAM_DQ[15]   ; F10   ; 8        ; 9            ; 43           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_15                                                                              ;
; DRAM_DQ[1]    ; G10   ; 8        ; 11           ; 43           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_1                                                                               ;
; DRAM_DQ[2]    ; H10   ; 8        ; 18           ; 43           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_2                                                                               ;
; DRAM_DQ[3]    ; E9    ; 8        ; 22           ; 43           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_3                                                                               ;
; DRAM_DQ[4]    ; F9    ; 8        ; 1            ; 43           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_4                                                                               ;
; DRAM_DQ[5]    ; G9    ; 8        ; 1            ; 43           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_5                                                                               ;
; DRAM_DQ[6]    ; G11   ; 8        ; 27           ; 43           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_6                                                                               ;
; DRAM_DQ[7]    ; F8    ; 8        ; 7            ; 43           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_7                                                                               ;
; DRAM_DQ[8]    ; A8    ; 8        ; 25           ; 43           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_8                                                                               ;
; DRAM_DQ[9]    ; B9    ; 8        ; 29           ; 43           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_9                                                                               ;
; FLASH_DATA[0] ; R7    ; 2        ; 0            ; 2            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_outen_reg (inverted) ;
; FLASH_DATA[1] ; J6    ; 1        ; 0            ; 36           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_outen_reg (inverted) ;
; FLASH_DATA[2] ; H6    ; 1        ; 0            ; 37           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_outen_reg (inverted) ;
; FLASH_DATA[3] ; U1    ; 2        ; 0            ; 15           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_outen_reg (inverted) ;
; FLASH_DATA[4] ; V2    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_outen_reg (inverted) ;
; FLASH_DATA[5] ; J8    ; 1        ; 0            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_outen_reg (inverted) ;
; FLASH_DATA[6] ; W1    ; 2        ; 0            ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_outen_reg (inverted) ;
; FLASH_DATA[7] ; Y1    ; 2        ; 0            ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_outen_reg (inverted) ;
; GPIO_PA[0]    ; Y22   ; 5        ; 67           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[10]   ; M20   ; 5        ; 67           ; 19           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[11]   ; R20   ; 5        ; 67           ; 11           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[12]   ; W20   ; 5        ; 67           ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[13]   ; W19   ; 5        ; 67           ; 5            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[14]   ; M16   ; 5        ; 67           ; 19           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[15]   ; K7    ; 1        ; 0            ; 30           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[1]    ; U20   ; 5        ; 67           ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[2]    ; W22   ; 5        ; 67           ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[3]    ; V22   ; 5        ; 67           ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[4]    ; U22   ; 5        ; 67           ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[5]    ; R22   ; 5        ; 67           ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[6]    ; P22   ; 5        ; 67           ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[7]    ; N20   ; 5        ; 67           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[8]    ; N22   ; 5        ; 67           ; 18           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PA[9]    ; M22   ; 5        ; 67           ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[0]    ; Y21   ; 5        ; 67           ; 7            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[10]   ; M19   ; 5        ; 67           ; 19           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[11]   ; P17   ; 5        ; 67           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[12]   ; AA21  ; 5        ; 67           ; 2            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[13]   ; R19   ; 5        ; 67           ; 12           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[14]   ; P20   ; 5        ; 67           ; 14           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[15]   ; J7    ; 1        ; 0            ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[1]    ; U19   ; 5        ; 67           ; 7            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_TAS_sda:tas_sda|data_dir (inverted)                                                                       ;
; GPIO_PB[2]    ; W21   ; 5        ; 67           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[3]    ; V21   ; 5        ; 67           ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[4]    ; U21   ; 5        ; 67           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[5]    ; R21   ; 5        ; 67           ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[6]    ; P21   ; 5        ; 67           ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[7]    ; N19   ; 5        ; 67           ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[8]    ; N21   ; 5        ; 67           ; 18           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PB[9]    ; M21   ; 5        ; 67           ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[0]    ; V5    ; 3        ; 1            ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[10]   ; AB10  ; 3        ; 34           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[11]   ; W8    ; 3        ; 16           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[12]   ; V9    ; 3        ; 20           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[13]   ; V11   ; 3        ; 34           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[14]   ; Y3    ; 3        ; 3            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[15]   ; AB4   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[1]    ; AB3   ; 3        ; 7            ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[2]    ; V7    ; 3        ; 7            ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[3]    ; AB5   ; 3        ; 9            ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[4]    ; Y7    ; 3        ; 14           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[5]    ; V8    ; 3        ; 16           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[6]    ; AB7   ; 3        ; 18           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[7]    ; AB8   ; 3        ; 22           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[8]    ; AB9   ; 3        ; 27           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PC[9]    ; Y10   ; 3        ; 34           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[0]    ; V6    ; 3        ; 1            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[10]   ; AA10  ; 3        ; 34           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[11]   ; Y8    ; 3        ; 18           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[12]   ; V10   ; 3        ; 20           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[13]   ; Y6    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[14]   ; Y4    ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[15]   ; AA4   ; 3        ; 9            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[1]    ; AA3   ; 3        ; 7            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[2]    ; W6    ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[3]    ; AA5   ; 3        ; 9            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[4]    ; W7    ; 3        ; 14           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[5]    ; U9    ; 3        ; 16           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[6]    ; AA7   ; 3        ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[7]    ; AA8   ; 3        ; 22           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[8]    ; AA9   ; 3        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; GPIO_PD[9]    ; W10   ; 3        ; 34           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                ;
; LCD_DATA[0]   ; D15   ; 7        ; 54           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[10]  ; B21   ; 6        ; 67           ; 39           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[11]  ; B22   ; 6        ; 67           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[12]  ; C21   ; 6        ; 67           ; 38           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[13]  ; C22   ; 6        ; 67           ; 38           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[14]  ; F19   ; 6        ; 67           ; 37           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[15]  ; F20   ; 6        ; 67           ; 37           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[1]   ; C17   ; 7        ; 56           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[2]   ; H14   ; 7        ; 61           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[3]   ; H15   ; 7        ; 61           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[4]   ; E14   ; 7        ; 48           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[5]   ; C15   ; 7        ; 50           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[6]   ; G18   ; 6        ; 67           ; 37           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[7]   ; E12   ; 7        ; 36           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[8]   ; D20   ; 6        ; 67           ; 40           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; LCD_DATA[9]   ; C20   ; 6        ; 67           ; 39           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                ;
; TOUCH_SDA     ; D21   ; 6        ; 67           ; 36           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios2:nios2_inst|nios2_TAS_sda:touch_sda|data_dir (inverted)                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                           ;
+----------+------------------------------------------+-------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As       ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+-------------------+---------------------+---------------------------+
; K6       ; nSTATUS                                  ; -                 ; -                   ; Dedicated Programming Pin ;
; K5       ; nCONFIG                                  ; -                 ; -                   ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                 ; altera_reserved_tdi ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                 ; altera_reserved_tck ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                 ; altera_reserved_tms ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                 ; altera_reserved_tdo ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                 ; -                   ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R32n, DEV_OE                      ; Use as regular IO ; GPIO_PA[8]          ; Dual Purpose Pin          ;
; N21      ; DIFFIO_R32p, DEV_CLRn                    ; Use as regular IO ; GPIO_PB[8]          ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                                ; -                 ; -                   ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                 ; -                   ; Dedicated Programming Pin ;
; E22      ; DIFFIO_R12n, nWE                         ; Use as regular IO ; TOUCH_INT           ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R8n, nAVD                         ; Use as regular IO ; LCD_DATA[15]        ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R8p                               ; Use as regular IO ; LCD_DATA[14]        ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R7n, PADD23                       ; Use as regular IO ; LCD_DATA[6]         ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R5n, PADD22                       ; Use as regular IO ; LCD_DATA[11]        ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R5p, PADD21                       ; Use as regular IO ; LCD_DATA[10]        ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R4n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO ; LCD_DATA[9]         ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T38n, PADD3                       ; Use as regular IO ; LCD_DATA[4]         ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T35n, PADD7                       ; Use as regular IO ; LCD_RST_N           ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T35p, PADD8                       ; Use as regular IO ; LCD_RD_N            ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T25p, PADD15                      ; Use as regular IO ; DRAM_DQ[12]         ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T24n, PADD16                      ; Use as regular IO ; DRAM_DQ[10]         ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T24p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO ; DRAM_DQ[9]          ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T20n, DATA2                       ; Use as regular IO ; DRAM_DQ[8]          ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T20p, DATA3                       ; Use as regular IO ; DRAM_DQM[1]         ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T19n, PADD18                      ; Use as regular IO ; DRAM_ADDR[11]       ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T19p, DATA4                       ; Use as regular IO ; DRAM_ADDR[9]        ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T18n, PADD19                      ; Use as regular IO ; DRAM_ADDR[7]        ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T18p, DATA15                      ; Use as regular IO ; DRAM_ADDR[6]        ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T16p, DATA13                      ; Use as regular IO ; DRAM_ADDR[8]        ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T11p, DATA5                       ; Use as regular IO ; DRAM_ADDR[4]        ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T8p, DATA6                        ; Use as regular IO ; DRAM_DQ[15]         ; Dual Purpose Pin          ;
; C6       ; DIFFIO_T7n, DATA7                        ; Use as regular IO ; DRAM_ADDR[5]        ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T6p, DATA8                        ; Use as regular IO ; DRAM_ADDR[10]       ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T5n, DATA9                        ; Use as regular IO ; DRAM_DQ[7]          ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T4n, DATA10                       ; Use as regular IO ; DRAM_ADDR[1]        ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T4p, DATA11                       ; Use as regular IO ; DRAM_ADDR[2]        ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO ; DRAM_ADDR[0]        ; Dual Purpose Pin          ;
+----------+------------------------------------------+-------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 35 ( 20 % )  ; 3.3V          ; --           ;
; 2        ; 33 / 45 ( 73 % ) ; 3.3V          ; --           ;
; 3        ; 32 / 42 ( 76 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 33 / 41 ( 80 % ) ; 3.3V          ; --           ;
; 6        ; 20 / 37 ( 54 % ) ; 3.3V          ; --           ;
; 7        ; 17 / 43 ( 40 % ) ; 3.3V          ; --           ;
; 8        ; 38 / 43 ( 88 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                  ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; DRAM_ADDR[1]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 529        ; 8        ; DRAM_BA[1]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 518        ; 8        ; DRAM_ADDR[4]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 501        ; 8        ; DRAM_ADDR[7]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 499        ; 8        ; DRAM_ADDR[11]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 497        ; 8        ; DRAM_DQ[8]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 487        ; 8        ; DRAM_DQ[10]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 485        ; 8        ; DRAM_DQ[13]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 481        ; 8        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; CLK_IN              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 473        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 469        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 458        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 448        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 446        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 437        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 435        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 430        ; 7        ; LCD_WR_N            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; Flash_BYTE          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; GPIO_PD[1]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 158        ; 3        ; GPIO_PD[15]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 160        ; 3        ; GPIO_PD[3]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; GPIO_PD[6]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 183        ; 3        ; GPIO_PD[7]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 189        ; 3        ; GPIO_PD[8]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 202        ; 3        ; GPIO_PD[10]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 204        ; 3        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 210        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 220        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 224        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 243        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 245        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 252        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 259        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 274        ; 5        ; GPIO_PB[12]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; GPIO_PC[1]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 159        ; 3        ; GPIO_PC[15]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 161        ; 3        ; GPIO_PC[3]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; GPIO_PC[6]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 184        ; 3        ; GPIO_PC[7]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 190        ; 3        ; GPIO_PC[8]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 203        ; 3        ; GPIO_PC[10]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 205        ; 3        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 211        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 221        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 225        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 244        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 242        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 260        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 3          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 535        ; 8        ; DRAM_ADDR[2]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 530        ; 8        ; DRAM_ADDR[10]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 523        ; 8        ; DRAM_BA[0]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 502        ; 8        ; DRAM_ADDR[6]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 500        ; 8        ; DRAM_ADDR[9]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 498        ; 8        ; DRAM_DQM[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 488        ; 8        ; DRAM_DQ[9]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 486        ; 8        ; DRAM_DQ[12]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 482        ; 8        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 470        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 459        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 449        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 447        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 438        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 434        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 431        ; 7        ; LCD_RS              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 404        ; 6        ; LCD_DATA[10]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 403        ; 6        ; LCD_DATA[11]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 15         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 14         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 538        ; 8        ; DRAM_ADDR[3]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; DRAM_ADDR[0]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; DRAM_ADDR[5]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 508        ; 8        ; DRAM_ADDR[8]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 507        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; DRAM_DQ[11]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; LCD_RST_N           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; LCD_DATA[5]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; LCD_DATA[1]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; LCD_CS_N            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 405        ; 6        ; LCD_DATA[9]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 401        ; 6        ; LCD_DATA[12]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 400        ; 6        ; LCD_DATA[13]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 17         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 16         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; DRAM_WE_N           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 527        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; DRAM_DQ[0]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; LCD_RD_N            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; LCD_DATA[0]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; SW_CODE_R           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 407        ; 6        ; LCD_DATA[8]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 395        ; 6        ; TOUCH_SDA           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 394        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 22         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 9          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 8          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 546        ; 8        ; DRAM_CLK            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 545        ; 8        ; DRAM_CKE            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 537        ; 8        ; DRAM_DQM[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; DRAM_DQ[3]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 484        ; 8        ; DRAM_DQ[14]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 477        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 476        ; 7        ; LCD_DATA[7]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 468        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 453        ; 7        ; LCD_DATA[4]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 440        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 418        ; 7        ; SW_CODE             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 387        ; 6        ; TOUCH_INT           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 26         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 25         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; DRAM_RAS_N          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 531        ; 8        ; DRAM_DQ[7]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 544        ; 8        ; DRAM_DQ[4]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 525        ; 8        ; DRAM_DQ[15]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 478        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 423        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 419        ; 7        ; SW2                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 417        ; 7        ; RST_N               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 410        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; LCD_DATA[14]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 396        ; 6        ; LCD_DATA[15]        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 376        ; 6        ; TOUCH_SCL           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 375        ; 6        ; TOUCH_RST_N         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 67         ; 1        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 0          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 5          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; DRAM_CS_N           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 532        ; 8        ; DRAM_CAS_N          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 547        ; 8        ; DRAM_DQ[5]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 524        ; 8        ; DRAM_DQ[1]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 492        ; 8        ; DRAM_DQ[6]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 441        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 422        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 420        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 411        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 398        ; 6        ; LCD_DATA[6]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; CLK_50M             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 344        ; 6        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 51         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 19         ; 1        ; FLASH_DATA[2]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 18         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; DRAM_DQ[2]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 511        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; LCD_DATA[2]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 424        ; 7        ; LCD_DATA[3]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 393        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 399        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 391        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; SW[1]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 385        ; 6        ; SW[0]               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 365        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 364        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 55         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 54         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 53         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 38         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 20         ; 1        ; FLASH_DATA[1]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 45         ; 1        ; GPIO_PB[15]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 30         ; 1        ; FLASH_DATA[5]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 374        ; 6        ; KEY[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 362        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 59         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 58         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; K3       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; GPIO_PA[15]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 44         ; 1        ; SW1                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; KEY[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 370        ; 6        ; KEY[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 357        ; 6        ; KEY[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ; 350        ; 6        ; ^MSEL3              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 360        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 63         ; 1        ; altera_reserved_tms ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 62         ; 1        ; altera_reserved_tck ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 65         ; 1        ; ^nCE                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; altera_reserved_tdo ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 61         ; 1        ; altera_reserved_tdi ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 70         ; 2        ; FLASH_ADDR[16]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 79         ; 2        ; FLASH_ADDR[15]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 43         ; 1        ; SW_CODE_L           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 353        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 73         ; 2        ; FLASH_ADDR[14]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 72         ; 2        ; FLASH_ADDR[13]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 75         ; 2        ; FLASH_ADDR[12]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 74         ; 2        ; FLASH_ADDR[8]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 80         ; 2        ; FLASH_ADDR[18]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 71         ; 2        ; FLASH_ADDR[19]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 105        ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 106        ; 2        ; FLASH_ADDR[7]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; GPIO_PA[14]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M17      ; 347        ; 6        ; ^MSEL0              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; GPIO_PB[10]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 335        ; 5        ; GPIO_PA[10]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 334        ; 5        ; GPIO_PB[9]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 333        ; 5        ; GPIO_PA[9]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 77         ; 2        ; FLASH_ADDR[11]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 76         ; 2        ; FLASH_ADDR[10]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; FLASH_ADDR[5]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 104        ; 2        ; FLASH_ADDR[6]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 122        ; 2        ; FLASH_ADDR[4]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 107        ; 2        ; FLASH_SEL_N         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 329        ; 5        ; LED[2]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 330        ; 5        ; LED[1]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 324        ; 5        ; GPIO_PB[7]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 323        ; 5        ; GPIO_PA[7]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 332        ; 5        ; GPIO_PB[8]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 331        ; 5        ; GPIO_PA[8]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 84         ; 2        ; FLASH_ADDR[20]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 83         ; 2        ; FLASH_ADDR[9]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 89         ; 2        ; FLASH_ADDR[21]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 88         ; 2        ; FLASH_WR_N          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 103        ; 2        ; FLASH_ADDR[2]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 131        ; 2        ; FLASH_ADDR[3]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 123        ; 2        ; FLASH_ADDR[1]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; LED[3]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 299        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 302        ; 5        ; GPIO_PB[11]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; GPIO_PB[14]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 320        ; 5        ; GPIO_PB[6]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 319        ; 5        ; GPIO_PA[6]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 86         ; 2        ; Flash_RST_N         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 85         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; FLASH_ADDR[17]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 136        ; 2        ; FLASH_RD_N          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 137        ; 2        ; FLASH_DATA[0]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 269        ; 4        ; LED[0]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 267        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 301        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 310        ; 5        ; GPIO_PB[13]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 305        ; 5        ; GPIO_PA[11]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 316        ; 5        ; GPIO_PB[5]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 315        ; 5        ; GPIO_PA[5]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 69         ; 2        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 68         ; 2        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 121        ; 2        ; Flash_WP            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 134        ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 133        ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 166        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 167        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 176        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 177        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 226        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 227        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 240        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 241        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 266        ; 4        ; CLK_OUT             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 277        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 278        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; FLASH_DATA[3]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 91         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 146        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 170        ; 3        ; GPIO_PD[5]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 182        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 191        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 222        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 233        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 235        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 236        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 262        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 263        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ;            ; --       ; VCCA4               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; GPIO_PB[1]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; GPIO_PA[1]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 308        ; 5        ; GPIO_PB[4]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 307        ; 5        ; GPIO_PA[4]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 98         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 97         ; 2        ; FLASH_DATA[4]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 130        ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 129        ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 142        ; 3        ; GPIO_PC[0]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 141        ; 3        ; GPIO_PD[0]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 157        ; 3        ; GPIO_PC[2]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 171        ; 3        ; GPIO_PC[5]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 178        ; 3        ; GPIO_PC[12]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 179        ; 3        ; GPIO_PD[12]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 199        ; 3        ; GPIO_PC[13]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 213        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 234        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 237        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 261        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; GPIO_PB[3]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 303        ; 5        ; GPIO_PA[3]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 111        ; 2        ; FLASH_DATA[6]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 110        ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; GPIO_PD[2]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 168        ; 3        ; GPIO_PD[4]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 172        ; 3        ; GPIO_PC[11]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; GPIO_PD[9]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 229        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; GPIO_PA[13]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 280        ; 5        ; GPIO_PA[12]         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 293        ; 5        ; GPIO_PB[2]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 292        ; 5        ; GPIO_PA[2]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 113        ; 2        ; FLASH_DATA[7]       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 112        ; 2        ; FLASH_ADDR[0]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 148        ; 3        ; GPIO_PC[14]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 147        ; 3        ; GPIO_PD[14]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; GPIO_PD[13]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 169        ; 3        ; GPIO_PC[4]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 175        ; 3        ; GPIO_PD[11]         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; GPIO_PC[9]          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; GPIO_PB[0]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 288        ; 5        ; GPIO_PA[0]          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 600.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 2                                                                   ;
; M Initial                     ; 2                                                                   ;
; M value                       ; 12                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_2                                                               ;
; Inclk0 signal                 ; CLK_50M                                                             ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even     ; --            ; 2       ; 2       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]            ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -75 (-2083 ps) ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even     ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]            ; clock2       ; 1    ; 122 ; 0.41 MHz         ; 0 (0 ps)       ; 0.09 (208 ps)    ; 50/50      ; C3      ; 488           ; 244/244 Even ; C2            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[2] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]~cascade_in ; --           ; --   ; --  ; --               ; --             ; --               ; --         ; C2      ; 3             ; 1/2 Odd      ; --            ; 2       ; 2       ;                                                      ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+-----------------------------------------+
; I/O Assignment Warnings                 ;
+----------------+------------------------+
; Pin Name       ; Reason                 ;
+----------------+------------------------+
; CLK_OUT        ; Missing drive strength ;
; LED[0]         ; Missing drive strength ;
; LED[1]         ; Missing drive strength ;
; LED[2]         ; Missing drive strength ;
; LED[3]         ; Missing drive strength ;
; DRAM_ADDR[0]   ; Missing drive strength ;
; DRAM_ADDR[1]   ; Missing drive strength ;
; DRAM_ADDR[2]   ; Missing drive strength ;
; DRAM_ADDR[3]   ; Missing drive strength ;
; DRAM_ADDR[4]   ; Missing drive strength ;
; DRAM_ADDR[5]   ; Missing drive strength ;
; DRAM_ADDR[6]   ; Missing drive strength ;
; DRAM_ADDR[7]   ; Missing drive strength ;
; DRAM_ADDR[8]   ; Missing drive strength ;
; DRAM_ADDR[9]   ; Missing drive strength ;
; DRAM_ADDR[10]  ; Missing drive strength ;
; DRAM_ADDR[11]  ; Missing drive strength ;
; DRAM_DQM[0]    ; Missing drive strength ;
; DRAM_DQM[1]    ; Missing drive strength ;
; DRAM_WE_N      ; Missing drive strength ;
; DRAM_CAS_N     ; Missing drive strength ;
; DRAM_RAS_N     ; Missing drive strength ;
; DRAM_CS_N      ; Missing drive strength ;
; DRAM_BA[0]     ; Missing drive strength ;
; DRAM_BA[1]     ; Missing drive strength ;
; DRAM_CLK       ; Missing drive strength ;
; DRAM_CKE       ; Missing drive strength ;
; FLASH_ADDR[0]  ; Missing drive strength ;
; FLASH_ADDR[1]  ; Missing drive strength ;
; FLASH_ADDR[2]  ; Missing drive strength ;
; FLASH_ADDR[3]  ; Missing drive strength ;
; FLASH_ADDR[4]  ; Missing drive strength ;
; FLASH_ADDR[5]  ; Missing drive strength ;
; FLASH_ADDR[6]  ; Missing drive strength ;
; FLASH_ADDR[7]  ; Missing drive strength ;
; FLASH_ADDR[8]  ; Missing drive strength ;
; FLASH_ADDR[9]  ; Missing drive strength ;
; FLASH_ADDR[10] ; Missing drive strength ;
; FLASH_ADDR[11] ; Missing drive strength ;
; FLASH_ADDR[12] ; Missing drive strength ;
; FLASH_ADDR[13] ; Missing drive strength ;
; FLASH_ADDR[14] ; Missing drive strength ;
; FLASH_ADDR[15] ; Missing drive strength ;
; FLASH_ADDR[16] ; Missing drive strength ;
; FLASH_ADDR[17] ; Missing drive strength ;
; FLASH_ADDR[18] ; Missing drive strength ;
; FLASH_ADDR[19] ; Missing drive strength ;
; FLASH_ADDR[20] ; Missing drive strength ;
; FLASH_ADDR[21] ; Missing drive strength ;
; FLASH_WR_N     ; Missing drive strength ;
; FLASH_SEL_N    ; Missing drive strength ;
; FLASH_RD_N     ; Missing drive strength ;
; Flash_WP       ; Missing drive strength ;
; Flash_RST_N    ; Missing drive strength ;
; Flash_BYTE     ; Missing drive strength ;
; LCD_RS         ; Missing drive strength ;
; LCD_RST_N      ; Missing drive strength ;
; LCD_CS_N       ; Missing drive strength ;
; LCD_RD_N       ; Missing drive strength ;
; LCD_WR_N       ; Missing drive strength ;
; TOUCH_RST_N    ; Missing drive strength ;
; TOUCH_SCL      ; Missing drive strength ;
; GPIO_PA[0]     ; Missing drive strength ;
; GPIO_PA[1]     ; Missing drive strength ;
; GPIO_PA[2]     ; Missing drive strength ;
; GPIO_PA[3]     ; Missing drive strength ;
; GPIO_PA[4]     ; Missing drive strength ;
; GPIO_PA[5]     ; Missing drive strength ;
; GPIO_PA[6]     ; Missing drive strength ;
; GPIO_PA[7]     ; Missing drive strength ;
; GPIO_PA[8]     ; Missing drive strength ;
; GPIO_PA[9]     ; Missing drive strength ;
; GPIO_PA[10]    ; Missing drive strength ;
; GPIO_PA[11]    ; Missing drive strength ;
; GPIO_PA[12]    ; Missing drive strength ;
; GPIO_PA[13]    ; Missing drive strength ;
; GPIO_PA[14]    ; Missing drive strength ;
; GPIO_PA[15]    ; Missing drive strength ;
; GPIO_PB[2]     ; Missing drive strength ;
; GPIO_PB[3]     ; Missing drive strength ;
; GPIO_PB[4]     ; Missing drive strength ;
; GPIO_PB[5]     ; Missing drive strength ;
; GPIO_PB[6]     ; Missing drive strength ;
; GPIO_PB[7]     ; Missing drive strength ;
; GPIO_PB[8]     ; Missing drive strength ;
; GPIO_PB[9]     ; Missing drive strength ;
; GPIO_PB[10]    ; Missing drive strength ;
; GPIO_PB[11]    ; Missing drive strength ;
; GPIO_PB[12]    ; Missing drive strength ;
; GPIO_PB[13]    ; Missing drive strength ;
; GPIO_PB[14]    ; Missing drive strength ;
; GPIO_PB[15]    ; Missing drive strength ;
; GPIO_PC[12]    ; Missing drive strength ;
; GPIO_PD[0]     ; Missing drive strength ;
; GPIO_PD[1]     ; Missing drive strength ;
; GPIO_PD[2]     ; Missing drive strength ;
; GPIO_PD[3]     ; Missing drive strength ;
; GPIO_PD[4]     ; Missing drive strength ;
; GPIO_PD[5]     ; Missing drive strength ;
; GPIO_PD[6]     ; Missing drive strength ;
; GPIO_PD[7]     ; Missing drive strength ;
; GPIO_PD[8]     ; Missing drive strength ;
; GPIO_PD[9]     ; Missing drive strength ;
; GPIO_PD[10]    ; Missing drive strength ;
; GPIO_PD[11]    ; Missing drive strength ;
; GPIO_PD[12]    ; Missing drive strength ;
; GPIO_PD[13]    ; Missing drive strength ;
; GPIO_PD[14]    ; Missing drive strength ;
; GPIO_PD[15]    ; Missing drive strength ;
; DRAM_DQ[0]     ; Missing drive strength ;
; DRAM_DQ[1]     ; Missing drive strength ;
; DRAM_DQ[2]     ; Missing drive strength ;
; DRAM_DQ[3]     ; Missing drive strength ;
; DRAM_DQ[4]     ; Missing drive strength ;
; DRAM_DQ[5]     ; Missing drive strength ;
; DRAM_DQ[6]     ; Missing drive strength ;
; DRAM_DQ[7]     ; Missing drive strength ;
; DRAM_DQ[8]     ; Missing drive strength ;
; DRAM_DQ[9]     ; Missing drive strength ;
; DRAM_DQ[10]    ; Missing drive strength ;
; DRAM_DQ[11]    ; Missing drive strength ;
; DRAM_DQ[12]    ; Missing drive strength ;
; DRAM_DQ[13]    ; Missing drive strength ;
; DRAM_DQ[14]    ; Missing drive strength ;
; DRAM_DQ[15]    ; Missing drive strength ;
; FLASH_DATA[0]  ; Missing drive strength ;
; FLASH_DATA[1]  ; Missing drive strength ;
; FLASH_DATA[2]  ; Missing drive strength ;
; FLASH_DATA[3]  ; Missing drive strength ;
; FLASH_DATA[4]  ; Missing drive strength ;
; FLASH_DATA[5]  ; Missing drive strength ;
; FLASH_DATA[6]  ; Missing drive strength ;
; FLASH_DATA[7]  ; Missing drive strength ;
; LCD_DATA[0]    ; Missing drive strength ;
; LCD_DATA[1]    ; Missing drive strength ;
; LCD_DATA[2]    ; Missing drive strength ;
; LCD_DATA[3]    ; Missing drive strength ;
; LCD_DATA[4]    ; Missing drive strength ;
; LCD_DATA[5]    ; Missing drive strength ;
; LCD_DATA[6]    ; Missing drive strength ;
; LCD_DATA[7]    ; Missing drive strength ;
; LCD_DATA[8]    ; Missing drive strength ;
; LCD_DATA[9]    ; Missing drive strength ;
; LCD_DATA[10]   ; Missing drive strength ;
; LCD_DATA[11]   ; Missing drive strength ;
; LCD_DATA[12]   ; Missing drive strength ;
; LCD_DATA[13]   ; Missing drive strength ;
; LCD_DATA[14]   ; Missing drive strength ;
; LCD_DATA[15]   ; Missing drive strength ;
; TOUCH_SDA      ; Missing drive strength ;
; GPIO_PB[0]     ; Missing drive strength ;
; GPIO_PB[1]     ; Missing drive strength ;
; GPIO_PC[0]     ; Missing drive strength ;
; GPIO_PC[1]     ; Missing drive strength ;
; GPIO_PC[2]     ; Missing drive strength ;
; GPIO_PC[3]     ; Missing drive strength ;
; GPIO_PC[4]     ; Missing drive strength ;
; GPIO_PC[5]     ; Missing drive strength ;
; GPIO_PC[6]     ; Missing drive strength ;
; GPIO_PC[7]     ; Missing drive strength ;
; GPIO_PC[8]     ; Missing drive strength ;
; GPIO_PC[9]     ; Missing drive strength ;
; GPIO_PC[10]    ; Missing drive strength ;
; GPIO_PC[11]    ; Missing drive strength ;
; GPIO_PC[13]    ; Missing drive strength ;
; GPIO_PC[14]    ; Missing drive strength ;
; GPIO_PC[15]    ; Missing drive strength ;
+----------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Entity Name                                  ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+
; |lemon                                                                                                                                  ; 8351 (19)   ; 5787 (12)                 ; 68 (68)       ; 897536      ; 115  ; 12           ; 0       ; 6         ; 182  ; 0            ; 2564 (7)     ; 2461 (0)          ; 3326 (12)        ; |lemon                                                                                                                                                                                                                                                                                                                                            ; lemon                                        ; work         ;
;    |ADrms:ADrms_inst|                                                                                                                   ; 315 (96)    ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 229 (10)     ; 2 (2)             ; 84 (84)          ; |lemon|ADrms:ADrms_inst                                                                                                                                                                                                                                                                                                                           ; ADrms                                        ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                            ; lpm_mult                                     ; work         ;
;          |mult_vct:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|lpm_mult:Mult0|mult_vct:auto_generated                                                                                                                                                                                                                                                                                    ; mult_vct                                     ; work         ;
;       |sqrt:sqrt_inst|                                                                                                                  ; 219 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 219 (0)      ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst                                                                                                                                                                                                                                                                                                            ; sqrt                                         ; work         ;
;          |altsqrt:ALTSQRT_component|                                                                                                    ; 219 (87)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 219 (87)     ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component                                                                                                                                                                                                                                                                                  ; altsqrt                                      ; work         ;
;             |lpm_add_sub:subtractors[10]|                                                                                               ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[10]                                                                                                                                                                                                                                                      ; lpm_add_sub                                  ; work         ;
;                |add_sub_qqc:auto_generated|                                                                                             ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[10]|add_sub_qqc:auto_generated                                                                                                                                                                                                                           ; add_sub_qqc                                  ; work         ;
;             |lpm_add_sub:subtractors[11]|                                                                                               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[11]                                                                                                                                                                                                                                                      ; lpm_add_sub                                  ; work         ;
;                |add_sub_rqc:auto_generated|                                                                                             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[11]|add_sub_rqc:auto_generated                                                                                                                                                                                                                           ; add_sub_rqc                                  ; work         ;
;             |lpm_add_sub:subtractors[12]|                                                                                               ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[12]                                                                                                                                                                                                                                                      ; lpm_add_sub                                  ; work         ;
;                |add_sub_sqc:auto_generated|                                                                                             ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[12]|add_sub_sqc:auto_generated                                                                                                                                                                                                                           ; add_sub_sqc                                  ; work         ;
;             |lpm_add_sub:subtractors[1]|                                                                                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]                                                                                                                                                                                                                                                       ; lpm_add_sub                                  ; work         ;
;                |add_sub_apc:auto_generated|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]|add_sub_apc:auto_generated                                                                                                                                                                                                                            ; add_sub_apc                                  ; work         ;
;             |lpm_add_sub:subtractors[2]|                                                                                                ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]                                                                                                                                                                                                                                                       ; lpm_add_sub                                  ; work         ;
;                |add_sub_bpc:auto_generated|                                                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]|add_sub_bpc:auto_generated                                                                                                                                                                                                                            ; add_sub_bpc                                  ; work         ;
;             |lpm_add_sub:subtractors[3]|                                                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]                                                                                                                                                                                                                                                       ; lpm_add_sub                                  ; work         ;
;                |add_sub_cpc:auto_generated|                                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]|add_sub_cpc:auto_generated                                                                                                                                                                                                                            ; add_sub_cpc                                  ; work         ;
;             |lpm_add_sub:subtractors[4]|                                                                                                ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]                                                                                                                                                                                                                                                       ; lpm_add_sub                                  ; work         ;
;                |add_sub_dpc:auto_generated|                                                                                             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]|add_sub_dpc:auto_generated                                                                                                                                                                                                                            ; add_sub_dpc                                  ; work         ;
;             |lpm_add_sub:subtractors[5]|                                                                                                ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]                                                                                                                                                                                                                                                       ; lpm_add_sub                                  ; work         ;
;                |add_sub_epc:auto_generated|                                                                                             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]|add_sub_epc:auto_generated                                                                                                                                                                                                                            ; add_sub_epc                                  ; work         ;
;             |lpm_add_sub:subtractors[6]|                                                                                                ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]                                                                                                                                                                                                                                                       ; lpm_add_sub                                  ; work         ;
;                |add_sub_fpc:auto_generated|                                                                                             ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]|add_sub_fpc:auto_generated                                                                                                                                                                                                                            ; add_sub_fpc                                  ; work         ;
;             |lpm_add_sub:subtractors[7]|                                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]                                                                                                                                                                                                                                                       ; lpm_add_sub                                  ; work         ;
;                |add_sub_nqc:auto_generated|                                                                                             ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]|add_sub_nqc:auto_generated                                                                                                                                                                                                                            ; add_sub_nqc                                  ; work         ;
;             |lpm_add_sub:subtractors[8]|                                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]                                                                                                                                                                                                                                                       ; lpm_add_sub                                  ; work         ;
;                |add_sub_oqc:auto_generated|                                                                                             ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]|add_sub_oqc:auto_generated                                                                                                                                                                                                                            ; add_sub_oqc                                  ; work         ;
;             |lpm_add_sub:subtractors[9]|                                                                                                ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]                                                                                                                                                                                                                                                       ; lpm_add_sub                                  ; work         ;
;                |add_sub_pqc:auto_generated|                                                                                             ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |lemon|ADrms:ADrms_inst|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]|add_sub_pqc:auto_generated                                                                                                                                                                                                                            ; add_sub_pqc                                  ; work         ;
;    |AGC:AGC_inst|                                                                                                                       ; 473 (39)    ; 67 (33)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 406 (9)      ; 19 (8)            ; 48 (21)          ; |lemon|AGC:AGC_inst                                                                                                                                                                                                                                                                                                                               ; AGC                                          ; work         ;
;       |div:div_inst|                                                                                                                    ; 435 (0)     ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 11 (0)            ; 27 (0)           ; |lemon|AGC:AGC_inst|div:div_inst                                                                                                                                                                                                                                                                                                                  ; div                                          ; work         ;
;          |lpm_divide:LPM_DIVIDE_component|                                                                                              ; 435 (0)     ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 11 (0)            ; 27 (0)           ; |lemon|AGC:AGC_inst|div:div_inst|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                                                                                                                                  ; lpm_divide                                   ; work         ;
;             |lpm_divide_ect:auto_generated|                                                                                             ; 435 (0)     ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 11 (0)            ; 27 (0)           ; |lemon|AGC:AGC_inst|div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_ect:auto_generated                                                                                                                                                                                                                                                    ; lpm_divide_ect                               ; work         ;
;                |sign_div_unsign_0qi:divider|                                                                                            ; 435 (0)     ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (0)      ; 11 (0)            ; 27 (0)           ; |lemon|AGC:AGC_inst|div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_ect:auto_generated|sign_div_unsign_0qi:divider                                                                                                                                                                                                                        ; sign_div_unsign_0qi                          ; work         ;
;                   |alt_u_div_pfg:divider|                                                                                               ; 435 (435)   ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 397 (397)    ; 11 (11)           ; 27 (27)          ; |lemon|AGC:AGC_inst|div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_ect:auto_generated|sign_div_unsign_0qi:divider|alt_u_div_pfg:divider                                                                                                                                                                                                  ; alt_u_div_pfg                                ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|AGC:AGC_inst|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                ; lpm_mult                                     ; work         ;
;          |mult_jgt:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|AGC:AGC_inst|lpm_mult:Mult0|mult_jgt:auto_generated                                                                                                                                                                                                                                                                                        ; mult_jgt                                     ; work         ;
;    |TLV5638:TLV5638_inst|                                                                                                               ; 46 (46)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 29 (29)          ; |lemon|TLV5638:TLV5638_inst                                                                                                                                                                                                                                                                                                                       ; TLV5638                                      ; work         ;
;    |ctouchint:ctouchint_inst|                                                                                                           ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 15 (15)          ; |lemon|ctouchint:ctouchint_inst                                                                                                                                                                                                                                                                                                                   ; ctouchint                                    ; work         ;
;    |key:key_inst|                                                                                                                       ; 61 (61)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 5 (5)             ; 44 (44)          ; |lemon|key:key_inst                                                                                                                                                                                                                                                                                                                               ; key                                          ; work         ;
;    |nios2:nios2_inst|                                                                                                                   ; 4278 (0)    ; 2650 (0)                  ; 0 (0)         ; 82432       ; 15   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1628 (0)     ; 505 (0)           ; 2145 (0)         ; |lemon|nios2:nios2_inst                                                                                                                                                                                                                                                                                                                           ; nios2                                        ; nios2        ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (5)             ; 9 (6)            ; |lemon|nios2:nios2_inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                    ; altera_reset_controller                      ; nios2        ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lemon|nios2:nios2_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                     ; altera_reset_synchronizer                    ; nios2        ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |lemon|nios2:nios2_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                         ; altera_reset_synchronizer                    ; nios2        ;
;       |lcd:lcd|                                                                                                                         ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 0 (0)            ; |lemon|nios2:nios2_inst|lcd:lcd                                                                                                                                                                                                                                                                                                                   ; lcd                                          ; nios2        ;
;       |nios2_TAS_scl:tas_scl|                                                                                                           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_TAS_scl:tas_scl                                                                                                                                                                                                                                                                                                     ; nios2_TAS_scl                                ; nios2        ;
;       |nios2_TAS_scl:touch_scl|                                                                                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_TAS_scl:touch_scl                                                                                                                                                                                                                                                                                                   ; nios2_TAS_scl                                ; nios2        ;
;       |nios2_TAS_sda:tas_sda|                                                                                                           ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_TAS_sda:tas_sda                                                                                                                                                                                                                                                                                                     ; nios2_TAS_sda                                ; nios2        ;
;       |nios2_TAS_sda:touch_sda|                                                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_TAS_sda:touch_sda                                                                                                                                                                                                                                                                                                   ; nios2_TAS_sda                                ; nios2        ;
;       |nios2_cpu:cpu|                                                                                                                   ; 2586 (0)    ; 1542 (0)                  ; 0 (0)         ; 81408       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1042 (0)     ; 288 (0)           ; 1256 (0)         ; |lemon|nios2:nios2_inst|nios2_cpu:cpu                                                                                                                                                                                                                                                                                                             ; nios2_cpu                                    ; nios2        ;
;          |nios2_cpu_cpu:cpu|                                                                                                            ; 2586 (2191) ; 1542 (1269)               ; 0 (0)         ; 81408       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1042 (921)   ; 288 (239)         ; 1256 (1029)      ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu                                                                                                                                                                                                                                                                                           ; nios2_cpu_cpu                                ; nios2        ;
;             |nios2_cpu_cpu_bht_module:nios2_cpu_cpu_bht|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_bht_module:nios2_cpu_cpu_bht                                                                                                                                                                                                                                                ; nios2_cpu_cpu_bht_module                     ; nios2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_bht_module:nios2_cpu_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                      ; altsyncram                                   ; work         ;
;                   |altsyncram_97d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_bht_module:nios2_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                                       ; altsyncram_97d1                              ; work         ;
;             |nios2_cpu_cpu_ic_data_module:nios2_cpu_cpu_ic_data|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_ic_data_module:nios2_cpu_cpu_ic_data                                                                                                                                                                                                                                        ; nios2_cpu_cpu_ic_data_module                 ; nios2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_ic_data_module:nios2_cpu_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                              ; altsyncram                                   ; work         ;
;                   |altsyncram_sjd1:auto_generated|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_ic_data_module:nios2_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated                                                                                                                                                                               ; altsyncram_sjd1                              ; work         ;
;             |nios2_cpu_cpu_ic_tag_module:nios2_cpu_cpu_ic_tag|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_ic_tag_module:nios2_cpu_cpu_ic_tag                                                                                                                                                                                                                                          ; nios2_cpu_cpu_ic_tag_module                  ; nios2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_ic_tag_module:nios2_cpu_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                ; altsyncram                                   ; work         ;
;                   |altsyncram_9ad1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_ic_tag_module:nios2_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_9ad1:auto_generated                                                                                                                                                                                 ; altsyncram_9ad1                              ; work         ;
;             |nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell                                                                                                                                                                                                                                       ; nios2_cpu_cpu_mult_cell                      ; nios2        ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                    ; altera_mult_add                              ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated                                                                                                                                                                ; altera_mult_add_vkp2                         ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                       ; altera_mult_add_rtl                          ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                              ; ama_multiplier_function                      ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                               ; lpm_mult                                     ; work         ;
;                               |mult_jp01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                      ; mult_jp01                                    ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                    ; altera_mult_add                              ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated                                                                                                                                                                ; altera_mult_add_vkp2                         ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                       ; altera_mult_add_rtl                          ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                              ; ama_multiplier_function                      ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                               ; lpm_mult                                     ; work         ;
;                               |mult_j011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                      ; mult_j011                                    ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                    ; altera_mult_add                              ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated                                                                                                                                                                ; altera_mult_add_vkp2                         ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                       ; altera_mult_add_rtl                          ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                              ; ama_multiplier_function                      ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                               ; lpm_mult                                     ; work         ;
;                               |mult_j011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                      ; mult_j011                                    ; work         ;
;             |nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|                                                                       ; 395 (88)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (8)      ; 49 (0)            ; 226 (80)         ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci                                                                                                                                                                                                                                       ; nios2_cpu_cpu_nios2_oci                      ; nios2        ;
;                |nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|                                                ; 141 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 46 (0)            ; 51 (0)           ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper                                                                                                                                                               ; nios2_cpu_cpu_debug_slave_wrapper            ; nios2        ;
;                   |nios2_cpu_cpu_debug_slave_sysclk:the_nios2_cpu_cpu_debug_slave_sysclk|                                               ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 36 (34)           ; 13 (11)          ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_sysclk:the_nios2_cpu_cpu_debug_slave_sysclk                                                                                         ; nios2_cpu_cpu_debug_slave_sysclk             ; nios2        ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_sysclk:the_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                    ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_sysclk:the_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                    ; altera_std_synchronizer                      ; work         ;
;                   |nios2_cpu_cpu_debug_slave_tck:the_nios2_cpu_cpu_debug_slave_tck|                                                     ; 92 (88)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 10 (6)            ; 44 (44)          ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_tck:the_nios2_cpu_cpu_debug_slave_tck                                                                                               ; nios2_cpu_cpu_debug_slave_tck                ; nios2        ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_tck:the_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                          ; altera_std_synchronizer                      ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_tck:the_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                          ; altera_std_synchronizer                      ; work         ;
;                   |sld_virtual_jtag_basic:nios2_cpu_cpu_debug_slave_phy|                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios2_cpu_cpu_debug_slave_phy                                                                                                          ; sld_virtual_jtag_basic                       ; work         ;
;                |nios2_cpu_cpu_nios2_avalon_reg:the_nios2_cpu_cpu_nios2_avalon_reg|                                                      ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_avalon_reg:the_nios2_cpu_cpu_nios2_avalon_reg                                                                                                                                                                     ; nios2_cpu_cpu_nios2_avalon_reg               ; nios2        ;
;                |nios2_cpu_cpu_nios2_oci_break:the_nios2_cpu_cpu_nios2_oci_break|                                                        ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_oci_break:the_nios2_cpu_cpu_nios2_oci_break                                                                                                                                                                       ; nios2_cpu_cpu_nios2_oci_break                ; nios2        ;
;                |nios2_cpu_cpu_nios2_oci_debug:the_nios2_cpu_cpu_nios2_oci_debug|                                                        ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 8 (8)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_oci_debug:the_nios2_cpu_cpu_nios2_oci_debug                                                                                                                                                                       ; nios2_cpu_cpu_nios2_oci_debug                ; nios2        ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_oci_debug:the_nios2_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                   ; altera_std_synchronizer                      ; work         ;
;                |nios2_cpu_cpu_nios2_ocimem:the_nios2_cpu_cpu_nios2_ocimem|                                                              ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 1 (1)             ; 53 (53)          ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_ocimem:the_nios2_cpu_cpu_nios2_ocimem                                                                                                                                                                             ; nios2_cpu_cpu_nios2_ocimem                   ; nios2        ;
;                   |nios2_cpu_cpu_ociram_sp_ram_module:nios2_cpu_cpu_ociram_sp_ram|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_ocimem:the_nios2_cpu_cpu_nios2_ocimem|nios2_cpu_cpu_ociram_sp_ram_module:nios2_cpu_cpu_ociram_sp_ram                                                                                                              ; nios2_cpu_cpu_ociram_sp_ram_module           ; nios2        ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_ocimem:the_nios2_cpu_cpu_nios2_ocimem|nios2_cpu_cpu_ociram_sp_ram_module:nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                    ; altsyncram                                   ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_ocimem:the_nios2_cpu_cpu_nios2_ocimem|nios2_cpu_cpu_ociram_sp_ram_module:nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                                                     ; altsyncram_ac71                              ; work         ;
;             |nios2_cpu_cpu_register_bank_a_module:nios2_cpu_cpu_register_bank_a|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_register_bank_a_module:nios2_cpu_cpu_register_bank_a                                                                                                                                                                                                                        ; nios2_cpu_cpu_register_bank_a_module         ; nios2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_register_bank_a_module:nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                              ; altsyncram                                   ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_register_bank_a_module:nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                               ; altsyncram_fic1                              ; work         ;
;             |nios2_cpu_cpu_register_bank_b_module:nios2_cpu_cpu_register_bank_b|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_register_bank_b_module:nios2_cpu_cpu_register_bank_b                                                                                                                                                                                                                        ; nios2_cpu_cpu_register_bank_b_module         ; nios2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_register_bank_b_module:nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                              ; altsyncram                                   ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_register_bank_b_module:nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                               ; altsyncram_fic1                              ; work         ;
;       |nios2_generic_tristate_controller:generic_tristate_controller|                                                                   ; 27 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 1 (0)             ; 11 (0)           ; |lemon|nios2:nios2_inst|nios2_generic_tristate_controller:generic_tristate_controller                                                                                                                                                                                                                                                             ; nios2_generic_tristate_controller            ; nios2        ;
;          |altera_merlin_slave_translator:slave_translator|                                                                              ; 20 (20)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 9 (9)            ; |lemon|nios2:nios2_inst|nios2_generic_tristate_controller:generic_tristate_controller|altera_merlin_slave_translator:slave_translator                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_tristate_controller_translator:tdt|                                                                                    ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_generic_tristate_controller:generic_tristate_controller|altera_tristate_controller_translator:tdt                                                                                                                                                                                                                   ; altera_tristate_controller_translator        ; nios2        ;
;       |nios2_jtag_uart:jtag_uart|                                                                                                       ; 162 (40)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (17)      ; 23 (4)            ; 91 (19)          ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                 ; nios2_jtag_uart                              ; nios2        ;
;          |alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|                                                                          ; 71 (71)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 19 (19)           ; 32 (32)          ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                             ; alt_jtag_atlantic                            ; work         ;
;          |nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r|                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r                                                                                                                                                                                                                                           ; nios2_jtag_uart_scfifo_r                     ; nios2        ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                              ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                   ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                              ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                      ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                 ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                      ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                        ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                              ; cntr_1ob                                     ; work         ;
;          |nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w                                                                                                                                                                                                                                           ; nios2_jtag_uart_scfifo_w                     ; nios2        ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                              ; scfifo                                       ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                   ; scfifo_jr21                                  ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                              ; a_dpfifo_l011                                ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                      ; a_fefifo_7cf                                 ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                 ; cntr_do7                                     ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                      ; altsyncram_nio1                              ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                        ; cntr_1ob                                     ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lemon|nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                              ; cntr_1ob                                     ; work         ;
;       |nios2_keyirq:keyirq|                                                                                                             ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 10 (10)          ; |lemon|nios2:nios2_inst|nios2_keyirq:keyirq                                                                                                                                                                                                                                                                                                       ; nios2_keyirq                                 ; nios2        ;
;       |nios2_keyvalue:keyvalue|                                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_keyvalue:keyvalue                                                                                                                                                                                                                                                                                                   ; nios2_keyvalue                               ; nios2        ;
;       |nios2_mm_interconnect_0:mm_interconnect_0|                                                                                       ; 1181 (0)    ; 630 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 353 (0)      ; 99 (0)            ; 729 (0)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                 ; nios2_mm_interconnect_0                      ; nios2        ;
;          |altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|                                                                     ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 6 (6)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:fmeasure_clk_s1_agent_rsp_fifo|                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fmeasure_clk_s1_agent_rsp_fifo                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:fmeasure_sqr_s1_agent_rsp_fifo|                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fmeasure_sqr_s1_agent_rsp_fifo                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rdata_fifo|                                                       ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 8 (8)             ; 34 (34)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rdata_fifo                                                                                                                                                                                                          ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rsp_fifo|                                                         ; 40 (40)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 7 (7)             ; 25 (25)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rsp_fifo                                                                                                                                                                                                            ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:keyirq_s1_agent_rsp_fifo|                                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keyirq_s1_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:keyvalue_s1_agent_rsp_fifo|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keyvalue_s1_agent_rsp_fifo                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:lcd_avalon_slave_agent_rsp_fifo|                                                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lcd_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 186 (186)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 66 (66)           ; 105 (105)        ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 75 (75)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 58 (58)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:tas_scl_s1_agent_rsp_fifo|                                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tas_scl_s1_agent_rsp_fifo                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:tas_sda_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tas_sda_s1_agent_rsp_fifo                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:timer0_s1_agent_rsp_fifo|                                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer0_s1_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:touch_irq_s1_agent_rsp_fifo|                                                                            ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:touch_irq_s1_agent_rsp_fifo                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:touch_scl_s1_agent_rsp_fifo|                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:touch_scl_s1_agent_rsp_fifo                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_avalon_sc_fifo:touch_sda_s1_agent_rsp_fifo|                                                                            ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:touch_sda_s1_agent_rsp_fifo                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                        ; nios2        ;
;          |altera_merlin_master_agent:cpu_data_master_agent|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent                                                                                                                                                                                                                                ; altera_merlin_master_agent                   ; nios2        ;
;          |altera_merlin_master_agent:cpu_instruction_master_agent|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_instruction_master_agent                                                                                                                                                                                                                         ; altera_merlin_master_agent                   ; nios2        ;
;          |altera_merlin_master_translator:cpu_data_master_translator|                                                                   ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                      ; altera_merlin_master_translator              ; nios2        ;
;          |altera_merlin_slave_agent:cpu_debug_mem_slave_agent|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent                                                                                                                                                                                                                             ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:fmeasure_clk_s1_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fmeasure_clk_s1_agent                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:fmeasure_sqr_s1_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fmeasure_sqr_s1_agent                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:generic_tristate_controller_uas_agent|                                                              ; 19 (10)     ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (10)      ; 0 (0)             ; 4 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:generic_tristate_controller_uas_agent                                                                                                                                                                                                                 ; altera_merlin_slave_agent                    ; nios2        ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:generic_tristate_controller_uas_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                   ; altera_merlin_burst_uncompressor             ; nios2        ;
;          |altera_merlin_slave_agent:keyirq_s1_agent|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keyirq_s1_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:keyvalue_s1_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keyvalue_s1_agent                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:lcd_avalon_slave_agent|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lcd_avalon_slave_agent                                                                                                                                                                                                                                ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 16 (8)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (7)       ; 0 (0)             ; 4 (1)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                    ; nios2        ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                          ; altera_merlin_burst_uncompressor             ; nios2        ;
;          |altera_merlin_slave_agent:sysid_control_slave_agent|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_control_slave_agent                                                                                                                                                                                                                             ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:tas_scl_s1_agent|                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:tas_scl_s1_agent                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:tas_sda_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:tas_sda_s1_agent                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:timer0_s1_agent|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer0_s1_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:touch_irq_s1_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:touch_irq_s1_agent                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:touch_scl_s1_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:touch_scl_s1_agent                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_agent:touch_sda_s1_agent|                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:touch_sda_s1_agent                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                    ; nios2        ;
;          |altera_merlin_slave_translator:cpu_debug_mem_slave_translator|                                                                ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_debug_mem_slave_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:fmeasure_clk_s1_translator|                                                                    ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fmeasure_clk_s1_translator                                                                                                                                                                                                                       ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:fmeasure_sqr_s1_translator|                                                                    ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fmeasure_sqr_s1_translator                                                                                                                                                                                                                       ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                           ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:keyirq_s1_translator|                                                                          ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 4 (4)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keyirq_s1_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:keyvalue_s1_translator|                                                                        ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keyvalue_s1_translator                                                                                                                                                                                                                           ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:lcd_avalon_slave_translator|                                                                   ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 16 (16)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lcd_avalon_slave_translator                                                                                                                                                                                                                      ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                                                ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:tas_scl_s1_translator|                                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:tas_scl_s1_translator                                                                                                                                                                                                                            ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:tas_sda_s1_translator|                                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:tas_sda_s1_translator                                                                                                                                                                                                                            ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:timer0_s1_translator|                                                                          ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer0_s1_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:touch_irq_s1_translator|                                                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_irq_s1_translator                                                                                                                                                                                                                          ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:touch_scl_s1_translator|                                                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_scl_s1_translator                                                                                                                                                                                                                          ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_slave_translator:touch_sda_s1_translator|                                                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_sda_s1_translator                                                                                                                                                                                                                          ; altera_merlin_slave_translator               ; nios2        ;
;          |altera_merlin_traffic_limiter:cpu_instruction_master_limiter|                                                                 ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 11 (11)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter                                                                                                                                                                                                                    ; altera_merlin_traffic_limiter                ; nios2        ;
;          |altera_merlin_width_adapter:generic_tristate_controller_uas_cmd_width_adapter|                                                ; 80 (80)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 75 (75)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:generic_tristate_controller_uas_cmd_width_adapter                                                                                                                                                                                                   ; altera_merlin_width_adapter                  ; nios2        ;
;          |altera_merlin_width_adapter:generic_tristate_controller_uas_rsp_width_adapter|                                                ; 28 (28)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 24 (24)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:generic_tristate_controller_uas_rsp_width_adapter                                                                                                                                                                                                   ; altera_merlin_width_adapter                  ; nios2        ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                       ; 83 (83)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 81 (81)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                          ; altera_merlin_width_adapter                  ; nios2        ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                          ; altera_merlin_width_adapter                  ; nios2        ;
;          |nios2_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                  ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                     ; nios2_mm_interconnect_0_cmd_demux            ; nios2        ;
;          |nios2_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                             ; nios2_mm_interconnect_0_cmd_demux_001        ; nios2        ;
;          |nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_003|                                                                              ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 52 (49)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_003                                                                                                                                                                                                                                 ; nios2_mm_interconnect_0_cmd_mux_003          ; nios2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                    ; altera_merlin_arbitrator                     ; nios2        ;
;          |nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_005|                                                                              ; 51 (48)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 45 (42)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_005                                                                                                                                                                                                                                 ; nios2_mm_interconnect_0_cmd_mux_003          ; nios2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                    ; altera_merlin_arbitrator                     ; nios2        ;
;          |nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_015|                                                                              ; 67 (65)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 61 (57)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_015                                                                                                                                                                                                                                 ; nios2_mm_interconnect_0_cmd_mux_003          ; nios2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_015|altera_merlin_arbitrator:arb                                                                                                                                                                                                    ; altera_merlin_arbitrator                     ; nios2        ;
;          |nios2_mm_interconnect_0_router:router|                                                                                        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 6 (6)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_router:router                                                                                                                                                                                                                                           ; nios2_mm_interconnect_0_router               ; nios2        ;
;          |nios2_mm_interconnect_0_router_001:router_001|                                                                                ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                   ; nios2_mm_interconnect_0_router_001           ; nios2        ;
;          |nios2_mm_interconnect_0_rsp_demux_003:rsp_demux_003|                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_rsp_demux_003:rsp_demux_003                                                                                                                                                                                                                             ; nios2_mm_interconnect_0_rsp_demux_003        ; nios2        ;
;          |nios2_mm_interconnect_0_rsp_demux_003:rsp_demux_005|                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_rsp_demux_003:rsp_demux_005                                                                                                                                                                                                                             ; nios2_mm_interconnect_0_rsp_demux_003        ; nios2        ;
;          |nios2_mm_interconnect_0_rsp_demux_003:rsp_demux_015|                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_rsp_demux_003:rsp_demux_015                                                                                                                                                                                                                             ; nios2_mm_interconnect_0_rsp_demux_003        ; nios2        ;
;          |nios2_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                      ; 129 (129)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 63 (63)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                         ; nios2_mm_interconnect_0_rsp_mux              ; nios2        ;
;          |nios2_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                              ; 108 (108)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 73 (73)          ; |lemon|nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                 ; nios2_mm_interconnect_0_rsp_mux_001          ; nios2        ;
;       |nios2_sdram:sdram|                                                                                                               ; 354 (244)   ; 206 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (140)    ; 44 (3)            ; 164 (82)         ; |lemon|nios2:nios2_inst|nios2_sdram:sdram                                                                                                                                                                                                                                                                                                         ; nios2_sdram                                  ; nios2        ;
;          |nios2_sdram_input_efifo_module:the_nios2_sdram_input_efifo_module|                                                            ; 131 (131)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 41 (41)           ; 84 (84)          ; |lemon|nios2:nios2_inst|nios2_sdram:sdram|nios2_sdram_input_efifo_module:the_nios2_sdram_input_efifo_module                                                                                                                                                                                                                                       ; nios2_sdram_input_efifo_module               ; nios2        ;
;       |nios2_timer0:timer0|                                                                                                             ; 44 (44)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 2 (2)             ; 31 (31)          ; |lemon|nios2:nios2_inst|nios2_timer0:timer0                                                                                                                                                                                                                                                                                                       ; nios2_timer0                                 ; nios2        ;
;       |nios2_touch_irq:touch_irq|                                                                                                       ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |lemon|nios2:nios2_inst|nios2_touch_irq:touch_irq                                                                                                                                                                                                                                                                                                 ; nios2_touch_irq                              ; nios2        ;
;       |nios2_tristate_conduit_bridge:tristate_conduit_bridge|                                                                           ; 47 (47)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 44 (44)          ; |lemon|nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge                                                                                                                                                                                                                                                                     ; nios2_tristate_conduit_bridge                ; nios2        ;
;       |nios2_tristate_conduit_pin_sharer:tristate_conduit_pin_sharer|                                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |lemon|nios2:nios2_inst|nios2_tristate_conduit_pin_sharer:tristate_conduit_pin_sharer                                                                                                                                                                                                                                                             ; nios2_tristate_conduit_pin_sharer            ; nios2        ;
;          |nios2_tristate_conduit_pin_sharer_pin_sharer:pin_sharer|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lemon|nios2:nios2_inst|nios2_tristate_conduit_pin_sharer:tristate_conduit_pin_sharer|nios2_tristate_conduit_pin_sharer_pin_sharer:pin_sharer                                                                                                                                                                                                     ; nios2_tristate_conduit_pin_sharer_pin_sharer ; nios2        ;
;    |pll:pll_inst|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|pll:pll_inst                                                                                                                                                                                                                                                                                                                               ; pll                                          ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|pll:pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                       ; altpll                                       ; work         ;
;          |pll_altpll:auto_generated|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                                                                                                             ; pll_altpll                                   ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 203 (1)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (1)       ; 14 (0)            ; 98 (0)           ; |lemon|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                      ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 202 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 14 (0)            ; 98 (0)           ; |lemon|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                  ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 202 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 14 (0)            ; 98 (0)           ; |lemon|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                                  ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 202 (8)     ; 112 (7)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (1)       ; 14 (2)            ; 98 (0)           ; |lemon|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                      ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 199 (0)     ; 105 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 12 (0)            ; 98 (0)           ; |lemon|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric            ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 199 (154)   ; 105 (76)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (73)      ; 12 (12)           ; 98 (71)          ; |lemon|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                                 ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 25 (25)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 10 (10)          ; |lemon|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                                   ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |lemon|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                               ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 2940 (400)  ; 2759 (398)                ; 0 (0)         ; 815104      ; 100  ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (2)      ; 1907 (398)        ; 852 (0)          ; |lemon|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                                ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 2540 (0)    ; 2361 (0)                  ; 0 (0)         ; 815104      ; 100  ; 0            ; 0       ; 0         ; 0    ; 0            ; 179 (0)      ; 1509 (0)          ; 852 (0)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                           ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 2540 (915)  ; 2361 (880)                ; 0 (0)         ; 815104      ; 100  ; 0            ; 0       ; 0         ; 0    ; 0            ; 179 (35)     ; 1509 (825)        ; 852 (54)         ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 78 (76)     ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 51 (51)           ; 26 (0)           ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                                     ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                                   ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; decode_dvf                                   ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (0)           ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                                      ; work         ;
;                   |mux_tsc:auto_generated|                                                                                              ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_tsc:auto_generated                                                                                                                              ; mux_tsc                                      ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 815104      ; 100  ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                                   ; work         ;
;                |altsyncram_4f24:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 815104      ; 100  ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4f24:auto_generated                                                                                                                                                 ; altsyncram_4f24                              ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                                 ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                                 ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                                ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 105 (105)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 11 (11)           ; 58 (58)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                           ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 1078 (1)    ; 1011 (1)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 610 (0)           ; 401 (1)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                                 ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 995 (0)     ; 995 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 596 (0)           ; 399 (0)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger            ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 597 (597)   ; 597 (597)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 592 (592)         ; 5 (5)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                                 ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 402 (0)     ; 398 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 398 (0)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1      ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1       ; sld_sbpmg                                    ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                                    ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 79 (69)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 10 (0)            ; 2 (2)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr                     ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                                 ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 292 (11)    ; 275 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (11)      ; 0 (0)             ; 275 (0)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr                       ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                                  ; work         ;
;                   |cntr_fii:auto_generated|                                                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_fii:auto_generated                                                             ; cntr_fii                                     ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                                  ; work         ;
;                   |cntr_m9j:auto_generated|                                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m9j:auto_generated                                                                                      ; cntr_m9j                                     ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                                  ; work         ;
;                   |cntr_hgi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated                                                                            ; cntr_hgi                                     ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                                  ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                               ; cntr_23j                                     ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                                 ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 199 (199)   ; 199 (199)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 199 (199)        ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                                 ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                                 ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |lemon|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                                   ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; CLK_IN         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLK_OUT        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SW[0]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[1]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LED[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CLK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[10] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[11] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[12] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[13] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[14] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[15] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[16] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[17] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[18] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[19] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[20] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_ADDR[21] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_WR_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_SEL_N    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FLASH_RD_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; Flash_WP       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; Flash_RST_N    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; Flash_BYTE     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RS         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RST_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_CS_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_RD_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LCD_WR_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; TOUCH_RST_N    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; TOUCH_SCL      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[0]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[1]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[2]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[3]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[4]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[5]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[6]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[7]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[8]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[9]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[10]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[11]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[12]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[13]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[14]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PA[15]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[2]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[3]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[4]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[5]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[6]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[7]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[8]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[9]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[10]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[11]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[12]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[13]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[14]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PB[15]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PC[12]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[0]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[1]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[2]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[3]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[4]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[5]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[6]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[7]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[8]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[9]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[10]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[11]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[12]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[13]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[14]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PD[15]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; FLASH_DATA[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; FLASH_DATA[1]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; FLASH_DATA[2]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; FLASH_DATA[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; FLASH_DATA[4]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; FLASH_DATA[5]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; FLASH_DATA[6]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; FLASH_DATA[7]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[1]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[4]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[7]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[8]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[9]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[10]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[11]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[13]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; LCD_DATA[14]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; LCD_DATA[15]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; TOUCH_SDA      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_PB[0]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_PB[1]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO_PC[0]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_PC[1]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_PC[2]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO_PC[3]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO_PC[4]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO_PC[5]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_PC[6]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_PC[7]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_PC[8]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO_PC[9]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_PC[10]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; GPIO_PC[11]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; GPIO_PC[13]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PC[14]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_PC[15]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; RST_N          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[3]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CLK_50M        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[2]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; TOUCH_INT      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[1]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW2            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW1            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW_CODE        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW_CODE_L      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW_CODE_R      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLK_IN                                                                                                                              ;                   ;         ;
; SW[0]                                                                                                                               ;                   ;         ;
; SW[1]                                                                                                                               ;                   ;         ;
; GPIO_PA[0]                                                                                                                          ;                   ;         ;
; GPIO_PA[1]                                                                                                                          ;                   ;         ;
; GPIO_PA[2]                                                                                                                          ;                   ;         ;
; GPIO_PA[3]                                                                                                                          ;                   ;         ;
; GPIO_PA[4]                                                                                                                          ;                   ;         ;
; GPIO_PA[5]                                                                                                                          ;                   ;         ;
; GPIO_PA[6]                                                                                                                          ;                   ;         ;
; GPIO_PA[7]                                                                                                                          ;                   ;         ;
; GPIO_PA[8]                                                                                                                          ;                   ;         ;
; GPIO_PA[9]                                                                                                                          ;                   ;         ;
; GPIO_PA[10]                                                                                                                         ;                   ;         ;
; GPIO_PA[11]                                                                                                                         ;                   ;         ;
; GPIO_PA[12]                                                                                                                         ;                   ;         ;
; GPIO_PA[13]                                                                                                                         ;                   ;         ;
; GPIO_PA[14]                                                                                                                         ;                   ;         ;
; GPIO_PA[15]                                                                                                                         ;                   ;         ;
; GPIO_PB[2]                                                                                                                          ;                   ;         ;
; GPIO_PB[3]                                                                                                                          ;                   ;         ;
; GPIO_PB[4]                                                                                                                          ;                   ;         ;
; GPIO_PB[5]                                                                                                                          ;                   ;         ;
; GPIO_PB[6]                                                                                                                          ;                   ;         ;
; GPIO_PB[7]                                                                                                                          ;                   ;         ;
; GPIO_PB[8]                                                                                                                          ;                   ;         ;
; GPIO_PB[9]                                                                                                                          ;                   ;         ;
; GPIO_PB[10]                                                                                                                         ;                   ;         ;
; GPIO_PB[11]                                                                                                                         ;                   ;         ;
; GPIO_PB[12]                                                                                                                         ;                   ;         ;
; GPIO_PB[13]                                                                                                                         ;                   ;         ;
; GPIO_PB[14]                                                                                                                         ;                   ;         ;
; GPIO_PB[15]                                                                                                                         ;                   ;         ;
; GPIO_PC[12]                                                                                                                         ;                   ;         ;
; GPIO_PD[0]                                                                                                                          ;                   ;         ;
; GPIO_PD[1]                                                                                                                          ;                   ;         ;
; GPIO_PD[2]                                                                                                                          ;                   ;         ;
; GPIO_PD[3]                                                                                                                          ;                   ;         ;
; GPIO_PD[4]                                                                                                                          ;                   ;         ;
; GPIO_PD[5]                                                                                                                          ;                   ;         ;
; GPIO_PD[6]                                                                                                                          ;                   ;         ;
; GPIO_PD[7]                                                                                                                          ;                   ;         ;
; GPIO_PD[8]                                                                                                                          ;                   ;         ;
; GPIO_PD[9]                                                                                                                          ;                   ;         ;
; GPIO_PD[10]                                                                                                                         ;                   ;         ;
; GPIO_PD[11]                                                                                                                         ;                   ;         ;
; GPIO_PD[12]                                                                                                                         ;                   ;         ;
; GPIO_PD[13]                                                                                                                         ;                   ;         ;
; GPIO_PD[14]                                                                                                                         ;                   ;         ;
; GPIO_PD[15]                                                                                                                         ;                   ;         ;
; DRAM_DQ[0]                                                                                                                          ;                   ;         ;
; DRAM_DQ[1]                                                                                                                          ;                   ;         ;
; DRAM_DQ[2]                                                                                                                          ;                   ;         ;
; DRAM_DQ[3]                                                                                                                          ;                   ;         ;
; DRAM_DQ[4]                                                                                                                          ;                   ;         ;
; DRAM_DQ[5]                                                                                                                          ;                   ;         ;
; DRAM_DQ[6]                                                                                                                          ;                   ;         ;
; DRAM_DQ[7]                                                                                                                          ;                   ;         ;
; DRAM_DQ[8]                                                                                                                          ;                   ;         ;
; DRAM_DQ[9]                                                                                                                          ;                   ;         ;
; DRAM_DQ[10]                                                                                                                         ;                   ;         ;
; DRAM_DQ[11]                                                                                                                         ;                   ;         ;
; DRAM_DQ[12]                                                                                                                         ;                   ;         ;
; DRAM_DQ[13]                                                                                                                         ;                   ;         ;
; DRAM_DQ[14]                                                                                                                         ;                   ;         ;
; DRAM_DQ[15]                                                                                                                         ;                   ;         ;
; FLASH_DATA[0]                                                                                                                       ;                   ;         ;
;      - nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_in_reg[0]        ; 0                 ; 6       ;
; FLASH_DATA[1]                                                                                                                       ;                   ;         ;
;      - nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_in_reg[1]        ; 1                 ; 6       ;
; FLASH_DATA[2]                                                                                                                       ;                   ;         ;
;      - nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_in_reg[2]        ; 0                 ; 6       ;
; FLASH_DATA[3]                                                                                                                       ;                   ;         ;
;      - nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_in_reg[3]~feeder ; 0                 ; 6       ;
; FLASH_DATA[4]                                                                                                                       ;                   ;         ;
;      - nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_in_reg[4]        ; 0                 ; 6       ;
; FLASH_DATA[5]                                                                                                                       ;                   ;         ;
;      - nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_in_reg[5]        ; 1                 ; 6       ;
; FLASH_DATA[6]                                                                                                                       ;                   ;         ;
;      - nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_in_reg[6]        ; 1                 ; 6       ;
; FLASH_DATA[7]                                                                                                                       ;                   ;         ;
;      - nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_in_reg[7]        ; 0                 ; 6       ;
; LCD_DATA[0]                                                                                                                         ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[0]~feeder                                                                                     ; 0                 ; 6       ;
; LCD_DATA[1]                                                                                                                         ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[1]~feeder                                                                                     ; 1                 ; 6       ;
; LCD_DATA[2]                                                                                                                         ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[2]                                                                                            ; 0                 ; 6       ;
; LCD_DATA[3]                                                                                                                         ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[3]~feeder                                                                                     ; 0                 ; 6       ;
; LCD_DATA[4]                                                                                                                         ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[4]~feeder                                                                                     ; 1                 ; 6       ;
; LCD_DATA[5]                                                                                                                         ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[5]~feeder                                                                                     ; 0                 ; 6       ;
; LCD_DATA[6]                                                                                                                         ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[6]~feeder                                                                                     ; 0                 ; 6       ;
; LCD_DATA[7]                                                                                                                         ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[7]                                                                                            ; 0                 ; 6       ;
; LCD_DATA[8]                                                                                                                         ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[8]~feeder                                                                                     ; 1                 ; 6       ;
; LCD_DATA[9]                                                                                                                         ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[9]                                                                                            ; 0                 ; 6       ;
; LCD_DATA[10]                                                                                                                        ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[10]~feeder                                                                                    ; 1                 ; 6       ;
; LCD_DATA[11]                                                                                                                        ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[11]                                                                                           ; 1                 ; 6       ;
; LCD_DATA[12]                                                                                                                        ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[12]~feeder                                                                                    ; 0                 ; 6       ;
; LCD_DATA[13]                                                                                                                        ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[13]~feeder                                                                                    ; 1                 ; 6       ;
; LCD_DATA[14]                                                                                                                        ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[14]~feeder                                                                                    ; 0                 ; 6       ;
; LCD_DATA[15]                                                                                                                        ;                   ;         ;
;      - nios2:nios2_inst|lcd:lcd|rddat[15]~feeder                                                                                    ; 1                 ; 6       ;
; TOUCH_SDA                                                                                                                           ;                   ;         ;
;      - nios2:nios2_inst|nios2_TAS_sda:touch_sda|read_mux_out                                                                        ; 0                 ; 6       ;
; GPIO_PB[0]                                                                                                                          ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[133]                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[133]~feeder                                                                   ; 0                 ; 6       ;
; GPIO_PB[1]                                                                                                                          ;                   ;         ;
;      - nios2:nios2_inst|nios2_TAS_sda:tas_sda|read_mux_out                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[134]~feeder                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[134]~feeder                                                                   ; 1                 ; 6       ;
; GPIO_PC[0]                                                                                                                          ;                   ;         ;
;      - ADrms:ADrms_inst|ADbuf1[0]                                                                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[175]                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[175]~feeder                                                                   ; 0                 ; 6       ;
; GPIO_PC[1]                                                                                                                          ;                   ;         ;
;      - ADrms:ADrms_inst|ADbuf1[1]                                                                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[178]                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[178]~feeder                                                                ; 0                 ; 6       ;
; GPIO_PC[2]                                                                                                                          ;                   ;         ;
;      - ADrms:ADrms_inst|ADbuf1[2]                                                                                                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[179]~feeder                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[179]~feeder                                                                   ; 1                 ; 6       ;
; GPIO_PC[3]                                                                                                                          ;                   ;         ;
;      - ADrms:ADrms_inst|ADbuf1[3]                                                                                                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[180]                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[180]                                                                          ; 1                 ; 6       ;
; GPIO_PC[4]                                                                                                                          ;                   ;         ;
;      - ADrms:ADrms_inst|ADbuf1[4]                                                                                                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[181]~feeder                                                                ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[181]~feeder                                                                   ; 1                 ; 6       ;
; GPIO_PC[5]                                                                                                                          ;                   ;         ;
;      - ADrms:ADrms_inst|ADbuf1[5]                                                                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[182]                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[182]~feeder                                                                ; 0                 ; 6       ;
; GPIO_PC[6]                                                                                                                          ;                   ;         ;
;      - ADrms:ADrms_inst|ADbuf1[6]                                                                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[183]~feeder                                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[183]~feeder                                                                ; 0                 ; 6       ;
; GPIO_PC[7]                                                                                                                          ;                   ;         ;
;      - ADrms:ADrms_inst|ADbuf1[7]                                                                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[184]                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[184]                                                                          ; 0                 ; 6       ;
; GPIO_PC[8]                                                                                                                          ;                   ;         ;
;      - ADrms:ADrms_inst|ADbuf1[8]                                                                                                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[185]                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[185]~feeder                                                                   ; 1                 ; 6       ;
; GPIO_PC[9]                                                                                                                          ;                   ;         ;
;      - ADrms:ADrms_inst|ADbuf1[9]                                                                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[186]~feeder                                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[186]~feeder                                                                ; 0                 ; 6       ;
; GPIO_PC[10]                                                                                                                         ;                   ;         ;
;      - ADrms:ADrms_inst|ADbuf1[10]                                                                                                  ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[176]~feeder                                                                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[176]~feeder                                                                ; 1                 ; 6       ;
; GPIO_PC[11]                                                                                                                         ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[177]~feeder                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[177]~feeder                                                                   ; 0                 ; 6       ;
;      - ADrms:ADrms_inst|ADbuf1[11]~feeder                                                                                           ; 0                 ; 6       ;
; GPIO_PC[13]                                                                                                                         ;                   ;         ;
; GPIO_PC[14]                                                                                                                         ;                   ;         ;
; GPIO_PC[15]                                                                                                                         ;                   ;         ;
; RST_N                                                                                                                               ;                   ;         ;
;      - TLV5638:TLV5638_inst|cnt[0]                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|cnt[1]                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|cnt[2]                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|cnt[3]                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|cnt[4]                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|cnt[5]                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|cnt[6]                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|state~0                                                                                                 ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|DIN_pin~1                                                                                               ; 0                 ; 6       ;
;      - nios2:nios2_inst|altera_reset_controller:rst_controller|merged_reset~0                                                       ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|CS_pin~3                                                                                                ; 0                 ; 6       ;
;      - Flash_RST_N~output                                                                                                           ; 0                 ; 6       ;
;      - LCD_RST_N~output                                                                                                             ; 0                 ; 6       ;
;      - TOUCH_RST_N~output                                                                                                           ; 0                 ; 6       ;
; KEY[3]                                                                                                                              ;                   ;         ;
;      - TLV5638:TLV5638_inst|wbuf~0                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|wbuf~1                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|wbuf~2                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|always0~0                                                                                               ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|wbuf~3                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|wbuf~4                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|wbuf~5                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|wbuf~6                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|wbuf~7                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|wbuf~8                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|wbuf~9                                                                                                  ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|wbuf~10                                                                                                 ; 0                 ; 6       ;
;      - TLV5638:TLV5638_inst|wbuf~11                                                                                                 ; 0                 ; 6       ;
;      - key:key_inst|WideOr2~1                                                                                                       ; 0                 ; 6       ;
;      - key:key_inst|WideOr1~1                                                                                                       ; 0                 ; 6       ;
;      - key:key_inst|WideOr0~0                                                                                                       ; 0                 ; 6       ;
;      - KEY[3]~_wirecell                                                                                                             ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[138]                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[138]~feeder                                                                   ; 0                 ; 6       ;
; CLK_50M                                                                                                                             ;                   ;         ;
; KEY[2]                                                                                                                              ;                   ;         ;
;      - tlvbuf[0]~2                                                                                                                  ; 0                 ; 6       ;
;      - tlvbuf~4                                                                                                                     ; 0                 ; 6       ;
;      - tlvbuf~5                                                                                                                     ; 0                 ; 6       ;
;      - tlvbuf~8                                                                                                                     ; 0                 ; 6       ;
;      - tlvbuf~10                                                                                                                    ; 0                 ; 6       ;
;      - tlvbuf~11                                                                                                                    ; 0                 ; 6       ;
;      - tlvbuf~13                                                                                                                    ; 0                 ; 6       ;
;      - tlvbuf~14                                                                                                                    ; 0                 ; 6       ;
;      - key:key_inst|WideOr2~0                                                                                                       ; 0                 ; 6       ;
;      - key:key_inst|WideOr1~0                                                                                                       ; 0                 ; 6       ;
;      - key:key_inst|WideOr0~1                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[137]~feeder                                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[137]~feeder                                                                ; 0                 ; 6       ;
; TOUCH_INT                                                                                                                           ;                   ;         ;
;      - ctouchint:ctouchint_inst|buff[0]~feeder                                                                                      ; 1                 ; 6       ;
; KEY[1]                                                                                                                              ;                   ;         ;
;      - key:key_inst|WideOr2~1                                                                                                       ; 1                 ; 6       ;
;      - key:key_inst|WideOr1~0                                                                                                       ; 1                 ; 6       ;
;      - key:key_inst|WideOr0~1                                                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[136]~feeder                                                                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[136]~feeder                                                                ; 1                 ; 6       ;
; SW2                                                                                                                                 ;                   ;         ;
;      - key:key_inst|WideOr2~1                                                                                                       ; 1                 ; 6       ;
;      - key:key_inst|WideOr1~0                                                                                                       ; 1                 ; 6       ;
;      - key:key_inst|WideOr0~0                                                                                                       ; 1                 ; 6       ;
; KEY[0]                                                                                                                              ;                   ;         ;
;      - key:key_inst|WideOr2~0                                                                                                       ; 0                 ; 6       ;
;      - key:key_inst|WideOr1~1                                                                                                       ; 0                 ; 6       ;
;      - key:key_inst|WideOr0~1                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[135]                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[135]                                                                          ; 0                 ; 6       ;
; SW1                                                                                                                                 ;                   ;         ;
;      - key:key_inst|WideOr2~0                                                                                                       ; 0                 ; 6       ;
;      - key:key_inst|WideOr1~1                                                                                                       ; 0                 ; 6       ;
;      - key:key_inst|WideOr0~0                                                                                                       ; 0                 ; 6       ;
; SW_CODE                                                                                                                             ;                   ;         ;
;      - key:key_inst|WideOr2~0                                                                                                       ; 0                 ; 6       ;
;      - key:key_inst|WideOr1~0                                                                                                       ; 0                 ; 6       ;
;      - key:key_inst|WideOr0~0                                                                                                       ; 0                 ; 6       ;
; SW_CODE_L                                                                                                                           ;                   ;         ;
;      - key:key_inst|irq_l~0                                                                                                         ; 0                 ; 6       ;
;      - key:key_inst|state[1]                                                                                                        ; 0                 ; 6       ;
;      - key:key_inst|irq_r~1                                                                                                         ; 0                 ; 6       ;
; SW_CODE_R                                                                                                                           ;                   ;         ;
;      - key:key_inst|state[0]                                                                                                        ; 1                 ; 6       ;
;      - key:key_inst|irq_l~0                                                                                                         ; 1                 ; 6       ;
;      - key:key_inst|irq_r~1                                                                                                         ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; ADrms:ADrms_inst|ADbuf1[11]                                                                                                                                                                                                                                                                                                                                 ; FF_X23_Y4_N1           ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; ADrms:ADrms_inst|Equal0~4                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y10_N20     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ADrms:ADrms_inst|LessThan1~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y10_N22     ; 36      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ADrms:ADrms_inst|found                                                                                                                                                                                                                                                                                                                                      ; FF_X27_Y10_N21         ; 49      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; ADrms:ADrms_inst|found                                                                                                                                                                                                                                                                                                                                      ; FF_X27_Y10_N21         ; 45      ; Clock                                              ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; AGC:AGC_inst|div:div_inst|lpm_divide:LPM_DIVIDE_component|lpm_divide_ect:auto_generated|sign_div_unsign_0qi:divider|alt_u_div_pfg:divider|selnose[230]                                                                                                                                                                                                      ; LCCOMB_X22_Y13_N30     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CLK_50M                                                                                                                                                                                                                                                                                                                                                     ; PIN_G21                ; 34      ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; CLK_50M                                                                                                                                                                                                                                                                                                                                                     ; PIN_G21                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; RST_N                                                                                                                                                                                                                                                                                                                                                       ; PIN_F16                ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; TLV5638:TLV5638_inst|Equal0~2                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y12_N14     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y22_N0         ; 1310    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y22_N0         ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; ctouchint:ctouchint_inst|cnt[13]                                                                                                                                                                                                                                                                                                                            ; FF_X34_Y40_N27         ; 2       ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; key:key_inst|Equal0~0                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y33_N20     ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; key:key_inst|count[31]                                                                                                                                                                                                                                                                                                                                      ; FF_X35_Y39_N31         ; 18      ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; key:key_inst|delay[3]~13                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y34_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; key:key_inst|value[0]~1                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y33_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X21_Y27_N0      ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; nios2:nios2_inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                          ; FF_X25_Y29_N9          ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                          ; FF_X25_Y29_N9          ; 2054    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; nios2:nios2_inst|lcd:lcd|lcd_wr_n                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X43_Y33_N2      ; 33      ; Clock enable, Output enable                        ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|lcd:lcd|rddat[0]~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y33_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_TAS_sda:tas_sda|data_dir                                                                                                                                                                                                                                                                                                             ; FF_X45_Y32_N5          ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_TAS_sda:touch_sda|data_dir                                                                                                                                                                                                                                                                                                           ; FF_X45_Y32_N1          ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|A_ctrl_div                                                                                                                                                                                                                                                                                                 ; FF_X46_Y25_N1          ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                      ; LCCOMB_X41_Y24_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|A_slow_inst_result_en                                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y13_N10     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|A_stall                                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y26_N28     ; 912     ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X41_Y24_N8      ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y14_N14     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                     ; FF_X44_Y22_N13         ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y23_N22     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                    ; FF_X44_Y26_N17         ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|D_src2[0]~2                                                                                                                                                                                                                                                                                                ; LCCOMB_X42_Y18_N12     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|D_src2[16]~4                                                                                                                                                                                                                                                                                               ; LCCOMB_X42_Y18_N16     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|D_src2[5]~3                                                                                                                                                                                                                                                                                                ; LCCOMB_X42_Y18_N14     ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                ; FF_X42_Y25_N25         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                                                                    ; FF_X44_Y26_N1          ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|Equal317~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y24_N12     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y20_N2      ; 172     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                     ; LCCOMB_X44_Y22_N0      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|M_br_cond_taken_history[0]~2                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y20_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|M_exc_any                                                                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y24_N30     ; 47      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|W_ienable_reg_irq0_nxt~1                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y24_N20     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|div_active                                                                                                                                                                                                                                                                                                 ; FF_X49_Y24_N25         ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|div_quotient_done                                                                                                                                                                                                                                                                                          ; FF_X49_Y24_N21         ; 66      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|div_remainder[21]~2                                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y24_N30     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                         ; FF_X38_Y29_N29         ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y25_N8      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y24_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                      ; LCCOMB_X39_Y23_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                ; LCCOMB_X38_Y23_N24     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_ic_data_module:nios2_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ram_block1a0~0                                                                                                                                                                                 ; LCCOMB_X41_Y15_N12     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_sysclk:the_nios2_cpu_cpu_debug_slave_sysclk|jxuir                                                                                                    ; FF_X30_Y26_N25         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_sysclk:the_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a                                                                                     ; LCCOMB_X28_Y28_N0      ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_sysclk:the_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                                                                   ; LCCOMB_X30_Y27_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_sysclk:the_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~1                                                                                   ; LCCOMB_X29_Y26_N12     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_sysclk:the_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b                                                                                     ; LCCOMB_X30_Y27_N10     ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_sysclk:the_nios2_cpu_cpu_debug_slave_sysclk|update_jdo_strobe                                                                                        ; FF_X30_Y26_N23         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_tck:the_nios2_cpu_cpu_debug_slave_tck|sr[1]~13                                                                                                       ; LCCOMB_X28_Y25_N12     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_tck:the_nios2_cpu_cpu_debug_slave_tck|sr[24]~19                                                                                                      ; LCCOMB_X28_Y25_N24     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|nios2_cpu_cpu_debug_slave_tck:the_nios2_cpu_cpu_debug_slave_tck|sr[37]~34                                                                                                      ; LCCOMB_X28_Y25_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios2_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                                                                                                       ; LCCOMB_X28_Y25_N0      ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_debug_slave_wrapper:the_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios2_cpu_cpu_debug_slave_phy|virtual_state_uir~0                                                                                                       ; LCCOMB_X30_Y26_N20     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_avalon_reg:the_nios2_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                      ; LCCOMB_X34_Y28_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_oci_break:the_nios2_cpu_cpu_nios2_oci_break|break_readreg[27]~1                                                                                                                                                                    ; LCCOMB_X29_Y26_N24     ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_ocimem:the_nios2_cpu_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                                                                                ; LCCOMB_X30_Y26_N26     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_ocimem:the_nios2_cpu_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                                                             ; LCCOMB_X25_Y29_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_ocimem:the_nios2_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                                                               ; LCCOMB_X30_Y27_N22     ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_generic_tristate_controller:generic_tristate_controller|altera_merlin_slave_translator:slave_translator|wait_latency_counter[4]~13                                                                                                                                                                                                   ; LCCOMB_X35_Y24_N14     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y30_N24     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                ; LCCOMB_X35_Y27_N2      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y27_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|alt_jtag_atlantic:nios2_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                              ; LCCOMB_X34_Y27_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y31_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                          ; FF_X38_Y30_N7          ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X42_Y30_N30     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                   ; LCCOMB_X37_Y31_N22     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                   ; LCCOMB_X38_Y30_N28     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                         ; LCCOMB_X38_Y30_N14     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                           ; FF_X42_Y30_N17         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                         ; LCCOMB_X37_Y31_N6      ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_keyirq:keyirq|always1~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X44_Y32_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                           ; LCCOMB_X36_Y29_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rdata_fifo|always0~0                                                                                                                                                                                                                 ; LCCOMB_X26_Y25_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rdata_fifo|always1~0                                                                                                                                                                                                                 ; LCCOMB_X26_Y25_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rdata_fifo|always2~0                                                                                                                                                                                                                 ; LCCOMB_X22_Y25_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rdata_fifo|mem_used[1]~6                                                                                                                                                                                                             ; LCCOMB_X22_Y25_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rsp_fifo|always0~0                                                                                                                                                                                                                   ; LCCOMB_X26_Y25_N16     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rsp_fifo|always1~0                                                                                                                                                                                                                   ; LCCOMB_X32_Y24_N28     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rsp_fifo|always2~0                                                                                                                                                                                                                   ; LCCOMB_X32_Y24_N6      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:generic_tristate_controller_uas_agent_rsp_fifo|mem_used[2]~4                                                                                                                                                                                                               ; LCCOMB_X28_Y24_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                             ; LCCOMB_X32_Y35_N28     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                          ; LCCOMB_X25_Y39_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                          ; LCCOMB_X25_Y39_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                          ; LCCOMB_X25_Y39_N20     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                          ; LCCOMB_X25_Y39_N30     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                          ; LCCOMB_X25_Y39_N24     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                          ; LCCOMB_X25_Y39_N10     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                          ; LCCOMB_X25_Y39_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                          ; LCCOMB_X25_Y39_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                            ; LCCOMB_X25_Y39_N16     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                          ; LCCOMB_X34_Y33_N14     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                          ; LCCOMB_X34_Y33_N28     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                          ; LCCOMB_X35_Y33_N12     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                          ; LCCOMB_X33_Y33_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                          ; LCCOMB_X33_Y32_N22     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                          ; LCCOMB_X33_Y32_N28     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                          ; LCCOMB_X32_Y35_N24     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~4                                                                                                                                                                                                                                      ; LCCOMB_X35_Y33_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_instruction_master_agent|hold_waitrequest                                                                                                                                                                                                                         ; FF_X41_Y25_N5          ; 45      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:generic_tristate_controller_uas_agent|comb~0                                                                                                                                                                                                                           ; LCCOMB_X26_Y25_N6      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:generic_tristate_controller_uas_agent|rp_valid                                                                                                                                                                                                                         ; LCCOMB_X26_Y25_N4      ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|comb~0                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y33_N22     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|rp_valid                                                                                                                                                                                                                                                ; LCCOMB_X37_Y33_N20     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|pending_response_count[3]~8                                                                                                                                                                                                         ; LCCOMB_X38_Y29_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                                      ; LCCOMB_X38_Y26_N2      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:generic_tristate_controller_uas_cmd_width_adapter|count~1                                                                                                                                                                                                            ; LCCOMB_X30_Y25_N8      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:generic_tristate_controller_uas_cmd_width_adapter|data_reg[1]~0                                                                                                                                                                                                      ; LCCOMB_X30_Y25_N4      ; 48      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:generic_tristate_controller_uas_cmd_width_adapter|use_reg                                                                                                                                                                                                            ; FF_X30_Y25_N21         ; 75      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|data_reg[0]~0                                                                                                                                                                                                                             ; LCCOMB_X32_Y34_N28     ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                   ; FF_X32_Y33_N19         ; 74      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                               ; LCCOMB_X36_Y26_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                   ; LCCOMB_X36_Y26_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                               ; LCCOMB_X36_Y30_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                   ; LCCOMB_X32_Y33_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                               ; LCCOMB_X35_Y26_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_mm_interconnect_0:mm_interconnect_0|nios2_mm_interconnect_0_cmd_mux_003:cmd_mux_015|update_grant~0                                                                                                                                                                                                                                   ; LCCOMB_X29_Y24_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y38_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|Selector34~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y37_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X20_Y36_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                             ; LCCOMB_X19_Y37_N18     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|m_addr[7]~2                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y37_N22     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                        ; FF_X20_Y37_N13         ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                        ; FF_X20_Y38_N3          ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                        ; FF_X17_Y37_N9          ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|nios2_sdram_input_efifo_module:the_nios2_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                                                          ; LCCOMB_X32_Y33_N22     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|nios2_sdram_input_efifo_module:the_nios2_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                                                                                                          ; LCCOMB_X29_Y35_N16     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X32_Y43_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X11_Y43_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X32_Y43_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X29_Y43_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X32_Y43_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X32_Y43_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X32_Y43_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X9_Y43_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X18_Y43_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X22_Y43_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X1_Y43_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X1_Y43_N33  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X27_Y43_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X7_Y43_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X25_Y43_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X29_Y43_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_timer0:timer0|always0~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X42_Y29_N2      ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_timer0:timer0|always0~1                                                                                                                                                                                                                                                                                                              ; LCCOMB_X42_Y29_N14     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_timer0:timer0|control_wr_strobe                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y29_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_address_outen_reg                                                                                                                                                                                                                                    ; FF_X1_Y11_N1           ; 22      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_chipselect_n_outen_reg                                                                                                                                                                                                                               ; FF_X1_Y11_N3           ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_data_outen_reg                                                                                                                                                                                                                                       ; FF_X6_Y14_N17          ; 8       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_read_n_outen_reg                                                                                                                                                                                                                                     ; FF_X10_Y14_N25         ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_write_n_outen_reg                                                                                                                                                                                                                                    ; FF_X1_Y16_N17          ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                             ; PLL_2                  ; 2699    ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                                                                             ; PLL_2                  ; 1971    ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X27_Y22_N25         ; 86      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X26_Y23_N4      ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X26_Y23_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X26_Y23_N20     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X27_Y23_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                            ; LCCOMB_X28_Y21_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                           ; LCCOMB_X28_Y21_N0      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                              ; FF_X28_Y21_N27         ; 106     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                              ; FF_X30_Y21_N19         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~24                             ; LCCOMB_X29_Y21_N26     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~10              ; LCCOMB_X25_Y23_N16     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~11              ; LCCOMB_X27_Y23_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                ; LCCOMB_X28_Y22_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X20_Y22_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~18                    ; LCCOMB_X26_Y21_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                     ; LCCOMB_X28_Y21_N28     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~19      ; LCCOMB_X25_Y22_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~20 ; LCCOMB_X23_Y22_N28     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~23 ; LCCOMB_X25_Y22_N2      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X28_Y22_N29         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X20_Y22_N13         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X28_Y22_N25         ; 57      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X20_Y22_N17         ; 56      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X20_Y22_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X21_Y22_N9          ; 45      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X27_Y23_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X53_Y19_N30     ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X53_Y19_N0      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X35_Y19_N1          ; 103     ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X36_Y19_N24     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X30_Y20_N2      ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X30_Y20_N4      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X29_Y21_N29         ; 932     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]~1                                                                                                                                                                                               ; LCCOMB_X33_Y21_N18     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                  ; LCCOMB_X36_Y19_N30     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X36_Y19_N6      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X36_Y20_N16     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X35_Y20_N28     ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_fii:auto_generated|counter_reg_bit[7]~0                                                         ; LCCOMB_X35_Y21_N26     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X37_Y20_N28     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X35_Y20_N2      ; 1       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X35_Y21_N28     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~8                                                                                                                                                                                                              ; LCCOMB_X26_Y20_N26     ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~9                                                                                                                                                                                                              ; LCCOMB_X26_Y20_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                         ; LCCOMB_X26_Y20_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X34_Y19_N14     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[26]~34                                                                                                                                                                                                                          ; LCCOMB_X33_Y21_N24     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X30_Y20_N28     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X30_Y20_N8      ; 623     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ADrms:ADrms_inst|found                                                                                                ; FF_X27_Y10_N21    ; 45      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; CLK_50M                                                                                                               ; PIN_G21           ; 34      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y22_N0    ; 1310    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; ctouchint:ctouchint_inst|cnt[13]                                                                                      ; FF_X34_Y40_N27    ; 2       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; key:key_inst|count[31]                                                                                                ; FF_X35_Y39_N31    ; 18      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; nios2:nios2_inst|altera_reset_controller:rst_controller|merged_reset~0                                                ; LCCOMB_X21_Y27_N0 ; 3       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; nios2:nios2_inst|altera_reset_controller:rst_controller|r_sync_rst                                                    ; FF_X25_Y29_N9     ; 2054    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                       ; PLL_2             ; 2699    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                                       ; PLL_2             ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                       ; PLL_2             ; 1971    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X29_Y21_N29    ; 932     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|A_stall                                                                      ; 912     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena ; 623     ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_bht_module:nios2_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X40_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_ic_data_module:nios2_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_sjd1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X40_Y26_N0, M9K_X58_Y29_N0, M9K_X58_Y27_N0, M9K_X40_Y28_N0, M9K_X40_Y24_N0, M9K_X40_Y25_N0, M9K_X40_Y29_N0, M9K_X58_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_ic_tag_module:nios2_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_9ad1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 20           ; 256          ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 5120   ; 256                         ; 20                          ; 256                         ; 20                          ; 5120                ; 1    ; None ; M9K_X40_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_ocimem:the_nios2_cpu_cpu_nios2_ocimem|nios2_cpu_cpu_ociram_sp_ram_module:nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X24_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_register_bank_a_module:nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X40_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_register_bank_b_module:nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X40_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_r:the_nios2_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X40_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios2:nios2_inst|nios2_jtag_uart:jtag_uart|nios2_jtag_uart_scfifo_w:the_nios2_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X40_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4f24:auto_generated|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 199          ; 4096         ; 199          ; yes                    ; no                      ; yes                    ; no                      ; 815104 ; 4096                        ; 199                         ; 4096                        ; 199                         ; 815104              ; 100  ; None ; M9K_X40_Y4_N0, M9K_X58_Y5_N0, M9K_X58_Y2_N0, M9K_X58_Y1_N0, M9K_X40_Y5_N0, M9K_X40_Y11_N0, M9K_X40_Y13_N0, M9K_X40_Y8_N0, M9K_X24_Y13_N0, M9K_X24_Y11_N0, M9K_X24_Y16_N0, M9K_X24_Y14_N0, M9K_X24_Y6_N0, M9K_X40_Y22_N0, M9K_X24_Y7_N0, M9K_X24_Y9_N0, M9K_X40_Y3_N0, M9K_X24_Y5_N0, M9K_X40_Y1_N0, M9K_X40_Y6_N0, M9K_X40_Y2_N0, M9K_X58_Y7_N0, M9K_X40_Y10_N0, M9K_X40_Y7_N0, M9K_X24_Y10_N0, M9K_X24_Y3_N0, M9K_X24_Y15_N0, M9K_X24_Y22_N0, M9K_X24_Y12_N0, M9K_X40_Y15_N0, M9K_X24_Y19_N0, M9K_X24_Y8_N0, M9K_X40_Y39_N0, M9K_X40_Y27_N0, M9K_X40_Y36_N0, M9K_X40_Y37_N0, M9K_X40_Y33_N0, M9K_X40_Y38_N0, M9K_X40_Y14_N0, M9K_X40_Y34_N0, M9K_X24_Y29_N0, M9K_X24_Y33_N0, M9K_X40_Y41_N0, M9K_X24_Y32_N0, M9K_X58_Y33_N0, M9K_X24_Y37_N0, M9K_X24_Y40_N0, M9K_X24_Y31_N0, M9K_X40_Y20_N0, M9K_X40_Y18_N0, M9K_X40_Y19_N0, M9K_X24_Y17_N0, M9K_X24_Y20_N0, M9K_X24_Y23_N0, M9K_X24_Y18_N0, M9K_X24_Y21_N0, M9K_X58_Y34_N0, M9K_X58_Y37_N0, M9K_X58_Y38_N0, M9K_X24_Y27_N0, M9K_X24_Y25_N0, M9K_X40_Y32_N0, M9K_X24_Y30_N0, M9K_X24_Y36_N0, M9K_X24_Y34_N0, M9K_X24_Y35_N0, M9K_X24_Y39_N0, M9K_X58_Y35_N0, M9K_X58_Y41_N0, M9K_X40_Y35_N0, M9K_X40_Y40_N0, M9K_X24_Y38_N0, M9K_X58_Y26_N0, M9K_X58_Y22_N0, M9K_X58_Y31_N0, M9K_X58_Y19_N0, M9K_X58_Y14_N0, M9K_X58_Y12_N0, M9K_X58_Y23_N0, M9K_X58_Y30_N0, M9K_X58_Y21_N0, M9K_X58_Y10_N0, M9K_X58_Y20_N0, M9K_X58_Y24_N0, M9K_X58_Y15_N0, M9K_X58_Y25_N0, M9K_X58_Y17_N0, M9K_X58_Y18_N0, M9K_X40_Y9_N0, M9K_X58_Y6_N0, M9K_X58_Y4_N0, M9K_X24_Y4_N0, M9K_X58_Y8_N0, M9K_X58_Y3_N0, M9K_X40_Y12_N0, M9K_X58_Y11_N0, M9K_X58_Y16_N0, M9K_X58_Y32_N0, M9K_X58_Y9_N0, M9K_X58_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 232               ;
; Simple Multipliers (18-bit)           ; 6           ; 1                   ; 116               ;
; Embedded Multiplier Blocks            ; 6           ; --                  ; 116               ;
; Embedded Multiplier 9-bit elements    ; 12          ; 2                   ; 232               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 5           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                             ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ADrms:ADrms_inst|lpm_mult:Mult0|mult_vct:auto_generated|mac_out2                                                                                                                                                                                                                                                                 ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ADrms:ADrms_inst|lpm_mult:Mult0|mult_vct:auto_generated|mac_mult1                                                                                                                                                                                                                                                             ;                            ; DSPMULT_X31_Y8_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; AGC:AGC_inst|lpm_mult:Mult0|mult_jgt:auto_generated|w161w[0]                                                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    AGC:AGC_inst|lpm_mult:Mult0|mult_jgt:auto_generated|mac_mult1                                                                                                                                                                                                                                                                 ;                            ; DSPMULT_X31_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; AGC:AGC_inst|lpm_mult:Mult0|mult_jgt:auto_generated|mac_out4                                                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    AGC:AGC_inst|lpm_mult:Mult0|mult_jgt:auto_generated|mac_mult3                                                                                                                                                                                                                                                                 ;                            ; DSPMULT_X31_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X47_Y17_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X47_Y18_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_mult_cell:the_nios2_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X47_Y16_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 12,952 / 116,715 ( 11 % ) ;
; C16 interconnects     ; 253 / 3,886 ( 7 % )       ;
; C4 interconnects      ; 7,591 / 73,752 ( 10 % )   ;
; Direct links          ; 1,604 / 116,715 ( 1 % )   ;
; Global clocks         ; 11 / 20 ( 55 % )          ;
; Local interconnects   ; 4,699 / 39,600 ( 12 % )   ;
; R24 interconnects     ; 375 / 3,777 ( 10 % )      ;
; R4 interconnects      ; 8,746 / 99,858 ( 9 % )    ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.92) ; Number of LABs  (Total = 765) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 102                           ;
; 2                                           ; 29                            ;
; 3                                           ; 21                            ;
; 4                                           ; 15                            ;
; 5                                           ; 14                            ;
; 6                                           ; 16                            ;
; 7                                           ; 16                            ;
; 8                                           ; 26                            ;
; 9                                           ; 27                            ;
; 10                                          ; 27                            ;
; 11                                          ; 22                            ;
; 12                                          ; 32                            ;
; 13                                          ; 25                            ;
; 14                                          ; 44                            ;
; 15                                          ; 82                            ;
; 16                                          ; 267                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.03) ; Number of LABs  (Total = 765) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 390                           ;
; 1 Clock                            ; 580                           ;
; 1 Clock enable                     ; 323                           ;
; 1 Sync. clear                      ; 21                            ;
; 1 Sync. load                       ; 33                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 72                            ;
; 2 Clocks                           ; 131                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.52) ; Number of LABs  (Total = 765) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 31                            ;
; 2                                            ; 76                            ;
; 3                                            ; 11                            ;
; 4                                            ; 20                            ;
; 5                                            ; 8                             ;
; 6                                            ; 17                            ;
; 7                                            ; 6                             ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 10                            ;
; 11                                           ; 10                            ;
; 12                                           ; 11                            ;
; 13                                           ; 15                            ;
; 14                                           ; 25                            ;
; 15                                           ; 27                            ;
; 16                                           ; 33                            ;
; 17                                           ; 30                            ;
; 18                                           ; 17                            ;
; 19                                           ; 28                            ;
; 20                                           ; 30                            ;
; 21                                           ; 29                            ;
; 22                                           ; 34                            ;
; 23                                           ; 35                            ;
; 24                                           ; 39                            ;
; 25                                           ; 31                            ;
; 26                                           ; 30                            ;
; 27                                           ; 28                            ;
; 28                                           ; 25                            ;
; 29                                           ; 24                            ;
; 30                                           ; 20                            ;
; 31                                           ; 13                            ;
; 32                                           ; 39                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.27) ; Number of LABs  (Total = 765) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 143                           ;
; 2                                               ; 126                           ;
; 3                                               ; 72                            ;
; 4                                               ; 58                            ;
; 5                                               ; 33                            ;
; 6                                               ; 18                            ;
; 7                                               ; 39                            ;
; 8                                               ; 44                            ;
; 9                                               ; 29                            ;
; 10                                              ; 33                            ;
; 11                                              ; 21                            ;
; 12                                              ; 21                            ;
; 13                                              ; 33                            ;
; 14                                              ; 25                            ;
; 15                                              ; 15                            ;
; 16                                              ; 32                            ;
; 17                                              ; 5                             ;
; 18                                              ; 2                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 2                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.25) ; Number of LABs  (Total = 765) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 101                           ;
; 3                                            ; 77                            ;
; 4                                            ; 46                            ;
; 5                                            ; 22                            ;
; 6                                            ; 19                            ;
; 7                                            ; 35                            ;
; 8                                            ; 22                            ;
; 9                                            ; 36                            ;
; 10                                           ; 31                            ;
; 11                                           ; 21                            ;
; 12                                           ; 23                            ;
; 13                                           ; 22                            ;
; 14                                           ; 19                            ;
; 15                                           ; 21                            ;
; 16                                           ; 19                            ;
; 17                                           ; 17                            ;
; 18                                           ; 18                            ;
; 19                                           ; 17                            ;
; 20                                           ; 37                            ;
; 21                                           ; 19                            ;
; 22                                           ; 23                            ;
; 23                                           ; 11                            ;
; 24                                           ; 11                            ;
; 25                                           ; 10                            ;
; 26                                           ; 12                            ;
; 27                                           ; 14                            ;
; 28                                           ; 10                            ;
; 29                                           ; 14                            ;
; 30                                           ; 8                             ;
; 31                                           ; 7                             ;
; 32                                           ; 2                             ;
; 33                                           ; 6                             ;
; 34                                           ; 3                             ;
; 35                                           ; 3                             ;
; 36                                           ; 3                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 182          ; 36           ; 182          ; 0            ; 0            ; 186       ; 182          ; 0            ; 186       ; 186       ; 0            ; 0            ; 0            ; 0            ; 145          ; 0            ; 0            ; 145          ; 0            ; 0            ; 59           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 186       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 150          ; 4            ; 186          ; 186          ; 0         ; 4            ; 186          ; 0         ; 0         ; 186          ; 186          ; 186          ; 186          ; 41           ; 186          ; 186          ; 41           ; 186          ; 186          ; 127          ; 186          ; 186          ; 186          ; 186          ; 186          ; 186          ; 0         ; 186          ; 186          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLK_IN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_OUT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[16]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[17]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[18]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[19]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[20]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_ADDR[21]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_WR_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_SEL_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_RD_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Flash_WP            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Flash_RST_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Flash_BYTE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RST_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_CS_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RD_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_WR_N            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TOUCH_RST_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TOUCH_SCL           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PA[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PD[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_DATA[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_DATA[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_DATA[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_DATA[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_DATA[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_DATA[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_DATA[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_DATA[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TOUCH_SDA           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PB[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_PC[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST_N               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_50M             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TOUCH_INT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW_CODE             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW_CODE_L           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW_CODE_R           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; 3.3V          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP4CE40F23C8 for design "lemon"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/whu/EI/FPGA/project/audio_amp/Model/db/pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: D:/whu/EI/FPGA/project/audio_amp/Model/db/pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -75 degrees (-2083 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port File: D:/whu/EI/FPGA/project/audio_amp/Model/db/pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 122, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port File: D:/whu/EI/FPGA/project/audio_amp/Model/db/pll_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23C8 is compatible
    Info (176445): Device EP4CE30F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (169197): Configuration voltage level is automatically enforced for the device family 'Cyclone IV E' with the configuration scheme 'Active Serial'
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios2/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'nios2/synthesis/submodules/nios2_cpu_cpu.sdc'
Info (332104): Reading SDC File: 'lemon.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332060): Node: CLK_50M was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios2:nios2_inst|nios2_sdram:sdram|m_addr[0] is being clocked by CLK_50M
Warning (332060): Node: key:key_inst|count[31] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register key:key_inst|value[2] is being clocked by key:key_inst|count[31]
Warning (332060): Node: ctouchint:ctouchint_inst|cnt[13] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register ctouchint:ctouchint_inst|buff[1] is being clocked by ctouchint:ctouchint_inst|cnt[13]
Warning (332060): Node: ADrms:ADrms_inst|found was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register AGC:AGC_inst|d1[10] is being clocked by ADrms:ADrms_inst|found
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Warning (332061): Virtual clock CLK_50 is never referenced in any input or output delay assignment.
Warning (332061): Virtual clock CLK_100M is never referenced in any input or output delay assignment.
Warning (332061): Virtual clock DRAM_CLK is never referenced in any input or output delay assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000       CLK_50
    Info (332111):   10.000     CLK_100M
    Info (332111):   10.000     DRAM_CLK
Info (176353): Automatically promoted node CLK_50M~input (placed in PIN G21 (CLK4, DIFFCLK_2p)) File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2) File: D:/whu/EI/FPGA/project/audio_amp/Model/db/pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2) File: D:/whu/EI/FPGA/project/audio_amp/Model/db/pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_2) File: D:/whu/EI/FPGA/project/audio_amp/Model/db/pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ADrms:ADrms_inst|found  File: D:/whu/EI/FPGA/project/audio_amp/Model/adrms.v Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ADrms:ADrms_inst|RMS[11] File: D:/whu/EI/FPGA/project/audio_amp/Model/adrms.v Line: 51
        Info (176357): Destination node ADrms:ADrms_inst|RMS[10] File: D:/whu/EI/FPGA/project/audio_amp/Model/adrms.v Line: 51
        Info (176357): Destination node ADrms:ADrms_inst|RMS[9] File: D:/whu/EI/FPGA/project/audio_amp/Model/adrms.v Line: 51
        Info (176357): Destination node ADrms:ADrms_inst|RMS[8] File: D:/whu/EI/FPGA/project/audio_amp/Model/adrms.v Line: 51
        Info (176357): Destination node ADrms:ADrms_inst|RMS[7] File: D:/whu/EI/FPGA/project/audio_amp/Model/adrms.v Line: 51
        Info (176357): Destination node ADrms:ADrms_inst|RMS[6] File: D:/whu/EI/FPGA/project/audio_amp/Model/adrms.v Line: 51
        Info (176357): Destination node ADrms:ADrms_inst|RMS[5] File: D:/whu/EI/FPGA/project/audio_amp/Model/adrms.v Line: 51
        Info (176357): Destination node ADrms:ADrms_inst|RMS[4] File: D:/whu/EI/FPGA/project/audio_amp/Model/adrms.v Line: 51
        Info (176357): Destination node ADrms:ADrms_inst|RMS[3] File: D:/whu/EI/FPGA/project/audio_amp/Model/adrms.v Line: 51
        Info (176357): Destination node ADrms:ADrms_inst|RMS[2] File: D:/whu/EI/FPGA/project/audio_amp/Model/adrms.v Line: 51
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node key:key_inst|count[31]  File: D:/whu/EI/FPGA/project/audio_amp/Model/ipcore/key.v Line: 82
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node key:key_inst|count[31]~93 File: D:/whu/EI/FPGA/project/audio_amp/Model/ipcore/key.v Line: 82
Info (176353): Automatically promoted node ctouchint:ctouchint_inst|cnt[13]  File: D:/whu/EI/FPGA/project/audio_amp/Model/ipcore/ctouchint.v Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ctouchint:ctouchint_inst|cnt[13]~37 File: D:/whu/EI/FPGA/project/audio_amp/Model/ipcore/ctouchint.v Line: 11
Info (176353): Automatically promoted node nios2:nios2_inst|altera_reset_controller:rst_controller|r_sync_rst  File: D:/whu/EI/FPGA/project/audio_amp/Model/nios2/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios2:nios2_inst|nios2_sdram:sdram|active_rnw~3 File: D:/whu/EI/FPGA/project/audio_amp/Model/nios2/synthesis/submodules/nios2_sdram.v Line: 215
        Info (176357): Destination node nios2:nios2_inst|nios2_sdram:sdram|active_cs_n~1 File: D:/whu/EI/FPGA/project/audio_amp/Model/nios2/synthesis/submodules/nios2_sdram.v Line: 212
        Info (176357): Destination node nios2:nios2_inst|altera_reset_controller:rst_controller|WideOr0~0 File: D:/whu/EI/FPGA/project/audio_amp/Model/nios2/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node nios2:nios2_inst|nios2_cpu:cpu|nios2_cpu_cpu:cpu|nios2_cpu_cpu_nios2_oci:the_nios2_cpu_cpu_nios2_oci|nios2_cpu_cpu_nios2_oci_debug:the_nios2_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga/17.0/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
        Info (176357): Destination node nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|grant_reg~0 File: D:/whu/EI/FPGA/project/audio_amp/Model/nios2/synthesis/submodules/nios2_tristate_conduit_bridge.sv Line: 48
        Info (176357): Destination node nios2:nios2_inst|nios2_sdram:sdram|i_refs[0] File: D:/whu/EI/FPGA/project/audio_amp/Model/nios2/synthesis/submodules/nios2_sdram.v Line: 356
        Info (176357): Destination node nios2:nios2_inst|nios2_sdram:sdram|i_refs[2] File: D:/whu/EI/FPGA/project/audio_amp/Model/nios2/synthesis/submodules/nios2_sdram.v Line: 356
        Info (176357): Destination node nios2:nios2_inst|nios2_sdram:sdram|i_refs[1] File: D:/whu/EI/FPGA/project/audio_amp/Model/nios2/synthesis/submodules/nios2_sdram.v Line: 356
        Info (176357): Destination node nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_address_outen_reg~0 File: D:/whu/EI/FPGA/project/audio_amp/Model/nios2/synthesis/submodules/nios2_tristate_conduit_bridge.sv Line: 164
        Info (176357): Destination node nios2:nios2_inst|nios2_tristate_conduit_bridge:tristate_conduit_bridge|generic_tristate_controller_tcm_write_n_outen_reg~0 File: D:/whu/EI/FPGA/project/audio_amp/Model/nios2/synthesis/submodules/nios2_tristate_conduit_bridge.sv Line: 59
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga/17.0/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga/17.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga/17.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga/17.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node nios2:nios2_inst|altera_reset_controller:rst_controller|merged_reset~0  File: D:/whu/EI/FPGA/project/audio_amp/Model/nios2/synthesis/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 82 register duplicates
Warning (15064): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/whu/EI/FPGA/project/audio_amp/Model/db/pll_altpll.v Line: 44
Warning (15064): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "GPIO_PC[14]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/whu/EI/FPGA/project/audio_amp/Model/db/pll_altpll.v Line: 44
Warning (15064): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[2] feeds output pin "CLK_OUT~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/whu/EI/FPGA/project/audio_amp/Model/db/pll_altpll.v Line: 44
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X34_Y22 to location X44_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 1.07 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (169197): Configuration voltage level is automatically enforced for the device family 'Cyclone IV E' with the configuration scheme 'Active Serial'
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 145 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLK_IN uses I/O standard 3.3-V LVTTL at A12 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 10
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at H20 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 15
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at H19 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 15
    Info (169178): Pin FLASH_ADDR[0] uses I/O standard 3.3-V LVTTL at Y2 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[1] uses I/O standard 3.3-V LVTTL at P7 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[2] uses I/O standard 3.3-V LVTTL at P5 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[3] uses I/O standard 3.3-V LVTTL at P6 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[4] uses I/O standard 3.3-V LVTTL at N7 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[5] uses I/O standard 3.3-V LVTTL at N5 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[6] uses I/O standard 3.3-V LVTTL at N6 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[7] uses I/O standard 3.3-V LVTTL at M8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[8] uses I/O standard 3.3-V LVTTL at M4 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[9] uses I/O standard 3.3-V LVTTL at P2 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[10] uses I/O standard 3.3-V LVTTL at N2 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[11] uses I/O standard 3.3-V LVTTL at N1 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[12] uses I/O standard 3.3-V LVTTL at M3 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[13] uses I/O standard 3.3-V LVTTL at M2 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[14] uses I/O standard 3.3-V LVTTL at M1 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[15] uses I/O standard 3.3-V LVTTL at L7 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[16] uses I/O standard 3.3-V LVTTL at L6 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[17] uses I/O standard 3.3-V LVTTL at R5 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[18] uses I/O standard 3.3-V LVTTL at M5 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[19] uses I/O standard 3.3-V LVTTL at M6 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[20] uses I/O standard 3.3-V LVTTL at P1 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_ADDR[21] uses I/O standard 3.3-V LVTTL at P3 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 34
    Info (169178): Pin FLASH_WR_N uses I/O standard 3.3-V LVTTL at P4 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 35
    Info (169178): Pin FLASH_SEL_N uses I/O standard 3.3-V LVTTL at N8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 36
    Info (169178): Pin FLASH_RD_N uses I/O standard 3.3-V LVTTL at R6 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 37
    Info (169178): Pin GPIO_PA[0] uses I/O standard 3.3-V LVTTL at Y22 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[1] uses I/O standard 3.3-V LVTTL at U20 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[2] uses I/O standard 3.3-V LVTTL at W22 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[3] uses I/O standard 3.3-V LVTTL at V22 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[4] uses I/O standard 3.3-V LVTTL at U22 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[5] uses I/O standard 3.3-V LVTTL at R22 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[6] uses I/O standard 3.3-V LVTTL at P22 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[7] uses I/O standard 3.3-V LVTTL at N20 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[8] uses I/O standard 3.3-V LVTTL at N22 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[9] uses I/O standard 3.3-V LVTTL at M22 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[10] uses I/O standard 3.3-V LVTTL at M20 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[11] uses I/O standard 3.3-V LVTTL at R20 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[12] uses I/O standard 3.3-V LVTTL at W20 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[13] uses I/O standard 3.3-V LVTTL at W19 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[14] uses I/O standard 3.3-V LVTTL at M16 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PA[15] uses I/O standard 3.3-V LVTTL at K7 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169178): Pin GPIO_PB[2] uses I/O standard 3.3-V LVTTL at W21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[3] uses I/O standard 3.3-V LVTTL at V21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[4] uses I/O standard 3.3-V LVTTL at U21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[5] uses I/O standard 3.3-V LVTTL at R21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[6] uses I/O standard 3.3-V LVTTL at P21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[7] uses I/O standard 3.3-V LVTTL at N19 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[8] uses I/O standard 3.3-V LVTTL at N21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[9] uses I/O standard 3.3-V LVTTL at M21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[10] uses I/O standard 3.3-V LVTTL at M19 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[11] uses I/O standard 3.3-V LVTTL at P17 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[12] uses I/O standard 3.3-V LVTTL at AA21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[13] uses I/O standard 3.3-V LVTTL at R19 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[14] uses I/O standard 3.3-V LVTTL at P20 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[15] uses I/O standard 3.3-V LVTTL at J7 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PC[12] uses I/O standard 3.3-V LVTTL at V9 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PD[0] uses I/O standard 3.3-V LVTTL at V6 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[1] uses I/O standard 3.3-V LVTTL at AA3 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[2] uses I/O standard 3.3-V LVTTL at W6 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[3] uses I/O standard 3.3-V LVTTL at AA5 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[4] uses I/O standard 3.3-V LVTTL at W7 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[5] uses I/O standard 3.3-V LVTTL at U9 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[6] uses I/O standard 3.3-V LVTTL at AA7 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[7] uses I/O standard 3.3-V LVTTL at AA8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[8] uses I/O standard 3.3-V LVTTL at AA9 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[9] uses I/O standard 3.3-V LVTTL at W10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[10] uses I/O standard 3.3-V LVTTL at AA10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[11] uses I/O standard 3.3-V LVTTL at Y8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[12] uses I/O standard 3.3-V LVTTL at V10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[13] uses I/O standard 3.3-V LVTTL at Y6 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[14] uses I/O standard 3.3-V LVTTL at Y4 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin GPIO_PD[15] uses I/O standard 3.3-V LVTTL at AA4 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at D10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at H10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at E9 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at F9 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at G9 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at G11 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at F8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at A8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at B9 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at A9 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at C10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at B10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at A10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at E10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at F10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 21
    Info (169178): Pin FLASH_DATA[0] uses I/O standard 3.3-V LVTTL at R7 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 33
    Info (169178): Pin FLASH_DATA[1] uses I/O standard 3.3-V LVTTL at J6 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 33
    Info (169178): Pin FLASH_DATA[2] uses I/O standard 3.3-V LVTTL at H6 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 33
    Info (169178): Pin FLASH_DATA[3] uses I/O standard 3.3-V LVTTL at U1 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 33
    Info (169178): Pin FLASH_DATA[4] uses I/O standard 3.3-V LVTTL at V2 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 33
    Info (169178): Pin FLASH_DATA[5] uses I/O standard 3.3-V LVTTL at J8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 33
    Info (169178): Pin FLASH_DATA[6] uses I/O standard 3.3-V LVTTL at W1 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 33
    Info (169178): Pin FLASH_DATA[7] uses I/O standard 3.3-V LVTTL at Y1 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 33
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at D15 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at C17 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at H14 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at H15 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at E14 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at C15 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at G18 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at E12 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[8] uses I/O standard 3.3-V LVTTL at D20 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[9] uses I/O standard 3.3-V LVTTL at C20 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[10] uses I/O standard 3.3-V LVTTL at B21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[11] uses I/O standard 3.3-V LVTTL at B22 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[12] uses I/O standard 3.3-V LVTTL at C21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[13] uses I/O standard 3.3-V LVTTL at C22 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[14] uses I/O standard 3.3-V LVTTL at F19 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin LCD_DATA[15] uses I/O standard 3.3-V LVTTL at F20 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 43
    Info (169178): Pin TOUCH_SDA uses I/O standard 3.3-V LVTTL at D21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 53
    Info (169178): Pin GPIO_PB[0] uses I/O standard 3.3-V LVTTL at Y21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PB[1] uses I/O standard 3.3-V LVTTL at U19 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169178): Pin GPIO_PC[0] uses I/O standard 3.3-V LVTTL at V5 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[1] uses I/O standard 3.3-V LVTTL at AB3 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[2] uses I/O standard 3.3-V LVTTL at V7 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[3] uses I/O standard 3.3-V LVTTL at AB5 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[4] uses I/O standard 3.3-V LVTTL at Y7 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[5] uses I/O standard 3.3-V LVTTL at V8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[6] uses I/O standard 3.3-V LVTTL at AB7 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[7] uses I/O standard 3.3-V LVTTL at AB8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[8] uses I/O standard 3.3-V LVTTL at AB9 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[9] uses I/O standard 3.3-V LVTTL at Y10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[10] uses I/O standard 3.3-V LVTTL at AB10 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[11] uses I/O standard 3.3-V LVTTL at W8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[13] uses I/O standard 3.3-V LVTTL at V11 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[14] uses I/O standard 3.3-V LVTTL at Y3 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin GPIO_PC[15] uses I/O standard 3.3-V LVTTL at AB4 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169178): Pin RST_N uses I/O standard 3.3-V LVTTL at F16 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 12
    Info (169178): Pin KEY[3] uses I/O standard 3.3-V LVTTL at J18 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 57
    Info (169178): Pin CLK_50M uses I/O standard 3.3-V LVTTL at G21 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 9
    Info (169178): Pin KEY[2] uses I/O standard 3.3-V LVTTL at K17 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 57
    Info (169178): Pin TOUCH_INT uses I/O standard 3.3-V LVTTL at E22 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 51
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at K18 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 57
    Info (169178): Pin SW2 uses I/O standard 3.3-V LVTTL at F15 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 61
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at K19 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 57
    Info (169178): Pin SW1 uses I/O standard 3.3-V LVTTL at K8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 60
    Info (169178): Pin SW_CODE uses I/O standard 3.3-V LVTTL at E16 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 62
    Info (169178): Pin SW_CODE_L uses I/O standard 3.3-V LVTTL at L8 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 63
    Info (169178): Pin SW_CODE_R uses I/O standard 3.3-V LVTTL at D19 File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 64
Warning (169064): Following 63 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_PA[0] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[1] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[2] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[3] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[4] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[5] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[6] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[7] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[8] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[9] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[10] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[11] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[12] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[13] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[14] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PA[15] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 72
    Info (169065): Pin GPIO_PB[2] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[3] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[4] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[5] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[6] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[7] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[8] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[9] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[10] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[11] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[12] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[13] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[14] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PB[15] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PC[12] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PD[0] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[1] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[2] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[3] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[4] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[5] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[6] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[7] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[8] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[9] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[10] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[11] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[12] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[13] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[14] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PD[15] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 76
    Info (169065): Pin GPIO_PB[0] has a permanently enabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 73
    Info (169065): Pin GPIO_PC[0] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[1] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[2] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[3] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[4] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[5] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[6] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[7] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[8] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[9] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[10] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[11] has a permanently disabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[13] has a permanently enabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[14] has a permanently enabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
    Info (169065): Pin GPIO_PC[15] has a permanently enabled output enable File: D:/whu/EI/FPGA/project/audio_amp/Model/lemon.v Line: 74
Info (144001): Generated suppressed messages file D:/whu/EI/FPGA/project/audio_amp/Model/output_files/lemon.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 6060 megabytes
    Info: Processing ended: Mon Oct 24 22:02:16 2022
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/whu/EI/FPGA/project/audio_amp/Model/output_files/lemon.fit.smsg.


