TimeQuest Timing Analyzer report for cpu_core
Tue May 21 08:44:36 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CORE_CLK'
 13. Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 14. Slow 1200mV 85C Model Hold: 'i_CORE_CLK'
 15. Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'i_CORE_CLK'
 30. Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 31. Slow 1200mV 0C Model Hold: 'i_CORE_CLK'
 32. Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'i_CORE_CLK'
 46. Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 47. Fast 1200mV 0C Model Hold: 'i_CORE_CLK'
 48. Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; cpu_core                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F256C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; control_unit:INST_control_unit|r_state[3] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:INST_control_unit|r_state[3] } ;
; i_CORE_CLK                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CORE_CLK }                                ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 152.7 MHz  ; 152.7 MHz       ; i_CORE_CLK                                ;                                                ;
; 735.84 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -5.549 ; -740.259      ;
; control_unit:INST_control_unit|r_state[3] ; -3.127 ; -10.578       ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; i_CORE_CLK                                ; 0.011 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3] ; 0.358 ; 0.000         ;
+-------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -574.792      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -5.000        ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CORE_CLK'                                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                   ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -5.549 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.066     ; 6.478      ;
; -5.463 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 6.406      ;
; -5.408 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 6.338      ;
; -5.405 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 6.349      ;
; -5.288 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 6.216      ;
; -5.254 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 6.197      ;
; -5.233 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 6.161      ;
; -5.210 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.066     ; 6.139      ;
; -5.192 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 6.137      ;
; -5.190 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 6.120      ;
; -5.181 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 6.127      ;
; -5.147 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.053     ; 6.089      ;
; -5.114 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 6.048      ;
; -5.113 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 6.057      ;
; -5.104 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 6.048      ;
; -5.085 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 6.019      ;
; -5.036 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 5.980      ;
; -5.024 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.047     ; 5.972      ;
; -4.988 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.919      ;
; -4.980 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.911      ;
; -4.974 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.047     ; 5.922      ;
; -4.973 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.908      ;
; -4.967 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.897      ;
; -4.957 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.887      ;
; -4.946 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.881      ;
; -4.938 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.053     ; 5.880      ;
; -4.895 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 5.839      ;
; -4.894 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 5.839      ;
; -4.871 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 5.815      ;
; -4.866 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 5.810      ;
; -4.840 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.769      ;
; -4.818 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.750      ;
; -4.798 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.731      ;
; -4.770 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.701      ;
; -4.769 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.702      ;
; -4.764 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 5.709      ;
; -4.755 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.690      ;
; -4.754 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.697      ;
; -4.745 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.688      ;
; -4.744 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.673      ;
; -4.726 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.661      ;
; -4.718 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.645      ;
; -4.714 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.644      ;
; -4.702 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.631      ;
; -4.700 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.631      ;
; -4.699 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 5.643      ;
; -4.689 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                   ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.621      ;
; -4.685 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 5.630      ;
; -4.675 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.604      ;
; -4.671 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.603      ;
; -4.662 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 5.606      ;
; -4.658 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 5.602      ;
; -4.624 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.552      ;
; -4.624 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.560      ;
; -4.613 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.550      ;
; -4.598 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 5.543      ;
; -4.573 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.512      ;
; -4.567 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 5.511      ;
; -4.563 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 5.507      ;
; -4.545 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.488      ;
; -4.545 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.481      ;
; -4.538 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.473      ;
; -4.522 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.457      ;
; -4.518 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.453      ;
; -4.516 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.452      ;
; -4.500 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.439      ;
; -4.493 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.428      ;
; -4.491 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.427      ;
; -4.481 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.416      ;
; -4.480 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.417      ;
; -4.468 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 5.413      ;
; -4.465 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.395      ;
; -4.452 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.379      ;
; -4.441 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.380      ;
; -4.439 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.374      ;
; -4.436 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.364      ;
; -4.407 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.350      ;
; -4.405 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.339      ;
; -4.396 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.328      ;
; -4.395 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.324      ;
; -4.382 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 5.327      ;
; -4.380 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.319      ;
; -4.376 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.310      ;
; -4.367 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.310      ;
; -4.364 ; ALU:INST_ALU|r_ALU_carry_flag                                                                                    ; ALU:INST_ALU|r_ALU_Result[4]              ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.627     ; 4.222      ;
; -4.341 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.277      ;
; -4.327 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.262      ;
; -4.318 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.253      ;
; -4.315 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.249      ;
; -4.284 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.219      ;
; -4.280 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.215      ;
; -4.278 ; ALU:INST_ALU|r_ALU_carry_flag                                                                                    ; ALU:INST_ALU|r_ALU_Result[7]              ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.613     ; 4.150      ;
; -4.277 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.208      ;
; -4.271 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.207      ;
; -4.257 ; ALU:INST_ALU|r_ALU_carry_flag                                                                                    ; ALU:INST_ALU|r_ALU_Result[2]              ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.628     ; 4.114      ;
; -4.251 ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.378     ; 4.868      ;
; -4.242 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.178      ;
; -4.232 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.167      ;
; -4.228 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.163      ;
; -4.227 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.161      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.127 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.403      ; 4.015      ;
; -3.069 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.958      ;
; -2.961 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.403      ; 3.849      ;
; -2.935 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.824      ;
; -2.765 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 3.655      ;
; -2.669 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.403      ; 3.557      ;
; -2.646 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 3.536      ;
; -2.623 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 3.513      ;
; -2.612 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.406      ; 3.503      ;
; -2.609 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.408      ; 3.502      ;
; -2.608 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.497      ;
; -2.602 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.491      ;
; -2.586 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.402      ; 3.473      ;
; -2.577 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 3.467      ;
; -2.566 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.406      ; 3.457      ;
; -2.559 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.408      ; 3.452      ;
; -2.543 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.432      ;
; -2.535 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.424      ;
; -2.491 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.402      ; 3.378      ;
; -2.475 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.403      ; 3.363      ;
; -2.467 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.356      ;
; -2.461 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.408      ; 3.354      ;
; -2.450 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.339      ;
; -2.448 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.337      ;
; -2.435 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.324      ;
; -2.426 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 3.316      ;
; -2.411 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.300      ;
; -2.410 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.299      ;
; -2.407 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.296      ;
; -2.395 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.284      ;
; -2.388 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.408      ; 3.281      ;
; -2.375 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.264      ;
; -2.361 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.409      ; 3.255      ;
; -2.359 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 3.249      ;
; -2.304 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.193      ;
; -2.304 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.193      ;
; -2.285 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.393      ; 3.163      ;
; -2.251 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.140      ;
; -2.217 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 3.106      ;
; -2.196 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 3.086      ;
; -2.176 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.403      ; 3.064      ;
; -2.172 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.403      ; 3.060      ;
; -2.066 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 2.956      ;
; -2.035 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 2.925      ;
; -2.023 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.403      ; 2.911      ;
; -1.979 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 2.869      ;
; -1.972 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 2.862      ;
; -1.945 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 2.835      ;
; -1.867 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 2.757      ;
; -1.867 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 2.757      ;
; -1.768 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.391      ; 2.644      ;
; -1.740 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.391      ; 2.616      ;
; -1.706 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 2.596      ;
; -1.693 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.391      ; 2.569      ;
; -1.640 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.403      ; 2.528      ;
; -1.635 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 2.524      ;
; -1.601 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 2.490      ;
; -1.596 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.391      ; 2.472      ;
; -1.594 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.391      ; 2.470      ;
; -1.590 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.410      ; 2.485      ;
; -1.548 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.391      ; 2.424      ;
; -1.506 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 2.396      ;
; -1.495 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.389      ; 2.369      ;
; -1.467 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.398      ; 2.350      ;
; -1.395 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 2.284      ;
; -1.368 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.392      ; 2.245      ;
; -1.352 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.391      ; 2.228      ;
; -1.326 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.404      ; 2.215      ;
; -1.200 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.405      ; 2.090      ;
; -1.166 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.394      ; 2.045      ;
; -1.161 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.409      ; 2.055      ;
; -1.062 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.389      ; 1.936      ;
; -0.976 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.402      ; 1.863      ;
; -0.958 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.398      ; 1.841      ;
; -0.929 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.410      ; 1.824      ;
; -0.897 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.406      ; 1.788      ;
; -0.818 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.392      ; 1.695      ;
; -0.709 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.392      ; 1.586      ;
; -0.689 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.392      ; 1.566      ;
; -0.580 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.392      ; 1.457      ;
; -0.471 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.392      ; 1.348      ;
; -0.359 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.061     ; 1.293      ;
; -0.230 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 1.163      ;
; 0.296  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 0.637      ;
; 0.296  ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 0.637      ;
; 0.296  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 0.637      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.011 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.387      ; 2.784      ;
; 0.182 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.387      ; 2.955      ;
; 0.182 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.387      ; 2.955      ;
; 0.188 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.386      ; 2.960      ;
; 0.255 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.387      ; 3.028      ;
; 0.297 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.861      ;
; 0.317 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.389      ; 0.893      ;
; 0.322 ; InstrucReg:INST_InstrucReg|r_register[18]                      ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.886      ;
; 0.329 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.389      ; 0.905      ;
; 0.348 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.387      ; 3.121      ;
; 0.351 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.915      ;
; 0.355 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.386      ; 3.127      ;
; 0.357 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.381      ; 0.925      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_write_enable   ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_write_enable                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set              ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_INTERRUPT_active              ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; branch_control:INST_branch_control|r_INTERRUPT_enable          ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[1]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[1]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.382      ; 0.930      ;
; 0.361 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.386      ; 3.133      ;
; 0.362 ; control_unit:INST_control_unit|r_state[2]                      ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.580      ;
; 0.363 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.382      ; 0.932      ;
; 0.364 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.382      ; 0.933      ;
; 0.371 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[16]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.589      ;
; 0.371 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[24]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.589      ;
; 0.373 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[18]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.591      ;
; 0.373 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[22]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.591      ;
; 0.374 ; InstrucReg:INST_InstrucReg|r_register[26]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; InstrucReg:INST_InstrucReg|r_register[23]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.592      ;
; 0.376 ; InstrucReg:INST_InstrucReg|r_register[25]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.594      ;
; 0.388 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.382      ; 0.957      ;
; 0.393 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]           ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.611      ;
; 0.393 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.612      ;
; 0.395 ; InstrucReg:INST_InstrucReg|r_register[21]                      ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[8]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]           ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]           ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]           ; branch_control:INST_branch_control|r_PC_ADDRESS[3]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.613      ;
; 0.400 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; branch_control:INST_branch_control|r_PC_ADDRESS[5]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.619      ;
; 0.400 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; branch_control:INST_branch_control|r_PC_ADDRESS[2]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.619      ;
; 0.400 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set              ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.618      ;
; 0.413 ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.631      ;
; 0.418 ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.636      ;
; 0.431 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.649      ;
; 0.437 ; InstrucReg:INST_InstrucReg|r_register[30]                      ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[1]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.655      ;
; 0.438 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.656      ;
; 0.441 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.659      ;
; 0.441 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.659      ;
; 0.442 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.660      ;
; 0.442 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.660      ;
; 0.443 ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.661      ;
; 0.444 ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.662      ;
; 0.445 ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.663      ;
; 0.450 ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[0]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.668      ;
; 0.453 ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.671      ;
; 0.474 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.692      ;
; 0.475 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.693      ;
; 0.478 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.697      ;
; 0.480 ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[19]              ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.698      ;
; 0.481 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.700      ;
; 0.483 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.379      ; 3.248      ;
; 0.489 ; InstrucReg:INST_InstrucReg|r_register[4]                       ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[2]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.707      ;
; 0.491 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.382      ; 1.060      ;
; 0.492 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.386      ; 3.264      ;
; 0.498 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]           ; branch_control:INST_branch_control|r_PC_ADDRESS[0]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.716      ;
; 0.500 ; InstrucReg:INST_InstrucReg|r_register[5]                       ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[3]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.718      ;
; 0.512 ; branch_control:INST_branch_control|r_PC_ADDRESS[6]             ; branch_control:INST_branch_control|o_ADDRESS[6]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.060      ; 0.729      ;
; 0.513 ; branch_control:INST_branch_control|o_ADDRESS[8]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.732      ;
; 0.513 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.395      ; 3.294      ;
; 0.513 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.395      ; 3.294      ;
; 0.516 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.378      ; 3.280      ;
; 0.517 ; InstrucReg:INST_InstrucReg|r_register[24]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.736      ;
; 0.519 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.382      ; 3.287      ;
; 0.523 ; InstrucReg:INST_InstrucReg|r_register[3]                       ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.742      ;
; 0.526 ; InstrucReg:INST_InstrucReg|r_register[4]                       ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.744      ;
; 0.526 ; branch_control:INST_branch_control|r_PC_ADDRESS[1]             ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.060      ; 0.743      ;
; 0.527 ; branch_control:INST_branch_control|r_INTERRUPT_enable          ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.745      ;
; 0.527 ; branch_control:INST_branch_control|r_PC_ADDRESS[0]             ; branch_control:INST_branch_control|o_ADDRESS[0]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.060      ; 0.744      ;
; 0.529 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[5]            ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.381      ; 1.097      ;
; 0.530 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.381      ; 1.098      ;
; 0.530 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.389      ; 1.106      ;
; 0.533 ; branch_control:INST_branch_control|o_ADDRESS[3]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.752      ;
; 0.537 ; InstrucReg:INST_InstrucReg|r_register[19]                      ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[4]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.755      ;
; 0.537 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]        ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.380      ; 3.303      ;
; 0.538 ; InstrucReg:INST_InstrucReg|r_register[20]                      ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[6]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.756      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.358 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 0.577      ;
; 0.519 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.611      ; 0.817      ;
; 0.651 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.611      ; 0.949      ;
; 0.797 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 1.016      ;
; 0.861 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.611      ; 1.159      ;
; 0.935 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.063      ; 1.155      ;
; 0.998 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.611      ; 1.296      ;
; 1.111 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.611      ; 1.409      ;
; 1.187 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.611      ; 1.485      ;
; 1.236 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.628      ; 1.551      ;
; 1.301 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.624      ; 1.612      ;
; 1.317 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.624      ; 1.628      ;
; 1.366 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.628      ; 1.681      ;
; 1.412 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.617      ; 1.716      ;
; 1.422 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.620      ; 1.729      ;
; 1.436 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.610      ; 1.733      ;
; 1.488 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.627      ; 1.802      ;
; 1.497 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.627      ; 1.811      ;
; 1.507 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.613      ; 1.807      ;
; 1.521 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.608      ; 1.816      ;
; 1.541 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.621      ; 1.849      ;
; 1.592 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.610      ; 1.889      ;
; 1.619 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.610      ; 1.916      ;
; 1.633 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 1.943      ;
; 1.645 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.610      ; 1.942      ;
; 1.683 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.610      ; 1.980      ;
; 1.704 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.014      ;
; 1.726 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.036      ;
; 1.754 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.621      ; 2.062      ;
; 1.840 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.622      ; 2.149      ;
; 1.854 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.621      ; 2.162      ;
; 1.902 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.617      ; 2.206      ;
; 1.919 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.608      ; 2.214      ;
; 1.933 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.243      ;
; 1.936 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.246      ;
; 1.951 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.610      ; 2.248      ;
; 1.980 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.290      ;
; 2.018 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.622      ; 2.327      ;
; 2.029 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.621      ; 2.337      ;
; 2.055 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.622      ; 2.364      ;
; 2.059 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.624      ; 2.370      ;
; 2.067 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.610      ; 2.364      ;
; 2.071 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.381      ;
; 2.095 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.405      ;
; 2.117 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.624      ; 2.428      ;
; 2.118 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.428      ;
; 2.146 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.456      ;
; 2.149 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.459      ;
; 2.159 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.469      ;
; 2.184 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.494      ;
; 2.190 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.500      ;
; 2.198 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.622      ; 2.507      ;
; 2.204 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.514      ;
; 2.214 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.624      ; 2.525      ;
; 2.246 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.622      ; 2.555      ;
; 2.252 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.562      ;
; 2.271 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.581      ;
; 2.279 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.589      ;
; 2.280 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.622      ; 2.589      ;
; 2.292 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.612      ; 2.591      ;
; 2.365 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.675      ;
; 2.368 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.621      ; 2.676      ;
; 2.371 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.621      ; 2.679      ;
; 2.383 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.693      ;
; 2.394 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.704      ;
; 2.413 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.723      ;
; 2.431 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.741      ;
; 2.441 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.751      ;
; 2.442 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.752      ;
; 2.505 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.626      ; 2.818      ;
; 2.515 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.622      ; 2.824      ;
; 2.532 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.622      ; 2.841      ;
; 2.560 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.626      ; 2.873      ;
; 2.564 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.622      ; 2.873      ;
; 2.588 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.626      ; 2.901      ;
; 2.626 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 2.936      ;
; 2.643 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.626      ; 2.956      ;
; 2.686 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.624      ; 2.997      ;
; 2.688 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.621      ; 2.996      ;
; 2.693 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 3.003      ;
; 2.739 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.621      ; 3.047      ;
; 2.751 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.623      ; 3.061      ;
; 2.793 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.621      ; 3.101      ;
; 3.077 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.621      ; 3.385      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.218  ; 0.434        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.382  ; 0.566        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.382  ; 0.566        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.382  ; 0.566        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.763 ; 5.205 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 1.443 ; 1.498 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.780 ; 2.195 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.402 ; 2.936 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.265 ; 2.791 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.929 ; 2.423 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 2.065 ; 2.588 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 2.266 ; 2.716 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.988 ; 2.479 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.878 ; 2.329 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 2.261 ; 2.801 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.402 ; 2.936 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.244 ; 2.758 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 2.070 ; 2.572 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.925 ; 2.408 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 2.102 ; 2.615 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 2.126 ; 2.676 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.851 ; 2.320 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.934 ; 2.413 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 2.061 ; 2.580 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 2.244 ; 2.758 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -1.684 ; -2.091 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 0.262  ; 0.143  ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.398 ; -1.794 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -1.443 ; -1.858 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.841 ; -2.322 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.522 ; -1.966 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.649 ; -2.122 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.869 ; -2.296 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.579 ; -2.020 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.443 ; -1.858 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.833 ; -2.330 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.972 ; -2.456 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.455 ; -1.890 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.662 ; -2.126 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.527 ; -1.975 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.690 ; -2.170 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.680 ; -2.194 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.455 ; -1.890 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.545 ; -2.002 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.654 ; -2.135 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.832 ; -2.310 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 3.365 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 3.365 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 3.356 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 3.356 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 7.195 ; 7.335 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 6.359 ; 6.350 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 6.928 ; 6.987 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 5.945 ; 5.912 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 5.676 ; 5.727 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 6.332 ; 6.368 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 7.195 ; 7.335 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 5.866 ; 5.914 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 5.797 ; 5.811 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 6.565 ; 6.678 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 6.945 ; 7.118 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 5.799 ; 5.827 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 6.945 ; 7.118 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 6.206 ; 6.281 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 5.259 ; 5.270 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 6.280 ; 6.323 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 6.068 ; 6.080 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 5.239 ; 5.251 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 5.244 ; 5.239 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 6.459 ; 6.494 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 6.082 ; 6.117 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 6.082 ; 6.117 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 5.747 ; 5.789 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 6.031 ; 6.070 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 5.955 ; 5.961 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 6.586 ; 6.642 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 5.881 ; 5.943 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 5.960 ; 5.943 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 6.229 ; 6.255 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 6.586 ; 6.642 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 6.180 ; 6.164 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 5.937 ; 6.004 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 5.978 ; 5.980 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 6.437 ; 6.431 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 6.739 ; 6.817 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 7.165 ; 7.358 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 7.165 ; 7.358 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 5.788 ; 5.816 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 6.570 ; 6.572 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 6.010 ; 5.988 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 6.163 ; 6.254 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 5.725 ; 5.729 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 5.524 ; 5.527 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 5.497 ; 5.491 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 6.163 ; 6.254 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 6.160 ; 6.130 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 5.727 ; 5.734 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 5.928 ; 6.000 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 5.706 ; 5.727 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 7.250 ; 7.374 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 6.759 ; 6.866 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 6.230 ; 6.225 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 5.278 ; 5.296 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 6.759 ; 6.866 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 5.892 ; 5.888 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 6.051 ; 6.072 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 5.882 ; 5.859 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 3.313 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 3.313 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 3.302 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 3.302 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 5.557 ; 5.606 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 6.213 ; 6.204 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 6.753 ; 6.807 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 5.810 ; 5.776 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 5.557 ; 5.606 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 6.187 ; 6.222 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 7.064 ; 7.201 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 5.739 ; 5.784 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 5.674 ; 5.687 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 6.457 ; 6.569 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 5.132 ; 5.130 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 5.670 ; 5.695 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 6.824 ; 6.994 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 6.061 ; 6.131 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 5.151 ; 5.160 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 6.132 ; 6.171 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 5.928 ; 5.938 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 5.132 ; 5.141 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 5.136 ; 5.130 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 6.302 ; 6.334 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 5.619 ; 5.657 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 5.942 ; 5.973 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 5.619 ; 5.657 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 5.892 ; 5.927 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 5.819 ; 5.822 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 5.748 ; 5.805 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 5.748 ; 5.805 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 5.823 ; 5.806 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 6.088 ; 6.113 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 6.431 ; 6.485 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 6.035 ; 6.018 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 5.809 ; 5.872 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 5.841 ; 5.841 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 6.282 ; 6.274 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 6.572 ; 6.644 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 5.659 ; 5.684 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 6.981 ; 7.164 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 5.659 ; 5.684 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 6.410 ; 6.410 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 5.871 ; 5.848 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 5.380 ; 5.372 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 5.598 ; 5.600 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 5.406 ; 5.407 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 5.380 ; 5.372 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 6.019 ; 6.104 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 6.016 ; 5.985 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 5.601 ; 5.605 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 5.800 ; 5.868 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 5.580 ; 5.598 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 7.113 ; 7.235 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 5.171 ; 5.186 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 6.089 ; 6.084 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 5.171 ; 5.186 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 6.597 ; 6.699 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 5.759 ; 5.752 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 5.918 ; 5.937 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 5.749 ; 5.725 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 172.15 MHz ; 172.15 MHz      ; i_CORE_CLK                                ;                                                ;
; 829.19 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -4.809 ; -625.030      ;
; control_unit:INST_control_unit|r_state[3] ; -2.785 ; -9.570        ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -0.001 ; -0.001        ;
; control_unit:INST_control_unit|r_state[3] ; 0.312  ; 0.000         ;
+-------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -574.792      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -5.000        ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                   ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -4.809 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.747      ;
; -4.735 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 5.687      ;
; -4.691 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.630      ;
; -4.686 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 5.639      ;
; -4.645 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.582      ;
; -4.556 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 5.508      ;
; -4.545 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.483      ;
; -4.523 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.460      ;
; -4.506 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 5.458      ;
; -4.491 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 5.444      ;
; -4.486 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.425      ;
; -4.449 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.044     ; 5.400      ;
; -4.438 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 5.391      ;
; -4.413 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 5.357      ;
; -4.412 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 5.365      ;
; -4.386 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 5.330      ;
; -4.377 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 5.331      ;
; -4.365 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 5.318      ;
; -4.345 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.284      ;
; -4.337 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 5.282      ;
; -4.332 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.271      ;
; -4.330 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 5.285      ;
; -4.328 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 5.273      ;
; -4.303 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.241      ;
; -4.288 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.227      ;
; -4.270 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.044     ; 5.221      ;
; -4.233 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 5.186      ;
; -4.229 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 5.181      ;
; -4.214 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 5.167      ;
; -4.210 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 5.163      ;
; -4.196 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.134      ;
; -4.189 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.129      ;
; -4.178 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.116      ;
; -4.155 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.093      ;
; -4.141 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 5.093      ;
; -4.127 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.070      ;
; -4.126 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.062      ;
; -4.120 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.058      ;
; -4.110 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 5.062      ;
; -4.107 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.045      ;
; -4.104 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 5.056      ;
; -4.100 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.043      ;
; -4.098 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.036      ;
; -4.090 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 5.035      ;
; -4.089 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.027      ;
; -4.083 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                   ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.022      ;
; -4.063 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 5.008      ;
; -4.063 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                   ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.003      ;
; -4.058 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 5.011      ;
; -4.050 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 5.002      ;
; -4.035 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 4.988      ;
; -4.032 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.969      ;
; -4.030 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 4.983      ;
; -4.010 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.954      ;
; -4.005 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 4.951      ;
; -3.995 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.940      ;
; -3.975 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 4.927      ;
; -3.950 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 4.903      ;
; -3.950 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.895      ;
; -3.948 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.893      ;
; -3.948 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8]                                                   ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 4.901      ;
; -3.934 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.048     ; 4.881      ;
; -3.930 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 4.876      ;
; -3.925 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 4.877      ;
; -3.910 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.855      ;
; -3.907 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.851      ;
; -3.906 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.843      ;
; -3.892 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.837      ;
; -3.887 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.832      ;
; -3.886 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.822      ;
; -3.883 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.048     ; 4.830      ;
; -3.880 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.824      ;
; -3.865 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.810      ;
; -3.862 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.806      ;
; -3.860 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 4.812      ;
; -3.858 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                        ; ALU:INST_ALU|r_ALU_Result[0]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.795      ;
; -3.847 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.792      ;
; -3.845 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                   ; ALU:INST_ALU|r_ALU_Result[2]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.783      ;
; -3.811 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                   ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.751      ;
; -3.810 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.755      ;
; -3.809 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                                                                        ; ALU:INST_ALU|r_ALU_Result[7]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 4.761      ;
; -3.801 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.746      ;
; -3.801 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.745      ;
; -3.787 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 4.739      ;
; -3.782 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.726      ;
; -3.775 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[3]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 4.727      ;
; -3.772 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.717      ;
; -3.770 ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.340     ; 4.425      ;
; -3.770 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8]                                                   ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.715      ;
; -3.760 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.704      ;
; -3.759 ; ALU:INST_ALU|r_ALU_carry_flag                                                                                    ; ALU:INST_ALU|r_ALU_Result[4]              ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.499     ; 3.745      ;
; -3.757 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.697      ;
; -3.755 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.699      ;
; -3.737 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                                                                        ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.676      ;
; -3.734 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                                                                        ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.679      ;
; -3.732 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8]                                                   ; ALU:INST_ALU|r_ALU_Result[5]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.050     ; 4.677      ;
; -3.731 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                        ; ALU:INST_ALU|r_ALU_Result[6]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.675      ;
; -3.710 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6]                                                   ; ALU:INST_ALU|r_ALU_Result[4]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.651      ;
; -3.697 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                        ; ALU:INST_ALU|r_ALU_Result[1]              ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.636      ;
; -3.685 ; ALU:INST_ALU|r_ALU_carry_flag                                                                                    ; ALU:INST_ALU|r_ALU_Result[7]              ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.485     ; 3.685      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.785 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 3.571      ;
; -2.728 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 3.515      ;
; -2.708 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 3.494      ;
; -2.662 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 3.449      ;
; -2.473 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 3.259      ;
; -2.399 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 3.185      ;
; -2.387 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.303      ; 3.175      ;
; -2.367 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 3.154      ;
; -2.358 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 3.144      ;
; -2.340 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.304      ; 3.129      ;
; -2.318 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 3.104      ;
; -2.311 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.300      ; 3.096      ;
; -2.303 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 3.090      ;
; -2.286 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 3.073      ;
; -2.276 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 3.062      ;
; -2.274 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 3.061      ;
; -2.264 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 3.051      ;
; -2.261 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.303      ; 3.049      ;
; -2.261 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 3.048      ;
; -2.215 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 3.002      ;
; -2.208 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.994      ;
; -2.191 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.978      ;
; -2.190 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.304      ; 2.979      ;
; -2.189 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.976      ;
; -2.188 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.300      ; 2.973      ;
; -2.178 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.965      ;
; -2.177 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.964      ;
; -2.170 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.957      ;
; -2.164 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.950      ;
; -2.151 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.938      ;
; -2.139 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.925      ;
; -2.135 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.305      ; 2.925      ;
; -2.135 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.922      ;
; -2.134 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.920      ;
; -2.111 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.898      ;
; -2.108 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.895      ;
; -2.059 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.846      ;
; -2.031 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.289      ; 2.805      ;
; -2.029 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.816      ;
; -1.988 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.774      ;
; -1.965 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.751      ;
; -1.922 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.708      ;
; -1.868 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.305      ; 2.658      ;
; -1.831 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.617      ;
; -1.787 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.305      ; 2.577      ;
; -1.784 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.570      ;
; -1.776 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.562      ;
; -1.732 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.518      ;
; -1.694 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.305      ; 2.484      ;
; -1.689 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.475      ;
; -1.629 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.287      ; 2.401      ;
; -1.586 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.287      ; 2.358      ;
; -1.540 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.304      ; 2.329      ;
; -1.505 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.287      ; 2.277      ;
; -1.482 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.268      ;
; -1.479 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.287      ; 2.251      ;
; -1.465 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.287      ; 2.237      ;
; -1.445 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.308      ; 2.238      ;
; -1.443 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.230      ;
; -1.413 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.302      ; 2.200      ;
; -1.381 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.287      ; 2.153      ;
; -1.372 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.158      ;
; -1.369 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.284      ; 2.138      ;
; -1.355 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.293      ; 2.133      ;
; -1.287 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.299      ; 2.071      ;
; -1.253 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.290      ; 2.028      ;
; -1.219 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.005      ;
; -1.201 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.287      ; 1.973      ;
; -1.099 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.300      ; 1.884      ;
; -1.035 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.305      ; 1.825      ;
; -1.034 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.292      ; 1.811      ;
; -0.967 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.284      ; 1.736      ;
; -0.903 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.297      ; 1.685      ;
; -0.883 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.293      ; 1.661      ;
; -0.840 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.308      ; 1.633      ;
; -0.836 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.300      ; 1.621      ;
; -0.759 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.290      ; 1.534      ;
; -0.628 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.290      ; 1.403      ;
; -0.617 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.290      ; 1.392      ;
; -0.521 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.290      ; 1.296      ;
; -0.419 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.290      ; 1.194      ;
; -0.206 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.052     ; 1.149      ;
; -0.097 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.054     ; 1.038      ;
; 0.378  ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.055     ; 0.562      ;
; 0.378  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.055     ; 0.562      ;
; 0.379  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.054     ; 0.562      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.001 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.195      ; 2.548      ;
; 0.112  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.194      ; 2.660      ;
; 0.127  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.195      ; 2.676      ;
; 0.127  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.195      ; 2.676      ;
; 0.193  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.195      ; 2.742      ;
; 0.272  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.194      ; 2.820      ;
; 0.283  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.194      ; 2.831      ;
; 0.293  ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.337      ; 0.799      ;
; 0.304  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.349      ; 0.822      ;
; 0.311  ; InstrucReg:INST_InstrucReg|r_register[18]                      ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.338      ; 0.818      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_write_enable   ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_write_enable                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; control_unit:INST_control_unit|r_INTERRUPT_PC_set              ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; control_unit:INST_control_unit|r_INTERRUPT_active              ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; branch_control:INST_branch_control|r_INTERRUPT_enable          ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[1]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[1]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.349      ; 0.831      ;
; 0.318  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.195      ; 2.867      ;
; 0.320  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.519      ;
; 0.321  ; control_unit:INST_control_unit|r_state[2]                      ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.519      ;
; 0.330  ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[16]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.529      ;
; 0.330  ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[24]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.529      ;
; 0.331  ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[18]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.530      ;
; 0.332  ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[22]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.531      ;
; 0.339  ; InstrucReg:INST_InstrucReg|r_register[23]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.538      ;
; 0.339  ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.337      ; 0.845      ;
; 0.340  ; InstrucReg:INST_InstrucReg|r_register[26]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.539      ;
; 0.341  ; InstrucReg:INST_InstrucReg|r_register[25]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.539      ;
; 0.341  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.850      ;
; 0.345  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.855      ;
; 0.347  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.857      ;
; 0.348  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.858      ;
; 0.356  ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]           ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.555      ;
; 0.356  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.555      ;
; 0.357  ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]           ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.556      ;
; 0.357  ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]           ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.556      ;
; 0.357  ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]           ; branch_control:INST_branch_control|r_PC_ADDRESS[3]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.556      ;
; 0.358  ; InstrucReg:INST_InstrucReg|r_register[21]                      ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[8]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.557      ;
; 0.361  ; control_unit:INST_control_unit|r_INTERRUPT_PC_set              ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.560      ;
; 0.362  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; branch_control:INST_branch_control|r_PC_ADDRESS[5]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.560      ;
; 0.362  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; branch_control:INST_branch_control|r_PC_ADDRESS[2]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.560      ;
; 0.366  ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.564      ;
; 0.371  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.881      ;
; 0.377  ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.575      ;
; 0.380  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.579      ;
; 0.390  ; InstrucReg:INST_InstrucReg|r_register[30]                      ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[1]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.589      ;
; 0.391  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.590      ;
; 0.391  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.590      ;
; 0.393  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.592      ;
; 0.393  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.592      ;
; 0.394  ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.593      ;
; 0.394  ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.593      ;
; 0.394  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.593      ;
; 0.396  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.595      ;
; 0.400  ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[0]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.599      ;
; 0.408  ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.607      ;
; 0.413  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.194      ; 2.961      ;
; 0.422  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.620      ;
; 0.423  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.621      ;
; 0.432  ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[19]              ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.631      ;
; 0.432  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.630      ;
; 0.434  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.189      ; 2.977      ;
; 0.435  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.633      ;
; 0.441  ; InstrucReg:INST_InstrucReg|r_register[4]                       ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[2]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.639      ;
; 0.448  ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]           ; branch_control:INST_branch_control|r_PC_ADDRESS[0]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.647      ;
; 0.451  ; InstrucReg:INST_InstrucReg|r_register[5]                       ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[3]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.649      ;
; 0.463  ; branch_control:INST_branch_control|r_INTERRUPT_enable          ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.662      ;
; 0.467  ; InstrucReg:INST_InstrucReg|r_register[24]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.666      ;
; 0.469  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.189      ; 3.012      ;
; 0.472  ; InstrucReg:INST_InstrucReg|r_register[3]                       ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.671      ;
; 0.473  ; branch_control:INST_branch_control|o_ADDRESS[8]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.056      ; 0.673      ;
; 0.474  ; InstrucReg:INST_InstrucReg|r_register[4]                       ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.672      ;
; 0.475  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.205      ; 3.034      ;
; 0.475  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.205      ; 3.034      ;
; 0.476  ; branch_control:INST_branch_control|r_PC_ADDRESS[6]             ; branch_control:INST_branch_control|o_ADDRESS[6]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.053      ; 0.673      ;
; 0.481  ; InstrucReg:INST_InstrucReg|r_register[31]                      ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[1]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.680      ;
; 0.482  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.992      ;
; 0.483  ; InstrucReg:INST_InstrucReg|r_register[19]                      ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[4]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.682      ;
; 0.483  ; branch_control:INST_branch_control|r_PC_ADDRESS[1]             ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.053      ; 0.680      ;
; 0.483  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.194      ; 3.031      ;
; 0.484  ; InstrucReg:INST_InstrucReg|r_register[20]                      ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[6]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.683      ;
; 0.484  ; branch_control:INST_branch_control|r_PC_ADDRESS[0]             ; branch_control:INST_branch_control|o_ADDRESS[0]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.053      ; 0.681      ;
; 0.484  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]        ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.683      ;
; 0.484  ; InstrucReg:INST_InstrucReg|r_register[31]                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.683      ;
; 0.484  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.192      ; 3.030      ;
; 0.485  ; InstrucReg:INST_InstrucReg|r_register[22]                      ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[10]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.684      ;
; 0.485  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]        ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.684      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.312 ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.054      ; 0.511      ;
; 0.575 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.483      ; 0.732      ;
; 0.701 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.483      ; 0.858      ;
; 0.725 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.054      ; 0.923      ;
; 0.852 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.057      ; 1.053      ;
; 0.901 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.483      ; 1.058      ;
; 1.015 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.483      ; 1.172      ;
; 1.089 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.483      ; 1.246      ;
; 1.158 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.483      ; 1.315      ;
; 1.224 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.500      ; 1.398      ;
; 1.301 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 1.471      ;
; 1.309 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.493      ; 1.476      ;
; 1.341 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.500      ; 1.515      ;
; 1.400 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.485      ; 1.559      ;
; 1.401 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.490      ; 1.565      ;
; 1.421 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.481      ; 1.576      ;
; 1.473 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.498      ; 1.645      ;
; 1.473 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.485      ; 1.632      ;
; 1.473 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.498      ; 1.645      ;
; 1.480 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.477      ; 1.631      ;
; 1.510 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 1.678      ;
; 1.553 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.481      ; 1.708      ;
; 1.555 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.481      ; 1.710      ;
; 1.592 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.492      ; 1.758      ;
; 1.611 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.481      ; 1.766      ;
; 1.648 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 1.817      ;
; 1.649 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 1.817      ;
; 1.655 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.481      ; 1.810      ;
; 1.677 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 1.845      ;
; 1.787 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.491      ; 1.952      ;
; 1.801 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 1.969      ;
; 1.825 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.485      ; 1.984      ;
; 1.857 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.477      ; 2.008      ;
; 1.858 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.481      ; 2.013      ;
; 1.882 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.052      ;
; 1.886 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.056      ;
; 1.913 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.082      ;
; 1.946 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.115      ;
; 1.946 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.481      ; 2.101      ;
; 1.957 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.125      ;
; 1.960 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.129      ;
; 1.970 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.139      ;
; 1.978 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.498      ; 2.150      ;
; 2.015 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.184      ;
; 2.035 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.498      ; 2.207      ;
; 2.035 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.204      ;
; 2.054 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.223      ;
; 2.065 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.234      ;
; 2.069 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.239      ;
; 2.073 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.243      ;
; 2.103 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.272      ;
; 2.106 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.276      ;
; 2.108 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.497      ; 2.279      ;
; 2.108 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.277      ;
; 2.126 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.296      ;
; 2.152 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.321      ;
; 2.177 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.346      ;
; 2.178 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.348      ;
; 2.181 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.350      ;
; 2.196 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.483      ; 2.353      ;
; 2.244 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.412      ;
; 2.255 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.423      ;
; 2.276 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.445      ;
; 2.283 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.453      ;
; 2.294 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.464      ;
; 2.315 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.484      ;
; 2.324 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.494      ;
; 2.332 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.500      ;
; 2.335 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.505      ;
; 2.383 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.552      ;
; 2.391 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.497      ; 2.562      ;
; 2.406 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.575      ;
; 2.428 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.597      ;
; 2.445 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.497      ; 2.616      ;
; 2.448 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.618      ;
; 2.472 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.497      ; 2.643      ;
; 2.498 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.666      ;
; 2.515 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.497      ; 2.686      ;
; 2.533 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.703      ;
; 2.542 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.496      ; 2.712      ;
; 2.569 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.737      ;
; 2.581 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.495      ; 2.750      ;
; 2.654 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 2.822      ;
; 2.867 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.494      ; 3.035      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.225 ; 4.554 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 1.322 ; 1.435 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.524 ; 1.854 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.084 ; 2.510 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.959 ; 2.374 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.656 ; 2.051 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.777 ; 2.199 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.977 ; 2.335 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.714 ; 2.096 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.605 ; 1.972 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.957 ; 2.396 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.084 ; 2.510 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.954 ; 2.349 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.782 ; 2.176 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.654 ; 2.033 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.812 ; 2.216 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.832 ; 2.274 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.581 ; 1.963 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.658 ; 2.056 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.770 ; 2.171 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.954 ; 2.349 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -1.449 ; -1.756 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 0.216  ; 0.060  ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.186 ; -1.503 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -1.220 ; -1.557 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.580 ; -1.961 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.294 ; -1.652 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.407 ; -1.792 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.624 ; -1.967 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.349 ; -1.695 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.220 ; -1.557 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.575 ; -1.981 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.701 ; -2.091 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.229 ; -1.586 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.419 ; -1.787 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.298 ; -1.653 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.445 ; -1.825 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.438 ; -1.852 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.229 ; -1.586 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.314 ; -1.696 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.408 ; -1.783 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.586 ; -1.956 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 3.266 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 3.266 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 3.219 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 3.219 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 6.900 ; 6.986 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 6.032 ; 6.016 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 6.541 ; 6.531 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 5.635 ; 5.600 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 5.398 ; 5.409 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 6.006 ; 5.972 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 6.900 ; 6.986 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 5.574 ; 5.572 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 5.513 ; 5.504 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 6.305 ; 6.410 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 6.667 ; 6.803 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 5.502 ; 5.469 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 6.667 ; 6.803 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 5.882 ; 5.892 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 4.997 ; 4.977 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 5.952 ; 5.899 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 5.752 ; 5.727 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 4.979 ; 4.961 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 4.987 ; 4.973 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 6.128 ; 6.069 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 5.762 ; 5.772 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 5.762 ; 5.772 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 5.463 ; 5.450 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 5.719 ; 5.705 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 5.653 ; 5.602 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 6.244 ; 6.228 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 5.572 ; 5.587 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 5.649 ; 5.570 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 5.898 ; 5.892 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 6.244 ; 6.228 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 5.860 ; 5.778 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 5.647 ; 5.653 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 5.671 ; 5.637 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 6.101 ; 6.031 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 6.371 ; 6.342 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 6.746 ; 6.897 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 6.746 ; 6.897 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 5.497 ; 5.482 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 6.222 ; 6.172 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 5.707 ; 5.666 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 5.838 ; 5.848 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 5.443 ; 5.404 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 5.247 ; 5.223 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 5.221 ; 5.194 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 5.838 ; 5.848 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 5.831 ; 5.757 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 5.435 ; 5.394 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 5.645 ; 5.658 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 5.429 ; 5.396 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 6.951 ; 7.023 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 6.398 ; 6.409 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 5.857 ; 5.909 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 5.015 ; 5.003 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 6.398 ; 6.409 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 5.589 ; 5.531 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 5.746 ; 5.714 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 5.579 ; 5.515 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 3.218 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 3.218 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 3.171 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 3.171 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 5.292 ; 5.303 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 5.900 ; 5.884 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 6.382 ; 6.370 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 5.514 ; 5.479 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 5.292 ; 5.303 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 5.876 ; 5.842 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 6.783 ; 6.869 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 5.461 ; 5.459 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 5.403 ; 5.394 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 6.208 ; 6.311 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 4.883 ; 4.864 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 5.385 ; 5.351 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 6.558 ; 6.692 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 5.750 ; 5.758 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 4.900 ; 4.879 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 5.818 ; 5.765 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 5.626 ; 5.599 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 4.883 ; 4.864 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 4.890 ; 4.875 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 5.985 ; 5.927 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 5.348 ; 5.334 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 5.635 ; 5.643 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 5.348 ; 5.334 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 5.593 ; 5.578 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 5.530 ; 5.479 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 5.453 ; 5.449 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 5.453 ; 5.465 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 5.527 ; 5.449 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 5.772 ; 5.766 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 6.104 ; 6.088 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 5.729 ; 5.649 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 5.531 ; 5.537 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 5.548 ; 5.513 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 5.961 ; 5.891 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 6.219 ; 6.189 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 5.381 ; 5.365 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 6.579 ; 6.722 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 5.381 ; 5.365 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 6.077 ; 6.027 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 5.582 ; 5.541 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 5.115 ; 5.087 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 5.328 ; 5.288 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 5.141 ; 5.115 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 5.115 ; 5.087 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 5.708 ; 5.716 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 5.701 ; 5.628 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 5.321 ; 5.280 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 5.529 ; 5.541 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 5.315 ; 5.282 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 6.828 ; 6.900 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 4.919 ; 4.905 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 5.733 ; 5.783 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 4.919 ; 4.905 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 6.253 ; 6.262 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 5.468 ; 5.410 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 5.627 ; 5.595 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 5.460 ; 5.396 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -2.718 ; -255.700      ;
; control_unit:INST_control_unit|r_state[3] ; -1.443 ; -4.502        ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -0.007 ; -0.007        ;
; control_unit:INST_control_unit|r_state[3] ; 0.186  ; 0.000         ;
+-------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -480.071      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -5.000        ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.718 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.666      ;
; -2.663 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.622      ;
; -2.645 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.604      ;
; -2.626 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.574      ;
; -2.541 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.488      ;
; -2.522 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.481      ;
; -2.506 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.026     ; 3.467      ;
; -2.503 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.451      ;
; -2.502 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.026     ; 3.463      ;
; -2.468 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.029     ; 3.426      ;
; -2.461 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.414      ;
; -2.459 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.412      ;
; -2.445 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.392      ;
; -2.432 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.385      ;
; -2.430 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.389      ;
; -2.430 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.389      ;
; -2.425 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.372      ;
; -2.419 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.369      ;
; -2.416 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.369      ;
; -2.415 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.025     ; 3.377      ;
; -2.414 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.363      ;
; -2.402 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.361      ;
; -2.387 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.336      ;
; -2.386 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.024     ; 3.349      ;
; -2.385 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.333      ;
; -2.378 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.326      ;
; -2.348 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[4] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.451     ; 2.374      ;
; -2.346 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.026     ; 3.307      ;
; -2.345 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.029     ; 3.303      ;
; -2.333 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.281      ;
; -2.320 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.268      ;
; -2.307 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.266      ;
; -2.305 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.264      ;
; -2.300 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.027     ; 3.260      ;
; -2.295 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.244      ;
; -2.284 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.236      ;
; -2.282 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.035     ; 3.234      ;
; -2.279 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.026     ; 3.240      ;
; -2.276 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[2] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.452     ; 2.301      ;
; -2.275 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[7] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.440     ; 2.312      ;
; -2.258 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.208      ;
; -2.258 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[1] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.450     ; 2.285      ;
; -2.247 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.206      ;
; -2.246 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.199      ;
; -2.244 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.197      ;
; -2.241 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.200      ;
; -2.241 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.187      ;
; -2.224 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.172      ;
; -2.223 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.026     ; 3.184      ;
; -2.212 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.027     ; 3.172      ;
; -2.203 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.150      ;
; -2.200 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.150      ;
; -2.196 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.146      ;
; -2.189 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.148      ;
; -2.182 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.141      ;
; -2.179 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.026     ; 3.140      ;
; -2.162 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 3.117      ;
; -2.161 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 3.116      ;
; -2.161 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 3.117      ;
; -2.160 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 3.115      ;
; -2.157 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 3.112      ;
; -2.152 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[3] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.440     ; 2.189      ;
; -2.139 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.027     ; 3.099      ;
; -2.138 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.027     ; 3.098      ;
; -2.132 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.030     ; 3.089      ;
; -2.131 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 3.086      ;
; -2.128 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.081      ;
; -2.126 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.079      ;
; -2.124 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.083      ;
; -2.123 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.070      ;
; -2.122 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.076      ;
; -2.121 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.074      ;
; -2.119 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.072      ;
; -2.119 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.031     ; 3.075      ;
; -2.107 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 3.062      ;
; -2.106 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.060      ;
; -2.103 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 3.058      ;
; -2.101 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.048      ;
; -2.096 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.045      ;
; -2.094 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.041      ;
; -2.092 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.030     ; 3.049      ;
; -2.091 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[5] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.446     ; 2.122      ;
; -2.089 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[6] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.446     ; 2.120      ;
; -2.086 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.026     ; 3.047      ;
; -2.074 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.023      ;
; -2.073 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.020      ;
; -2.063 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.016      ;
; -2.062 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.026     ; 3.023      ;
; -2.062 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.009      ;
; -2.061 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.014      ;
; -2.051 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 3.010      ;
; -2.045 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 2.999      ;
; -2.042 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.026     ; 3.003      ;
; -2.029 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 2.983      ;
; -2.028 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.028     ; 2.987      ;
; -2.015 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 2.964      ;
; -2.013 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.027     ; 2.973      ;
; -2.007 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 2.961      ;
; -2.007 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 2.961      ;
; -2.001 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 2.956      ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.443 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 2.235      ;
; -1.422 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 2.214      ;
; -1.372 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 2.164      ;
; -1.336 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 2.128      ;
; -1.291 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 2.085      ;
; -1.207 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.999      ;
; -1.195 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.989      ;
; -1.190 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.984      ;
; -1.186 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.980      ;
; -1.175 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.968      ;
; -1.173 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.967      ;
; -1.169 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.963      ;
; -1.154 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.318      ; 1.949      ;
; -1.131 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.314      ; 1.922      ;
; -1.125 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.319      ; 1.921      ;
; -1.113 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.906      ;
; -1.113 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.314      ; 1.904      ;
; -1.103 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.895      ;
; -1.093 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.885      ;
; -1.087 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.880      ;
; -1.087 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.880      ;
; -1.086 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.878      ;
; -1.075 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.867      ;
; -1.074 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.868      ;
; -1.074 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.866      ;
; -1.062 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.318      ; 1.857      ;
; -1.038 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.832      ;
; -1.036 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.828      ;
; -1.035 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.828      ;
; -1.033 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.319      ; 1.829      ;
; -1.019 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.319      ; 1.815      ;
; -1.010 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.308      ; 1.795      ;
; -1.001 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.794      ;
; -1.000 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.793      ;
; -0.996 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.788      ;
; -0.965 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.758      ;
; -0.964 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.757      ;
; -0.940 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.734      ;
; -0.925 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.717      ;
; -0.919 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.712      ;
; -0.902 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.695      ;
; -0.894 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.687      ;
; -0.875 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.667      ;
; -0.843 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.635      ;
; -0.829 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.623      ;
; -0.823 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.617      ;
; -0.798 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.592      ;
; -0.776 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.570      ;
; -0.771 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.565      ;
; -0.732 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.526      ;
; -0.694 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.306      ; 1.477      ;
; -0.675 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.306      ; 1.458      ;
; -0.656 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.306      ; 1.439      ;
; -0.654 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.448      ;
; -0.629 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.422      ;
; -0.612 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.405      ;
; -0.606 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.306      ; 1.389      ;
; -0.603 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.306      ; 1.386      ;
; -0.591 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.320      ; 1.388      ;
; -0.585 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.306      ; 1.368      ;
; -0.580 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 1.372      ;
; -0.559 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.303      ; 1.339      ;
; -0.551 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.308      ; 1.336      ;
; -0.522 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.314      ; 1.313      ;
; -0.520 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.306      ; 1.303      ;
; -0.500 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.317      ; 1.294      ;
; -0.466 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.307      ; 1.250      ;
; -0.442 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.316      ; 1.235      ;
; -0.383 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.319      ; 1.179      ;
; -0.362 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.314      ; 1.153      ;
; -0.359 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 1.145      ;
; -0.312 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.303      ; 1.092      ;
; -0.257 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.308      ; 1.042      ;
; -0.234 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.320      ; 1.031      ;
; -0.224 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.312      ; 1.013      ;
; -0.192 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.315      ; 0.984      ;
; -0.169 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.307      ; 0.953      ;
; -0.105 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.307      ; 0.889      ;
; -0.083 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.307      ; 0.867      ;
; -0.015 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.307      ; 0.799      ;
; 0.029  ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.307      ; 0.755      ;
; 0.239  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.036     ; 0.712      ;
; 0.318  ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.037     ; 0.632      ;
; 0.600  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.037     ; 0.350      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.007 ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.379      ; 1.591      ;
; 0.073  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.379      ; 1.671      ;
; 0.074  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.379      ; 1.672      ;
; 0.084  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.379      ; 1.682      ;
; 0.086  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.379      ; 1.684      ;
; 0.097  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.694      ;
; 0.149  ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.471      ;
; 0.151  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.372      ; 1.742      ;
; 0.155  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.225      ; 0.484      ;
; 0.160  ; InstrucReg:INST_InstrucReg|r_register[18]                      ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.484      ;
; 0.162  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.759      ;
; 0.165  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.225      ; 0.494      ;
; 0.171  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.371      ; 1.761      ;
; 0.173  ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.495      ;
; 0.178  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.775      ;
; 0.179  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.504      ;
; 0.179  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.776      ;
; 0.187  ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[1]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[1]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_write_enable   ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_DISPLAY_write_enable                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; control_unit:INST_control_unit|r_state[1]                      ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; control_unit:INST_control_unit|r_INTERRUPT_PC_set              ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; control_unit:INST_control_unit|r_INTERRUPT_active              ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; branch_control:INST_branch_control|r_INTERRUPT_enable          ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]        ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.190  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.516      ;
; 0.192  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.518      ;
; 0.194  ; control_unit:INST_control_unit|r_state[2]                      ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; InstrucReg:INST_InstrucReg|r_register[26]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; InstrucReg:INST_InstrucReg|r_register[23]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.313      ;
; 0.195  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[16]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[24]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.314      ;
; 0.196  ; InstrucReg:INST_InstrucReg|r_register[25]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.315      ;
; 0.196  ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[18]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.315      ;
; 0.197  ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[22]              ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.316      ;
; 0.199  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.525      ;
; 0.201  ; control_unit:INST_control_unit|r_state[3]                      ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.798      ;
; 0.205  ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]           ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.325      ;
; 0.205  ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]           ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.325      ;
; 0.205  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[6]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.802      ;
; 0.205  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.802      ;
; 0.206  ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]           ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.326      ;
; 0.206  ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]           ; branch_control:INST_branch_control|r_PC_ADDRESS[3]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.326      ;
; 0.206  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]         ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.325      ;
; 0.208  ; InstrucReg:INST_InstrucReg|r_register[21]                      ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[8]                                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.327      ;
; 0.210  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]           ; branch_control:INST_branch_control|r_PC_ADDRESS[5]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.329      ;
; 0.210  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; branch_control:INST_branch_control|r_PC_ADDRESS[2]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.329      ;
; 0.210  ; control_unit:INST_control_unit|r_INTERRUPT_PC_set              ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.329      ;
; 0.211  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.537      ;
; 0.220  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.372      ; 1.811      ;
; 0.221  ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.341      ;
; 0.223  ; control_unit:INST_control_unit|r_state[5]                      ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.343      ;
; 0.230  ; InstrucReg:INST_InstrucReg|r_register[30]                      ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[1]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.350      ;
; 0.231  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.824      ;
; 0.233  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.353      ;
; 0.233  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.353      ;
; 0.233  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.353      ;
; 0.233  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.353      ;
; 0.233  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.353      ;
; 0.236  ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.356      ;
; 0.236  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]              ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.355      ;
; 0.236  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.383      ; 1.838      ;
; 0.236  ; control_unit:INST_control_unit|r_state[3]                      ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.383      ; 1.838      ;
; 0.239  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14] ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]                                                                              ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.359      ;
; 0.240  ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.360      ;
; 0.240  ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.360      ;
; 0.245  ; InstrucReg:INST_InstrucReg|r_register[29]                      ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[0]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.365      ;
; 0.253  ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[19]              ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.373      ;
; 0.253  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.373      ;
; 0.253  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.372      ;
; 0.253  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.372      ;
; 0.255  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]        ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.581      ;
; 0.256  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]                 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.376      ;
; 0.261  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[5]            ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.585      ;
; 0.262  ; InstrucReg:INST_InstrucReg|r_register[4]                       ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[2]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.381      ;
; 0.262  ; branch_control:INST_branch_control|o_ADDRESS[8]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.382      ;
; 0.262  ; branch_control:INST_branch_control|r_PC_ADDRESS[6]             ; branch_control:INST_branch_control|o_ADDRESS[6]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.381      ;
; 0.264  ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]           ; branch_control:INST_branch_control|r_PC_ADDRESS[0]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.384      ;
; 0.265  ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.225      ; 0.594      ;
; 0.266  ; InstrucReg:INST_InstrucReg|r_register[5]                       ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[3]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.385      ;
; 0.266  ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]           ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.591      ;
; 0.267  ; InstrucReg:INST_InstrucReg|r_register[24]                      ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.387      ;
; 0.269  ; branch_control:INST_branch_control|r_PC_ADDRESS[0]             ; branch_control:INST_branch_control|o_ADDRESS[0]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.388      ;
; 0.269  ; branch_control:INST_branch_control|r_PC_ADDRESS[1]             ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.388      ;
; 0.271  ; InstrucReg:INST_InstrucReg|r_register[3]                       ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; branch_control:INST_branch_control|o_ADDRESS[3]                ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.391      ;
; 0.274  ; InstrucReg:INST_InstrucReg|r_register[22]                      ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.598      ;
; 0.275  ; InstrucReg:INST_InstrucReg|r_register[4]                       ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.394      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.186 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ALU:INST_ALU|r_ALU_negative_flag                               ; ALU:INST_ALU|r_ALU_negative_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.307      ;
; 0.391 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.439      ; 0.444      ;
; 0.419 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.540      ;
; 0.450 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.439      ; 0.503      ;
; 0.484 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.038      ; 0.606      ;
; 0.564 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.439      ; 0.617      ;
; 0.653 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.439      ; 0.706      ;
; 0.694 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.439      ; 0.747      ;
; 0.731 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.439      ; 0.784      ;
; 0.799 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.452      ; 0.865      ;
; 0.807 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.449      ; 0.870      ;
; 0.847 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 0.907      ;
; 0.864 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.452      ; 0.930      ;
; 0.878 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.438      ; 0.930      ;
; 0.884 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.440      ; 0.938      ;
; 0.897 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.444      ; 0.955      ;
; 0.903 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.440      ; 0.957      ;
; 0.908 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.451      ; 0.973      ;
; 0.914 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 0.974      ;
; 0.923 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.451      ; 0.988      ;
; 0.937 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.434      ; 0.985      ;
; 0.951 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.438      ; 1.003      ;
; 0.983 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.438      ; 1.035      ;
; 1.005 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 1.065      ;
; 1.012 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.438      ; 1.064      ;
; 1.023 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.438      ; 1.075      ;
; 1.036 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.098      ;
; 1.051 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.113      ;
; 1.072 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 1.132      ;
; 1.080 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 1.140      ;
; 1.121 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.445      ; 1.180      ;
; 1.129 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.190      ;
; 1.129 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.190      ;
; 1.146 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.440      ; 1.200      ;
; 1.154 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.216      ;
; 1.174 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.235      ;
; 1.179 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 1.239      ;
; 1.180 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.434      ; 1.228      ;
; 1.190 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.438      ; 1.242      ;
; 1.207 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.268      ;
; 1.220 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.282      ;
; 1.236 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.298      ;
; 1.237 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.299      ;
; 1.242 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.303      ;
; 1.242 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.303      ;
; 1.254 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.316      ;
; 1.255 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.317      ;
; 1.257 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.438      ; 1.309      ;
; 1.267 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.328      ;
; 1.272 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.333      ;
; 1.286 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.348      ;
; 1.292 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.353      ;
; 1.299 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.361      ;
; 1.300 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.361      ;
; 1.310 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.449      ; 1.373      ;
; 1.313 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.374      ;
; 1.319 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.381      ;
; 1.321 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.383      ;
; 1.324 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.439      ; 1.377      ;
; 1.333 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.395      ;
; 1.354 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 1.414      ;
; 1.359 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 1.419      ;
; 1.365 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.426      ;
; 1.375 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.436      ;
; 1.380 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.442      ;
; 1.390 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.451      ;
; 1.400 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.461      ;
; 1.414 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.476      ;
; 1.451 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.512      ;
; 1.453 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.514      ;
; 1.458 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.520      ;
; 1.464 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.450      ; 1.528      ;
; 1.480 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.541      ;
; 1.486 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.450      ; 1.550      ;
; 1.492 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.553      ;
; 1.496 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.450      ; 1.560      ;
; 1.518 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.450      ; 1.582      ;
; 1.533 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 1.593      ;
; 1.538 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.447      ; 1.599      ;
; 1.548 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.449      ; 1.611      ;
; 1.571 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.448      ; 1.633      ;
; 1.574 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 1.634      ;
; 1.632 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 1.692      ;
; 1.754 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.446      ; 1.814      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[10]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[12]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[14]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[16]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[18]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[20]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[22]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[24]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[26]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[2]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[38]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[3]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[40]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[41]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[42]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[4]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[6]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[8]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|address_reg_b[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0  ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.160  ; 0.376        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.160  ; 0.376        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.436  ; 0.620        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.436  ; 0.620        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.437  ; 0.621        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.437  ; 0.621        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 2.672 ; 3.231 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 0.789 ; 1.136 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 0.987 ; 1.592 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 1.363 ; 2.047 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.279 ; 1.937 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.089 ; 1.713 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.148 ; 1.832 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.266 ; 1.915 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.118 ; 1.748 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.038 ; 1.671 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.261 ; 1.969 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.363 ; 2.047 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.265 ; 1.925 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.160 ; 1.807 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.081 ; 1.707 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.168 ; 1.835 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.196 ; 1.874 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.023 ; 1.658 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.082 ; 1.732 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.156 ; 1.800 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.265 ; 1.925 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.928 ; -1.522 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 0.151  ; -0.137 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.775 ; -1.363 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.795 ; -1.404 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.038 ; -1.669 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.857 ; -1.450 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.915 ; -1.563 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.040 ; -1.673 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.885 ; -1.484 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.795 ; -1.404 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.023 ; -1.700 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.121 ; -1.770 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.800 ; -1.411 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.933 ; -1.549 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.856 ; -1.458 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.939 ; -1.580 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.946 ; -1.601 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.800 ; -1.411 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.864 ; -1.497 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.929 ; -1.543 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.031 ; -1.667 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 2.023 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 2.023 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 2.126 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 2.126 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 4.403 ; 4.619 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 3.797 ; 3.888 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 4.108 ; 4.271 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 3.498 ; 3.579 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 3.409 ; 3.463 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 3.784 ; 3.867 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 4.403 ; 4.619 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 3.513 ; 3.576 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 3.487 ; 3.545 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 4.068 ; 4.217 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 4.264 ; 4.497 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 3.424 ; 3.513 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 4.264 ; 4.497 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 3.682 ; 3.821 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 3.119 ; 3.164 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 3.689 ; 3.794 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 3.581 ; 3.679 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 3.111 ; 3.153 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 3.107 ; 3.159 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 3.797 ; 3.930 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 3.596 ; 3.712 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 3.596 ; 3.712 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 3.379 ; 3.470 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 3.549 ; 3.661 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 3.494 ; 3.595 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 3.947 ; 4.058 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 3.494 ; 3.595 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 3.485 ; 3.572 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 3.707 ; 3.798 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 3.947 ; 4.058 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 3.622 ; 3.708 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 3.572 ; 3.649 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 3.528 ; 3.625 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 3.771 ; 3.919 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 3.996 ; 4.145 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 4.363 ; 4.595 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 4.363 ; 4.595 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 3.420 ; 3.508 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 3.846 ; 4.003 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 3.537 ; 3.641 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 3.673 ; 3.801 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 3.367 ; 3.446 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 3.273 ; 3.327 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 3.252 ; 3.318 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 3.673 ; 3.801 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 3.618 ; 3.714 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 3.390 ; 3.462 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 3.563 ; 3.655 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 3.377 ; 3.457 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 4.454 ; 4.650 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 4.064 ; 4.193 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 3.795 ; 3.702 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 3.145 ; 3.191 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 4.064 ; 4.193 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 3.464 ; 3.539 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 3.608 ; 3.677 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 3.463 ; 3.536 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 1.994 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 1.994 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 2.093 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 2.093 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 3.341 ; 3.393 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 3.713 ; 3.800 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 4.004 ; 4.161 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 3.419 ; 3.497 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 3.341 ; 3.393 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 3.700 ; 3.779 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 4.327 ; 4.539 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 3.440 ; 3.500 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 3.417 ; 3.472 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 4.005 ; 4.152 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 3.043 ; 3.088 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 3.348 ; 3.433 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 4.194 ; 4.422 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 3.597 ; 3.729 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 3.056 ; 3.098 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 3.602 ; 3.704 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 3.500 ; 3.593 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 3.047 ; 3.088 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 3.043 ; 3.093 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 3.707 ; 3.833 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 3.305 ; 3.392 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 3.514 ; 3.625 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 3.305 ; 3.392 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 3.469 ; 3.576 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 3.416 ; 3.512 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 3.408 ; 3.491 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 3.416 ; 3.513 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 3.408 ; 3.491 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 3.627 ; 3.713 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 3.857 ; 3.963 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 3.539 ; 3.621 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 3.497 ; 3.571 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 3.449 ; 3.542 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 3.682 ; 3.824 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 3.898 ; 4.040 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 3.346 ; 3.429 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 4.249 ; 4.472 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 3.346 ; 3.429 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 3.754 ; 3.904 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 3.457 ; 3.557 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 3.183 ; 3.246 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 3.293 ; 3.368 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 3.203 ; 3.255 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 3.183 ; 3.246 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 3.587 ; 3.710 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 3.535 ; 3.626 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 3.316 ; 3.384 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 3.489 ; 3.576 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 3.303 ; 3.379 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 4.375 ; 4.566 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 3.083 ; 3.126 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 3.709 ; 3.621 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 3.083 ; 3.126 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 3.969 ; 4.092 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 3.387 ; 3.459 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 3.531 ; 3.596 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 3.385 ; 3.455 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+--------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                      ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                           ; -5.549   ; -0.007 ; N/A      ; N/A     ; -3.000              ;
;  control_unit:INST_control_unit|r_state[3] ; -3.127   ; 0.186  ; N/A      ; N/A     ; -1.000              ;
;  i_CORE_CLK                                ; -5.549   ; -0.007 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                            ; -750.837 ; -0.007 ; 0.0      ; 0.0     ; -579.792            ;
;  control_unit:INST_control_unit|r_state[3] ; -10.578  ; 0.000  ; N/A      ; N/A     ; -5.000              ;
;  i_CORE_CLK                                ; -740.259 ; -0.007 ; N/A      ; N/A     ; -574.792            ;
+--------------------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.763 ; 5.205 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 1.443 ; 1.498 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.780 ; 2.195 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.402 ; 2.936 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.265 ; 2.791 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.929 ; 2.423 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 2.065 ; 2.588 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 2.266 ; 2.716 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.988 ; 2.479 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.878 ; 2.329 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 2.261 ; 2.801 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.402 ; 2.936 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.244 ; 2.758 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 2.070 ; 2.572 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.925 ; 2.408 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 2.102 ; 2.615 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 2.126 ; 2.676 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.851 ; 2.320 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.934 ; 2.413 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 2.061 ; 2.580 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 2.244 ; 2.758 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.928 ; -1.522 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 0.262  ; 0.143  ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.775 ; -1.363 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.795 ; -1.404 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.038 ; -1.669 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.857 ; -1.450 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.915 ; -1.563 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.040 ; -1.673 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.885 ; -1.484 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.795 ; -1.404 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.023 ; -1.700 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.121 ; -1.770 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.800 ; -1.411 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.933 ; -1.549 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.856 ; -1.458 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.939 ; -1.580 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.946 ; -1.601 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.800 ; -1.411 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.864 ; -1.497 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.929 ; -1.543 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.031 ; -1.667 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 3.365 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 3.365 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 3.356 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 3.356 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 7.195 ; 7.335 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 6.359 ; 6.350 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 6.928 ; 6.987 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 5.945 ; 5.912 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 5.676 ; 5.727 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 6.332 ; 6.368 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 7.195 ; 7.335 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 5.866 ; 5.914 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 5.797 ; 5.811 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 6.565 ; 6.678 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 6.945 ; 7.118 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 5.799 ; 5.827 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 6.945 ; 7.118 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 6.206 ; 6.281 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 5.259 ; 5.270 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 6.280 ; 6.323 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 6.068 ; 6.080 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 5.239 ; 5.251 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 5.244 ; 5.239 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 6.459 ; 6.494 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 6.082 ; 6.117 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 6.082 ; 6.117 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 5.747 ; 5.789 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 6.031 ; 6.070 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 5.955 ; 5.961 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 6.586 ; 6.642 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 5.881 ; 5.943 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 5.960 ; 5.943 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 6.229 ; 6.255 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 6.586 ; 6.642 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 6.180 ; 6.164 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 5.937 ; 6.004 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 5.978 ; 5.980 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 6.437 ; 6.431 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 6.739 ; 6.817 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 7.165 ; 7.358 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 7.165 ; 7.358 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 5.788 ; 5.816 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 6.570 ; 6.572 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 6.010 ; 5.988 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 6.163 ; 6.254 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 5.725 ; 5.729 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 5.524 ; 5.527 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 5.497 ; 5.491 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 6.163 ; 6.254 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 6.160 ; 6.130 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 5.727 ; 5.734 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 5.928 ; 6.000 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 5.706 ; 5.727 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 7.250 ; 7.374 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 6.759 ; 6.866 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 6.230 ; 6.225 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 5.278 ; 5.296 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 6.759 ; 6.866 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 5.892 ; 5.888 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 6.051 ; 6.072 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 5.882 ; 5.859 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port                 ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ; 1.994 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ; 1.994 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]                ; control_unit:INST_control_unit|r_state[3] ;       ; 2.093 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]               ; control_unit:INST_control_unit|r_state[3] ;       ; 2.093 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]                 ; i_CORE_CLK                                ; 3.341 ; 3.393 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]                ; i_CORE_CLK                                ; 3.713 ; 3.800 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]                ; i_CORE_CLK                                ; 4.004 ; 4.161 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]                ; i_CORE_CLK                                ; 3.419 ; 3.497 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]                ; i_CORE_CLK                                ; 3.341 ; 3.393 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]                ; i_CORE_CLK                                ; 3.700 ; 3.779 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]                ; i_CORE_CLK                                ; 4.327 ; 4.539 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]                ; i_CORE_CLK                                ; 3.440 ; 3.500 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]                ; i_CORE_CLK                                ; 3.417 ; 3.472 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack           ; i_CORE_CLK                                ; 4.005 ; 4.152 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_data[*]      ; i_CORE_CLK                                ; 3.043 ; 3.088 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[0]     ; i_CORE_CLK                                ; 3.348 ; 3.433 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[1]     ; i_CORE_CLK                                ; 4.194 ; 4.422 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[2]     ; i_CORE_CLK                                ; 3.597 ; 3.729 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[3]     ; i_CORE_CLK                                ; 3.056 ; 3.098 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[4]     ; i_CORE_CLK                                ; 3.602 ; 3.704 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[5]     ; i_CORE_CLK                                ; 3.500 ; 3.593 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[6]     ; i_CORE_CLK                                ; 3.047 ; 3.088 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_DISPLAY_data[7]     ; i_CORE_CLK                                ; 3.043 ; 3.093 ; Rise       ; i_CORE_CLK                                ;
; o_MC_DISPLAY_write_enable ; i_CORE_CLK                                ; 3.707 ; 3.833 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]      ; i_CORE_CLK                                ; 3.305 ; 3.392 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]     ; i_CORE_CLK                                ; 3.514 ; 3.625 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]     ; i_CORE_CLK                                ; 3.305 ; 3.392 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]     ; i_CORE_CLK                                ; 3.469 ; 3.576 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]     ; i_CORE_CLK                                ; 3.416 ; 3.512 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]         ; i_CORE_CLK                                ; 3.408 ; 3.491 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]        ; i_CORE_CLK                                ; 3.416 ; 3.513 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]        ; i_CORE_CLK                                ; 3.408 ; 3.491 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]        ; i_CORE_CLK                                ; 3.627 ; 3.713 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]        ; i_CORE_CLK                                ; 3.857 ; 3.963 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]        ; i_CORE_CLK                                ; 3.539 ; 3.621 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]        ; i_CORE_CLK                                ; 3.497 ; 3.571 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]        ; i_CORE_CLK                                ; 3.449 ; 3.542 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]        ; i_CORE_CLK                                ; 3.682 ; 3.824 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable    ; i_CORE_CLK                                ; 3.898 ; 4.040 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]       ; i_CORE_CLK                                ; 3.346 ; 3.429 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]      ; i_CORE_CLK                                ; 4.249 ; 4.472 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]      ; i_CORE_CLK                                ; 3.346 ; 3.429 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]      ; i_CORE_CLK                                ; 3.754 ; 3.904 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]      ; i_CORE_CLK                                ; 3.457 ; 3.557 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]          ; i_CORE_CLK                                ; 3.183 ; 3.246 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]         ; i_CORE_CLK                                ; 3.293 ; 3.368 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]         ; i_CORE_CLK                                ; 3.203 ; 3.255 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]         ; i_CORE_CLK                                ; 3.183 ; 3.246 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]         ; i_CORE_CLK                                ; 3.587 ; 3.710 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]         ; i_CORE_CLK                                ; 3.535 ; 3.626 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]         ; i_CORE_CLK                                ; 3.316 ; 3.384 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]         ; i_CORE_CLK                                ; 3.489 ; 3.576 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]         ; i_CORE_CLK                                ; 3.303 ; 3.379 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable     ; i_CORE_CLK                                ; 4.375 ; 4.566 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]                ; i_CORE_CLK                                ; 3.083 ; 3.126 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]               ; i_CORE_CLK                                ; 3.709 ; 3.621 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]               ; i_CORE_CLK                                ; 3.083 ; 3.126 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]               ; i_CORE_CLK                                ; 3.969 ; 4.092 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]               ; i_CORE_CLK                                ; 3.387 ; 3.459 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]               ; i_CORE_CLK                                ; 3.531 ; 3.596 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]               ; i_CORE_CLK                                ; 3.385 ; 3.455 ; Rise       ; i_CORE_CLK                                ;
+---------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_DATA[0]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[1]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[2]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[3]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[4]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[5]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[6]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[7]                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[0]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[1]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[2]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[3]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[4]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[5]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[6]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_data[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_DISPLAY_write_enable ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_write_enable    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_write_enable     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_INTERRUPT_ack           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_MC_I2C_busy           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_CLK              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_RESET            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_HALT             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INTERRUPT_request     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[1]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[4]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[5]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_DATA[6]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[7]                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_STATE[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_STATE[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_STATE[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_STATE[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_DISPLAY_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_DISPLAY_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 0        ; 5        ;
; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 181      ; 0        ;
; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK                                ; 21       ; 38       ; 0        ; 0        ;
; i_CORE_CLK                                ; i_CORE_CLK                                ; 6709     ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 0        ; 5        ;
; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 181      ; 0        ;
; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK                                ; 21       ; 38       ; 0        ; 0        ;
; i_CORE_CLK                                ; i_CORE_CLK                                ; 6709     ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 51    ; 51   ;
; Unconstrained Output Port Paths ; 51    ; 51   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Tue May 21 08:44:32 2019
Info: Command: quartus_sta cpu_core -c cpu_core
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_core.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CORE_CLK i_CORE_CLK
    Info (332105): create_clock -period 1.000 -name control_unit:INST_control_unit|r_state[3] control_unit:INST_control_unit|r_state[3]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.549
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.549            -740.259 i_CORE_CLK 
    Info (332119):    -3.127             -10.578 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is 0.011
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.011               0.000 i_CORE_CLK 
    Info (332119):     0.358               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -574.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.809
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.809            -625.030 i_CORE_CLK 
    Info (332119):    -2.785              -9.570 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is -0.001
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.001              -0.001 i_CORE_CLK 
    Info (332119):     0.312               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -574.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.718
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.718            -255.700 i_CORE_CLK 
    Info (332119):    -1.443              -4.502 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is -0.007
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.007              -0.007 i_CORE_CLK 
    Info (332119):     0.186               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -480.071 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4640 megabytes
    Info: Processing ended: Tue May 21 08:44:36 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


