/*
 * Copyright (c) 2025 Realtek Semiconductor, Inc.
 *
 * SPDX-License-Identifier: Apache-2.0
 */

#ifndef ZEPHYR_DRIVERS_PINCTRL_RTS5817_REG_H_
#define ZEPHYR_DRIVERS_PINCTRL_RTS5817_REG_H_

#define PAD_CFG         0x00
#define PAD_GPIO_O      0x04
#define PAD_GPIO_OE     0x08
#define PAD_GPIO_I      0x0C
#define PAD_GPIO_INC    0x10
#define PAD_GPIO_INT_EN 0x10
#define PAD_GPIO_INT    0x14

#define AL_GPIO_VALUE       0x00
#define AL_GPIO_CFG         0x04
#define AL_GPIO_IRQ_EN      0x08
#define AL_GPIO_IRQ         0x0C
#define AL_SENSOR_RST_CTL   0x10
#define AL_SENSOR_SCS_N_CTL 0x14
#define FW_WAKEUP_TRIG      0x18
#define GPIO_SVIO_CFG       0x1C

#define SENSOR_INT_CFG  0x0
#define SENSOR_INT_FLAG 0x4

/* Bits of PAD_CFG (0X0000) */

#define PD_OFFSET 0
#define PD_MASK   BIT(0)

#define PU_OFFSET 1
#define PU_MASK   BIT(1)

#define H3L1_OFFSET 2
#define H3L1_MASK   BIT(2)

#define DRIVING_OFFSET 3
#define DRIVING_MASK   GENMASK(4, 3)

#define SHDN_OFFSET 5
#define SHDN_MASK   BIT(5)

#define IEV18_OFFSET 6
#define IEV18_MASK   BIT(6)

#define PAD_FUNCTION_SEL_OFFSET 8
#define PAD_FUNCTION_SEL_MASK   GENMASK(9, 8)

#define GPIO_FUNCTION_SEL_OFFSET 8
#define GPIO_FUNCTION_SEL_MASK   GENMASK(13, 8)

/* Bits of PAD_GPIO_O (0X0004) */

#define GPIO_O_OFFSET 0
#define GPIO_O_MASK   BIT(0)

/* Bits of PAD_GPIO_OE (0X0008) */

#define GPIO_OE_OFFSET 0
#define GPIO_OE_MASK   BIT(0)

/* Bits of PAD_GPIO_I (0X000C) */

#define GPIO_I_OFFSET 0
#define GPIO_I_MASK   BIT(0)

/* Bits of PAD_GPIO_INT_EN (0X0010) */

#define GPIO_FALLING_INT_EN_OFFSET 0
#define GPIO_FALLING_INT_EN_MASK   BIT(0)

#define GPIO_RISING_INT_EN_OFFSET 1
#define GPIO_RISING_INT_EN_MASK   BIT(1)

/* Bits of PAD_GPIO_INT (0X0014) */

#define GPIO_FALLING_INT_OFFSET 0
#define GPIO_FALLING_INT_MASK   BIT(0)

#define GPIO_RISING_INT_OFFSET 1
#define GPIO_RISING_INT_MASK   BIT(1)

/* Bits of R_SENSOR_INT_CFG (0X0024) */

#define IE_SENSOR_INT_OFFSET 0
#define IE_SENSOR_INT_MASK   BIT(0)

#define I_SENSOR_PRIORITY_OFFSET 1
#define I_SENSOR_PRIORITY_MASK   BIT(1)

#define CFG_SENSOR_INT_POS_EN_OFFSET 2
#define CFG_SENSOR_INT_POS_EN_MASK   GENMASK(3, 2)

#define CFG_SENSOR_INT_NEG_EN_OFFSET 4
#define CFG_SENSOR_INT_NEG_EN_MASK   GENMASK(5, 4)

/* Bits of R_SENSOR_INT_FLAG (0X0028) */

#define I_SENSOR_INTF_FALL_OFFSET 0
#define I_SENSOR_INTF_FALL_MASK   GENMASK(1, 0)

#define I_SENSOR_INTF_RISE_OFFSET 2
#define I_SENSOR_INTF_RISE_MASK   GENMASK(3, 2)

#define I_SENSOR_INTF_OFFSET 4
#define I_SENSOR_INTF_MASK   GENMASK(5, 4)

#define SENSOR_SCS_N_GPIO_INT_FALL_OFFSET 6
#define SENSOR_SCS_N_GPIO_INT_FALL_MASK   BIT(6)

#define SENSOR_SCS_N_GPIO_INT_RISE_OFFSET 7
#define SENSOR_SCS_N_GPIO_INT_RISE_MASK   BIT(7)

#define GPIO_SVIO_INT_FALL_OFFSET 8
#define GPIO_SVIO_INT_FALL_MASK   BIT(8)

#define GPIO_SVIO_INT_RISE_OFFSET 9
#define GPIO_SVIO_INT_RISE_MASK   BIT(9)

#define SENSOR_RSTN_GPIO_INT_FALL_OFFSET 10
#define SENSOR_RSTN_GPIO_INT_FALL_MASK   BIT(10)

#define SENSOR_RSTN_GPIO_INT_RISE_OFFSET 11
#define SENSOR_RSTN_GPIO_INT_RISE_MASK   BIT(11)

#define WAKE_UP_I_OFFSET 16
#define WAKE_UP_I_MASK   GENMASK(17, 16)

/* Bits of R_AL_GPIO_VALUE (0X0070) */

#define AL_GPIO_O_OFFSET 0
#define AL_GPIO_O_MASK   GENMASK(2, 0)

#define ASYNC_AL_GPIO_IN_OFFSET 3
#define ASYNC_AL_GPIO_IN_MASK   GENMASK(5, 3)

#define AL_GPIO_I_OFFSET 6
#define AL_GPIO_I_MASK   GENMASK(8, 6)

/* Bits of R_AL_GPIO_CFG (0X0074) */

#define AL_GPIO_OE_OFFSET 0
#define AL_GPIO_OE_MASK   GENMASK(2, 0)

#define AL_GPIO_SHDN_OFFSET 11
#define AL_GPIO_SHDN_MASK   GENMASK(13, 11)

#define AL_GPIO_IEV18_OFFSET 16
#define AL_GPIO_IEV18_MASK   GENMASK(18, 16)

#define AL_GPIO_PU_CTRL_OFFSET 19
#define AL_GPIO_PU_CTRL_MASK   GENMASK(21, 19)

#define AL_GPIO_PD_CTRL_OFFSET 24
#define AL_GPIO_PD_CTRL_MASK   GENMASK(26, 24)

#define AL_GPIO_SEL_OFFSET 27
#define AL_GPIO_SEL_MASK   GENMASK(29, 27)

#define CS1_BRIDGE_EN_OFFSET 31
#define CS1_BRIDGE_EN_MASK   BIT(31)

/* Bits of R_AL_GPIO_IRQ_EN (0X0078) */

#define AL_GPIO_INT_EN_FALL_OFFSET 0
#define AL_GPIO_INT_EN_FALL_MASK   GENMASK(2, 0)

#define AL_GPIO_INT_EN_RISE_OFFSET 3
#define AL_GPIO_INT_EN_RISE_MASK   GENMASK(5, 3)

/* Bits of R_AL_GPIO_IRQ (0X007C) */

#define AL_GPIO_INT_FALL_OFFSET 0
#define AL_GPIO_INT_FALL_MASK   GENMASK(2, 0)

#define AL_GPIO_INT_RISE_OFFSET 3
#define AL_GPIO_INT_RISE_MASK   GENMASK(5, 3)

/* Bits of R_AL_SENSOR_RST_CTL (0X0080) */

#define PAD_SENSOR_RSTN_I_OFFSET 0
#define PAD_SENSOR_RSTN_I_MASK   BIT(0)

#define SENSOR_RSTN_O_OFFSET 1
#define SENSOR_RSTN_O_MASK   BIT(1)

#define SENSOR_RSTN_OE0_OFFSET 2
#define SENSOR_RSTN_OE0_MASK   BIT(2)

#define SENSOR_RSTN_OE2_OFFSET 3
#define SENSOR_RSTN_OE2_MASK   BIT(3)

#define SENSOR_RSTN_OE3_OFFSET 4
#define SENSOR_RSTN_OE3_MASK   BIT(4)

#define SENSOR_RSTN_IEV18_OFFSET 5
#define SENSOR_RSTN_IEV18_MASK   BIT(5)

#define SENSOR_RSTN_H3L1_OFFSET 6
#define SENSOR_RSTN_H3L1_MASK   BIT(6)

#define SENSOR_RSTN_PUE_OFFSET 7
#define SENSOR_RSTN_PUE_MASK   BIT(7)

#define SENSOR_RSTN_PDE_OFFSET 8
#define SENSOR_RSTN_PDE_MASK   BIT(8)
#define SENSOR_RSTN_PDE        (SENSOR_RSTN_PDE_MASK)

#define SENSOR_RSTN_GPIO_INT_EN_RISE_OFFSET 10
#define SENSOR_RSTN_GPIO_INT_EN_RISE_MASK   BIT(10)

#define SENSOR_RSTN_GPIO_INT_EN_FALL_OFFSET 11
#define SENSOR_RSTN_GPIO_INT_EN_FALL_MASK   BIT(11)

/* Bits of R_AL_SENSOR_SCS_N_CTL (0X0084) */

#define PAD_SENSOR_SCS_N_I_OFFSET 0
#define PAD_SENSOR_SCS_N_I_MASK   BIT(0)

#define SENSOR_SCS_N_O_OFFSET 1
#define SENSOR_SCS_N_O_MASK   BIT(1)

#define SENSOR_SCS_N_OE0_OFFSET 2
#define SENSOR_SCS_N_OE0_MASK   BIT(2)

#define SENSOR_SCS_N_OE2_OFFSET 3
#define SENSOR_SCS_N_OE2_MASK   BIT(3)

#define SENSOR_SCS_N_OE3_OFFSET 4
#define SENSOR_SCS_N_OE3_MASK   BIT(4)

#define SENSOR_SCS_N_IEV18_OFFSET 5
#define SENSOR_SCS_N_IEV18_MASK   BIT(5)

#define SENSOR_SCS_N_H3L1_OFFSET 6
#define SENSOR_SCS_N_H3L1_MASK   BIT(6)

#define SENSOR_SCS_N_PUE_OFFSET 7
#define SENSOR_SCS_N_PUE_MASK   BIT(7)

#define SENSOR_SCS_N_PDE_OFFSET 8
#define SENSOR_SCS_N_PDE_MASK   BIT(8)

#define SENSOR_SCS_N_SEL_OFFSET 9
#define SENSOR_SCS_N_SEL_MASK   BIT(9)

#define SENSOR_SCS_N_GPIO_INT_EN_RISE_OFFSET 10
#define SENSOR_SCS_N_GPIO_INT_EN_RISE_MASK   BIT(10)

#define SENSOR_SCS_N_GPIO_INT_EN_FALL_OFFSET 11
#define SENSOR_SCS_N_GPIO_INT_EN_FALL_MASK   BIT(11)

/* Bits of R_GPIO_SVIO_CFG (0X008C) */

#define GPIO_SVIO_I_OFFSET 0
#define GPIO_SVIO_I_MASK   BIT(0)

#define GPIO_SVIO_O_OFFSET 1
#define GPIO_SVIO_O_MASK   BIT(1)

#define GPIO_SVIO_OE0_OFFSET 2
#define GPIO_SVIO_OE0_MASK   BIT(2)

#define GPIO_SVIO_H3L1_OFFSET 5
#define GPIO_SVIO_H3L1_MASK   BIT(5)

#define GPIO_SVIO_IEV18_OFFSET 6
#define GPIO_SVIO_IEV18_MASK   BIT(6)

#define GPIO_SVIO_PULLCTL_OFFSET 8
#define GPIO_SVIO_PULLCTL_MASK   GENMASK(9, 8)

#define GPIO_SVIO_INT_EN_RISE_OFFSET 10
#define GPIO_SVIO_INT_EN_RISE_MASK   BIT(10)

#define GPIO_SVIO_INT_EN_FALL_OFFSET 11
#define GPIO_SVIO_INT_EN_FALL_MASK   BIT(11)

#endif /* ZEPHYR_DRIVERS_PINCTRL_RTS5817_REG_H_ */
