=========================================================
Scheduler report file
Generated by stratus_hls 19.25-s100  (93142.260418)
On:          Wed Sep  7 16:24:56 2022
Project Dir: /home/20200969/Estimation/stratus/simple_fir
Module:      fir
HLS Config:  BASIC
=========================================================
Scheduler report for : gen_unvalidated_req                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_unvalidated_  8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_unvalidated_  11 (10:TRUE)     --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_unvalidated_  14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_prev_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_prev_  6 (5:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_prev_  12 (11:FALSE)    --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_busy                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_busy::use_vl  5 (4:TRUE)       --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          7 (6:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_busy          8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_reg_vld                                                                             
-------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_reg_vld    8 (7:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din                   10 (9:FALSE)     --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_reg_vld    11 (10:TRUE)     --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_reg_vld::  14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_reg_vld    14 (13:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_active                                                                                 
---------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_activ  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_vld                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_vld          4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_stalling                                                                               
-----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_stalling     5 (4:TRUE)       --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_stalling     6 (5:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_unacked_req                                                                            
--------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.gen_unacked_req  6 (5:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.gen_unacked_req  12 (11:FALSE)    --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_next_trig_reg                                                                          
----------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
dout.m_req.gen_next_  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_next_  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.gen_next_  4 (3:FALSE)      --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
                                                                                                                  
Scheduler report for : FirThread                                                                                  
--------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.m_busy_req_0.res  4 (3:FALSE)      --              FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
din.m_stalling.reset  4 (3:FALSE)      --              FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
dout.m_req.m_trig_re  4 (3:FALSE)      --              FALSE  @(f:fir.h,l:44,c:42->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
shift_reg             6 (5:TRUE)       --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             7 (5:TRUE)       --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             8 (5:TRUE)       --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             9 (5:TRUE)       --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             10 (5:TRUE)      --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             11 (5:TRUE)      --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             12 (5:TRUE)      --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             13 (5:TRUE)      --              FALSE  fir.cc,l:37,c:13                                    
                                                                                                                  
shift_reg             14 (6:FALSE)     --              FALSE  fir.cc,l:37,c:13 -> l:40,c:5                        
                                                                                                                  
i                     14 (6:FALSE)     --              FALSE  fir.cc,l:45,c:23 -> c:25                            
                                                                                                                  
shift_reg             15 (7:FALSE)     --              FALSE  fir.cc,l:37,c:13 -> l:46,c:22                       
                                                                                                                  
i                     15 (7:FALSE)     --              FALSE  fir.cc,l:45,c:23 -> c:44                            
                                                                                                                  
f:fir.cc,l:46,c:42    15 (7:FALSE)     --              FALSE  & c:40                                              
                                                                                                                  
                      16 (7:TRUE)      --              FALSE  f:fir.cc,l:45,c:45                                  
                                                                                                                  
shift_reg             16 (7:TRUE)      --              FALSE  fir.cc,l:37,c:13 -> l:46,c:37                       
                                                                                                                  
f:fir.cc,l:45,c:34    17 (7:TRUE)      --              FALSE  & c:32                                              
                                                                                                                  
shift_reg             17 (7:TRUE)      --              FALSE  fir.cc,l:37,c:13 -> l:46,c:22                       
                                                                                                                  
din.m_busy_req_0.get  19 (9:FALSE)     --              FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
din                   21 (11:TRUE)     --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
FirThread::get        21 (11:TRUE)     --              FALSE  fir.cc,l:27,c:11 mapped                             
                                                                                                                  
din.m_busy_req_0.get  22 (12:FALSE)    --              FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
din.data.get::nb_get  24 (14:FALSE)    --              FALSE  @(f:fir.h,l:43,c:40->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
i                     25 (15:TRUE)     --              FALSE  fir.cc,l:51,c:27 -> c:29                            
                                                                                                                  
r                     25 (15:TRUE)     --              FALSE  fir.cc,l:38,c:14 -> l:50,c:13                       
                                                                                                                  
shift_reg             25 (15:TRUE)     --              FALSE  fir.cc,l:37,c:13 -> l:47,c:18                       
                                                                                                                  
coeffs.table[0]       26 (16:FALSE)    --              FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:0)    
                                                                                                                  
coeffs.table[1]       26 (16:FALSE)    --              FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:1)    
                                                                                                                  
coeffs.table[2]       26 (16:FALSE)    --              FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:2)    
                                                                                                                  
coeffs.table[3]       26 (16:FALSE)    --              FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:3)    
                                                                                                                  
coeffs.table[4]       26 (16:FALSE)    --              FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:4)    
                                                                                                                  
coeffs.table[5]       26 (16:FALSE)    --              FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:5)    
                                                                                                                  
coeffs.table[6]       26 (16:FALSE)    --              FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:6)    
                                                                                                                  
coeffs.table[7]       26 (16:FALSE)    --              FALSE  @(f:fir.h,l:38,c:26->f:defines.h,l:39,c:16->i:7)    
                                                                                                                  
shift_reg             26 (16:FALSE)    --              FALSE  fir.cc,l:37,c:13 -> l:56,c:43                       
                                                                                                                  
r                     26 (16:FALSE)    --              FALSE  fir.cc,l:38,c:14 -> l:56,c:17                       
                                                                                                                  
i                     26 (16:FALSE)    --              FALSE  fir.cc,l:51,c:27 -> c:44                            
                                                                                                                  
                      26 (16:FALSE)    --              FALSE  f:fir.cc,l:56,c:28                                  
                                                                                                                  
                      26 (16:FALSE)    --              FALSE  f:fir.cc,l:51,c:45                                  
                                                                                                                  
                      26 (16:FALSE)    --              FALSE  f:fir.cc,l:51,c:36                                  
                                                                                                                  
                      27 (16:TRUE)     --              FALSE  f:fir.cc,l:56,c:28                                  
                                                                                                                  
shift_reg             27 (16:TRUE)     --              FALSE  fir.cc,l:37,c:13 -> l:56,c:43                       
                                                                                                                  
                      27 (16:TRUE)     --              FALSE  f:fir.cc,l:56,c:32                                  
                                                                                                                  
operator+=            27 (16:TRUE)     --              FALSE  fir.cc,l:56,c:19                                    
                                                                                                                  
r                     27 (16:TRUE)     --              FALSE  fir.cc,l:38,c:14 -> l:58,c:13                       
                                                                                                                  
dout.data.put::nb_pu  30 (19:FALSE)    --              FALSE  @(f:fir.h,l:44,c:42->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
dout                  30 (19:FALSE)    --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
dout.m_req.m_trig_re  30 (19:FALSE)    --              FALSE  @(f:fir.h,l:44,c:42->f:/opt/tools/cadence/2019-20/  
                                                                                                                  
dout                  32 (21:TRUE)     --              FALSE  fir.h,l:44,c:42                                     
                                                                                                                  
FirThread::put        32 (21:TRUE)     --              FALSE  fir.cc,l:27,c:11 mapped                             
                                                                                                                  
                                                                                                                  
Scheduler report for : gen_do_stall_reg_full                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
din.gen_do_stall_reg  6 (5:FALSE)      --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
din.gen_do_stall_reg  12 (11:FALSE)    --              FALSE  fir.h,l:43,c:40                                     
                                                                                                                  
                                                                                                                  
