## Four Wire

當有多個assign語句在程式碼中出現時，他們的順序並不重要，與一般的程式語言不同，assign描述的是事物之間的連結，而不是將一個值複製的動作

### Problem：

建立一個模組，具有3個輸入和4個輸出，行為類似於線，使用以下方式連接：

```
a -> w
b -> x
b -> y
c -> z
```

![P1](https://github.com/freexd0m0329/HDLBits/blob/main/Ch2_VerilogLanguague/Ch2-1_Basics/L02_FourWires/P1.jpg?raw=true)

### Waveform：

![waveform](https://github.com/freexd0m0329/HDLBits/blob/main/Ch2_VerilogLanguague/Ch2-1_Basics/L02_FourWires/waveform.png?raw=true)