module FA_1bit_bh(s,c,a,b);
 output reg s,c;
  input a,b;
  
  always@(*)
    if(a==0 && b==0)begin
      s=0;c=0;
    end
    else if((a==0 && b==1) || (a==1 && b==0))begin
      s=1;c=0;
    end
    else begin
      s=1;c=1; 
     end
endmodule
  
