Fitter report for FPGA_EP2C
Sun Aug 16 00:28:06 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Sun Aug 16 00:28:06 2015            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; FPGA_EP2C                                        ;
; Top-level Entity Name              ; FPGA_EP2C                                        ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE6E22C8                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 1,380 / 6,272 ( 22 % )                           ;
;     Total combinational functions  ; 1,304 / 6,272 ( 21 % )                           ;
;     Dedicated logic registers      ; 935 / 6,272 ( 15 % )                             ;
; Total registers                    ; 935                                              ;
; Total pins                         ; 32 / 92 ( 35 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                   ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                   ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------+
; I/O Assignment Warnings            ;
+-----------+------------------------+
; Pin Name  ; Reason                 ;
+-----------+------------------------+
; INT0      ; Missing drive strength ;
; INT4      ; Missing drive strength ;
; BUF_1     ; Missing drive strength ;
; BUF_2     ; Missing drive strength ;
; BUF_3     ; Missing drive strength ;
; BUF_4     ; Missing drive strength ;
; AD_IN[15] ; Missing drive strength ;
; AD_IN[14] ; Missing drive strength ;
; AD_IN[13] ; Missing drive strength ;
; AD_IN[12] ; Missing drive strength ;
; AD_IN[11] ; Missing drive strength ;
; AD_IN[10] ; Missing drive strength ;
; AD_IN[9]  ; Missing drive strength ;
; AD_IN[8]  ; Missing drive strength ;
; AD_IN[7]  ; Missing drive strength ;
; AD_IN[6]  ; Missing drive strength ;
; AD_IN[5]  ; Missing drive strength ;
; AD_IN[4]  ; Missing drive strength ;
; AD_IN[3]  ; Missing drive strength ;
; AD_IN[2]  ; Missing drive strength ;
; AD_IN[1]  ; Missing drive strength ;
; AD_IN[0]  ; Missing drive strength ;
+-----------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2339 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2339 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2329    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/WORKSPACE/STM32F4/STM32F4xx_DSP_StdPeriph_Lib_V1.3.0/Project/FPGA/EP4C6E_REG/output_files/FPGA_EP2C.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,380 / 6,272 ( 22 % ) ;
;     -- Combinational with no register       ; 445                    ;
;     -- Register only                        ; 76                     ;
;     -- Combinational with a register        ; 859                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 776                    ;
;     -- 3 input functions                    ; 52                     ;
;     -- <=2 input functions                  ; 476                    ;
;     -- Register only                        ; 76                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 870                    ;
;     -- arithmetic mode                      ; 434                    ;
;                                             ;                        ;
; Total registers*                            ; 935 / 6,684 ( 14 % )   ;
;     -- Dedicated logic registers            ; 935 / 6,272 ( 15 % )   ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 102 / 392 ( 26 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 32 / 92 ( 35 % )       ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 10                     ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )         ;
; PLLs                                        ; 1 / 2 ( 50 % )         ;
; Global clocks                               ; 10 / 10 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%           ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 7%           ;
; Maximum fan-out                             ; 460                    ;
; Highest non-global fan-out                  ; 460                    ;
; Total fan-out                               ; 6868                   ;
; Average fan-out                             ; 2.88                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1380 / 6272 ( 22 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 445                  ; 0                              ;
;     -- Register only                        ; 76                   ; 0                              ;
;     -- Combinational with a register        ; 859                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 776                  ; 0                              ;
;     -- 3 input functions                    ; 52                   ; 0                              ;
;     -- <=2 input functions                  ; 476                  ; 0                              ;
;     -- Register only                        ; 76                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 870                  ; 0                              ;
;     -- arithmetic mode                      ; 434                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 935                  ; 0                              ;
;     -- Dedicated logic registers            ; 935 / 6272 ( 15 % )  ; 0 / 6272 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 102 / 392 ( 26 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 32                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 9 / 12 ( 75 % )      ; 1 / 12 ( 8 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 364                  ; 1                              ;
;     -- Registered Input Connections         ; 348                  ; 0                              ;
;     -- Output Connections                   ; 17                   ; 348                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6862                 ; 355                            ;
;     -- Registered Connections               ; 2221                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 32                   ; 349                            ;
;     -- hard_block:auto_generated_inst       ; 349                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 10                   ; 1                              ;
;     -- Output Ports                         ; 6                    ; 1                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; A16            ; 34    ; 2        ; 0            ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; A17            ; 33    ; 2        ; 0            ; 6            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; A18            ; 32    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; NADV           ; 28    ; 2        ; 0            ; 9            ; 7            ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; NOE            ; 31    ; 2        ; 0            ; 7            ; 0            ; 460                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; NWE            ; 30    ; 2        ; 0            ; 8            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk_25M        ; 24    ; 2        ; 0            ; 11           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk_channel_a1 ; 112   ; 7        ; 28           ; 24           ; 0            ; 43                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk_channel_a2 ; 98    ; 6        ; 34           ; 17           ; 21           ; 36                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk_channel_b  ; 105   ; 6        ; 34           ; 19           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BUF_1 ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BUF_2 ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BUF_3 ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BUF_4 ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; INT0  ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; INT4  ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------------------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                         ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------------------------------+---------------------+
; AD_IN[0]  ; 38    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[10] ; 53    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[11] ; 54    ; 4        ; 18           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[12] ; 55    ; 4        ; 18           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[13] ; 58    ; 4        ; 21           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[14] ; 59    ; 4        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[15] ; 60    ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[1]  ; 39    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[2]  ; 42    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[3]  ; 43    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[4]  ; 44    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[5]  ; 46    ; 3        ; 7            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[6]  ; 49    ; 3        ; 13           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[7]  ; 50    ; 3        ; 13           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[8]  ; 51    ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
; AD_IN[9]  ; 52    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34 (inverted) ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; clk_channel_a2          ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 7 / 11 ( 64 % )   ; 3.3V          ; --           ;
; 2        ; 7 / 8 ( 88 % )    ; 3.3V          ; --           ;
; 3        ; 11 / 11 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 7 / 14 ( 50 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 13 ( 0 % )    ; 3.3V          ; --           ;
; 6        ; 2 / 10 ( 20 % )   ; 3.3V          ; --           ;
; 7        ; 1 / 13 ( 8 % )    ; 3.3V          ; --           ;
; 8        ; 1 / 12 ( 8 % )    ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; BUF_3                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; BUF_2                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; BUF_1                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; clk_25M                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; NADV                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; NWE                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; NOE                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; A18                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; A17                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; A16                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; AD_IN[0]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; AD_IN[1]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; AD_IN[2]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; AD_IN[3]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; AD_IN[4]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; AD_IN[5]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; AD_IN[6]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; AD_IN[7]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; AD_IN[8]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; AD_IN[9]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; AD_IN[10]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; AD_IN[11]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; AD_IN[12]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; AD_IN[13]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; AD_IN[14]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; AD_IN[15]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; INT0                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; INT4                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; clk_channel_a2                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 138        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 139        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 142        ; 6        ; clk_channel_b                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 155        ; 7        ; clk_channel_a1                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 174        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 175        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 177        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 178        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; BUF_4                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------+
; PLL Summary                                                                        ;
+-------------------------------+----------------------------------------------------+
; Name                          ; CLOCK:inst10|PLL:inst2|altpll:altpll_component|pll ;
+-------------------------------+----------------------------------------------------+
; SDC pin name                  ; inst10|inst2|altpll_component|pll                  ;
; PLL mode                      ; Normal                                             ;
; Compensate clock              ; clock0                                             ;
; Compensated input/output pins ; --                                                 ;
; Switchover type               ; --                                                 ;
; Input frequency 0             ; 25.0 MHz                                           ;
; Input frequency 1             ; --                                                 ;
; Nominal PFD frequency         ; 25.0 MHz                                           ;
; Nominal VCO frequency         ; 599.9 MHz                                          ;
; VCO post scale K counter      ; 2                                                  ;
; VCO frequency control         ; Auto                                               ;
; VCO phase shift step          ; 208 ps                                             ;
; VCO multiply                  ; --                                                 ;
; VCO divide                    ; --                                                 ;
; Freq min lock                 ; 12.5 MHz                                           ;
; Freq max lock                 ; 27.09 MHz                                          ;
; M VCO Tap                     ; 0                                                  ;
; M Initial                     ; 1                                                  ;
; M value                       ; 24                                                 ;
; N value                       ; 1                                                  ;
; Charge pump current           ; setting 1                                          ;
; Loop filter resistance        ; setting 24                                         ;
; Loop filter capacitance       ; setting 0                                          ;
; Bandwidth                     ; 450 kHz to 980 kHz                                 ;
; Bandwidth type                ; Medium                                             ;
; Real time reconfigurable      ; Off                                                ;
; Scan chain MIF file           ; --                                                 ;
; Preserve PLL counter order    ; Off                                                ;
; PLL location                  ; PLL_1                                              ;
; Inclk0 signal                 ; clk_25M                                            ;
; Inclk1 signal                 ; --                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                      ;
; Inclk1 signal type            ; --                                                 ;
+-------------------------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                               ;
+------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------+
; Name                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                             ;
+------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------+
; CLOCK:inst10|PLL:inst2|altpll:altpll_component|_clk0 ; clock0       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst10|inst2|altpll_component|pll|clk[0] ;
+------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                         ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
; Compilation Hierarchy Node         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                       ; Library Name ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
; |FPGA_EP2C                         ; 1380 (0)    ; 935 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 32   ; 0            ; 445 (0)      ; 76 (0)            ; 859 (0)          ; |FPGA_EP2C                                                ; work         ;
;    |CLOCK:inst10|                  ; 46 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 28 (0)           ; |FPGA_EP2C|CLOCK:inst10                                   ; work         ;
;       |Divs_20Hz:inst|             ; 46 (46)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 28 (28)          ; |FPGA_EP2C|CLOCK:inst10|Divs_20Hz:inst                    ; work         ;
;       |PLL:inst2|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|CLOCK:inst10|PLL:inst2                         ; work         ;
;          |altpll:altpll_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|CLOCK:inst10|PLL:inst2|altpll:altpll_component ; work         ;
;    |FREQs:inst1|                   ; 743 (0)     ; 379 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 364 (0)      ; 34 (0)            ; 345 (0)          ; |FPGA_EP2C|FREQs:inst1                                    ; work         ;
;       |BUFF_SEND_DATA:inst11|      ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst11              ; work         ;
;       |BUFF_SEND_DATA:inst12|      ; 164 (164)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst12              ; work         ;
;       |BUFF_SEND_DATA:inst13|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst13              ; work         ;
;       |BUFF_SEND_DATA:inst14|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst14              ; work         ;
;       |BUFF_SEND_DATA:inst15|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst15              ; work         ;
;       |BUFF_SEND_DATA:inst17|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst17              ; work         ;
;       |BUFF_SEND_DATA:inst18|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst18              ; work         ;
;       |BUFF_SEND_DATA:inst20|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst20              ; work         ;
;       |BUFF_SEND_DATA:inst21|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst21              ; work         ;
;       |BUFF_SEND_DATA:inst22|      ; 162 (162)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (162)    ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst22              ; work         ;
;       |BUFF_SEND_DATA:inst23|      ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst23              ; work         ;
;       |BUFF_SEND_DATA:inst24|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|FREQs:inst1|BUFF_SEND_DATA:inst24              ; work         ;
;       |HighSpeedSync:inst2|        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |FPGA_EP2C|FREQs:inst1|HighSpeedSync:inst2                ; work         ;
;       |SELECT_REG:inst3|           ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|FREQs:inst1|SELECT_REG:inst3                   ; work         ;
;       |counter_8:inst4|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |FPGA_EP2C|FREQs:inst1|counter_8:inst4                    ; work         ;
;       |counter_8:inst5|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |FPGA_EP2C|FREQs:inst1|counter_8:inst5                    ; work         ;
;       |counter_8:inst6|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |FPGA_EP2C|FREQs:inst1|counter_8:inst6                    ; work         ;
;       |getFreq_cycle:inst1|        ; 65 (65)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 33 (33)          ; |FPGA_EP2C|FREQs:inst1|getFreq_cycle:inst1                ; work         ;
;       |getFreq_equal:inst16|       ; 129 (129)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 128 (128)        ; |FPGA_EP2C|FREQs:inst1|getFreq_equal:inst16               ; work         ;
;       |getFreq_equal:inst19|       ; 129 (129)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 128 (128)        ; |FPGA_EP2C|FREQs:inst1|getFreq_equal:inst19               ; work         ;
;    |SAVE_ADDR:inst|                ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 10 (10)          ; |FPGA_EP2C|SAVE_ADDR:inst                                 ; work         ;
;    |SELECT_ADDR:inst3|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |FPGA_EP2C|SELECT_ADDR:inst3                              ; work         ;
;    |SELECT_CHANNEL:inst7|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |FPGA_EP2C|SELECT_CHANNEL:inst7                           ; work         ;
;    |Spans:inst11|                  ; 141 (0)     ; 130 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 1 (0)             ; 129 (0)          ; |FPGA_EP2C|Spans:inst11                                   ; work         ;
;       |BUFF_SEND_DATA:inst11|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|Spans:inst11|BUFF_SEND_DATA:inst11             ; work         ;
;       |BUFF_SEND_DATA:inst12|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|Spans:inst11|BUFF_SEND_DATA:inst12             ; work         ;
;       |BUFF_SEND_DATA:inst13|      ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|Spans:inst11|BUFF_SEND_DATA:inst13             ; work         ;
;       |BUFF_SEND_DATA:inst14|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|Spans:inst11|BUFF_SEND_DATA:inst14             ; work         ;
;       |SELECT_REG:inst1|           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|Spans:inst11|SELECT_REG:inst1                  ; work         ;
;       |getSpan_equal:inst|         ; 131 (131)   ; 130 (130)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 129 (129)        ; |FPGA_EP2C|Spans:inst11|getSpan_equal:inst                ; work         ;
;    |impulse:inst9|                 ; 430 (0)     ; 379 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 32 (0)            ; 347 (0)          ; |FPGA_EP2C|impulse:inst9                                  ; work         ;
;       |BUFF_SEND_DATA:inst11|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst11            ; work         ;
;       |BUFF_SEND_DATA:inst12|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst12            ; work         ;
;       |BUFF_SEND_DATA:inst13|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst13            ; work         ;
;       |BUFF_SEND_DATA:inst14|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst14            ; work         ;
;       |BUFF_SEND_DATA:inst15|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst15            ; work         ;
;       |BUFF_SEND_DATA:inst16|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst16            ; work         ;
;       |BUFF_SEND_DATA:inst17|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst17            ; work         ;
;       |BUFF_SEND_DATA:inst18|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst18            ; work         ;
;       |BUFF_SEND_DATA:inst19|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst19            ; work         ;
;       |BUFF_SEND_DATA:inst20|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst20            ; work         ;
;       |BUFF_SEND_DATA:inst21|      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst21            ; work         ;
;       |BUFF_SEND_DATA:inst22|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|impulse:inst9|BUFF_SEND_DATA:inst22            ; work         ;
;       |HighSpeedSync:inst4|        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |FPGA_EP2C|impulse:inst9|HighSpeedSync:inst4              ; work         ;
;       |SELECT_REG:inst1|           ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|impulse:inst9|SELECT_REG:inst1                 ; work         ;
;       |counter_8:inst5|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |FPGA_EP2C|impulse:inst9|counter_8:inst5                  ; work         ;
;       |counter_8:inst6|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |FPGA_EP2C|impulse:inst9|counter_8:inst6                  ; work         ;
;       |counter_8:inst8|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |FPGA_EP2C|impulse:inst9|counter_8:inst8                  ; work         ;
;       |getImpulse_cycle:inst|      ; 66 (66)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 33 (33)          ; |FPGA_EP2C|impulse:inst9|getImpulse_cycle:inst            ; work         ;
;       |getImpulse_equal:inst3|     ; 130 (130)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 129 (129)        ; |FPGA_EP2C|impulse:inst9|getImpulse_equal:inst3           ; work         ;
;       |getImpulse_equal:inst7|     ; 130 (130)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 129 (129)        ; |FPGA_EP2C|impulse:inst9|getImpulse_equal:inst7           ; work         ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; INT0           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; INT4           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUF_1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUF_2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUF_3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUF_4          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; NWE            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; AD_IN[15]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; AD_IN[14]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AD_IN[13]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AD_IN[12]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; AD_IN[11]      ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; AD_IN[10]      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AD_IN[9]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AD_IN[8]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AD_IN[7]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; AD_IN[6]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AD_IN[5]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; AD_IN[4]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AD_IN[3]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AD_IN[2]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AD_IN[1]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AD_IN[0]       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_channel_a1 ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; clk_channel_b  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_25M        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; NOE            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; NADV           ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; A16            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A18            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A17            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_channel_a2 ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; NWE                                                                  ;                   ;         ;
; AD_IN[15]                                                            ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[15]                                       ; 1                 ; 6       ;
; AD_IN[14]                                                            ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[14]                                       ; 0                 ; 6       ;
; AD_IN[13]                                                            ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[13]~feeder                                ; 0                 ; 6       ;
; AD_IN[12]                                                            ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[12]~feeder                                ; 1                 ; 6       ;
; AD_IN[11]                                                            ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[11]                                       ; 1                 ; 6       ;
; AD_IN[10]                                                            ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[10]~feeder                                ; 0                 ; 6       ;
; AD_IN[9]                                                             ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[9]~feeder                                 ; 0                 ; 6       ;
; AD_IN[8]                                                             ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[8]~feeder                                 ; 0                 ; 6       ;
; AD_IN[7]                                                             ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[7]                                        ; 1                 ; 6       ;
; AD_IN[6]                                                             ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[6]                                        ; 0                 ; 6       ;
; AD_IN[5]                                                             ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[5]                                        ; 1                 ; 6       ;
; AD_IN[4]                                                             ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[4]                                        ; 0                 ; 6       ;
; AD_IN[3]                                                             ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[3]                                        ; 0                 ; 6       ;
; AD_IN[2]                                                             ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[2]                                        ; 0                 ; 6       ;
; AD_IN[1]                                                             ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[1]                                        ; 0                 ; 6       ;
; AD_IN[0]                                                             ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[0]                                        ; 0                 ; 6       ;
; clk_channel_a1                                                       ;                   ;         ;
;      - FREQs:inst1|getFreq_equal:inst16|isCount                      ; 1                 ; 0       ;
;      - Spans:inst11|getSpan_equal:inst|pin_r                         ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[15]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[31]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[14]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[30]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[13]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[29]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[12]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[28]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[11]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[27]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[10]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[26]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[9]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[25]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[8]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[24]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[7]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[23]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[6]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[22]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[5]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[21]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[4]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[20]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[3]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[19]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[2]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[18]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[1]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[17]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[0]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst16|test_count_hide[16]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_cycle:inst1|isCount                       ; 1                 ; 0       ;
;      - impulse:inst9|getImpulse_equal:inst3|isCount                  ; 1                 ; 0       ;
;      - impulse:inst9|getImpulse_cycle:inst|isCount                   ; 1                 ; 0       ;
;      - Spans:inst11|getSpan_equal:inst|isCount                       ; 1                 ; 0       ;
;      - impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[25]~96 ; 0                 ; 6       ;
;      - impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[14]~64 ; 0                 ; 6       ;
;      - Spans:inst11|getSpan_equal:inst|count_1_hide[3]~64            ; 0                 ; 6       ;
;      - Spans:inst11|getSpan_equal:inst|count_2_hide[26]~64           ; 0                 ; 6       ;
;      - impulse:inst9|getImpulse_cycle:inst|base_count_hide[27]~64    ; 0                 ; 6       ;
; clk_channel_b                                                        ;                   ;         ;
;      - Spans:inst11|getSpan_equal:inst|pin_r                         ; 0                 ; 6       ;
;      - Spans:inst11|getSpan_equal:inst|count_1_hide[3]~64            ; 0                 ; 6       ;
;      - Spans:inst11|getSpan_equal:inst|count_2_hide[26]~64           ; 0                 ; 6       ;
; clk_25M                                                              ;                   ;         ;
; NOE                                                                  ;                   ;         ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[15]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[15]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[15]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[15]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[15]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[15]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[15]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[15]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[15]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[15]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[15]$latch          ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[15]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[15]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[15]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[15]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[15]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[15]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[15]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[15]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[15]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[15]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[15]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[15]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[15]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[0]_89             ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[0]_89             ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[15]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[15]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[0]_89             ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[0]_89             ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[0]_89              ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[0]_89            ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[14]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[14]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[14]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[14]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[14]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[14]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[14]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[14]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[14]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[14]$latch          ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[14]$latch        ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[14]$latch          ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[14]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[14]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[14]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[14]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[14]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[14]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[14]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[14]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[14]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[14]$latch        ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[14]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[14]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[14]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[14]$latch         ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[13]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[13]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[13]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[13]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[13]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[13]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[13]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[13]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[13]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[13]$latch          ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[13]$latch        ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[13]$latch          ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[13]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[13]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[13]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[13]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[13]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[13]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[13]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[13]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[13]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[13]$latch        ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[13]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[13]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[13]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[13]$latch         ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[12]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[12]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[12]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[12]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[12]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[12]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[12]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[12]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[12]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[12]$latch          ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[12]$latch        ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[12]$latch          ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[12]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[12]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[12]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[12]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[12]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[12]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[12]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[12]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[12]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[12]$latch        ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[12]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[12]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[12]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[12]$latch         ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[11]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[11]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[11]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[11]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[11]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[11]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[11]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[11]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[11]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[11]$latch          ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[11]$latch        ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[11]$latch          ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[11]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[11]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[11]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[11]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[11]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[11]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[11]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[11]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[11]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[11]$latch        ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[11]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[11]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[11]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[11]$latch         ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[10]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[10]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[10]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[10]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[10]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[10]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[10]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[10]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[10]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[10]$latch          ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[10]$latch        ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[10]$latch          ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[10]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[10]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[10]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[10]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[10]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[10]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[10]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[10]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[10]$latch        ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[10]$latch        ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[10]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[10]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[10]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[10]$latch         ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[9]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[9]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[9]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[9]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[9]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[9]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[9]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[9]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[9]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[9]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[9]$latch         ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[9]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[9]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[9]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[9]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[9]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[9]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[9]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[9]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[9]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[9]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[9]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[9]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[9]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[9]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[9]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[8]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[8]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[8]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[8]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[8]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[8]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[8]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[8]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[8]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[8]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[8]$latch         ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[8]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[8]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[8]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[8]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[8]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[8]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[8]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[8]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[8]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[8]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[8]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[8]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[8]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[8]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[8]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[7]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[7]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[7]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[7]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[6]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[6]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[6]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[6]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[6]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[6]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[5]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[5]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[5]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[5]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[5]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[5]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[4]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[4]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[4]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[4]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[4]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[4]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[3]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[3]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[3]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[3]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[3]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[3]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[2]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[2]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[2]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[2]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[2]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[1]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[1]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[1]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[1]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[1]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[1]$latch          ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[0]$latch           ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[0]$latch         ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[0]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[0]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[0]$latch          ; 0                 ; 6       ;
;      - Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[0]$latch          ; 0                 ; 6       ;
; NADV                                                                 ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[0]                                        ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[1]                                        ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[2]                                        ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[3]                                        ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[4]                                        ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[5]                                        ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[6]                                        ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[7]                                        ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[8]                                        ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[9]                                        ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[10]                                       ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[11]                                       ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[12]                                       ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[13]                                       ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[14]                                       ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[15]                                       ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[16]                                       ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[17]                                       ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[18]                                       ; 1                 ; 0       ;
; A16                                                                  ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[16]                                       ; 0                 ; 6       ;
; A18                                                                  ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[18]                                       ; 0                 ; 6       ;
; A17                                                                  ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[17]~feeder                                ; 0                 ; 6       ;
; clk_channel_a2                                                       ;                   ;         ;
;      - FREQs:inst1|getFreq_equal:inst19|isCount                      ; 1                 ; 0       ;
;      - impulse:inst9|getImpulse_equal:inst7|isCount                  ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[15]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[31]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[14]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[30]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[13]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[29]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[12]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[28]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[11]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[27]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[10]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[26]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[9]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[25]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[8]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[24]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[7]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[23]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[6]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[22]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[5]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[21]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[4]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[20]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[3]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[19]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[2]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[18]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[1]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[17]          ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[0]           ; 1                 ; 0       ;
;      - FREQs:inst1|getFreq_equal:inst19|test_count_hide[16]          ; 1                 ; 0       ;
;      - impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[7]~96  ; 0                 ; 6       ;
;      - impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[19]~64 ; 0                 ; 6       ;
+----------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                         ;
+---------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                          ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK:inst10|Divs_20Hz:inst|clk_20hz                          ; FF_X33_Y12_N9      ; 64      ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; CLOCK:inst10|PLL:inst2|altpll:altpll_component|_clk0          ; PLL_1              ; 348     ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34             ; LCCOMB_X16_Y10_N24 ; 16      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|IRQ_REGISTER_1                   ; LCCOMB_X18_Y11_N28 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|IRQ_REGISTER_2                   ; LCCOMB_X18_Y11_N4  ; 10      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_B2_H                    ; LCCOMB_X18_Y11_N18 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_B2_L                    ; LCCOMB_X18_Y11_N8  ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_BH_H                    ; LCCOMB_X18_Y11_N24 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_BH_L                    ; LCCOMB_X21_Y10_N14 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_BL_H                    ; LCCOMB_X22_Y11_N28 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_BL_L                    ; LCCOMB_X18_Y11_N12 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_TH_H                    ; LCCOMB_X22_Y8_N14  ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_TH_L                    ; LCCOMB_X18_Y11_N2  ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_TL_H                    ; LCCOMB_X18_Y11_N30 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_TL_L                    ; LCCOMB_X22_Y11_N30 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|WideOr0~0                        ; LCCOMB_X14_Y14_N30 ; 28      ; Latch enable              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; FREQs:inst1|getFreq_cycle:inst1|isCount                       ; FF_X28_Y12_N1      ; 66      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|getFreq_cycle:inst1|isCount                       ; FF_X28_Y12_N1      ; 40      ; Clock                     ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; FREQs:inst1|getFreq_equal:inst16|isCount                      ; FF_X28_Y14_N17     ; 66      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|getFreq_equal:inst16|isCount                      ; FF_X28_Y14_N17     ; 72      ; Clock                     ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; FREQs:inst1|getFreq_equal:inst19|isCount                      ; FF_X33_Y12_N27     ; 65      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; FREQs:inst1|getFreq_equal:inst19|isCount                      ; FF_X33_Y12_N27     ; 72      ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; NADV                                                          ; PIN_28             ; 19      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; SELECT_ADDR:inst3|Equal0~3                                    ; LCCOMB_X16_Y4_N2   ; 7       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; Spans:inst11|SELECT_REG:inst1|READ_EQU_BH_H                   ; LCCOMB_X18_Y11_N16 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; Spans:inst11|SELECT_REG:inst1|READ_EQU_BH_L                   ; LCCOMB_X18_Y11_N14 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; Spans:inst11|SELECT_REG:inst1|READ_EQU_TH_H                   ; LCCOMB_X18_Y14_N30 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; Spans:inst11|SELECT_REG:inst1|READ_EQU_TH_L                   ; LCCOMB_X18_Y11_N10 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[3]~64            ; LCCOMB_X28_Y14_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[26]~64           ; LCCOMB_X28_Y14_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Spans:inst11|getSpan_equal:inst|isCount                       ; FF_X28_Y14_N25     ; 67      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Spans:inst11|getSpan_equal:inst|isCount                       ; FF_X28_Y14_N25     ; 64      ; Clock                     ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clk_25M                                                       ; PIN_24             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_channel_a1                                                ; PIN_112            ; 43      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_channel_a2                                                ; PIN_98             ; 36      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|IRQ_REGISTER_1                 ; LCCOMB_X18_Y11_N20 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|IRQ_REGISTER_2                 ; LCCOMB_X18_Y11_N6  ; 10      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_B2_H                  ; LCCOMB_X12_Y13_N14 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_B2_L                  ; LCCOMB_X18_Y11_N26 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_BH_H                  ; LCCOMB_X17_Y12_N30 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_BH_L                  ; LCCOMB_X17_Y13_N30 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_BL_H                  ; LCCOMB_X13_Y10_N0  ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_BL_L                  ; LCCOMB_X18_Y11_N22 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_TH_H                  ; LCCOMB_X13_Y10_N30 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_TH_L                  ; LCCOMB_X16_Y11_N14 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_TL_H                  ; LCCOMB_X18_Y11_N0  ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_TL_L                  ; LCCOMB_X17_Y13_N20 ; 18      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[27]~64    ; LCCOMB_X14_Y13_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|getImpulse_cycle:inst|isCount                   ; FF_X28_Y14_N23     ; 67      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|getImpulse_cycle:inst|isCount                   ; FF_X28_Y14_N23     ; 40      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[25]~96 ; LCCOMB_X28_Y14_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[14]~64 ; LCCOMB_X14_Y13_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|getImpulse_equal:inst3|isCount                  ; FF_X28_Y14_N29     ; 72      ; Clock                     ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; impulse:inst9|getImpulse_equal:inst3|isCount                  ; FF_X28_Y14_N29     ; 67      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[7]~96  ; LCCOMB_X11_Y11_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[19]~64 ; LCCOMB_X11_Y11_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|getImpulse_equal:inst7|isCount                  ; FF_X11_Y11_N17     ; 67      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; impulse:inst9|getImpulse_equal:inst7|isCount                  ; FF_X11_Y11_N17     ; 72      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                      ;
+------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                 ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK:inst10|Divs_20Hz:inst|clk_20hz                 ; FF_X33_Y12_N9      ; 64      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; CLOCK:inst10|PLL:inst2|altpll:altpll_component|_clk0 ; PLL_1              ; 348     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; FREQs:inst1|SELECT_REG:inst3|WideOr0~0               ; LCCOMB_X14_Y14_N30 ; 28      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; FREQs:inst1|getFreq_cycle:inst1|isCount              ; FF_X28_Y12_N1      ; 40      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; FREQs:inst1|getFreq_equal:inst16|isCount             ; FF_X28_Y14_N17     ; 72      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; FREQs:inst1|getFreq_equal:inst19|isCount             ; FF_X33_Y12_N27     ; 72      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; Spans:inst11|getSpan_equal:inst|isCount              ; FF_X28_Y14_N25     ; 64      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; impulse:inst9|getImpulse_cycle:inst|isCount          ; FF_X28_Y14_N23     ; 40      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; impulse:inst9|getImpulse_equal:inst3|isCount         ; FF_X28_Y14_N29     ; 72      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; impulse:inst9|getImpulse_equal:inst7|isCount         ; FF_X11_Y11_N17     ; 72      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                         ;
+---------------------------------------------------------------+---------+
; Name                                                          ; Fan-Out ;
+---------------------------------------------------------------+---------+
; NOE~input                                                     ; 460     ;
; Spans:inst11|getSpan_equal:inst|isCount                       ; 66      ;
; impulse:inst9|getImpulse_equal:inst7|isCount                  ; 66      ;
; impulse:inst9|getImpulse_cycle:inst|isCount                   ; 66      ;
; impulse:inst9|getImpulse_equal:inst3|isCount                  ; 66      ;
; FREQs:inst1|getFreq_cycle:inst1|isCount                       ; 65      ;
; FREQs:inst1|getFreq_equal:inst16|isCount                      ; 65      ;
; FREQs:inst1|getFreq_equal:inst19|isCount                      ; 64      ;
; clk_channel_a1~input                                          ; 43      ;
; clk_channel_a2~input                                          ; 36      ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[27]~64    ; 32      ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[26]~64           ; 32      ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[3]~64            ; 32      ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[19]~64 ; 32      ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[7]~96  ; 32      ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[14]~64 ; 32      ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[25]~96 ; 32      ;
; NADV~input                                                    ; 19      ;
; Spans:inst11|SELECT_REG:inst1|READ_EQU_TH_H                   ; 18      ;
; Spans:inst11|SELECT_REG:inst1|READ_EQU_TH_L                   ; 18      ;
; Spans:inst11|SELECT_REG:inst1|READ_EQU_BH_H                   ; 18      ;
; Spans:inst11|SELECT_REG:inst1|READ_EQU_BH_L                   ; 18      ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_BH_L                  ; 18      ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_TL_L                  ; 18      ;
; impulse:inst9|SELECT_REG:inst1|IRQ_REGISTER_1                 ; 18      ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_B2_H                  ; 18      ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_B2_L                  ; 18      ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_TL_H                  ; 18      ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_BL_H                  ; 18      ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_BL_L                  ; 18      ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_TH_H                  ; 18      ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_TH_L                  ; 18      ;
; impulse:inst9|SELECT_REG:inst1|READ_EQU_BH_H                  ; 18      ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_BH_L                    ; 18      ;
; FREQs:inst1|SELECT_REG:inst3|IRQ_REGISTER_1                   ; 18      ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_B2_H                    ; 18      ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_B2_L                    ; 18      ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_TL_H                    ; 18      ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_TL_L                    ; 18      ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_BL_H                    ; 18      ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_BL_L                    ; 18      ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_TH_H                    ; 18      ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_TH_L                    ; 18      ;
; FREQs:inst1|SELECT_REG:inst3|READ_EQU_BH_H                    ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[0]_89            ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[0]_89              ; 18      ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[0]_89             ; 18      ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[0]_89             ; 18      ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[0]_89             ; 18      ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[0]_89             ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[0]_89            ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[0]_89            ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[0]_89            ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[0]_89            ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[0]_89            ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[0]_89            ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[0]_89            ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[0]_89            ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[0]_89            ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[0]_89            ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[0]_89              ; 18      ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[0]_89            ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[0]_89              ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[0]_89              ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[0]_89              ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[0]_89              ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[0]_89              ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[0]_89              ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[0]_89              ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[0]_89              ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[0]_89              ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[0]_89              ; 18      ;
; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[15]~34             ; 16      ;
; SELECT_ADDR:inst3|REG_FLAG[3]                                 ; 14      ;
; SELECT_ADDR:inst3|REG_FLAG[2]                                 ; 14      ;
; SELECT_ADDR:inst3|REG_FLAG[1]                                 ; 13      ;
; SELECT_ADDR:inst3|REG_FLAG[0]                                 ; 13      ;
; SELECT_CHANNEL:inst7|Decoder0~1                               ; 12      ;
; SELECT_CHANNEL:inst7|Decoder0~0                               ; 12      ;
; impulse:inst9|SELECT_REG:inst1|IRQ_REGISTER_2                 ; 10      ;
; FREQs:inst1|SELECT_REG:inst3|IRQ_REGISTER_2                   ; 10      ;
; CLOCK:inst10|Divs_20Hz:inst|Equal0~8                          ; 8       ;
; SELECT_ADDR:inst3|Equal0~3                                    ; 7       ;
; CLOCK:inst10|Divs_20Hz:inst|clk_20hz                          ; 6       ;
; SELECT_CHANNEL:inst7|Decoder0~2                               ; 4       ;
; clk_channel_b~input                                           ; 3       ;
; FREQs:inst1|SELECT_REG:inst3|Decoder0~10                      ; 3       ;
; FREQs:inst1|SELECT_REG:inst3|Decoder0~2                       ; 3       ;
; FREQs:inst1|SELECT_REG:inst3|Decoder0~1                       ; 3       ;
; SAVE_ADDR:inst|ADDR[6]                                        ; 3       ;
; SAVE_ADDR:inst|ADDR[5]                                        ; 3       ;
; SAVE_ADDR:inst|ADDR[4]                                        ; 3       ;
; FREQs:inst1|SELECT_REG:inst3|Decoder0~0                       ; 3       ;
; impulse:inst9|counter_8:inst5|DATA_OUT[0]                     ; 3       ;
; impulse:inst9|counter_8:inst8|DATA_OUT[0]                     ; 3       ;
; FREQs:inst1|counter_8:inst6|DATA_OUT[0]                       ; 3       ;
; FREQs:inst1|counter_8:inst4|DATA_OUT[0]                       ; 3       ;
; impulse:inst9|counter_8:inst6|DATA_OUT[0]                     ; 3       ;
; FREQs:inst1|counter_8:inst5|DATA_OUT[0]                       ; 3       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[26]                           ; 3       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[25]                           ; 3       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[24]                           ; 3       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[0]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[0]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[0]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[0]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[0]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[0]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[0]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[0]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[0]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[0]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[0]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[0]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[0]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[0]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[0]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[0]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[0]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[0]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[0]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[0]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[0]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[0]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[0]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[0]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[0]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[0]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[0]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[0]$latch           ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[1]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[1]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[1]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[1]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[1]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[1]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[1]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[1]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[1]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[1]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[1]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[1]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[1]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[1]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[1]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[1]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[1]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[1]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[1]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[1]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[1]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[1]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[1]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[1]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[1]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[1]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[1]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[1]$latch           ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[2]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[2]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[2]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[2]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[2]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[2]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[2]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[2]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[2]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[2]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[2]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[2]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[2]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[2]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[2]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[2]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[2]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[2]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[2]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[2]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[2]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[2]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[2]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[2]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[2]$latch           ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[3]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[3]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[3]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[3]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[3]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[3]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[3]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[3]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[3]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[3]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[3]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[3]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[3]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[3]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[3]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[3]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[3]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[3]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[3]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[3]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[3]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[3]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[3]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[3]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[3]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[3]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[3]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[3]$latch           ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[4]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[4]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[4]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[4]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[4]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[4]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[4]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[4]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[4]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[4]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[4]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[4]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[4]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[4]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[4]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[4]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[4]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[4]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[4]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[4]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[4]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[4]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[4]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[4]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[4]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[4]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[4]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[4]$latch           ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[5]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[5]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[5]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[5]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[5]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[5]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[5]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[5]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[5]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[5]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[5]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[5]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[5]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[5]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[5]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[5]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[5]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[5]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[5]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[5]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[5]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[5]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[5]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[5]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[5]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[5]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[5]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[5]$latch           ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[6]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[6]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[6]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[6]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[6]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[6]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[6]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[6]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[6]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[6]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[6]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[6]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[6]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[6]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[6]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[6]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[6]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[6]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[6]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[6]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[6]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[6]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[6]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[6]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[6]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[6]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[6]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[6]$latch           ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[7]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[7]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[7]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[7]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[7]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst22|DATA_OUT[7]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[7]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[7]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[7]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[7]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[7]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[7]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[7]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[7]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst22|DATA_OUT[7]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[7]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[7]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[7]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[7]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[7]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[7]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[7]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[7]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[7]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[7]$latch           ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[8]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[8]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[8]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[8]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[8]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[8]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[8]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[8]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[8]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[8]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[8]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[8]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[8]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[8]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[8]$latch           ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[8]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[8]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[8]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[8]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[8]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[8]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[8]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[8]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[8]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[8]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[8]$latch           ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[9]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[9]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[9]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[9]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[9]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[9]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[9]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[9]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[9]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[9]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[9]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[9]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[9]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[9]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[9]$latch           ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[9]$latch         ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[9]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[9]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[9]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[9]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[9]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[9]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[9]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[9]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[9]$latch           ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[9]$latch           ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[10]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[10]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[10]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[10]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[10]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[10]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[10]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[10]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[10]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[10]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[10]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[10]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[10]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[10]$latch        ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[10]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[10]$latch        ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[10]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[10]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[10]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[10]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[10]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[10]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[10]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[10]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[10]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[10]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[11]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[11]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[11]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[11]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[11]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[11]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[11]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[11]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[11]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[11]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[11]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[11]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[11]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[11]$latch        ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[11]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[11]$latch        ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[11]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[11]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[11]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[11]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[11]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[11]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[11]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[11]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[11]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[11]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[12]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[12]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[12]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[12]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[12]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[12]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[12]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[12]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[12]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[12]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[12]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[12]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[12]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[12]$latch        ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[12]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[12]$latch        ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[12]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[12]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[12]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[12]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[12]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[12]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[12]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[12]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[12]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[12]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[13]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[13]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[13]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[13]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[13]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[13]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[13]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[13]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[13]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[13]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[13]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[13]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[13]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[13]$latch        ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[13]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[13]$latch        ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[13]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[13]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[13]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[13]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[13]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[13]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[13]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[13]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[13]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[13]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[14]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[14]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[14]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[14]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[14]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[14]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[14]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[14]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[14]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[14]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[14]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[14]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[14]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[14]$latch        ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[14]$latch          ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[14]$latch        ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[14]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[14]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[14]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[14]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[14]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[14]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[14]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[14]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[14]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[14]$latch          ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst14|DATA_OUT[15]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst13|DATA_OUT[15]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst12|DATA_OUT[15]$latch         ; 2       ;
; Spans:inst11|BUFF_SEND_DATA:inst11|DATA_OUT[15]$latch         ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst11|DATA_OUT[15]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst17|DATA_OUT[15]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst21|DATA_OUT[15]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst20|DATA_OUT[15]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst19|DATA_OUT[15]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst18|DATA_OUT[15]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst16|DATA_OUT[15]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst15|DATA_OUT[15]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst14|DATA_OUT[15]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst13|DATA_OUT[15]$latch        ; 2       ;
; impulse:inst9|BUFF_SEND_DATA:inst12|DATA_OUT[15]$latch        ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst11|DATA_OUT[15]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst23|DATA_OUT[15]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst20|DATA_OUT[15]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst21|DATA_OUT[15]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst24|DATA_OUT[15]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst17|DATA_OUT[15]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst18|DATA_OUT[15]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst15|DATA_OUT[15]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst14|DATA_OUT[15]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst13|DATA_OUT[15]$latch          ; 2       ;
; FREQs:inst1|BUFF_SEND_DATA:inst12|DATA_OUT[15]$latch          ; 2       ;
; FREQs:inst1|SELECT_REG:inst3|WideOr12~0                       ; 2       ;
; FREQs:inst1|SELECT_REG:inst3|Decoder0~9                       ; 2       ;
; FREQs:inst1|SELECT_REG:inst3|Decoder0~8                       ; 2       ;
; FREQs:inst1|SELECT_REG:inst3|Decoder0~7                       ; 2       ;
; FREQs:inst1|SELECT_REG:inst3|Decoder0~6                       ; 2       ;
; FREQs:inst1|SELECT_REG:inst3|Decoder0~5                       ; 2       ;
; FREQs:inst1|SELECT_REG:inst3|Decoder0~4                       ; 2       ;
; FREQs:inst1|SELECT_REG:inst3|Decoder0~3                       ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|Equal0~6                          ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[19]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[16]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[18]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[17]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|Equal0~5                          ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[23]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[22]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[20]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[21]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|Equal0~4                          ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[15]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[14]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[12]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[13]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[0]                            ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[1]                            ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[2]                            ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[3]                            ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[5]                            ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[6]                            ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[4]                            ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[7]                            ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[9]                            ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[11]                           ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[8]                            ; 2       ;
; CLOCK:inst10|Divs_20Hz:inst|cnt[10]                           ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[16]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[0]        ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[16]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[0]            ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[17]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[1]        ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[17]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[1]            ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[18]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[2]        ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[18]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[2]            ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[19]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[3]        ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[19]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[3]            ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[20]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[4]        ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[20]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[4]            ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[21]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[5]        ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[21]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[5]            ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[22]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[6]        ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[22]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[6]            ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[23]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[7]        ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[23]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[7]            ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[8]        ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[24]       ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[24]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[8]            ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[9]        ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[25]       ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[25]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[9]            ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[10]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[26]       ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[26]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[10]           ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[11]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[27]       ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[27]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[11]           ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[12]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[28]       ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[28]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[12]           ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[13]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[29]       ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[29]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[13]           ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[14]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[30]       ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[30]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[14]           ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[31]       ; 2       ;
; impulse:inst9|getImpulse_cycle:inst|base_count_hide[15]       ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[31]           ; 2       ;
; FREQs:inst1|getFreq_cycle:inst1|base_count_hide[15]           ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[0]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[16]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[0]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[16]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[0]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[0]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[0]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[16]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[16]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[16]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[16]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[0]     ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[0]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[16]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[16]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[0]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[16]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[0]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[16]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[0]           ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[1]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[17]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[1]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[17]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[1]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[1]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[1]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[17]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[17]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[17]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[17]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[1]     ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[1]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[17]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[17]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[1]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[17]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[1]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[17]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[1]           ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[2]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[18]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[2]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[18]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[2]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[2]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[2]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[18]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[18]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[18]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[18]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[2]     ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[2]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[18]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[18]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[2]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[18]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[2]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[18]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[2]           ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[3]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[19]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[3]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[19]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[3]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[3]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[3]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[19]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[19]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[19]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[19]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[3]     ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[3]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[19]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[19]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[3]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[19]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[3]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[19]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[3]           ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[4]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[20]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[4]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[20]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[4]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[4]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[4]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[20]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[20]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[20]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[20]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[4]     ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[4]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[20]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[20]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[4]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[20]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[4]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[20]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[4]           ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[21]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[5]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[5]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[21]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[5]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[5]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[5]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[21]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[21]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[21]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[21]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[5]     ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[5]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[21]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[21]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[5]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[21]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[5]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[21]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[5]           ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[6]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[22]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[6]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[22]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[6]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[6]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[6]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[22]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[22]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[22]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[22]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[6]     ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[6]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[22]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[22]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[6]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[22]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[6]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[22]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[6]           ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[23]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[7]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[7]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[23]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[7]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[7]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[7]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[23]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[23]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[23]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[23]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[7]     ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[7]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[23]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[23]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[7]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[23]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[7]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[23]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[7]           ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[8]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[24]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[8]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[24]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[8]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[8]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[24]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[24]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[8]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[8]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[24]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[8]           ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[24]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[24]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[24]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[8]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[24]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[8]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[24]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[8]           ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[9]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[25]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[9]               ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[25]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[9]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[9]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[25]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[25]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[9]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[9]     ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[25]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[9]           ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[25]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[25]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[25]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[9]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[25]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[9]           ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[25]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[9]           ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[10]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[26]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[10]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[26]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[10]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[10]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[26]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[26]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[10]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[10]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[26]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[10]          ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[26]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[26]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[26]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[10]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[26]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[10]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[26]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[10]          ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[11]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[27]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[11]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[27]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[11]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[11]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[27]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[27]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[11]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[11]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[27]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[11]          ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[27]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[27]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[27]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[11]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[27]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[11]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[27]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[11]          ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[12]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[28]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[12]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[28]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[12]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[12]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[28]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[28]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[12]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[12]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[28]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[12]          ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[28]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[28]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[28]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[12]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[28]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[12]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[28]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[12]          ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[13]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[29]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[13]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[29]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[13]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[13]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[29]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[29]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[13]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[13]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[29]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[13]          ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[29]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[29]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[29]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[13]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[29]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[13]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[29]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[13]          ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[14]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[30]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[14]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[30]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[14]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[14]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[30]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[30]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[14]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[14]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[30]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[14]          ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[30]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[30]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[30]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[14]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[30]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[14]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[30]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[14]          ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[31]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_2_hide[15]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[31]              ; 2       ;
; Spans:inst11|getSpan_equal:inst|count_1_hide[15]              ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[15]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[15]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[31]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[15]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[31]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[31]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[15]    ; 2       ;
; impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[31]    ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[15]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[31]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|test_count_hide[15]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[31]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst19|base_count_hide[15]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[31]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|test_count_hide[15]          ; 2       ;
; FREQs:inst1|getFreq_equal:inst16|base_count_hide[31]          ; 2       ;
; impulse:inst9|counter_8:inst5|DATA_OUT[1]                     ; 2       ;
; impulse:inst9|counter_8:inst8|DATA_OUT[1]                     ; 2       ;
; FREQs:inst1|counter_8:inst6|DATA_OUT[1]                       ; 2       ;
; FREQs:inst1|counter_8:inst4|DATA_OUT[1]                       ; 2       ;
; impulse:inst9|counter_8:inst5|DATA_OUT[2]                     ; 2       ;
; impulse:inst9|counter_8:inst8|DATA_OUT[2]                     ; 2       ;
; FREQs:inst1|counter_8:inst6|DATA_OUT[2]                       ; 2       ;
; FREQs:inst1|counter_8:inst4|DATA_OUT[2]                       ; 2       ;
; impulse:inst9|counter_8:inst5|DATA_OUT[3]                     ; 2       ;
; impulse:inst9|counter_8:inst8|DATA_OUT[3]                     ; 2       ;
; FREQs:inst1|counter_8:inst6|DATA_OUT[3]                       ; 2       ;
; FREQs:inst1|counter_8:inst4|DATA_OUT[3]                       ; 2       ;
; impulse:inst9|counter_8:inst5|DATA_OUT[4]                     ; 2       ;
; impulse:inst9|counter_8:inst8|DATA_OUT[4]                     ; 2       ;
; FREQs:inst1|counter_8:inst6|DATA_OUT[4]                       ; 2       ;
; FREQs:inst1|counter_8:inst4|DATA_OUT[4]                       ; 2       ;
; impulse:inst9|counter_8:inst5|DATA_OUT[5]                     ; 2       ;
; impulse:inst9|counter_8:inst8|DATA_OUT[5]                     ; 2       ;
; FREQs:inst1|counter_8:inst6|DATA_OUT[5]                       ; 2       ;
; FREQs:inst1|counter_8:inst4|DATA_OUT[5]                       ; 2       ;
; impulse:inst9|counter_8:inst5|DATA_OUT[6]                     ; 2       ;
; impulse:inst9|counter_8:inst8|DATA_OUT[6]                     ; 2       ;
; FREQs:inst1|counter_8:inst6|DATA_OUT[6]                       ; 2       ;
; FREQs:inst1|counter_8:inst4|DATA_OUT[6]                       ; 2       ;
; impulse:inst9|counter_8:inst5|DATA_OUT[7]                     ; 2       ;
; impulse:inst9|counter_8:inst8|DATA_OUT[7]                     ; 2       ;
; FREQs:inst1|counter_8:inst6|DATA_OUT[7]                       ; 2       ;
; FREQs:inst1|counter_8:inst4|DATA_OUT[7]                       ; 2       ;
; impulse:inst9|counter_8:inst6|DATA_OUT[1]                     ; 2       ;
; FREQs:inst1|counter_8:inst5|DATA_OUT[1]                       ; 2       ;
; impulse:inst9|counter_8:inst6|DATA_OUT[2]                     ; 2       ;
; FREQs:inst1|counter_8:inst5|DATA_OUT[2]                       ; 2       ;
; impulse:inst9|counter_8:inst6|DATA_OUT[3]                     ; 2       ;
; FREQs:inst1|counter_8:inst5|DATA_OUT[3]                       ; 2       ;
; impulse:inst9|counter_8:inst6|DATA_OUT[4]                     ; 2       ;
; FREQs:inst1|counter_8:inst5|DATA_OUT[4]                       ; 2       ;
; impulse:inst9|counter_8:inst6|DATA_OUT[5]                     ; 2       ;
; FREQs:inst1|counter_8:inst5|DATA_OUT[5]                       ; 2       ;
; impulse:inst9|counter_8:inst6|DATA_OUT[6]                     ; 2       ;
; FREQs:inst1|counter_8:inst5|DATA_OUT[6]                       ; 2       ;
; impulse:inst9|counter_8:inst6|DATA_OUT[7]                     ; 2       ;
; FREQs:inst1|counter_8:inst5|DATA_OUT[7]                       ; 2       ;
; A17~input                                                     ; 1       ;
; A18~input                                                     ; 1       ;
; A16~input                                                     ; 1       ;
; clk_25M~input                                                 ; 1       ;
; AD_IN[0]~input                                                ; 1       ;
+---------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 1,323 / 32,401 ( 4 % )  ;
; C16 interconnects           ; 25 / 1,326 ( 2 % )      ;
; C4 interconnects            ; 765 / 21,816 ( 4 % )    ;
; Direct links                ; 214 / 32,401 ( < 1 % )  ;
; Global clocks               ; 10 / 10 ( 100 % )       ;
; Local interconnects         ; 1,050 / 10,320 ( 10 % ) ;
; R24 interconnects           ; 28 / 1,289 ( 2 % )      ;
; R4 interconnects            ; 915 / 28,186 ( 3 % )    ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.53) ; Number of LABs  (Total = 102) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 2                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 3                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 2                             ;
; 11                                          ; 1                             ;
; 12                                          ; 2                             ;
; 13                                          ; 4                             ;
; 14                                          ; 5                             ;
; 15                                          ; 7                             ;
; 16                                          ; 66                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.45) ; Number of LABs  (Total = 102) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 66                            ;
; 1 Clock enable                     ; 31                            ;
; 1 Sync. clear                      ; 24                            ;
; 2 Clocks                           ; 27                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.37) ; Number of LABs  (Total = 102) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 4                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 0                             ;
; 14                                           ; 2                             ;
; 15                                           ; 1                             ;
; 16                                           ; 3                             ;
; 17                                           ; 1                             ;
; 18                                           ; 0                             ;
; 19                                           ; 1                             ;
; 20                                           ; 4                             ;
; 21                                           ; 5                             ;
; 22                                           ; 2                             ;
; 23                                           ; 5                             ;
; 24                                           ; 9                             ;
; 25                                           ; 6                             ;
; 26                                           ; 17                            ;
; 27                                           ; 4                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 24                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.12) ; Number of LABs  (Total = 102) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 8                             ;
; 2                                               ; 4                             ;
; 3                                               ; 12                            ;
; 4                                               ; 5                             ;
; 5                                               ; 5                             ;
; 6                                               ; 19                            ;
; 7                                               ; 8                             ;
; 8                                               ; 7                             ;
; 9                                               ; 1                             ;
; 10                                              ; 2                             ;
; 11                                              ; 2                             ;
; 12                                              ; 1                             ;
; 13                                              ; 0                             ;
; 14                                              ; 3                             ;
; 15                                              ; 0                             ;
; 16                                              ; 25                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.45) ; Number of LABs  (Total = 102) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 6                             ;
; 3                                            ; 17                            ;
; 4                                            ; 12                            ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 10                            ;
; 16                                           ; 5                             ;
; 17                                           ; 6                             ;
; 18                                           ; 6                             ;
; 19                                           ; 2                             ;
; 20                                           ; 1                             ;
; 21                                           ; 2                             ;
; 22                                           ; 3                             ;
; 23                                           ; 2                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 32        ; 0            ; 32        ; 0            ; 0            ; 32        ; 32        ; 0            ; 32        ; 32        ; 0            ; 0            ; 0            ; 0            ; 26           ; 0            ; 0            ; 26           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 32        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 32           ; 0         ; 32           ; 32           ; 0         ; 0         ; 32           ; 0         ; 0         ; 32           ; 32           ; 32           ; 32           ; 6            ; 32           ; 32           ; 6            ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 0         ; 32           ; 32           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; INT0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INT4               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUF_1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUF_2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUF_3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUF_4              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NWE                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[15]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[14]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AD_IN[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_channel_a1     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_channel_b      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_25M            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NOE                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NADV               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A16                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A18                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A17                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_channel_a2     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE6E22C8 for design "FPGA_EP2C"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "CLOCK:inst10|PLL:inst2|altpll:altpll_component|pll" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for CLOCK:inst10|PLL:inst2|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 492 combinational loops as latches.
Info (332104): Reading SDC File: 'FPGA_EP2C.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name clk_25M clk_25M
    Info (332110): create_generated_clock -source {inst10|inst2|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {inst10|inst2|altpll_component|pll|clk[0]} {inst10|inst2|altpll_component|pll|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at FPGA_EP2C.sdc(38): clk_24M could not be matched with a port
Warning (332049): Ignored set_max_delay at FPGA_EP2C.sdc(38): Argument <from> is an empty collection
    Info (332050): set_max_delay 5.000ns -from [get_ports {clk_24M}] -to [get_ports {BUF_1}]
Warning (332060): Node: FREQs:inst1|getFreq_equal:inst16|isCount was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_channel_a1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|getImpulse_equal:inst3|isCount was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|getFreq_cycle:inst1|isCount was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|getFreq_equal:inst19|isCount was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_channel_a2 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|getImpulse_equal:inst7|isCount was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|getImpulse_cycle:inst|isCount was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SELECT_ADDR:inst3|REG_FLAG[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SAVE_ADDR:inst|ADDR[10] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: NADV was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Spans:inst11|SELECT_REG:inst1|READ_EQU_TH_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Spans:inst11|SELECT_REG:inst1|READ_EQU_TH_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Spans:inst11|SELECT_REG:inst1|READ_EQU_BH_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Spans:inst11|SELECT_REG:inst1|READ_EQU_BH_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|READ_EQU_BH_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|READ_EQU_TL_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Spans:inst11|getSpan_equal:inst|isCount was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|IRQ_REGISTER_1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|READ_EQU_B2_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|READ_EQU_B2_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|READ_EQU_TL_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|READ_EQU_BL_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|READ_EQU_BL_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|READ_EQU_TH_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|READ_EQU_TH_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|READ_EQU_BH_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|READ_EQU_BH_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|IRQ_REGISTER_1 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|READ_EQU_B2_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|READ_EQU_B2_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|READ_EQU_TL_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|READ_EQU_TL_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|READ_EQU_BL_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|READ_EQU_BL_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|READ_EQU_TH_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|READ_EQU_TH_L was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|READ_EQU_BH_H was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CLOCK:inst10|Divs_20Hz:inst|clk_20hz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: impulse:inst9|SELECT_REG:inst1|IRQ_REGISTER_2 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: FREQs:inst1|SELECT_REG:inst3|IRQ_REGISTER_2 was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000      clk_25M
    Info (332111):   10.000 inst10|inst2|altpll_component|pll|clk[0]
Info (176353): Automatically promoted node CLOCK:inst10|PLL:inst2|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node FREQs:inst1|getFreq_equal:inst16|isCount 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst16|base_count_hide[31]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst16|test_count_hide[15]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst16|test_count_hide[31]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst16|base_count_hide[15]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst16|base_count_hide[30]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst16|test_count_hide[14]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst16|test_count_hide[30]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst16|base_count_hide[14]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst16|base_count_hide[29]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst16|test_count_hide[13]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FREQs:inst1|getFreq_equal:inst19|isCount 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst19|base_count_hide[15]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst19|base_count_hide[31]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst19|test_count_hide[15]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst19|test_count_hide[31]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst19|base_count_hide[14]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst19|base_count_hide[30]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst19|test_count_hide[14]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst19|test_count_hide[30]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst19|base_count_hide[13]
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst19|base_count_hide[29]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node impulse:inst9|getImpulse_equal:inst3|isCount 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[31]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[15]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[31]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[15]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[30]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[14]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[30]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[14]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst3|base_count_1_hide[29]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst3|base_count_2_hide[13]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node impulse:inst9|getImpulse_equal:inst7|isCount 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[31]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[15]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[31]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[15]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[30]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[14]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[30]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[14]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst7|base_count_1_hide[29]
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst7|base_count_2_hide[13]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node CLOCK:inst10|Divs_20Hz:inst|clk_20hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst16|isCount
        Info (176357): Destination node CLOCK:inst10|Divs_20Hz:inst|clk_20hz~2
        Info (176357): Destination node FREQs:inst1|getFreq_equal:inst19|isCount
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst3|isCount
        Info (176357): Destination node impulse:inst9|getImpulse_equal:inst7|isCount
        Info (176357): Destination node Spans:inst11|getSpan_equal:inst|isCount
Info (176353): Automatically promoted node Spans:inst11|getSpan_equal:inst|isCount 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Spans:inst11|getSpan_equal:inst|count_1_hide[15]
        Info (176357): Destination node Spans:inst11|getSpan_equal:inst|count_1_hide[31]
        Info (176357): Destination node Spans:inst11|getSpan_equal:inst|count_2_hide[15]
        Info (176357): Destination node Spans:inst11|getSpan_equal:inst|count_2_hide[31]
        Info (176357): Destination node Spans:inst11|getSpan_equal:inst|count_1_hide[14]
        Info (176357): Destination node Spans:inst11|getSpan_equal:inst|count_1_hide[30]
        Info (176357): Destination node Spans:inst11|getSpan_equal:inst|count_2_hide[14]
        Info (176357): Destination node Spans:inst11|getSpan_equal:inst|count_2_hide[30]
        Info (176357): Destination node Spans:inst11|getSpan_equal:inst|count_1_hide[13]
        Info (176357): Destination node Spans:inst11|getSpan_equal:inst|count_1_hide[29]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FREQs:inst1|getFreq_cycle:inst1|isCount 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FREQs:inst1|HighSpeedSync:inst2|DATA_OUT[8]
        Info (176357): Destination node FREQs:inst1|HighSpeedSync:inst2|DATA_OUT[7]
        Info (176357): Destination node FREQs:inst1|HighSpeedSync:inst2|DATA_OUT[6]
        Info (176357): Destination node FREQs:inst1|HighSpeedSync:inst2|DATA_OUT[5]
        Info (176357): Destination node FREQs:inst1|HighSpeedSync:inst2|DATA_OUT[4]
        Info (176357): Destination node FREQs:inst1|HighSpeedSync:inst2|DATA_OUT[3]
        Info (176357): Destination node FREQs:inst1|HighSpeedSync:inst2|DATA_OUT[2]
        Info (176357): Destination node FREQs:inst1|HighSpeedSync:inst2|DATA_OUT[1]
        Info (176357): Destination node FREQs:inst1|HighSpeedSync:inst2|DATA_OUT[0]
        Info (176357): Destination node FREQs:inst1|HighSpeedSync:inst2|DATA_OUT[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node impulse:inst9|getImpulse_cycle:inst|isCount 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node impulse:inst9|HighSpeedSync:inst4|DATA_OUT[8]
        Info (176357): Destination node impulse:inst9|HighSpeedSync:inst4|DATA_OUT[7]
        Info (176357): Destination node impulse:inst9|HighSpeedSync:inst4|DATA_OUT[6]
        Info (176357): Destination node impulse:inst9|HighSpeedSync:inst4|DATA_OUT[5]
        Info (176357): Destination node impulse:inst9|HighSpeedSync:inst4|DATA_OUT[4]
        Info (176357): Destination node impulse:inst9|HighSpeedSync:inst4|DATA_OUT[3]
        Info (176357): Destination node impulse:inst9|HighSpeedSync:inst4|DATA_OUT[2]
        Info (176357): Destination node impulse:inst9|HighSpeedSync:inst4|DATA_OUT[1]
        Info (176357): Destination node impulse:inst9|HighSpeedSync:inst4|DATA_OUT[0]
        Info (176357): Destination node impulse:inst9|HighSpeedSync:inst4|DATA_OUT[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FREQs:inst1|SELECT_REG:inst3|WideOr0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.77 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169177): 26 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin NWE uses I/O standard 3.3-V LVTTL at 30
    Info (169178): Pin AD_IN[15] uses I/O standard 3.3-V LVTTL at 60
    Info (169178): Pin AD_IN[14] uses I/O standard 3.3-V LVTTL at 59
    Info (169178): Pin AD_IN[13] uses I/O standard 3.3-V LVTTL at 58
    Info (169178): Pin AD_IN[12] uses I/O standard 3.3-V LVTTL at 55
    Info (169178): Pin AD_IN[11] uses I/O standard 3.3-V LVTTL at 54
    Info (169178): Pin AD_IN[10] uses I/O standard 3.3-V LVTTL at 53
    Info (169178): Pin AD_IN[9] uses I/O standard 3.3-V LVTTL at 52
    Info (169178): Pin AD_IN[8] uses I/O standard 3.3-V LVTTL at 51
    Info (169178): Pin AD_IN[7] uses I/O standard 3.3-V LVTTL at 50
    Info (169178): Pin AD_IN[6] uses I/O standard 3.3-V LVTTL at 49
    Info (169178): Pin AD_IN[5] uses I/O standard 3.3-V LVTTL at 46
    Info (169178): Pin AD_IN[4] uses I/O standard 3.3-V LVTTL at 44
    Info (169178): Pin AD_IN[3] uses I/O standard 3.3-V LVTTL at 43
    Info (169178): Pin AD_IN[2] uses I/O standard 3.3-V LVTTL at 42
    Info (169178): Pin AD_IN[1] uses I/O standard 3.3-V LVTTL at 39
    Info (169178): Pin AD_IN[0] uses I/O standard 3.3-V LVTTL at 38
    Info (169178): Pin clk_channel_a1 uses I/O standard 3.3-V LVTTL at 112
    Info (169178): Pin clk_channel_b uses I/O standard 3.3-V LVTTL at 105
    Info (169178): Pin clk_25M uses I/O standard 3.3-V LVTTL at 24
    Info (169178): Pin NOE uses I/O standard 3.3-V LVTTL at 31
    Info (169178): Pin NADV uses I/O standard 3.3-V LVTTL at 28
    Info (169178): Pin A16 uses I/O standard 3.3-V LVTTL at 34
    Info (169178): Pin A18 uses I/O standard 3.3-V LVTTL at 32
    Info (169178): Pin A17 uses I/O standard 3.3-V LVTTL at 33
    Info (169178): Pin clk_channel_a2 uses I/O standard 3.3-V LVTTL at 98
Info (144001): Generated suppressed messages file E:/WORKSPACE/STM32F4/STM32F4xx_DSP_StdPeriph_Lib_V1.3.0/Project/FPGA/EP4C6E_REG/output_files/FPGA_EP2C.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 46 warnings
    Info: Peak virtual memory: 1023 megabytes
    Info: Processing ended: Sun Aug 16 00:28:07 2015
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/WORKSPACE/STM32F4/STM32F4xx_DSP_StdPeriph_Lib_V1.3.0/Project/FPGA/EP4C6E_REG/output_files/FPGA_EP2C.fit.smsg.


