[https://www.amazon.co.jp/Systems-Performance-Enterprise-Brendan-Gregg/dp/0133390098:title=Systems Performance: Enterprise and Cloud]を読んでいく。

[=前回]の続き。  
6章前半部分。

# 6. CPUs

CPUは全てのソフトウェアを動かしているので、しばしばパフォーマンスの最初のターゲットになる。  
特に最近のシステムでは多数のCPUを使い、カーネルによって実行されるソフトウェアで共有されている。  

パフォーマンス改善のためにCPUを見る時、高いレベルではプロセスやスレッド、タスクごとの負荷が調べられる。  
より低いレベルでは、アプリケーションのコードパスとカーネルが調査される。  
そして、最も低いレベルではCPUの命令実行やサイクルの振る舞いが調べられる。

この章では以下の5つが基本的な軸になっている。

- Background
  - CPUに関連した用語の紹介
  - 基本的なCPUのモデル
  - 主要なCPUのパフォーマンスコンセプト
- Architecture
  - プロセッサとカーネルスケジューラのアーキテクチャの紹介
- Methodology
  - 観測と実験の両方の側面からパフォーマンス分析の説明
- Analysis
  - LinuxとSolarisベースシステムの両方のパフォーマンス分析ツールの紹介（Solarisはこのブログでは省略）
- Tuning
  - チューニング可能な項目の例

前半の3章ではCPU分析の基礎について、後半の2性はアプリケーションの実践的な内容について説明していく。

## 6.1 Terminology

- Processor
  - 物理的なチップそのもの
  - またはcoreやハードウェアスレッドとして実装されている1つ以上のCPUの実装（？）
- Core
  - マルチプロセッサにおける独立した1つのCPU
  - 使用方法としてはプロセッサをスケールするために使われ、"chip-level multiprocessing(CMP)"と呼ばれる
- Hardware thread
  - 1つのコアで複数のスレッドを並列実行できるアーキテクチャをもったCPUのこと
  - IntelのHyper Threadingテクノロジーがその一つ
- CPU instruction
  - "instruction set"のうちの1つのCPU操作
  - 算術計算やメモリI/O、ロジックのコントロールなどがある
- Logical CPU
  - "virtual processor"とも呼ばれる、OSのCPUインスタンス（スケジューリング可能なCPUエンティティ）
  - これはたいてい、ハードウェアスレッドとしてプロセッサに実装されている
- Scheduler
  - スレッドをCPUに割り当てるカーネルのサブシステム
- Run queue
  - CPUによって実行されるのを待っているスレッドのキュー


## 6.2 Model

以下のシンプルなイラストはCPUの基本的な概念を示している。  

図？

より深い内容は、6.4節で掘り下げていく。

### 6.2.1 CPU Architecture

上の図は4コアのシングルプロセッサと8ハードウェアスレッドのサンプルである。  
これは物理的なアーキテクチャとそれがOSにどう見えているかを示している。  
全てのハードウェアスレッドは1つの論理CPUに見えているが、それに加えて、OSにはどの論理CPUが同じコアにあるかもわかっている。


### 6.2.2 CPU Memory Caches

プロセッサはメモリI/Oパフォーマンスを改善するために様々なハードウェアキャッシュを提供している。  
CPUレジスタに近いほど、高速で遠のくほど遅いが容量が大きい。

図6.2

### 6.2.3 CPU Run Queues

下の図はカーネルによってスケジューリングされるCPUの実行キューを示している。  
CPUでの実行待ちになっているアプリケーションスレッドはCPUのサチュレーションを示す重要なパフォーマンスメトリクスである。  
実行キューで待たされる時間は、"run-queue latency"や"dispatcher-queue latency"と呼ばれるが、個々では"scheduler latency"と呼ぶことにする。  
これは実行キューがキューの構造でないものにも当てはまるからである。（これについては6.4.2を見るように）

マルチプロセッサのCPUでは、カーネルは同じ処理をできるだけ同じCPUで実行しようとする。  
これはCPUがデータをキャッシュしやすくするためで、これをCPU affinityと呼ぶ。  
NUMAシステムではメモリのレイテンシが改善されている。（これについては7章）  
これによってキューイングのためのスレッドの同期処理が避けられる一方で、グローバルにCPUで分sん出来るような処理のスケーラビリティが下がる。

## 6.3 Concepts

以降の内容はCPUのパフォーマンスを見る上で非常に需要なものである。  
プロセッサの内部に始まり、CPUのクロックレート、命令がどのように実行されるかである。
これは後のパフォーマンス分析のバックグラウンドであり、特にcycles-per-instruction(CPI)メトリクスを理解するために重要である。


### 6.3.1 Clock Rate

クロックあh全てのプロセッサロジックを動かしている。
それぞれのCPUは命令を1,2クロックで実行する。
幾つかのCPUでは負荷に合わせてクロックの速度を変えることが出来る。
しかし、クロックが早ければパフォーマンスが改善するとは限らず、CPUがメモリからのデータを待ってストールしているのであれば、CPUのクロックの速度は関係がない。


### 6.3.2 instruction

CPUの実行命令は以下の命令セットから選ばれる。





.
