# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 54
attribute \src "dut.sv:1.1-6.10"
module \pass_through
  attribute \src "dut.sv:2.18-2.21"
  wire width 64 input 1 \inp
  attribute \src "dut.sv:3.19-3.22"
  wire width 64 output 2 \out
  connect \out \inp
end
attribute \top 1
attribute \src "dut.sv:8.1-40.10"
attribute \keep 1
module \unbased_unsized
  attribute \src "dut.sv:10.9-10.12"
  wire width 64 \o01
  attribute \src "dut.sv:10.14-10.17"
  wire width 64 \o02
  attribute \src "dut.sv:10.19-10.22"
  wire width 64 \o03
  attribute \src "dut.sv:10.24-10.27"
  wire width 64 \o04
  attribute \src "dut.sv:11.9-11.12"
  wire width 64 \o05
  attribute \src "dut.sv:11.14-11.17"
  wire width 64 \o06
  attribute \src "dut.sv:11.19-11.22"
  wire width 64 \o07
  attribute \src "dut.sv:11.24-11.27"
  wire width 64 \o08
  attribute \src "dut.sv:12.9-12.12"
  wire width 64 \o09
  attribute \src "dut.sv:12.14-12.17"
  wire width 64 \o10
  attribute \src "dut.sv:12.19-12.22"
  wire width 64 \o11
  attribute \src "dut.sv:12.24-12.27"
  wire width 64 \o12
  wire $auto$rtlil.cc:3395:Eqx$39
  wire $auto$rtlil.cc:3395:Eqx$51
  wire $auto$rtlil.cc:3395:Eqx$43
  wire $auto$rtlil.cc:3395:Eqx$47
  cell \pass_through \pt11
    connect \inp 64'x
    connect \out \o11
  end
  cell \pass_through \pt12
    connect \inp 64'zzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzz
    connect \out \o12
  end
  cell \pass_through \pt10
    connect \inp 64'1111111111111111111111111111111111111111111111111111111111111111
    connect \out \o10
  end
  attribute \src "dut.sv:36.9-36.38"
  cell $check $auto$process.cpp:51:import_immediate_assert$45
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3395:Eqx$43
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  cell \pass_through \pt09
    connect \inp 64'0000000000000000000000000000000000000000000000000000000000000000
    connect \out \o09
  end
  attribute \src "dut.sv:35.9-35.38"
  cell $check $auto$process.cpp:51:import_immediate_assert$41
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3395:Eqx$39
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:38.9-38.38"
  cell $check $auto$process.cpp:51:import_immediate_assert$53
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3395:Eqx$51
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:29.9-29.38"
  cell $check $auto$process.cpp:51:import_immediate_assert$17
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A 1'0
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  cell $eqx $eqx$dut.sv:38$50
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o12
    connect \B 64'zzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzz
    connect \Y $auto$rtlil.cc:3395:Eqx$51
  end
  cell $eqx $eqx$dut.sv:36$42
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o10
    connect \B 64'1111111111111111111111111111111111111111111111111111111111111111
    connect \Y $auto$rtlil.cc:3395:Eqx$43
  end
  attribute \src "dut.sv:37.9-37.38"
  cell $check $auto$process.cpp:51:import_immediate_assert$49
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3395:Eqx$47
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:34.9-34.42"
  cell $check $auto$process.cpp:51:import_immediate_assert$37
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A 1'1
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  cell $eqx $eqx$dut.sv:37$46
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o11
    connect \B 64'----------------------------------------------------------------
    connect \Y $auto$rtlil.cc:3395:Eqx$47
  end
  cell $eqx $eqx$dut.sv:35$38
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o09
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000000
    connect \Y $auto$rtlil.cc:3395:Eqx$39
  end
  connect \o08 64'0000000000000000000000000000000000000000000000000000000000000zzz
  connect \o07 64'0000000000000000000000000000000000000000000000000000000000000xxx
  connect \o06 64'0000000000000000000000000000000000000000000000000000000000000111
  connect \o05 64'0000000000000000000000000000000000000000000000000000000000000000
  connect \o04 64'zzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzz
  connect \o03 64'x
  connect \o02 64'1111111111111111111111111111111111111111111111111111111111111111
  connect \o01 64'0000000000000000000000000000000000000000000000000000000000000000
end
