标题title
存储器的形成方法及存储器
摘要abst
本公开提供了一种存储器的形成方法及存储器，涉及半导体技术领域，存储器的形成方法包括：提供基底，基底包括硅衬底以及设置在硅衬底上的未图案化的叠层；对叠层进行图案化处理形成多个第一沟槽，以隔离多个存储单元；第一沟槽中形成第一介质层；形成两个相对设置的内凹于硅衬底的侧壁的内凹沟槽；在每个内凹沟槽内分别形成源线，第一沟槽中形成第二介质层；基于被图案化的叠层，形成多个柱状半导体层；形成环绕覆盖在柱状半导体层的侧面的栅极。在本公开中，优先在较深的第一沟槽形成第一介质层，在第一沟槽的形成过程中只需对衬底进行刻蚀，刻蚀环境单一不复杂，降低了工艺难度，且金属杂质更少，提升了半导体的隔离效果。
权利要求书clms
1.一种存储器的形成方法，其特征在于，所述存储器包括多个阵列分布的存储单元，每个所述存储单元包括一个垂直环栅晶体管，以及与所述垂直环栅晶体管的源极连接的源线，与栅极连接的字线，以及与漏极连接的位线；所述方法包括：提供基底，所述基底包括硅衬底以及设置在所述硅衬底上的未图案化的叠层，所述叠层包括由下至上层叠设置的第一导电层、半导体层和第二导电层；对所述叠层进行图案化处理形成多个第一沟槽，多个所述第一沟槽贯穿所述叠层沿着垂直所述硅衬底的方向延伸到所述硅衬底中，多个所述第一沟槽在平行所述硅衬底的平面内沿着列方向延伸，以隔离多个所述存储单元；形成第一介质层，所述第一介质层填充所述第一沟槽的硅衬底区域，以隔离硅衬底中待形成的源线，所述第一介质层的顶面低于所述硅衬底的顶面预设距离，所述预设距离小于待形成的源线的厚度；所述第一介质层填充所述第一沟槽后露出所述硅衬底的部分侧壁；对所述第一沟槽中露出的所述硅衬底的侧壁进行图案化处理，形成两个相向设置的内凹于所述硅衬底的侧壁的内凹沟槽，所述内凹沟槽露出所述硅衬底上相邻的两个叠层中每个叠层的底部的所述第一导电层的全部或部分区域；在每个所述内凹沟槽内分别形成源线，所述源线与所述叠层的底部中露出的第一导电层连接，且两个所述源线相互隔开不连接；形成第二介质层，所述第二介质层位于所述第一沟槽中，所述第二介质层覆盖露出的所述源线的侧壁和所述第一介质层的顶面，所述第二介质层的上表面与所述第一导电层的上表面平齐；基于被图案化的所述叠层，在所述叠层上沿着垂直所述第一沟槽的方向形成第二沟槽，所述第一沟槽和所述第二沟槽围设形成多个柱状半导体层；形成栅极，所述栅极环绕覆盖在所述柱状半导体层的侧面。2.根据权利要求1所述的存储器的形成方法，其特征在于，设置在所述硅衬底上的未图案化的叠层的形成方法包括：采用外延工艺依次在所述硅衬底上形成未图案化的第一导电层、半导体层和第二导电层；其中，所述第一导电层和第二导电层均为N型的掺杂层，所述半导体层为SiGe层。3.根据权利要求1所述的存储器的形成方法，其特征在于，对所述叠层进行图案化处理形成多个第一沟槽，包括：在所述第二导电层的表面形成图案化的第一掩膜层，在平行于所述硅衬底的行方向上，在所述第一掩膜层的侧壁形成侧墙层；去除所述第一掩膜层，以多个所述侧墙层作为掩膜，依次刻蚀所述第二导电层、所述半导体层和所述第一导电层，并延伸至距离所述硅衬底的顶面的设定距离，形成多个所述第一沟槽，所述设定距离大于或等于所述源线的厚度的2倍。4.根据权利要求1至3任一项所述的存储器的形成方法，其特征在于，形成第一介质层，包括：在所述第一沟槽内形成第一介质层，所述第一介质层填满所述第一沟槽以及覆盖所述第二导电层的顶面；回刻蚀所述第一介质层至低于所述硅衬底的顶面的预设距离，形成所述第一介质层。5.根据权利要求4所述的存储器的形成方法，其特征在于，对所述第一沟槽侧壁露出的所述硅衬底的侧壁进行图案化处理，形成两个相对设置的内凹于所述硅衬底的侧壁的内凹沟槽，包括：在所述第一沟槽的侧壁以及所述第一介质层的顶面采用ALD工艺形成保护层；利用选择性刻蚀工艺去除所述第一沟槽侧壁的所述保护层，露出第一介质层的顶面以上至所述第一导电层顶部以下区域；以被保留的所述保护层为掩膜，刻蚀露出的所述硅衬底和所述第一导电层，形成向所述硅衬底的侧壁内凹的所述内凹沟槽。6.根据权利要求5所述的存储器的形成方法，其特征在于，形成第二介质层，包括：在所述保护层、所述第一介质层的顶面以及露出的所述源线的表面沉积绝缘层；回刻蚀所述保护层以及所述绝缘层至与所述第一导电层的上表面齐平的位置，被保留下来的所述保护层和所述绝缘层共同形成所述第二介质层。7.根据权利要求1所述的存储器的形成方法，其特征在于，多个柱状半导体层的形成方法，包括：采用选择性工艺刻蚀所述半导体层的侧壁在所述叠层内形成沟道区；采用外延工艺在所述沟道区表面形成硅的外延层，选择性刻蚀部分所述外延层形成沟道层，所沟道层沿着平行于所述硅衬底的平面内的列方向延伸；以具有多个第一凹槽和第二凹槽的第二掩膜层为掩膜，基于多个所述第一凹槽刻蚀至露出所述第二介质层的顶面；基于多个所述第二凹槽刻蚀所述叠层以及所述沟道层至所述硅衬底的顶面，形成多个所述第二沟槽，被保留下来的所述第二导电层、所述沟道层及所述第一导电层形成所述柱状半导体层，所述柱状半导体层呈阵列分布；其中，多个所述第一凹槽沿着平行于所述第一沟槽的方向延伸，多个所述第二凹槽沿垂直于所述第一沟槽的方向延伸。8.根据权利要求7所述的存储器的形成方法，其特征在于，形成栅极包括：在所述沟道层表面随形覆盖栅极绝缘层；在所述栅极绝缘层表面形成未图案化的第二金属材料，图案化所述第二金属材料形成所述栅极，所述栅极环形覆盖在所述栅极绝缘层的表面。9.一种存储器，其特征在于，所述存储器包括多个存储单元，多个所述存储单元阵列分布在硅衬底上，每个所述存储单元包括一个垂直环栅晶体管，以及与所述垂直环栅晶体管的源极连接的源线，与栅极连接的字线，以及与漏极连接的位线；多个第一沟槽，每个所述第一沟槽贯穿所述垂直晶体管的厚度延伸至所述硅衬底内；所述第一沟槽的底壁距离所述硅衬底的顶面的距离大于或等于所述源线的厚度的2倍。隔离层，所述隔离层位于所述第一沟槽中，所述隔离层的上表面与所述垂直环栅晶体管的源极的上表面齐平，以隔离所述多个存储单元；源线，位于两个相对设置的内凹于所述硅衬底的侧壁的内凹沟槽，沿着平行于所述硅衬底的列方向延伸。10.根据权利要求9所述的存储器，其特征在于，所述隔离层包括第一介质层和第二介质层，所述第一介质层和所述第二介质层由下至上叠置于所述第一沟槽中；其中，所述第一介质层的顶面低于所述硅衬底的顶面预设距离，所述预设距离小于所述源线的厚度；所述第二介质层覆盖所述第一沟槽露出的所述源线的表面和所述第一介质层的顶面，所述第二介质层的上表面与所述源极的上表面平齐。
说明书desc
技术领域本公开涉及存储器技术领域，尤其涉及一种存储器的形成方法及存储器。背景技术随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着晶体管的元件密度和集成度的提高，因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全环栅晶体管，环栅全环绕半导体晶体管包括相对于衬底的横向全包围栅极晶体管和垂直全包围栅极晶体管，其中，VGAA器件的布局和连接的改进可以促进集成电路的缩放，但是，VGAA工艺流程还有待进一步简化。发明内容以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。本公开提供了一种存储器的形成方法及存储器。本公开的第一方面提供了一种存储器的形成方法，所述存储器包括多个阵列分布的存储单元，每个所述存储单元包括一个垂直环栅晶体管，以及与所述垂直环栅晶体管的源极连接的源线，与栅极连接的字线，以及与漏极连接的位线；所述方法包括：提供基底，所述基底包括硅衬底以及设置在所述硅衬底上的未图案化的叠层，所述叠层包括由下至上层叠设置的第一导电层、半导体层和第二导电层；对所述叠层进行图案化处理形成多个第一沟槽，多个所述第一沟槽贯穿所述叠层沿着垂直所述硅衬底的方向延伸到所述硅衬底，多个所述第一沟槽在平行所述硅衬底的平面内沿着列方向延伸，以隔离多个所述存储单元；形成第一介质层，所述第一介质层填充所述第一沟槽的硅衬底区域，以隔离硅衬底中待形成的源线，所述第一介质层的顶面低于所述硅衬底的顶面预设距离，所述预设距离小于待形成的源线的厚度；所述第一介质层填充所述第一沟槽后露出所述硅衬底的部分侧壁；对所述第一沟槽中露出的所述硅衬底的侧壁进行图案化处理，形成两个相向设置的内凹于所述硅衬底的侧壁的内凹沟槽，所述内凹沟槽露出所述硅衬底上相邻的两个叠层中每个叠层的底部的所述第一导电层的全部或部分区域；在每个所述内凹沟槽内分别形成源线，所述源线与所述叠层的底部中露出的第一导电层连接，且两个所述源线相互隔开不连接；形成第二介质层，所述第二介质层位于所述第一沟槽中，所述第二介质层覆盖露出的所述源线的侧壁和所述第一介质层的顶面，所述第二介质层的上表面与所述第一导电层的上表面平齐；基于被图案化的所述叠层，在所述叠层上沿着垂直所述第一沟槽的方向形成第二沟槽，所述第一沟槽和所述第二沟槽围设形成多个柱状半导体层；形成栅极，所述栅极环绕覆盖在所述柱状半导体层的侧面。其中，设置在所述硅衬底上的未图案化的叠层的形成方法包括：采用外延工艺依次在所述硅衬底上形成未图案化的第一导电层、半导体层和第二导电层；其中，所述第一导电层和第二导电层均为N型的掺杂层，所述半导体层为SiGe层。其中，对所述叠层进行图案化处理形成多个第一沟槽，包括：在所述第二导电层的表面形成图案化的第一掩膜层，在平行于所述硅衬底的行方向上，在所述第一掩膜层的侧壁形成侧墙层；去除所述第一掩膜层，以多个所述侧墙层作为掩膜，依次刻蚀所述第二导电层、所述半导体层和所述第一导电层，并延伸至距离所述硅衬底的顶面的设定距离，形成多个所述第一沟槽，所述设定距离大于或等于所述源线的厚度的2倍。其中，形成第一介质层，包括：在所述第一沟槽内形成第一介质层，所述第一介质层填满所述第一沟槽以及覆盖所述第二导电层的顶面；回刻蚀所述第一介质层至低于所述硅衬底的顶面的预设距离，形成所述第一介质层。其中，对所述第一沟槽侧壁露出的所述硅衬底的侧壁进行图案化处理，形成两个相对设置的内凹于所述硅衬底的侧壁的内凹沟槽，包括：在所述第一沟槽的侧壁以及所述第一介质层的顶面采用ALD工艺形成保护层；利用选择性刻蚀工艺去除所述第一沟槽侧壁的所述保护层，露出第一介质层的顶面以上至所述第一导电层顶部以下区域；以被保留的所述保护层为掩膜，刻蚀露出的所述硅衬底和所述第一导电层，形成向所述硅衬底的侧壁内凹的所述内凹沟槽。其中，形成第二介质层，包括：在所述保护层、所述第一介质层的顶面以及露出的所述源线的表面沉积绝缘层；回刻蚀所述保护层以及所述绝缘层至与所述第一导电层的上表面齐平的位置，被保留下来的所述保护层和所述绝缘层共同形成所述第二介质层。其中，多个柱状半导体层的形成方法，包括：采用选择性工艺刻蚀所述半导体层的侧壁在所述叠层内形成沟道区；采用外延工艺在所述沟道区表面形成硅的外延层，选择性刻蚀部分所述外延层形成沟道层，所沟道层沿着平行于所述硅衬底的平面内的列方向延伸；以具有多个第一凹槽和第二凹槽图案的第二掩膜层为掩膜，基于所述第一凹槽刻蚀至露出所述第二介质层的顶面；基于所述第二凹槽刻蚀所述叠层以及所述沟道层至所述硅衬底的顶面，形成所述第二沟槽，被保留下来的所述第二导电层、所述沟道层及所述第一导电层形成所述柱状半导体层，所述柱状半导体层呈阵列分布；其中，多个所述第一凹槽沿着平行于所述第一沟槽的方向延伸，多个所述第二凹槽沿垂直于所述第一沟槽的方向延伸。其中，形成栅极包括：在所述沟道层表面随形覆盖栅极绝缘层；在所述栅极绝缘层表面形成未图案化的第二金属材料，图案化所述第二金属材料形成所述栅极，所述栅极环形覆盖在所述栅极绝缘层的表面。本公开的第二方向提供了一种存储器，所述存储器包括多个存储单元，多个所述存储单元阵列分布在硅衬底上，每个所述存储单元包括一个垂直环栅晶体管，以及与所述垂直环栅晶体管的源极连接的源线，与栅极连接的字线，以及与漏极连接的位线；多个第一沟槽，每个所述第一沟槽贯穿所述垂直晶体管的厚度延伸至所述硅衬底内；所述第一沟槽的底壁距离所述硅衬底的顶面的距离大于或等于所述源线的厚度的2倍。隔离层，所述隔离层位于所述第一沟槽中，所述隔离层的上表面与所述垂直环栅晶体管的源极的上表面齐平，以隔离所述多个存储单元；源线，位于两个相对设置的内凹于所述硅衬底的侧壁的内凹沟槽，沿着平行于所述硅衬底的列方向延伸。其中，所述隔离层包括第一介质层和第二介质层，所述第一介质层和所述第二介质层由下至上叠置于所述第一沟槽中；其中，所述第一介质层的顶面的最高点低于所述硅衬底的顶面的距离小于所述源线的厚度；所述第二介质层覆盖所述第一沟槽露出的所述源线的表面和所述第一介质层的顶面，所述第二介质层的上表面与所述源极的上表面平齐。本公开提供的存储器的形成方法及存储器中，在形成存储器的过程中，通过预先形成比较深的第一沟槽，以优先在衬底内形成第一介质层，由于刻蚀第一沟槽的过程中，只需对衬底进行刻蚀，刻蚀环境单一不复杂，因此，刻蚀工艺简单，降低了隔离层的形成工艺难度，且金属杂质更少，提升了隔离效果。在阅读并理解了附图和详细描述后，可以明白其他方面。附图说明并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。图1是根据一示例性实施例示出的一种存储器的形成方法的流程图。图2是根据一示例性实施例示出的存储器的形成过程中形成的第一掩膜层的示意图。图3是根据一示例性实施例示出的存储器的形成过程中形成侧墙层后的结构示意图。图4是根据一示例性实施例示出的存储器的形成过程中形成第一沟槽后的结构示意图。图5是根据一示例性实施例示出的存储器的形成过程中被第一介质层填平后的结构示意图。图6是根据一示例性实施例示出的存储器的形成过程中形成第一介质层后的结构示意图。图7是根据一示例性实施例示出的存储器的形成过程中形成保护层后的结构示意图。图8是根据一示例性实施例示出的存储器的形成过程中去除部分保护层后的结构示意图。图9是根据一示例性实施例示出的存储器的形成过程中形成内凹沟槽后的结构示意图。图10是根据一示例性实施例示出的存储器的形成过程中形成源线后的结构示意图。图11是根据一示例性实施例示出的存储器的形成过程中被第二介质层填平后的结构示意图。图12是根据一示例性实施例示出的存储器的形成过程中形成第二介质层后的结构示意图。图13是根据一示例性实施例示出的存储器的形成过程中形成牺牲半导体层的结构示意图。图14是根据一示例性实施例示出的存储器的形成过程中形成沟道区后的结构示意图。图15是根据一示例性实施例示出的存储器的形成过程中形成外延层后的结构示意图。图16是根据一示例性实施例示出的存储器的形成过程中形成沟道层后的结构示意图。图17是根据一示例性实施例示出的存储器的形成过程中形成填充层后的结构示意图。图18是根据一示例性实施例示出的存储器的形成过程中Y方向上的第二掩膜层的图案分布示意图。图19是根据一示例性实施例示出的存储器的形成过程中Y方向上刻蚀叠层和沟道层后的结构示意图。图20是根据另一示例性实施例示出的存储器的形成过程中X方向的第一掩膜层的图案分布示意图。图21是根据一示例性实施例示出的存储器的形成过程中X方向上刻蚀叠层和第一沟槽层后的结构示意图。图22是根据一示例性实施例示出的存储器的形成过程中去除第一沟槽内牺牲半导体层后的结构示意图。图23是根据一示例性实施例示出的存储器的形成过程中栅极绝缘层的结构示意图。图24是根据一示例性实施例示出的存储器的形成过程中第二金属材料层的结构示意图。图25是根据一示例性实施例示出的存储器的形成过程中形成第三掩膜层后的结构示意图。图26是根据一示例性实施例示出的存储器的形成过程中在Y方向上栅极的结构示意图。图27是根据一示例性实施例示出的存储器的形成过程中X方向上栅极和字线的结构示意图。图28是根据一示例性实施例示出的存储器的形成过程中形成介质层后的结构示意图。图29是根据一示例性实施例示出的存储器的形成过程中X方向上接触孔的结构示意图。图30是根据一示例性实施例示出的一种存储器的结构示意图。附图标记：10、第一掩膜层；11、侧墙层；100、基底；110、衬底；111、衬底的顶面；121、第一导电层；122、半导体层；123、第二导电层；124、牺牲半导体层；125、沟道区；1251、第一凹口；1252、第二凹口；120、叠层；126、第一侧壁；127、第二侧壁；130、第一沟槽；150、开口；20、第三掩膜层；21、旋涂硬掩模层；22、光刻胶层；210、第三凹槽；30、位线；300、隔离层；310、第一介质层；311、第一介质层的顶面；320、第二介质层；321、保护层；322、绝缘层；400、源线；410、第一金属材料；420、金属硅化物；50、第二掩膜层；510、第一凹槽；520、第二凹槽；60、介质层；61、填充层；62、第二填充层；600、沟道层；610、第一沟道层；620、第二沟道层；70、外延层；800、栅极；810、第二金属材料；90、介质层；900、柱状半导体层。具体实施方式为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。本公开示例性地实施例中提供一种存储器的形成方法，如图1所示，图1示出了根据本公开一示例性地实施例提供的存储器的形成方法的流程图，图2-图30为存储器的形成方法的各个阶段的示意图，下面结合图2-图30对存储器的形成方法进行介绍。本实施例形成的存储器的结构并不构成完整的存储器，本实施例仅为存储器的存储单元的形成过程。本实施例对存储器不作限制，下面将以存储器中的晶体管为垂直环栅晶体管为例进行介绍，垂直环栅晶体管可以被应用于逻辑器件以及DRAM、MRAM等存储器件的驱动晶体管，本实施例并不以此为限。该存储器包括多个阵列分布的存储单元，如图30所示，示例性示出了存储器包括两个存储单元80，每个存储单元80包括一个垂直环栅晶体管，以及与垂直环栅晶体管的源极连接的源线400，与栅极800连接的字线500，以及与漏极连接的位线30如图1所示，本公开一示例性地实施例提供的一种存储器的形成方法，如图30所示。该存储器的形成方法包括如下的步骤：步骤S110：提供基底，基底包括硅衬底以及设置在硅衬底上的未图案化的叠层，叠层包括由下至上层叠设置的第一导电层、半导体层和第二导电层。示例性地，如图3所示，基底100作为支撑部件，用于支撑设在其上的其他部件，作为后续工艺的平台。基底100包括硅衬底110，硅衬底110可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。基底100还包括位于硅衬底110上的多个未图案化的材料层共同构成的叠层120，叠层120包括由下至上依次堆叠的第一导电层121、半导体层122和第二导电层123。叠层120为后续工艺形成的垂直环栅晶体管的初始材料层。示例性地，第一导电层121和第二导电层123均为单晶硅掺杂N杂质形成的N型掺杂材料层，掺杂浓度可以根据实际需求进行掺杂。半导体层122例如为硅锗材料层。示例性的，N型杂质可以为磷或砷。其中，第一导电层121可以作为垂直环栅晶体管的源极的材料层，第二导电层123可以作为垂直环栅晶体管的漏极的材料层，半导体层122可以作为垂直环栅晶体管的沟道的占位层。在一些示例性实施例中，如图3所示，在硅衬底110上采用外延工艺依次形成未图案化的第一导电层121、半导体层122和第二导电层123，以在硅衬底110上的形成未图案化的叠层120，为后续形成垂直环栅晶体管做准备，在本实施例中，采用外延工艺形成用作形成垂直环栅晶体管的初始材料层，工艺方法简单，从而简化了VGAA的形成工艺。另外，采用外延工艺生长上述叠层，还能够均匀的控制各个层外延的平整度、各层的厚度，尤其有利于控制半导体层的厚度，从而控制后续工艺形成垂直环栅晶体管的沟道长度以及沟道的厚度，从而提高沟道的均一性，进而提高垂直环栅晶体管的工艺精度，以及存储器中各个存储单元的性能。另外，VGAA的沟道在垂直于硅衬底表面的方向上延伸，有利于提高硅衬底的面积利用效率，因此，有利于实现更进一步的特征尺寸缩小。示例性的，第一导电层121的厚度可以控制在5～20nm，第二导电层123的厚度可以控制在5～20nm，半导体层122的厚度可以控制在5～20nm。步骤S120：对叠层进行图案化处理形成多个第一沟槽，多个第一沟槽贯穿叠层沿着垂直硅衬底的方向延伸到硅衬底，多个第一沟槽在平行硅衬底的平面内沿着列方向延伸，以隔离多个存储单元。示例性地，如图3和图4所示，X可以为图4示出的平行于硅衬底110的平面内的行方向，Z可以为图4中沿硅衬底110的顶面至硅衬底110的底面的方向，X方向和Z方向相互垂直。参考图4，利用自对准刻蚀工艺对硅衬底110上的未图案化的叠层120进行图案化，以形成用于隔离多个存储单元的第一沟槽。如图4所示，在X方向上，多个第一沟槽130间隔分布，每个第一沟槽130贯穿叠层120的厚度，并沿Z方向延伸至距离硅衬底110的顶面的设定距离H1处。如图11所示，第一沟槽130的底壁距离硅衬底110的顶面的距离记为H1，H1为大于或等于源线的厚度H3的2倍，从而使得多个第一沟槽将后续形成的多个存储单元进行有效隔离。在该实施例中，在形成存取器的垂直环栅晶体管的工艺过程中，优先在基底100内形成比较深的第一沟槽130，使得第一沟槽130的底壁位于硅衬底110的较深处，在刻蚀第一沟槽130的过程中，硅衬底110的环境简单不复杂，因此，刻蚀工艺简单，降低了后续工艺形成隔离层的工艺难度，且第一沟槽内的金属杂质更少，有效提升隔离效果在该实施例中，如图2至图4所示，采用自对准刻蚀工艺对设置在硅衬底110上的未图案化的叠层120进行图案化，可以包括：如图2所示，在第二导电层123的顶表面形成图案化的第一掩膜层10。第一掩膜层10包括多个掩膜单元，多个掩膜单元在平行于硅衬底的行方向X上间隔分布，平行于硅衬底的列方向Y上延伸，如图3所示，在第一掩膜层10的每个掩膜单元的侧壁上形成预设厚度的侧墙层11，然后去除第一掩膜层10。示例性地，可以利用氧化硅材料作为掩膜单元，氮化硅作为侧墙层11，以利用双层侧墙层即氮化硅侧墙来增强自对准刻蚀孔刻蚀工艺的能力，提高第一沟槽刻蚀的质量，有利于缩小相邻的两个存储单元之间的间距。如图4所示，以多个侧墙层11为掩膜，沿着硅衬底110顶面至底面的Z方向刻蚀叠层120。参考图4所示，由上至下依次刻蚀第二导电层123、半导体层122和第一导电层121，并延伸至距离硅衬底的底面的设定距离H1位置处停止刻蚀，形成多个第一沟槽130，被图形化的叠层120用于形成各个存储单元的垂直环栅晶体管。在该实施例中，采用自对准刻蚀工艺在定义更小的特征尺寸的情况下，能够减小特征尺寸变小的情况，可以保障刻蚀精度，有利于提高存储器的工艺精度。如图4所示，第一沟槽130的底壁位于距离硅衬底110的顶面的设定距离H1的位置处，示例性地，设定距离H1为100nm～200nm，例如为120nm、150nm。步骤S130：形成第一介质层，第一介质层填充第一沟槽以隔离待形成的源线，第一介质层的顶面低于硅衬底的顶面距离小于待形成的源线的厚度，第一介质层填充第一沟槽后露出所述硅衬底的部分侧壁；如图6所示，第一介质层310位于第一沟槽130内，第一沟槽130暴露出硅衬底110的部分表面区域。其中，第一介质层310的顶面311位于低于硅衬底110的顶面111的预设距离D1位置处，预设距离D1小于后续形成的源线的厚度H3。参考图6，第一介质层310的高度H2低于第一沟槽130的底壁至硅衬底的顶面的高度H1，因此，H1与H2的差值小于H3。示例性地，第一介质层的形成过程可以包括如下步骤：结合图4至图6所示，可以利用化学气相沉积、低压化学气相沉积、物理气相沉积等适宜的沉积工艺，向第一沟槽130内沉积第一介质层310，直至填满第一沟槽130，第一介质层310还覆盖在叠层120的顶面，然后可以对多余的第一介质层310进行回刻处理，去除覆盖叠层120的顶面以及第一沟槽130内的部分第一介质层310，回刻蚀至第一介质层310的顶面311的最高点低于硅衬底110的顶面111为预设距离D1后停止刻蚀，部分第一介质层310被保留在第一沟槽130内以隔离存储单元。如图9所示，由于在后续形成内凹沟槽的过程中，会对第一介质层310的顶部产生一定的损耗，使得第一介质层310的顶面为曲面形状，例如为弧形形状。为了不影响隔离效果，在形成第一介质层的过程中，可以通过控制回刻第一介质层的刻蚀程度，以使回刻后第一介质层的顶面至硅衬底的顶面的预设距离D1满足要求，使得最终形成的第一介质层的顶面的最高点距离硅衬底的顶面的距离小于源线的厚度。示例性的，预设距离D1的范围为5nm～30nm。其中，第一介质层的顶面的最高点，可以位于第一介质层的顶面上，且距离第一沟槽的底壁的距离最大的点，例如为第一介质层的顶部的顶点。示例性的，第一介质层310包括氧化硅、氮氧化硅、氮化硅中的至少一种，例如第一介质层310为氧化硅。在该实施例中，如图6所示，优先在位于硅衬底110内的第一沟槽130中形成第一介质层310，由于刻蚀第一沟槽130几乎不存在金属杂质，因此，形成了具有良好隔离效果的第一介质层310，从而提升了存储单元之间的隔离效果。如图6所示，第一沟槽130未被第一介质层310填充的区域，暴露出硅衬底110的部分侧壁，以及第一导电层121、半导体层122和第二导电层123的侧壁。步骤S140：对第一沟槽中露出的硅衬底的侧壁进行图案化处理，形成两个相对设置的内凹于硅衬底的侧壁的内凹沟槽，内凹沟槽露出硅衬底上相邻的叠层的底部。如图6所示，第一介质层310对所覆盖的硅衬底110的表面起到了隔离的作用，第一沟槽130未被填满的区域暴露出叠层120侧壁以及硅衬底110的部分侧壁表面。如图8和图9所示，可以沿着叠层120的底部至第一介质层310的顶面露出的硅衬底110的表面区域刻蚀，以在第一介质层310的顶部的两侧的硅衬底110内形成内凹沟槽150。参考图9所示，在硅衬底中形成的内凹沟槽150向硅衬底110的侧壁以内缩进，彼此相邻的两个内凹沟槽150在叠层120的下方相对设置，以为后续形成源线做准备。示例性地，对第一沟槽侧壁露出的硅衬底的侧壁进行图案化处理，形成两个相对设置的内凹于硅衬底的侧壁的内凹沟槽的过程可以如下：结合图6和图7所示，采用ALD工艺，预先在叠层120表面以及第一介质层310的顶面形成保护层321，保护层321覆盖在叠层120的顶面以及第一沟槽130的侧壁，以便在后续刻蚀工艺中，保护层321对叠层120的顶面以及第一沟槽130的侧壁形成保护。其中，保护层321未填满第一沟槽130，在第一沟槽130内形成狭缝131。参照图7和图8所示，接着，可以利用选择性刻蚀工艺，去除覆盖在第一介质层310的顶面至第一导电层121底部的保护层321，从而暴露出叠层120的底部和硅衬底110的部分侧壁表面。示例性地，保护层321采用氧化物、氮化物等材质制备，例如保护层321为氧化硅。结合图8和图9所示，以剩余的保护层321为掩膜，沿着暴露出来的第一导电层121的侧壁以及硅衬底110的侧壁表面，向硅衬底110的侧壁缩进的方向刻蚀，形成向第一沟槽130侧壁缩进至硅衬底110内的内凹沟槽150，内凹沟槽150沿平行于硅衬底110的平面内的列方向延伸，内凹沟槽150暴露出硅衬底110的部分表面以及第一导电层121的底部表面。每个内凹沟槽150的横截面可以为弧形，位于同一个叠层120下方的两个内凹沟槽150相互隔离，互不相通。在其他实施例中，内凹沟槽的横截面也可以为其他形状结构，例如半圆形、矩形等，在此不做具体限定。参照图9所示，在形成内凹沟槽150的过程中，对于露出的第一介质层310的顶面也会产生不同情况的损耗，示例性的，如图9所示，第一介质层310的顶部出现弧形结构。步骤S150：在每个内凹沟槽内分别形成源线，源线与叠层的底部连接，且两个源线相互隔开不连接。如图10所示，可以利用原子层沉积或者其他沉积工艺，在内凹沟槽150中沉积第一金属材料410，第一金属材料410覆盖内凹沟槽150的表面，并填满内凹沟槽150区域，并与暴露出的第一导电层121的表面接触连接。然后，对第一金属材料410进行高温退火，与硅衬底110的表面接触连接的第一金属材料410经过高温加热、退火等工艺，与硅衬底110的表面发生反应，产生金属硅化物420，未发生反应的第一金属材料410和金属硅化物420共同构成源线400，如图10所示。例如当硅衬底110为硅材料时，金属硅化物420为第一金属材料410与硅生成的硬质化合物，其化学成分稳定，具有好的抗氧化性，可以降低界面电阻。参考图10，位于同一个叠层120下方的两个源线400均与叠层120中的第一导电层121的底部的两端接触连接，且两个源线400被硅衬底110间隔开。在X方向上，第一介质层310隔离相邻的两个叠层120下方的源线400，以隔离后续形成的存储单元。参照图10所示，示例性地，在内凹沟槽150内形成第一金属材料410的过程中，第一金属材料410也会沉积在内凹沟槽150以外的其他区域，为了尽量减少在内凹沟槽150以外的区域沉积的第一金属材料410，因此，在该实施例中，采用选择性原子层沉积工艺，选择在内凹沟槽150内沉积第一金属材料410，以通过局部选择性ALD工艺，有效地在内凹沟槽150表面生长第一金属材料410，从而达到在内凹沟槽150内快速生长第一金属材料410的目的，同时减少回刻处理的时间和工艺时间。示例性地，第一金属材料包括例如包括钛、钽、铪、镍、钌、铱、铂、铝、钴、钨、钼中的任意一种或其合金中的任意一种。步骤S160：形成第二介质层，第二介质层位于第一沟槽中，第二介质层覆盖露出的源线的侧壁和第一介质层的顶面，第二介质层的上表面与第一导电层的上表面平齐。参照图10和图11所示，被保留下来的保护层321暴露出源线400的侧壁以及第一介质层310的顶面。为了将源线400能够完全隔离开，继续在第一介质层310的顶面形成第二介质层320，以形成完整的隔离层300。示例性的，形成第二介质层的步骤可以如下：结合图10和图11所示，在第一介质层310的顶面以上的区域，采用CVD工艺继续沉积绝缘层322。示例性地，绝缘层322包括氧化硅、氮氧化硅、氮化硅中的至少一种，例如绝缘层322为氧化硅。示例性的，绝缘层322和保护层321的材质相同或者不同。如图10和图11所示，绝缘层322填满第一沟槽130内的狭缝131区域，并覆盖露出的源线400的侧壁、第一介质层310的顶面以及保护层321的顶面，可以采用CMP工艺，对覆盖在叠层120以及第一沟槽130上方的绝缘层322进行处理，以形成平整的面，以为后续工艺做准备。参照图11和图12所示，对绝缘层322以及保护层321进行回刻蚀处理，刻蚀至保护层321以及绝缘层322的顶面均与第一导电层121的顶面齐平的位置，保留位于第一沟槽内130的部分保护层321以及部分绝缘层322，被保留下来的保护层321和绝缘层322在第一沟槽130中形成第二介质层320，第二介质层320的上表面与第一导电层121的上表面平齐。参考图12，第一介质层310和第二介质层320可以共同作为隔离层300，以隔离后续工艺形成的存储单元。隔离层300沿着平行于硅衬底110的平面内的列方向延伸，隔离层300的顶部与第一导电层121的侧壁连接。示例性的，隔离层300的上表面与第一导电层121的上表面平齐。步骤S170：基于被图案化的叠层，在叠层上沿着垂直第一沟槽的方向形成第二沟槽，第一沟槽和第二沟槽围设形成多个柱状半导体层。如图12所示，在第一沟槽130中形成隔离层300后，对被图案化的叠层进行划分以为后续工艺形成柱状半导体层做准备。在本实施例中，多个柱状半导体层的形成过程可以包括：如图12和图13所示，在第一沟槽130中形成隔离层300后，未被填充的第一沟槽130暴露出第二导电层123的侧壁以及半导体层122的侧壁。结合图12和14所示，沿暴露出的半导体层122的侧壁，侧向向叠层120的侧壁缩进刻蚀半导体层122，刻蚀至半导体层122达到设定宽度，以在第一导电层121、半导体层122以及第二导电层123之间形成沟道区125，沟道区125为用于后续工艺中形成沟道层600的区域。如图13所示，半导体层122的截面宽度D2小于第二导电层123的截面宽度，剩余的半导体层122位于第一导电层121与第二导电层123之间，形成了牺牲半导体层124，在平行于硅衬底的平面内的行方向X上，牺牲半导体层124的截面宽度记为D2，第二导电层123的截面宽度记为D3，其中，D3*2/5＜D2＜D3*4/5。示例性地，牺牲半导体层124位于叠层120的中部，牺牲半导体层124沿平行于硅衬底的平面内的列方向Y延伸。参照图13和图14所示，牺牲半导体层124的侧壁与第一导电层121以及第二导电层123之间形成沟道区125，牺牲半导体层124具有第一侧壁126和第二侧壁127，在平行于硅衬底的平面内的行方向X上，第一侧壁126与第二侧壁127为互为相对面。其中，第一侧壁126与第一导电层121的顶面和第二导电层123的底面形成第一凹口1251；第二侧壁127与第一导电层121的顶面和第二导电层123的底面形成第二凹口1252，第一凹口1251的开口朝向与第二凹口1252的开口朝向相反；第一凹口1251和第二凹口1252共同构成沟道区125，从而在叠层120内形成的多沟道区结构，有利于制备高性能的垂直环栅晶体管。如图15所示，采用外延工艺在第一导电层121、牺牲半导体层124以及第二导电层123的表面形成硅的外延层70；外延层70覆盖在非沟道区域表面以及沟道区125的表面，其中非沟道区包括第二导电层123的表面区域。如图16所示，选择性刻蚀覆盖在非沟道区的部分外延层70，保留位于第一导电层121和第二导电层123之间的外延层70，形成沟道层600，沟道层600沿着平行于硅衬底110的列方向延伸。示例性的，沟道层600也可以向叠层120的侧壁以内缩进。如图14和图16所示，在第一凹口1251处形成第一沟道层610；在第二凹口1252处形成第二沟道层620；其中，第一沟道层610和第二沟道层620共同构成沟道层600。在该步骤中，通过在多沟道区内形成多沟道，以形成具有多沟道的垂直环栅晶体管结构，从而提升垂直环栅晶体管的驱动能力和开启速度。示例性地，选择硅材料作为外延层，以形成硅的外延层作为沟道层，采用硅的外延层作为沟道层有利于控制沟道层的厚度以及沟道长度。示例性地，如图16所示，可以通过控制第一沟道层610的沉积厚度，使得第一沟道层610的侧壁，在硅衬底的顶面至硅衬底的顶面的方向上在同一直线上，从而形成了方型柱结构的第一沟道层610，以在后续工艺中环绕第一沟道层610的表面形成厚度均匀的栅极。同理，第二沟道层620与第一沟道层610结构相同，以在后续工艺中在第二沟道层620的表面上形成厚度均匀的栅极，有利于晶体管的控制。接着，采用自对准刻蚀工艺刻蚀叠层以及沟道层至硅衬底的顶面。参照图17至图21所示，预先在叠层120的表面以及第一沟槽130内形成填充层61，从而利用填充层61将未被填充的区域填平，在填充层61的表面形成图案化的第二掩膜层50，第二掩膜层50位于每个叠层的上方，示例性的，第二掩膜层50在硅衬底110上的投影为阵列分布的网格状。如图18和图20所示，在平行于硅衬底的平面内的行方向X以及列方向Y上，图形化的第二掩膜层50分别具有第一凹槽510和第二凹槽520，结合图18至图21所示，第二掩膜层50定义多个第一凹槽510和多个第二凹槽520。其中，多个第一凹槽510在平行于硅衬底的平面内的行方向X上间隔设置，并沿平行于硅衬底的平面内的列方向延伸，第一凹槽510的延伸方向与第一沟槽130的延伸方向相同。如图20所示，第一凹槽510位于第二介质层320的正上方，且第一凹槽510的开口截面尺寸与第一沟槽130的开口截面尺寸一致，以基于多个第一凹槽510，在平行于硅衬底的平面内的行方向X上，形成多个露出沟道层600的侧壁沟槽。如图18所示，多个第二凹槽520在平行于硅衬底的平面内的列方向Y上间隔设置，并沿平行于硅衬底的平面内的行方向延伸，第二凹槽520的延伸方向与第一沟槽方向垂直相交。以基于多个第二凹槽520，在平行于硅衬底的平面内的列方向Y上，形成多个暴露沟道层600的侧壁的沟槽。如图18和图19所示，沿第二凹槽520依次刻蚀填充层61、第二导电层123、沟道层600以及第一导电层121，暴露出源线400的部分表面，形成多个第二沟槽140。如图20和图21所示，在沿第二凹槽520刻蚀的过程中，还可以同时沿第一凹槽510去除位于第二介质层320的表上方的填充层61，从而利用第一沟槽130和第二沟槽140将叠层120划分为呈阵列分布的叠层。在该实施例中，以第二掩膜层为硬掩模层，沿着第一凹槽和第二凹槽刻蚀，同时利用原有的第一沟槽，以在平行于硅衬底的行方向和列方向上对叠层进行分割，节约了工艺步骤。如图21和图22所示，采用选择性刻蚀工艺去除叠层中的牺牲半导体层124，被保留下来的第二导电层123、沟道层600及第一导电层121形成柱状半导体层900，柱状半导体层900在硅衬底1110上呈阵列排列。步骤S180：形成栅极，栅极环绕覆盖在柱状半导体层的侧面。在形成栅极之前，结合图19和图25所示，为了对源线400与后续工艺形成的第二金属材料810之间进行隔离，在去除牺牲半导体层124之前，在暴露的源线400的表面形成介质层90，介质层90覆盖在暴露的源线400的表面，然后对介质层90进行平坦化，介质层90在相邻的第一导电层121之间起到绝缘隔离的作用。如图26和图27所示，在形成柱状半导体层900之后，环绕每个柱状半导体层900的沟道层600形成栅极800，栅极800围绕覆盖在每个柱状半导体层900的第一沟道层610和第二沟道层620表面，且填满位于柱状半导体层900内，由第一沟道层610、第一导电层121、第二沟道层620以及第二导电层123之间围设的区域。结合图23和图24所示，对形成栅极的过程进行详细说明。首先，可以采用沉积工艺在沟道层600的表面随形覆盖栅极绝缘层820，栅极绝缘层820还覆盖在第一导电层121、第二导电层123与沟道层600围设的区域。在栅极绝缘层820表面形成未图案化的第二金属材料810，第二金属材料810作为后续形成的栅极的材料层。如图25和图26所示，对第二金属材料810进行图案化，以在柱状半导体层900的周围形成独立的栅极，形成独立的栅极800的步骤包括：如图25所示，柱状半导体层900的上方以及第二金属材料810的上方形成图案化的第三掩膜层20，第三掩膜层20覆盖在在填充层61的表面、柱状半导体层900的侧壁以及第二金属材料810的顶面。参考图25，其中，第三掩膜层20包括旋涂硬掩模层21、光刻胶层22以及Y方向间隔设置多个第三凹槽210，每个第三凹槽210沿平行于硅衬底110的平面内的行方向延伸。如图25和图26所示，沿多个第三凹槽210刻蚀第二金属材料810以及介质层90，从而在平行于硅衬底的平面内的列方向Y上，将第二金属材料810分割多个栅极800，在垂直于硅衬底110的同一方向上，柱状半导体层900与栅极800共同形成垂直环栅晶体管。如图26所示，柱状半导体层900中的第二导电层123为垂直环栅晶体管的漏极，第一导电层121为垂直环栅晶体管的源极，栅极绝缘层将栅极800分别与源极和漏极相绝缘。在该实施例中，栅极800从四周包围垂直环栅晶体管的沟道所在的区域，对沟道的控制能力更强，能够更好的抑制短沟道效应。其中，如图29所示，栅极结构800可以为环栅结构，栅极结构800在衬底110上的投影面积大于沟道层600在衬底110上的投影面积。本公开提供的存储器的形成方法中，通过在形成VGAA晶体管结构的工艺过程中，在基底内形成比较深的第一沟槽，以优先在衬底内形成第一介质层，以优化工艺流程，由于刻蚀第一沟槽的过程中，仅对衬底进行刻蚀，几乎不存在金属杂质刻蚀环境单一不复杂，因此，降低了在晶体管之间形成隔离层的工艺难度以及制造成本，且提升了隔离效果。在一些示例性实施例中，如图27所示，在形成栅极的过程中，第二金属材料可以同时作为字线材料层。采用常规的旋涂、光刻工艺对字线材料层进行图案化处理，形成字线500，字线500与栅极800形成电连接。本公开示例性实施例示一种存储器的形成方法，本实施例提供的方法在图1所示方法的基础上，增加了形成位线的方法，本实施例的方法可以包括：步骤S210：在填充层、柱状半导体层以及栅极的表面形成第二填充层62。如图27和图28所示，在柱状半导体层900的上方以及栅极800的表面形成第二填充层62，以将半导体结构填平为后续工艺做准备，第二填充层62在柱状半导体层900之间起到隔离和绝缘的作用。示例性地，在形成栅极之后，可以保留位于柱状半导体层的顶面的填充层，以减少后续工艺形成的介质层的时间，降低时间成本。参考图28，未被去除的填充层61和第二填充层62共同形成介质层60。步骤S220：依次去除部分第二填充层和填充层，暴露第二导电层的表面，形成接触孔。如图29所示，位于柱状半导体层900的上方，可以利用常规的显影、曝光等在介质层60的表面形成开口图案，基于开口图案依次去除部分第二填充层62以及部分填充层61，形成接触孔200，该接触孔200暴露出柱状半导体层900的第二导电层123的顶面，如图29所示，接触孔200为位线接触孔。步骤S230：在接触孔中形成位线，位线与第二导电层接触连接。如图30所示，继续在接触孔200中沉积第三金属材料，第三金属材料覆盖露出的第二导电层123的表面并填满接触孔200，对沉积的第三金属材料进行高温退火后形成位线30，以降低位线30与作为漏极的第二导电层123之间的界面电阻，提高位线30与垂直环栅晶体管之间的导电性。本公开示例性地实施例中提供一种存储器，如图30所示，示出了根据本公开一示例性地实施例提供的存储器的示意图，该存储器包括：多个存储单元80，多个存储单元80阵列分布在硅衬底110上，每个存储单元80包括一个垂直环栅晶体管，以及与垂直环栅晶体管的源极连接的源线400，与栅极800连接的字线500，以及与漏极连接的位线30。其中，如图30所示，垂直环栅晶体管包括柱状半导体层900和栅极800，第一导电层121为源极，第二导电层123为漏极。多个第一沟槽130，每个第一沟槽130贯穿垂直晶体管的厚度延伸至硅衬底110内；第一沟槽130的底壁距离硅衬底110的顶面的距离大于或等于源线400的厚度的2倍。隔离层300，隔离层300位于第一沟槽中，隔离层300的上表面与垂直环栅晶体管的源极的上表面齐平，以隔离多个存储单元80；源线400，位于两个相对设置的内凹于硅衬底110的侧壁的内凹沟槽150，沿着平行于硅衬底的平面内的列方向延伸。在一些示例性实施例中，结合图6和图30所示，隔离层300包括第一介质层310和第二介质层320，第一介质层310和第二介质层320由下至上叠置于第一沟槽130中；其中，第一介质层310的顶面低于硅衬底110的顶面预设距离D1，预设距离D1小于源线400的厚度H3；第二介质层320覆盖第一沟槽130露出的源线400的表面和第一介质层310的顶面，第二介质层320的上表面与源极的上表面平齐。本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。在本说明书的描述中，参考术语“实施例”、“示例性地实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
