- 软核(Soft Core)：经过功能验证，5000门以上的可综合verilog HDL或VHDL模型
- 固核（Firm Core）:在FPGA或ASIC上经过综合验证，大于5000门以上的电路网表文件
- 硬核（Hard Core）：在ASIC上，经过验证正确的，大于5000门以上的电路结构板图掩膜
- # [[第一课：基础知识]]
-