写了这一个CPU，更加明白在设计硬件的过程中所需要注意的一些问题
1. 时序逻辑与组合逻辑
    1. 在时序逻辑中，**当前的输出与当前的状态和当前的输入有关**，在这里，当前的状态，其实就是该器件过去的状态
    2. 在组合逻辑中，**输出只与输入有关**
    3. 问题：某器件接受一个信号，该信号在时钟上升沿的时候会变，当时钟上升沿到达的时候，到底是变化前的信号影响着输出，还是变化后的信号影响着输出
    4. 回答：变化前的信号影响输出。
2. 控制中心的解耦合作用
    这一次的CPU，CU做的工作并不多，我们写的很多模块都是相互依赖控制信号
    例子：
        1. 保留站依赖ALU是否可用，ALU依赖保留站输出信号是否可用
        2. 能够写保留站，条件：
            1. 保留站未满
            2. 保留站可写（可能不是写当前这个保留站，写其他的保留站，留有一个WEN信号端口）
        3. 能够从保留站写到ALU
            1. ALU可用（可用又依赖于ALU自身状态以及ALU结果是否广播成功，抽象成一个available信号）
            2. 保留站存在就绪指令
3. 我也不知道自己写啥