<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:53.2153</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.04.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7036724</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다중 메모리 제어기 시스템에서의 어드레스 해싱</inventionTitle><inventionTitleEng>ADDRESS HASHING IN A MULTIPLE MEMORY CONTROLLER SYSTEM</inventionTitleEng><openDate>2023.11.21</openDate><openNumber>10-2023-0159602</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.10.25</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.10.25</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 12/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/1009</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일 실시예에서, 시스템은 메모리 어드레스들을 메모리 제어기들에 그리고 궁극적으로 적어도 메모리 디바이스들에 매핑하기 위해 복수의 입도 레벨들에서 어드레스 비트들의 프로그래밍가능한 해싱을 지원할 수 있다. 해싱은 메모리 제어기들에 걸쳐 메모리의 페이지들을 분산시키도록 프로그래밍될 수 있고, 페이지의 연속적인 블록들은 물리적으로 먼 메모리 제어기들에 매핑될 수 있다. 일 실시예에서, 어드레스 비트들은 각각의 입도 레벨로부터 드롭되어, 압축된 파이프 어드레스를 형성하여 메모리 제어기 내에서 전력을 절약할 수 있다. 일 실시예에서, 메모리 폴딩 방식은 메모리의 전체(full complement)가 필요하지 않을 때 시스템 내의 활성 메모리 디바이스들 및/또는 메모리 제어기들의 수를 감소시키기 위해 채용될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.11.03</internationOpenDate><internationOpenNumber>WO2022232008</internationOpenNumber><internationalApplicationDate>2022.04.25</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/026111</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 시스템으로서,메모리 디바이스들에 대한 액세스를 제어하도록 구성된 복수의 메모리 제어기들;메모리 어드레스들을 사용하여 상기 메모리 디바이스들 내의 데이터에 액세스하도록 구성된 복수의 하드웨어 에이전트들- 상기 메모리 어드레스들은 메모리 어드레스들을 상기 메모리 디바이스들 내의 메모리 위치들에 매핑하는 메모리 어드레스 공간 내에서 정의되고,상기 메모리 어드레스 공간 내의 주어진 메모리 어드레스는 상기 복수의 메모리 제어기들 중 하나에 결합된 상기 메모리 디바이스들 중 하나 내의 메모리 위치를 고유하게 식별하고,상기 메모리 어드레스 공간 내의 주어진 페이지는 복수의 블록들로 분할되고,상기 주어진 페이지의 상기 복수의 블록들은 상기 복수의 메모리 제어기들 중 2개 이상의 메모리 제어기들에 걸쳐 분산됨 -; 및상기 복수의 메모리 제어기들 및 상기 복수의 하드웨어 에이전트(hardware agent)들에 결합된 통신 패브릭(communication fabric)을 포함하며,상기 통신 패브릭은 상기 제1 메모리 어드레스에 기초하여 제1 메모리 어드레스를 갖는 메모리 요청을 상기 복수의 메모리 제어기들 중 제1 메모리 제어기로 라우팅하도록 구성되고,상기 시스템 내의 회로부는 상기 제1 메모리 어드레스의 독립적으로-특정된 어드레스 비트들을 해싱하여 상기 메모리 요청을 복수의 입도 레벨(level of granularity)들에서 상기 제1 메모리 제어기로 지향시키도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 복수의 입도 레벨들 중 주어진 레벨은 상기 복수의 메모리 제어기들 중 적어도 2개의 메모리 제어기들 사이에서 선택하는, 시스템.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 복수의 메모리 제어기들은 상기 시스템 내의 하나 이상의 집적 회로 다이에 걸쳐 물리적으로 분산되고;상기 하나 이상의 집적 회로 다이는 복수의 집적 회로 다이이고;상기 복수의 입도 레벨들은 다이 레벨을 포함하고;상기 다이 레벨은 상기 복수의 집적 회로 다이 중 어느 것이 상기 제1 메모리 제어기를 포함하는지를 특정하는, 시스템.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 복수의 메모리 제어기들은 상기 시스템 내의 하나 이상의 집적 회로 다이에 걸쳐 물리적으로 분산되고;주어진 집적 회로 다이 상의 상기 복수의 메모리 제어기들은 상기 주어진 집적 회로 다이 상의 물리적 위치에 기초하여 복수의 슬라이스들로 논리적으로 분할되고;상기 복수의 메모리 제어기들 중 적어도 2개의 메모리 제어기들은 상기 복수의 슬라이스들 중 주어진 슬라이스에 포함되고;상기 복수의 입도 레벨들은 슬라이스 레벨을 포함하고;상기 슬라이스 레벨은 상기 복수의 슬라이스들 중 어느 것이 상기 제1 메모리 제어기를 포함하는지를 특정하는, 시스템.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 주어진 슬라이스 내의 상기 적어도 2개의 메모리 제어기들은 상기 주어진 집적 회로 다이 상의 물리적 위치에 기초하여 복수의 행들로 논리적으로 분할되고;상기 복수의 입도 레벨들은 행 레벨을 포함하고;상기 행 레벨은 상기 복수의 행들 중 어느 것이 상기 제1 메모리 제어기를 포함하는지를 특정하는, 시스템.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 복수의 행들은 상기 주어진 집적 회로 다이 상의 물리적 위치에 기초하여 복수의 측(side)들을 포함하고;상기 복수의 입도 레벨들은 측 레벨을 포함하고;상기 측 레벨은 상기 복수의 행들 중 주어진 행의 어느 측이 상기 제1 메모리 제어기를 포함하는지를 특정하는, 시스템.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 복수의 하드웨어 에이전트들 중 주어진 하드웨어 에이전트는 상기 복수의 입도 레벨들 중 하나 이상에서 어느 어드레스 비트들이 상기 해시에 포함되는지를 식별하는 데이터로 프로그래밍가능한 하나 이상의 레지스터들을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 복수의 하드웨어 에이전트들 중 제1 하드웨어 에이전트는 상기 복수의 입도 레벨들 중 제1 수에 대해 프로그래밍가능하고, 상기 복수의 하드웨어 에이전트들 중 제2 하드웨어 에이전트는 상기 복수의 입도 레벨들 중 제2 수에 대해 프로그래밍가능하며, 상기 제2 수는 상기 제1 수와 상이한, 시스템.</claim></claimInfo><claimInfo><claim>9. 제7항 또는 제8항에 있어서, 상기 복수의 메모리 제어기들 중 주어진 메모리 제어기는, 상기 복수의 입도 레벨들 및 상기 주어진 메모리 제어기 내부의 하나 이상의 다른 입도 레벨들에 어느 어드레스 비트들이 포함되는지를 식별하는 데이터로 프로그래밍가능한 하나 이상의 레지스터들을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 가장 정밀한 입도 레벨은 상기 주어진 메모리 제어기에 결합된 메모리 디바이스를 식별하는, 시스템.</claim></claimInfo><claimInfo><claim>11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 하나 이상의 레지스터들은, 상기 통신 패브릭으로 하여금 제1 어드레스를 갖는 제1 메모리 요청을 상기 복수의 메모리 제어기들 중 제1 메모리 제어기로 라우팅하게 하고 제2 어드레스를 갖는 제2 메모리 요청을 상기 복수의 메모리 제어기들 중 상기 제1 메모리 제어기로부터 물리적으로 먼 제2 메모리 제어기로 라우팅하게 하는 데이터로 프로그래밍가능하고, 상기 제1 어드레스 및 상기 제2 어드레스는 제2 입도 레벨에서 인접한 어드레스들인, 시스템.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 통신 패브릭을 통한 상기 제1 메모리 요청의 제1 루트 및 상기 통신 패브릭을 통한 상기 제2 메모리 요청의 제2 루트는 완전히 비-중첩되는, 시스템.</claim></claimInfo><claimInfo><claim>13. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 하나 이상의 레지스터들은, 상기 통신 패브릭으로 하여금 연속적인 어드레스들에 대한 복수의 메모리 요청들을 물리적으로 먼 메모리 제어기들에 걸쳐 분산시키는 패턴으로 상기 복수의 메모리 요청들을 상기 복수의 메모리 제어기들 중 상이한 메모리 제어기들로 라우팅하게 하는 데이터로 프로그래밍가능한, 시스템.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제13항 중 어느 한 항에 있어서,상기 독립적으로-특정된 어드레스 비트들은 상기 복수의 입도 레벨들 중 각자의 레벨들에 대응하는 어드레스 비트들의 복수의 서브세트들을 포함하고,상기 복수의 서브세트들 중 주어진 서브세트 내의 적어도 하나의 어드레스 비트는 상기 복수의 서브세트들 중 나머지 서브세트들에 포함되지 않고;상기 제1 메모리 제어기는 상기 제1 메모리 어드레스의 복수의 어드레스 비트들을 드롭(drop)하여 상기 제1 메모리 제어기 내에서 사용되는 제2 어드레스를 형성하도록 구성되고;상기 복수의 어드레스 비트들의 각자의 비트들은 상기 복수의 서브세트들 중 상기 주어진 서브세트 내의 상기 적어도 하나의 어드레스 비트인, 시스템.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 해시는 논리적으로 가역적인 부울 연산인, 시스템.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 해시는 상기 어드레스 비트들의 배타적-논리합(exclusive-or, XOR) 감소인, 시스템.</claim></claimInfo><claimInfo><claim>17. 제15항 또는 제16항에 있어서, 상기 제1 메모리 제어기는 상기 다른 어드레스 비트들 및 상기 메모리 요청이 전달되는 상기 제1 메모리 제어기의 식별로부터 상기 드롭된 비트들을 복구하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>18. 방법으로서,복수의 메모리 제어기들을 갖는 시스템 내의 메모리 디바이스들에 매핑되는 메모리 어드레스 공간 내의 제1 어드레스를 갖는 메모리 요청을 생성하는 단계- 상기 메모리 어드레스 공간 내의 주어진 메모리 어드레스는 상기 복수의 메모리 제어기들 중 하나에 결합된 상기 메모리 디바이스들 중 하나 내의 메모리 위치를 고유하게 식별하고,상기 메모리 어드레스 공간 내의 주어진 페이지는 복수의 블록들로 분할되고,상기 주어진 페이지의 상기 복수의 블록들은 상기 복수의 메모리 제어기들 중 2개 이상의 메모리 제어기들에 걸쳐 분산됨 -;상기 제1 어드레스로부터 어드레스 비트들의 독립적으로-특정된 세트들을 해싱하여 상기 메모리 요청을 상기 복수의 메모리 제어기들 중 제1 메모리 제어기로 지향시키는 단계 - 상기 어드레스 비트들의 독립적으로-특정된 세트들은 복수의 입도 레벨들에서 상기 제1 메모리 제어기를 위치시킴 -; 및상기 해싱에 기초하여 상기 메모리 요청을 상기 제1 메모리 제어기로 라우팅하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 복수의 입도 레벨들 중 주어진 레벨은 상기 복수의 메모리 제어기들 중 적어도 2개의 메모리 제어기들 사이에서 선택하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제18항 또는 제19항에 있어서,상기 복수의 메모리 제어기들은 하나 이상의 집적 회로 다이에 걸쳐 물리적으로 분산되고;상기 하나 이상의 집적 회로 다이는 복수의 집적 회로 다이이고;상기 복수의 입도 레벨들은 다이 레벨을 포함하고;상기 다이 레벨은 상기 복수의 집적 회로 다이 중 어느 것이 상기 제1 메모리 제어기를 포함하는지를 특정하는, 방법.</claim></claimInfo><claimInfo><claim>21. 제18항 내지 제20항 중 어느 한 항에 있어서,상기 복수의 메모리 제어기들은 하나 이상의 집적 회로 다이에 걸쳐 물리적으로 분산되고;주어진 집적 회로 다이 상의 상기 복수의 메모리 제어기들은 상기 주어진 집적 회로 다이 상의 물리적 위치에 기초하여 복수의 슬라이스들로 논리적으로 분할되고;상기 복수의 메모리 제어기들 중 적어도 2개의 메모리 제어기들은 상기 복수의 슬라이스들 중 주어진 슬라이스에 포함되고;상기 복수의 입도 레벨들은 슬라이스 레벨을 포함하고;상기 슬라이스 레벨은 상기 복수의 슬라이스들 중 어느 것이 상기 제1 메모리 제어기를 포함하는지를 특정하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서,상기 주어진 슬라이스 내의 상기 적어도 2개의 메모리 제어기들은 상기 주어진 집적 회로 다이 상의 물리적 위치에 기초하여 복수의 행들로 논리적으로 분할되고;상기 복수의 입도 레벨들은 행 레벨을 포함하고;상기 행 레벨은 상기 복수의 행들 중 어느 것이 상기 제1 메모리 제어기를 포함하는지를 특정하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 복수의 행들은 상기 주어진 집적 회로 다이 상의 물리적 위치에 기초하여 복수의 측들을 포함하고;상기 복수의 입도 레벨들은 측 레벨을 포함하고;상기 측 레벨은 상기 복수의 행들 중 주어진 행의 어느 측이 상기 제1 메모리 제어기를 포함하는지를 특정하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제18항 내지 제23항 중 어느 한 항에 있어서, 메모리 요청들을 생성하는 복수의 하드웨어 에이전트들 중 주어진 하드웨어 에이전트는 하나 이상의 레지스터들을 포함하고, 상기 방법은,상기 복수의 입도 레벨들 중 하나 이상에서 어느 어드레스 비트들이 상기 해시에 포함되는지를 식별하는 데이터로 상기 하나 이상의 레지스터들을 프로그래밍하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 복수의 하드웨어 에이전트들 중 제1 하드웨어 에이전트는 상기 복수의 입도 레벨들 중 제1 수에 대해 프로그래밍가능하고, 상기 복수의 하드웨어 에이전트들 중 제2 하드웨어 에이전트는 상기 복수의 입도 레벨들 중 제2 수에 대해 프로그래밍가능하며, 상기 제2 수는 상기 제1 수와 상이한, 방법.</claim></claimInfo><claimInfo><claim>26. 제24항 또는 제25항에 있어서, 상기 복수의 메모리 제어기들 중 주어진 메모리 제어기는, 상기 복수의 입도 레벨들 및 상기 주어진 메모리 제어기 내부의 하나 이상의 다른 입도 레벨들에 어느 어드레스 비트들이 포함되는지를 식별하는 데이터로 프로그래밍가능한 하나 이상의 레지스터들을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>27. 제18항에 있어서,상기 시스템 내의 복수의 메모리 슬라이스들 중 적어도 하나의 제1 메모리 슬라이스가 디스에이블되어야 함을 검출하는 단계 - 상기 복수의 메모리 슬라이스들 중 주어진 메모리 슬라이스는 복수의 물리적 페이지들이 매핑되는 물리적 메모리 자원이고, 상기 적어도 하나의 메모리 슬라이스는 상기 복수의 페이지들 중 주어진 페이지가 매핑되는 상기 복수의 메모리 제어기들 중 상기 2개 이상의 메모리 제어기들을 포함함 -;상기 제1 메모리 슬라이스가 디스에이블되어야 함을 검출하는 것에 기초하여:상기 제1 메모리 슬라이스 내의 물리적 페이지들의 서브세트를 상기 복수의 메모리 슬라이스들 중 다른 메모리 슬라이스로 복사하는 단계 - 상기 물리적 페이지들의 서브세트 내의 데이터는 임계 레이트 초과로 액세스되고 있음 -;상기 물리적 페이지들의 서브세트에 대응하는 가상 어드레스들을 상기 다른 메모리 슬라이스에 재매핑하는 단계; 및상기 제1 메모리 슬라이스를 디스에이블하는 단계를 추가로 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>FISHWICK, Steven</engName><name>피쉬윅, 스티븐</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>GONION, Jeffry E.</engName><name>고니언, 제프리 이.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>HAMMARLUND, Per H.</engName><name>하마르룬드, 펄 에이치.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>TAMARI, Eran</engName><name>타마리, 이란</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>ZIMET, Lior</engName><name>지메트, 리올</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>WILLIAMS, Gerard R. III</engName><name>윌리엄스, 제라드 알. 3세</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>KAUSHIKKAR, Harshavardhan</engName><name>카우쉬카르, 하르샤바르드한</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, *층 (내자동)(김.장 법률사무소)</address><code>919980005034</code><country>대한민국</country><engName>CHANG, Duck Soon</engName><name>장덕순</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.04.26</priorityApplicationDate><priorityApplicationNumber>63/179,666</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.06.21</priorityApplicationDate><priorityApplicationNumber>17/353,349</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.06.21</priorityApplicationDate><priorityApplicationNumber>17/353,371</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.11.04</priorityApplicationDate><priorityApplicationNumber>17/519,284</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.10.25</receiptDate><receiptNumber>1-1-2023-1172831-79</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.10.25</receiptDate><receiptNumber>1-1-2023-1173838-66</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.10.25</receiptDate><receiptNumber>1-1-2023-1173844-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.10.27</receiptDate><receiptNumber>1-5-2023-0171144-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.11.10</receiptDate><receiptNumber>9-5-2025-1092453-85</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237036724.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932e6423c17ba1b58fb00070635bf3ff4535a0749b87a3a50311dd5474f0d7e7072be4656de26c19ca094d13754eb9d80c203ca656634144da</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf84b60fa7f1299404bd8d960db0d65fc0d99122084accfabcc218082b7f40e64bc7ecbe9899ef25ec53a92c521cd0a0fc9d732ca4835ee3e5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>