module read_enc(clk,encA,D);
input clk, encA;
output reg[15:0]D;
reg pre_encA=0;
reg [15:0]temp=0;
reg [15:0]dem=0;

always @(posedge clk) begin
	dem=dem+1;
	pre_encA<=encA;
	if ({pre_encA,encA}==2'b01)
		temp=temp+1;
	if (dem==100)
		begin
			D=temp;
			temp=0;
			dem=0;
		end
	end
endmodule