# Домашнее задание 1
Дедлайн
30 октября 23:59 (UTC + 3).

# Условие
Реализовать четыре модуля, реализующие функции троичной логики, на языке Verilog:

- min
- max
- consensus
- any

Трит кодируется с помощью двух бит:

- "-" :  00
- "0" : 01
- "+" : 10


В данном задании запрещено использование встроенных логических примитивов, их необходимо реализовать самостоятельно с помощью транзисторов.
