<!DOCTYPE html>
<html lang="en">

<head>
    <meta charset="UTF-8">
    <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>
        Document
    </title>
    <link rel='stylesheet' href=../../../css/index.css />
    
    <link rel="icon" href="https://raw.githubusercontent.com/learner-lu/picbed/master/logo.png">
</head>

<body class="light">
    <a href="https://github.com/IcarusSong/cxl-papers.git" target="_blank" class="github-corner" aria-label="View source on GitHub"><svg width="80" height="80" viewBox="0 0 250 250" style="fill:#151513; color:#fff; position: absolute; top: 0; border: 0; right: 0;" aria-hidden="true"><path d="M0,0 L115,115 L130,115 L142,142 L250,250 L250,0 Z"></path><path d="M128.3,109.0 C113.8,99.7 119.0,89.6 119.0,89.6 C122.0,82.7 120.5,78.6 120.5,78.6 C119.2,72.0 123.4,76.3 123.4,76.3 C127.3,80.9 125.5,87.3 125.5,87.3 C122.9,97.6 130.6,101.9 134.4,103.2" fill="currentColor" style="transform-origin: 130px 106px;" class="octo-arm"></path><path d="M115.0,115.0 C114.9,115.1 118.7,116.5 119.8,115.4 L133.7,101.6 C136.9,99.2 139.9,98.4 142.2,98.6 C133.8,88.0 127.5,74.4 143.8,58.0 C148.5,53.4 154.0,51.2 159.7,51.0 C160.3,49.4 163.2,43.6 171.4,40.1 C171.4,40.1 176.1,42.5 178.8,56.2 C183.1,58.6 187.2,61.8 190.9,65.4 C194.5,69.0 197.7,73.2 200.1,77.6 C213.8,80.2 216.3,84.9 216.3,84.9 C212.7,93.1 206.9,96.0 205.4,96.6 C205.1,102.4 203.0,107.8 198.3,112.5 C181.9,128.9 168.3,122.5 157.7,114.1 C157.9,116.9 156.7,120.9 152.7,124.9 L141.0,136.5 C139.8,137.7 141.6,141.9 141.8,141.8 Z" fill="currentColor" class="octo-body"></path></svg></a><style>.github-corner:hover .octo-arm{animation:octocat-wave 560ms ease-in-out}@keyframes octocat-wave{0%,100%{transform:rotate(0)}20%,60%{transform:rotate(-25deg)}40%,80%{transform:rotate(10deg)}}@media (max-width:500px){.github-corner:hover .octo-arm{animation:none}.github-corner .octo-arm{animation:octocat-wave 560ms ease-in-out}}</style>
    <div class="header-navigator"><ul><li><a href="#h1-0">Systematic CXL Memory Characterization and  Performance Analysis at Scale</a><ul><li><a href="#h2-1">0. 作者以及出版物</a><ul><li><a href="#h3-2">作者</a></li></ul><ul><li><a href="#h3-3">出版物</a></li></ul></li></ul><ul><li><a href="#h2-4">1. 文章背景</a><ul><li><a href="#h3-5">2. 相关工作以及局限性</a></li></ul><ul><li><a href="#h3-6">3. 论文发现以及论文贡献</a><ul><li><a href="#h4-7">核心发现 (Key Findings):</a></li></ul><ul><li><a href="#h4-8">主要贡献 (Contributions):</a></li></ul></li></ul><ul><li><a href="#h3-9">4. 方法策略（如何利用这个发现，遇到了什么困难？设计了什么方法-策略）</a></li></ul><ul><li><a href="#h3-10">5. 实验设置与实验结果</a></li></ul><ul><li><a href="#h3-11">6. 前提假设与局限性</a></li></ul></li></ul></li></ul></div><div class='markdown-body'><h1 id="h1-0">Systematic CXL Memory Characterization and  Performance Analysis at Scale</h1><h2 id="h2-1"><ol start="0"><li>作者以及出版物</li></ol></h2><h3 id="h3-2">作者</h3><p><b>主要研究团队 (弗吉尼亚理工大学):</b></p><ul><li><p>Jinshu Liu (刘锦澍)</p></li></ul><ul><li><p>Hamid Hadian</p></li></ul><ul><li><p>Yuyue Wang</p></li></ul><ul><li><p>Xun Jian</p></li></ul><ul><li><p>Sam H. Noh</p></li></ul><ul><li><p>Huaicheng Li (李怀诚) - 通讯作者</p></li></ul><p><b>行业合作者:</b></p><ul><li><p><b>Daniel S. Berger</b> (微软 &amp; 华盛顿大学)</p></li></ul><ul><li><p><b>Marie Nguyen</b> (三星)</p></li></ul><ul><li></li></ul><h3 id="h3-3">出版物</h3><p>ASPLOS&#x27;25</p><h2 id="h2-4"><ol start="1"><li>文章背景</li></ol></h2><p>随着内存密集型应用（如大数据、AI、内存数据库）的快速发展，对内存容量的需求急剧上升。然而，传统的DRAM技术面临扩展瓶颈（DRAM scaling challenges），成本和功耗问题日益突出。</p><p><b>Compute Express Link (CXL)</b> 作为一种新兴的互联协议，为解决这一问题提供了关键方案。它允许CPU通过高速的PCIe物理层连接到外部的内存扩展设备，实现服务器级别乃至机架级别的内存池化和扩展。 <a data-lightbox="example-1" href="https://pic1.imgdb.cn/item/6880870658cb8da5c8ce3425.png"><img loading="lazy" src="https://pic1.imgdb.cn/item/6880870658cb8da5c8ce3425.png" alt=""></a> 尽管CXL潜力巨大，但它也引入了比主板直连DRAM（socket-local DRAM）更高的访问延迟（通常在200-400ns，甚至更高），并且不同厂商、不同拓扑结构（如直连、经过NUMA、经过Switch）的CXL设备表现出显著的<b>异构性（heterogeneity）</b>。目前，学术界和工业界对于CXL在真实系统和大规模应用下的性能影响，特别是其详细的性能特征（如延迟稳定性）及其对CPU和应用效率的深层影响，仍然缺乏系统和全面的理解。</p><p>本文的目标就是填补这一空白，通过大规模的实验和创新的分析方法，系统地、深入地刻画CXL内存的性能，并分析其对各种工作负载的影响。</p><h3 id="h3-5"><ol start="2"><li>相关工作以及局限性</li></ol></h3><p>文章首先肯定了之前的一些研究工作，但明确指出了它们的局限性：</p><ul><li><p><b>研究范围有限 (Limited Scope):</b> 以前的研究通常只测试少数几个云/HPC工作负载，并且使用的CXL设备种类和延迟配置也较少，这使得它们的结论普适性不强。</p></li></ul><ul><li><p><b>分析粒度粗糙 (Coarse-grained Analysis):</b> 大部分工作主要关注平均延迟（average latency）和带宽（bandwidth）这两个宏观指标，而忽略了其他关键的性能维度。</p></li></ul><ul><li><p><b>忽视了关键问题 (Overlooked Critical Aspects):</b></p><ol start="1"><li><p><b>性能稳定性（尾延迟, Tail Latency）:</b> 几乎没有工作深入研究CXL的尾延迟。尾延迟对于云服务等对服务质量（QoS）敏感的应用至关重要，但之前被普遍忽视。</p></li></ol><ol start="2"><li><p><b>CPU对CXL延迟的容忍度:</b> 缺乏大规模的评估来揭示不同类型的工作负载和CPU架构对CXL带来的额外延迟的真实容忍度。</p></li></ol><ol start="3"><li><p><b>缺乏系统的性能诊断方法:</b> 当应用在CXL上变慢时，现有方法难以精确地定位和量化性能瓶颈的根本原因。例如，Intel的TMA（Top-down Microarchitecture Analysis）方法虽然强大，但它无法进行<b>差分分析</b>（即精确对比CXL与本地DRAM的性能差异来源），也无法将底层硬件事件与上层应用性能放缓精确关联。</p></li></ol></li></ul><h3 id="h3-6"><ol start="3"><li>论文发现以及论文贡献</li></ol></h3><p>本文的核心贡献是提出了一个名为<b>MELODY</b>的框架，并基于此进行了一系列深入研究。</p><h4 id="h4-7"><b>核心发现 (Key Findings):</b></h4><ol start="1"><li><p><b>CXL设备性能并非“生而平等”</b>: 首次揭示并量化了不同CXL设备间不仅在平均延迟和带宽上有差异，更在<b>尾延迟</b>上有巨大差异。某些CXL设备即使在低负载下也会出现微秒（µs）级别的尾延迟。</p></li></ol><ol start="2"><li><p><b>工作负载对CXL的敏感性</b>:</p><p><a data-lightbox="example-1" href="https://pic1.imgdb.cn/item/6880873b58cb8da5c8ce3573.png"><img loading="lazy" src="https://pic1.imgdb.cn/item/6880873b58cb8da5c8ce3573.png" alt=""></a> <a data-lightbox="example-1" href="https://pic1.imgdb.cn/item/6880876e58cb8da5c8ce372a.png"><img loading="lazy" src="https://pic1.imgdb.cn/item/6880876e58cb8da5c8ce372a.png" alt=""></a></p><ul><li><p>许多工作负载（约占1/3）可以很好地容忍CXL的延迟（&lt;10%的性能下降），使其成为本地DRAM的可行替代方案。</p></li></ul><ul><li><p>但工作负载性能会随着CXL延迟的增加呈<b>超线性（super-linearly）恶化</b>。</p></li></ul></li></ol><p><a data-lightbox="example-1" href="https://pic1.imgdb.cn/item/688087b258cb8da5c8ce3928.png"><img loading="lazy" src="https://pic1.imgdb.cn/item/688087b258cb8da5c8ce3928.png" alt=""></a></p><ul><li><p>设备的高尾延迟会显著影响应用性能，尤其是在跨NUMA节点访问CXL时（CXL+NUMA），可能导致出乎意料的性能急剧下降。</p></li></ul><p><a data-lightbox="example-1" href="https://pic1.imgdb.cn/item/6880878b58cb8da5c8ce382c.png"><img loading="lazy" src="https://pic1.imgdb.cn/item/6880878b58cb8da5c8ce382c.png" alt=""></a></p><ol start="1"><li><p><b>CPU预取器在CXL下效率低下</b>: 首次全面分析并证实，CPU硬件预取器（CPU Prefetcher）因CXL的超长延迟而变得“不及时”，导致预取效果大打折扣，这是造成CXL下缓存性能下降（cache slowdown）的主要原因。</p></li></ol><ol start="2"><li><p><b>性能下降的根本原因可量化</b>: 发现工作负载在CXL上的性能下降，主要源于CPU后端（CPU backend）中因等待内存访问而产生的<b>额外停顿周期（stall cycles）</b>。</p></li></ol><h4 id="h4-8"><b>主要贡献 (Contributions):</b></h4><ol start="1"><li><p><b>MELODY框架</b>: 提出了一个大规模、系统的CXL性能表征和分析框架，其评估范围史无前例（265个工作负载，4个真实CXL设备，7种延迟配置，5个CPU平台）。</p></li></ol><ol start="2"><li><p><b>首次深入研究CXL尾延迟</b>: 首次披露、量化并分析了CXL的尾延迟，并评估了其对CPU效率和真实应用性能的影响。</p></li></ol><p><a data-lightbox="example-1" href="https://pic1.imgdb.cn/item/6880884958cb8da5c8ce3f41.png"><img loading="lazy" src="https://pic1.imgdb.cn/item/6880884958cb8da5c8ce3f41.png" alt=""></a></p><ol start="3"><li><p><b>创新的根因分析方法(SPA)</b>: 提出了<b>SPA (Stall-based CXL Performance Analysis)</b>，一种新颖的、轻量级（仅用9个CPU性能计数器）且高精度（&gt;95%的工作负载误差&lt;5%）的性能诊断方法。SPA能够精确地将CXL引起的性能下降分解到CPU流水线的不同组件上（如DRAM访问、存储、L1/L2/LLC缓存等）。</p></li></ol><ol start="4"><li><p><b>开源工件</b>: 开源了MELODY框架的工具和数据集，以促进社区的后续研究。</p></li></ol><h3 id="h3-9"><ol start="4"><li>方法策略（如何利用这个发现，遇到了什么困难？设计了什么方法-策略）</li></ol></h3><p>本文的核心方法论是<b>SPA (Stall-based CXL Performance Analysis)</b>。</p><ul><li><p><b>利用的发现</b>: 本文发现，工作负载在CXL上运行比在本地DRAM上慢，其根本原因是CPU为了等待更慢的内存访问而产生了更多的停顿。总运行周期的增加量（Δc）约等于总停顿周期的增加量（Δs）。因此，性能放缓比例 <code>S = Δc / c ≈ Δs / c</code>。</p></li></ul><ul><li><p><b>遇到的困难</b>:</p><ol start="1"><li><p>如何精确测量和分解这些“额外”的停顿周期（Δs）？</p></li></ol><ol start="2"><li><p>如何将这些底层的停顿与具体的硬件组件（如L1缓存、L2缓存、DRAM）关联起来？</p></li></ol><ol start="3"><li><p>现有工具（如TMA）无法进行这种精确的差分量化分析。</p></li></ol></li></ul><ul><li><p><b>设计的策略 (SPA)</b>:</p><ol start="1"><li><p><b>差分分析 (Differential Analysis)</b>: SPA的核心思想是<b>不</b>分析CXL或DRAM设置下的绝对性能，而是分析两者之间的<b>差异（Delta, Δ）</b>。通过测量运行在CXL和DRAM上时各项性能计数器的差值，来消除背景噪声，精确捕捉由CXL引入的影响。</p></li></ol><ol start="2"><li><p><b>构建停顿模型 (Stall Breakdown Model)</b>: SPA精心挑选了9个Intel CPU性能计数器（如<code>BOUND_ON_LOADS</code>, <code>STALLS_L1D_MISS</code>等），这些计数器能够分别度量因存储缓冲满、L1/L2/L3缓存未命中、等待DRAM/CXL数据返回等原因造成的停顿。通过这些计数器的差值，可以将总的额外停顿（Δs）分解为来自不同组件的贡献，如 <code>Δs ≈ Δs_store + Δs_L1 + Δs_L2 + Δs_L3 + Δs_DRAM</code>。</p></li></ol><ol start="3"><li><p><b>量化性能下降来源</b>: 将每个组件的停顿增加量除以基线总周期，就得到了该组件对总体性能下降的贡献度。例如，<code>S_DRAM = Δs_DRAM / c</code> 就是由DRAM/CXL访问变慢直接导致的性能下降部分。</p></li></ol><ol start="4"><li><p><b>时序分析 (Period-based Analysis)</b>: 为了分析动态变化的工作负载，SPA还被扩展为基于时间周期的分析。通过将基于时间的采样数据映射到基于指令计数的周期，可以动态地展示在程序执行的不同阶段，性能下降的来源是如何变化的。</p></li></ol></li></ul><h3 id="h3-10"><ol start="5"><li>实验设置与实验结果</li></ol></h3><ul><li><p><b>实验平台</b>:</p><p><a data-lightbox="example-1" href="https://pic1.imgdb.cn/item/688088ff58cb8da5c8ce4574.png"><img loading="lazy" src="https://pic1.imgdb.cn/item/688088ff58cb8da5c8ce4574.png" alt=""></a></p><ul><li><p><b>CPU</b>: 使用了5种不同的服务器平台，涵盖Intel的SPR (Sapphire Rapids), EMR (Emerald Rapids), SKX (Skylake) 三代处理器。</p></li></ul><ul><li><p><b>真实CXL设备</b>: 测试了来自不同供应商的<b>4款真实CXL设备</b>（论文中称为CXL-A, B, C, D）。其中3款是<b>ASIC</b>，1款是<b>FPGA</b>，这覆盖了主流的实现方式。</p></li></ul><ul><li><p><b>NUMA模拟</b>: 为了扩展延迟范围，研究人员还利用多路服务器的NUMA架构来<b>模拟</b>不同延迟的CXL环境（如140ns, 190ns, 410ns）。这是一种被广泛接受的模拟远端内存访问的方法。</p></li></ul></li></ul><ul><li><p><b>效果与对比</b>:</p><ul><li><p><b>对比指标</b>:</p></li></ul><ul><li><p><b>设备级</b>: 平均延迟、加载延迟、尾延迟分布（CDF）、带宽-延迟曲线、不同读写比下的带宽。</p></li></ul><ul><li><p><b>应用级</b>: <b>性能放缓比例 (Slowdown)</b>，即 <code>(T_cxl / T_dram - 1) * 100%</code>。</p></li></ul><ul><li><p><b>SPA分析</b>: 性能放缓的分解图（breakdown chart），显示各组件的贡献。</p></li></ul><ul><li><p><b>对比公平性</b>:</p></li></ul><ul><li><p>基线是<b>Socket-local DRAM</b>，这是最公平、最标准的对比基准。</p></li></ul><ul><li><p>在需要时，会进行特殊配置以确保公平。例如，在对比CXL和NUMA的带宽特性时，他们通过减少服务器的DIMM数量来匹配CXL设备的内存通道数，进行了公平的比较。</p></li></ul><ul><li><p><b>全面性</b>: 实验覆盖面非常广，包括265个来自不同领域（云、图计算、数据分析、ML/AI、SPEC CPU等）的工作负载，确保了结论的普适性。</p></li></ul><ul><li><p><b>实验结果</b>:</p></li></ul><p><a data-lightbox="example-1" href="https://pic1.imgdb.cn/item/688088aa58cb8da5c8ce41eb.png"><img loading="lazy" src="https://pic1.imgdb.cn/item/688088aa58cb8da5c8ce41eb.png" alt=""></a></p><ul><li><p><b>效果好</b>: SPA方法被验证为高度准确（图11），与真实的应用性能放缓差异极小。它成功地用于性能调优，例如，通过分析<code>605.mcf</code>，定位到两个关键数据对象，并将它们移至本地DRAM后，性能放缓从13%降至2%。</p></li></ul><ul><li><p><b>比相关工作好</b>: SPA相比传统方法，提供了更精确、更可解释的根因分析，解决了TMA等工具无法进行差分量化分析的痛点。</p></li></ul><ul><li><p><b>消融实验</b>: 一个关键的消融实验是<b>禁用硬件预取器</b>。实验发现，禁用后，由缓存（L1/L2/L3）引起的性能放缓几乎消失了。这强有力地证明了<b>CXL下的缓存性能下降确实是由预取器失效引起的</b>，验证了SPA分析的合理性。</p></li></ul></li></ul><h3 id="h3-11"><ol start="6"><li>前提假设与局限性</li></ol></h3><ul><li><p><b>前提假设</b>:</p><ol start="1"><li><p><b>后端停顿主导</b>: SPA假设性能下降主要由CPU后端停顿（backend stalls）引起，前端停顿（frontend stalls）的影响可以忽略。论文通过实验数据（图11b）验证了这个假设在绝大多数情况下是成立的。</p></li></ol><ol start="2"><li><p><b>计数器可用性</b>: SPA依赖于特定的Intel CPU性能计数器。将其移植到其他架构（如AMD, ARM）需要找到功能等价的计数器。</p></li></ol><ol start="3"><li><p><b>时序分析平滑性</b>: 基于周期的时序分析假设在短采样间隔（1ms）内计数器是平滑增长的，这对于细粒度分析是一个合理的近似。</p></li></ol></li></ul><ul><li><p><b>局限性</b>:</p></li></ul><ul><li><ol start="1"><li><b>单一介质</b>：文章实验对象仅对比单一的CXL内存与DDR内存，未考虑分层和交织情况。</li></ol><ol start="2"><li><p><b>CXL控制器是黑盒</b>: 由于商业CXL内存控制器（MC）是黑盒，研究人员无法直接观测其内部状态（如调度队列、刷新操作等）。他们只能通过外部表现（如尾延迟）来推断其内部行为。论文提到，未来CXL 3.0中的CPMU（Performance Monitoring Unit）有望解决此问题。</p></li></ol><ol start="3"><li><p><b>热节流测试不充分</b>: 出于保护设备的目的，研究人员没有进行极限的温度压力测试，因此无法完全排除热节流（thermal throttling）是导致尾延迟的一个潜在原因，尤其对未来功耗更高的设备。</p></li></ol><ol start="4"><li><p><b>研究范围</b>: 研究主要集中在CXL 1.1协议（因CPU支持限制）和Type-3内存扩展设备上。对于CXL 2.0/3.0的新特性以及其他类型的CXL设备（如Type-1/2）未做深入探讨。</p></li></ol></li></ul></div>
    <div class="dir-tree"><ul><li><a href="../../md-docs/README" >README</a></li></ul><ul><li><a href="../../内存池化/Pond" >内存池化</a><ul><li><a href="../../内存池化/Pond" >Pond</a></li></ul><ul><li><a href="../../内存池化/Direct_CXL" >Direct_CXL</a></li></ul><ul><li><a href="../../内存池化/Against_CXL_Memory_Pooling" >Against_CXL_Memory_Pooling</a></li></ul><ul><li><a href="../../内存池化/Logical Memory Pools:  Flexible and Local Disaggregated Memory" >Logical Memory Pools:  Flexible and Local Disaggregated Memory</a></li></ul><ul><li><a href="../../内存池化/STARNUMA: Mitigating NUMA Challenges with Memory Pooling" >STARNUMA: Mitigating NUMA Challenges with Memory Pooling</a></li></ul><ul><li><a href="../../内存池化/Performance Evaluation on CXL-enabled Hybrid  Memory Pool" >Performance Evaluation on CXL-enabled Hybrid  Memory Pool</a></li></ul><ul><li><a href="../../内存池化/Memory Sharing with CXL: Hardware and Software Design Approaches" >Memory Sharing with CXL: Hardware and Software Design Approaches</a></li></ul></li></ul><ul><li><a href="../../内存分级/TPP" >内存分级</a><ul><li><a href="../../内存分级/TPP" >TPP</a></li></ul><ul><li><a href="../../内存分级/NeoMem" >NeoMem</a></li></ul></li></ul><ul><li><a href="../../带宽与延迟/Demystifying_CXL_Memory_with_Genuine_CXL-Ready_Systems_and_Devices" >带宽与延迟</a><ul><li><a href="../../带宽与延迟/Demystifying_CXL_Memory_with_Genuine_CXL-Ready_Systems_and_Devices" >Demystifying_CXL_Memory_with_Genuine_CXL-Ready_Systems_and_Devices</a></li></ul><ul><li><a href="../../带宽与延迟/Systematic CXL Memory Characterization and  Performance Analysis at Scale" >Systematic CXL Memory Characterization and  Performance Analysis at Scale</a></li></ul></li></ul><ul><li><a href="../../CXL-SSD/Hello_Bytes" >CXL-SSD</a><ul><li><a href="../../CXL-SSD/Hello_Bytes" >Hello_Bytes</a></li></ul><ul><li><a href="../../CXL-SSD/Cache_in_Hand" >Cache_in_Hand</a></li></ul></li></ul><ul><li><a href="../../simulation/CXL-DMsim" >simulation</a><ul><li><a href="../../simulation/CXL-DMsim" >CXL-DMsim</a></li></ul></li></ul><ul><li><a href="../../CXL探索/Enhanced_Memory_Functions" >CXL探索</a><ul><li><a href="../../CXL探索/Enhanced_Memory_Functions" >Enhanced_Memory_Functions</a></li></ul></li></ul><ul><li><a href="../../内存拓展/Breaking_Barriers:Expanding_GPU_Memory_with_Sub-Two_Digit_Nanosecond_Latency_CXL_Controller" >内存拓展</a><ul><li><a href="../../内存拓展/Breaking_Barriers:Expanding_GPU_Memory_with_Sub-Two_Digit_Nanosecond_Latency_CXL_Controller" >Breaking_Barriers:Expanding_GPU_Memory_with_Sub-Two_Digit_Nanosecond_Latency_CXL_Controller</a></li></ul><ul><li><a href="../../内存拓展/Accelerating_Performance_of_GPU-based_Workloads_Using_CXL" >Accelerating_Performance_of_GPU-based_Workloads_Using_CXL</a></li></ul></li></ul><ul><li><a href="../../Prefetch/Polaris: Enhancing CXL-based Memory Expanders with Memory-side Prefetching" >Prefetch</a><ul><li><a href="../../Prefetch/Polaris: Enhancing CXL-based Memory Expanders with Memory-side Prefetching" >Polaris: Enhancing CXL-based Memory Expanders with Memory-side Prefetching</a></li></ul></li></ul></div>
    <div class="zood"><a class="" href="https://github.com/luzhixing12345/zood" target="_blank">zood</a></div>
    <script type="text/javascript" src="../../../js/next_front.js"></script><script>addLink("../../带宽与延迟/Demystifying_CXL_Memory_with_Genuine_CXL-Ready_Systems_and_Devices","../../CXL-SSD/Hello_Bytes","ab");</script><script type="text/javascript" src="../../../js/change_mode.js"></script><script>addChangeModeButton("../../../img/sun.png","../../../img/moon.png");</script><script type="text/javascript" src="../../../js/copy_code.js"></script><script>addCodeCopy("../../../img/clipboard.svg","../../../img/clipboard-check.svg");</script><script type="text/javascript" src="../../../js/navigator.js"></script><script type="text/javascript" src="../../../js/picture_preview.js"></script><script type="text/javascript" src="../../../js/global_js_configuration.js"></script>
</body>

</html>