80:inv_main66:VerifHintInitPred((_7 = 0))
81:inv_main66:VerifHintInitPred((_8 = 0))
82:inv_main66:VerifHintInitPred((_9 = 0))
90:inv_main66:VerifHintTplEqTerm(_4,10000)
91:inv_main66:VerifHintTplEqTerm(_5,10000)
95:inv_main66:VerifHintTplEqTerm(_9,10000)
96:inv_main66:VerifHintTplPred((0 = 0),1)
97:inv_main90:VerifHintInitPred(!((_11 + -1) = 0))
98:inv_main90:VerifHintInitPred(!((_13 + -1) = 0))
99:inv_main90:VerifHintInitPred(!((_15 + -1) = 0))
100:inv_main90:VerifHintInitPred(!((_3 + -1) = 0))
101:inv_main90:VerifHintInitPred(!((_5 + -1) = 0))
102:inv_main90:VerifHintInitPred(!((_7 + -1) = 0))
103:inv_main90:VerifHintInitPred(!((_9 + -1) = 0))
104:inv_main90:VerifHintInitPred(!(_0 = 0))
105:inv_main90:VerifHintInitPred(!(_1 = 0))
106:inv_main90:VerifHintInitPred(!(_10 = 0))
107:inv_main90:VerifHintInitPred(!(_12 = 0))
108:inv_main90:VerifHintInitPred(!(_14 = 0))
109:inv_main90:VerifHintInitPred(!(_2 = 0))
110:inv_main90:VerifHintInitPred(!(_4 = 0))
111:inv_main90:VerifHintInitPred(!(_6 = 0))
112:inv_main90:VerifHintInitPred(!(_8 = 0))
113:inv_main90:VerifHintInitPred(((_11 + -1) = 0))
114:inv_main90:VerifHintInitPred(((_13 + -1) = 0))
115:inv_main90:VerifHintInitPred(((_15 + -1) = 0))
116:inv_main90:VerifHintInitPred(((_3 + -1) = 0))
117:inv_main90:VerifHintInitPred(((_5 + -1) = 0))
118:inv_main90:VerifHintInitPred(((_7 + -1) = 0))
119:inv_main90:VerifHintInitPred(((_9 + -1) = 0))
120:inv_main90:VerifHintInitPred((_0 = 0))
121:inv_main90:VerifHintInitPred((_1 = 0))
122:inv_main90:VerifHintInitPred((_10 = 0))
123:inv_main90:VerifHintInitPred((_11 = 0))
124:inv_main90:VerifHintInitPred((_12 = 0))
125:inv_main90:VerifHintInitPred((_13 = 0))
126:inv_main90:VerifHintInitPred((_14 = 0))
127:inv_main90:VerifHintInitPred((_15 = 0))
128:inv_main90:VerifHintInitPred((_2 = 0))
540:inv_main120:VerifHintInitPred((_9 = 0))
541:inv_main120:VerifHintTplEqTerm(_0,10000)
542:inv_main120:VerifHintTplEqTerm(_1,10000)
