TimeQuest Timing Analyzer report for MIPS32
Thu Sep 11 18:32:40 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock1'
 13. Slow Model Hold: 'clock1'
 14. Slow Model Minimum Pulse Width: 'clock1'
 15. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock1'
 24. Fast Model Hold: 'clock1'
 25. Fast Model Minimum Pulse Width: 'clock1'
 26. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Multicorner Timing Analysis Summary
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Setup Transfers
 33. Hold Transfers
 34. Report TCCS
 35. Report RSKM
 36. Unconstrained Paths
 37. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Thu Sep 11 18:32:38 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clock1              ; Base ; 80.000  ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 73.58 MHz ; 73.58 MHz       ; clock1     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; 66.409 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock1 ; 0.391 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock1              ; 37.873 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock1'                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 66.409 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.631     ;
; 66.445 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.595     ;
; 66.521 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.007      ; 13.522     ;
; 66.557 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.007      ; 13.486     ;
; 66.610 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.008      ; 13.434     ;
; 66.644 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.396     ;
; 66.646 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.008      ; 13.398     ;
; 66.654 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.386     ;
; 66.655 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.385     ;
; 66.667 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 13.375     ;
; 66.691 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.349     ;
; 66.728 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 13.314     ;
; 66.754 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.286     ;
; 66.756 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.007      ; 13.287     ;
; 66.766 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.007      ; 13.277     ;
; 66.776 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; 0.013      ; 13.273     ;
; 66.779 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.009      ; 13.266     ;
; 66.782 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 13.260     ;
; 66.790 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.250     ;
; 66.792 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.001      ; 13.245     ;
; 66.812 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; 0.013      ; 13.237     ;
; 66.828 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.001      ; 13.209     ;
; 66.840 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.009      ; 13.205     ;
; 66.840 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 13.202     ;
; 66.845 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.008      ; 13.199     ;
; 66.855 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.008      ; 13.189     ;
; 66.868 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.010      ; 13.178     ;
; 66.875 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.165     ;
; 66.890 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.150     ;
; 66.894 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.009      ; 13.151     ;
; 66.900 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.140     ;
; 66.913 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 13.129     ;
; 66.929 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.010      ; 13.117     ;
; 66.931 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.012     ; 13.093     ;
; 66.952 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.009      ; 13.093     ;
; 66.967 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.012     ; 13.057     ;
; 66.974 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 13.068     ;
; 66.983 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.010      ; 13.063     ;
; 66.987 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.007      ; 13.056     ;
; 66.989 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.051     ;
; 66.999 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.041     ;
; 67.008 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; 0.013      ; 13.041     ;
; 67.011 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; 0.013      ; 13.038     ;
; 67.012 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 13.030     ;
; 67.016 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 13.024     ;
; 67.021 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; 0.013      ; 13.028     ;
; 67.027 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.001      ; 13.010     ;
; 67.028 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 13.014     ;
; 67.034 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; 0.015      ; 13.017     ;
; 67.037 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.001      ; 13.000     ;
; 67.041 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.010      ; 13.005     ;
; 67.044 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; 0.013      ; 13.005     ;
; 67.050 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.003      ; 12.989     ;
; 67.052 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 12.988     ;
; 67.057 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 12.985     ;
; 67.059 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 12.981     ;
; 67.073 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 12.969     ;
; 67.076 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.008      ; 12.968     ;
; 67.086 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 12.956     ;
; 67.095 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; 0.015      ; 12.956     ;
; 67.099 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; clock1       ; clock1      ; 80.000       ; 0.013      ; 12.950     ;
; 67.111 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.003      ; 12.928     ;
; 67.121 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 12.919     ;
; 67.127 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 12.915     ;
; 67.128 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.007      ; 12.915     ;
; 67.135 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; clock1       ; clock1      ; 80.000       ; 0.013      ; 12.914     ;
; 67.149 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; 0.015      ; 12.902     ;
; 67.164 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.007      ; 12.879     ;
; 67.165 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.003      ; 12.874     ;
; 67.166 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.012     ; 12.858     ;
; 67.169 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.009      ; 12.876     ;
; 67.171 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.007      ; 12.872     ;
; 67.176 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.012     ; 12.848     ;
; 67.185 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 12.857     ;
; 67.189 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.010     ; 12.837     ;
; 67.207 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; 0.015      ; 12.844     ;
; 67.217 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.008      ; 12.827     ;
; 67.220 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 12.820     ;
; 67.222 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 12.820     ;
; 67.223 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.003      ; 12.816     ;
; 67.242 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24] ; clock1       ; clock1      ; 80.000       ; 0.013      ; 12.807     ;
; 67.243 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; 0.013      ; 12.806     ;
; 67.250 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.010     ; 12.776     ;
; 67.252 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 12.788     ;
; 67.253 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; 0.013      ; 12.796     ;
; 67.253 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.008      ; 12.791     ;
; 67.258 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.001      ; 12.779     ;
; 67.258 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.010      ; 12.788     ;
; 67.260 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.008      ; 12.784     ;
; 67.262 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 12.778     ;
; 67.266 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; 0.015      ; 12.785     ;
; 67.288 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 12.752     ;
; 67.298 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 12.742     ;
; 67.298 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 12.744     ;
; 67.303 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.006      ; 12.739     ;
; 67.304 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21] ; clock1       ; clock1      ; 80.000       ; -0.010     ; 12.722     ;
; 67.305 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 12.735     ;
; 67.318 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.004      ; 12.722     ;
; 67.327 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23] ; clock1       ; clock1      ; 80.000       ; 0.015      ; 12.724     ;
; 67.334 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.009      ; 12.711     ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock1'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.787      ;
; 0.544 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.810      ;
; 0.651 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a0~porta_datain_reg8  ; clock1       ; clock1      ; 0.000        ; 0.059      ; 0.944      ;
; 0.660 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a0~porta_datain_reg7  ; clock1       ; clock1      ; 0.000        ; 0.059      ; 0.953      ;
; 0.660 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.926      ;
; 0.663 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.929      ;
; 0.665 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.931      ;
; 0.669 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.935      ;
; 0.669 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.935      ;
; 0.672 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.938      ;
; 0.672 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.938      ;
; 0.674 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.940      ;
; 0.674 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.940      ;
; 0.674 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.940      ;
; 0.676 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.942      ;
; 0.677 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.943      ;
; 0.679 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.945      ;
; 0.680 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.946      ;
; 0.682 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[6]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.948      ;
; 0.687 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.953      ;
; 0.688 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.954      ;
; 0.690 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[4]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.956      ;
; 0.695 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[0]                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.961      ;
; 0.700 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                              ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.966      ;
; 0.781 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[49]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.047      ;
; 0.783 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[6]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.049      ;
; 0.783 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[33]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.049      ;
; 0.784 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[21]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[5]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.050      ;
; 0.785 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[28]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.051      ;
; 0.786 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[29]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.052      ;
; 0.787 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.053      ;
; 0.788 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[25]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.054      ;
; 0.788 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.054      ;
; 0.788 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[65]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.054      ;
; 0.789 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.055      ;
; 0.789 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[65]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[27]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.055      ;
; 0.790 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[3]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.056      ;
; 0.790 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[45]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[17]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.056      ;
; 0.790 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[63]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.056      ;
; 0.795 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[16]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.061      ;
; 0.834 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.100      ;
; 0.844 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                              ; clock1       ; clock1      ; 0.000        ; 0.006      ; 1.116      ;
; 0.846 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.113      ;
; 0.849 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.116      ;
; 0.851 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.117      ;
; 0.853 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.120      ;
; 0.854 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.120      ;
; 0.858 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                              ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.124      ;
; 0.859 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.125      ;
; 0.862 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.128      ;
; 0.882 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.148      ;
; 0.885 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.151      ;
; 0.886 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]                                                               ; clock1       ; clock1      ; 0.000        ; -0.002     ; 1.150      ;
; 0.900 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a27~porta_datain_reg1 ; clock1       ; clock1      ; 0.000        ; 0.056      ; 1.190      ;
; 0.912 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a18~porta_datain_reg4 ; clock1       ; clock1      ; 0.000        ; 0.055      ; 1.201      ;
; 0.914 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[15]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.180      ;
; 0.914 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.180      ;
; 0.920 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[4]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.186      ;
; 0.921 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[51]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.187      ;
; 0.921 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.187      ;
; 0.921 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[71]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.187      ;
; 0.922 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[13]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.188      ;
; 0.923 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[35]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.189      ;
; 0.923 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[59]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.189      ;
; 0.923 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[29]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.189      ;
; 0.924 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[71]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[30]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.190      ;
; 0.924 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[73]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[31]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.190      ;
; 0.925 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.191      ;
; 0.952 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                              ; clock1       ; clock1      ; 0.000        ; -0.003     ; 1.215      ;
; 0.960 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[15]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]                                                               ; clock1       ; clock1      ; 0.000        ; -0.006     ; 1.220      ;
; 0.961 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[9]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]                                                                ; clock1       ; clock1      ; 0.000        ; -0.004     ; 1.223      ;
; 0.972 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[45]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.238      ;
; 0.974 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[21]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.240      ;
; 0.981 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[26]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.247      ;
; 0.983 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[10]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.249      ;
; 0.984 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.250      ;
; 0.985 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a27~porta_datain_reg2 ; clock1       ; clock1      ; 0.000        ; 0.036      ; 1.255      ;
; 0.986 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[41]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.252      ;
; 0.989 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[23]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.255      ;
; 0.989 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]      ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[43]                                                                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.255      ;
; 0.990 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]                                                                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.256      ;
; 0.992 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[15]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.258      ;
; 0.993 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.259      ;
; 0.998 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                              ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.264      ;
; 1.001 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.005      ; 1.272      ;
; 1.014 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.280      ;
; 1.016 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[9]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.282      ;
; 1.017 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[17]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.283      ;
; 1.020 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.286      ;
; 1.029 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[22]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.295      ;
; 1.041 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[30]                                                               ; clock1       ; clock1      ; 0.000        ; -0.020     ; 1.287      ;
; 1.049 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.315      ;
; 1.056 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[19]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.322      ;
; 1.057 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.323      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock1'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 12.781 ; 12.781 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 10.031 ; 10.031 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 12.781 ; 12.781 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 13.506 ; 13.506 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 11.361 ; 11.361 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 11.311 ; 11.311 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 9.944  ; 9.944  ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 11.361 ; 11.361 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 10.919 ; 10.919 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 13.678 ; 13.678 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 11.798 ; 11.798 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 12.723 ; 12.723 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 12.131 ; 12.131 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 11.771 ; 11.771 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 12.089 ; 12.089 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 11.646 ; 11.646 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 11.725 ; 11.725 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 12.623 ; 12.623 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 11.700 ; 11.700 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 11.655 ; 11.655 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 12.160 ; 12.160 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 12.267 ; 12.267 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 12.316 ; 12.316 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 11.797 ; 11.797 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 12.232 ; 12.232 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 11.330 ; 11.330 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 11.670 ; 11.670 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 13.678 ; 13.678 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 12.005 ; 12.005 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 12.373 ; 12.373 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 12.662 ; 12.662 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 11.485 ; 11.485 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 12.760 ; 12.760 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 13.197 ; 13.197 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 12.278 ; 12.278 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 12.185 ; 12.185 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 12.685 ; 12.685 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 12.406 ; 12.406 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 11.969 ; 11.969 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 12.584 ; 12.584 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 12.153 ; 12.153 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 11.400 ; 11.400 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 21.277 ; 21.277 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 18.223 ; 18.223 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 16.587 ; 16.587 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 17.661 ; 17.661 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 17.503 ; 17.503 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 17.717 ; 17.717 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 17.663 ; 17.663 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 17.877 ; 17.877 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 17.428 ; 17.428 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 18.570 ; 18.570 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 17.292 ; 17.292 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 17.623 ; 17.623 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 16.949 ; 16.949 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 16.942 ; 16.942 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 16.978 ; 16.978 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 17.442 ; 17.442 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 18.297 ; 18.297 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 17.322 ; 17.322 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 17.988 ; 17.988 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 20.276 ; 20.276 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 19.181 ; 19.181 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 21.277 ; 21.277 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 21.033 ; 21.033 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 20.503 ; 20.503 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 20.009 ; 20.009 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 20.702 ; 20.702 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 20.463 ; 20.463 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 21.049 ; 21.049 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 20.554 ; 20.554 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 20.720 ; 20.720 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 21.213 ; 21.213 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 20.811 ; 20.811 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 20.316 ; 20.316 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 8.885  ; 8.885  ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 7.278  ; 7.278  ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 7.603  ; 7.603  ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 8.150  ; 8.150  ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 8.201  ; 8.201  ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 8.461  ; 8.461  ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 8.885  ; 8.885  ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 8.768  ; 8.768  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 7.599  ; 7.599  ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 8.187  ; 8.187  ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 7.975  ; 7.975  ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 8.073  ; 8.073  ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 7.528  ; 7.528  ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 8.309  ; 8.309  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 7.495  ; 7.495  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 8.081  ; 8.081  ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 8.355  ; 8.355  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 7.874  ; 7.874  ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 7.970  ; 7.970  ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 7.738  ; 7.738  ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 7.793  ; 7.793  ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 7.854  ; 7.854  ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 7.955  ; 7.955  ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 8.387  ; 8.387  ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 8.043  ; 8.043  ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 7.918  ; 7.918  ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 7.615  ; 7.615  ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 7.675  ; 7.675  ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 8.209  ; 8.209  ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 8.122  ; 8.122  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 8.256  ; 8.256  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 7.415  ; 7.415  ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 7.205  ; 7.205  ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 13.104 ; 13.104 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 7.771  ; 7.771  ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 7.771  ; 7.771  ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 10.519 ; 10.519 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 9.831  ; 9.831  ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 10.008 ; 10.008 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 9.706  ; 9.706  ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 10.387 ; 10.387 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 10.243 ; 10.243 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 10.262 ; 10.262 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 10.747 ; 10.747 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 10.389 ; 10.389 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 9.876  ; 9.876  ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 10.672 ; 10.672 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 9.947  ; 9.947  ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 10.586 ; 10.586 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 11.241 ; 11.241 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 11.319 ; 11.319 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 11.159 ; 11.159 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 10.965 ; 10.965 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 11.127 ; 11.127 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 12.492 ; 12.492 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 11.933 ; 11.933 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 10.995 ; 10.995 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 12.300 ; 12.300 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 12.044 ; 12.044 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 11.477 ; 11.477 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 11.721 ; 11.721 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 12.014 ; 12.014 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 11.508 ; 11.508 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 11.587 ; 11.587 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 12.320 ; 12.320 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 13.104 ; 13.104 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 10.031 ; 10.031 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 16.892 ; 16.892 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 10.803 ; 10.803 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 10.803 ; 10.803 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 9.279  ; 9.279  ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 11.628 ; 11.628 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 11.628 ; 11.628 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 10.882 ; 10.882 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 10.330 ; 10.330 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 11.150 ; 11.150 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 13.221 ; 13.221 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 10.901 ; 10.901 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 10.697 ; 10.697 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 10.901 ; 10.901 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 18.903 ; 18.903 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 17.715 ; 17.715 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 17.829 ; 17.829 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 18.019 ; 18.019 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 17.886 ; 17.886 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 17.793 ; 17.793 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 18.654 ; 18.654 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 18.672 ; 18.672 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 17.937 ; 17.937 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 18.903 ; 18.903 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 18.185 ; 18.185 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 17.363 ; 17.363 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 17.461 ; 17.461 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 18.680 ; 18.680 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 18.185 ; 18.185 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 18.634 ; 18.634 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 17.838 ; 17.838 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 17.886 ; 17.886 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 18.164 ; 18.164 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 17.840 ; 17.840 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 17.863 ; 17.863 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 18.164 ; 18.164 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 12.436 ; 12.436 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 12.446 ; 12.446 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 19.658 ; 19.658 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 19.658 ; 19.658 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 19.428 ; 19.428 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 19.037 ; 19.037 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 17.960 ; 17.960 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 18.284 ; 18.284 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 18.700 ; 18.700 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 18.795 ; 18.795 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 18.634 ; 18.634 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 18.085 ; 18.085 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 18.262 ; 18.262 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 18.729 ; 18.729 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 19.219 ; 19.219 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 18.680 ; 18.680 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 18.643 ; 18.643 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 18.863 ; 18.863 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 18.791 ; 18.791 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 17.708 ; 17.708 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 17.853 ; 17.853 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 18.814 ; 18.814 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 18.977 ; 18.977 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 18.596 ; 18.596 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 17.922 ; 17.922 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 18.105 ; 18.105 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 18.486 ; 18.486 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 18.361 ; 18.361 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 18.780 ; 18.780 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 18.826 ; 18.826 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 18.514 ; 18.514 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 18.152 ; 18.152 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 18.842 ; 18.842 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 18.188 ; 18.188 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 18.151 ; 18.151 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 17.056 ; 17.056 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 13.221 ; 13.221 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 12.742 ; 12.742 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 8.635  ; 8.635  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 8.635  ; 8.635  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 9.332  ; 9.332  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 10.459 ; 10.459 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 10.165 ; 10.165 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 11.013 ; 11.013 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 10.586 ; 10.586 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 10.456 ; 10.456 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 10.658 ; 10.658 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 10.477 ; 10.477 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 10.186 ; 10.186 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 11.401 ; 11.401 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 11.858 ; 11.858 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 10.860 ; 10.860 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 10.768 ; 10.768 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 11.211 ; 11.211 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 11.176 ; 11.176 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 12.186 ; 12.186 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 11.398 ; 11.398 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 11.472 ; 11.472 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 11.477 ; 11.477 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 11.614 ; 11.614 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 11.464 ; 11.464 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 11.262 ; 11.262 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 11.656 ; 11.656 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 12.050 ; 12.050 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 11.342 ; 11.342 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 11.639 ; 11.639 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 11.885 ; 11.885 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 12.742 ; 12.742 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 11.714 ; 11.714 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 12.537 ; 12.537 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 12.771 ; 12.771 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 14.215 ; 14.215 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 10.558 ; 10.558 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 8.655  ; 8.655  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 8.265  ; 8.265  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 8.220  ; 8.220  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 7.590  ; 7.590  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 7.477  ; 7.477  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 8.626  ; 8.626  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 8.641  ; 8.641  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 7.915  ; 7.915  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 10.558 ; 10.558 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 7.108  ; 7.108  ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 9.253  ; 9.253  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 8.918  ; 8.918  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 8.638  ; 8.638  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 8.005  ; 8.005  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 7.271  ; 7.271  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 8.362  ; 8.362  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 8.548  ; 8.548  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 7.554  ; 7.554  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 8.625  ; 8.625  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 8.198  ; 8.198  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 8.070  ; 8.070  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 7.903  ; 7.903  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 7.820  ; 7.820  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 7.878  ; 7.878  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 8.641  ; 8.641  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 7.646  ; 7.646  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 8.148  ; 8.148  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 7.859  ; 7.859  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 8.718  ; 8.718  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 8.199  ; 8.199  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 9.253  ; 9.253  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 8.943  ; 8.943  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 8.145  ; 8.145  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 7.910  ; 7.910  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 8.674  ; 8.674  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 7.994  ; 7.994  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 7.740  ; 7.740  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 7.789  ; 7.789  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 8.521  ; 8.521  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 7.746  ; 7.746  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 8.014  ; 8.014  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 7.215  ; 7.215  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 8.182  ; 8.182  ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 10.830 ; 10.830 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 10.205 ; 10.205 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 10.830 ; 10.830 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 8.436  ; 8.436  ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 7.936  ; 7.936  ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 24.704 ; 24.704 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 9.066  ; 9.066  ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 9.170  ; 9.170  ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 9.066  ; 9.066  ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 8.554  ; 8.554  ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 9.372  ; 9.372  ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 9.569  ; 9.569  ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 9.372  ; 9.372  ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 9.436  ; 9.436  ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 9.815  ; 9.815  ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 7.736  ; 7.736  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 7.777  ; 7.777  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 9.959  ; 9.959  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 8.499  ; 8.499  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 8.874  ; 8.874  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 8.464  ; 8.464  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 8.880  ; 8.880  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 8.152  ; 8.152  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 8.999  ; 8.999  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 8.429  ; 8.429  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 8.620  ; 8.620  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 8.721  ; 8.721  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 7.760  ; 7.760  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 8.471  ; 8.471  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 8.300  ; 8.300  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 8.717  ; 8.717  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 7.736  ; 7.736  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 8.125  ; 8.125  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 10.091 ; 10.091 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 8.614  ; 8.614  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 8.723  ; 8.723  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 9.667  ; 9.667  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 8.440  ; 8.440  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 9.566  ; 9.566  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 9.067  ; 9.067  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 8.916  ; 8.916  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 8.810  ; 8.810  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 9.924  ; 9.924  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 9.153  ; 9.153  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 9.152  ; 9.152  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 9.356  ; 9.356  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 8.516  ; 8.516  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 7.941  ; 7.941  ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 9.158  ; 9.158  ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 10.980 ; 10.980 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 10.139 ; 10.139 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 10.604 ; 10.604 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 10.761 ; 10.761 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 10.803 ; 10.803 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 10.825 ; 10.825 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 10.031 ; 10.031 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 10.600 ; 10.600 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 10.738 ; 10.738 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 10.561 ; 10.561 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 11.047 ; 11.047 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 9.158  ; 9.158  ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 9.806  ; 9.806  ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 10.135 ; 10.135 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 11.081 ; 11.081 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 11.310 ; 11.310 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 10.441 ; 10.441 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 10.196 ; 10.196 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 11.550 ; 11.550 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 10.101 ; 10.101 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 11.075 ; 11.075 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 11.803 ; 11.803 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 11.492 ; 11.492 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 10.392 ; 10.392 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 11.410 ; 11.410 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 10.902 ; 10.902 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 11.070 ; 11.070 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 10.171 ; 10.171 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 10.598 ; 10.598 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 11.674 ; 11.674 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 10.743 ; 10.743 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 10.660 ; 10.660 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 7.205  ; 7.205  ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 7.278  ; 7.278  ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 7.603  ; 7.603  ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 8.150  ; 8.150  ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 8.201  ; 8.201  ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 8.461  ; 8.461  ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 8.885  ; 8.885  ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 8.768  ; 8.768  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 7.599  ; 7.599  ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 8.187  ; 8.187  ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 7.975  ; 7.975  ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 8.073  ; 8.073  ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 7.528  ; 7.528  ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 8.309  ; 8.309  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 7.495  ; 7.495  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 8.081  ; 8.081  ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 8.355  ; 8.355  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 7.874  ; 7.874  ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 7.970  ; 7.970  ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 7.738  ; 7.738  ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 7.793  ; 7.793  ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 7.854  ; 7.854  ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 7.955  ; 7.955  ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 8.387  ; 8.387  ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 8.043  ; 8.043  ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 7.918  ; 7.918  ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 7.615  ; 7.615  ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 7.675  ; 7.675  ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 8.209  ; 8.209  ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 8.122  ; 8.122  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 8.256  ; 8.256  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 7.415  ; 7.415  ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 7.205  ; 7.205  ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 7.771  ; 7.771  ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 7.771  ; 7.771  ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 7.771  ; 7.771  ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 10.004 ; 10.004 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 8.891  ; 8.891  ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 8.993  ; 8.993  ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 8.664  ; 8.664  ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 9.276  ; 9.276  ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 9.253  ; 9.253  ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 8.956  ; 8.956  ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 9.295  ; 9.295  ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 8.874  ; 8.874  ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 8.320  ; 8.320  ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 9.007  ; 9.007  ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 8.214  ; 8.214  ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 8.786  ; 8.786  ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 9.359  ; 9.359  ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 9.367  ; 9.367  ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 9.090  ; 9.090  ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 8.840  ; 8.840  ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 8.885  ; 8.885  ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 10.177 ; 10.177 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 9.594  ; 9.594  ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 8.585  ; 8.585  ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 9.812  ; 9.812  ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 9.445  ; 9.445  ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 8.720  ; 8.720  ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 8.909  ; 8.909  ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 9.159  ; 9.159  ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 8.547  ; 8.547  ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 8.571  ; 8.571  ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 9.232  ; 9.232  ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 10.187 ; 10.187 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 9.170  ; 9.170  ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 11.026 ; 11.026 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 8.402  ; 8.402  ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 9.246  ; 9.246  ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 8.402  ; 8.402  ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 8.680  ; 8.680  ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 9.842  ; 9.842  ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 8.680  ; 8.680  ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 8.855  ; 8.855  ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 9.377  ; 9.377  ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 9.097  ; 9.097  ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 8.729  ; 8.729  ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 8.997  ; 8.997  ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 8.729  ; 8.729  ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 8.114  ; 8.114  ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 8.861  ; 8.861  ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 8.798  ; 8.798  ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 8.824  ; 8.824  ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 8.758  ; 8.758  ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 8.859  ; 8.859  ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 9.799  ; 9.799  ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 9.604  ; 9.604  ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 8.826  ; 8.826  ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 9.872  ; 9.872  ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 9.060  ; 9.060  ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 9.447  ; 9.447  ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 8.114  ; 8.114  ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 9.649  ; 9.649  ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 9.060  ; 9.060  ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 9.779  ; 9.779  ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 9.593  ; 9.593  ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 8.758  ; 8.758  ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 9.053  ; 9.053  ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 9.191  ; 9.191  ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 8.735  ; 8.735  ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 9.053  ; 9.053  ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 8.143  ; 8.143  ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 8.153  ; 8.153  ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 8.963  ; 8.963  ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 10.017 ; 10.017 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 9.787  ; 9.787  ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 9.901  ; 9.901  ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 9.640  ; 9.640  ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 9.091  ; 9.091  ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 10.186 ; 10.186 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 9.366  ; 9.366  ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 10.339 ; 10.339 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 10.054 ; 10.054 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 9.557  ; 9.557  ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 10.028 ; 10.028 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 10.867 ; 10.867 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 10.339 ; 10.339 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 9.062  ; 9.062  ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 10.788 ; 10.788 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 10.430 ; 10.430 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 8.963  ; 8.963  ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 9.193  ; 9.193  ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 9.853  ; 9.853  ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 10.609 ; 10.609 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 10.463 ; 10.463 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 9.163  ; 9.163  ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 9.462  ; 9.462  ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 10.166 ; 10.166 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 9.972  ; 9.972  ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 9.803  ; 9.803  ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 9.690  ; 9.690  ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 10.093 ; 10.093 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 9.383  ; 9.383  ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 10.583 ; 10.583 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 10.214 ; 10.214 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 9.969  ; 9.969  ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 9.675  ; 9.675  ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 9.097  ; 9.097  ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 8.320  ; 8.320  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 8.635  ; 8.635  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 8.635  ; 8.635  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 9.332  ; 9.332  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 9.884  ; 9.884  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 9.503  ; 9.503  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 9.960  ; 9.960  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 9.763  ; 9.763  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 9.715  ; 9.715  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 9.450  ; 9.450  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 8.858  ; 8.858  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 8.463  ; 8.463  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 9.866  ; 9.866  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 9.994  ; 9.994  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 9.268  ; 9.268  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 9.081  ; 9.081  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 9.142  ; 9.142  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 9.058  ; 9.058  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 9.927  ; 9.927  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 9.312  ; 9.312  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 9.342  ; 9.342  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 9.289  ; 9.289  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 9.365  ; 9.365  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 8.862  ; 8.862  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 8.549  ; 8.549  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 9.103  ; 9.103  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 9.111  ; 9.111  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 8.320  ; 8.320  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 8.585  ; 8.585  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 9.052  ; 9.052  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 9.866  ; 9.866  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 8.723  ; 8.723  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 9.180  ; 9.180  ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 9.056  ; 9.056  ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 9.534  ; 9.534  ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 7.108  ; 7.108  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 8.655  ; 8.655  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 8.265  ; 8.265  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 8.220  ; 8.220  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 7.590  ; 7.590  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 7.477  ; 7.477  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 8.626  ; 8.626  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 8.641  ; 8.641  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 7.915  ; 7.915  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 10.558 ; 10.558 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 7.108  ; 7.108  ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 7.215  ; 7.215  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 8.918  ; 8.918  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 8.638  ; 8.638  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 8.005  ; 8.005  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 7.271  ; 7.271  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 8.362  ; 8.362  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 8.548  ; 8.548  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 7.554  ; 7.554  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 8.625  ; 8.625  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 8.198  ; 8.198  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 8.070  ; 8.070  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 7.903  ; 7.903  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 7.820  ; 7.820  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 7.878  ; 7.878  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 8.641  ; 8.641  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 7.646  ; 7.646  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 8.148  ; 8.148  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 7.859  ; 7.859  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 8.718  ; 8.718  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 8.199  ; 8.199  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 9.253  ; 9.253  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 8.943  ; 8.943  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 8.145  ; 8.145  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 7.910  ; 7.910  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 8.674  ; 8.674  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 7.994  ; 7.994  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 7.740  ; 7.740  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 7.789  ; 7.789  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 8.521  ; 8.521  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 7.746  ; 7.746  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 8.014  ; 8.014  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 7.215  ; 7.215  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 8.182  ; 8.182  ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 7.936  ; 7.936  ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 9.798  ; 9.798  ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 10.618 ; 10.618 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 8.436  ; 8.436  ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 7.936  ; 7.936  ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 11.637 ; 11.637 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; 74.242 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock1 ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock1              ; 37.873 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock1'                                                                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 74.242 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.736      ;
; 74.242 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.736      ;
; 74.242 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.736      ;
; 74.242 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.736      ;
; 74.292 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.686      ;
; 74.292 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.686      ;
; 74.292 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.686      ;
; 74.292 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.686      ;
; 74.297 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.702      ;
; 74.297 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.702      ;
; 74.297 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.702      ;
; 74.297 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.702      ;
; 74.333 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.645      ;
; 74.333 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.645      ;
; 74.333 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.645      ;
; 74.333 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[22]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.645      ;
; 74.378 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[2]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.595      ;
; 74.378 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; 0.005      ; 5.659      ;
; 74.378 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[2]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.595      ;
; 74.378 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[2]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.595      ;
; 74.378 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[2]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.595      ;
; 74.388 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]                                                          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; 0.005      ; 5.649      ;
; 74.393 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.585      ;
; 74.393 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.585      ;
; 74.393 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.585      ;
; 74.393 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.585      ;
; 74.393 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.585      ;
; 74.393 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.585      ;
; 74.393 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.585      ;
; 74.393 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.585      ;
; 74.427 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.550      ;
; 74.427 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.550      ;
; 74.427 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.550      ;
; 74.427 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.550      ;
; 74.443 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.562      ;
; 74.443 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.562      ;
; 74.443 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.562      ;
; 74.443 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.562      ;
; 74.473 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.526      ;
; 74.473 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.526      ;
; 74.473 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.526      ;
; 74.473 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.526      ;
; 74.477 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; 0.005      ; 5.560      ;
; 74.494 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.511      ;
; 74.494 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.511      ;
; 74.494 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.511      ;
; 74.494 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.511      ;
; 74.507 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.531      ;
; 74.514 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]                                                            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; 0.005      ; 5.523      ;
; 74.516 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.457      ;
; 74.516 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.457      ;
; 74.516 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.457      ;
; 74.516 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[8]                                                                      ; clock1       ; clock1      ; 80.000       ; -0.059     ; 5.457      ;
; 74.519 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.519      ;
; 74.542 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.444      ;
; 74.542 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.457      ;
; 74.542 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.496      ;
; 74.542 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.444      ;
; 74.542 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.444      ;
; 74.542 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.444      ;
; 74.542 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.457      ;
; 74.542 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.457      ;
; 74.542 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1      ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.457      ;
; 74.543 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.443      ;
; 74.543 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.443      ;
; 74.543 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.443      ;
; 74.543 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.443      ;
; 74.544 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.442      ;
; 74.544 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.442      ;
; 74.544 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.442      ;
; 74.544 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.046     ; 5.442      ;
; 74.549 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.489      ;
; 74.550 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.060     ; 5.422      ;
; 74.550 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.060     ; 5.422      ;
; 74.550 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.060     ; 5.422      ;
; 74.550 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.060     ; 5.422      ;
; 74.564 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.413      ;
; 74.564 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.413      ;
; 74.564 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.413      ;
; 74.564 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.413      ;
; 74.565 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.412      ;
; 74.565 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.412      ;
; 74.565 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.412      ;
; 74.565 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.412      ;
; 74.570 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a27~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.068      ; 5.497      ;
; 74.580 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]                                                          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a27~portb_address_reg0 ; clock1       ; clock1      ; 80.000       ; 0.068      ; 5.487      ;
; 74.582 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.399      ;
; 74.582 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.396      ;
; 74.582 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.399      ;
; 74.582 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.399      ;
; 74.582 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; clock1       ; clock1      ; 80.000       ; -0.051     ; 5.399      ;
; 74.582 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.396      ;
; 74.582 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.396      ;
; 74.582 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.054     ; 5.396      ;
; 74.584 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.421      ;
; 74.584 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.421      ;
; 74.584 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.421      ;
; 74.584 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2      ; clock1       ; clock1      ; 80.000       ; 0.006      ; 5.421      ;
; 74.587 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.390      ;
; 74.587 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                 ; clock1       ; clock1      ; 80.000       ; -0.055     ; 5.390      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock1'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                        ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.392      ;
; 0.254 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[27]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.406      ;
; 0.258 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a0~porta_datain_reg8  ; clock1       ; clock1      ; 0.000        ; 0.065      ; 0.461      ;
; 0.262 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a0~porta_datain_reg7  ; clock1       ; clock1      ; 0.000        ; 0.065      ; 0.465      ;
; 0.305 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[6]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.457      ;
; 0.310 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.462      ;
; 0.315 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[4]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.467      ;
; 0.318 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[0]                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.470      ;
; 0.324 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.478      ;
; 0.329 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.485      ;
; 0.335 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.487      ;
; 0.337 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.489      ;
; 0.343 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[17]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.495      ;
; 0.348 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                              ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.500      ;
; 0.376 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[49]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[33]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[21]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[5]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[28]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[6]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[25]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a27~porta_datain_reg1 ; clock1       ; clock1      ; 0.000        ; 0.061      ; 0.579      ;
; 0.381 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[29]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[65]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[17]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[3]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[63]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[65]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[27]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[45]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[17]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.535      ;
; 0.387 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[16]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a18~porta_datain_reg4 ; clock1       ; clock1      ; 0.000        ; 0.060      ; 0.586      ;
; 0.394 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[31]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.546      ;
; 0.399 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[27]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                       ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.551      ;
; 0.400 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[12]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.552      ;
; 0.404 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                              ; clock1       ; clock1      ; 0.000        ; 0.005      ; 0.561      ;
; 0.409 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.564      ;
; 0.414 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]                                                              ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.566      ;
; 0.415 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.567      ;
; 0.416 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.568      ;
; 0.418 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.570      ;
; 0.419 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.571      ;
; 0.426 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[15]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.578      ;
; 0.429 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.581      ;
; 0.430 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[51]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.582      ;
; 0.430 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.582      ;
; 0.431 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[19]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[4]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.583      ;
; 0.431 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a27~porta_datain_reg2 ; clock1       ; clock1      ; 0.000        ; 0.043      ; 0.612      ;
; 0.431 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[71]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.583      ;
; 0.432 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[35]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.584      ;
; 0.433 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[59]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.585      ;
; 0.433 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[19]                                                               ; clock1       ; clock1      ; 0.000        ; -0.002     ; 0.583      ;
; 0.433 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[71]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[30]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.585      ;
; 0.434 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[13]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.586      ;
; 0.435 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[69]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[29]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.587      ;
; 0.435 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[73]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[31]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.587      ;
; 0.436 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                              ; clock1       ; clock1      ; 0.000        ; -0.003     ; 0.585      ;
; 0.439 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[26]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[15]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]                                                               ; clock1       ; clock1      ; 0.000        ; -0.003     ; 0.588      ;
; 0.440 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[9]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]                                                                ; clock1       ; clock1      ; 0.000        ; -0.004     ; 0.588      ;
; 0.444 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[15]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.596      ;
; 0.445 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[10]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.597      ;
; 0.445 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.597      ;
; 0.448 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[23]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.600      ;
; 0.451 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[9]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[17]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.604      ;
; 0.455 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.607      ;
; 0.460 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[45]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]                                                                ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.613      ;
; 0.461 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[22]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.613      ;
; 0.463 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[21]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.615      ;
; 0.468 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[41]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]                                                                ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.621      ;
; 0.469 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.005      ; 0.626      ;
; 0.470 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a27~porta_datain_reg4 ; clock1       ; clock1      ; 0.000        ; 0.084      ; 0.692      ;
; 0.476 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a9~porta_datain_reg2  ; clock1       ; clock1      ; 0.000        ; 0.084      ; 0.698      ;
; 0.476 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                              ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.628      ;
; 0.494 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_pqg1:auto_generated|ram_block1a18~porta_datain_reg2 ; clock1       ; clock1      ; 0.000        ; 0.060      ; 0.692      ;
; 0.496 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[19]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.649      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock1'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 6.622  ; 6.622  ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 5.265  ; 5.265  ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 6.622  ; 6.622  ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 6.836  ; 6.836  ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 5.928  ; 5.928  ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 5.881  ; 5.881  ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 5.396  ; 5.396  ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 5.928  ; 5.928  ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 5.713  ; 5.713  ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 6.993  ; 6.993  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 6.056  ; 6.056  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 6.530  ; 6.530  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 6.203  ; 6.203  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 6.018  ; 6.018  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 6.174  ; 6.174  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 6.012  ; 6.012  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 6.023  ; 6.023  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 6.341  ; 6.341  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 6.034  ; 6.034  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 6.005  ; 6.005  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 6.231  ; 6.231  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 6.290  ; 6.290  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 6.279  ; 6.279  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 6.025  ; 6.025  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 6.257  ; 6.257  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 5.848  ; 5.848  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 6.025  ; 6.025  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 6.993  ; 6.993  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 6.148  ; 6.148  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 6.316  ; 6.316  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 6.401  ; 6.401  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 5.922  ; 5.922  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 6.579  ; 6.579  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 6.737  ; 6.737  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 6.170  ; 6.170  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 6.251  ; 6.251  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 6.514  ; 6.514  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 6.293  ; 6.293  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 6.168  ; 6.168  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 6.435  ; 6.435  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 6.233  ; 6.233  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 5.857  ; 5.857  ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 9.508  ; 9.508  ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 9.072  ; 9.072  ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 7.862  ; 7.862  ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 8.146  ; 8.146  ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 8.200  ; 8.200  ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 8.214  ; 8.214  ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 8.230  ; 8.230  ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 8.256  ; 8.256  ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 8.255  ; 8.255  ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 8.535  ; 8.535  ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 8.417  ; 8.417  ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 8.579  ; 8.579  ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 8.020  ; 8.020  ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 8.066  ; 8.066  ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 8.244  ; 8.244  ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 8.497  ; 8.497  ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 8.920  ; 8.920  ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 8.513  ; 8.513  ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 8.672  ; 8.672  ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 9.378  ; 9.378  ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 8.683  ; 8.683  ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 9.412  ; 9.412  ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 9.508  ; 9.508  ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 9.081  ; 9.081  ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 8.898  ; 8.898  ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 9.134  ; 9.134  ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 8.975  ; 8.975  ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 9.425  ; 9.425  ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 9.119  ; 9.119  ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 9.200  ; 9.200  ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 9.307  ; 9.307  ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 9.117  ; 9.117  ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 9.441  ; 9.441  ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 4.942  ; 4.942  ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 4.083  ; 4.083  ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 4.161  ; 4.161  ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.390  ; 4.390  ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.456  ; 4.456  ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 4.650  ; 4.650  ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.942  ; 4.942  ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 4.787  ; 4.787  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 4.214  ; 4.214  ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 4.419  ; 4.419  ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 4.332  ; 4.332  ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 4.516  ; 4.516  ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 4.141  ; 4.141  ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 4.516  ; 4.516  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.148  ; 4.148  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.417  ; 4.417  ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 4.633  ; 4.633  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.339  ; 4.339  ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 4.417  ; 4.417  ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.335  ; 4.335  ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.378  ; 4.378  ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 4.352  ; 4.352  ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 4.447  ; 4.447  ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 4.600  ; 4.600  ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 4.433  ; 4.433  ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 4.298  ; 4.298  ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.248  ; 4.248  ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.311  ; 4.311  ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.436  ; 4.436  ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 4.489  ; 4.489  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.466  ; 4.466  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.106  ; 4.106  ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.075  ; 4.075  ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 6.911  ; 6.911  ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 4.345  ; 4.345  ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 4.345  ; 4.345  ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 5.660  ; 5.660  ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 5.192  ; 5.192  ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 5.303  ; 5.303  ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 5.134  ; 5.134  ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 5.430  ; 5.430  ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 5.377  ; 5.377  ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 5.465  ; 5.465  ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 5.664  ; 5.664  ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 5.443  ; 5.443  ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 5.252  ; 5.252  ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 5.645  ; 5.645  ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 5.291  ; 5.291  ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 5.585  ; 5.585  ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 5.953  ; 5.953  ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 5.910  ; 5.910  ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 5.879  ; 5.879  ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 5.803  ; 5.803  ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 5.831  ; 5.831  ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 6.530  ; 6.530  ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 6.255  ; 6.255  ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 5.801  ; 5.801  ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 6.359  ; 6.359  ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 6.244  ; 6.244  ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 6.039  ; 6.039  ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 6.127  ; 6.127  ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 6.330  ; 6.330  ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 6.071  ; 6.071  ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 6.183  ; 6.183  ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 6.579  ; 6.579  ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 6.911  ; 6.911  ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 5.265  ; 5.265  ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 8.944  ; 8.944  ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 5.545  ; 5.545  ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 5.545  ; 5.545  ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 4.958  ; 4.958  ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 6.085  ; 6.085  ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 6.085  ; 6.085  ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 5.657  ; 5.657  ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 5.465  ; 5.465  ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 5.828  ; 5.828  ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 6.776  ; 6.776  ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 5.707  ; 5.707  ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 5.589  ; 5.589  ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 5.707  ; 5.707  ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 9.855  ; 9.855  ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 9.290  ; 9.290  ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 9.314  ; 9.314  ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 9.412  ; 9.412  ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 9.387  ; 9.387  ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 9.296  ; 9.296  ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 9.788  ; 9.788  ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 9.761  ; 9.761  ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 9.353  ; 9.353  ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 9.855  ; 9.855  ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 9.510  ; 9.510  ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 9.105  ; 9.105  ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 9.171  ; 9.171  ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 9.771  ; 9.771  ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 9.510  ; 9.510  ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 9.768  ; 9.768  ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 9.255  ; 9.255  ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 9.387  ; 9.387  ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 9.557  ; 9.557  ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 9.395  ; 9.395  ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 9.364  ; 9.364  ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 9.557  ; 9.557  ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 6.369  ; 6.369  ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 6.379  ; 6.379  ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 10.202 ; 10.202 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 10.202 ; 10.202 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 10.097 ; 10.097 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 9.841  ; 9.841  ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 9.321  ; 9.321  ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 9.526  ; 9.526  ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 9.673  ; 9.673  ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 9.774  ; 9.774  ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 9.657  ; 9.657  ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 9.475  ; 9.475  ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 9.532  ; 9.532  ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 9.759  ; 9.759  ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 10.009 ; 10.009 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 9.673  ; 9.673  ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 9.781  ; 9.781  ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 9.812  ; 9.812  ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 9.733  ; 9.733  ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 9.264  ; 9.264  ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 9.337  ; 9.337  ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 9.817  ; 9.817  ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 9.792  ; 9.792  ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 9.709  ; 9.709  ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 9.347  ; 9.347  ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 9.493  ; 9.493  ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 9.625  ; 9.625  ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 9.515  ; 9.515  ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 9.800  ; 9.800  ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 9.774  ; 9.774  ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 9.615  ; 9.615  ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 9.484  ; 9.484  ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 9.800  ; 9.800  ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 9.438  ; 9.438  ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 9.475  ; 9.475  ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 8.924  ; 8.924  ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 6.776  ; 6.776  ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 6.586  ; 6.586  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 4.747  ; 4.747  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 4.747  ; 4.747  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 4.992  ; 4.992  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 5.491  ; 5.491  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 5.350  ; 5.350  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 5.733  ; 5.733  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 5.494  ; 5.494  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 5.550  ; 5.550  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 5.620  ; 5.620  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 5.511  ; 5.511  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 5.404  ; 5.404  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 5.961  ; 5.961  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 6.217  ; 6.217  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 5.703  ; 5.703  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 5.660  ; 5.660  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 5.868  ; 5.868  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 5.848  ; 5.848  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 6.417  ; 6.417  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 5.994  ; 5.994  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 6.067  ; 6.067  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 6.013  ; 6.013  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 6.064  ; 6.064  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 6.018  ; 6.018  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 5.959  ; 5.959  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 6.109  ; 6.109  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 6.366  ; 6.366  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 5.944  ; 5.944  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 6.129  ; 6.129  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 6.287  ; 6.287  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 6.586  ; 6.586  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 6.203  ; 6.203  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 6.547  ; 6.547  ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 6.612  ; 6.612  ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 7.172  ; 7.172  ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 5.740  ; 5.740  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.730  ; 4.730  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 4.495  ; 4.495  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.509  ; 4.509  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 4.229  ; 4.229  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 4.162  ; 4.162  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 4.733  ; 4.733  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 4.695  ; 4.695  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 4.297  ; 4.297  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 5.740  ; 5.740  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.025  ; 4.025  ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 4.980  ; 4.980  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 4.781  ; 4.781  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 4.681  ; 4.681  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 4.348  ; 4.348  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 4.047  ; 4.047  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 4.625  ; 4.625  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 4.628  ; 4.628  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 4.245  ; 4.245  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 4.756  ; 4.756  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 4.467  ; 4.467  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 4.423  ; 4.423  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 4.350  ; 4.350  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 4.271  ; 4.271  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 4.350  ; 4.350  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 4.626  ; 4.626  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 4.158  ; 4.158  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 4.566  ; 4.566  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 4.326  ; 4.326  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 4.727  ; 4.727  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 4.499  ; 4.499  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 4.980  ; 4.980  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 4.902  ; 4.902  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 4.465  ; 4.465  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 4.297  ; 4.297  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 4.745  ; 4.745  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 4.412  ; 4.412  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 4.293  ; 4.293  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 4.375  ; 4.375  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 4.688  ; 4.688  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 4.292  ; 4.292  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 4.414  ; 4.414  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 4.028  ; 4.028  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 4.481  ; 4.481  ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 5.798  ; 5.798  ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 5.402  ; 5.402  ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 5.798  ; 5.798  ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 4.661  ; 4.661  ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 4.365  ; 4.365  ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 11.214 ; 11.214 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 4.871 ; 4.871 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 4.871 ; 4.871 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 5.000 ; 5.000 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 4.653 ; 4.653 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 5.098 ; 5.098 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 5.174 ; 5.174 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 5.118 ; 5.118 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 5.098 ; 5.098 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 5.205 ; 5.205 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 4.241 ; 4.241 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 4.327 ; 4.327 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 5.323 ; 5.323 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 4.601 ; 4.601 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 4.739 ; 4.739 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 4.595 ; 4.595 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 4.789 ; 4.789 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 4.454 ; 4.454 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 4.751 ; 4.751 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 4.586 ; 4.586 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 4.657 ; 4.657 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 4.696 ; 4.696 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 4.315 ; 4.315 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 4.614 ; 4.614 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 4.501 ; 4.501 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 4.722 ; 4.722 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 4.241 ; 4.241 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 4.448 ; 4.448 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 5.436 ; 5.436 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 4.644 ; 4.644 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 4.696 ; 4.696 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 5.064 ; 5.064 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 4.570 ; 4.570 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 5.193 ; 5.193 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 4.923 ; 4.923 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 4.715 ; 4.715 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 4.757 ; 4.757 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 5.276 ; 5.276 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 4.818 ; 4.818 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 4.919 ; 4.919 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 5.028 ; 5.028 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 4.619 ; 4.619 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 4.355 ; 4.355 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 4.853 ; 4.853 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 5.753 ; 5.753 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 5.355 ; 5.355 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 5.558 ; 5.558 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 5.638 ; 5.638 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 5.653 ; 5.653 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 5.640 ; 5.640 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 5.320 ; 5.320 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 5.538 ; 5.538 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 5.554 ; 5.554 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 5.491 ; 5.491 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 5.672 ; 5.672 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 4.853 ; 4.853 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 5.170 ; 5.170 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 5.282 ; 5.282 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 5.742 ; 5.742 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 5.895 ; 5.895 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 5.469 ; 5.469 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 5.365 ; 5.365 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 6.038 ; 6.038 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 5.238 ; 5.238 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 5.751 ; 5.751 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 6.011 ; 6.011 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 5.956 ; 5.956 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 5.465 ; 5.465 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 5.923 ; 5.923 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 5.649 ; 5.649 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 5.888 ; 5.888 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 5.298 ; 5.298 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 5.520 ; 5.520 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 5.973 ; 5.973 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 5.546 ; 5.546 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 5.505 ; 5.505 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 4.075 ; 4.075 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 4.083 ; 4.083 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 4.161 ; 4.161 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.390 ; 4.390 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.456 ; 4.456 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 4.650 ; 4.650 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.942 ; 4.942 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 4.787 ; 4.787 ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 4.214 ; 4.214 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 4.419 ; 4.419 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 4.332 ; 4.332 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 4.516 ; 4.516 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 4.141 ; 4.141 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 4.516 ; 4.516 ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.148 ; 4.148 ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.417 ; 4.417 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 4.633 ; 4.633 ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.339 ; 4.339 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 4.417 ; 4.417 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.335 ; 4.335 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.378 ; 4.378 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 4.352 ; 4.352 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 4.447 ; 4.447 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 4.600 ; 4.600 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 4.433 ; 4.433 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 4.298 ; 4.298 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.248 ; 4.248 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.311 ; 4.311 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.436 ; 4.436 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 4.489 ; 4.489 ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.466 ; 4.466 ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.106 ; 4.106 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.075 ; 4.075 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 4.345 ; 4.345 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 4.345 ; 4.345 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 4.345 ; 4.345 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 5.421 ; 5.421 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 4.805 ; 4.805 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 4.877 ; 4.877 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 4.690 ; 4.690 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 4.953 ; 4.953 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 4.966 ; 4.966 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 4.899 ; 4.899 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 5.003 ; 5.003 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 4.754 ; 4.754 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 4.538 ; 4.538 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 4.883 ; 4.883 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 4.497 ; 4.497 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 4.757 ; 4.757 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 5.086 ; 5.086 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 5.010 ; 5.010 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 4.896 ; 4.896 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 4.793 ; 4.793 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 4.769 ; 4.769 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 5.433 ; 5.433 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 5.142 ; 5.142 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 4.654 ; 4.654 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 5.173 ; 5.173 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 5.011 ; 5.011 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 4.706 ; 4.706 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 4.769 ; 4.769 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 4.946 ; 4.946 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 4.640 ; 4.640 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 4.726 ; 4.726 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 5.087 ; 5.087 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 5.486 ; 5.486 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 4.871 ; 4.871 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 5.758 ; 5.758 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 4.601 ; 4.601 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 4.917 ; 4.917 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 4.601 ; 4.601 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 4.677 ; 4.677 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 5.308 ; 5.308 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 4.677 ; 4.677 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 4.831 ; 4.831 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 5.057 ; 5.057 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 4.936 ; 4.936 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 4.723 ; 4.723 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 4.867 ; 4.867 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 4.723 ; 4.723 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 4.458 ; 4.458 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 4.816 ; 4.816 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 4.766 ; 4.766 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 4.758 ; 4.758 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 4.768 ; 4.768 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 4.772 ; 4.772 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 5.312 ; 5.312 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 5.194 ; 5.194 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 4.748 ; 4.748 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 5.307 ; 5.307 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 4.893 ; 4.893 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 5.065 ; 5.065 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 4.458 ; 4.458 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 5.223 ; 5.223 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 4.893 ; 4.893 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 5.292 ; 5.292 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 5.032 ; 5.032 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 4.768 ; 4.768 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 4.948 ; 4.948 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 4.975 ; 4.975 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 4.745 ; 4.745 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 4.948 ; 4.948 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 4.483 ; 4.483 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 4.493 ; 4.493 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 4.806 ; 4.806 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 5.393 ; 5.393 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 5.288 ; 5.288 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 5.205 ; 5.205 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 5.045 ; 5.045 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 4.866 ; 4.866 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 5.335 ; 5.335 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 4.998 ; 4.998 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 5.426 ; 5.426 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 5.327 ; 5.327 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 5.079 ; 5.079 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 5.311 ; 5.311 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 5.712 ; 5.712 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 5.398 ; 5.398 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 4.935 ; 4.935 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 5.645 ; 5.645 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 5.439 ; 5.439 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 4.806 ; 4.806 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 4.884 ; 4.884 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 5.271 ; 5.271 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 5.493 ; 5.493 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 5.540 ; 5.540 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 4.883 ; 4.883 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 5.051 ; 5.051 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 5.350 ; 5.350 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 5.216 ; 5.216 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 5.222 ; 5.222 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 5.128 ; 5.128 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 5.268 ; 5.268 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 5.014 ; 5.014 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 5.565 ; 5.565 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 5.361 ; 5.361 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 5.287 ; 5.287 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 5.098 ; 5.098 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 4.936 ; 4.936 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 4.501 ; 4.501 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 4.747 ; 4.747 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 4.747 ; 4.747 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 4.992 ; 4.992 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 5.272 ; 5.272 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 5.093 ; 5.093 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 5.296 ; 5.296 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 5.160 ; 5.160 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 5.216 ; 5.216 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 5.108 ; 5.108 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 4.784 ; 4.784 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 4.636 ; 4.636 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 5.278 ; 5.278 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 5.373 ; 5.373 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 4.962 ; 4.962 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 4.889 ; 4.889 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 4.877 ; 4.877 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 5.361 ; 5.361 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 5.014 ; 5.014 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 5.070 ; 5.070 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 4.979 ; 4.979 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 5.003 ; 5.003 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 4.796 ; 4.796 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 4.689 ; 4.689 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 4.901 ; 4.901 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 4.964 ; 4.964 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 4.501 ; 4.501 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 4.667 ; 4.667 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 4.930 ; 4.930 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 5.205 ; 5.205 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 4.769 ; 4.769 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 4.959 ; 4.959 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 4.990 ; 4.990 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 5.092 ; 5.092 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 4.025 ; 4.025 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.730 ; 4.730 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 4.495 ; 4.495 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.509 ; 4.509 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 4.229 ; 4.229 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 4.162 ; 4.162 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 4.733 ; 4.733 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 4.695 ; 4.695 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 4.297 ; 4.297 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 5.740 ; 5.740 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.025 ; 4.025 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 4.028 ; 4.028 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 4.781 ; 4.781 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 4.681 ; 4.681 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 4.348 ; 4.348 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 4.047 ; 4.047 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 4.625 ; 4.625 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 4.628 ; 4.628 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 4.245 ; 4.245 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 4.756 ; 4.756 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 4.467 ; 4.467 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 4.423 ; 4.423 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 4.350 ; 4.350 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 4.271 ; 4.271 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 4.350 ; 4.350 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 4.626 ; 4.626 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 4.158 ; 4.158 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 4.566 ; 4.566 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 4.326 ; 4.326 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 4.727 ; 4.727 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 4.499 ; 4.499 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 4.980 ; 4.980 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 4.902 ; 4.902 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 4.465 ; 4.465 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 4.297 ; 4.297 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 4.745 ; 4.745 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 4.412 ; 4.412 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 4.293 ; 4.293 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 4.375 ; 4.375 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 4.688 ; 4.688 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 4.292 ; 4.292 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 4.414 ; 4.414 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 4.028 ; 4.028 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 4.481 ; 4.481 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 4.365 ; 4.365 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 5.186 ; 5.186 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 5.687 ; 5.687 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 4.661 ; 4.661 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 4.365 ; 4.365 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 5.973 ; 5.973 ; Rise       ; clock1          ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 66.409 ; 0.215 ; N/A      ; N/A     ; 37.873              ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  clock1              ; 66.409 ; 0.215 ; N/A      ; N/A     ; 37.873              ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clock1              ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 12.781 ; 12.781 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 10.031 ; 10.031 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 12.781 ; 12.781 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 13.506 ; 13.506 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 11.361 ; 11.361 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 11.311 ; 11.311 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 9.944  ; 9.944  ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 11.361 ; 11.361 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 10.919 ; 10.919 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 13.678 ; 13.678 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 11.798 ; 11.798 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 12.723 ; 12.723 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 12.131 ; 12.131 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 11.771 ; 11.771 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 12.089 ; 12.089 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 11.646 ; 11.646 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 11.725 ; 11.725 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 12.623 ; 12.623 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 11.700 ; 11.700 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 11.655 ; 11.655 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 12.160 ; 12.160 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 12.267 ; 12.267 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 12.316 ; 12.316 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 11.797 ; 11.797 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 12.232 ; 12.232 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 11.330 ; 11.330 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 11.670 ; 11.670 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 13.678 ; 13.678 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 12.005 ; 12.005 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 12.373 ; 12.373 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 12.662 ; 12.662 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 11.485 ; 11.485 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 12.760 ; 12.760 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 13.197 ; 13.197 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 12.278 ; 12.278 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 12.185 ; 12.185 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 12.685 ; 12.685 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 12.406 ; 12.406 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 11.969 ; 11.969 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 12.584 ; 12.584 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 12.153 ; 12.153 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 11.400 ; 11.400 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 21.277 ; 21.277 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 18.223 ; 18.223 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 16.587 ; 16.587 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 17.661 ; 17.661 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 17.503 ; 17.503 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 17.717 ; 17.717 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 17.663 ; 17.663 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 17.877 ; 17.877 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 17.428 ; 17.428 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 18.570 ; 18.570 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 17.292 ; 17.292 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 17.623 ; 17.623 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 16.949 ; 16.949 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 16.942 ; 16.942 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 16.978 ; 16.978 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 17.442 ; 17.442 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 18.297 ; 18.297 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 17.322 ; 17.322 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 17.988 ; 17.988 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 20.276 ; 20.276 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 19.181 ; 19.181 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 21.277 ; 21.277 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 21.033 ; 21.033 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 20.503 ; 20.503 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 20.009 ; 20.009 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 20.702 ; 20.702 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 20.463 ; 20.463 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 21.049 ; 21.049 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 20.554 ; 20.554 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 20.720 ; 20.720 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 21.213 ; 21.213 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 20.811 ; 20.811 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 20.316 ; 20.316 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 8.885  ; 8.885  ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 7.278  ; 7.278  ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 7.603  ; 7.603  ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 8.150  ; 8.150  ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 8.201  ; 8.201  ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 8.461  ; 8.461  ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 8.885  ; 8.885  ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 8.768  ; 8.768  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 7.599  ; 7.599  ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 8.187  ; 8.187  ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 7.975  ; 7.975  ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 8.073  ; 8.073  ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 7.528  ; 7.528  ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 8.309  ; 8.309  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 7.495  ; 7.495  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 8.081  ; 8.081  ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 8.355  ; 8.355  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 7.874  ; 7.874  ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 7.970  ; 7.970  ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 7.738  ; 7.738  ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 7.793  ; 7.793  ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 7.854  ; 7.854  ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 7.955  ; 7.955  ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 8.387  ; 8.387  ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 8.043  ; 8.043  ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 7.918  ; 7.918  ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 7.615  ; 7.615  ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 7.675  ; 7.675  ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 8.209  ; 8.209  ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 8.122  ; 8.122  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 8.256  ; 8.256  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 7.415  ; 7.415  ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 7.205  ; 7.205  ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 13.104 ; 13.104 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 7.771  ; 7.771  ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 7.771  ; 7.771  ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 10.519 ; 10.519 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 9.831  ; 9.831  ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 10.008 ; 10.008 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 9.706  ; 9.706  ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 10.387 ; 10.387 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 10.243 ; 10.243 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 10.262 ; 10.262 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 10.747 ; 10.747 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 10.389 ; 10.389 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 9.876  ; 9.876  ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 10.672 ; 10.672 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 9.947  ; 9.947  ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 10.586 ; 10.586 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 11.241 ; 11.241 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 11.319 ; 11.319 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 11.159 ; 11.159 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 10.965 ; 10.965 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 11.127 ; 11.127 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 12.492 ; 12.492 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 11.933 ; 11.933 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 10.995 ; 10.995 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 12.300 ; 12.300 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 12.044 ; 12.044 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 11.477 ; 11.477 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 11.721 ; 11.721 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 12.014 ; 12.014 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 11.508 ; 11.508 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 11.587 ; 11.587 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 12.320 ; 12.320 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 13.104 ; 13.104 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 10.031 ; 10.031 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 16.892 ; 16.892 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 10.803 ; 10.803 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 10.803 ; 10.803 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 9.279  ; 9.279  ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 11.628 ; 11.628 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 11.628 ; 11.628 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 10.882 ; 10.882 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 10.330 ; 10.330 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 11.150 ; 11.150 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 13.221 ; 13.221 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 10.901 ; 10.901 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 10.697 ; 10.697 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 10.901 ; 10.901 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 18.903 ; 18.903 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 17.715 ; 17.715 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 17.829 ; 17.829 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 18.019 ; 18.019 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 17.886 ; 17.886 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 17.793 ; 17.793 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 18.654 ; 18.654 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 18.672 ; 18.672 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 17.937 ; 17.937 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 18.903 ; 18.903 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 18.185 ; 18.185 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 17.363 ; 17.363 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 17.461 ; 17.461 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 18.680 ; 18.680 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 18.185 ; 18.185 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 18.634 ; 18.634 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 17.838 ; 17.838 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 17.886 ; 17.886 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 18.164 ; 18.164 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 17.840 ; 17.840 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 17.863 ; 17.863 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 18.164 ; 18.164 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 12.436 ; 12.436 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 12.446 ; 12.446 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 19.658 ; 19.658 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 19.658 ; 19.658 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 19.428 ; 19.428 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 19.037 ; 19.037 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 17.960 ; 17.960 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 18.284 ; 18.284 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 18.700 ; 18.700 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 18.795 ; 18.795 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 18.634 ; 18.634 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 18.085 ; 18.085 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 18.262 ; 18.262 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 18.729 ; 18.729 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 19.219 ; 19.219 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 18.680 ; 18.680 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 18.643 ; 18.643 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 18.863 ; 18.863 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 18.791 ; 18.791 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 17.708 ; 17.708 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 17.853 ; 17.853 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 18.814 ; 18.814 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 18.977 ; 18.977 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 18.596 ; 18.596 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 17.922 ; 17.922 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 18.105 ; 18.105 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 18.486 ; 18.486 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 18.361 ; 18.361 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 18.780 ; 18.780 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 18.826 ; 18.826 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 18.514 ; 18.514 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 18.152 ; 18.152 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 18.842 ; 18.842 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 18.188 ; 18.188 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 18.151 ; 18.151 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 17.056 ; 17.056 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 13.221 ; 13.221 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 12.742 ; 12.742 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 8.635  ; 8.635  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 8.635  ; 8.635  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 9.332  ; 9.332  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 10.459 ; 10.459 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 10.165 ; 10.165 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 11.013 ; 11.013 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 10.586 ; 10.586 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 10.456 ; 10.456 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 10.658 ; 10.658 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 10.477 ; 10.477 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 10.186 ; 10.186 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 11.401 ; 11.401 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 11.858 ; 11.858 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 10.860 ; 10.860 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 10.768 ; 10.768 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 11.211 ; 11.211 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 11.176 ; 11.176 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 12.186 ; 12.186 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 11.398 ; 11.398 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 11.472 ; 11.472 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 11.477 ; 11.477 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 11.614 ; 11.614 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 11.464 ; 11.464 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 11.262 ; 11.262 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 11.656 ; 11.656 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 12.050 ; 12.050 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 11.342 ; 11.342 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 11.639 ; 11.639 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 11.885 ; 11.885 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 12.742 ; 12.742 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 11.714 ; 11.714 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 12.537 ; 12.537 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 12.771 ; 12.771 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 14.215 ; 14.215 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 10.558 ; 10.558 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 8.655  ; 8.655  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 8.265  ; 8.265  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 8.220  ; 8.220  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 7.590  ; 7.590  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 7.477  ; 7.477  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 8.626  ; 8.626  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 8.641  ; 8.641  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 7.915  ; 7.915  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 10.558 ; 10.558 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 7.108  ; 7.108  ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 9.253  ; 9.253  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 8.918  ; 8.918  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 8.638  ; 8.638  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 8.005  ; 8.005  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 7.271  ; 7.271  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 8.362  ; 8.362  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 8.548  ; 8.548  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 7.554  ; 7.554  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 8.625  ; 8.625  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 8.198  ; 8.198  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 8.070  ; 8.070  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 7.903  ; 7.903  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 7.820  ; 7.820  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 7.878  ; 7.878  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 8.641  ; 8.641  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 7.646  ; 7.646  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 8.148  ; 8.148  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 7.859  ; 7.859  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 8.718  ; 8.718  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 8.199  ; 8.199  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 9.253  ; 9.253  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 8.943  ; 8.943  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 8.145  ; 8.145  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 7.910  ; 7.910  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 8.674  ; 8.674  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 7.994  ; 7.994  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 7.740  ; 7.740  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 7.789  ; 7.789  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 8.521  ; 8.521  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 7.746  ; 7.746  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 8.014  ; 8.014  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 7.215  ; 7.215  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 8.182  ; 8.182  ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 10.830 ; 10.830 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 10.205 ; 10.205 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 10.830 ; 10.830 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 8.436  ; 8.436  ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 7.936  ; 7.936  ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 24.704 ; 24.704 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 4.871 ; 4.871 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 4.871 ; 4.871 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 5.000 ; 5.000 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 4.653 ; 4.653 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 5.098 ; 5.098 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 5.174 ; 5.174 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 5.118 ; 5.118 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 5.098 ; 5.098 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 5.205 ; 5.205 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 4.241 ; 4.241 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 4.327 ; 4.327 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 5.323 ; 5.323 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 4.601 ; 4.601 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 4.739 ; 4.739 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 4.595 ; 4.595 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 4.789 ; 4.789 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 4.454 ; 4.454 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 4.751 ; 4.751 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 4.586 ; 4.586 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 4.657 ; 4.657 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 4.696 ; 4.696 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 4.315 ; 4.315 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 4.614 ; 4.614 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 4.501 ; 4.501 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 4.722 ; 4.722 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 4.241 ; 4.241 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 4.448 ; 4.448 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 5.436 ; 5.436 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 4.644 ; 4.644 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 4.696 ; 4.696 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 5.064 ; 5.064 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 4.570 ; 4.570 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 5.193 ; 5.193 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 4.923 ; 4.923 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 4.715 ; 4.715 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 4.757 ; 4.757 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 5.276 ; 5.276 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 4.818 ; 4.818 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 4.919 ; 4.919 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 5.028 ; 5.028 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 4.619 ; 4.619 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 4.355 ; 4.355 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 4.853 ; 4.853 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 5.753 ; 5.753 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 5.355 ; 5.355 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 5.558 ; 5.558 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 5.638 ; 5.638 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 5.653 ; 5.653 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 5.640 ; 5.640 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 5.320 ; 5.320 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 5.538 ; 5.538 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 5.554 ; 5.554 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 5.491 ; 5.491 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 5.672 ; 5.672 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 4.853 ; 4.853 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 5.170 ; 5.170 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 5.282 ; 5.282 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 5.742 ; 5.742 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 5.895 ; 5.895 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 5.469 ; 5.469 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 5.365 ; 5.365 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 6.038 ; 6.038 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 5.238 ; 5.238 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 5.751 ; 5.751 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 6.011 ; 6.011 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 5.956 ; 5.956 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 5.465 ; 5.465 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 5.923 ; 5.923 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 5.649 ; 5.649 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 5.888 ; 5.888 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 5.298 ; 5.298 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 5.520 ; 5.520 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 5.973 ; 5.973 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 5.546 ; 5.546 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 5.505 ; 5.505 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 4.075 ; 4.075 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 4.083 ; 4.083 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 4.161 ; 4.161 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.390 ; 4.390 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.456 ; 4.456 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 4.650 ; 4.650 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.942 ; 4.942 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 4.787 ; 4.787 ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 4.214 ; 4.214 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 4.419 ; 4.419 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 4.332 ; 4.332 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 4.516 ; 4.516 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 4.141 ; 4.141 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 4.516 ; 4.516 ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.148 ; 4.148 ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.417 ; 4.417 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 4.633 ; 4.633 ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.339 ; 4.339 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 4.417 ; 4.417 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.335 ; 4.335 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.378 ; 4.378 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 4.352 ; 4.352 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 4.447 ; 4.447 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 4.600 ; 4.600 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 4.433 ; 4.433 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 4.298 ; 4.298 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.248 ; 4.248 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.311 ; 4.311 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.436 ; 4.436 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 4.489 ; 4.489 ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.466 ; 4.466 ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.106 ; 4.106 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.075 ; 4.075 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 4.345 ; 4.345 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 4.345 ; 4.345 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 4.345 ; 4.345 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 5.421 ; 5.421 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 4.805 ; 4.805 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 4.877 ; 4.877 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 4.690 ; 4.690 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 4.953 ; 4.953 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 4.966 ; 4.966 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 4.899 ; 4.899 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 5.003 ; 5.003 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 4.754 ; 4.754 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 4.538 ; 4.538 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 4.883 ; 4.883 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 4.497 ; 4.497 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 4.757 ; 4.757 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 5.086 ; 5.086 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 5.010 ; 5.010 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 4.896 ; 4.896 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 4.793 ; 4.793 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 4.769 ; 4.769 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 5.433 ; 5.433 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 5.142 ; 5.142 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 4.654 ; 4.654 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 5.173 ; 5.173 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 5.011 ; 5.011 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 4.706 ; 4.706 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 4.769 ; 4.769 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 4.946 ; 4.946 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 4.640 ; 4.640 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 4.726 ; 4.726 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 5.087 ; 5.087 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 5.486 ; 5.486 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 4.871 ; 4.871 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 5.758 ; 5.758 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 4.601 ; 4.601 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 4.917 ; 4.917 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 4.601 ; 4.601 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 4.677 ; 4.677 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 5.308 ; 5.308 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 4.677 ; 4.677 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 4.831 ; 4.831 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 5.057 ; 5.057 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 4.936 ; 4.936 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 4.723 ; 4.723 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 4.867 ; 4.867 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 4.723 ; 4.723 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 4.458 ; 4.458 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 4.816 ; 4.816 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 4.766 ; 4.766 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 4.758 ; 4.758 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 4.768 ; 4.768 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 4.772 ; 4.772 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 5.312 ; 5.312 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 5.194 ; 5.194 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 4.748 ; 4.748 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 5.307 ; 5.307 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 4.893 ; 4.893 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 5.065 ; 5.065 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 4.458 ; 4.458 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 5.223 ; 5.223 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 4.893 ; 4.893 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 5.292 ; 5.292 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 5.032 ; 5.032 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 4.768 ; 4.768 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 4.948 ; 4.948 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 4.975 ; 4.975 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 4.745 ; 4.745 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 4.948 ; 4.948 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 4.483 ; 4.483 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 4.493 ; 4.493 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 4.806 ; 4.806 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 5.393 ; 5.393 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 5.288 ; 5.288 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 5.205 ; 5.205 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 5.045 ; 5.045 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 4.866 ; 4.866 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 5.335 ; 5.335 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 4.998 ; 4.998 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 5.426 ; 5.426 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 5.327 ; 5.327 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 5.079 ; 5.079 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 5.311 ; 5.311 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 5.712 ; 5.712 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 5.398 ; 5.398 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 4.935 ; 4.935 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 5.645 ; 5.645 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 5.439 ; 5.439 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 4.806 ; 4.806 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 4.884 ; 4.884 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 5.271 ; 5.271 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 5.493 ; 5.493 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 5.540 ; 5.540 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 4.883 ; 4.883 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 5.051 ; 5.051 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 5.350 ; 5.350 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 5.216 ; 5.216 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 5.222 ; 5.222 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 5.128 ; 5.128 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 5.268 ; 5.268 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 5.014 ; 5.014 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 5.565 ; 5.565 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 5.361 ; 5.361 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 5.287 ; 5.287 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 5.098 ; 5.098 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 4.936 ; 4.936 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 4.501 ; 4.501 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 4.747 ; 4.747 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 4.747 ; 4.747 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 4.992 ; 4.992 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 5.272 ; 5.272 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 5.093 ; 5.093 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 5.296 ; 5.296 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 5.160 ; 5.160 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 5.216 ; 5.216 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 5.108 ; 5.108 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 4.784 ; 4.784 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 4.636 ; 4.636 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 5.278 ; 5.278 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 5.373 ; 5.373 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 4.962 ; 4.962 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 4.889 ; 4.889 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 4.924 ; 4.924 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 4.877 ; 4.877 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 5.361 ; 5.361 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 5.014 ; 5.014 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 5.070 ; 5.070 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 4.979 ; 4.979 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 5.003 ; 5.003 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 4.796 ; 4.796 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 4.689 ; 4.689 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 4.901 ; 4.901 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 4.964 ; 4.964 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 4.501 ; 4.501 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 4.667 ; 4.667 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 4.930 ; 4.930 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 5.205 ; 5.205 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 4.769 ; 4.769 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 4.959 ; 4.959 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 4.990 ; 4.990 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 5.092 ; 5.092 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 4.025 ; 4.025 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.730 ; 4.730 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 4.495 ; 4.495 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.509 ; 4.509 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 4.229 ; 4.229 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 4.162 ; 4.162 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 4.733 ; 4.733 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 4.695 ; 4.695 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 4.297 ; 4.297 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 5.740 ; 5.740 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.025 ; 4.025 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 4.028 ; 4.028 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 4.781 ; 4.781 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 4.681 ; 4.681 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 4.348 ; 4.348 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 4.047 ; 4.047 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 4.625 ; 4.625 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 4.628 ; 4.628 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 4.245 ; 4.245 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 4.756 ; 4.756 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 4.467 ; 4.467 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 4.423 ; 4.423 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 4.350 ; 4.350 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 4.271 ; 4.271 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 4.350 ; 4.350 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 4.626 ; 4.626 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 4.158 ; 4.158 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 4.566 ; 4.566 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 4.326 ; 4.326 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 4.727 ; 4.727 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 4.499 ; 4.499 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 4.980 ; 4.980 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 4.902 ; 4.902 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 4.465 ; 4.465 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 4.297 ; 4.297 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 4.745 ; 4.745 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 4.412 ; 4.412 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 4.293 ; 4.293 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 4.375 ; 4.375 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 4.688 ; 4.688 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 4.292 ; 4.292 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 4.414 ; 4.414 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 4.028 ; 4.028 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 4.481 ; 4.481 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 4.365 ; 4.365 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 5.186 ; 5.186 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 5.687 ; 5.687 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 4.661 ; 4.661 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 4.365 ; 4.365 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 5.973 ; 5.973 ; Rise       ; clock1          ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 1688660  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 1688660  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 1     ; 1     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 316   ; 316   ;
; Unconstrained Output Port Paths ; 21520 ; 21520 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Thu Sep 11 18:32:37 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 66.409
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    66.409         0.000 clock1 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 clock1 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 66.409
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 66.409 
    Info (332115): ===================================================================
    Info (332115): From Node    : MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]
    Info (332115): To Node      : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.660      2.660  R        clock network delay
    Info (332115):      2.910      0.250     uTco  MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]
    Info (332115):      2.910      0.000 RR  CELL  MEM_WB_Pipeline_Stage|Instruction_WB[17]|regout
    Info (332115):      3.442      0.532 RR    IC  Hazard_Unit|Equal2~0|dataa
    Info (332115):      3.840      0.398 RF  CELL  Hazard_Unit|Equal2~0|combout
    Info (332115):      4.311      0.471 FF    IC  Hazard_Unit|ForwardB_EX~4|dataa
    Info (332115):      4.709      0.398 FR  CELL  Hazard_Unit|ForwardB_EX~4|combout
    Info (332115):      4.987      0.278 RR    IC  Hazard_Unit|ForwardB_EX[0]|dataa
    Info (332115):      5.424      0.437 RR  CELL  Hazard_Unit|ForwardB_EX[0]|combout
    Info (332115):      5.716      0.292 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[1]~18|dataa
    Info (332115):      6.154      0.438 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[1]~18|combout
    Info (332115):      6.968      0.814 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[18]~43|datac
    Info (332115):      7.243      0.275 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[18]~43|combout
    Info (332115):      8.238      0.995 RR    IC  EX_ALU|Mult0|auto_generated|mac_mult3|datab[4]
    Info (332115):     10.917      2.679 RR  CELL  EX_ALU|Mult0|auto_generated|mac_mult3|dataout[4]
    Info (332115):     10.917      0.000 RR    IC  EX_ALU|Mult0|auto_generated|mac_out4|dataa[4]
    Info (332115):     11.141      0.224 RR  CELL  EX_ALU|Mult0|auto_generated|mac_out4|dataout[4]
    Info (332115):     12.060      0.919 RR    IC  EX_ALU|Mult0|auto_generated|op_2~0|dataa
    Info (332115):     12.474      0.414 RR  CELL  EX_ALU|Mult0|auto_generated|op_2~0|cout
    Info (332115):     12.474      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~2|cin
    Info (332115):     12.545      0.071 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~2|cout
    Info (332115):     12.545      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~4|cin
    Info (332115):     12.616      0.071 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~4|cout
    Info (332115):     12.616      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~6|cin
    Info (332115):     12.687      0.071 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~6|cout
    Info (332115):     12.687      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~8|cin
    Info (332115):     12.758      0.071 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~8|cout
    Info (332115):     12.758      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~10|cin
    Info (332115):     12.917      0.159 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~10|cout
    Info (332115):     12.917      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~12|cin
    Info (332115):     12.988      0.071 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~12|cout
    Info (332115):     12.988      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~14|cin
    Info (332115):     13.059      0.071 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~14|cout
    Info (332115):     13.059      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~16|cin
    Info (332115):     13.130      0.071 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~16|cout
    Info (332115):     13.130      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~18|cin
    Info (332115):     13.540      0.410 RR  CELL  EX_ALU|Mult0|auto_generated|op_2~18|combout
    Info (332115):     14.202      0.662 RR    IC  EX_ALU|Mult0|auto_generated|op_1~18|datab
    Info (332115):     14.595      0.393 RF  CELL  EX_ALU|Mult0|auto_generated|op_1~18|cout
    Info (332115):     14.595      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_1~20|cin
    Info (332115):     14.666      0.071 FR  CELL  EX_ALU|Mult0|auto_generated|op_1~20|cout
    Info (332115):     14.666      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_1~22|cin
    Info (332115):     15.076      0.410 RR  CELL  EX_ALU|Mult0|auto_generated|op_1~22|combout
    Info (332115):     15.512      0.436 RR    IC  EX_ALU|Mux2~2|datad
    Info (332115):     15.662      0.150 RR  CELL  EX_ALU|Mux2~2|combout
    Info (332115):     15.925      0.263 RR    IC  EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]|sdata
    Info (332115):     16.291      0.366 RR  CELL  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     82.664      2.664  R        clock network delay
    Info (332115):     82.700      0.036     uTsu  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.291
    Info (332115): Data Required Time :    82.700
    Info (332115): Slack              :    66.409 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.391
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.391 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.680      2.680  R        clock network delay
    Info (332115):      2.930      0.250     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      2.930      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      2.930      0.000 RR    IC  IF_PC_Mux|Mux31~0|datac
    Info (332115):      3.253      0.323 RR  CELL  IF_PC_Mux|Mux31~0|combout
    Info (332115):      3.253      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      3.337      0.084 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.680      2.680  R        clock network delay
    Info (332115):      2.946      0.266      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.337
    Info (332115): Data Required Time :     2.946
    Info (332115): Slack              :     0.391 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.873
    Info (332113): Targets: [get_clocks {clock1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.873 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : clock1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      0.999      0.999 RR  CELL  Clk|combout
    Info (332113):      1.117      0.118 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      1.117      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      2.068      0.951 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      2.729      0.661 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     40.999      0.999 FF  CELL  Clk|combout
    Info (332113):     41.117      0.118 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     41.117      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     42.068      0.951 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     42.729      0.661 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 74.242
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    74.242         0.000 clock1 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 clock1 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 74.242
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 74.242 
    Info (332115): ===================================================================
    Info (332115): From Node    : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): To Node      : IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.714      1.714  R        clock network delay
    Info (332115):      1.836      0.122     uTco  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115):      3.750      1.914 FF  CELL  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|portbdataout[7]
    Info (332115):      4.069      0.319 FF    IC  ID_Registers|Read_Data_1_ID[7]~14|dataa
    Info (332115):      4.249      0.180 FF  CELL  ID_Registers|Read_Data_1_ID[7]~14|combout
    Info (332115):      4.632      0.383 FF    IC  ID_Registers|Read_Data_1_ID[7]~15|datad
    Info (332115):      4.691      0.059 FF  CELL  ID_Registers|Read_Data_1_ID[7]~15|combout
    Info (332115):      4.806      0.115 FF    IC  ID_Read_data_Mux|Read_Data_1_MUX_ID[7]~7|dataa
    Info (332115):      4.986      0.180 FF  CELL  ID_Read_data_Mux|Read_Data_1_MUX_ID[7]~7|combout
    Info (332115):      5.341      0.355 FF    IC  ID_Read_data_Mux|Equal0~3|dataa
    Info (332115):      5.521      0.180 FF  CELL  ID_Read_data_Mux|Equal0~3|combout
    Info (332115):      5.627      0.106 FF    IC  ID_Read_data_Mux|Equal0~4|datab
    Info (332115):      5.807      0.180 FF  CELL  ID_Read_data_Mux|Equal0~4|combout
    Info (332115):      6.154      0.347 FF    IC  ID_Read_data_Mux|Equal0~20|datab
    Info (332115):      6.334      0.180 FF  CELL  ID_Read_data_Mux|Equal0~20|combout
    Info (332115):      6.455      0.121 FF    IC  MEM_Branch_AND|PCSrc_MEM|datad
    Info (332115):      6.514      0.059 FF  CELL  MEM_Branch_AND|PCSrc_MEM|combout
    Info (332115):      6.906      0.392 FF    IC  IF_Instruction_Memory|Instruction_IF[5]~22|datad
    Info (332115):      6.965      0.059 FR  CELL  IF_Instruction_Memory|Instruction_IF[5]~22|combout
    Info (332115):      7.265      0.300 RR    IC  IF_ID_Pipeline_Stage|Instruction_ID[21]|sdata
    Info (332115):      7.450      0.185 RR  CELL  IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     81.660      1.660  R        clock network delay
    Info (332115):     81.692      0.032     uTsu  IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.450
    Info (332115): Data Required Time :    81.692
    Info (332115): Slack              :    74.242 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.655      1.655  R        clock network delay
    Info (332115):      1.796      0.141     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      1.796      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      1.796      0.000 RR    IC  IF_PC_Mux|Mux31~0|datac
    Info (332115):      1.980      0.184 RR  CELL  IF_PC_Mux|Mux31~0|combout
    Info (332115):      1.980      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      2.022      0.042 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.655      1.655  R        clock network delay
    Info (332115):      1.807      0.152      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.022
    Info (332115): Data Required Time :     1.807
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.873
    Info (332113): Targets: [get_clocks {clock1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.873 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : clock1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      0.581      0.581 RR  CELL  Clk|combout
    Info (332113):      0.652      0.071 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      0.652      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      1.283      0.631 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      1.710      0.427 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     40.581      0.581 FF  CELL  Clk|combout
    Info (332113):     40.652      0.071 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     40.652      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     41.283      0.631 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     41.710      0.427 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 421 megabytes
    Info: Processing ended: Thu Sep 11 18:32:40 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


