# Systèmes numériques appliqués

## 04.03.2021

Clément Brigliano
08 : 15 \ 08 : 30 Discussion avec Owen du projet.
08 : 30 \ 08 : 35 Entretien et questions sur le projet.
08 : 35 \ 08 : 50 Essai du partage du Visio pour travailler
ensemble.
08 : 50 \ 09 : 45 On décide de faire chacun un schéma bloc.
Je choisis (Arc_UP) et commence mon
schéma bloc sur visio.

## 11.03.2021

Clément Brigliano
08 : 15 \ 08 : 30 Schéma bloc Arc_UP sous Visio.
08 : 30 \ 08 : 35 On loupe votre appel.
08 : 35 \ 09 : 45 Schéma bloc Arc_UP sous Visio
Je cherche de combien de bits est une des
sorties pour le graphe d’Owen.

## 18.03.2021

Clément Brigliano
15 : 00 \ 18 : 00 Fin du schéma bloc Arc_UPSystèmes numériques appliqués

## 25.03.2021

Clément Brigliano
8 : 15 \ 8 : 30 Conversation avec Owen sur le travail
d’aujourd’hui
8 : 30 \ 8 : 35 Visionnage de la vidéo sur les machines d’états
8 : 35 \ 9 : 45 Création du schéma du graphe des états du
séquenceur.

## 1.04.2021

Clément Brigliano
8 : 15 \ 8 : 35 Conversation avec Owen sur le retard de la
semaine passée et sur nos incompréhensions
8 : 35 \ 8 : 40 Conversation Teams
8 : 40 \ 8 : 50 Question à Jeremy Guillod car je pensais qu’il
fallait mettre les entrées sorties qui changent
dans le graphe d’état
8 : 50 \ 8 :55 Fin du graphe (on avait compris la leçon d’avant
mais on pensait qu’il faire plus)
8 : 55 \ 9 : 45 Continuation du projet sur les tables de vérités
(lecture de la doc Mealy -> puis création d’un
premier jet)

## 15.04.2021

Clément Brigliano8 : 15 \ 8 : 15 Memory map et fin des schémas bloc pendant
les vacances.
8 : 15 \ 9 : 45 Correction et relecture puis envoie des pdf.

## 22.04.2021

Clément Brigliano
8 : 15 \ 8 : 30 Discussion sur nos idées de la suite du projet
8 : 30 \ 9 : 45 Recherche d’information sur la tache demandée
(description VHDL) et croquis.

## 29.04.2021

Clément Brigliano
8 : 15 \ 8 : 45 Documentation sur la ROM et création du
projet.
8 : 45 \ 9 : 30 Création de la rom et de la ram grâce aux
exemples.
9 : 30 \ 9 : 45 Relecture du cahier des charges et de nos
schémas blocs pour corriger la ram et la rom

## 6.05.2021

Clément Brigliano
8 : 15 \ 8 : 30 On décide de continuer avec le séquenceur.
8 : 30 \ 9 : 45 Problème de compréhension du
séquenceur(process)

## 13.05.2021

Clément Brigliano
13:00 \ 17:00 On recommence sur de bonnes bases

## 20.05.2021

Clément Brigliano
8:15 \ 9:45 Correction de RAM et commencement de microprocesseur

## 27.05.2021

Clément Brigliano
8:15 \ 9:00 Création des .vhd et commencement du séquenceur

9:00 \ 9:45 Recherche d'idée sur comment le séquenceur devrait fonctionner


## 3.06.2021

Clément Brigliano
8:15 \ 9:30 Création du registre IR, PC et bloqué au séquenceur(je ne comprend pas quels changement sont éffectués a chaque étape)

9:30 \ 9:45 Aide Owen dans sa création de la rom et du package
