## 第六周
    我的同行者们：感谢你们一周的努力，辛苦你们了。
### 一、本周工作总结
```
   本周最主要的就是对于已经实现SRAM接口的CPU进行讨论,同时初步建立了学习记录提交机制。我本人本周一直在纠结AXI的事情,
   很长时间也没有头绪。不过最近算是想明白了，觉得还是要把AXI和Cache结合起来看，同时多研究学长留下的代码。
   这一周其实已经初步确立了分工，两人一组。我没有让一个人去负责一项任务，主要是怕各位学习起来没有动力，相互扶持才能走的更远。
```

### 二、下周进度展望
```
    下周专注于理论知识。我个人的希望是：王健和何帅杰两位可以把TLB MMU理论部分都解决(包括但不限于:《CPU设计实战》,《计算机组成与设计:硬件/软件接口》)
    夏康翔呢就研究一下Cache理论部分(包括但不限于:《CPU设计实战》,《计算机组成与设计:硬件/软件接口》)，然后尝试一下Verilator的使用。
    我自己下周结束后可以把AXI和Cache部分的理论部分都解决(包括但不限于:《CPU设计实战》,《计算机组成与设计:硬件/软件接口》)。
    之后在星期五的时候，我们做一次交流，两两一组，看看有没有不太明白的部分相互讨论，然后谈一下再下一周写代码的分工问题。
    希望第八周的时候各位都能开始提交代码了。
    另外，技术问题和工具问题尽快解决，先自行尝试，最迟在下周五也一并线下解决。
    基本如上。
```

### 三、闲言碎语
```
    虽然我之前就说过，康班同学的实力都很强，不过实话实说，和另外两组相比，我们的个人实力确实下风(可以参考另外两组的基地人数)，而且时间比较紧张。
    但是好在这是一个集体的项目。正如王老师所言，不是四个最强的人凑在一起就能成为一支最强大的队伍。
    项目管理，首先应该是团队管理。表面上，我们是在通过gitee这个版本管理工具进行多人开发;实际上，我们是以此整合所有人的力量，扬长避短，互为补充，互为支撑。
    可能各位比较费解我为什么要提出来让每个人都写study record，自己还要写周报。我想说，除了很明显的为了大家相互交流，总结一天学习的目的之外，
    写study record其实还有团队管理的目的在里面。作为自封的“队长”，我必须知道各位这一周做了什么，我必须对整个团队负责，对各位负责。
    study record其实就相当于考核了，只不过不是我来考核各位，而是大家互相监督罢了。在实力和经验明显不占优的前提下，我们只有拧成一股绳，
    充分整合每一个人的力量，才有可能杀出重围，挺进决赛，甚至取得好名次。这就是从团队的角度对整体效率进行优化。
    至于为什么要写周报，是因为几个原因：1、我也总结一下各位这周的进展;2、不可能随时随地与各位面对面交流，有些话也不适合当面说。文字是语言的延伸，就这么简单。
    希望各位可以理解我的用心。共勉。
```
csy写于2022.4.2

## 第七周
### 一、本周工作总结
```
    本周按照预定计划，开始TLB,AXI,Cache理论部分的学习。不过讨论后发现，学习效果不如预期，可能还是因为各位受平时课程影响较大。建议本周末尽快完成
理论部分的学习，不会的，不明白的，一是组内讨论，二是问学长，三是找代码看。这个我就不赘述了。
    然后就是所谓的技术问题了。这周着重处理了几个技术问题，可能技术上依然有不熟练的地方，需要之后不断的练习。
    目前通过追踪学长代码提交记录，已经基本搞清楚他们设计的时间线。
```

### 二、下周进度展望
```
    下周首先还是先解决理论问题，但是不能仅仅局限于此了。一是要好好啃《CPU设计实战》这本书，搞不明白的可以放一会儿，说不定书看多了就串起来了。实在
搞不定再去网上查，然后可以组内问，之后才是问学长。二是一定要看代码。我是希望这周各位就能提交一部分自己的代码设计了，但是如果来不及，那么一定要
把学长的代码剖析一下，自己去分析，这个代码阅读也可以写一个文档扔到study_record里面，大家共同学习，下周交流，讲一讲学长的设计。
    再次提醒，CPU微结构每个人都要改动，所以一定要通过看懂代码，提升自己的verilog代码能力，否则之后进展会比较困难。
    下一周的代码提交先在自己的分支里面，周五讨论后再决定要不要扔到main分支里面。
```

### 三、闲言碎语
```
    我们还是要有自己的一点小规划。我以为，成员在团队内部，首先应该搞清楚这样一个问题：我对于团队的“不可替代”的价值是什么？
    “不可替代”只是听着非常玄学罢了。比如说，你充分掌握一块知识，并且可以独立写代码，别人因为对这块知识理解不全面，做不到，你就是“不可替代”的;
再比如，你的时间管理很优秀，在别人抽不出时间的情况下，你却可以高效大量地投入时间，完成任务，那么你也是“不可替代”的。
    所以，我们每个人的目标，就是在现有的分工下，把自己变成该领域的“专家”，做到无法被别人替代。倘若只是按部就班，应付差事，难道竟能够问心无愧
吗？
```
csy写于2022.4.9

## 第八周
### 一、本周工作总结
```
    AXI接口和Cache的代码部分已经有了一定的进展，目前沟通上可能还有不到位的地方，可以通过线上的方式，把接口之类的约定都要统一一下。TLB部分我们
已经做了分析，其实也不复杂。这一周理论部分算是收尾，之后就专注于实践当中。不管怎样，我们一定要沉得下心，仔细去读文档，读代码，主动询问，积极交流。
```

### 二、下周进度展望
```
    下一周兵分三路。夏康翔就负责将ICache和DCache完善，然后用我在mycpu_top.v的信号规约，接线，把ICache和DCache接进去。
    何帅杰和王健这一周就先学习学长代码，了解一下TLB需要哪些部件，然后写一个tlb.v文件出来，开始用《CPU设计实战》中的lab测试。
    而我和王健会努力进行上板子调试的工作。上板子调试比仿真调试麻烦的多，其间一定会遇到无数棘手的问题，不用怕，一个一个慢慢解决。之后我们会对
板子的使用专门写一个文档。我们目前约定在星期一和星期三的下午去实验室，各位如果有意愿来，也可以来观摩。
    这一周代码务必要初步完成，这样再下一周才能合力推进代码调试工作。
```

### 三、闲言碎语
```
    首先，由于选课的不同，大家肯定有忙不过来的时候。那么，课内作业和考试的优先级肯定是最高的，如果大家比较忙，就直说好了。有困难一起扛，别人忙的
时候，自己就要抓紧赶进度，以带动全队的进度；自己忙的时候呢，就不用管竞赛的事情，专心忙课内，或者忙别的事情，没有人会责怪你的。关键是，要有难同当，
有困难迎面而上，而不是退缩，推卸责任。
    其次，我觉得我们队就这么推进度就可以了。当然，最终肯定要和别的小组、和学长的成果去PK。但是和他人PK的前提是自己已经做到了极致。咱还是要拿出
“结硬寨，打呆仗”的决心来。
    之后的调试工作会比写代码更加头疼，更加令人崩溃。我们还是要相互鼓励，决不能放弃。办法总比困难多。
```
csy写于2022.4.16

## 第九周
### 一、本周工作总结
```
    这一周首先是成功完成上板工作，这样SRAM阶段可以告一段落。AXI部分我是顺便把Uncache加上了，不过之后调试暂且用不到Uncache。TLB部分已经根据
《CPU设计实战》把tlb.v文件写完了。这一周还解决了几个技术问题，至少确保所有人都能把SRAM代码的上板都可以实现了。周五的时候我也把我的代码由讲了
一下，但这肯定是不够的，还是需要各位自己花时间去琢磨和分析。一点一点讲的话固然会比较清楚，但是效率也会比较低。
```
### 二、下周进度展望
```
    下一周，我和夏康翔会开始调试工作（感觉准备的已经差不多了），最迟在五一假期结束之前，一定把AXI接口的功能测试89个点给过了。如果进展顺利，再加上
Uncache。Uncache如果也顺利实现，那就把Cache改成两路组相连结构。
    然后王健和何帅杰就可以开始在自己的分支里，加上寄存器和对应的例外，还有TLB部分我估计是要完善的。调试工作肯定要等我们把89个点过了才算完。如果
寄存器和对应的例外加完了，那就开始研究如何启动操作系统，从最简单的pmon开始，东西都在soc_run_os_v0.01文件夹里面。我感觉启动操作系统最主要的是
指令实现、Cache、TLB要完备，至于操作系统本身要看的东西应该不多。
```
### 三、闲言碎语
```
    学习要有主动出击的精神，能探索的部分可以先探索。
    发现有地方搞不明白，首先是自己花时间认真想，查资料。这样，问问题的时候才能做到心中有数。
    另外，英文文献的难度不在于英文本身，而是逻辑。说实话，英文文章除了看的慢一点，其他都没有大问题。一定要多读。
```

csy写于2022.4.23