
RISCV CORE USING TL-VERILOG
