digraph "CFG for '_Z13floyd2DKernelPiii' function" {
	label="CFG for '_Z13floyd2DKernelPiii' function";

	Node0x5be5640 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%3:\l  %4 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %5 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %6 = getelementptr i8, i8 addrspace(4)* %5, i64 4\l  %7 = bitcast i8 addrspace(4)* %6 to i16 addrspace(4)*\l  %8 = load i16, i16 addrspace(4)* %7, align 4, !range !4, !invariant.load !5\l  %9 = zext i16 %8 to i32\l  %10 = mul i32 %4, %9\l  %11 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %12 = add i32 %10, %11\l  %13 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %14 = getelementptr i8, i8 addrspace(4)* %5, i64 6\l  %15 = bitcast i8 addrspace(4)* %14 to i16 addrspace(4)*\l  %16 = load i16, i16 addrspace(4)* %15, align 2, !range !4, !invariant.load !5\l  %17 = zext i16 %16 to i32\l  %18 = mul i32 %13, %17\l  %19 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %20 = add i32 %18, %19\l  %21 = mul nsw i32 %20, %1\l  %22 = add nsw i32 %12, %21\l  %23 = sdiv i32 %22, %1\l  %24 = mul nsw i32 %23, %1\l  %25 = sub nsw i32 %22, %24\l  %26 = icmp sge i32 %23, %1\l  %27 = icmp sge i32 %25, %1\l  %28 = select i1 %26, i1 true, i1 %27\l  %29 = icmp eq i32 %23, %25\l  %30 = select i1 %28, i1 true, i1 %29\l  %31 = icmp eq i32 %23, %2\l  %32 = select i1 %30, i1 true, i1 %31\l  %33 = icmp eq i32 %25, %2\l  %34 = select i1 %32, i1 true, i1 %33\l  br i1 %34, label %50, label %35\l|{<s0>T|<s1>F}}"];
	Node0x5be5640:s0 -> Node0x5be8530;
	Node0x5be5640:s1 -> Node0x5be9910;
	Node0x5be9910 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%35:\l35:                                               \l  %36 = add nsw i32 %24, %2\l  %37 = mul nsw i32 %2, %1\l  %38 = add nsw i32 %25, %37\l  %39 = sext i32 %36 to i64\l  %40 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %39\l  %41 = load i32, i32 addrspace(1)* %40, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %42 = sext i32 %38 to i64\l  %43 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %42\l  %44 = load i32, i32 addrspace(1)* %43, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %45 = add nsw i32 %44, %41\l  %46 = sext i32 %22 to i64\l  %47 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %46\l  %48 = load i32, i32 addrspace(1)* %47, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %49 = tail call i32 @llvm.smin.i32(i32 %45, i32 %48)\l  store i32 %49, i32 addrspace(1)* %47, align 4, !tbaa !7\l  br label %50\l}"];
	Node0x5be9910 -> Node0x5be8530;
	Node0x5be8530 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%50:\l50:                                               \l  ret void\l}"];
}
