Fitter report for portable_coleco
Sat Feb  3 12:29:56 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB External Interconnect
 19. LAB Macrocells
 20. Logic Cell Interconnection
 21. Fitter Device Options
 22. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Sat Feb  3 12:29:56 2024           ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; portable_coleco                                 ;
; Top-level Entity Name     ; porta_glue_coleco                               ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7128SLC84-10                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 44 / 128 ( 34 % )                               ;
; Total pins                ; 68 / 68 ( 100 % )                               ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-10 ;               ;
; Slow Slew Rate                                                             ; On              ; Off           ;
; Fitter Effort                                                              ; Standard Fit    ; Auto Fit      ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/jconvertino/JDC/Electronics/Projects/portable_colecovision/src/quartus13sp01/output_files/portable_coleco.pin.


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+------------------------------+-------------------+
; Resource                     ; Usage             ;
+------------------------------+-------------------+
; Logic cells                  ; 44 / 128 ( 34 % ) ;
; Registers                    ; 21 / 128 ( 16 % ) ;
; Number of pterms used        ; 66                ;
; I/O pins                     ; 68 / 68 ( 100 % ) ;
;     -- Clock pins            ; 2 / 2 ( 100 % )   ;
;     -- Dedicated input pins  ; 2 / 2 ( 100 % )   ;
;                              ;                   ;
; Global signals               ; 1                 ;
; Shareable expanders          ; 0 / 128 ( 0 % )   ;
; Parallel expanders           ; 0 / 120 ( 0 % )   ;
; Cells using turbo bit        ; 44 / 128 ( 34 % ) ;
; Maximum fan-out              ; 21                ;
; Highest non-global fan-out   ; 18                ;
; Total fan-out                ; 347               ;
; Average fan-out              ; 3.10              ;
+------------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                      ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name      ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; A[0]      ; 34    ; --       ; 4   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[10]     ; 21    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[11]     ; 20    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[12]     ; 18    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[13]     ; 17    ; --       ; 2   ; 7                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[14]     ; 16    ; --       ; 2   ; 7                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[15]     ; 15    ; --       ; 2   ; 7                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[1]      ; 33    ; --       ; 4   ; 6                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[2]      ; 31    ; --       ; 3   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[3]      ; 30    ; --       ; 3   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[4]      ; 29    ; --       ; 3   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[5]      ; 28    ; --       ; 3   ; 12                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[6]      ; 27    ; --       ; 3   ; 12                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[7]      ; 25    ; --       ; 3   ; 12                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[8]      ; 24    ; --       ; 3   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[9]      ; 22    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; BUSAKn    ; 10    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; C1P0      ; 2     ; --       ; --  ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1P1      ; 4     ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1P2      ; 5     ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1P3      ; 6     ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1P5      ; 8     ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1P6      ; 9     ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2P0      ; 70    ; --       ; 7   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2P1      ; 73    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2P2      ; 74    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2P3      ; 75    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2P5      ; 76    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2P6      ; 77    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; IORQn     ; 44    ; --       ; 5   ; 12                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; M1n       ; 35    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MREQn     ; 45    ; --       ; 5   ; 7                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; RDn       ; 40    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; RESETn_SW ; 1     ; --       ; --  ; 18                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; RFSHn     ; 36    ; --       ; 4   ; 7                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; RX        ; 80    ; --       ; 8   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; WRn       ; 84    ; --       ; --  ; 12                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; clk       ; 83    ; --       ; --  ; 21                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                     ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; BUSREQn     ; 79    ; --       ; 8   ; no              ; yes            ; yes        ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; C4_ARM      ; 11    ; --       ; 1   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; C7_FIRE     ; 12    ; --       ; 1   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CSRn        ; 68    ; --       ; 7   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CSWn        ; 69    ; --       ; 7   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CS_h8000n   ; 65    ; --       ; 7   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CS_hA000n   ; 64    ; --       ; 7   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CS_hC000n   ; 63    ; --       ; 7   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CS_hE000n   ; 67    ; --       ; 7   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[0]        ; 46    ; --       ; 5   ; no              ; yes            ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[1]        ; 48    ; --       ; 5   ; no              ; yes            ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[2]        ; 50    ; --       ; 5   ; no              ; yes            ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[3]        ; 55    ; --       ; 6   ; no              ; yes            ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[4]        ; 54    ; --       ; 6   ; no              ; yes            ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[5]        ; 52    ; --       ; 5   ; no              ; yes            ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[6]        ; 51    ; --       ; 5   ; no              ; yes            ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[7]        ; 49    ; --       ; 5   ; no              ; yes            ; yes        ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; INTn        ; 61    ; --       ; 6   ; no              ; yes            ; yes        ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_CSn     ; 57    ; --       ; 6   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_OEn     ; 41    ; --       ; 4   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RESETn      ; 37    ; --       ; 4   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; ROM_ENABLEn ; 56    ; --       ; 6   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; SND_ENABLEn ; 58    ; --       ; 6   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; TX          ; 81    ; --       ; 8   ; no              ; yes            ; yes        ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; VDP_RESETn  ; 60    ; --       ; 6   ; no              ; yes            ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; WAITn       ; 39    ; --       ; 4   ; no              ; yes            ; yes        ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; RESETn_SW      ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; C1P0           ; input  ; TTL          ;         ; Y               ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; C1P1           ; input  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; C1P2           ; input  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; C1P3           ; input  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; C1P5           ; input  ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; C1P6           ; input  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; BUSAKn         ; input  ; TTL          ;         ; N               ;
; 11       ; 10         ; --       ; C4_ARM         ; output ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; C7_FIRE        ; output ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; A[15]          ; input  ; TTL          ;         ; Y               ;
; 16       ; 15         ; --       ; A[14]          ; input  ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; A[13]          ; input  ; TTL          ;         ; Y               ;
; 18       ; 17         ; --       ; A[12]          ; input  ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; A[11]          ; input  ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; A[10]          ; input  ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; A[9]           ; input  ; TTL          ;         ; Y               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; A[8]           ; input  ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; A[7]           ; input  ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; A[6]           ; input  ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; A[5]           ; input  ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; A[4]           ; input  ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; A[3]           ; input  ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; A[2]           ; input  ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; A[1]           ; input  ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; A[0]           ; input  ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; M1n            ; input  ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; RFSHn          ; input  ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; RESETn         ; output ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; WAITn          ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; RDn            ; input  ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; RAM_OEn        ; output ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; IORQn          ; input  ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; MREQn          ; input  ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; D[0]           ; output ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; D[1]           ; output ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; D[7]           ; output ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; D[2]           ; output ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; D[6]           ; output ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; D[5]           ; output ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; D[4]           ; output ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; D[3]           ; output ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; ROM_ENABLEn    ; output ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; RAM_CSn        ; output ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; SND_ENABLEn    ; output ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; VDP_RESETn     ; output ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; INTn           ; output ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; CS_hC000n      ; output ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; CS_hA000n      ; output ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; CS_h8000n      ; output ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; CS_hE000n      ; output ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; CSRn           ; output ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; CSWn           ; output ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; C2P0           ; input  ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; C2P1           ; input  ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; C2P2           ; input  ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; C2P3           ; input  ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; C2P5           ; input  ; TTL          ;         ; Y               ;
; 77       ; 76         ; --       ; C2P6           ; input  ; TTL          ;         ; Y               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; BUSREQn        ; output ; TTL          ;         ; N               ;
; 80       ; 79         ; --       ; RX             ; input  ; TTL          ;         ; Y               ;
; 81       ; 80         ; --       ; TX             ; output ; TTL          ;         ; Y               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; clk            ; input  ; TTL          ;         ; Y               ;
; 84       ; 83         ; --       ; WRn            ; input  ; TTL          ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 4                    ; 0                 ; 0                 ; 4     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+-------------------------------------------------------------------------+
; Dedicated Inputs I/O                                                    ;
+-----------+-------+-------+-------+--------------+------------+---------+
; Name      ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-----------+-------+-------+-------+--------------+------------+---------+
; C1P0      ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; RESETn_SW ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; WRn       ; 84    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; clk       ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+-----------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |porta_glue_coleco         ; 44         ; 68   ; |porta_glue_coleco  ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+--------------------------------------------------------------------------------------+
; Control Signals                                                                      ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; clk  ; PIN_83   ; 21      ; Clock ; yes    ; On                   ; --               ;
+------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 21      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------------+-----------+
; Name                ; Fan-Out   ;
+---------------------+-----------+
; RESETn_SW           ; 18        ;
; r_reset_counter[15] ; 17        ;
; r_reset_counter[0]  ; 16        ;
; r_reset_counter[1]  ; 15        ;
; r_reset_counter[2]  ; 14        ;
; r_reset_counter[4]  ; 13        ;
; r_reset_counter[3]  ; 13        ;
; WRn                 ; 12        ;
; IORQn               ; 12        ;
; A[7]                ; 12        ;
; A[6]                ; 12        ;
; A[5]                ; 12        ;
; r_reset_counter[5]  ; 11        ;
; r_reset_counter[6]  ; 10        ;
; r_reset_counter[7]  ; 9         ;
; r_reset_counter[8]  ; 8         ;
; D[0]~57             ; 7         ;
; RFSHn               ; 7         ;
; MREQn               ; 7         ;
; A[15]               ; 7         ;
; A[14]               ; 7         ;
; A[13]               ; 7         ;
; r_reset_counter[9]  ; 7         ;
; A[1]                ; 6         ;
; r_reset_counter[10] ; 6         ;
; r_reset_counter[11] ; 5         ;
; r_reset_counter[12] ; 4         ;
; r_reset_counter[13] ; 3         ;
; r_resetn            ; 2         ;
; r_reset_counter[14] ; 2         ;
; r_vdp_resetn        ; 2         ;
; D[0]~31             ; 2         ;
; r_ctrl_arm          ; 2         ;
; r_ctrl_fire         ; 2         ;
; r_wait              ; 2         ;
; RDn                 ; 1         ;
; M1n                 ; 1         ;
; C2P6                ; 1         ;
; C2P5                ; 1         ;
; C2P3                ; 1         ;
; C2P2                ; 1         ;
; C2P1                ; 1         ;
; C2P0                ; 1         ;
; C1P6                ; 1         ;
; C1P5                ; 1         ;
; C1P3                ; 1         ;
; C1P2                ; 1         ;
; C1P1                ; 1         ;
; C1P0                ; 1         ;
; ~VCC~3              ; 1         ;
; ~VCC~2              ; 1         ;
; ~VCC~1              ; 1         ;
; ~VCC~0              ; 1         ;
; D[6]~55             ; 1         ;
; D[5]~51             ; 1         ;
; D[3]~47             ; 1         ;
; D[2]~43             ; 1         ;
; D[1]~39             ; 1         ;
; D[0]~35             ; 1         ;
; CSRn~2              ; 1         ;
; CSWn~3              ; 1         ;
; SND_ENABLEn~5       ; 1         ;
; CS_hE000n~2         ; 1         ;
; CS_hA000n~3         ; 1         ;
; RAM_OEn~1           ; 1         ;
; r_wait~4            ; 1         ;
; ROM_ENABLEn~2       ; 1         ;
; s_ram_csn~4         ; 1         ;
; CS_hC000n~2         ; 1         ;
; CS_h8000n~5         ; 1         ;
+---------------------+-----------+


+-------------------------------------------------+
; Other Routing Usage Summary                     ;
+-----------------------------+-------------------+
; Other Routing Resource Type ; Usage             ;
+-----------------------------+-------------------+
; Output enables              ; 1 / 6 ( 17 % )    ;
; PIA buffers                 ; 81 / 288 ( 28 % ) ;
; PIAs                        ; 81 / 288 ( 28 % ) ;
+-----------------------------+-------------------+


+-----------------------------------------------------------------------------+
; LAB External Interconnect                                                   ;
+-----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 10.12) ; Number of LABs  (Total = 5) ;
+-----------------------------------------------+-----------------------------+
; 0 - 1                                         ; 3                           ;
; 2 - 3                                         ; 0                           ;
; 4 - 5                                         ; 0                           ;
; 6 - 7                                         ; 1                           ;
; 8 - 9                                         ; 0                           ;
; 10 - 11                                       ; 1                           ;
; 12 - 13                                       ; 0                           ;
; 14 - 15                                       ; 0                           ;
; 16 - 17                                       ; 1                           ;
; 18 - 19                                       ; 0                           ;
; 20 - 21                                       ; 0                           ;
; 22 - 23                                       ; 1                           ;
; 24 - 25                                       ; 1                           ;
+-----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 5.50) ; Number of LABs  (Total = 6) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 2                           ;
; 1                                      ; 0                           ;
; 2                                      ; 2                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 2                           ;
; 7                                      ; 0                           ;
; 8                                      ; 0                           ;
; 9                                      ; 0                           ;
; 10                                     ; 0                           ;
; 11                                     ; 0                           ;
; 12                                     ; 1                           ;
; 13                                     ; 0                           ;
; 14                                     ; 0                           ;
; 15                                     ; 0                           ;
; 16                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                                                                                                                                                                                ; Output                                                                                                                                                                                                                                                                                                                                         ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC3        ; clk, A[6], A[5], WRn, A[7], IORQn, r_ctrl_fire                                                                                                                                                                                                                                                                                                       ; r_ctrl_fire, C7_FIRE                                                                                                                                                                                                                                                                                                                           ;
;  A  ; LC5        ; clk, A[6], A[5], WRn, A[7], IORQn, r_ctrl_arm                                                                                                                                                                                                                                                                                                        ; r_ctrl_arm, C4_ARM                                                                                                                                                                                                                                                                                                                             ;
;  D  ; LC64       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[13], r_reset_counter[12], r_reset_counter[11], r_reset_counter[10], r_reset_counter[9], r_reset_counter[8], r_reset_counter[6], r_reset_counter[7], r_reset_counter[4], r_reset_counter[5], r_reset_counter[2], r_reset_counter[3], r_reset_counter[0], r_reset_counter[1], r_reset_counter[14] ; r_reset_counter[14], r_reset_counter[15]                                                                                                                                                                                                                                                                                                       ;
;  D  ; LC55       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[12], r_reset_counter[11], r_reset_counter[10], r_reset_counter[9], r_reset_counter[8], r_reset_counter[6], r_reset_counter[7], r_reset_counter[4], r_reset_counter[5], r_reset_counter[2], r_reset_counter[3], r_reset_counter[0], r_reset_counter[1], r_reset_counter[13]                      ; r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                                                                                                                                                                                                                                                  ;
;  D  ; LC58       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[11], r_reset_counter[10], r_reset_counter[9], r_reset_counter[8], r_reset_counter[6], r_reset_counter[7], r_reset_counter[4], r_reset_counter[5], r_reset_counter[2], r_reset_counter[3], r_reset_counter[0], r_reset_counter[1], r_reset_counter[12]                                           ; r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                                                                                                                                                                                                                             ;
;  D  ; LC59       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[10], r_reset_counter[9], r_reset_counter[8], r_reset_counter[6], r_reset_counter[7], r_reset_counter[4], r_reset_counter[5], r_reset_counter[2], r_reset_counter[3], r_reset_counter[0], r_reset_counter[1], r_reset_counter[11]                                                                ; r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                                                                                                                                                                                                        ;
;  D  ; LC60       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[9], r_reset_counter[8], r_reset_counter[6], r_reset_counter[7], r_reset_counter[4], r_reset_counter[5], r_reset_counter[2], r_reset_counter[3], r_reset_counter[0], r_reset_counter[1], r_reset_counter[10]                                                                                     ; r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                                                                                                                                                                                   ;
;  D  ; LC56       ; clk, RESETn_SW, r_resetn, r_reset_counter[15]                                                                                                                                                                                                                                                                                                        ; r_resetn, RESETn                                                                                                                                                                                                                                                                                                                               ;
;  D  ; LC53       ; r_wait                                                                                                                                                                                                                                                                                                                                               ; WAITn                                                                                                                                                                                                                                                                                                                                          ;
;  D  ; LC49       ; RDn, A[13], A[14], A[15], MREQn, RFSHn                                                                                                                                                                                                                                                                                                               ; RAM_OEn                                                                                                                                                                                                                                                                                                                                        ;
;  D  ; LC63       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[8], r_reset_counter[6], r_reset_counter[7], r_reset_counter[4], r_reset_counter[5], r_reset_counter[2], r_reset_counter[3], r_reset_counter[0], r_reset_counter[1], r_reset_counter[9]                                                                                                          ; r_reset_counter[9], r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                                                                                                                                                               ;
;  D  ; LC50       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[6], r_reset_counter[7], r_reset_counter[4], r_reset_counter[5], r_reset_counter[2], r_reset_counter[3], r_reset_counter[0], r_reset_counter[1], r_reset_counter[8]                                                                                                                              ; r_reset_counter[8], r_reset_counter[9], r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                                                                                                                                           ;
;  D  ; LC51       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[6], r_reset_counter[5], r_reset_counter[4], r_reset_counter[3], r_reset_counter[2], r_reset_counter[0], r_reset_counter[1], r_reset_counter[7]                                                                                                                                                  ; r_reset_counter[7], r_reset_counter[8], r_reset_counter[9], r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                                                                                                                       ;
;  D  ; LC52       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[5], r_reset_counter[4], r_reset_counter[3], r_reset_counter[2], r_reset_counter[0], r_reset_counter[1], r_reset_counter[6]                                                                                                                                                                      ; r_reset_counter[6], r_reset_counter[7], r_reset_counter[8], r_reset_counter[9], r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                                                                                                   ;
;  D  ; LC54       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[3], r_reset_counter[2], r_reset_counter[0], r_reset_counter[1], r_reset_counter[4]                                                                                                                                                                                                              ; r_reset_counter[4], r_vdp_resetn, r_reset_counter[5], r_reset_counter[6], r_reset_counter[7], r_reset_counter[8], r_reset_counter[9], r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                                             ;
;  D  ; LC61       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[4], r_reset_counter[3], r_reset_counter[2], r_reset_counter[0], r_reset_counter[1], r_reset_counter[5]                                                                                                                                                                                          ; r_reset_counter[5], r_reset_counter[6], r_reset_counter[7], r_reset_counter[8], r_reset_counter[9], r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                                                                               ;
;  D  ; LC62       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[2], r_reset_counter[0], r_reset_counter[1], r_reset_counter[3]                                                                                                                                                                                                                                  ; r_reset_counter[3], r_reset_counter[4], r_reset_counter[5], r_reset_counter[6], r_reset_counter[7], r_reset_counter[8], r_reset_counter[9], r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                                       ;
;  D  ; LC57       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[14], r_reset_counter[13], r_reset_counter[12], r_reset_counter[11], r_reset_counter[10], r_reset_counter[9], r_reset_counter[8], r_reset_counter[6], r_reset_counter[7], r_reset_counter[4], r_reset_counter[5], r_reset_counter[2], r_reset_counter[3], r_reset_counter[0], r_reset_counter[1] ; r_reset_counter[0], r_reset_counter[1], r_reset_counter[2], r_reset_counter[3], r_reset_counter[4], r_reset_counter[5], r_reset_counter[6], r_reset_counter[7], r_reset_counter[8], r_reset_counter[9], r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15], r_resetn ;
;  E  ; LC69       ; C2P0, WRn, A[6], A[5], A[7], IORQn, A[1], C1P0                                                                                                                                                                                                                                                                                                       ; D[0]                                                                                                                                                                                                                                                                                                                                           ;
;  E  ; LC75       ; C2P1, WRn, A[6], A[5], A[7], IORQn, A[1], C1P1                                                                                                                                                                                                                                                                                                       ; D[2]                                                                                                                                                                                                                                                                                                                                           ;
;  E  ; LC80       ; C2P6, WRn, A[6], A[5], A[7], IORQn, A[1], C1P6                                                                                                                                                                                                                                                                                                       ; D[5]                                                                                                                                                                                                                                                                                                                                           ;
;  E  ; LC77       ; C2P5, WRn, A[6], A[5], A[7], IORQn, A[1], C1P5                                                                                                                                                                                                                                                                                                       ; D[6]                                                                                                                                                                                                                                                                                                                                           ;
;  E  ; LC72       ; C2P3, WRn, A[6], A[5], A[7], IORQn, A[1], C1P3                                                                                                                                                                                                                                                                                                       ; D[1]                                                                                                                                                                                                                                                                                                                                           ;
;  E  ; LC73       ; WRn, A[6], A[5], A[7], IORQn                                                                                                                                                                                                                                                                                                                         ; D[7], D[0]~57                                                                                                                                                                                                                                                                                                                                  ;
;  F  ; LC85       ; C2P2, WRn, A[6], A[5], A[7], IORQn, A[1], C1P2                                                                                                                                                                                                                                                                                                       ; D[3]                                                                                                                                                                                                                                                                                                                                           ;
;  F  ; LC93       ; clk, RESETn_SW, r_vdp_resetn, r_reset_counter[4]                                                                                                                                                                                                                                                                                                     ; r_vdp_resetn, VDP_RESETn                                                                                                                                                                                                                                                                                                                       ;
;  F  ; LC90       ; clk, r_reset_counter[15], r_reset_counter[0], RESETn_SW, r_reset_counter[1]                                                                                                                                                                                                                                                                          ; r_reset_counter[1], r_reset_counter[2], r_reset_counter[3], r_reset_counter[4], r_reset_counter[5], r_reset_counter[6], r_reset_counter[7], r_reset_counter[8], r_reset_counter[9], r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                               ;
;  F  ; LC91       ; WRn, A[6], A[5], A[7], IORQn                                                                                                                                                                                                                                                                                                                         ; SND_ENABLEn                                                                                                                                                                                                                                                                                                                                    ;
;  F  ; LC88       ; A[13], A[14], A[15], MREQn, RFSHn                                                                                                                                                                                                                                                                                                                    ; RAM_CSn                                                                                                                                                                                                                                                                                                                                        ;
;  F  ; LC92       ; clk, RESETn_SW, r_reset_counter[0], r_reset_counter[15]                                                                                                                                                                                                                                                                                              ; r_reset_counter[0], r_reset_counter[1], r_reset_counter[2], r_reset_counter[3], r_reset_counter[4], r_reset_counter[5], r_reset_counter[6], r_reset_counter[7], r_reset_counter[8], r_reset_counter[9], r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]           ;
;  F  ; LC81       ; clk, r_wait, M1n                                                                                                                                                                                                                                                                                                                                     ; r_wait, r_wait~4                                                                                                                                                                                                                                                                                                                               ;
;  F  ; LC89       ; clk, RESETn_SW, r_reset_counter[15], r_reset_counter[0], r_reset_counter[1], r_reset_counter[2]                                                                                                                                                                                                                                                      ; r_reset_counter[2], r_reset_counter[3], r_reset_counter[4], r_reset_counter[5], r_reset_counter[6], r_reset_counter[7], r_reset_counter[8], r_reset_counter[9], r_reset_counter[10], r_reset_counter[11], r_reset_counter[12], r_reset_counter[13], r_reset_counter[14], r_reset_counter[15]                                                   ;
;  F  ; LC86       ; A[15], MREQn, RFSHn, A[13], A[14]                                                                                                                                                                                                                                                                                                                    ; ROM_ENABLEn                                                                                                                                                                                                                                                                                                                                    ;
;  F  ; LC94       ;                                                                                                                                                                                                                                                                                                                                                      ; INTn                                                                                                                                                                                                                                                                                                                                           ;
;  F  ; LC83       ;                                                                                                                                                                                                                                                                                                                                                      ; D[4]                                                                                                                                                                                                                                                                                                                                           ;
;  F  ; LC96       ; D[0]~31                                                                                                                                                                                                                                                                                                                                              ; D[4], D[0], D[1], D[2], D[3], D[5], D[6]                                                                                                                                                                                                                                                                                                       ;
;  G  ; LC105      ; WRn, A[6], A[5], A[7], IORQn                                                                                                                                                                                                                                                                                                                         ; CSRn                                                                                                                                                                                                                                                                                                                                           ;
;  G  ; LC107      ; WRn, A[6], A[5], A[7], IORQn                                                                                                                                                                                                                                                                                                                         ; CSWn                                                                                                                                                                                                                                                                                                                                           ;
;  G  ; LC104      ; A[14], A[13], A[15], MREQn, RFSHn                                                                                                                                                                                                                                                                                                                    ; CS_hE000n                                                                                                                                                                                                                                                                                                                                      ;
;  G  ; LC99       ; A[14], A[13], A[15], MREQn, RFSHn                                                                                                                                                                                                                                                                                                                    ; CS_hA000n                                                                                                                                                                                                                                                                                                                                      ;
;  G  ; LC97       ; A[13], A[14], A[15], MREQn, RFSHn                                                                                                                                                                                                                                                                                                                    ; CS_hC000n                                                                                                                                                                                                                                                                                                                                      ;
;  G  ; LC101      ; A[15], MREQn, RFSHn, A[13], A[14]                                                                                                                                                                                                                                                                                                                    ; CS_h8000n                                                                                                                                                                                                                                                                                                                                      ;
;  H  ; LC128      ;                                                                                                                                                                                                                                                                                                                                                      ; TX                                                                                                                                                                                                                                                                                                                                             ;
;  H  ; LC125      ;                                                                                                                                                                                                                                                                                                                                                      ; BUSREQn                                                                                                                                                                                                                                                                                                                                        ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EPM7128SLC84-10 for design "portable_coleco"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "C1P8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "C2P8" is assigned to location or region, but does not exist in design
Warning (163076): Macrocell buffer inserted after node "D[0]~31"
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 441 megabytes
    Info: Processing ended: Sat Feb  3 12:29:56 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


