TimeQuest Timing Analyzer report for DE2_NET
Tue Mar 04 22:14:59 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'CLK'
 29. Fast Model Hold: 'CLK'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Output Enable Times
 36. Minimum Output Enable Times
 37. Output Disable Times
 38. Minimum Output Disable Times
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DE2_NET                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------+
; SDC File List                                                                                 ;
+-----------------------------------------------------------+--------+--------------------------+
; SDC File Path                                             ; Status ; Read at                  ;
+-----------------------------------------------------------+--------+--------------------------+
; system_0/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Tue Mar 04 22:14:58 2025 ;
; system_0/synthesis/submodules/system_0_cpu_0.sdc          ; OK     ; Tue Mar 04 22:14:58 2025 ;
+-----------------------------------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 110.01 MHz ; 110.01 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -8.090 ; -1994.948     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -968.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.090 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 9.107      ;
; -7.950 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[59]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 8.967      ;
; -7.941 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[43]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; 0.007      ; 8.984      ;
; -7.930 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[55]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; 0.012      ; 8.978      ;
; -7.928 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[59]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119] ; CLK          ; CLK         ; 1.000        ; -0.019     ; 8.945      ;
; -7.920 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[61]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; 0.032      ; 8.988      ;
; -7.919 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[43]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119] ; CLK          ; CLK         ; 1.000        ; 0.007      ; 8.962      ;
; -7.909 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[18]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[45]  ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.925      ;
; -7.906 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[102]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.013     ; 8.929      ;
; -7.903 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[1]   ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]  ; CLK          ; CLK         ; 1.000        ; 0.007      ; 8.946      ;
; -7.898 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[84]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.931      ;
; -7.874 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[23]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 8.911      ;
; -7.869 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[25]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.897      ;
; -7.868 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[126] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.014     ; 8.890      ;
; -7.856 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[15]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[45]  ; CLK          ; CLK         ; 1.000        ; -0.018     ; 8.874      ;
; -7.844 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[83]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[64]  ; CLK          ; CLK         ; 1.000        ; -0.012     ; 8.868      ;
; -7.841 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]  ; CLK          ; CLK         ; 1.000        ; -0.013     ; 8.864      ;
; -7.840 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[125]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.019     ; 8.857      ;
; -7.837 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 8.887      ;
; -7.835 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[10]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 8.872      ;
; -7.834 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[53]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.886      ;
; -7.833 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[26]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[121] ; CLK          ; CLK         ; 1.000        ; 0.019      ; 8.888      ;
; -7.832 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[110] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.014     ; 8.854      ;
; -7.831 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[104]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]  ; CLK          ; CLK         ; 1.000        ; -0.022     ; 8.845      ;
; -7.826 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[54]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.861      ;
; -7.824 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[7]   ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]  ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.876      ;
; -7.820 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[87]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 8.858      ;
; -7.809 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[46]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[74]  ; CLK          ; CLK         ; 1.000        ; 0.020      ; 8.865      ;
; -7.804 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[15]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]  ; CLK          ; CLK         ; 1.000        ; -0.029     ; 8.811      ;
; -7.804 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[10]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[45]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.830      ;
; -7.803 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[86]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 8.853      ;
; -7.802 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[107] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.834      ;
; -7.801 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[61]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; 0.032      ; 8.869      ;
; -7.796 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[104] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]  ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.812      ;
; -7.795 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[13]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]  ; CLK          ; CLK         ; 1.000        ; 0.023      ; 8.854      ;
; -7.793 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[83]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[64]  ; CLK          ; CLK         ; 1.000        ; 0.014      ; 8.843      ;
; -7.792 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[112]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.034     ; 8.794      ;
; -7.792 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[58]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.852      ;
; -7.787 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[54]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119] ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.815      ;
; -7.780 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[54]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[74]  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.808      ;
; -7.778 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[119] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.016     ; 8.798      ;
; -7.776 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[77]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[110] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.823      ;
; -7.775 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[13]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[81]  ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.841      ;
; -7.775 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[109] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.018     ; 8.793      ;
; -7.774 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[77]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ; CLK          ; CLK         ; 1.000        ; 0.015      ; 8.825      ;
; -7.774 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[77]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[107] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 8.808      ;
; -7.771 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[58]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.831      ;
; -7.770 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[1]                                            ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]  ; CLK          ; CLK         ; 1.000        ; -0.017     ; 8.789      ;
; -7.769 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[83]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[66]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.805      ;
; -7.768 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[86]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[107] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.800      ;
; -7.762 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[118]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.794      ;
; -7.760 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[46]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; 0.020      ; 8.816      ;
; -7.754 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[36]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; -0.013     ; 8.777      ;
; -7.753 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.779      ;
; -7.747 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[89]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[62]  ; CLK          ; CLK         ; 1.000        ; -0.025     ; 8.758      ;
; -7.744 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[118] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.776      ;
; -7.742 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[127]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.758      ;
; -7.740 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[74]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[63]  ; CLK          ; CLK         ; 1.000        ; -0.029     ; 8.747      ;
; -7.739 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[30]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 8.777      ;
; -7.738 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[46]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119] ; CLK          ; CLK         ; 1.000        ; 0.020      ; 8.794      ;
; -7.737 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[43]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 8.782      ;
; -7.737 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[2]                                            ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[45]  ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.769      ;
; -7.736 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[9]                                            ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]  ; CLK          ; CLK         ; 1.000        ; -0.018     ; 8.754      ;
; -7.731 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[61]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[116] ; CLK          ; CLK         ; 1.000        ; 0.030      ; 8.797      ;
; -7.730 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[46]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[79]  ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.779      ;
; -7.730 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[30]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]  ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.746      ;
; -7.730 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[80]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.769      ;
; -7.728 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[89]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[61]  ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.734      ;
; -7.727 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.776      ;
; -7.726 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[108] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.773      ;
; -7.726 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[34]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.768      ;
; -7.725 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[23]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 8.740      ;
; -7.724 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[106]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 8.724      ;
; -7.724 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[7]                                            ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]  ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.776      ;
; -7.722 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[21]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.749      ;
; -7.718 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[17]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.719      ;
; -7.718 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[83]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[66]  ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.780      ;
; -7.715 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[43]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 8.760      ;
; -7.714 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[53]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.766      ;
; -7.713 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[123]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[14]  ; CLK          ; CLK         ; 1.000        ; -0.022     ; 8.727      ;
; -7.712 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[13]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[45]  ; CLK          ; CLK         ; 1.000        ; 0.012      ; 8.760      ;
; -7.711 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[66]  ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.760      ;
; -7.706 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[77]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[64]  ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.745      ;
; -7.706 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[57]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[74]  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 8.740      ;
; -7.705 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[34]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.747      ;
; -7.702 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[18]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.729      ;
; -7.695 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[74]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[23]  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.723      ;
; -7.695 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[80]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 8.733      ;
; -7.693 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[21]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[45]  ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.709      ;
; -7.693 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[86]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.742      ;
; -7.692 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[86]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[108] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.739      ;
; -7.689 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[66]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 8.726      ;
; -7.689 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[59]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[116] ; CLK          ; CLK         ; 1.000        ; -0.021     ; 8.704      ;
; -7.687 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[127]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 8.684      ;
; -7.686 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[1]   ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[45]  ; CLK          ; CLK         ; 1.000        ; 0.018      ; 8.740      ;
; -7.685 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[110]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]  ; CLK          ; CLK         ; 1.000        ; -0.014     ; 8.707      ;
; -7.685 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[78]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[107] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 8.719      ;
; -7.682 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[93]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[110] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 8.727      ;
; -7.682 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[93]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.731      ;
; -7.681 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[23]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[45]  ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.707      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Controller:inv_Controller_inst|i[0]                            ; AES_decypher:Aes_decypher_inst|inv_Controller:inv_Controller_inst|i[0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; decypher_start_reg_input[0]                                                                       ; decypher_start_reg_input[0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[109] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[109] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[2]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[34]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[34]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[66]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[66]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[31]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[31]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[63]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[63]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[95]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[95]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[127] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[127] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[125] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[125] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[18]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[18]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[50]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[50]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[82]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[82]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[114] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[114] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[117] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[117] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[10]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[42]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[42]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[74]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[74]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[106] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[106] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[7]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[39]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[39]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[71]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[71]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[103] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[103] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[29]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[29]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[61]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[61]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[93]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[93]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[16]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[16]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[48]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[48]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[80]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[80]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[112] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[112] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[11]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[43]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[43]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[75]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[75]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[107] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[107] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[3]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[35]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[35]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[67]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[67]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[99]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[99]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[26]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[26]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[58]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[58]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[90]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[90]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[122] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[122] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[19]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[19]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[51]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[51]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[83]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[83]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[115] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[115] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[8]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[40]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[40]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[72]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[72]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[104] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[104] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[4]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[36]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[36]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[68]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[68]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[100] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[100] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[28]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[28]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[60]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[60]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[92]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[92]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[124] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[124] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[20]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[20]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[52]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[52]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[84]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[84]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[116] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[116] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[9]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[41]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[41]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[73]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[73]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[105] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[105] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[1]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[1]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[33]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[33]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[65]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[65]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[97]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[97]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[27]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[27]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[59]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[59]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[91]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[91]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[123] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[123] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[17]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[17]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[49]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[49]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[81]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[81]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[113] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[113] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[13]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[13]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[45]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[45]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[77]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[77]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[5]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[37]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[37]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[69]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[69]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[24]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[24]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[56]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[56]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[88]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[88]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[120] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[120] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[22]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[22]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[54]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[54]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[118] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[118] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[15]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[15]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[47]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[47]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[79]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[79]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[111] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[111] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[6]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[38]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[38]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[70]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[70]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[100] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[100] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[101] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[101] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[102] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[102] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[103] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[103] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[104] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[104] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[105] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[105] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[106] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[106] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[107] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[107] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[108] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[108] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[110] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[110] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[111] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[111] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[112] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[112] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[113] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[113] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[114] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[114] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[115] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[115] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[116] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[116] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[118] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[118] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[120] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[120] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[121] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[121] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[122] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[122] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[123] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[123] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[124] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[124] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[125] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[125] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[126] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[126] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[127] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[127] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[25]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[25]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[26]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[26]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[27]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[27]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[28]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[28]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[29]  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADD[*]         ; CLK        ; 10.037 ; 10.037 ; Rise       ; CLK             ;
;  ADD[0]        ; CLK        ; 9.497  ; 9.497  ; Rise       ; CLK             ;
;  ADD[1]        ; CLK        ; 9.705  ; 9.705  ; Rise       ; CLK             ;
;  ADD[2]        ; CLK        ; 9.403  ; 9.403  ; Rise       ; CLK             ;
;  ADD[3]        ; CLK        ; 9.305  ; 9.305  ; Rise       ; CLK             ;
;  ADD[4]        ; CLK        ; 9.069  ; 9.069  ; Rise       ; CLK             ;
;  ADD[5]        ; CLK        ; 10.037 ; 10.037 ; Rise       ; CLK             ;
; CS             ; CLK        ; 9.204  ; 9.204  ; Rise       ; CLK             ;
; RD_EN          ; CLK        ; 9.510  ; 9.510  ; Rise       ; CLK             ;
; RST_N          ; CLK        ; 9.687  ; 9.687  ; Rise       ; CLK             ;
; WRITEDATA[*]   ; CLK        ; 5.813  ; 5.813  ; Rise       ; CLK             ;
;  WRITEDATA[0]  ; CLK        ; 4.455  ; 4.455  ; Rise       ; CLK             ;
;  WRITEDATA[1]  ; CLK        ; 5.736  ; 5.736  ; Rise       ; CLK             ;
;  WRITEDATA[2]  ; CLK        ; 4.438  ; 4.438  ; Rise       ; CLK             ;
;  WRITEDATA[3]  ; CLK        ; 4.519  ; 4.519  ; Rise       ; CLK             ;
;  WRITEDATA[4]  ; CLK        ; 4.744  ; 4.744  ; Rise       ; CLK             ;
;  WRITEDATA[5]  ; CLK        ; 4.708  ; 4.708  ; Rise       ; CLK             ;
;  WRITEDATA[6]  ; CLK        ; 4.517  ; 4.517  ; Rise       ; CLK             ;
;  WRITEDATA[7]  ; CLK        ; 4.442  ; 4.442  ; Rise       ; CLK             ;
;  WRITEDATA[8]  ; CLK        ; 4.691  ; 4.691  ; Rise       ; CLK             ;
;  WRITEDATA[9]  ; CLK        ; 4.857  ; 4.857  ; Rise       ; CLK             ;
;  WRITEDATA[10] ; CLK        ; 4.684  ; 4.684  ; Rise       ; CLK             ;
;  WRITEDATA[11] ; CLK        ; 3.971  ; 3.971  ; Rise       ; CLK             ;
;  WRITEDATA[12] ; CLK        ; 4.779  ; 4.779  ; Rise       ; CLK             ;
;  WRITEDATA[13] ; CLK        ; 4.790  ; 4.790  ; Rise       ; CLK             ;
;  WRITEDATA[14] ; CLK        ; 5.052  ; 5.052  ; Rise       ; CLK             ;
;  WRITEDATA[15] ; CLK        ; 4.638  ; 4.638  ; Rise       ; CLK             ;
;  WRITEDATA[16] ; CLK        ; 4.295  ; 4.295  ; Rise       ; CLK             ;
;  WRITEDATA[17] ; CLK        ; 4.984  ; 4.984  ; Rise       ; CLK             ;
;  WRITEDATA[18] ; CLK        ; 5.813  ; 5.813  ; Rise       ; CLK             ;
;  WRITEDATA[19] ; CLK        ; 4.650  ; 4.650  ; Rise       ; CLK             ;
;  WRITEDATA[20] ; CLK        ; 4.573  ; 4.573  ; Rise       ; CLK             ;
;  WRITEDATA[21] ; CLK        ; 5.042  ; 5.042  ; Rise       ; CLK             ;
;  WRITEDATA[22] ; CLK        ; 4.633  ; 4.633  ; Rise       ; CLK             ;
;  WRITEDATA[23] ; CLK        ; 4.908  ; 4.908  ; Rise       ; CLK             ;
;  WRITEDATA[24] ; CLK        ; 4.795  ; 4.795  ; Rise       ; CLK             ;
;  WRITEDATA[25] ; CLK        ; 4.623  ; 4.623  ; Rise       ; CLK             ;
;  WRITEDATA[26] ; CLK        ; 4.714  ; 4.714  ; Rise       ; CLK             ;
;  WRITEDATA[27] ; CLK        ; 4.384  ; 4.384  ; Rise       ; CLK             ;
;  WRITEDATA[28] ; CLK        ; 5.203  ; 5.203  ; Rise       ; CLK             ;
;  WRITEDATA[29] ; CLK        ; 4.372  ; 4.372  ; Rise       ; CLK             ;
;  WRITEDATA[30] ; CLK        ; 5.136  ; 5.136  ; Rise       ; CLK             ;
;  WRITEDATA[31] ; CLK        ; 4.697  ; 4.697  ; Rise       ; CLK             ;
; WR_EN          ; CLK        ; 9.892  ; 9.892  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADD[*]         ; CLK        ; -4.276 ; -4.276 ; Rise       ; CLK             ;
;  ADD[0]        ; CLK        ; -4.725 ; -4.725 ; Rise       ; CLK             ;
;  ADD[1]        ; CLK        ; -4.660 ; -4.660 ; Rise       ; CLK             ;
;  ADD[2]        ; CLK        ; -4.276 ; -4.276 ; Rise       ; CLK             ;
;  ADD[3]        ; CLK        ; -4.519 ; -4.519 ; Rise       ; CLK             ;
;  ADD[4]        ; CLK        ; -4.330 ; -4.330 ; Rise       ; CLK             ;
;  ADD[5]        ; CLK        ; -4.827 ; -4.827 ; Rise       ; CLK             ;
; CS             ; CLK        ; -3.355 ; -3.355 ; Rise       ; CLK             ;
; RD_EN          ; CLK        ; -3.638 ; -3.638 ; Rise       ; CLK             ;
; RST_N          ; CLK        ; -3.833 ; -3.833 ; Rise       ; CLK             ;
; WRITEDATA[*]   ; CLK        ; -3.248 ; -3.248 ; Rise       ; CLK             ;
;  WRITEDATA[0]  ; CLK        ; -3.498 ; -3.498 ; Rise       ; CLK             ;
;  WRITEDATA[1]  ; CLK        ; -3.431 ; -3.431 ; Rise       ; CLK             ;
;  WRITEDATA[2]  ; CLK        ; -3.381 ; -3.381 ; Rise       ; CLK             ;
;  WRITEDATA[3]  ; CLK        ; -3.649 ; -3.649 ; Rise       ; CLK             ;
;  WRITEDATA[4]  ; CLK        ; -3.386 ; -3.386 ; Rise       ; CLK             ;
;  WRITEDATA[5]  ; CLK        ; -3.320 ; -3.320 ; Rise       ; CLK             ;
;  WRITEDATA[6]  ; CLK        ; -3.275 ; -3.275 ; Rise       ; CLK             ;
;  WRITEDATA[7]  ; CLK        ; -3.248 ; -3.248 ; Rise       ; CLK             ;
;  WRITEDATA[8]  ; CLK        ; -3.327 ; -3.327 ; Rise       ; CLK             ;
;  WRITEDATA[9]  ; CLK        ; -3.511 ; -3.511 ; Rise       ; CLK             ;
;  WRITEDATA[10] ; CLK        ; -3.370 ; -3.370 ; Rise       ; CLK             ;
;  WRITEDATA[11] ; CLK        ; -3.364 ; -3.364 ; Rise       ; CLK             ;
;  WRITEDATA[12] ; CLK        ; -3.400 ; -3.400 ; Rise       ; CLK             ;
;  WRITEDATA[13] ; CLK        ; -3.289 ; -3.289 ; Rise       ; CLK             ;
;  WRITEDATA[14] ; CLK        ; -3.453 ; -3.453 ; Rise       ; CLK             ;
;  WRITEDATA[15] ; CLK        ; -3.591 ; -3.591 ; Rise       ; CLK             ;
;  WRITEDATA[16] ; CLK        ; -3.702 ; -3.702 ; Rise       ; CLK             ;
;  WRITEDATA[17] ; CLK        ; -4.075 ; -4.075 ; Rise       ; CLK             ;
;  WRITEDATA[18] ; CLK        ; -3.748 ; -3.748 ; Rise       ; CLK             ;
;  WRITEDATA[19] ; CLK        ; -3.711 ; -3.711 ; Rise       ; CLK             ;
;  WRITEDATA[20] ; CLK        ; -3.738 ; -3.738 ; Rise       ; CLK             ;
;  WRITEDATA[21] ; CLK        ; -3.654 ; -3.654 ; Rise       ; CLK             ;
;  WRITEDATA[22] ; CLK        ; -3.387 ; -3.387 ; Rise       ; CLK             ;
;  WRITEDATA[23] ; CLK        ; -3.599 ; -3.599 ; Rise       ; CLK             ;
;  WRITEDATA[24] ; CLK        ; -3.431 ; -3.431 ; Rise       ; CLK             ;
;  WRITEDATA[25] ; CLK        ; -3.324 ; -3.324 ; Rise       ; CLK             ;
;  WRITEDATA[26] ; CLK        ; -3.429 ; -3.429 ; Rise       ; CLK             ;
;  WRITEDATA[27] ; CLK        ; -3.537 ; -3.537 ; Rise       ; CLK             ;
;  WRITEDATA[28] ; CLK        ; -3.677 ; -3.677 ; Rise       ; CLK             ;
;  WRITEDATA[29] ; CLK        ; -3.603 ; -3.603 ; Rise       ; CLK             ;
;  WRITEDATA[30] ; CLK        ; -4.218 ; -4.218 ; Rise       ; CLK             ;
;  WRITEDATA[31] ; CLK        ; -3.396 ; -3.396 ; Rise       ; CLK             ;
; WR_EN          ; CLK        ; -4.008 ; -4.008 ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; READDATA[*]   ; CLK        ; 7.985 ; 7.985 ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 7.688 ; 7.688 ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 7.512 ; 7.512 ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 7.031 ; 7.031 ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 7.356 ; 7.356 ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 7.013 ; 7.013 ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 7.190 ; 7.190 ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 7.272 ; 7.272 ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 7.308 ; 7.308 ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 7.484 ; 7.484 ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 7.273 ; 7.273 ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 6.997 ; 6.997 ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 7.004 ; 7.004 ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 7.010 ; 7.010 ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 6.999 ; 6.999 ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 7.362 ; 7.362 ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 7.712 ; 7.712 ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 7.381 ; 7.381 ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 7.985 ; 7.985 ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 7.352 ; 7.352 ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 7.275 ; 7.275 ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 7.574 ; 7.574 ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 7.037 ; 7.037 ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 7.551 ; 7.551 ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 7.030 ; 7.030 ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 7.475 ; 7.475 ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 7.306 ; 7.306 ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 7.322 ; 7.322 ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 7.720 ; 7.720 ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 7.284 ; 7.284 ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 7.515 ; 7.515 ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 7.265 ; 7.265 ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 7.413 ; 7.413 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; READDATA[*]   ; CLK        ; 6.997 ; 6.997 ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 7.688 ; 7.688 ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 7.512 ; 7.512 ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 7.031 ; 7.031 ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 7.356 ; 7.356 ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 7.013 ; 7.013 ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 7.190 ; 7.190 ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 7.272 ; 7.272 ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 7.308 ; 7.308 ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 7.484 ; 7.484 ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 7.273 ; 7.273 ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 6.997 ; 6.997 ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 7.004 ; 7.004 ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 7.010 ; 7.010 ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 6.999 ; 6.999 ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 7.362 ; 7.362 ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 7.712 ; 7.712 ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 7.381 ; 7.381 ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 7.985 ; 7.985 ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 7.352 ; 7.352 ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 7.275 ; 7.275 ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 7.574 ; 7.574 ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 7.037 ; 7.037 ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 7.551 ; 7.551 ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 7.030 ; 7.030 ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 7.475 ; 7.475 ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 7.306 ; 7.306 ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 7.322 ; 7.322 ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 7.720 ; 7.720 ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 7.284 ; 7.284 ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 7.515 ; 7.515 ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 7.265 ; 7.265 ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 7.413 ; 7.413 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; READDATA[*]   ; CLK        ; 6.303 ;      ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 6.587 ;      ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 6.521 ;      ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 6.318 ;      ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 6.315 ;      ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 6.327 ;      ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 6.305 ;      ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 6.561 ;      ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 7.527 ;      ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 7.593 ;      ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 6.306 ;      ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 6.313 ;      ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 6.525 ;      ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 6.528 ;      ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 6.324 ;      ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 6.305 ;      ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 7.352 ;      ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 6.570 ;      ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 6.326 ;      ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 6.303 ;      ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 6.327 ;      ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 6.317 ;      ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 6.329 ;      ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 6.950 ;      ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 6.332 ;      ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 7.469 ;      ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 6.566 ;      ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 6.303 ;      ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 7.380 ;      ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 6.562 ;      ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 6.321 ;      ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 7.205 ;      ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 6.304 ;      ; Rise       ; CLK             ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; READDATA[*]   ; CLK        ; 6.303 ;      ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 6.587 ;      ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 6.521 ;      ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 6.318 ;      ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 6.315 ;      ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 6.327 ;      ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 6.305 ;      ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 6.561 ;      ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 7.527 ;      ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 7.593 ;      ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 6.306 ;      ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 6.313 ;      ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 6.525 ;      ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 6.528 ;      ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 6.324 ;      ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 6.305 ;      ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 7.352 ;      ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 6.570 ;      ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 6.326 ;      ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 6.303 ;      ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 6.327 ;      ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 6.317 ;      ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 6.329 ;      ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 6.950 ;      ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 6.332 ;      ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 7.469 ;      ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 6.566 ;      ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 6.303 ;      ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 7.380 ;      ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 6.562 ;      ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 6.321 ;      ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 7.205 ;      ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 6.304 ;      ; Rise       ; CLK             ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; READDATA[*]   ; CLK        ; 6.303     ;           ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 6.587     ;           ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 6.521     ;           ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 6.318     ;           ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 6.315     ;           ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 6.327     ;           ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 6.305     ;           ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 6.561     ;           ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 7.527     ;           ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 7.593     ;           ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 6.306     ;           ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 6.313     ;           ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 6.525     ;           ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 6.528     ;           ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 6.324     ;           ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 6.305     ;           ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 7.352     ;           ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 6.570     ;           ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 6.326     ;           ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 6.303     ;           ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 6.327     ;           ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 6.317     ;           ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 6.329     ;           ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 6.950     ;           ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 6.332     ;           ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 7.469     ;           ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 6.566     ;           ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 6.303     ;           ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 7.380     ;           ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 6.562     ;           ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 6.321     ;           ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 7.205     ;           ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 6.304     ;           ; Rise       ; CLK             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; READDATA[*]   ; CLK        ; 6.303     ;           ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 6.587     ;           ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 6.521     ;           ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 6.318     ;           ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 6.315     ;           ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 6.327     ;           ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 6.305     ;           ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 6.561     ;           ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 7.527     ;           ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 7.593     ;           ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 6.306     ;           ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 6.313     ;           ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 6.525     ;           ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 6.528     ;           ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 6.324     ;           ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 6.305     ;           ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 7.352     ;           ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 6.570     ;           ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 6.326     ;           ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 6.303     ;           ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 6.327     ;           ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 6.317     ;           ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 6.329     ;           ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 6.950     ;           ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 6.332     ;           ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 7.469     ;           ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 6.566     ;           ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 6.303     ;           ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 7.380     ;           ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 6.562     ;           ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 6.321     ;           ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 7.205     ;           ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 6.304     ;           ; Rise       ; CLK             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.994 ; -675.721      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -968.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.994 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[43]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.030      ;
; -2.987 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[15]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]                                          ; CLK          ; CLK         ; 1.000        ; -0.027     ; 3.992      ;
; -2.982 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[59]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; -0.018     ; 3.996      ;
; -2.978 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[43]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119]                                         ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.014      ;
; -2.974 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]                                          ; CLK          ; CLK         ; 1.000        ; -0.015     ; 3.991      ;
; -2.966 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[59]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119]                                         ; CLK          ; CLK         ; 1.000        ; -0.018     ; 3.980      ;
; -2.948 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[1]   ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]                                          ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.986      ;
; -2.936 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[25]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]                                          ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.961      ;
; -2.930 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[15]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[45]                                          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 3.946      ;
; -2.930 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[102]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]                                          ; CLK          ; CLK         ; 1.000        ; -0.010     ; 3.952      ;
; -2.923 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[64]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[25] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.955      ;
; -2.923 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[55]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; 0.011      ; 3.966      ;
; -2.919 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[87]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]                                          ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.952      ;
; -2.917 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[18]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[45]                                          ; CLK          ; CLK         ; 1.000        ; -0.018     ; 3.931      ;
; -2.915 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[61]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; 0.027      ; 3.974      ;
; -2.914 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[54]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[74]                                          ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.939      ;
; -2.912 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[108] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[14]                                          ; CLK          ; CLK         ; 1.000        ; 0.003      ; 3.947      ;
; -2.904 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[97]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[12]                                          ; CLK          ; CLK         ; 1.000        ; 0.015      ; 3.951      ;
; -2.901 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[54]                                          ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.933      ;
; -2.900 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[34]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[74]                                          ; CLK          ; CLK         ; 1.000        ; 0.007      ; 3.939      ;
; -2.898 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[84]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]                                          ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.926      ;
; -2.897 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[104]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]                                          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 3.908      ;
; -2.896 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[80]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]                                          ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.929      ;
; -2.895 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[89]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[61]                                          ; CLK          ; CLK         ; 1.000        ; -0.027     ; 3.900      ;
; -2.895 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[53]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; 0.012      ; 3.939      ;
; -2.891 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[83]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[64]                                          ; CLK          ; CLK         ; 1.000        ; -0.011     ; 3.912      ;
; -2.891 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[126] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]                                          ; CLK          ; CLK         ; 1.000        ; -0.011     ; 3.912      ;
; -2.890 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[36]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; -0.012     ; 3.910      ;
; -2.888 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[80]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[64]                                          ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.912      ;
; -2.887 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[43]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[27]                                          ; CLK          ; CLK         ; 1.000        ; -0.023     ; 3.896      ;
; -2.887 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[46]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[74]                                          ; CLK          ; CLK         ; 1.000        ; 0.019      ; 3.938      ;
; -2.886 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]                                          ; CLK          ; CLK         ; 1.000        ; -0.010     ; 3.908      ;
; -2.886 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[77]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]                                          ; CLK          ; CLK         ; 1.000        ; 0.012      ; 3.930      ;
; -2.886 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[127]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[12]                                          ; CLK          ; CLK         ; 1.000        ; -0.009     ; 3.909      ;
; -2.884 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[104]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[9]                                           ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.913      ;
; -2.884 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[26]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[121]                                         ; CLK          ; CLK         ; 1.000        ; 0.017      ; 3.933      ;
; -2.884 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[9]                                            ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]                                          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 3.900      ;
; -2.884 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[97]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[12]                                          ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.914      ;
; -2.882 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[1]                                            ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]                                          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 3.898      ;
; -2.880 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[110] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]                                          ; CLK          ; CLK         ; 1.000        ; -0.011     ; 3.901      ;
; -2.879 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[54]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119]                                         ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.903      ;
; -2.879 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[10]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[45]                                          ; CLK          ; CLK         ; 1.000        ; -0.006     ; 3.905      ;
; -2.878 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[23]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]                                          ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.912      ;
; -2.877 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[72]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[61]                                          ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.864      ;
; -2.876 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[89]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[63]                                          ; CLK          ; CLK         ; 1.000        ; -0.023     ; 3.885      ;
; -2.876 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[125]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]                                          ; CLK          ; CLK         ; 1.000        ; -0.017     ; 3.891      ;
; -2.876 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[42]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[74]                                          ; CLK          ; CLK         ; 1.000        ; 0.008      ; 3.916      ;
; -2.875 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[59]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[27]                                          ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.862      ;
; -2.874 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[34]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.912      ;
; -2.874 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[30]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]                                          ; CLK          ; CLK         ; 1.000        ; -0.018     ; 3.888      ;
; -2.874 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[61]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; 0.027      ; 3.933      ;
; -2.872 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[54]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[74]                                          ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.897      ;
; -2.872 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[108]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[14]                                          ; CLK          ; CLK         ; 1.000        ; -0.018     ; 3.886      ;
; -2.871 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[43]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.909      ;
; -2.871 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[17]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]                                          ; CLK          ; CLK         ; 1.000        ; -0.031     ; 3.872      ;
; -2.871 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[104] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]                                          ; CLK          ; CLK         ; 1.000        ; -0.019     ; 3.884      ;
; -2.869 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[77]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[107]                                         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.899      ;
; -2.869 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[80]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]                                          ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.903      ;
; -2.869 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[10]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[85]                                          ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.905      ;
; -2.868 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[58]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; 0.020      ; 3.920      ;
; -2.868 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[23]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[47]                                          ; CLK          ; CLK         ; 1.000        ; -0.019     ; 3.881      ;
; -2.867 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[74]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[63]                                          ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.874      ;
; -2.866 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]                                          ; CLK          ; CLK         ; 1.000        ; 0.010      ; 3.908      ;
; -2.864 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[112]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]                                          ; CLK          ; CLK         ; 1.000        ; -0.028     ; 3.868      ;
; -2.864 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[57]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[74]                                          ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.896      ;
; -2.863 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[77]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[63]                                          ; CLK          ; CLK         ; 1.000        ; -0.019     ; 3.876      ;
; -2.861 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[23]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[1]                                           ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.890      ;
; -2.861 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[80]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[64]                                          ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.886      ;
; -2.859 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[127]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]                                          ; CLK          ; CLK         ; 1.000        ; -0.018     ; 3.873      ;
; -2.858 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[104] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[9]                                           ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.889      ;
; -2.857 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[102]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[54]                                          ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.894      ;
; -2.857 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[83]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[64]                                          ; CLK          ; CLK         ; 1.000        ; 0.013      ; 3.902      ;
; -2.857 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[93]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]                                          ; CLK          ; CLK         ; 1.000        ; 0.011      ; 3.900      ;
; -2.855 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[43]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119]                                         ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.893      ;
; -2.855 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[108] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]                                          ; CLK          ; CLK         ; 1.000        ; -0.011     ; 3.876      ;
; -2.855 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[127]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 3.851      ;
; -2.855 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[86]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]                                          ; CLK          ; CLK         ; 1.000        ; 0.010      ; 3.897      ;
; -2.854 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109]                                         ; CLK          ; CLK         ; 1.000        ; 0.010      ; 3.896      ;
; -2.853 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[13]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[81]                                          ; CLK          ; CLK         ; 1.000        ; 0.028      ; 3.913      ;
; -2.852 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[53]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; 0.012      ; 3.896      ;
; -2.851 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[77]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[110]                                         ; CLK          ; CLK         ; 1.000        ; 0.008      ; 3.891      ;
; -2.851 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[93]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[63]                                          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 3.863      ;
; -2.850 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[119] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]                                          ; CLK          ; CLK         ; 1.000        ; -0.013     ; 3.869      ;
; -2.850 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[77]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[64]                                          ; CLK          ; CLK         ; 1.000        ; 0.003      ; 3.885      ;
; -2.850 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[107]                                         ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.878      ;
; -2.849 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[58]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119]                                         ; CLK          ; CLK         ; 1.000        ; 0.020      ; 3.901      ;
; -2.848 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[69]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[28] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.877      ;
; -2.848 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[118]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]                                          ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.876      ;
; -2.848 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[118] ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[52]                                          ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.876      ;
; -2.848 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[61]                                          ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.855      ;
; -2.848 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[76]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[110]                                         ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.872      ;
; -2.847 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[60]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[74]                                          ; CLK          ; CLK         ; 1.000        ; -0.006     ; 3.873      ;
; -2.846 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[46]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117]                                         ; CLK          ; CLK         ; 1.000        ; 0.018      ; 3.896      ;
; -2.845 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[43]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[116]                                         ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.879      ;
; -2.844 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[76]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[104]                                         ; CLK          ; CLK         ; 1.000        ; -0.016     ; 3.860      ;
; -2.844 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[123]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[14]                                          ; CLK          ; CLK         ; 1.000        ; -0.022     ; 3.854      ;
; -2.844 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[15]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[1]                                           ; CLK          ; CLK         ; 1.000        ; -0.011     ; 3.865      ;
; -2.843 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[77]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[108]                                         ; CLK          ; CLK         ; 1.000        ; 0.011      ; 3.886      ;
; -2.843 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[103]                                          ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[54]                                          ; CLK          ; CLK         ; 1.000        ; 0.015      ; 3.890      ;
; -2.843 ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[89]                                           ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[61]                                          ; CLK          ; CLK         ; 1.000        ; -0.027     ; 3.848      ;
+--------+---------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Controller:inv_Controller_inst|i[0]                            ; AES_decypher:Aes_decypher_inst|inv_Controller:inv_Controller_inst|i[0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; decypher_start_reg_input[0]                                                                       ; decypher_start_reg_input[0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[109] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[109] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[2]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[2]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[34]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[34]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[66]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[66]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[31]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[31]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[63]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[63]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[95]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[95]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[127] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[127] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[125] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[125] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[18]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[18]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[50]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[50]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[82]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[82]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[114] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[114] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[117] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[117] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[10]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[10]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[42]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[42]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[74]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[74]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[106] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[106] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[7]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[7]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[39]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[39]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[71]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[71]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[103] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[103] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[29]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[29]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[61]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[61]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[93]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[93]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[16]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[16]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[48]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[48]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[80]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[80]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[112] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[112] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[11]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[11]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[43]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[43]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[75]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[75]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[107] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[107] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[3]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[3]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[35]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[35]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[67]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[67]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[99]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[99]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[26]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[26]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[58]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[58]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[90]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[90]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[122] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[122] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[19]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[19]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[51]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[51]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[83]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[83]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[115] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[115] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[8]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[8]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[40]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[40]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[72]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[72]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[104] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[104] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[4]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[4]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[36]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[36]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[68]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[68]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[100] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[100] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[28]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[28]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[60]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[60]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[92]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[92]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[124] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[124] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[20]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[20]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[52]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[52]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[84]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[84]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[116] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[116] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[9]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[9]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[41]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[41]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[73]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[73]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[105] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[105] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[1]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[1]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[33]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[33]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[65]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[65]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[97]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[97]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[27]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[27]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[59]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[59]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[91]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[91]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[123] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[123] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[17]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[17]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[49]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[49]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[81]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[81]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[113] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[113] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[13]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[13]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[45]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[45]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[77]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[77]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[5]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[5]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[37]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[37]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[69]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[69]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[24]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[24]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[56]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[56]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[88]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[88]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[120] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[120] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[22]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[22]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[54]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[54]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[86]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[118] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[118] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[15]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[15]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[47]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[47]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[79]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[79]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[111] ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[111] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[6]   ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[6]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[38]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[38]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[70]  ; AES_decypher:Aes_decypher_inst|inv_Key_scheduler:inv_Key_scheduler_inst|Reg:reg_inst|content[70]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[100] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[100] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[101] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[101] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[102] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[102] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[103] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[103] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[104] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[104] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[105] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[105] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[106] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[106] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[107] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[107] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[108] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[108] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[109] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[110] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[110] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[111] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[111] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[112] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[112] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[113] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[113] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[114] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[114] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[115] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[115] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[116] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[116] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[117] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[118] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[118] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[119] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[120] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[120] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[121] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[121] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[122] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[122] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[123] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[123] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[124] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[124] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[125] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[125] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[126] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[126] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[127] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[127] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[25]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[25]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[26]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[26]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[27]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[27]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[28]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[28]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; AES_decypher:Aes_decypher_inst|Reg:Reg_inst|content[29]  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ADD[*]         ; CLK        ; 5.145 ; 5.145 ; Rise       ; CLK             ;
;  ADD[0]        ; CLK        ; 4.918 ; 4.918 ; Rise       ; CLK             ;
;  ADD[1]        ; CLK        ; 5.026 ; 5.026 ; Rise       ; CLK             ;
;  ADD[2]        ; CLK        ; 4.879 ; 4.879 ; Rise       ; CLK             ;
;  ADD[3]        ; CLK        ; 4.809 ; 4.809 ; Rise       ; CLK             ;
;  ADD[4]        ; CLK        ; 4.744 ; 4.744 ; Rise       ; CLK             ;
;  ADD[5]        ; CLK        ; 5.145 ; 5.145 ; Rise       ; CLK             ;
; CS             ; CLK        ; 4.780 ; 4.780 ; Rise       ; CLK             ;
; RD_EN          ; CLK        ; 4.871 ; 4.871 ; Rise       ; CLK             ;
; RST_N          ; CLK        ; 4.987 ; 4.987 ; Rise       ; CLK             ;
; WRITEDATA[*]   ; CLK        ; 3.085 ; 3.085 ; Rise       ; CLK             ;
;  WRITEDATA[0]  ; CLK        ; 2.414 ; 2.414 ; Rise       ; CLK             ;
;  WRITEDATA[1]  ; CLK        ; 3.085 ; 3.085 ; Rise       ; CLK             ;
;  WRITEDATA[2]  ; CLK        ; 2.404 ; 2.404 ; Rise       ; CLK             ;
;  WRITEDATA[3]  ; CLK        ; 2.405 ; 2.405 ; Rise       ; CLK             ;
;  WRITEDATA[4]  ; CLK        ; 2.580 ; 2.580 ; Rise       ; CLK             ;
;  WRITEDATA[5]  ; CLK        ; 2.535 ; 2.535 ; Rise       ; CLK             ;
;  WRITEDATA[6]  ; CLK        ; 2.442 ; 2.442 ; Rise       ; CLK             ;
;  WRITEDATA[7]  ; CLK        ; 2.383 ; 2.383 ; Rise       ; CLK             ;
;  WRITEDATA[8]  ; CLK        ; 2.535 ; 2.535 ; Rise       ; CLK             ;
;  WRITEDATA[9]  ; CLK        ; 2.640 ; 2.640 ; Rise       ; CLK             ;
;  WRITEDATA[10] ; CLK        ; 2.501 ; 2.501 ; Rise       ; CLK             ;
;  WRITEDATA[11] ; CLK        ; 2.130 ; 2.130 ; Rise       ; CLK             ;
;  WRITEDATA[12] ; CLK        ; 2.608 ; 2.608 ; Rise       ; CLK             ;
;  WRITEDATA[13] ; CLK        ; 2.550 ; 2.550 ; Rise       ; CLK             ;
;  WRITEDATA[14] ; CLK        ; 2.699 ; 2.699 ; Rise       ; CLK             ;
;  WRITEDATA[15] ; CLK        ; 2.461 ; 2.461 ; Rise       ; CLK             ;
;  WRITEDATA[16] ; CLK        ; 2.340 ; 2.340 ; Rise       ; CLK             ;
;  WRITEDATA[17] ; CLK        ; 2.627 ; 2.627 ; Rise       ; CLK             ;
;  WRITEDATA[18] ; CLK        ; 3.042 ; 3.042 ; Rise       ; CLK             ;
;  WRITEDATA[19] ; CLK        ; 2.488 ; 2.488 ; Rise       ; CLK             ;
;  WRITEDATA[20] ; CLK        ; 2.477 ; 2.477 ; Rise       ; CLK             ;
;  WRITEDATA[21] ; CLK        ; 2.685 ; 2.685 ; Rise       ; CLK             ;
;  WRITEDATA[22] ; CLK        ; 2.517 ; 2.517 ; Rise       ; CLK             ;
;  WRITEDATA[23] ; CLK        ; 2.639 ; 2.639 ; Rise       ; CLK             ;
;  WRITEDATA[24] ; CLK        ; 2.612 ; 2.612 ; Rise       ; CLK             ;
;  WRITEDATA[25] ; CLK        ; 2.502 ; 2.502 ; Rise       ; CLK             ;
;  WRITEDATA[26] ; CLK        ; 2.508 ; 2.508 ; Rise       ; CLK             ;
;  WRITEDATA[27] ; CLK        ; 2.317 ; 2.317 ; Rise       ; CLK             ;
;  WRITEDATA[28] ; CLK        ; 2.798 ; 2.798 ; Rise       ; CLK             ;
;  WRITEDATA[29] ; CLK        ; 2.373 ; 2.373 ; Rise       ; CLK             ;
;  WRITEDATA[30] ; CLK        ; 2.731 ; 2.731 ; Rise       ; CLK             ;
;  WRITEDATA[31] ; CLK        ; 2.508 ; 2.508 ; Rise       ; CLK             ;
; WR_EN          ; CLK        ; 5.102 ; 5.102 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADD[*]         ; CLK        ; -2.258 ; -2.258 ; Rise       ; CLK             ;
;  ADD[0]        ; CLK        ; -2.431 ; -2.431 ; Rise       ; CLK             ;
;  ADD[1]        ; CLK        ; -2.404 ; -2.404 ; Rise       ; CLK             ;
;  ADD[2]        ; CLK        ; -2.258 ; -2.258 ; Rise       ; CLK             ;
;  ADD[3]        ; CLK        ; -2.329 ; -2.329 ; Rise       ; CLK             ;
;  ADD[4]        ; CLK        ; -2.265 ; -2.265 ; Rise       ; CLK             ;
;  ADD[5]        ; CLK        ; -2.471 ; -2.471 ; Rise       ; CLK             ;
; CS             ; CLK        ; -1.821 ; -1.821 ; Rise       ; CLK             ;
; RD_EN          ; CLK        ; -1.944 ; -1.944 ; Rise       ; CLK             ;
; RST_N          ; CLK        ; -2.070 ; -2.070 ; Rise       ; CLK             ;
; WRITEDATA[*]   ; CLK        ; -1.760 ; -1.760 ; Rise       ; CLK             ;
;  WRITEDATA[0]  ; CLK        ; -1.854 ; -1.854 ; Rise       ; CLK             ;
;  WRITEDATA[1]  ; CLK        ; -1.895 ; -1.895 ; Rise       ; CLK             ;
;  WRITEDATA[2]  ; CLK        ; -1.834 ; -1.834 ; Rise       ; CLK             ;
;  WRITEDATA[3]  ; CLK        ; -1.942 ; -1.942 ; Rise       ; CLK             ;
;  WRITEDATA[4]  ; CLK        ; -1.847 ; -1.847 ; Rise       ; CLK             ;
;  WRITEDATA[5]  ; CLK        ; -1.801 ; -1.801 ; Rise       ; CLK             ;
;  WRITEDATA[6]  ; CLK        ; -1.764 ; -1.764 ; Rise       ; CLK             ;
;  WRITEDATA[7]  ; CLK        ; -1.760 ; -1.760 ; Rise       ; CLK             ;
;  WRITEDATA[8]  ; CLK        ; -1.794 ; -1.794 ; Rise       ; CLK             ;
;  WRITEDATA[9]  ; CLK        ; -1.914 ; -1.914 ; Rise       ; CLK             ;
;  WRITEDATA[10] ; CLK        ; -1.837 ; -1.837 ; Rise       ; CLK             ;
;  WRITEDATA[11] ; CLK        ; -1.823 ; -1.823 ; Rise       ; CLK             ;
;  WRITEDATA[12] ; CLK        ; -1.861 ; -1.861 ; Rise       ; CLK             ;
;  WRITEDATA[13] ; CLK        ; -1.767 ; -1.767 ; Rise       ; CLK             ;
;  WRITEDATA[14] ; CLK        ; -1.900 ; -1.900 ; Rise       ; CLK             ;
;  WRITEDATA[15] ; CLK        ; -1.957 ; -1.957 ; Rise       ; CLK             ;
;  WRITEDATA[16] ; CLK        ; -1.984 ; -1.984 ; Rise       ; CLK             ;
;  WRITEDATA[17] ; CLK        ; -2.176 ; -2.176 ; Rise       ; CLK             ;
;  WRITEDATA[18] ; CLK        ; -2.020 ; -2.020 ; Rise       ; CLK             ;
;  WRITEDATA[19] ; CLK        ; -2.009 ; -2.009 ; Rise       ; CLK             ;
;  WRITEDATA[20] ; CLK        ; -2.013 ; -2.013 ; Rise       ; CLK             ;
;  WRITEDATA[21] ; CLK        ; -1.971 ; -1.971 ; Rise       ; CLK             ;
;  WRITEDATA[22] ; CLK        ; -1.851 ; -1.851 ; Rise       ; CLK             ;
;  WRITEDATA[23] ; CLK        ; -1.917 ; -1.917 ; Rise       ; CLK             ;
;  WRITEDATA[24] ; CLK        ; -1.878 ; -1.878 ; Rise       ; CLK             ;
;  WRITEDATA[25] ; CLK        ; -1.803 ; -1.803 ; Rise       ; CLK             ;
;  WRITEDATA[26] ; CLK        ; -1.878 ; -1.878 ; Rise       ; CLK             ;
;  WRITEDATA[27] ; CLK        ; -1.930 ; -1.930 ; Rise       ; CLK             ;
;  WRITEDATA[28] ; CLK        ; -1.987 ; -1.987 ; Rise       ; CLK             ;
;  WRITEDATA[29] ; CLK        ; -2.001 ; -2.001 ; Rise       ; CLK             ;
;  WRITEDATA[30] ; CLK        ; -2.269 ; -2.269 ; Rise       ; CLK             ;
;  WRITEDATA[31] ; CLK        ; -1.858 ; -1.858 ; Rise       ; CLK             ;
; WR_EN          ; CLK        ; -2.179 ; -2.179 ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; READDATA[*]   ; CLK        ; 4.418 ; 4.418 ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 4.321 ; 4.321 ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 4.186 ; 4.186 ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 3.966 ; 3.966 ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 4.124 ; 4.124 ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 3.961 ; 3.961 ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 4.024 ; 4.024 ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 4.075 ; 4.075 ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 4.092 ; 4.092 ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 4.205 ; 4.205 ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 4.075 ; 4.075 ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 3.946 ; 3.946 ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 3.953 ; 3.953 ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 4.122 ; 4.122 ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 4.267 ; 4.267 ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 4.136 ; 4.136 ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 4.418 ; 4.418 ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 4.119 ; 4.119 ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 4.086 ; 4.086 ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 4.234 ; 4.234 ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 3.967 ; 3.967 ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 4.225 ; 4.225 ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 3.963 ; 3.963 ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 4.164 ; 4.164 ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 4.095 ; 4.095 ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 4.102 ; 4.102 ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 4.271 ; 4.271 ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 4.082 ; 4.082 ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 4.229 ; 4.229 ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 4.074 ; 4.074 ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 4.139 ; 4.139 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; READDATA[*]   ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 4.321 ; 4.321 ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 4.186 ; 4.186 ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 3.966 ; 3.966 ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 4.124 ; 4.124 ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 3.961 ; 3.961 ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 4.024 ; 4.024 ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 4.075 ; 4.075 ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 4.092 ; 4.092 ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 4.205 ; 4.205 ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 4.075 ; 4.075 ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 3.946 ; 3.946 ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 3.953 ; 3.953 ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 4.122 ; 4.122 ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 4.267 ; 4.267 ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 4.136 ; 4.136 ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 4.418 ; 4.418 ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 4.119 ; 4.119 ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 4.086 ; 4.086 ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 4.234 ; 4.234 ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 3.967 ; 3.967 ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 4.225 ; 4.225 ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 3.963 ; 3.963 ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 4.164 ; 4.164 ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 4.095 ; 4.095 ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 4.102 ; 4.102 ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 4.271 ; 4.271 ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 4.082 ; 4.082 ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 4.229 ; 4.229 ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 4.074 ; 4.074 ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 4.139 ; 4.139 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; READDATA[*]   ; CLK        ; 3.592 ;      ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 3.743 ;      ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 3.688 ;      ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 3.607 ;      ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 3.603 ;      ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 3.615 ;      ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 3.594 ;      ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 3.715 ;      ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 4.191 ;      ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 4.215 ;      ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 3.596 ;      ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 3.595 ;      ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 3.687 ;      ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 3.689 ;      ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 3.614 ;      ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 3.593 ;      ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 4.075 ;      ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 3.725 ;      ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 3.615 ;      ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 3.592 ;      ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 3.616 ;      ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 3.606 ;      ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 3.613 ;      ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 3.907 ;      ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 3.615 ;      ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 4.150 ;      ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 3.721 ;      ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 3.592 ;      ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 4.088 ;      ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 3.715 ;      ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 3.608 ;      ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 4.027 ;      ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 3.592 ;      ; Rise       ; CLK             ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; READDATA[*]   ; CLK        ; 3.592 ;      ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 3.743 ;      ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 3.688 ;      ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 3.607 ;      ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 3.603 ;      ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 3.615 ;      ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 3.594 ;      ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 3.715 ;      ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 4.191 ;      ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 4.215 ;      ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 3.596 ;      ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 3.595 ;      ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 3.687 ;      ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 3.689 ;      ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 3.614 ;      ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 3.593 ;      ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 4.075 ;      ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 3.725 ;      ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 3.615 ;      ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 3.592 ;      ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 3.616 ;      ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 3.606 ;      ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 3.613 ;      ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 3.907 ;      ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 3.615 ;      ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 4.150 ;      ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 3.721 ;      ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 3.592 ;      ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 4.088 ;      ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 3.715 ;      ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 3.608 ;      ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 4.027 ;      ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 3.592 ;      ; Rise       ; CLK             ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; READDATA[*]   ; CLK        ; 3.592     ;           ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 3.743     ;           ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 3.688     ;           ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 3.607     ;           ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 3.603     ;           ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 3.615     ;           ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 3.594     ;           ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 3.715     ;           ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 4.191     ;           ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 4.215     ;           ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 3.596     ;           ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 3.595     ;           ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 3.687     ;           ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 3.689     ;           ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 3.614     ;           ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 3.593     ;           ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 4.075     ;           ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 3.725     ;           ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 3.615     ;           ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 3.592     ;           ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 3.616     ;           ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 3.606     ;           ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 3.613     ;           ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 3.907     ;           ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 3.615     ;           ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 4.150     ;           ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 3.721     ;           ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 3.592     ;           ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 4.088     ;           ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 3.715     ;           ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 3.608     ;           ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 4.027     ;           ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 3.592     ;           ; Rise       ; CLK             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; READDATA[*]   ; CLK        ; 3.592     ;           ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 3.743     ;           ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 3.688     ;           ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 3.607     ;           ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 3.603     ;           ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 3.615     ;           ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 3.594     ;           ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 3.715     ;           ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 4.191     ;           ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 4.215     ;           ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 3.596     ;           ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 3.595     ;           ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 3.687     ;           ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 3.689     ;           ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 3.614     ;           ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 3.593     ;           ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 4.075     ;           ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 3.725     ;           ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 3.615     ;           ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 3.592     ;           ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 3.616     ;           ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 3.606     ;           ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 3.613     ;           ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 3.907     ;           ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 3.615     ;           ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 4.150     ;           ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 3.721     ;           ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 3.592     ;           ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 4.088     ;           ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 3.715     ;           ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 3.608     ;           ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 4.027     ;           ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 3.592     ;           ; Rise       ; CLK             ;
+---------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.090    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -8.090    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -1994.948 ; 0.0   ; 0.0      ; 0.0     ; -968.38             ;
;  CLK             ; -1994.948 ; 0.000 ; N/A      ; N/A     ; -968.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADD[*]         ; CLK        ; 10.037 ; 10.037 ; Rise       ; CLK             ;
;  ADD[0]        ; CLK        ; 9.497  ; 9.497  ; Rise       ; CLK             ;
;  ADD[1]        ; CLK        ; 9.705  ; 9.705  ; Rise       ; CLK             ;
;  ADD[2]        ; CLK        ; 9.403  ; 9.403  ; Rise       ; CLK             ;
;  ADD[3]        ; CLK        ; 9.305  ; 9.305  ; Rise       ; CLK             ;
;  ADD[4]        ; CLK        ; 9.069  ; 9.069  ; Rise       ; CLK             ;
;  ADD[5]        ; CLK        ; 10.037 ; 10.037 ; Rise       ; CLK             ;
; CS             ; CLK        ; 9.204  ; 9.204  ; Rise       ; CLK             ;
; RD_EN          ; CLK        ; 9.510  ; 9.510  ; Rise       ; CLK             ;
; RST_N          ; CLK        ; 9.687  ; 9.687  ; Rise       ; CLK             ;
; WRITEDATA[*]   ; CLK        ; 5.813  ; 5.813  ; Rise       ; CLK             ;
;  WRITEDATA[0]  ; CLK        ; 4.455  ; 4.455  ; Rise       ; CLK             ;
;  WRITEDATA[1]  ; CLK        ; 5.736  ; 5.736  ; Rise       ; CLK             ;
;  WRITEDATA[2]  ; CLK        ; 4.438  ; 4.438  ; Rise       ; CLK             ;
;  WRITEDATA[3]  ; CLK        ; 4.519  ; 4.519  ; Rise       ; CLK             ;
;  WRITEDATA[4]  ; CLK        ; 4.744  ; 4.744  ; Rise       ; CLK             ;
;  WRITEDATA[5]  ; CLK        ; 4.708  ; 4.708  ; Rise       ; CLK             ;
;  WRITEDATA[6]  ; CLK        ; 4.517  ; 4.517  ; Rise       ; CLK             ;
;  WRITEDATA[7]  ; CLK        ; 4.442  ; 4.442  ; Rise       ; CLK             ;
;  WRITEDATA[8]  ; CLK        ; 4.691  ; 4.691  ; Rise       ; CLK             ;
;  WRITEDATA[9]  ; CLK        ; 4.857  ; 4.857  ; Rise       ; CLK             ;
;  WRITEDATA[10] ; CLK        ; 4.684  ; 4.684  ; Rise       ; CLK             ;
;  WRITEDATA[11] ; CLK        ; 3.971  ; 3.971  ; Rise       ; CLK             ;
;  WRITEDATA[12] ; CLK        ; 4.779  ; 4.779  ; Rise       ; CLK             ;
;  WRITEDATA[13] ; CLK        ; 4.790  ; 4.790  ; Rise       ; CLK             ;
;  WRITEDATA[14] ; CLK        ; 5.052  ; 5.052  ; Rise       ; CLK             ;
;  WRITEDATA[15] ; CLK        ; 4.638  ; 4.638  ; Rise       ; CLK             ;
;  WRITEDATA[16] ; CLK        ; 4.295  ; 4.295  ; Rise       ; CLK             ;
;  WRITEDATA[17] ; CLK        ; 4.984  ; 4.984  ; Rise       ; CLK             ;
;  WRITEDATA[18] ; CLK        ; 5.813  ; 5.813  ; Rise       ; CLK             ;
;  WRITEDATA[19] ; CLK        ; 4.650  ; 4.650  ; Rise       ; CLK             ;
;  WRITEDATA[20] ; CLK        ; 4.573  ; 4.573  ; Rise       ; CLK             ;
;  WRITEDATA[21] ; CLK        ; 5.042  ; 5.042  ; Rise       ; CLK             ;
;  WRITEDATA[22] ; CLK        ; 4.633  ; 4.633  ; Rise       ; CLK             ;
;  WRITEDATA[23] ; CLK        ; 4.908  ; 4.908  ; Rise       ; CLK             ;
;  WRITEDATA[24] ; CLK        ; 4.795  ; 4.795  ; Rise       ; CLK             ;
;  WRITEDATA[25] ; CLK        ; 4.623  ; 4.623  ; Rise       ; CLK             ;
;  WRITEDATA[26] ; CLK        ; 4.714  ; 4.714  ; Rise       ; CLK             ;
;  WRITEDATA[27] ; CLK        ; 4.384  ; 4.384  ; Rise       ; CLK             ;
;  WRITEDATA[28] ; CLK        ; 5.203  ; 5.203  ; Rise       ; CLK             ;
;  WRITEDATA[29] ; CLK        ; 4.372  ; 4.372  ; Rise       ; CLK             ;
;  WRITEDATA[30] ; CLK        ; 5.136  ; 5.136  ; Rise       ; CLK             ;
;  WRITEDATA[31] ; CLK        ; 4.697  ; 4.697  ; Rise       ; CLK             ;
; WR_EN          ; CLK        ; 9.892  ; 9.892  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADD[*]         ; CLK        ; -2.258 ; -2.258 ; Rise       ; CLK             ;
;  ADD[0]        ; CLK        ; -2.431 ; -2.431 ; Rise       ; CLK             ;
;  ADD[1]        ; CLK        ; -2.404 ; -2.404 ; Rise       ; CLK             ;
;  ADD[2]        ; CLK        ; -2.258 ; -2.258 ; Rise       ; CLK             ;
;  ADD[3]        ; CLK        ; -2.329 ; -2.329 ; Rise       ; CLK             ;
;  ADD[4]        ; CLK        ; -2.265 ; -2.265 ; Rise       ; CLK             ;
;  ADD[5]        ; CLK        ; -2.471 ; -2.471 ; Rise       ; CLK             ;
; CS             ; CLK        ; -1.821 ; -1.821 ; Rise       ; CLK             ;
; RD_EN          ; CLK        ; -1.944 ; -1.944 ; Rise       ; CLK             ;
; RST_N          ; CLK        ; -2.070 ; -2.070 ; Rise       ; CLK             ;
; WRITEDATA[*]   ; CLK        ; -1.760 ; -1.760 ; Rise       ; CLK             ;
;  WRITEDATA[0]  ; CLK        ; -1.854 ; -1.854 ; Rise       ; CLK             ;
;  WRITEDATA[1]  ; CLK        ; -1.895 ; -1.895 ; Rise       ; CLK             ;
;  WRITEDATA[2]  ; CLK        ; -1.834 ; -1.834 ; Rise       ; CLK             ;
;  WRITEDATA[3]  ; CLK        ; -1.942 ; -1.942 ; Rise       ; CLK             ;
;  WRITEDATA[4]  ; CLK        ; -1.847 ; -1.847 ; Rise       ; CLK             ;
;  WRITEDATA[5]  ; CLK        ; -1.801 ; -1.801 ; Rise       ; CLK             ;
;  WRITEDATA[6]  ; CLK        ; -1.764 ; -1.764 ; Rise       ; CLK             ;
;  WRITEDATA[7]  ; CLK        ; -1.760 ; -1.760 ; Rise       ; CLK             ;
;  WRITEDATA[8]  ; CLK        ; -1.794 ; -1.794 ; Rise       ; CLK             ;
;  WRITEDATA[9]  ; CLK        ; -1.914 ; -1.914 ; Rise       ; CLK             ;
;  WRITEDATA[10] ; CLK        ; -1.837 ; -1.837 ; Rise       ; CLK             ;
;  WRITEDATA[11] ; CLK        ; -1.823 ; -1.823 ; Rise       ; CLK             ;
;  WRITEDATA[12] ; CLK        ; -1.861 ; -1.861 ; Rise       ; CLK             ;
;  WRITEDATA[13] ; CLK        ; -1.767 ; -1.767 ; Rise       ; CLK             ;
;  WRITEDATA[14] ; CLK        ; -1.900 ; -1.900 ; Rise       ; CLK             ;
;  WRITEDATA[15] ; CLK        ; -1.957 ; -1.957 ; Rise       ; CLK             ;
;  WRITEDATA[16] ; CLK        ; -1.984 ; -1.984 ; Rise       ; CLK             ;
;  WRITEDATA[17] ; CLK        ; -2.176 ; -2.176 ; Rise       ; CLK             ;
;  WRITEDATA[18] ; CLK        ; -2.020 ; -2.020 ; Rise       ; CLK             ;
;  WRITEDATA[19] ; CLK        ; -2.009 ; -2.009 ; Rise       ; CLK             ;
;  WRITEDATA[20] ; CLK        ; -2.013 ; -2.013 ; Rise       ; CLK             ;
;  WRITEDATA[21] ; CLK        ; -1.971 ; -1.971 ; Rise       ; CLK             ;
;  WRITEDATA[22] ; CLK        ; -1.851 ; -1.851 ; Rise       ; CLK             ;
;  WRITEDATA[23] ; CLK        ; -1.917 ; -1.917 ; Rise       ; CLK             ;
;  WRITEDATA[24] ; CLK        ; -1.878 ; -1.878 ; Rise       ; CLK             ;
;  WRITEDATA[25] ; CLK        ; -1.803 ; -1.803 ; Rise       ; CLK             ;
;  WRITEDATA[26] ; CLK        ; -1.878 ; -1.878 ; Rise       ; CLK             ;
;  WRITEDATA[27] ; CLK        ; -1.930 ; -1.930 ; Rise       ; CLK             ;
;  WRITEDATA[28] ; CLK        ; -1.987 ; -1.987 ; Rise       ; CLK             ;
;  WRITEDATA[29] ; CLK        ; -2.001 ; -2.001 ; Rise       ; CLK             ;
;  WRITEDATA[30] ; CLK        ; -2.269 ; -2.269 ; Rise       ; CLK             ;
;  WRITEDATA[31] ; CLK        ; -1.858 ; -1.858 ; Rise       ; CLK             ;
; WR_EN          ; CLK        ; -2.179 ; -2.179 ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; READDATA[*]   ; CLK        ; 7.985 ; 7.985 ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 7.688 ; 7.688 ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 7.512 ; 7.512 ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 7.031 ; 7.031 ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 7.356 ; 7.356 ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 7.013 ; 7.013 ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 7.190 ; 7.190 ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 7.272 ; 7.272 ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 7.308 ; 7.308 ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 7.484 ; 7.484 ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 7.273 ; 7.273 ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 6.997 ; 6.997 ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 7.004 ; 7.004 ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 7.010 ; 7.010 ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 6.999 ; 6.999 ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 7.362 ; 7.362 ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 7.712 ; 7.712 ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 7.381 ; 7.381 ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 7.985 ; 7.985 ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 7.352 ; 7.352 ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 7.275 ; 7.275 ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 7.574 ; 7.574 ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 7.037 ; 7.037 ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 7.551 ; 7.551 ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 7.030 ; 7.030 ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 7.475 ; 7.475 ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 7.306 ; 7.306 ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 7.322 ; 7.322 ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 7.720 ; 7.720 ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 7.284 ; 7.284 ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 7.515 ; 7.515 ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 7.265 ; 7.265 ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 7.413 ; 7.413 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; READDATA[*]   ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
;  READDATA[0]  ; CLK        ; 4.321 ; 4.321 ; Rise       ; CLK             ;
;  READDATA[1]  ; CLK        ; 4.186 ; 4.186 ; Rise       ; CLK             ;
;  READDATA[2]  ; CLK        ; 3.966 ; 3.966 ; Rise       ; CLK             ;
;  READDATA[3]  ; CLK        ; 4.124 ; 4.124 ; Rise       ; CLK             ;
;  READDATA[4]  ; CLK        ; 3.961 ; 3.961 ; Rise       ; CLK             ;
;  READDATA[5]  ; CLK        ; 4.024 ; 4.024 ; Rise       ; CLK             ;
;  READDATA[6]  ; CLK        ; 4.075 ; 4.075 ; Rise       ; CLK             ;
;  READDATA[7]  ; CLK        ; 4.092 ; 4.092 ; Rise       ; CLK             ;
;  READDATA[8]  ; CLK        ; 4.205 ; 4.205 ; Rise       ; CLK             ;
;  READDATA[9]  ; CLK        ; 4.075 ; 4.075 ; Rise       ; CLK             ;
;  READDATA[10] ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
;  READDATA[11] ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
;  READDATA[12] ; CLK        ; 3.946 ; 3.946 ; Rise       ; CLK             ;
;  READDATA[13] ; CLK        ; 3.953 ; 3.953 ; Rise       ; CLK             ;
;  READDATA[14] ; CLK        ; 4.122 ; 4.122 ; Rise       ; CLK             ;
;  READDATA[15] ; CLK        ; 4.267 ; 4.267 ; Rise       ; CLK             ;
;  READDATA[16] ; CLK        ; 4.136 ; 4.136 ; Rise       ; CLK             ;
;  READDATA[17] ; CLK        ; 4.418 ; 4.418 ; Rise       ; CLK             ;
;  READDATA[18] ; CLK        ; 4.119 ; 4.119 ; Rise       ; CLK             ;
;  READDATA[19] ; CLK        ; 4.086 ; 4.086 ; Rise       ; CLK             ;
;  READDATA[20] ; CLK        ; 4.234 ; 4.234 ; Rise       ; CLK             ;
;  READDATA[21] ; CLK        ; 3.967 ; 3.967 ; Rise       ; CLK             ;
;  READDATA[22] ; CLK        ; 4.225 ; 4.225 ; Rise       ; CLK             ;
;  READDATA[23] ; CLK        ; 3.963 ; 3.963 ; Rise       ; CLK             ;
;  READDATA[24] ; CLK        ; 4.164 ; 4.164 ; Rise       ; CLK             ;
;  READDATA[25] ; CLK        ; 4.095 ; 4.095 ; Rise       ; CLK             ;
;  READDATA[26] ; CLK        ; 4.102 ; 4.102 ; Rise       ; CLK             ;
;  READDATA[27] ; CLK        ; 4.271 ; 4.271 ; Rise       ; CLK             ;
;  READDATA[28] ; CLK        ; 4.082 ; 4.082 ; Rise       ; CLK             ;
;  READDATA[29] ; CLK        ; 4.229 ; 4.229 ; Rise       ; CLK             ;
;  READDATA[30] ; CLK        ; 4.074 ; 4.074 ; Rise       ; CLK             ;
;  READDATA[31] ; CLK        ; 4.139 ; 4.139 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 440560   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 440560   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 42    ; 42   ;
; Unconstrained Input Port Paths  ; 3210  ; 3210 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 04 22:14:57 2025
Info: Command: quartus_sta DE2_NET -c DE2_NET
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "altera_avalon_sc_fifo" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_sc_fifo -entity altera_avalon_sc_fifo -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity altera_avalon_sc_fifo -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity altera_avalon_sc_fifo -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "altera_merlin_burst_adapter" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_burst_adapter -entity altera_merlin_burst_adapter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity altera_merlin_burst_adapter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity altera_merlin_burst_adapter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "altera_merlin_master_agent" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_master_agent -entity altera_merlin_master_agent -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity altera_merlin_master_agent -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity altera_merlin_master_agent -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "altera_merlin_master_translator" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_master_translator -entity altera_merlin_master_translator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity altera_merlin_master_translator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity altera_merlin_master_translator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "altera_merlin_slave_agent" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_slave_agent -entity altera_merlin_slave_agent -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity altera_merlin_slave_agent -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity altera_merlin_slave_agent -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "altera_merlin_slave_translator" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_slave_translator -entity altera_merlin_slave_translator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity altera_merlin_slave_translator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity altera_merlin_slave_translator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "altera_merlin_traffic_limiter" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_traffic_limiter -entity altera_merlin_traffic_limiter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity altera_merlin_traffic_limiter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity altera_merlin_traffic_limiter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "altera_merlin_width_adapter" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_width_adapter -entity altera_merlin_width_adapter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity altera_merlin_width_adapter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity altera_merlin_width_adapter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "altera_reset_controller" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_reset_controller -entity altera_reset_controller -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity altera_reset_controller -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity altera_reset_controller -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "altera_tristate_controller_aggregator" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_tristate_controller_aggregator -entity altera_tristate_controller_aggregator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity altera_tristate_controller_aggregator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity altera_tristate_controller_aggregator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "altera_tristate_controller_translator" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_tristate_controller_translator -entity altera_tristate_controller_translator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity altera_tristate_controller_translator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity altera_tristate_controller_translator -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME Qsys -entity system_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0sp1 -entity system_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name SLD_INFO "QSYS_NAME system_0 HAS_SOPCINFO 1 GENERATION_ID 1741127362" -entity system_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_SD_CLK" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_pio -entity system_0_SD_CLK -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_SD_CLK -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_SD_CLK -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_SD_DAT" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_pio -entity system_0_SD_DAT -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_SD_DAT -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_SD_DAT -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_addr_router" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_router -entity system_0_addr_router -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_addr_router -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_addr_router -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_addr_router_001" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_router -entity system_0_addr_router_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_addr_router_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_addr_router_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_button_pio" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_pio -entity system_0_button_pio -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_button_pio -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_button_pio -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_cfi_flash_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_generic_tristate_controller -entity system_0_cfi_flash_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_cfi_flash_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_cfi_flash_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_cmd_xbar_demux" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_demultiplexer -entity system_0_cmd_xbar_demux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_cmd_xbar_demux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_cmd_xbar_demux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_cmd_xbar_demux_001" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_demultiplexer -entity system_0_cmd_xbar_demux_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_cmd_xbar_demux_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_cmd_xbar_demux_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_cmd_xbar_mux" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_multiplexer -entity system_0_cmd_xbar_mux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_cmd_xbar_mux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_cmd_xbar_mux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_cpu_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_nios2_qsys -entity system_0_cpu_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_cpu_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_cpu_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_epcs_controller" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_epcs_flash_controller -entity system_0_epcs_controller -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_epcs_controller -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_epcs_controller -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_id_router" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_router -entity system_0_id_router -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_id_router -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_id_router -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_id_router_001" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_router -entity system_0_id_router_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_id_router_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_id_router_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_id_router_003" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_router -entity system_0_id_router_003 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_id_router_003 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_id_router_003 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_id_router_005" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_router -entity system_0_id_router_005 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_id_router_005 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_id_router_005 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_id_router_023" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_router -entity system_0_id_router_023 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_id_router_023 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_id_router_023 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_irq_mapper" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_irq_mapper -entity system_0_irq_mapper -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_irq_mapper -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_irq_mapper -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_jtag_uart_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_jtag_uart -entity system_0_jtag_uart_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_jtag_uart_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_jtag_uart_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_lcd_16207_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_lcd_16207 -entity system_0_lcd_16207_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_lcd_16207_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_lcd_16207_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_led_green" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_pio -entity system_0_led_green -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_led_green -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_led_green -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_led_red" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_pio -entity system_0_led_red -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_led_red -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_led_red -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_rsp_xbar_demux" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_demultiplexer -entity system_0_rsp_xbar_demux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_rsp_xbar_demux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_rsp_xbar_demux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_rsp_xbar_demux_005" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_demultiplexer -entity system_0_rsp_xbar_demux_005 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_rsp_xbar_demux_005 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_rsp_xbar_demux_005 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_rsp_xbar_mux" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_multiplexer -entity system_0_rsp_xbar_mux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_rsp_xbar_mux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_rsp_xbar_mux -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_rsp_xbar_mux_001" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_multiplexer -entity system_0_rsp_xbar_mux_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_rsp_xbar_mux_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_rsp_xbar_mux_001 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_sdram_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_new_sdram_controller -entity system_0_sdram_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_sdram_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_sdram_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_switch_pio" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_pio -entity system_0_switch_pio -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_switch_pio -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_switch_pio -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_sysid_qsys_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_sysid_qsys -entity system_0_sysid_qsys_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_sysid_qsys_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_sysid_qsys_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_timer_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_timer -entity system_0_timer_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_timer_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_timer_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_tri_state_bridge_0_bridge_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_tristate_conduit_bridge -entity system_0_tri_state_bridge_0_bridge_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_tri_state_bridge_0_bridge_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_tri_state_bridge_0_bridge_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_tri_state_bridge_0_pinSharer_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_tristate_conduit_pin_sharer -entity system_0_tri_state_bridge_0_pinSharer_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_tri_state_bridge_0_pinSharer_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_tri_state_bridge_0_pinSharer_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_tri_state_bridge_0_pinSharer_0_arbiter" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_merlin_std_arbitrator -entity system_0_tri_state_bridge_0_pinSharer_0_arbiter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_tri_state_bridge_0_pinSharer_0_arbiter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_tri_state_bridge_0_pinSharer_0_arbiter -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_tri_state_bridge_0_pinSharer_0_pin_sharer" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_tristate_conduit_pin_sharer_core -entity system_0_tri_state_bridge_0_pinSharer_0_pin_sharer -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0 -entity system_0_tri_state_bridge_0_pinSharer_0_pin_sharer -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_tri_state_bridge_0_pinSharer_0_pin_sharer -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Warning (20013): Ignored assignments for entity "system_0_uart_0" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_NAME altera_avalon_uart -entity system_0_uart_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_VERSION 13.0.1.99.2 -entity system_0_uart_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
    Warning (20014): Assignment for entity set_global_assignment -name IP_TOOL_ENV Qsys -entity system_0_uart_0 -qip system_0/synthesis/system_0.qip -library system_0 was ignored
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'system_0/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'system_0/synthesis/submodules/system_0_cpu_0.sdc'
Warning (332174): Ignored filter at system_0_cpu_0.sdc(46): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_nios2_oci_break:the_system_0_cpu_0_nios2_oci_break|break_readreg* could not be matched with a keeper
Warning (332174): Ignored filter at system_0_cpu_0.sdc(46): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_jtag_debug_module_wrapper:the_system_0_cpu_0_jtag_debug_module_wrapper|system_0_cpu_0_jtag_debug_module_tck:the_system_0_cpu_0_jtag_debug_module_tck|*sr* could not be matched with a keeper
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(46): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers *$system_0_cpu_0_oci_break_path|break_readreg*] -to [get_keepers *$system_0_cpu_0_jtag_sr*]
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(46): Argument <to> is an empty collection
Warning (332174): Ignored filter at system_0_cpu_0.sdc(47): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_nios2_oci_debug:the_system_0_cpu_0_nios2_oci_debug|*resetlatch could not be matched with a keeper
Warning (332174): Ignored filter at system_0_cpu_0.sdc(47): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_jtag_debug_module_wrapper:the_system_0_cpu_0_jtag_debug_module_wrapper|system_0_cpu_0_jtag_debug_module_tck:the_system_0_cpu_0_jtag_debug_module_tck|*sr[33] could not be matched with a keeper
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(47): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers *$system_0_cpu_0_oci_debug_path|*resetlatch]     -to [get_keepers *$system_0_cpu_0_jtag_sr[33]]
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(47): Argument <to> is an empty collection
Warning (332174): Ignored filter at system_0_cpu_0.sdc(48): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_nios2_oci_debug:the_system_0_cpu_0_nios2_oci_debug|monitor_ready could not be matched with a keeper
Warning (332174): Ignored filter at system_0_cpu_0.sdc(48): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_jtag_debug_module_wrapper:the_system_0_cpu_0_jtag_debug_module_wrapper|system_0_cpu_0_jtag_debug_module_tck:the_system_0_cpu_0_jtag_debug_module_tck|*sr[0] could not be matched with a keeper
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(48): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers *$system_0_cpu_0_oci_debug_path|monitor_ready]  -to [get_keepers *$system_0_cpu_0_jtag_sr[0]]
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(48): Argument <to> is an empty collection
Warning (332174): Ignored filter at system_0_cpu_0.sdc(49): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_nios2_oci_debug:the_system_0_cpu_0_nios2_oci_debug|monitor_error could not be matched with a keeper
Warning (332174): Ignored filter at system_0_cpu_0.sdc(49): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_jtag_debug_module_wrapper:the_system_0_cpu_0_jtag_debug_module_wrapper|system_0_cpu_0_jtag_debug_module_tck:the_system_0_cpu_0_jtag_debug_module_tck|*sr[34] could not be matched with a keeper
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(49): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers *$system_0_cpu_0_oci_debug_path|monitor_error]  -to [get_keepers *$system_0_cpu_0_jtag_sr[34]]
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(49): Argument <to> is an empty collection
Warning (332174): Ignored filter at system_0_cpu_0.sdc(50): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_nios2_ocimem:the_system_0_cpu_0_nios2_ocimem|*MonDReg* could not be matched with a keeper
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(50): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers *$system_0_cpu_0_ocimem_path|*MonDReg*] -to [get_keepers *$system_0_cpu_0_jtag_sr*]
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(50): Argument <to> is an empty collection
Warning (332174): Ignored filter at system_0_cpu_0.sdc(51): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_jtag_debug_module_wrapper:the_system_0_cpu_0_jtag_debug_module_wrapper|system_0_cpu_0_jtag_debug_module_tck:the_system_0_cpu_0_jtag_debug_module_tck|*sr* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332174): Ignored filter at system_0_cpu_0.sdc(51): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_jtag_debug_module_wrapper:the_system_0_cpu_0_jtag_debug_module_wrapper|system_0_cpu_0_jtag_debug_module_sysclk:the_system_0_cpu_0_jtag_debug_module_sysclk|*jdo* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(51): Argument <from> is not an object ID
    Info (332050): set_false_path -from *$system_0_cpu_0_jtag_sr*    -to *$system_0_cpu_0_jtag_sysclk_path|*jdo*
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(51): Argument <to> is not an object ID
Warning (332174): Ignored filter at system_0_cpu_0.sdc(52): sld_hub:*|irf_reg* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332174): Ignored filter at system_0_cpu_0.sdc(52): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_jtag_debug_module_wrapper:the_system_0_cpu_0_jtag_debug_module_wrapper|system_0_cpu_0_jtag_debug_module_sysclk:the_system_0_cpu_0_jtag_debug_module_sysclk|ir* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(52): Argument <from> is not an object ID
    Info (332050): set_false_path -from sld_hub:*|irf_reg* -to *$system_0_cpu_0_jtag_sysclk_path|ir*
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(52): Argument <to> is not an object ID
Warning (332174): Ignored filter at system_0_cpu_0.sdc(53): sld_hub:*|sld_shadow_jsm:shadow_jsm|state[1] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332174): Ignored filter at system_0_cpu_0.sdc(53): *system_0_cpu_0:*|system_0_cpu_0_nios2_oci:the_system_0_cpu_0_nios2_oci|system_0_cpu_0_nios2_oci_debug:the_system_0_cpu_0_nios2_oci_debug|monitor_go could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(53): Argument <from> is not an object ID
    Info (332050): set_false_path -from sld_hub:*|sld_shadow_jsm:shadow_jsm|state[1] -to *$system_0_cpu_0_oci_debug_path|monitor_go
Warning (332049): Ignored set_false_path at system_0_cpu_0.sdc(53): Argument <to> is not an object ID
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.090
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.090     -1994.948 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -968.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.994
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.994      -675.721 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -968.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 218 warnings
    Info: Peak virtual memory: 4660 megabytes
    Info: Processing ended: Tue Mar 04 22:14:59 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


