##### ILP - instruction level parallelism 
##### (superpipelining, vliw, superscalar , dynamic scheduling, )

명령어 간의 병렬성을 활용한다. 명령어 실행 효율이 높아진다. 
- 위 방식들이 ILP를 구현하는 방식이다.
- 이를 방해하는 게 각종 hazards다

1. **depth 향상 ==superpipelining**==
 6개 register
 stage 개수 7배 성능 향상
 복잡한 hazard 
 stage 가 끝나는 시간이 줄어든다.
-> cct 줄어든다. clock rate 클럭 주파수 높아져 cpu 성능이 향상

2. **width 향상 2-way ==superscalar**==
register 개수 그대로. 하드웨어 자원 복제

3. ==**vliw== 처리 단위는 32bit 명령어는 더 길게**
이 긴 명령어는 3-피연산자로 구성
하드웨어적으로 레지스터 파일은 3n개 포트 필요
컴파일러가 병렬성 분석하므로 하드웨어 단순
컴파일러 헤저드 처리 오버헤드 증가 , 낭비되는 슬롯 있을수도
![[Pasted image 20241210195231.png]]
하드웨어는 컴파일러가 준 명령어를 순서대로 실행해옴 in order CPU
in order issue , in order complete

4. ==**Dynamic scheduling**==
out of order execution completion
컴파일러가 명령어 실행 시작 순서에 맞게 실행은 하는데 끝나는 건 빨리 끝낸 대로
근데, 결과는 프로그램 순서대로 기록 consistency 유지
![[Pasted image 20241210195745.png]]
사이클당 1개 이상 명령어 실행 가능하다. 

- 한계
functional unit 추가 - 하드웨어적 부담
레지스터 파일 포트 증가
메모리 포트 증가
디코딩 복잡

##### dynamic branch prediction 
=> 버퍼나 테이블로 

![[Pasted image 20241210200521.png]]





