# FPGA Design Lab1

使用 PYNQ-Z2 上的 Zynq Processor 操作一個簡單的 C/C++ Project。

## Step 1 
根據 Part1-Zynq-Processor 的步驟來完成 block design

## Step 2 將完成的 block design 包成 HDL wrapper
![](png/Create_HDL_Wrapper.png)

## Step 3 Run Implementation
在左側 PROJECT MANAGER 中尋找 > 按下 Run Implementation。

## Step 4 Launch Vitis IDE
