TimeQuest Timing Analyzer report for lab_03
Mon Mar 28 01:03:08 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab_03                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 389.41 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -1.568 ; -18.732            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -18.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                         ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.568 ; A[1]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.500      ;
; -1.559 ; A[2]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.491      ;
; -1.496 ; A[1]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.428      ;
; -1.496 ; A[1]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.428      ;
; -1.496 ; A[1]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.428      ;
; -1.496 ; A[1]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.428      ;
; -1.496 ; A[1]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.428      ;
; -1.496 ; A[1]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.428      ;
; -1.496 ; A[1]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.428      ;
; -1.487 ; A[2]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.419      ;
; -1.487 ; A[2]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.419      ;
; -1.487 ; A[2]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.419      ;
; -1.487 ; A[2]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.419      ;
; -1.487 ; A[2]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.419      ;
; -1.487 ; A[2]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.419      ;
; -1.487 ; A[2]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.419      ;
; -1.458 ; A[5]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.390      ;
; -1.416 ; A[5]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.348      ;
; -1.416 ; A[5]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.348      ;
; -1.416 ; A[5]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.348      ;
; -1.416 ; A[5]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.348      ;
; -1.416 ; A[5]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.348      ;
; -1.416 ; A[5]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.348      ;
; -1.416 ; A[5]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.348      ;
; -1.400 ; A[3]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.332      ;
; -1.334 ; A[7]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 2.265      ;
; -1.328 ; A[3]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.260      ;
; -1.328 ; A[3]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.260      ;
; -1.328 ; A[3]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.260      ;
; -1.328 ; A[3]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.260      ;
; -1.328 ; A[3]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.260      ;
; -1.328 ; A[3]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.260      ;
; -1.328 ; A[3]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.260      ;
; -1.301 ; A[0]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.233      ;
; -1.292 ; A[7]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.223      ;
; -1.292 ; A[7]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.223      ;
; -1.292 ; A[7]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.223      ;
; -1.292 ; A[7]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.223      ;
; -1.292 ; A[7]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.223      ;
; -1.292 ; A[7]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.223      ;
; -1.292 ; A[7]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.223      ;
; -1.290 ; A[6]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.222      ;
; -1.284 ; state[0]~reg0 ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.215      ;
; -1.284 ; state[0]~reg0 ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.215      ;
; -1.284 ; state[0]~reg0 ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.215      ;
; -1.284 ; state[0]~reg0 ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.215      ;
; -1.284 ; state[0]~reg0 ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.215      ;
; -1.284 ; state[0]~reg0 ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.215      ;
; -1.284 ; state[0]~reg0 ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.215      ;
; -1.256 ; A[1]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.188      ;
; -1.248 ; A[6]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.180      ;
; -1.248 ; A[6]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.180      ;
; -1.248 ; A[6]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.180      ;
; -1.248 ; A[6]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.180      ;
; -1.248 ; A[6]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.180      ;
; -1.248 ; A[6]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.180      ;
; -1.248 ; A[6]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.180      ;
; -1.247 ; A[2]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.179      ;
; -1.229 ; A[0]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.161      ;
; -1.229 ; A[0]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.161      ;
; -1.229 ; A[0]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.161      ;
; -1.229 ; A[0]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.161      ;
; -1.229 ; A[0]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.161      ;
; -1.229 ; A[0]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.161      ;
; -1.229 ; A[0]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.161      ;
; -1.209 ; A[4]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.141      ;
; -1.167 ; A[4]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.099      ;
; -1.167 ; A[4]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.099      ;
; -1.167 ; A[4]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.099      ;
; -1.167 ; A[4]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.099      ;
; -1.167 ; A[4]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.099      ;
; -1.167 ; A[4]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.099      ;
; -1.167 ; A[4]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 2.099      ;
; -1.160 ; state[1]~reg0 ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.091      ;
; -1.160 ; state[1]~reg0 ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.091      ;
; -1.160 ; state[1]~reg0 ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.091      ;
; -1.160 ; state[1]~reg0 ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.091      ;
; -1.160 ; state[1]~reg0 ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.091      ;
; -1.160 ; state[1]~reg0 ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.091      ;
; -1.160 ; state[1]~reg0 ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.091      ;
; -1.146 ; A[5]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.078      ;
; -1.088 ; A[3]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.020      ;
; -1.022 ; A[7]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.064     ; 1.953      ;
; -0.989 ; A[1]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.270      ;
; -0.989 ; A[1]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.270      ;
; -0.989 ; A[1]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.270      ;
; -0.989 ; A[1]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.270      ;
; -0.989 ; A[0]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 1.921      ;
; -0.980 ; A[2]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.261      ;
; -0.980 ; A[2]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.261      ;
; -0.980 ; A[2]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.261      ;
; -0.980 ; A[2]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.261      ;
; -0.978 ; A[6]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 1.910      ;
; -0.938 ; A[1]~reg0     ; done~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 1.870      ;
; -0.929 ; A[2]~reg0     ; done~reg0     ; clock        ; clock       ; 1.000        ; -0.063     ; 1.861      ;
; -0.897 ; A[4]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.063     ; 1.829      ;
; -0.876 ; A[5]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.157      ;
; -0.876 ; A[5]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.157      ;
; -0.876 ; A[5]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.157      ;
; -0.876 ; A[5]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 1.000        ; 0.286      ; 2.157      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                         ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; state[1]~reg0 ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; state[0]~reg0 ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; done~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; A[7]~reg0     ; A[7]~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.389 ; A[0]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 0.973      ;
; 0.411 ; A[4]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.631      ;
; 0.412 ; A[6]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.632      ;
; 0.531 ; A[1]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.751      ;
; 0.554 ; B[1]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.078      ; 0.789      ;
; 0.555 ; B[2]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.078      ; 0.790      ;
; 0.558 ; B[3]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.078      ; 0.793      ;
; 0.573 ; A[7]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.793      ;
; 0.598 ; state[1]~reg0 ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 0.819      ;
; 0.609 ; state[0]~reg0 ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.830      ;
; 0.647 ; state[0]~reg0 ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 0.868      ;
; 0.667 ; A[0]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.251      ;
; 0.669 ; A[0]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.253      ;
; 0.684 ; B[0]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.078      ; 0.919      ;
; 0.698 ; state[1]~reg0 ; A[6]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.918      ;
; 0.699 ; state[1]~reg0 ; A[4]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.919      ;
; 0.703 ; state[1]~reg0 ; A[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.923      ;
; 0.704 ; state[1]~reg0 ; A[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.924      ;
; 0.714 ; A[2]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.934      ;
; 0.716 ; A[3]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.936      ;
; 0.719 ; done~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.940      ;
; 0.779 ; state[1]~reg0 ; A[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.999      ;
; 0.779 ; A[0]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.363      ;
; 0.780 ; state[1]~reg0 ; A[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.000      ;
; 0.781 ; state[1]~reg0 ; A[5]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.001      ;
; 0.827 ; state[1]~reg0 ; A[7]~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.048      ;
; 0.829 ; B[1]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.078      ; 1.064      ;
; 0.843 ; B[2]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.078      ; 1.078      ;
; 0.929 ; done~reg0     ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.150      ;
; 0.929 ; A[5]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.149      ;
; 0.939 ; B[1]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.078      ; 1.174      ;
; 0.950 ; state[0]~reg0 ; A[7]~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.171      ;
; 0.958 ; B[0]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.078      ; 1.193      ;
; 0.960 ; B[0]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.078      ; 1.195      ;
; 1.025 ; state[1]~reg0 ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.246      ;
; 1.070 ; B[0]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.078      ; 1.305      ;
; 1.189 ; A[4]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.410      ;
; 1.191 ; state[0]~reg0 ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.775      ;
; 1.191 ; state[0]~reg0 ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.775      ;
; 1.191 ; state[0]~reg0 ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.775      ;
; 1.191 ; state[0]~reg0 ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.775      ;
; 1.192 ; state[1]~reg0 ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.776      ;
; 1.192 ; state[1]~reg0 ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.776      ;
; 1.192 ; state[1]~reg0 ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.776      ;
; 1.192 ; state[1]~reg0 ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.776      ;
; 1.273 ; A[0]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.494      ;
; 1.280 ; A[6]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.501      ;
; 1.306 ; A[7]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.527      ;
; 1.342 ; A[4]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.926      ;
; 1.342 ; A[4]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.926      ;
; 1.342 ; A[4]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.926      ;
; 1.342 ; A[4]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 1.926      ;
; 1.375 ; A[3]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.596      ;
; 1.433 ; A[6]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.017      ;
; 1.433 ; A[6]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.017      ;
; 1.433 ; A[6]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.017      ;
; 1.433 ; A[6]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.017      ;
; 1.441 ; A[5]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.662      ;
; 1.459 ; A[7]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.043      ;
; 1.459 ; A[7]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.043      ;
; 1.459 ; A[7]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.043      ;
; 1.459 ; A[7]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.043      ;
; 1.494 ; A[4]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.715      ;
; 1.494 ; A[3]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.078      ;
; 1.494 ; A[3]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.078      ;
; 1.494 ; A[3]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.078      ;
; 1.494 ; A[3]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.078      ;
; 1.535 ; A[2]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.756      ;
; 1.536 ; A[1]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.757      ;
; 1.578 ; A[0]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.799      ;
; 1.585 ; A[6]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.806      ;
; 1.594 ; A[5]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.178      ;
; 1.594 ; A[5]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.178      ;
; 1.594 ; A[5]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.178      ;
; 1.594 ; A[5]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.178      ;
; 1.611 ; A[7]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.832      ;
; 1.654 ; A[2]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.238      ;
; 1.654 ; A[2]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.238      ;
; 1.654 ; A[2]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.238      ;
; 1.654 ; A[2]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.238      ;
; 1.655 ; A[1]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.239      ;
; 1.655 ; A[1]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.239      ;
; 1.655 ; A[1]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.239      ;
; 1.655 ; A[1]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.427      ; 2.239      ;
; 1.680 ; A[3]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.901      ;
; 1.746 ; A[5]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.967      ;
; 1.791 ; A[4]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 2.012      ;
; 1.840 ; A[2]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 2.061      ;
; 1.841 ; A[1]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 2.062      ;
; 1.875 ; A[0]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.064      ; 2.096      ;
; 1.877 ; A[4]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 2.097      ;
; 1.877 ; A[4]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 2.097      ;
; 1.877 ; A[4]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 2.097      ;
; 1.877 ; A[4]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 2.097      ;
; 1.877 ; A[4]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 2.097      ;
; 1.877 ; A[4]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 0.000        ; 0.063      ; 2.097      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[5]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[6]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[7]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; done~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[1]~reg0               ;
; 0.151  ; 0.335        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[0]~reg0                   ;
; 0.151  ; 0.335        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[1]~reg0                   ;
; 0.151  ; 0.335        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[2]~reg0                   ;
; 0.151  ; 0.335        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[3]~reg0                   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0                   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0                   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0                   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0                   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0                   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0                   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; done~reg0                   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0               ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0               ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[0]~reg0|clk               ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[1]~reg0|clk               ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[2]~reg0|clk               ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[3]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; done~reg0|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0|clk           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0                   ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0                   ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0                   ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0                   ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0                   ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0                   ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; done~reg0                   ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0               ;
; 0.433  ; 0.649        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0               ;
; 0.446  ; 0.662        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[0]~reg0                   ;
; 0.446  ; 0.662        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[1]~reg0                   ;
; 0.446  ; 0.662        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[2]~reg0                   ;
; 0.446  ; 0.662        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[3]~reg0                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; done~reg0|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0|clk           ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[0]~reg0|clk               ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[1]~reg0|clk               ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[2]~reg0|clk               ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[3]~reg0|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clock      ; 2.269 ; 2.763 ; Rise       ; clock           ;
;  data[0]  ; clock      ; 2.167 ; 2.579 ; Rise       ; clock           ;
;  data[1]  ; clock      ; 1.801 ; 2.274 ; Rise       ; clock           ;
;  data[2]  ; clock      ; 2.033 ; 2.452 ; Rise       ; clock           ;
;  data[3]  ; clock      ; 1.977 ; 2.451 ; Rise       ; clock           ;
;  data[4]  ; clock      ; 2.031 ; 2.560 ; Rise       ; clock           ;
;  data[5]  ; clock      ; 2.014 ; 2.519 ; Rise       ; clock           ;
;  data[6]  ; clock      ; 2.222 ; 2.702 ; Rise       ; clock           ;
;  data[7]  ; clock      ; 2.269 ; 2.763 ; Rise       ; clock           ;
; load_a    ; clock      ; 3.734 ; 4.239 ; Rise       ; clock           ;
; start     ; clock      ; 2.273 ; 2.723 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clock      ; -1.435 ; -1.887 ; Rise       ; clock           ;
;  data[0]  ; clock      ; -1.788 ; -2.180 ; Rise       ; clock           ;
;  data[1]  ; clock      ; -1.435 ; -1.887 ; Rise       ; clock           ;
;  data[2]  ; clock      ; -1.661 ; -2.059 ; Rise       ; clock           ;
;  data[3]  ; clock      ; -1.602 ; -2.057 ; Rise       ; clock           ;
;  data[4]  ; clock      ; -1.596 ; -2.082 ; Rise       ; clock           ;
;  data[5]  ; clock      ; -1.637 ; -2.121 ; Rise       ; clock           ;
;  data[6]  ; clock      ; -1.776 ; -2.221 ; Rise       ; clock           ;
;  data[7]  ; clock      ; -1.886 ; -2.356 ; Rise       ; clock           ;
; load_a    ; clock      ; -2.239 ; -2.688 ; Rise       ; clock           ;
; start     ; clock      ; -1.730 ; -2.134 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clock      ; 7.205 ; 7.333 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 5.891 ; 5.930 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 6.048 ; 6.120 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 6.212 ; 6.222 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 5.962 ; 5.998 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 5.760 ; 5.778 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 6.152 ; 6.184 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 7.205 ; 7.333 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 5.798 ; 5.832 ; Rise       ; clock           ;
; B[*]      ; clock      ; 6.333 ; 6.372 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 6.050 ; 6.098 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 6.333 ; 6.372 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 6.168 ; 6.214 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 5.915 ; 5.952 ; Rise       ; clock           ;
; done      ; clock      ; 6.167 ; 6.212 ; Rise       ; clock           ;
; state[*]  ; clock      ; 5.835 ; 5.870 ; Rise       ; clock           ;
;  state[0] ; clock      ; 5.835 ; 5.870 ; Rise       ; clock           ;
;  state[1] ; clock      ; 5.738 ; 5.781 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clock      ; 5.577 ; 5.594 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 5.700 ; 5.737 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 5.852 ; 5.921 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 6.010 ; 6.018 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 5.768 ; 5.802 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 5.577 ; 5.594 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 5.954 ; 5.984 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 7.013 ; 7.139 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 5.613 ; 5.645 ; Rise       ; clock           ;
; B[*]      ; clock      ; 5.726 ; 5.761 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 5.852 ; 5.897 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 6.126 ; 6.162 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 5.969 ; 6.012 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 5.726 ; 5.761 ; Rise       ; clock           ;
; done      ; clock      ; 5.964 ; 6.006 ; Rise       ; clock           ;
; state[*]  ; clock      ; 5.555 ; 5.596 ; Rise       ; clock           ;
;  state[0] ; clock      ; 5.645 ; 5.678 ; Rise       ; clock           ;
;  state[1] ; clock      ; 5.555 ; 5.596 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 429.92 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.326 ; -15.470           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -18.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                          ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.326 ; A[1]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 2.265      ;
; -1.317 ; A[2]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 2.256      ;
; -1.256 ; A[1]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; A[1]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; A[1]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; A[1]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; A[1]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; A[1]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.195      ;
; -1.256 ; A[1]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.195      ;
; -1.247 ; A[2]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; A[2]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; A[2]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; A[2]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; A[2]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; A[2]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; A[2]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.186      ;
; -1.215 ; A[5]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 2.154      ;
; -1.184 ; A[3]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 2.123      ;
; -1.184 ; A[5]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.123      ;
; -1.184 ; A[5]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.123      ;
; -1.184 ; A[5]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.123      ;
; -1.184 ; A[5]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.123      ;
; -1.184 ; A[5]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.123      ;
; -1.184 ; A[5]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.123      ;
; -1.184 ; A[5]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.123      ;
; -1.114 ; A[3]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.053      ;
; -1.114 ; A[3]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.053      ;
; -1.114 ; A[3]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.053      ;
; -1.114 ; A[3]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.053      ;
; -1.114 ; A[3]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.053      ;
; -1.114 ; A[3]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.053      ;
; -1.114 ; A[3]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 2.053      ;
; -1.106 ; A[7]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 2.044      ;
; -1.091 ; A[0]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 2.030      ;
; -1.081 ; state[0]~reg0 ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.019      ;
; -1.081 ; state[0]~reg0 ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.019      ;
; -1.081 ; state[0]~reg0 ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.019      ;
; -1.081 ; state[0]~reg0 ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.019      ;
; -1.081 ; state[0]~reg0 ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.019      ;
; -1.081 ; state[0]~reg0 ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.019      ;
; -1.081 ; state[0]~reg0 ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.019      ;
; -1.076 ; A[6]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 2.015      ;
; -1.075 ; A[7]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.013      ;
; -1.075 ; A[7]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.013      ;
; -1.075 ; A[7]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.013      ;
; -1.075 ; A[7]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.013      ;
; -1.075 ; A[7]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.013      ;
; -1.075 ; A[7]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.013      ;
; -1.075 ; A[7]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 2.013      ;
; -1.045 ; A[6]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.984      ;
; -1.045 ; A[6]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.984      ;
; -1.045 ; A[6]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.984      ;
; -1.045 ; A[6]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.984      ;
; -1.045 ; A[6]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.984      ;
; -1.045 ; A[6]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.984      ;
; -1.045 ; A[6]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.984      ;
; -1.042 ; A[1]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 1.981      ;
; -1.033 ; A[2]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 1.972      ;
; -1.021 ; A[0]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.960      ;
; -1.021 ; A[0]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.960      ;
; -1.021 ; A[0]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.960      ;
; -1.021 ; A[0]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.960      ;
; -1.021 ; A[0]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.960      ;
; -1.021 ; A[0]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.960      ;
; -1.021 ; A[0]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.960      ;
; -1.002 ; A[4]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 1.941      ;
; -0.971 ; A[4]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; A[4]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; A[4]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; A[4]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; A[4]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; A[4]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; A[4]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.939 ; state[1]~reg0 ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 1.877      ;
; -0.939 ; state[1]~reg0 ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 1.877      ;
; -0.939 ; state[1]~reg0 ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 1.877      ;
; -0.939 ; state[1]~reg0 ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 1.877      ;
; -0.939 ; state[1]~reg0 ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 1.877      ;
; -0.939 ; state[1]~reg0 ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 1.877      ;
; -0.939 ; state[1]~reg0 ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.057     ; 1.877      ;
; -0.931 ; A[5]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 1.870      ;
; -0.900 ; A[3]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 1.839      ;
; -0.822 ; A[7]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.057     ; 1.760      ;
; -0.807 ; A[0]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 1.746      ;
; -0.792 ; A[1]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 2.055      ;
; -0.792 ; A[1]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 2.055      ;
; -0.792 ; A[1]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 2.055      ;
; -0.792 ; A[1]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 2.055      ;
; -0.792 ; A[6]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 1.731      ;
; -0.783 ; A[2]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 2.046      ;
; -0.783 ; A[2]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 2.046      ;
; -0.783 ; A[2]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 2.046      ;
; -0.783 ; A[2]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 2.046      ;
; -0.757 ; A[1]~reg0     ; done~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.696      ;
; -0.748 ; A[2]~reg0     ; done~reg0     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.687      ;
; -0.718 ; A[4]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.056     ; 1.657      ;
; -0.685 ; A[5]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 1.948      ;
; -0.685 ; A[5]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 1.948      ;
; -0.685 ; A[5]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 1.948      ;
; -0.685 ; A[5]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 1.000        ; 0.268      ; 1.948      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                          ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; state[1]~reg0 ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; state[0]~reg0 ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; done~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; A[7]~reg0     ; A[7]~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.350 ; A[0]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 0.888      ;
; 0.373 ; A[4]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.573      ;
; 0.373 ; A[6]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.573      ;
; 0.486 ; A[1]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.686      ;
; 0.497 ; B[1]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.070      ; 0.711      ;
; 0.498 ; B[2]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.070      ; 0.712      ;
; 0.501 ; B[3]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.070      ; 0.715      ;
; 0.527 ; A[7]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.727      ;
; 0.540 ; state[1]~reg0 ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.741      ;
; 0.545 ; state[0]~reg0 ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.746      ;
; 0.572 ; state[0]~reg0 ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.773      ;
; 0.589 ; A[0]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.127      ;
; 0.596 ; A[0]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.134      ;
; 0.628 ; B[0]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.070      ; 0.842      ;
; 0.630 ; state[1]~reg0 ; A[6]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.830      ;
; 0.632 ; state[1]~reg0 ; A[4]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.832      ;
; 0.634 ; state[1]~reg0 ; A[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.834      ;
; 0.635 ; state[1]~reg0 ; A[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.835      ;
; 0.649 ; A[3]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.849      ;
; 0.655 ; A[2]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.855      ;
; 0.660 ; done~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.861      ;
; 0.685 ; A[0]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.223      ;
; 0.705 ; state[1]~reg0 ; A[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.905      ;
; 0.706 ; state[1]~reg0 ; A[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.906      ;
; 0.708 ; state[1]~reg0 ; A[5]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.908      ;
; 0.734 ; state[1]~reg0 ; A[7]~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.935      ;
; 0.741 ; B[1]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.070      ; 0.955      ;
; 0.747 ; B[2]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.070      ; 0.961      ;
; 0.828 ; done~reg0     ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.029      ;
; 0.830 ; B[1]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.070      ; 1.044      ;
; 0.845 ; state[0]~reg0 ; A[7]~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.046      ;
; 0.852 ; A[5]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.052      ;
; 0.863 ; B[0]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.070      ; 1.077      ;
; 0.870 ; B[0]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.070      ; 1.084      ;
; 0.929 ; state[1]~reg0 ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.130      ;
; 0.959 ; B[0]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.070      ; 1.173      ;
; 1.069 ; state[0]~reg0 ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.607      ;
; 1.069 ; state[0]~reg0 ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.607      ;
; 1.069 ; state[0]~reg0 ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.607      ;
; 1.069 ; state[0]~reg0 ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.607      ;
; 1.070 ; A[4]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.271      ;
; 1.076 ; state[1]~reg0 ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.614      ;
; 1.076 ; state[1]~reg0 ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.614      ;
; 1.076 ; state[1]~reg0 ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.614      ;
; 1.076 ; state[1]~reg0 ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.614      ;
; 1.138 ; A[0]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.339      ;
; 1.155 ; A[6]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.356      ;
; 1.167 ; A[7]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.368      ;
; 1.207 ; A[4]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.745      ;
; 1.207 ; A[4]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.745      ;
; 1.207 ; A[4]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.745      ;
; 1.207 ; A[4]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.745      ;
; 1.229 ; A[3]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.430      ;
; 1.292 ; A[6]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.830      ;
; 1.292 ; A[6]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.830      ;
; 1.292 ; A[6]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.830      ;
; 1.292 ; A[6]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.830      ;
; 1.298 ; A[5]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.499      ;
; 1.304 ; A[7]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.842      ;
; 1.304 ; A[7]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.842      ;
; 1.304 ; A[7]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.842      ;
; 1.304 ; A[7]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.842      ;
; 1.337 ; A[3]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.875      ;
; 1.337 ; A[3]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.875      ;
; 1.337 ; A[3]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.875      ;
; 1.337 ; A[3]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.875      ;
; 1.342 ; A[4]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.543      ;
; 1.373 ; A[2]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.574      ;
; 1.374 ; A[1]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.575      ;
; 1.410 ; A[0]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.611      ;
; 1.427 ; A[5]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.965      ;
; 1.427 ; A[5]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.965      ;
; 1.427 ; A[5]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.965      ;
; 1.427 ; A[5]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 1.965      ;
; 1.427 ; A[6]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.628      ;
; 1.439 ; A[7]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.640      ;
; 1.481 ; A[2]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.019      ;
; 1.481 ; A[2]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.019      ;
; 1.481 ; A[2]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.019      ;
; 1.481 ; A[2]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.019      ;
; 1.482 ; A[1]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.020      ;
; 1.482 ; A[1]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.020      ;
; 1.482 ; A[1]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.020      ;
; 1.482 ; A[1]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.394      ; 2.020      ;
; 1.501 ; A[3]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.702      ;
; 1.570 ; A[5]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.771      ;
; 1.608 ; A[4]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.809      ;
; 1.645 ; A[2]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.846      ;
; 1.646 ; A[1]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.847      ;
; 1.676 ; A[0]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.057      ; 1.877      ;
; 1.693 ; A[4]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.893      ;
; 1.693 ; A[4]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.893      ;
; 1.693 ; A[4]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.893      ;
; 1.693 ; A[4]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.893      ;
; 1.693 ; A[4]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.893      ;
; 1.693 ; A[4]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.893      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[5]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[6]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[7]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; done~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[1]~reg0               ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0                   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0                   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0                   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0                   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0                   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0                   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; done~reg0                   ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0               ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0               ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[0]~reg0                   ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[1]~reg0                   ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[2]~reg0                   ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[3]~reg0                   ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; done~reg0|clk               ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0|clk           ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[0]~reg0|clk               ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[1]~reg0|clk               ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[2]~reg0|clk               ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[3]~reg0|clk               ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[0]~reg0                   ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[1]~reg0                   ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[2]~reg0                   ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[3]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; done~reg0                   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0               ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[0]~reg0|clk               ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[1]~reg0|clk               ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[2]~reg0|clk               ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[3]~reg0|clk               ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; done~reg0|clk               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clock      ; 1.957 ; 2.330 ; Rise       ; clock           ;
;  data[0]  ; clock      ; 1.880 ; 2.202 ; Rise       ; clock           ;
;  data[1]  ; clock      ; 1.548 ; 1.902 ; Rise       ; clock           ;
;  data[2]  ; clock      ; 1.767 ; 2.063 ; Rise       ; clock           ;
;  data[3]  ; clock      ; 1.693 ; 2.070 ; Rise       ; clock           ;
;  data[4]  ; clock      ; 1.746 ; 2.163 ; Rise       ; clock           ;
;  data[5]  ; clock      ; 1.738 ; 2.131 ; Rise       ; clock           ;
;  data[6]  ; clock      ; 1.927 ; 2.299 ; Rise       ; clock           ;
;  data[7]  ; clock      ; 1.957 ; 2.330 ; Rise       ; clock           ;
; load_a    ; clock      ; 3.301 ; 3.661 ; Rise       ; clock           ;
; start     ; clock      ; 1.968 ; 2.315 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clock      ; -1.225 ; -1.565 ; Rise       ; clock           ;
;  data[0]  ; clock      ; -1.545 ; -1.852 ; Rise       ; clock           ;
;  data[1]  ; clock      ; -1.225 ; -1.565 ; Rise       ; clock           ;
;  data[2]  ; clock      ; -1.438 ; -1.720 ; Rise       ; clock           ;
;  data[3]  ; clock      ; -1.362 ; -1.724 ; Rise       ; clock           ;
;  data[4]  ; clock      ; -1.359 ; -1.744 ; Rise       ; clock           ;
;  data[5]  ; clock      ; -1.406 ; -1.783 ; Rise       ; clock           ;
;  data[6]  ; clock      ; -1.530 ; -1.875 ; Rise       ; clock           ;
;  data[7]  ; clock      ; -1.621 ; -1.976 ; Rise       ; clock           ;
; load_a    ; clock      ; -1.938 ; -2.269 ; Rise       ; clock           ;
; start     ; clock      ; -1.482 ; -1.790 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clock      ; 6.463 ; 6.491 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 5.291 ; 5.298 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 5.430 ; 5.454 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 5.590 ; 5.607 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 5.355 ; 5.372 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 5.186 ; 5.163 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 5.562 ; 5.521 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 6.463 ; 6.491 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 5.225 ; 5.217 ; Rise       ; clock           ;
; B[*]      ; clock      ; 5.711 ; 5.710 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 5.440 ; 5.460 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 5.711 ; 5.710 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 5.568 ; 5.564 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 5.335 ; 5.340 ; Rise       ; clock           ;
; done      ; clock      ; 5.549 ; 5.551 ; Rise       ; clock           ;
; state[*]  ; clock      ; 5.240 ; 5.234 ; Rise       ; clock           ;
;  state[0] ; clock      ; 5.240 ; 5.234 ; Rise       ; clock           ;
;  state[1] ; clock      ; 5.170 ; 5.164 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clock      ; 5.011 ; 4.989 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 5.108 ; 5.114 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 5.243 ; 5.266 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 5.397 ; 5.412 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 5.170 ; 5.186 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 5.011 ; 4.989 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 5.372 ; 5.332 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 6.279 ; 6.307 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 5.048 ; 5.039 ; Rise       ; clock           ;
; B[*]      ; clock      ; 5.154 ; 5.158 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 5.251 ; 5.270 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 5.513 ; 5.511 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 5.378 ; 5.373 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 5.154 ; 5.158 ; Rise       ; clock           ;
; done      ; clock      ; 5.355 ; 5.357 ; Rise       ; clock           ;
; state[*]  ; clock      ; 4.995 ; 4.988 ; Rise       ; clock           ;
;  state[0] ; clock      ; 5.058 ; 5.052 ; Rise       ; clock           ;
;  state[1] ; clock      ; 4.995 ; 4.988 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.411 ; -3.738            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -19.075                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                          ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.411 ; A[1]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.361      ;
; -0.409 ; A[2]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.359      ;
; -0.377 ; A[1]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; A[1]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; A[1]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; A[1]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; A[1]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; A[1]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.327      ;
; -0.377 ; A[1]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.327      ;
; -0.368 ; A[2]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; A[2]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; A[2]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; A[2]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; A[2]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; A[2]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.318      ;
; -0.368 ; A[2]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.318      ;
; -0.354 ; A[5]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.304      ;
; -0.340 ; A[5]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.290      ;
; -0.340 ; A[5]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.290      ;
; -0.340 ; A[5]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.290      ;
; -0.340 ; A[5]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.290      ;
; -0.340 ; A[5]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.290      ;
; -0.340 ; A[5]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.290      ;
; -0.340 ; A[5]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.290      ;
; -0.324 ; A[3]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.274      ;
; -0.278 ; A[7]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.228      ;
; -0.273 ; A[3]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; A[3]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; A[3]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; A[3]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; A[3]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; A[3]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; A[3]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.223      ;
; -0.266 ; A[0]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.216      ;
; -0.264 ; A[7]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.214      ;
; -0.264 ; A[7]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.214      ;
; -0.264 ; A[7]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.214      ;
; -0.264 ; A[7]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.214      ;
; -0.264 ; A[7]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.214      ;
; -0.264 ; A[7]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.214      ;
; -0.264 ; A[7]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.214      ;
; -0.255 ; A[6]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.205      ;
; -0.240 ; A[1]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; state[0]~reg0 ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; state[0]~reg0 ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; state[0]~reg0 ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; state[0]~reg0 ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; state[0]~reg0 ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; state[0]~reg0 ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.190      ;
; -0.240 ; state[0]~reg0 ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.190      ;
; -0.238 ; A[6]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.188      ;
; -0.238 ; A[6]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.188      ;
; -0.238 ; A[6]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.188      ;
; -0.238 ; A[6]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.188      ;
; -0.238 ; A[6]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.188      ;
; -0.238 ; A[6]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.188      ;
; -0.238 ; A[6]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.188      ;
; -0.238 ; A[2]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.188      ;
; -0.222 ; A[0]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.172      ;
; -0.222 ; A[0]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.172      ;
; -0.222 ; A[0]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.172      ;
; -0.222 ; A[0]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.172      ;
; -0.222 ; A[0]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.172      ;
; -0.222 ; A[0]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.172      ;
; -0.222 ; A[0]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.172      ;
; -0.210 ; A[4]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.160      ;
; -0.207 ; state[1]~reg0 ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; state[1]~reg0 ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; state[1]~reg0 ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; state[1]~reg0 ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; state[1]~reg0 ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; state[1]~reg0 ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.207 ; state[1]~reg0 ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.157      ;
; -0.196 ; A[4]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.146      ;
; -0.196 ; A[4]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.146      ;
; -0.196 ; A[4]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.146      ;
; -0.196 ; A[4]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.146      ;
; -0.196 ; A[4]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.146      ;
; -0.196 ; A[4]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.146      ;
; -0.196 ; A[4]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.146      ;
; -0.183 ; A[5]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.133      ;
; -0.153 ; A[3]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.103      ;
; -0.107 ; A[7]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.057      ;
; -0.097 ; A[1]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.239      ;
; -0.097 ; A[1]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.239      ;
; -0.097 ; A[1]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.239      ;
; -0.097 ; A[1]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.239      ;
; -0.095 ; A[0]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.045      ;
; -0.088 ; A[2]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.230      ;
; -0.088 ; A[2]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.230      ;
; -0.088 ; A[2]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.230      ;
; -0.088 ; A[2]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.230      ;
; -0.084 ; A[6]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 1.034      ;
; -0.060 ; A[1]~reg0     ; done~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.010      ;
; -0.058 ; A[2]~reg0     ; done~reg0     ; clock        ; clock       ; 1.000        ; -0.037     ; 1.008      ;
; -0.048 ; A[5]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.190      ;
; -0.048 ; A[5]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.190      ;
; -0.048 ; A[5]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.190      ;
; -0.048 ; A[5]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 1.000        ; 0.155      ; 1.190      ;
; -0.042 ; state[1]~reg0 ; state[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.037     ; 0.992      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                          ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; state[1]~reg0 ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state[0]~reg0 ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; done~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A[7]~reg0     ; A[7]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.196 ; A[0]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.516      ;
; 0.216 ; A[4]~reg0     ; A[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.337      ;
; 0.216 ; A[6]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.337      ;
; 0.274 ; A[1]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.395      ;
; 0.294 ; A[7]~reg0     ; A[6]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.415      ;
; 0.297 ; B[1]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; B[3]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; B[2]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.426      ;
; 0.320 ; state[1]~reg0 ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.441      ;
; 0.329 ; state[0]~reg0 ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.450      ;
; 0.349 ; A[0]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.669      ;
; 0.350 ; state[0]~reg0 ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.471      ;
; 0.352 ; A[0]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.672      ;
; 0.361 ; B[0]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.489      ;
; 0.375 ; state[1]~reg0 ; A[4]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.496      ;
; 0.375 ; state[1]~reg0 ; A[6]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.496      ;
; 0.376 ; state[1]~reg0 ; A[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.497      ;
; 0.376 ; state[1]~reg0 ; A[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.497      ;
; 0.378 ; A[2]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.499      ;
; 0.379 ; A[3]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.500      ;
; 0.381 ; done~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.502      ;
; 0.415 ; A[0]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.735      ;
; 0.420 ; state[1]~reg0 ; A[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.541      ;
; 0.420 ; state[1]~reg0 ; A[5]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.541      ;
; 0.420 ; state[1]~reg0 ; A[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.541      ;
; 0.446 ; B[1]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.574      ;
; 0.456 ; B[2]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.584      ;
; 0.460 ; state[1]~reg0 ; A[7]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.581      ;
; 0.485 ; A[5]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.606      ;
; 0.507 ; done~reg0     ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.628      ;
; 0.509 ; B[1]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.637      ;
; 0.513 ; B[0]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.641      ;
; 0.516 ; B[0]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.644      ;
; 0.527 ; state[0]~reg0 ; A[7]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.648      ;
; 0.544 ; state[1]~reg0 ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.665      ;
; 0.579 ; B[0]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.707      ;
; 0.634 ; state[1]~reg0 ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.954      ;
; 0.634 ; state[1]~reg0 ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.954      ;
; 0.634 ; state[1]~reg0 ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.954      ;
; 0.634 ; state[1]~reg0 ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.954      ;
; 0.641 ; state[0]~reg0 ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.961      ;
; 0.641 ; state[0]~reg0 ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.961      ;
; 0.641 ; state[0]~reg0 ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.961      ;
; 0.641 ; state[0]~reg0 ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 0.961      ;
; 0.643 ; A[4]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.764      ;
; 0.693 ; A[6]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.814      ;
; 0.696 ; A[0]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.817      ;
; 0.712 ; A[7]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.833      ;
; 0.717 ; A[4]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.037      ;
; 0.717 ; A[4]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.037      ;
; 0.717 ; A[4]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.037      ;
; 0.717 ; A[4]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.037      ;
; 0.745 ; A[3]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.866      ;
; 0.767 ; A[6]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.087      ;
; 0.767 ; A[6]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.087      ;
; 0.767 ; A[6]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.087      ;
; 0.767 ; A[6]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.087      ;
; 0.774 ; A[5]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.895      ;
; 0.786 ; A[7]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.106      ;
; 0.786 ; A[7]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.106      ;
; 0.786 ; A[7]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.106      ;
; 0.786 ; A[7]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.106      ;
; 0.814 ; A[3]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.134      ;
; 0.814 ; A[3]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.134      ;
; 0.814 ; A[3]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.134      ;
; 0.814 ; A[3]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.134      ;
; 0.815 ; A[4]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.936      ;
; 0.837 ; A[2]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.958      ;
; 0.844 ; A[1]~reg0     ; done~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.965      ;
; 0.848 ; A[5]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.168      ;
; 0.848 ; A[5]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.168      ;
; 0.848 ; A[5]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.168      ;
; 0.848 ; A[5]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.168      ;
; 0.853 ; A[0]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.974      ;
; 0.855 ; A[6]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.976      ;
; 0.881 ; A[7]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.002      ;
; 0.896 ; A[2]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.216      ;
; 0.896 ; A[2]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.216      ;
; 0.896 ; A[2]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.216      ;
; 0.896 ; A[2]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.216      ;
; 0.899 ; A[1]~reg0     ; B[3]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.219      ;
; 0.899 ; A[1]~reg0     ; B[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.219      ;
; 0.899 ; A[1]~reg0     ; B[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.219      ;
; 0.899 ; A[1]~reg0     ; B[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.236      ; 1.219      ;
; 0.902 ; A[3]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.023      ;
; 0.947 ; A[5]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.068      ;
; 0.967 ; A[4]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.088      ;
; 0.994 ; A[2]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.115      ;
; 1.004 ; A[1]~reg0     ; state[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.125      ;
; 1.005 ; A[0]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.126      ;
; 1.007 ; A[6]~reg0     ; state[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.037      ; 1.128      ;
; 1.017 ; A[4]~reg0     ; A[4]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 1.138      ;
; 1.017 ; A[4]~reg0     ; A[0]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 1.138      ;
; 1.017 ; A[4]~reg0     ; A[1]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 1.138      ;
; 1.017 ; A[4]~reg0     ; A[2]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 1.138      ;
; 1.017 ; A[4]~reg0     ; A[5]~reg0     ; clock        ; clock       ; 0.000        ; 0.037      ; 1.138      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[5]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[6]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; A[7]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; B[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; done~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; state[1]~reg0               ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[0]~reg0                   ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[1]~reg0                   ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[2]~reg0                   ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; B[3]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; done~reg0                   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0               ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0               ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[0]~reg0|clk               ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[1]~reg0|clk               ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[2]~reg0|clk               ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; B[3]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; done~reg0|clk               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; state[1]~reg0|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i               ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; done~reg0                   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0               ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0               ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[0]~reg0                   ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[1]~reg0                   ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[2]~reg0                   ;
; 0.686  ; 0.902        ; 0.216          ; High Pulse Width ; clock ; Rise       ; B[3]~reg0                   ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[0]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[1]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[2]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[3]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[4]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[5]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[6]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; A[7]~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; done~reg0|clk               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[0]~reg0|clk           ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clock ; Rise       ; state[1]~reg0|clk           ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[0]~reg0|clk               ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[1]~reg0|clk               ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[2]~reg0|clk               ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; clock ; Rise       ; B[3]~reg0|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clock      ; 1.266 ; 1.902 ; Rise       ; clock           ;
;  data[0]  ; clock      ; 1.219 ; 1.833 ; Rise       ; clock           ;
;  data[1]  ; clock      ; 1.044 ; 1.653 ; Rise       ; clock           ;
;  data[2]  ; clock      ; 1.150 ; 1.753 ; Rise       ; clock           ;
;  data[3]  ; clock      ; 1.124 ; 1.744 ; Rise       ; clock           ;
;  data[4]  ; clock      ; 1.165 ; 1.812 ; Rise       ; clock           ;
;  data[5]  ; clock      ; 1.161 ; 1.808 ; Rise       ; clock           ;
;  data[6]  ; clock      ; 1.263 ; 1.898 ; Rise       ; clock           ;
;  data[7]  ; clock      ; 1.266 ; 1.902 ; Rise       ; clock           ;
; load_a    ; clock      ; 2.081 ; 2.764 ; Rise       ; clock           ;
; start     ; clock      ; 1.286 ; 1.894 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clock      ; -0.839 ; -1.432 ; Rise       ; clock           ;
;  data[0]  ; clock      ; -1.006 ; -1.605 ; Rise       ; clock           ;
;  data[1]  ; clock      ; -0.839 ; -1.432 ; Rise       ; clock           ;
;  data[2]  ; clock      ; -0.939 ; -1.528 ; Rise       ; clock           ;
;  data[3]  ; clock      ; -0.916 ; -1.519 ; Rise       ; clock           ;
;  data[4]  ; clock      ; -0.921 ; -1.537 ; Rise       ; clock           ;
;  data[5]  ; clock      ; -0.952 ; -1.580 ; Rise       ; clock           ;
;  data[6]  ; clock      ; -1.015 ; -1.624 ; Rise       ; clock           ;
;  data[7]  ; clock      ; -1.051 ; -1.669 ; Rise       ; clock           ;
; load_a    ; clock      ; -1.266 ; -1.891 ; Rise       ; clock           ;
; start     ; clock      ; -0.982 ; -1.566 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clock      ; 4.412 ; 4.564 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 3.464 ; 3.553 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 3.580 ; 3.679 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 3.658 ; 3.766 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 3.509 ; 3.602 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 3.383 ; 3.476 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 3.609 ; 3.732 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 4.412 ; 4.564 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 3.416 ; 3.517 ; Rise       ; clock           ;
; B[*]      ; clock      ; 3.714 ; 3.808 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 3.553 ; 3.643 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 3.714 ; 3.808 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 3.627 ; 3.725 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 3.479 ; 3.562 ; Rise       ; clock           ;
; done      ; clock      ; 3.633 ; 3.735 ; Rise       ; clock           ;
; state[*]  ; clock      ; 3.421 ; 3.505 ; Rise       ; clock           ;
;  state[0] ; clock      ; 3.421 ; 3.505 ; Rise       ; clock           ;
;  state[1] ; clock      ; 3.375 ; 3.475 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clock      ; 3.277 ; 3.368 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 3.352 ; 3.438 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 3.463 ; 3.558 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 3.538 ; 3.642 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 3.396 ; 3.485 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 3.277 ; 3.368 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 3.494 ; 3.613 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 4.300 ; 4.448 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 3.309 ; 3.406 ; Rise       ; clock           ;
; B[*]      ; clock      ; 3.370 ; 3.450 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 3.439 ; 3.526 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 3.592 ; 3.682 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 3.512 ; 3.607 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 3.370 ; 3.450 ; Rise       ; clock           ;
; done      ; clock      ; 3.515 ; 3.612 ; Rise       ; clock           ;
; state[*]  ; clock      ; 3.269 ; 3.366 ; Rise       ; clock           ;
;  state[0] ; clock      ; 3.312 ; 3.392 ; Rise       ; clock           ;
;  state[1] ; clock      ; 3.269 ; 3.366 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.568  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -1.568  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -18.732 ; 0.0   ; 0.0      ; 0.0     ; -19.075             ;
;  clock           ; -18.732 ; 0.000 ; N/A      ; N/A     ; -19.075             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clock      ; 2.269 ; 2.763 ; Rise       ; clock           ;
;  data[0]  ; clock      ; 2.167 ; 2.579 ; Rise       ; clock           ;
;  data[1]  ; clock      ; 1.801 ; 2.274 ; Rise       ; clock           ;
;  data[2]  ; clock      ; 2.033 ; 2.452 ; Rise       ; clock           ;
;  data[3]  ; clock      ; 1.977 ; 2.451 ; Rise       ; clock           ;
;  data[4]  ; clock      ; 2.031 ; 2.560 ; Rise       ; clock           ;
;  data[5]  ; clock      ; 2.014 ; 2.519 ; Rise       ; clock           ;
;  data[6]  ; clock      ; 2.222 ; 2.702 ; Rise       ; clock           ;
;  data[7]  ; clock      ; 2.269 ; 2.763 ; Rise       ; clock           ;
; load_a    ; clock      ; 3.734 ; 4.239 ; Rise       ; clock           ;
; start     ; clock      ; 2.273 ; 2.723 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clock      ; -0.839 ; -1.432 ; Rise       ; clock           ;
;  data[0]  ; clock      ; -1.006 ; -1.605 ; Rise       ; clock           ;
;  data[1]  ; clock      ; -0.839 ; -1.432 ; Rise       ; clock           ;
;  data[2]  ; clock      ; -0.939 ; -1.528 ; Rise       ; clock           ;
;  data[3]  ; clock      ; -0.916 ; -1.519 ; Rise       ; clock           ;
;  data[4]  ; clock      ; -0.921 ; -1.537 ; Rise       ; clock           ;
;  data[5]  ; clock      ; -0.952 ; -1.580 ; Rise       ; clock           ;
;  data[6]  ; clock      ; -1.015 ; -1.624 ; Rise       ; clock           ;
;  data[7]  ; clock      ; -1.051 ; -1.669 ; Rise       ; clock           ;
; load_a    ; clock      ; -1.266 ; -1.891 ; Rise       ; clock           ;
; start     ; clock      ; -0.982 ; -1.566 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clock      ; 7.205 ; 7.333 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 5.891 ; 5.930 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 6.048 ; 6.120 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 6.212 ; 6.222 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 5.962 ; 5.998 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 5.760 ; 5.778 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 6.152 ; 6.184 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 7.205 ; 7.333 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 5.798 ; 5.832 ; Rise       ; clock           ;
; B[*]      ; clock      ; 6.333 ; 6.372 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 6.050 ; 6.098 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 6.333 ; 6.372 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 6.168 ; 6.214 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 5.915 ; 5.952 ; Rise       ; clock           ;
; done      ; clock      ; 6.167 ; 6.212 ; Rise       ; clock           ;
; state[*]  ; clock      ; 5.835 ; 5.870 ; Rise       ; clock           ;
;  state[0] ; clock      ; 5.835 ; 5.870 ; Rise       ; clock           ;
;  state[1] ; clock      ; 5.738 ; 5.781 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clock      ; 3.277 ; 3.368 ; Rise       ; clock           ;
;  A[0]     ; clock      ; 3.352 ; 3.438 ; Rise       ; clock           ;
;  A[1]     ; clock      ; 3.463 ; 3.558 ; Rise       ; clock           ;
;  A[2]     ; clock      ; 3.538 ; 3.642 ; Rise       ; clock           ;
;  A[3]     ; clock      ; 3.396 ; 3.485 ; Rise       ; clock           ;
;  A[4]     ; clock      ; 3.277 ; 3.368 ; Rise       ; clock           ;
;  A[5]     ; clock      ; 3.494 ; 3.613 ; Rise       ; clock           ;
;  A[6]     ; clock      ; 4.300 ; 4.448 ; Rise       ; clock           ;
;  A[7]     ; clock      ; 3.309 ; 3.406 ; Rise       ; clock           ;
; B[*]      ; clock      ; 3.370 ; 3.450 ; Rise       ; clock           ;
;  B[0]     ; clock      ; 3.439 ; 3.526 ; Rise       ; clock           ;
;  B[1]     ; clock      ; 3.592 ; 3.682 ; Rise       ; clock           ;
;  B[2]     ; clock      ; 3.512 ; 3.607 ; Rise       ; clock           ;
;  B[3]     ; clock      ; 3.370 ; 3.450 ; Rise       ; clock           ;
; done      ; clock      ; 3.515 ; 3.612 ; Rise       ; clock           ;
; state[*]  ; clock      ; 3.269 ; 3.366 ; Rise       ; clock           ;
;  state[0] ; clock      ; 3.312 ; 3.392 ; Rise       ; clock           ;
;  state[1] ; clock      ; 3.269 ; 3.366 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; A[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; load_a                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; A[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; A[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; A[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; A[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; A[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; A[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; A[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; A[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; B[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; B[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; B[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; B[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; A[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; A[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; A[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; A[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; A[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; A[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; A[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; A[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; B[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; B[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; B[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; B[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; A[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; A[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; A[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; A[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; A[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; A[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; A[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; B[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; B[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; B[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; B[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; state[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; state[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 187      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 187      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Mar 28 01:03:05 2022
Info: Command: quartus_sta lab_03 -c lab_03
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab_03.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.568
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.568             -18.732 clock 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -18.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.326             -15.470 clock 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -18.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.411              -3.738 clock 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.075 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4631 megabytes
    Info: Processing ended: Mon Mar 28 01:03:08 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


