# Однотактный RISC-V процессор

## Описание проекта
Реализация 32-битного однотактного RISC-V процессора на Verilog, поддерживающего подмножество инструкций RV32I. Проект включает все основные компоненты: блок управления, АЛУ, регистровый файл и систему памяти.

## Поддерживаемые инструкции

### Арифметические/логические операции
| Инструкция | Код операции | Описание                |
|------------|--------------|-------------------------|
| ADD        | 0110011      | Сложение регистров      |
| ADDI       | 0010011      | Сложение с константой   |
| XOR/XORI   | 0110011      | Побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ|
| OR/ORI     | 0110011      | Побитовое ИЛИ           |
| AND/ANDI   | 0110011      | Побитовое И             |

### Операции с памятью
| Инструкция | Код операции | Описание                |
|------------|--------------|-------------------------|
| LW         | 0000011      | Загрузка из памяти      |
| SW         | 0100011      | Запись в память         |

### Управление потоком
| Инструкция | Код операции | Описание                |
|------------|--------------|-------------------------|
| BNE        | 1100011      | Переход если не равно   |

## Структура проекта
riscv/
│
├── core/                     # Ядро процессора
│   │
│   ├── alu.v                 # Арифметико-логическое устройство
│   │
│   ├── control.v             # Блок управления
│   │
│   ├── core.v                # Основной модуль
│   │
│   ├── cpu_top.v             # Верхний уровень
│   │
│   ├── reg_file.v            # Регистровый файл
│   │
│   └── mem_ctrl.v            # Контроллер памяти
│
├── memory/                   # Подсистема памяти
│   │
│   ├── rom.v                 # ПЗУ инструкций
│   │
│   └── ram.v                 # ОЗУ данных
│
├── testbench/                # Тестирование
│   │
│   └── testbench.v           # Тестовое окружение
│
└── other/                    # Остальное


## Основные характеристики

1. **Однотактное выполнение**: Все инструкции выполняются за один такт
2. **Память с отображением**: Специальные адреса для работы с устройствами
3. **Раздельная память**: Гарвардская архитектура
4. **Контроль загрузки**: Обработка задержек при работе с памятью

## Настройка симуляции

### Требования
- Icarus Verilog (iverilog)
- GTKWave (для просмотра временных диаграмм)

### Запуск симуляции
```bash
iverilog -o sim testbench.v cpu_top.v core/*.v memory/*.v
vvp sim
gtkwave dump.vcd
