void F_1 ( T_1 * V_1 , T_2 * V_2 )
{
#ifndef F_2
register T_1 V_3 , V_4 , * V_5 , * V_6 ;
V_5 = V_2 -> V_7 ;
V_6 = & ( V_2 -> V_8 [ 0 ] ) ;
V_3 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
V_3 ^= V_5 [ 0 ] ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 1 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 2 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 3 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 4 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 5 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 6 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 7 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 8 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 9 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 10 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 11 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 12 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 13 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 14 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 15 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 16 ] ) ;
#if V_9 == 20
F_3 ( V_4 , V_3 , V_6 , V_5 [ 17 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 18 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 19 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 20 ] ) ;
#endif
V_4 ^= V_5 [ V_9 + 1 ] ;
V_1 [ 1 ] = V_3 & 0xffffffffL ;
V_1 [ 0 ] = V_4 & 0xffffffffL ;
#else
register T_1 V_3 , V_4 , V_10 , * V_11 ;
V_3 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
V_11 = ( T_1 * ) V_2 ;
V_3 ^= V_11 [ 0 ] ;
F_3 ( V_4 , V_3 , V_11 , 1 ) ;
F_3 ( V_3 , V_4 , V_11 , 2 ) ;
F_3 ( V_4 , V_3 , V_11 , 3 ) ;
F_3 ( V_3 , V_4 , V_11 , 4 ) ;
F_3 ( V_4 , V_3 , V_11 , 5 ) ;
F_3 ( V_3 , V_4 , V_11 , 6 ) ;
F_3 ( V_4 , V_3 , V_11 , 7 ) ;
F_3 ( V_3 , V_4 , V_11 , 8 ) ;
F_3 ( V_4 , V_3 , V_11 , 9 ) ;
F_3 ( V_3 , V_4 , V_11 , 10 ) ;
F_3 ( V_4 , V_3 , V_11 , 11 ) ;
F_3 ( V_3 , V_4 , V_11 , 12 ) ;
F_3 ( V_4 , V_3 , V_11 , 13 ) ;
F_3 ( V_3 , V_4 , V_11 , 14 ) ;
F_3 ( V_4 , V_3 , V_11 , 15 ) ;
F_3 ( V_3 , V_4 , V_11 , 16 ) ;
#if V_9 == 20
F_3 ( V_4 , V_3 , V_11 , 17 ) ;
F_3 ( V_3 , V_4 , V_11 , 18 ) ;
F_3 ( V_4 , V_3 , V_11 , 19 ) ;
F_3 ( V_3 , V_4 , V_11 , 20 ) ;
#endif
V_4 ^= V_11 [ V_9 + 1 ] ;
V_1 [ 1 ] = V_3 & 0xffffffffL ;
V_1 [ 0 ] = V_4 & 0xffffffffL ;
#endif
}
void F_4 ( T_1 * V_1 , T_2 * V_2 )
{
#ifndef F_2
register T_1 V_3 , V_4 , * V_5 , * V_6 ;
V_5 = V_2 -> V_7 ;
V_6 = & ( V_2 -> V_8 [ 0 ] ) ;
V_3 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
V_3 ^= V_5 [ V_9 + 1 ] ;
#if V_9 == 20
F_3 ( V_4 , V_3 , V_6 , V_5 [ 20 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 19 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 18 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 17 ] ) ;
#endif
F_3 ( V_4 , V_3 , V_6 , V_5 [ 16 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 15 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 14 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 13 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 12 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 11 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 10 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 9 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 8 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 7 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 6 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 5 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 4 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 3 ] ) ;
F_3 ( V_4 , V_3 , V_6 , V_5 [ 2 ] ) ;
F_3 ( V_3 , V_4 , V_6 , V_5 [ 1 ] ) ;
V_4 ^= V_5 [ 0 ] ;
V_1 [ 1 ] = V_3 & 0xffffffffL ;
V_1 [ 0 ] = V_4 & 0xffffffffL ;
#else
register T_1 V_3 , V_4 , V_10 , * V_11 ;
V_3 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
V_11 = ( T_1 * ) V_2 ;
V_3 ^= V_11 [ V_9 + 1 ] ;
#if V_9 == 20
F_3 ( V_4 , V_3 , V_11 , 20 ) ;
F_3 ( V_3 , V_4 , V_11 , 19 ) ;
F_3 ( V_4 , V_3 , V_11 , 18 ) ;
F_3 ( V_3 , V_4 , V_11 , 17 ) ;
#endif
F_3 ( V_4 , V_3 , V_11 , 16 ) ;
F_3 ( V_3 , V_4 , V_11 , 15 ) ;
F_3 ( V_4 , V_3 , V_11 , 14 ) ;
F_3 ( V_3 , V_4 , V_11 , 13 ) ;
F_3 ( V_4 , V_3 , V_11 , 12 ) ;
F_3 ( V_3 , V_4 , V_11 , 11 ) ;
F_3 ( V_4 , V_3 , V_11 , 10 ) ;
F_3 ( V_3 , V_4 , V_11 , 9 ) ;
F_3 ( V_4 , V_3 , V_11 , 8 ) ;
F_3 ( V_3 , V_4 , V_11 , 7 ) ;
F_3 ( V_4 , V_3 , V_11 , 6 ) ;
F_3 ( V_3 , V_4 , V_11 , 5 ) ;
F_3 ( V_4 , V_3 , V_11 , 4 ) ;
F_3 ( V_3 , V_4 , V_11 , 3 ) ;
F_3 ( V_4 , V_3 , V_11 , 2 ) ;
F_3 ( V_3 , V_4 , V_11 , 1 ) ;
V_4 ^= V_11 [ 0 ] ;
V_1 [ 1 ] = V_3 & 0xffffffffL ;
V_1 [ 0 ] = V_4 & 0xffffffffL ;
#endif
}
void F_5 ( unsigned char * V_12 , unsigned char * V_13 , long V_14 ,
T_2 * V_15 , unsigned char * V_16 , int V_17 )
{
register T_1 V_18 , V_19 ;
register T_1 V_20 , V_21 , V_22 , V_23 ;
register long V_3 = V_14 ;
T_1 V_24 [ 2 ] ;
if ( V_17 )
{
F_6 ( V_16 , V_20 ) ;
F_6 ( V_16 , V_21 ) ;
V_16 -= 8 ;
for ( V_3 -= 8 ; V_3 >= 0 ; V_3 -= 8 )
{
F_6 ( V_12 , V_18 ) ;
F_6 ( V_12 , V_19 ) ;
V_18 ^= V_20 ;
V_19 ^= V_21 ;
V_24 [ 0 ] = V_18 ;
V_24 [ 1 ] = V_19 ;
F_1 ( V_24 , V_15 ) ;
V_20 = V_24 [ 0 ] ;
V_21 = V_24 [ 1 ] ;
F_7 ( V_20 , V_13 ) ;
F_7 ( V_21 , V_13 ) ;
}
if ( V_3 != - 8 )
{
F_8 ( V_12 , V_18 , V_19 , V_3 + 8 ) ;
V_18 ^= V_20 ;
V_19 ^= V_21 ;
V_24 [ 0 ] = V_18 ;
V_24 [ 1 ] = V_19 ;
F_1 ( V_24 , V_15 ) ;
V_20 = V_24 [ 0 ] ;
V_21 = V_24 [ 1 ] ;
F_7 ( V_20 , V_13 ) ;
F_7 ( V_21 , V_13 ) ;
}
F_7 ( V_20 , V_16 ) ;
F_7 ( V_21 , V_16 ) ;
}
else
{
F_6 ( V_16 , V_22 ) ;
F_6 ( V_16 , V_23 ) ;
V_16 -= 8 ;
for ( V_3 -= 8 ; V_3 >= 0 ; V_3 -= 8 )
{
F_6 ( V_12 , V_18 ) ;
F_6 ( V_12 , V_19 ) ;
V_24 [ 0 ] = V_18 ;
V_24 [ 1 ] = V_19 ;
F_4 ( V_24 , V_15 ) ;
V_20 = V_24 [ 0 ] ^ V_22 ;
V_21 = V_24 [ 1 ] ^ V_23 ;
F_7 ( V_20 , V_13 ) ;
F_7 ( V_21 , V_13 ) ;
V_22 = V_18 ;
V_23 = V_19 ;
}
if ( V_3 != - 8 )
{
F_6 ( V_12 , V_18 ) ;
F_6 ( V_12 , V_19 ) ;
V_24 [ 0 ] = V_18 ;
V_24 [ 1 ] = V_19 ;
F_4 ( V_24 , V_15 ) ;
V_20 = V_24 [ 0 ] ^ V_22 ;
V_21 = V_24 [ 1 ] ^ V_23 ;
F_9 ( V_20 , V_21 , V_13 , V_3 + 8 ) ;
V_22 = V_18 ;
V_23 = V_19 ;
}
F_7 ( V_22 , V_16 ) ;
F_7 ( V_23 , V_16 ) ;
}
V_18 = V_19 = V_20 = V_21 = V_22 = V_23 = 0 ;
V_24 [ 0 ] = V_24 [ 1 ] = 0 ;
}
