<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2015.2 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="5" Path="F:/projects/vivado/pcie_turbo_debug/pcie_turbo.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="59736fad288442a9886e9d1b89c803bf"/>
    <Option Name="Part" Val="xc7vx690tffg1157-2"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="EnableCoreContainerForIPI" Val="FALSE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/shiftreg.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/shiftreg.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/functions.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/functions.vh"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/scsdpram.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/scsdpram.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/fifo.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/fifo.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/ff.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/ff.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Input_parameters.v">
        <FileInfo SFType="VHeader">
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Input_parameters.v"/>
          <Attr Name="ImportTime" Val="1452059645"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_MaxFunction.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_MaxFunction.v"/>
          <Attr Name="ImportTime" Val="1320138826"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/syncff.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/syncff.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rotate.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rotate.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/ram_2clk_1w_1r.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/ram_2clk_1w_1r.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/ram_1clk_1w_1r.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/ram_1clk_1w_1r.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/pipeline.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/pipeline.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/one_hot_mux.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/one_hot_mux.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/offset_to_mask.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/offset_to_mask.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/widths.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/widths.vh"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/trellis.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/trellis.vh"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/types.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/types.vh"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/offset_flag_to_one_hot.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/offset_flag_to_one_hot.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Shift_Reg8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Shift_Reg8.v"/>
          <Attr Name="ImportTime" Val="1320138779"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_multiply_opt.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_multiply_opt.v"/>
          <Attr Name="ImportTime" Val="1320138821"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Max8_Function.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Max8_Function.v"/>
          <Attr Name="ImportTime" Val="1320138830"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_data_shift.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_data_shift.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_data_fifo.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_data_fifo.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/sync_fifo.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/sync_fifo.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/mux.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/mux.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/cross_domain_signal.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/cross_domain_signal.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/counter.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/counter.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/async_fifo.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/async_fifo.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_sysAddLePar_Compute.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_sysAddLePar_Compute.v"/>
          <Attr Name="ImportTime" Val="1320138890"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_LLR.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_LLR.v"/>
          <Attr Name="ImportTime" Val="1320138376"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Interleave.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Interleave.v"/>
          <Attr Name="ImportTime" Val="1320138296"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Deinterleave.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Deinterleave.v"/>
          <Attr Name="ImportTime" Val="1320137804"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Butterfly.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Butterfly.v"/>
          <Attr Name="ImportTime" Val="1320137607"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_AddrCal1Step.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_AddrCal1Step.v"/>
          <Attr Name="ImportTime" Val="1320137051"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_writer.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_writer.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_monitor_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_monitor_64.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_monitor_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_monitor_32.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_monitor_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_monitor_128.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_channel_gate_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_channel_gate_64.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_channel_gate_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_channel_gate_32.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_channel_gate_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_channel_gate_128.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_buffer_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_buffer_64.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_buffer_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_buffer_32.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_buffer_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_buffer_128.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_hdr_fifo.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_hdr_fifo.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_data_pipeline.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_data_pipeline.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/schedules.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/schedules.vh"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_alignment_pipeline.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_alignment_pipeline.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/sg_list_requester.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/sg_list_requester.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/sg_list_reader_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/sg_list_reader_64.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/sg_list_reader_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/sg_list_reader_32.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/sg_list_reader_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/sg_list_reader_128.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rx_port_requester_mux.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rx_port_requester_mux.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rx_port_reader.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rx_port_reader.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rx_port_channel_gate.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rx_port_channel_gate.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/fifo_packer_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/fifo_packer_64.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/fifo_packer_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/fifo_packer_32.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/fifo_packer_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/fifo_packer_128.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/async_fifo_fwft.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/async_fifo_fwft.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_SelectBUF_3BUF.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_SelectBUF_3BUF.v"/>
          <Attr Name="ImportTime" Val="1320138784"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_SaveLeInitWriteAddr_3BUF.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_SaveLeInitWriteAddr_3BUF.v"/>
          <Attr Name="ImportTime" Val="1334627114"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Reorder_writeEn_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Reorder_writeEn_1.v"/>
          <Attr Name="ImportTime" Val="1320138794"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Reorder_writeEn_0.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Reorder_writeEn_0.v"/>
          <Attr Name="ImportTime" Val="1320138800"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_FPU.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_FPU.v"/>
          <Attr Name="ImportTime" Val="1320138199"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Distributed_Single_RAM.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Distributed_Single_RAM.v"/>
          <Attr Name="ImportTime" Val="1320138015"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Distributed_Dual_RAM.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Distributed_Dual_RAM.v"/>
          <Attr Name="ImportTime" Val="1320137996"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_CalcReadAddr.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_CalcReadAddr.v"/>
          <Attr Name="ImportTime" Val="1320137760"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_CalcLeWriteAddr_3BUF.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_CalcLeWriteAddr_3BUF.v"/>
          <Attr Name="ImportTime" Val="1350541704"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_CalcBufA_Addr.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_CalcBufA_Addr.v"/>
          <Attr Name="ImportTime" Val="1334629372"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_CalcBufAddr_3BUF.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_CalcBufAddr_3BUF.v"/>
          <Attr Name="ImportTime" Val="1334630279"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_BPU.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_BPU.v"/>
          <Attr Name="ImportTime" Val="1320137480"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Block_Dual_RAM.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Block_Dual_RAM.v"/>
          <Attr Name="ImportTime" Val="1320137223"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_3BUF_w.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_3BUF_w.v"/>
          <Attr Name="ImportTime" Val="1320136942"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_64.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_32.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_port_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_port_128.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_engine_selector.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_engine_selector.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_engine.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_engine.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rx_port_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rx_port_64.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rx_port_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rx_port_32.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rx_port_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rx_port_128.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/register.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/register.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/parallel_crc.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_SW_MAP_3BUF.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_SW_MAP_3BUF.v"/>
          <Attr Name="ImportTime" Val="1320138767"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_LeBit_RAM.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_LeBit_RAM.v"/>
          <Attr Name="ImportTime" Val="1350540817"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Init_Value.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Init_Value.v"/>
          <Attr Name="ImportTime" Val="1320138264"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_D_RAM.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_D_RAM.v"/>
          <Attr Name="ImportTime" Val="1320138076"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_BPU_Tail.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_BPU_Tail.v"/>
          <Attr Name="ImportTime" Val="1320137563"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Block_ROM_Para_P8.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Block_ROM_Para_P8.v"/>
          <Attr Name="ImportTime" Val="1451999381"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Block_ROM_Para_P4.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Block_ROM_Para_P4.v"/>
          <Attr Name="ImportTime" Val="1451999378"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Addr_control.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Addr_control.v"/>
          <Attr Name="ImportTime" Val="1350535589"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_multiplexer_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_multiplexer_64.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_multiplexer_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_multiplexer_32.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_multiplexer_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_multiplexer_128.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/ultrascale.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/ultrascale.vh"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/txr_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/txr_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tlp.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tlp.vh"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/txr_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/txr_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/txc_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/txc_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/txc_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/txc_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rxr_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rxr_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rxr_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rxr_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rxc_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rxc_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rxc_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rxc_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/reorder_queue_output.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/reorder_queue_output.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/reorder_queue_input.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/reorder_queue_input.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/interrupt_controller.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/interrupt_controller.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/demux.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/demux.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/channel_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/channel_64.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/channel_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/channel_32.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/channel_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/channel_128.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/Turbo_CRC24.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Subdecoder.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_Subdecoder.v"/>
          <Attr Name="ImportTime" Val="1350540835"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_InputPara.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../turbo_decoder_sim/turbo_decoder_sim.srcs/sources_1/imports/Turbo_Decoder_Verilog/Modu_InputPara.v"/>
          <Attr Name="ImportTime" Val="1350542563"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_multiplexer.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_multiplexer.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/tx_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/tx_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rx_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rx_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/rx_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/rx_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/reorder_queue.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/reorder_queue.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/riffa.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/riffa.vh"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/registers.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/registers.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/recv_credit_flow_ctrl.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/recv_credit_flow_ctrl.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/interrupt.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/interrupt.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/channel.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/channel.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/Modu_Decoder_New_CRC.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/TurboDecoderWrapper.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/riffa.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/riffa.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/engine_layer.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../RIFFA_VC707_Demo_xiaoshi/RIFFA_VC707_Demo.srcs/riffa_hdl/engine_layer.v"/>
          <Attr Name="ImportTime" Val="1440553212"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/riffa_wrapper_vc709.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/chnl_parallel_turbo_decoder.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/riffa_hdl/VC709Gen2x8If128.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/chnl_turbo_decoder.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="top_pcie_turbo"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sim_1/imports/new/test_chnl_turbo_decoder.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/new/test_chnl_turbo_decoder.v"/>
          <Attr Name="ImportTime" Val="1463718631"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/Turbo_Decoder_Verilog/Modu_Distributed_Dual_RAM_tail.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Distributed_Dual_RAM_tail.v"/>
          <Attr Name="ImportTime" Val="1457491614"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/Turbo_Decoder_Verilog/Modu_Block_Dual_RAM_sys.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Block_Dual_RAM_sys.v"/>
          <Attr Name="ImportTime" Val="1457491618"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/Turbo_Decoder_Verilog/Modu_Block_Dual_RAM_par1.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Block_Dual_RAM_par1.v"/>
          <Attr Name="ImportTime" Val="1457491615"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/Turbo_Decoder_Verilog/Modu_Block_Dual_RAM_par0.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/Modu_Block_Dual_RAM_par0.v"/>
          <Attr Name="ImportTime" Val="1457491617"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/new/test_turbocrc.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/imports/Turbo_Decoder_Verilog/test_final.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/imports/Turbo_Decoder_Verilog/test_final.v"/>
          <Attr Name="ImportTime" Val="1462429499"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/test_final_behav.wcfg">
        <FileInfo>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/test_turbocrc_behav.wcfg">
        <FileInfo>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/test_chnl_turbo_decoder_behav.wcfg">
        <FileInfo>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="test_chnl_turbo_decoder"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="SimMode" Val="post-implementation"/>
        <Option Name="SrcSet" Val="sources_1"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/test_final_behav.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/test_turbocrc_behav.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/test_chnl_turbo_decoder_behav.wcfg"/>
      </Config>
    </FileSet>
    <FileSet Name="ila_tail" Type="BlockSrcs" RelSrcDir="$PSRCDIR/ila_tail">
      <Config>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="PCIeGen2x8If128" Type="BlockSrcs" RelSrcDir="$PSRCDIR/PCIeGen2x8If128">
      <File Path="$PSRCDIR/sources_1/ip/PCIeGen2x8If128_1/PCIeGen2x8If128.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="PCIeGen2x8If128"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="crc_blk_mem_1w_8w" Type="BlockSrcs" RelSrcDir="$PSRCDIR/crc_blk_mem_1w_8w">
      <File Path="$PSRCDIR/sources_1/ip/crc_blk_mem_1w_8w/crc_blk_mem_1w_8w.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="crc_blk_mem_1w_8w"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="clk_wiz_250_100" Type="BlockSrcs" RelSrcDir="$PSRCDIR/clk_wiz_250_100">
      <File Path="$PSRCDIR/sources_1/ip/clk_wiz_250_100/clk_wiz_250_100.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="clk_wiz_250_100"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="blk_mem_gen" Type="BlockSrcs" RelSrcDir="$PSRCDIR/blk_mem_gen">
      <File Path="$PSRCDIR/sources_1/ip/blk_mem_gen/blk_mem_gen.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="blk_mem_gen"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <File Path="$PSRCDIR/constrs_1/imports/new/alpha_data.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PSRCDIR/constrs_2/imports/new/alpha_data.xdc"/>
          <Attr Name="ImportTime" Val="1462784923"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="clk_wiz_250_125" Type="BlockSrcs" RelSrcDir="$PSRCDIR/clk_wiz_250_125">
      <File Path="$PSRCDIR/sources_1/ip/clk_wiz_250_125/clk_wiz_250_125.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="clk_wiz_250_125"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="ila_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/ila_0">
      <File Path="$PSRCDIR/sources_1/ip/ila_0/ila_0.xci">
        <FileInfo>
          <Attr Name="UserDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="ila_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="blk_mem_gen_D" Type="BlockSrcs" RelSrcDir="$PSRCDIR/blk_mem_gen_D">
      <File Path="$PSRCDIR/sources_1/ip/blk_mem_gen_D/blk_mem_gen_D.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="blk_mem_gen_D"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="blk_mem_gen_tail" Type="BlockSrcs" RelSrcDir="$PSRCDIR/blk_mem_gen_tail">
      <File Path="$PSRCDIR/sources_1/ip/blk_mem_gen_tail/blk_mem_gen_tail.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="blk_mem_gen_tail"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="ila_parallel_decoder" Type="BlockSrcs" RelSrcDir="$PSRCDIR/ila_parallel_decoder">
      <File Path="$PSRCDIR/sources_1/ip/ila_parallel_decoder/ila_parallel_decoder.xci">
        <FileInfo>
          <Attr Name="UserDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="ila_parallel_decoder"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="ila_turbo_wrapper" Type="BlockSrcs" RelSrcDir="$PSRCDIR/ila_turbo_wrapper">
      <File Path="$PSRCDIR/sources_1/ip/ila_turbo_wrapper/ila_turbo_wrapper.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="ila_turbo_wrapper"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="ila_1" Type="BlockSrcs" RelSrcDir="$PSRCDIR/ila_1">
      <File Path="$PSRCDIR/sources_1/ip/ila_1/ila_1.xci">
        <FileInfo>
          <Attr Name="UserDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="ila_1"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="dist_mem_gen_D" Type="BlockSrcs" RelSrcDir="$PSRCDIR/dist_mem_gen_D">
      <File Path="$PSRCDIR/sources_1/ip/dist_mem_gen_D_1/dist_mem_gen_D.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="dist_mem_gen_D"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="ila_dist_D" Type="BlockSrcs" RelSrcDir="$PSRCDIR/ila_dist_D">
      <File Path="$PSRCDIR/sources_1/ip/ila_dist_D/ila_dist_D.xci">
        <FileInfo>
          <Attr Name="UserDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="ila_dist_D"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="IES">
      <Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/>
    </Simulator>
    <Simulator Name="VCS">
      <Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="9">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7vx690tffg1157-2" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current" Dir="$PRUNDIR/synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="ila_tail_synth_1" Type="Ft3:Synth" SrcSet="ila_tail" Part="xc7vx485tffg1761-2" ConstrsSet="ila_tail" Description="Vivado Synthesis Defaults">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
    </Run>
    <Run Id="PCIeGen2x8If128_synth_1" Type="Ft3:Synth" SrcSet="PCIeGen2x8If128" Part="xc7vx690tffg1157-2" ConstrsSet="PCIeGen2x8If128" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/PCIeGen2x8If128_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="crc_blk_mem_1w_8w_synth_1" Type="Ft3:Synth" SrcSet="crc_blk_mem_1w_8w" Part="xc7vx690tffg1157-2" ConstrsSet="crc_blk_mem_1w_8w" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/crc_blk_mem_1w_8w_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="clk_wiz_250_100_synth_1" Type="Ft3:Synth" SrcSet="clk_wiz_250_100" Part="xc7vx690tffg1157-2" ConstrsSet="clk_wiz_250_100" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/clk_wiz_250_100_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="blk_mem_gen_synth_1" Type="Ft3:Synth" SrcSet="blk_mem_gen" Part="xc7vx690tffg1157-2" ConstrsSet="blk_mem_gen" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/blk_mem_gen_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="clk_wiz_250_125_synth_1" Type="Ft3:Synth" SrcSet="clk_wiz_250_125" Part="xc7vx690tffg1157-2" ConstrsSet="clk_wiz_250_125" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/clk_wiz_250_125_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="ila_0_synth_1" Type="Ft3:Synth" SrcSet="ila_0" Part="xc7vx690tffg1157-2" ConstrsSet="ila_0" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/ila_0_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="blk_mem_gen_D_synth_1" Type="Ft3:Synth" SrcSet="blk_mem_gen_D" Part="xc7vx690tffg1157-2" ConstrsSet="blk_mem_gen_D" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/blk_mem_gen_D_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="blk_mem_gen_tail_synth_1" Type="Ft3:Synth" SrcSet="blk_mem_gen_tail" Part="xc7vx690tffg1157-2" ConstrsSet="blk_mem_gen_tail" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/blk_mem_gen_tail_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="ila_parallel_decoder_synth_1" Type="Ft3:Synth" SrcSet="ila_parallel_decoder" Part="xc7vx690tffg1157-2" ConstrsSet="ila_parallel_decoder" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/ila_parallel_decoder_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="ila_turbo_wrapper_synth_1" Type="Ft3:Synth" SrcSet="ila_turbo_wrapper" Part="xc7vx690tffg1157-2" ConstrsSet="ila_turbo_wrapper" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/ila_turbo_wrapper_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="ila_1_synth_1" Type="Ft3:Synth" SrcSet="ila_1" Part="xc7vx690tffg1157-2" ConstrsSet="ila_1" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/ila_1_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="dist_mem_gen_D_synth_1" Type="Ft3:Synth" SrcSet="dist_mem_gen_D" Part="xc7vx690tffg1157-2" ConstrsSet="dist_mem_gen_D" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/dist_mem_gen_D_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="ila_dist_D_synth_1" Type="Ft3:Synth" SrcSet="ila_dist_D" Part="xc7vx690tffg1157-2" ConstrsSet="ila_dist_D" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/ila_dist_D_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="ila_tail_impl_1" Type="Ft2:EntireDesign" Part="xc7vx485tffg1761-2" ConstrsSet="ila_tail" Description="Vivado Implementation Defaults" SynthRun="ila_tail_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="PCIeGen2x8If128_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="PCIeGen2x8If128" Description="Vivado Implementation Defaults" SynthRun="PCIeGen2x8If128_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="crc_blk_mem_1w_8w_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="crc_blk_mem_1w_8w" Description="Vivado Implementation Defaults" SynthRun="crc_blk_mem_1w_8w_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="clk_wiz_250_100_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="clk_wiz_250_100" Description="Vivado Implementation Defaults" SynthRun="clk_wiz_250_100_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="blk_mem_gen_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="blk_mem_gen" Description="Vivado Implementation Defaults" SynthRun="blk_mem_gen_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="clk_wiz_250_125_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="clk_wiz_250_125" Description="Vivado Implementation Defaults" SynthRun="clk_wiz_250_125_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="constrs_1" Description="Vivado Implementation Defaults" State="current" SynthRun="synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="ila_0_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="ila_0" Description="Vivado Implementation Defaults" SynthRun="ila_0_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="blk_mem_gen_D_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="blk_mem_gen_D" Description="Vivado Implementation Defaults" SynthRun="blk_mem_gen_D_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="blk_mem_gen_tail_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="blk_mem_gen_tail" Description="Vivado Implementation Defaults" SynthRun="blk_mem_gen_tail_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="ila_parallel_decoder_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="ila_parallel_decoder" Description="Vivado Implementation Defaults" SynthRun="ila_parallel_decoder_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="ila_turbo_wrapper_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="ila_turbo_wrapper" Description="Vivado Implementation Defaults" SynthRun="ila_turbo_wrapper_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="ila_1_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="ila_1" Description="Vivado Implementation Defaults" SynthRun="ila_1_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="dist_mem_gen_D_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="dist_mem_gen_D" Description="Vivado Implementation Defaults" SynthRun="dist_mem_gen_D_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
    <Run Id="ila_dist_D_impl_1" Type="Ft2:EntireDesign" Part="xc7vx690tffg1157-2" ConstrsSet="ila_dist_D" Description="Vivado Implementation Defaults" SynthRun="ila_dist_D_synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
  </Runs>
</Project>
