# Proyecto: Mi Primer DiseÃ±o Digital ğŸ”§âš¡
Este repositorio contiene el desarrollo de un sistema de energÃ­a renovable que permite conmutar entre la red elÃ©ctrica comercial y un banco de baterÃ­as basado en energÃ­a solar. Se sigue un flujo de diseÃ±o estructurado para la implementaciÃ³n del sistema en FPGA.

## ğŸ“Œ Objetivos
- DiseÃ±ar un sistema que conmute entre dos fuentes de energÃ­a segÃºn las condiciones del entorno.
- Implementar el diseÃ±o en diferentes dominios: comportamental, estructural y fÃ­sico.
- Sintetizar el diseÃ±o en una FPGA y evaluar su funcionamiento.


## ğŸš€ Desarrollo del Proyecto
### ğŸ”¹ 1. Dominio Comportamental
- ğŸ“Œ Se define la funcionalidad en un **diagrama de caja negra**.

![Diagrama Caja negra](Diagramas/CAJA_NEGRA.png)

#### I01 Boton de paro de emergencia.
#### I02 Sensor de disponibilidad de Red electrica.
#### I03 Sensor de carga en Baterias.
#### I04 Sensor de Luz solar.

#### Q01 Indicador Casa desenergizada.
#### Q02 Indicador red electrica disponible .
#### Q03 Indicador carga baterias.
#### Q04 Indicador radiacion solar .
#### Q05 Conmutador entre fuentes de energia.


- ğŸ“Œ Se elabora un **diagrama de flujo** del sistema.

![Diagrama de flujo](Diagramas/DIAGRAMA_DE_FLUJO_PROYECTO.png)

Este diagrama de flujo representa un proceso de control continuo basado en condiciones lÃ³gicas, donde cuatro entradas digitales (IO1, IO2, IO3, IO4) determinan el estado de cinco salidas (Q01 - Q05). Cada entrada activa o desactiva salidas especÃ­ficas, y algunas salidas dependen del estado de otras, creando una lÃ³gica secuencial y condicional. Como el flujo regresa constantemente a evaluar las condiciones sin alcanzar un estado de finalizaciÃ³n, se trata de un proceso cÃ­clico o infinito.


- ğŸ“Œ Se define la **tabla de verdad** basada en las condiciones de operaciÃ³n.

![Tabla de Verdad propuesta](Diagramas/Tabla_verdad.png)

### ğŸ”¹ 2. Dominio FÃ­sico Inicial
- ğŸ“Œ DiseÃ±o del **circuito elÃ©ctrico** en **lenguaje Ladder**.

![Diagrama lenguaje Ladder](Diagramas/Diagrama_LADDER.jpeg)

### ğŸ”¹ 3. SimulaciÃ³n en Ladder  
ğŸ“Œ **ValidaciÃ³n del comportamiento en PLCSimulator**  

---

#### ğŸ  3.1. Sin fuentes de energÃ­a disponibles  
NingÃºn sensor detecta una fuente de energÃ­a activa, por lo que **Q01** indica que la casa no estÃ¡ energizada.  

![SimulaciÃ³n 1](Simulaciones/Simulacion%20LADDER%201.jpeg)  

---

#### â˜€ï¸ 3.2. EnergizaciÃ³n con luz solar directa  
La casa recibe energÃ­a Ãºnicamente de la luz solar. **Q01** permanecerÃ¡ inactivo hasta que alguna fuente de energÃ­a se reactive o se presione el botÃ³n de emergencia (**I01**).  

![SimulaciÃ³n 2](Simulaciones/Simulacion%20LADDER%202.jpeg)  

---

#### ğŸ”‹ 3.3. EnergizaciÃ³n con baterÃ­as cargadas por luz solar  
**Q05** (el conmutador) se activa cuando la casa es alimentada por luz solar directa o por baterÃ­as cargadas con energÃ­a solar. Este indicador permite visualizar cuÃ¡ndo se estÃ¡n utilizando los paneles solares o las baterÃ­as como fuente de energÃ­a.  

![SimulaciÃ³n 3](Simulaciones/Simulacion%20LADDER%203.jpeg)  

---

#### ğŸ”‹â˜€ï¸ 3.4. Disponibilidad de luz solar y baterÃ­as cargadas  
Se detecta la presencia simultÃ¡nea de luz solar y baterÃ­as cargadas, lo que permite alimentar la casa con estas fuentes de energÃ­a.  

![SimulaciÃ³n 4](Simulaciones/Simulacion%20LADDER%204.jpeg)  

---

#### âš¡ 3.5. EnergizaciÃ³n Ãºnicamente con la red elÃ©ctrica  
La casa recibe energÃ­a exclusivamente de la red elÃ©ctrica. En este caso, **Q05** cambia de estado, permitiendo el paso de la energÃ­a de la red para alimentar la casa.  

![SimulaciÃ³n 5](Simulaciones/Simulacion%20LADDER%205.jpeg)  

---

#### âš¡â˜€ï¸ 3.6. Disponibilidad de red elÃ©ctrica y luz solar  
Aunque la red elÃ©ctrica estÃ¡ disponible, el sistema prioriza el uso de energÃ­a solar para alimentar la casa, optimizando el consumo energÃ©tico.  

![SimulaciÃ³n 6](Simulaciones/Simulacion%20LADDER%206.jpeg)  

---

#### ğŸ”‹âš¡ 3.7. Disponibilidad de energÃ­a solar almacenada en baterÃ­as y red elÃ©ctrica  
Dado que las baterÃ­as estÃ¡n cargadas con energÃ­a solar, el sistema continÃºa priorizando su uso antes de recurrir a la red elÃ©ctrica.  

![SimulaciÃ³n 7](Simulaciones/Simulacion%20LADDER%207.jpeg)  

---

#### â˜€ï¸ğŸ”‹âš¡ 3.8. Disponibilidad simultÃ¡nea de luz solar, baterÃ­as cargadas y red elÃ©ctrica  
A pesar de contar con todas las fuentes de energÃ­a disponibles, el sistema sigue priorizando la energÃ­a solar para alimentar la casa, asegurando un mayor ahorro energÃ©tico.  

![SimulaciÃ³n 8](Simulaciones/Simulacion%20LADDER%208.jpeg)  

---

#### âŒ 3.9. Disponibilidad de todas las fuentes de energÃ­a con I01 activado  
Aunque todas las fuentes de energÃ­a estÃ¡n disponibles (**Q02**, **Q03** y **Q04** activas), la casa no se energiza debido a que la entrada **I01** (energizador de la casa) estÃ¡ activada. No obstante, los indicadores y el conmutador siguen operando de acuerdo con la lÃ³gica establecida en los casos anteriores.  

![SimulaciÃ³n 9](Simulaciones/Simulacion%20LADDER%209.jpeg)  

---

### Puntos importantes
âœ… Cada imagen representa una simulaciÃ³n en lenguaje Ladder validando la lÃ³gica del sistema.  
âœ… El sistema prioriza siempre el uso de energÃ­a solar y baterÃ­as antes de recurrir a la red elÃ©ctrica.  
âœ… **I01** actÃºa como un botÃ³n de emergencia, desactivando la energizaciÃ³n de la casa incluso si hay fuentes de energÃ­a disponibles.  


### ğŸ”¹ 4. Dominio Estructural  
ğŸ“Œ **ConversiÃ³n a red de compuertas lÃ³gicas**  

Siguiendo las instrucciones del documento proporcionado por el docente ([Notas del laboratorio](https://github.com/johnnycubides/digital-electronic-1-101/blob/main/labs/lab2/notas_annotated.pdf)), realizamos la conversiÃ³n del dominio fÃ­sico al estructural. Este proceso nos permitiÃ³ modelar el sistema en el software **Digital**, utilizando compuertas lÃ³gicas para representar su funcionamiento. 

El archivo de con el diagrama se puede observar en ([Archivo Digital](Simulaciones/SimulacionDigital.dig))

---

#### ğŸ”Œ 4.1. SimulaciÃ³n en **Digital**  
El siguiente diagrama muestra la implementaciÃ³n del sistema en el software **Digital**, verificando su correcto comportamiento en el dominio estructural.  
![RepresentaciÃ³n en compuertas](Simulaciones/DIGITAL%20COMPUERTAS.png)  

---

#### ğŸ§© 4.2. Mapas de Karnaugh  
Para simplificar las expresiones lÃ³gicas y optimizar el diseÃ±o del sistema, realizamos la minimizaciÃ³n mediante **Mapas de Karnaugh**:  

1ï¸âƒ£ **Mapa de Karnaugh para Q01**  
![Mapa de Karnaugh Q01](Simulaciones/Mapa%204.png)  

2ï¸âƒ£ **Mapa de Karnaugh para Q02**  
![Mapa de Karnaugh Q02](Simulaciones/Mapa%201.png)  

3ï¸âƒ£ **Mapa de Karnaugh para Q03**  
![Mapa de Karnaugh Q03](Simulaciones/Mapa%202.png)  

4ï¸âƒ£ **Mapa de Karnaugh para Q04**  
![Mapa de Karnaugh Q04](Simulaciones/Mapa%203.png)  

5ï¸âƒ£ **Mapa de Karnaugh para Q05**  
![Mapa de Karnaugh Q05](Simulaciones/Mapa%205.png)  

---

#### ğŸ“Š 4.3. Tabla de verdad verificada  
La siguiente tabla de verdad representa el comportamiento esperado del sistema con base en la lÃ³gica estructural.  
Se verificÃ³ la **tabla de verdad**, garantizando que la implementaciÃ³n es funcional y precisa.  
![Tabla de verdad](Simulaciones/TABLA%20DE%20VERDAD.png)  

---

#### ğŸ”€ 4.4. RepresentaciÃ³n con compuertas universales NAND

Como alternativa de implementaciÃ³n, se realizÃ³ la conversiÃ³n del sistema utilizando **compuertas NAND**, las cuales permiten diseÃ±ar cualquier circuito lÃ³gico minimizando el nÃºmero de componentes.  

![RepresentaciÃ³n con compuertas NAND](Simulaciones/Compuertas%20NAND.png)  

---


## ğŸ”¹ 5. DescripciÃ³n en Verilog (HDL)  
ğŸ“Œ **ConversiÃ³n del diseÃ±o a cÃ³digo Verilog (`top.v`)**  

Para la transiciÃ³n del dominio estructural simulado en **Digital** a la sÃ­ntesis en FPGA, seguimos las indicaciones del siguiente video:  
â–¶ï¸ [ConversiÃ³n a Verilog](https://www.youtube.com/watch?v=2GnsQ3oH4YA)  

Tras la exportaciÃ³n, el archivo `top.v` quedÃ³ con el siguiente cÃ³digo:  

```verilog
/*
 * Generated by Digital. Don't modify this file!
 * Any changes will be lost if this file is regenerated.
 */

module top (
  input IO1,
  input IO2,
  input IO3,
  input IO4,
  output QO2,
  output QO3,
  output QO4,
  output QO1,
  output QO5
);
  assign QO1 = (IO1 | (~ IO4 & ~ (IO2 | IO3)));
  assign QO5 = (IO3 | IO4);
  assign QO2 = IO2;
  assign QO3 = IO3;
  assign QO4 = IO4;
endmodule 
```
La siguiente imagen muestra el circuito lÃ³gico que serÃ¡ implementado en la FPGA:
![Circuito FPGA](Diagramas/Diagrama%20compuertas%20FPGA.png)  

Se configuro el archivo de restricciones fisicas (`top.pcf`) en el cual se especifican los pines para las entradas y las salidas, este es el codigo utilizado:

```
#CONFIGURACION DE PINES
set_io IO1 9 # BOTON
set_io IO2 10 # RED
set_io IO3 11 # BATERIAS
set_io IO4 12 # Sensor Luz

#SALIDAS
set_io QO1 31 # ROJO
set_io QO2 32 # VERDE
set_io QO3 37 # BLANCO
set_io QO4 38 # AZUl
set_io QO5 34 # RELE 
```


## ğŸ”¹ 6. SÃ­ntesis en FPGA  
ğŸ“Œ **ImplementaciÃ³n en FPGA, configuraciÃ³n de pines y pruebas con sensores y actuadores**  

Para la sÃ­ntesis del diseÃ±o en la **FPGA BlackIce MX**, seguimos el procedimiento detallado en el video previamente referenciado. Se realizÃ³ la configuraciÃ³n de pines y la conexiÃ³n del circuito en una protoboard, asegurando la correcta interacciÃ³n entre los sensores y actuadores.  

ğŸ“Œ **AsignaciÃ³n de pines y conexiones**  

Para la conexiÃ³n del circuito, seguimos la distribuciÃ³n de pines mostrada en la siguiente imagen:  
ğŸ–¼ï¸ ![Pinout FPGA](Verilog/blackice-mx-pinout.png)  

ğŸ“Œ **Componentes utilizados**  
âœ”ï¸ **FPGA BlackIce MX**  
âœ”ï¸ **Protoboard**  
âœ”ï¸ **Interruptores**  
âœ”ï¸ **Fotoresistencias**  
âœ”ï¸ **Modulo Rele**  
âœ”ï¸ **Jumpers y resistencias**  
âœ”ï¸ **LEDs para la visualizaciÃ³n de seÃ±ales**  

ğŸ“Œ **Pruebas y validaciÃ³n**  

Una vez realizada la conexiÃ³n del hardware y la carga del cÃ³digo en la FPGA, verificamos el correcto funcionamiento del sistema mediante pruebas con los sensores y actuadores.  

El siguiente video muestra la demostraciÃ³n del sistema en funcionamiento:  
â–¶ï¸ *(video de YouTube)*  



## ğŸ› ï¸ Herramientas Utilizadas
- **PLCSimulator** â†’ Para simulaciÃ³n en Ladder.
- **Digital** â†’ Para diseÃ±o y simulaciÃ³n de compuertas lÃ³gicas.
- **Verilog (Lite-xl)** â†’ Para simulaciÃ³n HDL.
- **BlackIce MX FPGA** â†’ Para la implementaciÃ³n final en hardware.

## ğŸ‘¨â€ğŸ’» Autor
Desarrollado por TomÃ¡s Cuartas. Este proyecto fue realizado como parte del laboratorio de **Digital 1**.

---
ğŸ“Œ *Para mÃ¡s detalles, consulta cada directorio en este repositorio.*


