set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[4]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[5]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[7]}]

set_property PACKAGE_PIN AG14 [get_ports {led[0]}]
set_property PACKAGE_PIN AF13 [get_ports {led[1]}]
set_property PACKAGE_PIN AE13 [get_ports {led[2]}]
set_property PACKAGE_PIN AJ14 [get_ports {led[3]}]
set_property PACKAGE_PIN AJ15 [get_ports {led[4]}]
set_property PACKAGE_PIN AH13 [get_ports {led[5]}]
set_property PACKAGE_PIN AH14 [get_ports {led[6]}]
set_property PACKAGE_PIN AL12 [get_ports {led[7]}]

set_property PACKAGE_PIN E13 [get_ports UART_rxd]
set_property IOSTANDARD LVCMOS33 [get_ports UART_rxd]
set_property PACKAGE_PIN F13 [get_ports UART_txd]
set_property IOSTANDARD LVCMOS33 [get_ports UART_txd]

create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 4096 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list system/clk_wiz_0/inst/clk_50M]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
set_property port_width 64 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {M_MMIO_AXI_wdata[0]} {M_MMIO_AXI_wdata[1]} {M_MMIO_AXI_wdata[2]} {M_MMIO_AXI_wdata[3]} {M_MMIO_AXI_wdata[4]} {M_MMIO_AXI_wdata[5]} {M_MMIO_AXI_wdata[6]} {M_MMIO_AXI_wdata[7]} {M_MMIO_AXI_wdata[8]} {M_MMIO_AXI_wdata[9]} {M_MMIO_AXI_wdata[10]} {M_MMIO_AXI_wdata[11]} {M_MMIO_AXI_wdata[12]} {M_MMIO_AXI_wdata[13]} {M_MMIO_AXI_wdata[14]} {M_MMIO_AXI_wdata[15]} {M_MMIO_AXI_wdata[16]} {M_MMIO_AXI_wdata[17]} {M_MMIO_AXI_wdata[18]} {M_MMIO_AXI_wdata[19]} {M_MMIO_AXI_wdata[20]} {M_MMIO_AXI_wdata[21]} {M_MMIO_AXI_wdata[22]} {M_MMIO_AXI_wdata[23]} {M_MMIO_AXI_wdata[24]} {M_MMIO_AXI_wdata[25]} {M_MMIO_AXI_wdata[26]} {M_MMIO_AXI_wdata[27]} {M_MMIO_AXI_wdata[28]} {M_MMIO_AXI_wdata[29]} {M_MMIO_AXI_wdata[30]} {M_MMIO_AXI_wdata[31]} {M_MMIO_AXI_wdata[32]} {M_MMIO_AXI_wdata[33]} {M_MMIO_AXI_wdata[34]} {M_MMIO_AXI_wdata[35]} {M_MMIO_AXI_wdata[36]} {M_MMIO_AXI_wdata[37]} {M_MMIO_AXI_wdata[38]} {M_MMIO_AXI_wdata[39]} {M_MMIO_AXI_wdata[40]} {M_MMIO_AXI_wdata[41]} {M_MMIO_AXI_wdata[42]} {M_MMIO_AXI_wdata[43]} {M_MMIO_AXI_wdata[44]} {M_MMIO_AXI_wdata[45]} {M_MMIO_AXI_wdata[46]} {M_MMIO_AXI_wdata[47]} {M_MMIO_AXI_wdata[48]} {M_MMIO_AXI_wdata[49]} {M_MMIO_AXI_wdata[50]} {M_MMIO_AXI_wdata[51]} {M_MMIO_AXI_wdata[52]} {M_MMIO_AXI_wdata[53]} {M_MMIO_AXI_wdata[54]} {M_MMIO_AXI_wdata[55]} {M_MMIO_AXI_wdata[56]} {M_MMIO_AXI_wdata[57]} {M_MMIO_AXI_wdata[58]} {M_MMIO_AXI_wdata[59]} {M_MMIO_AXI_wdata[60]} {M_MMIO_AXI_wdata[61]} {M_MMIO_AXI_wdata[62]} {M_MMIO_AXI_wdata[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
set_property port_width 64 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {M_MMIO_AXI_rdata[0]} {M_MMIO_AXI_rdata[1]} {M_MMIO_AXI_rdata[2]} {M_MMIO_AXI_rdata[3]} {M_MMIO_AXI_rdata[4]} {M_MMIO_AXI_rdata[5]} {M_MMIO_AXI_rdata[6]} {M_MMIO_AXI_rdata[7]} {M_MMIO_AXI_rdata[8]} {M_MMIO_AXI_rdata[9]} {M_MMIO_AXI_rdata[10]} {M_MMIO_AXI_rdata[11]} {M_MMIO_AXI_rdata[12]} {M_MMIO_AXI_rdata[13]} {M_MMIO_AXI_rdata[14]} {M_MMIO_AXI_rdata[15]} {M_MMIO_AXI_rdata[16]} {M_MMIO_AXI_rdata[17]} {M_MMIO_AXI_rdata[18]} {M_MMIO_AXI_rdata[19]} {M_MMIO_AXI_rdata[20]} {M_MMIO_AXI_rdata[21]} {M_MMIO_AXI_rdata[22]} {M_MMIO_AXI_rdata[23]} {M_MMIO_AXI_rdata[24]} {M_MMIO_AXI_rdata[25]} {M_MMIO_AXI_rdata[26]} {M_MMIO_AXI_rdata[27]} {M_MMIO_AXI_rdata[28]} {M_MMIO_AXI_rdata[29]} {M_MMIO_AXI_rdata[30]} {M_MMIO_AXI_rdata[31]} {M_MMIO_AXI_rdata[32]} {M_MMIO_AXI_rdata[33]} {M_MMIO_AXI_rdata[34]} {M_MMIO_AXI_rdata[35]} {M_MMIO_AXI_rdata[36]} {M_MMIO_AXI_rdata[37]} {M_MMIO_AXI_rdata[38]} {M_MMIO_AXI_rdata[39]} {M_MMIO_AXI_rdata[40]} {M_MMIO_AXI_rdata[41]} {M_MMIO_AXI_rdata[42]} {M_MMIO_AXI_rdata[43]} {M_MMIO_AXI_rdata[44]} {M_MMIO_AXI_rdata[45]} {M_MMIO_AXI_rdata[46]} {M_MMIO_AXI_rdata[47]} {M_MMIO_AXI_rdata[48]} {M_MMIO_AXI_rdata[49]} {M_MMIO_AXI_rdata[50]} {M_MMIO_AXI_rdata[51]} {M_MMIO_AXI_rdata[52]} {M_MMIO_AXI_rdata[53]} {M_MMIO_AXI_rdata[54]} {M_MMIO_AXI_rdata[55]} {M_MMIO_AXI_rdata[56]} {M_MMIO_AXI_rdata[57]} {M_MMIO_AXI_rdata[58]} {M_MMIO_AXI_rdata[59]} {M_MMIO_AXI_rdata[60]} {M_MMIO_AXI_rdata[61]} {M_MMIO_AXI_rdata[62]} {M_MMIO_AXI_rdata[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
set_property port_width 40 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[31]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[32]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[33]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[34]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[35]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[36]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[37]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[38]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utvec[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
set_property port_width 40 [get_debug_ports u_ila_0/probe3]
connect_debug_port u_ila_0/probe3 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[31]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[32]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[33]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[34]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[35]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[36]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[37]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[38]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_utval[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
set_property port_width 40 [get_debug_ports u_ila_0/probe4]
connect_debug_port u_ila_0/probe4 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[31]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[32]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[33]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[34]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[35]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[36]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[37]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[38]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/reg_uepc[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
set_property port_width 3 [get_debug_ports u_ila_0/probe5]
connect_debug_port u_ila_0/probe5 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_state[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_state[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_state[2]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe6]
set_property port_width 44 [get_debug_ports u_ila_0/probe6]
connect_debug_port u_ila_0/probe6 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[31]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[32]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[33]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[34]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[35]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[36]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[37]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[38]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[39]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[40]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[41]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[42]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_base[43]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe7]
set_property port_width 40 [get_debug_ports u_ila_0/probe7]
connect_debug_port u_ila_0/probe7 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[31]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[32]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[33]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[34]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[35]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[36]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[37]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[38]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_addr[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe8]
set_property port_width 16 [get_debug_ports u_ila_0/probe8]
connect_debug_port u_ila_0/probe8 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_index[15]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe9]
set_property port_width 64 [get_debug_ports u_ila_0/probe9]
connect_debug_port u_ila_0/probe9 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[31]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[32]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[33]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[34]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[35]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[36]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[37]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[38]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[39]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[40]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[41]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[42]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[43]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[44]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[45]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[46]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[47]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[48]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[49]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[50]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[51]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[52]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[53]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[54]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[55]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[56]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[57]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[58]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[59]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[60]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[61]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[62]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s1_data_data[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe10]
set_property port_width 64 [get_debug_ports u_ila_0/probe10]
connect_debug_port u_ila_0/probe10 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[31]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[32]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[33]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[34]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[35]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[36]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[37]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[38]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[39]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[40]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[41]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[42]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[43]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[44]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[45]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[46]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[47]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[48]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[49]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[50]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[51]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[52]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[53]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[54]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[55]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[56]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[57]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[58]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[59]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[60]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[61]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[62]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_bits_data[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe11]
set_property port_width 7 [get_debug_ports u_ila_0/probe11]
connect_debug_port u_ila_0/probe11 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[6]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe12]
set_property port_width 5 [get_debug_ports u_ila_0/probe12]
connect_debug_port u_ila_0/probe12 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_cmd[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_cmd[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_cmd[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_cmd[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_bits_cmd[4]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe13]
set_property port_width 64 [get_debug_ports u_ila_0/probe13]
connect_debug_port u_ila_0/probe13 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[31]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[32]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[33]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[34]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[35]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[36]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[37]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[38]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[39]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[40]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[41]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[42]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[43]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[44]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[45]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[46]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[47]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[48]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[49]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[50]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[51]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[52]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[53]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[54]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[55]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[56]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[57]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[58]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[59]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[60]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[61]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[62]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_bits_data[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe14]
set_property port_width 5 [get_debug_ports u_ila_0/probe14]
connect_debug_port u_ila_0/probe14 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_cmd[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_cmd[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_cmd[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_cmd[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_cmd[4]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe15]
set_property port_width 64 [get_debug_ports u_ila_0/probe15]
connect_debug_port u_ila_0/probe15 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[31]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[32]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[33]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[34]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[35]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[36]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[37]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[38]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[39]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[40]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[41]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[42]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[43]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[44]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[45]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[46]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[47]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[48]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[49]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[50]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[51]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[52]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[53]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[54]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[55]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[56]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[57]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[58]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[59]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[60]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[61]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[62]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s1_data_data[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe16]
set_property port_width 3 [get_debug_ports u_ila_0/probe16]
connect_debug_port u_ila_0/probe16 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/module_state[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_state[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_state[2]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe17]
set_property port_width 44 [get_debug_ports u_ila_0/probe17]
connect_debug_port u_ila_0/probe17 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[31]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[32]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[33]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[34]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[35]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[36]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[37]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[38]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[39]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[40]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[41]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[42]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_base[43]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe18]
set_property port_width 40 [get_debug_ports u_ila_0/probe18]
connect_debug_port u_ila_0/probe18 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[31]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[32]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[33]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[34]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[35]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[36]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[37]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[38]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_bits_addr[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe19]
set_property port_width 16 [get_debug_ports u_ila_0/probe19]
connect_debug_port u_ila_0/probe19 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_index[15]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe20]
set_property port_width 7 [get_debug_ports u_ila_0/probe20]
connect_debug_port u_ila_0/probe20 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/module_io_cmd_bits_inst_funct[6]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe21]
set_property port_width 32 [get_debug_ports u_ila_0/probe21]
connect_debug_port u_ila_0/probe21 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_inst[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe22]
set_property port_width 40 [get_debug_ports u_ila_0/probe22]
connect_debug_port u_ila_0/probe22 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[31]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[32]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[33]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[34]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[35]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[36]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[37]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[38]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_pc[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe23]
set_property port_width 40 [get_debug_ports u_ila_0/probe23]
connect_debug_port u_ila_0/probe23 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[31]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[32]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[33]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[34]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[35]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[36]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[37]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[38]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_uepc[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe24]
set_property port_width 40 [get_debug_ports u_ila_0/probe24]
connect_debug_port u_ila_0/probe24 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[31]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[32]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[33]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[34]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[35]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[36]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[37]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[38]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utval[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe25]
set_property port_width 40 [get_debug_ports u_ila_0/probe25]
connect_debug_port u_ila_0/probe25 [get_nets [list {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[0]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[1]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[2]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[3]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[4]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[5]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[6]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[7]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[8]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[9]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[10]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[11]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[12]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[13]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[14]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[15]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[16]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[17]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[18]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[19]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[20]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[21]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[22]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[23]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[24]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[25]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[26]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[27]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[28]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[29]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[30]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[31]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[32]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[33]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[34]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[35]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[36]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[37]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[38]} {top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/reg_utvec[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe26]
set_property port_width 40 [get_debug_ports u_ila_0/probe26]
connect_debug_port u_ila_0/probe26 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[31]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[32]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[33]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[34]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[35]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[36]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[37]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[38]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_pc[39]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe27]
set_property port_width 32 [get_debug_ports u_ila_0/probe27]
connect_debug_port u_ila_0/probe27 [get_nets [list {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[0]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[1]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[2]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[3]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[4]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[5]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[6]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[7]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[8]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[9]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[10]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[11]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[12]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[13]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[14]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[15]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[16]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[17]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[18]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[19]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[20]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[21]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[22]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[23]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[24]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[25]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[26]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[27]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[28]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[29]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[30]} {top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_inst[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe28]
set_property port_width 15 [get_debug_ports u_ila_0/probe28]
connect_debug_port u_ila_0/probe28 [get_nets [list {top/target/uintc/uirs_1_hartid[1]} {top/target/uintc/uirs_1_hartid[2]} {top/target/uintc/uirs_1_hartid[3]} {top/target/uintc/uirs_1_hartid[4]} {top/target/uintc/uirs_1_hartid[5]} {top/target/uintc/uirs_1_hartid[6]} {top/target/uintc/uirs_1_hartid[7]} {top/target/uintc/uirs_1_hartid[8]} {top/target/uintc/uirs_1_hartid[9]} {top/target/uintc/uirs_1_hartid[10]} {top/target/uintc/uirs_1_hartid[11]} {top/target/uintc/uirs_1_hartid[12]} {top/target/uintc/uirs_1_hartid[13]} {top/target/uintc/uirs_1_hartid[14]} {top/target/uintc/uirs_1_hartid[15]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe29]
set_property port_width 16 [get_debug_ports u_ila_0/probe29]
connect_debug_port u_ila_0/probe29 [get_nets [list {top/target/uintc/uirs_5_hartid[0]} {top/target/uintc/uirs_5_hartid[1]} {top/target/uintc/uirs_5_hartid[2]} {top/target/uintc/uirs_5_hartid[3]} {top/target/uintc/uirs_5_hartid[4]} {top/target/uintc/uirs_5_hartid[5]} {top/target/uintc/uirs_5_hartid[6]} {top/target/uintc/uirs_5_hartid[7]} {top/target/uintc/uirs_5_hartid[8]} {top/target/uintc/uirs_5_hartid[9]} {top/target/uintc/uirs_5_hartid[10]} {top/target/uintc/uirs_5_hartid[11]} {top/target/uintc/uirs_5_hartid[12]} {top/target/uintc/uirs_5_hartid[13]} {top/target/uintc/uirs_5_hartid[14]} {top/target/uintc/uirs_5_hartid[15]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe30]
set_property port_width 64 [get_debug_ports u_ila_0/probe30]
connect_debug_port u_ila_0/probe30 [get_nets [list {top/target/uintc/uirs_0_pending[0]} {top/target/uintc/uirs_0_pending[1]} {top/target/uintc/uirs_0_pending[2]} {top/target/uintc/uirs_0_pending[3]} {top/target/uintc/uirs_0_pending[4]} {top/target/uintc/uirs_0_pending[5]} {top/target/uintc/uirs_0_pending[6]} {top/target/uintc/uirs_0_pending[7]} {top/target/uintc/uirs_0_pending[8]} {top/target/uintc/uirs_0_pending[9]} {top/target/uintc/uirs_0_pending[10]} {top/target/uintc/uirs_0_pending[11]} {top/target/uintc/uirs_0_pending[12]} {top/target/uintc/uirs_0_pending[13]} {top/target/uintc/uirs_0_pending[14]} {top/target/uintc/uirs_0_pending[15]} {top/target/uintc/uirs_0_pending[16]} {top/target/uintc/uirs_0_pending[17]} {top/target/uintc/uirs_0_pending[18]} {top/target/uintc/uirs_0_pending[19]} {top/target/uintc/uirs_0_pending[20]} {top/target/uintc/uirs_0_pending[21]} {top/target/uintc/uirs_0_pending[22]} {top/target/uintc/uirs_0_pending[23]} {top/target/uintc/uirs_0_pending[24]} {top/target/uintc/uirs_0_pending[25]} {top/target/uintc/uirs_0_pending[26]} {top/target/uintc/uirs_0_pending[27]} {top/target/uintc/uirs_0_pending[28]} {top/target/uintc/uirs_0_pending[29]} {top/target/uintc/uirs_0_pending[30]} {top/target/uintc/uirs_0_pending[31]} {top/target/uintc/uirs_0_pending[32]} {top/target/uintc/uirs_0_pending[33]} {top/target/uintc/uirs_0_pending[34]} {top/target/uintc/uirs_0_pending[35]} {top/target/uintc/uirs_0_pending[36]} {top/target/uintc/uirs_0_pending[37]} {top/target/uintc/uirs_0_pending[38]} {top/target/uintc/uirs_0_pending[39]} {top/target/uintc/uirs_0_pending[40]} {top/target/uintc/uirs_0_pending[41]} {top/target/uintc/uirs_0_pending[42]} {top/target/uintc/uirs_0_pending[43]} {top/target/uintc/uirs_0_pending[44]} {top/target/uintc/uirs_0_pending[45]} {top/target/uintc/uirs_0_pending[46]} {top/target/uintc/uirs_0_pending[47]} {top/target/uintc/uirs_0_pending[48]} {top/target/uintc/uirs_0_pending[49]} {top/target/uintc/uirs_0_pending[50]} {top/target/uintc/uirs_0_pending[51]} {top/target/uintc/uirs_0_pending[52]} {top/target/uintc/uirs_0_pending[53]} {top/target/uintc/uirs_0_pending[54]} {top/target/uintc/uirs_0_pending[55]} {top/target/uintc/uirs_0_pending[56]} {top/target/uintc/uirs_0_pending[57]} {top/target/uintc/uirs_0_pending[58]} {top/target/uintc/uirs_0_pending[59]} {top/target/uintc/uirs_0_pending[60]} {top/target/uintc/uirs_0_pending[61]} {top/target/uintc/uirs_0_pending[62]} {top/target/uintc/uirs_0_pending[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe31]
set_property port_width 16 [get_debug_ports u_ila_0/probe31]
connect_debug_port u_ila_0/probe31 [get_nets [list {top/target/uintc/uirs_0_hartid[0]} {top/target/uintc/uirs_0_hartid[1]} {top/target/uintc/uirs_0_hartid[2]} {top/target/uintc/uirs_0_hartid[3]} {top/target/uintc/uirs_0_hartid[4]} {top/target/uintc/uirs_0_hartid[5]} {top/target/uintc/uirs_0_hartid[6]} {top/target/uintc/uirs_0_hartid[7]} {top/target/uintc/uirs_0_hartid[8]} {top/target/uintc/uirs_0_hartid[9]} {top/target/uintc/uirs_0_hartid[10]} {top/target/uintc/uirs_0_hartid[11]} {top/target/uintc/uirs_0_hartid[12]} {top/target/uintc/uirs_0_hartid[13]} {top/target/uintc/uirs_0_hartid[14]} {top/target/uintc/uirs_0_hartid[15]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe32]
set_property port_width 64 [get_debug_ports u_ila_0/probe32]
connect_debug_port u_ila_0/probe32 [get_nets [list {top/target/uintc/uirs_5_pending[0]} {top/target/uintc/uirs_5_pending[1]} {top/target/uintc/uirs_5_pending[2]} {top/target/uintc/uirs_5_pending[3]} {top/target/uintc/uirs_5_pending[4]} {top/target/uintc/uirs_5_pending[5]} {top/target/uintc/uirs_5_pending[6]} {top/target/uintc/uirs_5_pending[7]} {top/target/uintc/uirs_5_pending[8]} {top/target/uintc/uirs_5_pending[9]} {top/target/uintc/uirs_5_pending[10]} {top/target/uintc/uirs_5_pending[11]} {top/target/uintc/uirs_5_pending[12]} {top/target/uintc/uirs_5_pending[13]} {top/target/uintc/uirs_5_pending[14]} {top/target/uintc/uirs_5_pending[15]} {top/target/uintc/uirs_5_pending[16]} {top/target/uintc/uirs_5_pending[17]} {top/target/uintc/uirs_5_pending[18]} {top/target/uintc/uirs_5_pending[19]} {top/target/uintc/uirs_5_pending[20]} {top/target/uintc/uirs_5_pending[21]} {top/target/uintc/uirs_5_pending[22]} {top/target/uintc/uirs_5_pending[23]} {top/target/uintc/uirs_5_pending[24]} {top/target/uintc/uirs_5_pending[25]} {top/target/uintc/uirs_5_pending[26]} {top/target/uintc/uirs_5_pending[27]} {top/target/uintc/uirs_5_pending[28]} {top/target/uintc/uirs_5_pending[29]} {top/target/uintc/uirs_5_pending[30]} {top/target/uintc/uirs_5_pending[31]} {top/target/uintc/uirs_5_pending[32]} {top/target/uintc/uirs_5_pending[33]} {top/target/uintc/uirs_5_pending[34]} {top/target/uintc/uirs_5_pending[35]} {top/target/uintc/uirs_5_pending[36]} {top/target/uintc/uirs_5_pending[37]} {top/target/uintc/uirs_5_pending[38]} {top/target/uintc/uirs_5_pending[39]} {top/target/uintc/uirs_5_pending[40]} {top/target/uintc/uirs_5_pending[41]} {top/target/uintc/uirs_5_pending[42]} {top/target/uintc/uirs_5_pending[43]} {top/target/uintc/uirs_5_pending[44]} {top/target/uintc/uirs_5_pending[45]} {top/target/uintc/uirs_5_pending[46]} {top/target/uintc/uirs_5_pending[47]} {top/target/uintc/uirs_5_pending[48]} {top/target/uintc/uirs_5_pending[49]} {top/target/uintc/uirs_5_pending[50]} {top/target/uintc/uirs_5_pending[51]} {top/target/uintc/uirs_5_pending[52]} {top/target/uintc/uirs_5_pending[53]} {top/target/uintc/uirs_5_pending[54]} {top/target/uintc/uirs_5_pending[55]} {top/target/uintc/uirs_5_pending[56]} {top/target/uintc/uirs_5_pending[57]} {top/target/uintc/uirs_5_pending[58]} {top/target/uintc/uirs_5_pending[59]} {top/target/uintc/uirs_5_pending[60]} {top/target/uintc/uirs_5_pending[61]} {top/target/uintc/uirs_5_pending[62]} {top/target/uintc/uirs_5_pending[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe33]
set_property port_width 64 [get_debug_ports u_ila_0/probe33]
connect_debug_port u_ila_0/probe33 [get_nets [list {top/target/uintc/uirs_1_pending[0]} {top/target/uintc/uirs_1_pending[1]} {top/target/uintc/uirs_1_pending[2]} {top/target/uintc/uirs_1_pending[3]} {top/target/uintc/uirs_1_pending[4]} {top/target/uintc/uirs_1_pending[5]} {top/target/uintc/uirs_1_pending[6]} {top/target/uintc/uirs_1_pending[7]} {top/target/uintc/uirs_1_pending[8]} {top/target/uintc/uirs_1_pending[9]} {top/target/uintc/uirs_1_pending[10]} {top/target/uintc/uirs_1_pending[11]} {top/target/uintc/uirs_1_pending[12]} {top/target/uintc/uirs_1_pending[13]} {top/target/uintc/uirs_1_pending[14]} {top/target/uintc/uirs_1_pending[15]} {top/target/uintc/uirs_1_pending[16]} {top/target/uintc/uirs_1_pending[17]} {top/target/uintc/uirs_1_pending[18]} {top/target/uintc/uirs_1_pending[19]} {top/target/uintc/uirs_1_pending[20]} {top/target/uintc/uirs_1_pending[21]} {top/target/uintc/uirs_1_pending[22]} {top/target/uintc/uirs_1_pending[23]} {top/target/uintc/uirs_1_pending[24]} {top/target/uintc/uirs_1_pending[25]} {top/target/uintc/uirs_1_pending[26]} {top/target/uintc/uirs_1_pending[27]} {top/target/uintc/uirs_1_pending[28]} {top/target/uintc/uirs_1_pending[29]} {top/target/uintc/uirs_1_pending[30]} {top/target/uintc/uirs_1_pending[31]} {top/target/uintc/uirs_1_pending[32]} {top/target/uintc/uirs_1_pending[33]} {top/target/uintc/uirs_1_pending[34]} {top/target/uintc/uirs_1_pending[35]} {top/target/uintc/uirs_1_pending[36]} {top/target/uintc/uirs_1_pending[37]} {top/target/uintc/uirs_1_pending[38]} {top/target/uintc/uirs_1_pending[39]} {top/target/uintc/uirs_1_pending[40]} {top/target/uintc/uirs_1_pending[41]} {top/target/uintc/uirs_1_pending[42]} {top/target/uintc/uirs_1_pending[43]} {top/target/uintc/uirs_1_pending[44]} {top/target/uintc/uirs_1_pending[45]} {top/target/uintc/uirs_1_pending[46]} {top/target/uintc/uirs_1_pending[47]} {top/target/uintc/uirs_1_pending[48]} {top/target/uintc/uirs_1_pending[49]} {top/target/uintc/uirs_1_pending[50]} {top/target/uintc/uirs_1_pending[51]} {top/target/uintc/uirs_1_pending[52]} {top/target/uintc/uirs_1_pending[53]} {top/target/uintc/uirs_1_pending[54]} {top/target/uintc/uirs_1_pending[55]} {top/target/uintc/uirs_1_pending[56]} {top/target/uintc/uirs_1_pending[57]} {top/target/uintc/uirs_1_pending[58]} {top/target/uintc/uirs_1_pending[59]} {top/target/uintc/uirs_1_pending[60]} {top/target/uintc/uirs_1_pending[61]} {top/target/uintc/uirs_1_pending[62]} {top/target/uintc/uirs_1_pending[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe34]
set_property port_width 32 [get_debug_ports u_ila_0/probe34]
connect_debug_port u_ila_0/probe34 [get_nets [list {M_MMIO_AXI_awaddr[0]} {M_MMIO_AXI_awaddr[1]} {M_MMIO_AXI_awaddr[2]} {M_MMIO_AXI_awaddr[3]} {M_MMIO_AXI_awaddr[4]} {M_MMIO_AXI_awaddr[5]} {M_MMIO_AXI_awaddr[6]} {M_MMIO_AXI_awaddr[7]} {M_MMIO_AXI_awaddr[8]} {M_MMIO_AXI_awaddr[9]} {M_MMIO_AXI_awaddr[10]} {M_MMIO_AXI_awaddr[11]} {M_MMIO_AXI_awaddr[12]} {M_MMIO_AXI_awaddr[13]} {M_MMIO_AXI_awaddr[14]} {M_MMIO_AXI_awaddr[15]} {M_MMIO_AXI_awaddr[16]} {M_MMIO_AXI_awaddr[17]} {M_MMIO_AXI_awaddr[18]} {M_MMIO_AXI_awaddr[19]} {M_MMIO_AXI_awaddr[20]} {M_MMIO_AXI_awaddr[21]} {M_MMIO_AXI_awaddr[22]} {M_MMIO_AXI_awaddr[23]} {M_MMIO_AXI_awaddr[24]} {M_MMIO_AXI_awaddr[25]} {M_MMIO_AXI_awaddr[26]} {M_MMIO_AXI_awaddr[27]} {M_MMIO_AXI_awaddr[28]} {M_MMIO_AXI_awaddr[29]} {M_MMIO_AXI_awaddr[30]} {M_MMIO_AXI_awaddr[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe35]
set_property port_width 32 [get_debug_ports u_ila_0/probe35]
connect_debug_port u_ila_0/probe35 [get_nets [list {M_MMIO_AXI_araddr[0]} {M_MMIO_AXI_araddr[1]} {M_MMIO_AXI_araddr[2]} {M_MMIO_AXI_araddr[3]} {M_MMIO_AXI_araddr[4]} {M_MMIO_AXI_araddr[5]} {M_MMIO_AXI_araddr[6]} {M_MMIO_AXI_araddr[7]} {M_MMIO_AXI_araddr[8]} {M_MMIO_AXI_araddr[9]} {M_MMIO_AXI_araddr[10]} {M_MMIO_AXI_araddr[11]} {M_MMIO_AXI_araddr[12]} {M_MMIO_AXI_araddr[13]} {M_MMIO_AXI_araddr[14]} {M_MMIO_AXI_araddr[15]} {M_MMIO_AXI_araddr[16]} {M_MMIO_AXI_araddr[17]} {M_MMIO_AXI_araddr[18]} {M_MMIO_AXI_araddr[19]} {M_MMIO_AXI_araddr[20]} {M_MMIO_AXI_araddr[21]} {M_MMIO_AXI_araddr[22]} {M_MMIO_AXI_araddr[23]} {M_MMIO_AXI_araddr[24]} {M_MMIO_AXI_araddr[25]} {M_MMIO_AXI_araddr[26]} {M_MMIO_AXI_araddr[27]} {M_MMIO_AXI_araddr[28]} {M_MMIO_AXI_araddr[29]} {M_MMIO_AXI_araddr[30]} {M_MMIO_AXI_araddr[31]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe36]
set_property port_width 1 [get_debug_ports u_ila_0/probe36]
connect_debug_port u_ila_0/probe36 [get_nets [list top/target/uintc/ipi_0]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe37]
set_property port_width 1 [get_debug_ports u_ila_0/probe37]
connect_debug_port u_ila_0/probe37 [get_nets [list top/target/uintc/ipi_1]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe38]
set_property port_width 1 [get_debug_ports u_ila_0/probe38]
connect_debug_port u_ila_0/probe38 [get_nets [list M_MMIO_AXI_arready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe39]
set_property port_width 1 [get_debug_ports u_ila_0/probe39]
connect_debug_port u_ila_0/probe39 [get_nets [list M_MMIO_AXI_arvalid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe40]
set_property port_width 1 [get_debug_ports u_ila_0/probe40]
connect_debug_port u_ila_0/probe40 [get_nets [list M_MMIO_AXI_awready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe41]
set_property port_width 1 [get_debug_ports u_ila_0/probe41]
connect_debug_port u_ila_0/probe41 [get_nets [list M_MMIO_AXI_awvalid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe42]
set_property port_width 1 [get_debug_ports u_ila_0/probe42]
connect_debug_port u_ila_0/probe42 [get_nets [list M_MMIO_AXI_rready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe43]
set_property port_width 1 [get_debug_ports u_ila_0/probe43]
connect_debug_port u_ila_0/probe43 [get_nets [list M_MMIO_AXI_rvalid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe44]
set_property port_width 1 [get_debug_ports u_ila_0/probe44]
connect_debug_port u_ila_0/probe44 [get_nets [list M_MMIO_AXI_wready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe45]
set_property port_width 1 [get_debug_ports u_ila_0/probe45]
connect_debug_port u_ila_0/probe45 [get_nets [list M_MMIO_AXI_wvalid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe46]
set_property port_width 1 [get_debug_ports u_ila_0/probe46]
connect_debug_port u_ila_0/probe46 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/core/csr/mip_usip]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe47]
set_property port_width 1 [get_debug_ports u_ila_0/probe47]
connect_debug_port u_ila_0/probe47 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/core/csr/mip_usip]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe48]
set_property port_width 1 [get_debug_ports u_ila_0/probe48]
connect_debug_port u_ila_0/probe48 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/module_io_busy]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe49]
set_property port_width 1 [get_debug_ports u_ila_0/probe49]
connect_debug_port u_ila_0/probe49 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_busy]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe50]
set_property port_width 1 [get_debug_ports u_ila_0/probe50]
connect_debug_port u_ila_0/probe50 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/module_io_cmd_ready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe51]
set_property port_width 1 [get_debug_ports u_ila_0/probe51]
connect_debug_port u_ila_0/probe51 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_cmd_ready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe52]
set_property port_width 1 [get_debug_ports u_ila_0/probe52]
connect_debug_port u_ila_0/probe52 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/module_io_cmd_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe53]
set_property port_width 1 [get_debug_ports u_ila_0/probe53]
connect_debug_port u_ila_0/probe53 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_cmd_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe54]
set_property port_width 1 [get_debug_ports u_ila_0/probe54]
connect_debug_port u_ila_0/probe54 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_ready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe55]
set_property port_width 1 [get_debug_ports u_ila_0/probe55]
connect_debug_port u_ila_0/probe55 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_ready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe56]
set_property port_width 1 [get_debug_ports u_ila_0/probe56]
connect_debug_port u_ila_0/probe56 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_req_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe57]
set_property port_width 1 [get_debug_ports u_ila_0/probe57]
connect_debug_port u_ila_0/probe57 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_req_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe58]
set_property port_width 1 [get_debug_ports u_ila_0/probe58]
connect_debug_port u_ila_0/probe58 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_resp_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe59]
set_property port_width 1 [get_debug_ports u_ila_0/probe59]
connect_debug_port u_ila_0/probe59 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_resp_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe60]
set_property port_width 1 [get_debug_ports u_ila_0/probe60]
connect_debug_port u_ila_0/probe60 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/module_io_mem_s2_nack]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe61]
set_property port_width 1 [get_debug_ports u_ila_0/probe61]
connect_debug_port u_ila_0/probe61 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_mem_s2_nack]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe62]
set_property port_width 1 [get_debug_ports u_ila_0/probe62]
connect_debug_port u_ila_0/probe62 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/module_io_resp_ready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe63]
set_property port_width 1 [get_debug_ports u_ila_0/probe63]
connect_debug_port u_ila_0/probe63 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_resp_ready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe64]
set_property port_width 1 [get_debug_ports u_ila_0/probe64]
connect_debug_port u_ila_0/probe64 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/module_io_resp_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe65]
set_property port_width 1 [get_debug_ports u_ila_0/probe65]
connect_debug_port u_ila_0/probe65 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_resp_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe66]
set_property port_width 1 [get_debug_ports u_ila_0/probe66]
connect_debug_port u_ila_0/probe66 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suirs_en]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe67]
set_property port_width 1 [get_debug_ports u_ila_0/probe67]
connect_debug_port u_ila_0/probe67 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suirs_en]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe68]
set_property port_width 1 [get_debug_ports u_ila_0/probe68]
connect_debug_port u_ila_0/probe68 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/module_io_uintr_suist_en]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe69]
set_property port_width 1 [get_debug_ports u_ila_0/probe69]
connect_debug_port u_ila_0/probe69 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/module_io_uintr_suist_en]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe70]
set_property port_width 1 [get_debug_ports u_ila_0/probe70]
connect_debug_port u_ila_0/probe70 [get_nets [list top/target/uintc/uirs_0_active]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe71]
set_property port_width 1 [get_debug_ports u_ila_0/probe71]
connect_debug_port u_ila_0/probe71 [get_nets [list top/target/uintc/uirs_0_mode]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe72]
set_property port_width 1 [get_debug_ports u_ila_0/probe72]
connect_debug_port u_ila_0/probe72 [get_nets [list top/target/uintc/uirs_1_mode]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe73]
set_property port_width 1 [get_debug_ports u_ila_0/probe73]
connect_debug_port u_ila_0/probe73 [get_nets [list top/target/uintc/uirs_5_active]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe74]
set_property port_width 1 [get_debug_ports u_ila_0/probe74]
connect_debug_port u_ila_0/probe74 [get_nets [list top/target/uintc/uirs_5_mode]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe75]
set_property port_width 1 [get_debug_ports u_ila_0/probe75]
connect_debug_port u_ila_0/probe75 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_replay]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe76]
set_property port_width 1 [get_debug_ports u_ila_0/probe76]
connect_debug_port u_ila_0/probe76 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_replay]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe77]
set_property port_width 1 [get_debug_ports u_ila_0/probe77]
connect_debug_port u_ila_0/probe77 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe78]
set_property port_width 1 [get_debug_ports u_ila_0/probe78]
connect_debug_port u_ila_0/probe78 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe79]
set_property port_width 1 [get_debug_ports u_ila_0/probe79]
connect_debug_port u_ila_0/probe79 [get_nets [list top/target/tile_prci_domain_1/tile_reset_domain_tile/core/wb_reg_xcpt]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe80]
set_property port_width 1 [get_debug_ports u_ila_0/probe80]
connect_debug_port u_ila_0/probe80 [get_nets [list top/target/tile_prci_domain/tile_reset_domain_tile/core/wb_reg_xcpt]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets clock]
