[Chiplet的价值与 SoC、SiP的区别介绍 - 合明科技](https://www.unibright.com.cn/industry/571.html)

UCIe的主要目的是实现不同来源和封装技术的Chiplet之间的互连。

UCIe 2.0是UCIe的升级版本，它增加了对标准化系统架构的支持，解决了跨多个Chiplet的生命周期中的可测试性、可管理性和调试问题。此外，UCIe 2.0还支持3D封装技术，这有助于提升带宽密度和功率效率。3D封装技术通过减小凸块间距，显著提高了带宽密度。例如，UCIe-3D在1微米凸块间距下，可实现高达300 TB/s/mm的带宽密度，而2.5D封装在25微米凸块间距下，带宽密度仅为1.35 TB/s/mm。这种高带宽密度得益于减小的凸块间距，意味着给定面积的导线数量与平方成反比，增加了导线数量，提高了连接密度。