# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 53
attribute \src "dut.sv:1.1-6.10"
attribute \cells_not_processed 1
module \pass_through
  attribute \src "dut.sv:2.18-2.21"
  wire width 64 input 1 \inp
  attribute \src "dut.sv:3.19-3.22"
  wire width 64 output 2 \out
  connect \out \inp
end
attribute \src "dut.sv:8.1-40.10"
attribute \cells_not_processed 1
module \unbased_unsized
  wire width 64 $auto$module.cpp:650:import_continuous_assign$49
  wire width 64 $auto$module.cpp:650:import_continuous_assign$51
  wire $auto$process.cpp:31:import_immediate_assert$11
  wire $auto$process.cpp:31:import_immediate_assert$15
  wire $auto$process.cpp:31:import_immediate_assert$19
  wire $auto$process.cpp:31:import_immediate_assert$23
  wire $auto$process.cpp:31:import_immediate_assert$27
  wire $auto$process.cpp:31:import_immediate_assert$3
  wire $auto$process.cpp:31:import_immediate_assert$31
  wire $auto$process.cpp:31:import_immediate_assert$35
  wire $auto$process.cpp:31:import_immediate_assert$39
  wire $auto$process.cpp:31:import_immediate_assert$43
  wire $auto$process.cpp:31:import_immediate_assert$47
  wire $auto$process.cpp:31:import_immediate_assert$7
  wire $auto$rtlil.cc:3015:Eqx$10
  wire $auto$rtlil.cc:3015:Eqx$14
  wire $auto$rtlil.cc:3015:Eqx$18
  wire $auto$rtlil.cc:3015:Eqx$2
  wire $auto$rtlil.cc:3015:Eqx$22
  wire $auto$rtlil.cc:3015:Eqx$26
  wire $auto$rtlil.cc:3015:Eqx$30
  wire $auto$rtlil.cc:3015:Eqx$34
  wire $auto$rtlil.cc:3015:Eqx$38
  wire $auto$rtlil.cc:3015:Eqx$42
  wire $auto$rtlil.cc:3015:Eqx$46
  wire $auto$rtlil.cc:3015:Eqx$6
  attribute \src "dut.sv:10.9-10.12"
  wire width 64 \o01
  attribute \src "dut.sv:10.14-10.17"
  wire width 64 \o02
  attribute \src "dut.sv:10.19-10.22"
  wire width 64 \o03
  attribute \src "dut.sv:10.24-10.27"
  wire width 64 \o04
  attribute \src "dut.sv:11.9-11.12"
  wire width 64 \o05
  attribute \src "dut.sv:11.14-11.17"
  wire width 64 \o06
  attribute \src "dut.sv:11.19-11.22"
  wire width 64 \o07
  attribute \src "dut.sv:11.24-11.27"
  wire width 64 \o08
  attribute \src "dut.sv:12.9-12.12"
  wire width 64 \o09
  attribute \src "dut.sv:12.14-12.17"
  wire width 64 \o10
  attribute \src "dut.sv:12.19-12.22"
  wire width 64 \o11
  attribute \src "dut.sv:12.24-12.27"
  wire width 64 \o12
  attribute \src "dut.sv:13.9-13.12"
  wire width 64 \o13
  attribute \src "dut.sv:13.14-13.17"
  wire width 64 \o14
  attribute \src "dut.sv:13.19-13.22"
  wire width 64 \o15
  attribute \src "dut.sv:13.24-13.27"
  wire width 64 \o16
  cell $pos $auto$module.cpp:651:import_continuous_assign$50
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 64
    connect \A 3'x
    connect \Y $auto$module.cpp:650:import_continuous_assign$49
  end
  cell $pos $auto$module.cpp:651:import_continuous_assign$52
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 64
    connect \A 3'zzz
    connect \Y $auto$module.cpp:650:import_continuous_assign$51
  end
  attribute \src "dut.sv:29.9-29.38"
  cell $check $auto$process.cpp:38:import_immediate_assert$12
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$10
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$11
    connect \TRG { }
  end
  attribute \src "dut.sv:30.9-30.38"
  cell $check $auto$process.cpp:38:import_immediate_assert$16
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$14
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$15
    connect \TRG { }
  end
  attribute \src "dut.sv:31.9-31.42"
  cell $check $auto$process.cpp:38:import_immediate_assert$20
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$18
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$19
    connect \TRG { }
  end
  attribute \src "dut.sv:32.9-32.42"
  cell $check $auto$process.cpp:38:import_immediate_assert$24
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$22
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$23
    connect \TRG { }
  end
  attribute \src "dut.sv:33.9-33.42"
  cell $check $auto$process.cpp:38:import_immediate_assert$28
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$26
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$27
    connect \TRG { }
  end
  attribute \src "dut.sv:34.9-34.42"
  cell $check $auto$process.cpp:38:import_immediate_assert$32
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$30
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$31
    connect \TRG { }
  end
  attribute \src "dut.sv:35.9-35.38"
  cell $check $auto$process.cpp:38:import_immediate_assert$36
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$34
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$35
    connect \TRG { }
  end
  attribute \src "dut.sv:27.9-27.38"
  cell $check $auto$process.cpp:38:import_immediate_assert$4
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$2
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$3
    connect \TRG { }
  end
  attribute \src "dut.sv:36.9-36.38"
  cell $check $auto$process.cpp:38:import_immediate_assert$40
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$38
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$39
    connect \TRG { }
  end
  attribute \src "dut.sv:37.9-37.38"
  cell $check $auto$process.cpp:38:import_immediate_assert$44
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$42
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$43
    connect \TRG { }
  end
  attribute \src "dut.sv:38.9-38.38"
  cell $check $auto$process.cpp:38:import_immediate_assert$48
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$46
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$47
    connect \TRG { }
  end
  attribute \src "dut.sv:28.9-28.38"
  cell $check $auto$process.cpp:38:import_immediate_assert$8
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3015:Eqx$6
    connect \ARGS { }
    connect \EN $auto$process.cpp:31:import_immediate_assert$7
    connect \TRG { }
  end
  cell $eqx $eqx$dut.sv:27$1
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o01
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000000
    connect \Y $auto$rtlil.cc:3015:Eqx$2
  end
  cell $eqx $eqx$dut.sv:28$5
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o02
    connect \B 64'1111111111111111111111111111111111111111111111111111111111111111
    connect \Y $auto$rtlil.cc:3015:Eqx$6
  end
  cell $eqx $eqx$dut.sv:29$9
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o03
    connect \B 64'----------------------------------------------------------------
    connect \Y $auto$rtlil.cc:3015:Eqx$10
  end
  cell $eqx $eqx$dut.sv:30$13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o04
    connect \B 64'zzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzz
    connect \Y $auto$rtlil.cc:3015:Eqx$14
  end
  cell $eqx $eqx$dut.sv:31$17
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o05
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000000
    connect \Y $auto$rtlil.cc:3015:Eqx$18
  end
  cell $eqx $eqx$dut.sv:32$21
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o06
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000111
    connect \Y $auto$rtlil.cc:3015:Eqx$22
  end
  cell $eqx $eqx$dut.sv:33$25
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o07
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000xxx
    connect \Y $auto$rtlil.cc:3015:Eqx$26
  end
  cell $eqx $eqx$dut.sv:34$29
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o08
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000zzz
    connect \Y $auto$rtlil.cc:3015:Eqx$30
  end
  cell $eqx $eqx$dut.sv:35$33
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o09
    connect \B 64'0000000000000000000000000000000000000000000000000000000000000000
    connect \Y $auto$rtlil.cc:3015:Eqx$34
  end
  cell $eqx $eqx$dut.sv:36$37
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o10
    connect \B 64'1111111111111111111111111111111111111111111111111111111111111111
    connect \Y $auto$rtlil.cc:3015:Eqx$38
  end
  cell $eqx $eqx$dut.sv:37$41
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o11
    connect \B 64'----------------------------------------------------------------
    connect \Y $auto$rtlil.cc:3015:Eqx$42
  end
  cell $eqx $eqx$dut.sv:38$45
    parameter \A_SIGNED 0
    parameter \A_WIDTH 64
    parameter \B_SIGNED 0
    parameter \B_WIDTH 64
    parameter \Y_WIDTH 1
    connect \A \o12
    connect \B 64'zzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzz
    connect \Y $auto$rtlil.cc:3015:Eqx$46
  end
  cell \pass_through \pt09
    connect \inp 64'0000000000000000000000000000000000000000000000000000000000000000
    connect \out \o09
  end
  cell \pass_through \pt10
    connect \inp 64'1111111111111111111111111111111111111111111111111111111111111111
    connect \out \o10
  end
  cell \pass_through \pt11
    connect \inp 64'x
    connect \out \o11
  end
  cell \pass_through \pt12
    connect \inp 64'zzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzz
    connect \out \o12
  end
  attribute \src "dut.sv:26.5-39.8"
  process $proc$dut.sv:26$1
    assign $auto$process.cpp:31:import_immediate_assert$3 1'0
    assign $auto$process.cpp:31:import_immediate_assert$7 1'0
    assign $auto$process.cpp:31:import_immediate_assert$11 1'0
    assign $auto$process.cpp:31:import_immediate_assert$15 1'0
    assign $auto$process.cpp:31:import_immediate_assert$19 1'0
    assign $auto$process.cpp:31:import_immediate_assert$23 1'0
    assign $auto$process.cpp:31:import_immediate_assert$27 1'0
    assign $auto$process.cpp:31:import_immediate_assert$31 1'0
    assign $auto$process.cpp:31:import_immediate_assert$35 1'0
    assign $auto$process.cpp:31:import_immediate_assert$39 1'0
    assign $auto$process.cpp:31:import_immediate_assert$43 1'0
    assign $auto$process.cpp:31:import_immediate_assert$47 1'0
    assign $auto$process.cpp:31:import_immediate_assert$3 1'1
    assign $auto$process.cpp:31:import_immediate_assert$7 1'1
    assign $auto$process.cpp:31:import_immediate_assert$11 1'1
    assign $auto$process.cpp:31:import_immediate_assert$15 1'1
    assign $auto$process.cpp:31:import_immediate_assert$19 1'1
    assign $auto$process.cpp:31:import_immediate_assert$23 1'1
    assign $auto$process.cpp:31:import_immediate_assert$27 1'1
    assign $auto$process.cpp:31:import_immediate_assert$31 1'1
    assign $auto$process.cpp:31:import_immediate_assert$35 1'1
    assign $auto$process.cpp:31:import_immediate_assert$39 1'1
    assign $auto$process.cpp:31:import_immediate_assert$43 1'1
    assign $auto$process.cpp:31:import_immediate_assert$47 1'1
    sync always
  end
  connect \o01 64'0000000000000000000000000000000000000000000000000000000000000000
  connect \o02 64'1111111111111111111111111111111111111111111111111111111111111111
  connect \o03 64'x
  connect \o04 64'zzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzzz
  connect \o05 64'0000000000000000000000000000000000000000000000000000000000000000
  connect \o06 64'0000000000000000000000000000000000000000000000000000000000000111
  connect \o07 $auto$module.cpp:650:import_continuous_assign$49
  connect \o08 $auto$module.cpp:650:import_continuous_assign$51
end
