{
  "module_name": "nic0_qm1_regs.h",
  "hash_id": "863932df248fa9f119b7050186089df7a289c1e262bcd56a53830c5ff447154f",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/gaudi/asic_reg/nic0_qm1_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_NIC0_QM1_REGS_H_\n#define ASIC_REG_NIC0_QM1_REGS_H_\n\n \n\n#define mmNIC0_QM1_GLBL_CFG0                                         0xCE2000\n\n#define mmNIC0_QM1_GLBL_CFG1                                         0xCE2004\n\n#define mmNIC0_QM1_GLBL_PROT                                         0xCE2008\n\n#define mmNIC0_QM1_GLBL_ERR_CFG                                      0xCE200C\n\n#define mmNIC0_QM1_GLBL_SECURE_PROPS_0                               0xCE2010\n\n#define mmNIC0_QM1_GLBL_SECURE_PROPS_1                               0xCE2014\n\n#define mmNIC0_QM1_GLBL_SECURE_PROPS_2                               0xCE2018\n\n#define mmNIC0_QM1_GLBL_SECURE_PROPS_3                               0xCE201C\n\n#define mmNIC0_QM1_GLBL_SECURE_PROPS_4                               0xCE2020\n\n#define mmNIC0_QM1_GLBL_NON_SECURE_PROPS_0                           0xCE2024\n\n#define mmNIC0_QM1_GLBL_NON_SECURE_PROPS_1                           0xCE2028\n\n#define mmNIC0_QM1_GLBL_NON_SECURE_PROPS_2                           0xCE202C\n\n#define mmNIC0_QM1_GLBL_NON_SECURE_PROPS_3                           0xCE2030\n\n#define mmNIC0_QM1_GLBL_NON_SECURE_PROPS_4                           0xCE2034\n\n#define mmNIC0_QM1_GLBL_STS0                                         0xCE2038\n\n#define mmNIC0_QM1_GLBL_STS1_0                                       0xCE2040\n\n#define mmNIC0_QM1_GLBL_STS1_1                                       0xCE2044\n\n#define mmNIC0_QM1_GLBL_STS1_2                                       0xCE2048\n\n#define mmNIC0_QM1_GLBL_STS1_3                                       0xCE204C\n\n#define mmNIC0_QM1_GLBL_STS1_4                                       0xCE2050\n\n#define mmNIC0_QM1_GLBL_MSG_EN_0                                     0xCE2054\n\n#define mmNIC0_QM1_GLBL_MSG_EN_1                                     0xCE2058\n\n#define mmNIC0_QM1_GLBL_MSG_EN_2                                     0xCE205C\n\n#define mmNIC0_QM1_GLBL_MSG_EN_3                                     0xCE2060\n\n#define mmNIC0_QM1_GLBL_MSG_EN_4                                     0xCE2068\n\n#define mmNIC0_QM1_PQ_BASE_LO_0                                      0xCE2070\n\n#define mmNIC0_QM1_PQ_BASE_LO_1                                      0xCE2074\n\n#define mmNIC0_QM1_PQ_BASE_LO_2                                      0xCE2078\n\n#define mmNIC0_QM1_PQ_BASE_LO_3                                      0xCE207C\n\n#define mmNIC0_QM1_PQ_BASE_HI_0                                      0xCE2080\n\n#define mmNIC0_QM1_PQ_BASE_HI_1                                      0xCE2084\n\n#define mmNIC0_QM1_PQ_BASE_HI_2                                      0xCE2088\n\n#define mmNIC0_QM1_PQ_BASE_HI_3                                      0xCE208C\n\n#define mmNIC0_QM1_PQ_SIZE_0                                         0xCE2090\n\n#define mmNIC0_QM1_PQ_SIZE_1                                         0xCE2094\n\n#define mmNIC0_QM1_PQ_SIZE_2                                         0xCE2098\n\n#define mmNIC0_QM1_PQ_SIZE_3                                         0xCE209C\n\n#define mmNIC0_QM1_PQ_PI_0                                           0xCE20A0\n\n#define mmNIC0_QM1_PQ_PI_1                                           0xCE20A4\n\n#define mmNIC0_QM1_PQ_PI_2                                           0xCE20A8\n\n#define mmNIC0_QM1_PQ_PI_3                                           0xCE20AC\n\n#define mmNIC0_QM1_PQ_CI_0                                           0xCE20B0\n\n#define mmNIC0_QM1_PQ_CI_1                                           0xCE20B4\n\n#define mmNIC0_QM1_PQ_CI_2                                           0xCE20B8\n\n#define mmNIC0_QM1_PQ_CI_3                                           0xCE20BC\n\n#define mmNIC0_QM1_PQ_CFG0_0                                         0xCE20C0\n\n#define mmNIC0_QM1_PQ_CFG0_1                                         0xCE20C4\n\n#define mmNIC0_QM1_PQ_CFG0_2                                         0xCE20C8\n\n#define mmNIC0_QM1_PQ_CFG0_3                                         0xCE20CC\n\n#define mmNIC0_QM1_PQ_CFG1_0                                         0xCE20D0\n\n#define mmNIC0_QM1_PQ_CFG1_1                                         0xCE20D4\n\n#define mmNIC0_QM1_PQ_CFG1_2                                         0xCE20D8\n\n#define mmNIC0_QM1_PQ_CFG1_3                                         0xCE20DC\n\n#define mmNIC0_QM1_PQ_ARUSER_31_11_0                                 0xCE20E0\n\n#define mmNIC0_QM1_PQ_ARUSER_31_11_1                                 0xCE20E4\n\n#define mmNIC0_QM1_PQ_ARUSER_31_11_2                                 0xCE20E8\n\n#define mmNIC0_QM1_PQ_ARUSER_31_11_3                                 0xCE20EC\n\n#define mmNIC0_QM1_PQ_STS0_0                                         0xCE20F0\n\n#define mmNIC0_QM1_PQ_STS0_1                                         0xCE20F4\n\n#define mmNIC0_QM1_PQ_STS0_2                                         0xCE20F8\n\n#define mmNIC0_QM1_PQ_STS0_3                                         0xCE20FC\n\n#define mmNIC0_QM1_PQ_STS1_0                                         0xCE2100\n\n#define mmNIC0_QM1_PQ_STS1_1                                         0xCE2104\n\n#define mmNIC0_QM1_PQ_STS1_2                                         0xCE2108\n\n#define mmNIC0_QM1_PQ_STS1_3                                         0xCE210C\n\n#define mmNIC0_QM1_CQ_CFG0_0                                         0xCE2110\n\n#define mmNIC0_QM1_CQ_CFG0_1                                         0xCE2114\n\n#define mmNIC0_QM1_CQ_CFG0_2                                         0xCE2118\n\n#define mmNIC0_QM1_CQ_CFG0_3                                         0xCE211C\n\n#define mmNIC0_QM1_CQ_CFG0_4                                         0xCE2120\n\n#define mmNIC0_QM1_CQ_CFG1_0                                         0xCE2124\n\n#define mmNIC0_QM1_CQ_CFG1_1                                         0xCE2128\n\n#define mmNIC0_QM1_CQ_CFG1_2                                         0xCE212C\n\n#define mmNIC0_QM1_CQ_CFG1_3                                         0xCE2130\n\n#define mmNIC0_QM1_CQ_CFG1_4                                         0xCE2134\n\n#define mmNIC0_QM1_CQ_ARUSER_31_11_0                                 0xCE2138\n\n#define mmNIC0_QM1_CQ_ARUSER_31_11_1                                 0xCE213C\n\n#define mmNIC0_QM1_CQ_ARUSER_31_11_2                                 0xCE2140\n\n#define mmNIC0_QM1_CQ_ARUSER_31_11_3                                 0xCE2144\n\n#define mmNIC0_QM1_CQ_ARUSER_31_11_4                                 0xCE2148\n\n#define mmNIC0_QM1_CQ_STS0_0                                         0xCE214C\n\n#define mmNIC0_QM1_CQ_STS0_1                                         0xCE2150\n\n#define mmNIC0_QM1_CQ_STS0_2                                         0xCE2154\n\n#define mmNIC0_QM1_CQ_STS0_3                                         0xCE2158\n\n#define mmNIC0_QM1_CQ_STS0_4                                         0xCE215C\n\n#define mmNIC0_QM1_CQ_STS1_0                                         0xCE2160\n\n#define mmNIC0_QM1_CQ_STS1_1                                         0xCE2164\n\n#define mmNIC0_QM1_CQ_STS1_2                                         0xCE2168\n\n#define mmNIC0_QM1_CQ_STS1_3                                         0xCE216C\n\n#define mmNIC0_QM1_CQ_STS1_4                                         0xCE2170\n\n#define mmNIC0_QM1_CQ_PTR_LO_0                                       0xCE2174\n\n#define mmNIC0_QM1_CQ_PTR_HI_0                                       0xCE2178\n\n#define mmNIC0_QM1_CQ_TSIZE_0                                        0xCE217C\n\n#define mmNIC0_QM1_CQ_CTL_0                                          0xCE2180\n\n#define mmNIC0_QM1_CQ_PTR_LO_1                                       0xCE2184\n\n#define mmNIC0_QM1_CQ_PTR_HI_1                                       0xCE2188\n\n#define mmNIC0_QM1_CQ_TSIZE_1                                        0xCE218C\n\n#define mmNIC0_QM1_CQ_CTL_1                                          0xCE2190\n\n#define mmNIC0_QM1_CQ_PTR_LO_2                                       0xCE2194\n\n#define mmNIC0_QM1_CQ_PTR_HI_2                                       0xCE2198\n\n#define mmNIC0_QM1_CQ_TSIZE_2                                        0xCE219C\n\n#define mmNIC0_QM1_CQ_CTL_2                                          0xCE21A0\n\n#define mmNIC0_QM1_CQ_PTR_LO_3                                       0xCE21A4\n\n#define mmNIC0_QM1_CQ_PTR_HI_3                                       0xCE21A8\n\n#define mmNIC0_QM1_CQ_TSIZE_3                                        0xCE21AC\n\n#define mmNIC0_QM1_CQ_CTL_3                                          0xCE21B0\n\n#define mmNIC0_QM1_CQ_PTR_LO_4                                       0xCE21B4\n\n#define mmNIC0_QM1_CQ_PTR_HI_4                                       0xCE21B8\n\n#define mmNIC0_QM1_CQ_TSIZE_4                                        0xCE21BC\n\n#define mmNIC0_QM1_CQ_CTL_4                                          0xCE21C0\n\n#define mmNIC0_QM1_CQ_PTR_LO_STS_0                                   0xCE21C4\n\n#define mmNIC0_QM1_CQ_PTR_LO_STS_1                                   0xCE21C8\n\n#define mmNIC0_QM1_CQ_PTR_LO_STS_2                                   0xCE21CC\n\n#define mmNIC0_QM1_CQ_PTR_LO_STS_3                                   0xCE21D0\n\n#define mmNIC0_QM1_CQ_PTR_LO_STS_4                                   0xCE21D4\n\n#define mmNIC0_QM1_CQ_PTR_HI_STS_0                                   0xCE21D8\n\n#define mmNIC0_QM1_CQ_PTR_HI_STS_1                                   0xCE21DC\n\n#define mmNIC0_QM1_CQ_PTR_HI_STS_2                                   0xCE21E0\n\n#define mmNIC0_QM1_CQ_PTR_HI_STS_3                                   0xCE21E4\n\n#define mmNIC0_QM1_CQ_PTR_HI_STS_4                                   0xCE21E8\n\n#define mmNIC0_QM1_CQ_TSIZE_STS_0                                    0xCE21EC\n\n#define mmNIC0_QM1_CQ_TSIZE_STS_1                                    0xCE21F0\n\n#define mmNIC0_QM1_CQ_TSIZE_STS_2                                    0xCE21F4\n\n#define mmNIC0_QM1_CQ_TSIZE_STS_3                                    0xCE21F8\n\n#define mmNIC0_QM1_CQ_TSIZE_STS_4                                    0xCE21FC\n\n#define mmNIC0_QM1_CQ_CTL_STS_0                                      0xCE2200\n\n#define mmNIC0_QM1_CQ_CTL_STS_1                                      0xCE2204\n\n#define mmNIC0_QM1_CQ_CTL_STS_2                                      0xCE2208\n\n#define mmNIC0_QM1_CQ_CTL_STS_3                                      0xCE220C\n\n#define mmNIC0_QM1_CQ_CTL_STS_4                                      0xCE2210\n\n#define mmNIC0_QM1_CQ_IFIFO_CNT_0                                    0xCE2214\n\n#define mmNIC0_QM1_CQ_IFIFO_CNT_1                                    0xCE2218\n\n#define mmNIC0_QM1_CQ_IFIFO_CNT_2                                    0xCE221C\n\n#define mmNIC0_QM1_CQ_IFIFO_CNT_3                                    0xCE2220\n\n#define mmNIC0_QM1_CQ_IFIFO_CNT_4                                    0xCE2224\n\n#define mmNIC0_QM1_CP_MSG_BASE0_ADDR_LO_0                            0xCE2228\n\n#define mmNIC0_QM1_CP_MSG_BASE0_ADDR_LO_1                            0xCE222C\n\n#define mmNIC0_QM1_CP_MSG_BASE0_ADDR_LO_2                            0xCE2230\n\n#define mmNIC0_QM1_CP_MSG_BASE0_ADDR_LO_3                            0xCE2234\n\n#define mmNIC0_QM1_CP_MSG_BASE0_ADDR_LO_4                            0xCE2238\n\n#define mmNIC0_QM1_CP_MSG_BASE0_ADDR_HI_0                            0xCE223C\n\n#define mmNIC0_QM1_CP_MSG_BASE0_ADDR_HI_1                            0xCE2240\n\n#define mmNIC0_QM1_CP_MSG_BASE0_ADDR_HI_2                            0xCE2244\n\n#define mmNIC0_QM1_CP_MSG_BASE0_ADDR_HI_3                            0xCE2248\n\n#define mmNIC0_QM1_CP_MSG_BASE0_ADDR_HI_4                            0xCE224C\n\n#define mmNIC0_QM1_CP_MSG_BASE1_ADDR_LO_0                            0xCE2250\n\n#define mmNIC0_QM1_CP_MSG_BASE1_ADDR_LO_1                            0xCE2254\n\n#define mmNIC0_QM1_CP_MSG_BASE1_ADDR_LO_2                            0xCE2258\n\n#define mmNIC0_QM1_CP_MSG_BASE1_ADDR_LO_3                            0xCE225C\n\n#define mmNIC0_QM1_CP_MSG_BASE1_ADDR_LO_4                            0xCE2260\n\n#define mmNIC0_QM1_CP_MSG_BASE1_ADDR_HI_0                            0xCE2264\n\n#define mmNIC0_QM1_CP_MSG_BASE1_ADDR_HI_1                            0xCE2268\n\n#define mmNIC0_QM1_CP_MSG_BASE1_ADDR_HI_2                            0xCE226C\n\n#define mmNIC0_QM1_CP_MSG_BASE1_ADDR_HI_3                            0xCE2270\n\n#define mmNIC0_QM1_CP_MSG_BASE1_ADDR_HI_4                            0xCE2274\n\n#define mmNIC0_QM1_CP_MSG_BASE2_ADDR_LO_0                            0xCE2278\n\n#define mmNIC0_QM1_CP_MSG_BASE2_ADDR_LO_1                            0xCE227C\n\n#define mmNIC0_QM1_CP_MSG_BASE2_ADDR_LO_2                            0xCE2280\n\n#define mmNIC0_QM1_CP_MSG_BASE2_ADDR_LO_3                            0xCE2284\n\n#define mmNIC0_QM1_CP_MSG_BASE2_ADDR_LO_4                            0xCE2288\n\n#define mmNIC0_QM1_CP_MSG_BASE2_ADDR_HI_0                            0xCE228C\n\n#define mmNIC0_QM1_CP_MSG_BASE2_ADDR_HI_1                            0xCE2290\n\n#define mmNIC0_QM1_CP_MSG_BASE2_ADDR_HI_2                            0xCE2294\n\n#define mmNIC0_QM1_CP_MSG_BASE2_ADDR_HI_3                            0xCE2298\n\n#define mmNIC0_QM1_CP_MSG_BASE2_ADDR_HI_4                            0xCE229C\n\n#define mmNIC0_QM1_CP_MSG_BASE3_ADDR_LO_0                            0xCE22A0\n\n#define mmNIC0_QM1_CP_MSG_BASE3_ADDR_LO_1                            0xCE22A4\n\n#define mmNIC0_QM1_CP_MSG_BASE3_ADDR_LO_2                            0xCE22A8\n\n#define mmNIC0_QM1_CP_MSG_BASE3_ADDR_LO_3                            0xCE22AC\n\n#define mmNIC0_QM1_CP_MSG_BASE3_ADDR_LO_4                            0xCE22B0\n\n#define mmNIC0_QM1_CP_MSG_BASE3_ADDR_HI_0                            0xCE22B4\n\n#define mmNIC0_QM1_CP_MSG_BASE3_ADDR_HI_1                            0xCE22B8\n\n#define mmNIC0_QM1_CP_MSG_BASE3_ADDR_HI_2                            0xCE22BC\n\n#define mmNIC0_QM1_CP_MSG_BASE3_ADDR_HI_3                            0xCE22C0\n\n#define mmNIC0_QM1_CP_MSG_BASE3_ADDR_HI_4                            0xCE22C4\n\n#define mmNIC0_QM1_CP_LDMA_TSIZE_OFFSET_0                            0xCE22C8\n\n#define mmNIC0_QM1_CP_LDMA_TSIZE_OFFSET_1                            0xCE22CC\n\n#define mmNIC0_QM1_CP_LDMA_TSIZE_OFFSET_2                            0xCE22D0\n\n#define mmNIC0_QM1_CP_LDMA_TSIZE_OFFSET_3                            0xCE22D4\n\n#define mmNIC0_QM1_CP_LDMA_TSIZE_OFFSET_4                            0xCE22D8\n\n#define mmNIC0_QM1_CP_LDMA_SRC_BASE_LO_OFFSET_0                      0xCE22E0\n\n#define mmNIC0_QM1_CP_LDMA_SRC_BASE_LO_OFFSET_1                      0xCE22E4\n\n#define mmNIC0_QM1_CP_LDMA_SRC_BASE_LO_OFFSET_2                      0xCE22E8\n\n#define mmNIC0_QM1_CP_LDMA_SRC_BASE_LO_OFFSET_3                      0xCE22EC\n\n#define mmNIC0_QM1_CP_LDMA_SRC_BASE_LO_OFFSET_4                      0xCE22F0\n\n#define mmNIC0_QM1_CP_LDMA_DST_BASE_LO_OFFSET_0                      0xCE22F4\n\n#define mmNIC0_QM1_CP_LDMA_DST_BASE_LO_OFFSET_1                      0xCE22F8\n\n#define mmNIC0_QM1_CP_LDMA_DST_BASE_LO_OFFSET_2                      0xCE22FC\n\n#define mmNIC0_QM1_CP_LDMA_DST_BASE_LO_OFFSET_3                      0xCE2300\n\n#define mmNIC0_QM1_CP_LDMA_DST_BASE_LO_OFFSET_4                      0xCE2304\n\n#define mmNIC0_QM1_CP_FENCE0_RDATA_0                                 0xCE2308\n\n#define mmNIC0_QM1_CP_FENCE0_RDATA_1                                 0xCE230C\n\n#define mmNIC0_QM1_CP_FENCE0_RDATA_2                                 0xCE2310\n\n#define mmNIC0_QM1_CP_FENCE0_RDATA_3                                 0xCE2314\n\n#define mmNIC0_QM1_CP_FENCE0_RDATA_4                                 0xCE2318\n\n#define mmNIC0_QM1_CP_FENCE1_RDATA_0                                 0xCE231C\n\n#define mmNIC0_QM1_CP_FENCE1_RDATA_1                                 0xCE2320\n\n#define mmNIC0_QM1_CP_FENCE1_RDATA_2                                 0xCE2324\n\n#define mmNIC0_QM1_CP_FENCE1_RDATA_3                                 0xCE2328\n\n#define mmNIC0_QM1_CP_FENCE1_RDATA_4                                 0xCE232C\n\n#define mmNIC0_QM1_CP_FENCE2_RDATA_0                                 0xCE2330\n\n#define mmNIC0_QM1_CP_FENCE2_RDATA_1                                 0xCE2334\n\n#define mmNIC0_QM1_CP_FENCE2_RDATA_2                                 0xCE2338\n\n#define mmNIC0_QM1_CP_FENCE2_RDATA_3                                 0xCE233C\n\n#define mmNIC0_QM1_CP_FENCE2_RDATA_4                                 0xCE2340\n\n#define mmNIC0_QM1_CP_FENCE3_RDATA_0                                 0xCE2344\n\n#define mmNIC0_QM1_CP_FENCE3_RDATA_1                                 0xCE2348\n\n#define mmNIC0_QM1_CP_FENCE3_RDATA_2                                 0xCE234C\n\n#define mmNIC0_QM1_CP_FENCE3_RDATA_3                                 0xCE2350\n\n#define mmNIC0_QM1_CP_FENCE3_RDATA_4                                 0xCE2354\n\n#define mmNIC0_QM1_CP_FENCE0_CNT_0                                   0xCE2358\n\n#define mmNIC0_QM1_CP_FENCE0_CNT_1                                   0xCE235C\n\n#define mmNIC0_QM1_CP_FENCE0_CNT_2                                   0xCE2360\n\n#define mmNIC0_QM1_CP_FENCE0_CNT_3                                   0xCE2364\n\n#define mmNIC0_QM1_CP_FENCE0_CNT_4                                   0xCE2368\n\n#define mmNIC0_QM1_CP_FENCE1_CNT_0                                   0xCE236C\n\n#define mmNIC0_QM1_CP_FENCE1_CNT_1                                   0xCE2370\n\n#define mmNIC0_QM1_CP_FENCE1_CNT_2                                   0xCE2374\n\n#define mmNIC0_QM1_CP_FENCE1_CNT_3                                   0xCE2378\n\n#define mmNIC0_QM1_CP_FENCE1_CNT_4                                   0xCE237C\n\n#define mmNIC0_QM1_CP_FENCE2_CNT_0                                   0xCE2380\n\n#define mmNIC0_QM1_CP_FENCE2_CNT_1                                   0xCE2384\n\n#define mmNIC0_QM1_CP_FENCE2_CNT_2                                   0xCE2388\n\n#define mmNIC0_QM1_CP_FENCE2_CNT_3                                   0xCE238C\n\n#define mmNIC0_QM1_CP_FENCE2_CNT_4                                   0xCE2390\n\n#define mmNIC0_QM1_CP_FENCE3_CNT_0                                   0xCE2394\n\n#define mmNIC0_QM1_CP_FENCE3_CNT_1                                   0xCE2398\n\n#define mmNIC0_QM1_CP_FENCE3_CNT_2                                   0xCE239C\n\n#define mmNIC0_QM1_CP_FENCE3_CNT_3                                   0xCE23A0\n\n#define mmNIC0_QM1_CP_FENCE3_CNT_4                                   0xCE23A4\n\n#define mmNIC0_QM1_CP_STS_0                                          0xCE23A8\n\n#define mmNIC0_QM1_CP_STS_1                                          0xCE23AC\n\n#define mmNIC0_QM1_CP_STS_2                                          0xCE23B0\n\n#define mmNIC0_QM1_CP_STS_3                                          0xCE23B4\n\n#define mmNIC0_QM1_CP_STS_4                                          0xCE23B8\n\n#define mmNIC0_QM1_CP_CURRENT_INST_LO_0                              0xCE23BC\n\n#define mmNIC0_QM1_CP_CURRENT_INST_LO_1                              0xCE23C0\n\n#define mmNIC0_QM1_CP_CURRENT_INST_LO_2                              0xCE23C4\n\n#define mmNIC0_QM1_CP_CURRENT_INST_LO_3                              0xCE23C8\n\n#define mmNIC0_QM1_CP_CURRENT_INST_LO_4                              0xCE23CC\n\n#define mmNIC0_QM1_CP_CURRENT_INST_HI_0                              0xCE23D0\n\n#define mmNIC0_QM1_CP_CURRENT_INST_HI_1                              0xCE23D4\n\n#define mmNIC0_QM1_CP_CURRENT_INST_HI_2                              0xCE23D8\n\n#define mmNIC0_QM1_CP_CURRENT_INST_HI_3                              0xCE23DC\n\n#define mmNIC0_QM1_CP_CURRENT_INST_HI_4                              0xCE23E0\n\n#define mmNIC0_QM1_CP_BARRIER_CFG_0                                  0xCE23F4\n\n#define mmNIC0_QM1_CP_BARRIER_CFG_1                                  0xCE23F8\n\n#define mmNIC0_QM1_CP_BARRIER_CFG_2                                  0xCE23FC\n\n#define mmNIC0_QM1_CP_BARRIER_CFG_3                                  0xCE2400\n\n#define mmNIC0_QM1_CP_BARRIER_CFG_4                                  0xCE2404\n\n#define mmNIC0_QM1_CP_DBG_0_0                                        0xCE2408\n\n#define mmNIC0_QM1_CP_DBG_0_1                                        0xCE240C\n\n#define mmNIC0_QM1_CP_DBG_0_2                                        0xCE2410\n\n#define mmNIC0_QM1_CP_DBG_0_3                                        0xCE2414\n\n#define mmNIC0_QM1_CP_DBG_0_4                                        0xCE2418\n\n#define mmNIC0_QM1_CP_ARUSER_31_11_0                                 0xCE241C\n\n#define mmNIC0_QM1_CP_ARUSER_31_11_1                                 0xCE2420\n\n#define mmNIC0_QM1_CP_ARUSER_31_11_2                                 0xCE2424\n\n#define mmNIC0_QM1_CP_ARUSER_31_11_3                                 0xCE2428\n\n#define mmNIC0_QM1_CP_ARUSER_31_11_4                                 0xCE242C\n\n#define mmNIC0_QM1_CP_AWUSER_31_11_0                                 0xCE2430\n\n#define mmNIC0_QM1_CP_AWUSER_31_11_1                                 0xCE2434\n\n#define mmNIC0_QM1_CP_AWUSER_31_11_2                                 0xCE2438\n\n#define mmNIC0_QM1_CP_AWUSER_31_11_3                                 0xCE243C\n\n#define mmNIC0_QM1_CP_AWUSER_31_11_4                                 0xCE2440\n\n#define mmNIC0_QM1_ARB_CFG_0                                         0xCE2A00\n\n#define mmNIC0_QM1_ARB_CHOISE_Q_PUSH                                 0xCE2A04\n\n#define mmNIC0_QM1_ARB_WRR_WEIGHT_0                                  0xCE2A08\n\n#define mmNIC0_QM1_ARB_WRR_WEIGHT_1                                  0xCE2A0C\n\n#define mmNIC0_QM1_ARB_WRR_WEIGHT_2                                  0xCE2A10\n\n#define mmNIC0_QM1_ARB_WRR_WEIGHT_3                                  0xCE2A14\n\n#define mmNIC0_QM1_ARB_CFG_1                                         0xCE2A18\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_0                              0xCE2A20\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_1                              0xCE2A24\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_2                              0xCE2A28\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_3                              0xCE2A2C\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_4                              0xCE2A30\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_5                              0xCE2A34\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_6                              0xCE2A38\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_7                              0xCE2A3C\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_8                              0xCE2A40\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_9                              0xCE2A44\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_10                             0xCE2A48\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_11                             0xCE2A4C\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_12                             0xCE2A50\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_13                             0xCE2A54\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_14                             0xCE2A58\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_15                             0xCE2A5C\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_16                             0xCE2A60\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_17                             0xCE2A64\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_18                             0xCE2A68\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_19                             0xCE2A6C\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_20                             0xCE2A70\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_21                             0xCE2A74\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_22                             0xCE2A78\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_23                             0xCE2A7C\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_24                             0xCE2A80\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_25                             0xCE2A84\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_26                             0xCE2A88\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_27                             0xCE2A8C\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_28                             0xCE2A90\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_29                             0xCE2A94\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_30                             0xCE2A98\n\n#define mmNIC0_QM1_ARB_MST_AVAIL_CRED_31                             0xCE2A9C\n\n#define mmNIC0_QM1_ARB_MST_CRED_INC                                  0xCE2AA0\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_0                        0xCE2AA4\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_1                        0xCE2AA8\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_2                        0xCE2AAC\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_3                        0xCE2AB0\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_4                        0xCE2AB4\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_5                        0xCE2AB8\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_6                        0xCE2ABC\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_7                        0xCE2AC0\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_8                        0xCE2AC4\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_9                        0xCE2AC8\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_10                       0xCE2ACC\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_11                       0xCE2AD0\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_12                       0xCE2AD4\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_13                       0xCE2AD8\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_14                       0xCE2ADC\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_15                       0xCE2AE0\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_16                       0xCE2AE4\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_17                       0xCE2AE8\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_18                       0xCE2AEC\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_19                       0xCE2AF0\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_20                       0xCE2AF4\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_21                       0xCE2AF8\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_22                       0xCE2AFC\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_23                       0xCE2B00\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_24                       0xCE2B04\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_25                       0xCE2B08\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_26                       0xCE2B0C\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_27                       0xCE2B10\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_28                       0xCE2B14\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_29                       0xCE2B18\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_30                       0xCE2B1C\n\n#define mmNIC0_QM1_ARB_MST_CHOISE_PUSH_OFST_31                       0xCE2B20\n\n#define mmNIC0_QM1_ARB_SLV_MASTER_INC_CRED_OFST                      0xCE2B28\n\n#define mmNIC0_QM1_ARB_MST_SLAVE_EN                                  0xCE2B2C\n\n#define mmNIC0_QM1_ARB_MST_QUIET_PER                                 0xCE2B34\n\n#define mmNIC0_QM1_ARB_SLV_CHOISE_WDT                                0xCE2B38\n\n#define mmNIC0_QM1_ARB_SLV_ID                                        0xCE2B3C\n\n#define mmNIC0_QM1_ARB_MSG_MAX_INFLIGHT                              0xCE2B44\n\n#define mmNIC0_QM1_ARB_MSG_AWUSER_31_11                              0xCE2B48\n\n#define mmNIC0_QM1_ARB_MSG_AWUSER_SEC_PROP                           0xCE2B4C\n\n#define mmNIC0_QM1_ARB_MSG_AWUSER_NON_SEC_PROP                       0xCE2B50\n\n#define mmNIC0_QM1_ARB_BASE_LO                                       0xCE2B54\n\n#define mmNIC0_QM1_ARB_BASE_HI                                       0xCE2B58\n\n#define mmNIC0_QM1_ARB_STATE_STS                                     0xCE2B80\n\n#define mmNIC0_QM1_ARB_CHOISE_FULLNESS_STS                           0xCE2B84\n\n#define mmNIC0_QM1_ARB_MSG_STS                                       0xCE2B88\n\n#define mmNIC0_QM1_ARB_SLV_CHOISE_Q_HEAD                             0xCE2B8C\n\n#define mmNIC0_QM1_ARB_ERR_CAUSE                                     0xCE2B9C\n\n#define mmNIC0_QM1_ARB_ERR_MSG_EN                                    0xCE2BA0\n\n#define mmNIC0_QM1_ARB_ERR_STS_DRP                                   0xCE2BA8\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_0                                0xCE2BB0\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_1                                0xCE2BB4\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_2                                0xCE2BB8\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_3                                0xCE2BBC\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_4                                0xCE2BC0\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_5                                0xCE2BC4\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_6                                0xCE2BC8\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_7                                0xCE2BCC\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_8                                0xCE2BD0\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_9                                0xCE2BD4\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_10                               0xCE2BD8\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_11                               0xCE2BDC\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_12                               0xCE2BE0\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_13                               0xCE2BE4\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_14                               0xCE2BE8\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_15                               0xCE2BEC\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_16                               0xCE2BF0\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_17                               0xCE2BF4\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_18                               0xCE2BF8\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_19                               0xCE2BFC\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_20                               0xCE2C00\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_21                               0xCE2C04\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_22                               0xCE2C08\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_23                               0xCE2C0C\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_24                               0xCE2C10\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_25                               0xCE2C14\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_26                               0xCE2C18\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_27                               0xCE2C1C\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_28                               0xCE2C20\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_29                               0xCE2C24\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_30                               0xCE2C28\n\n#define mmNIC0_QM1_ARB_MST_CRED_STS_31                               0xCE2C2C\n\n#define mmNIC0_QM1_CGM_CFG                                           0xCE2C70\n\n#define mmNIC0_QM1_CGM_STS                                           0xCE2C74\n\n#define mmNIC0_QM1_CGM_CFG1                                          0xCE2C78\n\n#define mmNIC0_QM1_LOCAL_RANGE_BASE                                  0xCE2C80\n\n#define mmNIC0_QM1_LOCAL_RANGE_SIZE                                  0xCE2C84\n\n#define mmNIC0_QM1_CSMR_STRICT_PRIO_CFG                              0xCE2C90\n\n#define mmNIC0_QM1_HBW_RD_RATE_LIM_CFG_1                             0xCE2C94\n\n#define mmNIC0_QM1_LBW_WR_RATE_LIM_CFG_0                             0xCE2C98\n\n#define mmNIC0_QM1_LBW_WR_RATE_LIM_CFG_1                             0xCE2C9C\n\n#define mmNIC0_QM1_HBW_RD_RATE_LIM_CFG_0                             0xCE2CA0\n\n#define mmNIC0_QM1_GLBL_AXCACHE                                      0xCE2CA4\n\n#define mmNIC0_QM1_IND_GW_APB_CFG                                    0xCE2CB0\n\n#define mmNIC0_QM1_IND_GW_APB_WDATA                                  0xCE2CB4\n\n#define mmNIC0_QM1_IND_GW_APB_RDATA                                  0xCE2CB8\n\n#define mmNIC0_QM1_IND_GW_APB_STATUS                                 0xCE2CBC\n\n#define mmNIC0_QM1_GLBL_ERR_ADDR_LO                                  0xCE2CD0\n\n#define mmNIC0_QM1_GLBL_ERR_ADDR_HI                                  0xCE2CD4\n\n#define mmNIC0_QM1_GLBL_ERR_WDATA                                    0xCE2CD8\n\n#define mmNIC0_QM1_GLBL_MEM_INIT_BUSY                                0xCE2D00\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}