### 조합논리회로
  - 논리곱(AND), 논리합(OR), 논리 부정(NOT)의 세 가지 기본 논리회로를 조합하여 구성한 논리 회로
  - 입력변수, 논리게이트, 출력변수들로 구성된다.
  - 조합논리회로는 메모리가 없다.(즉 데이터를 저장하지 않는다., 피드백이 없다.), 순서논리회로는 있으며, 출력데이터가 다시 입력데이터가 되어 논리게이트를 지나감.
- 가산기(Adder) : 2진수 덧셈 회로
  - 반가산기(Half-Adder, HA)
    - 1비트짜리 2진수 두 개를 더하는 것을 반가산기 라고 함.
    - ![Alt text](/images/3-0.png)
    - 더해진 값이 S로 Sum이며 올림수가 C 즉, Carry이다. 입력과 출력에 따른 진리표는 위의 사진의 표와 같다.
    - S는 01, 10일 때만 1이되며, C는 둘 다 1일 때 1이된다. 따라서 XOR, AND 연산
    - 그 아래는 그에 대한 회로를 그린 것이다.
  - 전가산기(Full-Adder, FA)
    - 자리 올림수(carry)를 고려하여 만든 덧셈 회로
    - 이전 자리수에서 올라온 캐리까지 추가하여 1비트 짜리 이진수 3개를 더하는 것이다.
    - 그래서 8가지의 경우의 수가 있다.(입력이 3개)
    - ![Alt text](/images/3-1.png)
    - 진리표를 보면 S는 카르노맵으로 해보면 지그재그로 반이 채워짐. 즉, XOR 연산이다. C는 민텀 연산으로 정리하면 됨. C_in은 아래에서 올라온 캐리, C_out은 발생한 캐리
    - 회로는 반가산기가 두개로 존재한다.
    - ![Alt text](/images/3-2.png)
    - 병렬가산기 혹은 병렬가감산기에 사용된다.(아래쪽에서 carry가 전달되어 상위 자리수의 전가산기에 가산되기 때문에 속도가 느려질 수 있다. 그래서 캐리를 예측하는 방식을 사용한다.)
    - ![Alt text](/images/3-3.png)
  - 디코더
    - 주소번역에 주로 사용된다.
    - 1bit로 나타낼 수 있는 주소는 0 또는 1이다. 1 * 2 디코더
      - 입력 A가 0이라면 Y0 = 1, 1이면 Y1 = 1, 그래서 이에 따라 양쪽의 하나가 선택되어 그 주소를 찾아갈 수 있다.
      - ![Alt text](/images/3-4.png)
      - 인에이블이 있는 경우에는 활성화 여부에 따라 동작 가능 불가능 여부를 정해줄 수 있는 것이다. E가 0이면 A가 1이든, 0이든 상관없이 작동하지 않는다.
    - 2 * 4 디코더 : 디멀티플렉서
      - A, B의 두가지 입력을 통해 4가지 출력을 이루어냄.
      - 입력값에 따라 어느 번지인지 확인가능
      - ![Alt text](/images/3-5.png)
    - 실제 IC들은 AND가 아닌 NAND 게이트로 구성되어 ACTIVE LOW로 작동한다. 즉, 출력이 0일 때, 작동. 위의 진리표에서 1, 0 을 반전시켜서 사용 그래서 게이트에서는 AND에서 전체 부정을 해주면 된다.
    - 물론 2*4 도 인에이블 단자를 가질 수 있다. E=1일 때만 동작함.
      - NAND게이트를 실제 사용하므로 E=0일 때만 작동한다.
    - 3*8 디코더
      - 3개의 입력에 따라 8개의 출력 중 하나가 선택되어 주소 번역
      - 실제 사용되는 칩에는 IC 74138로 입력이 3, 출력이 8개이며 세 개의 인에이블 단자를 가진다. 각각을 조합하여 사용한다.
    - 이외 4 * 16 디코더도 있고 74154 IC는 4 16 디코더를 사용한다. 2개의 인에이블 단자가 있다.
    - 또는 2 * 4 디코더를 4개 써서 4 * 16 디코더가 되기도 한다.
  - 특수한 디코더
    - BCD-7 세그먼트 디코더
      - 7 세그먼트 : 숫자 표시 전용 장치
      - ![Alt text](/images/3-6.png)
      - 각각의 LED가 표시될 것인지 4개의 입력값으로 결정
      - ACTIVE LOW로 작동하여 0일 때 불이 켜진다. 각각의 부분이 켜지는 순간에 따라 논리식을 구성할 수 있다. 전체 16가지중 0~9 까지만 하고 그 이외는 Don't care로 설계함
      - ![Alt text](/images/3-7.png)
      - 이를 바탕으로 회로를 그리면 된다. G는 짤렸음.
    - 7447 : 일반적으로 사용되는 7-세그먼트 디코더. 실제 사용되는 칩이다. 입력 4개 외에 BURBO, RBI, LT 라는 세 개의 추가적인 회로
  - 인코더
    - 디코더는 최소한의 입력을 통해 최대한의 입력을 선택하는 것이었다.
    - 4 * 2 인코더 : 입력의 신호에 따라 2개의 2진 조합으로 출력된다.
      - ![Alt text](/images/3-8.png)
    - 8 * 3 인코더 : 8개의 입력과 3개의 출력
      - 우선순위 인코더 : 입력에 우선순위를 정해서 여러 개의 입력이 있을 때 우선순위가 높은 입력값에 해당되는 출력신호를 만들어 내는 회로이다.
  - 멀티플렉서(Multiplexer)
    - 여러 개의 입력선들 중에서 하나를 선택하여 출력선에 연결하는 조합논리회로. 선택선들의 값에 따라 특별한 입력선이 선택됨
    - 많은 입력들 중 하나를 선택해 선택된 입력선의 2진 정보를 출력선에 넘겨주기 때문에 데이터 선택기라 부르기도 함
    - 디멀티플렉서는 정보를 한 선으로 받아서 2^n 개의 가능한 출력 선들 중 하나를 선택해 받은 정보를 전송하는 회로임. 디멀티플렉서는 n 개의 선택선의 값에 의해 하나의 출력선이 선택된다.
    - ![Alt text](/images/3-9.png)
    - 2 * 1 멀티플렉서 : 2개의 입력 중 하나를 선택선 S에 입력된 값에 따라 출력으로 보내는 조합회로
    - 4 * 1 멀티플렉서 : 4개의 입력중의 하나를 선택선 S0와 S1에 입력된 값에 따라 출력으로 보내는 조합회로
    - 8 * 1도 똑같다. 선택 시그널이 3개임.,  4 * 1 5개를 이용해 16 * 1으로 만들수도 있다.
  - 디멀티플렉서
    - 1개의 인에이블 입력을 가지고 있는 디코더는 디멀티플렉서의 기능을 수행함
    - 2 * 4 디코더에서 2개는 선택 시그널로 하고 E를 정보로 전달하면 1* 4 디멀티플렉서와 같은 것이다.
  - 코드 변환기
    - 2진코드 - 그레이 코드 변환
      - 그레이 코드는 아날로그, 디지털 변환을 쉽게 하는 바법
      - ![Alt text](/images/3-10.png)
      - 제일 왼쪽 비트는 그냥 내려오고 나머지는 XOR 연산
    - 그레이 코드 - 2진 코드
      - 제일 왼쪽 비트는 내려오고 나머지는 변환된 코드와 기존 코드를 XOR 연산해서 변환
    - BCD 코드 - 3초과 코드 변환
      - BCD는 10개의 숫자만 가지므로 이후 6개는 don't care
      - 3초과 코드  : BCD + 3 한 코드, 연산을 위한 것으로 실제로는 사용하지 않는다.
  - 패리티 발생기/검출기
    - 오류 검출을 위해 발생시키는 것이다.
    - 짝수 패리티 발생회로
      - 원래 비트에 한 비트를 추가하여 1의 개수를 짝수로 유지함
      - 만약 2진수를 판단해 1의 개수가 짝수면 패리티가 0이고 홀수면 1이 된다.
    - 홀수 패리티 발생회로
      - 홀수는 짝수 패리티 회로에 NOT 붙여주면 된다.
      - 홀수로 1의 개수를 맞춰준다.
    - ![Alt text](/images/3-11.png)

