TimeQuest Timing Analyzer report for MIPS_Multiciclo
Mon Nov 30 18:14:30 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; MIPS_Multiciclo                                    ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 85.78 MHz ; 85.78 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -10.658 ; -752.527      ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.681 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -433.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                           ;
+---------+-----------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                     ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -10.658 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.014     ; 11.680     ;
; -10.658 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.014     ; 11.680     ;
; -10.655 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.009      ; 11.700     ;
; -10.655 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.009      ; 11.700     ;
; -10.628 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.020     ; 11.644     ;
; -10.628 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.020     ; 11.644     ;
; -10.625 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.003      ; 11.664     ;
; -10.625 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.003      ; 11.664     ;
; -10.609 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.025     ; 11.620     ;
; -10.606 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.002     ; 11.640     ;
; -10.547 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.014     ; 11.569     ;
; -10.547 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.014     ; 11.569     ;
; -10.517 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.020     ; 11.533     ;
; -10.517 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.020     ; 11.533     ;
; -10.498 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.025     ; 11.509     ;
; -10.491 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.034     ; 11.493     ;
; -10.488 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.011     ; 11.513     ;
; -10.475 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 11.517     ;
; -10.475 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.006      ; 11.517     ;
; -10.472 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 11.500     ;
; -10.472 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.008     ; 11.500     ;
; -10.472 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.029      ; 11.537     ;
; -10.472 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.029      ; 11.537     ;
; -10.471 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.004      ; 11.511     ;
; -10.471 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 11.511     ;
; -10.471 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.004      ; 11.511     ;
; -10.469 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.015      ; 11.520     ;
; -10.469 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.015      ; 11.520     ;
; -10.468 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.027      ; 11.531     ;
; -10.468 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.027      ; 11.531     ;
; -10.468 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.027      ; 11.531     ;
; -10.467 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.013     ; 11.490     ;
; -10.467 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.013     ; 11.490     ;
; -10.464 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.010      ; 11.510     ;
; -10.464 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.010      ; 11.510     ;
; -10.452 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.033     ; 11.455     ;
; -10.449 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.010     ; 11.475     ;
; -10.443 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.018     ; 11.461     ;
; -10.443 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.018     ; 11.461     ;
; -10.430 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.024     ; 11.442     ;
; -10.430 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.024     ; 11.442     ;
; -10.430 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.024     ; 11.442     ;
; -10.427 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 11.462     ;
; -10.427 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.001     ; 11.462     ;
; -10.427 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.001     ; 11.462     ;
; -10.418 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.023     ; 11.431     ;
; -10.418 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.023     ; 11.431     ;
; -10.418 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.023     ; 11.431     ;
; -10.415 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.451     ;
; -10.415 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.451     ;
; -10.415 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.451     ;
; -10.413 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.024     ; 11.425     ;
; -10.413 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 11.425     ;
; -10.394 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.029     ; 11.401     ;
; -10.380 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.034     ; 11.382     ;
; -10.364 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 11.406     ;
; -10.364 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.006      ; 11.406     ;
; -10.361 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 11.389     ;
; -10.361 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.008     ; 11.389     ;
; -10.360 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.004      ; 11.400     ;
; -10.360 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.004      ; 11.400     ;
; -10.360 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.004      ; 11.400     ;
; -10.356 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.013     ; 11.379     ;
; -10.356 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.013     ; 11.379     ;
; -10.341 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.033     ; 11.344     ;
; -10.331 ; mips_control:Controladora|pstate.rtype_ex_st  ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 11.366     ;
; -10.331 ; mips_control:Controladora|pstate.rtype_ex_st  ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.001     ; 11.366     ;
; -10.319 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.024     ; 11.331     ;
; -10.319 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.024     ; 11.331     ;
; -10.319 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.024     ; 11.331     ;
; -10.307 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.023     ; 11.320     ;
; -10.307 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.023     ; 11.320     ;
; -10.307 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.023     ; 11.320     ;
; -10.301 ; mips_control:Controladora|pstate.rtype_ex_st  ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.007     ; 11.330     ;
; -10.301 ; mips_control:Controladora|pstate.rtype_ex_st  ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.007     ; 11.330     ;
; -10.293 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 11.328     ;
; -10.293 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.001     ; 11.328     ;
; -10.282 ; mips_control:Controladora|pstate.rtype_ex_st  ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.012     ; 11.306     ;
; -10.281 ; mips_control:Controladora|pstate.decode_st    ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.014     ; 11.303     ;
; -10.281 ; mips_control:Controladora|pstate.decode_st    ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.014     ; 11.303     ;
; -10.276 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.038     ; 11.274     ;
; -10.263 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.007     ; 11.292     ;
; -10.263 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.007     ; 11.292     ;
; -10.260 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.002      ; 11.298     ;
; -10.260 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.002      ; 11.298     ;
; -10.257 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.012     ; 11.281     ;
; -10.257 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.012     ; 11.281     ;
; -10.256 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.292     ;
; -10.256 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.292     ;
; -10.256 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.292     ;
; -10.252 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.271     ;
; -10.252 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.017     ; 11.271     ;
; -10.251 ; mips_control:Controladora|pstate.decode_st    ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.020     ; 11.267     ;
; -10.251 ; mips_control:Controladora|pstate.decode_st    ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.020     ; 11.267     ;
; -10.244 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.012     ; 11.268     ;
; -10.237 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 11.236     ;
; -10.232 ; mips_control:Controladora|pstate.decode_st    ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.025     ; 11.243     ;
; -10.215 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.028     ; 11.223     ;
; -10.215 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.028     ; 11.223     ;
; -10.215 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.028     ; 11.223     ;
+---------+-----------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.681 ; reg:RI|sr_out[30]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.808 ; reg:RI|sr_out[27]                             ; mips_control:Controladora|pstate.jump_ex_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 1.030 ; reg:RI|sr_out[22]                             ; reg:PC|sr_out[24]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.035 ; reg:RI|sr_out[29]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.302      ;
; 1.056 ; reg:RI|sr_out[27]                             ; mips_control:Controladora|pstate.rtype_ex_st                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.323      ;
; 1.058 ; reg:RI|sr_out[27]                             ; mips_control:Controladora|pstate.branch_ex_st                                                                    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.325      ;
; 1.076 ; regbuf:SaidaAlu|sr_out[13]                    ; reg:PC|sr_out[13]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.342      ;
; 1.078 ; reg:RI|sr_out[29]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; -0.012     ; 1.332      ;
; 1.109 ; regbuf:SaidaAlu|sr_out[28]                    ; reg:PC|sr_out[28]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.375      ;
; 1.110 ; regbuf:SaidaAlu|sr_out[11]                    ; reg:PC|sr_out[11]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.376      ;
; 1.122 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk         ; 0.000        ; 0.066      ; 1.422      ;
; 1.155 ; reg:RI|sr_out[21]                             ; reg:PC|sr_out[23]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.421      ;
; 1.171 ; regbuf:SaidaAlu|sr_out[27]                    ; reg:PC|sr_out[27]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.437      ;
; 1.212 ; reg:RI|sr_out[28]                             ; mips_control:Controladora|pstate.jump_ex_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.240 ; reg:RI|sr_out[26]                             ; mips_control:Controladora|pstate.jump_ex_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.506      ;
; 1.245 ; reg:RI|sr_out[31]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.260 ; reg:RI|sr_out[28]                             ; mips_control:Controladora|pstate.branch_ex_st                                                                    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.527      ;
; 1.303 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[3]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.558      ;
; 1.308 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[20]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.574      ;
; 1.309 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.575      ;
; 1.378 ; reg:RI|sr_out[30]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.013      ; 1.657      ;
; 1.404 ; regbuf:SaidaAlu|sr_out[7]                     ; reg:PC|sr_out[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.670      ;
; 1.410 ; reg:RI|sr_out[31]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.013      ; 1.689      ;
; 1.412 ; regbuf:SaidaAlu|sr_out[9]                     ; reg:PC|sr_out[9]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.678      ;
; 1.414 ; regbuf:SaidaAlu|sr_out[5]                     ; reg:PC|sr_out[5]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 1.695      ;
; 1.414 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.006      ; 1.686      ;
; 1.414 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[30]                                                                                                ; clk          ; clk         ; 0.000        ; 0.006      ; 1.686      ;
; 1.461 ; regbuf:SaidaAlu|sr_out[8]                     ; reg:PC|sr_out[8]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.472 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[1]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.727      ;
; 1.472 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[7]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.727      ;
; 1.484 ; regbuf:SaidaAlu|sr_out[15]                    ; reg:PC|sr_out[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.750      ;
; 1.509 ; reg:RI|sr_out[27]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.516 ; regbuf:SaidaAlu|sr_out[16]                    ; reg:PC|sr_out[16]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.782      ;
; 1.517 ; regbuf:SaidaAlu|sr_out[26]                    ; reg:PC|sr_out[26]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.783      ;
; 1.536 ; reg:RI|sr_out[26]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.802      ;
; 1.557 ; reg:RI|sr_out[28]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.823      ;
; 1.562 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[3]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.012     ; 1.816      ;
; 1.567 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.867      ;
; 1.568 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.868      ;
; 1.581 ; mips_control:Controladora|pstate.c_mem_add_st ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; -0.014     ; 1.833      ;
; 1.582 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.066      ; 1.882      ;
; 1.587 ; reg:RI|sr_out[30]                             ; mips_control:Controladora|pstate.branch_ex_st                                                                    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.854      ;
; 1.590 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[9]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.845      ;
; 1.599 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[13]                                                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 1.856      ;
; 1.602 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[17]                                                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 1.859      ;
; 1.603 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[11]                                                                                                ; clk          ; clk         ; 0.000        ; 0.019      ; 1.888      ;
; 1.604 ; reg:RI|sr_out[24]                             ; reg:PC|sr_out[26]                                                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.872      ;
; 1.610 ; reg:PC|sr_out[30]                             ; regbuf:SaidaAlu|sr_out[30]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.876      ;
; 1.610 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[8]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.013     ; 1.863      ;
; 1.624 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[2]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 1.881      ;
; 1.628 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[1]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 1.884      ;
; 1.633 ; reg:PC|sr_out[0]                              ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.928      ;
; 1.639 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[26]                                                                                                ; clk          ; clk         ; 0.000        ; 0.019      ; 1.924      ;
; 1.641 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[22]                                                                                                ; clk          ; clk         ; 0.000        ; -0.021     ; 1.886      ;
; 1.643 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[9]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 1.899      ;
; 1.646 ; reg:RI|sr_out[30]                             ; mips_control:Controladora|pstate.jump_ex_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.912      ;
; 1.656 ; regbuf:SaidaAlu|sr_out[14]                    ; reg:PC|sr_out[14]                                                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 1.914      ;
; 1.662 ; regbuf:SaidaAlu|sr_out[24]                    ; reg:PC|sr_out[24]                                                                                                ; clk          ; clk         ; 0.000        ; 0.015      ; 1.943      ;
; 1.666 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[7]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 1.922      ;
; 1.673 ; regbuf:SaidaAlu|sr_out[30]                    ; reg:PC|sr_out[30]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.939      ;
; 1.674 ; reg:RI|sr_out[27]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.013      ; 1.953      ;
; 1.678 ; reg:RI|sr_out[31]                             ; mips_control:Controladora|pstate.branch_ex_st                                                                    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.945      ;
; 1.687 ; regbuf:SaidaAlu|sr_out[4]                     ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.081      ; 2.002      ;
; 1.689 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[25]                                                                                                ; clk          ; clk         ; 0.000        ; 0.017      ; 1.972      ;
; 1.691 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[16]                                                                                                ; clk          ; clk         ; 0.000        ; -0.020     ; 1.937      ;
; 1.699 ; regbuf:SaidaAlu|sr_out[3]                     ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.081      ; 2.014      ;
; 1.701 ; reg:RI|sr_out[26]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.013      ; 1.980      ;
; 1.701 ; reg:PC|sr_out[5]                              ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.996      ;
; 1.705 ; regbuf:SaidaAlu|sr_out[6]                     ; reg:PC|sr_out[6]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.971      ;
; 1.710 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[13]                                                                                                ; clk          ; clk         ; 0.000        ; -0.010     ; 1.966      ;
; 1.713 ; regbuf:SaidaAlu|sr_out[10]                    ; reg:PC|sr_out[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.979      ;
; 1.714 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[17]                                                                                                ; clk          ; clk         ; 0.000        ; -0.010     ; 1.970      ;
; 1.715 ; mips_control:Controladora|pstate.c_mem_add_st ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.980      ;
; 1.715 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[11]                                                                                                ; clk          ; clk         ; 0.000        ; 0.020      ; 2.001      ;
; 1.717 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[19]                                                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.977      ;
; 1.720 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[4]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.006     ; 1.980      ;
; 1.722 ; reg:RI|sr_out[28]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.013      ; 2.001      ;
; 1.732 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[31]                                                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.992      ;
; 1.734 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[23]                                                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.994      ;
; 1.734 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[2]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 1.990      ;
; 1.736 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[18]                                                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.996      ;
; 1.737 ; reg:RI|sr_out[31]                             ; mips_control:Controladora|pstate.jump_ex_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.738 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[24]                                                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.998      ;
; 1.746 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[29]                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 2.013      ;
; 1.756 ; reg:RI|sr_out[28]                             ; mips_control:Controladora|pstate.rtype_ex_st                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 2.023      ;
; 1.771 ; reg:PC|sr_out[27]                             ; regbuf:SaidaAlu|sr_out[27]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.037      ;
; 1.784 ; reg:RI|sr_out[26]                             ; mips_control:Controladora|pstate.rtype_ex_st                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 2.051      ;
; 1.789 ; reg:PC|sr_out[28]                             ; regbuf:SaidaAlu|sr_out[28]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.055      ;
; 1.792 ; reg:RI|sr_out[23]                             ; reg:PC|sr_out[25]                                                                                                ; clk          ; clk         ; 0.000        ; 0.006      ; 2.064      ;
; 1.805 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[4]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 2.066      ;
; 1.816 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[31]                                                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 2.077      ;
; 1.817 ; reg:RI|sr_out[7]                              ; reg:PC|sr_out[9]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.023     ; 2.060      ;
; 1.819 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[18]                                                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 2.080      ;
; 1.837 ; regbuf:SaidaAlu|sr_out[17]                    ; reg:PC|sr_out[17]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.103      ;
; 1.846 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[27]                                                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 2.105      ;
; 1.856 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.018      ; 2.140      ;
; 1.857 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[6]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.013     ; 2.110      ;
; 1.864 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.056      ; 2.154      ;
; 1.865 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[26]                                                                                                ; clk          ; clk         ; 0.000        ; 0.020      ; 2.151      ;
; 1.871 ; regbuf:SaidaAlu|sr_out[5]                     ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.076      ; 2.181      ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 3.172 ; 3.172 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 0.136 ; 0.136 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RD_teste[*]          ; clk        ; 7.515 ; 7.515 ; Rise       ; clk             ;
;  RD_teste[0]         ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  RD_teste[1]         ; clk        ; 7.515 ; 7.515 ; Rise       ; clk             ;
;  RD_teste[2]         ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  RD_teste[3]         ; clk        ; 7.354 ; 7.354 ; Rise       ; clk             ;
;  RD_teste[4]         ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
; RS_teste[*]          ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  RS_teste[0]         ; clk        ; 6.884 ; 6.884 ; Rise       ; clk             ;
;  RS_teste[1]         ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  RS_teste[2]         ; clk        ; 6.476 ; 6.476 ; Rise       ; clk             ;
;  RS_teste[3]         ; clk        ; 7.023 ; 7.023 ; Rise       ; clk             ;
;  RS_teste[4]         ; clk        ; 7.063 ; 7.063 ; Rise       ; clk             ;
; RT_teste[*]          ; clk        ; 7.679 ; 7.679 ; Rise       ; clk             ;
;  RT_teste[0]         ; clk        ; 6.701 ; 6.701 ; Rise       ; clk             ;
;  RT_teste[1]         ; clk        ; 7.086 ; 7.086 ; Rise       ; clk             ;
;  RT_teste[2]         ; clk        ; 6.873 ; 6.873 ; Rise       ; clk             ;
;  RT_teste[3]         ; clk        ; 7.679 ; 7.679 ; Rise       ; clk             ;
;  RT_teste[4]         ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
; address[*]           ; clk        ; 7.335 ; 7.335 ; Rise       ; clk             ;
;  address[0]          ; clk        ; 7.324 ; 7.324 ; Rise       ; clk             ;
;  address[1]          ; clk        ; 6.979 ; 6.979 ; Rise       ; clk             ;
;  address[2]          ; clk        ; 6.553 ; 6.553 ; Rise       ; clk             ;
;  address[3]          ; clk        ; 6.758 ; 6.758 ; Rise       ; clk             ;
;  address[4]          ; clk        ; 6.691 ; 6.691 ; Rise       ; clk             ;
;  address[5]          ; clk        ; 6.738 ; 6.738 ; Rise       ; clk             ;
;  address[6]          ; clk        ; 7.335 ; 7.335 ; Rise       ; clk             ;
;  address[7]          ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  address[8]          ; clk        ; 6.983 ; 6.983 ; Rise       ; clk             ;
;  address[9]          ; clk        ; 6.630 ; 6.630 ; Rise       ; clk             ;
;  address[10]         ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  address[11]         ; clk        ; 6.530 ; 6.530 ; Rise       ; clk             ;
;  address[12]         ; clk        ; 6.871 ; 6.871 ; Rise       ; clk             ;
;  address[13]         ; clk        ; 6.432 ; 6.432 ; Rise       ; clk             ;
;  address[14]         ; clk        ; 6.724 ; 6.724 ; Rise       ; clk             ;
;  address[15]         ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  address[16]         ; clk        ; 6.909 ; 6.909 ; Rise       ; clk             ;
;  address[17]         ; clk        ; 6.342 ; 6.342 ; Rise       ; clk             ;
;  address[18]         ; clk        ; 6.727 ; 6.727 ; Rise       ; clk             ;
;  address[19]         ; clk        ; 6.879 ; 6.879 ; Rise       ; clk             ;
;  address[20]         ; clk        ; 6.849 ; 6.849 ; Rise       ; clk             ;
;  address[21]         ; clk        ; 6.614 ; 6.614 ; Rise       ; clk             ;
;  address[22]         ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  address[23]         ; clk        ; 6.906 ; 6.906 ; Rise       ; clk             ;
;  address[24]         ; clk        ; 6.925 ; 6.925 ; Rise       ; clk             ;
;  address[25]         ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  address[26]         ; clk        ; 6.788 ; 6.788 ; Rise       ; clk             ;
;  address[27]         ; clk        ; 6.826 ; 6.826 ; Rise       ; clk             ;
;  address[28]         ; clk        ; 6.637 ; 6.637 ; Rise       ; clk             ;
;  address[29]         ; clk        ; 7.104 ; 7.104 ; Rise       ; clk             ;
;  address[30]         ; clk        ; 7.083 ; 7.083 ; Rise       ; clk             ;
;  address[31]         ; clk        ; 6.881 ; 6.881 ; Rise       ; clk             ;
; imm[*]               ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  imm[0]              ; clk        ; 7.445 ; 7.445 ; Rise       ; clk             ;
;  imm[1]              ; clk        ; 6.969 ; 6.969 ; Rise       ; clk             ;
;  imm[2]              ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  imm[3]              ; clk        ; 6.854 ; 6.854 ; Rise       ; clk             ;
;  imm[4]              ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  imm[5]              ; clk        ; 6.867 ; 6.867 ; Rise       ; clk             ;
;  imm[6]              ; clk        ; 6.776 ; 6.776 ; Rise       ; clk             ;
;  imm[7]              ; clk        ; 7.446 ; 7.446 ; Rise       ; clk             ;
;  imm[8]              ; clk        ; 6.441 ; 6.441 ; Rise       ; clk             ;
;  imm[9]              ; clk        ; 7.276 ; 7.276 ; Rise       ; clk             ;
;  imm[10]             ; clk        ; 6.554 ; 6.554 ; Rise       ; clk             ;
;  imm[11]             ; clk        ; 7.153 ; 7.153 ; Rise       ; clk             ;
;  imm[12]             ; clk        ; 7.662 ; 7.662 ; Rise       ; clk             ;
;  imm[13]             ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  imm[14]             ; clk        ; 7.364 ; 7.364 ; Rise       ; clk             ;
;  imm[15]             ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
; instruction[*]       ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  instruction[0]      ; clk        ; 7.445 ; 7.445 ; Rise       ; clk             ;
;  instruction[1]      ; clk        ; 6.949 ; 6.949 ; Rise       ; clk             ;
;  instruction[2]      ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  instruction[3]      ; clk        ; 6.844 ; 6.844 ; Rise       ; clk             ;
;  instruction[4]      ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  instruction[5]      ; clk        ; 6.847 ; 6.847 ; Rise       ; clk             ;
;  instruction[6]      ; clk        ; 6.766 ; 6.766 ; Rise       ; clk             ;
;  instruction[7]      ; clk        ; 7.446 ; 7.446 ; Rise       ; clk             ;
;  instruction[8]      ; clk        ; 6.451 ; 6.451 ; Rise       ; clk             ;
;  instruction[9]      ; clk        ; 7.423 ; 7.423 ; Rise       ; clk             ;
;  instruction[10]     ; clk        ; 6.554 ; 6.554 ; Rise       ; clk             ;
;  instruction[11]     ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  instruction[12]     ; clk        ; 7.525 ; 7.525 ; Rise       ; clk             ;
;  instruction[13]     ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  instruction[14]     ; clk        ; 7.364 ; 7.364 ; Rise       ; clk             ;
;  instruction[15]     ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
;  instruction[16]     ; clk        ; 6.711 ; 6.711 ; Rise       ; clk             ;
;  instruction[17]     ; clk        ; 7.086 ; 7.086 ; Rise       ; clk             ;
;  instruction[18]     ; clk        ; 6.873 ; 6.873 ; Rise       ; clk             ;
;  instruction[19]     ; clk        ; 7.669 ; 7.669 ; Rise       ; clk             ;
;  instruction[20]     ; clk        ; 6.577 ; 6.577 ; Rise       ; clk             ;
;  instruction[21]     ; clk        ; 6.884 ; 6.884 ; Rise       ; clk             ;
;  instruction[22]     ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  instruction[23]     ; clk        ; 6.476 ; 6.476 ; Rise       ; clk             ;
;  instruction[24]     ; clk        ; 7.033 ; 7.033 ; Rise       ; clk             ;
;  instruction[25]     ; clk        ; 7.053 ; 7.053 ; Rise       ; clk             ;
;  instruction[26]     ; clk        ; 6.512 ; 6.512 ; Rise       ; clk             ;
;  instruction[27]     ; clk        ; 6.534 ; 6.534 ; Rise       ; clk             ;
;  instruction[28]     ; clk        ; 6.320 ; 6.320 ; Rise       ; clk             ;
;  instruction[29]     ; clk        ; 6.086 ; 6.086 ; Rise       ; clk             ;
;  instruction[30]     ; clk        ; 6.109 ; 6.109 ; Rise       ; clk             ;
;  instruction[31]     ; clk        ; 6.104 ; 6.104 ; Rise       ; clk             ;
; saida_alu_teste[*]   ; clk        ; 7.296 ; 7.296 ; Rise       ; clk             ;
;  saida_alu_teste[0]  ; clk        ; 7.292 ; 7.292 ; Rise       ; clk             ;
;  saida_alu_teste[1]  ; clk        ; 6.945 ; 6.945 ; Rise       ; clk             ;
;  saida_alu_teste[2]  ; clk        ; 6.356 ; 6.356 ; Rise       ; clk             ;
;  saida_alu_teste[3]  ; clk        ; 6.668 ; 6.668 ; Rise       ; clk             ;
;  saida_alu_teste[4]  ; clk        ; 6.596 ; 6.596 ; Rise       ; clk             ;
;  saida_alu_teste[5]  ; clk        ; 6.143 ; 6.143 ; Rise       ; clk             ;
;  saida_alu_teste[6]  ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  saida_alu_teste[7]  ; clk        ; 6.421 ; 6.421 ; Rise       ; clk             ;
;  saida_alu_teste[8]  ; clk        ; 6.895 ; 6.895 ; Rise       ; clk             ;
;  saida_alu_teste[9]  ; clk        ; 6.646 ; 6.646 ; Rise       ; clk             ;
;  saida_alu_teste[10] ; clk        ; 6.095 ; 6.095 ; Rise       ; clk             ;
;  saida_alu_teste[11] ; clk        ; 6.445 ; 6.445 ; Rise       ; clk             ;
;  saida_alu_teste[12] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  saida_alu_teste[13] ; clk        ; 6.857 ; 6.857 ; Rise       ; clk             ;
;  saida_alu_teste[14] ; clk        ; 6.800 ; 6.800 ; Rise       ; clk             ;
;  saida_alu_teste[15] ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
;  saida_alu_teste[16] ; clk        ; 6.883 ; 6.883 ; Rise       ; clk             ;
;  saida_alu_teste[17] ; clk        ; 6.445 ; 6.445 ; Rise       ; clk             ;
;  saida_alu_teste[18] ; clk        ; 6.154 ; 6.154 ; Rise       ; clk             ;
;  saida_alu_teste[19] ; clk        ; 6.426 ; 6.426 ; Rise       ; clk             ;
;  saida_alu_teste[20] ; clk        ; 7.085 ; 7.085 ; Rise       ; clk             ;
;  saida_alu_teste[21] ; clk        ; 6.578 ; 6.578 ; Rise       ; clk             ;
;  saida_alu_teste[22] ; clk        ; 7.023 ; 7.023 ; Rise       ; clk             ;
;  saida_alu_teste[23] ; clk        ; 6.711 ; 6.711 ; Rise       ; clk             ;
;  saida_alu_teste[24] ; clk        ; 6.651 ; 6.651 ; Rise       ; clk             ;
;  saida_alu_teste[25] ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  saida_alu_teste[26] ; clk        ; 6.756 ; 6.756 ; Rise       ; clk             ;
;  saida_alu_teste[27] ; clk        ; 6.663 ; 6.663 ; Rise       ; clk             ;
;  saida_alu_teste[28] ; clk        ; 7.296 ; 7.296 ; Rise       ; clk             ;
;  saida_alu_teste[29] ; clk        ; 7.122 ; 7.122 ; Rise       ; clk             ;
;  saida_alu_teste[30] ; clk        ; 6.811 ; 6.811 ; Rise       ; clk             ;
;  saida_alu_teste[31] ; clk        ; 6.835 ; 6.835 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RD_teste[*]          ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  RD_teste[0]         ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  RD_teste[1]         ; clk        ; 7.515 ; 7.515 ; Rise       ; clk             ;
;  RD_teste[2]         ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  RD_teste[3]         ; clk        ; 7.354 ; 7.354 ; Rise       ; clk             ;
;  RD_teste[4]         ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
; RS_teste[*]          ; clk        ; 6.476 ; 6.476 ; Rise       ; clk             ;
;  RS_teste[0]         ; clk        ; 6.884 ; 6.884 ; Rise       ; clk             ;
;  RS_teste[1]         ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  RS_teste[2]         ; clk        ; 6.476 ; 6.476 ; Rise       ; clk             ;
;  RS_teste[3]         ; clk        ; 7.023 ; 7.023 ; Rise       ; clk             ;
;  RS_teste[4]         ; clk        ; 7.063 ; 7.063 ; Rise       ; clk             ;
; RT_teste[*]          ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  RT_teste[0]         ; clk        ; 6.701 ; 6.701 ; Rise       ; clk             ;
;  RT_teste[1]         ; clk        ; 7.086 ; 7.086 ; Rise       ; clk             ;
;  RT_teste[2]         ; clk        ; 6.873 ; 6.873 ; Rise       ; clk             ;
;  RT_teste[3]         ; clk        ; 7.679 ; 7.679 ; Rise       ; clk             ;
;  RT_teste[4]         ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
; address[*]           ; clk        ; 6.342 ; 6.342 ; Rise       ; clk             ;
;  address[0]          ; clk        ; 7.324 ; 7.324 ; Rise       ; clk             ;
;  address[1]          ; clk        ; 6.979 ; 6.979 ; Rise       ; clk             ;
;  address[2]          ; clk        ; 6.553 ; 6.553 ; Rise       ; clk             ;
;  address[3]          ; clk        ; 6.758 ; 6.758 ; Rise       ; clk             ;
;  address[4]          ; clk        ; 6.691 ; 6.691 ; Rise       ; clk             ;
;  address[5]          ; clk        ; 6.738 ; 6.738 ; Rise       ; clk             ;
;  address[6]          ; clk        ; 7.335 ; 7.335 ; Rise       ; clk             ;
;  address[7]          ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  address[8]          ; clk        ; 6.983 ; 6.983 ; Rise       ; clk             ;
;  address[9]          ; clk        ; 6.630 ; 6.630 ; Rise       ; clk             ;
;  address[10]         ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  address[11]         ; clk        ; 6.530 ; 6.530 ; Rise       ; clk             ;
;  address[12]         ; clk        ; 6.871 ; 6.871 ; Rise       ; clk             ;
;  address[13]         ; clk        ; 6.432 ; 6.432 ; Rise       ; clk             ;
;  address[14]         ; clk        ; 6.724 ; 6.724 ; Rise       ; clk             ;
;  address[15]         ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  address[16]         ; clk        ; 6.909 ; 6.909 ; Rise       ; clk             ;
;  address[17]         ; clk        ; 6.342 ; 6.342 ; Rise       ; clk             ;
;  address[18]         ; clk        ; 6.727 ; 6.727 ; Rise       ; clk             ;
;  address[19]         ; clk        ; 6.879 ; 6.879 ; Rise       ; clk             ;
;  address[20]         ; clk        ; 6.849 ; 6.849 ; Rise       ; clk             ;
;  address[21]         ; clk        ; 6.614 ; 6.614 ; Rise       ; clk             ;
;  address[22]         ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  address[23]         ; clk        ; 6.906 ; 6.906 ; Rise       ; clk             ;
;  address[24]         ; clk        ; 6.925 ; 6.925 ; Rise       ; clk             ;
;  address[25]         ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  address[26]         ; clk        ; 6.788 ; 6.788 ; Rise       ; clk             ;
;  address[27]         ; clk        ; 6.826 ; 6.826 ; Rise       ; clk             ;
;  address[28]         ; clk        ; 6.637 ; 6.637 ; Rise       ; clk             ;
;  address[29]         ; clk        ; 7.104 ; 7.104 ; Rise       ; clk             ;
;  address[30]         ; clk        ; 7.083 ; 7.083 ; Rise       ; clk             ;
;  address[31]         ; clk        ; 6.881 ; 6.881 ; Rise       ; clk             ;
; imm[*]               ; clk        ; 6.441 ; 6.441 ; Rise       ; clk             ;
;  imm[0]              ; clk        ; 7.445 ; 7.445 ; Rise       ; clk             ;
;  imm[1]              ; clk        ; 6.969 ; 6.969 ; Rise       ; clk             ;
;  imm[2]              ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  imm[3]              ; clk        ; 6.854 ; 6.854 ; Rise       ; clk             ;
;  imm[4]              ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  imm[5]              ; clk        ; 6.867 ; 6.867 ; Rise       ; clk             ;
;  imm[6]              ; clk        ; 6.776 ; 6.776 ; Rise       ; clk             ;
;  imm[7]              ; clk        ; 7.446 ; 7.446 ; Rise       ; clk             ;
;  imm[8]              ; clk        ; 6.441 ; 6.441 ; Rise       ; clk             ;
;  imm[9]              ; clk        ; 7.276 ; 7.276 ; Rise       ; clk             ;
;  imm[10]             ; clk        ; 6.554 ; 6.554 ; Rise       ; clk             ;
;  imm[11]             ; clk        ; 7.153 ; 7.153 ; Rise       ; clk             ;
;  imm[12]             ; clk        ; 7.662 ; 7.662 ; Rise       ; clk             ;
;  imm[13]             ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  imm[14]             ; clk        ; 7.364 ; 7.364 ; Rise       ; clk             ;
;  imm[15]             ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
; instruction[*]       ; clk        ; 6.086 ; 6.086 ; Rise       ; clk             ;
;  instruction[0]      ; clk        ; 7.445 ; 7.445 ; Rise       ; clk             ;
;  instruction[1]      ; clk        ; 6.949 ; 6.949 ; Rise       ; clk             ;
;  instruction[2]      ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  instruction[3]      ; clk        ; 6.844 ; 6.844 ; Rise       ; clk             ;
;  instruction[4]      ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  instruction[5]      ; clk        ; 6.847 ; 6.847 ; Rise       ; clk             ;
;  instruction[6]      ; clk        ; 6.766 ; 6.766 ; Rise       ; clk             ;
;  instruction[7]      ; clk        ; 7.446 ; 7.446 ; Rise       ; clk             ;
;  instruction[8]      ; clk        ; 6.451 ; 6.451 ; Rise       ; clk             ;
;  instruction[9]      ; clk        ; 7.423 ; 7.423 ; Rise       ; clk             ;
;  instruction[10]     ; clk        ; 6.554 ; 6.554 ; Rise       ; clk             ;
;  instruction[11]     ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  instruction[12]     ; clk        ; 7.525 ; 7.525 ; Rise       ; clk             ;
;  instruction[13]     ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  instruction[14]     ; clk        ; 7.364 ; 7.364 ; Rise       ; clk             ;
;  instruction[15]     ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
;  instruction[16]     ; clk        ; 6.711 ; 6.711 ; Rise       ; clk             ;
;  instruction[17]     ; clk        ; 7.086 ; 7.086 ; Rise       ; clk             ;
;  instruction[18]     ; clk        ; 6.873 ; 6.873 ; Rise       ; clk             ;
;  instruction[19]     ; clk        ; 7.669 ; 7.669 ; Rise       ; clk             ;
;  instruction[20]     ; clk        ; 6.577 ; 6.577 ; Rise       ; clk             ;
;  instruction[21]     ; clk        ; 6.884 ; 6.884 ; Rise       ; clk             ;
;  instruction[22]     ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  instruction[23]     ; clk        ; 6.476 ; 6.476 ; Rise       ; clk             ;
;  instruction[24]     ; clk        ; 7.033 ; 7.033 ; Rise       ; clk             ;
;  instruction[25]     ; clk        ; 7.053 ; 7.053 ; Rise       ; clk             ;
;  instruction[26]     ; clk        ; 6.512 ; 6.512 ; Rise       ; clk             ;
;  instruction[27]     ; clk        ; 6.534 ; 6.534 ; Rise       ; clk             ;
;  instruction[28]     ; clk        ; 6.320 ; 6.320 ; Rise       ; clk             ;
;  instruction[29]     ; clk        ; 6.086 ; 6.086 ; Rise       ; clk             ;
;  instruction[30]     ; clk        ; 6.109 ; 6.109 ; Rise       ; clk             ;
;  instruction[31]     ; clk        ; 6.104 ; 6.104 ; Rise       ; clk             ;
; saida_alu_teste[*]   ; clk        ; 6.095 ; 6.095 ; Rise       ; clk             ;
;  saida_alu_teste[0]  ; clk        ; 7.292 ; 7.292 ; Rise       ; clk             ;
;  saida_alu_teste[1]  ; clk        ; 6.945 ; 6.945 ; Rise       ; clk             ;
;  saida_alu_teste[2]  ; clk        ; 6.356 ; 6.356 ; Rise       ; clk             ;
;  saida_alu_teste[3]  ; clk        ; 6.668 ; 6.668 ; Rise       ; clk             ;
;  saida_alu_teste[4]  ; clk        ; 6.596 ; 6.596 ; Rise       ; clk             ;
;  saida_alu_teste[5]  ; clk        ; 6.143 ; 6.143 ; Rise       ; clk             ;
;  saida_alu_teste[6]  ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  saida_alu_teste[7]  ; clk        ; 6.421 ; 6.421 ; Rise       ; clk             ;
;  saida_alu_teste[8]  ; clk        ; 6.895 ; 6.895 ; Rise       ; clk             ;
;  saida_alu_teste[9]  ; clk        ; 6.646 ; 6.646 ; Rise       ; clk             ;
;  saida_alu_teste[10] ; clk        ; 6.095 ; 6.095 ; Rise       ; clk             ;
;  saida_alu_teste[11] ; clk        ; 6.445 ; 6.445 ; Rise       ; clk             ;
;  saida_alu_teste[12] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  saida_alu_teste[13] ; clk        ; 6.857 ; 6.857 ; Rise       ; clk             ;
;  saida_alu_teste[14] ; clk        ; 6.800 ; 6.800 ; Rise       ; clk             ;
;  saida_alu_teste[15] ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
;  saida_alu_teste[16] ; clk        ; 6.883 ; 6.883 ; Rise       ; clk             ;
;  saida_alu_teste[17] ; clk        ; 6.445 ; 6.445 ; Rise       ; clk             ;
;  saida_alu_teste[18] ; clk        ; 6.154 ; 6.154 ; Rise       ; clk             ;
;  saida_alu_teste[19] ; clk        ; 6.426 ; 6.426 ; Rise       ; clk             ;
;  saida_alu_teste[20] ; clk        ; 7.085 ; 7.085 ; Rise       ; clk             ;
;  saida_alu_teste[21] ; clk        ; 6.578 ; 6.578 ; Rise       ; clk             ;
;  saida_alu_teste[22] ; clk        ; 7.023 ; 7.023 ; Rise       ; clk             ;
;  saida_alu_teste[23] ; clk        ; 6.711 ; 6.711 ; Rise       ; clk             ;
;  saida_alu_teste[24] ; clk        ; 6.651 ; 6.651 ; Rise       ; clk             ;
;  saida_alu_teste[25] ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  saida_alu_teste[26] ; clk        ; 6.756 ; 6.756 ; Rise       ; clk             ;
;  saida_alu_teste[27] ; clk        ; 6.663 ; 6.663 ; Rise       ; clk             ;
;  saida_alu_teste[28] ; clk        ; 7.296 ; 7.296 ; Rise       ; clk             ;
;  saida_alu_teste[29] ; clk        ; 7.122 ; 7.122 ; Rise       ; clk             ;
;  saida_alu_teste[30] ; clk        ; 6.811 ; 6.811 ; Rise       ; clk             ;
;  saida_alu_teste[31] ; clk        ; 6.835 ; 6.835 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.426 ; -317.404      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.310 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -433.380              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                          ;
+--------+-----------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -4.426 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.444      ;
; -4.426 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.444      ;
; -4.424 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.461      ;
; -4.424 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.005      ; 5.461      ;
; -4.403 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.417      ;
; -4.403 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.417      ;
; -4.401 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.434      ;
; -4.401 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.001      ; 5.434      ;
; -4.387 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.021     ; 5.398      ;
; -4.385 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.002     ; 5.415      ;
; -4.381 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.399      ;
; -4.381 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.399      ;
; -4.358 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.372      ;
; -4.358 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.372      ;
; -4.342 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.021     ; 5.353      ;
; -4.331 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.031     ; 5.332      ;
; -4.329 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.012     ; 5.349      ;
; -4.319 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.357      ;
; -4.319 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.357      ;
; -4.317 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.374      ;
; -4.317 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.025      ; 5.374      ;
; -4.316 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.351      ;
; -4.316 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.003      ; 5.351      ;
; -4.316 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.351      ;
; -4.315 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 5.341      ;
; -4.315 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.030     ; 5.317      ;
; -4.315 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.006     ; 5.341      ;
; -4.315 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.017     ; 5.330      ;
; -4.315 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.017     ; 5.330      ;
; -4.314 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.022      ; 5.368      ;
; -4.314 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.022      ; 5.368      ;
; -4.314 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.022      ; 5.368      ;
; -4.313 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.013      ; 5.358      ;
; -4.313 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.011     ; 5.334      ;
; -4.313 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.013      ; 5.358      ;
; -4.311 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.020     ; 5.323      ;
; -4.311 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.020     ; 5.323      ;
; -4.311 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.020     ; 5.323      ;
; -4.310 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.011     ; 5.331      ;
; -4.310 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.011     ; 5.331      ;
; -4.309 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.340      ;
; -4.309 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.340      ;
; -4.309 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.001     ; 5.340      ;
; -4.308 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.348      ;
; -4.308 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.348      ;
; -4.304 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.019     ; 5.317      ;
; -4.304 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.317      ;
; -4.304 ; mips_control:Controladora|pstate.c_mem_add_st ; reg:PC|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.317      ;
; -4.302 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.334      ;
; -4.302 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.334      ;
; -4.302 ; reg:PC|sr_out[2]                              ; reg:PC|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.334      ;
; -4.292 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.021     ; 5.303      ;
; -4.292 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.021     ; 5.303      ;
; -4.286 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.031     ; 5.287      ;
; -4.284 ; mips_control:Controladora|pstate.rtype_ex_st  ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.312      ;
; -4.284 ; mips_control:Controladora|pstate.rtype_ex_st  ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.312      ;
; -4.276 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.304      ;
; -4.276 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.304      ;
; -4.276 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.024     ; 5.284      ;
; -4.274 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.312      ;
; -4.274 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.006      ; 5.312      ;
; -4.271 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.306      ;
; -4.271 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.003      ; 5.306      ;
; -4.271 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.306      ;
; -4.270 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 5.296      ;
; -4.270 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.030     ; 5.272      ;
; -4.270 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.006     ; 5.296      ;
; -4.266 ; mips_control:Controladora|pstate.decode_st    ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.284      ;
; -4.266 ; mips_control:Controladora|pstate.decode_st    ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.284      ;
; -4.266 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.020     ; 5.278      ;
; -4.266 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.020     ; 5.278      ;
; -4.266 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.020     ; 5.278      ;
; -4.265 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.011     ; 5.286      ;
; -4.265 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.011     ; 5.286      ;
; -4.261 ; mips_control:Controladora|pstate.rtype_ex_st  ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.008     ; 5.285      ;
; -4.261 ; mips_control:Controladora|pstate.rtype_ex_st  ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.008     ; 5.285      ;
; -4.259 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.019     ; 5.272      ;
; -4.259 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.272      ;
; -4.259 ; mips_control:Controladora|pstate.fetch_st     ; reg:PC|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.019     ; 5.272      ;
; -4.253 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.008     ; 5.277      ;
; -4.253 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.008     ; 5.277      ;
; -4.245 ; mips_control:Controladora|pstate.rtype_ex_st  ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.011     ; 5.266      ;
; -4.243 ; mips_control:Controladora|pstate.decode_st    ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.257      ;
; -4.243 ; mips_control:Controladora|pstate.decode_st    ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 5.257      ;
; -4.237 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.011     ; 5.258      ;
; -4.228 ; reg:RI|sr_out[5]                              ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.260      ;
; -4.228 ; reg:RI|sr_out[5]                              ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.260      ;
; -4.227 ; mips_control:Controladora|pstate.decode_st    ; reg:PC|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.021     ; 5.238      ;
; -4.220 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.218      ;
; -4.212 ; reg:RI|sr_out[1]                              ; reg:PC|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.244      ;
; -4.212 ; reg:RI|sr_out[1]                              ; reg:PC|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.244      ;
; -4.208 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.003      ; 5.243      ;
; -4.208 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.003      ; 5.243      ;
; -4.205 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.237      ;
; -4.205 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.237      ;
; -4.205 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.237      ;
; -4.205 ; reg:RI|sr_out[5]                              ; reg:PC|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.233      ;
; -4.205 ; reg:RI|sr_out[5]                              ; reg:PC|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.233      ;
; -4.204 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.009     ; 5.227      ;
; -4.204 ; reg:PC|sr_out[0]                              ; reg:PC|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.033     ; 5.203      ;
+--------+-----------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; reg:RI|sr_out[30]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.383 ; reg:RI|sr_out[27]                             ; mips_control:Controladora|pstate.jump_ex_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.460 ; reg:RI|sr_out[22]                             ; reg:PC|sr_out[24]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.462 ; reg:RI|sr_out[29]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.615      ;
; 0.485 ; regbuf:SaidaAlu|sr_out[13]                    ; reg:PC|sr_out[13]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.637      ;
; 0.492 ; regbuf:SaidaAlu|sr_out[28]                    ; reg:PC|sr_out[28]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.644      ;
; 0.494 ; reg:RI|sr_out[27]                             ; mips_control:Controladora|pstate.branch_ex_st                                                                    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.647      ;
; 0.494 ; reg:RI|sr_out[27]                             ; mips_control:Controladora|pstate.rtype_ex_st                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.647      ;
; 0.494 ; regbuf:SaidaAlu|sr_out[11]                    ; reg:PC|sr_out[11]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.497 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.696      ;
; 0.498 ; reg:RI|sr_out[29]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; -0.009     ; 0.641      ;
; 0.505 ; reg:RI|sr_out[21]                             ; reg:PC|sr_out[23]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; regbuf:SaidaAlu|sr_out[27]                    ; reg:PC|sr_out[27]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.555 ; reg:RI|sr_out[31]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.560 ; reg:RI|sr_out[28]                             ; mips_control:Controladora|pstate.jump_ex_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.563 ; reg:RI|sr_out[26]                             ; mips_control:Controladora|pstate.jump_ex_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.570 ; reg:RI|sr_out[28]                             ; mips_control:Controladora|pstate.branch_ex_st                                                                    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.723      ;
; 0.613 ; reg:RI|sr_out[30]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 0.775      ;
; 0.614 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[3]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 0.756      ;
; 0.619 ; reg:RI|sr_out[31]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 0.781      ;
; 0.620 ; regbuf:SaidaAlu|sr_out[9]                     ; reg:PC|sr_out[9]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.620 ; regbuf:SaidaAlu|sr_out[7]                     ; reg:PC|sr_out[7]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.634 ; regbuf:SaidaAlu|sr_out[5]                     ; reg:PC|sr_out[5]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.800      ;
; 0.643 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[20]                                                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.792      ;
; 0.644 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[15]                                                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.793      ;
; 0.653 ; regbuf:SaidaAlu|sr_out[8]                     ; reg:PC|sr_out[8]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.657 ; regbuf:SaidaAlu|sr_out[15]                    ; reg:PC|sr_out[15]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.664 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.821      ;
; 0.664 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[30]                                                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.821      ;
; 0.676 ; regbuf:SaidaAlu|sr_out[26]                    ; reg:PC|sr_out[26]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[7]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 0.818      ;
; 0.677 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[1]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 0.819      ;
; 0.683 ; reg:RI|sr_out[28]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.835      ;
; 0.687 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.886      ;
; 0.689 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.888      ;
; 0.689 ; reg:PC|sr_out[30]                             ; regbuf:SaidaAlu|sr_out[30]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.689 ; reg:RI|sr_out[27]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.690 ; regbuf:SaidaAlu|sr_out[16]                    ; reg:PC|sr_out[16]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.842      ;
; 0.697 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.896      ;
; 0.698 ; reg:RI|sr_out[30]                             ; mips_control:Controladora|pstate.branch_ex_st                                                                    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.851      ;
; 0.698 ; reg:RI|sr_out[26]                             ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.850      ;
; 0.705 ; reg:RI|sr_out[24]                             ; reg:PC|sr_out[26]                                                                                                ; clk          ; clk         ; 0.000        ; 0.003      ; 0.860      ;
; 0.712 ; reg:PC|sr_out[0]                              ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.907      ;
; 0.719 ; mips_control:Controladora|pstate.c_mem_add_st ; mips_control:Controladora|pstate.readmem_st                                                                      ; clk          ; clk         ; 0.000        ; -0.011     ; 0.860      ;
; 0.732 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[3]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 0.873      ;
; 0.733 ; regbuf:SaidaAlu|sr_out[24]                    ; reg:PC|sr_out[24]                                                                                                ; clk          ; clk         ; 0.000        ; 0.015      ; 0.900      ;
; 0.734 ; reg:PC|sr_out[5]                              ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.929      ;
; 0.735 ; regbuf:SaidaAlu|sr_out[4]                     ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.951      ;
; 0.736 ; regbuf:SaidaAlu|sr_out[3]                     ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.952      ;
; 0.736 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[11]                                                                                                ; clk          ; clk         ; 0.000        ; 0.016      ; 0.904      ;
; 0.736 ; reg:RI|sr_out[30]                             ; mips_control:Controladora|pstate.jump_ex_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.888      ;
; 0.741 ; regbuf:SaidaAlu|sr_out[30]                    ; reg:PC|sr_out[30]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.893      ;
; 0.747 ; reg:RI|sr_out[28]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 0.909      ;
; 0.747 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[26]                                                                                                ; clk          ; clk         ; 0.000        ; 0.016      ; 0.915      ;
; 0.748 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[9]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 0.890      ;
; 0.753 ; reg:RI|sr_out[27]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 0.915      ;
; 0.756 ; regbuf:SaidaAlu|sr_out[6]                     ; reg:PC|sr_out[6]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.756 ; regbuf:SaidaAlu|sr_out[10]                    ; reg:PC|sr_out[10]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.757 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[2]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.008     ; 0.901      ;
; 0.758 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[13]                                                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 0.902      ;
; 0.760 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[17]                                                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 0.904      ;
; 0.762 ; reg:RI|sr_out[26]                             ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 0.924      ;
; 0.763 ; reg:RI|sr_out[31]                             ; mips_control:Controladora|pstate.branch_ex_st                                                                    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.916      ;
; 0.764 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[8]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.014     ; 0.902      ;
; 0.769 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[7]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 0.912      ;
; 0.770 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[1]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 0.913      ;
; 0.771 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[9]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 0.914      ;
; 0.775 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[22]                                                                                                ; clk          ; clk         ; 0.000        ; -0.021     ; 0.906      ;
; 0.775 ; mips_control:Controladora|pstate.c_mem_add_st ; mips_control:Controladora|pstate.writemem_st                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.926      ;
; 0.785 ; regbuf:SaidaAlu|sr_out[14]                    ; reg:PC|sr_out[14]                                                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.932      ;
; 0.792 ; reg:PC|sr_out[28]                             ; regbuf:SaidaAlu|sr_out[28]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.793 ; reg:RI|sr_out[23]                             ; reg:PC|sr_out[25]                                                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.950      ;
; 0.794 ; reg:PC|sr_out[27]                             ; regbuf:SaidaAlu|sr_out[27]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.946      ;
; 0.794 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[16]                                                                                                ; clk          ; clk         ; 0.000        ; -0.020     ; 0.926      ;
; 0.799 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[25]                                                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 0.964      ;
; 0.801 ; reg:RI|sr_out[31]                             ; mips_control:Controladora|pstate.jump_ex_st                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.953      ;
; 0.803 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[11]                                                                                                ; clk          ; clk         ; 0.000        ; 0.017      ; 0.972      ;
; 0.806 ; mips_control:Controladora|pstate.jump_ex_st   ; reg:PC|sr_out[29]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.958      ;
; 0.809 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[23]                                                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 0.955      ;
; 0.811 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[31]                                                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 0.957      ;
; 0.811 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[2]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.009     ; 0.954      ;
; 0.812 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[13]                                                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 0.955      ;
; 0.813 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[18]                                                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 0.959      ;
; 0.814 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[17]                                                                                                ; clk          ; clk         ; 0.000        ; -0.009     ; 0.957      ;
; 0.815 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[24]                                                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 0.961      ;
; 0.815 ; reg:RI|sr_out[28]                             ; mips_control:Controladora|pstate.rtype_ex_st                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.968      ;
; 0.817 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[19]                                                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 0.963      ;
; 0.818 ; reg:RI|sr_out[26]                             ; mips_control:Controladora|pstate.rtype_ex_st                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.971      ;
; 0.819 ; mips_control:Controladora|pstate.branch_ex_st ; reg:PC|sr_out[4]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.006     ; 0.965      ;
; 0.820 ; regbuf:SaidaAlu|sr_out[5]                     ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.029      ;
; 0.821 ; reg:RI|sr_out[7]                              ; reg:PC|sr_out[9]                                                                                                 ; clk          ; clk         ; 0.000        ; -0.019     ; 0.954      ;
; 0.823 ; reg:PC|sr_out[11]                             ; regbuf:SaidaAlu|sr_out[11]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.975      ;
; 0.824 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.015      ;
; 0.829 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.028      ;
; 0.829 ; reg:PC|sr_out[29]                             ; regbuf:SaidaAlu|sr_out[29]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.981      ;
; 0.831 ; regbuf:SaidaAlu|sr_out[17]                    ; reg:PC|sr_out[17]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.983      ;
; 0.832 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.023      ;
; 0.833 ; reg:PC|sr_out[22]                             ; regbuf:SaidaAlu|sr_out[22]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.985      ;
; 0.839 ; mips_control:Controladora|pstate.writemem_st  ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.030      ;
; 0.842 ; reg:PC|sr_out[15]                             ; regbuf:SaidaAlu|sr_out[15]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.994      ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; mips_mem:Memoria|altsyncram:altsyncram_component|altsyncram_qkc1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 1.348 ; 1.348 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 0.300 ; 0.300 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RD_teste[*]          ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
;  RD_teste[0]         ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  RD_teste[1]         ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
;  RD_teste[2]         ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  RD_teste[3]         ; clk        ; 3.989 ; 3.989 ; Rise       ; clk             ;
;  RD_teste[4]         ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
; RS_teste[*]          ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  RS_teste[0]         ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  RS_teste[1]         ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  RS_teste[2]         ; clk        ; 3.594 ; 3.594 ; Rise       ; clk             ;
;  RS_teste[3]         ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  RS_teste[4]         ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
; RT_teste[*]          ; clk        ; 4.107 ; 4.107 ; Rise       ; clk             ;
;  RT_teste[0]         ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  RT_teste[1]         ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  RT_teste[2]         ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  RT_teste[3]         ; clk        ; 4.107 ; 4.107 ; Rise       ; clk             ;
;  RT_teste[4]         ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
; address[*]           ; clk        ; 3.994 ; 3.994 ; Rise       ; clk             ;
;  address[0]          ; clk        ; 3.994 ; 3.994 ; Rise       ; clk             ;
;  address[1]          ; clk        ; 3.857 ; 3.857 ; Rise       ; clk             ;
;  address[2]          ; clk        ; 3.631 ; 3.631 ; Rise       ; clk             ;
;  address[3]          ; clk        ; 3.682 ; 3.682 ; Rise       ; clk             ;
;  address[4]          ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  address[5]          ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  address[6]          ; clk        ; 3.980 ; 3.980 ; Rise       ; clk             ;
;  address[7]          ; clk        ; 3.808 ; 3.808 ; Rise       ; clk             ;
;  address[8]          ; clk        ; 3.894 ; 3.894 ; Rise       ; clk             ;
;  address[9]          ; clk        ; 3.613 ; 3.613 ; Rise       ; clk             ;
;  address[10]         ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  address[11]         ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  address[12]         ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
;  address[13]         ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  address[14]         ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  address[15]         ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  address[16]         ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  address[17]         ; clk        ; 3.558 ; 3.558 ; Rise       ; clk             ;
;  address[18]         ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  address[19]         ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  address[20]         ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  address[21]         ; clk        ; 3.610 ; 3.610 ; Rise       ; clk             ;
;  address[22]         ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  address[23]         ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  address[24]         ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  address[25]         ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  address[26]         ; clk        ; 3.769 ; 3.769 ; Rise       ; clk             ;
;  address[27]         ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  address[28]         ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  address[29]         ; clk        ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  address[30]         ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  address[31]         ; clk        ; 3.806 ; 3.806 ; Rise       ; clk             ;
; imm[*]               ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  imm[0]              ; clk        ; 4.079 ; 4.079 ; Rise       ; clk             ;
;  imm[1]              ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  imm[2]              ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  imm[3]              ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  imm[4]              ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  imm[5]              ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  imm[6]              ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  imm[7]              ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  imm[8]              ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  imm[9]              ; clk        ; 3.947 ; 3.947 ; Rise       ; clk             ;
;  imm[10]             ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  imm[11]             ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  imm[12]             ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  imm[13]             ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  imm[14]             ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  imm[15]             ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
; instruction[*]       ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  instruction[0]      ; clk        ; 4.079 ; 4.079 ; Rise       ; clk             ;
;  instruction[1]      ; clk        ; 3.799 ; 3.799 ; Rise       ; clk             ;
;  instruction[2]      ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  instruction[3]      ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  instruction[4]      ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  instruction[5]      ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  instruction[6]      ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  instruction[7]      ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  instruction[8]      ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  instruction[9]      ; clk        ; 4.057 ; 4.057 ; Rise       ; clk             ;
;  instruction[10]     ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  instruction[11]     ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  instruction[12]     ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  instruction[13]     ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  instruction[14]     ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  instruction[15]     ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  instruction[16]     ; clk        ; 3.682 ; 3.682 ; Rise       ; clk             ;
;  instruction[17]     ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  instruction[18]     ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  instruction[19]     ; clk        ; 4.097 ; 4.097 ; Rise       ; clk             ;
;  instruction[20]     ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
;  instruction[21]     ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  instruction[22]     ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  instruction[23]     ; clk        ; 3.594 ; 3.594 ; Rise       ; clk             ;
;  instruction[24]     ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  instruction[25]     ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  instruction[26]     ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  instruction[27]     ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  instruction[28]     ; clk        ; 3.542 ; 3.542 ; Rise       ; clk             ;
;  instruction[29]     ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  instruction[30]     ; clk        ; 3.446 ; 3.446 ; Rise       ; clk             ;
;  instruction[31]     ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
; saida_alu_teste[*]   ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  saida_alu_teste[0]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  saida_alu_teste[1]  ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  saida_alu_teste[2]  ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
;  saida_alu_teste[3]  ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  saida_alu_teste[4]  ; clk        ; 3.671 ; 3.671 ; Rise       ; clk             ;
;  saida_alu_teste[5]  ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  saida_alu_teste[6]  ; clk        ; 3.765 ; 3.765 ; Rise       ; clk             ;
;  saida_alu_teste[7]  ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
;  saida_alu_teste[8]  ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  saida_alu_teste[9]  ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  saida_alu_teste[10] ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
;  saida_alu_teste[11] ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  saida_alu_teste[12] ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  saida_alu_teste[13] ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  saida_alu_teste[14] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  saida_alu_teste[15] ; clk        ; 3.545 ; 3.545 ; Rise       ; clk             ;
;  saida_alu_teste[16] ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  saida_alu_teste[17] ; clk        ; 3.601 ; 3.601 ; Rise       ; clk             ;
;  saida_alu_teste[18] ; clk        ; 3.471 ; 3.471 ; Rise       ; clk             ;
;  saida_alu_teste[19] ; clk        ; 3.611 ; 3.611 ; Rise       ; clk             ;
;  saida_alu_teste[20] ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  saida_alu_teste[21] ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  saida_alu_teste[22] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  saida_alu_teste[23] ; clk        ; 3.719 ; 3.719 ; Rise       ; clk             ;
;  saida_alu_teste[24] ; clk        ; 3.694 ; 3.694 ; Rise       ; clk             ;
;  saida_alu_teste[25] ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  saida_alu_teste[26] ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  saida_alu_teste[27] ; clk        ; 3.649 ; 3.649 ; Rise       ; clk             ;
;  saida_alu_teste[28] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  saida_alu_teste[29] ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  saida_alu_teste[30] ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  saida_alu_teste[31] ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RD_teste[*]          ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  RD_teste[0]         ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  RD_teste[1]         ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
;  RD_teste[2]         ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  RD_teste[3]         ; clk        ; 3.989 ; 3.989 ; Rise       ; clk             ;
;  RD_teste[4]         ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
; RS_teste[*]          ; clk        ; 3.594 ; 3.594 ; Rise       ; clk             ;
;  RS_teste[0]         ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  RS_teste[1]         ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  RS_teste[2]         ; clk        ; 3.594 ; 3.594 ; Rise       ; clk             ;
;  RS_teste[3]         ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  RS_teste[4]         ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
; RT_teste[*]          ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
;  RT_teste[0]         ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  RT_teste[1]         ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  RT_teste[2]         ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  RT_teste[3]         ; clk        ; 4.107 ; 4.107 ; Rise       ; clk             ;
;  RT_teste[4]         ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
; address[*]           ; clk        ; 3.558 ; 3.558 ; Rise       ; clk             ;
;  address[0]          ; clk        ; 3.994 ; 3.994 ; Rise       ; clk             ;
;  address[1]          ; clk        ; 3.857 ; 3.857 ; Rise       ; clk             ;
;  address[2]          ; clk        ; 3.631 ; 3.631 ; Rise       ; clk             ;
;  address[3]          ; clk        ; 3.682 ; 3.682 ; Rise       ; clk             ;
;  address[4]          ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  address[5]          ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  address[6]          ; clk        ; 3.980 ; 3.980 ; Rise       ; clk             ;
;  address[7]          ; clk        ; 3.808 ; 3.808 ; Rise       ; clk             ;
;  address[8]          ; clk        ; 3.894 ; 3.894 ; Rise       ; clk             ;
;  address[9]          ; clk        ; 3.613 ; 3.613 ; Rise       ; clk             ;
;  address[10]         ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  address[11]         ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  address[12]         ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
;  address[13]         ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  address[14]         ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  address[15]         ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  address[16]         ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  address[17]         ; clk        ; 3.558 ; 3.558 ; Rise       ; clk             ;
;  address[18]         ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  address[19]         ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  address[20]         ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  address[21]         ; clk        ; 3.610 ; 3.610 ; Rise       ; clk             ;
;  address[22]         ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  address[23]         ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  address[24]         ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  address[25]         ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  address[26]         ; clk        ; 3.769 ; 3.769 ; Rise       ; clk             ;
;  address[27]         ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  address[28]         ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  address[29]         ; clk        ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  address[30]         ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  address[31]         ; clk        ; 3.806 ; 3.806 ; Rise       ; clk             ;
; imm[*]               ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  imm[0]              ; clk        ; 4.079 ; 4.079 ; Rise       ; clk             ;
;  imm[1]              ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  imm[2]              ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  imm[3]              ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  imm[4]              ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  imm[5]              ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  imm[6]              ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  imm[7]              ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  imm[8]              ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  imm[9]              ; clk        ; 3.947 ; 3.947 ; Rise       ; clk             ;
;  imm[10]             ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  imm[11]             ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  imm[12]             ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  imm[13]             ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  imm[14]             ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  imm[15]             ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
; instruction[*]       ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  instruction[0]      ; clk        ; 4.079 ; 4.079 ; Rise       ; clk             ;
;  instruction[1]      ; clk        ; 3.799 ; 3.799 ; Rise       ; clk             ;
;  instruction[2]      ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  instruction[3]      ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  instruction[4]      ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  instruction[5]      ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  instruction[6]      ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  instruction[7]      ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  instruction[8]      ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  instruction[9]      ; clk        ; 4.057 ; 4.057 ; Rise       ; clk             ;
;  instruction[10]     ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  instruction[11]     ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  instruction[12]     ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  instruction[13]     ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  instruction[14]     ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  instruction[15]     ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  instruction[16]     ; clk        ; 3.682 ; 3.682 ; Rise       ; clk             ;
;  instruction[17]     ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  instruction[18]     ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  instruction[19]     ; clk        ; 4.097 ; 4.097 ; Rise       ; clk             ;
;  instruction[20]     ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
;  instruction[21]     ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  instruction[22]     ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  instruction[23]     ; clk        ; 3.594 ; 3.594 ; Rise       ; clk             ;
;  instruction[24]     ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  instruction[25]     ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  instruction[26]     ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  instruction[27]     ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  instruction[28]     ; clk        ; 3.542 ; 3.542 ; Rise       ; clk             ;
;  instruction[29]     ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  instruction[30]     ; clk        ; 3.446 ; 3.446 ; Rise       ; clk             ;
;  instruction[31]     ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
; saida_alu_teste[*]   ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
;  saida_alu_teste[0]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  saida_alu_teste[1]  ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  saida_alu_teste[2]  ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
;  saida_alu_teste[3]  ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  saida_alu_teste[4]  ; clk        ; 3.671 ; 3.671 ; Rise       ; clk             ;
;  saida_alu_teste[5]  ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  saida_alu_teste[6]  ; clk        ; 3.765 ; 3.765 ; Rise       ; clk             ;
;  saida_alu_teste[7]  ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
;  saida_alu_teste[8]  ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  saida_alu_teste[9]  ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  saida_alu_teste[10] ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
;  saida_alu_teste[11] ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  saida_alu_teste[12] ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  saida_alu_teste[13] ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  saida_alu_teste[14] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  saida_alu_teste[15] ; clk        ; 3.545 ; 3.545 ; Rise       ; clk             ;
;  saida_alu_teste[16] ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  saida_alu_teste[17] ; clk        ; 3.601 ; 3.601 ; Rise       ; clk             ;
;  saida_alu_teste[18] ; clk        ; 3.471 ; 3.471 ; Rise       ; clk             ;
;  saida_alu_teste[19] ; clk        ; 3.611 ; 3.611 ; Rise       ; clk             ;
;  saida_alu_teste[20] ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  saida_alu_teste[21] ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  saida_alu_teste[22] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  saida_alu_teste[23] ; clk        ; 3.719 ; 3.719 ; Rise       ; clk             ;
;  saida_alu_teste[24] ; clk        ; 3.694 ; 3.694 ; Rise       ; clk             ;
;  saida_alu_teste[25] ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  saida_alu_teste[26] ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  saida_alu_teste[27] ; clk        ; 3.649 ; 3.649 ; Rise       ; clk             ;
;  saida_alu_teste[28] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  saida_alu_teste[29] ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  saida_alu_teste[30] ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  saida_alu_teste[31] ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.658  ; 0.310 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -10.658  ; 0.310 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -752.527 ; 0.0   ; 0.0      ; 0.0     ; -433.38             ;
;  clk             ; -752.527 ; 0.000 ; N/A      ; N/A     ; -433.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 3.172 ; 3.172 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 0.300 ; 0.300 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RD_teste[*]          ; clk        ; 7.515 ; 7.515 ; Rise       ; clk             ;
;  RD_teste[0]         ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  RD_teste[1]         ; clk        ; 7.515 ; 7.515 ; Rise       ; clk             ;
;  RD_teste[2]         ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  RD_teste[3]         ; clk        ; 7.354 ; 7.354 ; Rise       ; clk             ;
;  RD_teste[4]         ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
; RS_teste[*]          ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  RS_teste[0]         ; clk        ; 6.884 ; 6.884 ; Rise       ; clk             ;
;  RS_teste[1]         ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  RS_teste[2]         ; clk        ; 6.476 ; 6.476 ; Rise       ; clk             ;
;  RS_teste[3]         ; clk        ; 7.023 ; 7.023 ; Rise       ; clk             ;
;  RS_teste[4]         ; clk        ; 7.063 ; 7.063 ; Rise       ; clk             ;
; RT_teste[*]          ; clk        ; 7.679 ; 7.679 ; Rise       ; clk             ;
;  RT_teste[0]         ; clk        ; 6.701 ; 6.701 ; Rise       ; clk             ;
;  RT_teste[1]         ; clk        ; 7.086 ; 7.086 ; Rise       ; clk             ;
;  RT_teste[2]         ; clk        ; 6.873 ; 6.873 ; Rise       ; clk             ;
;  RT_teste[3]         ; clk        ; 7.679 ; 7.679 ; Rise       ; clk             ;
;  RT_teste[4]         ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
; address[*]           ; clk        ; 7.335 ; 7.335 ; Rise       ; clk             ;
;  address[0]          ; clk        ; 7.324 ; 7.324 ; Rise       ; clk             ;
;  address[1]          ; clk        ; 6.979 ; 6.979 ; Rise       ; clk             ;
;  address[2]          ; clk        ; 6.553 ; 6.553 ; Rise       ; clk             ;
;  address[3]          ; clk        ; 6.758 ; 6.758 ; Rise       ; clk             ;
;  address[4]          ; clk        ; 6.691 ; 6.691 ; Rise       ; clk             ;
;  address[5]          ; clk        ; 6.738 ; 6.738 ; Rise       ; clk             ;
;  address[6]          ; clk        ; 7.335 ; 7.335 ; Rise       ; clk             ;
;  address[7]          ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  address[8]          ; clk        ; 6.983 ; 6.983 ; Rise       ; clk             ;
;  address[9]          ; clk        ; 6.630 ; 6.630 ; Rise       ; clk             ;
;  address[10]         ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  address[11]         ; clk        ; 6.530 ; 6.530 ; Rise       ; clk             ;
;  address[12]         ; clk        ; 6.871 ; 6.871 ; Rise       ; clk             ;
;  address[13]         ; clk        ; 6.432 ; 6.432 ; Rise       ; clk             ;
;  address[14]         ; clk        ; 6.724 ; 6.724 ; Rise       ; clk             ;
;  address[15]         ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  address[16]         ; clk        ; 6.909 ; 6.909 ; Rise       ; clk             ;
;  address[17]         ; clk        ; 6.342 ; 6.342 ; Rise       ; clk             ;
;  address[18]         ; clk        ; 6.727 ; 6.727 ; Rise       ; clk             ;
;  address[19]         ; clk        ; 6.879 ; 6.879 ; Rise       ; clk             ;
;  address[20]         ; clk        ; 6.849 ; 6.849 ; Rise       ; clk             ;
;  address[21]         ; clk        ; 6.614 ; 6.614 ; Rise       ; clk             ;
;  address[22]         ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  address[23]         ; clk        ; 6.906 ; 6.906 ; Rise       ; clk             ;
;  address[24]         ; clk        ; 6.925 ; 6.925 ; Rise       ; clk             ;
;  address[25]         ; clk        ; 6.643 ; 6.643 ; Rise       ; clk             ;
;  address[26]         ; clk        ; 6.788 ; 6.788 ; Rise       ; clk             ;
;  address[27]         ; clk        ; 6.826 ; 6.826 ; Rise       ; clk             ;
;  address[28]         ; clk        ; 6.637 ; 6.637 ; Rise       ; clk             ;
;  address[29]         ; clk        ; 7.104 ; 7.104 ; Rise       ; clk             ;
;  address[30]         ; clk        ; 7.083 ; 7.083 ; Rise       ; clk             ;
;  address[31]         ; clk        ; 6.881 ; 6.881 ; Rise       ; clk             ;
; imm[*]               ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  imm[0]              ; clk        ; 7.445 ; 7.445 ; Rise       ; clk             ;
;  imm[1]              ; clk        ; 6.969 ; 6.969 ; Rise       ; clk             ;
;  imm[2]              ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  imm[3]              ; clk        ; 6.854 ; 6.854 ; Rise       ; clk             ;
;  imm[4]              ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  imm[5]              ; clk        ; 6.867 ; 6.867 ; Rise       ; clk             ;
;  imm[6]              ; clk        ; 6.776 ; 6.776 ; Rise       ; clk             ;
;  imm[7]              ; clk        ; 7.446 ; 7.446 ; Rise       ; clk             ;
;  imm[8]              ; clk        ; 6.441 ; 6.441 ; Rise       ; clk             ;
;  imm[9]              ; clk        ; 7.276 ; 7.276 ; Rise       ; clk             ;
;  imm[10]             ; clk        ; 6.554 ; 6.554 ; Rise       ; clk             ;
;  imm[11]             ; clk        ; 7.153 ; 7.153 ; Rise       ; clk             ;
;  imm[12]             ; clk        ; 7.662 ; 7.662 ; Rise       ; clk             ;
;  imm[13]             ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  imm[14]             ; clk        ; 7.364 ; 7.364 ; Rise       ; clk             ;
;  imm[15]             ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
; instruction[*]       ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  instruction[0]      ; clk        ; 7.445 ; 7.445 ; Rise       ; clk             ;
;  instruction[1]      ; clk        ; 6.949 ; 6.949 ; Rise       ; clk             ;
;  instruction[2]      ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  instruction[3]      ; clk        ; 6.844 ; 6.844 ; Rise       ; clk             ;
;  instruction[4]      ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  instruction[5]      ; clk        ; 6.847 ; 6.847 ; Rise       ; clk             ;
;  instruction[6]      ; clk        ; 6.766 ; 6.766 ; Rise       ; clk             ;
;  instruction[7]      ; clk        ; 7.446 ; 7.446 ; Rise       ; clk             ;
;  instruction[8]      ; clk        ; 6.451 ; 6.451 ; Rise       ; clk             ;
;  instruction[9]      ; clk        ; 7.423 ; 7.423 ; Rise       ; clk             ;
;  instruction[10]     ; clk        ; 6.554 ; 6.554 ; Rise       ; clk             ;
;  instruction[11]     ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  instruction[12]     ; clk        ; 7.525 ; 7.525 ; Rise       ; clk             ;
;  instruction[13]     ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  instruction[14]     ; clk        ; 7.364 ; 7.364 ; Rise       ; clk             ;
;  instruction[15]     ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
;  instruction[16]     ; clk        ; 6.711 ; 6.711 ; Rise       ; clk             ;
;  instruction[17]     ; clk        ; 7.086 ; 7.086 ; Rise       ; clk             ;
;  instruction[18]     ; clk        ; 6.873 ; 6.873 ; Rise       ; clk             ;
;  instruction[19]     ; clk        ; 7.669 ; 7.669 ; Rise       ; clk             ;
;  instruction[20]     ; clk        ; 6.577 ; 6.577 ; Rise       ; clk             ;
;  instruction[21]     ; clk        ; 6.884 ; 6.884 ; Rise       ; clk             ;
;  instruction[22]     ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  instruction[23]     ; clk        ; 6.476 ; 6.476 ; Rise       ; clk             ;
;  instruction[24]     ; clk        ; 7.033 ; 7.033 ; Rise       ; clk             ;
;  instruction[25]     ; clk        ; 7.053 ; 7.053 ; Rise       ; clk             ;
;  instruction[26]     ; clk        ; 6.512 ; 6.512 ; Rise       ; clk             ;
;  instruction[27]     ; clk        ; 6.534 ; 6.534 ; Rise       ; clk             ;
;  instruction[28]     ; clk        ; 6.320 ; 6.320 ; Rise       ; clk             ;
;  instruction[29]     ; clk        ; 6.086 ; 6.086 ; Rise       ; clk             ;
;  instruction[30]     ; clk        ; 6.109 ; 6.109 ; Rise       ; clk             ;
;  instruction[31]     ; clk        ; 6.104 ; 6.104 ; Rise       ; clk             ;
; saida_alu_teste[*]   ; clk        ; 7.296 ; 7.296 ; Rise       ; clk             ;
;  saida_alu_teste[0]  ; clk        ; 7.292 ; 7.292 ; Rise       ; clk             ;
;  saida_alu_teste[1]  ; clk        ; 6.945 ; 6.945 ; Rise       ; clk             ;
;  saida_alu_teste[2]  ; clk        ; 6.356 ; 6.356 ; Rise       ; clk             ;
;  saida_alu_teste[3]  ; clk        ; 6.668 ; 6.668 ; Rise       ; clk             ;
;  saida_alu_teste[4]  ; clk        ; 6.596 ; 6.596 ; Rise       ; clk             ;
;  saida_alu_teste[5]  ; clk        ; 6.143 ; 6.143 ; Rise       ; clk             ;
;  saida_alu_teste[6]  ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  saida_alu_teste[7]  ; clk        ; 6.421 ; 6.421 ; Rise       ; clk             ;
;  saida_alu_teste[8]  ; clk        ; 6.895 ; 6.895 ; Rise       ; clk             ;
;  saida_alu_teste[9]  ; clk        ; 6.646 ; 6.646 ; Rise       ; clk             ;
;  saida_alu_teste[10] ; clk        ; 6.095 ; 6.095 ; Rise       ; clk             ;
;  saida_alu_teste[11] ; clk        ; 6.445 ; 6.445 ; Rise       ; clk             ;
;  saida_alu_teste[12] ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  saida_alu_teste[13] ; clk        ; 6.857 ; 6.857 ; Rise       ; clk             ;
;  saida_alu_teste[14] ; clk        ; 6.800 ; 6.800 ; Rise       ; clk             ;
;  saida_alu_teste[15] ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
;  saida_alu_teste[16] ; clk        ; 6.883 ; 6.883 ; Rise       ; clk             ;
;  saida_alu_teste[17] ; clk        ; 6.445 ; 6.445 ; Rise       ; clk             ;
;  saida_alu_teste[18] ; clk        ; 6.154 ; 6.154 ; Rise       ; clk             ;
;  saida_alu_teste[19] ; clk        ; 6.426 ; 6.426 ; Rise       ; clk             ;
;  saida_alu_teste[20] ; clk        ; 7.085 ; 7.085 ; Rise       ; clk             ;
;  saida_alu_teste[21] ; clk        ; 6.578 ; 6.578 ; Rise       ; clk             ;
;  saida_alu_teste[22] ; clk        ; 7.023 ; 7.023 ; Rise       ; clk             ;
;  saida_alu_teste[23] ; clk        ; 6.711 ; 6.711 ; Rise       ; clk             ;
;  saida_alu_teste[24] ; clk        ; 6.651 ; 6.651 ; Rise       ; clk             ;
;  saida_alu_teste[25] ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  saida_alu_teste[26] ; clk        ; 6.756 ; 6.756 ; Rise       ; clk             ;
;  saida_alu_teste[27] ; clk        ; 6.663 ; 6.663 ; Rise       ; clk             ;
;  saida_alu_teste[28] ; clk        ; 7.296 ; 7.296 ; Rise       ; clk             ;
;  saida_alu_teste[29] ; clk        ; 7.122 ; 7.122 ; Rise       ; clk             ;
;  saida_alu_teste[30] ; clk        ; 6.811 ; 6.811 ; Rise       ; clk             ;
;  saida_alu_teste[31] ; clk        ; 6.835 ; 6.835 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; RD_teste[*]          ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  RD_teste[0]         ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  RD_teste[1]         ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
;  RD_teste[2]         ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  RD_teste[3]         ; clk        ; 3.989 ; 3.989 ; Rise       ; clk             ;
;  RD_teste[4]         ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
; RS_teste[*]          ; clk        ; 3.594 ; 3.594 ; Rise       ; clk             ;
;  RS_teste[0]         ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  RS_teste[1]         ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  RS_teste[2]         ; clk        ; 3.594 ; 3.594 ; Rise       ; clk             ;
;  RS_teste[3]         ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  RS_teste[4]         ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
; RT_teste[*]          ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
;  RT_teste[0]         ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  RT_teste[1]         ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  RT_teste[2]         ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  RT_teste[3]         ; clk        ; 4.107 ; 4.107 ; Rise       ; clk             ;
;  RT_teste[4]         ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
; address[*]           ; clk        ; 3.558 ; 3.558 ; Rise       ; clk             ;
;  address[0]          ; clk        ; 3.994 ; 3.994 ; Rise       ; clk             ;
;  address[1]          ; clk        ; 3.857 ; 3.857 ; Rise       ; clk             ;
;  address[2]          ; clk        ; 3.631 ; 3.631 ; Rise       ; clk             ;
;  address[3]          ; clk        ; 3.682 ; 3.682 ; Rise       ; clk             ;
;  address[4]          ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  address[5]          ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  address[6]          ; clk        ; 3.980 ; 3.980 ; Rise       ; clk             ;
;  address[7]          ; clk        ; 3.808 ; 3.808 ; Rise       ; clk             ;
;  address[8]          ; clk        ; 3.894 ; 3.894 ; Rise       ; clk             ;
;  address[9]          ; clk        ; 3.613 ; 3.613 ; Rise       ; clk             ;
;  address[10]         ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  address[11]         ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  address[12]         ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
;  address[13]         ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
;  address[14]         ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  address[15]         ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  address[16]         ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  address[17]         ; clk        ; 3.558 ; 3.558 ; Rise       ; clk             ;
;  address[18]         ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  address[19]         ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  address[20]         ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  address[21]         ; clk        ; 3.610 ; 3.610 ; Rise       ; clk             ;
;  address[22]         ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  address[23]         ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  address[24]         ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  address[25]         ; clk        ; 3.643 ; 3.643 ; Rise       ; clk             ;
;  address[26]         ; clk        ; 3.769 ; 3.769 ; Rise       ; clk             ;
;  address[27]         ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  address[28]         ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  address[29]         ; clk        ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  address[30]         ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  address[31]         ; clk        ; 3.806 ; 3.806 ; Rise       ; clk             ;
; imm[*]               ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  imm[0]              ; clk        ; 4.079 ; 4.079 ; Rise       ; clk             ;
;  imm[1]              ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  imm[2]              ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  imm[3]              ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  imm[4]              ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  imm[5]              ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  imm[6]              ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  imm[7]              ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  imm[8]              ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  imm[9]              ; clk        ; 3.947 ; 3.947 ; Rise       ; clk             ;
;  imm[10]             ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  imm[11]             ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  imm[12]             ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  imm[13]             ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  imm[14]             ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  imm[15]             ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
; instruction[*]       ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  instruction[0]      ; clk        ; 4.079 ; 4.079 ; Rise       ; clk             ;
;  instruction[1]      ; clk        ; 3.799 ; 3.799 ; Rise       ; clk             ;
;  instruction[2]      ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  instruction[3]      ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  instruction[4]      ; clk        ; 3.642 ; 3.642 ; Rise       ; clk             ;
;  instruction[5]      ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  instruction[6]      ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  instruction[7]      ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  instruction[8]      ; clk        ; 3.548 ; 3.548 ; Rise       ; clk             ;
;  instruction[9]      ; clk        ; 4.057 ; 4.057 ; Rise       ; clk             ;
;  instruction[10]     ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  instruction[11]     ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  instruction[12]     ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  instruction[13]     ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  instruction[14]     ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  instruction[15]     ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  instruction[16]     ; clk        ; 3.682 ; 3.682 ; Rise       ; clk             ;
;  instruction[17]     ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  instruction[18]     ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  instruction[19]     ; clk        ; 4.097 ; 4.097 ; Rise       ; clk             ;
;  instruction[20]     ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
;  instruction[21]     ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  instruction[22]     ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  instruction[23]     ; clk        ; 3.594 ; 3.594 ; Rise       ; clk             ;
;  instruction[24]     ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  instruction[25]     ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  instruction[26]     ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  instruction[27]     ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  instruction[28]     ; clk        ; 3.542 ; 3.542 ; Rise       ; clk             ;
;  instruction[29]     ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  instruction[30]     ; clk        ; 3.446 ; 3.446 ; Rise       ; clk             ;
;  instruction[31]     ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
; saida_alu_teste[*]   ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
;  saida_alu_teste[0]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  saida_alu_teste[1]  ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  saida_alu_teste[2]  ; clk        ; 3.567 ; 3.567 ; Rise       ; clk             ;
;  saida_alu_teste[3]  ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  saida_alu_teste[4]  ; clk        ; 3.671 ; 3.671 ; Rise       ; clk             ;
;  saida_alu_teste[5]  ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  saida_alu_teste[6]  ; clk        ; 3.765 ; 3.765 ; Rise       ; clk             ;
;  saida_alu_teste[7]  ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
;  saida_alu_teste[8]  ; clk        ; 3.823 ; 3.823 ; Rise       ; clk             ;
;  saida_alu_teste[9]  ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  saida_alu_teste[10] ; clk        ; 3.445 ; 3.445 ; Rise       ; clk             ;
;  saida_alu_teste[11] ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  saida_alu_teste[12] ; clk        ; 3.731 ; 3.731 ; Rise       ; clk             ;
;  saida_alu_teste[13] ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  saida_alu_teste[14] ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  saida_alu_teste[15] ; clk        ; 3.545 ; 3.545 ; Rise       ; clk             ;
;  saida_alu_teste[16] ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  saida_alu_teste[17] ; clk        ; 3.601 ; 3.601 ; Rise       ; clk             ;
;  saida_alu_teste[18] ; clk        ; 3.471 ; 3.471 ; Rise       ; clk             ;
;  saida_alu_teste[19] ; clk        ; 3.611 ; 3.611 ; Rise       ; clk             ;
;  saida_alu_teste[20] ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
;  saida_alu_teste[21] ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  saida_alu_teste[22] ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  saida_alu_teste[23] ; clk        ; 3.719 ; 3.719 ; Rise       ; clk             ;
;  saida_alu_teste[24] ; clk        ; 3.694 ; 3.694 ; Rise       ; clk             ;
;  saida_alu_teste[25] ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  saida_alu_teste[26] ; clk        ; 3.743 ; 3.743 ; Rise       ; clk             ;
;  saida_alu_teste[27] ; clk        ; 3.649 ; 3.649 ; Rise       ; clk             ;
;  saida_alu_teste[28] ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  saida_alu_teste[29] ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  saida_alu_teste[30] ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  saida_alu_teste[31] ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 568397   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 568397   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 72    ; 72   ;
; Unconstrained Output Ports      ; 127   ; 127  ;
; Unconstrained Output Port Paths ; 127   ; 127  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Nov 30 18:14:29 2015
Info: Command: quartus_sta MIPS_Multiciclo -c MIPS_Multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS_Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.658
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.658      -752.527 clk 
Info (332146): Worst-case hold slack is 0.681
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.681         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -433.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.426
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.426      -317.404 clk 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.310         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -433.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 414 megabytes
    Info: Processing ended: Mon Nov 30 18:14:30 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


