#source:examples/prob_examples/public_examples/EventBPrologPackages/Advance/CAN_Bus/ADVANCESIM12.zip_unpacked/COMPONENT/CANBUS.bcm
5.1872518E7,5.5996972E7,5.3890395666666664E7,2.0164070166666666E8:not(not((T1_timer:NAT) & (T2_timer:NAT) & (T1_cycle_offset:NAT) & (T2_cycle_offset:NAT) & (BUSwrite:NAT +-> INT) & (T1_evaluated=TRUE=>T1_timer>0) & (T2_evaluated=TRUE=>T2_timer>0) & (finite(BUSwrite)))) => (pv:INT) & (ppriority:INT) & (ppriority=3)
5.0235112333333336E7,5.4887729333333336E7,1.00400989E8,6.8920892E7:not(not((pr:INT) & (pr=BUSread) & (T2_timer<10) & (T2_evaluated=FALSE))) => (T1_timer:NAT) & (T2_timer:NAT) & (T1_cycle_offset:NAT) & (T2_cycle_offset:NAT) & (BUSwrite:NAT +-> INT) & (T1_evaluated=TRUE=>T1_timer>0) & (T2_evaluated=TRUE=>T2_timer>0) & (finite(BUSwrite))
5.0618494666666664E7,5.5722914666666664E7,6.4731206333333336E7,7.389072766666667E7:(T1_timer:NAT) & (T2_timer:NAT) & (T1_cycle_offset:NAT) & (T2_cycle_offset:NAT) & (BUSwrite:NAT +-> INT) & (T1_evaluated=TRUE=>T1_timer>0) & (T2_evaluated=TRUE=>T2_timer>0) & (finite(BUSwrite)) & T1_timer:INT
1.20852007E8,5.6568645666666664E7,6.5981388666666664E7,7.424067933333333E7:(T1_timer:NAT) & (T2_timer:NAT) & (T1_cycle_offset:NAT) & (T2_cycle_offset:NAT) & (BUSwrite:NAT +-> INT) & (T1_evaluated=TRUE=>T1_timer>0) & (T2_evaluated=TRUE=>T2_timer>0) & (finite(BUSwrite)) & T1_cycle_offset:INT
1.2959047833333333E8,5.7053158E7,6.6596411333333336E7,8.8419391E7:(T1_timer:NAT) & (T2_timer:NAT) & (T1_cycle_offset:NAT) & (T2_cycle_offset:NAT) & (BUSwrite:NAT +-> INT) & (T1_evaluated=TRUE=>T1_timer>0) & (T2_evaluated=TRUE=>T2_timer>0) & (finite(BUSwrite)) & T2_timer:INT
1.2064469433333333E8,5.3557951666666664E7,6.6819018666666664E7,8.6183609E7:(T1_timer:NAT) & (T2_timer:NAT) & (T1_cycle_offset:NAT) & (T2_cycle_offset:NAT) & (BUSwrite:NAT +-> INT) & (T1_evaluated=TRUE=>T1_timer>0) & (T2_evaluated=TRUE=>T2_timer>0) & (finite(BUSwrite)) & T2_evaluated:BOOL
1.2058563233333333E8,5.3511716E7,9.087140233333333E7,1.0151737866666667E8:(T1_timer:NAT) & (T2_timer:NAT) & (T1_cycle_offset:NAT) & (T2_cycle_offset:NAT) & (BUSwrite:NAT +-> INT) & (T1_evaluated=TRUE=>T1_timer>0) & (T2_evaluated=TRUE=>T2_timer>0) & (finite(BUSwrite)) & BUSread:INT
5.8664047666666664E7,5.5961772E7,4.3477316333333336E7,9.438679333333333E7:(T1_timer:NAT) & (T2_timer:NAT) & (T1_cycle_offset:NAT) & (T2_cycle_offset:NAT) & (BUSwrite:NAT +-> INT) & (T1_evaluated=TRUE=>T1_timer>0) & (T2_evaluated=TRUE=>T2_timer>0) & (finite(BUSwrite)) & (not((pv:INT) & (ppriority:INT) & (ppriority=3)) => (pr:INT) & (pr=BUSread) & (T2_timer<10) & (T2_evaluated=FALSE))
