<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:35.1435</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.08.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7009697</applicationNumber><claimCount>31</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>2-트랜지스터 수직 메모리 셀과 공통 플레이트를 갖는 메모리 디바이스</inventionTitle><inventionTitleEng>MEMORY DEVICE HAVING 2-TRANSISTOR VERTICAL MEMORY CELL AND A COMMON PLATE</inventionTitleEng><openDate>2022.04.26</openDate><openNumber>10-2022-0051243</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.03.23</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.03.23</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/404</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일부 실시예는 장치들 및 장치들을 형성하는 방법들을 포함한다. 장치들 중 하나는 데이터 라인, 데이터 라인에 결합된 메모리 셀, 접지 연결, 및 전도성 라인을 포함한다. 메모리 셀은 제1 트랜지스터 및 제2 트랜지스터를 포함한다. 제1 트랜지스터는 데이터 라인에 전기적으로 결합된 제1 영역, 및 제1 영역과 전기적으로 분리된 전하 저장 구조를 포함한다. 제2 트랜지스터는 전하 저장 구조 및 데이터 라인에 전기적으로 결합된 제2 영역을 포함한다. 접지 연결은 제1 트랜지스터의 제1 영역에 결합된다. 전도성 라인은 제1 및 제2 영역들과 전기적으로 분리되고, 제1 트랜지스터의 제1 영역의 일부와 제2 트랜지스터의 제2 영역의 일부를 가로질러 걸쳐 있으며 제1 및 제2 트랜지스터들의 게이트를 형성한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.03.04</internationOpenDate><internationOpenNumber>WO2021041544</internationOpenNumber><internationalApplicationDate>2020.08.26</internationalApplicationDate><internationalApplicationNumber>PCT/US2020/047998</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치에 있어서,데이터 라인(data line);상기 데이터 라인에 결합된 메모리 셀(memory cell)로서,상기 데이터 라인에 전기적으로 결합된 제1 영역, 및 상기 제1 영역과 전기적으로 분리된 전하 저장 구조를 포함하는 제1 트랜지스터(transistor); 및상기 전하 저장 구조 및 상기 데이터 라인에 결합된 제2 영역을 포함하는 제2 트랜지스터를 포함하는, 상기 메모리 셀; 및상기 제1 트랜지스터의 상기 제1 영역에 결합된 접지 연결; 및상기 제1 및 제2 영역들로부터 전기적으로 분리된 전도성 라인(conductive line)을 포함하고, 상기 전도성 라인의 일부는 상기 제1 트랜지스터의 상기 제1 영역의 일부 및 상기 제2 트랜지스터의 상기 제2 영역의 일부를 가로질러 걸쳐 있으며(spanning), 상기 제1 및 제2 트랜지스터들의 게이트를 형성하는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 영역은 상기 제1 트랜지스터의 채널 영역(channel region)을 포함하고, 상기 제2 영역은 상기 제2 트랜지스터의 채널 영역을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제1 영역은 p형 반도체 재료를 포함하고, 상기 제2 영역은 n형 반도체 재료를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제2 영역은 반도체 산화물 재료를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제1 및 제2 트랜지스터들은 서로 다른 임계 전압(threshold voltage)들을 갖는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 제2 트랜지스터는 상기 제1 트랜지스터의 임계 전압보다 큰 임계 전압을 갖는, 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 제1 트랜지스터는 상기 전하 저장 구조가 제1 상태에 있을 때 0보다 작은 제1 임계 전압을 갖고, 상기 제1 트랜지스터는 상기 전하 저장 구조가 제2 상태에 있을 때 0보다 작은 제2 임계 전압을 갖고, 상기 제1 및 제2 상태들은 상기 메모리 셀에 저장된 정보의 서로 다른 값들을 나타내는, 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,추가 데이터 라인; 및추가 메모리 셀을 더 포함하고, 상기 추가 메모리 셀은: 상기 추가 데이터 라인 및 상기 접지 연결에 전기적으로 결합된 제1 추가 영역, 및 상기 제1 추가 영역과 전기적으로 분리된 추가 전하 저장 구조를 포함하는 제1 추가 트랜지스터; 및 상기 추가 전하 저장 구조 및 상기 추가 데이터 라인에 전기적으로 결합된 제2 추가 영역을 포함하는 제2 추가 트랜지스터를 포함하고, 여기서 상기 전도성 라인은 상기 제1 및 제2 추가 영역들로부터 전기적으로 분리되고, 상기 전도성 라인의 일부는 상기 제1 추가 트랜지스터의 상기 제1 추가 영역의 일부 및 상기 제2 추가 트랜지스터의 상기 제2 추가 영역의 일부를 가로질러 걸쳐 있는, 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 추가 메모리 셀을 더 포함하고, 상기 메모리 셀은 상기 장치의 메모리 셀들의 제1 데크(deck)에 포함되며, 상기 추가 메모리 셀은 상기 장치의 추가 메모리 셀들의 제2 데크에 포함되고, 상기 메모리 셀들의 제1 데크 및 상기 메모리 셀들의 제2 데크는 상기 장치의 서로 다른 레벨에 위치되는, 장치.</claim></claimInfo><claimInfo><claim>10. 장치에 있어서,상기 장치의 제1 레벨에 위치한 전도성 플레이트;상기 장치의 제2 레벨에 위치한 전도성 영역;상기 제1 및 제2 레벨들 사이에 위치되고 상기 전도성 영역 및 상기 전도성 플레이트에 결합된 메모리 셀로서, 메모리 요소; 상기 메모리 요소 및 상기 전도성 영역과 접촉하는 채널 영역; 및 상기 전도성 영역 및 상기 전도성 플레이트에 전기적으로 결합된 반도체 재료를 포함하는, 상기 메모리 셀; 및상기 메모리 요소, 상기 채널 영역, 및 상기 반도체 재료로부터 전기적으로 분리된 전도성 라인을 포함하고, 상기 전도성 라인의 일부는 상기 반도체 재료 및 상기 채널 영역의 일부를 가로질러 걸쳐 있는, 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 반도체 재료와 상기 채널 영역은 서로 다른 전도성 유형의 재료를 갖는, 장치.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 전도성 영역은 상기 장치의 데이터 라인의 일부이고, 상기 전도성 라인은 상기 장치의 워드 라인의 일부인, 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 전도성 플레이트는 상기 장치의 접지 플레이트를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서,상기 메모리 요소는 상기 제1 및 제2 레벨들 사이의 상기 장치의 제3 레벨에 위치된 제1 재료를 포함하고; 및상기 채널 영역은 상기 제2 및 제3 레벨들 사이의 상기 장치의 제4 레벨에 위치된 제2 재료를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서,상기 장치의 상기 제2 레벨에 위치되고 상기 전도성 영역으로부터 전기적으로 분리된 추가 전도성 영역;상기 제1 및 제2 레벨들 사이에 위치되고 상기 추가 전도성 영역 및 상기 전도성 플레이트에 결합된 추가 메모리 셀을 포함하고, 상기 추가 메모리 셀은: 추가 메모리 요소; 상기 추가 메모리 요소 및 상기 추가 전도성 영역과 접촉하는 추가 채널 영역; 및 상기 추가 전도성 영역 및 상기 전도성 플레이트에 결합된 추가 반도체 재료를 포함하고, 여기서상기 전도성 라인은 상기 추가 메모리 요소, 상기 추가 채널 영역 및 상기 추가 반도체 재료와 전기적으로 분리되고, 상기 전도성 라인의 추가 일부는 상기 추가 채널 영역 및 상기 추가 반도체 재료의 일부를 가로질러 걸쳐 있는, 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 전도성 영역은 상기 장치의 제1 데이터 라인의 일부이고;상기 추가 전도성 영역은 상기 장치의 제2 데이터 라인의 일부이고; 및상기 전도성 라인은 상기 장치의 워드 라인의 일부인, 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,제1 유전체 부분;제2 유전 부분을 더 포함하고, 상기 메모리 셀 및 상기 추가 메모리 셀은 상기 제1 유전체 부분과 상기 제2 유전체 부분 사이에 있고,상기 메모리 셀의 상기 반도체 재료는 상기 제1 유전체 부분의 측벽에 인접하고; 및상기 추가 메모리 셀의 상기 추가 반도체 재료는 상기 제2 유전체 부분의 측벽에 인접하는, 장치.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서, 상기 전도성 라인과 대향하는 추가 전도성 라인을 더 포함하고, 여기서:상기 추가 전도성 라인은 상기 메모리 요소, 상기 채널 영역 및 상기 반도체 재료로부터 전기적으로 분리되고, 상기 추가 전도성 라인의 제1 부분은 상기 채널 영역 및 반도체 재료의 일부를 가로질러 걸쳐 있고; 및상기 추가 전도성 라인은 상기 추가 메모리 요소, 상기 추가 채널 영역 및 상기 추가 반도체 재료와 전기적으로 분리되고, 상기 추가 전도성 라인의 제2 부분은 상기 추가 채널 영역 및 상기 추가 반도체 재료의 일부를 가로질러 걸쳐 있는, 장치.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 메모리 셀의 상기 채널 영역과 상기 추가 채널 영역 사이에 위치된 전도성 부분을 더 포함하고, 상기 전도성 부분은 상기 전도성 라인 및 상기 추가 전도성 라인과 접촉하는, 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 전도성 부분, 상기 전도성 라인 및 상기 추가 전도성 라인은 동일한 재료를 갖는, 장치.</claim></claimInfo><claimInfo><claim>21. 제10항에 있어서, 상기 채널 영역은 아연 주석 산화물(ZTO), 인듐 아연 산화물(IZO), 아연 산화물(ZnOx), 인듐 갈륨 아연 산화물(IGZO), 인듐 갈륨 실리콘 산화물(IGSO), 산화인듐(InOx, In2O3), 산화주석(SnO2), 산화티타늄(TiOx), 질화아연(ZnxOyNz), 산화아연마그네슘(MgxZnyOz), 인듐아연산화물(InxZnyOz), 인듐갈륨아연산화물(InxGayZnzOa), 지르코늄 인듐 아연 산화물(ZrxInyZnzOa), 하프늄 인듐 아연 산화물(HfxInyZnzOa), 주석 인듐 아연 산화물(SnxInyZnzOa), 알루미늄 주석 인듐 아연 산화물(AlxSnyInzZnaOd), 실리콘 인듐 아연 산화물(SixInyZnzOa), 아연 주석 산화물(ZnxSnyOz), 알루미늄 아연 주석 산화물(AlxZnySnzOa), 갈륨 아연 주석 산화물(GaxZnySnzOa), 지르코늄 아연 주석 산화물(ZrxZnySnzOa), 인듐 갈륨 실리콘 산화물(InGaSiO) 및 갈륨 인화물(GaP) 중 적어도 하나를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>22. 방법에 있어서,기판 위에 재료들의 레벨들을 형성하는 단계-상기 재료들의 레벨들은 유전체 재료를 포함함-;제1 트렌치들의 각각이 제1 방향의 길이, 상기 유전체 재료의 제1 부분에 의해 형성된 제1 측벽, 및 상기 유전체 재료의 제2 부분에 의해 형성된 제2 측벽을 포함하도록 상기 재료들의 레벨들의 제1 나머지 일부를 제공하기 위해 상기 재료들의 레벨들의 일부를 제거함으로써 상기 유전체 재료에 상기 제1 트렌치(trench)들을 형성하는 단계;상기 제1 트렌치들에 재료들을 형성하는 단계; 및메모리 셀들의 제1 메모리 셀이 상기 제1 트렌치들의 트렌치의 상기 제1 측벽의 부분에 인접하고, 상기 메모리 셀들의 제2 메모리 셀이 상기 제1 트렌치들의 상기 트렌치의 상기 제2 측벽의 부분에 인접하도록 상기 재료들의 레벨들의 제2 나머지 일부로부터 상기 메모리 셀들을 형성하기 위해 상기 재료들의 레벨들의 상기 제1 나머지 일부에 걸쳐 제2 트렌치들을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 메모리 셀들의 각각은 제2 트랜지스터에 결합된 제1 트랜지스터를 포함하고, 상기 제1 트랜지스터는 상기 재료들의 제1 부분을 포함하고, 상기 제2 트랜지스터는 상기 재료들의 제2 부분을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제22항에 있어서, 상기 제1 트렌치들에 상기 재료들을 형성하는 단계는 상기 제2 트렌치들이 형성된 후에 추가 재료의 일부가 상기 제1 메모리 셀과 상기 제2 메모리 셀 사이에 있도록 상기 제1 트렌치들 각각에 추가 유전체 재료를 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>25. 제22항에 있어서, 상기 재료들의 레벨들을 형성하는 단계는:상기 기판 위에 전도성 재료를 형성하는 단계;상기 전도성 재료 위에 반도체 재료를 형성하는 단계; 및상기 반도체 재료 위에 유전체 재료를 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>26. 제22항에 있어서, 상기 전도성 재료는 상기 메모리 셀들의 각각이 상기 전도성 재료에 전기적으로 결합된 부분을 포함하도록 형성되는, 방법.</claim></claimInfo><claimInfo><claim>27. 제22항에 있어서, 상기 메모리 셀들의 각각은 상기 재료들의 재료로 형성된 전하 저장 구조를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 메모리 셀들의 각각은 제1 트렌치들의 상기 재료들의 일부로부터 형성된 부분을 포함하고, 상기 메모리 셀들의 각각의 상기 부분은 아연 주석 산화물(ZTO), 인듐 아연 산화물(IZO), 아연 산화물(ZnOx), 인듐 갈륨 아연 산화물(IGZO), 인듐 갈륨 실리콘 산화물(IGSO), 산화인듐(InOx, In2O3), 산화주석(SnO2), 산화티타늄(TiOx), 질화아연(ZnxOyNz), 산화아연마그네슘(MgxZnyOz), 인듐아연산화물(InxZnyOz), 인듐갈륨아연산화물(InxGayZnzOa), 지르코늄 인듐 아연 산화물(ZrxInyZnzOa), 하프늄 인듐 아연 산화물(HfxInyZnzOa), 주석 인듐 아연 산화물(SnxInyZnzOa), 알루미늄 주석 인듐 아연 산화물(AlxSnyInzZnaOd), 실리콘 인듐 아연 산화물(SixInyZnzOa), 아연 주석 산화물(ZnxSnyOz), 알루미늄 아연 주석 산화물(AlxZnySnzOa), 갈륨 아연 주석 산화물(GaxZnySnzOa), 지르코늄 아연 주석 산화물(ZrxZnySnzOa), 인듐 갈륨 실리콘 산화물(InGaSiO) 및 갈륨 인화물(GaP) 중 적어도 하나를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>29. 제22항에 있어서, 액세스 라인들의 각각이 상기 메모리 셀들로부터 전기적으로 분리되도록 상기 제2 트렌치들을 형성한 후 상기 액세스 라인들을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서,상기 데이터 라인들의 각각이 상기 제1 방향의 길이를 갖도록 상기 액세스 라인들을 형성한 후 데이터 라인들을 형성하는 단계를 더 포함하고, 상기 데이터 라인들의 각각은 상기 재료들의 레벨들의 나머지 일부의 적어도 부분에 전기적으로 결합되는, 방법.</claim></claimInfo><claimInfo><claim>31. 제22항에 있어서,상기 제2 트렌치들의 제1 트렌치에 제1 도전 라인을 형성하는 단계;상기 제2 트렌치들의 제2 트렌치에 제2 전도성 라인을 형성하는 단계; 및상기 제1 및 제2 전도성 라인들에 전기적으로 결합된 전도성 부분을 형성하는 단계를 더 포함하고, 상기 전도성 부분은 상기 제1 및 제2 메모리 셀들 사이에 위치하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>519980651917</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 아이다호...</address><code> </code><country> </country><engName>KARDA, Kamal M.</engName><name>카르다, 카말 엠.</name></inventorInfo><inventorInfo><address>미국 ***** 아이다호주 보...</address><code> </code><country> </country><engName>SARPATWARI, Karthik</engName><name>사르파트와리, 카르딕</name></inventorInfo><inventorInfo><address>미국 ***** 아이다호주 ...</address><code> </code><country> </country><engName>LIU, Haitao</engName><name>류, 하이타오</name></inventorInfo><inventorInfo><address>미국 ***** 아이다호주...</address><code> </code><country> </country><engName>RAMASWAMY, Durai Vishak Nirmal</engName><name>라마스와미, 듀라이 비스하크 니말</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.08.28</priorityApplicationDate><priorityApplicationNumber>62/892,982</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.03.23</receiptDate><receiptNumber>1-1-2022-0312796-40</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.03.28</receiptDate><receiptNumber>1-5-2022-0047323-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2022.12.05</receiptDate><receiptNumber>1-1-2022-1303196-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.14</receiptDate><receiptNumber>9-5-2025-0987030-00</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227009697.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a71669cd16b9c463d343b2e29caea6ddd5d2488d6f0d0b32dad0105334e05b7e6f651f6976bc50ed2c1b5c12ff2ca5c4cbfcaff2bc542c90</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbc7cb884958933642298e7db9f408727b7d8b8baec980106084b8fead8e1b4db29c20e99c91adf320ff4696707dbcf286c626295a3678fd7</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>