// Verilog
// c17
// Ninputs 5
// Noutputs 2
// NtotalGates 6
// NAND2 6

module midsem (A,Y);

input A, N1, N2, N4, N6;

output Y;

wire N0,N3,N5;

not NOT1_1 (N0, A);
nor NOR3_2 (N3, N0, N1, N2);
nand NAND2_3 (N5, N3, N4);
nor NOR2_4 (Y, N5, N6);

endmodule
