/* 8010DDCC 0010AD0C  94 21 FF F0 */ stwu r1, -0x10(r1)
/* 8010DDD0 0010AD10  7C 08 02 A6 */ mflr r0
/* 8010DDD4 0010AD14  90 01 00 14 */ stw r0, 0x14(r1)
/* 8010DDD8 0010AD18  80 C3 28 18 */ lwz r6, 0x2818(r3)
/* 8010DDDC 0010AD1C  28 06 00 00 */ cmplwi r6, 0
/* 8010DDE0 0010AD20  40 82 00 10 */ bne lbl_8010DDF0
/* 8010DDE4 0010AD24  38 80 00 00 */ li r4, 0
/* 8010DDE8 0010AD28  4B FA C2 E9 */ bl checkNextAction__9daAlink_cFi
/* 8010DDEC 0010AD2C  48 00 00 68 */ b lbl_8010DE54
lbl_8010DDF0:
/* 8010DDF0 0010AD30  C0 06 04 D0 */ lfs f0, 0x4d0(r6)
/* 8010DDF4 0010AD34  D0 03 04 D0 */ stfs f0, 0x4d0(r3)
/* 8010DDF8 0010AD38  C0 06 04 D8 */ lfs f0, 0x4d8(r6)
/* 8010DDFC 0010AD3C  D0 03 04 D8 */ stfs f0, 0x4d8(r3)
/* 8010DE00 0010AD40  A8 83 30 0C */ lha r4, 0x300c(r3)
/* 8010DE04 0010AD44  38 04 FF FF */ addi r0, r4, -1
/* 8010DE08 0010AD48  B0 03 30 0C */ sth r0, 0x300c(r3)
/* 8010DE0C 0010AD4C  38 00 00 0F */ li r0, 0xf
/* 8010DE10 0010AD50  98 03 2F 99 */ stb r0, 0x2f99(r3)
/* 8010DE14 0010AD54  A8 A3 30 0C */ lha r5, 0x300c(r3)
/* 8010DE18 0010AD58  7C A0 07 35 */ extsh. r0, r5
/* 8010DE1C 0010AD5C  40 80 00 1C */ bge lbl_8010DE38
/* 8010DE20 0010AD60  80 86 05 68 */ lwz r4, 0x568(r6)
/* 8010DE24 0010AD64  C0 23 04 D4 */ lfs f1, 0x4d4(r3)
/* 8010DE28 0010AD68  C0 04 00 40 */ lfs f0, 0x40(r4)
/* 8010DE2C 0010AD6C  FC 01 00 40 */ fcmpo cr0, f1, f0
/* 8010DE30 0010AD70  4C 40 13 82 */ cror 2, 0, 2
/* 8010DE34 0010AD74  41 82 00 0C */ beq lbl_8010DE40
lbl_8010DE38:
/* 8010DE38 0010AD78  2C 05 FF E2 */ cmpwi r5, -30
/* 8010DE3C 0010AD7C  40 80 00 14 */ bge lbl_8010DE50
lbl_8010DE40:
/* 8010DE40 0010AD80  80 86 05 68 */ lwz r4, 0x568(r6)
/* 8010DE44 0010AD84  C0 04 00 40 */ lfs f0, 0x40(r4)
/* 8010DE48 0010AD88  D0 03 04 D4 */ stfs f0, 0x4d4(r3)
/* 8010DE4C 0010AD8C  48 00 00 2D */ bl procSpinnerWaitInit__9daAlink_cFv
lbl_8010DE50:
/* 8010DE50 0010AD90  38 60 00 01 */ li r3, 1
lbl_8010DE54:
/* 8010DE54 0010AD94  80 01 00 14 */ lwz r0, 0x14(r1)
/* 8010DE58 0010AD98  7C 08 03 A6 */ mtlr r0
/* 8010DE5C 0010AD9C  38 21 00 10 */ addi r1, r1, 0x10
/* 8010DE60 0010ADA0  4E 80 00 20 */ blr
