(load "../util.fdl")
(green input i)
(green output o)
(green input c)
(part-under-test (relay i o c sig:signal-c))
(test-type fixed-latency 3)

(test (((i sig:signal-a) (i sig:signal-b) (i sig:signal-c) (i sig:signal-d) (i sig:signal-e) (i sig:signal-f) (c sig:signal-c))
       ((o sig:signal-a) (o sig:signal-b) (o sig:signal-c) (o sig:signal-d) (o sig:signal-e) (o sig:signal-f)))
  ((1 2 3 4 5 6 1) (1 2 3 4 5 6))
  ((1 2 3 4 5 6 0) (0 0 0 0 0 0))
  ((9 8 7 6 5 4 0) (0 0 0 0 0 0))
  ((9 8 7 6 5 4 1) (9 8 7 6 5 4))
  ((1 3 5 7 9 2 1) (1 3 5 7 9 2))
  ((0 1 0 1 0 1 0) (0 0 0 0 0 0)))
