[
    {
        "doc_number": "2016085783",
        "top_k": 1,
        "application_structure": {
            "problem": "電源電圧の供給を停止させた場合であってもデータの保持を可能にすること。",
            "solution_principle": "論理回路、容量素子、トランジスタを設け、トランジスタのオフ電流を小さくする。",
            "claim1_requirements": [
                "要件A: 入力端子を介してデータ信号が入力される論理回路を備えること。",
                "要件B: 一対の電極の一方に高電源電位又は低電源電位が与えられ、他方に前記論理回路の前記入力端子の電位が与えられることにより、保持データとして前記データ信号のデータが書き込まれる容量素子を備えること。",
                "要件C: 前記論理回路の前記入力端子と前記容量素子の一対の電極の他方との導通を制御することにより、前記保持データの書き換え、保持、及び読み出しを制御するトランジスタを備えること。",
                "要件D: 前記トランジスタは、チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること。"
            ],
            "claim2_limitations": [
                "前記容量素子の容量値が、前記入力端子に生じる寄生容量の容量値の１倍以上２０倍未満であること。"
            ],
            "claim3_limitations": [
                "前記トランジスタが、チャネルが形成され、シリコンよりもバンドギャップの広い酸化物半導体層を含むこと。",
                "前記酸化物半導体層が、ｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、前記ｃ軸に垂直な方向から見て金属原子又は金属原子と酸素原子が層状に配列する結晶部を有すること。"
            ]
        },
        "prior_art_structure": {
            "problem": "トランジスタのゲートリークにより保持容量に保持されたデータを十分な時間にわたり保持することが困難になっていること。",
            "solution_principle": "第１の記憶回路(Siトランジスタ)、選択回路(Siトランジスタ)、第２の記憶回路(OSトランジスタと保持容量)を有し、第２の記憶回路において、直列接続された2つのOSトランジスタの接続部に保持容量を接続する構成。第2の記憶回路の出力が選択回路の第2の入力端子に接続され、第2の記憶回路の入力は選択回路の第1の入力端子または第1の記憶回路の出力端子に接続される。",
            "claim1_requirements": [
                "選択回路、記憶回路、第１のトランジスタ、第２のトランジスタ、保持容量とを有すること",
                "選択回路の第１の入力端子には、信号が入力されること",
                "選択回路の第２の入力端子は、第１のトランジスタを介して保持容量と電気的に接続されること",
                "選択回路の出力端子は、記憶回路の入力端子と電気的に接続されること",
                "記憶回路の出力端子は、第２のトランジスタを介して保持容量と電気的に接続されること",
                "第１のトランジスタのチャネル形成領域は、酸化物半導体を有すること",
                "第２のトランジスタのチャネル形成領域は、酸化物半導体を有すること"
            ],
            "claim2_limitations": [
                "第１の回路はフリップ・フロップ回路を含むこと"
            ],
            "claim3_limitations": [
                "第１の回路はラッチ回路を含むこと"
            ]
        },
        "applicant_arguments": "## 第一の主張：Claim 1の進歩性\n\n### 1. 課題・解決原理の相違点\n\n*   **本願発明の課題：** 電源電圧の供給を停止させた場合であってもデータの保持を可能にすること。\n*   **本願発明の解決原理：** 論理回路、容量素子、トランジスタを設け、トランジスタのオフ電流を小さくすることで、電源供給停止時でもデータを保持する。\n\n*   **先行技術の課題：** トランジスタのゲートリークにより保持容量に保持されたデータを十分な時間にわたり保持することが困難になっていること。\n*   **先行技術の解決原理：** 第１の記憶回路(Siトランジスタ)、選択回路(Siトランジスタ)、第２の記憶回路(OSトランジスタと保持容量)を有し、第２の記憶回路において、直列接続された2つのOSトランジスタの接続部に保持容量を接続する構成。\n\n本願発明は、電源供給停止時におけるデータ保持という、より根本的な課題に取り組んでいる点が先行技術とは異なります。先行技術はあくまでゲートリークという特定の問題に対する対策であり、電源供給自体が途絶える状況を想定していません。解決原理も異なり、本願発明はトランジスタのオフ電流の低減という直接的なアプローチで課題を解決しようとしているのに対し、先行技術は回路構成の工夫によって保持時間を延ばそうとしています。\n\n### 2. 構成要件の相違点\n\n| 本願発明Claim 1                                                        | 先行技術Claim 1                                                                   | 相違点                                                                                                                                   |\n| ---------------------------------------------------------------------- | ---------------------------------------------------------------------------------- | ----------------------------------------------------------------------------------------------------------------------------------------- |\n| 要件A: 入力端子を介してデータ信号が入力される論理回路を備えること。                 | 選択回路、記憶回路を有すること                                                                  | 本願発明は「論理回路」という特定の回路構成を要求しているのに対し、先行技術は「選択回路」と「記憶回路」という機能的な構成を要求している点。                           |\n| 要件B: 容量素子を備えること                                                  | 保持容量を有すること                                                                   | 類似するが、容量素子へのデータの書き込み方法が大きく異なる。                                                                                     |\n| 要件C: トランジスタを備えること                                              | 第１のトランジスタ、第２のトランジスタを有すること                                                          | 類似するが、トランジスタの役割が大きく異なる。                                                                                               |\n| 要件B: 一対の電極の一方に高電源電位又は低電源電位が与えられ、他方に前記論理回路の前記入力端子の電位が与えられることにより、保持データとして前記データ信号のデータが書き込まれる容量素子を備えること。 | 選択回路の第２の入力端子は、第１のトランジスタを介して保持容量と電気的に接続されること、記憶回路の出力端子は、第２のトランジスタを介して保持容量と電気的に接続されること | 本願発明は、論理回路の入力端子の電位を容量素子に書き込むことでデータを保持するという直接的な構成であるのに対し、先行技術は選択回路と記憶回路を介して間接的にデータを保持する構成である点。 |\n| 要件C: 前記論理回路の前記入力端子と前記容量素子の一対の電極の他方との導通を制御することにより、前記保持データの書き換え、保持、及び読み出しを制御するトランジスタを備えること。 | (記載なし)                                                                                          | 本願発明は、一つのトランジスタで書き換え、保持、読み出しを制御する構成を特定している点。                                                                             |\n| 要件D: 前記トランジスタは、チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること。 | 第１のトランジスタのチャネル形成領域は、酸化物半導体を有すること、第２のトランジスタのチャネル形成領域は、酸化物半導体を有すること                                                                      | 本願発明は、オフ電流の具体的な値を特定している点。先行技術は酸化物半導体を用いることのみを規定しており、オフ電流の低減に関する具体的な示唆はない。                                                           |\n\n### 3. 進歩性の根拠\n\n本願発明のClaim 1が有する進歩性は、特に**要件D（トランジスタのオフ電流の具体的な限定）**に起因します。先行技術文献には、トランジスタに酸化物半導体を用いることが記載されていますが、酸化物半導体を使用すれば必然的にオフ電流が100zA以下になるという関連性を示すものはありません。単に酸化物半導体を用いるだけでは、様々な特性のトランジスタが実現可能であり、特定のオフ電流の値を実現するためには、材料、製法、構造等に関する集中的な研究開発が必要となります。\n\n先行技術は、ゲートリーク対策として回路構成を工夫するものであり、トランジスタ自体の性能、特にオフ電流を極限まで低減するという発想には至りません。電源供給停止時のデータ保持を可能にするためには、トランジスタのオフ電流を極めて小さくする必要があるという認識自体が、当業者にとって自明とはいえません。従って、トランジスタのオフ電流を100zA以下に限定することは、単なる最適化ではなく、当業者が容易に想到し得たことではありません。\n\n## 予備的主張：Claim 2以降の進歩性\n\n### Claim 2の追加限定について\n\nClaim 2では、容量素子の容量値を、入力端子に生じる寄生容量の容量値の１倍以上２０倍未満に限定しています。この限定は、単に容量を大きくすれば良いというものではなく、寄生容量とのバランスを考慮した上で最適な範囲を選択する必要があることを示唆しています。\n\n先行技術には、容量素子の容量値について具体的な記載はありません。仮に先行技術文献に容量素子の存在が示唆されていたとしても、寄生容量との関係性を考慮して、特定の範囲に限定するという着想を得ることは困難です。なぜなら、容量値を大きくしすぎると回路の応答速度が低下し、小さすぎるとデータ保持時間が短くなるというトレードオフが存在するため、最適な範囲を見出すためには実験的な検討が必要不可欠だからです。したがって、**Claim 2の追加限定は、単なる設計事項ではなく、当業者が容易に想到し得たことではありません。**\n\n### Claim 3の追加限定について\n\nClaim 3では、トランジスタの酸化物半導体層の結晶構造を特定のものに限定しています。すなわち、ｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、前記ｃ軸に垂直な方向から見て金属原子又は金属原子と酸素原子が層状に配列する結晶部を有する酸化物半導体を用いることを特定しています。\n\n先行技術は、単に酸化物半導体を用いることのみを規定しており、具体的な結晶構造については何ら言及していません。特定の結晶構造を有する酸化物半導体は、高い移動度や低いオフ電流といった優れた特性を示すことが知られていますが、その製造には高度な技術とノウハウが必要です。\n\n先行技術から、電源電圧の供給を停止させた場合であってもデータの保持を可能にするという本願発明の課題を認識し、その解決のために特定の結晶構造を有する酸化物半導体を用いることを想到することは、当業者であっても容易ではありません。なぜなら、酸化物半導体の結晶構造とトランジスタのオフ電流特性との関係は複雑であり、特定の結晶構造を選択することがデータ保持にどのように影響するかを予測することは困難だからです。したがって、**Claim 3の追加限定は、当業者が容易に想到し得たことではありません。**\n",
        "examiner_review": "### 【第1段階：Claim 1 (幹) の検証】\n\n1.  **技術分野の関連性と動機付け:**\n    * 本願発明(A)と先行技術(B)は、**技術分野が関連**していますか？\n        * はい、関連しています。両発明とも、半導体記憶装置に関するものであり、データの保持という共通の課題に取り組んでいます。\n    * 当業者が、Aの**技術課題**を解決するために、Bの技術を**適用または改良しようとする動機付け**（理由）は存在しますか？\n        * はい、存在します。Aの課題である「電源電圧の供給を停止させた場合であってもデータの保持を可能にすること」は、半導体記憶装置の低消費電力化という長年の課題と密接に関連しています。先行技術Bは、ゲートリークを抑制することでデータ保持特性を向上させる技術を開示しており、当業者は、このBの技術を適用または改良することで、Aの課題である低消費電力化、特に電源遮断時のデータ保持という課題解決に繋がるという動機付けを持ちます。Bにおいて酸化物半導体トランジスタを用いてデータ保持特性を向上させていることから、当業者はさらなるデータ保持特性の向上のために、酸化物半導体トランジスタに着目する動機付けがあると考えられます。\n\n2.  **構成要件の比較と容易性:**\n    * AとBの**差分（異なる点）**は何ですか？\n        * 主要な差分は、以下の点です。\n            * Aは、論理回路の出力電位を直接容量素子に書き込む構成であるのに対し、Bは選択回路と記憶回路を介して間接的に保持容量にデータを保持する構成である点。\n            * Aは、トランジスタのオフ電流値を具体的な数値(100zA以下)で限定している点。Bは、酸化物半導体を用いることのみを規定し、オフ電流値に関する具体的な言及はない点。\n    * その差分は、Bの技術や、その分野の**技術常識（周知技術）**に基づいて、当業者が**通常の創作能力（例：設計変更、材料の最適化、周知技術の組み合わせ）**を発揮すれば容易に到達できるものですか？\n        * AとBの回路構成の差分については、電源断時のデータ保持という課題を解決するために、より単純な回路構成を追求することは、当業者が通常の設計変更として当然に行うであろう事項であると考えられます。したがって、論理回路の出力電位を直接容量素子に書き込むという構成は、当業者が容易に想到し得たものと判断します。\n        * 一方、Aが特定するオフ電流値100zA以下という点は、酸化物半導体を用いたトランジスタの設計において、ただ単に酸化物半導体を用いるというだけでは達成できないことは明らかであり、材料選定、プロセス条件、トランジスタ構造等の最適化が必要となり、当業者が通常の創作能力を発揮して容易に到達できるとは言い難いです。\n\n3.  **効果の予測可能性:**\n    * Aの発明によって得られる効果は、Bや周知技術から**予測可能な範囲内（程度の差）**ですか？ それとも、**予測できない格別な効果**（異質な効果、顕著な効果）が生じていますか？\n        * トランジスタのオフ電流を低減することで、データ保持時間が長くなることは、当業者にとって予測可能な効果の範囲内です。しかしながら、100zA以下という極めて低いオフ電流を達成した場合に、どの程度のデータ保持時間が得られるか、消費電力がどの程度低減されるかについては、具体的なデータに基づいて評価する必要があります。もし、100zA以下のオフ電流によって、先行技術からは予測できないほどの顕著なデータ保持時間や低消費電力が実現されるのであれば、格別な効果があると評価できます。**（※ 明細書における効果の具体的な記載・データに依拠します。）**\n\n4.  **結論 (Claim 1):**\n    * 上記1〜3を総合的に考慮すると、Claim 1は、以下の理由により、**容易想到ではない**と判断します。\n        * AとBの回路構成の差分については、通常の設計変更として容易に想到可能であると考えられます。\n        * しかしながら、Aが特定するオフ電流値100zA以下という点は、先行技術Bから容易に想到できるものではなく、また、明細書に記載されている効果に基づいて判断すると、100zA以下のオフ電流によって、先行技術からは予測できないほどの顕著なデータ保持時間や低消費電力が実現されている可能性があり、格別な効果を有すると考えられるからです。\n        * ただし、効果が予測可能な範囲内である場合、容易想到であると判断が覆る可能性があります。\n\n---\n\n### 【第2段階：Claim 2以降 (枝葉) の検証】\n\n* **Claim 2（枝1）の検討:**\n    * この「追加限定」（容量素子の容量値が、入力端子に生じる寄生容量の容量値の１倍以上２０倍未満であること）自体は、その分野の**技術常識**や**周知の選択肢**（例：よく使われる材料、一般的な工程）に過ぎませんか？\n        * いいえ、技術常識や周知の選択肢とは言えません。容量素子の容量値は、回路の動作速度、消費電力、データ保持時間などに影響を与える重要なパラメータであり、特定の回路構成や用途に応じて最適化されるべきものです。寄生容量との関係を考慮した容量値の限定は、単なる設計事項ではなく、回路全体の特性を考慮した上で慎重に決定される必要があります。\n    * それをClaim 1（または先行技術）に適用することは**容易**ですか？ それにより**格別な効果**が生じますか？\n        * Claim 1（または先行技術）に適用することは、必ずしも容易とは言えません。容量素子の容量値の最適化は、他の回路パラメータとの複雑な相互作用を伴うため、実験的な検討やシミュレーションが必要となる場合があります。\n        * 容量値の最適化によって、データ保持時間、消費電力、動作速度などの特性を総合的に向上させることができれば、格別な効果が生じると言えます。**（※ 明細書における効果の具体的な記載・データに依拠します。）**\n    * 結論として、Claim 2は容易想到ですか？\n        * Claim 2は、以下の理由により、**容易想到ではない**と判断します。\n            * 容量素子の容量値の最適化は、技術常識や周知の選択肢とは言えず、回路全体の特性を考慮した上で慎重に決定される必要があります。\n            * 容量値の最適化によって、データ保持時間、消費電力、動作速度などの特性を総合的に向上させることができれば、格別な効果が生じると考えられるからです。\n            * ただし、効果が予測可能な範囲内である場合、容易想到であると判断が覆る可能性があります。\n\n* **Claim 3（枝2）の検討:**\n    * この「追加限定」（トランジスタの酸化物半導体層の結晶構造を特定のものに限定）自体は、その分野の**技術常識**や**周知の選択肢**（例：よく使われる材料、一般的な工程）に過ぎませんか？\n        * いいえ、技術常識や周知の選択肢とは言えません。酸化物半導体の結晶構造を特定のものに制御することは、高度な成膜技術や熱処理技術を要し、容易に実現できるものではありません。特定の結晶構造が、特定のトランジスタ特性（高い移動度、低いオフ電流など）をもたらすことは知られていますが、その関係は複雑であり、目的とする特性を得るためには、材料組成や成膜条件などを精密に制御する必要があります。\n    * それをClaim 1（または先行技術）に適用することは**容易**ですか？ それにより**格別な効果**が生じますか？\n        * Claim 1（または先行技術）に適用することは、容易ではありません。特定の結晶構造を有する酸化物半導体トランジスタを製造するためには、高度な技術とノウハウが必要であり、単なる設計変更では実現できません。\n        * 特定の結晶構造によって、トランジスタのオフ電流が著しく低減され、データ保持特性が飛躍的に向上するのであれば、格別な効果が生じると言えます。**（※ 明細書における効果の具体的な記載・データに依拠します。）**\n    * 結論として、Claim 3は容易想到ですか？\n        * Claim 3は、以下の理由により、**容易想到ではない**と判断します。\n            * 酸化物半導体の結晶構造を特定のものに制御することは、技術常識や周知の選択肢とは言えず、高度な技術とノウハウを要します。\n            * 特定の結晶構造によって、トランジスタのオフ電流が著しく低減され、データ保持特性が飛躍的に向上するのであれば、格別な効果が生じると考えられるからです。\n            * ただし、効果が予測可能な範囲内である場合、容易想到であると判断が覆る可能性があります。\n",
        "final_decision": "## 判断項目\n\n### 1. Claim 1 (幹) の進歩性\n**判断:** 容易想到ではない\n**理由:** オフ電流100zA以下の限定は先行技術から容易に想到できず、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\n\n### 2. Claim 2 (枝1) の進歩性\n**判断:** 容易想到ではない\n**理由:** 容量値の最適化は技術常識とは言えず、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\n\n### 3. Claim 3 (枝2) の進歩性\n**判断:** 容易想到ではない\n**理由:** 特定の結晶構造の制御は容易ではなく、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\n\n### 4. 総合結論\nClaim 1, Claim 2, Claim 3はいずれも、オフ電流や容量値、結晶構造の具体的な限定が、単なる最適化ではなく、格別な効果をもたらす可能性があり、現時点では容易想到であるとは断定できない。ただし、**明細書に記載された効果を裏付ける具体的なデータ（実験結果、シミュレーション結果等）の提出を求め、それに基づいて再度進歩性を判断する**。効果が予測可能な範囲内である場合は、容易想到であると判断を覆す可能性がある。\n\n```json\n{\n  \"claim1\": {\n    \"inventive\": true,\n    \"reason\": \"オフ電流100zA以下の限定は先行技術から容易に想到できず、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\"\n  },\n  \"claim2\": {\n    \"inventive\": true,\n    \"reason\": \"容量値の最適化は技術常識とは言えず、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\"\n  },\n  \"claim3\": {\n    \"inventive\": true,\n    \"reason\": \"特定の結晶構造の制御は容易ではなく、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\"\n  },\n  \"conclusion\": \"Claim 1, Claim 2, Claim 3はいずれも、オフ電流や容量値、結晶構造の具体的な限定が、単なる最適化ではなく、格別な効果をもたらす可能性があり、現時点では容易想到であるとは断定できない。ただし、明細書に記載された効果を裏付ける具体的なデータ（実験結果、シミュレーション結果等）の提出を求め、それに基づいて再度進歩性を判断する。効果が予測可能な範囲内である場合は、容易想到であると判断を覆す可能性がある。\"\n}\n```\n",
        "conversation_history": [
            {
                "step": "0.1 Claim",
                "role": "構造化",
                "content": {
                    "problem": "電源電圧の供給を停止させた場合であってもデータの保持を可能にすること。",
                    "solution_principle": "論理回路、容量素子、トランジスタを設け、トランジスタのオフ電流を小さくする。",
                    "claim1_requirements": [
                        "要件A: 入力端子を介してデータ信号が入力される論理回路を備えること。",
                        "要件B: 一対の電極の一方に高電源電位又は低電源電位が与えられ、他方に前記論理回路の前記入力端子の電位が与えられることにより、保持データとして前記データ信号のデータが書き込まれる容量素子を備えること。",
                        "要件C: 前記論理回路の前記入力端子と前記容量素子の一対の電極の他方との導通を制御することにより、前記保持データの書き換え、保持、及び読み出しを制御するトランジスタを備えること。",
                        "要件D: 前記トランジスタは、チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること。"
                    ],
                    "claim2_limitations": [
                        "前記容量素子の容量値が、前記入力端子に生じる寄生容量の容量値の１倍以上２０倍未満であること。"
                    ],
                    "claim3_limitations": [
                        "前記トランジスタが、チャネルが形成され、シリコンよりもバンドギャップの広い酸化物半導体層を含むこと。",
                        "前記酸化物半導体層が、ｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、前記ｃ軸に垂直な方向から見て金属原子又は金属原子と酸素原子が層状に配列する結晶部を有すること。"
                    ]
                }
            },
            {
                "step": "0.2 Candidate Prior Art",
                "role": "構造化",
                "content": {
                    "problem": "トランジスタのゲートリークにより保持容量に保持されたデータを十分な時間にわたり保持することが困難になっていること。",
                    "solution_principle": "第１の記憶回路(Siトランジスタ)、選択回路(Siトランジスタ)、第２の記憶回路(OSトランジスタと保持容量)を有し、第２の記憶回路において、直列接続された2つのOSトランジスタの接続部に保持容量を接続する構成。第2の記憶回路の出力が選択回路の第2の入力端子に接続され、第2の記憶回路の入力は選択回路の第1の入力端子または第1の記憶回路の出力端子に接続される。",
                    "claim1_requirements": [
                        "選択回路、記憶回路、第１のトランジスタ、第２のトランジスタ、保持容量とを有すること",
                        "選択回路の第１の入力端子には、信号が入力されること",
                        "選択回路の第２の入力端子は、第１のトランジスタを介して保持容量と電気的に接続されること",
                        "選択回路の出力端子は、記憶回路の入力端子と電気的に接続されること",
                        "記憶回路の出力端子は、第２のトランジスタを介して保持容量と電気的に接続されること",
                        "第１のトランジスタのチャネル形成領域は、酸化物半導体を有すること",
                        "第２のトランジスタのチャネル形成領域は、酸化物半導体を有すること"
                    ],
                    "claim2_limitations": [
                        "第１の回路はフリップ・フロップ回路を含むこと"
                    ],
                    "claim3_limitations": [
                        "第１の回路はラッチ回路を含むこと"
                    ]
                }
            },
            {
                "step": "1",
                "role": "代理人",
                "content": "## 第一の主張：Claim 1の進歩性\n\n### 1. 課題・解決原理の相違点\n\n*   **本願発明の課題：** 電源電圧の供給を停止させた場合であってもデータの保持を可能にすること。\n*   **本願発明の解決原理：** 論理回路、容量素子、トランジスタを設け、トランジスタのオフ電流を小さくすることで、電源供給停止時でもデータを保持する。\n\n*   **先行技術の課題：** トランジスタのゲートリークにより保持容量に保持されたデータを十分な時間にわたり保持することが困難になっていること。\n*   **先行技術の解決原理：** 第１の記憶回路(Siトランジスタ)、選択回路(Siトランジスタ)、第２の記憶回路(OSトランジスタと保持容量)を有し、第２の記憶回路において、直列接続された2つのOSトランジスタの接続部に保持容量を接続する構成。\n\n本願発明は、電源供給停止時におけるデータ保持という、より根本的な課題に取り組んでいる点が先行技術とは異なります。先行技術はあくまでゲートリークという特定の問題に対する対策であり、電源供給自体が途絶える状況を想定していません。解決原理も異なり、本願発明はトランジスタのオフ電流の低減という直接的なアプローチで課題を解決しようとしているのに対し、先行技術は回路構成の工夫によって保持時間を延ばそうとしています。\n\n### 2. 構成要件の相違点\n\n| 本願発明Claim 1                                                        | 先行技術Claim 1                                                                   | 相違点                                                                                                                                   |\n| ---------------------------------------------------------------------- | ---------------------------------------------------------------------------------- | ----------------------------------------------------------------------------------------------------------------------------------------- |\n| 要件A: 入力端子を介してデータ信号が入力される論理回路を備えること。                 | 選択回路、記憶回路を有すること                                                                  | 本願発明は「論理回路」という特定の回路構成を要求しているのに対し、先行技術は「選択回路」と「記憶回路」という機能的な構成を要求している点。                           |\n| 要件B: 容量素子を備えること                                                  | 保持容量を有すること                                                                   | 類似するが、容量素子へのデータの書き込み方法が大きく異なる。                                                                                     |\n| 要件C: トランジスタを備えること                                              | 第１のトランジスタ、第２のトランジスタを有すること                                                          | 類似するが、トランジスタの役割が大きく異なる。                                                                                               |\n| 要件B: 一対の電極の一方に高電源電位又は低電源電位が与えられ、他方に前記論理回路の前記入力端子の電位が与えられることにより、保持データとして前記データ信号のデータが書き込まれる容量素子を備えること。 | 選択回路の第２の入力端子は、第１のトランジスタを介して保持容量と電気的に接続されること、記憶回路の出力端子は、第２のトランジスタを介して保持容量と電気的に接続されること | 本願発明は、論理回路の入力端子の電位を容量素子に書き込むことでデータを保持するという直接的な構成であるのに対し、先行技術は選択回路と記憶回路を介して間接的にデータを保持する構成である点。 |\n| 要件C: 前記論理回路の前記入力端子と前記容量素子の一対の電極の他方との導通を制御することにより、前記保持データの書き換え、保持、及び読み出しを制御するトランジスタを備えること。 | (記載なし)                                                                                          | 本願発明は、一つのトランジスタで書き換え、保持、読み出しを制御する構成を特定している点。                                                                             |\n| 要件D: 前記トランジスタは、チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること。 | 第１のトランジスタのチャネル形成領域は、酸化物半導体を有すること、第２のトランジスタのチャネル形成領域は、酸化物半導体を有すること                                                                      | 本願発明は、オフ電流の具体的な値を特定している点。先行技術は酸化物半導体を用いることのみを規定しており、オフ電流の低減に関する具体的な示唆はない。                                                           |\n\n### 3. 進歩性の根拠\n\n本願発明のClaim 1が有する進歩性は、特に**要件D（トランジスタのオフ電流の具体的な限定）**に起因します。先行技術文献には、トランジスタに酸化物半導体を用いることが記載されていますが、酸化物半導体を使用すれば必然的にオフ電流が100zA以下になるという関連性を示すものはありません。単に酸化物半導体を用いるだけでは、様々な特性のトランジスタが実現可能であり、特定のオフ電流の値を実現するためには、材料、製法、構造等に関する集中的な研究開発が必要となります。\n\n先行技術は、ゲートリーク対策として回路構成を工夫するものであり、トランジスタ自体の性能、特にオフ電流を極限まで低減するという発想には至りません。電源供給停止時のデータ保持を可能にするためには、トランジスタのオフ電流を極めて小さくする必要があるという認識自体が、当業者にとって自明とはいえません。従って、トランジスタのオフ電流を100zA以下に限定することは、単なる最適化ではなく、当業者が容易に想到し得たことではありません。\n\n## 予備的主張：Claim 2以降の進歩性\n\n### Claim 2の追加限定について\n\nClaim 2では、容量素子の容量値を、入力端子に生じる寄生容量の容量値の１倍以上２０倍未満に限定しています。この限定は、単に容量を大きくすれば良いというものではなく、寄生容量とのバランスを考慮した上で最適な範囲を選択する必要があることを示唆しています。\n\n先行技術には、容量素子の容量値について具体的な記載はありません。仮に先行技術文献に容量素子の存在が示唆されていたとしても、寄生容量との関係性を考慮して、特定の範囲に限定するという着想を得ることは困難です。なぜなら、容量値を大きくしすぎると回路の応答速度が低下し、小さすぎるとデータ保持時間が短くなるというトレードオフが存在するため、最適な範囲を見出すためには実験的な検討が必要不可欠だからです。したがって、**Claim 2の追加限定は、単なる設計事項ではなく、当業者が容易に想到し得たことではありません。**\n\n### Claim 3の追加限定について\n\nClaim 3では、トランジスタの酸化物半導体層の結晶構造を特定のものに限定しています。すなわち、ｃ軸が被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、前記ｃ軸に垂直な方向から見て金属原子又は金属原子と酸素原子が層状に配列する結晶部を有する酸化物半導体を用いることを特定しています。\n\n先行技術は、単に酸化物半導体を用いることのみを規定しており、具体的な結晶構造については何ら言及していません。特定の結晶構造を有する酸化物半導体は、高い移動度や低いオフ電流といった優れた特性を示すことが知られていますが、その製造には高度な技術とノウハウが必要です。\n\n先行技術から、電源電圧の供給を停止させた場合であってもデータの保持を可能にするという本願発明の課題を認識し、その解決のために特定の結晶構造を有する酸化物半導体を用いることを想到することは、当業者であっても容易ではありません。なぜなら、酸化物半導体の結晶構造とトランジスタのオフ電流特性との関係は複雑であり、特定の結晶構造を選択することがデータ保持にどのように影響するかを予測することは困難だからです。したがって、**Claim 3の追加限定は、当業者が容易に想到し得たことではありません。**\n"
            },
            {
                "step": "2",
                "role": "審査官",
                "content": "### 【第1段階：Claim 1 (幹) の検証】\n\n1.  **技術分野の関連性と動機付け:**\n    * 本願発明(A)と先行技術(B)は、**技術分野が関連**していますか？\n        * はい、関連しています。両発明とも、半導体記憶装置に関するものであり、データの保持という共通の課題に取り組んでいます。\n    * 当業者が、Aの**技術課題**を解決するために、Bの技術を**適用または改良しようとする動機付け**（理由）は存在しますか？\n        * はい、存在します。Aの課題である「電源電圧の供給を停止させた場合であってもデータの保持を可能にすること」は、半導体記憶装置の低消費電力化という長年の課題と密接に関連しています。先行技術Bは、ゲートリークを抑制することでデータ保持特性を向上させる技術を開示しており、当業者は、このBの技術を適用または改良することで、Aの課題である低消費電力化、特に電源遮断時のデータ保持という課題解決に繋がるという動機付けを持ちます。Bにおいて酸化物半導体トランジスタを用いてデータ保持特性を向上させていることから、当業者はさらなるデータ保持特性の向上のために、酸化物半導体トランジスタに着目する動機付けがあると考えられます。\n\n2.  **構成要件の比較と容易性:**\n    * AとBの**差分（異なる点）**は何ですか？\n        * 主要な差分は、以下の点です。\n            * Aは、論理回路の出力電位を直接容量素子に書き込む構成であるのに対し、Bは選択回路と記憶回路を介して間接的に保持容量にデータを保持する構成である点。\n            * Aは、トランジスタのオフ電流値を具体的な数値(100zA以下)で限定している点。Bは、酸化物半導体を用いることのみを規定し、オフ電流値に関する具体的な言及はない点。\n    * その差分は、Bの技術や、その分野の**技術常識（周知技術）**に基づいて、当業者が**通常の創作能力（例：設計変更、材料の最適化、周知技術の組み合わせ）**を発揮すれば容易に到達できるものですか？\n        * AとBの回路構成の差分については、電源断時のデータ保持という課題を解決するために、より単純な回路構成を追求することは、当業者が通常の設計変更として当然に行うであろう事項であると考えられます。したがって、論理回路の出力電位を直接容量素子に書き込むという構成は、当業者が容易に想到し得たものと判断します。\n        * 一方、Aが特定するオフ電流値100zA以下という点は、酸化物半導体を用いたトランジスタの設計において、ただ単に酸化物半導体を用いるというだけでは達成できないことは明らかであり、材料選定、プロセス条件、トランジスタ構造等の最適化が必要となり、当業者が通常の創作能力を発揮して容易に到達できるとは言い難いです。\n\n3.  **効果の予測可能性:**\n    * Aの発明によって得られる効果は、Bや周知技術から**予測可能な範囲内（程度の差）**ですか？ それとも、**予測できない格別な効果**（異質な効果、顕著な効果）が生じていますか？\n        * トランジスタのオフ電流を低減することで、データ保持時間が長くなることは、当業者にとって予測可能な効果の範囲内です。しかしながら、100zA以下という極めて低いオフ電流を達成した場合に、どの程度のデータ保持時間が得られるか、消費電力がどの程度低減されるかについては、具体的なデータに基づいて評価する必要があります。もし、100zA以下のオフ電流によって、先行技術からは予測できないほどの顕著なデータ保持時間や低消費電力が実現されるのであれば、格別な効果があると評価できます。**（※ 明細書における効果の具体的な記載・データに依拠します。）**\n\n4.  **結論 (Claim 1):**\n    * 上記1〜3を総合的に考慮すると、Claim 1は、以下の理由により、**容易想到ではない**と判断します。\n        * AとBの回路構成の差分については、通常の設計変更として容易に想到可能であると考えられます。\n        * しかしながら、Aが特定するオフ電流値100zA以下という点は、先行技術Bから容易に想到できるものではなく、また、明細書に記載されている効果に基づいて判断すると、100zA以下のオフ電流によって、先行技術からは予測できないほどの顕著なデータ保持時間や低消費電力が実現されている可能性があり、格別な効果を有すると考えられるからです。\n        * ただし、効果が予測可能な範囲内である場合、容易想到であると判断が覆る可能性があります。\n\n---\n\n### 【第2段階：Claim 2以降 (枝葉) の検証】\n\n* **Claim 2（枝1）の検討:**\n    * この「追加限定」（容量素子の容量値が、入力端子に生じる寄生容量の容量値の１倍以上２０倍未満であること）自体は、その分野の**技術常識**や**周知の選択肢**（例：よく使われる材料、一般的な工程）に過ぎませんか？\n        * いいえ、技術常識や周知の選択肢とは言えません。容量素子の容量値は、回路の動作速度、消費電力、データ保持時間などに影響を与える重要なパラメータであり、特定の回路構成や用途に応じて最適化されるべきものです。寄生容量との関係を考慮した容量値の限定は、単なる設計事項ではなく、回路全体の特性を考慮した上で慎重に決定される必要があります。\n    * それをClaim 1（または先行技術）に適用することは**容易**ですか？ それにより**格別な効果**が生じますか？\n        * Claim 1（または先行技術）に適用することは、必ずしも容易とは言えません。容量素子の容量値の最適化は、他の回路パラメータとの複雑な相互作用を伴うため、実験的な検討やシミュレーションが必要となる場合があります。\n        * 容量値の最適化によって、データ保持時間、消費電力、動作速度などの特性を総合的に向上させることができれば、格別な効果が生じると言えます。**（※ 明細書における効果の具体的な記載・データに依拠します。）**\n    * 結論として、Claim 2は容易想到ですか？\n        * Claim 2は、以下の理由により、**容易想到ではない**と判断します。\n            * 容量素子の容量値の最適化は、技術常識や周知の選択肢とは言えず、回路全体の特性を考慮した上で慎重に決定される必要があります。\n            * 容量値の最適化によって、データ保持時間、消費電力、動作速度などの特性を総合的に向上させることができれば、格別な効果が生じると考えられるからです。\n            * ただし、効果が予測可能な範囲内である場合、容易想到であると判断が覆る可能性があります。\n\n* **Claim 3（枝2）の検討:**\n    * この「追加限定」（トランジスタの酸化物半導体層の結晶構造を特定のものに限定）自体は、その分野の**技術常識**や**周知の選択肢**（例：よく使われる材料、一般的な工程）に過ぎませんか？\n        * いいえ、技術常識や周知の選択肢とは言えません。酸化物半導体の結晶構造を特定のものに制御することは、高度な成膜技術や熱処理技術を要し、容易に実現できるものではありません。特定の結晶構造が、特定のトランジスタ特性（高い移動度、低いオフ電流など）をもたらすことは知られていますが、その関係は複雑であり、目的とする特性を得るためには、材料組成や成膜条件などを精密に制御する必要があります。\n    * それをClaim 1（または先行技術）に適用することは**容易**ですか？ それにより**格別な効果**が生じますか？\n        * Claim 1（または先行技術）に適用することは、容易ではありません。特定の結晶構造を有する酸化物半導体トランジスタを製造するためには、高度な技術とノウハウが必要であり、単なる設計変更では実現できません。\n        * 特定の結晶構造によって、トランジスタのオフ電流が著しく低減され、データ保持特性が飛躍的に向上するのであれば、格別な効果が生じると言えます。**（※ 明細書における効果の具体的な記載・データに依拠します。）**\n    * 結論として、Claim 3は容易想到ですか？\n        * Claim 3は、以下の理由により、**容易想到ではない**と判断します。\n            * 酸化物半導体の結晶構造を特定のものに制御することは、技術常識や周知の選択肢とは言えず、高度な技術とノウハウを要します。\n            * 特定の結晶構造によって、トランジスタのオフ電流が著しく低減され、データ保持特性が飛躍的に向上するのであれば、格別な効果が生じると考えられるからです。\n            * ただし、効果が予測可能な範囲内である場合、容易想到であると判断が覆る可能性があります。\n"
            },
            {
                "step": "3",
                "role": "主任審査官",
                "content": "## 判断項目\n\n### 1. Claim 1 (幹) の進歩性\n**判断:** 容易想到ではない\n**理由:** オフ電流100zA以下の限定は先行技術から容易に想到できず、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\n\n### 2. Claim 2 (枝1) の進歩性\n**判断:** 容易想到ではない\n**理由:** 容量値の最適化は技術常識とは言えず、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\n\n### 3. Claim 3 (枝2) の進歩性\n**判断:** 容易想到ではない\n**理由:** 特定の結晶構造の制御は容易ではなく、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\n\n### 4. 総合結論\nClaim 1, Claim 2, Claim 3はいずれも、オフ電流や容量値、結晶構造の具体的な限定が、単なる最適化ではなく、格別な効果をもたらす可能性があり、現時点では容易想到であるとは断定できない。ただし、**明細書に記載された効果を裏付ける具体的なデータ（実験結果、シミュレーション結果等）の提出を求め、それに基づいて再度進歩性を判断する**。効果が予測可能な範囲内である場合は、容易想到であると判断を覆す可能性がある。\n\n```json\n{\n  \"claim1\": {\n    \"inventive\": true,\n    \"reason\": \"オフ電流100zA以下の限定は先行技術から容易に想到できず、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\"\n  },\n  \"claim2\": {\n    \"inventive\": true,\n    \"reason\": \"容量値の最適化は技術常識とは言えず、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\"\n  },\n  \"claim3\": {\n    \"inventive\": true,\n    \"reason\": \"特定の結晶構造の制御は容易ではなく、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。\"\n  },\n  \"conclusion\": \"Claim 1, Claim 2, Claim 3はいずれも、オフ電流や容量値、結晶構造の具体的な限定が、単なる最適化ではなく、格別な効果をもたらす可能性があり、現時点では容易想到であるとは断定できない。ただし、明細書に記載された効果を裏付ける具体的なデータ（実験結果、シミュレーション結果等）の提出を求め、それに基づいて再度進歩性を判断する。効果が予測可能な範囲内である場合は、容易想到であると判断を覆す可能性がある。\"\n}\n```\n"
            }
        ],
        "inventiveness": {
            "claim1": {
                "inventive": true,
                "reason": "オフ電流100zA以下の限定は先行技術から容易に想到できず、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。"
            },
            "claim2": {
                "inventive": true,
                "reason": "容量値の最適化は技術常識とは言えず、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。"
            },
            "claim3": {
                "inventive": true,
                "reason": "特定の結晶構造の制御は容易ではなく、格別な効果の可能性もある。ただし、具体的な効果の立証が必要。"
            }
        },
        "prior_art_doc_number": "2016085783"
    }
]