<?xml version="1.0" encoding="utf-8"?>
<ipxact:component xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance">
  <ipxact:vendor>TUNI.fi</ipxact:vendor>
  <ipxact:library>ip.hw</ipxact:library>
  <ipxact:name>RGB_to_YUV</ipxact:name>
  <ipxact:version>1.0</ipxact:version>
  <ipxact:busInterfaces>
    <ipxact:busInterface>
      <ipxact:name>y_channel</ipxact:name>
      <ipxact:busType vendor="TUNI.fi" library="ip.hwp.ifc" name="catapult_channel" version="1.0" />
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="TUNI.fi" library="ip.hwp.ifc" name="catapult_channel.absDef" version="1.0" />
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>CHANNEL_DATA</ipxact:name>
                <ipxact:range>
                  <ipxact:left>7</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>oY_z</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>7</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>CHANNEL_VZ</ipxact:name>
                <ipxact:range>
                  <ipxact:left>0</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>oY_vz</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>0</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>CHANNEL_LZ</ipxact:name>
                <ipxact:range>
                  <ipxact:left>0</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>oY_lz</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>0</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master />
      <ipxact:connectionRequired>false</ipxact:connectionRequired>
      <ipxact:bitsInLau>8</ipxact:bitsInLau>
      <ipxact:endianness>little</ipxact:endianness>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>u_channel</ipxact:name>
      <ipxact:busType vendor="TUNI.fi" library="ip.hwp.ifc" name="catapult_channel" version="1.0" />
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="TUNI.fi" library="ip.hwp.ifc" name="catapult_channel.absDef" version="1.0" />
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>CHANNEL_DATA</ipxact:name>
                <ipxact:range>
                  <ipxact:left>7</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>oU_z</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>7</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>CHANNEL_VZ</ipxact:name>
                <ipxact:range>
                  <ipxact:left>0</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>oU_vz</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>0</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>CHANNEL_LZ</ipxact:name>
                <ipxact:range>
                  <ipxact:left>0</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>oU_lz</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>0</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master />
      <ipxact:connectionRequired>false</ipxact:connectionRequired>
      <ipxact:bitsInLau>8</ipxact:bitsInLau>
      <ipxact:endianness>little</ipxact:endianness>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>v_channel</ipxact:name>
      <ipxact:busType vendor="TUNI.fi" library="ip.hwp.ifc" name="catapult_channel" version="1.0" />
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="TUNI.fi" library="ip.hwp.ifc" name="catapult_channel.absDef" version="1.0" />
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>CHANNEL_DATA</ipxact:name>
                <ipxact:range>
                  <ipxact:left>7</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>oV_z</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>7</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>CHANNEL_VZ</ipxact:name>
                <ipxact:range>
                  <ipxact:left>0</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>oV_vz</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>0</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>CHANNEL_LZ</ipxact:name>
                <ipxact:range>
                  <ipxact:left>0</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>oV_lz</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>0</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master />
      <ipxact:connectionRequired>false</ipxact:connectionRequired>
      <ipxact:bitsInLau>8</ipxact:bitsInLau>
      <ipxact:endianness>little</ipxact:endianness>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>RGB_data</ipxact:name>
      <ipxact:busType vendor="TUNI.fi" library="ip.hwp.ifc" name="rgb_data" version="1.0" />
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="TUNI.fi" library="ip.hwp.ifc" name="rgb_data.absDef" version="1.0" />
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>OBLUE</ipxact:name>
                <ipxact:range>
                  <ipxact:left>11</ipxact:left>
                  <ipxact:right>4</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>iBlue_z</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>7</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>OGREEN</ipxact:name>
                <ipxact:range>
                  <ipxact:left>11</ipxact:left>
                  <ipxact:right>4</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>iGreen_z</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>7</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>ORED</ipxact:name>
                <ipxact:range>
                  <ipxact:left>11</ipxact:left>
                  <ipxact:right>4</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>iRed_z</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>7</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>ODVAL</ipxact:name>
                <ipxact:range>
                  <ipxact:left>0</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>iDval_z</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>0</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave />
      <ipxact:connectionRequired>false</ipxact:connectionRequired>
      <ipxact:bitsInLau>8</ipxact:bitsInLau>
      <ipxact:endianness>little</ipxact:endianness>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>clock_camera</ipxact:name>
      <ipxact:busType vendor="TUNI.fi" library="ip.hwp.ifc" name="clock_reset" version="1.0" />
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="TUNI.fi" library="ip.hwp.ifc" name="clock_reset.absDef" version="1.0" />
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>CLK</ipxact:name>
                <ipxact:range>
                  <ipxact:left>0</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>clk</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>0</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>RST_N</ipxact:name>
                <ipxact:range>
                  <ipxact:left>0</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>rst_n</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>0</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave />
      <ipxact:connectionRequired>false</ipxact:connectionRequired>
      <ipxact:bitsInLau>8</ipxact:bitsInLau>
      <ipxact:endianness>little</ipxact:endianness>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>yuv_ctrl</ipxact:name>
      <ipxact:busType vendor="TUNI.fi" library="ip.hwp.ifc" name="yuv_ctrl" version="1.0" />
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="TUNI.fi" library="ip.hwp.ifc" name="yuv_ctrl.absDef" version="1.0" />
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>ctrl</ipxact:name>
                <ipxact:range>
                  <ipxact:left>3</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>yuv_ctrl</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>3</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>done</ipxact:name>
                <ipxact:range>
                  <ipxact:left>0</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>write_done</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>0</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:slave />
      <ipxact:connectionRequired>false</ipxact:connectionRequired>
      <ipxact:bitsInLau>8</ipxact:bitsInLau>
      <ipxact:endianness>little</ipxact:endianness>
    </ipxact:busInterface>
    <ipxact:busInterface>
      <ipxact:name>CCD_data</ipxact:name>
      <ipxact:busType vendor="TUNI.fi" library="ip.hwp.ifc" name="ccd_data" version="1.0" />
      <ipxact:abstractionTypes>
        <ipxact:abstractionType>
          <ipxact:abstractionRef vendor="TUNI.fi" library="ip.hwp.ifc" name="ccd_data.absDef" version="1.0" />
          <ipxact:portMaps>
            <ipxact:portMap>
              <ipxact:logicalPort>
                <ipxact:name>IFVAL</ipxact:name>
                <ipxact:range>
                  <ipxact:left>0</ipxact:left>
                  <ipxact:right>0</ipxact:right>
                </ipxact:range>
              </ipxact:logicalPort>
              <ipxact:physicalPort>
                <ipxact:name>frame_valid</ipxact:name>
                <ipxact:partSelect>
                  <ipxact:range>
                    <ipxact:left>0</ipxact:left>
                    <ipxact:right>0</ipxact:right>
                  </ipxact:range>
                </ipxact:partSelect>
              </ipxact:physicalPort>
            </ipxact:portMap>
          </ipxact:portMaps>
        </ipxact:abstractionType>
      </ipxact:abstractionTypes>
      <ipxact:master />
      <ipxact:connectionRequired>false</ipxact:connectionRequired>
      <ipxact:bitsInLau>8</ipxact:bitsInLau>
      <ipxact:endianness>little</ipxact:endianness>
    </ipxact:busInterface>
  </ipxact:busInterfaces>
  <ipxact:model>
    <ipxact:views>
      <ipxact:view>
        <ipxact:name>flat</ipxact:name>
        <ipxact:envIdentifier>VHDL:Kactus2:</ipxact:envIdentifier>
        <ipxact:componentInstantiationRef>flat</ipxact:componentInstantiationRef>
      </ipxact:view>
    </ipxact:views>
    <ipxact:instantiations>
      <ipxact:componentInstantiation>
        <ipxact:name>flat</ipxact:name>
        <ipxact:language strict="false">vhdl</ipxact:language>
        <ipxact:moduleName>RGB_to_YUV</ipxact:moduleName>
        <ipxact:fileSetRef>
          <ipxact:localName>qip</ipxact:localName>
        </ipxact:fileSetRef>
        <ipxact:fileSetRef>
          <ipxact:localName>top_level</ipxact:localName>
        </ipxact:fileSetRef>
        <ipxact:vendorExtensions xmlns:kactus2="http://funbase.cs.TUNI.fi/">
          <kactus2:componentInstantiation>
            <ipxact:name>flat</ipxact:name>
          </kactus2:componentInstantiation>
        </ipxact:vendorExtensions>
      </ipxact:componentInstantiation>
    </ipxact:instantiations>
    <ipxact:ports>
      <ipxact:port>
        <ipxact:name>clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>iDval_z</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>iRed_z</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic_vector</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>iGreen_z</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic_vector</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>iBlue_z</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic_vector</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>oY_z</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic_vector</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>oY_vz</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>oY_lz</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>oU_z</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic_vector</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>oU_vz</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>oU_lz</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>oV_z</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic_vector</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>oV_vz</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>oV_lz</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>x_pixels</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic_vector</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
          <ipxact:drivers>
            <ipxact:driver>
              <ipxact:defaultValue>12'h320</ipxact:defaultValue>
            </ipxact:driver>
          </ipxact:drivers>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>y_pixels</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic_vector</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
          <ipxact:drivers>
            <ipxact:driver>
              <ipxact:defaultValue>12'h1E0</ipxact:defaultValue>
            </ipxact:driver>
          </ipxact:drivers>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>frame_valid</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>yuv_ctrl</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>in</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic_vector</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>write_done</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>out</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>0</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">std_logic</ipxact:typeName>
              <ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
              <ipxact:viewRef>flat</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
    </ipxact:ports>
  </ipxact:model>
  <ipxact:fileSets>
    <ipxact:fileSet>
      <ipxact:name>qip</ipxact:name>
      <ipxact:file>
        <ipxact:name>rgb_to_yuv.qip</ipxact:name>
        <ipxact:fileType user="quartusIpfile">user</ipxact:fileType>
        <ipxact:isIncludeFile externalDeclarations="false">false</ipxact:isIncludeFile>
      </ipxact:file>
    </ipxact:fileSet>
    <ipxact:fileSet>
      <ipxact:name>top_level</ipxact:name>
      <ipxact:file>
        <ipxact:name>rgb_to_yuv_top.vhd</ipxact:name>
        <ipxact:fileType>vhdlSource</ipxact:fileType>
        <ipxact:isIncludeFile externalDeclarations="false">false</ipxact:isIncludeFile>
      </ipxact:file>
    </ipxact:fileSet>
    <ipxact:fileSet>
      <ipxact:name>vqm_src</ipxact:name>
      <ipxact:file>
        <ipxact:name>rgb_to_yuv.vqm</ipxact:name>
        <ipxact:fileType user="vqm">user</ipxact:fileType>
        <ipxact:isIncludeFile externalDeclarations="false">false</ipxact:isIncludeFile>
      </ipxact:file>
    </ipxact:fileSet>
  </ipxact:fileSets>
  <ipxact:vendorExtensions xmlns:kactus2="http://funbase.cs.TUNI.fi/">
    <kactus2:kts_attributes>
      <kactus2:kts_productHier>Flat</kactus2:kts_productHier>
      <kactus2:kts_implementation>HW</kactus2:kts_implementation>
      <kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
    </kactus2:kts_attributes>
    <kactus2:author>sjovallp</kactus2:author>
    <kactus2:version>2,8,49,0</kactus2:version>
  </ipxact:vendorExtensions>
</ipxact:component>