TimeQuest Timing Analyzer report for pciusbtest
Tue Sep 11 17:12:08 2018
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'clk'
 53. Fast 1200mV 0C Model Hold: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Progagation Delay
 72. Minimum Progagation Delay
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Slow Corner Signal Integrity Metrics
 76. Fast Corner Signal Integrity Metrics
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; pciusbtest                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; pciusbtest.sdc ; OK     ; Tue Sep 11 17:10:12 2018 ;
+----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 11.111 ; 90.0 MHz  ; 0.000 ; 5.555 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 136.04 MHz ; 136.04 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 3.760 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.371 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 5.151 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                             ;
+-------+---------------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.760 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.468     ; 6.901      ;
; 3.881 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.492     ; 6.756      ;
; 3.885 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.492     ; 6.752      ;
; 4.009 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.458     ; 6.662      ;
; 4.018 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.067     ; 7.044      ;
; 4.033 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.067     ; 7.029      ;
; 4.036 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.468     ; 6.625      ;
; 4.090 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.469     ; 6.570      ;
; 4.094 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.469     ; 6.566      ;
; 4.132 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.469     ; 6.528      ;
; 4.138 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[24] ; clk          ; clk         ; 11.111       ; -0.467     ; 6.524      ;
; 4.167 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.481     ; 6.481      ;
; 4.168 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[29] ; clk          ; clk         ; 11.111       ; -0.463     ; 6.498      ;
; 4.173 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.458     ; 6.498      ;
; 4.199 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.067     ; 6.863      ;
; 4.203 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.068     ; 6.858      ;
; 4.218 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.068     ; 6.843      ;
; 4.265 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.291     ; 6.573      ;
; 4.267 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.057     ; 6.805      ;
; 4.282 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.057     ; 6.790      ;
; 4.285 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.458     ; 6.386      ;
; 4.291 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[24] ; clk          ; clk         ; 11.111       ; -0.467     ; 6.371      ;
; 4.326 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[13] ; clk          ; clk         ; 11.111       ; -0.463     ; 6.340      ;
; 4.326 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[21] ; clk          ; clk         ; 11.111       ; -0.463     ; 6.340      ;
; 4.326 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.081     ; 6.722      ;
; 4.339 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[16] ; clk          ; clk         ; 11.111       ; -0.466     ; 6.324      ;
; 4.339 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[17] ; clk          ; clk         ; 11.111       ; -0.466     ; 6.324      ;
; 4.339 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.067     ; 6.723      ;
; 4.345 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[29] ; clk          ; clk         ; 11.111       ; -0.463     ; 6.321      ;
; 4.376 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.458     ; 6.295      ;
; 4.384 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.068     ; 6.677      ;
; 4.387 ; PCI_target_controller:b2v_inst4|in_adress[4]            ; PCI_io:b2v_inst8|out_addr_data_reg[6]  ; clk          ; clk         ; 11.111       ; -0.074     ; 6.668      ;
; 4.392 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.469     ; 6.268      ;
; 4.392 ; PCI_target_controller:b2v_inst4|in_adress[3]            ; PCI_io:b2v_inst8|out_addr_data_reg[6]  ; clk          ; clk         ; 11.111       ; -0.074     ; 6.663      ;
; 4.411 ; PCI_target_controller:b2v_inst4|in_adress[4]            ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.074     ; 6.644      ;
; 4.413 ; PCI_target_controller:b2v_inst4|in_adress[4]            ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.074     ; 6.642      ;
; 4.416 ; PCI_target_controller:b2v_inst4|in_adress[3]            ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.074     ; 6.639      ;
; 4.417 ; PCI_target_controller:b2v_inst4|in_adress[4]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.074     ; 6.638      ;
; 4.418 ; PCI_target_controller:b2v_inst4|in_adress[3]            ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.074     ; 6.637      ;
; 4.419 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.458     ; 6.252      ;
; 4.422 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[24] ; clk          ; clk         ; 11.111       ; -0.080     ; 6.627      ;
; 4.422 ; PCI_target_controller:b2v_inst4|in_adress[3]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.074     ; 6.633      ;
; 4.431 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.057     ; 6.641      ;
; 4.442 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[29] ; clk          ; clk         ; 11.111       ; -0.463     ; 6.224      ;
; 4.443 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[12] ; clk          ; clk         ; 11.111       ; -0.491     ; 6.195      ;
; 4.446 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.057     ; 6.626      ;
; 4.448 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.057     ; 6.624      ;
; 4.449 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.458     ; 6.222      ;
; 4.450 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.292     ; 6.387      ;
; 4.454 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[16] ; clk          ; clk         ; 11.111       ; -0.466     ; 6.209      ;
; 4.463 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.458     ; 6.208      ;
; 4.472 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[4]  ; clk          ; clk         ; 11.111       ; -0.102     ; 6.555      ;
; 4.472 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[12] ; clk          ; clk         ; 11.111       ; -0.081     ; 6.576      ;
; 4.479 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.469     ; 6.181      ;
; 4.479 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.469     ; 6.181      ;
; 4.483 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MCR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.091     ; 6.555      ;
; 4.486 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[28] ; clk          ; clk         ; 11.111       ; -0.079     ; 6.564      ;
; 4.486 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.491     ; 6.152      ;
; 4.492 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[16] ; clk          ; clk         ; 11.111       ; -0.466     ; 6.171      ;
; 4.495 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[6]  ; clk          ; clk         ; 11.111       ; -0.469     ; 6.165      ;
; 4.503 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[13] ; clk          ; clk         ; 11.111       ; -0.463     ; 6.163      ;
; 4.503 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[21] ; clk          ; clk         ; 11.111       ; -0.463     ; 6.163      ;
; 4.514 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.281     ; 6.334      ;
; 4.524 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_READ ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.068     ; 6.537      ;
; 4.526 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.469     ; 6.134      ;
; 4.527 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.492     ; 6.110      ;
; 4.531 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[27] ; clk          ; clk         ; 11.111       ; -0.485     ; 6.113      ;
; 4.538 ; PCI_target_controller:b2v_inst4|in_adress[8]            ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.050     ; 6.541      ;
; 4.550 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.068     ; 6.511      ;
; 4.550 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.068     ; 6.511      ;
; 4.551 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IER_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.067     ; 6.511      ;
; 4.556 ; COM_controller_16C550:b2v_inst9|RBR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.095     ; 6.478      ;
; 4.565 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.068     ; 6.496      ;
; 4.565 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.068     ; 6.496      ;
; 4.575 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.071     ; 6.483      ;
; 4.578 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[10] ; clk          ; clk         ; 11.111       ; -0.468     ; 6.083      ;
; 4.588 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_READ ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.057     ; 6.484      ;
; 4.595 ; PCI_target_controller:b2v_inst4|is_BAR1_DEVICE1_address ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.071     ; 6.463      ;
; 4.600 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[13] ; clk          ; clk         ; 11.111       ; -0.463     ; 6.066      ;
; 4.600 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[21] ; clk          ; clk         ; 11.111       ; -0.463     ; 6.066      ;
; 4.612 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.057     ; 6.460      ;
; 4.620 ; PCI_target_controller:b2v_inst4|in_adress[6]            ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.469     ; 6.040      ;
; 4.623 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[16] ; clk          ; clk         ; 11.111       ; -0.079     ; 6.427      ;
; 4.631 ; PCI_target_controller:b2v_inst4|in_adress[6]            ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.469     ; 6.029      ;
; 4.641 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[19] ; clk          ; clk         ; 11.111       ; -0.491     ; 5.997      ;
; 4.641 ; COM_controller_16C550:b2v_inst9|IER_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.520     ; 5.968      ;
; 4.652 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[11] ; clk          ; clk         ; 11.111       ; -0.489     ; 5.988      ;
; 4.660 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.468     ; 6.001      ;
; 4.668 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MCR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.092     ; 6.369      ;
; 4.672 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[12] ; clk          ; clk         ; 11.111       ; -0.468     ; 5.989      ;
; 4.672 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LCR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.091     ; 6.366      ;
; 4.677 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.057     ; 6.395      ;
; 4.678 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.281     ; 6.170      ;
; 4.687 ; PCI_target_controller:b2v_inst4|in_adress[6]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.469     ; 5.973      ;
; 4.692 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.057     ; 6.380      ;
; 4.695 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[17] ; clk          ; clk         ; 11.111       ; -0.489     ; 5.945      ;
; 4.695 ; PCI_target_controller:b2v_inst4|in_adress[5]            ; PCI_io:b2v_inst8|out_addr_data_reg[6]  ; clk          ; clk         ; 11.111       ; -0.074     ; 6.360      ;
; 4.695 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.458     ; 5.976      ;
; 4.702 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[18] ; clk          ; clk         ; 11.111       ; -0.491     ; 5.936      ;
; 4.708 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[18] ; clk          ; clk         ; 11.111       ; -0.468     ; 5.953      ;
+-------+---------------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.371 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.033      ;
; 0.374 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.036      ;
; 0.395 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                                                                           ; clk          ; clk         ; 0.000        ; 0.088      ; 0.669      ;
; 0.395 ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                        ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.669      ;
; 0.412 ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_END                   ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_END                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_END                   ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_END                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.416 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.674      ;
; 0.439 ; data_ready[0]                                                           ; data_ready[1]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.696      ;
; 0.474 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.731      ;
; 0.667 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.924      ;
; 0.677 ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_READ                  ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_END                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.934      ;
; 0.690 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.947      ;
; 0.695 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.952      ;
; 0.700 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.362      ;
; 0.722 ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                        ; PCI_target_controller:b2v_inst4|cs_state.CS_READ                                                                             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.996      ;
; 0.736 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.398      ;
; 0.779 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.358      ; 1.359      ;
; 0.781 ; LPT_controller_82550:b2v_inst1|PSR_LPT1[7]                              ; PCI_io:b2v_inst8|out_addr_data_reg[23]                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.039      ;
; 0.793 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.358      ; 1.373      ;
; 0.821 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.078      ;
; 0.835 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                     ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_WRITE                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.092      ;
; 0.915 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_target_controller:b2v_inst4|cs_state.CS_READ                                                                             ; clk          ; clk         ; 0.000        ; 0.492      ; 1.593      ;
; 0.921 ; PCI_target_controller:b2v_inst4|in_adress[10]                           ; PCI_target_controller:b2v_inst4|is_CS_DEVICE0                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.178      ;
; 0.923 ; PCI_target_controller:b2v_inst4|in_adress[10]                           ; PCI_target_controller:b2v_inst4|is_CS_DEVICE2                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.180      ;
; 0.924 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.358      ; 1.504      ;
; 0.932 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|in_adress[14]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.190      ;
; 0.935 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|in_adress[11]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.193      ;
; 0.937 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|in_adress[9]                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.195      ;
; 0.937 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|in_adress[12]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.195      ;
; 0.938 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[23]                                                                   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.219      ;
; 0.943 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[10]                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.201      ;
; 0.945 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|in_adress[15]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.203      ;
; 0.962 ; PCI_target_controller:b2v_inst4|in_command[0]                           ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_READ                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.218      ;
; 0.962 ; PCI_target_controller:b2v_inst4|in_command[0]                           ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PXR_READ                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.218      ;
; 0.971 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.227      ;
; 0.990 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.248      ;
; 0.993 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.251      ;
; 1.001 ; LPT_controller_82550:b2v_inst1|control                                  ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[24]                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.258      ;
; 1.018 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PIR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.334     ; 0.870      ;
; 1.018 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PDR_WRITE                                                                      ; clk          ; clk         ; 0.000        ; -0.334     ; 0.870      ;
; 1.019 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PSR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.334     ; 0.871      ;
; 1.019 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_WRITE                                                                      ; clk          ; clk         ; 0.000        ; -0.334     ; 0.871      ;
; 1.027 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.284      ;
; 1.036 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.038 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[9]                                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.048 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                                                                             ; clk          ; clk         ; 0.000        ; 0.492      ; 1.726      ;
; 1.057 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.319      ;
; 1.068 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.358      ; 1.648      ;
; 1.090 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[31]                                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.346      ;
; 1.104 ; PCI_target_controller:b2v_inst4|in_adress[3]                            ; PCI_io:b2v_inst8|out_addr_data_reg[27]                                                                                       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.365      ;
; 1.135 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.393      ;
; 1.147 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.334     ; 0.999      ;
; 1.147 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[31]                                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.403      ;
; 1.148 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.406      ;
; 1.152 ; LPT_controller_82550:b2v_inst1|control                                  ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[7]                                                                    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.414      ;
; 1.152 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PXR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.334     ; 1.004      ;
; 1.153 ; LPT_controller_82550:b2v_inst1|control                                  ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[6]                                                                    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.415      ;
; 1.157 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.419      ;
; 1.158 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[25]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.161 ; PCI_target_controller:b2v_inst4|in_adress[11]                           ; PCI_target_controller:b2v_inst4|is_CS_DEVICE0                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.418      ;
; 1.163 ; PCI_target_controller:b2v_inst4|in_adress[11]                           ; PCI_target_controller:b2v_inst4|is_CS_DEVICE2                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.420      ;
; 1.163 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[27]                                                                   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.450      ;
; 1.167 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.423      ;
; 1.170 ; PCI_target_controller:b2v_inst4|in_adress[5]                            ; PCI_io:b2v_inst8|out_addr_data_reg[27]                                                                                       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.431      ;
; 1.173 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                     ; COM_controller_16C550:b2v_inst9|com_state.COMF_FCR_WRITE                                                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.428      ;
; 1.174 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                     ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ                                                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.429      ;
; 1.177 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.435      ;
; 1.181 ; PCI_target_controller:b2v_inst4|in_command[0]                           ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ                                                                      ; clk          ; clk         ; 0.000        ; 0.292      ; 1.659      ;
; 1.183 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[8]                                                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.445      ;
; 1.184 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.446      ;
; 1.190 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[10]                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.448      ;
; 1.192 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|in_adress[15]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.450      ;
; 1.195 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                     ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ                                                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.450      ;
; 1.195 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|in_adress[12]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.453      ;
; 1.196 ; PCI_target_controller:b2v_inst4|in_adress[8]                            ; PCI_target_controller:b2v_inst4|is_CS_DEVICE0                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.453      ;
; 1.197 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|in_adress[11]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.455      ;
; 1.198 ; PCI_target_controller:b2v_inst4|in_adress[8]                            ; PCI_target_controller:b2v_inst4|is_CS_DEVICE2                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.455      ;
; 1.198 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|in_adress[9]                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.456      ;
; 1.203 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.461      ;
; 1.203 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|in_adress[14]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.461      ;
; 1.206 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.464      ;
; 1.207 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.465      ;
; 1.207 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.465      ;
; 1.209 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.467      ;
; 1.210 ; PCI_target_controller:b2v_inst4|in_command[0]                           ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_READ                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.477      ;
; 1.212 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.470      ;
; 1.219 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.477      ;
; 1.226 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.482      ;
; 1.228 ; PCI_target_controller:b2v_inst4|in_command[0]                           ; PCI_target_controller:b2v_inst4|cs_state.CS_READ                                                                             ; clk          ; clk         ; 0.000        ; 0.492      ; 1.906      ;
; 1.228 ; PCI_target_controller:b2v_inst4|in_adress[10]                           ; PCI_target_controller:b2v_inst4|is_CS_DEVICE3                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.485      ;
; 1.229 ; PCI_target_controller:b2v_inst4|in_adress[10]                           ; PCI_target_controller:b2v_inst4|is_CS_DEVICE1                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.486      ;
; 1.234 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[24]              ; PCI_io:b2v_inst8|out_addr_data_reg[24]                                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.491      ;
; 1.234 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[1]                   ; COM_controller_16C550:b2v_inst9|LSR_COM1[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.547      ; 1.967      ;
; 1.238 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[1]                   ; COM_controller_16C550:b2v_inst9|LSR_COM1[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.547      ; 1.971      ;
; 1.244 ; PCI_target_controller:b2v_inst4|cs_state.CS_LAT_INTERRUPT_WRITE_DEVICE1 ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 1.498      ;
; 1.244 ; PCI_target_controller:b2v_inst4|cs_state.CS_LAT_INTERRUPT_WRITE_DEVICE1 ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 1.498      ;
+-------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 5.151 ; 5.386        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 5.152 ; 5.387        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 5.152 ; 5.387        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_we_reg       ;
; 5.154 ; 5.389        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 5.170 ; 5.405        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 5.266 ; 5.454        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                                                                           ;
; 5.266 ; 5.454        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                                                                             ;
; 5.266 ; 5.454        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|cs_state.CS_READ                                                                             ;
; 5.268 ; 5.456        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[0]                                                                                  ;
; 5.268 ; 5.456        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[2]                                                                                  ;
; 5.268 ; 5.456        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[3]                                                                                  ;
; 5.268 ; 5.456        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[4]                                                                                  ;
; 5.268 ; 5.456        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[7]                                                                                  ;
; 5.269 ; 5.457        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[7]                                                                                  ;
; 5.277 ; 5.465        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_4_DEVICE0[5]                                                                    ;
; 5.277 ; 5.465        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_4_DEVICE0[6]                                                                    ;
; 5.277 ; 5.465        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[0]                                                                 ;
; 5.277 ; 5.465        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[3]                                                                 ;
; 5.277 ; 5.465        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[4]                                                                 ;
; 5.277 ; 5.465        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[5]                                                                 ;
; 5.277 ; 5.465        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[6]                                                                 ;
; 5.277 ; 5.465        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[8]                                                                 ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[0]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[1]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[2]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[4]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[6]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLM_COM1[0]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLM_COM1[1]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLM_COM1[2]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLM_COM1[4]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                                                                        ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]                                                                        ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                                                                        ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                                                                        ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                                                                               ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[4]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[5]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[7]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|RBR_COM1[5]                                                                                  ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_READ                                                                      ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_WRITE                                                                     ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ                                                                      ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_WRITE                                                                     ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_FCR_WRITE                                                                     ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                                                                          ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_IER_READ                                                                      ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_IER_WRITE                                                                     ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ                                                                      ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ                                                                      ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_WRITE                                                                      ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[0]                                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[1]                                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[2]                                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[3]                                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[4]                                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[5]                                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PSR_LPT1[3]                                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PSR_LPT1[4]                                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PSR_LPT1[6]                                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|control                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_READ                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_WRITE                                                                      ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PDR_WRITE                                                                      ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PIR_READ                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PSR_READ                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PXR_READ                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[0]                                                                                        ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[10]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[11]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[12]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[14]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[16]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[17]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[18]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[1]                                                                                        ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[20]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[22]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[24]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[25]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[26]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[27]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[28]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[2]                                                                                        ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[30]                                                                                       ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[3]                                                                                        ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[6]                                                                                        ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[8]                                                                                        ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[9]                                                                                        ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[0]                                                                    ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[12]                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[13]                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[14]                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[15]                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[16]                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[17]                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[22]                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[23]                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[24]                                                                   ;
; 5.278 ; 5.466        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[25]                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; clk        ; 2.381 ; 2.785 ; Rise       ; clk             ;
; BUSY      ; clk        ; 3.019 ; 3.457 ; Rise       ; clk             ;
; ERR       ; clk        ; 1.964 ; 2.332 ; Rise       ; clk             ;
; PE        ; clk        ; 2.206 ; 2.568 ; Rise       ; clk             ;
; SELT      ; clk        ; 2.266 ; 2.604 ; Rise       ; clk             ;
; ad[*]     ; clk        ; 7.044 ; 7.498 ; Rise       ; clk             ;
;  ad[0]    ; clk        ; 5.172 ; 5.479 ; Rise       ; clk             ;
;  ad[1]    ; clk        ; 5.760 ; 6.183 ; Rise       ; clk             ;
;  ad[2]    ; clk        ; 5.756 ; 6.108 ; Rise       ; clk             ;
;  ad[3]    ; clk        ; 5.650 ; 6.001 ; Rise       ; clk             ;
;  ad[4]    ; clk        ; 5.549 ; 5.733 ; Rise       ; clk             ;
;  ad[5]    ; clk        ; 5.964 ; 6.318 ; Rise       ; clk             ;
;  ad[6]    ; clk        ; 4.655 ; 5.085 ; Rise       ; clk             ;
;  ad[7]    ; clk        ; 5.162 ; 5.540 ; Rise       ; clk             ;
;  ad[8]    ; clk        ; 5.565 ; 6.042 ; Rise       ; clk             ;
;  ad[9]    ; clk        ; 5.901 ; 6.189 ; Rise       ; clk             ;
;  ad[10]   ; clk        ; 6.836 ; 7.184 ; Rise       ; clk             ;
;  ad[11]   ; clk        ; 5.774 ; 6.153 ; Rise       ; clk             ;
;  ad[12]   ; clk        ; 6.244 ; 6.551 ; Rise       ; clk             ;
;  ad[13]   ; clk        ; 5.857 ; 6.249 ; Rise       ; clk             ;
;  ad[14]   ; clk        ; 6.307 ; 6.601 ; Rise       ; clk             ;
;  ad[15]   ; clk        ; 5.730 ; 6.163 ; Rise       ; clk             ;
;  ad[16]   ; clk        ; 5.917 ; 6.387 ; Rise       ; clk             ;
;  ad[17]   ; clk        ; 5.040 ; 5.480 ; Rise       ; clk             ;
;  ad[18]   ; clk        ; 6.708 ; 7.115 ; Rise       ; clk             ;
;  ad[19]   ; clk        ; 5.398 ; 5.774 ; Rise       ; clk             ;
;  ad[20]   ; clk        ; 6.051 ; 6.443 ; Rise       ; clk             ;
;  ad[21]   ; clk        ; 5.871 ; 6.246 ; Rise       ; clk             ;
;  ad[22]   ; clk        ; 5.419 ; 5.807 ; Rise       ; clk             ;
;  ad[23]   ; clk        ; 6.670 ; 7.095 ; Rise       ; clk             ;
;  ad[24]   ; clk        ; 6.361 ; 6.786 ; Rise       ; clk             ;
;  ad[25]   ; clk        ; 6.615 ; 7.051 ; Rise       ; clk             ;
;  ad[26]   ; clk        ; 7.044 ; 7.498 ; Rise       ; clk             ;
;  ad[27]   ; clk        ; 6.214 ; 6.603 ; Rise       ; clk             ;
;  ad[28]   ; clk        ; 6.561 ; 6.970 ; Rise       ; clk             ;
;  ad[29]   ; clk        ; 5.581 ; 5.944 ; Rise       ; clk             ;
;  ad[30]   ; clk        ; 5.863 ; 6.219 ; Rise       ; clk             ;
;  ad[31]   ; clk        ; 5.551 ; 5.907 ; Rise       ; clk             ;
; cbe[*]    ; clk        ; 7.669 ; 8.004 ; Rise       ; clk             ;
;  cbe[0]   ; clk        ; 7.669 ; 8.004 ; Rise       ; clk             ;
;  cbe[1]   ; clk        ; 7.364 ; 7.814 ; Rise       ; clk             ;
;  cbe[2]   ; clk        ; 7.148 ; 7.525 ; Rise       ; clk             ;
;  cbe[3]   ; clk        ; 7.435 ; 7.847 ; Rise       ; clk             ;
; frame     ; clk        ; 4.015 ; 4.435 ; Rise       ; clk             ;
; idsel     ; clk        ; 2.965 ; 3.415 ; Rise       ; clk             ;
; irdy      ; clk        ; 8.069 ; 8.439 ; Rise       ; clk             ;
; reset     ; clk        ; 4.779 ; 5.162 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ACK       ; clk        ; -1.933 ; -2.337 ; Rise       ; clk             ;
; BUSY      ; clk        ; -2.554 ; -2.971 ; Rise       ; clk             ;
; ERR       ; clk        ; -1.532 ; -1.901 ; Rise       ; clk             ;
; PE        ; clk        ; -1.736 ; -2.099 ; Rise       ; clk             ;
; SELT      ; clk        ; -1.822 ; -2.163 ; Rise       ; clk             ;
; ad[*]     ; clk        ; -1.793 ; -2.186 ; Rise       ; clk             ;
;  ad[0]    ; clk        ; -2.523 ; -2.870 ; Rise       ; clk             ;
;  ad[1]    ; clk        ; -2.921 ; -3.288 ; Rise       ; clk             ;
;  ad[2]    ; clk        ; -2.549 ; -2.877 ; Rise       ; clk             ;
;  ad[3]    ; clk        ; -2.356 ; -2.753 ; Rise       ; clk             ;
;  ad[4]    ; clk        ; -2.901 ; -3.127 ; Rise       ; clk             ;
;  ad[5]    ; clk        ; -3.345 ; -3.656 ; Rise       ; clk             ;
;  ad[6]    ; clk        ; -1.793 ; -2.195 ; Rise       ; clk             ;
;  ad[7]    ; clk        ; -1.815 ; -2.186 ; Rise       ; clk             ;
;  ad[8]    ; clk        ; -2.422 ; -2.829 ; Rise       ; clk             ;
;  ad[9]    ; clk        ; -2.093 ; -2.416 ; Rise       ; clk             ;
;  ad[10]   ; clk        ; -2.182 ; -2.522 ; Rise       ; clk             ;
;  ad[11]   ; clk        ; -2.237 ; -2.636 ; Rise       ; clk             ;
;  ad[12]   ; clk        ; -2.158 ; -2.538 ; Rise       ; clk             ;
;  ad[13]   ; clk        ; -3.031 ; -3.421 ; Rise       ; clk             ;
;  ad[14]   ; clk        ; -2.433 ; -2.795 ; Rise       ; clk             ;
;  ad[15]   ; clk        ; -2.225 ; -2.697 ; Rise       ; clk             ;
;  ad[16]   ; clk        ; -2.635 ; -3.026 ; Rise       ; clk             ;
;  ad[17]   ; clk        ; -2.678 ; -3.080 ; Rise       ; clk             ;
;  ad[18]   ; clk        ; -3.052 ; -3.455 ; Rise       ; clk             ;
;  ad[19]   ; clk        ; -3.047 ; -3.483 ; Rise       ; clk             ;
;  ad[20]   ; clk        ; -2.635 ; -3.046 ; Rise       ; clk             ;
;  ad[21]   ; clk        ; -3.160 ; -3.551 ; Rise       ; clk             ;
;  ad[22]   ; clk        ; -2.838 ; -3.255 ; Rise       ; clk             ;
;  ad[23]   ; clk        ; -2.723 ; -3.189 ; Rise       ; clk             ;
;  ad[24]   ; clk        ; -2.415 ; -2.843 ; Rise       ; clk             ;
;  ad[25]   ; clk        ; -3.397 ; -3.823 ; Rise       ; clk             ;
;  ad[26]   ; clk        ; -3.246 ; -3.670 ; Rise       ; clk             ;
;  ad[27]   ; clk        ; -2.507 ; -2.932 ; Rise       ; clk             ;
;  ad[28]   ; clk        ; -3.478 ; -3.853 ; Rise       ; clk             ;
;  ad[29]   ; clk        ; -3.141 ; -3.503 ; Rise       ; clk             ;
;  ad[30]   ; clk        ; -2.245 ; -2.636 ; Rise       ; clk             ;
;  ad[31]   ; clk        ; -2.336 ; -2.705 ; Rise       ; clk             ;
; cbe[*]    ; clk        ; -1.962 ; -2.325 ; Rise       ; clk             ;
;  cbe[0]   ; clk        ; -2.186 ; -2.529 ; Rise       ; clk             ;
;  cbe[1]   ; clk        ; -2.302 ; -2.738 ; Rise       ; clk             ;
;  cbe[2]   ; clk        ; -1.962 ; -2.325 ; Rise       ; clk             ;
;  cbe[3]   ; clk        ; -2.322 ; -2.729 ; Rise       ; clk             ;
; frame     ; clk        ; -2.156 ; -2.540 ; Rise       ; clk             ;
; idsel     ; clk        ; -2.518 ; -2.957 ; Rise       ; clk             ;
; irdy      ; clk        ; -1.982 ; -2.400 ; Rise       ; clk             ;
; reset     ; clk        ; -4.364 ; -4.705 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AFD          ; clk        ; 6.399  ; 6.447  ; Rise       ; clk             ;
; INIT         ; clk        ; 6.542  ; 6.520  ; Rise       ; clk             ;
; LPT_DATA[*]  ; clk        ; 7.727  ; 7.601  ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 6.207  ; 6.209  ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 6.179  ; 6.189  ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 6.199  ; 6.226  ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 6.441  ; 6.487  ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 6.606  ; 6.615  ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 7.727  ; 7.601  ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 6.526  ; 6.530  ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 6.695  ; 6.773  ; Rise       ; clk             ;
; RTS          ; clk        ; 6.152  ; 6.201  ; Rise       ; clk             ;
; SIN          ; clk        ; 7.502  ; 7.460  ; Rise       ; clk             ;
; STROBE       ; clk        ; 7.404  ; 7.407  ; Rise       ; clk             ;
; ad[*]        ; clk        ; 8.424  ; 8.504  ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 6.219  ; 6.229  ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 6.215  ; 6.211  ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 6.266  ; 6.230  ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 6.176  ; 6.164  ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 6.191  ; 6.173  ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 6.255  ; 6.253  ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 6.545  ; 6.556  ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 6.664  ; 6.736  ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 7.538  ; 7.672  ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 6.516  ; 6.532  ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 6.435  ; 6.413  ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 6.426  ; 6.460  ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 6.783  ; 6.794  ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 6.768  ; 6.786  ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 6.971  ; 6.957  ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 6.600  ; 6.634  ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 6.614  ; 6.639  ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 6.228  ; 6.237  ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 6.532  ; 6.510  ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 7.311  ; 7.399  ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 6.508  ; 6.471  ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 6.596  ; 6.652  ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 7.052  ; 7.126  ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 7.921  ; 8.063  ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 7.460  ; 7.443  ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 7.637  ; 7.722  ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 7.284  ; 7.205  ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 7.153  ; 7.146  ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 6.641  ; 6.708  ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 7.393  ; 7.324  ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 8.424  ; 8.504  ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 6.791  ; 6.774  ; Rise       ; clk             ;
; devsel       ; clk        ; 11.989 ; 12.038 ; Rise       ; clk             ;
; inta         ; clk        ; 11.830 ; 11.650 ; Rise       ; clk             ;
; trdy         ; clk        ; 6.891  ; 6.878  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AFD          ; clk        ; 6.252  ; 6.299  ; Rise       ; clk             ;
; INIT         ; clk        ; 6.390  ; 6.368  ; Rise       ; clk             ;
; LPT_DATA[*]  ; clk        ; 6.040  ; 6.051  ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 6.067  ; 6.071  ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 6.040  ; 6.051  ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 6.060  ; 6.087  ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 6.292  ; 6.337  ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 6.451  ; 6.461  ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 7.585  ; 7.461  ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 6.374  ; 6.379  ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 6.536  ; 6.612  ; Rise       ; clk             ;
; RTS          ; clk        ; 6.014  ; 6.062  ; Rise       ; clk             ;
; SIN          ; clk        ; 7.369  ; 7.326  ; Rise       ; clk             ;
; STROBE       ; clk        ; 7.217  ; 7.221  ; Rise       ; clk             ;
; ad[*]        ; clk        ; 6.041  ; 6.029  ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 6.083  ; 6.092  ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 6.079  ; 6.074  ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 6.127  ; 6.092  ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 6.041  ; 6.029  ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 6.055  ; 6.037  ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 6.115  ; 6.113  ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 6.394  ; 6.405  ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 6.509  ; 6.577  ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 7.400  ; 7.532  ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 6.367  ; 6.383  ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 6.286  ; 6.264  ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 6.278  ; 6.310  ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 6.621  ; 6.631  ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 6.606  ; 6.623  ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 6.801  ; 6.787  ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 6.446  ; 6.477  ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 6.458  ; 6.481  ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 6.088  ; 6.096  ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 6.379  ; 6.358  ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 7.127  ; 7.211  ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 6.357  ; 6.320  ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 6.441  ; 6.493  ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 6.880  ; 6.949  ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 7.768  ; 7.907  ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 7.272  ; 7.254  ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 7.442  ; 7.522  ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 7.103  ; 7.026  ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 6.977  ; 6.970  ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 6.485  ; 6.548  ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 7.205  ; 7.139  ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 8.251  ; 8.330  ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 6.631  ; 6.614  ; Rise       ; clk             ;
; devsel       ; clk        ; 10.327 ; 10.511 ; Rise       ; clk             ;
; inta         ; clk        ; 7.083  ; 7.017  ; Rise       ; clk             ;
; trdy         ; clk        ; 6.724  ; 6.713  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; irdy       ; devsel      ; 10.278 ;       ;       ; 10.778 ;
; reset      ; led2        ;        ; 6.141 ; 6.486 ;        ;
+------------+-------------+--------+-------+-------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; irdy       ; devsel      ; 10.031 ;       ;       ; 10.520 ;
; reset      ; led2        ;        ; 6.012 ; 6.344 ;        ;
+------------+-------------+--------+-------+-------+--------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 6.525  ; 6.525  ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 6.525  ; 6.525  ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 6.525  ; 6.525  ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 6.821  ; 6.821  ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 6.821  ; 6.821  ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 6.796  ; 6.796  ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 7.036  ; 7.036  ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 7.039  ; 7.039  ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 7.039  ; 7.039  ; Rise       ; clk             ;
; ad[*]        ; clk        ; 8.276  ; 8.276  ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 9.443  ; 9.443  ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 9.443  ; 9.443  ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 9.736  ; 9.736  ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 9.736  ; 9.736  ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 9.198  ; 9.198  ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 9.233  ; 9.233  ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 9.233  ; 9.233  ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 9.243  ; 9.243  ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 9.236  ; 9.236  ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 9.246  ; 9.246  ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 8.929  ; 8.929  ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 8.939  ; 8.939  ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 8.915  ; 8.915  ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 8.579  ; 8.579  ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 8.569  ; 8.569  ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 8.796  ; 8.796  ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 8.276  ; 8.276  ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 8.276  ; 8.276  ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 8.313  ; 8.313  ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 8.313  ; 8.313  ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 8.313  ; 8.313  ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 8.839  ; 8.839  ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 8.839  ; 8.839  ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 9.394  ; 9.394  ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 9.391  ; 9.391  ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 9.391  ; 9.391  ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 9.735  ; 9.735  ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 10.038 ; 10.038 ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 10.067 ; 10.067 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 6.018 ; 6.050 ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 6.018 ; 6.050 ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 6.018 ; 6.050 ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 6.302 ; 6.334 ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 6.302 ; 6.334 ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 6.278 ; 6.310 ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 6.508 ; 6.540 ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 6.511 ; 6.543 ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 6.511 ; 6.543 ; Rise       ; clk             ;
; ad[*]        ; clk        ; 7.585 ; 7.617 ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 8.712 ; 8.742 ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 8.712 ; 8.742 ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 8.993 ; 9.023 ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 8.993 ; 9.023 ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 8.476 ; 8.506 ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 8.509 ; 8.539 ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 8.509 ; 8.539 ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 8.519 ; 8.549 ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 8.513 ; 8.543 ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 8.523 ; 8.553 ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 8.218 ; 8.248 ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 8.228 ; 8.258 ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 8.206 ; 8.236 ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 7.883 ; 7.913 ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 7.873 ; 7.903 ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 8.085 ; 8.117 ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 7.585 ; 7.617 ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 7.585 ; 7.617 ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 7.621 ; 7.653 ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 7.621 ; 7.653 ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 7.621 ; 7.653 ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 8.126 ; 8.158 ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 8.126 ; 8.158 ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 8.566 ; 8.598 ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 8.660 ; 8.692 ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 8.657 ; 8.689 ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 8.657 ; 8.689 ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 8.993 ; 9.023 ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 9.283 ; 9.313 ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 9.283 ; 9.313 ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 9.284 ; 9.314 ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 9.311 ; 9.341 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 6.428     ; 6.548     ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 6.428     ; 6.548     ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 6.428     ; 6.548     ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 6.739     ; 6.859     ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 6.739     ; 6.859     ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 6.720     ; 6.840     ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 6.911     ; 7.031     ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 6.922     ; 7.042     ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 6.922     ; 7.042     ; Rise       ; clk             ;
; ad[*]        ; clk        ; 8.048     ; 8.168     ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 9.180     ; 9.298     ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 9.180     ; 9.298     ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 9.452     ; 9.570     ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 9.452     ; 9.570     ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 8.979     ; 9.097     ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 9.010     ; 9.128     ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 9.010     ; 9.128     ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 9.020     ; 9.138     ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 9.009     ; 9.127     ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 9.019     ; 9.137     ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 8.691     ; 8.809     ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 8.701     ; 8.819     ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 8.680     ; 8.798     ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 8.352     ; 8.470     ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 8.342     ; 8.460     ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 8.530     ; 8.650     ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 8.048     ; 8.168     ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 8.048     ; 8.168     ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 8.085     ; 8.205     ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 8.085     ; 8.205     ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 8.085     ; 8.205     ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 8.575     ; 8.695     ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 8.575     ; 8.695     ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 9.005     ; 9.125     ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 9.112     ; 9.232     ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 9.108     ; 9.228     ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 9.108     ; 9.228     ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 9.456     ; 9.574     ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 9.749     ; 9.867     ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 9.749     ; 9.867     ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 9.762     ; 9.880     ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 9.803     ; 9.921     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 6.039     ; 6.039     ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 6.039     ; 6.039     ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 6.039     ; 6.039     ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 6.338     ; 6.338     ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 6.338     ; 6.338     ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 6.320     ; 6.320     ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 6.503     ; 6.503     ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 6.515     ; 6.515     ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 6.515     ; 6.515     ; Rise       ; clk             ;
; ad[*]        ; clk        ; 7.489     ; 7.489     ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 8.580     ; 8.580     ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 8.580     ; 8.580     ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 8.840     ; 8.840     ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 8.840     ; 8.840     ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 8.385     ; 8.385     ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 8.416     ; 8.416     ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 8.416     ; 8.416     ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 8.426     ; 8.426     ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 8.415     ; 8.415     ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 8.425     ; 8.425     ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 8.110     ; 8.110     ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 8.120     ; 8.120     ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 8.100     ; 8.100     ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 7.785     ; 7.785     ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 7.775     ; 7.775     ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 7.952     ; 7.952     ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 7.489     ; 7.489     ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 7.489     ; 7.489     ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 7.524     ; 7.524     ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 7.524     ; 7.524     ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 7.524     ; 7.524     ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 7.995     ; 7.995     ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 7.995     ; 7.995     ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 8.408     ; 8.408     ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 8.510     ; 8.510     ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 8.507     ; 8.507     ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 8.507     ; 8.507     ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 8.845     ; 8.845     ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 9.127     ; 9.127     ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 9.127     ; 9.127     ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 9.139     ; 9.139     ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 9.178     ; 9.178     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 147.36 MHz ; 147.36 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.325 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.347 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 5.151 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                              ;
+-------+---------------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.325 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.424     ; 6.381      ;
; 4.508 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.453     ; 6.169      ;
; 4.514 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.453     ; 6.163      ;
; 4.561 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.424     ; 6.145      ;
; 4.563 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.414     ; 6.153      ;
; 4.566 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.059     ; 6.505      ;
; 4.582 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.059     ; 6.489      ;
; 4.640 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.443     ; 6.047      ;
; 4.650 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[24] ; clk          ; clk         ; 11.111       ; -0.422     ; 6.058      ;
; 4.704 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.424     ; 6.002      ;
; 4.714 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.424     ; 5.992      ;
; 4.716 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.424     ; 5.990      ;
; 4.718 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.414     ; 5.998      ;
; 4.719 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.059     ; 6.352      ;
; 4.739 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.327     ; 6.064      ;
; 4.765 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[29] ; clk          ; clk         ; 11.111       ; -0.418     ; 5.947      ;
; 4.771 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.059     ; 6.300      ;
; 4.787 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.059     ; 6.284      ;
; 4.799 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.414     ; 5.917      ;
; 4.804 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.049     ; 6.277      ;
; 4.810 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[24] ; clk          ; clk         ; 11.111       ; -0.422     ; 5.898      ;
; 4.820 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.049     ; 6.261      ;
; 4.844 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[16] ; clk          ; clk         ; 11.111       ; -0.421     ; 5.865      ;
; 4.851 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.059     ; 6.220      ;
; 4.862 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[24] ; clk          ; clk         ; 11.111       ; -0.071     ; 6.197      ;
; 4.871 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.073     ; 6.186      ;
; 4.888 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[21] ; clk          ; clk         ; 11.111       ; -0.418     ; 5.824      ;
; 4.891 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[13] ; clk          ; clk         ; 11.111       ; -0.418     ; 5.821      ;
; 4.901 ; PCI_target_controller:b2v_inst4|in_adress[4]            ; PCI_io:b2v_inst8|out_addr_data_reg[6]  ; clk          ; clk         ; 11.111       ; -0.066     ; 6.163      ;
; 4.902 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.414     ; 5.814      ;
; 4.902 ; PCI_target_controller:b2v_inst4|in_adress[3]            ; PCI_io:b2v_inst8|out_addr_data_reg[6]  ; clk          ; clk         ; 11.111       ; -0.066     ; 6.162      ;
; 4.907 ; PCI_target_controller:b2v_inst4|in_adress[4]            ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.066     ; 6.157      ;
; 4.908 ; PCI_target_controller:b2v_inst4|in_adress[3]            ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.066     ; 6.156      ;
; 4.909 ; PCI_target_controller:b2v_inst4|in_adress[4]            ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.066     ; 6.155      ;
; 4.910 ; PCI_target_controller:b2v_inst4|in_adress[3]            ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.066     ; 6.154      ;
; 4.913 ; PCI_target_controller:b2v_inst4|in_adress[4]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.066     ; 6.151      ;
; 4.914 ; PCI_target_controller:b2v_inst4|in_adress[3]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.066     ; 6.150      ;
; 4.924 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.059     ; 6.147      ;
; 4.933 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.414     ; 5.783      ;
; 4.939 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[29] ; clk          ; clk         ; 11.111       ; -0.418     ; 5.773      ;
; 4.944 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.327     ; 5.859      ;
; 4.952 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.424     ; 5.754      ;
; 4.954 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.414     ; 5.762      ;
; 4.957 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.049     ; 6.124      ;
; 4.959 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.049     ; 6.122      ;
; 4.975 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.049     ; 6.106      ;
; 4.977 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.317     ; 5.836      ;
; 4.987 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[29] ; clk          ; clk         ; 11.111       ; -0.418     ; 5.725      ;
; 4.990 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.453     ; 5.687      ;
; 4.997 ; PCI_target_controller:b2v_inst4|in_adress[8]            ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.045     ; 6.088      ;
; 5.002 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MCR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.083     ; 6.045      ;
; 5.004 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[16] ; clk          ; clk         ; 11.111       ; -0.421     ; 5.705      ;
; 5.005 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.453     ; 5.672      ;
; 5.008 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[4]  ; clk          ; clk         ; 11.111       ; -0.090     ; 6.032      ;
; 5.016 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.414     ; 5.700      ;
; 5.017 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[28] ; clk          ; clk         ; 11.111       ; -0.070     ; 6.043      ;
; 5.036 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[12] ; clk          ; clk         ; 11.111       ; -0.072     ; 6.022      ;
; 5.037 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[6]  ; clk          ; clk         ; 11.111       ; -0.424     ; 5.669      ;
; 5.039 ; COM_controller_16C550:b2v_inst9|RBR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.087     ; 6.004      ;
; 5.041 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.424     ; 5.665      ;
; 5.044 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.424     ; 5.662      ;
; 5.046 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[12] ; clk          ; clk         ; 11.111       ; -0.452     ; 5.632      ;
; 5.047 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[17] ; clk          ; clk         ; 11.111       ; -0.421     ; 5.662      ;
; 5.056 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_READ ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.059     ; 6.015      ;
; 5.056 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[16] ; clk          ; clk         ; 11.111       ; -0.070     ; 6.004      ;
; 5.059 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IER_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.059     ; 6.012      ;
; 5.062 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[21] ; clk          ; clk         ; 11.111       ; -0.418     ; 5.650      ;
; 5.065 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[13] ; clk          ; clk         ; 11.111       ; -0.418     ; 5.647      ;
; 5.073 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[10] ; clk          ; clk         ; 11.111       ; -0.423     ; 5.634      ;
; 5.083 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.424     ; 5.623      ;
; 5.089 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_READ ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.049     ; 5.992      ;
; 5.096 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[19] ; clk          ; clk         ; 11.111       ; -0.453     ; 5.581      ;
; 5.096 ; COM_controller_16C550:b2v_inst9|IER_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.481     ; 5.553      ;
; 5.098 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.059     ; 5.973      ;
; 5.101 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.059     ; 5.970      ;
; 5.104 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[27] ; clk          ; clk         ; 11.111       ; -0.447     ; 5.579      ;
; 5.109 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]             ; PCI_io:b2v_inst8|out_addr_data_reg[31] ; clk          ; clk         ; 11.111       ; -0.063     ; 5.958      ;
; 5.110 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[21] ; clk          ; clk         ; 11.111       ; -0.418     ; 5.602      ;
; 5.112 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.049     ; 5.969      ;
; 5.113 ; PCI_target_controller:b2v_inst4|in_adress[0]            ; PCI_io:b2v_inst8|out_addr_data_reg[13] ; clk          ; clk         ; 11.111       ; -0.418     ; 5.599      ;
; 5.114 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.059     ; 5.957      ;
; 5.117 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.059     ; 5.954      ;
; 5.131 ; PCI_target_controller:b2v_inst4|in_adress[6]            ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.424     ; 5.575      ;
; 5.132 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[7]  ; clk          ; clk         ; 11.111       ; -0.317     ; 5.681      ;
; 5.143 ; PCI_target_controller:b2v_inst4|in_adress[6]            ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.424     ; 5.563      ;
; 5.143 ; PCI_target_controller:b2v_inst4|is_BAR1_DEVICE1_address ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.064     ; 5.923      ;
; 5.151 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[16] ; clk          ; clk         ; 11.111       ; -0.421     ; 5.558      ;
; 5.161 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LCR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[15] ; clk          ; clk         ; 11.111       ; -0.083     ; 5.886      ;
; 5.168 ; PCI_target_controller:b2v_inst4|in_adress[5]            ; PCI_io:b2v_inst8|out_addr_data_reg[6]  ; clk          ; clk         ; 11.111       ; -0.066     ; 5.896      ;
; 5.169 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.414     ; 5.547      ;
; 5.174 ; PCI_target_controller:b2v_inst4|in_adress[5]            ; PCI_io:b2v_inst8|out_addr_data_reg[22] ; clk          ; clk         ; 11.111       ; -0.066     ; 5.890      ;
; 5.174 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.049     ; 5.907      ;
; 5.176 ; PCI_target_controller:b2v_inst4|in_adress[5]            ; PCI_io:b2v_inst8|out_addr_data_reg[14] ; clk          ; clk         ; 11.111       ; -0.066     ; 5.888      ;
; 5.177 ; PCI_target_controller:b2v_inst4|in_adress[6]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.424     ; 5.529      ;
; 5.180 ; PCI_target_controller:b2v_inst4|in_adress[5]            ; PCI_io:b2v_inst8|out_addr_data_reg[30] ; clk          ; clk         ; 11.111       ; -0.066     ; 5.884      ;
; 5.187 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ        ; PCI_io:b2v_inst8|out_addr_data_reg[26] ; clk          ; clk         ; 11.111       ; -0.452     ; 5.491      ;
; 5.190 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ ; PCI_io:b2v_inst8|out_addr_data_reg[23] ; clk          ; clk         ; 11.111       ; -0.049     ; 5.891      ;
; 5.190 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[26] ; clk          ; clk         ; 11.111       ; -0.423     ; 5.517      ;
; 5.191 ; PCI_target_controller:b2v_inst4|in_adress[1]            ; PCI_io:b2v_inst8|out_addr_data_reg[18] ; clk          ; clk         ; 11.111       ; -0.423     ; 5.516      ;
; 5.196 ; PCI_target_controller:b2v_inst4|in_adress[2]            ; PCI_io:b2v_inst8|out_addr_data_reg[12] ; clk          ; clk         ; 11.111       ; -0.423     ; 5.511      ;
+-------+---------------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.347 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE         ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.597      ;
; 0.347 ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE           ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                                                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.597      ;
; 0.362 ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_END      ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_END                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_END      ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_END                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.372 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]      ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.608      ;
; 0.375 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]      ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 0.971      ;
; 0.377 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]      ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 0.973      ;
; 0.404 ; data_ready[0]                                              ; data_ready[1]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 0.639      ;
; 0.429 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.664      ;
; 0.609 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.844      ;
; 0.619 ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_READ     ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_END                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.854      ;
; 0.631 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.866      ;
; 0.633 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]      ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.229      ;
; 0.635 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.870      ;
; 0.653 ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE           ; PCI_target_controller:b2v_inst4|cs_state.CS_READ                                                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.705 ; LPT_controller_82550:b2v_inst1|PSR_LPT1[7]                 ; PCI_io:b2v_inst8|out_addr_data_reg[23]                                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.940      ;
; 0.713 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]      ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.309      ;
; 0.720 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]      ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.316      ; 1.237      ;
; 0.731 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]      ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.316      ; 1.248      ;
; 0.751 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.986      ;
; 0.774 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE        ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_WRITE                                                                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.009      ;
; 0.797 ; PCI_target_controller:b2v_inst4|is_config_space            ; PCI_target_controller:b2v_inst4|cs_state.CS_READ                                                                             ; clk          ; clk         ; 0.000        ; 0.453      ; 1.421      ;
; 0.816 ; PCI_target_controller:b2v_inst4|in_adress[10]              ; PCI_target_controller:b2v_inst4|is_CS_DEVICE0                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.051      ;
; 0.819 ; PCI_target_controller:b2v_inst4|in_adress[10]              ; PCI_target_controller:b2v_inst4|is_CS_DEVICE2                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.054      ;
; 0.853 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]      ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.316      ; 1.370      ;
; 0.863 ; COM_controller_16C550:b2v_inst9|control                    ; PCI_target_controller:b2v_inst4|in_adress[14]                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.099      ;
; 0.866 ; COM_controller_16C550:b2v_inst9|control                    ; PCI_target_controller:b2v_inst4|in_adress[11]                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.102      ;
; 0.867 ; PCI_target_controller:b2v_inst4|control                    ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[23]                                                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.122      ;
; 0.868 ; COM_controller_16C550:b2v_inst9|control                    ; PCI_target_controller:b2v_inst4|in_adress[9]                                                                                 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.104      ;
; 0.871 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.105      ;
; 0.875 ; PCI_target_controller:b2v_inst4|control                    ; PCI_target_controller:b2v_inst4|in_adress[12]                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.111      ;
; 0.875 ; PCI_target_controller:b2v_inst4|control                    ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[10]                                                                   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.111      ;
; 0.876 ; PCI_target_controller:b2v_inst4|control                    ; PCI_target_controller:b2v_inst4|in_adress[15]                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.112      ;
; 0.892 ; PCI_target_controller:b2v_inst4|in_command[0]              ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_READ                                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.124      ;
; 0.892 ; PCI_target_controller:b2v_inst4|in_command[0]              ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PXR_READ                                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 1.124      ;
; 0.910 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]      ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.146      ;
; 0.910 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]      ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.146      ;
; 0.915 ; LPT_controller_82550:b2v_inst1|control                     ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[24]                                                                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.149      ;
; 0.917 ; PCI_target_controller:b2v_inst4|is_config_space            ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                                                                             ; clk          ; clk         ; 0.000        ; 0.453      ; 1.541      ;
; 0.934 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.169      ;
; 0.945 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE         ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PSR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.313     ; 0.803      ;
; 0.945 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE         ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_WRITE                                                                      ; clk          ; clk         ; 0.000        ; -0.313     ; 0.803      ;
; 0.945 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE         ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PDR_WRITE                                                                      ; clk          ; clk         ; 0.000        ; -0.313     ; 0.803      ;
; 0.946 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE         ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PIR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.313     ; 0.804      ;
; 0.949 ; PCI_target_controller:b2v_inst4|is_config_space            ; PCI_io:b2v_inst8|out_addr_data_reg[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.066      ; 1.186      ;
; 0.952 ; PCI_target_controller:b2v_inst4|is_config_space            ; PCI_io:b2v_inst8|out_addr_data_reg[9]                                                                                        ; clk          ; clk         ; 0.000        ; 0.066      ; 1.189      ;
; 0.980 ; PCI_target_controller:b2v_inst4|is_config_space            ; PCI_io:b2v_inst8|out_addr_data_reg[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.219      ;
; 0.994 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]      ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.316      ; 1.511      ;
; 0.995 ; COM_controller_16C550:b2v_inst9|control                    ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[31]                                                                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.229      ;
; 1.024 ; PCI_target_controller:b2v_inst4|in_command[0]              ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ                                                                      ; clk          ; clk         ; 0.000        ; 0.327      ; 1.522      ;
; 1.025 ; PCI_target_controller:b2v_inst4|in_adress[3]               ; PCI_io:b2v_inst8|out_addr_data_reg[27]                                                                                       ; clk          ; clk         ; 0.000        ; 0.067      ; 1.263      ;
; 1.042 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]      ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.278      ;
; 1.042 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]      ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.278      ;
; 1.043 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.277      ;
; 1.048 ; PCI_target_controller:b2v_inst4|in_adress[11]              ; PCI_target_controller:b2v_inst4|is_CS_DEVICE0                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.283      ;
; 1.048 ; PCI_target_controller:b2v_inst4|control                    ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[31]                                                                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.282      ;
; 1.051 ; PCI_target_controller:b2v_inst4|in_adress[11]              ; PCI_target_controller:b2v_inst4|is_CS_DEVICE2                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.286      ;
; 1.052 ; PCI_target_controller:b2v_inst4|is_config_space            ; PCI_io:b2v_inst8|out_addr_data_reg[25]                                                                                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.289      ;
; 1.059 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE         ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.313     ; 0.917      ;
; 1.061 ; PCI_target_controller:b2v_inst4|in_adress[5]               ; PCI_io:b2v_inst8|out_addr_data_reg[27]                                                                                       ; clk          ; clk         ; 0.000        ; 0.067      ; 1.299      ;
; 1.063 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE         ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PXR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.313     ; 0.921      ;
; 1.065 ; PCI_target_controller:b2v_inst4|is_config_space            ; PCI_io:b2v_inst8|out_addr_data_reg[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.304      ;
; 1.068 ; LPT_controller_82550:b2v_inst1|control                     ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[7]                                                                    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.306      ;
; 1.072 ; LPT_controller_82550:b2v_inst1|control                     ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[6]                                                                    ; clk          ; clk         ; 0.000        ; 0.067      ; 1.310      ;
; 1.075 ; PCI_target_controller:b2v_inst4|in_adress[8]               ; PCI_target_controller:b2v_inst4|is_CS_DEVICE0                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.310      ;
; 1.078 ; PCI_target_controller:b2v_inst4|in_adress[8]               ; PCI_target_controller:b2v_inst4|is_CS_DEVICE2                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.313      ;
; 1.079 ; PCI_target_controller:b2v_inst4|is_config_space            ; PCI_io:b2v_inst8|out_addr_data_reg[8]                                                                                        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.318      ;
; 1.081 ; PCI_target_controller:b2v_inst4|is_config_space            ; PCI_io:b2v_inst8|out_addr_data_reg[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.320      ;
; 1.085 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0             ; COM_controller_16C550:b2v_inst9|RBR_COM1[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.320      ;
; 1.085 ; COM_controller_16C550:b2v_inst9|control                    ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[27]                                                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.345      ;
; 1.091 ; COM_controller_16C550:b2v_inst9|control                    ; PCI_target_controller:b2v_inst4|in_adress[15]                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.327      ;
; 1.093 ; PCI_target_controller:b2v_inst4|in_command[0]              ; PCI_target_controller:b2v_inst4|cs_state.CS_READ                                                                             ; clk          ; clk         ; 0.000        ; 0.453      ; 1.717      ;
; 1.094 ; COM_controller_16C550:b2v_inst9|control                    ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[10]                                                                   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.330      ;
; 1.095 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0             ; COM_controller_16C550:b2v_inst9|RBR_COM1[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.330      ;
; 1.096 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE        ; COM_controller_16C550:b2v_inst9|com_state.COMF_FCR_WRITE                                                                     ; clk          ; clk         ; 0.000        ; 0.060      ; 1.327      ;
; 1.097 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0             ; COM_controller_16C550:b2v_inst9|RBR_COM1[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.332      ;
; 1.098 ; COM_controller_16C550:b2v_inst9|control                    ; PCI_target_controller:b2v_inst4|in_adress[12]                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.334      ;
; 1.099 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE        ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ                                                                      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.330      ;
; 1.099 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0             ; COM_controller_16C550:b2v_inst9|RBR_COM1[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.334      ;
; 1.101 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0             ; COM_controller_16C550:b2v_inst9|RBR_COM1[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.336      ;
; 1.103 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0             ; COM_controller_16C550:b2v_inst9|RBR_COM1[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.338      ;
; 1.104 ; PCI_target_controller:b2v_inst4|in_adress[10]              ; PCI_target_controller:b2v_inst4|is_CS_DEVICE3                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.339      ;
; 1.104 ; PCI_target_controller:b2v_inst4|control                    ; PCI_target_controller:b2v_inst4|in_adress[9]                                                                                 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.340      ;
; 1.105 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]      ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.341      ;
; 1.105 ; PCI_target_controller:b2v_inst4|control                    ; PCI_target_controller:b2v_inst4|in_adress[11]                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.341      ;
; 1.106 ; PCI_target_controller:b2v_inst4|in_adress[10]              ; PCI_target_controller:b2v_inst4|is_CS_DEVICE1                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.341      ;
; 1.110 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]      ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.344      ;
; 1.111 ; PCI_target_controller:b2v_inst4|control                    ; PCI_target_controller:b2v_inst4|in_adress[14]                                                                                ; clk          ; clk         ; 0.000        ; 0.065      ; 1.347      ;
; 1.112 ; PCI_target_controller:b2v_inst4|in_command[0]              ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_READ                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.356      ;
; 1.113 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]      ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.349      ;
; 1.115 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE        ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ                                                                      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.346      ;
; 1.126 ; PCI_target_controller:b2v_inst4|in_adress[15]              ; PCI_target_controller:b2v_inst4|is_CS_DEVICE0                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.361      ;
; 1.128 ; PCI_target_controller:b2v_inst4|in_adress[13]              ; PCI_target_controller:b2v_inst4|is_CS_DEVICE0                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.363      ;
; 1.129 ; PCI_target_controller:b2v_inst4|in_adress[15]              ; PCI_target_controller:b2v_inst4|is_CS_DEVICE2                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.364      ;
; 1.131 ; PCI_target_controller:b2v_inst4|in_adress[13]              ; PCI_target_controller:b2v_inst4|is_CS_DEVICE2                                                                                ; clk          ; clk         ; 0.000        ; 0.064      ; 1.366      ;
; 1.138 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[24] ; PCI_io:b2v_inst8|out_addr_data_reg[24]                                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.373      ;
+-------+------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 5.151 ; 5.384        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 5.153 ; 5.386        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 5.153 ; 5.386        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_we_reg       ;
; 5.154 ; 5.387        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 5.165 ; 5.398        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[0]                                                                                   ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[1]                                                                                   ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[2]                                                                                   ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[3]                                                                                   ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[4]                                                                                   ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[5]                                                                                   ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_4_DEVICE0[5]                                                                    ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_4_DEVICE0[6]                                                                    ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[0]                                                                 ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[3]                                                                 ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[4]                                                                 ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[5]                                                                 ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[6]                                                                 ;
; 5.280 ; 5.466        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[8]                                                                 ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[0]                                                                                  ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[1]                                                                                  ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[2]                                                                                  ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[3]                                                                                  ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_READ                                                                      ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_WRITE                                                                     ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ                                                                      ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_WRITE                                                                     ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_FCR_WRITE                                                                     ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_IER_READ                                                                      ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_IER_WRITE                                                                     ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ                                                                      ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ                                                                      ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PSR_LPT1[3]                                                                                   ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PSR_LPT1[4]                                                                                   ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PSR_LPT1[6]                                                                                   ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_READ                                                                       ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_WRITE                                                                      ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PDR_WRITE                                                                      ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PIR_READ                                                                       ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PSR_READ                                                                       ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PXR_READ                                                                       ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[27]                                                                                       ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[26]                                                                   ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[27]                                                                   ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[28]                                                                   ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[29]                                                                   ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_4_DEVICE0[0]                                                                    ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_4_DEVICE0[23]                                                                   ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_4_DEVICE0[29]                                                                   ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|COMMAND_STATUS_DEVICE0[0]                                                                    ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|COMMAND_STATUS_DEVICE0[23]                                                                   ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|cs_state.CS_BAR0_WRITE_DEVICE1                                                               ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|cs_state.CS_BAR1_WRITE_DEVICE1                                                               ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|cs_state.CS_BAR4_WRITE_DEVICE0                                                               ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|cs_state.CS_LAT_INTERRUPT_WRITE_DEVICE0                                                      ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|cs_state.CS_LAT_INTERRUPT_WRITE_DEVICE1                                                      ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|cs_state.CS_STATUSCOMMAND_WRITE_DEVICE0                                                      ;
; 5.281 ; 5.467        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|cs_state.CS_STATUSCOMMAND_WRITE_DEVICE1                                                      ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[0]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[1]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[2]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[4]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[6]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLM_COM1[0]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLM_COM1[1]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLM_COM1[2]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLM_COM1[4]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IIR_COM1[1]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IIR_COM1[2]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IIR_COM1[3]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[0]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[1]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[2]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[3]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[4]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[5]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[7]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|RBR_COM1[5]                                                                                  ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                                                                          ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_WRITE                                                                      ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|control                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[0]                                                                                        ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[10]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[11]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[12]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[13]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[14]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[15]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[16]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[17]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[18]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[19]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[1]                                                                                        ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[20]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[21]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[22]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[24]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[25]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[26]                                                                                       ;
; 5.282 ; 5.468        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[28]                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; clk        ; 2.083 ; 2.381 ; Rise       ; clk             ;
; BUSY      ; clk        ; 2.679 ; 2.995 ; Rise       ; clk             ;
; ERR       ; clk        ; 1.683 ; 1.988 ; Rise       ; clk             ;
; PE        ; clk        ; 1.936 ; 2.195 ; Rise       ; clk             ;
; SELT      ; clk        ; 1.978 ; 2.225 ; Rise       ; clk             ;
; ad[*]     ; clk        ; 6.437 ; 6.703 ; Rise       ; clk             ;
;  ad[0]    ; clk        ; 4.703 ; 4.822 ; Rise       ; clk             ;
;  ad[1]    ; clk        ; 5.223 ; 5.448 ; Rise       ; clk             ;
;  ad[2]    ; clk        ; 5.225 ; 5.383 ; Rise       ; clk             ;
;  ad[3]    ; clk        ; 5.151 ; 5.330 ; Rise       ; clk             ;
;  ad[4]    ; clk        ; 5.083 ; 5.027 ; Rise       ; clk             ;
;  ad[5]    ; clk        ; 5.436 ; 5.629 ; Rise       ; clk             ;
;  ad[6]    ; clk        ; 4.203 ; 4.458 ; Rise       ; clk             ;
;  ad[7]    ; clk        ; 4.694 ; 4.921 ; Rise       ; clk             ;
;  ad[8]    ; clk        ; 5.059 ; 5.406 ; Rise       ; clk             ;
;  ad[9]    ; clk        ; 5.384 ; 5.525 ; Rise       ; clk             ;
;  ad[10]   ; clk        ; 6.232 ; 6.357 ; Rise       ; clk             ;
;  ad[11]   ; clk        ; 5.218 ; 5.512 ; Rise       ; clk             ;
;  ad[12]   ; clk        ; 5.702 ; 5.791 ; Rise       ; clk             ;
;  ad[13]   ; clk        ; 5.340 ; 5.504 ; Rise       ; clk             ;
;  ad[14]   ; clk        ; 5.684 ; 5.885 ; Rise       ; clk             ;
;  ad[15]   ; clk        ; 5.151 ; 5.461 ; Rise       ; clk             ;
;  ad[16]   ; clk        ; 5.372 ; 5.688 ; Rise       ; clk             ;
;  ad[17]   ; clk        ; 4.581 ; 4.882 ; Rise       ; clk             ;
;  ad[18]   ; clk        ; 6.114 ; 6.353 ; Rise       ; clk             ;
;  ad[19]   ; clk        ; 4.832 ; 5.115 ; Rise       ; clk             ;
;  ad[20]   ; clk        ; 5.524 ; 5.753 ; Rise       ; clk             ;
;  ad[21]   ; clk        ; 5.359 ; 5.575 ; Rise       ; clk             ;
;  ad[22]   ; clk        ; 4.921 ; 5.130 ; Rise       ; clk             ;
;  ad[23]   ; clk        ; 6.010 ; 6.339 ; Rise       ; clk             ;
;  ad[24]   ; clk        ; 5.815 ; 6.013 ; Rise       ; clk             ;
;  ad[25]   ; clk        ; 5.995 ; 6.293 ; Rise       ; clk             ;
;  ad[26]   ; clk        ; 6.437 ; 6.703 ; Rise       ; clk             ;
;  ad[27]   ; clk        ; 5.693 ; 5.858 ; Rise       ; clk             ;
;  ad[28]   ; clk        ; 5.999 ; 6.229 ; Rise       ; clk             ;
;  ad[29]   ; clk        ; 5.095 ; 5.308 ; Rise       ; clk             ;
;  ad[30]   ; clk        ; 5.335 ; 5.497 ; Rise       ; clk             ;
;  ad[31]   ; clk        ; 5.027 ; 5.251 ; Rise       ; clk             ;
; cbe[*]    ; clk        ; 6.990 ; 7.161 ; Rise       ; clk             ;
;  cbe[0]   ; clk        ; 6.990 ; 7.161 ; Rise       ; clk             ;
;  cbe[1]   ; clk        ; 6.709 ; 7.025 ; Rise       ; clk             ;
;  cbe[2]   ; clk        ; 6.466 ; 6.765 ; Rise       ; clk             ;
;  cbe[3]   ; clk        ; 6.781 ; 7.006 ; Rise       ; clk             ;
; frame     ; clk        ; 3.582 ; 3.919 ; Rise       ; clk             ;
; idsel     ; clk        ; 2.634 ; 2.958 ; Rise       ; clk             ;
; irdy      ; clk        ; 7.288 ; 7.577 ; Rise       ; clk             ;
; reset     ; clk        ; 4.327 ; 4.552 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ACK       ; clk        ; -1.689 ; -1.985 ; Rise       ; clk             ;
; BUSY      ; clk        ; -2.267 ; -2.565 ; Rise       ; clk             ;
; ERR       ; clk        ; -1.304 ; -1.606 ; Rise       ; clk             ;
; PE        ; clk        ; -1.519 ; -1.778 ; Rise       ; clk             ;
; SELT      ; clk        ; -1.587 ; -1.834 ; Rise       ; clk             ;
; ad[*]     ; clk        ; -1.559 ; -1.854 ; Rise       ; clk             ;
;  ad[0]    ; clk        ; -2.239 ; -2.470 ; Rise       ; clk             ;
;  ad[1]    ; clk        ; -2.611 ; -2.852 ; Rise       ; clk             ;
;  ad[2]    ; clk        ; -2.274 ; -2.480 ; Rise       ; clk             ;
;  ad[3]    ; clk        ; -2.067 ; -2.374 ; Rise       ; clk             ;
;  ad[4]    ; clk        ; -2.608 ; -2.692 ; Rise       ; clk             ;
;  ad[5]    ; clk        ; -3.010 ; -3.186 ; Rise       ; clk             ;
;  ad[6]    ; clk        ; -1.559 ; -1.859 ; Rise       ; clk             ;
;  ad[7]    ; clk        ; -1.585 ; -1.854 ; Rise       ; clk             ;
;  ad[8]    ; clk        ; -2.128 ; -2.443 ; Rise       ; clk             ;
;  ad[9]    ; clk        ; -1.837 ; -2.045 ; Rise       ; clk             ;
;  ad[10]   ; clk        ; -1.916 ; -2.146 ; Rise       ; clk             ;
;  ad[11]   ; clk        ; -1.968 ; -2.271 ; Rise       ; clk             ;
;  ad[12]   ; clk        ; -1.892 ; -2.182 ; Rise       ; clk             ;
;  ad[13]   ; clk        ; -2.707 ; -2.957 ; Rise       ; clk             ;
;  ad[14]   ; clk        ; -2.159 ; -2.394 ; Rise       ; clk             ;
;  ad[15]   ; clk        ; -1.959 ; -2.305 ; Rise       ; clk             ;
;  ad[16]   ; clk        ; -2.337 ; -2.607 ; Rise       ; clk             ;
;  ad[17]   ; clk        ; -2.315 ; -2.571 ; Rise       ; clk             ;
;  ad[18]   ; clk        ; -2.728 ; -2.981 ; Rise       ; clk             ;
;  ad[19]   ; clk        ; -2.725 ; -3.021 ; Rise       ; clk             ;
;  ad[20]   ; clk        ; -2.349 ; -2.612 ; Rise       ; clk             ;
;  ad[21]   ; clk        ; -2.838 ; -3.087 ; Rise       ; clk             ;
;  ad[22]   ; clk        ; -2.532 ; -2.816 ; Rise       ; clk             ;
;  ad[23]   ; clk        ; -2.421 ; -2.761 ; Rise       ; clk             ;
;  ad[24]   ; clk        ; -2.147 ; -2.426 ; Rise       ; clk             ;
;  ad[25]   ; clk        ; -3.053 ; -3.345 ; Rise       ; clk             ;
;  ad[26]   ; clk        ; -2.926 ; -3.181 ; Rise       ; clk             ;
;  ad[27]   ; clk        ; -2.234 ; -2.513 ; Rise       ; clk             ;
;  ad[28]   ; clk        ; -3.139 ; -3.349 ; Rise       ; clk             ;
;  ad[29]   ; clk        ; -2.816 ; -3.050 ; Rise       ; clk             ;
;  ad[30]   ; clk        ; -1.973 ; -2.268 ; Rise       ; clk             ;
;  ad[31]   ; clk        ; -2.057 ; -2.324 ; Rise       ; clk             ;
; cbe[*]    ; clk        ; -1.716 ; -1.975 ; Rise       ; clk             ;
;  cbe[0]   ; clk        ; -1.921 ; -2.189 ; Rise       ; clk             ;
;  cbe[1]   ; clk        ; -2.029 ; -2.357 ; Rise       ; clk             ;
;  cbe[2]   ; clk        ; -1.716 ; -1.975 ; Rise       ; clk             ;
;  cbe[3]   ; clk        ; -2.058 ; -2.336 ; Rise       ; clk             ;
; frame     ; clk        ; -1.894 ; -2.186 ; Rise       ; clk             ;
; idsel     ; clk        ; -2.238 ; -2.552 ; Rise       ; clk             ;
; irdy      ; clk        ; -1.737 ; -2.046 ; Rise       ; clk             ;
; reset     ; clk        ; -3.951 ; -4.149 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AFD          ; clk        ; 6.039  ; 6.136  ; Rise       ; clk             ;
; INIT         ; clk        ; 6.236  ; 6.128  ; Rise       ; clk             ;
; LPT_DATA[*]  ; clk        ; 7.376  ; 7.316  ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 5.879  ; 5.912  ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 5.854  ; 5.897  ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 5.854  ; 5.943  ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 6.057  ; 6.182  ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 6.239  ; 6.291  ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 7.376  ; 7.316  ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 6.155  ; 6.224  ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 6.284  ; 6.459  ; Rise       ; clk             ;
; RTS          ; clk        ; 5.809  ; 5.902  ; Rise       ; clk             ;
; SIN          ; clk        ; 7.163  ; 7.185  ; Rise       ; clk             ;
; STROBE       ; clk        ; 6.960  ; 7.043  ; Rise       ; clk             ;
; ad[*]        ; clk        ; 8.097  ; 8.078  ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 5.932  ; 5.887  ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 5.930  ; 5.876  ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 5.977  ; 5.893  ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 5.894  ; 5.826  ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 5.904  ; 5.823  ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 5.967  ; 5.914  ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 6.233  ; 6.185  ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 6.341  ; 6.352  ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 7.250  ; 7.314  ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 6.221  ; 6.155  ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 6.137  ; 6.033  ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 6.125  ; 6.102  ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 6.453  ; 6.415  ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 6.447  ; 6.407  ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 6.632  ; 6.562  ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 6.290  ; 6.232  ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 6.286  ; 6.246  ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 5.941  ; 5.892  ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 6.219  ; 6.131  ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 6.922  ; 6.972  ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 6.194  ; 6.117  ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 6.285  ; 6.241  ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 6.706  ; 6.699  ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 7.602  ; 7.696  ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 7.083  ; 6.982  ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 7.270  ; 7.216  ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 6.949  ; 6.752  ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 6.804  ; 6.713  ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 6.325  ; 6.325  ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 7.041  ; 6.877  ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 8.097  ; 8.078  ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 6.480  ; 6.380  ; Rise       ; clk             ;
; devsel       ; clk        ; 11.282 ; 11.388 ; Rise       ; clk             ;
; inta         ; clk        ; 11.021 ; 10.925 ; Rise       ; clk             ;
; trdy         ; clk        ; 6.494  ; 6.546  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; AFD          ; clk        ; 5.907 ; 6.001 ; Rise       ; clk             ;
; INIT         ; clk        ; 6.098 ; 5.993 ; Rise       ; clk             ;
; LPT_DATA[*]  ; clk        ; 5.730 ; 5.772 ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 5.754 ; 5.787 ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 5.730 ; 5.772 ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 5.730 ; 5.817 ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 5.925 ; 6.047 ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 6.100 ; 6.151 ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 7.250 ; 7.189 ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 6.019 ; 6.086 ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 6.143 ; 6.313 ; Rise       ; clk             ;
; RTS          ; clk        ; 5.686 ; 5.777 ; Rise       ; clk             ;
; SIN          ; clk        ; 7.046 ; 7.063 ; Rise       ; clk             ;
; STROBE       ; clk        ; 6.792 ; 6.873 ; Rise       ; clk             ;
; ad[*]        ; clk        ; 5.773 ; 5.703 ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 5.809 ; 5.766 ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 5.806 ; 5.754 ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 5.853 ; 5.771 ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 5.773 ; 5.707 ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 5.781 ; 5.703 ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 5.841 ; 5.790 ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 6.097 ; 6.051 ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 6.201 ; 6.211 ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 7.125 ; 7.190 ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 6.086 ; 6.022 ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 6.003 ; 5.902 ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 5.992 ; 5.970 ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 6.307 ; 6.269 ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 6.300 ; 6.261 ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 6.478 ; 6.410 ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 6.150 ; 6.094 ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 6.146 ; 6.107 ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 5.815 ; 5.767 ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 6.082 ; 5.996 ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 6.756 ; 6.803 ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 6.058 ; 5.983 ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 6.145 ; 6.101 ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 6.550 ; 6.542 ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 7.464 ; 7.557 ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 6.911 ; 6.813 ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 7.092 ; 7.039 ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 6.784 ; 6.594 ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 6.643 ; 6.555 ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 6.184 ; 6.183 ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 6.871 ; 6.712 ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 7.939 ; 7.924 ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 6.335 ; 6.239 ; Rise       ; clk             ;
; devsel       ; clk        ; 9.810 ; 9.956 ; Rise       ; clk             ;
; inta         ; clk        ; 6.746 ; 6.591 ; Rise       ; clk             ;
; trdy         ; clk        ; 6.345 ; 6.396 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+-------------+-------+-------+-------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF     ;
+------------+-------------+-------+-------+-------+--------+
; irdy       ; devsel      ; 9.690 ;       ;       ; 10.032 ;
; reset      ; led2        ;       ; 5.728 ; 6.016 ;        ;
+------------+-------------+-------+-------+-------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; irdy       ; devsel      ; 9.471 ;       ;       ; 9.804 ;
; reset      ; led2        ;       ; 5.619 ; 5.893 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 5.920 ; 5.918 ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 5.920 ; 5.918 ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 5.920 ; 5.918 ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 6.205 ; 6.203 ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 6.205 ; 6.203 ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 6.179 ; 6.177 ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 6.410 ; 6.408 ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 6.412 ; 6.410 ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 6.412 ; 6.410 ; Rise       ; clk             ;
; ad[*]        ; clk        ; 7.520 ; 7.518 ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 8.636 ; 8.635 ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 8.636 ; 8.635 ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 8.902 ; 8.901 ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 8.902 ; 8.901 ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 8.391 ; 8.390 ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 8.420 ; 8.419 ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 8.420 ; 8.419 ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 8.430 ; 8.429 ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 8.423 ; 8.422 ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 8.433 ; 8.432 ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 8.139 ; 8.138 ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 8.149 ; 8.148 ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 8.124 ; 8.123 ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 7.810 ; 7.809 ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 7.800 ; 7.799 ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 8.016 ; 8.014 ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 7.520 ; 7.518 ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 7.520 ; 7.518 ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 7.559 ; 7.557 ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 7.559 ; 7.557 ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 7.559 ; 7.557 ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 8.061 ; 8.059 ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 8.061 ; 8.059 ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 8.504 ; 8.502 ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 8.598 ; 8.596 ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 8.593 ; 8.591 ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 8.593 ; 8.591 ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 8.921 ; 8.920 ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 9.199 ; 9.198 ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 9.199 ; 9.198 ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 9.203 ; 9.202 ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 9.231 ; 9.230 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 5.560 ; 5.560 ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 5.560 ; 5.560 ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 5.560 ; 5.560 ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 5.834 ; 5.834 ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 5.834 ; 5.834 ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 5.809 ; 5.809 ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 6.031 ; 6.031 ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 6.033 ; 6.033 ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 6.033 ; 6.033 ; Rise       ; clk             ;
; ad[*]        ; clk        ; 6.994 ; 6.994 ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 8.068 ; 8.068 ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 8.068 ; 8.068 ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 8.323 ; 8.323 ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 8.323 ; 8.323 ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 7.832 ; 7.832 ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 7.860 ; 7.860 ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 7.860 ; 7.860 ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 7.870 ; 7.870 ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 7.864 ; 7.864 ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 7.874 ; 7.874 ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 7.591 ; 7.591 ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 7.601 ; 7.601 ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 7.577 ; 7.577 ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 7.276 ; 7.276 ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 7.266 ; 7.266 ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 7.471 ; 7.471 ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 6.994 ; 6.994 ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 6.994 ; 6.994 ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 7.031 ; 7.031 ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 7.031 ; 7.031 ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 7.031 ; 7.031 ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 7.514 ; 7.514 ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 7.514 ; 7.514 ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 7.939 ; 7.939 ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 8.030 ; 8.030 ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 8.025 ; 8.025 ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 8.025 ; 8.025 ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 8.343 ; 8.343 ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 8.609 ; 8.609 ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 8.609 ; 8.609 ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 8.613 ; 8.613 ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 8.639 ; 8.639 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 5.895     ; 5.895     ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 5.895     ; 5.895     ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 5.895     ; 5.895     ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 6.195     ; 6.195     ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 6.195     ; 6.195     ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 6.179     ; 6.179     ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 6.343     ; 6.343     ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 6.363     ; 6.363     ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 6.363     ; 6.363     ; Rise       ; clk             ;
; ad[*]        ; clk        ; 7.413     ; 7.413     ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 8.426     ; 8.426     ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 8.426     ; 8.426     ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 8.665     ; 8.665     ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 8.665     ; 8.665     ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 8.251     ; 8.251     ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 8.295     ; 8.295     ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 8.295     ; 8.295     ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 8.305     ; 8.305     ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 8.294     ; 8.294     ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 8.304     ; 8.304     ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 8.003     ; 8.003     ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 8.013     ; 8.013     ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 7.985     ; 7.985     ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 7.693     ; 7.693     ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 7.683     ; 7.683     ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 7.847     ; 7.847     ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 7.413     ; 7.413     ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 7.413     ; 7.413     ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 7.451     ; 7.451     ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 7.451     ; 7.451     ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 7.451     ; 7.451     ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 7.896     ; 7.896     ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 7.896     ; 7.896     ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 8.281     ; 8.281     ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 8.371     ; 8.371     ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 8.368     ; 8.368     ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 8.368     ; 8.368     ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 8.688     ; 8.688     ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 8.951     ; 8.951     ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 8.951     ; 8.951     ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 8.972     ; 8.972     ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 9.007     ; 9.007     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 5.536     ; 5.651     ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 5.536     ; 5.651     ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 5.536     ; 5.651     ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 5.824     ; 5.939     ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 5.824     ; 5.939     ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 5.809     ; 5.924     ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 5.967     ; 6.082     ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 5.986     ; 6.101     ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 5.986     ; 6.101     ; Rise       ; clk             ;
; ad[*]        ; clk        ; 6.895     ; 7.010     ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 7.870     ; 7.975     ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 7.870     ; 7.975     ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 8.099     ; 8.204     ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 8.099     ; 8.204     ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 7.701     ; 7.806     ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 7.744     ; 7.849     ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 7.744     ; 7.849     ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 7.754     ; 7.859     ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 7.743     ; 7.848     ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 7.753     ; 7.858     ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 7.464     ; 7.569     ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 7.474     ; 7.579     ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 7.447     ; 7.552     ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 7.166     ; 7.271     ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 7.156     ; 7.261     ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 7.312     ; 7.427     ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 6.895     ; 7.010     ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 6.895     ; 7.010     ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 6.931     ; 7.046     ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 6.931     ; 7.046     ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 6.931     ; 7.046     ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 7.359     ; 7.474     ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 7.359     ; 7.474     ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 7.729     ; 7.844     ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 7.815     ; 7.930     ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 7.813     ; 7.928     ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 7.813     ; 7.928     ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 8.122     ; 8.227     ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 8.375     ; 8.480     ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 8.375     ; 8.480     ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 8.394     ; 8.499     ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 8.428     ; 8.533     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 7.450 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.149 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.922 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                              ;
+-------+------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.450 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.439      ;
; 7.588 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[29]              ; clk          ; clk         ; 11.111       ; -0.223     ; 3.307      ;
; 7.589 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.300      ;
; 7.591 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[22]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.298      ;
; 7.597 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[14]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.292      ;
; 7.602 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[31]              ; clk          ; clk         ; 11.111       ; -0.220     ; 3.296      ;
; 7.606 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ           ; PCI_io:b2v_inst8|out_addr_data_reg[22]              ; clk          ; clk         ; 11.111       ; -0.233     ; 3.279      ;
; 7.612 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ           ; PCI_io:b2v_inst8|out_addr_data_reg[14]              ; clk          ; clk         ; 11.111       ; -0.233     ; 3.273      ;
; 7.626 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[24]              ; clk          ; clk         ; 11.111       ; -0.225     ; 3.267      ;
; 7.643 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ           ; PCI_io:b2v_inst8|out_addr_data_reg[23]              ; clk          ; clk         ; 11.111       ; -0.224     ; 3.251      ;
; 7.651 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.033     ; 3.434      ;
; 7.661 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[21]              ; clk          ; clk         ; 11.111       ; -0.223     ; 3.234      ;
; 7.662 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[13]              ; clk          ; clk         ; 11.111       ; -0.223     ; 3.233      ;
; 7.662 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.033     ; 3.423      ;
; 7.666 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[7]               ; clk          ; clk         ; 11.111       ; -0.220     ; 3.232      ;
; 7.673 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[17]              ; clk          ; clk         ; 11.111       ; -0.225     ; 3.220      ;
; 7.673 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[30]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.216      ;
; 7.682 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]                ; PCI_io:b2v_inst8|out_addr_data_reg[24]              ; clk          ; clk         ; 11.111       ; -0.041     ; 3.395      ;
; 7.710 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[29]              ; clk          ; clk         ; 11.111       ; -0.223     ; 3.185      ;
; 7.711 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[16]              ; clk          ; clk         ; 11.111       ; -0.225     ; 3.182      ;
; 7.723 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[6]               ; clk          ; clk         ; 11.111       ; -0.229     ; 3.166      ;
; 7.730 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[7]               ; clk          ; clk         ; 11.111       ; -0.220     ; 3.168      ;
; 7.732 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[30]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.157      ;
; 7.733 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[29]              ; clk          ; clk         ; 11.111       ; -0.223     ; 3.162      ;
; 7.733 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[16]              ; clk          ; clk         ; 11.111       ; -0.225     ; 3.160      ;
; 7.734 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]                ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.045     ; 3.339      ;
; 7.737 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.033     ; 3.348      ;
; 7.739 ; PCI_target_controller:b2v_inst4|in_adress[8]               ; PCI_io:b2v_inst8|out_addr_data_reg[23]              ; clk          ; clk         ; 11.111       ; -0.025     ; 3.354      ;
; 7.741 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[31]              ; clk          ; clk         ; 11.111       ; -0.220     ; 3.157      ;
; 7.759 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[24]              ; clk          ; clk         ; 11.111       ; -0.225     ; 3.134      ;
; 7.760 ; PCI_target_controller:b2v_inst4|in_adress[4]               ; PCI_io:b2v_inst8|out_addr_data_reg[6]               ; clk          ; clk         ; 11.111       ; -0.041     ; 3.317      ;
; 7.761 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ           ; PCI_io:b2v_inst8|out_addr_data_reg[30]              ; clk          ; clk         ; 11.111       ; -0.233     ; 3.124      ;
; 7.763 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[30]              ; clk          ; clk         ; 11.111       ; -0.033     ; 3.322      ;
; 7.767 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]                ; PCI_io:b2v_inst8|out_addr_data_reg[16]              ; clk          ; clk         ; 11.111       ; -0.041     ; 3.310      ;
; 7.770 ; PCI_target_controller:b2v_inst4|in_adress[3]               ; PCI_io:b2v_inst8|out_addr_data_reg[6]               ; clk          ; clk         ; 11.111       ; -0.041     ; 3.307      ;
; 7.775 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[30]              ; clk          ; clk         ; 11.111       ; -0.033     ; 3.310      ;
; 7.783 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[21]              ; clk          ; clk         ; 11.111       ; -0.223     ; 3.112      ;
; 7.784 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[13]              ; clk          ; clk         ; 11.111       ; -0.223     ; 3.111      ;
; 7.787 ; PCI_target_controller:b2v_inst4|in_adress[4]               ; PCI_io:b2v_inst8|out_addr_data_reg[22]              ; clk          ; clk         ; 11.111       ; -0.041     ; 3.290      ;
; 7.788 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[23]              ; clk          ; clk         ; 11.111       ; -0.220     ; 3.110      ;
; 7.789 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[10]              ; clk          ; clk         ; 11.111       ; -0.228     ; 3.101      ;
; 7.790 ; PCI_target_controller:b2v_inst4|in_adress[4]               ; PCI_io:b2v_inst8|out_addr_data_reg[14]              ; clk          ; clk         ; 11.111       ; -0.041     ; 3.287      ;
; 7.790 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[23]              ; clk          ; clk         ; 11.111       ; -0.220     ; 3.108      ;
; 7.792 ; PCI_target_controller:b2v_inst4|in_adress[4]               ; PCI_io:b2v_inst8|out_addr_data_reg[30]              ; clk          ; clk         ; 11.111       ; -0.041     ; 3.285      ;
; 7.797 ; PCI_target_controller:b2v_inst4|in_adress[3]               ; PCI_io:b2v_inst8|out_addr_data_reg[22]              ; clk          ; clk         ; 11.111       ; -0.041     ; 3.280      ;
; 7.800 ; PCI_target_controller:b2v_inst4|in_adress[3]               ; PCI_io:b2v_inst8|out_addr_data_reg[14]              ; clk          ; clk         ; 11.111       ; -0.041     ; 3.277      ;
; 7.802 ; PCI_target_controller:b2v_inst4|in_adress[3]               ; PCI_io:b2v_inst8|out_addr_data_reg[30]              ; clk          ; clk         ; 11.111       ; -0.041     ; 3.275      ;
; 7.803 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[31]              ; clk          ; clk         ; 11.111       ; -0.024     ; 3.291      ;
; 7.805 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[7]               ; clk          ; clk         ; 11.111       ; -0.220     ; 3.093      ;
; 7.806 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.033     ; 3.279      ;
; 7.806 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[21]              ; clk          ; clk         ; 11.111       ; -0.223     ; 3.089      ;
; 7.807 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[13]              ; clk          ; clk         ; 11.111       ; -0.223     ; 3.088      ;
; 7.812 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]                ; PCI_io:b2v_inst8|out_addr_data_reg[4]               ; clk          ; clk         ; 11.111       ; -0.054     ; 3.252      ;
; 7.814 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[31]              ; clk          ; clk         ; 11.111       ; -0.024     ; 3.280      ;
; 7.825 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ           ; PCI_io:b2v_inst8|out_addr_data_reg[19]              ; clk          ; clk         ; 11.111       ; -0.233     ; 3.060      ;
; 7.838 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[30]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.051      ;
; 7.840 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[22]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.049      ;
; 7.841 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[14]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.048      ;
; 7.844 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[16]              ; clk          ; clk         ; 11.111       ; -0.225     ; 3.049      ;
; 7.848 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.075     ; 3.195      ;
; 7.849 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[5]               ; clk          ; clk         ; 11.111       ; -0.223     ; 3.046      ;
; 7.849 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[30]              ; clk          ; clk         ; 11.111       ; -0.033     ; 3.236      ;
; 7.853 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ           ; PCI_io:b2v_inst8|out_addr_data_reg[7]               ; clk          ; clk         ; 11.111       ; -0.224     ; 3.041      ;
; 7.854 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]                ; PCI_io:b2v_inst8|out_addr_data_reg[12]              ; clk          ; clk         ; 11.111       ; -0.044     ; 3.220      ;
; 7.858 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[18]              ; clk          ; clk         ; 11.111       ; -0.228     ; 3.032      ;
; 7.859 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ           ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.233     ; 3.026      ;
; 7.860 ; PCI_target_controller:b2v_inst4|is_BAR1_DEVICE1_address    ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.037     ; 3.221      ;
; 7.861 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]                ; PCI_io:b2v_inst8|out_addr_data_reg[28]              ; clk          ; clk         ; 11.111       ; -0.041     ; 3.216      ;
; 7.862 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.027      ;
; 7.864 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[26]              ; clk          ; clk         ; 11.111       ; -0.228     ; 3.026      ;
; 7.866 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[8]  ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE ; clk          ; clk         ; 11.111       ; -0.035     ; 3.217      ;
; 7.867 ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[7]               ; clk          ; clk         ; 11.111       ; -0.024     ; 3.227      ;
; 7.872 ; PCI_target_controller:b2v_inst4|in_adress[6]               ; PCI_io:b2v_inst8|out_addr_data_reg[22]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.017      ;
; 7.878 ; PCI_target_controller:b2v_inst4|in_adress[6]               ; PCI_io:b2v_inst8|out_addr_data_reg[14]              ; clk          ; clk         ; 11.111       ; -0.229     ; 3.011      ;
; 7.878 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[7]               ; clk          ; clk         ; 11.111       ; -0.024     ; 3.216      ;
; 7.879 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[11] ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE ; clk          ; clk         ; 11.111       ; -0.035     ; 3.204      ;
; 7.883 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ           ; PCI_io:b2v_inst8|out_addr_data_reg[26]              ; clk          ; clk         ; 11.111       ; -0.232     ; 3.003      ;
; 7.886 ; PCI_target_controller:b2v_inst4|in_adress[4]               ; PCI_io:b2v_inst8|out_addr_data_reg[29]              ; clk          ; clk         ; 11.111       ; -0.035     ; 3.197      ;
; 7.886 ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]                ; PCI_io:b2v_inst8|out_addr_data_reg[31]              ; clk          ; clk         ; 11.111       ; -0.036     ; 3.196      ;
; 7.889 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MCR_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.044     ; 3.185      ;
; 7.889 ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[31]              ; clk          ; clk         ; 11.111       ; -0.024     ; 3.205      ;
; 7.896 ; PCI_target_controller:b2v_inst4|in_adress[3]               ; PCI_io:b2v_inst8|out_addr_data_reg[29]              ; clk          ; clk         ; 11.111       ; -0.035     ; 3.187      ;
; 7.897 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ           ; PCI_io:b2v_inst8|out_addr_data_reg[12]              ; clk          ; clk         ; 11.111       ; -0.232     ; 2.989      ;
; 7.898 ; COM_controller_16C550:b2v_inst9|RBR_COM1[7]                ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.053     ; 3.167      ;
; 7.898 ; PCI_target_controller:b2v_inst4|in_adress[4]               ; PCI_io:b2v_inst8|out_addr_data_reg[23]              ; clk          ; clk         ; 11.111       ; -0.032     ; 3.188      ;
; 7.898 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ           ; PCI_io:b2v_inst8|out_addr_data_reg[17]              ; clk          ; clk         ; 11.111       ; -0.229     ; 2.991      ;
; 7.899 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[2]               ; clk          ; clk         ; 11.111       ; -0.225     ; 2.994      ;
; 7.900 ; PCI_target_controller:b2v_inst4|in_adress[6]               ; PCI_io:b2v_inst8|out_addr_data_reg[30]              ; clk          ; clk         ; 11.111       ; -0.229     ; 2.989      ;
; 7.901 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IER_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.033     ; 3.184      ;
; 7.911 ; PCI_target_controller:b2v_inst4|in_adress[5]               ; PCI_io:b2v_inst8|out_addr_data_reg[6]               ; clk          ; clk         ; 11.111       ; -0.041     ; 3.166      ;
; 7.912 ; PCI_target_controller:b2v_inst4|in_adress[6]               ; PCI_io:b2v_inst8|out_addr_data_reg[6]               ; clk          ; clk         ; 11.111       ; -0.229     ; 2.977      ;
; 7.915 ; COM_controller_16C550:b2v_inst9|IER_COM1[7]                ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.254     ; 2.949      ;
; 7.917 ; PCI_target_controller:b2v_inst4|in_adress[2]               ; PCI_io:b2v_inst8|out_addr_data_reg[12]              ; clk          ; clk         ; 11.111       ; -0.228     ; 2.973      ;
; 7.918 ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_READ    ; PCI_io:b2v_inst8|out_addr_data_reg[30]              ; clk          ; clk         ; 11.111       ; -0.033     ; 3.167      ;
; 7.921 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[0]               ; clk          ; clk         ; 11.111       ; -0.225     ; 2.972      ;
; 7.921 ; PCI_target_controller:b2v_inst4|in_adress[0]               ; PCI_io:b2v_inst8|out_addr_data_reg[8]               ; clk          ; clk         ; 11.111       ; -0.225     ; 2.972      ;
; 7.922 ; PCI_target_controller:b2v_inst4|cs_state.CS_READ           ; PCI_io:b2v_inst8|out_addr_data_reg[6]               ; clk          ; clk         ; 11.111       ; -0.233     ; 2.963      ;
; 7.923 ; LPT_controller_82550:b2v_inst1|control                     ; LPT_controller_82550:b2v_inst1|PCR_LPT1[2]          ; clk          ; clk         ; 11.111       ; -0.042     ; 3.153      ;
; 7.927 ; PCI_target_controller:b2v_inst4|is_BAR0_DEVICE1_address    ; PCI_io:b2v_inst8|out_addr_data_reg[15]              ; clk          ; clk         ; 11.111       ; -0.037     ; 3.154      ;
; 7.927 ; PCI_target_controller:b2v_inst4|in_adress[1]               ; PCI_io:b2v_inst8|out_addr_data_reg[23]              ; clk          ; clk         ; 11.111       ; -0.220     ; 2.971      ;
+-------+------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.149 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.480      ;
; 0.152 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.483      ;
; 0.179 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                        ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                                                                             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_END                   ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_END                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_END                   ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_END                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; data_ready[0]                                                           ; data_ready[1]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.218 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.338      ;
; 0.290 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.621      ;
; 0.304 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.310 ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_READ                  ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_END                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.320 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.323 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.336 ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                        ; PCI_target_controller:b2v_inst4|cs_state.CS_READ                                                                             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.464      ;
; 0.349 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.680      ;
; 0.363 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.178      ; 0.645      ;
; 0.365 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.178      ; 0.647      ;
; 0.369 ; LPT_controller_82550:b2v_inst1|PSR_LPT1[7]                              ; PCI_io:b2v_inst8|out_addr_data_reg[23]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.370 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.490      ;
; 0.375 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                     ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_WRITE                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.414 ; PCI_target_controller:b2v_inst4|in_adress[10]                           ; PCI_target_controller:b2v_inst4|is_CS_DEVICE0                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.534      ;
; 0.417 ; PCI_target_controller:b2v_inst4|in_adress[10]                           ; PCI_target_controller:b2v_inst4|is_CS_DEVICE2                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.537      ;
; 0.421 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_target_controller:b2v_inst4|cs_state.CS_READ                                                                             ; clk          ; clk         ; 0.000        ; 0.233      ; 0.738      ;
; 0.424 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|in_adress[14]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.547      ;
; 0.425 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|in_adress[12]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.548      ;
; 0.426 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[10]                                                                   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.549      ;
; 0.428 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.178      ; 0.710      ;
; 0.429 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|in_adress[9]                                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.552      ;
; 0.429 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|in_adress[15]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.552      ;
; 0.429 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|in_adress[11]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.552      ;
; 0.429 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[23]                                                                   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.563      ;
; 0.438 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.559      ;
; 0.440 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.445 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.565      ;
; 0.447 ; PCI_target_controller:b2v_inst4|in_command[0]                           ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_READ                                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.447 ; PCI_target_controller:b2v_inst4|in_command[0]                           ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PXR_READ                                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.450 ; LPT_controller_82550:b2v_inst1|control                                  ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[24]                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.569      ;
; 0.465 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.589      ;
; 0.468 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[9]                                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.592      ;
; 0.470 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.474 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_WRITE                                                                      ; clk          ; clk         ; 0.000        ; -0.154     ; 0.404      ;
; 0.474 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PDR_WRITE                                                                      ; clk          ; clk         ; 0.000        ; -0.154     ; 0.404      ;
; 0.477 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PIR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.154     ; 0.407      ;
; 0.477 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PSR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.154     ; 0.407      ;
; 0.485 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.610      ;
; 0.486 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                   ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.178      ; 0.768      ;
; 0.496 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                                                                             ; clk          ; clk         ; 0.000        ; 0.233      ; 0.813      ;
; 0.502 ; PCI_target_controller:b2v_inst4|in_adress[3]                            ; PCI_io:b2v_inst8|out_addr_data_reg[27]                                                                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.624      ;
; 0.506 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.511 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.513 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[1]                   ; COM_controller_16C550:b2v_inst9|LSR_COM1[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.345      ; 0.942      ;
; 0.514 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[1]                   ; COM_controller_16C550:b2v_inst9|LSR_COM1[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.345      ; 0.943      ;
; 0.518 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[31]                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[25]                                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.645      ;
; 0.527 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.531 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.656      ;
; 0.531 ; PCI_target_controller:b2v_inst4|in_adress[5]                            ; PCI_io:b2v_inst8|out_addr_data_reg[27]                                                                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.653      ;
; 0.533 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[31]                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.538 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.154     ; 0.468      ;
; 0.540 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|in_adress[15]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.663      ;
; 0.540 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|in_adress[11]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.663      ;
; 0.541 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.661      ;
; 0.541 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[10]                                                                   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.664      ;
; 0.541 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|in_adress[9]                                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.664      ;
; 0.542 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[8]                                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.667      ;
; 0.542 ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                      ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PXR_READ                                                                       ; clk          ; clk         ; 0.000        ; -0.154     ; 0.472      ;
; 0.543 ; LPT_controller_82550:b2v_inst1|control                                  ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[7]                                                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.665      ;
; 0.543 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|in_adress[12]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.666      ;
; 0.544 ; LPT_controller_82550:b2v_inst1|control                                  ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[6]                                                                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.666      ;
; 0.544 ; PCI_target_controller:b2v_inst4|is_config_space                         ; PCI_io:b2v_inst8|out_addr_data_reg[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.669      ;
; 0.546 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[1]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.667      ;
; 0.546 ; PCI_target_controller:b2v_inst4|control                                 ; PCI_target_controller:b2v_inst4|in_adress[14]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.669      ;
; 0.549 ; COM_controller_16C550:b2v_inst9|control                                 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[27]                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.688      ;
; 0.550 ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.670      ;
; 0.550 ; PCI_target_controller:b2v_inst4|in_adress[11]                           ; PCI_target_controller:b2v_inst4|is_CS_DEVICE0                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.670      ;
; 0.551 ; PCI_target_controller:b2v_inst4|in_command[0]                           ; COM_controller_16C550:b2v_inst9|com_state.COMF_RX_READ                                                                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.680      ;
; 0.552 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[24]              ; PCI_io:b2v_inst8|out_addr_data_reg[24]                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.673      ;
; 0.553 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.673      ;
; 0.553 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.673      ;
; 0.554 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[0]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.675      ;
; 0.555 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                     ; COM_controller_16C550:b2v_inst9|com_state.COMF_FCR_WRITE                                                                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.673      ;
; 0.555 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.675      ;
; 0.555 ; PCI_target_controller:b2v_inst4|in_adress[11]                           ; PCI_target_controller:b2v_inst4|is_CS_DEVICE2                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.675      ;
; 0.556 ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_1_DEVICE1[28]              ; PCI_io:b2v_inst8|out_addr_data_reg[28]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.676      ;
; 0.557 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.677      ;
; 0.558 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1~0                          ; COM_controller_16C550:b2v_inst9|RBR_COM1[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.678      ;
; 0.559 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                     ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ                                                                      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.677      ;
; 0.561 ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                   ; COM_controller_16C550:b2v_inst9|FIFO_RX_COM1_raddr[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.682      ;
; 0.567 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                     ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ                                                                      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.685      ;
; 0.567 ; PCI_target_controller:b2v_inst4|in_adress[8]                            ; PCI_target_controller:b2v_inst4|is_CS_DEVICE0                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.687      ;
; 0.568 ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                     ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.688      ;
; 0.569 ; PCI_target_controller:b2v_inst4|cs_state.CS_LAT_INTERRUPT_WRITE_DEVICE1 ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.689      ;
; 0.569 ; PCI_target_controller:b2v_inst4|cs_state.CS_LAT_INTERRUPT_WRITE_DEVICE1 ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.689      ;
; 0.569 ; PCI_target_controller:b2v_inst4|cs_state.CS_LAT_INTERRUPT_WRITE_DEVICE1 ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[4]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.689      ;
; 0.569 ; PCI_target_controller:b2v_inst4|cs_state.CS_LAT_INTERRUPT_WRITE_DEVICE1 ; PCI_target_controller:b2v_inst4|INTERUPT_PIN_LINE_DEVICE1[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.689      ;
+-------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 4.922 ; 5.106        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[1]                                                                                  ;
; 4.922 ; 5.152        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.922 ; 5.152        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.923 ; 5.153        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.924 ; 5.154        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_RX_COM1_rtl_0|altsyncram_qae1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.924 ; 5.154        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|altsyncram:FIFO_TX_COM1_rtl_0|altsyncram_dog1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.944 ; 5.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ                                                                      ;
; 4.956 ; 5.140        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[0]                                                                                  ;
; 4.956 ; 5.140        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[2]                                                                                  ;
; 4.956 ; 5.140        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[3]                                                                                  ;
; 4.956 ; 5.140        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[4]                                                                                  ;
; 4.956 ; 5.140        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[7]                                                                                  ;
; 4.957 ; 5.141        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|DLL_COM1[7]                                                                                  ;
; 4.957 ; 5.141        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_IDLE                                                                           ;
; 4.957 ; 5.141        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|cs_state.CS_IDLE                                                                             ;
; 4.957 ; 5.141        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|cs_state.CS_READ                                                                             ;
; 4.971 ; 5.155        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LSR_COM1[0]                                                                                  ;
; 4.971 ; 5.155        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LSR_COM1[2]                                                                                  ;
; 4.971 ; 5.155        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LSR_COM1[3]                                                                                  ;
; 4.972 ; 5.156        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PSR_LPT1[5]                                                                                   ;
; 4.972 ; 5.156        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|in_adress[0]                                                                                 ;
; 4.972 ; 5.156        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|in_adress[1]                                                                                 ;
; 4.972 ; 5.156        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|in_adress[2]                                                                                 ;
; 4.972 ; 5.156        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|in_adress[6]                                                                                 ;
; 4.983 ; 5.167        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[1]                                                                        ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[0]                                                                        ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[1]                                                                        ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[2]                                                                        ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_waddr[3]                                                                        ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[5]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IER_COM1[6]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IIR_COM1[0]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IIR_COM1[1]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IIR_COM1[2]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|IIR_COM1[3]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[0]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[1]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[2]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[3]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[4]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[5]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[6]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|LCR_COM1[7]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[0]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[1]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[2]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[3]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[4]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[5]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|MCR_COM1[7]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|RBR_COM1[0]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|RBR_COM1[1]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|RBR_COM1[2]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|RBR_COM1[3]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|RBR_COM1[4]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|RBR_COM1[5]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|RBR_COM1[7]                                                                                  ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_READ                                                                      ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLL_WRITE                                                                     ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_READ                                                                      ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_DLM_WRITE                                                                     ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_FCR_WRITE                                                                     ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_IDLE                                                                          ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_IER_READ                                                                      ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_IER_WRITE                                                                     ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_LSR_READ                                                                      ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_MSR_READ                                                                      ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_END                                                                        ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; COM_controller_16C550:b2v_inst9|com_state.COMF_TX_WRITE                                                                      ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[0]                                                                                   ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[1]                                                                                   ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[2]                                                                                   ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[3]                                                                                   ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[4]                                                                                   ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PCR_LPT1[5]                                                                                   ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|PSR_LPT1[6]                                                                                   ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|control                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_READ                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PCR_WRITE                                                                      ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PDR_WRITE                                                                      ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PIR_READ                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PSR_READ                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LPT_controller_82550:b2v_inst1|lpt_state.LPTF_PXR_READ                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[10]                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[12]                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[14]                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[18]                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[1]                                                                                        ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[20]                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[22]                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[24]                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[25]                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[26]                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[27]                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[30]                                                                                       ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[6]                                                                                        ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_io:b2v_inst8|out_addr_data_reg[9]                                                                                        ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[0]                                                                    ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[12]                                                                   ;
; 4.984 ; 5.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; PCI_target_controller:b2v_inst4|BASE_ADDRESS_0_DEVICE1[13]                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; clk        ; 1.249 ; 1.884 ; Rise       ; clk             ;
; BUSY      ; clk        ; 1.576 ; 2.317 ; Rise       ; clk             ;
; ERR       ; clk        ; 1.025 ; 1.613 ; Rise       ; clk             ;
; PE        ; clk        ; 1.169 ; 1.822 ; Rise       ; clk             ;
; SELT      ; clk        ; 1.156 ; 1.773 ; Rise       ; clk             ;
; ad[*]     ; clk        ; 3.709 ; 4.471 ; Rise       ; clk             ;
;  ad[0]    ; clk        ; 2.524 ; 3.314 ; Rise       ; clk             ;
;  ad[1]    ; clk        ; 2.930 ; 3.643 ; Rise       ; clk             ;
;  ad[2]    ; clk        ; 2.845 ; 3.691 ; Rise       ; clk             ;
;  ad[3]    ; clk        ; 2.796 ; 3.532 ; Rise       ; clk             ;
;  ad[4]    ; clk        ; 2.663 ; 3.379 ; Rise       ; clk             ;
;  ad[5]    ; clk        ; 2.966 ; 3.695 ; Rise       ; clk             ;
;  ad[6]    ; clk        ; 2.289 ; 3.036 ; Rise       ; clk             ;
;  ad[7]    ; clk        ; 2.558 ; 3.246 ; Rise       ; clk             ;
;  ad[8]    ; clk        ; 2.827 ; 3.441 ; Rise       ; clk             ;
;  ad[9]    ; clk        ; 2.903 ; 3.558 ; Rise       ; clk             ;
;  ad[10]   ; clk        ; 3.390 ; 4.321 ; Rise       ; clk             ;
;  ad[11]   ; clk        ; 2.934 ; 3.664 ; Rise       ; clk             ;
;  ad[12]   ; clk        ; 3.040 ; 3.869 ; Rise       ; clk             ;
;  ad[13]   ; clk        ; 2.886 ; 3.716 ; Rise       ; clk             ;
;  ad[14]   ; clk        ; 3.143 ; 3.851 ; Rise       ; clk             ;
;  ad[15]   ; clk        ; 2.880 ; 3.619 ; Rise       ; clk             ;
;  ad[16]   ; clk        ; 3.012 ; 3.848 ; Rise       ; clk             ;
;  ad[17]   ; clk        ; 2.539 ; 3.221 ; Rise       ; clk             ;
;  ad[18]   ; clk        ; 3.513 ; 4.281 ; Rise       ; clk             ;
;  ad[19]   ; clk        ; 2.664 ; 3.388 ; Rise       ; clk             ;
;  ad[20]   ; clk        ; 3.006 ; 3.759 ; Rise       ; clk             ;
;  ad[21]   ; clk        ; 2.939 ; 3.672 ; Rise       ; clk             ;
;  ad[22]   ; clk        ; 2.777 ; 3.473 ; Rise       ; clk             ;
;  ad[23]   ; clk        ; 3.456 ; 4.240 ; Rise       ; clk             ;
;  ad[24]   ; clk        ; 3.222 ; 4.075 ; Rise       ; clk             ;
;  ad[25]   ; clk        ; 3.398 ; 4.123 ; Rise       ; clk             ;
;  ad[26]   ; clk        ; 3.709 ; 4.471 ; Rise       ; clk             ;
;  ad[27]   ; clk        ; 3.087 ; 3.871 ; Rise       ; clk             ;
;  ad[28]   ; clk        ; 3.240 ; 3.995 ; Rise       ; clk             ;
;  ad[29]   ; clk        ; 2.828 ; 3.514 ; Rise       ; clk             ;
;  ad[30]   ; clk        ; 2.892 ; 3.642 ; Rise       ; clk             ;
;  ad[31]   ; clk        ; 2.820 ; 3.573 ; Rise       ; clk             ;
; cbe[*]    ; clk        ; 3.982 ; 4.724 ; Rise       ; clk             ;
;  cbe[0]   ; clk        ; 3.971 ; 4.724 ; Rise       ; clk             ;
;  cbe[1]   ; clk        ; 3.982 ; 4.673 ; Rise       ; clk             ;
;  cbe[2]   ; clk        ; 3.829 ; 4.452 ; Rise       ; clk             ;
;  cbe[3]   ; clk        ; 3.879 ; 4.674 ; Rise       ; clk             ;
; frame     ; clk        ; 2.074 ; 2.698 ; Rise       ; clk             ;
; idsel     ; clk        ; 1.520 ; 2.198 ; Rise       ; clk             ;
; irdy      ; clk        ; 4.142 ; 4.809 ; Rise       ; clk             ;
; reset     ; clk        ; 2.406 ; 3.149 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ACK       ; clk        ; -1.030 ; -1.661 ; Rise       ; clk             ;
; BUSY      ; clk        ; -1.349 ; -2.069 ; Rise       ; clk             ;
; ERR       ; clk        ; -0.813 ; -1.400 ; Rise       ; clk             ;
; PE        ; clk        ; -0.939 ; -1.587 ; Rise       ; clk             ;
; SELT      ; clk        ; -0.939 ; -1.553 ; Rise       ; clk             ;
; ad[*]     ; clk        ; -0.931 ; -1.533 ; Rise       ; clk             ;
;  ad[0]    ; clk        ; -1.237 ; -1.854 ; Rise       ; clk             ;
;  ad[1]    ; clk        ; -1.433 ; -2.082 ; Rise       ; clk             ;
;  ad[2]    ; clk        ; -1.255 ; -1.906 ; Rise       ; clk             ;
;  ad[3]    ; clk        ; -1.163 ; -1.783 ; Rise       ; clk             ;
;  ad[4]    ; clk        ; -1.408 ; -2.039 ; Rise       ; clk             ;
;  ad[5]    ; clk        ; -1.655 ; -2.352 ; Rise       ; clk             ;
;  ad[6]    ; clk        ; -0.931 ; -1.533 ; Rise       ; clk             ;
;  ad[7]    ; clk        ; -0.933 ; -1.535 ; Rise       ; clk             ;
;  ad[8]    ; clk        ; -1.211 ; -1.827 ; Rise       ; clk             ;
;  ad[9]    ; clk        ; -1.042 ; -1.653 ; Rise       ; clk             ;
;  ad[10]   ; clk        ; -1.106 ; -1.739 ; Rise       ; clk             ;
;  ad[11]   ; clk        ; -1.172 ; -1.807 ; Rise       ; clk             ;
;  ad[12]   ; clk        ; -1.114 ; -1.736 ; Rise       ; clk             ;
;  ad[13]   ; clk        ; -1.504 ; -2.176 ; Rise       ; clk             ;
;  ad[14]   ; clk        ; -1.229 ; -1.871 ; Rise       ; clk             ;
;  ad[15]   ; clk        ; -1.174 ; -1.840 ; Rise       ; clk             ;
;  ad[16]   ; clk        ; -1.327 ; -1.997 ; Rise       ; clk             ;
;  ad[17]   ; clk        ; -1.358 ; -2.047 ; Rise       ; clk             ;
;  ad[18]   ; clk        ; -1.530 ; -2.240 ; Rise       ; clk             ;
;  ad[19]   ; clk        ; -1.535 ; -2.233 ; Rise       ; clk             ;
;  ad[20]   ; clk        ; -1.331 ; -2.013 ; Rise       ; clk             ;
;  ad[21]   ; clk        ; -1.587 ; -2.281 ; Rise       ; clk             ;
;  ad[22]   ; clk        ; -1.437 ; -2.117 ; Rise       ; clk             ;
;  ad[23]   ; clk        ; -1.432 ; -2.162 ; Rise       ; clk             ;
;  ad[24]   ; clk        ; -1.253 ; -1.920 ; Rise       ; clk             ;
;  ad[25]   ; clk        ; -1.725 ; -2.427 ; Rise       ; clk             ;
;  ad[26]   ; clk        ; -1.656 ; -2.370 ; Rise       ; clk             ;
;  ad[27]   ; clk        ; -1.278 ; -1.948 ; Rise       ; clk             ;
;  ad[28]   ; clk        ; -1.726 ; -2.402 ; Rise       ; clk             ;
;  ad[29]   ; clk        ; -1.574 ; -2.241 ; Rise       ; clk             ;
;  ad[30]   ; clk        ; -1.164 ; -1.793 ; Rise       ; clk             ;
;  ad[31]   ; clk        ; -1.187 ; -1.814 ; Rise       ; clk             ;
; cbe[*]    ; clk        ; -0.997 ; -1.606 ; Rise       ; clk             ;
;  cbe[0]   ; clk        ; -1.116 ; -1.723 ; Rise       ; clk             ;
;  cbe[1]   ; clk        ; -1.212 ; -1.881 ; Rise       ; clk             ;
;  cbe[2]   ; clk        ; -0.997 ; -1.606 ; Rise       ; clk             ;
;  cbe[3]   ; clk        ; -1.216 ; -1.876 ; Rise       ; clk             ;
; frame     ; clk        ; -1.109 ; -1.731 ; Rise       ; clk             ;
; idsel     ; clk        ; -1.301 ; -1.967 ; Rise       ; clk             ;
; irdy      ; clk        ; -1.066 ; -1.708 ; Rise       ; clk             ;
; reset     ; clk        ; -2.195 ; -2.907 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; AFD          ; clk        ; 3.477 ; 3.371 ; Rise       ; clk             ;
; INIT         ; clk        ; 3.424 ; 3.549 ; Rise       ; clk             ;
; LPT_DATA[*]  ; clk        ; 4.385 ; 4.227 ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 3.390 ; 3.285 ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 3.374 ; 3.270 ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 3.390 ; 3.279 ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 3.533 ; 3.388 ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 3.639 ; 3.496 ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 4.385 ; 4.227 ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 3.562 ; 3.443 ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 3.669 ; 3.512 ; Rise       ; clk             ;
; RTS          ; clk        ; 3.374 ; 3.270 ; Rise       ; clk             ;
; SIN          ; clk        ; 4.263 ; 4.115 ; Rise       ; clk             ;
; STROBE       ; clk        ; 4.146 ; 3.915 ; Rise       ; clk             ;
; ad[*]        ; clk        ; 4.624 ; 4.847 ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 3.291 ; 3.399 ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 3.275 ; 3.398 ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 3.306 ; 3.415 ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 3.260 ; 3.371 ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 3.242 ; 3.366 ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 3.304 ; 3.419 ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 3.443 ; 3.583 ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 3.556 ; 3.758 ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 4.179 ; 4.341 ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 3.432 ; 3.558 ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 3.359 ; 3.476 ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 3.410 ; 3.518 ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 3.578 ; 3.710 ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 3.577 ; 3.705 ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 3.661 ; 3.800 ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 3.468 ; 3.614 ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 3.510 ; 3.663 ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 3.274 ; 3.383 ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 3.436 ; 3.582 ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 3.966 ; 4.215 ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 3.434 ; 3.563 ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 3.465 ; 3.615 ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 3.759 ; 3.968 ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 4.408 ; 4.595 ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 3.910 ; 4.090 ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 4.007 ; 4.249 ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 3.781 ; 3.939 ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 3.735 ; 3.907 ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 3.536 ; 3.691 ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 3.831 ; 4.024 ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 4.624 ; 4.847 ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 3.559 ; 3.708 ; Rise       ; clk             ;
; devsel       ; clk        ; 6.669 ; 6.563 ; Rise       ; clk             ;
; inta         ; clk        ; 6.169 ; 6.002 ; Rise       ; clk             ;
; trdy         ; clk        ; 3.777 ; 3.626 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; AFD          ; clk        ; 3.399 ; 3.296 ; Rise       ; clk             ;
; INIT         ; clk        ; 3.348 ; 3.468 ; Rise       ; clk             ;
; LPT_DATA[*]  ; clk        ; 3.299 ; 3.199 ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 3.314 ; 3.213 ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 3.299 ; 3.199 ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 3.315 ; 3.208 ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 3.452 ; 3.312 ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 3.553 ; 3.416 ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 4.310 ; 4.155 ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 3.480 ; 3.365 ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 3.583 ; 3.432 ; Rise       ; clk             ;
; RTS          ; clk        ; 3.300 ; 3.199 ; Rise       ; clk             ;
; SIN          ; clk        ; 4.193 ; 4.048 ; Rise       ; clk             ;
; STROBE       ; clk        ; 4.042 ; 3.819 ; Rise       ; clk             ;
; ad[*]        ; clk        ; 3.174 ; 3.294 ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 3.221 ; 3.326 ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 3.207 ; 3.326 ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 3.235 ; 3.341 ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 3.190 ; 3.299 ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 3.174 ; 3.294 ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 3.234 ; 3.346 ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 3.367 ; 3.502 ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 3.475 ; 3.671 ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 4.108 ; 4.266 ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 3.357 ; 3.480 ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 3.285 ; 3.398 ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 3.334 ; 3.437 ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 3.495 ; 3.623 ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 3.495 ; 3.619 ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 3.575 ; 3.709 ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 3.390 ; 3.529 ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 3.429 ; 3.576 ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 3.202 ; 3.307 ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 3.358 ; 3.499 ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 3.867 ; 4.106 ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 3.357 ; 3.481 ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 3.387 ; 3.531 ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 3.669 ; 3.870 ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 4.329 ; 4.511 ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 3.814 ; 3.988 ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 3.908 ; 4.140 ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 3.691 ; 3.843 ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 3.647 ; 3.812 ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 3.455 ; 3.604 ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 3.739 ; 3.925 ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 4.536 ; 4.754 ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 3.478 ; 3.623 ; Rise       ; clk             ;
; devsel       ; clk        ; 5.650 ; 5.814 ; Rise       ; clk             ;
; inta         ; clk        ; 3.695 ; 3.816 ; Rise       ; clk             ;
; trdy         ; clk        ; 3.687 ; 3.542 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; irdy       ; devsel      ; 5.689 ;       ;       ; 6.521 ;
; reset      ; led2        ;       ; 3.330 ; 3.916 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; irdy       ; devsel      ; 5.562 ;       ;       ; 6.379 ;
; reset      ; led2        ;       ; 3.260 ; 3.840 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 4.176 ; 4.173 ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 4.176 ; 4.173 ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 4.176 ; 4.173 ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 4.354 ; 4.351 ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 4.354 ; 4.351 ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 4.340 ; 4.337 ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 4.444 ; 4.441 ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 4.464 ; 4.461 ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 4.464 ; 4.461 ; Rise       ; clk             ;
; ad[*]        ; clk        ; 5.070 ; 5.067 ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 5.654 ; 5.650 ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 5.654 ; 5.650 ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 5.790 ; 5.786 ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 5.790 ; 5.786 ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 5.574 ; 5.570 ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 5.580 ; 5.576 ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 5.580 ; 5.576 ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 5.590 ; 5.586 ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 5.581 ; 5.577 ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 5.591 ; 5.587 ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 5.417 ; 5.413 ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 5.427 ; 5.423 ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 5.411 ; 5.407 ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 5.249 ; 5.245 ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 5.239 ; 5.235 ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 5.332 ; 5.329 ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 5.070 ; 5.067 ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 5.070 ; 5.067 ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 5.114 ; 5.111 ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 5.114 ; 5.111 ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 5.114 ; 5.111 ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 5.365 ; 5.362 ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 5.365 ; 5.362 ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 5.580 ; 5.577 ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 5.628 ; 5.625 ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 5.632 ; 5.629 ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 5.632 ; 5.629 ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 5.819 ; 5.815 ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 5.963 ; 5.959 ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 5.963 ; 5.959 ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 5.965 ; 5.961 ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 5.986 ; 5.982 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 3.263 ; 3.263 ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 3.263 ; 3.263 ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 3.263 ; 3.263 ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 3.435 ; 3.435 ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 3.435 ; 3.435 ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 3.421 ; 3.421 ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 3.520 ; 3.520 ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 3.541 ; 3.541 ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 3.541 ; 3.541 ; Rise       ; clk             ;
; ad[*]        ; clk        ; 4.061 ; 4.061 ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 4.620 ; 4.620 ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 4.620 ; 4.620 ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 4.750 ; 4.750 ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 4.750 ; 4.750 ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 4.542 ; 4.542 ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 4.222 ; 4.222 ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 4.314 ; 4.314 ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 4.061 ; 4.061 ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 4.061 ; 4.061 ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 4.345 ; 4.345 ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 4.345 ; 4.345 ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 4.552 ; 4.552 ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 4.598 ; 4.598 ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 4.602 ; 4.602 ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 4.602 ; 4.602 ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 4.917 ; 4.917 ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 4.917 ; 4.917 ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 4.939 ; 4.939 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 4.295     ; 4.295     ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 4.295     ; 4.295     ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 4.295     ; 4.295     ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 4.459     ; 4.459     ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 4.459     ; 4.459     ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 4.460     ; 4.460     ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 4.571     ; 4.571     ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 4.588     ; 4.588     ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 4.588     ; 4.588     ; Rise       ; clk             ;
; ad[*]        ; clk        ; 5.097     ; 5.097     ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 5.755     ; 5.755     ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 5.755     ; 5.755     ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 5.897     ; 5.897     ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 5.897     ; 5.897     ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 5.645     ; 5.645     ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 5.660     ; 5.660     ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 5.660     ; 5.660     ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 5.670     ; 5.670     ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 5.665     ; 5.665     ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 5.675     ; 5.675     ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 5.485     ; 5.485     ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 5.495     ; 5.495     ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 5.482     ; 5.482     ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 5.291     ; 5.291     ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 5.281     ; 5.281     ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 5.382     ; 5.382     ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 5.097     ; 5.097     ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 5.097     ; 5.097     ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 5.148     ; 5.148     ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 5.148     ; 5.148     ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 5.148     ; 5.148     ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 5.426     ; 5.426     ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 5.426     ; 5.426     ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 5.679     ; 5.679     ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 5.724     ; 5.724     ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 5.727     ; 5.727     ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 5.727     ; 5.727     ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 5.947     ; 5.947     ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 6.110     ; 6.110     ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 6.110     ; 6.110     ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 6.112     ; 6.112     ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 6.139     ; 6.139     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; LPT_DATA[*]  ; clk        ; 3.378     ; 3.444     ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 3.378     ; 3.444     ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 3.378     ; 3.444     ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 3.535     ; 3.601     ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 3.535     ; 3.601     ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 3.536     ; 3.602     ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 3.642     ; 3.708     ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 3.659     ; 3.725     ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 3.659     ; 3.725     ; Rise       ; clk             ;
; ad[*]        ; clk        ; 4.095     ; 4.161     ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 4.724     ; 4.782     ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 4.724     ; 4.782     ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 4.860     ; 4.918     ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 4.860     ; 4.918     ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 4.618     ; 4.676     ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 4.633     ; 4.691     ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 4.633     ; 4.691     ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 4.643     ; 4.701     ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 4.637     ; 4.695     ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 4.647     ; 4.705     ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 4.466     ; 4.524     ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 4.476     ; 4.534     ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 4.463     ; 4.521     ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 4.279     ; 4.337     ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 4.269     ; 4.327     ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 4.369     ; 4.435     ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 4.095     ; 4.161     ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 4.095     ; 4.161     ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 4.144     ; 4.210     ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 4.144     ; 4.210     ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 4.144     ; 4.210     ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 4.411     ; 4.477     ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 4.411     ; 4.477     ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 4.654     ; 4.720     ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 4.697     ; 4.763     ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 4.701     ; 4.767     ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 4.701     ; 4.767     ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 4.910     ; 4.968     ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 5.065     ; 5.123     ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 5.065     ; 5.123     ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 5.067     ; 5.125     ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 5.093     ; 5.151     ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.760 ; 0.149 ; N/A      ; N/A     ; 4.922               ;
;  clk             ; 3.760 ; 0.149 ; N/A      ; N/A     ; 4.922               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; clk        ; 2.381 ; 2.785 ; Rise       ; clk             ;
; BUSY      ; clk        ; 3.019 ; 3.457 ; Rise       ; clk             ;
; ERR       ; clk        ; 1.964 ; 2.332 ; Rise       ; clk             ;
; PE        ; clk        ; 2.206 ; 2.568 ; Rise       ; clk             ;
; SELT      ; clk        ; 2.266 ; 2.604 ; Rise       ; clk             ;
; ad[*]     ; clk        ; 7.044 ; 7.498 ; Rise       ; clk             ;
;  ad[0]    ; clk        ; 5.172 ; 5.479 ; Rise       ; clk             ;
;  ad[1]    ; clk        ; 5.760 ; 6.183 ; Rise       ; clk             ;
;  ad[2]    ; clk        ; 5.756 ; 6.108 ; Rise       ; clk             ;
;  ad[3]    ; clk        ; 5.650 ; 6.001 ; Rise       ; clk             ;
;  ad[4]    ; clk        ; 5.549 ; 5.733 ; Rise       ; clk             ;
;  ad[5]    ; clk        ; 5.964 ; 6.318 ; Rise       ; clk             ;
;  ad[6]    ; clk        ; 4.655 ; 5.085 ; Rise       ; clk             ;
;  ad[7]    ; clk        ; 5.162 ; 5.540 ; Rise       ; clk             ;
;  ad[8]    ; clk        ; 5.565 ; 6.042 ; Rise       ; clk             ;
;  ad[9]    ; clk        ; 5.901 ; 6.189 ; Rise       ; clk             ;
;  ad[10]   ; clk        ; 6.836 ; 7.184 ; Rise       ; clk             ;
;  ad[11]   ; clk        ; 5.774 ; 6.153 ; Rise       ; clk             ;
;  ad[12]   ; clk        ; 6.244 ; 6.551 ; Rise       ; clk             ;
;  ad[13]   ; clk        ; 5.857 ; 6.249 ; Rise       ; clk             ;
;  ad[14]   ; clk        ; 6.307 ; 6.601 ; Rise       ; clk             ;
;  ad[15]   ; clk        ; 5.730 ; 6.163 ; Rise       ; clk             ;
;  ad[16]   ; clk        ; 5.917 ; 6.387 ; Rise       ; clk             ;
;  ad[17]   ; clk        ; 5.040 ; 5.480 ; Rise       ; clk             ;
;  ad[18]   ; clk        ; 6.708 ; 7.115 ; Rise       ; clk             ;
;  ad[19]   ; clk        ; 5.398 ; 5.774 ; Rise       ; clk             ;
;  ad[20]   ; clk        ; 6.051 ; 6.443 ; Rise       ; clk             ;
;  ad[21]   ; clk        ; 5.871 ; 6.246 ; Rise       ; clk             ;
;  ad[22]   ; clk        ; 5.419 ; 5.807 ; Rise       ; clk             ;
;  ad[23]   ; clk        ; 6.670 ; 7.095 ; Rise       ; clk             ;
;  ad[24]   ; clk        ; 6.361 ; 6.786 ; Rise       ; clk             ;
;  ad[25]   ; clk        ; 6.615 ; 7.051 ; Rise       ; clk             ;
;  ad[26]   ; clk        ; 7.044 ; 7.498 ; Rise       ; clk             ;
;  ad[27]   ; clk        ; 6.214 ; 6.603 ; Rise       ; clk             ;
;  ad[28]   ; clk        ; 6.561 ; 6.970 ; Rise       ; clk             ;
;  ad[29]   ; clk        ; 5.581 ; 5.944 ; Rise       ; clk             ;
;  ad[30]   ; clk        ; 5.863 ; 6.219 ; Rise       ; clk             ;
;  ad[31]   ; clk        ; 5.551 ; 5.907 ; Rise       ; clk             ;
; cbe[*]    ; clk        ; 7.669 ; 8.004 ; Rise       ; clk             ;
;  cbe[0]   ; clk        ; 7.669 ; 8.004 ; Rise       ; clk             ;
;  cbe[1]   ; clk        ; 7.364 ; 7.814 ; Rise       ; clk             ;
;  cbe[2]   ; clk        ; 7.148 ; 7.525 ; Rise       ; clk             ;
;  cbe[3]   ; clk        ; 7.435 ; 7.847 ; Rise       ; clk             ;
; frame     ; clk        ; 4.015 ; 4.435 ; Rise       ; clk             ;
; idsel     ; clk        ; 2.965 ; 3.415 ; Rise       ; clk             ;
; irdy      ; clk        ; 8.069 ; 8.439 ; Rise       ; clk             ;
; reset     ; clk        ; 4.779 ; 5.162 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ACK       ; clk        ; -1.030 ; -1.661 ; Rise       ; clk             ;
; BUSY      ; clk        ; -1.349 ; -2.069 ; Rise       ; clk             ;
; ERR       ; clk        ; -0.813 ; -1.400 ; Rise       ; clk             ;
; PE        ; clk        ; -0.939 ; -1.587 ; Rise       ; clk             ;
; SELT      ; clk        ; -0.939 ; -1.553 ; Rise       ; clk             ;
; ad[*]     ; clk        ; -0.931 ; -1.533 ; Rise       ; clk             ;
;  ad[0]    ; clk        ; -1.237 ; -1.854 ; Rise       ; clk             ;
;  ad[1]    ; clk        ; -1.433 ; -2.082 ; Rise       ; clk             ;
;  ad[2]    ; clk        ; -1.255 ; -1.906 ; Rise       ; clk             ;
;  ad[3]    ; clk        ; -1.163 ; -1.783 ; Rise       ; clk             ;
;  ad[4]    ; clk        ; -1.408 ; -2.039 ; Rise       ; clk             ;
;  ad[5]    ; clk        ; -1.655 ; -2.352 ; Rise       ; clk             ;
;  ad[6]    ; clk        ; -0.931 ; -1.533 ; Rise       ; clk             ;
;  ad[7]    ; clk        ; -0.933 ; -1.535 ; Rise       ; clk             ;
;  ad[8]    ; clk        ; -1.211 ; -1.827 ; Rise       ; clk             ;
;  ad[9]    ; clk        ; -1.042 ; -1.653 ; Rise       ; clk             ;
;  ad[10]   ; clk        ; -1.106 ; -1.739 ; Rise       ; clk             ;
;  ad[11]   ; clk        ; -1.172 ; -1.807 ; Rise       ; clk             ;
;  ad[12]   ; clk        ; -1.114 ; -1.736 ; Rise       ; clk             ;
;  ad[13]   ; clk        ; -1.504 ; -2.176 ; Rise       ; clk             ;
;  ad[14]   ; clk        ; -1.229 ; -1.871 ; Rise       ; clk             ;
;  ad[15]   ; clk        ; -1.174 ; -1.840 ; Rise       ; clk             ;
;  ad[16]   ; clk        ; -1.327 ; -1.997 ; Rise       ; clk             ;
;  ad[17]   ; clk        ; -1.358 ; -2.047 ; Rise       ; clk             ;
;  ad[18]   ; clk        ; -1.530 ; -2.240 ; Rise       ; clk             ;
;  ad[19]   ; clk        ; -1.535 ; -2.233 ; Rise       ; clk             ;
;  ad[20]   ; clk        ; -1.331 ; -2.013 ; Rise       ; clk             ;
;  ad[21]   ; clk        ; -1.587 ; -2.281 ; Rise       ; clk             ;
;  ad[22]   ; clk        ; -1.437 ; -2.117 ; Rise       ; clk             ;
;  ad[23]   ; clk        ; -1.432 ; -2.162 ; Rise       ; clk             ;
;  ad[24]   ; clk        ; -1.253 ; -1.920 ; Rise       ; clk             ;
;  ad[25]   ; clk        ; -1.725 ; -2.427 ; Rise       ; clk             ;
;  ad[26]   ; clk        ; -1.656 ; -2.370 ; Rise       ; clk             ;
;  ad[27]   ; clk        ; -1.278 ; -1.948 ; Rise       ; clk             ;
;  ad[28]   ; clk        ; -1.726 ; -2.402 ; Rise       ; clk             ;
;  ad[29]   ; clk        ; -1.574 ; -2.241 ; Rise       ; clk             ;
;  ad[30]   ; clk        ; -1.164 ; -1.793 ; Rise       ; clk             ;
;  ad[31]   ; clk        ; -1.187 ; -1.814 ; Rise       ; clk             ;
; cbe[*]    ; clk        ; -0.997 ; -1.606 ; Rise       ; clk             ;
;  cbe[0]   ; clk        ; -1.116 ; -1.723 ; Rise       ; clk             ;
;  cbe[1]   ; clk        ; -1.212 ; -1.881 ; Rise       ; clk             ;
;  cbe[2]   ; clk        ; -0.997 ; -1.606 ; Rise       ; clk             ;
;  cbe[3]   ; clk        ; -1.216 ; -1.876 ; Rise       ; clk             ;
; frame     ; clk        ; -1.109 ; -1.731 ; Rise       ; clk             ;
; idsel     ; clk        ; -1.301 ; -1.967 ; Rise       ; clk             ;
; irdy      ; clk        ; -1.066 ; -1.708 ; Rise       ; clk             ;
; reset     ; clk        ; -2.195 ; -2.907 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AFD          ; clk        ; 6.399  ; 6.447  ; Rise       ; clk             ;
; INIT         ; clk        ; 6.542  ; 6.520  ; Rise       ; clk             ;
; LPT_DATA[*]  ; clk        ; 7.727  ; 7.601  ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 6.207  ; 6.209  ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 6.179  ; 6.189  ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 6.199  ; 6.226  ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 6.441  ; 6.487  ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 6.606  ; 6.615  ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 7.727  ; 7.601  ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 6.526  ; 6.530  ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 6.695  ; 6.773  ; Rise       ; clk             ;
; RTS          ; clk        ; 6.152  ; 6.201  ; Rise       ; clk             ;
; SIN          ; clk        ; 7.502  ; 7.460  ; Rise       ; clk             ;
; STROBE       ; clk        ; 7.404  ; 7.407  ; Rise       ; clk             ;
; ad[*]        ; clk        ; 8.424  ; 8.504  ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 6.219  ; 6.229  ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 6.215  ; 6.211  ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 6.266  ; 6.230  ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 6.176  ; 6.164  ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 6.191  ; 6.173  ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 6.255  ; 6.253  ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 6.545  ; 6.556  ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 6.664  ; 6.736  ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 7.538  ; 7.672  ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 6.516  ; 6.532  ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 6.435  ; 6.413  ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 6.426  ; 6.460  ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 6.783  ; 6.794  ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 6.768  ; 6.786  ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 6.971  ; 6.957  ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 6.600  ; 6.634  ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 6.614  ; 6.639  ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 6.228  ; 6.237  ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 6.532  ; 6.510  ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 7.311  ; 7.399  ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 6.508  ; 6.471  ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 6.596  ; 6.652  ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 7.052  ; 7.126  ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 7.921  ; 8.063  ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 7.460  ; 7.443  ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 7.637  ; 7.722  ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 7.284  ; 7.205  ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 7.153  ; 7.146  ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 6.641  ; 6.708  ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 7.393  ; 7.324  ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 8.424  ; 8.504  ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 6.791  ; 6.774  ; Rise       ; clk             ;
; devsel       ; clk        ; 11.989 ; 12.038 ; Rise       ; clk             ;
; inta         ; clk        ; 11.830 ; 11.650 ; Rise       ; clk             ;
; trdy         ; clk        ; 6.891  ; 6.878  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; AFD          ; clk        ; 3.399 ; 3.296 ; Rise       ; clk             ;
; INIT         ; clk        ; 3.348 ; 3.468 ; Rise       ; clk             ;
; LPT_DATA[*]  ; clk        ; 3.299 ; 3.199 ; Rise       ; clk             ;
;  LPT_DATA[0] ; clk        ; 3.314 ; 3.213 ; Rise       ; clk             ;
;  LPT_DATA[1] ; clk        ; 3.299 ; 3.199 ; Rise       ; clk             ;
;  LPT_DATA[2] ; clk        ; 3.315 ; 3.208 ; Rise       ; clk             ;
;  LPT_DATA[3] ; clk        ; 3.452 ; 3.312 ; Rise       ; clk             ;
;  LPT_DATA[4] ; clk        ; 3.553 ; 3.416 ; Rise       ; clk             ;
;  LPT_DATA[5] ; clk        ; 4.310 ; 4.155 ; Rise       ; clk             ;
;  LPT_DATA[6] ; clk        ; 3.480 ; 3.365 ; Rise       ; clk             ;
;  LPT_DATA[7] ; clk        ; 3.583 ; 3.432 ; Rise       ; clk             ;
; RTS          ; clk        ; 3.300 ; 3.199 ; Rise       ; clk             ;
; SIN          ; clk        ; 4.193 ; 4.048 ; Rise       ; clk             ;
; STROBE       ; clk        ; 4.042 ; 3.819 ; Rise       ; clk             ;
; ad[*]        ; clk        ; 3.174 ; 3.294 ; Rise       ; clk             ;
;  ad[0]       ; clk        ; 3.221 ; 3.326 ; Rise       ; clk             ;
;  ad[1]       ; clk        ; 3.207 ; 3.326 ; Rise       ; clk             ;
;  ad[2]       ; clk        ; 3.235 ; 3.341 ; Rise       ; clk             ;
;  ad[3]       ; clk        ; 3.190 ; 3.299 ; Rise       ; clk             ;
;  ad[4]       ; clk        ; 3.174 ; 3.294 ; Rise       ; clk             ;
;  ad[5]       ; clk        ; 3.234 ; 3.346 ; Rise       ; clk             ;
;  ad[6]       ; clk        ; 3.367 ; 3.502 ; Rise       ; clk             ;
;  ad[7]       ; clk        ; 3.475 ; 3.671 ; Rise       ; clk             ;
;  ad[8]       ; clk        ; 4.108 ; 4.266 ; Rise       ; clk             ;
;  ad[9]       ; clk        ; 3.357 ; 3.480 ; Rise       ; clk             ;
;  ad[10]      ; clk        ; 3.285 ; 3.398 ; Rise       ; clk             ;
;  ad[11]      ; clk        ; 3.334 ; 3.437 ; Rise       ; clk             ;
;  ad[12]      ; clk        ; 3.495 ; 3.623 ; Rise       ; clk             ;
;  ad[13]      ; clk        ; 3.495 ; 3.619 ; Rise       ; clk             ;
;  ad[14]      ; clk        ; 3.575 ; 3.709 ; Rise       ; clk             ;
;  ad[15]      ; clk        ; 3.390 ; 3.529 ; Rise       ; clk             ;
;  ad[16]      ; clk        ; 3.429 ; 3.576 ; Rise       ; clk             ;
;  ad[17]      ; clk        ; 3.202 ; 3.307 ; Rise       ; clk             ;
;  ad[18]      ; clk        ; 3.358 ; 3.499 ; Rise       ; clk             ;
;  ad[19]      ; clk        ; 3.867 ; 4.106 ; Rise       ; clk             ;
;  ad[20]      ; clk        ; 3.357 ; 3.481 ; Rise       ; clk             ;
;  ad[21]      ; clk        ; 3.387 ; 3.531 ; Rise       ; clk             ;
;  ad[22]      ; clk        ; 3.669 ; 3.870 ; Rise       ; clk             ;
;  ad[23]      ; clk        ; 4.329 ; 4.511 ; Rise       ; clk             ;
;  ad[24]      ; clk        ; 3.814 ; 3.988 ; Rise       ; clk             ;
;  ad[25]      ; clk        ; 3.908 ; 4.140 ; Rise       ; clk             ;
;  ad[26]      ; clk        ; 3.691 ; 3.843 ; Rise       ; clk             ;
;  ad[27]      ; clk        ; 3.647 ; 3.812 ; Rise       ; clk             ;
;  ad[28]      ; clk        ; 3.455 ; 3.604 ; Rise       ; clk             ;
;  ad[29]      ; clk        ; 3.739 ; 3.925 ; Rise       ; clk             ;
;  ad[30]      ; clk        ; 4.536 ; 4.754 ; Rise       ; clk             ;
;  ad[31]      ; clk        ; 3.478 ; 3.623 ; Rise       ; clk             ;
; devsel       ; clk        ; 5.650 ; 5.814 ; Rise       ; clk             ;
; inta         ; clk        ; 3.695 ; 3.816 ; Rise       ; clk             ;
; trdy         ; clk        ; 3.687 ; 3.542 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Progagation Delay                                          ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; irdy       ; devsel      ; 10.278 ;       ;       ; 10.778 ;
; reset      ; led2        ;        ; 6.141 ; 6.486 ;        ;
+------------+-------------+--------+-------+-------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; irdy       ; devsel      ; 5.562 ;       ;       ; 6.379 ;
; reset      ; led2        ;       ; 3.260 ; 3.840 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RTS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; inta           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RS422_TX_MINUS ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; baudout        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; par            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trdy           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; devsel         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; STROBE         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SIN            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AFD            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; INIT           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[16]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[17]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[18]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[19]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[20]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[21]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[22]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[23]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[24]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[25]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[26]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[27]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[28]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[29]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[30]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad[31]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LPT_DATA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LPT_DATA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LPT_DATA[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LPT_DATA[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LPT_DATA[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LPT_DATA[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LPT_DATA[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LPT_DATA[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------+
; Input Transition Times                                               ;
+-------------------+--------------+-----------------+-----------------+
; Pin               ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------+--------------+-----------------+-----------------+
; intd              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; intc              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; intb              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; par               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; trdy              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; devsel            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; STROBE            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIN               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AFD               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INIT              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[22]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[23]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[24]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[25]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[26]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[27]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[28]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[29]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[30]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ad[31]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LPT_DATA[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LPT_DATA[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LPT_DATA[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LPT_DATA[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LPT_DATA[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LPT_DATA[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LPT_DATA[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LPT_DATA[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cbe[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cbe[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cbe[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cbe[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; irdy              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frame             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX1               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; baudclk_221184kHz ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CTS               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; idsel             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ERR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SELT              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PE                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ACK               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BUSY              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; TX1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RTS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; inta           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; RS422_TX_MINUS ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; baudout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; par            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; trdy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; devsel         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; STROBE         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SIN            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; AFD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; INIT           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.33 V              ; -0.0027 V           ; 0.131 V                              ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.33 V             ; -0.0027 V          ; 0.131 V                             ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ad[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ad[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ad[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ad[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ad[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ad[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ad[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ad[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ad[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ad[28]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ad[29]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ad[30]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.33 V              ; -0.0027 V           ; 0.131 V                              ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.33 V             ; -0.0027 V          ; 0.131 V                             ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ad[31]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; TX1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RTS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; inta           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RS422_TX_MINUS ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; baudout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; par            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; trdy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; devsel         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; STROBE         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SIN            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; AFD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; INIT           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ad[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ad[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ad[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ad[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ad[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ad[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ad[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ad[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; ad[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ad[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ad[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ad[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ad[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ad[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ad[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; ad[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ad[28]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ad[29]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ad[30]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; ad[31]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; LPT_DATA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; LPT_DATA[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LPT_DATA[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7400     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7400     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 6     ; 6    ;
; Unconstrained Input Ports       ; 47    ; 47   ;
; Unconstrained Input Port Paths  ; 1015  ; 1015 ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 171   ; 171  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Sep 11 17:09:54 2018
Info: Command: quartus_sta pciusbtest -c pciusbtest
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'pciusbtest.sdc'
Warning (332174): Ignored filter at pciusbtest.sdc(42): clock could not be matched with a port
Warning (332049): Ignored create_clock at pciusbtest.sdc(42): Argument <targets> is an empty collection
    Info (332050): create_clock -name {clock} -period 2.000 [get_ports {clock}]
Warning (332174): Ignored filter at pciusbtest.sdc(49): inst3|altpll_component|auto_generated|pll1|inclk[0] could not be matched with a pin
Warning (332174): Ignored filter at pciusbtest.sdc(49): inst3|altpll_component|auto_generated|pll1|clk[0] could not be matched with a pin
Warning (332049): Ignored create_generated_clock at pciusbtest.sdc(49): Argument <targets> is an empty collection
    Info (332050): create_generated_clock -name {inst3|altpll_component|auto_generated|pll1|clk[0]} -source [get_pins {inst3|altpll_component|auto_generated|pll1|inclk[0]}] -duty_cycle 50.000 -multiply_by 1 -divide_by 10000 -master_clock {clock} [get_pins {inst3|altpll_component|auto_generated|pll1|clk[0]}] 
Warning (332049): Ignored create_generated_clock at pciusbtest.sdc(49): Argument -source is an empty collection
Warning (332174): Ignored filter at pciusbtest.sdc(62): inst3|altpll_component|auto_generated|pll1|clk[0] could not be matched with a clock
Warning (332049): Ignored set_clock_uncertainty at pciusbtest.sdc(62): Argument -rise_from with value [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}]  0.020  
Warning (332049): Ignored set_clock_uncertainty at pciusbtest.sdc(62): Argument -rise_to with value [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements
Warning (332049): Ignored set_clock_uncertainty at pciusbtest.sdc(63): Argument -rise_from with value [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}]  0.020  
Warning (332049): Ignored set_clock_uncertainty at pciusbtest.sdc(63): Argument -fall_to with value [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements
Warning (332049): Ignored set_clock_uncertainty at pciusbtest.sdc(64): Argument -fall_from with value [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}]  0.020  
Warning (332049): Ignored set_clock_uncertainty at pciusbtest.sdc(64): Argument -rise_to with value [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements
Warning (332049): Ignored set_clock_uncertainty at pciusbtest.sdc(65): Argument -fall_from with value [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}]  0.020  
Warning (332049): Ignored set_clock_uncertainty at pciusbtest.sdc(65): Argument -fall_to with value [get_clocks {inst3|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements
Warning (332174): Ignored filter at pciusbtest.sdc(94): PCI_controller:inst4|state.RESET could not be matched with a keeper
Warning (332049): Ignored set_false_path at pciusbtest.sdc(94): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {PCI_controller:inst4|state.RESET}] 
Warning (332174): Ignored filter at pciusbtest.sdc(95): PCI_controller:inst4|state.READ_IO could not be matched with a keeper
Warning (332049): Ignored set_false_path at pciusbtest.sdc(95): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {PCI_controller:inst4|state.READ_IO}] 
Warning (332174): Ignored filter at pciusbtest.sdc(96): PCI_controller:inst4|state.WRITE_IO could not be matched with a keeper
Warning (332049): Ignored set_false_path at pciusbtest.sdc(96): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {PCI_controller:inst4|state.WRITE_IO}] 
Warning (332174): Ignored filter at pciusbtest.sdc(97): PCI_controller:inst4|state.IDLE could not be matched with a keeper
Warning (332049): Ignored set_false_path at pciusbtest.sdc(97): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_keepers {PCI_controller:inst4|state.IDLE}] 
Warning (332060): Node: COM_controller_16C550:b2v_inst9|baudclk_TX was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: baudclk_221184kHz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|baudclk_RX was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|IER_COM1[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: b2v_inst3|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 3.760
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.760         0.000 clk 
Info (332146): Worst-case hold slack is 0.371
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.371         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.151         0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: COM_controller_16C550:b2v_inst9|baudclk_TX was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: baudclk_221184kHz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|baudclk_RX was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|IER_COM1[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: b2v_inst3|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 4.325
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.325         0.000 clk 
Info (332146): Worst-case hold slack is 0.347
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.347         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.151         0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: COM_controller_16C550:b2v_inst9|baudclk_TX was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: baudclk_221184kHz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|baudclk_RX was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|IER_COM1[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|FIFO_TX_COM1_empty[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: COM_controller_16C550:b2v_inst9|com_state.COMF_IIR_READ was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: b2v_inst3|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 7.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.450         0.000 clk 
Info (332146): Worst-case hold slack is 0.149
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.149         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.922
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.922         0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 53 warnings
    Info: Peak virtual memory: 400 megabytes
    Info: Processing ended: Tue Sep 11 17:12:08 2018
    Info: Elapsed time: 00:02:14
    Info: Total CPU time (on all processors): 00:00:05


