digraph "CFG for '_ZL17resizeBatchKernelPKhiiPhii' function" {
	label="CFG for '_ZL17resizeBatchKernelPKhiiPhii' function";

	Node0x4921900 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%6:\l  %7 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %8 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %9 = getelementptr i8, i8 addrspace(4)* %8, i64 4\l  %10 = bitcast i8 addrspace(4)* %9 to i16 addrspace(4)*\l  %11 = load i16, i16 addrspace(4)* %10, align 4, !range !4, !invariant.load !5\l  %12 = zext i16 %11 to i32\l  %13 = mul i32 %7, %12\l  %14 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %15 = add i32 %13, %14\l  %16 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %17 = getelementptr i8, i8 addrspace(4)* %8, i64 6\l  %18 = bitcast i8 addrspace(4)* %17 to i16 addrspace(4)*\l  %19 = load i16, i16 addrspace(4)* %18, align 2, !range !4, !invariant.load !5\l  %20 = zext i16 %19 to i32\l  %21 = mul i32 %16, %20\l  %22 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %23 = add i32 %21, %22\l  %24 = icmp slt i32 %15, %4\l  %25 = icmp slt i32 %23, %5\l  %26 = select i1 %24, i1 %25, i1 false\l  br i1 %26, label %27, label %57\l|{<s0>T|<s1>F}}"];
	Node0x4921900:s0 -> Node0x4925350;
	Node0x4921900:s1 -> Node0x49253e0;
	Node0x4925350 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%27:\l27:                                               \l  %28 = sdiv i32 %1, %4\l  %29 = sdiv i32 %2, %5\l  %30 = mul i32 %23, %1\l  %31 = mul i32 %30, %29\l  %32 = mul i32 %28, %15\l  %33 = add i32 %31, %32\l  %34 = mul i32 %33, 3\l  %35 = sext i32 %34 to i64\l  %36 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %35\l  %37 = load i8, i8 addrspace(1)* %36, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %38 = add nsw i32 %34, 1\l  %39 = sext i32 %38 to i64\l  %40 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %39\l  %41 = load i8, i8 addrspace(1)* %40, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %42 = add nsw i32 %34, 2\l  %43 = sext i32 %42 to i64\l  %44 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %43\l  %45 = load i8, i8 addrspace(1)* %44, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %46 = mul nsw i32 %23, %4\l  %47 = add i32 %46, %15\l  %48 = mul i32 %47, 3\l  %49 = sext i32 %48 to i64\l  %50 = getelementptr inbounds i8, i8 addrspace(1)* %3, i64 %49\l  store i8 %37, i8 addrspace(1)* %50, align 1, !tbaa !7\l  %51 = add nsw i32 %48, 1\l  %52 = sext i32 %51 to i64\l  %53 = getelementptr inbounds i8, i8 addrspace(1)* %3, i64 %52\l  store i8 %41, i8 addrspace(1)* %53, align 1, !tbaa !7\l  %54 = add nsw i32 %48, 2\l  %55 = sext i32 %54 to i64\l  %56 = getelementptr inbounds i8, i8 addrspace(1)* %3, i64 %55\l  store i8 %45, i8 addrspace(1)* %56, align 1, !tbaa !7\l  br label %57\l}"];
	Node0x4925350 -> Node0x49253e0;
	Node0x49253e0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%57:\l57:                                               \l  ret void\l}"];
}
