<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:33.2933</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7013881</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층된 금속 옥사이드 막-실리콘 옥사이드 막</inventionTitle><inventionTitleEng>LAYERED METAL OXIDE-SILICON OXIDE FILMS</inventionTitleEng><openDate>2025.06.02</openDate><openNumber>10-2025-0078503</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.04.25</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/033</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>C23C 16/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>C23C 16/455</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 적층된 금속 옥사이드 막들에 관한 예들이 개시된다. 일 예는 패터닝 구조체를 형성하는 방법을 제공한다. 방법은 금속 옥사이드를 포함하는 적층된 (layered) 막을 형성하도록 하나 이상의 적층된 막 증착 사이클들을 수행하는 단계를 포함한다. 하나 이상의 적층된 증착 사이클들의 적층된 막 증착 사이클은 금속 옥사이드 증착 서브사이클 및 실리콘 옥사이드 증착 사이클을 포함한다. 금속 옥사이드 증착 서브사이클은 기판을 금속 함유 전구체에 노출시키고 기판에 흡착된 금속 함유 전구체를 산화시키는 단계를 포함한다. 실리콘 옥사이드 증착 서브사이클은 기판을 실리콘 함유 전구체에 노출시키는 단계 및 기판에 흡착된 실리콘 함유 전구체를 산화시키는 단계를 포함한다. 방법은 패터닝 구조체를 형성하도록 적층된 막의 하나 이상의 영역들을 에칭하는 단계를 더 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.04.04</internationOpenDate><internationOpenNumber>WO2024073220</internationOpenNumber><internationalApplicationDate>2023.09.05</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/073490</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 패터닝 구조체를 형성하는 방법에 있어서, 금속 옥사이드 및 실리콘 옥사이드를 포함하는 적층된 (layered) 막을 형성하기 위해 하나 이상의 적층된 막 증착 사이클들을 수행하는 단계로서, 상기 하나 이상의 적층된 막 증착 사이클들의 적층된 막 증착 사이클은, 상기 기판을 금속 함유 전구체에 노출시키고 상기 기판에 흡착된 금속 함유 전구체를 산화시키는 단계를 포함하는 금속 옥사이드 증착 서브사이클 (subcycle), 및 기판을 실리콘 함유 전구체에 노출시키고 상기 기판에 흡착된 실리콘 함유 전구체를 산화시키는 단계를 포함하는 실리콘 옥사이드 증착 서브사이클을 포함하는, 상기 하나 이상의 적층된 막 증착 사이클들을 수행하는 단계; 및상기 패터닝 구조체를 형성하기 위해 상기 적층된 막의 하나 이상의 영역들을 에칭하는 단계를 포함하는, 패터닝 구조체를 형성하는 방법.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,하나 이상의 적층된 막 증착 사이클들을 수행하는 단계는 복수의 적층된 막 증착 사이클들을 수행하는 단계를 포함하는, 패터닝 구조체를 형성하는 방법.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 하나 이상의 적층된 막 증착 사이클들의 상기 적층된 막 증착 사이클은 금속 옥사이드 증착 서브사이클들보다 더 큰 수의 실리콘 옥사이드 증착 서브사이클들을 포함하는, 패터닝 구조체를 형성하는 방법.</claim></claimInfo><claimInfo><claim>4. 제 2 항에 있어서,상기 하나 이상의 적층된 막 증착 사이클들의 상기 적층된 막 증착 사이클은 실리콘 옥사이드 증착 서브사이클들보다 더 큰 수의 금속 옥사이드 증착 사이클들을 포함하는, 패터닝 구조체를 형성하는 방법.</claim></claimInfo><claimInfo><claim>5. 제 2 항에 있어서,상기 하나 이상의 적층된 막 증착 사이클들의 상기 적층된 막 증착 사이클은 동일한 수의 실리콘 옥사이드 증착 서브사이클들 및 금속 옥사이드 증착 서브사이클들을 포함하는, 패터닝 구조체를 형성하는 방법.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 패터닝 구조체를 형성하기 위해 상기 적층된 막의 상기 하나 이상의 영역들을 에칭하는 단계는 자기 정렬된 패터닝 (self-aligned patterning; SAP) 프로세스를 위한 스페이서를 형성하도록 상기 적층된 막의 상기 하나 이상의 영역들을 에칭하는 단계를 포함하는, 패터닝 구조체를 형성하는 방법.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 스페이서를 형성하는 단계는 맨드릴 위에 상기 적층된 막을 형성하는 단계, 및 상기 적층된 막의 상기 하나 이상의 영역들을 에칭한 후 상기 맨드릴을 제거하는 단계를 포함하는, 패터닝 구조체를 형성하는 방법.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 금속 함유 전구체는 알루미늄, 몰리브덴, 텅스텐, 또는 티타늄 중 하나 이상을 포함하는, 패터닝 구조체를 형성하는 방법.  </claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 금속 함유 전구체는 알루미늄 할라이드, 알루미늄 알콕사이드, 트리메틸 알루미늄, 알루미늄 하이드라이드, 알루미늄 카르보닐, 텅스텐 헥사플루오라이드, 텅스텐 헥사클로라이드, 텅스텐 헥사카르보닐, 비스(tert-부틸이미노)비스(디메틸아미노) 텅스텐, 비스(tert-부틸이미노)비스(디메틸아미노) 몰리브덴, 몰리브덴 펜타클로라이드, 몰리브덴 디옥사이드 디클로라이드, 몰리브덴 옥시테트라클로라이드, 몰리브덴 헥사카르보닐, 티타늄 테트라클로라이드, 또는 티타늄 이소프로폭사이드 중 하나 이상을 포함하는, 패터닝 구조체를 형성하는 방법.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 패터닝 구조체를 형성하는 단계는 90 내지 200 GPa (gigapascals) 의 범위 내의 모듈러스를 포함하는 패터닝 구조체를 형성하는 단계를 포함하는, 패터닝 구조체를 형성하는 방법.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서,상기 패터닝 구조체를 형성하는 단계는 10 Å 내지 100 Å의 범위 내의 폭을 포함하는 패터닝 구조체를 형성하는 단계를 포함하는, 패터닝 구조체를 형성하는 방법. </claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서,상기 패터닝 구조체는 30 Å 내지 500 Å의 범위 내의 상기 기판 표면의 평면에 수직인 치수를 포함하는, 패터닝 구조체를 형성하는 방법.</claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서,불소 함유 종을 포함하는 플라즈마 세정을 사용하여 상기 프로세싱 챔버로부터 금속 옥사이드 잔류물 및 실리콘 옥사이드 잔류물을 세정하는 단계를 더 포함하는, 패터닝 구조체를 형성하는 방법.</claim></claimInfo><claimInfo><claim>14. 프로세싱 챔버; 상기 프로세싱 챔버 내로의 하나 이상의 가스 유입구들;상기 하나 이상의 가스 유입구들을 통한 가스 플로우를 제어하도록 구성된 플로우 제어 하드웨어; 및 하나 이상의 적층된 막 증착 사이클들을 수행하도록 상기 프로세싱 툴을 동작시키도록 구성된 제어기를 포함하고, 상기 적층된 막 증착 사이클의 실리콘 옥사이드 증착 서브사이클에서, 상기 제어기는 상기 프로세싱 챔버 내로 실리콘 함유 전구체를 도입하게 상기 플로우 제어 하드웨어를 제어하고 그리고 상기 프로세싱 챔버 내에 산화 조건들을 형성하게 상기 플로우 제어 하드웨어를 제어하도록 구성되고, 그리고 상기 적층된 막 증착 사이클의 금속 옥사이드 증착 서브사이클에서, 상기 제어기는 상기 프로세싱 챔버 내로 금속 함유 전구체를 도입하게 상기 플로우 제어 하드웨어를 제어하고—상기 금속 함유 전구체는 몰리브덴 또는 텅스텐 중 하나 이상을 포함함—, 그리고 상기 프로세싱 챔버 내에 산화 조건들을 형성하게 상기 플로우 제어 하드웨어를 제어하도록 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 제어기는 상기 하나 이상의 적층된 막 증착 사이클들의 적층된 막 증착 사이클에서 금속 옥사이드 증착 사이클들보다 더 큰 수의 실리콘 옥사이드 증착 서브사이클들을 수행하도록 상기 프로세싱 툴을 제어하게 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>16. 제 14 항에 있어서,상기 제어기는 상기 하나 이상의 적층된 막 증착 사이클들의 적층된 막 증착 사이클에서 실리콘 옥사이드 서브사이클들보다 더 큰 수의 금속 옥사이드 증착 서브사이클들을 수행하도록 상기 프로세싱 툴을 제어하게 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>17. 제 14 항에 있어서,상기 제어기는 10 내지 100 Å의 두께를 포함하는 적층된 막을 성장시키기 위해 하나 이상의 적층된 막 증착 사이클들을 수행하도록 상기 프로세싱 툴을 제어하게 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>18. 자기 정렬된 패터닝 프로세스의 중간 구조체에 있어서,기판; 및상기 기판 상에 배치된 (dispose) 금속 옥사이드 함유 스페이서 및 실리콘 옥사이드 함유 스페이서의 패턴을 포함하는, 자기 정렬된 패터닝 프로세스의 중간 구조체.</claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서,상기 금속 옥사이드 함유 스페이서 및 실리콘 옥사이드 함유 스페이서 패턴의 스페이서는 100 Å 내지 10 Å의 범위 내의 폭을 포함하는, 자기 정렬된 패터닝 프로세스의 중간 구조체.</claim></claimInfo><claimInfo><claim>20. 제 18 항에 있어서,상기 금속 옥사이드는 알루미늄, 텅스텐, 몰리브덴 또는 티타늄 중 하나 이상을 포함하는, 자기 정렬된 패터닝 프로세스의 중간 구조체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 프레몬트 쿠싱 파크웨이 ****</address><code>520000532180</code><country>미국</country><engName>LAM RESEARCH CORPORATION</engName><name>램 리써치 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country>미국</country><engName>AGARWAL, Pulkit</engName><name>아가월, 풀킷</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country>미국</country><engName>LIU, Pei-Chi</engName><name>리우, 페이-치</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country>인도</country><engName>KUMAR, Ravi</engName><name>쿠마르, 라비</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country>미국</country><engName>PETRAGLIA, Jennifer Leigh</engName><name>페트라글리아, 제니퍼 리</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country>미국</country><engName>SRINIVASAN, Easwar</engName><name>스리니바산, 이스와르</name></inventorInfo><inventorInfo><address>미국, ***** 캘리포니...</address><code> </code><country>네덜란드</country><engName>VAN SCHRAVENDIJK, Bart J.</engName><name>반 슈라벤디즈크, 바트 제이.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층, *층  (역삼동, 아레나빌딩)</address><code>920161000011</code><country>대한민국</country><engName>INVENSYNC Intellectual Property Group</engName><name>특허법인인벤싱크</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.28</priorityApplicationDate><priorityApplicationNumber>63/377,490</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.04.25</receiptDate><receiptNumber>1-1-2025-0473293-87</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.05.01</receiptDate><receiptNumber>1-5-2025-0073490-97</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.07</receiptDate><receiptNumber>1-1-2025-0508461-61</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257013881.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c936e4618879a672b2f8ca53e7759762f54ee42b630d8173ae361000dc91f33a1335683c7774a71b894ae44b79fcf495a09ef799e8c6ba8ef64</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf10add4f4d6d868b3ece15d38326421a3e4e15b5d1893abcee28842886e1280ab5a29c2005a1ca468cac55738d1ec176e4ffcb99e6d592c70</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>