---
title: 临时帖
description: 强迫症记录下高等数集中跳过的部分
author: Hatrix
date: 2026-01-29 21:09:00 +0800
categories: []
tags: []
math: true
mermaid: true
pin: false
---

## 短时间内不会涉及的部分

高层次综合；Cache 存储架构，配合《计算机体系结构量化研究方法》看；低功耗设计；数字IC后端设计

## 时钟控制设计规则

Rule1：设计流程中尽早确定时钟分布架构，预判时钟结构影响；大型高速芯片的平衡时钟树等策略需早规划，避免时钟 buffer 占用大量功耗与面积

Rule2：时钟产生和控制逻辑从所有功能模块分离，放入独立模块

- Guideline1：使用尽量少的时钟完成设计，不同时钟域同步逻辑独立为小模块，便于 ASIC 综合、约束与分析
- Guideline2：片内 PLL 产生时钟时，设置 PLL 无效或旁路机制，方便芯片测试与调试
- Guideline3：避免使用上升沿和下降沿同时触发的逻辑

Rule3：同时使用上升沿和下降沿有效触发器时，综合与时序分析需建模最坏时钟占空比，并记录占空比要求作为系统时钟约束

- Guideline4：考虑将上升沿、下降沿触发器分模块放置
- Guideline5：Clock Buffers 在物理设计阶段考虑；RTL 阶段将时钟视为无延迟理想网络，不例化 Clock Buffer
- Guideline6：避免片内产生时钟（易引发测试问题，时钟驱动逻辑无法作为扫描链部分）；添加测试电路旁路内部时钟，使扫描链由同一时钟控制

Guideline7：避免在 RTL 设计时对时钟进行门控

Guideline8：若 RTL 设计需手动时钟门控，将其分离到顶层独立模块，且手动门控仅在此顶层模块出现

Guideline9：划分设计，保证每个模块有单一的时钟，且模块内部不对时钟进行门控

Guideline10：RTL 设计用门控时钟降功耗时，不直接对时钟门控，采用同步装入寄存器的描述风格（推荐 `always @(posedge clk) if(使能信号)`，避免 `assign 门控时钟=clk and 使能` 的写法）

## GDSII

GDSII（GDS Stream II，Graphic Database System II）是集成电路（IC）/ 超大规模集成电路（VLSI）设计流程中物理版图的工业标准文件格式，也是芯片设计从前端 RTL 到后端流片的最终交付物格式，所有芯片代工厂（Foundry）均支持该格式，是设计方与制造方之间传递物理版图信息的通用 “语言”。
