{{noteTA
| T= zh-cn:宏融合; zh-hk:宏融合; zh-sg:宏融合; zh-tw:巨集融合;
| 1= zh-cn:宏; zh-hk:宏; zh-sg:宏; zh-tw:巨集;
}}
'''宏融合'''（'''Macro-fusion'''或'''Macro-ops fusion'''）是一项旨在提高[[x86|x86]][[处理器|处理器]]性能的技术。支持宏融合的处理器可令多条（通常为两条）x86[[指令|指令]]融合为一条执行，从而提高了处理器的吞吐率。

==原理==
x86是典型的[[CISC|CISC]]架构。为了便于实现[[流水线_(计算机)|流水线]]和[[超标量|超标量]]，90年代中期以后的主流x86处理器均在前端使用解码器将x86指令翻译成类似[[RISC|RISC]]指令的微指令送入后端执行。一条x86指令将被解码成一条或多条微指令。受解码单元和[[执行单元|执行单元]]数目限制，在同一时钟周期内，前端能够解码的宏指令最大数量和后端能够执行的微指令最大数量都是有限的固定值。宏融合将在程序中经常连续出现的若干条x86指令在解码前融合成一条，从而提高了解码器的效率；同时，融合后的多条x86指令可以被解码成一条微指令，从而也提高了后端执行的效率。<ref>{{cite web|url=http://download.intel.com/design/processor/manuals/248966.pdf|title=Intel® 64 and IA-32 Architectures Optimization Reference Manual|language=en|deadurl=yes|archiveurl=https://web.archive.org/web/20090205013427/http://download.intel.com/design/processor/manuals/248966.pdf|archivedate=2009-02-05|access-date=2009-02-05}}</ref>据估计，运行典型的x86程序时，宏融合可以带来约11%的性能提升<ref>{{cite web|url=http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2748&p=3|title=Smart Decoding|work=Intel Core versus AMD's K8 architecture|language=en|author=AnandTech|accessdate=2009-02-05|archive-date=2007-08-06|archive-url=https://web.archive.org/web/20070806015343/http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2748&p=3|dead-url=no}}</ref>。

[[英特尔|英特尔]]基于[[Intel_Core微处理器架构|Core]]和更新微架构的处理器、[[VIA_Nano|威盛凌珑处理器]]<ref>{{cite web|url=http://www.viatech.com.cn/cn/products/processors/nano/|title=威盛凌珑(VIA Nano™) 处理器|access-date=2009-02-05|archive-url=https://web.archive.org/web/20090217134944/http://viatech.com.cn/cn/products/processors/nano/|archive-date=2009-02-17|dead-url=yes}}</ref>和[[超微|超微]](AMD)基于[[AMD_Bulldozer|Bulldozer]]和更新微架构的处理器均支持宏融合。

==可被宏融合的指令==
在英特尔的实现中，特定的两条连续x86指令可以被一个解码单元在一个时钟周期内解码成一条微指令，因此4个解码单元可在一个时钟周期里解码5条x86指令。这两条x86指令中的第一条必须是影响标志位的指令，如'''TEST'''或'''CMP'''；第二条必须是条件跳转。这样的组合在[[编译器|编译器]]生成的代码中非常常见，因此程序不需要重新编译就可以获得性能提升。

Core和Nehalem微架构只支持将'''TEST'''或'''CMP'''作为第一条指令。具体而言，当第一条指令是TEST时，第二条指令可以是任何的条件跳转指令；而当第一条指令是CMP时，Core微架构的处理器仅在第二条指令是JA（JNBE）、JAE（JNB、JNC）、JE（JZ）、JNA（JBE）JNAE（JC、JB）或JNE（JNZ）时支持宏融合，但Nehalem微架构的处理器在第二条指令是JL（JNGE）、JGE（JNL）、JLE（JNG）、JG（JNLE）时也支持宏融合。

在Sandy Bridge微架构的处理器中，英特尔进一步拓展了宏融合的支持范围。例如，除'''TEST'''和'''CMP'''外，'''ADD'''和'''SUB'''等作为第一条指令也可以参与宏融合。

==限制==
* 一个时钟周期里最多只能完成一次宏融合。
* 第一条指令的两个操作数中必须至少有一个[[寄存器|寄存器]]，即不支持-{zh-cn:[[内存|内存]];zh-tw:[[電腦記憶體|記憶體]]}-和[[立即数|立即数]]之间的比较。
* Intel [[Core微架構|Core微架構]]處理器的宏融合只支持[[32位|32位]]程序，包括在[[64位|64位]][[操作系统|操作系统]]下运行的32位程序。这也是某些程序的32位版本较其64位版本运行更快的原因之一。[[Nehalem微架構|Nehalem微架構]]以後的Intel處理器支援64位巨集融合。

==参考资料==
{{reflist}}

[[Category:微處理器|Category:微處理器]]