Simulator report for Time_Watch
Sun Nov 20 22:03:38 2022
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 158 nodes    ;
; Simulation Coverage         ;      15.38 % ;
; Total Number of Transitions ; 669          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                                     ; Default Value ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                                                  ; Timing        ;
; Start time                                                                                 ; 0 ns                                                                        ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                                         ;               ;
; Vector input source                                                                        ; H:/code/digital-electronic-technology/lab/experiment_7/sim/Waveform_pro.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                                          ; On            ;
; Check outputs                                                                              ; Off                                                                         ; Off           ;
; Report simulation coverage                                                                 ; On                                                                          ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                                          ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                                          ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                                          ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                                         ; Off           ;
; Detect glitches                                                                            ; Off                                                                         ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                                         ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                                         ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                                         ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                                         ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                                          ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                                                  ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                                         ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                                         ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                                        ; Auto          ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      15.38 % ;
; Total nodes checked                                 ; 158          ;
; Total output ports checked                          ; 156          ;
; Total output ports with complete 1/0-value coverage ; 24           ;
; Total output ports with no 1/0-value coverage       ; 131          ;
; Total output ports with no 1-value coverage         ; 131          ;
; Total output ports with no 0-value coverage         ; 132          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                            ;
+----------------------------------+----------------------------------+------------------+
; Node Name                        ; Output Port Name                 ; Output Port Type ;
+----------------------------------+----------------------------------+------------------+
; |Time_Watch|cp                   ; |Time_Watch|cp                   ; out              ;
; |Time_Watch|Divider:U1|count2[4] ; |Time_Watch|Divider:U1|count2[4] ; regout           ;
; |Time_Watch|Divider:U1|count2[3] ; |Time_Watch|Divider:U1|count2[3] ; regout           ;
; |Time_Watch|Divider:U1|count2[2] ; |Time_Watch|Divider:U1|count2[2] ; regout           ;
; |Time_Watch|Divider:U1|count2[1] ; |Time_Watch|Divider:U1|count2[1] ; regout           ;
; |Time_Watch|Divider:U1|count2[0] ; |Time_Watch|Divider:U1|count2[0] ; regout           ;
; |Time_Watch|Divider:U1|count2~9  ; |Time_Watch|Divider:U1|count2~9  ; out              ;
; |Time_Watch|Divider:U1|count2~10 ; |Time_Watch|Divider:U1|count2~10 ; out              ;
; |Time_Watch|Divider:U1|count2~11 ; |Time_Watch|Divider:U1|count2~11 ; out              ;
; |Time_Watch|Divider:U1|count2~12 ; |Time_Watch|Divider:U1|count2~12 ; out              ;
; |Time_Watch|Divider:U1|count2~13 ; |Time_Watch|Divider:U1|count2~13 ; out              ;
; |Time_Watch|Divider:U1|count2~14 ; |Time_Watch|Divider:U1|count2~14 ; out              ;
; |Time_Watch|Divider:U1|count2~15 ; |Time_Watch|Divider:U1|count2~15 ; out              ;
; |Time_Watch|Divider:U1|Add0~0    ; |Time_Watch|Divider:U1|Add0~0    ; out0             ;
; |Time_Watch|Divider:U1|Add0~1    ; |Time_Watch|Divider:U1|Add0~1    ; out0             ;
; |Time_Watch|Divider:U1|Add0~2    ; |Time_Watch|Divider:U1|Add0~2    ; out0             ;
; |Time_Watch|Divider:U1|Add0~3    ; |Time_Watch|Divider:U1|Add0~3    ; out0             ;
; |Time_Watch|Divider:U1|Add0~4    ; |Time_Watch|Divider:U1|Add0~4    ; out0             ;
; |Time_Watch|Divider:U1|Add0~5    ; |Time_Watch|Divider:U1|Add0~5    ; out0             ;
; |Time_Watch|Divider:U1|Add0~6    ; |Time_Watch|Divider:U1|Add0~6    ; out0             ;
; |Time_Watch|Divider:U1|Add0~7    ; |Time_Watch|Divider:U1|Add0~7    ; out0             ;
; |Time_Watch|Divider:U1|Add0~8    ; |Time_Watch|Divider:U1|Add0~8    ; out0             ;
; |Time_Watch|Divider:U1|Add0~9    ; |Time_Watch|Divider:U1|Add0~9    ; out0             ;
; |Time_Watch|Divider:U1|Add0~10   ; |Time_Watch|Divider:U1|Add0~10   ; out0             ;
+----------------------------------+----------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                         ;
+---------------------------------------+---------------------------------------+------------------+
; Node Name                             ; Output Port Name                      ; Output Port Type ;
+---------------------------------------+---------------------------------------+------------------+
; |Time_Watch|LED_Bit[0]                ; |Time_Watch|LED_Bit[0]                ; pin_out          ;
; |Time_Watch|LED_Bit[1]                ; |Time_Watch|LED_Bit[1]                ; pin_out          ;
; |Time_Watch|LED_Bit[2]                ; |Time_Watch|LED_Bit[2]                ; pin_out          ;
; |Time_Watch|LED_Bit[3]                ; |Time_Watch|LED_Bit[3]                ; pin_out          ;
; |Time_Watch|LED_Bit[4]                ; |Time_Watch|LED_Bit[4]                ; pin_out          ;
; |Time_Watch|LED_Bit[5]                ; |Time_Watch|LED_Bit[5]                ; pin_out          ;
; |Time_Watch|LED_Bit[6]                ; |Time_Watch|LED_Bit[6]                ; pin_out          ;
; |Time_Watch|LED_Bit[7]                ; |Time_Watch|LED_Bit[7]                ; pin_out          ;
; |Time_Watch|LED_SEG[0]                ; |Time_Watch|LED_SEG[0]                ; pin_out          ;
; |Time_Watch|LED_SEG[1]                ; |Time_Watch|LED_SEG[1]                ; pin_out          ;
; |Time_Watch|LED_SEG[2]                ; |Time_Watch|LED_SEG[2]                ; pin_out          ;
; |Time_Watch|LED_SEG[3]                ; |Time_Watch|LED_SEG[3]                ; pin_out          ;
; |Time_Watch|LED_SEG[4]                ; |Time_Watch|LED_SEG[4]                ; pin_out          ;
; |Time_Watch|LED_SEG[5]                ; |Time_Watch|LED_SEG[5]                ; pin_out          ;
; |Time_Watch|LED_SEG[6]                ; |Time_Watch|LED_SEG[6]                ; pin_out          ;
; |Time_Watch|LED_SEG[7]                ; |Time_Watch|LED_SEG[7]                ; pin_out          ;
; |Time_Watch|Decoder_3_8:U4|comb~0     ; |Time_Watch|Decoder_3_8:U4|comb~0     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~0  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~0  ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~1     ; |Time_Watch|Decoder_3_8:U4|comb~1     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~1  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~1  ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[0]    ; |Time_Watch|Decoder_3_8:U4|Pout[0]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~2  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~2  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~3  ; |Time_Watch|Decoder_3_8:U4|Pout[6]~3  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~4  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~4  ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~2     ; |Time_Watch|Decoder_3_8:U4|comb~2     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~5  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~5  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~6  ; |Time_Watch|Decoder_3_8:U4|Pout[6]~6  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]~7  ; |Time_Watch|Decoder_3_8:U4|Pout[5]~7  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[1]    ; |Time_Watch|Decoder_3_8:U4|Pout[1]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~8  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~8  ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~9  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~9  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~10 ; |Time_Watch|Decoder_3_8:U4|Pout[6]~10 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]~11 ; |Time_Watch|Decoder_3_8:U4|Pout[5]~11 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[4]~12 ; |Time_Watch|Decoder_3_8:U4|Pout[4]~12 ; out              ;
; |Time_Watch|Decoder_3_8:U4|comb~3     ; |Time_Watch|Decoder_3_8:U4|comb~3     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~13 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~13 ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[2]    ; |Time_Watch|Decoder_3_8:U4|Pout[2]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~14 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~14 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~15 ; |Time_Watch|Decoder_3_8:U4|Pout[6]~15 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]~16 ; |Time_Watch|Decoder_3_8:U4|Pout[5]~16 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[4]~17 ; |Time_Watch|Decoder_3_8:U4|Pout[4]~17 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[3]~18 ; |Time_Watch|Decoder_3_8:U4|Pout[3]~18 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~19 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~19 ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~4     ; |Time_Watch|Decoder_3_8:U4|comb~4     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~20 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~20 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~21 ; |Time_Watch|Decoder_3_8:U4|Pout[6]~21 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]~22 ; |Time_Watch|Decoder_3_8:U4|Pout[5]~22 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[4]~23 ; |Time_Watch|Decoder_3_8:U4|Pout[4]~23 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[3]~24 ; |Time_Watch|Decoder_3_8:U4|Pout[3]~24 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[2]~25 ; |Time_Watch|Decoder_3_8:U4|Pout[2]~25 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[3]    ; |Time_Watch|Decoder_3_8:U4|Pout[3]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~26 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~26 ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~27 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~27 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~28 ; |Time_Watch|Decoder_3_8:U4|Pout[6]~28 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]~29 ; |Time_Watch|Decoder_3_8:U4|Pout[5]~29 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[4]~30 ; |Time_Watch|Decoder_3_8:U4|Pout[4]~30 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[3]~31 ; |Time_Watch|Decoder_3_8:U4|Pout[3]~31 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[2]~32 ; |Time_Watch|Decoder_3_8:U4|Pout[2]~32 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[1]~33 ; |Time_Watch|Decoder_3_8:U4|Pout[1]~33 ; out              ;
; |Time_Watch|Decoder_3_8:U4|comb~5     ; |Time_Watch|Decoder_3_8:U4|comb~5     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[4]    ; |Time_Watch|Decoder_3_8:U4|Pout[4]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|comb~6     ; |Time_Watch|Decoder_3_8:U4|comb~6     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~7     ; |Time_Watch|Decoder_3_8:U4|comb~7     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~8     ; |Time_Watch|Decoder_3_8:U4|comb~8     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~9     ; |Time_Watch|Decoder_3_8:U4|comb~9     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~10    ; |Time_Watch|Decoder_3_8:U4|comb~10    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~11    ; |Time_Watch|Decoder_3_8:U4|comb~11    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~12    ; |Time_Watch|Decoder_3_8:U4|comb~12    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~13    ; |Time_Watch|Decoder_3_8:U4|comb~13    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]    ; |Time_Watch|Decoder_3_8:U4|Pout[5]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|comb~14    ; |Time_Watch|Decoder_3_8:U4|comb~14    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]    ; |Time_Watch|Decoder_3_8:U4|Pout[6]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|comb~15    ; |Time_Watch|Decoder_3_8:U4|comb~15    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]    ; |Time_Watch|Decoder_3_8:U4|Pout[7]    ; out              ;
; |Time_Watch|Tube:U3|tube[0]           ; |Time_Watch|Tube:U3|tube[0]           ; regout           ;
; |Time_Watch|Tube:U3|tube~0            ; |Time_Watch|Tube:U3|tube~0            ; out              ;
; |Time_Watch|Tube:U3|tube~1            ; |Time_Watch|Tube:U3|tube~1            ; out              ;
; |Time_Watch|Tube:U3|tube~2            ; |Time_Watch|Tube:U3|tube~2            ; out              ;
; |Time_Watch|Tube:U3|tube[1]           ; |Time_Watch|Tube:U3|tube[1]           ; regout           ;
; |Time_Watch|Tube:U3|tube[2]           ; |Time_Watch|Tube:U3|tube[2]           ; regout           ;
; |Time_Watch|Divider:U1|count2[15]     ; |Time_Watch|Divider:U1|count2[15]     ; regout           ;
; |Time_Watch|Divider:U1|count2[14]     ; |Time_Watch|Divider:U1|count2[14]     ; regout           ;
; |Time_Watch|Divider:U1|count2[13]     ; |Time_Watch|Divider:U1|count2[13]     ; regout           ;
; |Time_Watch|Divider:U1|count2[12]     ; |Time_Watch|Divider:U1|count2[12]     ; regout           ;
; |Time_Watch|Divider:U1|count2[11]     ; |Time_Watch|Divider:U1|count2[11]     ; regout           ;
; |Time_Watch|Divider:U1|count2[10]     ; |Time_Watch|Divider:U1|count2[10]     ; regout           ;
; |Time_Watch|Divider:U1|count2[9]      ; |Time_Watch|Divider:U1|count2[9]      ; regout           ;
; |Time_Watch|Divider:U1|count2[8]      ; |Time_Watch|Divider:U1|count2[8]      ; regout           ;
; |Time_Watch|Divider:U1|count2[7]      ; |Time_Watch|Divider:U1|count2[7]      ; regout           ;
; |Time_Watch|Divider:U1|count2[6]      ; |Time_Watch|Divider:U1|count2[6]      ; regout           ;
; |Time_Watch|Divider:U1|fout2          ; |Time_Watch|Divider:U1|fout2          ; regout           ;
; |Time_Watch|Divider:U1|count2~0       ; |Time_Watch|Divider:U1|count2~0       ; out              ;
; |Time_Watch|Divider:U1|count2~1       ; |Time_Watch|Divider:U1|count2~1       ; out              ;
; |Time_Watch|Divider:U1|count2~2       ; |Time_Watch|Divider:U1|count2~2       ; out              ;
; |Time_Watch|Divider:U1|count2~3       ; |Time_Watch|Divider:U1|count2~3       ; out              ;
; |Time_Watch|Divider:U1|count2~4       ; |Time_Watch|Divider:U1|count2~4       ; out              ;
; |Time_Watch|Divider:U1|count2~5       ; |Time_Watch|Divider:U1|count2~5       ; out              ;
; |Time_Watch|Divider:U1|count2~6       ; |Time_Watch|Divider:U1|count2~6       ; out              ;
; |Time_Watch|Divider:U1|count2~7       ; |Time_Watch|Divider:U1|count2~7       ; out              ;
; |Time_Watch|Divider:U1|count2~8       ; |Time_Watch|Divider:U1|count2~8       ; out              ;
; |Time_Watch|Tube:U3|Add0~0            ; |Time_Watch|Tube:U3|Add0~0            ; out0             ;
; |Time_Watch|Tube:U3|Add0~1            ; |Time_Watch|Tube:U3|Add0~1            ; out0             ;
; |Time_Watch|Tube:U3|Add0~2            ; |Time_Watch|Tube:U3|Add0~2            ; out0             ;
; |Time_Watch|Divider:U1|Add0~11        ; |Time_Watch|Divider:U1|Add0~11        ; out0             ;
; |Time_Watch|Divider:U1|Add0~12        ; |Time_Watch|Divider:U1|Add0~12        ; out0             ;
; |Time_Watch|Divider:U1|Add0~13        ; |Time_Watch|Divider:U1|Add0~13        ; out0             ;
; |Time_Watch|Divider:U1|Add0~14        ; |Time_Watch|Divider:U1|Add0~14        ; out0             ;
; |Time_Watch|Divider:U1|Add0~15        ; |Time_Watch|Divider:U1|Add0~15        ; out0             ;
; |Time_Watch|Divider:U1|Add0~16        ; |Time_Watch|Divider:U1|Add0~16        ; out0             ;
; |Time_Watch|Divider:U1|Add0~17        ; |Time_Watch|Divider:U1|Add0~17        ; out0             ;
; |Time_Watch|Divider:U1|Add0~18        ; |Time_Watch|Divider:U1|Add0~18        ; out0             ;
; |Time_Watch|Divider:U1|Add0~19        ; |Time_Watch|Divider:U1|Add0~19        ; out0             ;
; |Time_Watch|Divider:U1|Add0~20        ; |Time_Watch|Divider:U1|Add0~20        ; out0             ;
; |Time_Watch|Divider:U1|Add0~21        ; |Time_Watch|Divider:U1|Add0~21        ; out0             ;
; |Time_Watch|Divider:U1|Add0~22        ; |Time_Watch|Divider:U1|Add0~22        ; out0             ;
; |Time_Watch|Divider:U1|Add0~23        ; |Time_Watch|Divider:U1|Add0~23        ; out0             ;
; |Time_Watch|Divider:U1|Add0~24        ; |Time_Watch|Divider:U1|Add0~24        ; out0             ;
; |Time_Watch|Divider:U1|Add0~25        ; |Time_Watch|Divider:U1|Add0~25        ; out0             ;
; |Time_Watch|Divider:U1|Add0~26        ; |Time_Watch|Divider:U1|Add0~26        ; out0             ;
; |Time_Watch|Divider:U1|Add0~27        ; |Time_Watch|Divider:U1|Add0~27        ; out0             ;
; |Time_Watch|Divider:U1|Add0~28        ; |Time_Watch|Divider:U1|Add0~28        ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal0~0   ; |Time_Watch|Decoder_3_8:U4|Equal0~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal1~0   ; |Time_Watch|Decoder_3_8:U4|Equal1~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal2~0   ; |Time_Watch|Decoder_3_8:U4|Equal2~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal3~0   ; |Time_Watch|Decoder_3_8:U4|Equal3~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal4~0   ; |Time_Watch|Decoder_3_8:U4|Equal4~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal5~0   ; |Time_Watch|Decoder_3_8:U4|Equal5~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal6~0   ; |Time_Watch|Decoder_3_8:U4|Equal6~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal7~0   ; |Time_Watch|Decoder_3_8:U4|Equal7~0   ; out0             ;
; |Time_Watch|Tube:U3|Equal0~0          ; |Time_Watch|Tube:U3|Equal0~0          ; out0             ;
; |Time_Watch|Divider:U1|Equal0~0       ; |Time_Watch|Divider:U1|Equal0~0       ; out0             ;
+---------------------------------------+---------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                         ;
+---------------------------------------+---------------------------------------+------------------+
; Node Name                             ; Output Port Name                      ; Output Port Type ;
+---------------------------------------+---------------------------------------+------------------+
; |Time_Watch|LED_Bit[0]                ; |Time_Watch|LED_Bit[0]                ; pin_out          ;
; |Time_Watch|LED_Bit[1]                ; |Time_Watch|LED_Bit[1]                ; pin_out          ;
; |Time_Watch|LED_Bit[2]                ; |Time_Watch|LED_Bit[2]                ; pin_out          ;
; |Time_Watch|LED_Bit[3]                ; |Time_Watch|LED_Bit[3]                ; pin_out          ;
; |Time_Watch|LED_Bit[4]                ; |Time_Watch|LED_Bit[4]                ; pin_out          ;
; |Time_Watch|LED_Bit[5]                ; |Time_Watch|LED_Bit[5]                ; pin_out          ;
; |Time_Watch|LED_Bit[6]                ; |Time_Watch|LED_Bit[6]                ; pin_out          ;
; |Time_Watch|LED_Bit[7]                ; |Time_Watch|LED_Bit[7]                ; pin_out          ;
; |Time_Watch|LED_SEG[0]                ; |Time_Watch|LED_SEG[0]                ; pin_out          ;
; |Time_Watch|LED_SEG[1]                ; |Time_Watch|LED_SEG[1]                ; pin_out          ;
; |Time_Watch|LED_SEG[2]                ; |Time_Watch|LED_SEG[2]                ; pin_out          ;
; |Time_Watch|LED_SEG[3]                ; |Time_Watch|LED_SEG[3]                ; pin_out          ;
; |Time_Watch|LED_SEG[4]                ; |Time_Watch|LED_SEG[4]                ; pin_out          ;
; |Time_Watch|LED_SEG[5]                ; |Time_Watch|LED_SEG[5]                ; pin_out          ;
; |Time_Watch|LED_SEG[6]                ; |Time_Watch|LED_SEG[6]                ; pin_out          ;
; |Time_Watch|LED_SEG[7]                ; |Time_Watch|LED_SEG[7]                ; pin_out          ;
; |Time_Watch|Decoder_3_8:U4|comb~0     ; |Time_Watch|Decoder_3_8:U4|comb~0     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~0  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~0  ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~1     ; |Time_Watch|Decoder_3_8:U4|comb~1     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~1  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~1  ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[0]    ; |Time_Watch|Decoder_3_8:U4|Pout[0]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~2  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~2  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~3  ; |Time_Watch|Decoder_3_8:U4|Pout[6]~3  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~4  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~4  ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~2     ; |Time_Watch|Decoder_3_8:U4|comb~2     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~5  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~5  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~6  ; |Time_Watch|Decoder_3_8:U4|Pout[6]~6  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]~7  ; |Time_Watch|Decoder_3_8:U4|Pout[5]~7  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[1]    ; |Time_Watch|Decoder_3_8:U4|Pout[1]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~8  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~8  ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~9  ; |Time_Watch|Decoder_3_8:U4|Pout[7]~9  ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~10 ; |Time_Watch|Decoder_3_8:U4|Pout[6]~10 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]~11 ; |Time_Watch|Decoder_3_8:U4|Pout[5]~11 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[4]~12 ; |Time_Watch|Decoder_3_8:U4|Pout[4]~12 ; out              ;
; |Time_Watch|Decoder_3_8:U4|comb~3     ; |Time_Watch|Decoder_3_8:U4|comb~3     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~13 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~13 ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[2]    ; |Time_Watch|Decoder_3_8:U4|Pout[2]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~14 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~14 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~15 ; |Time_Watch|Decoder_3_8:U4|Pout[6]~15 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]~16 ; |Time_Watch|Decoder_3_8:U4|Pout[5]~16 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[4]~17 ; |Time_Watch|Decoder_3_8:U4|Pout[4]~17 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[3]~18 ; |Time_Watch|Decoder_3_8:U4|Pout[3]~18 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~19 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~19 ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~4     ; |Time_Watch|Decoder_3_8:U4|comb~4     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~20 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~20 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~21 ; |Time_Watch|Decoder_3_8:U4|Pout[6]~21 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]~22 ; |Time_Watch|Decoder_3_8:U4|Pout[5]~22 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[4]~23 ; |Time_Watch|Decoder_3_8:U4|Pout[4]~23 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[3]~24 ; |Time_Watch|Decoder_3_8:U4|Pout[3]~24 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[2]~25 ; |Time_Watch|Decoder_3_8:U4|Pout[2]~25 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[3]    ; |Time_Watch|Decoder_3_8:U4|Pout[3]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~26 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~26 ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]~27 ; |Time_Watch|Decoder_3_8:U4|Pout[7]~27 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]~28 ; |Time_Watch|Decoder_3_8:U4|Pout[6]~28 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]~29 ; |Time_Watch|Decoder_3_8:U4|Pout[5]~29 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[4]~30 ; |Time_Watch|Decoder_3_8:U4|Pout[4]~30 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[3]~31 ; |Time_Watch|Decoder_3_8:U4|Pout[3]~31 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[2]~32 ; |Time_Watch|Decoder_3_8:U4|Pout[2]~32 ; out              ;
; |Time_Watch|Decoder_3_8:U4|Pout[1]~33 ; |Time_Watch|Decoder_3_8:U4|Pout[1]~33 ; out              ;
; |Time_Watch|Decoder_3_8:U4|comb~5     ; |Time_Watch|Decoder_3_8:U4|comb~5     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[4]    ; |Time_Watch|Decoder_3_8:U4|Pout[4]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|comb~6     ; |Time_Watch|Decoder_3_8:U4|comb~6     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~7     ; |Time_Watch|Decoder_3_8:U4|comb~7     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~8     ; |Time_Watch|Decoder_3_8:U4|comb~8     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~9     ; |Time_Watch|Decoder_3_8:U4|comb~9     ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~10    ; |Time_Watch|Decoder_3_8:U4|comb~10    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~11    ; |Time_Watch|Decoder_3_8:U4|comb~11    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~12    ; |Time_Watch|Decoder_3_8:U4|comb~12    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|comb~13    ; |Time_Watch|Decoder_3_8:U4|comb~13    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[5]    ; |Time_Watch|Decoder_3_8:U4|Pout[5]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|comb~14    ; |Time_Watch|Decoder_3_8:U4|comb~14    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[6]    ; |Time_Watch|Decoder_3_8:U4|Pout[6]    ; out              ;
; |Time_Watch|Decoder_3_8:U4|comb~15    ; |Time_Watch|Decoder_3_8:U4|comb~15    ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Pout[7]    ; |Time_Watch|Decoder_3_8:U4|Pout[7]    ; out              ;
; |Time_Watch|Tube:U3|tube[0]           ; |Time_Watch|Tube:U3|tube[0]           ; regout           ;
; |Time_Watch|Tube:U3|tube~0            ; |Time_Watch|Tube:U3|tube~0            ; out              ;
; |Time_Watch|Tube:U3|tube~1            ; |Time_Watch|Tube:U3|tube~1            ; out              ;
; |Time_Watch|Tube:U3|tube~2            ; |Time_Watch|Tube:U3|tube~2            ; out              ;
; |Time_Watch|Tube:U3|tube[1]           ; |Time_Watch|Tube:U3|tube[1]           ; regout           ;
; |Time_Watch|Tube:U3|tube[2]           ; |Time_Watch|Tube:U3|tube[2]           ; regout           ;
; |Time_Watch|Divider:U1|count2[15]     ; |Time_Watch|Divider:U1|count2[15]     ; regout           ;
; |Time_Watch|Divider:U1|count2[14]     ; |Time_Watch|Divider:U1|count2[14]     ; regout           ;
; |Time_Watch|Divider:U1|count2[13]     ; |Time_Watch|Divider:U1|count2[13]     ; regout           ;
; |Time_Watch|Divider:U1|count2[12]     ; |Time_Watch|Divider:U1|count2[12]     ; regout           ;
; |Time_Watch|Divider:U1|count2[11]     ; |Time_Watch|Divider:U1|count2[11]     ; regout           ;
; |Time_Watch|Divider:U1|count2[10]     ; |Time_Watch|Divider:U1|count2[10]     ; regout           ;
; |Time_Watch|Divider:U1|count2[9]      ; |Time_Watch|Divider:U1|count2[9]      ; regout           ;
; |Time_Watch|Divider:U1|count2[8]      ; |Time_Watch|Divider:U1|count2[8]      ; regout           ;
; |Time_Watch|Divider:U1|count2[7]      ; |Time_Watch|Divider:U1|count2[7]      ; regout           ;
; |Time_Watch|Divider:U1|count2[6]      ; |Time_Watch|Divider:U1|count2[6]      ; regout           ;
; |Time_Watch|Divider:U1|count2[5]      ; |Time_Watch|Divider:U1|count2[5]      ; regout           ;
; |Time_Watch|Divider:U1|fout2          ; |Time_Watch|Divider:U1|fout2          ; regout           ;
; |Time_Watch|Divider:U1|count2~0       ; |Time_Watch|Divider:U1|count2~0       ; out              ;
; |Time_Watch|Divider:U1|count2~1       ; |Time_Watch|Divider:U1|count2~1       ; out              ;
; |Time_Watch|Divider:U1|count2~2       ; |Time_Watch|Divider:U1|count2~2       ; out              ;
; |Time_Watch|Divider:U1|count2~3       ; |Time_Watch|Divider:U1|count2~3       ; out              ;
; |Time_Watch|Divider:U1|count2~4       ; |Time_Watch|Divider:U1|count2~4       ; out              ;
; |Time_Watch|Divider:U1|count2~5       ; |Time_Watch|Divider:U1|count2~5       ; out              ;
; |Time_Watch|Divider:U1|count2~6       ; |Time_Watch|Divider:U1|count2~6       ; out              ;
; |Time_Watch|Divider:U1|count2~7       ; |Time_Watch|Divider:U1|count2~7       ; out              ;
; |Time_Watch|Divider:U1|count2~8       ; |Time_Watch|Divider:U1|count2~8       ; out              ;
; |Time_Watch|Tube:U3|Add0~0            ; |Time_Watch|Tube:U3|Add0~0            ; out0             ;
; |Time_Watch|Tube:U3|Add0~1            ; |Time_Watch|Tube:U3|Add0~1            ; out0             ;
; |Time_Watch|Tube:U3|Add0~2            ; |Time_Watch|Tube:U3|Add0~2            ; out0             ;
; |Time_Watch|Divider:U1|Add0~11        ; |Time_Watch|Divider:U1|Add0~11        ; out0             ;
; |Time_Watch|Divider:U1|Add0~12        ; |Time_Watch|Divider:U1|Add0~12        ; out0             ;
; |Time_Watch|Divider:U1|Add0~13        ; |Time_Watch|Divider:U1|Add0~13        ; out0             ;
; |Time_Watch|Divider:U1|Add0~14        ; |Time_Watch|Divider:U1|Add0~14        ; out0             ;
; |Time_Watch|Divider:U1|Add0~15        ; |Time_Watch|Divider:U1|Add0~15        ; out0             ;
; |Time_Watch|Divider:U1|Add0~16        ; |Time_Watch|Divider:U1|Add0~16        ; out0             ;
; |Time_Watch|Divider:U1|Add0~17        ; |Time_Watch|Divider:U1|Add0~17        ; out0             ;
; |Time_Watch|Divider:U1|Add0~18        ; |Time_Watch|Divider:U1|Add0~18        ; out0             ;
; |Time_Watch|Divider:U1|Add0~19        ; |Time_Watch|Divider:U1|Add0~19        ; out0             ;
; |Time_Watch|Divider:U1|Add0~20        ; |Time_Watch|Divider:U1|Add0~20        ; out0             ;
; |Time_Watch|Divider:U1|Add0~21        ; |Time_Watch|Divider:U1|Add0~21        ; out0             ;
; |Time_Watch|Divider:U1|Add0~22        ; |Time_Watch|Divider:U1|Add0~22        ; out0             ;
; |Time_Watch|Divider:U1|Add0~23        ; |Time_Watch|Divider:U1|Add0~23        ; out0             ;
; |Time_Watch|Divider:U1|Add0~24        ; |Time_Watch|Divider:U1|Add0~24        ; out0             ;
; |Time_Watch|Divider:U1|Add0~25        ; |Time_Watch|Divider:U1|Add0~25        ; out0             ;
; |Time_Watch|Divider:U1|Add0~26        ; |Time_Watch|Divider:U1|Add0~26        ; out0             ;
; |Time_Watch|Divider:U1|Add0~27        ; |Time_Watch|Divider:U1|Add0~27        ; out0             ;
; |Time_Watch|Divider:U1|Add0~28        ; |Time_Watch|Divider:U1|Add0~28        ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal0~0   ; |Time_Watch|Decoder_3_8:U4|Equal0~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal1~0   ; |Time_Watch|Decoder_3_8:U4|Equal1~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal2~0   ; |Time_Watch|Decoder_3_8:U4|Equal2~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal3~0   ; |Time_Watch|Decoder_3_8:U4|Equal3~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal4~0   ; |Time_Watch|Decoder_3_8:U4|Equal4~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal5~0   ; |Time_Watch|Decoder_3_8:U4|Equal5~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal6~0   ; |Time_Watch|Decoder_3_8:U4|Equal6~0   ; out0             ;
; |Time_Watch|Decoder_3_8:U4|Equal7~0   ; |Time_Watch|Decoder_3_8:U4|Equal7~0   ; out0             ;
; |Time_Watch|Tube:U3|Equal0~0          ; |Time_Watch|Tube:U3|Equal0~0          ; out0             ;
; |Time_Watch|Divider:U1|Equal0~0       ; |Time_Watch|Divider:U1|Equal0~0       ; out0             ;
+---------------------------------------+---------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Sun Nov 20 22:03:38 2022
Info: Command: quartus_sim --simulation_results_format=VWF Time_Watch -c Time_Watch
Info (324025): Using vector source file "H:/code/digital-electronic-technology/lab/experiment_7/sim/Waveform_pro.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      15.38 %
Info (328052): Number of transitions in simulation is 669
Info (324045): Vector file Time_Watch.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4449 megabytes
    Info: Processing ended: Sun Nov 20 22:03:38 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


