module ModuloPrincipal(
/*  CLK es el clock de la FPGA de 100MHz
    pushIn es el boton para cambiar de estado manualmente
    enable es el switch para que funcione la maquina
    modo es un switch para elegir si funciona de modo automatico o manual   */
input logic CLK, pushIn, enable, modo,
output logic [7:0] segmentos, anodos //controlan lo que se muestra en el display
    );
    
    logic pushOut; //salida del antirrebote
    logic CLK1; //clock para el modo manual, 10kHz
    logic CLK2; //clock de baja frecuencia para la maquina de estados en modo automatico
    logic CLKmaquina; //clock que entra al clock de la maquina de estados
    logic entradaMaquina; //entrada de la maquina
    logic [1:0] salidaMaquina; //salida de la maquina
    
    //instanciando antirrebote
    FF_D antirrebote(CLK1, 1'b0, pushIn,pushOut);
    
    //instanciando divisores de frecuencia
    DivisorFrecuencia1 divisorManual(CLK,CLK1);
    DivisorFrecuencia2 divisorAuto(CLK,CLK2);
    
    //mux que selecciona el clock
    Mux2a1 #(1) mux1(CLK1,CLK2,modo,CLKmaquina);
    //Mux que selecciona la entrada
    Mux2a1 #(1) mux2(pushOut,1'b1,modo,entradaMaquina);
    
    //instanciando maquina de estados
    MaquinaDeEstados(entradaMaquina,1'b0,CLKmaquina,salidaMaquina);

    //conexiones necesarias para el sumador
    logic [31:0] A=0;
    logic [31:0] B=0;
    logic [31:0] Resultado;
    logic signo;
    logic [7:0] expA, expB;
    logic [23:0] mantA, mantB;
    logic [7:0] desplazamiento, expMayor;
    logic expMenor;
    logic [23:0] mantDesplazada, mantNoDesplazada;
    logic [24:0] suma;
    assign signo = A[31];
    assign expA = A[30:23];
    assign expB = B[30:23];
    assign mantA = {1'b1,A[22:0]};
    assign mantB = {1'b1,B[22:0]};
    
    //instanciando etapas del sumador segun el estado de la maquina
    always_comb
    case (salidaMaquina)
        2'b00:
            comparacionExponentes comparacion(expA,expB,desplazamiento,expMayor, expMenor);
        2'b01:
            DesplazamientoMantisa despMantisas(desplazamiento,expMenor,mantA,mantB,mantDesplazada,mantNoDesplazada);
        2'b10:
            SumaMantisas sumaMant(mantNoDesplazada,mantDesplazada,suma);
        2'b11:
            NormaYEnsamble norm(signo,suma,expMayor,Resultado);
    endcase
    
endmodule
